特表 2023-522043 半導体層およびその製造方法、そしてこれを含むトランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-05-26

(54)【発明の名称】半導体層およびその製造方法、そしてこれを含むトランジスタ

(51)【国際特許分類】

   H01L 29/786 20060101AFI20230519BHJP

   H01L 21/336 20060101ALI20230519BHJP

   H01L 21/365 20060101ALI20230519BHJP

【ＦＩ】

H01L29/78 618B

H01L29/78 618A

H01L21/365

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022562900

(86)(22)【出願日】2021-04-14

(85)【翻訳文提出日】2022-10-14

(86)【国際出願番号】 KR2021004685

(87)【国際公開番号】W WO2021210907

(87)【国際公開日】2021-10-21

(31)【優先権主張番号】10-2020-0045913

(32)【優先日】2020-04-16

(33)【優先権主張国・地域又は機関】KR

(81)【指定国・地域】

(71)【出願人】

【識別番号】519350498

【氏名又は名称】ハンソル ケミカル カンパニー リミテッド

【氏名又は名称原語表記】ＨＡＮＳＯＬ ＣＨＥＭＩＣＡＬ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】７－８Ｆ， ５１３， Ｔｅｈｅｒａｎ－ｒｏ， Ｇａｎｇｎａｍ－ｇｕ， Ｓｅｏｕｌ ０６１６９， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】110001494

【氏名又は名称】前田・鈴木国際特許弁理士法人

(72)【発明者】

【氏名】イ， ヒョン－ギョン

(72)【発明者】

【氏名】ソク， チャン－ヒョン

(72)【発明者】

【氏名】パク， チュン－ウ

(72)【発明者】

【氏名】パク， ジン－ソン

(72)【発明者】

【氏名】ホン， テ－ヒョン

(72)【発明者】

【氏名】シェン， ジャチェン

(72)【発明者】

【氏名】キム， ミンジュン

【テーマコード（参考）】

5F045

5F110

【Ｆターム（参考）】

5F045AA08

5F045AA15

5F045AB40

5F045AC00

5F045AC07

5F045AC11

5F045AD07

5F045AD08

5F045AE01

5F045AF03

5F045AF07

5F045AF10

5F045BB16

5F045CA15

5F045DA52

5F045DA62

5F045EE17

5F110AA01

5F110AA05

5F110CC07

5F110DD01

5F110DD02

5F110DD05

5F110FF02

5F110GG01

5F110GG45

5F110GG58

5F110HK07

5F110HK35

5F110PP10

(57)【要約】

【課題】 半導体層の製造方法が提供される。
【解決手段】 前記半導体層の製造方法は、基板を用意するステップと、インジウム（Ｉｎ）を含む第１前駆体および第１反応ソースを反応させる第１ユニット工程（ｆｉｒｓｔ ｕｎｉｔ ｐｒｏｃｅｓｓ）、ガリウム（Ｇａ）を含む第２前駆体および第２反応ソースを反応させる第２ユニット工程（ｓｅｃｏｎｄ ｕｎｉｔ ｐｒｏｃｅｓｓ）を行って、前記基板上に前記インジウムおよび前記ガリウムを含む半導体層を形成するステップとを含むことができる。

【特許請求の範囲】

【請求項1】

基板を用意するステップと、
インジウム（Ｉｎ）を含む第１前駆体および第１反応ソースを反応させる第１ユニット工程（ｆｉｒｓｔ ｕｎｉｔ ｐｒｏｃｅｓｓ）、ガリウム（Ｇａ）を含む第２前駆体および第２反応ソースを反応させる第２ユニット工程（ｓｅｃｏｎｄ ｕｎｉｔ ｐｒｏｃｅｓｓ）を行って、前記基板上に前記インジウムおよび前記ガリウムを含む半導体層を形成するステップとを含み、
前記第１前駆体および前記第２前駆体は、同一の化学構造のリガンド（ｌｉｇａｎｄ）を有することを含む半導体層の製造方法。

【請求項2】

前記第１前駆体は、下記の＜化学式１＞で表される化合物を含み、前記第２前駆体は、下記の＜化学式２＞で表される化合物を含む、請求項１に記載の半導体層の製造方法。

【化1】

【化2】

【請求項3】

前記半導体層を形成するステップの後、前記半導体層を熱処理するステップをさらに含み、
前記半導体層の熱処理温度は、前記第１ユニット工程の繰り返し実行回数および前記第２ユニット工程の繰り返し実行回数に応じて制御されることを含む、請求項１に記載の半導体層の製造方法。

【請求項4】

前記第１ユニット工程の繰り返し実行回数：前記第２ユニット工程の繰り返し実行回数が４：１の場合、
前記半導体層は、３５０℃超過４５０℃未満で熱処理されることを含む、請求項３に記載の半導体層の製造方法。

【請求項5】

前記第１ユニット工程の繰り返し実行回数：前記第２ユニット工程の繰り返し実行回数が６：１の場合、
前記半導体層は、３００℃超過４００℃未満で熱処理されることを含む、請求項３に記載の半導体層の製造方法。

【請求項6】

前記半導体層は、紫外線（ＵＶ）によって熱処理されることを含む、請求項３に記載の半導体層の製造方法。

【請求項7】

前記第１反応ソースおよび前記第２反応ソースは、酸素（Ｏ₂）およびアルゴン（Ａｒ）が混合されたプラズマ（ｐｌａｓｍａ）を含む、請求項１に記載の半導体層の製造方法。

【請求項8】

基板と、
前記基板上に配置されるゲート絶縁膜と、
前記ゲート絶縁膜上に配置され、インジウム（Ｉｎ）およびガリウム（Ｇａ）を含む活性層と、
前記活性層の一側と接触するように前記ゲート絶縁膜上に配置されるソース（ｓｏｕｒｃｅ）電極と、前記活性層の他側と接触するように前記ゲート絶縁膜上に配置されるドレイン（ｄｒａｉｎ）電極とを含み、
前記活性層中において前記インジウムの含有量は２５．３ｗｔ％超過３３．５ｗｔ％未満であり、前記ガリウムの含有量は６．８ｗｔ％超過１６．９ｗｔ％未満であることを含むトランジスタ。

【請求項9】

前記活性層の移動度（ｍｏｂｉｌｉｔｙ）は、２６．０ｃｍ²／Ｖｓ以上であることを含む、請求項８に記載のトランジスタ。

【請求項10】

オン（ＯＮ）／オフ（ＯＦＦ）比率（Ｉ_ON／Ｉ_OFF）は、６．２Ｅ＋１０以上であることを含む、請求項８に記載のトランジスタ。

【請求項11】

基板を用意するステップと、
前記基板上にインジウムを含む前駆体を提供するステップと、
前記前駆体が提供された前記基板上に反応ソースを提供して、前記前駆体および前記反応ソースが反応した半導体層を第１温度で形成するステップと、
前記半導体層を第２温度で熱処理するステップとを含み、
前記反応ソースの種類に応じて、前記第１温度が制御されることを含む半導体層の製造方法。

【請求項12】

前記反応ソースは、酸素（Ｏ₂）およびアルゴン（Ａｒ）が混合されたプラズマ（ｐｌａｓｍａ）を含み、
前記第１温度は、１００℃超過２５０℃未満に制御されることを含む、請求項１１に記載の半導体層の製造方法。

【請求項13】

前記反応ソースは、水（Ｈ₂Ｏ）を含み、
前記第１温度は、１００℃超過２００℃未満に制御されることを含む、請求項１１に記載の半導体層の製造方法。

【請求項14】

前記前駆体は、下記の＜化学式３＞で表される化合物を含む、請求項１１に記載の半導体層の製造方法。

【化3】

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体層およびその製造方法、そしてこれを含むトランジスタに関し、より具体的には、基板上にインジウムを含む前駆体および反応ソースを提供して形成された半導体層およびその製造方法、そしてこれを含むトランジスタに関する。

【背景技術】

【0002】

現在、ディスプレイ市場、特に、ＬＣＤ分野ではａ－Ｓｉベースのトランジスタを主に用いている。しかし、最近、高解像度およびＯＬＥＤの適用を希望する市場の要求に応じて酸化物半導体ベースのトランジスタを研究中である。

【0003】

例えば、大韓民国特許公開番号１０－２０１９－００６７５５６（出願番号：１０－２０１７－０１６７１４、出願人：延世大学産学協力団）には、基板上にゲート電極を形成するステップと、前記ゲート電極上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜上に半導体薄膜を形成するステップと、前記半導体薄膜上に互いに離隔するソース／ドレイン電極を形成するステップとを含み、前記半導体薄膜を形成するステップは、酸化物半導体ターゲットおよびポリマーターゲットを用いたコスパッタリング（ｃｏ－ｓｐｕｔｔｅｒｉｎｇ）方法で前記半導体薄膜を形成して、前記半導体薄膜の疎水性を改善することを特徴とする酸化物半導体薄膜トランジスタおよびその製造方法が開示されている。

【0004】

しかし、既存のスパッタリングシステムを用いた酸化物薄膜半導体層の場合、信頼性と移動度の調節が難しいというデメリットがある。また、高移動度素材の場合、一般的に信頼性が良くないというデメリットがあり、逆に、信頼性が良い素材の場合には、移動度が低いというデメリットがある。また、精密な厚さの調節が困難であり、組成の調節による特性制御が困難であるというデメリットがある。それだけでなく、薄膜蒸着後の過程にも大部分必然的に高い温度の熱処理が必要であるため、低温工程での使用が困難であるというデメリットがある。これにより、上述した問題点を解決できる酸化物半導体薄膜の形成に関連する多様な技術が研究および開発されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】大韓民国特許公開番号１０－２０１９－００６７５５６

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする一つの技術的課題は、移動度（ｍｏｂｉｌｉｔｙ）が向上した半導体層およびその製造方法、そしてこれを含むトランジスタを提供することである。

【0007】

本発明が解決しようとする他の技術的課題は、オン／オフ比率（Ｉ_ON／Ｉ_OFF）が向上した半導体層およびその製造方法、そしてこれを含むトランジスタを提供することである。

【0008】

本発明が解決しようとするさらに他の技術的課題は、組成の制御が容易な半導体層およびその製造方法、そしてこれを含むトランジスタを提供することである。

【0009】

本発明が解決しようとするさらに他の技術的課題は、信頼性が向上した半導体層およびその製造方法、そしてこれを含むトランジスタを提供することである。

【0010】

本発明が解決しようとする技術的課題は上述したものに限定されない。

【課題を解決するための手段】

【0011】

上述した技術的課題を解決するために、本発明は、半導体層の製造方法を提供する。

【0012】

一実施例によれば、前記半導体層の製造方法は、基板を用意するステップと、インジウム（Ｉｎ）を含む第１前駆体および第１反応ソースを反応させる第１ユニット工程（ｆｉｒｓｔ ｕｎｉｔ ｐｒｏｃｅｓｓ）、ガリウム（Ｇａ）を含む第２前駆体および第２反応ソースを反応させる第２ユニット工程（ｓｅｃｏｎｄ ｕｎｉｔ ｐｒｏｃｅｓｓ）を行って、前記基板上に前記インジウムおよび前記ガリウムを含む半導体層を形成するステップとを含み、前記第１前駆体および前記第２前駆体は、同一の化学構造のリガンド（ｌｉｇａｎｄ）を有することを含むことができる。

【0013】

一実施例によれば、前記第１前駆体は、下記の＜化学式１＞で表される化合物を含み、前記第２前駆体は、下記の＜化学式２＞で表される化合物を含むことができる。

【化1】

【化2】

【0014】

一実施例によれば、前記半導体層を形成するステップの後、前記半導体層を熱処理するステップをさらに含み、前記半導体層の熱処理温度は、前記第１ユニット工程の繰り返し実行回数および前記第２ユニット工程の繰り返し実行回数に応じて制御されることを含むことができる。

【0015】

一実施例によれば、前記第１ユニット工程の繰り返し実行回数：前記第２ユニット工程の繰り返し実行回数が４：１の場合、前記半導体層は、３５０℃超過４５０℃未満で熱処理されることを含むことができる。

【0016】

一実施例によれば、前記第１ユニット工程の繰り返し実行回数：前記第２ユニット工程の繰り返し実行回数が６：１の場合、前記半導体層は、３００℃超過４００℃未満で熱処理されることを含むことができる。

【0017】

一実施例によれば、前記半導体層は、紫外線（ＵＶ）によって熱処理されることを含むことができる。

【0018】

一実施例によれば、前記第１反応ソースおよび前記第２反応ソースは、酸素（Ｏ₂）およびアルゴン（Ａｒ）が混合されたプラズマ（ｐｌａｓｍａ）を含むことができる。

【0019】

他の実施例によれば、前記半導体層の製造方法は、基板を用意するステップと、前記基板上にインジウムを含む前駆体を提供するステップと、前記前駆体が提供された前記基板上に反応ソースを提供して、前記前駆体および前記反応ソースが反応した半導体層を第１温度で形成するステップと、前記半導体層を第２温度で熱処理するステップとを含み、前記反応ソースの種類に応じて、前記半導体層の熱処理温度が制御されることを含むことができる。

【0020】

他の実施例によれば、前記反応ソースは、酸素（Ｏ₂）およびアルゴン（Ａｒ）が混合されたプラズマ（ｐｌａｓｍａ）を含み、前記第１温度は、１００℃超過２５０℃未満に制御されることを含むことができる。

【0021】

他の実施例によれば、前記反応ソースは、水（Ｈ－₂Ｏ）を含み、前記第１温度は、１００℃超過２００℃未満に制御されることを含むことができる。

【0022】

他の実施例によれば、前記前駆体は、下記の＜化学式３＞で表される化合物を含むことができる。

【化3】

【0023】

上述した技術的課題を解決するために、本発明は、トランジスタを提供する。

【0024】

一実施例によれば、前記トランジスタは、基板と、前記基板上に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置され、インジウム（Ｉｎ）およびガリウム（Ｇａ）を含む活性層と、前記活性層の一側と接触するように前記ゲート絶縁膜上に配置されるソース（ｓｏｕｒｃｅ）電極と、前記活性層の他側と接触するように前記ゲート絶縁膜上に配置されるドレイン（ｄｒａｉｎ）電極とを含み、前記活性層中において前記インジウムの含有量は２５．３ｗｔ％超過３３．５ｗｔ％未満であり、前記ガリウムの含有量は６．８ｗｔ％超過１６．９ｗｔ％未満であることを含むことができる。

【0025】

一実施例によれば、前記活性層の移動度（ｍｏｂｉｌｉｔｙ）は、２６．０ｃｍ²／Ｖｓ以上であることを含むことができる。

【0026】

一実施例によれば、オン（ＯＮ）／オフ（ＯＦＦ）比率（Ｉ_ON／Ｉ_OFF）は、６．２Ｅ＋１０以上であることを含むことができる。

【発明の効果】

【0027】

本発明の実施例による半導体層の製造方法は、基板を用意するステップと、インジウム（Ｉｎ）を含む第１前駆体および第１反応ソースを反応させる第１ユニット工程（ｆｉｒｓｔ ｕｎｉｔ ｐｒｏｃｅｓｓ）、ガリウム（Ｇａ）を含む第２前駆体および第２反応ソースを反応させる第２ユニット工程（ｓｅｃｏｎｄ ｕｎｉｔ ｐｒｏｃｅｓｓ）を行って、前記基板上に前記インジウムおよび前記ガリウムを含む半導体層を形成するステップとを含み、前記第１前駆体および前記第２前駆体は、リガンド（ｌｉｇａｎｄ）が同一であることを含むことができる。これにより、前記半導体層中の組成比が容易に制御されるので、前記半導体層を含むトランジスタの電気的特性および信頼性が向上できる。

【図面の簡単な説明】

【0028】

【図1】本発明の第１実施例による半導体層の製造方法を説明するフローチャートである。

【図2】本発明の第１実施例による半導体層の製造工程を示す図である。

【図3】本発明の第１実施例による半導体層の製造工程を示す図である。

【図4】本発明の第１実施例による半導体層の製造工程を示す図である。

【図5】本発明の第１実施例による半導体層の製造工程を示す図である。

【図6】本発明の第１実施例による半導体層の製造工程を示す図である。

【図7】本発明の第１実施例による半導体層の製造工程を示す図である。

【図8】本発明の第１実施例による半導体層を含むトランジスタを示す図である。

【図9】本発明の第２実施例による半導体層の製造方法を説明するフローチャートである。

【図10】本発明の第２実施例による半導体層を示す図である。

【図11】反応ソースによる半導体層の製造工程を示す図である。

【図12】反応ソースによる半導体層の製造工程を示す図である。

【図13】本発明の実施例１による半導体薄膜中のＩｎの成長率を示すグラフである。

【図14】本発明の実施例１による半導体薄膜中のＧａの成長率を示すグラフである。

【図15】ＵＶ ａｎｎｅａｌｉｎｇされた実施例１による半導体薄膜を含む実施例１によるトランジスタの電気的特性を示すグラフである。

【図16】ＵＶ ａｎｎｅａｌｉｎｇされた実施例１による半導体薄膜を含む実施例１によるトランジスタの電気的特性を示すグラフである。

【図17】炉（ｆｕｒｎａｃｅ）内で熱処理された実施例１による半導体薄膜を含む実施例１によるトランジスタの電気的特性を示すグラフである。

【図18】炉（ｆｕｒｎａｃｅ）内で熱処理された実施例１による半導体薄膜を含む実施例１によるトランジスタの電気的特性を示すグラフである。

【図19】炉（ｆｕｒｎａｃｅ）内で熱処理された実施例１による半導体薄膜を含む実施例１によるトランジスタの電気的特性を示すグラフである。

【図20】炉（ｆｕｒｎａｃｅ）内で熱処理された実施例１による半導体薄膜を含む実施例１によるトランジスタの電気的特性を示すグラフである。

【図21】本発明の実施例２による半導体薄膜の電気的特性を示すグラフである。

【図22】本発明の実施例２による半導体薄膜の構造を示すグラフである。

【図23】本発明の実施例２によるトランジスタの電気的特性を示すグラフである。

【図24】本発明の実施例２によるトランジスタの電気的特性を示すグラフである。

【図25】本発明の実施例２によるトランジスタの電気的特性を示すグラフである。

【図26】本発明の実施例２によるトランジスタの電気的特性を示すグラフである。

【図27】本発明の実施例３による半導体薄膜の電気的特性を示すグラフである。

【図28】本発明の実施例３による半導体薄膜の構造を示すグラフである。

【図29】本発明の実施例３によるトランジスタの電気的特性を示すグラフである。

【図30】本発明の実施例３によるトランジスタの電気的特性を示すグラフである。

【図31】本発明の実施例３によるトランジスタの電気的特性を示すグラフである。

【図32】本発明の実施例３によるトランジスタの電気的特性を示すグラフである。

【発明を実施するための形態】

【0029】

以下、添付した図面を参照して、本発明の好ましい実施例を詳細に説明する。しかし、本発明の技術的思想は、ここで説明される実施例に限定されず、他の形態で具体化されてもよい。むしろ、ここで紹介される実施例は、開示された内容が徹底かつ完全になるように、そして当業者に本発明の思想が十分に伝達できるようにするために提供されるものである。

【0030】

本明細書において、ある構成要素が他の構成要素上にあると言及された場合、それは他の構成要素上に直接形成されるか、またはそれらの間に第３の構成要素が介在してもよいことを意味する。さらに、図面において、膜および領域の厚さは技術的内容の効果的な説明のために誇張されたものである。
また、本明細書の多様な実施例において、第１、第２、第３などの用語が多様な構成要素を記述するために使われたが、これらの構成要素がこのような用語によって限定されてはならない。これらの用語は単にある構成要素を他の構成要素と区別させるために使われただけである。したがって、いずれか一つの実施例において、第１構成要素として言及されたものが、他の実施例では第２構成要素として言及されてもよい。ここで説明および例示される各実施例は、その相補的な実施例も含む。また、本明細書において、「および／または」は、前後に並べられた構成要素の少なくとも１つを含む意味で使われた。

【0031】

明細書において、単数の表現は、文脈上明らかに異なって意味しない限り、複数の表現を含む。また、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、構成要素またはこれらを組み合わせたものが存在することを指定しようとするものであって、１つまたはそれ以上の他の特徴や数字、段階、構成要素またはこれらを組み合わせたものの存在または付加の可能性を排除すると理解されてはならない。また、本明細書において、「連結」は、複数の構成要素を間接的に連結するもの、および直接的に連結するものをすべて含む意味で使われる。

【0032】

また、下記に本発明を説明するにあたり、かかる公知の機能または構成に関する具体的な説明が本発明の要旨を不必要にあいまいにしうると判断された場合、その詳細な説明は省略する。

【0033】

図１は、本発明の第１実施例による半導体層の製造方法を説明するフローチャートであり、図２～図７は、本発明の第１実施例による半導体層の製造工程を示す図であり、図８は、本発明の第１実施例による半導体層を含むトランジスタを示す図である。

【0034】

図１～図３を参照すれば、基板１００が用意される（Ｓ１１０）。一実施例によれば、前記基板１００は、半導体基板である。例えば、前記基板１００は、シリコン（Ｓｉ）基板であってもよい。これとは異なり、他の実施例によれば、前記基板１００は、金属基板、プラスチック基板、またはガラス基板であってもよい。前記基板１００の種類は限定されない。

【0035】

図１～図７を参照すれば、前記基板１００上に半導体層２００が形成される（Ｓ１２０）。一実施例によれば、前記半導体層２００は、原子層蒸着法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成される。具体的には、前記半導体層２００の形成ステップは、図１および図２に示されるように、前記基板１００上に第１前駆体を提供するステップと、パージ（ｐｕｒｇｅ）ステップと、前記第１前駆体が提供された前記基板１００上に第１反応ソースを提供するステップと、パージ（ｐｕｒｇｅ）ステップと、前記基板１００上に第２前駆体を提供するステップと、パージ（ｐｕｒｇｅ）ステップと、前記第２前駆体が提供された前記基板１００上に第２反応ソースを提供するステップと、パージ（ｐｕｒｇｅ）ステップとを含むことができる。

【0036】

一実施例によれば、前記第１前駆体は、インジウム（Ｉｎ）を含むことができる。これとは異なり、前記第２前駆体は、ガリウム（Ｇａ）を含んでもよい。ただし、前記第１前駆体および前記第２前駆体は、リガンド（ｌｉｇａｎｄ）が同一であってもよい。より具体的には、前記第１前駆体は、下記の＜化学式４＞で表される化合物を含み、前記第２前駆体は、下記の＜化学式５＞で表される化合物を含むことができる。

【化4】

【化5】

【0037】

一実施例によれば、前記第１反応ソースおよび前記第２反応ソースは、互いに同一であってもよい。例えば、前記第１反応ソースおよび前記第２反応ソースは、酸素（Ｏ₂）およびアルゴン（Ａｒ）が５０：５０ｗｔ％の比率で混合されたプラズマ（ｐｌａｓｍａ）を含むことができる。プラズマにより薄膜が製造される場合、既存のスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）システムにより作製された薄膜と比較して、品質が向上できる。

【0038】

上述のように、前記第１前駆体がインジウム（Ｉｎ）を含み、前記第２前駆体がガリウム（Ｇａ）を含み、前記第１および第２反応ソースが酸素（Ｏ₂）を含む場合、前記半導体層２００は、ＩＧＯを含むことができる。

【0039】

前記第１前駆体提供ステップ－パージステップ－第１反応ソース提供ステップ－パージステップは、第１ユニット工程（ｆｉｒｓｔ ｕｎｉｔ ｐｒｏｃｅｓｓ）と定義される。これに対し、前記第２前駆体提供ステップ－パージステップ－第２反応ソース提供ステップ－パージステップは、第２ユニット工程（ｓｅｃｏｎｄ ｕｎｉｔ ｐｒｏｃｅｓｓ）と定義される。また、前記第１ユニット工程および前記第２ユニット工程が順次に行われる場合、前記第１ユニット工程および前記第２ユニット工程は、グループ工程（ｇｒｏｕｐ ｐｒｏｃｅｓｓ）と定義される。

【0040】

一実施例によれば、前記第１ユニット工程が行われる場合、第１物質層２１０が形成される。すなわち、前記第１前駆体および前記第１反応ソースが反応して、前記第１物質層２１０が形成される。これとは異なり、前記第２ユニット工程が行われる場合、第２物質層２２０が形成される。すなわち、前記第２前駆体および前記第２反応ソースが反応して、前記第２物質層２２０が形成される。

【0041】

一実施例によれば、前記グループ工程は、繰り返し行われる。これにより、前記基板１００上に前記第１物質層２１０および前記第２物質層２２０が交互に、そして繰り返し形成される。この場合、複数の前記第１物質層２１０および複数の前記第２物質層２２０は、半導体層２００と定義される。

【0042】

他の実施例によれば、前記第１ユニット工程および前記第２ユニット工程がそれぞれ複数回繰り返し行われる。前記第１ユニット工程および前記第２ユニット工程が複数回繰り返し行われる場合、前記第１物質層２１０および前記第２物質層２２０の厚さがそれぞれ制御可能である。例えば、前記第１ユニット工程の繰り返し実行回数が増加する場合、前記第１物質層２１０の厚さが増加できる。また、前記第２ユニット工程の繰り返し実行回数が増加する場合、前記第２物質層２２０の厚さが増加できる。これにより、前記基板１００上に厚さ制御された前記第１物質層２１０および第２物質層２２０が配置される。この場合、厚さ制御された前記第１物質層２１０および前記第２物質層２２０は、前記半導体層２００と定義される。

【0043】

上述のように、前記第１前駆体および前記第２前駆体は、同一のリガンド（ｌｉｇａｎｄ）を含むことにより、前記半導体層２００は、前記第１前駆体提供ステップ－前記第２前駆体提供ステップ－パージステップ－反応ソース提供ステップ－パージステップにより形成される。前記反応ソースは、上述した第１および第２反応ソースと同一であってもよい。この場合、前記第１ユニット工程および前記第２ユニット工程が順次に行われる場合と比較して、パージ（ｐｕｒｇｅ）ステップの回数が減少するので、工程費用および手順が簡素化されるというメリットがある。

【0044】

一実施例によれば、前記半導体層２００は、前記第１物質層２１０および前記第２物質層２２０に区分されなくてもよい。より具体的には、前記第１物質層２１０および前記第２物質層２２０がそれぞれ所定の厚さを有さない場合、前記半導体層２００中において前記第１物質層２１０および前記第２物質層２２０が視覚的に区分されない。

【0045】

これとは異なり、他の実施例によれば、前記半導体層２００は、前記第１物質層２１０および前記第２物質層２２０が区分されてもよい。より具体的には、前記第１物質層２１０および前記第２物質層２２０がそれぞれ所定の厚さ以上に形成される場合、前記半導体層２００中において前記第１物質層２１０および前記第２物質層２２０が視覚的に区分される。

【0046】

一実施例によれば、前記第１ユニット工程および前記第２ユニット工程の比率が制御されて、前記半導体層２００中の前記インジウム（Ｉｎ）および前記ガリウム（Ｇａ）の比率が制御可能である。例えば、前記第１ユニット工程の繰り返し実行比率が前記第２ユニット工程の繰り返し実行比率に比べて、３倍超過９倍未満に制御される。この場合、前記半導体層２００中の前記インジウム（Ｉｎ）の含有量は２５．３ｗｔ％超過３３．５ｗｔ％未満に制御され、前記ガリウム（Ｇａ）の含有量は６．８ｗｔ％超過１６．９ｗｔ％未満に制御される。これにより、前記半導体層２００を含むトランジスタの性能が向上できる。前記半導体層２００を含むトランジスタの具体的な構造は後述する。

【0047】

より具体的には、前記第１ユニット工程の繰り返し実行比率：前記第２ユニット工程の繰り返し実行比率が４：１または６：１に制御される場合、前記半導体層２００を含むトランジスタの移動度（ｍｏｂｉｌｉｔｙ）、オン／オフ比率（Ｉ_ON／Ｉ_OFF）などの電気的特性が向上できる。前記第１ユニット工程の繰り返し実行比率：前記第２ユニット工程の繰り返し実行比率が４：１の場合、前記半導体層２００中の前記インジウム（Ｉｎ）の含有量は２８．６ｗｔ％であり、前記ガリウム（Ｇａ）の含有量は１２．６ｗｔ％である。これとは異なり、前記第１ユニット工程の繰り返し実行比率：前記第２ユニット工程の繰り返し実行比率が６：１の場合、前記半導体層２００中の前記インジウム（Ｉｎ）の含有量は３１．３ｗｔ％であり、前記ガリウム（Ｇａ）の含有量は９．３ｗｔ％である。

【0048】

一実施例によれば、前記第１前駆体および前記第２前駆体のリガンドが同一の場合、前記第２ユニット工程の繰り返し実行回数に対する前記第１ユニット工程の繰り返し実行回数の増加比率と、前記半導体層２００中の前記インジウム（Ｉｎ）の含有量に対する前記ガリウム（Ｇａ）の含有量の減少比率とが実質的に一定であり得る。例えば、前記第２ユニット工程の繰り返し実行回数に対する前記第１ユニット工程の繰り返し実行回数が１００％増加する場合、前記半導体層２００中の前記インジウム（Ｉｎ）の含有量に対する前記ガリウム（Ｇａ）の含有量が約１００％減少できる。

【0049】

具体的には、前記第１ユニット工程の繰り返し実行比率：前記第２ユニット工程の繰り返し実行比率が３：１から６：１に変化する場合、前記半導体層２００中の前記インジウム（Ｉｎ）の含有量：前記ガリウム（Ｇａ）の含有量は１：０．６７から１：０．３０に変化することができる。結果として、前記第１前駆体および前記第２前駆体のリガンド（ｌｉｇａｎｄ）が同一の場合、前記半導体層２００中の前記インジウム（Ｉｎ）および前記ガリウム（Ｇａ）の含有量が容易に制御できる。

【0050】

前記半導体層２００は、熱処理される。例えば、前記半導体層２００は、紫外線（ＵＶ）によって熱処理される。これとは異なり、他の例として、前記半導体層２００は、炉（ｆｕｒｎａｃｅ）内で熱処理されてもよい。

【0051】

一実施例によれば、前記半導体層２００の熱処理温度は、前記第１ユニット工程の繰り返し実行回数および前記第２ユニット工程の繰り返し実行回数に応じて制御可能である。例えば、前記第１ユニット工程の繰り返し実行回数：前記第２ユニット工程の繰り返し実行回数が４：１の場合、前記半導体層２００は、３５０℃超過４５０℃未満で熱処理される。これとは異なり、他の例として、前記第１ユニット工程の繰り返し実行回数：前記第２ユニット工程の繰り返し実行回数が６：１の場合、前記半導体層２００は、３００℃超過４００℃未満で熱処理されてもよい。この場合、前記半導体層２００を含むトランジスタの性能（例えば、移動度、オン／オフ比率など）が向上できる。

【0052】

前記半導体層２００は、トランジスタの活性層（ａｃｔｉｖｅ ｌａｙｅｒ）として使用できる。具体的には、図８に示されるように、前記トランジスタは、基板１００と、前記基板１００上に配置されるゲート絶縁膜１１０と、前記ゲート絶縁膜１１０上に配置される活性層２００と、前記活性層２００の一側と接触するように前記ゲート絶縁膜１１０上に配置されるソース電極（ｓｏｕｒｃｅ、Ｓ）と、前記活性層２００の他側と接触するように前記ゲート絶縁膜１１０上に配置されるドレイン電極（ｄｒａｉｎ、Ｄ）とを含むことができる。

【0053】

この場合、前記活性層２００は、インジウム（Ｉｎ）の含有量が２５．３ｗｔ％超過３３．５ｗｔ％未満に制御され、ガリウム（Ｇａ）の含有量が６．８ｗｔ％超過１６．９ｗｔ％未満に制御される。また、前記活性層２００の製造過程において、熱処理温度が３００℃超過４００℃未満または３５０℃超過４５０℃未満に制御される。これにより、２６．０ｃｍ²／Ｖｓ以上の高い移動度（ｍｏｂｉｌｉｔｙ）および６．２Ｅ＋１０以上の高いオン（ＯＮ）／オフ（ＯＦＦ）比率（Ｉ_ON／Ｉ_OFF）を有するトランジスタが提供できる。

【0054】

本発明の第１実施例による半導体層の製造方法は、前記基板１００を用意するステップと、前記インジウム（Ｉｎ）を含む前記第１前駆体および前記第１反応ソースを反応させる前記第１ユニット工程（ｆｉｒｓｔ ｕｎｉｔ ｐｒｏｃｅｓｓ）、前記ガリウム（Ｇａ）を含む前記第２前駆体および前記第２反応ソースを反応させる前記第２ユニット工程（ｓｅｃｏｎｄ ｕｎｉｔ ｐｒｏｃｅｓｓ）を行って、前記基板１００上に前記インジウムおよび前記ガリウムを含む前記半導体層２００を形成するステップとを含み、前記第１前駆体および前記第２前駆体は、リガンド（ｌｉｇａｎｄ）が同一であることを含むことができる。これにより、前記半導体層２００中の組成比が容易に制御されるので、前記半導体層２００を含むトランジスタの電気的特性および信頼性が向上できる。

【0055】

以上、本発明の第１実施例による半導体層の製造方法が説明された。以下、インジウム（Ｉｎ）を含む前駆体と反応ソースとを反応させて半導体層を形成する本発明の第２実施例による半導体層の製造方法が説明される。

【0056】

図９は、本発明の第２実施例による半導体層の製造方法を説明するフローチャートであり、図１０は、本発明の第２実施例による半導体層を示す図であり、図１１および図１２は、反応ソースによる半導体層の製造工程を示す図である。

【0057】

図９および図１０を参照すれば、基板１００が用意される（Ｓ２１０）。一実施例によれば、前記基板１００は、半導体基板である。例えば、前記基板１００は、シリコン（Ｓｉ）基板であってもよい。これとは異なり、他の実施例によれば、前記基板１００は、金属基板、プラスチック基板、またはガラス基板であってもよい。前記基板１００の種類は限定されない。

【0058】

前記基板１００上にインジウム（Ｉｎ）を含む前駆体が提供される（Ｓ２２０）。例えば、前記前駆体は、下記の＜化学式６＞で表される化合物を含むことができる。

【化6】

【0059】

前記前駆体が提供された前記基板１００上に反応ソースが提供される。この場合、前記前駆体および前記反応ソースが反応できる。これにより、半導体層２００が形成される（Ｓ２３０）。一実施例によれば、前記反応ソースが提供される前および前記反応ソースが提供された後、パージ（ｐｕｒｇｅ）工程が行われる。すなわち、前記前駆体提供ステップ－パージ（ｐｕｒｇｅ）ステップ－前記反応ソース提供ステップ－パージ（ｐｕｒｇｅ）ステップにより前記半導体層２００が形成される。前記半導体層の形成ステップは、第１温度で行われる。

【0060】

一実施例によれば、前記反応ソースは、酸素（Ｏ₂）およびアルゴン（Ａｒ）が５０：５０ｗｔ％の比率で混合されたプラズマ（ｐｌａｓｍａ）を含むことができる。これとは異なり、他の実施例によれば、前記反応ソースは、水（Ｈ₂Ｏ）を含むことができる。これにより、前記半導体層２００は、インジウム酸化物（Ｉｎ_xＯ_y、ｘ、ｙ＞０）を含むことができる。

【0061】

すなわち、前記半導体層２００は、図１１に示されるように、前記前駆体提供ステップ－パージ（ｐｕｒｇｅ）ステップ－Ｏ₂／Ａｒプラズマ（ｐｌａｓｍａ）提供ステップ－パージ（ｐｕｒｇｅ）ステップにより製造されるか、図１２に示されるように、前記前駆体提供ステップ－パージ（ｐｕｒｇｅ）ステップ－Ｈ₂Ｏ提供ステップ－パージ（ｐｕｒｇｅ）ステップにより製造されてもよい。

【0062】

一実施例によれば、前記第１温度は、前記反応ソースの種類に応じて制御可能である。例えば、前記反応ソースが酸素（Ｏ₂）およびアルゴン（Ａｒ）が混合されたプラズマ（ｐｌａｓｍａ）を含む場合、前記第１温度は、１００℃超過２５０℃未満の温度で熱処理される。これとは異なり、他の例として、前記反応ソースが水（Ｈ₂Ｏ）を含む場合、前記第１温度は、１００℃超過２００℃未満の温度で熱処理されてもよい。この場合、前記半導体層２００を含むトランジスタの性能（例えば、移動度、オン／オフ比率など）が向上できる。

【0063】

前記半導体層２００は、第２温度で熱処理される（Ｓ２４０）。例えば、前記半導体層２００は、紫外線（ＵＶ）によって熱処理される。これとは異なり、他の例として、前記半導体層２００は、炉（ｆｕｒｎａｃｅ）内で熱処理されてもよい。

【0064】

本発明の第２実施例による半導体層の製造方法は、前記基板１００を用意するステップと、前記基板１００上に前記インジウムを含む前記前駆体を提供するステップと、前記前駆体が提供された前記基板１００上に前記反応ソースを提供して、前記前駆体および前記反応ソースが反応した前記半導体層２００を形成するステップと、前記半導体層２００を熱処理するステップとを含み、前記反応ソースの種類に応じて、前記半導体層２００の熱処理温度が制御されることを含むことができる。これにより、前記半導体層２００を含むトランジスタの電気的特性が向上できる。

【実施例】

【0065】

以上、本発明の実施例による半導体層の製造方法およびトランジスタが説明された。以下、本発明の実施例による半導体層の製造方法およびトランジスタの具体的な実験例および特性評価の結果が説明される。

【0066】

実施例１による半導体薄膜の製造
基板上に第１前駆体提供－パージ－Ｏ₂／Ａｒ（５０：５０ｗｔ％）ｐｌａｓｍａ提供－パージ－第２前駆体提供－パージ－Ｏ₂／Ａｒ（５０：５０ｗｔ％）ｐｌａｓｍａ提供－パージを行って、実施例１によるＩＧＯ半導体薄膜を製造した。第１前駆体および第２前駆体は、下記の＜化学式７＞および＜化学式８＞で表される化合物を使用した。

【化7】

【化8】

【0067】

上述した工程において、第１前駆体提供－パージ－Ｏ₂／Ａｒ ｐｌａｓｍａ提供－パージは、第１ユニット工程と定義され、第２前駆体提供－パージ－Ｏ₂／Ａｒ ｐｌａｓｍａ提供－パージは、第２ユニット工程と定義され、各ユニット工程は繰り返し行われた。

【0068】

より具体的には、第１ユニット工程：第２ユニット工程は、２：１、３：１、４：１、６：１、９：１、および１９：１の比率で繰り返し行われ、それぞれの比率によって製造された半導体薄膜は、実施例１－１、実施例１－２、実施例１－３、実施例１－４、実施例１－５、および実施例１－６による半導体薄膜と定義される。実施例１－１～１－６による半導体薄膜の製造工程において、第１ユニット工程：第２ユニット工程の比率が下記の＜表１＞によりまとめられる。

【0069】

【表1】

【0070】

比較例１による半導体薄膜の製造
基板上に第１前駆体提供－パージ－Ｏ₂／Ａｒ（５０：５０ｗｔ％）ｐｌａｓｍａ提供－パージ－第２前駆体提供－パージ－Ｏ₂／Ａｒ（５０：５０ｗｔ％）ｐｌａｓｍａ提供－パージを行って、比較例１によるＩＧＯ半導体薄膜を製造した。第１前駆体はＤＡＤＩ（［３－（ｄｉｍｅｔｈｙｌａｍｉｎｏ）ｐｒｏｐｙｌ］ｄｉｍｅｔｈｙｌ ｉｎｄｉｕｍ）を使用し、第２前駆体はＴＭＧａ（Ｔｒｉｍｅｔｈｙｌｇａｌｌｉｕｍ）を使用した。

【0071】

また、実施例１による半導体薄膜で説明したように、第１ユニット工程：第２ユニット工程の比率を２：１、３：１、４：１、６：１、９：１、および１９：１に制御した後、それぞれの比率によって半導体薄膜を製造した。それぞれの比率によって製造された半導体薄膜は、比較例１－１～１－６による半導体薄膜と定義される。

【0072】

実施例１によるトランジスタの製造
Ｓｉゲート上にＳｉＯ₂ゲート絶縁膜（１００ｎｍの厚さ）を形成した後、ゲート絶縁膜上に前記実施例１－１～１－６による半導体薄膜（２０ｎｍの厚さ）、およびＩＴＯソース電極（１００ｎｍの厚さ）とＩＴＯドレイン電極（１００ｎｍの厚さ）を形成して、実施例１－１～１－６によるトランジスタを製造した。

【0073】

図１３は、本発明の実施例１による半導体薄膜中のＩｎの成長率を示すグラフであり、図１４は、本発明の実施例１による半導体薄膜中のＧａの成長率を示すグラフである。

【0074】

図１３および図１４を参照すれば、前記実施例１による半導体薄膜を用意し、第１前駆体および第２前駆体の温度（ｐｒｅｃｕｒｓｏｒ ｔｅｍｐｅｒａｔｕｒｅ、℃）によるＧＰＣ（Å／ｃｙｃｌｅ）およびＲｅｆｒａｃｔｉｖｅ ｉｎｄｅｘを測定して示した。半導体薄膜の全体的な成長温度（Ｇｒｏｗｔｈ Ｔｅｍｐｅｒａｔｕｒｅ）は２００℃に制御され、Ｏ₂／Ａｒ ｐｌａｓｍａは３００Ｗ、５ｓに制御された。また、実施例１－２～１－６による半導体薄膜の計算された蒸着率と実際の蒸着率を測定し、その結果は下記の＜表２＞によりまとめられる。

【0075】

【表2】

【0076】

＜表２＞から確認できるように、前記実施例１－３による半導体薄膜は、計算された蒸着率と実際の蒸着率とが一致することを確認することができた。また、実施例１－２～１－６による半導体薄膜の組成比率および比較例１－２～１－６による半導体薄膜の組成比率を測定した。実施例１－２～１－６による半導体薄膜の組成比率は下記の＜表３＞でまとめられ、比較例１－２～１－６による半導体薄膜の組成比率は下記の＜表４＞でまとめられる。

【0077】

【表3】

【0078】

【表4】

【0079】

＜表３＞から確認できるように、リガンド（ｌｉｇａｎｄ）が同一の前駆体を用いて製造された実施例１による半導体薄膜の場合、第１ユニット工程：第２ユニット工程の比率が３：１から６：１に増加する場合、Ｉｎ：Ｇａの比率が１：０．６７から１：０．３０に減少した。すなわち、第２ユニット工程に対する第１ユニット工程の繰り返し実行回数の比率が１００％増加（３→６）することにより、Ｉｎに対するＧａの比率が約１００％減少（０．６７→０．３０）することを確認することができた。これに対し、＜表４＞から確認できるように、リガンド（ｌｉｇａｎｄ）が異なる前駆体を用いて製造された比較例１による半導体薄膜の場合、第１ユニット工程：第２ユニット工程の比率が３：１から６：１に増加する場合、Ｉｎ：Ｇａの比率が１：１．０７から１：０．７１に減少した。すなわち、すなわち、第２ユニット工程に対する第１ユニット工程の繰り返し実行回数の比率が１００％増加（３→６）する場合、Ｉｎに対するＧａの比率は約５０％減少（１．０７→０．７１）することを確認することができた。

【0080】

すなわち、リガンド（ｌｉｇａｎｄ）が同一の前駆体を用いて半導体薄膜を製造する場合、前記第２ユニット工程の繰り返し実行回数に対する前記第１ユニット工程の繰り返し実行回数の増加比率と、半導体薄膜中のインジウム（Ｉｎ）の含有量に対するガリウム（Ｇａ）の含有量の減少比率とが実質的に一定であることが分かった。結果として、リガンド（ｉｇａｎｄ）が同一の前駆体を用いてＩＧＯ薄膜を製造する場合、ＡＬＤ工程のシーケンス（ｓｅｑｕｅｎｃｅ）を制御することにより、ＩＧＯ薄膜中のＩｎの含有量とＧａの含有量を容易に制御できることが分かる。

【0081】

図１５および図１６は、ＵＶ ａｎｎｅａｌｉｎｇされた実施例１による半導体薄膜を含む実施例１によるトランジスタの電気的特性を示すグラフである。

【0082】

図１５および図１６を参照すれば、前記実施例１－２～１－６によるトランジスタを用意し、それぞれのトランジスタが含む半導体薄膜を２５０℃の温度および３００℃の温度でＵＶ ａｎｎｅａｌｉｎｇした後、それぞれに対して電気的特性を測定して示した。

【0083】

図１５および図１６から確認できるように、半導体薄膜中のＧａの比率が増加するに伴い、トランジスタのＶ_thはｐｏｓｉｔｉｖｅ ｓｈｉｆｔされ、ｓｌｏｐｅが次第に高くなることを確認することができた。特に、ＵＶ ａｎｎｅａｌｉｎｇ温度に関係なく、実施例１－３（４：１）によるトランジスタの移動度（μ_sat、ｃｍ²／Ｖｓ）およびオン／オフ比率（Ｉ_ON／Ｉ_OFF）が最も高く現れることを確認することができた。

【0084】

図１７～図２０は、炉（ｆｕｒｎａｃｅ）内で熱処理された実施例１による半導体薄膜を含む実施例１によるトランジスタの電気的特性を示すグラフである。

【0085】

図１７～図２０を参照すれば、前記実施例１－１～１－６によるトランジスタを用意し、それぞれのトランジスタが含む半導体薄膜を３００℃、３５０℃、４００℃、および４５０℃の温度で３時間熱処理した後、それぞれに対して電気的特性を測定して示した。より具体的には、図１７は、３００℃で熱処理された半導体薄膜を含むトランジスタの電気的特性を示し、その結果は下記の＜表５＞によりまとめられる。また、図１８は、３５０℃で熱処理された半導体薄膜を含むトランジスタの電気的特性を示し、その結果は下記の＜表６＞によりまとめられる。さらに、図１９は、４００℃で熱処理された半導体薄膜を含むトランジスタの電気的特性を示し、その結果は下記の＜表７＞によりまとめられる。また、図２０は、４５０℃で熱処理された半導体薄膜を含むトランジスタの電気的特性を示し、その結果は下記の＜表８＞によりまとめられる。

【0086】

【表5】

【0087】

【表6】

【0088】

【表7】

【0089】

【表8】

【0090】

また、前記実施例１－３および１－４によるトランジスタの半導体薄膜の熱処理温度による移動度およびオン／オフ比率が下記の＜表９＞および＜表１０＞によりまとめられる。

【0091】

【表9】

【0092】

＜表９＞から確認できるように、第１ユニット工程の繰り返し実行回数：第２ユニット工程の繰り返し実行回数が４：１の場合、温度が増加するに伴い、移動度（μ_sat）が増加することを確認することができた。しかし、オン／オフ比率（Ｉ_ON／Ｉ_OFF）の場合、４００℃まで次第に増加してから、４００℃の後に再度減少することを確認することができた。

【0093】

【表10】

【0094】

＜表１０＞から確認できるように、第１ユニット工程の繰り返し実行回数：第２ユニット工程の繰り返し実行回数が６：１の場合、３５０℃の温度まで移動度（μ_sat）およびオン／オフ比率（Ｉ_ON／Ｉ_OFF）が増加し、その後に減少することを確認することができた。結果として、＜表９＞および＜表１０＞から分かるように、第１ユニット工程：第２ユニット工程の繰り返し実行回数の比率が４：１の場合、半導体薄膜の熱処理温度を３５０℃超過４５０℃未満に制御し、第１ユニット工程：第２ユニット工程の繰り返し実行回数の比率が６：１の場合、半導体薄膜の熱処理温度を３００℃超過４００℃未満に制御することにより、トランジスタの電気的特性が向上することが分かる。

【0095】

実施例２による半導体薄膜の製造
基板上にＩｎ前駆体提供－パージ－Ｏ₂／Ａｒ（５０：５０ｗｔ％）ｐｌａｓｍａ提供－パージを行って薄膜を製造した後、製造された薄膜を２５０℃の温度で１時間ＵＶ ａｎｎｅａｌｉｎｇして、実施例２によるＩｎ₂Ｏ₃半導体薄膜を製造した。Ｉｎ前駆体は下記の＜化学式９＞で表される化合物を使用した。

【化9】

【0096】

また、Ｉｎ前駆体提供－パージ－Ｏ₂／Ａｒ（５０：５０ｗｔ％）ｐｌａｓｍａ提供－パージ工程温度を１００℃、１５０℃、２００℃、および２５０℃に制御して半導体薄膜を製造した後、それぞれの温度で製造された薄膜を実施例２－１、２－２、２－３、および２－４による半導体薄膜と定義した。実施例２－１、２－２、２－３、および２－４による半導体薄膜の工程温度が下記の＜表１１＞によりまとめられる。

【0097】

【表11】

【0098】

実施例２によるトランジスタの製造
Ｓｉゲート上にＳｉＯ₂ゲート絶縁膜（１００ｎｍの厚さ）を形成した後、ゲート絶縁膜上に前記実施例２－１～２－４による半導体薄膜（２０ｎｍの厚さ）、およびＩＴＯソース電極（１００ｎｍの厚さ）とＩＴＯドレイン電極（１００ｎｍの厚さ）を形成して、実施例２－１～２－４によるトランジスタを製造した。

【0099】

図２１は、本発明の実施例２による半導体薄膜の電気的特性を示すグラフである。

【0100】

図２１を参照すれば、前記実施例２－１（１００℃）、２－２（１５０℃）、２－３（２００℃）、および２－４（２５０℃）による半導体薄膜それぞれに対して、Ｃａｒｒｉｅｒ ｃｏｎｃｅｎｔｒａｔｉｏｎ（ｃｍ^-3）、Ｈａｌｌ ｍｏｂｉｌｉｔｙ（ｃｍ²／Ｖｓｅｃ）、Ｒｅｓｉｓｔｉｖｉｔｙ（Ｏｈｍ ｃｍ）を測定して示した。

【0101】

図２１から確認できるように、前記実施例２による半導体薄膜の場合、半導体薄膜の工程温度が増加するに伴い、Ｃａｒｒｉｅｒ ｃｏｎｃｅｎｔｒａｔｉｏｎ、およびＨａｌｌ ｍｏｂｉｌｉｔｙは増加し、Ｒｅｓｉｓｔｉｖｉｔｙは減少することを確認することができた。

【0102】

図２２は、本発明の実施例２による半導体薄膜の構造を示すグラフである。

【0103】

図２２を参照すれば、前記実施例２－１（１００℃）、２－２（１５０℃）、２－３（２００℃）、および２－４（２５０℃）による半導体薄膜の結晶構造を測定して示した。図２２から確認できるように、前記実施例２－１～２－４による半導体薄膜ともＩｎ₂Ｏ₃の一般的な構造であるＣｕｂｉｃ構造を示すことを確認することができた。

【0104】

また、前記実施例２－１～２－４による半導体薄膜のＯ／Ｉｎ ｒａｔｉｏおよびＩｍｐｕｒｉｔｙを測定し、これは下記の＜表１２＞によりまとめられる。

【0105】

【表12】

【0106】

＜表１２＞から確認できるように、前記実施例２－１～２－４による半導体薄膜の場合、Ｃａｒｂｏｎ、Ｎｉｔｒｏｇｅｎ不純物がなく、Ｉｎ／Ｏ Ｒａｔｉｏが１：２で理想的な値を示すことを確認することができた。図２３～図２６は、本発明の実施例２によるトランジスタの電気的特性を示すグラフである。

【0107】

図２３～図２６を参照すれば、本発明の実施例２－１～２－４によるトランジスタのＧａｔｅ Ｖｏｌｔａｇｅ（Ｖ）によるＤｒａｉｎ Ｃｕｒｒｅｎｔ（Ａ）を測定して示した。図２３および図２６から確認できるように、１００℃の温度で蒸着された半導体薄膜を含むトランジスタの場合、ｉｎｓｕｌａｔｏｒ特性が現れ、２５０℃の温度で蒸着された半導体薄膜を含むトランジスタの場合、ｃｏｎｄｕｃｔｉｎｇ特性が現れることを確認することができた。これに対し、図２４および図２５から確認できるように、１５０℃および２００℃の温度で蒸着された半導体薄膜を含むトランジスタの場合、半導体薄膜がＵＶ熱処理されることにより半導体特性を示すことを確認することができた。

【0108】

結果として、Ｉｎ前駆体提供－パージ－Ｏ₂／Ａｒ（５０：５０ｗｔ％）ｐｌａｓｍａ提供－パージ工程でＩｎ₂Ｏ₃半導体薄膜を製造する場合、トランジスタの電気的特性を向上させるために、半導体薄膜の蒸着温度を１００℃超過２５０℃未満に制御することが効果的であることが分かった。

【0109】

実施例３による半導体薄膜の製造
基板上にＩｎ前駆体提供－パージ－Ｈ₂Ｏ提供－パージを行って薄膜を製造した後、製造された薄膜を２５０℃の温度で１時間ＵＶ ａｎｎｅａｌｉｎｇして、実施例３によるＩｎ₂Ｏ₃半導体薄膜を製造した。Ｉｎ前駆体は下記の＜化学式１０＞で表される化合物を使用した。

【化10】

【0110】

また、Ｉｎ前駆体提供－パージ－Ｈ₂Ｏ提供－パージ工程温度を１００℃、１５０℃、２００℃、および２５０℃に制御して半導体薄膜を製造した後、それぞれの温度で製造された薄膜を実施例３－１、３－２、３－３、および３－４による半導体薄膜と定義した。実施例３－１、３－２、３－３、および３－４による半導体薄膜の工程温度が下記の＜表１３＞によりまとめられる。

【0111】

【表13】

【0112】

実施例３によるトランジスタの製造
Ｓｉゲート上にＳｉＯ₂ゲート絶縁膜（１００ｎｍの厚さ）を形成した後、ゲート絶縁膜上に前記実施例３－１～３－４による半導体薄膜（２０ｎｍの厚さ）、およびＩＴＯソース電極（１００ｎｍの厚さ）とＩＴＯドレイン電極（１００ｎｍの厚さ）を形成して、実施例３－１～３－４によるトランジスタを製造した。

【0113】

図２７は、本発明の実施例３による半導体薄膜の電気的特性を示すグラフである。

【0114】

図２７を参照すれば、前記実施例３－１（１００℃）、３－２（１５０℃）、３－３（２００℃）、および３－４（２５０℃）による半導体薄膜それぞれに対して、Ｃａｒｒｉｅｒ ｃｏｎｃｅｎｔｒａｔｉｏｎ（ｃｍ^-3）、Ｈａｌｌ ｍｏｂｉｌｉｔｙ（ｃｍ²／Ｖｓｅｃ）、Ｒｅｓｉｓｔｉｖｉｔｙ（Ｏｈｍ ｃｍ）を測定して示した。

【0115】

図２７から確認できるように、前記実施例３による半導体薄膜の場合、半導体薄膜の工程温度が増加するに伴い、Ｃａｒｒｉｅｒ ｃｏｎｃｅｎｔｒａｔｉｏｎは増加し、Ｒｅｓｉｓｔｉｖｉｔｙは減少し、Ｈａｌｌ ｍｏｂｉｌｉｔｙは一定に維持されることを確認することができた。

【0116】

図２８は、本発明の実施例３による半導体薄膜の構造を示すグラフである。

【0117】

図２８を参照すれば、前記実施例３－１（１００℃）、３－２（１５０℃）、３－３（２００℃）、および３－４（２５０℃）による半導体薄膜の結晶構造を測定して示した。図２８から確認できるように、前記実施例３－１（１００℃）および３－２（１５０℃）による半導体薄膜はＩｎ₂Ｏ₃の一般的な構造であるＣｕｂｉｃ構造を示し、前記実施例３－３（２００℃）、３－４（２５０℃）による半導体薄膜はＲｈｏｍｂｏｈｅｄｒａｌ構造を示すことを確認することができた。

【0118】

また、前記実施例３－１～３－４による半導体薄膜のＯ／Ｉｎ ｒａｔｉｏおよびＩｍｐｕｒｉｔｙを測定し、これは下記の＜表１４＞によりまとめられる。

【0119】

【表14】

【0120】

＜表１４＞から確認できるように、前記実施例３－１～３－４による半導体薄膜の場合、結晶構造と同一の傾向でＯ／Ｉｎ Ｒａｔｉｏが１００℃および１５０℃では約１．３、２００℃および２５０℃では約１．６の値を有し、１００℃では１４％程度の炭素不純物が含まれることを確認することができた。図２９～図３２は、本発明の実施例３によるトランジスタの電気的特性を示すグラフである。

【0121】

図２９～図３２を参照すれば、本発明の実施例３－１～３－４によるトランジスタのＧａｔｅ Ｖｏｌｔａｇｅ（Ｖ）によるＤｒａｉｎ Ｃｕｒｒｅｎｔ（Ａ）を測定して示した。図２９から確認できるように、１００℃の温度で蒸着された半導体薄膜を含むトランジスタの場合、ｉｎｓｕｌａｔｏｒ特性が現れ、図３１および図３２から確認できるように、２００℃および２５０℃の温度で蒸着された半導体薄膜を含むトランジスタの場合、ｃｏｎｄｕｃｔｉｎｇ特性が現れることを確認することができた。これに対し、図３０から確認できるように、１５０℃の温度で蒸着された半導体薄膜を含むトランジスタの場合、半導体薄膜がＵＶ熱処理されることにより半導体特性を示すことを確認することができた。

【0122】

結果として、Ｉｎ前駆体提供－パージ－Ｈ₂Ｏ提供－パージ工程でＩｎ₂Ｏ₃半導体薄膜を製造する場合、トランジスタの電気的特性を向上させるために、半導体薄膜の蒸着温度を１００℃超過２００℃未満に制御することが効果的であることが分かった。

【0123】

以上、本発明を好ましい実施例により詳細に説明したが、本発明の範囲は特定の実施例に限定されるものではなく、添付した特許請求の範囲によって解釈されなければならない。また、この技術分野における通常の知識を習得した者であれば、本発明の範囲を逸脱することなく多様な修正と変形が可能であることを理解しなければならない。

【産業上の利用可能性】

【0124】

本発明による半導体層の製造方法は、基板を用意するステップと、インジウム（Ｉｎ）を含む第１前駆体および第１反応ソースを反応させる第１ユニット工程（ｆｉｒｓｔ ｕｎｉｔ ｐｒｏｃｅｓｓ）、ガリウム（Ｇａ）を含む第２前駆体および第２反応ソースを反応させる第２ユニット工程（ｓｅｃｏｎｄ ｕｎｉｔ ｐｒｏｃｅｓｓ）を行って、前記基板上に前記インジウムおよび前記ガリウムを含む半導体層を形成するステップとを含み、前記第１前駆体および前記第２前駆体は、リガンド（ｌｉｇａｎｄ）が同一であることを含むことができる。これにより、前記半導体層中の組成比が容易に制御されるので、前記半導体層を含むトランジスタの電気的特性および信頼性が向上できる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【国際調査報告】