特表 2023-525331 被覆層および遮蔽層を伴うフィルタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-06-15

(54)【発明の名称】被覆層および遮蔽層を伴うフィルタ

(51)【国際特許分類】

   H01P 1/203 20060101AFI20230608BHJP

   H01P 1/205 20060101ALI20230608BHJP

   H01P 7/08 20060101ALI20230608BHJP

【ＦＩ】

H01P1/203

H01P1/205 B

H01P7/08

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022568932

(86)(22)【出願日】2021-05-04

(85)【翻訳文提出日】2023-01-10

(86)【国際出願番号】 US2021030620

(87)【国際公開番号】W WO2021231132

(87)【国際公開日】2021-11-18

(31)【優先権主張番号】63/024,017

(32)【優先日】2020-05-13

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】500047848

【氏名又は名称】キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(74)【代理人】

【識別番号】100188329

【弁理士】

【氏名又は名称】田村 義行

(72)【発明者】

【氏名】ネルソン，コーリー

(72)【発明者】

【氏名】コロニー，ゲオルゲ

【テーマコード（参考）】

5J006

【Ｆターム（参考）】

5J006HB03

5J006JA01

5J006PA10

(57)【要約】

フィルタは、モノリシック基板と、モノリシック基板の上部表面の上方に、および、モノリシック基板の第１の上部縁部またはモノリシック基板の第２の上部縁部のうちの１つまたは複数の少なくとも一部分に沿って形成される、少なくとも１つの導電性層とを含み得る。被覆層が、モノリシック基板の上部表面の上方に配置構成され得る。遮蔽層が、モノリシック基板の第１の上部縁部または第２の上部縁部において、導電性層のうちの１つまたは複数と接続し得る。遮蔽層は、被覆層の第１の側部表面の上方に形成される第１の部分と、被覆層の上部表面の上方に形成される第２の部分と、被覆層の第２の側部表面の上方に形成される第３の部分とを含み得る。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

上部表面と、前記上部表面に直交する第１の側部表面と、前記上部表面に直交する第２の側部表面と、前記上部表面と前記第１の側部表面との間の交線に沿う第１の上部縁部と、前記第１の上部縁部と反対位置関係にある、および、前記上部表面と前記第２の側部表面との間の交線に沿う、第２の上部縁部とを有するモノリシック基板と、
前記モノリシック基板の前記上部表面の上方に、および、前記モノリシック基板の前記第１の上部縁部または前記モノリシック基板の前記第２の上部縁部のうちの１つまたは複数の少なくとも一部分に沿って形成される、少なくとも１つの導電性層と、
前記モノリシック基板の前記上部表面の上方に配置構成される被覆層であって、前記モノリシック基板の前記上部表面と平行な上部表面を有し、第１の側部表面と、前記第１の側部表面と反対位置関係にある第２の側部表面とを有し、前記被覆層の前記第１の側部表面は、前記モノリシック基板の前記第１の側部表面と平行であり、前記被覆層の前記第２の側部表面は、前記モノリシック基板の前記第２の側部表面と平行である、被覆層と、
前記モノリシック基板の前記第１の上部縁部または前記第２の上部縁部のうちの１つまたは複数において、前記少なくとも１つの導電性層のうちの１つまたは複数と接続する遮蔽層であって、前記被覆層の前記第１の側部表面の上方に形成される第１の部分と、前記被覆層の前記上部表面の上方に形成される第２の部分と、前記被覆層の前記第２の側部表面の上方に形成される第３の部分とを含む、遮蔽層と
を含む、フィルタ。

【請求項2】

前記被覆層の前記第１の側部表面は、前記モノリシック基板の前記第１の側部表面と同一平面上であり、前記被覆層の前記第２の側部表面は、前記モノリシック基板の前記第２の側部表面と同一平面上である、請求項１に記載のフィルタ。

【請求項3】

前記遮蔽層の前記第１の部分は、さらには、前記モノリシック基板の前記第１の側部表面の上方に形成され、
前記遮蔽層の前記第２の部分は、さらには、前記モノリシック基板の前記第２の側部表面の上方に形成される、
請求項１に記載のフィルタ。

【請求項4】

前記モノリシック基板は、前記モノリシック基板の前記上部表面と反対位置関係にある下部表面を有し、前記遮蔽層は、前記モノリシック基板の前記下部表面の上方に形成される第４の部分を含む、請求項１に記載のフィルタ。

【請求項5】

前記モノリシック基板は、前記モノリシック基板の前記上部表面と反対位置関係にある下部表面と、前記モノリシック基板の前記下部表面および前記モノリシック基板の前記第１の側部表面の交線における第１の下部縁部と、前記モノリシック基板の前記下部表面および前記モノリシック基板の前記第２の側部表面の交線における第２の下部縁部とを含み、
前記遮蔽層は、前記モノリシック基板の前記下部表面の上方に、および、前記モノリシック基板の前記第１の下部縁部の少なくとも一部分に沿って形成される第４の部分と、前記モノリシック基板の前記下部表面の上方に、および、前記モノリシック基板の前記第２の下部縁部の少なくとも一部分に沿って形成される第５の部分とを含む、
請求項１に記載のフィルタ。

【請求項6】

前記被覆層は、前記モノリシック基板の前記上部表面に直交する厚さ方向を有し、前記被覆層の前記厚さは、約２５０μｍから約３，０００μｍの範囲に及ぶ、請求項１に記載のフィルタ。

【請求項7】

前記フィルタは、１０ＧＨｚより大きい下側境界と、約１０ＧＨｚ未満だけ前記下側限度より大きい上側境界とを有する帯域通過周波数範囲を有する挿入損失応答を呈する、請求項１に記載のフィルタ。

【請求項8】

前記フィルタは、下側境界と、上側境界と、１ＧＨｚあたり約１０ｄＢより大きい、前記下側境界または前記上側境界のうちの少なくとも１つからの減少の率とを有する帯域通過周波数範囲を有する挿入損失応答を呈する、請求項１に記載のフィルタ。

【請求項9】

前記少なくとも１つの導電性層は、第１の導電性層と、第２の導電性層とを含み、前記遮蔽層は、前記モノリシック基板の前記第１の上部縁部において、前記第１の導電性層と接続し、
前記遮蔽層は、前記モノリシック基板の前記第２の上部縁部において、前記第２の導電性層と接続する、請求項１に記載のフィルタ。

【請求項10】

前記遮蔽層は、前記被覆層の前記第１の側部表面の上方に形成される第１の部分と、前記被覆層の前記上部表面の上方に形成される第２の部分と、前記被覆層の前記第２の側部表面の上方に形成される第３の部分とを含む、請求項９に記載のフィルタ。

【請求項11】

前記少なくとも１つの導電性層は、第１の複数の共振器アームを含む第１の導電性層と、前記第１の導電性層の前記第１の複数の共振器アームと相互嵌合される第２の複数の共振器アームを含む第２の導電性層とを含む、請求項１に記載のフィルタ。

【請求項12】

フィルタを形成する方法であって、
上部表面と、前記上部表面に直交する第１の側部表面と、前記上部表面に直交する第２の側部表面と、前記上部表面と前記第１の側部表面との間の交線に沿う第１の上部縁部と、前記第１の上部縁部と反対位置関係にある、および、前記上部表面と前記第２の側部表面との間の交線に沿う、第２の上部縁部とを有するモノリシック基板を用意するステップと、
前記モノリシック基板の前記上部表面の上方に、および、前記モノリシック基板の前記第１の上部縁部または前記モノリシック基板の前記第２の上部縁部のうちの１つまたは複数の少なくとも一部分に沿って、少なくとも１つの導電性層を形成するステップと、
前記モノリシック基板の前記上部表面の上方に被覆層を配置構成するステップであって、前記被覆層は、前記モノリシック基板の前記上部表面と平行な上部表面を有し、前記被覆層は、第１の側部表面と、前記第１の側部表面と反対位置関係にある第２の側部表面とを有し、前記被覆層の前記第１の側部表面は、前記モノリシック基板の前記第１の側部表面と平行であり、前記被覆層の前記第２の側部表面は、前記モノリシック基板の前記第２の側部表面と平行である、被覆層を配置構成するステップと、
前記モノリシック基板の前記第１の上部縁部または前記第２の上部縁部のうちの１つまたは複数において、前記少なくとも１つの導電性層のうちの１つまたは複数と接続する遮蔽層を形成するステップであって、前記遮蔽層は、前記被覆層の前記第１の側部表面の上方に形成される第１の部分と、前記被覆層の前記上部表面の上方に形成される第２の部分と、前記被覆層の前記第２の側部表面の上方に形成される第３の部分とを含む、遮蔽層を形成するステップと
を含む、方法。

【請求項13】

前記遮蔽層を形成するステップは、
前記モノリシック基板の前記第１の側部表面の上方に、前記遮蔽層の前記第１の部分を形成するステップと、
前記モノリシック基板の前記第２の側部表面の上方に、前記遮蔽層の前記第２の部分を形成するステップと
を含む、請求項１２に記載の方法。

【請求項14】

前記遮蔽層を形成するステップは、前記モノリシック基板の下部表面の上方に、前記遮蔽層の第４の部分を形成するステップであって、前記下部表面は、前記モノリシック基板の前記上部表面と反対位置関係にある、第４の部分を形成するステップを含む、請求項１２に記載の方法。

【請求項15】

前記遮蔽層を形成するステップは、
前記モノリシック基板の下部表面の上方に、および、前記モノリシック基板の前記下部表面と前記モノリシック基板の前記第１の側部表面との間にある前記モノリシック基板の第１の下部縁部の少なくとも一部分に沿って、前記遮蔽層の第４の部分を形成するステップと、
前記モノリシック基板の前記下部表面の上方に、および、前記モノリシック基板の前記下部表面と前記モノリシック基板の前記第２の側部表面との間にある前記モノリシック基板の第２の下部縁部の少なくとも一部分に沿って、前記遮蔽層の第５の部分を形成するステップと
を含む、請求項１２に記載の方法。

【請求項16】

前記少なくとも１つの導電性層を形成するステップは、
前記モノリシック基板の前記上部表面の上方に第１の導電性層を形成するステップであって、前記第１の導電性層は、前記モノリシック基板の前記第１の上部縁部において前記遮蔽層と接続する、第１の導電性層を形成するステップと、
前記モノリシック基板の前記上部表面の上方に第２の導電性層を形成するステップであって、前記第２の導電性層は、前記モノリシック基板の前記第２の上部縁部において前記遮蔽層と接続する、第２の導電性層を形成する形成するステップと
を含む、請求項１２に記載の方法。

【請求項17】

前記遮蔽層を形成するステップは、
前記被覆層の前記第１の側部表面の上方に、前記遮蔽層の第１の部分を形成するステップと、
前記被覆層の前記上部表面の上方に、前記遮蔽層の第２の部分を形成するステップと、
前記被覆層の前記第２の側部表面の上方に、前記遮蔽層の第３の部分を形成するステップと
を含む、請求項１２に記載の方法。

【請求項18】

前記少なくとも１つの導電性層を形成するステップは、
第１の複数の共振器アームを含む第１の導電性層を形成するステップと、
前記第１の導電性層の前記第１の複数の共振器アームと相互嵌合される第２の複数の共振器アームを含む第２の導電性層を形成するステップと
を含む、請求項１２に記載の方法。

【請求項19】

上部表面を有するモノリシック基板と、
前記モノリシック基板の前記上部表面の上方に形成される第１の導電性層であって、第１の複数の共振器アームを含む、第１の導電性層と、
前記モノリシック基板の前記上部表面の上方に形成される第２の導電性層であって、前記第１の導電性層の前記第１の複数の共振器アームと相互嵌合される第２の複数の共振器アームを含む、第２の導電性層と
を含み、
１０ＧＨｚより大きい下側境界と、約１０ＧＨｚ未満だけ前記下側限度より大きい上側境界とを有する帯域通過周波数範囲を有する挿入損失応答を呈する、フィルタ。

【請求項20】

上部表面を有するモノリシック基板と、
前記モノリシック基板の前記上部表面の上方に形成される第１の導電性層であって、第１の複数の共振器アームを含む、第１の導電性層と、
前記モノリシック基板の前記上部表面の上方に形成される第２の導電性層であって、前記第１の導電性層の前記第１の複数の共振器アームと相互嵌合される第２の複数の共振器アームを含む、第２の導電性層と
を含み、
下側境界と、上側境界と、１ＧＨｚあたり約１０ｄＢより大きい、前記下側境界または前記上側境界のうちの少なくとも１つからの減少の率とを有する帯域通過周波数範囲を有する挿入損失応答を呈する、フィルタ。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０２０年５月１３日の出願日を有する、米国仮特許出願第６３／０２４，０１７号の出願利益を主張するものであり、その米国仮特許出願は、その全体において参照により本明細書に組み込まれる。

【背景技術】

【0002】

受動フィルタ装置は、電気信号から選択周波数範囲をフィルタリングすることができる。しかしながら、電磁放射が、そのような受動フィルタ装置の性能に悪影響を及ぼすことがある。よって、改善される遮蔽を有するフィルタが、当技術分野において歓迎されることになる。

【発明の概要】

【課題を解決するための手段】

【0003】

本発明の１つの実施形態によれば、フィルタは、上部表面と、上部表面に直交する第１の側部表面と、上部表面に直交する第２の側部表面と、上部表面と第１の側部表面との間の交線に沿う第１の上部縁部と、第１の上部縁部と反対位置関係にある、および、上部表面と第２の側部表面との間の交線に沿う、第２の上部縁部とを有するモノリシック基板を含み得る。フィルタは、モノリシック基板の上部表面の上方に、および、モノリシック基板の第１の上部縁部またはモノリシック基板の第２の上部縁部のうちの１つまたは複数の少なくとも一部分に沿って形成される、少なくとも１つの導電性層を含み得る。フィルタは、モノリシック基板の上部表面の上方に配置構成される被覆層を含み得る。被覆層は、モノリシック基板の上部表面と平行な上部表面を有し得る。被覆層は、第１の側部表面と、第１の側部表面と反対位置関係にある第２の側部表面とを有し得る。被覆層の第１の側部表面は、モノリシック基板の第１の側部表面と平行であり得、被覆層の第２の側部表面は、モノリシック基板の第２の側部表面と平行であり得る。フィルタは、モノリシック基板の第１の上部縁部または第２の上部縁部のうちの１つまたは複数において、少なくとも１つの導電性層のうちの１つまたは複数と接続する遮蔽層を含み得る。遮蔽層は、被覆層の第１の側部表面の上方に形成される第１の部分と、被覆層の上部表面の上方に形成される第２の部分と、被覆層の第２の側部表面の上方に形成される第３の部分とを含み得る。

【0004】

本発明の別の実施形態によれば、フィルタを形成する方法は、上部表面と、上部表面に直交する第１の側部表面と、上部表面に直交する第２の側部表面と、上部表面と第１の側部表面との間の交線に沿う第１の上部縁部と、第１の上部縁部と反対位置関係にある、および、上部表面と第２の側部表面との間の交線に沿う、第２の上部縁部とを有するモノリシック基板を用意するステップを含み得る。方法は、モノリシック基板の上部表面の上方に、および、モノリシック基板の第１の上部縁部またはモノリシック基板の第２の上部縁部のうちの１つまたは複数の少なくとも一部分に沿って、少なくとも１つの導電性層を形成するステップを含み得る。方法は、モノリシック基板の上部表面の上方に被覆層を配置構成するステップを含み得る。被覆層は、モノリシック基板の上部表面と平行な上部表面を有し得る。被覆層は、第１の側部表面と、第１の側部表面と反対位置関係にある第２の側部表面とを有し得る。被覆層の第１の側部表面は、モノリシック基板の第１の側部表面と平行であり得、被覆層の第２の側部表面は、モノリシック基板の第２の側部表面と平行であり得る。方法は、モノリシック基板の第１の上部縁部または第２の上部縁部のうちの１つまたは複数において、少なくとも１つの導電性層のうちの１つまたは複数と接続する遮蔽層を形成するステップを含み得る。遮蔽層は、被覆層の第１の側部表面の上方に形成される第１の部分と、被覆層の上部表面の上方に形成される第２の部分と、被覆層の第２の側部表面の上方に形成される第３の部分とを含み得る。

【0005】

本発明の別の実施形態によれば、フィルタは、上部表面を有するモノリシック基板と、モノリシック基板の上部表面の上方に形成される第１の導電性層とを含み得る。第１の導電性層は、第１の複数の共振器アームを含み得る。第２の導電性層が、モノリシック基板の上部表面の上方に形成され得る。第２の導電性層は、第１の導電性層の第１の複数の共振器アームと相互嵌合（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ）される第２の複数の共振器アームを含み得る。フィルタは、１０ＧＨｚより大きい下側境界と、約１０ＧＨｚ未満だけ下側限度より大きい上側境界とを有する帯域通過周波数範囲を有する挿入損失応答を呈し得る。

【0006】

本発明の別の実施形態によれば、フィルタは、上部表面を有するモノリシック基板と、モノリシック基板の上部表面の上方に形成される第１の導電性層とを含み得る。第１の導電性層は、第１の複数の共振器アームを含み得る。第２の導電性層が、モノリシック基板の上部表面の上方に形成され得る。第２の導電性層は、第１の導電性層の第１の複数の共振器アームと相互嵌合される第２の複数の共振器アームを含み得る。フィルタは、下側境界と、上側境界と、１ＧＨｚあたり約１０ｄＢより大きい、下側境界または上側のうちの少なくとも１つからの減少の率とを有する帯域通過周波数範囲を有する挿入損失応答を呈し得る。

【0007】

当業者に向けられる、本発明の最良の形態を含む、本発明の完全および実施可能な開示が、添付される図を参照する、本明細書の残り部分において、より詳しく論述される。

【図面の簡単な説明】

【0008】

【図1A】遮蔽層を伴わないフィルタの例示的な実施形態の分解斜視図を例解する図である。

【図1B】遮蔽層を含む、図１Ａのフィルタの分解斜視図を例解する図である。

【図2A】遮蔽層を伴わない、図１Ａのフィルタの別の分解斜視図を例解する図である。

【図2B】遮蔽層を含む、図１のフィルタの別の分解斜視図を例解する図である。

【図3】図１Ａのフィルタの組立斜視図を例解する図である。

【図4】図１Ａのフィルタの断面側面図を例解する図である。

【図5】本開示の態様による、フィルタの導電性配線（ｃｏｎｄｕｃｔｉｖｅ ｔｒａｃｅ）の上面概略を例解する図である。

【図6】被覆層および遮蔽層を欠くフィルタと比較される、図１Ａないし４のフィルタのコンピュータシミュレーションからの挿入損失（Ｓ_２１）および反射損失（Ｓ_１１）結果を例解する図である。

【図7】被覆層および遮蔽層に代えて、機械加工された遮蔽物を有するフィルタと比較される、図１Ａないし４を参照して上述で説明されたフィルタのコンピュータシミュレーションからの挿入損失（Ｓ_２１）および反射損失（Ｓ_１１）結果を例解する図である。

【図8】様々な被覆層厚さを有する、図１Ａないし４を参照して上述で説明されたフィルタに対する４つの挿入損失曲線を例解する図である。

【発明を実施するための形態】

【0009】

本明細書および図面における参照符号の繰り返しの使用は、本発明の同じまたは類似する特徴または要素を表すことを意図される。

【0010】

本論考は、単に例示的な実施形態の説明であり、本発明のより広範な態様を制限することとして意図されず、それらのより広範な態様は、例示的な構築物の形で具象されるということが、当業者によって理解されることになる。

【0011】

一般的に言えば、本発明は、改善される性能特性をもたらす構成を有するフィルタに関する。フィルタは、１つまたは複数の導電性層に対する優れた電磁遮蔽をもたらし得る遮蔽層および被覆層を含み得る。さらに、被覆層および遮蔽層の寸法は、フィルタの性能特性を微調整するように選択され得る。性能特性は、フィルタの帯域通過周波数範囲の、１つまたは複数の態様を含み得る。例えば、フィルタは、狭い帯域通過周波数範囲、および／または、優れた帯域外除去（ｏｕｔ－ｏｆ－ｂａｎｄ ｒｅｊｅｃｔｉｏｎ）を呈し得る。

【0012】

フィルタは、優れた性能特性を呈し得る。フィルタは、狭い帯域通過周波数範囲を有する挿入損失応答を呈し得る。例えば、帯域通過周波数範囲は、１０ＧＨｚより大きい下側境界と、約１０ＧＨｚ未満、いくつかの実施形態において約８ＧＨｚ未満、いくつかの実施形態において約６ＧＨｚ未満、および、いくつかの実施形態において約５ＧＨｚ未満だけ下側限度より大きい上側境界とを有し得る。加えて、フィルタは、種々の構成を有し得るということが理解されるはずである。例えば、フィルタは、帯域通過フィルタ、高域通過フィルタ、または低域通過フィルタとして構成され得る。

【0013】

フィルタは、下側境界と、上側境界と、１ＧＨｚあたり約１０ｄＢより大きい、いくつかの実施形態において１ＧＨｚあたり約１５ｄＢより大きい、いくつかの実施形態において１ＧＨｚあたり約２０ｄＢより大きい、いくつかの実施形態において１ＧＨｚあたり約２２ｄＢより大きい、いくつかの実施形態において１ＧＨｚあたり約２４ｄＢより大きい、いくつかの実施形態において１ＧＨｚあたり約２６ｄＢより大きい、いくつかの実施形態において１ＧＨｚあたり約２８ｄＢより大きい、下側境界または上側のうちの少なくとも１つからの減少の率とを有する帯域通過周波数範囲を有する挿入損失応答を呈し得る。

【0014】

フィルタは、上部表面と、上部表面に直交する第１の側部表面と、上部表面に直交する第２の側部表面と、上部表面と第１の側部表面との間の交線に沿う第１の上部縁部と、第１の上部縁部と反対位置関係にある、および、上部表面と第２の側部表面との間の交線に沿う、第２の上部縁部とを有するモノリシック基板を含み得る。

【0015】

フィルタは、モノリシック基板の上部表面の上方に、および、モノリシック基板の第１の上部縁部またはモノリシック基板の第２の上部縁部のうちの１つまたは複数の少なくとも一部分に沿って形成される、少なくとも１つの導電性層を含み得る。

【0016】

フィルタは、モノリシック基板の上部表面の上方に配置構成される被覆層を含み得る。被覆層は、モノリシック基板の上部表面と平行な上部表面を有し得る。被覆層は、第１の側部表面と、第１の側部表面と反対位置関係にある第２の側部表面とを有し得る。被覆層の第１の側部表面は、モノリシック基板の第１の側部表面と平行であり得、被覆層の第２の側部表面は、モノリシック基板の第２の側部表面と平行であり得る。

【0017】

フィルタは、モノリシック基板の第１の上部縁部または第２の上部縁部のうちの１つまたは複数において、導電性層のうちの１つまたは複数と接続する遮蔽層を含み得る。遮蔽層は、被覆層の第１の側部表面の上方に形成される第１の部分と、被覆層の上部表面の上方に形成される第２の部分と、被覆層の第２の側部表面の上方に形成される第３の部分とを含み得る。

【0018】

いくつかの実施形態において、被覆層の第１の側部表面は、モノリシック基板の第１の側部表面と平行であり得る。被覆層の第２の側部表面は、モノリシック基板の第２の側部表面と同一平面上であり得る。

【0019】

いくつかの実施形態において、遮蔽層の第１の部分は、モノリシック基板の第１の側部表面の上方に形成され得、遮蔽層の第２の部分は、さらには、モノリシック基板の第２の側部表面の上方に形成され得る。

【0020】

いくつかの実施形態において、遮蔽層は、例えば、基板上の接地端子と接続するために、フィルタの下部に沿って露出され得る。より具体的には、モノリシック基板は、モノリシック基板の上部表面と反対位置関係にある下部表面を有し得る。遮蔽層は、モノリシック基板の下部表面の上方に形成される第４の部分を含み得る。

【0021】

いくつかの実施形態において、遮蔽層は、モノリシック基板の下部縁部に広がり得る。より具体的には、モノリシック基板は、モノリシック基板の上部表面と反対位置関係にある下部表面と、モノリシック基板の下部表面とモノリシック基板の第１の側部表面との間の第１の下部縁部と、モノリシック基板の下部表面とモノリシック基板の第２の側部表面との間の第２の下部縁部とを有し得る。遮蔽層は、モノリシック基板の下部表面の上方に、および、モノリシック基板の第１の下部縁部の少なくとも一部分に沿って形成される第４の部分を含み得る。遮蔽層は、モノリシック基板の下部表面の上方に、および、モノリシック基板の第２の下部縁部の少なくとも一部分に沿って形成される第５の部分を含み得る。

【0022】

いくつかの実施形態において、第１の導電性層および第２の導電性層が、基板の上部表面の上方に形成され得る。遮蔽層は、モノリシック基板の第１の上部縁部において、第１の導電性層と接続し得る。遮蔽層は、モノリシック基板の第２の上部縁部において、第２の導電性層と接続し得る。

【0023】

いくつかの実施形態において、遮蔽層は、被覆層の第１の側部表面の上方に形成される第１の部分と、被覆層の上部表面の上方に形成される第２の部分と、被覆層の第２の側部表面の上方に形成される第３の部分とを含み得る。

【0024】

いくつかの実施形態において、第１の導電性層および第２の導電性層が、基板の上部表面の上方に形成され得る。第１の導電性層は、第１の複数の共振器アームを含み得、第２の導電性層は、第１の導電性層の第１の複数の共振器アームと相互嵌合される第２の複数の共振器アームを含み得る。かくして、導電性層は、相互嵌合されるアームを含む構成を有し得る。

【0025】

導電性層は、フィルタに対する所望される特性をもたらすように寸法設定され得る。例えば、第１の複数の共振器アームは、第１の方向における第１の幅を有し得る。第２の複数の共振器アームは、第１の方向における第２の幅を有し得る。第１の幅および／または第２の幅は、約０．０３ｍｍから約１ｍｍ、いくつかの実施形態において約０．０５ｍｍから約０．８ｍｍ、いくつかの実施形態において約０．０８ｍｍから約０．４ｍｍ、いくつかの実施形態において約０．１ｍｍから約０．２ｍｍの範囲に及び得る。

【0026】

いくつかの実施形態において、第１の複数の共振器アームのうちの異なるアームは、異なる第１の幅を有し得る。例えば、第１の複数のアームのうちの最も外方のアームは、第１の複数のアームのうちの、１つもしくは複数の内方のアームの幅より大きくあり得る、または、その幅未満であり得る、それぞれの幅を有し得る。例えば、内方のアームに対する最も外方のアームの比率は、約０．８から約１．２、いくつかの実施形態において約０．９から約１、いくつかの実施形態において約１から約１．２、および、いくつかの実施形態において約１から約１．１の範囲に及び得る。

【0027】

同様に、第２の複数の共振器アームのうちの異なるアームは、異なる第２の幅を有し得る。例えば、第２の複数のアームのうちの外方のアームは、第１の複数のアームのうちの、１つもしくは複数の内方のアームの、それぞれの幅より大きくあり得る、または、それらの幅未満であり得る、それぞれの幅を有し得る。例えば、内方のアームに対する最も外方のアームの比率は、約０．８から約１．２、いくつかの実施形態において約０．９から約１、いくつかの実施形態において約１から約１．２、および、いくつかの実施形態において約１から約１．１の範囲に及び得る。

【0028】

第１の導電性層は、第１の方向と合わせられる、および、第１の方向と直交する第２の方向においてモノリシック基板の縁部と合わせられる、第１の縁部を有し得る。第２の導電性層は、第１の方向と合わせられる、および、第２の方向においてモノリシック基板の第１の縁部と合わせられる、第２の縁部を有し得る。第１の導電性層は、第２の方向における基礎幅を有する基礎部分を有し得る。第２の導電性層は、第２の方向における基礎幅を有する基礎部分を有し得る。第１の導電性層の基礎幅、および／または、第２の導電性層の基礎幅は、約０．０３ｍｍから約１ｍｍ、いくつかの実施形態において約０．０５ｍｍから約０．８ｍｍ、いくつかの実施形態において約０．０８ｍｍから約０．４ｍｍ、いくつかの実施形態において約０．１ｍｍから約０．３ｍｍの範囲に及び得る。

【0029】

第１の複数の共振器アームは、第２の方向におけるそれぞれの長さを有し得、第２の複数のアームは、第２の方向におけるそれぞれの長さを有し得る。第１の複数の共振器アームの長さ、および／または、第２の複数のアームの長さは、約０．０２ｍｍから約２ｍｍ、いくつかの実施形態において約０．０５ｍｍから約１．５ｍｍ、いくつかの実施形態において約０．１ｍｍから約１．２ｍｍ、および、いくつかの実施形態において約０．５ｍｍから約１ｍｍの範囲に及び得る。

【0030】

第２の導電性層は、ビアとそれぞれ接続される１つまたは複数の給電線路を含み得る。ビアは、第２の方向におけるそれぞれの幅を有し得る。ビアの幅は、約０．０５ｍｍから約０．５ｍｍ、いくつかの実施形態において約０．７ｍｍから約０．４ｍｍ、および、いくつかの実施形態において約０．１ｍｍから約２ｍｍの範囲に及び得る。

【0031】

導電性層は、第１の方向における長さと、第２の方向における幅とを有し得る。導電性層の長さは、約１ｍｍから約１５ｍｍ、いくつかの実施形態において約２ｍｍから約１０ｍｍ、および、いくつかの実施形態において約３ｍｍから約７ｍｍの範囲に及び得る。導電性層の幅は、約０．３ｍｍから約４ｍｍ、いくつかの実施形態において約０．４ｍｍから約３ｍｍ、いくつかの実施形態において約０．５ｍｍから約２ｍｍ、および、いくつかの実施形態において約０．８ｍｍから約１．５ｍｍの範囲に及び得る。導電性層の幅に対する長さの比率は、約２から約８、および、いくつかの実施形態において約３から約６の範囲に及び得る。

【0032】

本開示の態様は、フィルタを形成する方法に関する。方法は、上部表面と、上部表面に直交する第１の側部表面と、上部表面に直交する第２の側部表面と、上部表面と第１の側部表面との間の交線に沿う第１の上部縁部と、第１の上部縁部と反対位置関係にある、および、上部表面と第２の側部表面との間の交線に沿う、第２の上部縁部とを有するモノリシック基板を用意するステップを含み得る。方法は、モノリシック基板の上部表面の上方に、および、モノリシック基板の第１の上部縁部またはモノリシック基板の第２の上部縁部のうちの１つまたは複数の少なくとも一部分に沿って、少なくとも１つの導電性層を形成するステップを含み得る。方法は、モノリシック基板の上部表面の上方に被覆層を配置構成するステップであって、被覆層は、モノリシック基板の上部表面と平行な上部表面を有し、被覆層は、第１の側部表面と、第１の側部表面と反対位置関係にある第２の側部表面とを有し、被覆層の第１の側部表面は、モノリシック基板の第１の側部表面と同一平面上であり、被覆層の第２の側部表面は、モノリシック基板の第２の側部表面と同一平面上である、被覆層を配置構成するステップを含み得る。方法は、モノリシック基板の第１の上部縁部または第２の上部縁部のうちの１つまたは複数において、少なくとも１つの導電性層のうちの１つまたは複数と接続する遮蔽層を形成するステップを含み得る。遮蔽層は、被覆層の第１の側部表面の上方に形成される第１の部分と、被覆層の上部表面の上方に形成される第２の部分と、被覆層の第２の側部表面の上方に形成される第３の部分とを含み得る。

【0033】

基板は、ある範囲の厚さを有し得る。例えば、いくつかの実施形態において、基板の厚さは、約５０μｍから約２，０００μｍ、いくつかの実施形態において約７５μｍから約１，０００μｍ、いくつかの実施形態において約１００μｍから約５００μｍ、いくつかの実施形態において約１５０μｍから約５００μｍ、および、いくつかの実施形態において約２００μｍから約３００μｍの範囲に及び得る。

【0034】

基板は、種々の適した材料から形成され得る。例えば、基板は、アルミナ、チタン酸バリウム、チタン酸カルシウム、酸化亜鉛、または、他の適したセラミックもしくはガラス接合材料を含み得る。

【0035】

被覆層は、ある範囲の厚さを有し得る。例えば、いくつかの実施形態において、被覆層の厚さは、約２５０μｍから約３，０００μｍ、いくつかの実施形態において約５００μｍから約２，５００μｍ、いくつかの実施形態において約７５０μｍから約２，０００μｍ、および、いくつかの実施形態において１，０００μｍから約１，５００μｍの範囲に及び得る。

【0036】

被覆層は、種々の適した材料から形成され得る。例えば、被覆層は、ガラス、セラミック、ガラス－セラミック混合物、および／またはガラス接合材料を含み得る。

【0037】

導電性層は、種々の導電性材料を含み得、種々の適した技法を使用して形成され得る。例えば、導電性層は、金、銅、スズ、および／または、任意の他の適した導電性材料を含み得る。導電性層は、スパッタリング、めっき、印刷、および／または、任意の他の適した堆積技法により基板の上方に形成され得る。例えば、いくつかの実施形態において、それぞれの導電性層の下側層が、最初にスパッタリングによって形成され得、導電性層の上側層が、適しためっき技法（例えば、電解めっき、無電解めっき、その他）を使用して下側層上に形成され得る。

【0038】

遮蔽層は、金、銅、スズ、および／または、任意の他の適した導電性材料を含み得る。導電性層は、めっき、スパッタリング、印刷、浸漬（例えば、厚膜および／または薄膜）、および／または、任意の他の適した堆積技法などの種々の適した技法を使用して、被覆層および／または基板上に形成され得る。

【0039】

Ｉ．例示的な実施形態
図１Ａは、遮蔽層を伴わないフィルタ１００の例示的な実施形態の分解斜視図を例解する。図１Ｂは、遮蔽層を含む、図１Ａのフィルタ１００の分解斜視図を例解する。図２Ａは、遮蔽層を伴わない、図１Ａのフィルタ１００の別の分解斜視図を例解する。図２Ｂは、遮蔽層を含む、図１のフィルタ１００の別の分解斜視図を例解する。図３は、図１Ａのフィルタ１００の組立斜視図を例解する。図４は、図１Ａのフィルタ１００の断面側面図を例解する。

【0040】

フィルタ１００は、上部表面１０４と、上部表面１０４に直交する第１の側部表面１０６と、上部表面１０４に直交する第２の側部表面１０８とを有するモノリシック基板１０２を含み得る。モノリシック基板１０２は、上部表面１０４と第１の側部表面１０６との間の交線に沿う第１の上部縁部１１０と、第１の上部縁部１１０と反対位置関係にある、および、上部表面１０４と第２の側部表面１０８（図２Ａ）との間の交線に沿う、第２の上部縁部１１２とを有し得る。

【0041】

フィルタ１００は、モノリシック基板１０２の上部表面１０４の上方に、および、モノリシック基板１０２の第１の上部縁部１１０の少なくとも一部分に沿って形成される、第１の導電性配線１１４を含み得る。フィルタ１００は、モノリシック基板１０２の上部表面１０４の上方に、および、モノリシック基板１０２の第２の上部縁部１１２の少なくとも一部分に沿って形成される、第２の導電性配線１１６を含み得る。

【0042】

フィルタ１００は、モノリシック基板１０２の上部表面１０４の上方に配置構成される被覆層１１８を含み得る。被覆層１１８は、モノリシック基板１０２の上部表面１０４と平行な上部表面１２０を有し得る。被覆層１１８は、第１の側部表面１２２と、第１の側部表面１２２と反対位置関係にある第２の側部表面１２４（図２Ａ）とを有し得る。

【0043】

被覆層１１８の第１の側部表面１２２は、モノリシック基板１０２の第１の側部表面１０６と同一平面上および／または平行であり得る。被覆層１１８の第２の側部表面１２４は、モノリシック基板１０２の第２の側部表面１０８と同一平面上および／または平行であり得る。

【0044】

図１Ｂは、遮蔽層１２６を追加的に示す、図１Ａのフィルタ１００の分解斜視図を例解する。遮蔽層１２６は、モノリシック基板１０２の第１の上部縁部１１０において、第１の導電性層１１４と接続し得る。遮蔽層１２６は、モノリシック基板１０２の第２の上部縁部１１２において、第２の導電性層１１６と接続し得る。遮蔽層１２６は、被覆層１１８の第１の側部表面１２２（図１Ａ）の上方に形成される第１の部分１２８（図１Ｂ）を含み得る。遮蔽層１２６は、被覆層１１８の上部表面１２０の上方に形成される第２の部分１３０（図１Ｂ）を含み得る。遮蔽層１２６、および、被覆層１１８の第２の側部表面１２４（図２Ａ）の上方に形成される第３の部分１３２（図２Ｂ）。かくして、遮蔽層１２６は、導電性層１１４、１１６に対する電磁遮蔽物の役目を果たし得る。

【0045】

いくつかの実施形態において、遮蔽層１２６は、モノリシック基板１０２の側部表面１０６、１０８のうちの１つもしくは複数に沿って広がり得、および／または、フィルタ１００の下部を、周りで包み得る。例えば、遮蔽層１２６は、フィルタ１００の下部に沿って、接地に接続し、または、接地の役目を果たし得る。例えば、図２Ａおよび２Ｂを参照すると、モノリシック基板１０２は、モノリシック基板１０２の上部表面１０４と反対位置関係にある下部表面１３４を有し得る。図２Ｂを参照すると、遮蔽層１２６は、モノリシック基板１０２の下部表面１３４の上方に形成される第４の部分１３６および／または第５の部分１３８を含み得る。例えば、第１の下部縁部１４０が、モノリシック基板１０２の下部表面１３４およびモノリシック基板１０２の第１の側部表面１０６（図１Ａ）の交線において形成され得る。第２の下部縁部１４２が、モノリシック基板１０２の下部表面１３４およびモノリシック基板１０２の第２の側部表面１０８（図２Ａ）の交線において形成され得る。遮蔽層１２６の第４の部分１３６は、モノリシック基板１０２の下部表面１３４の上方に、および、モノリシック基板１０２の第１の下部縁部１４０の少なくとも一部分に沿って形成され得る。モノリシック基板１０２の第５の部分１３８は、モノリシック基板１０２の下部表面１３４の上方に、および、モノリシック基板１０２の第２の下部縁部１４２の少なくとも一部分に沿って形成され得る。遮蔽層１２６の第４の部分１２６および／または第５の部分１３８は、例えば印刷回路板などの実装表面１４８（図４）の、接地接続部と電気的に接続し得る。

【0046】

いくつかの実施形態において、フィルタ１００は、導電性配線１１４、１１６のうちの１つまたは複数と電気的に接続される１つまたは複数のビア１４４、１４６を含み得る。ビア１４４、１４６は、モノリシック基板１０２の下部表面１３４に広がり、および／、その下部表面１３４に沿って露出され得る。ビア１４４、１４６は、印刷回路板などの実装表面１４８（図４）との、導電性配線１１４、１１６に関する電気的接続を手助けし得る。例えば、入力ビア１４４は、第１の導電性配線１４４と電気的に接続され得、フィルタ１００への入力の役目を果たし得る。出力ビア１４６は、第２の導電性配線１４６と電気的に接続され、フィルタ１００に対する出力の役目を果たし得る。

【0047】

導電性配線１１４、１１６は、入力（例えば、ビア１４４）と出力（例えば、ビア１４６）との間のフィルタリングをもたらすように構成される種々の配置構成を有し得る。１つの例構成が、図１ないし３において例解される。導電性配線１１４、１１６は、相互嵌合される共振器アームを含み得る。例えば、第１の導電性配線１１４は、第１の複数の共振器アーム１５０を含み得る。第２の導電性配線１１６は、第２の複数の共振器アーム１５２を含み得る。第１の複数の共振器アーム１５０は、第２の複数の共振器アーム１５２と相互嵌合され得る。

【0048】

被覆層１１８は、モノリシック基板１０２の上部表面１０４に直交するＺ方向１６２における厚さ１６０を有し得る。被覆層１１８の厚さ１６０は、例えば図７を参照して下記で説明されるような、フィルタ１００の所望される応答特性を達成するように選択され得る。

【0049】

基板１０２は、Ｚ方向１６２における厚さ１６１を有し得る。例えば、基板１０２の厚さ１６１は、約５０μｍから約２，０００μｍの範囲に及び得る。

【0050】

図５は、フィルタ（例えば、図１のフィルタ１００と対応する）のモノリシック基板の上部表面５０３上に形成される第１の導電性層５００および第２の導電性層５０２の上面概略を例解する。より具体的には、第１の導電性層５００（例えば、図１～４の第１の導電性層１１４と対応する）は、第１の複数の共振器アーム５０４を含み得る。第２の導電性層５０２（例えば、図１～４の第２の導電性層１１６と対応する）は、第２の複数の共振器アーム５０６を含み得る。第１の複数の共振器アーム５０４は、第１の方向５０７における第１の幅５０８を有し得る。第２の複数の共振器アーム５０６は、第１の方向５０７における第２の幅５１０を有し得る。

【0051】

いくつかの実施形態において、第１の複数の共振器アーム５０４のうちの異なるアーム５０４は、異なる第１の幅５０８を有し得る。例えば、第１の複数のアーム５０４のうちの最も外方のアーム５０９は、第１の複数のアーム５０４のうちの、１つもしくは複数の内方のアーム５１７の幅５１５より大きくあり得る、または、その幅５１５未満であり得る、それぞれの幅５１３を有し得る。例えば、内方のアーム５１７に対する最も外方のアーム５０９の比率は、約０．９から約１．１の範囲に及び得る。

【0052】

同様に、第２の複数の共振器アーム５０６のうちの異なるアーム５０６は、異なる第２の幅５１０を有し得る。例えば、第２の複数のアーム５０６のうちの外方のアーム５１９は、第１の複数のアーム５０６のうちの、１つもしくは複数の内方のアーム５２５の、それぞれの幅５２２より大きくあり得る、または、それらの幅５２２未満であり得る、それぞれの幅５２１を有し得る。例えば、内方のアーム５２５に対する最も外方のアーム５１９の比率は、約０．９から約１．１の範囲に及び得る。

【0053】

第１の導電性層５００は、第１の方向５０７と合わせられる第１の縁部５１２を有し得る。第１の縁部５１２は、第１の方向５０７と直交する第２の方向５１１においてモノリシック基板５０３の縁部と合わせられ得る。第２の導電性層５０２は、第１の方向５０７と合わせられる、および、第２の方向５１１においてモノリシック基板５０３の第１の縁部と合わせられる、第２の縁部５１４を有し得る。第１の導電性層５００は、第２の方向５１１における基礎幅５１６を有する基礎部分５１４を有し得る。第２の導電性層５０２は、第２の方向５１１における基礎幅５２０を有する基礎部分５１８を有し得る。第１の複数の共振器アーム５０４は、第２の方向５１１におけるそれぞれの長さ５２３を有し得、第２の複数のアーム５０６は、第２の方向５１１におけるそれぞれの長さ５２４を有し得る。

【0054】

第２の導電性層５０２は、ビア５３０、５３２とそれぞれ接続される１つまたは複数の給電線路５２６、５２８を含み得る。ビア５３０、５３２は、第２の方向におけるそれぞれの幅５３４、５３６を有し得る。

【0055】

導電性層５０２、５０４は、第１の方向５０７における長さ５３８と、第２の方向５１１における幅５４０とを有し得る。

【0056】

ＩＩ．性能特性
図６は、被覆層１２２および遮蔽層１２６を欠く、しかしそれでも、他の点ではフィルタ１００と同様（例えば、同じ寸法、材料、その他）である、フィルタと比較される、図１Ａないし４を参照して上述で説明されたフィルタ１００のコンピュータシミュレーションからの挿入損失（Ｓ_２１）および反射損失（Ｓ_１１）結果を例解する。フィルタ１００の導電性層１１４、１１６は、下記で説明される例を参照して下記で説明されるように寸法設定された。図５において例解されるように、被覆層１２２の追加は、通過帯域周波数を狭める。より具体的には、この例において、図１Ａないし４を参照して上述で説明されたフィルタ１００の通過帯域周波数範囲は、フィルタ１００が、－０．３ｄｂより大きい挿入損失（Ｓ_２１）を呈する周波数と定義され得る。この例において、図１Ａないし４を参照して上述で説明されたフィルタ１００の帯域通過周波数範囲は、約２７ＧＨｚから約２９．５ＧＨＺである。被覆層１２２および遮蔽層１２６を欠くフィルタの帯域通過周波数範囲は、２５ＧＨｚから約３０．５ＧＨＺの帯域通過周波数範囲を有する。かくして、被覆層１２２および遮蔽層１２６は、より狭い帯域通過周波数範囲が、他の点では同様のフィルタによって達成されることを可能とする。

【0057】

加えて、反射損失（Ｓ_１１）を比較すると、本明細書において説明されるような被覆層１２２および遮蔽層１２６の追加は、改善される帯域外除去をもたらす。より具体的には、被覆層１２２および遮蔽層１２６を含むフィルタ１００は、帯域通過周波数範囲の外側の周波数に対して、より低い挿入損失値を呈するからである。例えば、フィルタ１００の反射損失値は、帯域通過周波数範囲の上側および下側境界から急激に降下する。フィルタ１００の反射損失値は、（２７ＧＨｚにおける約－３ｄＢから、２５ＧＨｚにおける約－３０ｄＢへの）帯域通過周波数範囲の下側境界における１ＧＨｚあたり約１３．５ｄＢの、下側境界においてからの減少の率を有し得る。フィルタ１００の反射損失値は、（２９ＧＨｚにおける約－３ｄＢから、３０．２５ＧＨｚにおける約－３８ｄＢへの）帯域通過周波数範囲の上側境界における１ＧＨｚあたり約２８ｄＢの、減少の率を有する。

【0058】

図７は、被覆層１２２および遮蔽層１２６に代えて、アルミニウムの機械加工された遮蔽物を有するフィルタと比較される、図１Ａないし４を参照して上述で説明されたフィルタ１００のコンピュータシミュレーションからの挿入損失（Ｓ_２１）および反射損失（Ｓ_１１）結果を例解する。機械加工された遮蔽物を含むフィルタに対する、上述で定義されたような帯域通過周波数範囲は、約２５ＧＨｚから約３０．８ＧＨｚである。上述で指し示されたように、図１Ａないし４を参照して上述で説明されたフィルタ１００の帯域通過周波数範囲は、約２７ＧＨｚから約２９．５ＧＨＺである。かくして、図１Ａないし４を参照して上述で説明されたフィルタ１００は、機械加工された遮蔽物を伴うフィルタより狭い帯域通過周波数範囲を有する。図７の反射損失プロットを参照すると、図１Ａないし４を参照して上述で説明されたフィルタ１００は、機械加工された遮蔽物を含むフィルタより良好な帯域外除去を呈する。

【0059】

図８は、５００μｍから１，０００μｍの範囲に及ぶ様々な被覆層厚さ１６０を有する、図１Ａないし４を参照して上述で説明されたフィルタ１００に対する４つの挿入損失曲線を例解する。図７において示されるように、帯域通過範囲の下側境界は、被覆層１１８の厚さ１６０が増大する際に減少する。後に続く表は、５００μｍから１，０００μｍの範囲に及ぶ被覆層厚さに対する帯域通過周波数範囲を示す。

【0060】

【表1】

かくして、被覆層厚さ１６０は、所望される帯域通過周波数範囲を達成するように選択され得る。

【0061】

ＩＩＩ．用途
フィルタ１００は、種々の用途において使用され得る。フィルタ１００は、特に、約１０ＧＨｚ、２０ＧＨｚ以上より大きい周波数に対する優れた性能特性を要する用途に対して有用であり得る。フィルタは、狭い帯域通過周波数範囲、および／または、優れた帯域外除去をもたらし得る。これらの特性は、種々のシステムにおいて有用であり得る。例えば、フィルタは、通信システム、軍事用途、自動車用途、および医療用途において使用され得る。加えて、フィルタ１００は、特に、（例えば、５Ｇ基地局による）５Ｇ信号処理、スマートフォン、信号中継器（例えば、スモールセル）、中継局、レーダ、および無線周波数識別（ＲＦＩＤ）装置に対して有用であり得る。

【0062】

本発明のこれらおよび他の修正形態および変形形態が、本発明の趣旨および範囲から逸脱することなく、当業者により実践され得る。加えて、様々な実施形態の態様が、全部において、または一部においての両方で相互に交換され得るということが理解されるはずである。さらにまた、当業者は、前述の説明が、単に例としてのものであり、当該の添付される特許請求の範囲においてなおもさらに説明される本発明を制限することを意図されないということを察知することになる。

【図1A】

【図1B】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】