(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-06-16
(54)【発明の名称】発光ダイオード構造及びその製造方法
(51)【国際特許分類】
H01L 33/62 20100101AFI20230609BHJP
H01L 33/08 20100101ALI20230609BHJP
【ＦＩ】
H01L33/62
H01L33/08
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022555664
(86)(22)【出願日】2021-03-26
(85)【翻訳文提出日】2022-09-13
(86)【国際出願番号】 CN2021083179
(87)【国際公開番号】W WO2021203987
(87)【国際公開日】2021-10-14
(31)【優先権主張番号】63/007,829
(32)【優先日】2020-04-09
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/162,515
(32)【優先日】2021-01-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】522364295
【氏名又は名称】▲ライ▼▲イク▼光電科技（蘇州）有限公司
【氏名又は名称原語表記】ＲＡＹＳＯＬＶＥ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ （ＳＵＺＨＯＵ） ＣＯ． ＬＴＤ．
【住所又は居所原語表記】Ｂ３０２， Ｂｌｏｃｋ １， Ｃｒｅａｔｉｖｅ Ｉｎｄｕｓｔｒｙ Ｐａｒｋ， Ｎｏ． ３２８ Ｘｉｎｇｈｕ Ｓｔｒｅｅｔ， Ｓｕｚｈｏｕ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ Ｓｕｚｈｏｕ， Ｊｉａｎｇｓｕ ２１５０００ ＣＮ
(74)【代理人】
【識別番号】110002181
【氏名又は名称】弁理士法人ＩＰ－ＦＯＣＵＳ
(72)【発明者】
【氏名】ウィン チャン チョン
【テーマコード（参考）】
5F142
5F241
【Ｆターム（参考）】
5F142AA58
5F142AA66
5F142BA02
5F142BA32
5F142CB07
5F142CB12
5F142CB23
5F142CD02
5F142DB24
5F142FA03
5F142FA32
5F142GA02
5F241AA43
5F241CA04
5F241CA05
5F241CA13
5F241CA22
5F241CA39
5F241CA40
5F241CA74
5F241CB11
5F241CB25
5F241CB33
5F241FF06
(57)【要約】
発光ダイオード（ＬＥＤ）構造は、基板と、基板の上に形成される複数のＬＥＤユニットとを含む。各ＬＥＤユニットは、基板の上に形成される結合層、結合層の上に形成される第１のドーピング型半導体層、第１のドーピング型半導体層の上に形成される第２のドーピング型半導体層、第１のドーピング型半導体層の一部と第２のドーピング型半導体層の上に形成されるパッシベーション層、パッシベーション層の一部の上に形成され第２のドーピング型半導体層と接触する電極層を含む。複数のＬＥＤユニットは、第１のＬＥＤユニットと、第１のＬＥＤユニットに隣接する第２のＬＥＤユニットとを含む。第１のＬＥＤユニットの第１のドーピング型半導体層は、第１のＬＥＤユニットに隣接する第２のＬＥＤユニットの第１のドーピング型半導体層まで水平に延在し、第１のＬＥＤユニットおよび第２のＬＥＤユニットは、個別的に機能可能なＬＥＤユニットである。
【選択図】図２
【選択図】図２
【特許請求の範囲】
【請求項1】
基板と、前記基板の上に形成される複数のＬＥＤユニットを含む発光ダイオード（ＬＥＤ）構造であって、各前記ＬＥＤユニットは、
前記基板の上に形成される結合層と、
前記結合層の上に形成される第１のドーピング型半導体層と、
前記第１のドーピング型半導体層の上に形成される第２のドーピング型半導体層と、
前記第１のドーピング型半導体層の一部と前記第２のドーピング型半導体層の上に形成されるパッシベーション層と、
前記パッシベーション層の一部の上に形成され前記第２のドーピング型半導体層に接触する電極層と、を含み、
複数の前記ＬＥＤユニットは、第１のＬＥＤユニットと、前記第１のＬＥＤユニットに隣接する第２のＬＥＤユニットとを含み、
前記第１のＬＥＤユニットの前記第１のドーピング型半導体層は、前記第１のＬＥＤユニットに隣接する前記第２のＬＥＤユニットの前記第１のドーピング型半導体層まで水平に延在し、前記第１のＬＥＤユニットおよび前記第２のＬＥＤユニットは、個別に機能できるＬＥＤユニットである、発光ダイオード構造。
【請求項2】
前記第１のＬＥＤユニットの前記第２のドーピング型半導体層は、前記第２のＬＥＤユニットの前記第２のドーピング型半導体層から電気的に絶縁されている請求項１に記載の発光ダイオード構造。
【請求項3】
各前記ＬＥＤユニットは、前記第１のドーピング型半導体層と前記第２のドーピング型半導体層との間に形成される多重量子井戸（ＭＱＷ）層をさらに含む請求項１に記載の発光ダイオード構造。
【請求項4】
前記第１のドーピング型半導体層はｐ型半導体層であり、且つ前記第１のＬＥＤユニットと前記第２のＬＥＤユニットとの共通のアノードである請求項１に記載の発光ダイオード構造。
【請求項5】
前記第２のドーピング型半導体層はｎ型半導体層であり、且つ前記第１のＬＥＤユニットおよび前記第２のＬＥＤユニットのカソードである請求項１に記載の発光ダイオード構造。
【請求項6】
前記基板は、複数の前記ＬＥＤユニットを駆動するための駆動回路を含む請求項１に記載の発光ダイオード構造。
【請求項7】
各前記ＬＥＤユニットの前記電極層は、前記第１のドーピング型半導体層の上の開口部を介して前記駆動回路に接続されている請求項６に記載の発光ダイオード構造。
【請求項8】
基板と、前記基板の上に形成される複数のＬＥＤユニットを含む発光ダイオード（ＬＥＤ）構造であって、各前記ＬＥＤユニットは、
前記基板の上に形成されるｐ－ｎダイオード層と、
前記ｐ－ｎダイオード層の上に形成されるパッシベーション層と、
前記パッシベーション層の上に形成され、前記ｐ－ｎダイオード層に接続する電極層と、を含み、
複数の前記ＬＥＤユニットは、第１のＬＥＤユニットと、前記第１のＬＥＤユニットに隣接する第２のＬＥＤユニットとを含み、前記第１のＬＥＤユニットおよび前記第２のＬＥＤユニットは共通のアノードを有し、前記第１のＬＥＤユニットおよび前記第２のＬＥＤユニットは個別的に機能可能なＬＥＤユニットである、発光ダイオード構造。
【請求項9】
前記ｐ－ｎダイオード層は、ｐドープ層、ｎドープ層、および前記ｐドープ層と前記ｎドープ層との間に形成される多重量子井戸（ＭＱＷ）層とを含む請求項８に記載の発光ダイオード構造。
【請求項10】
前記ｐドープ層は、前記第１のＬＥＤユニットおよび前記第２のＬＥＤユニットの共通のアノードである請求項９に記載の発光ダイオード構造。
【請求項11】
前記第１のＬＥＤユニットおよび前記第２のＬＥＤユニットの前記ｎドープ層は、電気的に絶縁されている請求項９に記載の発光ダイオード構造。
【請求項12】
各前記ＬＥＤユニットは、前記基板と前記ｐ－ｎダイオード層との間に形成される結合層をさらに含む請求項８に記載の発光ダイオード構造。
【請求項13】
前記基板は、複数の前記ＬＥＤユニットを駆動するための駆動回路を含む請求項８に記載の発光ダイオード構造。
【請求項14】
各前記ＬＥＤユニットの前記電極層は、前記ｐ－ｎダイオード層の上の開口部を介して前記駆動回路に接続されている請求項１３に記載の発光ダイオード構造。
【請求項15】
第１の基板の上に第１のドーピング型半導体層と第２のドーピング型半導体層とを含む半導体層を形成することと、前記第２のドーピング型半導体層の一部を除去し、前記第１のドーピング型半導体層の一部を露出させるために第１のエッチング操作を行うことと、
前記第２のドーピング型半導体層および露出した前記第１のドーピング型半導体層の上にパッシベーション層を形成することと、
前記パッシベーション層の上に第１の開口部を形成することと、
前記第１の開口部を覆い前記第２のドーピング型半導体層と接触するために前記パッシベーション層の上に電極層を形成することと、
を含む発光ダイオード構造の製造方法。
【請求項16】
前記第１のエッチング操作の行うことは、前記第２のドーピング型半導体層の一部を除去することと、
前記第１のドーピング型半導体層のあらかじめ決められた厚さが前記第１の基板の上に残るまで前記第１のドーピング型半導体層の一部を露光すること、をさらに含み、
残された前記第１のドーピング型半導体層は、発光ダイオード構造の複数の前記ＬＥＤユニットにわたって水平に延びる請求項１５に記載の製造方法。
【請求項17】
前記第１の基板の上に前記半導体層を形成することは、接合層を介して前記半導体層を前記第１の基板の上に接合することをさらに含む請求項１５に記載の製造方法。
【請求項18】
前記第１の基板の上に前記半導体層を形成することは、前記第１の基板の上に駆動回路を形成することと、
第２の基板の上に前記半導体層を形成することと、
前記結合層を介して前記第１の基板の上に前記半導体層を接合することと、
前記第２の基板を除去すること、をさらに含む請求項１７に記載の製造方法。
【請求項19】
前記パッシベーション層の上に前記第１の開口部を形成することは、前記駆動回路の接触部を露出させるために前記パッシベーション層に第２の開口部を形成することをさらに含む請求項１８に記載の製造方法。
【請求項20】
前記第１の開口部を覆い前記第２のドーピング型半導体層と接触するために前記パッシベーション層の上に前記電極層を形成することは、前記第２のドーピング型半導体層と前記駆動回路の前記接触部とを電気的に接続するために、前記パッシベーション層の上に前記第１の開口部と前記第２の開口部を覆う前記電極層を形成することをさらに含む請求項１９に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
出願に関連する相互参照文献
本願は、２０２０年４月９日に出願された米国仮出願番号Ｎｏ．６３/００７,８２９（名称：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ａｒｒａｙ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｉｏｎ，）、および２０２１年１月２９日に出願された仮出願ではない米国出願番号Ｎｏ．１７／１６２，５１５（名称：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｈｅ Ｓａｍｅ）の優先権を主張する。これらの内容は、ここで引用することにより、すべてが本出願に組み込まれるものとする。
本願は、２０２０年４月９日に出願された米国仮出願番号Ｎｏ．６３/００７,８２９（名称：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ａｒｒａｙ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｉｏｎ，）、および２０２１年１月２９日に出願された仮出願ではない米国出願番号Ｎｏ．１７／１６２，５１５（名称：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｈｅ Ｓａｍｅ）の優先権を主張する。これらの内容は、ここで引用することにより、すべてが本出願に組み込まれるものとする。
【0002】
本発明開示は、発光ダイオード（ＬＥＤ）構造およびＬＥＤ構造を製造するための方法、より具体的には、ドーピング層を共有しながら複数の個別に機能するＬＥＤユニットを有するＬＥＤ構造およびそれを製造するための方法に関する。
【背景技術】
【0003】
近年、ＬＥＤは照明用途で人気がある。光源としてのＬＥＤには、発光効率の向上、エネルギー消費の削減、寿命の延長、サイズの小型化、スイッチングの高速化など、多くの利点がある。
【0004】
マイクロスケールＬＥＤを備えたディスプレイは、マイクロＬＥＤとして知られている。マイクロＬＥＤディスプレイには、個々のピクセル要素を形成するマイクロＬＥＤのアレイがある。ピクセルは、画像を構成する多くの領域の1つで、ディスプレイスクリーン上の微細な光輝領域でもよい。言い換えれば、ピクセルは、ディスプレイ上の画像を構成する小さな個別の要素でもよい。ピクセルは通常、２次元（２Ｄ）マトリックス状に配置され、ドット、正方形、長方形、またはその他の形状を使用して表される。ピクセルは、ディスプレイまたはデジタル画像の基本的な構成要素であり、幾何学的な座標を持ってもよい。
【0005】
マイクロＬＥＤを製造する場合、個々のマイクロＬＥＤを電気的に分離するために、ドライエッチングやウェットエッチングプロセスなどのエッチングプロセスが頻繁に使用される。複数の完全に分離された機能的なマイクロＬＥＤメサを生成するために、従来のプロセスは通常、連続的で機能的なエピタキシー層を完全にエッチングする。ただし、マイクロＬＥＤメサの接着力が弱いため、従来のマイクロＬＥＤメサを駆動回路基板などの基板に転写する場合や転写後に、完全に分離された機能的なマイクロＬＥＤメサが基板から容易に剥がれる可能性がある。マイクロＬＥＤメサがさらに小さくなると、この問題はさらに深刻になる。さらに、マイクロＬＥＤメサを分離するための従来のエッチングプロセス中に、マイクロＬＥＤメサの側壁が損傷し、ＬＥＤ構造の光学的および電気的特性に影響を与える可能性がある。
【0006】
本発明開示の実施形態は、ドーピング層または結合層およびそれを製造するための方法を示しながら、複数の個別的に機能可能なＬＥＤユニットを備えたＬＥＤ構造を提供することによって上記の問題に対処するものである。
【発明の概要】
【0007】
ＬＥＤ構造の実施形態およびＬＥＤ構造を形成するための方法が本明細書に開示される。
【0008】
一例において、ＬＥＤ構造が開示されている。ＬＥＤ構造には、基板と、基板の上に形成された複数のＬＥＤユニットが含まれる。各ＬＥＤユニットは、基板の上に形成された結合層、結合層の上に形成された第１のドーピング型半導体層、第１のドーピング型半導体層の上に形成された第２のドーピング型半導体層、第１のドーピング型半導体層の一部および第２のドーピング型半導体層の上に形成されたパッシベーション層、およびパッシベーション層の一部に形成され第２のドーピング型半導体層と接触する電極層を含む。複数のＬＥＤユニットは、第１のＬＥＤユニットと、第１のＬＥＤユニットに隣接する第２のＬＥＤユニットとを含む。第１のＬＥＤユニットの第１のドーピング型半導体層は、第１のＬＥＤユニットに隣接する第２のＬＥＤユニットの第１のドーピング型半導体層に水平的に延びかつ物理的に接続され、第１のＬＥＤユニットおよび第２のＬＥＤユニットは個別的に機能するＬＥＤユニットである。
【0009】
もう一つの例において、ＬＥＤ構造が開示されている。ＬＥＤ構造には、基板と、基板の上に形成された複数のＬＥＤユニットが含まれる。各ＬＥＤユニットは、基板の上に形成されたｐ－ｎダイオード層、ｐ－ｎダイオード層の上に形成されたパッシベーション層、およびパッシベーション層の上に形成されｐ－ｎダイオード層に接触する電極層を含む。複数のＬＥＤユニットは、第１のＬＥＤユニットと、第１のＬＥＤユニットに隣接する第２のＬＥＤユニットとを含む。第１のＬＥＤユニットと第２のＬＥＤユニットには共通のアノードがあり、第１のＬＥＤユニットと第２のＬＥＤユニットは個別的に機能するＬＥＤユニットである。
【0010】
さらなる例においては、ＬＥＤ構造を製造するための方法が開示される。半導体層が第１の基板の上に形成される。その半導体層は、第１のドーピング型半導体層と第２のドーピング型半導体層とを含む。第１のドーピング型半導体層の一部を露出させ第２のドーピング型半導体層の一部を除去するために、第１のエッチング操作が施される。第１のドーピング型半導体層の一部を除去しピクセル回路の接触を伴い第１の基板の一部を露出させるために、第２のエッチング操作が施される。パッシベーション層は、第２のドーピング型半導体層と露出した第１のドーピング型半導体層の上に形成される。第３のエッチング操作を行って、第２のドーピング型半導体層のパッシベーション層に第１の開口部を形成し、ピクセル回路と接触して第１の基板のパッシベーション層に第２の開口部を形成する。電極層は、第２のドーピング型半導体層と接触するパッシベーション層の上に形成される第１の開口部と、ピクセル回路と接触し第１の基板と接触する第２の開口部とを覆う。
【図面の簡単な説明】
【0011】
本明細書に組み込まれ、明細書の一部を構成する添付図面は、本発明開示の実施について示している。そして、本明細書の説明とともに更に本発明開示が説明され関連技術の当業者が本発明開示を実施できることを可能にしている。
【0012】
【図1】本開示のいくつかの実施例による、例示的なＬＥＤ構造の平面図を示す。
【図2】本開示のいくつかの実施例による、例示的なＬＥＤ構造の断面図を示す。
【図3】本開示のいくつかの実施例による、例示的なＬＥＤ構造の別の断面図を示す。
【図4】本開示のいくつかの実施例による、例示的なＬＥＤ構造の別の平面図を示す。
【図5】本開示のいくつかの実施例による、別の例示的なＬＥＤ構造の平面図を示す。
【図6A】本開示のいくつかの実施例による、製造プロセスの異なる段階での例示的なＬＥＤ構造の断面を示す。
【図6B】本開示のいくつかの実施例による、製造プロセスの異なる段階での例示的なＬＥＤ構造の断面を示す。
【図6C】本開示のいくつかの実施例による、製造プロセスの異なる段階での例示的なＬＥＤ構造の断面を示す。
【図6D】本開示のいくつかの実施例による、製造プロセスの異なる段階での例示的なＬＥＤ構造の断面を示す。
【図6E】本開示のいくつかの実施例による、製造プロセスの異なる段階での例示的なＬＥＤ構造の断面を示す。
【図6F】本開示のいくつかの実施例による、製造プロセスの異なる段階での例示的なＬＥＤ構造の断面を示す。
【図6G】本開示のいくつかの実施例による、製造プロセスの異なる段階での例示的なＬＥＤ構造の断面を示す。
【図6H】本開示のいくつかの実施例による、製造プロセスの異なる段階での例示的なＬＥＤ構造の断面を示す。
【図7】本開示のいくつかの実施例による、ＬＥＤ構造を製造するための例示的な方法のフローチャートである。
【0013】
本開示の実施例は、添付の図面を参照して説明される。
【発明を実施するための形態】
【0014】
特定の構成および配置について説明するが、これは説明のみを目的としてなされていると理解すべきである。したがって、本発明開示の範囲から逸脱することなく他の構成および配置が使用可能である。また、本発明開示は、他の様々な用途にも使用することができる。本発明開示に記載される機能的および構造的特徴は、これらの組み合わせ、調整、および変更が本発明開示の範囲内にあるように、図面に具体的に示されていない方法で、互いに組み合わせ、調整、変更することができる。
【0015】
一般的に、用語は文脈での使用法から少なくとも部分的に理解することができる。たとえば、本明細書で使用される「１つまたは複数」という用語は、少なくとも部分的に文脈に応じて、単一の意味での任意の特徴、構造、または特徴を説明するために使用されてよいし、または複数の意味での機能、構造、または特性の組み合わせを説明するために使用されてもよい。同様に、「ａ」、「ａｎ」、または「ｔｈｅ」などの用語は、少なくとも部分的に文脈に応じて、単一での使用法か、または複数での使用法を示すと理解されてよい。さらに「基づく」という用語は、必ずしも排他的な要因を示すことを意図していないと理解されてよく、その代わりに、少なくとも部分的に文脈に応じて、必ずしも明示的に説明されていない追加の要因の存在を可能にしてもよい。
【0016】
本開示における「…の上に（ｏｎ）」、「…から離れてそれより上に（ａｂｏｖｅ）」、および「…の真上に（ｏｖｅｒ）」の意味は、「…の上に（ｏｎ）」が何かを「直接の上」を意味するだけでなく、中間の特徴またはその間に層がある何かの「上」のような意味も含むように、また、「…から離れてそれより上に（ａｂｏｖｅ）」または「…の真上に（ｏｖｅｒ）」とは、何かの「…から離れてそれより上に（ａｂｏｖｅ）」または「…の真上に（ｏｖｅｒ）」の意味を意味するだけでなく、中間の特徴または層がない何かの「…から離れてそれより上に（ａｂｏｖｅ）」または「…の真上に（ｏｖｅｒ）」の意味（つまり、何かに直接）を含むように、最も広い方法で解釈されるべきであることは容易に理解されるべきである。
【0017】
さらに、「…の下に（ｂｅｎｅａｔｈ）」、「…から離れてそれより下に（ｂｅｌｏｗ）」、「低くする（ｌｏｗｅｒ）」、「…から離れてそれより上に（ａｂｏｖｅ）」、「上のほうの（ｕｐｐｅｒ）」などのような空間的に相対的な用語は、説明を容易にするために、図面に示されているように、ある要素または他の要素と機能との関係を説明するために使用することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用中または操作中のデバイスのさまざまな方向を包含することを意図している。装置に関しては、他の方法で方向付けられ（９０度または他の方向に回転され）、本明細書で使用される空間的に相対的な記述は、同様にそれに応じて解釈されてもよい。
【0018】
本明細書で使用される場合、「層」という用語は、厚さのある領域を含む材料部分を指す。層は、下にある構造または上にある構造全体に広がることができ、または、下にある構造または上にある構造の範囲よりも小さい範囲を有してもよい。さらに、層は、連続構造の厚さよりも薄い厚さを有する均質または不均質の連続構造の領域であることも可能である。たとえば、層は、連続構造の上面と下面の間、またはその上にある水平面の任意のペアの間に配置できる。層は、水平方向、垂直方向、および/またはテーパー面に沿って延びることができる。基板は、層であることができ、その中に１つまたは複数の層を含むことができ、および／または、その上および／または下に１つまたは複数の層を有することができる。層には複数の層を含めることができる。たとえば、半導体層は、１つまたは複数のドープまたは非ドープの半導体層を含むことができ、同じまたは異なる材料を有することができる。
【0019】
本明細書で使用される場合、「基板」という用語は、後続の材料層が追加される材料を指す。基板自体はパターン化可能である。基板の上に追加された材料は、パターン化することも、パターン化しないままにすることも可能である。さらに、基板は、シリコン、シリコンカーバイド、ガリウムナイトライド、ゲルマニウム、ガリウムヒ素、インジウムホスファイドなどの幅広い半導体材料を含むことができる。あるいは、基板は、ガラス、プラスチック、またはサファイアウェーハなどの非導電性材料から作成可能である。さらにその代わりに、基板は、その中に形成された半導体デバイスまたは回路を有することができる。
【0020】
本明細書で使用される場合、「マイクロ」ＬＥＤ、「マイクロ」ｐ－ｎダイオードまたは「マイクロ」デバイスという用語は、本発明開示の実施による特定のデバイスまたは構造の記述的な大きさを示す。本明細書で使用される場合、「マイクロ」デバイスまたは構造という用語は、０．１から１００μｍの大きさを示すことを意味する。しかしながら、本発明開示の実施では必ずしもそのように限定されるわけではなく、実施の特定での見方は、より大きく、場合によってはより小さな大きさのスケールに適用可能であり得ることを理解されたい。
【0021】
本発明の実施は、ＬＥＤ構造またはマイクロＬＥＤ構造、および構造を製造するための方法を説明する。マイクロＬＥＤディスプレイを製造するために、エピタキシー層が受容基板に結合される。受容基板は、例えば、これらに限定されないが、ＣＭＯＳ背面配線板またはＴＦＴガラス基板を含むディスプレイ基板でもよい。次に、エピタキシー層は、受容基板の上のマイクロＬＥＤのアレイで形成される。受容基板の上にマイクロＬＥＤを形成する場合、受容基板への小さな機能性メサの接着は弱くメサのサイズに比例するため、複数の小さな機能メサが受容基板から剥がれ製造プロセス中にディスプレイの故障（ドット抜け）を引き起こす可能性がある。前述の問題に対処するために、本発明開示は、機能エピタキシー層が部分的にパターン化／エッチングされ、薄い連続的機能層および結合層を残して潜在的な剥離を回避することを可能にする解決策を導入する。さらに、本発明開示に記載の製造方法は、機能性メサの側壁の物理的損傷をさらに低減し、ＬＥＤの発光領域である量子井戸構造の損傷を低減し、機能性メサの光学的および電気的特性を改善することができる。
【0022】
図１は、本発明開示のいくつかの実施形態による、例示的なＬＥＤ構造１００の平面図を示しており、図２は、本発明開示のいくつかの実施形態による、線Ａ－Ａ’に沿った例示的なＬＥＤ構造１００の断面図を示している。本開示をよりよく説明するために、図１のＬＥＤ構造１００の平面図と図２のＬＥＤ構造１００の断面図を一緒に説明する。ＬＥＤ構造１００は、第１の基板１０２および複数のＬＥＤユニット１１６（例えば、図２に示されるようなＬＥＤユニット１１６－１、１１６－２、１１６－３、および１１６－４）を含む。ＬＥＤユニット１１６は、結合層１０４を介して第１の基板１０２の上に結合される。いくつかの実施形態では、第１の基板１０２は、シリコン、炭化ケイ素、窒化ガリウム、ゲルマニウム、ヒ素化ガリウム、リン化インジウムなどの半導体材料を含んでもよい。いくつかの実施形態では、第１の基板１０２は、ガラス、プラスチック、またはサファイアウェーハなどの非導電性材料から作製されてもよい。いくつかの実施形態では、第１の基板１０２は、その中に形成された駆動回路を有してもよく、第１の基板１０２は、ＣＭＯＳ背面配線板またはＴＦＴガラス基板でもよい。駆動回路は、輝度を制御するためにＬＥＤユニット１１６に電子信号を提供する。いくつかの実施形態では、駆動回路は、個々のＬＥＤユニット１１６が独立したドライバに対応するアクティブマトリックス駆動回路を含んでもよい。いくつかの実施形態では、駆動回路は複数のＬＥＤユニット１１６がアレイ状に整列され、駆動回路によって駆動されるデータラインおよびスキャンラインに接続されるパッシブマトリックス駆動回路を含んでもよい。
【0023】
結合層１０４は、第１の基板１０２とＬＥＤユニット１１６とを結合するために第１の基板１０２の上に形成された接着剤の層である。いくつかの実施形態では、結合層１０４は、金属または金属合金などの導電性材料を含んでもよい。いくつかの実施例では、結合層１０４は、金、スズ、インジウム、銅またはチタンを含んでもよい。いくつかの実施形態では、結合層１０４は、ポリイミド（ＰＩ）、ポリジメチルシロキサン（ＰＤＭＳ）などの非導電性材料を含んでもよい。いくつかの実施形態では、結合層１０４は、ＳＵ－８フォトレジストなどのフォトレジストを含んでもよい。いくつかの実施形態では、結合層１０４は、ハイドロシルセスキオキサン（ＨＳＱ）またはジビニルシロキサン－ビス－ベンゾシクロブテン（ＤＶＳ－ＢＣＢ）でもよい。結合層１０４の材料の説明は、単なる例示であり限定するものではなく、当技術分野の当業者は要求に応じて変更することができ、そのすべてが本出願の範囲内であることが理解される。
【0024】
図２を参照すると、各ＬＥＤユニット１１６は、結合層１０４のその部分、第１のドーピング型半導体層１０６、および第２のドーピング型半導体層１０８を含む。第１のドーピング型半導体層１０６は、結合層１０４の上に形成される。いくつかの実施形態では、第１のドーピング型半導体層１０６および第２のドーピング型半導体層１０８は、ＺｎＳｅやＺｎＯなどのＩＩ－ＶＩ材料、またはＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＧａＰ、ＡｌＩｎＧａＰ、ＡｌＧａＡｓなどのＩＩＩ－Ｖ窒化物材料、およびそれらの合金に基づく１つまたは複数の層を含んでもよい。
【0025】
いくつかの実施形態では、第１のドーピング型半導体層１０６は、複数のＬＥＤユニット１１６（例えば、図２に示されるような４つのＬＥＤユニット１１６）にまたがり、これらのＬＥＤユニット１１６の共通アノードを形成するｐ型半導体層でもよい。例えば、ＬＥＤユニット１１６－２の第１のドーピング型半導体層１０６は、隣接するＬＥＤユニット１１６－１および１１６－３まで延在し、同様に、ＬＥＤユニット１１６－３の第１のドーピング型半導体層１０６は、隣接するＬＥＤユニット１１６－２および１１６－４まで延在する。いくつかの実施形態では、ＬＥＤユニットを横切って延びる第１のドーピング型半導体層１０６は、比較的薄くてもよい。いくつかの実施形態では、第１のドーピング型半導体層１０６の厚さは、約０．０５μｍから約１μｍの間であってもよい。他のいくつかの実施形態では、第１のドーピング型半導体層１０６の厚さは、約０．０５μｍから約０．７μｍの間でもよい。いくつかの置き換えられた実施形態では、第１のドーピング型半導体層１０６の厚さは、約０．０５μｍから約０．５μｍの間でもよい。個々のＬＥＤユニット全体にわたって連続的な第１のドーピング型半導体の薄い層を有することにより、第１の基板１０２と複数のＬＥＤユニット１１６との間の結合領域は、第２のドーピング型半導体層１０８の下の領域に限定されず、個々のＬＥＤユニット間の領域にも拡張される。換言すれば、連続的な第１のドーピング型半導体の薄い層を有することにより、結合層１０４の面積が増加する。したがって、第１の基板１０２と複数のＬＥＤユニット１１６との間の結合強度が強化され、ＬＥＤ構造１００の剥離のリスクを低減することができる。
【0026】
いくつかの実施装形態では、第１のドーピング型半導体層１０６は、ｐ型のＧａＮでもよい。いくつかの実施形態では、第１のドーピング型半導体層１０６は、ＧａＮにマグネシウム（Ｍｇ）をドーピングすることによって形成されてもよい。いくつかの実施形態では、第１のドーピング型半導体層１０６は、ｐ型のＩｎＧａＮであってもよい。いくつかの実施形態では、第１のドーピング型半導体層１０６は、ｐ型ＡｌＩｎＧａＰでもよい。ＬＥＤユニット１１６のそれぞれは、駆動回路、例えば第１の基板１０２（駆動回路は明示的に示されていない）に形成されたものに接続されたアノードおよびカソードを有する。例えば、各ＬＥＤユニット１１６は、定電圧源に接続されたアノードと、駆動回路のソース／ドレイン電極に接続されたカソードを有する。換言すると、個々のＬＥＤユニット１１６にわたって連続的な第１のドーピング型半導体層１０６を形成することにより、複数のＬＥＤユニット１１６は、第１のドーピング型半導体層１０６および結合層１０４によって形成される共通のアノードを有する。
【0027】
いくつかの実施形態では、第２のドーピング型半導体層１０８は、ｎ型半導体層でもよく、各ＬＥＤユニット１１６のカソードを形成する。いくつかの実施形態では、第２のドーピング型半導体層１０８は、ｎ型ＧａＮでもよい。いくつかの実施形態では、第２のドーピング型半導体層１０８は、ｎ型ＩｎＧａＮでもよい。いくつかの実施形態では、第２のドーピング型半導体層１０８は、ｎ型ＡｌＩｎＧａＰでもよい。異なるＬＥＤユニット１１６の第２のドーピング型半導体層１０８は電気的に絶縁されており、したがって、各ＬＥＤユニット１１６は他のユニットとは異なる電圧レベルを有することができるカソードを有する。開示された実施の結果として、複数の個別に機能可能なＬＥＤユニット１１６が、隣接するＬＥＤユニットにわたって水平方向に延在する第１のドーピング型半導体層１０６と、隣接するＬＥＤユニット間で電気的に絶縁される第２のドーピング型半導体層１０８とを伴って形成される。
【0028】
各ＬＥＤユニット１１６は、第１のドーピング型半導体層１０６と第２のドーピング型半導体層１０８との間に形成された多重量子井戸（ＭＱＷ）層１１０をさらに含む。ＭＱＷ層１１０は、ＬＥＤユニット１１６のアクティブ領域である。いくつかの実施形態では、第１のドーピング型半導体層１０６、ＭＱＷ層１１０、および第２のドーピング型半導体層１０８を含む厚さは、約０．３μｍから約５μｍの間でもよい。他のいくつかの実施形態では、第１のドーピング型半導体層１０６、ＭＱＷ層１１０、および第２のドーピング型半導体層１０８を含む厚さは、約０．４μｍから約４μｍの間でもよい。いくつかの代替的な実施形態では、第１のドーピング型半導体層１０６、ＭＱＷ層１１０、および第２のドーピング型半導体層１０８を含む厚さは、約０．５μｍから約３μｍの間でもよい。
【0029】
図２に示すように、パッシベーション層１１２は、第２のドーピング型半導体層１０８および第１のドーピング型半導体層１０６の一部の上に形成される。パッシベーション層１１２は、ＬＥＤユニット１１６を保護および隔離するために使用してもよい。いくつかの実施形態では、パッシベーション層１１２は、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮまたは他の適切な材料を含んでもよい。いくつかの実施形態では、パッシベーション層１１２は、ポリイミド、ＳＵ－８フォトレジスト、または他の光学パターン化可能なポリマーを含んでもよい。パッシベーション層１１２の一部の上に電極層１１４が形成され、電極層１１４はパッシベーション層１１２の上の開口部を介して第２のドーピング型半導体層１０８と電気的に接続する。いくつかの実施形態では、電極層１１４は、インジウムスズ酸化物（ＩＴＯ）、Ｃｒ、Ｔｉ、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、ＧｅまたはＮｉなどの導電性材料でもよい。
【0030】
図３は、本開示のいくつかの実施形態による、線Ｂ－Ｂ’に沿った例示的なＬＥＤ構造１００の別の断面図を示す。第１の基板１０２は、ＬＥＤユニット１１６を駆動するためにその中に形成された駆動回路を有する。駆動回路の接触部１１８は２つのＬＥＤユニット１１６の間に露出しており、接触部１１８は電極層１１４を介して第２のドーピング型半導体層１０８と電気的に接続されている。換言すれば、第２のドーピング型半導体層１０８と駆動回路の接触部１１８との電気的接続は、電極層１１４によって達成される。上記のように、第２のドーピング型半導体層１０８は各ＬＥＤユニット１１６のカソードを形成し、したがって、接触部１１８は電極層１１４を介して駆動回路から第２のドーピング型半導体層１０８への各ＬＥＤユニット１１６のカソードの駆動電圧を提供する。
【0031】
図４は、本開示のいくつかの実施形態による、ＬＥＤ構造１００の別の平面図を示す。図４では、説明のために、電極層１１４およびパッシベーション層１１２の下の層が破線で示されている。図４では、ＬＥＤ構造１００は１６個のＬＥＤユニット１１６を含む。各ＬＥＤユニット１１６は、第１のドーピング型半導体層１０６および第２のドーピング型半導体層１０８および多重量子井戸１１０によって形成されたｐ－ｎダイオード層を含む。パッシベーション層１１２は、ｐ－ｎダイオード層の上に形成され、電極層１１４はパッシベーション層１１２の上に形成される。
【0032】
開口部１２０は、第２のドーピング型半導体層１０８を露出するパッシベーション層１１２の上に形成され、開口部１２２は、接触部１１８を露出するパッシベーション層１１２の上に形成される。電極層１１４は、開口部１２０および開口部１２２を覆うパッシベーション層１１２の一部の上に形成される。したがって電極層１１４は、第２のドーピング型半導体層１０８および接触部１１８と電気的に接続する。図４に示される例において、開口部１２０は各ＬＥＤユニット１１６の中心に配置され、開口部１２２は隣接するＬＥＤユニット１１６の空間に配置される。開口部１２０、開口部１２２、および電極層１１４の位置および設計（形状およびサイズなど）は、要求に基づいて図４に示される例から逸脱してもよく、ここに限定されないことは理解される。
【0033】
図４では、ＬＥＤ構造１００は１６個のＬＥＤユニット１１６を含み、各ＬＥＤユニット１１６は個別的に機能することができる。第１のドーピング型半導体層１０６は、第２のドーピング型半導体層１０８およびパッシベーション層１１２の下に位置し、第１のドーピング型半導体層１０６はこれらの１６個のＬＥＤユニット１１６の共通のアノードである。これらのＬＥＤユニットの第１のドーピング型半導体層１０６（例えば、１６個のＬＥＤユニット１１６）が、ＬＥＤ構造１００を形成する製造プロセス中だけでなく、製造プロセス後にも電気的に接続されるとき、本開示では一貫して、複数のＬＥＤユニットは「個別的に機能可能」であると言われ、各ＬＥＤユニット１１６は、異なる駆動回路によって個別的に駆動することができる。
【0034】
図５は、本開示のいくつかの実施形態による別のＬＥＤ構造５００の平面図を示す。図５の平面図における第２のドーピング型半導体層１０８の形状は円形であり、これは図４に示されるＬＥＤ構造１００の平面図における第２のドーピング型半導体層１０８の形状とは異なる。いくつかの実施形態では、平面図における第２のドーピング型半導体層１０８の位置および形状は、様々な設計または用途に応じて変更可能で、また平面図における第２のドーピング型半導体層１０８またはＬＥＤユニット１１６の形状がこれに限定されないことは理解される。いくつかの実施形態では、平面図における開口部１２０、開口部１２２、電極層１１４、または接触部１１８の位置および形状も、様々な設計および用途に応じて変更することができ、これに限定されない。
【0035】
図６Ａ～６Ｈは、本開示のいくつかの実施形態による、製造プロセス中の例示的なＬＥＤ構造１００の断面を示す。図７は、本開示のいくつかの実施形態による、ＬＥＤ構造１００を製造するための例示的な製造方法７００のフローチャートである。本開示をよりよく説明するために、図６Ａ～６Ｉおよび図７のフローチャートが一緒に説明される。図６Ａでは、駆動回路が第１の基板１０２に形成され、駆動回路は接触部１１８を含む。例えば、駆動回路は、シリコンウェーハの上に製造されたＣＭＯＳデバイスを含んでもよく、いくつかのウェーハレベルのパッケージング層またはファンアウト構造が、接触部１１８を形成するためにＣＭＯＳデバイスの上に積み重ねられる。別の例としては、駆動回路はガラス基板の上に製造されたＴＦＴを含んでもよく、いくつかのウェーハレベルのパッケージング層またはファンアウト構造が、接触部１１８を形成するためにＴＦＴの上に積み重ねられる。第２の基板１２４の上に半導体層が形成され、当該半導体層は、第１のドーピング型半導体層１０６、第２のドーピング型半導体層１０８、およびＭＱＷ層１１０を含む。
【0036】
いくつかの実施形態では、第１の基板１０２または第２の基板１２４は、シリコン、炭化ケイ素、窒化ガリウム、ゲルマニウム、ヒ素化ガリウム、リン化インジウムなどの半導体材料を含んでもよい。いくつかの実施形態では、第１の基板１０２または第２の基板１２４は、ガラス、プラスチック、またはサファイアウェーハなどの非導電性材料から作製されてもよい。いくつかの実施形態では、第１の基板１０２は、その中に形成された駆動回路を有してもよく、第１の基板１０２は、ＣＭＯＳ背面配線板またはＴＦＴガラス基板を含んでもよい。いくつかの実施形態では、第１のドーピング型半導体層１０６および第２のドーピング型半導体層１０８は、ＺｎＳｅやＺｎＯなどのＩＩ-ＶＩ材料、またはＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＧａＰ、ＡｌＩｎＧａｐ，ＡｌＧａＡｓおよびそれらの合金などのＩＩＩ－Ｖ窒化物材料に基づく１つまたは複数の層を含んでもよい。いくつかの実施形態では、第１のドーピング型半導体層１０６はｐ型半導体層を含んでもよく、第２のドーピング型半導体層１０８はｎ型半導体層を含んでもよい。
【0037】
図６Ｂでは、結合層１０４が第１の基板１０２の上に形成される。いくつかの実施形態では、結合層１０４は金属または金属合金などの導電性材料を含んでもよい。いくつかの実施形態では、結合層１０４は、Ａｕ、Ｓｎ、Ｉｎ、ＣｕまたはＴｉを含んでもよい。いくつかの実施形態では、結合層１０４はポリイミド（ＰＩ）、ポリジメチルシロキサン（ＰＤＭＳ）などの非導電性材料を含んでもよい。いくつかの実施形態では、結合層１０４はＳＵ－８フォトレジストなどのフォトレジストを含んでもよい。いくつかの実施形態では、結合層１０４はハイドロシルセスキオキサン（ＨＳＱ）またはジビニルシロキサン－ビス－ベンゾシクロブテン（ＤＶＳ－ＢＣＢ）を含んでもよい。いくつかの実施形態では、導電層１２６は、第１のドーピング型半導体層１０６の上に形成されてもよい。いくつかの実施形態では、導電層１２６は、第１のドーピング型半導体層１０６を覆う共通の電極を形成してもよい。いくつかの実施形態では、導電層１２６は、第１のドーピング型半導体層１０６の上に抵抗接触を形成してもよい。いくつかの実施形態では、導電層１２６および結合層１０４は、後の操作で集合的に１つの層として参照されることがある。
【0038】
図６Ｃおよび図７の操作７０２を参照すると、第１のドーピング型半導体層１０６、第２のドーピング型半導体層１０８およびＭＱＷ層１１０を含む第２の基板１２４および半導体層は裏返され、結合層１０４および導電層１２６を介して第１の基板１０２に結合される。次に、第２の基板１２４が半導体層から除去される。図６Ｃは、第１の基板１０２と第１のドーピング型半導体層１０６との間の結合層１０４を示す。しかしながら、いくつかの実施形態では、結合層１０４は、第１の基板１０２および第１のドーピング型半導体層１０６を結合するための１つまたは複数の層を含んでもよい。例えば、結合層１０４は単一の導電層または非導電層を含んでもよい。別の例として、結合層１０４は接着剤および導電層または非導電層を含んでもよい。いくつかの実施形態では、結合層１０４および導電層１２６は、操作７０２の後、集合的に１つの層として参照してもよい。結合層１０４の材料の説明は、単なる例示であり、限定するものではなく、当技術分野の当業者は、要求に応じて変更することができ、そのすべてが本出願の範囲内であると理解される。
【0039】
図６Ｄでは、第２のドーピング型半導体層１０８に対して薄化操作を行い、第２のドーピング型半導体層１０８の一部を除去することができる。いくつかの実施形態では、薄化操作はドライエッチングまたはウェットエッチング操作を含んでもよい。いくつかの実施形態では、薄化操作は化学機械研磨（ＣＰＭ）操作を含んでもよい。いくつかの実施形態では、第１のドーピング型半導体層１０６、ＭＱＷ層１１０、および第２のドーピング型半導体層１０８を含む厚さは、約０．３μｍから約５μｍの間でもよい。他のいくつかの実施形態では、第１のドーピング型半導体層１０６、ＭＱＷ層１１０、および第２のドーピング型半導体層１０８を含む厚さは、約０．４μｍから約４μｍの間でもよい。いくつかの他の実施形態では、第１のドーピング型半導体層１０６、ＭＱＷ層１１０、および第２のドーピング型半導体層１０８を含む厚さは、約０．５μｍから約３μｍの間でもよい。
【0040】
図６Ｅおよび図７の操作７０４を参照すると、第１のエッチング操作を行うと、第２のドーピング型半導体層１０８の一部を除去し、第１のドーピング型半導体層１０６の一部を露出させることができる。第１のドーピング型半導体層１０６の一部は、第１のドーピング型半導体層１０６の所定の厚さが第１の基板１０２の上に残るまで露光される。いくつかの実施形態では、残った第１のドーピング型半導体層１０６は、ＬＥＤ構造１００の複数のＬＥＤユニット１１６（図６Ｅに示される４つのＬＥＤユニット１１６など）を横切って水平に延びる。いくつかの実施形態では、第１のドーピング型半導体層１０６のあらかじめ決められた厚さは、約０．０５μｍから約１μｍの間でもよい。他のいくつかの実施形態では、第１のドーピング型半導体層１０６のあらかじめ決められた厚さは、約０．０５μｍから約０．７μｍの間でもよい。いくつかの代替できる実施形態では、第１のドーピング型半導体層１０６のあらかじめ決められた厚さは、約０．０５μｍから約０．５μｍの間でもよい。７０４の操作の後、各ＬＥＤユニット１１６の第２のドーピング型半導体層１０８およびＭＱＷ層１１０は、電気的に分離されてもよく、隣接するＬＥＤユニット１１６（ＬＥＤユニット１１６－１、１１６－２、１１６－３および１１６－４など）の第１のドーピング型半導体層１０６は、電気的に接続されてもよい。
【0041】
いくつかの実施形態では、７０４の操作中に、第１のエッチング操作が、第２のドーピング型半導体層１０８の一部を除去するために行われ、ＭＱＷ層１１０の一部を露出させる。ＭＱＷ層１１０の一部は、あらかじめ決められた厚さの第１のドーピング型半導体層１０６およびＭＱＷ層１１０が第１の基板１０２の上に残るまで露光される。いくつかの実施形態では、残った第１のドーピング型半導体層１０６およびＭＱＷ層１１０は、ＬＥＤ構造１００の複数のＬＥＤユニット１１６（図６Ｅに示される４つのＬＥＤユニット１１６など）にわたって水平に延びる。いくつかの実施形態では、第１のドーピング型半導体層１０６およびＭＱＷ層１１０のあらかじめ決められた厚さは、約０．０５μｍから約１μｍの間でもよい。他のいくつかの実施形態では、第１のドーピング型半導体層１０６およびＭＱＷ層１１０のあらかじめ決められた厚さは、約０．０５μｍから約０．７μｍの間でもよい。いくつかの代替できる実施形態では、第１のドーピング型半導体層１０６およびＭＱＷ層１１０のあらかじめ決められた厚さは、約０．０５μｍから約０．５μｍの間でもよい。７０４の操作の後、各ＬＥＤユニット１１６の第２のドーピング型半導体層１０８は電気的に分離されてもよく、隣接するＬＥＤユニット１１６（ＬＥＤユニット１１６－１、１１６－２、１１６－３、１１６－４など）の第１のドーピング型半導体層１０６およびＭＱＷ層１１０は、電気的に接続されてもよい。
【0042】
図６Ｆを参照すると、第２のエッチング操作は、第１のドーピング型半導体層１０６の一部を除去し接触部１１８を露出させるために為されてもよい。第２のエッチング操作は、ドライエッチングまたはウェットエッチング操作でもよい。ドライエッチング操作またはウェットエッチング操作において、ハードマスク（例えば、フォトレジスト）は、フォトリソグラフィープロセスによって第２のドーピング型半導体層１０８および第１のドーピング型半導体層１０６の一部の上に形成されてもよい。次に、第１のドーピング型半導体層１０６の覆われていない部分が、接触部１１８を露出させるために、ドライエッチングプラズマまたはウェットエッチング溶液によって除去される。
【0043】
図６Ｇおよび図７の操作７０６を参照すると、パッシベーション層１１２は、第２のドーピング型半導体層１０８、露出された第１のドーピング型半導体層１０６、および露出された接触部１１８の上に形成される。いくつかの実施形態では、パッシベーション層１１２は、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ、または分離および保護のための他の適切な材料を含んでもよい。いくつかの実施形態では、パッシベーション層１１２は、ポリイミド、ＳＵ－８フォトレジスト、または他の光学パターン化可能なポリマーを含んでもよい。図７の操作７０８では、図６Ｇに示すように、開口部１２０および開口部１２２が形成される。開口部１２０は第２のドーピング型半導体層１０８の一部を露出させ、開口部１２２は接触部１１８を露出させる。いくつかの実施形態では、操作７０８は、パッシベーション層１１２の一部を除去し開口部１２０および開口部１２２を形成するために、第３のエッチング操作によって為されてもよい。いくつかのさらなる実施形態において、用意されたパッシベーション層１１２が感光性材料（例えば、ポリイミド、ＳＵ－８フォトレジスト、または他の光学パターン化可能ポリマー）によって形成されるとき、７０８の操作は、パッシベーション層１１２をパターンニングするためのフォトリソグラフィー操作によって実行されてもよく、開口部１２０および開口部１２２を露出させる。
【0044】
図６Ｈおよび図７の７１０の操作を参照すると、電極層１１４は開口部１２０および開口部１２２を覆うためにパッシベーション層１１２の上に形成される。したがって、電極層１１４は第２のドーピング型半導体層１０８と接触部１１８を電気的に接続し、ＬＥＤユニットを第１の基板１０２の駆動回路と接続するための電気経路を形成する。駆動回路は、接触部１１８および電極層１１４を介して第２のドーピング型半導体層１０８の電圧および電流レベルを制御してもよい。いくつかの実施形態では、電極層１１４はインジウムスズ酸化物（ＩＴＯ）、Ｃｒ、Ｔｉ、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、ＧｅまたはＮｉなどの導電性材料を含んでもよい。
【0045】
本発明開示は、ＬＥＤ構造と、第１のドーピング型半導体層１０６および第２のドーピング型半導体層１０８などの機能性エピタキシー層が、部分的にパターン化／エッチングされて薄い連続機能層（第１のドーピング型半導体層１０６など）が潜在的な剥離を回避して残すことを可能にするＬＥＤ構造の製造方法と、そのＬＥＤ構造を提供する。さらに、本発明開示は、第１のドーピング型半導体層１０６の上にＭＱＷ層を残すための別のオプションも提供する。また、本発明開示で紹介する製造方法は、機能メサ（ＬＥＤユニット１１６など）の側壁の物理的損傷をさらに低減し、ＬＥＤの発光領域である量子井戸構造の損傷を低減し、機能性メサの光学的および電気的特性を改善することができる。
【0046】
本発明開示の一つの態様に応じて、ＬＥＤ構造が開示される。ＬＥＤ構造は、基板と、その基板の上に形成された複数のＬＥＤユニットとを含む。各ＬＥＤユニットは、基板の上に形成された結合層、結合層の上に形成された第１のドーピング型半導体層、第１のドーピング型半導体層の上に形成された第２のドーピング型半導体層、第２のドーピング型半導体層と第１のドーピング型半導体層の一部の上に形成されたパッシベーション層、およびパッシベーション層の一部の上に形成され第２のドーピング型半導体層と接触する電極層を含む。複数のＬＥＤユニットは、第１のＬＥＤユニットと、第１のＬＥＤユニットに隣接する第２のＬＥＤユニットとを含む。第１のＬＥＤユニットの第１のドーピング型半導体層は、第１のＬＥＤユニットに隣接する第２のＬＥＤユニットの第１のドーピング型半導体層まで水平に延在し、第１のＬＥＤユニットおよび第２のＬＥＤユニットは、個別に機能するＬＥＤユニットである。
【0047】
いくつかの実施形態では、第１のＬＥＤユニットの第２のドーピング型半導体層は、第２のＬＥＤユニットの第２のドーピング型半導体層から電気的に絶縁されている。いくつかの実施形態では、各ＬＥＤユニットは、第１のドーピング型半導体層と第２のドーピング型半導体層との間に形成された多重量子井戸（ＭＱＷ）層をさらに含む。
【0048】
いくつかの実施形態では、第１のドーピング型半導体層はｐ型半導体層であり、第１のＬＥＤユニットおよび第２のＬＥＤユニットの共通のアノードである。いくつかの実施形態では、第２のドーピング型半導体層はｎ型半導体層であり、第１のＬＥＤユニットおよび第２のＬＥＤユニットのカソードである。
【0049】
いくつかの実施形態では、基板は、複数のＬＥＤユニットを駆動するための駆動回路を含む。いくつかの実施形態では、各ＬＥＤユニットの電極層は、第１のドーピング型半導体層の開口部を介して駆動回路に接続される。
【0050】
本開示の別の態様によれば、ＬＥＤ構造が開示される。ＬＥＤ構造は、基板と、基板の上に形成された複数のＬＥＤユニットとを含む。各ＬＥＤユニットは、基板の上に形成されたｐ－ｎダイオード層、ｐ－ｎダイオード層の上に形成されたパッシベーション層、およびそのパッシベーション層の上に形成されてｐ－ｎダイオード層と接触する電極層を含む。複数のＬＥＤユニットは、第１のＬＥＤユニットと、第１のＬＥＤユニットに隣接する第２のＬＥＤユニットとを含む。第１のＬＥＤユニットと第２のＬＥＤユニットは共通のアノードを有し、第１のＬＥＤユニットと第２のＬＥＤユニットは個別的に機能するＬＥＤユニットである。
【0051】
いくつかの実施形態では、ｐ－ｎダイオード層は、ｐドープ層、ｎドープ層、およびｐドープ層とｎドープ層との間に形成された多重量子井戸（ＭＱＷ）層とを含む。いくつかの実施形態では、ｐドープ層は第１のＬＥＤユニットおよび第２のＬＥＤユニットの共通のアノードである。いくつかの実施形態では、第１のＬＥＤユニットおよび第２のＬＥＤユニットのｎドープ層は電気的に絶縁されている。
【0052】
いくつかの実施形態では、各ＬＥＤユニットは、基板とｐ－ｎダイオード層との間に形成された結合層をさらに含む。いくつかの実施形態では、基板は、複数のＬＥＤユニットを駆動するための駆動回路を含む。いくつかの実施形態では、各ＬＥＤユニットの電極層は、ｐ－ｎダイオード層の開口部を介して駆動回路に接続される。
【0053】
本発明開示のさらなる態様によれば、ＬＥＤ構造を製造するための方法が開示される。第１の基板の上に半導体層が形成される。半導体層は、第１のドーピング型半導体層と第２のドーピング型半導体層とを含む。第２のドーピング型半導体層の一部を除去し第１のドーピング型半導体層の一部を露出させるために、第１のエッチング操作が行われる。第２のドーピング型半導体層と露出した第１のドーピング型半導体層の上にパッシベーション層が形成される。そのパッシベーション層の上に第１の開口部が形成される。第１の開口部を覆い第２のドーピング型半導体層と接触するために、パッシベーション層の上に電極層が形成される。
【0054】
いくつかの実施形態では、第１のエッチング操作を行うことは、第２のドーピングタイプの半導体層の一部を除去し、第１のドーピング型半導体層のあらかじめ決められた厚さが第１の基板の上に残るまで第１のドーピング型半導体層の一部を露光することをさらに含む。残った第１のドーピング型半導体層は、ＬＥＤ構造の複数のＬＥＤユニットにまたがって水平に延びる。
【0055】
いくつかの実施形態では、第１の基板の上に半導体層を形成することは、結合層を介して半導体層を第１の基板の上に結合することをさらに含む。いくつかの実施形態では、第１の基板の上に半導体層を形成することは、第１の基板の上に駆動回路を形成し、第２の基板の上に半導体層を形成し、結合層を介して半導体層を第１の基板の上に結合し、第２の基板を除去することをさらに含む。
【0056】
いくつかの実施形態では、パッシベーション層の上に第１の開口部を形成することは、駆動回路の接触部を露出させるためにパッシベーション層の上に第２の開口部を形成することをさらに含む。いくつかの実施形態では、第１の開口部を覆い第２のドーピング型半導体層と接触するパッシベーション層の上に電極層を形成することは、第２のドーピング型半導体層と駆動回路の接触部とを電気的に接続するために、パッシベーション層の上に第１の開口部と第２の開口部を覆う電極層を形成することをさらに含む。
【0057】
特定の実施形態の前述の説明は、様々なアプリケーションに容易に修正および／または適合させることができる。したがって、そのような適合および修正は、本明細書に開示される教示およびガイダンスに基づいて、開示された実施形態と同等の意味および範囲内にあることが意図される。
【0058】
本発明開示の幅および範囲は、上記の例示的な実施形態のいずれかによって制限されず、以下の特許請求の範囲およびそれらの同等物に従ってのみ定義される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図6H】
【図7】
【国際調査報告】