特表 2023-526571 駆動回路の制御スイッチ、アレイ基板及び表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-06-22

(54)【発明の名称】駆動回路の制御スイッチ、アレイ基板及び表示パネル

(51)【国際特許分類】

   G09F 9/30 20060101AFI20230615BHJP

   H01L 29/786 20060101ALI20230615BHJP

   G02F 1/133 20060101ALI20230615BHJP

【ＦＩ】

G09F9/30 338

H01L29/78 616T

G02F1/133 550

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022548552

(86)(22)【出願日】2021-12-31

(85)【翻訳文提出日】2022-08-09

(86)【国際出願番号】 CN2021143542

(87)【国際公開番号】W WO2022206078

(87)【国際公開日】2022-10-06

(31)【優先権主張番号】202110332223.8

(32)【優先日】2021-03-29

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】522276596

【氏名又は名称】綿陽恵科光電科技有限公司

【氏名又は名称原語表記】ＭＩＡＮＹＡＮＧ ＨＫＣ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１ Ｈｕｉｋｅ Ｒｏａｄ， Ｗｕｊｉａ Ｔｏｗｎ， Ｆｕｃｈｅｎｇ Ｄｉｓｔｒｉｃｔ， Ｍｉａｎｙａｎｇ， Ｓｉｃｈｕａｎ， Ｃｈｉｎａ

(71)【出願人】

【識別番号】521141718

【氏名又は名称】恵科股▲分▼有限公司

【氏名又は名称原語表記】ＨＫＣ Ｃｏｒｐｏｒａｔｉｏｎ Ｌｉｍｉｔｅｄ

【住所又は居所原語表記】１Ｆ－３Ｆ， ５Ｆ－７Ｆ ｏｆ Ｆａｃｔｏｒｙ Ｂｕｉｌｄｉｎｇ １， ７Ｆ ｏｆ Ｆａｃｔｏｒｙ Ｂｕｉｌｄｉｎｇ ６， Ｈｕｉｋｅ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ， Ｎｏ．１ Ｉｎｄｕｓｔｒｉａｌ ２ｎｄ Ｒｏａｄ， Ｓｈｉｌｏｎｇ Ｃｏｍｍｕｎｉｔｙ， Ｓｈｉｙａｎ Ｓｔｒｅｅｔ， Ｂａｏａｎ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際弁理士法人

(72)【発明者】

【氏名】何 政航

(72)【発明者】

【氏名】康 報虹

【テーマコード（参考）】

2H193

5C094

5F110

【Ｆターム（参考）】

2H193ZF23

2H193ZF31

2H193ZQ06

2H193ZQ11

2H193ZQ16

5C094AA42

5C094AA43

5C094BA27

5C094BA43

5C094DA09

5C094EA10

5C094FA01

5C094FA03

5F110AA30

5F110BB01

5F110DD01

5F110EE24

5F110GG23

5F110GG30

5F110HM04

5F110HM12

5F110QQ04

5F110QQ05

(57)【要約】

【要約】本願は、駆動回路（２００）の制御スイッチ、アレイ基板（１００）及び表示パネル（４００）が開示され、制御スイッチは、薄膜トランジスタ（２２０）を含み、薄膜トランジスタ（２２０）において、ソース（２３０）は少なくとも二つのソース分岐（２３１）を含み、ドレイン（２４０）は少なくとも一つのドレイン分岐（２４１）を含み、ソースリード線（２１０）に直接に接続されたソース分岐（２３１）は第一ソース分岐（２３２）であり、第一ソース分岐（２３２）に隣接するドレイン分岐（２４１）は第一ドレイン分岐（２４２）であり、ソースリード線（２１０）の延長線は第一ドレイン分岐（２４１）とソース幹部（２３４）との間に位置する。

【特許請求の範囲】

【請求項1】

制御スイッチは薄膜トランジスタを含み、駆動回路は更に前記薄膜トランジスタに接続されたソースリード線を含み、前記薄膜トランジスタは、
少なくとも二つの並置されたソース分岐及び各前記ソース分岐を接続するソース幹部を含み、且つ前記ソースリード線に直接に接続された前記ソース分岐が第一ソース分岐であり、前記第一ソース分岐が前記ソース幹部の端部に接続されるソースと、
前記ソースと同層して設置され、少なくとも一つのドレイン分岐及び各前記ドレイン分岐を接続するドレイン幹部を含み、前記ドレイン分岐が前記ソース分岐と並列し且つ交互して設置されてチャネルを形成し、且つ前記第一ソース分岐と隣接して設置された前記ドレイン分岐が第一ドレイン分岐であるドレインと、
前記ソース、ドレインと対応して設置されたグリッドと、を含む駆動回路の制御スイッチであって、
前記ソースリード線の延長線は前記第一ドレイン分岐と前記ソース幹部との間に位置する、駆動回路の制御スイッチ。

【請求項2】

前記薄膜トランジスタは２本の前記ソースリード線に接続され、前記第一ソース分岐の数は２本であり、２本の前記第一ソース分岐はそれぞれ前記ソース幹部の両端に接続され、且つ２本の前記ソースリード線と１対１に対応して接続され、
前記第一ドレイン分岐は、２本の前記第一ソース分岐の間に位置し、２本の前記ソースリード線の延長線はいずれも前記第一ドレイン分岐と前記ソース幹部との間に位置し、且つ前記第一ドレイン分岐と重ね合わせない、請求項１に記載の駆動回路の制御スイッチ。

【請求項3】

前記ソースリード線に直接に接続されない前記ソース分岐は第二ソース分岐であり、且つ前記第二ソース分岐は２本の前記第一ソース分岐の間に並置され、前記ソース幹部に接続され、
前記第一ソース分岐に隣接して設置されない前記ドレイン分岐は第二ドレイン分岐であり、前記第一ドレイン分岐の数は２本であり、且つ２本の前記第一ドレイン分岐はそれぞれ前記ドレイン幹部の両端に接続され、前記第二ドレイン分岐は２本の前記第一ドレイン分岐の間に並置され、前記ドレイン幹部に接続され、
前記第一ドレイン分岐は、隣接する前記第一ソース分岐と前記第二ソース分岐との間に設置され、前記第二ドレイン分岐は隣接する２本の前記第二ソース分岐の間に設置される、請求項２に記載の駆動回路の制御スイッチ。

【請求項4】

前記第二ソース分岐の数は１本のみである場合、前記第二ドレイン分岐の数はゼロであり、前記ソースの形状はＷ形であり、前記ドレインの形状はＵ形である、請求項３に記載の駆動回路の制御スイッチ。

【請求項5】

前記ソースは、２本の前記第一ソース分岐、２本の前記第二ソース分岐及び１本の前記ソース幹部を含み、前記ドレインは、２本の前記第一ドレイン分岐、１本の前記第二ドレイン分岐及び１本の前記ドレイン幹部を含み、各本の前記第一ドレイン分岐は、いずれも隣接する前記第一ソース分岐と前記第二ソース分岐との間に位置し、前記第二ドレイン分岐は、隣接する２本の前記第二ソース分岐の間に位置する、請求項３に記載の駆動回路の制御スイッチ。

【請求項6】

前記第二ドレイン分岐と前記ソース幹部との間の距離は、前記第一ドレイン分岐と前記ソース幹部との間の距離よりも小さい、請求項３に記載の駆動回路の制御スイッチ。

【請求項7】

前記第一ドレイン分岐の数は１本のみである場合、前記ソースの形状はＵ形である、請求項２に記載の駆動回路の制御スイッチ。

【請求項8】

２本の前記ソースリード線は、同じ直線に位置する、請求項２に記載の駆動回路の制御スイッチ。

【請求項9】

２本の前記ソースリード線は同じ直線に位置しない、請求項２に記載の駆動回路の制御スイッチ。

【請求項10】

前記薄膜トランジスタは１本の前記ソースリード線に接続され、前記第一ソース分岐の数は１本のみであり、前記ソースリード線に直接に接続されない前記ソース分岐は第二ソース分岐であり、前記第二ソース分岐の数は少なくとも１本であり、
前記第一ドレイン分岐は前記第一ソース分岐と前記第二ソース分岐との間に設置され、前記ソースリード線の延長線は、前記第一ドレイン分岐と前記ソース幹部との間に位置し、且つ前記第一ドレイン分岐と重ね合わせない、請求項１に記載の駆動回路の制御スイッチ。

【請求項11】

前記第一ソース分岐と隣接して設置されない前記ドレイン分岐は第二ドレイン分岐であり、前記第二ドレイン分岐の数は少なくとも１本であり、前記第一ドレイン分岐と１本の前記第二ドレイン分岐はそれぞれ前記ドレイン幹部の両端に接続され、前記第二ドレイン分岐は隣接する２本の前記第二ソース分岐の間に設置される、請求項１０に記載の駆動回路の制御スイッチ。

【請求項12】

前記第二ドレイン分岐と前記第一ドレイン分岐との長さの差は、前記ソースリード線の幅と同じであり、
ここで、前記第一ドレイン分岐、第二ドレイン分岐の長手方向は前記第一ドレイン分岐、第二ドレイン分岐の延在方向である、請求項１１に記載の駆動回路の制御スイッチ。

【請求項13】

前記ソース分岐と前記ドレイン分岐の形状は、ストリップ、矩形状又は長円形状を含む、請求項１に記載の駆動回路の制御スイッチ。

【請求項14】

前記ソース分岐の延在方向は前記ソース幹部の延在方向と互いに垂直し、前記ドレイン分岐の延在方向は前記ドレイン幹部の延在方向と互いに垂直する、請求項１に記載の駆動回路の制御スイッチ。

【請求項15】

前記ソース分岐の延在方向と前記ソース幹部の延在方向との間の夾角は鋭角であり、前記ドレイン分岐の延在方向と前記ドレイン幹部の延在方向との間の夾角は鋭角である、請求項１に記載の駆動回路の制御スイッチ。

【請求項16】

前記ソース分岐、前記ソース幹部、前記ドレイン分岐及び前記ドレイン幹部の幅はいずれも同じである、請求項１に記載の駆動回路の制御スイッチ。

【請求項17】

駆動回路、ソースリード線及び前記駆動回路に駆動されたスキャンラインを含み、前記駆動回路の制御スイッチは薄膜トランジスタを含み、前記薄膜トランジスタは、
少なくとも二つの並置されたソース分岐及び各前記ソース分岐を接続するソース幹部を含み、且つ前記ソースリード線に直接に接続された前記ソース分岐が第一ソース分岐であり、前記第一ソース分岐が前記ソース幹部の端部に接続されるソースと、
前記ソースと同層して設置され、少なくとも一つのドレイン分岐及び各前記ドレイン分岐を接続するドレイン幹部を含み、前記ドレイン分岐が前記ソース分岐と並列し且つ交互して設置されてチャネルを形成し、且つ前記第一ソース分岐と隣接して設置された前記ドレイン分岐が第一ドレイン分岐であるドレインと、
前記ソース、ドレインと対応して設置されたグリッドと、を含むアレイ基板であって、
前記ソースリード線の延長線は前記第一ドレイン分岐と前記ソース幹部との間に位置する、アレイ基板。

【請求項18】

前記駆動回路は、フレーム先頭信号線、ゲート電圧制御線、クロック信号線及び複数のグリッド駆動ユニットを含み、前記グリッド駆動ユニットの入力端子は前記フレーム先頭信号線、ゲート電圧制御線及びクロック信号線に接続され、前記スキャンラインを駆動させ、前記ゲート電圧制御線はソースリード線によってグリッド駆動ユニットにおける一つの薄膜トランジスタに接続される、請求項１７に記載のアレイ基板。

【請求項19】

前記グリッド駆動ユニットは、第一薄膜トランジスタ、第二薄膜トランジスタ、第三薄膜トランジスタ及び第四薄膜トランジスタを含み、前記第一薄膜トランジスタのソースはそれぞれ２本の前記ソースリード線によって前記ゲート電圧制御線、前記第二薄膜トランジスタのソースに接続され、前記第一薄膜トランジスタのドレインはそれぞれ前記第三薄膜トランジスタのソース、第四薄膜トランジスタのグリッドに接続され、前記第一薄膜トランジスタのグリッドは前記第二薄膜トランジスタのグリッドに接続され、前記第二薄膜トランジスタのドレインは前記第四薄膜トランジスタのソースに接続され、前記第二薄膜トランジスタのグリッドは前記第四薄膜トランジスタのグリッドに接続され、前記第三薄膜トランジスタのドレインは前記フレーム先頭信号線と連通され、前記第四薄膜トランジスタのドレインは前記クロック信号線と連通される、請求項１８に記載のアレイ基板。

【請求項20】

アレイ基板、前記アレイ基板と対向して設置されたカラーフィルム基板、及び前記アレイ基板とカラーフィルム基板との間に設置された液晶層を含み、前記アレイ基板は駆動回路、ソースリード線及び前記駆動回路に駆動されたスキャンラインを含み、前記駆動回路の制御スイッチは薄膜トランジスタを含み、前記薄膜トランジスタは、
少なくとも二つの並置されたソース分岐及び各前記ソース分岐を接続するソース幹部を含み、且つ前記ソースリード線に直接に接続された前記ソース分岐が第一ソース分岐であり、前記第一ソース分岐が前記ソース幹部の端部に接続されるソースと、
前記ソースと同層して設置され、少なくとも一つのドレイン分岐及び各前記ドレイン分岐を接続するドレイン幹部を含み、前記ドレイン分岐が前記ソース分岐と並列し且つ交互して設置されてチャネルを形成し、且つ前記第一ソース分岐と隣接して設置された前記ドレイン分岐が第一ドレイン分岐であるドレインと、
前記ソース、ドレインと対応して設置されたグリッドと、を含む表示パネルであって、
前記ソースリード線の延長線は前記第一ドレイン分岐と前記ソース幹部との間に位置する、表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０２１年３月２９日に中国国家知識産権局に提出された出願番号がＣＮ２０２１１０３３２２２３８で、出願名称が「駆動回路の制御スイッチ、アレイ基板及び表示パネル」である中国特許出願の優先権を主張し、その全ての内容は参照により本願に組み込まれている。

【0002】

本願は表示技術分野に関し、特に駆動回路の制御スイッチ、アレイ基板及び表示パネルに関する。

【背景技術】

【0003】

ここでの記載は、必ずしも従来技術を構成するものではなく、本願に関連する背景情報のみを提供する。

【0004】

従来、表示技術は、テレビ、携帯電話及び公開情報の表示に広く応用され、画面を表示する表示パネルもさまざまであり、しかも多彩な画面を表示することができる。ますます多くの表示パネル、例えば薄膜トランジスタ-液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ－Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＴＦＴ－ＬＣＤと略称する）、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤと略称する）などは、いずれもアレイ基板列駆動（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ、ＧＯＡと略称する）技術を利用する必要があり、アレイ基板列駆動回路を表示パネルにおけるアレイ基板に集積し、表示パネルに対する走査駆動を実現することによって、材料コストと製作プロセスの両方面に製品コストを削減することができる。

【0005】

通常、ＧＯＡ回路を作製する際、薄膜トランジスタにおけるソース、ドレインをソースリード線と同層に設置し、且つ同時にエッチングして形成する。しかし、エッチングプロセスが行われる際、エッチングの不均一が発生しやすく、しかもＧＯＡ回路の集積度がますます高くなるにつれ、ソースとドレインとのチェネル間隔がますます小さくなるため、エッチングの不均一が発生する際、ソースリード線が同時にソース、ドレインに接続してソースとドレインとの短絡が発生しやくなる。

【発明の概要】

【0006】

本願は駆動回路の制御スイッチ、アレイ基板及び表示パネルが提供され、駆動回路が不均一にエッチングされる場合にソースとドレインが短絡することを防止する。

【0007】

上記の目的を実現するために、本願により、制御スイッチは、薄膜トランジスタを含み、駆動回路は更に前記薄膜トランジスタに接続されたソースリード線を含み、前記薄膜トランジスタは、ソース、ドレイン、及びグリッドを含み、前記ソースは、少なくとも二つの並置されたソース分岐及び各ソース分岐を接続するソース幹部を含み、且つ前記ソースリード線に直接に接続された前記ソース分岐は第一ソース分岐であり、前記第一ソース分岐は前記ソース幹部の端部に接続され、前記ドレインは、前記ソースと同層して設置され、少なくとも一つのドレイン分岐及び各前記ドレイン分岐を接続するドレイン幹部を含み、前記ドレイン分岐は前記ソース分岐と並列し且つ交互して設置されてチャネルを形成し、且つ前記第一ソース分岐に隣接して設置された前記ドレイン分岐は第一ドレイン分岐であり、前記グリッドは前記ソース、ドレインと対応して設置された駆動回路の制御スイッチであって、前記ソースリード線の延長線は前記第一ドレイン分岐と前記ソース幹部との間に位置する駆動回路の制御スイッチを提供する。

【0008】

本願により、駆動回路、ソースリード線及び前記駆動回路に駆動されたスキャンラインを含み、前記駆動回路の制御スイッチは、薄膜トランジスタを含み、前記薄膜トランジスタは、ソース、ドレイン、及びグリッドを含み、前記ソースは、少なくとも二つの並置されたソース分岐及び各前記ソース分岐を接続するソース幹部を含み、且つ前記ソースリード線に直接に接続された前記ソース分岐は第一ソース分岐であり、前記第一ソース分岐は前記ソース幹部の端部に接続され、前記ドレインは、前記ソースと同層して設置され、少なくとも一つのドレイン分岐及び各前記ドレイン分岐を接続するドレイン幹部を含み、前記ドレイン分岐は前記ソース分岐と並列し且つ交互して設置されてチャネルを形成し、且つ前記第一ソース分岐に隣接して設置された前記ドレイン分岐は第一ドレイン分岐であり、前記グリッドは、前記ソース、ドレインと対応して設置されたアレイ基板であって、前記ソースリード線の延長線は前記第一ドレイン分岐と前記ソース幹部との間に位置するアレイ基板を提供する。

【0009】

本願により、アレイ基板、前記アレイ基板と対向して設置されたカラーフィルム基板、及び前記アレイ基板とカラーフィルム基板との間に設置された液晶層を含み、前記アレイ基板は駆動回路、ソースリード線及び前記駆動回路に駆動されたスキャンラインを含み、前記駆動回路の制御スイッチは、薄膜トランジスタを含み、前記薄膜トランジスタはソース、ドレイン及びグリッドを含み、前記ソースは少なくとも二つの並置されたソース分岐及び各ソース分岐と接続されたソース幹部を含み、且つ前記ソースリード線に直接に接続された前記ソース分岐は第一ソース分岐であり、前記第一ソース分岐は前記ソース幹部の端部に接続され、前記ドレインは、前記ソースと同層して設置され、少なくとも一つのドレイン分岐及び各前記ドレイン分岐を接続するドレイン幹部を含み、前記ドレイン分岐は前記ソース分岐と並列し且つ交互して設置されてチャネルを形成し、且つ前記第一ソース分岐に隣接して設置された前記ドレイン分岐は第一ドレイン分岐であり、前記グリッドは前記ソース、ドレインと対応して設置された表示パネルであって、前記ソースリード線の延長線は前記第一ドレイン分岐と前記ソース幹部との間に位置する表示パネルを更に開示する。

【0010】

本願は、駆動回路における薄膜トランジスタとソースリード線を改良することによって、ソースリード線の延長線を第一ドレイン分岐と前記ソース幹部との間に位置させ、且つドレイン分岐と重ね合わせない。ソース、ドレイン及びソースリード線が位置する膜層をエッチングする際、エッチングの不均一が発生してソースリード線の頂上部が第一ソース分岐から突出しても、その突出位置は第一ドレイン分岐と交差せずに第一ドレイン分岐と前記ソース幹部との間まで延在する。そのため、ソースとドレインが短絡することはない。

【図面の簡単な説明】

【0011】

本願の実施例のさらなる理解を提供するために含まれる添付の図面は、明細書の一部を構成し、本願の実施形態を例示するために使用され、書面による説明と共に、本願の原理を説明する。無論、以下に説明される図面は、本願のいくつかの実施例に過ぎず、当業者にとっては、創造的な工夫せずに、これらの図面を元に他の図面を得ることもできる。

【図1】アレイ基板の平面模式図である。

【図2】図１におけるＭの位置の部分拡大図である。

【図3】一つのタイプのグリッド駆動ユニットの部分模式図である。

【図4】他のタイプのグリッド駆動ユニットの部分模式図である。

【図5】図３に基づく理想的な状態での模式図である。

【図6】図４に基づく理想的な状態での模式図である。

【図7】本願の一実施例により提供された第一タイプの薄膜トランジスタが含まれる駆動回路の部分模式図である。

【図8】本願の一実施例により提供された第二タイプの薄膜トランジスタが含まれる駆動回路の部分模式図である。

【図9】本願の一実施例により提供された第三タイプの薄膜トランジスタが含まれる駆動回路の部分模式図である。

【図10】本願の他の一実施例により提供された第一タイプの薄膜トランジスタが含まれる駆動回路の部分模式図である。

【図11】本願の他の一実施例により提供された第二タイプの薄膜トランジスタが含まれる駆動回路の部分模式図である。

【図12】本願の一実施例により提供された表示パネルの模式図である。

【発明を実施するための形態】

【0012】

理解すべきものとして、ここで使用される用語、開示された具体的な構成及び機能の詳細は、単に具体的な実施例を説明するためのものであり、代表的なものであるが、本願は多くの置換形態で具体的に実現でき、ここで説明された実施例のみに限定されるものと解釈すべきではない。

【0013】

本願の説明において、「第一」、「第二」という用語は単に目的を説明するために用いられ、相対的な重要性を指示し、又は指示された技術的特徴の数を暗黙的に指定すると理解できない。そのため、特別な説明がない限り、「第一」、「第二」が限定された特徴は、明示的又は暗黙的に一つ又は複数の当該特徴を含むことができ、「複数」とは、二つ又は二つ以上を意味する。「含む」という用語及びその任意の変形は、非排他的な包含を意味し、一つ又はそれ以上の他の特徴、整数、ステップ、操作、ユニット、モジュール及び／又はその組み合わせの存在、追加の可能性がある。

【0014】

また、「中心」、「横方向」、「上」、「下」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」などが指示された方位又は位置関係の用語は、図面に示した方位又は相対的な位置関係に基づいて説明するものであり、単に本願を簡単に説明するためのものであり、指示された装置又は素子が特定の方位を有し、特定の方位で構成、操作しなければならないことを示すものではないため、本願に対する限制と理解できない。

【0015】

また、特に明確な規定と限定がない限り、「取り付け」、「連なる」、「接続」という用語は広義に理解すべきであり、例えば固定接続でも、着脱可能な接続でも、又は一体的な接続でもよく、機械的接続でも、電気的接続でもよく、直接的な接続でも、中間媒体を介して間接的に接続されてもよく、又は二つの素子の内部の連通でもよい。当業者であれば、具体的な状況に基づいて上記用語の本願における具体的な意味を理解することができる。

【0016】

以下は図面及び選択可能な実施例を参照して本願を詳細に説明し、なお、衝突しないことを前提として、以下に説明する各実施例の間又は各技術的特徴の間に任意に組み合わせて新たな実施例を形成することができる。

【0017】

図１と図２はアレイ基板の平面模式図である。アレイ基板１００の表示領域にスキャンライン３００が設置され、アレイ基板１００の非表示領域に駆動回路２００が設置され、具体的にはアレイ基板列駆動回路であってもよい。駆動回路２００は、フレーム先頭信号線２０５（ＳＴＶ）、ゲート電圧制御線２０６（ＶＧＬ）、クロック信号線２０７（ＣＫＶ）及び複数のグリッド駆動ユニット２７０を含み、グリッド駆動ユニット２７０の入力端子はＳＴＶ、ＶＧＬ及びＣＫＶに接続され、出力端子はスキャンライン３００に接続されてスキャンライン３００を駆動する。ここで、ゲート電圧制御線２０６は、ソースリード線２１０によってグリッド駆動ユニット２７０における一つの薄膜トランジスタ２２０に接続されて薄膜トランジスタ２２０に充電する。

【0018】

具体的には、前記グリッド駆動ユニット２７０は、第一薄膜トランジスタ２０１、第二薄膜トランジスタ２０２、第三薄膜トランジスタ２０３及び第四薄膜トランジスタ２０４を含み、前記第一薄膜トランジスタ２０１のソース２３０は、それぞれ２本の前記ソースリード線２１０によって前記ゲート電圧制御線２０６、前記第二薄膜トランジスタ２０２のソース２３０に接続され、前記第一薄膜トランジスタ２０１のドレイン２４０は、それぞれ前記第三薄膜トランジスタ２０３のソース２３０、第四薄膜トランジスタ２０４のグリッド２６０と連通され、前記第一薄膜トランジスタ２０１のグリッド２６０は前記第二薄膜トランジスタ２０２のグリッド２６０に接続された。前記第二薄膜トランジスタ２０２のドレイン２４０は前記第四薄膜トランジスタ２０４のソース２３０に接続され、前記第二薄膜トランジスタ２０２のグリッド２６０は前記第四薄膜トランジスタ２０４のグリッド２６０に接続された。前記第三薄膜トランジスタ２０３のドレイン２４０は前記フレーム先頭信号線２０５と連通され、前記第四薄膜トランジスタ２０４のドレイン２４０は前記クロック信号線２０７と連通される。

【0019】

図２に示すグリッド駆動ユニット２７０には、互いに連通する四つの薄膜トランジスタ及び他の引き回し線が含まれ、図に三つの空白領域、即ち領域Ａ、領域Ｂ及び領域Ｃがある。領域Ｂと領域Ｃとの間に、二つの薄膜トランジスタ２２０はソースリード線２１０によって連通され、金属層をソース２３０、ドレイン２４０及び他の金属層ラインパターンにエッチングする前に、ソース２３０、ドレイン２４０及び他の金属層ラインパターンにエッチングバリア層を形成する必要があり、そして現像液でバリア層パターンを形成する。領域Ｂと領域Ｃの面積が大きいため、より多くの現像液を消費するから、領域Ｄと領域Ｅが受ける現像エネルギーが少なくなり、更に領域Ｄと領域Ｅが対応するバリア層を完全にエッチングすることが困難になり、最後に金属層パターンをエッチングする際にエッチングの不均一が発生し、領域Ｄと領域Ｅが対応するソース２３０とドレイン２４０が短絡する。

【0020】

図３と図４は二種の例示的なＧＯＡ部分模式図である。領域Ｄと領域Ｅが対応する金属層パターンが均一にエッチングされない場合、図３と図４におけるソースリード線２１０は薄膜トランジスタ２２０のソース２３０のチャネルに延在し、ひいてはドレイン２４０と連通されるため、ソースド２３０とレイン２４０が短絡する。

【0021】

図５と図６はそれぞれ理想的な状態で、図３と図４に基づく模式図である。しかし、領域Ｄと領域Ｅが対応するバリア層を完全にエッチングすることを保証するため、より多くの現像液を消費しなければならない。そうすると、後続に金属層パターンがエッチングされる際、ソースリード線２１０はソース２３０から突出してソース２３０のチャネルに延在することはない。

【0022】

従って、本願はエッチングが不均一である場合でもソース２３０とドレイン２４０が短絡しない駆動回路２００の制御スイッチが提供される。図１、図２、及び図７～図１１に示すように、前記制御スイッチは、薄膜トランジスタ２２０を含み、前記駆動回路２００は、更に前記薄膜トランジスタ２２０に接続されたソースリード線２１０を含み、前記薄膜トランジスタ２２０は、ソース２３０、ドレイン２４０及びグリッド２６０を含み、ソース２３０は、少なくとも二つの並置されたソース分岐２３１及び各ソース分岐２３１を接続するソース幹部２３４を含み、且つ前記ソースリード線２１０に直接に接続された前記ソース分岐２３１は第一ソース分岐２３２であり、前記第一ソース分岐２３２は前記ソース幹部２３４の端部に接続され、ドレイン２４０は前記ソース２３０と同層に設置され、少なくとも一つのドレイン分岐２４１及び各前記ドレイン分岐２４１を接続するドレイン幹部２４４を含み、前記ドレイン分岐２４１は前記ソース分岐２３１と並列し且つ交互して設置されてチャネルを形成し、且つ前記第一ソース分岐２３２に隣接して設置された前記ドレイン分岐２４１は第一ドレイン分岐２４２であり、前記グリッド２６０はソース２３０、ドレイン２４０と対応して設置され、ここで前記ソースリード線２１０の延長線は、前記第一ドレイン分岐２４２と前記ソース幹部２３４との間に位置する。

【0023】

なお、１本のみのドレイン分岐２４１がある場合、ドレイン幹部２４４はドレイン分岐２４１の一部であり、駆動回路２００における他の構造に接続される。更に、グリッド２６０はソース２３０とドレイン２４０の下方に位置し、薄膜トランジスタ２２０にボトムゲート構造を形成してもよい。グリッド２６０はソース２３０とドレイン２４０の上方に位置し、薄膜トランジスタ２２０にトップゲート構造を形成してもよい。

【0024】

従来、ソースリード線２１０は通常第一ソース分岐２３２と垂直して接続され、駆動回路２００の集積度に対する要求がますます高くなるため、ソース２３０とドレイン２４０との間のチャネルの間隔がますます小さくなる。ソース２３０、ドレイン２４０及びソース分岐２３１が位置する金属膜層がさまざまな原因で不均一にエッチングされた場合、例えば図２における領域Ｂと領域Ｃの空白領域が大きいため、より多くのエッチング液を消費しなければならない。そうすると、領域Ｄと領域Ｅにおけるエッチング液が足りなくなり、領域Ｄと領域Ｅにおける金属層パターンにエッチングの不均一が発生する。この場合、ソースリード線２１０の端部は完全にエッチングされなくてソースリード線２１０の端部は第一ソース分岐２３２から突出してしまう。ソース２３０とドレイン２４０との間のチャネルの間隔が小さいため、ソースリード線２１０はドレイン２４０に接続されやすくてソース２３０とドレイン２４０が短絡することになる。更に、従来設計において、薄膜トランジスタ２２０に対する充電効果を増加するため、通常、ソースリード線２１０の幅を大きく設計する。このように、ソースリード線２１０は更にエッチングの不均一に影響されやすく、しかも、第一ソース分岐２３２から突出する面積が大きいため、ソース２３０とドレイン２４０が短絡するリスクが大きくなる。

【0025】

本願は、駆動回路２００における薄膜トランジスタ２２０とソースリード線２１０を改良することによって、ソースリード線２１０の延長線を第一ドレイン分岐２４２と前記ソース幹部２３４との間に位置させ、且つドレイン分岐２４１と重ね合わせない。ソース２３０、ドレイン２４０及びソースリード線２１０が位置する膜層をエッチングする際、エッチングの不均一が発生してソースリード線２１０の頂部が第一ソース分岐２３２から突出しても、その突出位置は第一ドレイン分岐２４２と交差せずに第一ドレイン分岐２４２と前記ソース幹部２３４との間まで延在する。そのため、ソース２３０とドレイン２４０が短絡することはない。本態様は、ソース２３０とドレイン２４０のチャネルの幅及びソースリード線２１０の幅を限定しないため、駆動回路２００に同時に高集積度、高充電効果、短絡しにくいなどの利点を満たさせ、同型製品における競争力を向上させることができる。

【0026】

図７～図９において、一つの薄膜トランジスタ２２０は同時に２本のソースリード線２１０に接続される。この場合、第一ソース分岐２３２の数は２本であり、第一ドレイン分岐２４２の数は少なくとも１本である。図１０～１１において、一つの薄膜トランジスタ２２０は、１本のみのソースリード線２１０に接続される。この場合、第一ソース分岐２３２の数は１本のみであり、第二ソース分岐２３３の数は少なくとも１本であり、第一ドレイン分岐２４２の数は１本のみである。この二種の接続状況は、同じ駆動回路２００に適用してもよく、異なる駆動回路２００に適用してもよい。具体的には、使用状況に応じて設計する。

【0027】

図７に示すように、ソース２３０は、ソースリード線２１０に１対１に対応して接続された２本のみの第一ソース分岐２３２及び２本の第一ソース分岐２３２を接続するソース幹部２３４を有し、ドレイン２４０は１本のみの第一ドレイン分岐２４２を有し、第一ドレイン分岐２４２は２本の第一ソース分岐２３２の間に位置する。二つの第一ソース分岐２３２はいずれも第一ドレイン分岐２４２とソース幹部２３４との間に位置し、同時に第一ドレイン分岐２４２との重なり部がない。薄膜トランジスタ２２０は、最も簡単なダブルチャネル構造を使用し、ソース２３０の形状はＵ型と類似し、第一ドレイン分岐２４２と二つの第一ソース分岐２３２との間に二つのチャネルが形成される。二つのソースリード線２１０は共に同一第一ドレイン分岐２４２と比較するため、第一ドレイン分岐２４２と接触されぜに済む。そのため、エッチングパターンの設計はより簡単になる。

【0028】

図８に示すような場合、ソース２３０は２本の第一ソース分岐２３２、１本の第二ソース分岐２３３及び１本のソース幹部２３４を含み、二つの第一ソース分岐２３２はそれぞれソース幹部２３４の両端に接続され、且つそれぞれ２本のソースリード線２１０に１対１に対応して接続され、第二ソース分岐２３３は、２本の前記第一ソース分岐２３２の間に並列して設置され、前記ソース幹部２３４の中部に接続される。前記ドレイン２４０は２本の第一ドレイン分岐２４２と１本のドレイン幹部２４４を含み、２本の第一ドレイン分岐２４２はそれぞれドレイン幹部２４４の両端に接続され、各本のドレイン分岐２４１はいずれも隣接する２本の第一ソース分岐２３２と第二ソース分岐２３３との間に位置する。本実施例において、ソース２３０の形状はＷ型に類似し、ドレイン２４０の形状はＵ型に類似し、各本のソースリード線２１０はいずれも他の構造と接触せずに第一ソース分岐２３２と隣接する第二ソース分岐２３３との間に形成された領域に延在することができる。そのため、エッチングの不均一が深刻な場合でも、十分なフォールトトレランスを有し、ソースリード線２１０の延長が長すぎてソース２３０とドレイン２４０が短絡することを防止する。

【0029】

図９に示すような場合、ソース２３０は、２本の第一ソース分岐２３２、２本の第二ソース分岐２３３及び１本のソース幹部２３４を含み、２本の第一ソース分岐２３２はそれぞれソース幹部２３４の両端と接続され、且つそれぞれ２本のソースリード線２１０に１対１に対応して接続され、２本の第二ソース分岐２３３は２本の前記第一ソース分岐２３２の間に並列して設置され、ソース幹部２３４に接続される。ドレイン２４０は２本の第一ドレイン分岐２４２、１本の第二ドレイン分岐２４３及び１本のドレイン幹部２４４を含み、２本の第一ドレイン分岐２４２はそれぞれドレイン幹部２４４の両端に接続され、第二ドレイン分岐２４３は２本の第一ドレイン分岐２４２の間に並列して設置され、ドレイン幹部２４４の中部に接続される。各本の前記第一ドレイン分岐２４２はいずれも隣接する２本の第一ソース分岐２３２と第二ソース分岐２３３との間に位置し、前記第二ドレイン分岐２４３は隣接する２本の第二ソース分岐２３３の間に位置する。本実施例において、ソース２３０の形状は並列した三つのＵ型構造に類似し、ドレイン２４０の形状はＷ型に類似する。図７と図８に対して、図９における薄膜トランジスタ２２０の電気特性がよりよい。当然、本願は図９を基に引き続き第二ソース分岐２３３と第二ドレイン分岐２４３の数を増加させてもよい。そうすると、薄膜トランジスタ２２０の電気特性を更に向上させる。

【0030】

図１０に示すように、ソース２３０はソースリード線２１０に接続された一つのみの第一ソース分岐２３２、ソースリード線２１０に接続されない一つの第二ソース分岐２３３、及び第一ソース分岐２３２と第二ソース分岐２３３とを接続するソース幹部２３４を含む。ドレイン２４０は一つのみの第一ドレイン分岐２４２を有し、第一ドレイン分岐２４２は第一ソース分岐２３２と第二ソース分岐２３３との間に並置され、第一ソース分岐２３２及び第二ソース分岐２３３とそれぞれ二つのチャネルを形成する。ソースリード線２１０の延長線は前記第一ドレイン分岐２４２と前記ソース幹部２３４との間に位置し、且つ前記第一ドレイン分岐２４２と重ね合わせない。本実施例において、薄膜トランジスタ２２０は同様に最も簡単なダブルチャネルタイプであるが、図７と異なるのは、図１０における薄膜トランジスタは１本のみのソースリード線２１０に接続されたため、ソースリード線は大きい延在スペースを有し、他の構造と短絡しにくい。

【0031】

図１１に示すような場合、ドレイン２４０はソースリード線２１０に接続された１本の第一ソース分岐２３２、ソースリード線２１０に接続されない２本の第二ソース分岐２３３、及び第一ソース分岐２３２と第二ソース分岐２３３とを接続するソース幹部２３４を含む。そのうち、一つの第二ソース分岐２３３と第一ソース分岐２３２は、ソース幹部２３４の両端に接続され、もう一つの第二ソース分岐２３３はソース幹部２３４の中部に接続される。ドレイン２４０は１本の第一ドレイン分岐２４２、１本の第二ドレイン分岐２４３及び１本のドレイン幹部２４４を含み、第一ドレイン分岐２４２と第二ドレイン分岐２４３はそれぞれドレイン幹部２４４の両端に接続される。第一ドレイン分岐２４２は隣接する第一ソース分岐２３２と第二ソース分岐２３３との間に並列して設置され、第二ドレイン分岐２４３は、隣接する２本の第二ソース分岐２３３の間に並列して設置される。薄膜トランジスタ２２０の電気特性を更に向上させるには、図１１を基に引き続き第二ソース分岐２３３と第二ドレイン分岐２４３の数を更に増加させてもよい。

【0032】

本願は、第一ドレイン分岐２４２の長さを短くすることによって第一ドレイン分岐２４２とソース幹部２３４との間隔を増加させることができる。そうすると、ソースリード線２１０の延長線を第一ドレイン分岐２４２と前記ソース幹部２３４との間まで延長でき、且つ前記第一ドレイン分岐２４２と重ね合わせない。また、ソースリード線２１０の延長線を第一ドレイン分岐２４２と前記ソース幹部２３４との間まで延長する際、前記第一ドレイン分岐２４２と重ね合わせないようソースリード線２１０の幅を低減することができる。また、ソースリード線２１０の延長線を第一ドレイン分岐２４２と前記ソース幹部２３４との間まで延長する際、前記第一ドレイン分岐２４２と重ね合わせないようソース幹部２３４の幅を低減することができる。また、上記の二種又は二種以上の方式の結合方式によって同じ技術効果を達成することもできる。

【0033】

図７～図１１において、第一ドレイン分岐２４２の長さを短くする方式を採用して第一ドレイン分岐２４２とソース幹部２３４との間隔を増加させる。この方式なら、ソースリード線２１０の充電効果に影響せず、ソース２３０とドレイン２４０の電気的均一効果にも影響しない。更に、他の方式と比較すると、この方式ではドレイン２４０の長さを任意に制御できる。ドレイン２４０の長さが大きいため、第一ドレイン分岐２４２とソース幹部２３４との間隔を大きくすることができる。しかし、図９と図１１において、第二ドレイン分岐２４３の長さを変化させる必要がない。この場合、前記第二ドレイン分岐２４３と前記ソース幹部２３４との間の距離は、前記第一ドレイン分岐２４２と前記ソース幹部２３４との間の距離よりも小さい。このような設計では、第一ドレイン分岐２４２の長さを低減しても、ソース２３０とドレイン２４０との間のチャネルの間隔に大きな影響がなく、薄膜トランジスタ２２０にも大きく影響しない。

【0034】

具体的に、第一ドレイン分岐２４２を短くする距離をソースリード線２４０の幅と等しくさせることができる。即ち、前記第二ドレイン分岐２４３と前記第一ドレイン分岐２４２の長さとの差は、前記ソースリード線２１０の幅と同じである。ここで、前記第一ドレイン分岐２４２、第二ドレイン分岐２４３の長手方向は前記第一ドレイン分岐２４２、第二ドレイン分岐２４３の延在方向である。このような緊密な配置は、第一ドレイン分岐２４２とソース幹部２３４との間の空白領域を十分に利用し、薄膜トランジスタ２２０の体積を小さくすることに有利である。且つ、第二ドレイン分岐２４３はソースリード線２１０の頂部（ソース幹部に近い側）と面一であり、パターンを作製する際にアライメント設計を行いやすくなって、バリア層パターンをエッチングする難易度を低減させ、ソース２３０、ドレイン２４０及びソースリード線２１０が位置する金属層をエッチングする際の均一効果を向上させる。

【0035】

更に、薄膜トランジスタ２２０は２本のソースリード線２１０に接続される際、２本のソースリード線２１０を同じ直線に設置されてもよい。そうすると、２本の第一ドレイン分岐２４２の低減距離を同じくすることができる。このように薄膜トランジスタ２２０の両端に位置するソース２３０とドレイン２４０の均一効果を向上させることに便利であると同時に、一つの第一ドレイン分岐２４２が長くてもう一つの第一ドレイン分岐２４２が短くて薄膜トランジスタ２２０の電気特性を低減しないよう、二つの第一ドレイン分岐２４２の長さを最大程度にすることができる。当然、２本のソースリード線２１０が短絡して短絡のリスクにならないよう、２本のソースリード線２１０を同じ直線に設置しなくてもよい。

【0036】

本願において、ソース分岐２３１とドレイン分岐２４１がいずれもストリップ構造であるが、矩形状、長円形状又は他の形状でもよい。ソース分岐２３１の延在方向はソース幹部２３４の延在方向と互いに垂直し、ドレイン分岐２４１の延在方向はドレイン幹部２４４の延在方向と互いに垂直する。当然、ソース分岐２３１の延在方向はソース幹部２３４の延在方向との間の夾角は鋭角であってもよい。同時に、ドレイン分岐２４１の延在方向とドレイン幹部２４４の延在方向との間の夾角は鋭角であってもよい。ソースリード線２１０と第一ソース分岐２３２との間は垂直して設置されてもよく、斜めに設置されてもよい。

【0037】

更に、ソース分岐２３１、ソース幹部２３４、ドレイン分岐２４１及びドレイン幹部２４４の幅はいずれも同じであり、隣接する第二ソース分岐２３３とドレイン分岐２４１との間のチャネルの幅も同じであることで、薄膜トランジスタ２２０の導電性を向上させる。本願において、第一ドレイン分岐２４２の長さを低減すればエッチングの不均一によるソース２３０とドレイン２４０が短絡することを克服できるため、ソース分岐２３１とドレイン分岐２４１との間のチャネルの幅を更に低減させ、第二ドレイン分岐２４３とソース幹部２３４との間の間隔を低減させ、ソース幹部２３４とドレイン幹部２４４との間隔を低減させることによって、駆動回路２００中の集積度を更に向上させ、表示パネルにおける駆動回路２００の占用面積を低減させ、表示パネルの狭額縁を更に低減させることができる。

【0038】

図１２は表示パネルの模式図を示す。本願の他の実施例として、更に表示パネル４００が開示される。前記表示パネル４００は図１に示すアレイ基板１００、前記アレイ基板１００と対向して設置されたカラーフィルム基板５００、及び前記アレイ基板１００とカラーフィルム基板５００との間に設置された液晶層６００を含む。前記アレイ基板１００の非表示領域には上記駆動回路２００が含まれる。更に、本願における薄膜トランジスタ２２０は非表示領域におけるアレイ基板列駆動回路に適用するだけでなく、前記アレイ基板１００の表示領域におけるアクティブスイッチにも適用する。

【0039】

本願の技術的手段はさまざまな表示パネル、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ、ねじれネマティック型）表示パネル、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ、平面変換型）表示パネル、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ、垂直配向型）表示パネル、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ、マルチドメイン垂直配向型）表示パネルに広く使用されることができる。当然、他のタイプの表示パネルにも上記手段を適用することができる。

【0040】

なお、本願の発明思想は非常に多くの実施例を形成することができるが、出願書類の幅は限られており、一々列挙することができない。従って、衝突しないことを前提として、以上に説明した各実施例の間又は各技術的特徴の間に任意に組み合わせて新たな実施例を形成することができ、各実施例又は技術的特徴を組み合わせた後、既存の技術的効果を向上させる。

【0041】

以上は、具体的な任意の実施形態に関連して本願を更に詳細に説明したものであり、本願の具体的な実施形態がこれらの記載に限定されるとは限らない。当業者にとって、本願の思想から逸脱することなく簡単な派生や置換が可能であり、これらはすべて本願の保護範囲に含まれるものとする。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【国際調査報告】