▶ ホアウェイ・テクノロジーズ・カンパニー・リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-06-27
(54)【発明の名称】プロセッサ、処理方法、および関連デバイス
(51)【国際特許分類】
G06F 9/30 20180101AFI20230620BHJP
G06F 9/38 20180101ALI20230620BHJP
G06F 17/16 20060101ALI20230620BHJP
G06F 9/50 20060101ALI20230620BHJP
【ＦＩ】
G06F9/30 350A
G06F9/38 370C
G06F9/30 310Z
G06F9/38 310G
G06F17/16 F
G06F9/50 150A
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022573476
(86)(22)【出願日】2020-05-30
(85)【翻訳文提出日】2023-01-19
(86)【国際出願番号】 CN2020093627
(87)【国際公開番号】W WO2021243490
(87)【国際公開日】2021-12-09
(81)【指定国・地域】
(71)【出願人】
【識別番号】504161984
【氏名又は名称】ホアウェイ・テクノロジーズ・カンパニー・リミテッド
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】ジョウ、シピン
(72)【発明者】
【氏名】ジョウ、ルオユ
(72)【発明者】
【氏名】ジュ、ファン
(72)【発明者】
【氏名】スン、ウェンボ
【テーマコード（参考）】
5B013
5B033
5B056
【Ｆターム（参考）】
5B013AA14
5B013DD03
5B033AA01
5B033BA00
5B033BE00
5B056BB32
5B056FF05
5B056FF16
(57)【要約】
本願は、プロセッサ、処理方法、および関連デバイスを開示する。前記プロセッサは、プロセッサコアを含む。前記プロセッサコアは、命令ディスパッチユニット、および前記命令ディスパッチユニットに接続されたグラフフローユニットおよび少なくとも１つの汎用演算ユニットを含む。前記命令ディスパッチユニットは、デコードされた実行対象命令内の汎用計算命令を前記少なくとも１つの汎用計算ユニットに割り当て、および前記デコードされた実行対象命令内のグラフ計算制御命令を前記グラフフローユニットに割り当てるように構成されており、ここで、前記汎用計算命令は、汎用計算タスクの実行を命令するために使用され、前記グラフ計算制御命令は、グラフ計算タスクの実行を命令するために使用される。前記少なくとも１つの汎用演算ユニットは、前記汎用計算命令を実行するように構成されている。前記グラフフローユニットは、前記グラフ計算制御命令を実行するように構成されている。本願によれば、プロセッサの処理効率が改善され得る。
【特許請求の範囲】
【請求項1】
プロセッサコアを備えるプロセッサであって、前記プロセッサコアは、命令ディスパッチユニット、および前記命令ディスパッチユニットに接続されたグラフフローユニットおよび少なくとも１つの汎用演算ユニットを有し、前記命令ディスパッチユニットは、デコードされた実行対象命令内の汎用計算命令を前記少なくとも１つの汎用計算ユニットに割り当て、および前記デコードされた実行対象命令内のグラフ計算制御命令を前記グラフフローユニットに割り当てるように構成されており、ここで、前記汎用計算命令は、汎用計算タスクの実行を命令するために使用され、前記グラフ計算制御命令は、グラフ計算タスクの実行を命令するために使用される；
前記少なくとも１つの汎用演算ユニットは、前記汎用計算命令を実行するように構成されている；および
前記グラフフローユニットは、前記グラフ計算制御命令を実行するように構成されている、
プロセッサ。
【請求項2】
前記プロセッサコアは更に、実行対象ターゲットプログラムを取得するように構成された命令フェッチユニット；および
前記デコードされた実行対象命令を取得するために前記実行対象ターゲットプログラムをデコードするように構成された命令デコードユニット
を有する、請求項１に記載のプロセッサ。
【請求項3】
前記プロセッサコアは更に、結果ライトバックユニットを有し、前記グラフフローユニットおよび前記少なくとも１つの汎用演算ユニットは、前記結果ライトバックユニットに個別に接続されており；前記少なくとも１つの汎用演算ユニットは更に、前記汎用計算タスクの第１実行結果を前記結果ライトバックユニットに送信するように構成されており、ここで、前記汎用計算タスクの前記第１実行結果は、前記汎用計算命令が実行された後に取得される結果である；
前記グラフフローユニットは更に、前記グラフ計算タスクの第２実行結果を前記結果ライトバックユニットに送信するように構成されており、ここで、前記グラフ計算タスクの前記第２実行結果は、前記グラフ計算制御命令が実行された後に取得される結果である；および
前記結果ライトバックユニットは、前記第１実行結果および前記第２実行結果のうちの一方または両方を前記命令ディスパッチユニットにライトバックするように構成されている、
請求項１または２に記載のプロセッサ。
【請求項4】
前記プロセッサは更に、メモリユニットを備え、前記グラフフローユニットは、Ｎ個の計算ノードを含み、前記グラフ計算制御命令は、グラフ構築開始命令を含み、前記グラフ構築開始命令は、前記メモリユニット内のターゲットアドレスを保持し；および前記グラフフローユニットは具体的に、前記グラフ構築開始命令を受信し、および前記ターゲットアドレスに基づきグラフ構築ブロック情報を前記メモリユニットから読み取るように構成されており、ここで、前記グラフ構築ブロック情報は、前記Ｎ個の計算ノードの各々の演算方法、および前記Ｎ個の計算ノードの接続およびシーケンス情報を含む、
請求項１から３のいずれか一項に記載のプロセッサ。
【請求項5】
前記グラフ計算制御命令は、パラメータ受け渡し命令を含み、前記パラメータ受け渡し命令は、Ｍ個の計算ノードの識別子、および前記Ｍ個の計算ノードの前記識別子に個別に対応する入力パラメータを保持し、前記Ｍ個の計算ノードは、前記Ｎ個のノードのうちの幾つかまたは全てのノードであり；および前記グラフフローユニットは、前記パラメータ受け渡し命令を受信し、および前記Ｍ個の計算ノードの前記識別子に個別に対応する前記入力パラメータを前記Ｍ個の計算ノードに個別に入力するように構成されている、
請求項４に記載のプロセッサ。
【請求項6】
前記Ｎ個の計算ノードの前記接続およびシーケンス情報は、Ｌ個のエッジに個別に対応するソースノードおよび宛先ノードを含み、前記グラフフローユニットは具体的に、前記Ｎ個の計算ノードの各々が必要とする入力パラメータの準備ができているかどうかを監視し；
入力パラメータの準備ができているターゲット計算ノードの入力パラメータを、計算のために前記ターゲット計算ノードに対応する演算方法に入力して計算結果を取得し；および
前記Ｌ個のエッジに個別に対応する前記ソースノードおよび前記宛先ノードに基づき、各エッジに関するソースノードの計算結果を対応する宛先ノードに入力パラメータとして入力する
ように構成されている、請求項５に記載のプロセッサ。
【請求項7】
前記グラフ計算制御命令は、グラフ計算開始命令を含み、前記グラフフローユニットは具体的に、前記グラフ計算開始命令を受信した後、前記グラフフローユニットにより読み取られる前記グラフ構築ブロック情報が、事前に開始されたグラフ構築ブロックのアドレスと一致するかどうかをチェックし、および前記Ｍ個の計算ノード内の前記入力パラメータが入力されているかどうかを判断し；および
前記グラフ構築ブロック情報が、前記事前に開始されたグラフ構築ブロックの前記アドレスと一致し、且つ、前記Ｍ個の計算ノード内の前記入力パラメータが入力されている場合に、前記グラフ計算タスクの実行を開始する
ように構成されている、請求項５に記載のプロセッサ。
【請求項8】
前記命令ディスパッチユニットは更に、前記グラフフローユニットが前記グラフ計算開始命令を受信した後、前記グラフ計算タスクが完了する前に前記プロセッサコアを制御してブロック状態に入らせる
ように構成されている、請求項７に記載のプロセッサ。
【請求項9】
前記命令ディスパッチユニットは更に、実行結果同期命令を前記グラフフローユニットに送信し、および前記グラフフローユニットが前記実行結果同期命令を受信した後、前記グラフ計算タスクが完了する前に、前記プロセッサコアを制御してブロック状態に入らせる
ように構成されている、請求項７に記載のプロセッサ。
【請求項10】
前記命令ディスパッチユニットは更に、前記グラフフローユニットが前記グラフ計算タスクを完了した後、前記プロセッサコアを制御して前記ブロック状態を終了させる
ように構成されている、請求項８または９に記載のプロセッサ。
【請求項11】
前記プロセッサコアは更に、結果ライトバックユニットを有し、前記結果ライトバックユニットは、複数のレジスタを含み、前記グラフフローユニットおよび前記少なくとも１つの汎用演算ユニットは、前記結果ライトバックユニットに個別に接続されており、前記グラフ計算制御命令は、パラメータ復帰命令を含み、前記パラメータ復帰命令は、Ｋ個の計算ノードの識別子、および前記Ｋ個の計算ノードの前記識別子に個別に対応するレジスタを保持し；および前記グラフフローユニットは具体的に、前記Ｋ個の計算ノードの計算結果を前記結果ライトバックユニット内の前記対応するレジスタに個別に送信するよう制御するように構成されている、
請求項４から１０のいずれか一項に記載のプロセッサ。
【請求項12】
前記汎用計算命令が汎用算術論理命令を含み、前記少なくとも１つの汎用演算ユニットは、前記命令ディスパッチユニットにより送信される前記汎用算術論理命令を受信し、および論理演算を実行するように構成された、算術論理ユニットＡＬＵ
を含む、請求項１から１１のいずれか一項に記載のプロセッサ。
【請求項13】
前記汎用計算命令は、ロード／ストア命令を含み、前記少なくとも１つの汎用演算ユニットは、前記命令ディスパッチユニットにより送信される前記ロード／ストア命令を受信し、およびロード／ストア操作を実行するように構成された、ロード／ストアユニットＬＳＵ
を含む、請求項１から１２のいずれか一項に記載のプロセッサ。
【請求項14】
前記グラフ計算制御命令は、データ読み取り／書き込み命令を含み、前記データ読み取り／書き込み命令は、ロード／ストアアドレスを保持し、前記グラフフローユニットは更に、前記データ読み取り／書き込み命令内の前記ロード／ストアアドレスに基づき、データを前記ロード／ストアユニットＬＳＵから読み取るか、または、データを前記ロード／ストアユニットＬＳＵに書き込む
ように構成されている、請求項１３に記載のプロセッサ。
【請求項15】
前記少なくとも１つの汎用演算ユニットは更に、浮動小数点ユニットＦＰＵを含み、前記グラフ計算タスクは、浮動小数点演算を含み、前記グラフフローユニットは更に、前記浮動小数点演算のデータを計算のために前記浮動小数点ユニットＦＰＵに送信し、および前記浮動小数点ユニットＦＰＵによりフィードバックされる計算結果を受信する
ように構成されている、請求項１から１４のいずれか一項に記載のプロセッサ。
【請求項16】
前記少なくとも１つの汎用演算ユニットは更に、ベクトル演算ユニットＳＩＭＤを含み、前記グラフ計算タスクは、ベクトル演算を含み、前記グラフフローユニットは更に、前記ベクトル演算のデータを計算のために前記ベクトル演算ユニットＳＩＭＤに送信し、および前記ベクトル演算ユニットＳＩＭＤによりフィードバックされる計算結果を受信する
ように構成されている、請求項１から１５のいずれか一項に記載のプロセッサ。
【請求項17】
プロセッサに適用される処理方法であって、前記プロセッサは、プロセッサコアを含み、前記プロセッサコアは、命令ディスパッチユニット、および前記命令ディスパッチユニットに接続されたグラフフローユニットおよび少なくとも１つの汎用演算ユニットを含み、前記処理方法は、前記命令ディスパッチユニットが、デコードされた実行対象命令内の汎用計算命令を前記少なくとも１つの汎用計算ユニットに割り当て、および前記デコードされた実行対象命令内のグラフ計算制御命令を前記グラフフローユニットに割り当て、ここで、前記汎用計算命令は、汎用計算タスクの実行を命令するために使用され、前記グラフ計算制御命令は、グラフ計算タスクの実行を命令するために使用される；
前記少なくとも１つの汎用演算ユニットが前記汎用計算命令を実行する；および
前記グラフフローユニットが前記グラフ計算制御命令を実行する
ことを備える、方法。
【請求項18】
前記プロセッサコアは更に、命令フェッチユニットおよび命令デコードユニットを含み、前記方法は更に、前記命令フェッチユニットが実行対象ターゲットプログラムを取得する；および
前記命令デコードユニットが、前記デコードされた実行対象命令を取得するために前記実行対象ターゲットプログラムをデコードする
ことを備える、請求項１７に記載の方法。
【請求項19】
前記プロセッサコアは更に、結果ライトバックユニットを含み、前記グラフフローユニットおよび前記少なくとも１つの汎用演算ユニットは、前記結果ライトバックユニットに個別に接続されており、前記方法は更に、前記少なくとも１つの汎用演算ユニットが前記汎用計算タスクの第１実行結果を前記結果ライトバックユニットに送信し、ここで、前記汎用計算タスクの前記第１実行結果は、前記汎用計算命令が実行された後に取得される結果である；
前記グラフフローユニットが前記グラフ計算タスクの第２実行結果を前記結果ライトバックユニットに送信し、ここで、前記グラフ計算タスクの前記第２実行結果は、前記グラフ計算制御命令が実行された後に取得される結果である；および
前記結果ライトバックユニットが前記第１実行結果および前記第２実行結果のうちの一方または両方を前記命令ディスパッチユニットにライトバックする
ことを備える、請求項１７または１８に記載の方法。
【請求項20】
前記プロセッサは更に、メモリユニットを含み、前記グラフフローユニットは、Ｎ個の計算ノードを含み、前記グラフ計算制御命令は、グラフ構築開始命令を含み、前記グラフ構築開始命令は、前記メモリユニット内のターゲットアドレスを保持し、前記グラフフローユニットが前記グラフ計算制御命令を実行することは、前記グラフフローユニットが前記グラフ構築開始命令を受信し、および前記ターゲットアドレスに基づきグラフ構築ブロック情報を前記メモリユニットから読み取り、ここで、前記グラフ構築ブロック情報は、前記Ｎ個の計算ノードの各々の演算方法、および前記Ｎ個の計算ノードの接続およびシーケンス情報を含む
ことを有する、請求項１７から１９のいずれか一項に記載の方法。
【請求項21】
前記グラフ計算制御命令は、パラメータ受け渡し命令を含み、前記パラメータ受け渡し命令は、Ｍ個の計算ノードの識別子、および前記Ｍ個の計算ノードの前記識別子に個別に対応する入力パラメータを保持し、前記Ｍ個の計算ノードは、前記Ｎ個のノードのうちの幾つかまたは全てのノードであり、前記グラフフローユニットが前記グラフ計算制御命令を実行することは、前記グラフフローユニットが前記パラメータ受け渡し命令を受信し、および前記Ｍ個の計算ノードの前記識別子に個別に対応する前記入力パラメータを前記Ｍ個の計算ノードに個別に入力する
ことを有する、請求項２０に記載の方法。
【請求項22】
前記Ｎ個の計算ノードの前記接続およびシーケンス情報は、Ｌ個のエッジに個別に対応するソースノードおよび宛先ノードを含み、前記グラフフローユニットが前記グラフ計算制御命令を実行することは、前記グラフフローユニットが、前記Ｎ個の計算ノードの各々が必要とする入力パラメータの準備ができているかどうかを監視し、入力パラメータの準備ができているターゲット計算ノードの入力パラメータを、計算のために前記ターゲット計算ノードに対応する演算方法に入力して計算結果を取得し、および前記Ｌ個のエッジに個別に対応する前記ソースノードおよび前記宛先ノードに基づき、各エッジに関するソースノードの計算結果を対応する宛先ノードに入力パラメータとして入力する
ことを有する、請求項２１に記載の方法。
【請求項23】
前記グラフ計算制御命令は、グラフ計算開始命令を含み、前記グラフフローユニットが前記グラフ計算タスクの実行結果を取得するために前記グラフ計算制御命令を実行することが、前記グラフ計算開始命令を受信した後、前記グラフフローユニットが、前記グラフフローユニットにより読み取られる前記グラフ構築ブロック情報が、事前に開始されたグラフ構築ブロックのアドレスと一致するかどうかをチェックし、および前記Ｍ個の計算ノード内の前記入力パラメータが入力されているかどうかを判断し、および前記グラフ構築ブロック情報が、前記事前に開始されたグラフ構築ブロックの前記アドレスと一致し、且つ、前記Ｍ個の計算ノード内の前記入力パラメータが入力されている場合に、前記グラフ計算タスクの実行を開始する
ことを含む、請求項２１に記載の方法。
【請求項24】
前記方法は更に、前記グラフフローユニットが前記グラフ計算開始命令を受信した後、前記グラフ計算タスクが完了する前に、前記命令ディスパッチユニットが前記プロセッサコアを制御してブロック状態に入らせる
ことを備える、請求項２３に記載の方法。
【請求項25】
前記方法は更に、前記命令ディスパッチユニットが実行結果同期命令を前記グラフフローユニットに送信し、および前記グラフフローユニットが前記実行結果同期命令を受信した後、前記グラフ計算タスクが完了する前に、前記プロセッサコアを制御してブロック状態に入らせる
ことを備える、請求項２３に記載の方法。
【請求項26】
前記方法は更に、前記グラフフローユニットが前記グラフ計算タスクを完了した後、前記命令ディスパッチユニットが前記プロセッサコアを制御して前記ブロック状態を終了させる
ことを備える、請求項２４または２５に記載の方法。
【請求項27】
前記プロセッサコアは更に、結果ライトバックユニットを含み、前記結果ライトバックユニットは、複数のレジスタを含み、前記グラフフローユニットおよび前記少なくとも１つの汎用演算ユニットは、前記結果ライトバックユニットに個別に接続されており、前記グラフ計算制御命令は、パラメータ復帰命令を含み、前記パラメータ復帰命令は、Ｋ個の計算ノードの識別子、および前記Ｋ個の計算ノードの前記識別子に個別に対応するレジスタを保持し；および前記グラフフローユニットが前記グラフ計算タスクの実行結果を取得するために前記グラフ計算制御命令を実行することが、前記グラフフローユニットが前記Ｋ個の計算ノードの計算結果を前記結果ライトバックユニット内の前記対応するレジスタに個別に送信するよう制御する
ことを含む、請求項２０から２６のいずれか一項に記載の方法。
【請求項28】
前記汎用計算命令は、汎用算術論理命令を含み、前記少なくとも１つの汎用演算ユニットは、算術論理ユニットＡＬＵを含み、前記少なくとも１つの汎用演算ユニットが前記汎用計算命令を実行することは、前記算術論理ユニットＡＬＵが、前記命令ディスパッチユニットにより送信される汎用算術論理命令を受信し、および論理演算を実行する
ことを有する、請求項１７から２７のいずれか一項に記載の方法。
【請求項29】
前記汎用計算命令は、ロード／ストア命令を含み、前記少なくとも１つの汎用演算ユニットは、ロード／ストアユニットＬＳＵを含み、前記少なくとも１つの汎用演算ユニットが前記汎用計算命令を実行して前記汎用計算タスクの実行結果を取得することが、前記ロード／ストアユニットＬＳＵが、前記命令ディスパッチユニットにより送信されるロード／ストア命令を受信し、およびロード／ストア操作を実行する
ことを含む、請求項１７から２８のいずれか一項に記載の方法。
【請求項30】
前記グラフ計算制御命令は、データ読み取り／書き込み命令を含み、前記データ読み取り／書き込み命令は、ロード／ストアアドレスを保持し、前記方法は更に、前記グラフフローユニットが、前記データ読み取り／書き込み命令内の前記ロード／ストアアドレスに基づき、データを前記ロード／ストアユニットＬＳＵから読み取るか、または、データを前記ロード／ストアユニットＬＳＵに書き込む
ことを備える、請求項２９に記載の方法。
【請求項31】
前記少なくとも１つの汎用演算ユニットは更に、浮動小数点ユニットＦＰＵを含み、前記グラフ計算タスクは、浮動小数点演算を含み、前記方法は更に、前記グラフフローユニットが前記浮動小数点演算のデータを計算のために前記浮動小数点ユニットＦＰＵに送信し、および前記浮動小数点ユニットＦＰＵによりフィードバックされる計算結果を受信する
ことを備える、請求項１７から３０のいずれか一項に記載の方法。
【請求項32】
前記少なくとも１つの汎用演算ユニットは更に、ベクトル演算ユニットＳＩＭＤを含み、前記グラフ計算タスクは、ベクトル演算を含み、前記方法は更に、前記グラフフローユニットが前記ベクトル演算のデータを計算のために前記ベクトル演算ユニットＳＩＭＤに送信し、および前記ベクトル演算ユニットＳＩＭＤによりフィードバックされる計算結果を受信する
ことを備える、請求項１７から３１のいずれか一項に記載の方法。
【請求項33】
コンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体は、コンピュータプログラムを記憶し、前記コンピュータプログラムがプロセッサにより実行されると、請求項１７から３２のいずれか一項に記載の方法が実装される、コンピュータ可読記憶媒体。
【請求項34】
コンピュータプログラムであって、前記コンピュータプログラムは、命令を備え、前記コンピュータプログラムがプロセッサにより実行されると、前記プロセッサは、請求項１７から３２のいずれか一項に記載の方法を実行することができる、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有向グラフ計算技術の分野、特に、プロセッサ、処理方法、および関連デバイスに関する。
【背景技術】
【0002】
様々な分野におけるデータのサイズおよび複雑さの増大に伴い、プロセッサの計算能力および処理性能の要件がますます高くなってきている。スーパースカラ（Ｓｕｐｅｒｓｃａｌａｒ）プロセッサ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）アーキテクチャとは、１つのプロセッサコアで命令レベルの並列処理の一種の並列演算を実行し、クロックサイクルごとに複数の命令を伝送することにより性能を改善し、ハードウェア論理ユニットを使用することにより並列命令間の依存関係を解決することを意味する。この技術では、同じＣＰＵ周波数でより高いＣＰＵスループット（ｔｈｒｏｕｇｈｐｕｔ）を実装することができる。
【0003】
しかしながら、スーパースカラＣＰＵ内の多数のハードウェア論理ユニット間の依存関係に起因して、ハードウェアの設計および検証の難易度が増し、大量のエネルギー消費および大きなハードウェア領域が消費される。加えて、スーパースカラＣＰＵの動作周波数、命令幅、および複雑さなどを改善することがますます難しくなってきているので、スーパースカラＣＰＵの性能を線形的にスケーリング（Ｓｃａｌｅ）することができず、電力消費の増大が性能の向上より大きくなり、エネルギー効率が低下する。
【0004】
上述の技術的課題について、従来技術では、グラフフローアクセラレータという解決策が提案されており、明示的データフローのための特殊化エンジン（Ｓｐｅｃｉａｌｉｚａｔｉｏｎ Ｅｎｇｉｎｅ ｆｏｒ Ｅｘｐｌｉｃｉｔ Ｄａｔａｆｌｏｗ、ＳＥＥＤ）アーキテクチャと呼ばれている。グラフフローアクセラレータの核となる概念は、命令セットレベルで命令間の依存関係を明示的（Ｅｘｐｌｉｃｉｔ）に説明し、命令間の並列度を実行のためにハードウェアに直接表示して、プロセッサの加速度効果を得ることである。このアーキテクチャでは、グラフフローアクセラレータとスーパースカラプロセッサとが組み合わされてハイブリッドアーキテクチャになり、グラフフローアクセラレータおよびスーパースカラ（ｓｕｐｅｒｓｃａｌａｒ）プロセッサが一組のキャッシュを共有し、スーパースカラプロセッサ内のレジスタライブイン（ｌｉｖｅＩｎ）をグラフフローアクセラレータに伝送するために一組の通信バスが確立される。計算を完了した後、グラフフローアクセラレータは、別個の通信バスを使用することによりレジスタライブアウト（ｌｉｖｅＯｕｔ）をスーパースカラプロセッサに送り返す。グラフ計算が終了した後、スーパースカラプロセッサ内のレジスタに計算結果が伝送される。ＳＥＥＤアーキテクチャでは、グラフアーキテクチャの実行に適したプログラムセグメントが、実行のためにグラフフローアクセラレータにスケジューリングされてよく、グラフアーキテクチャに適していないプログラムセグメントが、実行のためにスーパースカラプロセッサにスケジューリングされる。従って、グラフアーキテクチャとスーパースカラアーキテクチャとを切り替える効果が得られる。
【0005】
しかしながら、上述のＳＥＥＤアーキテクチャでは、アクセラレータモードが使用され、具体的には、グラフフローアクセラレータおよび汎用プロセッサは、互いに完全に独立したシステムであり、グラフフローアクセラレータには、独立したデータおよび命令入力チャネルがあり、スーパースカラプロセッサは、メッセージチャネルまたは共有メモリを使用することによりグラフフローアクセラレータと通信する。このように、スーパースカラプロセッサとグラフフローアクセラレータとの間の通信遅延が比較的大きい。加えて、グラフフローアクセラレータは、動作できない割り込まれたオペレーティングシステムを処理することができず、複数のプログレスで共有され得ないので、ＳＥＥＤアーキテクチャは、ハードウェア（グラフフローアクセラレータおよびスーパースカラプロセッサ）の並列度を更に改善することができず、最終的に、アーキテクチャの動作効率および全体的性能を改善することができず、結果的に、グラフフローアクセラレータの可用性が大幅に低下する。
【0006】
要約すると、汎用プロセッサの動作を高速化するためにより効果的なグラフ計算モードを提供する方法が、現在解決すべき緊急の技術的課題になっている。
【発明の概要】
【0007】
本発明の実施形態は、グラフ計算モードで汎用プロセッサの動作を高速化する機能を実装するための、プロセッサ、処理方法、および関連デバイスを提供する。
【0008】
第１態様によれば、本発明のある実施形態は、プロセッサコアを含むプロセッサを提供する。前記プロセッサコアは、命令ディスパッチユニット、および前記命令ディスパッチユニットに接続されたグラフフローユニットおよび少なくとも１つの汎用演算ユニットを含む。前記命令ディスパッチユニットは、デコードされた実行対象命令内の汎用計算命令を前記少なくとも１つの汎用計算ユニットに割り当て、および前記デコードされた実行対象命令内のグラフ計算制御命令を前記グラフフローユニットに割り当てるように構成されており、ここで、前記汎用計算命令は、汎用計算タスクの実行を命令するために使用され、前記グラフ計算制御命令は、グラフ計算タスクの実行を命令するために使用される。前記少なくとも１つの汎用演算ユニットは、前記汎用計算命令を実行するように構成されている。前記グラフフローユニットは、前記グラフ計算制御命令を実行するように構成されている。
【0009】
本発明のある実施形態は、プロセッサを提供する。このプロセッサは、グラフ計算モードで汎用プロセッサの動作を高速化する機能を実装し、具体的には、ハードウェア向けの設計およびソフトウェア向けの設計を含む。ハードウェアの観点から、本発明のこの実施形態では、ハードウェアグラフフローユニットがプロセッサのプロセッサコア（Ｃｏｒｅ）に追加され、別の汎用演算ユニット（例えば、算術論理ユニットまたは浮動小数点ユニット）と共にプロセッサの実行パイプライン内の位置に設置され、その結果、プロセッサは、グラフフローユニットを呼び出すことにより命令を独立して実行するか、または、グラフフローユニットおよび別の汎用演算ユニットを呼び出して複数の命令を並行して実行することによりグラフ計算を高速化することができる。ソフトウェアの観点から、本発明のこの実施形態では、汎用プロセッサの命令セットに基づき、グラフ計算の高速化に特化した拡張命令（例えば、グラフ計算制御命令を含む）を設計し、命令ディスパッチステージで、プロセッサコア内の命令ディスパッチユニットを使用することによりグラフ計算制御命令を実行のためにグラフフローユニットに直接ディスパッチして、グラフ計算を高速化する。本願では、グラフフローユニットがプロセッサコア内に設置されるので、コア内の命令ディスパッチユニットは、グラフフローユニットに接続され、グラフフローユニットと直接通信してよく、その結果、グラフ計算制御命令は、グラフフローユニットに直接ディスパッチされ、別のメッセージチャネルもロード／ストア方式も使用せずに通信が実行され、このように、通信遅延が大幅に削減される。加えて、グラフフローユニットがプロセッサコア内に設置されるので、グラフフローユニットと別の演算ユニットとの間の同期動作または非同期動作が制御されてよく、その結果、プロセッサの並列度および演算効率が改善される。加えて、幾つかの繰り返し実行される命令シーケンスをグラフアーキテクチャ（すなわち、グラフフローユニット）で繰り返し実行して、プロセッサコアが命令をメモリユニットからフェッチする回数および帯域幅を削減し、命令間の依存関係のチェック、ジャンプ予測、およびレジスタアクセスのオーバヘッドを削減してよく、その結果、グラフフローユニットの演算リソースを効果的に使用し、プロセッサの動作効率および性能を更に改善する。結論として、本願では、プロセッサのマイクロアーキテクチャ設計および関連する命令セットの拡張に基づき、グラフアーキテクチャを汎用プロセッサに統合し、汎用プロセッサのコア内の実行ユニットとして使用して、実行パイプラインステージで、グラフ計算タスクを独立して実行するか、または、グラフ計算タスクを別の汎用演算ユニットと並行して実行する。このように、グラフフローユニットは、１つまたは複数の汎用演算ユニットと連携し、その結果、同じプロセッサ内で計算タスクを効果的に実行する機能が実装される。
【0010】
考えられる実装において、前記プロセッサコアは更に、実行対象ターゲットプログラムを取得するように構成された命令フェッチユニット；および前記デコードされた実行対象命令を取得するために前記実行対象ターゲットプログラムをデコードするように構成された命令デコードユニットを含む。
【0011】
本発明のこの実施形態において、プロセッサコアは更に、命令フェッチユニットおよび命令デコードユニットを含み、プロセッサコアの外部には、メモリユニットが更に含まれる。プロセッサコアの外部のメモリユニットは、実行対象ターゲットプログラムを記憶する。プロセッサコア内の命令フェッチユニットは、実行対象ターゲットプログラムをメモリユニットから取得し、コア内の命令デコードユニットは、プロセッサ内の実行ユニット（例えば、汎用演算ユニットまたはグラフフローユニット）により直接実行され得る命令を取得するためにデコードを実行し、その結果、命令は、実行のために対応する実行ユニットにディスパッチされる。
【0012】
考えられる実装において、プロセッサコアは更に、結果ライトバックユニットを含み、グラフフローユニットおよび汎用演算ユニットは、結果ライトバックユニットに個別に接続される。前記少なくとも１つの汎用演算ユニットは更に、前記汎用計算タスクの第１実行結果を前記結果ライトバックユニットに送信するように構成されており、ここで、前記汎用計算タスクの前記第１実行結果は、前記汎用計算命令が実行された後に取得される結果である。前記グラフフローユニットは更に、前記グラフ計算タスクの第２実行結果を前記結果ライトバックユニットに送信するように構成されており、ここで、前記グラフ計算タスクの前記第２実行結果は、前記グラフ計算制御命令が実行された後に取得される結果である。前記結果ライトバックユニットは、前記第１実行結果および前記第２実行結果のうちの一方または両方を前記命令ディスパッチユニットにライトバックするように構成されている。
【0013】
本発明のこの実施形態において、プロセッサコアは更に、結果ライトバックユニットを含む。結果ライトバックユニットは、各汎用演算ユニットまたはグラフフローユニットが計算を実行した後に取得される結果を一時的に記憶し、幾つかまたは全ての計算結果を命令ディスパッチユニットにライトバックしてよく、その結果、命令ディスパッチユニットは、関連パラメータをディスパッチする。更に、結果ライトバックユニットは更に、アウトオブオーダ実行を通じて取得される計算結果を並べ替えてよい。例えば、命令をフェッチするシーケンスで命令の計算結果が並べ替えられ、ある命令は、その命令よりも前の命令の実行が完了するまで提出されず、その結果、命令全体の演算結果が完了する。プロセッサコア内の命令ディスパッチユニットには、グラフフローユニットの関連演算ステータス（すなわち、結果ライトバックユニットに一時的に記憶される中間演算結果または最終演算結果）を取得する権利および条件もあり、その結果、グラフフローユニットに対する制御およびアクセスをより良く行うことができ、グラフフローユニットと別の実行ユニットとの間の同期動作または非同期動作を更に制御することができる。このように、プロセッサの並列度および動作効率が改善される。
【0014】
考えられる実装において、前記プロセッサは更に、メモリユニットを備え、前記グラフフローユニットは、Ｎ個の計算ノードを含み、前記グラフ計算制御命令は、グラフ構築開始命令を含み、前記グラフ構築開始命令は、前記メモリユニット内のターゲットアドレスを保持する。前記グラフフローユニットは具体的に、前記グラフ構築開始命令を受信し、および前記ターゲットアドレスに基づきグラフ構築ブロック情報を前記メモリユニットから読み取るように構成されている。前記グラフ構築ブロック情報は、前記Ｎ個の計算ノードの各々の演算方法、および前記Ｎ個の計算ノードの接続およびシーケンス情報を含む。
【0015】
本発明のこの実施形態では、グラフフローユニットにより受信されるグラフ計算制御命令が具体的にグラフ構築開始命令である場合、メモリユニットに記憶されるグラフ構築ブロック情報を、プロセッサコアの外部のメモリユニット内にあり命令内に保持されるターゲットアドレスに基づき読み取るようグラフフローユニットに命令するために、命令が使用される。グラフ構築ブロック情報は、グラフフローユニット内の各計算ノードの対応する演算方法と、複数の計算ノード間の依存関係、すなわち、対応関係にある計算ノード（すなわち、グラフ計算中のエッジに対応する２つの計算ノード）の計算結果と入力条件との関係とを含む。グラフフローユニットは、上述の情報に基づき完全なグラフ構築ブロックの計算を完了してよい。なお、１つのグラフ構築ブロックは、グラフ計算中の１つのグラフ構築ブロックまたは全てのグラフ構築ブロックであってよく、すなわち、１つの完全なグラフ計算タスクは、１つのグラフ構築ブロック、または分割を通じて取得される複数のグラフ構築ブロックを含んでよい。
【0016】
考えられる実装において、前記グラフ計算制御命令は、パラメータ受け渡し命令を含み、前記パラメータ受け渡し命令は、Ｍ個の計算ノードの識別子、および前記Ｍ個の計算ノードの前記識別子に個別に対応する入力パラメータを保持し、前記Ｍ個の計算ノードは、前記Ｎ個のノードのうちの幾つかまたは全てのノードである。前記グラフフローユニットは、前記パラメータ受け渡し命令を受信し、および前記Ｍ個の計算ノードの前記識別子に個別に対応する前記入力パラメータを前記Ｍ個の計算ノードに個別に入力するように構成されている。
【0017】
本発明のこの実施形態では、グラフフローユニットにより受信されるグラフ計算制御命令が具体的にパラメータ受け渡し命令である場合、パラメータ受け渡し命令は、１つのグラフ構築ブロック計算プロセスで複数の計算ノードが必要とする初期入力パラメータを含む。複数の計算ノードがグラフフローユニットの外部から対応するパラメータを取得した後、グラフフローユニットは、グラフ計算タスクの実行を開始する条件を満たし、すなわち、グラフ計算の実行を開始してよい。
【0018】
考えられる実装において、前記Ｎ個の計算ノードの前記接続およびシーケンス情報は、Ｌ個のエッジに個別に対応するソースノードおよび宛先ノードを含む。前記グラフフローユニットは具体的に、前記Ｎ個の計算ノードの各々が必要とする入力パラメータの準備ができているかどうかを監視し；入力パラメータの準備ができているターゲット計算ノードの入力パラメータを、計算のために前記ターゲット計算ノードに対応する演算方法に入力して計算結果を取得し；および前記Ｌ個のエッジに個別に対応する前記ソースノードおよび前記宛先ノードに基づき、各エッジに関するソースノードの計算結果を対応する宛先ノードに入力パラメータとして入力するように構成されている。
【0019】
本発明のこの実施形態において、グラフフローユニット内の各計算ノードは、計算ノードの演算方法がロードされ、且つ、計算ノードの入力パラメータが取得されることを条件として、グラフ計算の実行を開始してよい。しかしながら、幾つかの計算ノード（例えば、エッジに対応するソースノード）は、初期入力パラメータをグラフフローユニットの外部から取得し、幾つかの他の計算ノード（例えば、エッジに対応する宛先ノード）は、計算ノードの計算結果を計算ノードの入力パラメータとして使用してグラフ計算を開始する前に、計算ノードと対応関係にある計算ノード（例えば、ソースノード）の計算の完了を待たなければならない場合がある。従って、計算ノードの計算開始時刻に一貫性がない場合がある。しかしながら、各計算ノードは、演算方法および入力パラメータ（左入力パラメータ、右入力パラメータ、または条件付きパラメータを含んでよい）の準備ができた後に演算を開始してよい。
【0020】
考えられる実装において、グラフ計算制御命令は、グラフ計算開始命令を含む。前記グラフフローユニットは具体的に、前記グラフ計算開始命令を受信した後、前記グラフフローユニットにより読み取られる前記グラフ構築ブロック情報が、事前に開始されたグラフ構築ブロックのアドレスと一致するかどうかをチェックし、および前記Ｍ個の計算ノード内の前記入力パラメータが入力されているかどうかを判断し；および前記グラフ構築ブロック情報が、前記事前に開始されたグラフ構築ブロックの前記アドレスと一致し、且つ、前記Ｍ個の計算ノード内の前記入力パラメータが入力されている場合に、前記グラフ計算タスクの実行を開始するように構成されている。
【0021】
本発明のこの実施形態において、グラフフローユニットは、グラフ計算制御命令内のグラフ計算開始命令を使用することによりトリガされて、計算を開始する前に関連チェック（例えば、グラフ構築ブロック情報が正しいかどうか、および、初期入力パラメータの準備ができているかどうかのチェックを含む）を実行する。上述のチェックを完了した後、グラフフローユニットは、グラフ構築が完了していると判断し、グラフ計算タスクの実行を開始してよい。
【0022】
考えられる実装において、前記命令ディスパッチユニットは更に、前記グラフフローユニットが前記グラフ計算開始命令を受信した後、前記グラフ計算タスクが完了する前に前記プロセッサコアを制御してブロック状態に入らせるように構成されている。更にオプションで、前記命令ディスパッチユニットは更に、前記グラフフローユニットが前記グラフ計算タスクを完了した後、前記プロセッサコアを制御して前記ブロック状態を終了させるように構成されている。
【0023】
本発明のこの実施形態において、プロセッサコアは、グラフ計算機能を同期的に有効にしてよい（すなわち、グラフフローユニットおよび別の汎用演算ユニットは、タスクを直列に実行してよい）。すなわち、グラフフローユニットがグラフ計算タスクを実行するとき、プロセッサコアのパイプラインがブロックされ、グラフフローユニットは、グラフフローユニットがグラフ計算タスクを完了するまでブロック状態を終了せず、この期間中は、グラフフローユニットのみがタスクを実行しており、別の演算ユニットは一時的にタスクを実行できないことが保証される。このように、プロセッサの電力消費が削減される。命令は、プロセッサコア内の別の演算ユニットとグラフフローユニットとの間の計算モードの切り替えを実装してよく、同期的に動作するプログラムに適用されてよい。
【0024】
考えられる実装において、前記命令ディスパッチユニットは更に、実行結果同期命令を前記グラフフローユニットに送信し、および前記グラフフローユニットが前記実行結果同期命令を受信した後、前記グラフ計算タスクが完了する前に、前記プロセッサコアを制御してブロック状態に入らせるように構成されている。更にオプションで、前記命令ディスパッチユニットは更に、前記グラフフローユニットが前記グラフ計算タスクを完了した後、前記プロセッサコアを制御して前記ブロック状態を終了させるように構成されている。
【0025】
本発明のこの実施形態において、プロセッサコアは、グラフ計算機能を非同期的に有効にしてよい（すなわち、グラフフローユニットおよび別の汎用演算ユニットは、タスクを並列に実行してよい）。すなわち、グラフフローユニットがグラフ計算タスクを実行するとき、プロセッサコアのパイプラインがブロックされず、別の演算ユニットが正常に動作することができる。プロセッサが命令ディスパッチユニットを使用することにより実行結果同期命令をグラフフローユニットに送信するとき（例えば、別の演算ユニットの演算がグラフフローユニットの実行結果に依存する必要があるとき）、この場合にグラフフローユニットがグラフ計算タスクを完了していないならば、プロセッサコアのパイプラインは、ブロックされるように制御され、プロセッサコアは、グラフフローユニットがグラフ計算タスクを完了して実行結果をフィードバックして初めてブロック状態を終了して、別の演算ユニットがグラフフローユニットの実行結果を必要とする場合に、グラフフローユニットが実行結果をフィードバックするときに別の演算ユニットが動作を継続できることが保証される。このように、プロセッサコアの並列度を改善することが保証される。命令は、プロセッサ内の別の演算ユニットとグラフフローユニットとが並列である計算モードを実装してよく、非同期的に動作するプログラムに適用されてよい。
【0026】
考えられる実装において、プロセッサコアは更に、結果ライトバックユニットを含み、結果ライトバックユニットは、複数のレジスタを含む。前記グラフフローユニットおよび前記少なくとも１つの汎用演算ユニットは、前記結果ライトバックユニットに個別に接続されている。前記グラフ計算制御命令は、パラメータ復帰命令を含み、前記パラメータ復帰命令は、Ｋ個の計算ノードの識別子、および前記Ｋ個の計算ノードの前記識別子に個別に対応するレジスタを保持する。前記グラフフローユニットは具体的に、前記Ｋ個の計算ノードの計算結果を前記結果ライトバックユニット内の前記対応するレジスタに個別に送信するよう制御するように構成されている。
【0027】
本発明のこの実施形態では、グラフフローユニットのＮ個の計算ノードについて、最終計算を完了した後、幾つかの計算ノードが計算結果をグラフフローユニットの外部の結果ライトバックユニットに出力しなければならない場合があり、すなわち、グラフフローユニットは、受信されたグラフ計算制御命令内のパラメータ復帰命令内に保持される、Ｋ個の計算ノードの識別子に基づき、Ｋ個の計算ノードの最終計算結果をグラフ構築ブロック全体の計算結果として使用し、その計算結果をグラフフローユニットの外部の結果ライトバックユニットに出力するよう制御してよく、その結果、計算結果に基づき、後続の実行ユニットが更なる計算を実行する。
【0028】
考えられる実装では、汎用計算命令が汎用算術論理命令を含む。前記少なくとも１つの汎用演算ユニットは、前記命令ディスパッチユニットにより送信される前記汎用算術論理命令を受信し、および論理演算を実行するように構成された、算術論理ユニットＡＬＵを含む。オプションで、汎用計算命令は、ロード／ストア命令を含む。前記少なくとも１つの汎用演算ユニットは、前記命令ディスパッチユニットにより送信される前記ロード／ストア命令を受信し、およびロード／ストア操作を実行するように構成された、ロード／ストアユニットＬＳＵを含む。
【0029】
本発明のこの実施形態において、少なくとも１つの演算ユニットは更に、算術論理ユニットまたはロード／ストアユニットを含んでよい。算術論理ユニットは主に、関連する論理演算を実行するように構成されており、ロード／ストアユニットは、ロード／ストア操作を実行するように構成されている。すなわち、上述のユニットおよびグラフフローユニットは、実行パイプラインステージにあり、ＣＰＵでのデコード後に様々なタイプの計算タスクを共同で完了し、計算タスクは、プロセッサの計算タスクをより効率的に完了するために、並列または直列に実行されてもよいし、部分的に並列に実行され、部分的に直列に実行されてもよい。
【0030】
考えられる実装において、グラフ計算制御命令は、データ読み取り／書き込み命令を含み、データ読み取り／書き込み命令は、ロード／ストアアドレスを保持する。前記グラフフローユニットは更に、前記データ読み取り／書き込み命令内の前記ロード／ストアアドレスに基づき、データを前記ロード／ストアユニットＬＳＵから読み取るか、または、データを前記ロード／ストアユニットＬＳＵに書き込むように構成されている。
【0031】
本発明のこの実施形態において、プロセッサコア内のグラフフローユニットは、プロセッサコア内のロード／ストアユニットの機能を多重化し、関連するデータ読み取り／書き込み命令内の読み取り／書き込みアドレスに基づき、データをロード／ストアユニットＬＳＵから読み取るか、または、データをロード／ストアユニットＬＳＵに書き込んでよい。
【0032】
考えられる実装において、前記少なくとも１つの汎用演算ユニットは更に、浮動小数点ユニットＦＰＵを含み、前記グラフ計算タスクは、浮動小数点演算を含む。前記グラフフローユニットは更に、前記浮動小数点演算のデータを計算のために前記浮動小数点ユニットＦＰＵに送信し、および前記ＦＰＵによりフィードバックされる計算結果を受信するように構成されている。オプションで、前記少なくとも１つの汎用演算ユニットは更に、ベクトル演算ユニットＳＩＭＤを含む。前記グラフ計算タスクは、ベクトル演算を含む。前記グラフフローユニットは更に、前記ベクトル演算のデータを計算のために前記ベクトル演算ユニットＳＩＭＤに送信し、および前記ＳＩＭＤによりフィードバックされる計算結果を受信するように構成されている。
【0033】
本発明のこの実施形態において、本発明のこの実施形態における汎用演算ユニットは更に、浮動小数点ユニットＦＰＵおよび／またはベクトル演算ユニットＳＩＭＤを含んでよい。浮動小数点ユニットは、演算のデータ精度要件がより高い浮動小数点演算タスクを実行するように構成されており、ベクトル演算ユニットは、単一命令多重データ演算を実行するように構成されてよい。加えて、汎用演算ユニットおよびグラフフローユニットは両方とも、実行パイプラインステージにあり、汎用演算ユニットとグラフフローユニットとの間にデータ伝送チャネルがある。従って、グラフ計算タスクを処理するプロセスでは、浮動小数点演算に関連する計算タスクまたは単一命令多重データ計算タスクがある場合、グラフフローユニットは、その計算タスクを、対応するデータ伝送チャネルを通じて演算のために対応する汎用演算ユニットに送信してよく、対応するタイプの演算タスクを処理するために、対応する処理ユニットをグラフフローユニット内に繰り返し設置する必要はない。従って、ハードウェア領域およびオーバヘッドが大幅に削減される。
【0034】
第２態様によれば、本発明のある実施形態は、プロセッサに適用される処理方法を提供する。前記プロセッサは、プロセッサコアを含む。前記プロセッサコアは、命令ディスパッチユニット、および前記命令ディスパッチユニットに接続されたグラフフローユニットおよび少なくとも１つの汎用演算ユニットを含む。前記処理方法は、前記命令ディスパッチユニットが、デコードされた実行対象命令内の汎用計算命令を前記少なくとも１つの汎用計算ユニットに割り当て、および前記デコードされた実行対象命令内のグラフ計算制御命令を前記グラフフローユニットに割り当て、ここで、前記汎用計算命令は、汎用計算タスクの実行を命令するために使用され、前記グラフ計算制御命令は、グラフ計算タスクの実行を命令するために使用される；前記少なくとも１つの汎用演算ユニットが前記汎用計算命令を実行する；および前記グラフフローユニットが前記グラフ計算制御命令を実行することを含む。
【0035】
考えられる実装において、前記プロセッサコアは更に、命令フェッチユニットおよび命令デコードユニットを含み、前記方法は更に、前記命令フェッチユニットが実行対象ターゲットプログラムを取得する；および前記命令デコードユニットが、前記デコードされた実行対象命令を取得するために前記実行対象ターゲットプログラムをデコードすることを含む。
【0036】
考えられる実装において、プロセッサコアは更に、結果ライトバックユニットを含み、グラフフローユニットおよび汎用演算ユニットは、結果ライトバックユニットに個別に接続される。前記方法は更に、前記少なくとも１つの汎用演算ユニットが前記汎用計算タスクの第１実行結果を前記結果ライトバックユニットに送信し、ここで、前記汎用計算タスクの前記第１実行結果は、前記汎用計算命令が実行された後に取得される結果である；前記グラフフローユニットが前記グラフ計算タスクの第２実行結果を前記結果ライトバックユニットに送信し、ここで、前記グラフ計算タスクの前記第２実行結果は、前記グラフ計算制御命令が実行された後に取得される結果である；および前記結果ライトバックユニットが前記第１実行結果および前記第２実行結果のうちの一方または両方を前記命令ディスパッチユニットにライトバックすることを含む。
【0037】
考えられる実装において、前記プロセッサは更に、メモリユニットを含み、前記グラフフローユニットは、Ｎ個の計算ノードを含み、前記グラフ計算制御命令は、グラフ構築開始命令を含み、前記グラフ構築開始命令は、前記メモリユニット内のターゲットアドレスを保持し、前記グラフフローユニットが前記グラフ計算制御命令を実行することは、前記グラフフローユニットが前記グラフ構築開始命令を受信し、および前記ターゲットアドレスに基づきグラフ構築ブロック情報を前記メモリユニットから読み取り、ここで、前記グラフ構築ブロック情報は、前記Ｎ個の計算ノードの各々の演算方法、および前記Ｎ個の計算ノードの接続およびシーケンス情報を含むことを有する。
【0038】
考えられる実装において、前記グラフ計算制御命令は、パラメータ受け渡し命令を含み、前記パラメータ受け渡し命令は、Ｍ個の計算ノードの識別子、および前記Ｍ個の計算ノードの前記識別子に個別に対応する入力パラメータを保持し、前記Ｍ個の計算ノードは、前記Ｎ個のノードのうちの幾つかまたは全てのノードであり、前記グラフフローユニットが前記グラフ計算制御命令を実行することは、前記グラフフローユニットが前記パラメータ受け渡し命令を受信し、および前記Ｍ個の計算ノードの前記識別子に個別に対応する前記入力パラメータを前記Ｍ個の計算ノードに個別に入力することを有する。
【0039】
考えられる実装において、前記Ｎ個の計算ノードの前記接続およびシーケンス情報は、Ｌ個のエッジに個別に対応するソースノードおよび宛先ノードを含み、前記グラフフローユニットが前記グラフ計算制御命令を実行することは、前記グラフフローユニットが、前記Ｎ個の計算ノードの各々が必要とする入力パラメータの準備ができているかどうかを監視し、入力パラメータの準備ができているターゲット計算ノードの入力パラメータを、計算のために前記ターゲット計算ノードに対応する演算方法に入力して計算結果を取得し、および前記Ｌ個のエッジに個別に対応する前記ソースノードおよび前記宛先ノードに基づき、各エッジに関するソースノードの計算結果を対応する宛先ノードに入力パラメータとして入力することを有する。
【0040】
考えられる実装において、前記グラフ計算制御命令は、グラフ計算開始命令を含み、前記グラフフローユニットが前記グラフ計算タスクの実行結果を取得するために前記グラフ計算制御命令を実行することが、前記グラフ計算開始命令を受信した後、前記グラフフローユニットが、前記グラフフローユニットにより読み取られる前記グラフ構築ブロック情報が、事前に開始されたグラフ構築ブロックのアドレスと一致するかどうかをチェックし、および前記Ｍ個の計算ノード内の前記入力パラメータが入力されているかどうかを判断し、および前記グラフ構築ブロック情報が、前記事前に開始されたグラフ構築ブロックの前記アドレスと一致し、且つ、前記Ｍ個の計算ノード内の前記入力パラメータが入力されている場合に、前記グラフ計算タスクの実行を開始することを含む。
【0041】
考えられる実装において、前記方法は更に、前記グラフフローユニットが前記グラフ計算開始命令を受信した後、前記グラフ計算タスクが完了する前に、前記命令ディスパッチユニットが前記プロセッサコアを制御してブロック状態に入らせることを含む。
【0042】
考えられる実装において、前記方法は更に、前記命令ディスパッチユニットが実行結果同期命令を前記グラフフローユニットに送信し、および前記グラフフローユニットが前記実行結果同期命令を受信した後、前記グラフ計算タスクが完了する前に、前記プロセッサコアを制御してブロック状態に入らせることを含む。
【0043】
考えられる実装において、前記方法は更に、前記グラフフローユニットが前記グラフ計算タスクを完了した後、前記命令ディスパッチユニットが前記プロセッサコアを制御して前記ブロック状態を終了させることを含む。
【0044】
考えられる実装において、プロセッサコアは更に、結果ライトバックユニットを含み、結果ライトバックユニットは、複数のレジスタを含む。前記グラフフローユニットおよび前記少なくとも１つの汎用演算ユニットは、前記結果ライトバックユニットに個別に接続されている。前記グラフ計算制御命令は、パラメータ復帰命令を含み、前記パラメータ復帰命令は、Ｋ個の計算ノードの識別子、および前記Ｋ個の計算ノードの前記識別子に個別に対応するレジスタを保持する。前記グラフ計算制御命令は、グラフ計算開始命令を含み、前記グラフフローユニットが前記グラフ計算タスクの実行結果を取得するために前記グラフ計算制御命令を実行することが、前記グラフフローユニットが前記Ｋ個の計算ノードの計算結果を前記結果ライトバックユニット内の前記対応するレジスタに個別に送信するよう制御することを含む。
【0045】
考えられる実装において、前記汎用計算命令は、汎用算術論理命令を含み、前記少なくとも１つの汎用演算ユニットは、算術論理ユニットＡＬＵを含み、前記少なくとも１つの汎用演算ユニットが前記汎用計算命令を実行することは、前記算術論理ユニットＡＬＵが、前記命令ディスパッチユニットにより送信される汎用算術論理命令を受信し、および論理演算を実行することを有する。
【0046】
代替的に、考えられる実装において、前記汎用計算命令は、ロード／ストア命令を含み、前記少なくとも１つの汎用演算ユニットは、ロード／ストアユニットＬＳＵを含み、前記少なくとも１つの汎用演算ユニットが前記汎用計算命令を実行して前記汎用計算タスクの実行結果を取得することが、前記ロード／ストアユニットＬＳＵが、前記命令ディスパッチユニットにより送信されるロード／ストア命令を受信し、およびロード／ストア操作を実行することを含む。
【0047】
考えられる実装において、グラフ計算制御命令は、データ読み取り／書き込み命令を含み、データ読み取り／書き込み命令は、ロード／ストアアドレスを保持する。前記方法は更に、前記グラフフローユニットが、前記データ読み取り／書き込み命令内の前記ロード／ストアアドレスに基づき、データを前記ロード／ストアユニットＬＳＵから読み取るか、または、データを前記ロード／ストアユニットＬＳＵに書き込むことを含む。
【0048】
考えられる実装において、前記少なくとも１つの汎用演算ユニットは更に、浮動小数点ユニットＦＰＵを含み、前記グラフ計算タスクは、浮動小数点演算を含む。前記方法は更に、前記グラフフローユニットが前記浮動小数点演算のデータを計算のために前記浮動小数点ユニットＦＰＵに送信し、および前記ＦＰＵによりフィードバックされる計算結果を受信することを含む。
【0049】
代替的に、考えられる実装において、少なくとも１つの汎用演算ユニットは更に、ベクトル演算ユニットＳＩＭＤを含み、グラフ計算タスクは、ベクトル演算を含む。前記方法は更に、前記グラフフローユニットが前記ベクトル演算のデータを計算のために前記ベクトル演算ユニットＳＩＭＤに送信し、および前記ＳＩＭＤによりフィードバックされる計算結果を受信することを含む。
【0050】
第３態様によれば、本願は、半導体チップを提供し、半導体チップは、第１態様の任意の実装で提供するプロセッサを含んでよい。
【0051】
第４態様によれば、本願は、半導体チップを提供し、半導体チップは、第１態様の任意の実装で提供するプロセッサと、マルチコアプロセッサに結合された内部メモリと、外部メモリとを含んでよい。
【0052】
第５態様によれば、本願は、システムオンチップＳｏＣチップを提供し、ＳｏＣチップは、第１態様の任意の実装で提供するプロセッサと、プロセッサに結合された内部メモリと、外部メモリとを含んでよい。ＳｏＣチップは、チップを含んでもよいし、チップおよび別のディスクリートデバイスを含んでもよい。
【0053】
第６態様によれば、本願は、チップシステムを提供し、チップシステムは、第１態様の任意の実装で提供するマルチコアプロセッサを含んでよい。考えられる設計において、チップシステムは更に、メモリを含み、メモリは、動作プロセスでマルチコアプロセッサに必要なプログラム命令およびデータを記憶するように構成されている。チップシステムは、チップを含んでもよいし、チップおよび別のディスクリートコンポーネントを含んでもよい。
【0054】
第７態様によれば、本願は、処理装置を提供し、処理装置は、第２態様における任意の処理方法を実装する機能を有する。この機能は、ハードウェアにより実装されてもよいし、対応するソフトウェアを実行するハードウェアにより実装されてもよい。ハードウェアまたはソフトウェアは、この機能に対応する１つまたは複数のモジュールを含む。
【0055】
第８態様によれば、本願は、端末を提供し、端末は、プロセッサを含み、プロセッサは、第１態様の任意の実装で提供するプロセッサである。端末は更に、メモリを含んでよく、メモリは、プロセッサに結合されるように構成されており、端末に必要なプログラム命令およびデータを記憶する。端末は更に、別のデバイスまたは通信ネットワークと通信するために端末により使用される通信インタフェースを含んでよい。
【0056】
第９態様によれば、本願は、コンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体は、コンピュータプログラムを記憶し、コンピュータプログラムがプロセッサにより実行されると、第２態様の任意の実装における処理方法の手順が実装される。
【0057】
第１０態様によれば、本発明のある実施形態は、コンピュータプログラムを提供する。コンピュータプログラムは、命令を含み、コンピュータプログラムがプロセッサにより実行されると、プロセッサは、第２態様の任意の実装における処理方法の手順を実行することが可能であってよい。
【図面の簡単な説明】
【0058】
【図1】本発明のある実施形態に係るプロセッサの構造の概略図である。
【0059】
【図2】本発明のある実施形態に係る別のプロセッサの構造の概略図である。
【0060】
【図3】本発明のある実施形態に係る更に別のプロセッサの構造の概略図である。
【0061】
【図4】本発明のある実施形態に係るソースコードの包括的なコンパイルおよび実行の概略フローチャートである。
【0062】
【図5】本発明のある実施形態に係るグラフフローユニットの計算モデルの概略図である。
【0063】
【0064】
【図7】本発明のある実施形態に係るグラフ構築ブロック内の計算ノードの抽象モデルの概略図である。
【0065】
【図8】本発明のある実施形態に係るグラフフロー命令の抽象モデルを示す。
【0066】
【図9】本発明のある実施形態に係るデータフローグラフへのコードの抽象化の概略図である。
【0067】
【図10】本発明のある実施形態に係る処理方法の概略フローチャートである。
【発明を実施するための形態】
【0068】
以下では、本発明の実施形態における添付図面を参照しながら本発明の実施形態について説明する。
【0069】
本願の明細書、特許請求の範囲、および添付図面において、「第１」、「第２」、「第３」、および「第４」などの用語は、複数の異なるオブジェクトを区別することを意図するものであり、特定の順序を示しているわけではない。加えて、「備える」、「有する」、「含む」という用語、およびその任意の他の変形は、非排他的な包含をカバーすることを意図するものである。例えば、一連のステップまたはユニットを含むプロセス、方法、システム、製品、またはデバイスは、列挙されているステップまたはユニットに限定されるわけではないが、列挙されていないステップまたはユニットをオプションで更に含むか、または、そのプロセス、方法、製品、またはデバイスの別の固有のステップまたはユニットをオプションで更に含む。
【0070】
本明細書で言及する「実施形態」とは、その実施形態に関連して説明する特定の特性、構造、または特徴が本発明の少なくとも１つの実施形態に含まれ得ることを意味する。本明細書の様々な場所に示すこの語句は、必ずしも同じ実施形態を指しているとは限らない場合があり、別の実施形態と相互に排他的な独立した実施形態または任意選択的な実施形態ではない。当業者には、本明細書で説明する実施形態が別の実施形態と組み合わされ得ることが明示的且つ暗黙的に解る。
【0071】
この明細書で使用する「コンポーネント」、「モジュール」、および「システム」などの用語は、コンピュータ関連のエンティティ、ハードウェア、ファームウェア、ハードウェアとソフトウェアとの組み合わせ、ソフトウェア、または実行中のソフトウェアを示すために使用される。例えば、コンポーネントは、限定されるわけではないが、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行スレッド、プログラム、および／またはコンピュータであってよい。実例として、計算デバイス上で実行されるアプリケーションおよび計算デバイスの両方がコンポーネントであってよい。１つまたは複数のコンポーネントがプロセスおよび／または実行スレッド内に常駐してよく、あるコンポーネントが１つのコンピュータ上に位置付けられてよく、および／または、２つまたはそれより多くのコンピュータ間に分配されてよい。加えて、これらのコンポーネントは、様々なデータ構造を記憶する様々なコンピュータ可読媒体により実行されてよい。これらのコンポーネントは、ローカルプロセスおよび／またはリモートプロセスを使用することにより、例えば、１つまたは複数のデータパケット（例えば、ローカルシステム内、分散システム内、および／または信号を使用することにより他のシステムと相互作用するインターネットなどのネットワーク経由で別のコンポーネントと相互作用する２つのコンポーネントからのデータ）を有する信号に基づき通信してよい。
【0072】
当業者がより良く理解する手助けとなるように、まず、本願における幾つかの用語について説明する。
【0073】
（１）グラフ（Ｇｒａｐｈ）は、オブジェクト間の対応関係を表すために使用される抽象データ構造であり、頂点（Ｖｅｒｔｅｘ）およびエッジ（Ｅｄｇｅ）を使用することにより説明される。頂点はオブジェクトを表し、エッジはオブジェクト間の関係を表す。
【0074】
（２）スーパースカラ（ｓｕｐｅｒｓｃａｌａｒ）プロセッサアーキテクチャとは、命令レベルの並列処理の一種の並列演算が１つのプロセッサコア内で実行されることを意味する。この技術では、同じＣＰＵ周波数でより高いＣＰＵスループット（ｔｈｒｏｕｇｈｐｕｔ）を実装することができる。
【0075】
（３）単一命令多重データ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａｔａ、ＳＩＭＤ）：複数のオペランドをコピーすることができ、複数のオペランドを大きなレジスタの命令セット群に詰め込む。
【0076】
（４）命令パイプラインは、プロセッサの命令実行効率を改善するために、命令の操作を複数のサブステップに分割し、各ステップを専用回路で完了する方式である。例えば、命令を実行するのに３つのステージ、すなわち、命令フェッチ、デコード、および実行を経る必要がある。各ステージには、１つのマシンサイクルが必要である。パイプライン技術を使用しない場合は、命令を実行するのに３つのマシンサイクルが必要である。命令パイプライン技術を使用する場合は、命令が「命令フェッチ」を完了して「デコード」に入ると、次の命令が「命令フェッチ」に入ることができる。このように、命令実行効率が改善される。
【0077】
（５）実行ユニット（Ｅｘｅｃｕｔｉｏｎ Ｕｎｉｔ、ＥＵ）は、命令実行を担う。実際、実行ユニットには、コントローラの機能およびオペレータの機能の両方がある。
【0078】
（６）レジスタスタックとも呼ばれるレジスタファイル（ｒｅｇｉｓｔｅｒ ｆｉｌｅ）は、ＣＰＵ内の複数のレジスタを含む配列であり、一般的に、高速同期スタティックランダムアクセスメモリ（ＳＲＡＭ）により実装される。そのようなＲＡＭは、専用読み取りポートおよび専用書き込みポートを有しており、複数の経路で複数の異なるレジスタに並行してアクセスすることができる。
【0079】
（７）集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）は、マイクロ電子デバイスまたはマイクロ電子コンポーネントである。回路が必要とするトランジスタ、抵抗器、コンデンサ、およびインダクタなどの要素は、特定の技術を使用することによりワイヤに相互接続され、１つの半導体チップもしくは誘電体基板、または幾つかの半導体チップもしくは誘電体基板上に製造され、次に、１つのチューブにパッケージ化されて、必要な回路機能を備えた微細構造を形成する。すなわち、ＩＣチップは、プラスチック基板上に多数のマイクロ電子コンポーネント（トランジスタ、抵抗器、およびコンデンサなど）を含む集積回路を配置することにより製造されるチップである。
【0080】
まず、本発明の実施形態を理解しやすくするために、プロセッサのアーキテクチャと本願に含まれる命令セットとを更に分析および提案する。
【0081】
現在、フォンノイマンアーキテクチャ（制御フローアーキテクチャ（Ｃｏｎｔｒｏｌ－Ｆｌｏｗ Ａｒｃｈｉｔｅｃｔｕｒｅ）と呼ばれる場合もある）の汎用プロセッサでは、命令を使用することにより演算を駆動するのが核となる概念であり、具体的には、プロセッサは、命令の実行シーケンスで命令を連続的に読み取り、次に、命令に含まれる制御情報に基づきデータを呼び出して、処理を実行する。上述の制御フローアーキテクチャが直面する課題は、プロセッサの性能が改善されるように、優位周波数で動作するという条件を満たしつつ、命令がストール（ｓｔａｌｌ）されずに実行されるよう常に駆動されることを保証する方法である。この背景に基づき、プロセッサの性能を改善するために、スーパースカラ、超長命令語、動的ディスパッチアルゴリズム、および命令プリフェッチなどの技術が生成される。しかしながら、これらの技術には依然として、性能オーバヘッドが高いという課題がある。加えて、上述の課題を解決するために使用されるデータフローアーキテクチャ（Ｄａｔａｆｌｏｗ Ａｒｃｈｉｔｅｃｔｕｒｅ）が生成される。データフローアーキテクチャでは、命令間の依存関係が命令セットレベルで明示的（Ｅｘｐｌｉｃｉｔ）に説明され、命令の並列度が実行のためにハードウェアに直接表示される。データフローアーキテクチャは、Ｎ個のノードを含む有向グラフに抽象化されてよい。ノード間の接続は、１つのデータフロー（Ｄａｔａｆｌｏｗ）を表す。各ノードの入力の準備ができる（Ｒｅａｄｙ）と、現在のノードが演算を実行し、結果を次のノードに伝送してよい。従って、同じグラフ内にあるが同じ経路上にない複数のノードが並行して動作してよく、その結果、処理の並列度が改善される。現在、従来のデータフローアーキテクチャは更に、制御フローをサポートする必要がある。従って、本願ではまず、（データフロー＋制御フロー）を集合的にグラフアーキテクチャ（Ｇｒａｐｈ Ａｒｃｈｉｔｅｃｔｕｒｅ）と呼ぶ。なお、グラフアーキテクチャにおける制御フローは、汎用プロセッサの制御フローと完全に同等ではない。汎用プロセッサアーキテクチャにおける制御フローは主に、汎用演算の実行命令である。グラフアーキテクチャにおける制御フローは主に、グラフ内の様々なグラフ計算制御命令（例えば、ｓｗｉｔｃｈ／ｇａｔｅ／ｐｒｅｄｉｃａｔｅ／ｇａｔｅ命令）である。
【0082】
従来技術の欠点を解決するために、本願は、以下の解決策を提案する。グラフアーキテクチャ（データフロー＋制御フロー）を汎用プロセッサアーキテクチャに融合し、プロセッサコア（Ｃｏｒｅ）内の実行ユニット（本願ではグラフフローユニット（Ｇｒａｐｈ Ｆｌｏｗ Ｕｎｉｔ、ＧＦＵ））として使用して、別の実行ユニットと同期的または非同期的に計算タスクを実行する。更に、本願では、汎用プロセッサの制御フローアーキテクチャに基づき、プロセッサが更に、汎用計算機能とグラフフローユニットの動作を制御する関連機能とを実行するように設計されており、グラフフローユニット内の計算機能が、グラフ計算に適用可能な（データフロー＋制御フロー）アーキテクチャに基づき設計されている。すなわち、汎用計算タスク部分が依然として制御フロー方式で計算され、グラフ計算タスク部分（例えば、ホットスポットループおよびホットスポット命令シーケンス）が（データフロー＋制御フロー）方式で計算され、その結果、グラフアーキテクチャを使用することにより、汎用プロセッサの動作を高速化する機能が実装される。グラフフローユニットがプロセッサのプロセッサコア内に設置されるので、グラフフローユニットは、別のメッセージチャネルもロード／ストア方式も使用せずにプロセッサコア内の別の機能モジュールまたは実行ユニットと直接通信してよく、その結果、通信遅延が大幅に削減される。加えて、グラフフローユニットがプロセッサのプロセッサコア内に設置されるので、プロセッサコアは、グラフフローユニットに対する制御およびアクセスをより良く行うことができ、その結果、グラフフローユニットと別のハードウェアユニットとの間の同期動作または非同期動作が制御されてよく、プロセッサの並列度および演算効率が改善される。加えて、幾つかの繰り返し実行される命令シーケンスをグラフアーキテクチャ（すなわち、グラフフローユニット）で繰り返し実行して、プロセッサコアが命令をメモリユニットからフェッチする回数および帯域幅を削減し、命令間の依存関係のチェック、ジャンプ予測、およびレジスタアクセスのオーバヘッドを削減してよく、その結果、グラフフローユニットの演算リソースを効果的に使用し、プロセッサの動作効率および性能を更に改善する。
【0083】
なお、本願に含まれるグラフ計算は、有向グラフ計算であり、詳細については後述しない。
【0084】
本願で提供する上述のプロセッサアーキテクチャでは、グラフアーキテクチャでの実行に適した命令が、実行のためにプロセッサコア内のグラフフローユニットにディスパッチされてよく、グラフアーキテクチャに適していない命令が、実行のためにプロセッサコア内の別の汎用演算ユニットにディスパッチされ、加えて、プロセッサは、ＧＦＵを実行のために個別に呼び出してもよいし、ＧＦＵおよび別の実行ユニットを並行実行のために同時に呼び出してもよい。従って、グラフアクセラレーションプロセッサ（例えば、ＳＥＥＤ）アーキテクチャにおいて、切り替えオーバヘッドが高く、並列度が低く、複数のプログレスで共有できないことに起因してプロセッサの動作効率が低いという従来技術の課題が解決され、並列度が高く、電力消費が低く、エネルギー効率が高い処理および動作機能が実装され、その結果、性能およびエネルギー効率が改善される。
【0085】
本願で提供する上述のプロセッサアーキテクチャに基づき、本発明のある実施形態は更に、上述のプロセッサアーキテクチャに適用可能なパイプライン構造を提供する。パイプライン構造における命令のライフサイクルは、命令フェッチパイプライン→デコードパイプライン→ディスパッチ（発行）パイプライン→実行パイプライン→メモリアクセスパイプライン→ライトバックパイプラインを含んでよく、すなわち、パイプライン構造では、命令の実行プロセスが少なくとも以下の６つのステージに分割される。
【0086】
命令フェッチパイプライン：命令フェッチ（Ｉｎｓｔｒｕｃｔｉｏｎ Ｆｅｔｃｈ）は、命令をメモリから読み取るプロセスである。
【0087】
デコードパイプライン：命令デコード（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅ）は、メモリからフェッチされる命令を変換するプロセスである。
【0088】
ディスパッチ（発行）パイプライン：命令のディスパッチおよび発行（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｉｓｐａｔｃｈ ａｎｄ Ｉｓｓｕｅ）では、レジスタを読み取ってオペランドを取得し、命令のタイプに基づき、命令を実行のために対応する実行ユニット（ＥＵ）に送信する。
【0089】
実行パイプライン：命令がデコードされた後に実行する必要がある計算のタイプが分かっており、必要なオペランドが汎用レジスタセットから読み取られている。次に、命令のタイプに基づき命令実行（Ｉｎｓｔｒｕｃｔｉｏｎ Ｅｘｅｃｕｔｅ）を実行して、計算タスクを完了する。命令実行は、命令に対して実際の演算を実行するプロセスである。例えば、命令が加算演算命令である場合は、オペランドに対して加算操作が実行され、命令が減算演算命令である場合は、減算操作が実行され、命令がグラフ計算である場合は、グラフ計算操作が実行される。
【0090】
メモリアクセスパイプライン：メモリアクセス（Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）は、メモリアクセス命令がデータをメモリから読み取るか、または、データをメモリに書き込むプロセスであり、ロード／ストア（ｌｏａｄ／ｓｔｏｒｅ）命令が主に実行される。
【0091】
ライトバックパイプライン：ライトバック（Ｗｒｉｔｅ Ｂａｃｋ）は、命令実行結果を汎用レジスタセットにライトバックするプロセスである。命令が通常の演算命令である場合は、結果の値が「実行」ステージでの計算結果から得られる。命令がメモリ読み取り命令である場合は、結果は、「メモリアクセス」ステージでメモリから読み取られるデータから得られる。
【0092】
上述のパイプライン構造において、プロセッサ内の各命令は、上述の操作ステップを経る必要がある。しかしながら、複数の命令の異なる操作ステップが同時に実行されてよく、従って、命令の流れの速度が一般的に高速化されてよく、プログラム実行時間が短縮される。プロセッサアーキテクチャおよびプロセッサのパイプライン構造が、本発明の実施形態で提供する幾つかの実装例に過ぎないことを理解することができる。本発明の実施形態におけるプロセッサアーキテクチャおよびプロセッサのパイプライン構造は、限定されるわけではないが、上述の実装を含む。
【0093】
プロセッサアーキテクチャおよびプロセッサのパイプライン構造に基づき、本願はプロセッサを提供する。図１は、本発明のある実施形態に係るプロセッサの構造の概略図である。プロセッサ１０が、任意の電子デバイス、例えば、コンピュータ、携帯電話、タブレットコンピュータ、パーソナルデジタルアシスタント、インテリジェントウェアラブルデバイス、インテリジェント車載デバイス、またはスマートホームアプライアンスなどの様々なデバイス内に位置付けられてよい。プロセッサ１０は具体的に、チップ、チップセット、またはチップもしくはチップセットが搭載された回路基板であってよい。チップ、チップセット、またはチップもしくはチップセットが搭載された回路基板は、必要なソフトウェアにより駆動されたときに稼働してよい。具体的には以下の通りである。
【0094】
プロセッサ１０は、少なくとも１つのプロセッサコア１０１を含んでよく、プロセッサコア１０１は、命令ディスパッチユニット１０１１と、命令ディスパッチユニット１０１１に接続されたグラフフローユニット１０１２および少なくとも１つの汎用演算ユニット１０１３とを含んでよい。命令ディスパッチユニット１０１１は、プロセッサコア１０１の発行パイプラインステージで動作して、実行対象命令のディスパッチおよび分配を完了する。加えて、グラフフローユニット１０１２および少なくとも１つの汎用演算ユニット１０１３は両方とも、プロセッサ１０の実行ユニット（ＥＵは、機能ユニットＦＵとも呼ばれる）として使用され、実行パイプラインステージ（Ｅｘｅｃｕｔｅ Ｓｔａｇｅ）で動作し、各タイプの計算タスクを完了する。具体的には、プロセッサ１０は、命令ディスパッチユニット１０１１を使用することにより実行対象命令内のグラフ計算タスクを実行のためにグラフフローユニット１０１２に直接割り当てて、グラフ計算モードを使用することにより汎用プロセッサを高速化する機能を実装してよく、実行対象命令内の汎用計算タスクを実行のために少なくとも１つの汎用演算ユニット１０１３にディスパッチして、汎用計算機能を実装してよい。オプションで、異なる計算タスクに基づき、プロセッサ１０は、グラフフローユニット１０１２のみを呼び出してタスクを実行してもよいし、少なくとも１つの汎用演算ユニット１０１３のみを呼び出してタスクを実行してもよいし、グラフフローユニット１０１２および少なくとも１つの汎用演算ユニット１０１３の両方を呼び出してタスクを並列に実行してもよい。バスを使用することによりまたは別の方式で命令ディスパッチユニット１０１１をグラフフローユニット１０１２および少なくとも１つの汎用演算ユニット１０３に接続して通信を直接実行できることを理解することができる。図１に示す接続関係が、命令ディスパッチユニット１０１１と、グラフフローユニット１０１２および少なくとも１つの汎用演算ユニット１０３の両方との間の接続関係に対する制限となるわけではない。
【0095】
考えられる実装において、図２は、本発明のある実施形態に係る別のプロセッサの構造の概略図である。プロセッサ１０は、プロセッサコア１０１、プロセッサコア１０２、プロセッサコア１０３、・・・、およびプロセッサコア１０Ｆなどの複数のプロセッサコア（図２では、Ｆ個のプロセッサコアを例として使用する。Ｆは、１より大きい整数である）を含んでよい。これらのプロセッサコアは、同種であっても異種であってもよく、すなわち、プロセッサコア（１０２、１０３、・・・、または１０Ｆ）の構造およびプロセッサコア１０１の構造は、同じであっても異なっていてもよい。本発明のこの実施形態では、これについて具体的に限定しない。オプションで、プロセッサコア１０１は、一次処理コアとして使用されてよく、プロセッサコア（１０２、１０３、・・・、および１０Ｆ）は、二次処理コアとして使用されてよく、一次処理コアおよび（Ｆ－１）個の二次処理コアは、１つまたは複数のチップ（ＩＣ）上に位置付けられてよい。一次処理コア１０１と（Ｆ－１）個の二次処理コアとが結合され、バスを使用することによりまたは別の方式で互いに通信し得ることを理解することができる。ここでは、これについて具体的に限定しない。なお、パイプライン構造は、各プロセッサコアの構造に基づき異なっていてよい。従って、本願のパイプライン構造は、プロセッサコア１０１のパイプライン構造であり、別のプロセッサコアのパイプライン構造については具体的に限定しない。
【0096】
考えられる実装において、図３は、本発明のある実施形態に係る更に別のプロセッサの構造の概略図である。プロセッサコア１０１は更に、命令フェッチパイプラインステージおよびデコードパイプラインステージでそれぞれ動作する命令フェッチユニット１０１５および命令デコードユニット１０１６を含み、対応する命令フェッチ機能および対応する命令デコード機能を完了してよい。オプションで、図３に示すように、少なくとも１つの汎用演算ユニット１０１３は具体的に、ロード／ストアユニット（ＬＳＵ）１０１３Ａ、浮動小数点ユニット（ＦＰＵ）１０１３Ｂ、ベクトル演算ユニット（ＳＩＭＤ）１０１３Ｃ、および算術論理ユニット（ＡＬＵ）１０１３Ｄのうちの１つまたは複数を含んでよい。上述の複数の汎用演算ユニット（１０１３Ａ、１０１３Ｂ、１０１３Ｃ、およびＳＩＭＤを含む）およびグラフフローユニット１０１２は全て、命令ディスパッチユニット１０１１に接続されており、プロセッサの実行ユニット（ＥＵ）として実行パイプラインステージで動作する。これらの実行ユニットは、命令ディスパッチユニット１０１１によりディスパッチされる異なるタイプの命令を個別に受信して、実行ユニットの異なるハードウェア構造に基づき、実行ユニットが得意とする演算タスクを実行する。更にオプションで、プロセッサ１０のプロセッサコア１０１の外部には、メモリユニット１０１７が更に含まれ、ロード／ストアユニット（ＬＳＵ）は、データをメモリユニット１０１７から／に読み取り／書き込み、メモリアクセスパイプラインステージで動作する。尚も更にオプションで、プロセッサコア１０１は更に、ライトバックパイプラインステージで動作し、且つ、命令の計算結果を宛先レジスタにライトバックする役割を担う、結果ライトバックユニット１０１４を含む。オプションで、メモリユニット１０１７は一般的に、電源オフ揮発性メモリである。電源オフの間、メモリユニット１０１７に記憶された内容が失われ、メモリユニットは、メモリ（Ｍｅｍｏｒｙ）または一次メモリと呼ばれる場合もある。メモリユニット１０１７は、プロセッサ１０内のオペレーティングシステムとして、または別の動作プログラムの一時データ用の記憶媒体として使用されてよい。例えば、プロセッサ１０上で動作するオペレーティングシステムが、操作する必要があるデータをメモリユニット１０１７からプロセッサコア１０１にディスパッチして、演算を実行する。演算が完了した後、プロセッサコア１０１は、結果を伝送する。内部メモリ１０１が、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、レベル１キャッシュ（Ｌ１ Ｃａｃｈｅ）、レベル２キャッシュ（Ｌ２ Ｃａｃｈｅ）、およびレベル３キャッシュ（Ｌ３ Ｃａｃｈｅ）などのうちの１つまたは複数を含んでよい。
【0097】
なお、図３のプロセッサ内の機能モジュールは、バスを使用することによりまたは別の接続方式で互いに通信してよく、図３に示す接続関係が機能モジュール間の接続関係を限定するわけではない。機能モジュールについては、後続の実施形態で更に説明する。ここでは、詳細について説明しない。
【0098】
図１、図２、および図３におけるプロセッサの構造が、本発明の実施形態で提供する幾つかの実装例に過ぎないことを理解することができる。本発明の実施形態におけるプロセッサの構造は、限定されるわけではないが、上述の実装を含む。
【0099】
【0100】
命令フェッチユニット１０１５は、実行対象ターゲットプログラムをメモリユニット１０１７から取得する。命令デコードユニット１０１６は、デコードされた実行対象命令を取得するために、所定の命令形式に基づきターゲットプログラムをデコードする。命令ディスパッチユニット１０１１は、デコードされた実行対象命令を受信する。実行対象命令は、汎用計算命令およびグラフ計算制御命令を含み、汎用計算命令は、汎用計算タスクの実行を命令するために使用され、グラフ計算制御命令は、グラフ計算タスクの実行を命令するために使用される。命令ディスパッチユニット１０１１は、汎用計算命令を少なくとも１つの汎用演算ユニットに送信し、グラフ計算制御命令をグラフフローユニットに送信する。少なくとも１つの汎用演算ユニット１０１３は、汎用計算タスクの実行結果を取得するために、汎用計算命令を受信および実行する。グラフフローユニット１０１２は、グラフ計算タスクの実行結果を取得するために、グラフ計算制御命令を受信および実行する。少なくとも１つの汎用演算ユニット１０１３は更に、汎用計算タスクの第１実行結果を結果ライトバックユニット１０１４に送信する。グラフフローユニット１０１２は更に、グラフ計算タスクの第２実行結果を結果ライトバックユニット１０１４に送信する。結果ライトバックユニット１０１４は、第１実行結果および第２実行結果を記憶し、第１実行結果および第２実行結果のうちの一方または両方を命令ディスパッチユニット１０１１にライトバックする。
【0101】
まずは、プロセッサ１０の構造および機能に関連して、本願におけるターゲットプログラムのコンパイルからターゲットプログラムの実行までのプロセスについて説明する。
図４は、本発明のある実施形態に係るソースコードの包括的なコンパイルおよび実行の概略フローチャートである。
図４は、本発明のある実施形態に係るソースコードの包括的なコンパイルおよび実行の概略フローチャートである。
【0102】
１．高水準言語で記述されるプログラムソースコード、例えば、様々なプログラミング言語（例えば、Ｃ言語およびＪＡＶＡ（登録商標））で開発者により記述されるソースコードを提供する。
【0103】
２．コスト推定モデルに基づき、ソースプログラム内にあり汎用演算モードでコンパイルするのに適したコードの部分と、グラフフローモードでコンパイルするのに適したコードの部分とを決定して、異なるコンパイルモードでのコンパイルを通じて汎用演算オブジェクトファイルまたはグラフフローオブジェクトファイル（両方ともバイナリである）を取得する。例えば、１つのアプリケーション（Ａｐｐｌｉｃａｔｉｏｎ、ＡＰＰ）には数百万個の命令があってよく、複数の命令が実際には入力出力関係にある。例えば、特定の命令を実行するための入力条件が別の命令の出力結果である場合は、これら２つの命令がグラフ計算における基本要素（頂点およびエッジ）を形成してよい。従って、ソースプログラムコンパイルステージでは、コスト推定モデルに基づき複雑な命令シーケンス（例えば、比較的複雑な対応関係、間接的ジャンプ、または比較的多数の割り込みがある命令シーケンス）または一度のみ使用される命令シーケンスが汎用演算モードでコンパイルされてよく、周期的にまたは繰り返し呼び出される関数などの、繰り返しに適した命令シーケンス（その対応関係は複雑であっても単純であってもよいが、通常は繰り返し実行される必要がある）がグラフフローモードでコンパイルされる。グラフフローモードでのコンパイルとは、コード間に含まれるロジックがグラフアーキテクチャに抽象化されることを意味し、プロセッサにより本来実行されるチェック、ジャンプ、および予測などの操作では、グラフアーキテクチャにおけるバイナリマシン命令がプログラムコンパイルステージで生成される（すなわち、グラフフローモードでコンパイラによりコンパイルされる）。グラフアーキテクチャにおける命令が命令の入力出力関係を含むので、プロセッサ内のＧＦＵが実際に演算を実行すると、命令間の論理判断が大幅に削減されてよく、その結果、ＣＰＵコアにおけるオーバヘッドが大幅に削減され、性能が良くなり、電力消費が低くなる。
【0104】
３．リンカを使用することにより、コンパイルされた汎用演算オブジェクトファイルとコンパイルされたグラフフローオブジェクトファイルとを統合プログラム（実行可能ファイル）内にリンク（ｌｉｎｋ）する。例えば、オブジェクトファイルは、．ｏファイルである。プログラムを実行する必要がある場合は、更にリンクが必要である。リンクプロセスでは、主にオブジェクトファイル（例えば、．ｏファイル）をライブラリにリンクして、実行可能ファイルを作成する。１、２、および３に対応するコンパイルステージを、プロセッサ１０が位置付けられるデバイス以外のデバイス（例えば、サーバまたはコンパイラ）上で完了してもよいし、プロセッサ１０が位置付けられるデバイス上でプリコンパイルを通じて完了してもよいし、プロセッサ１０が位置付けられるデバイス上で同時に実行およびコンパイルしてもよいことを理解することができる。ここでは、これについて具体的に限定しない。
【0105】
４．実行可能ファイルがプロセッサ１０上で実行された後、プロセッサ１０は、命令ロード、命令プリフェッチ、命令プリデコード、および分岐予測などの一連の操作を使用することにより、実行可能ファイル内の実行対象ターゲットプログラム（例えば、コードセグメント、データセグメント、ＢＳＳセグメント、またはスタック）をメモリユニット１０１７内にロードする。
【0106】
５．命令フェッチユニット１０１５は、複数回連続して毎回１つずつ命令をフェッチする方式でターゲットプログラムをメモリユニット１０１７から取得してよく、その結果、各命令は、デコードのために命令フェッチユニット１０１５から命令デコードユニット１０１６に入る。
【0107】
６．命令デコードユニット１０１６は、所定の命令形式に基づき実行対象命令を分割および解釈して、更には、マイクロオペレーション命令、すなわち、本願のデコードされた実行対象命令を取得し、マイクロオペレーション命令を命令ディスパッチユニット１０１１に送信する。
【0108】
７．デコードされた実行対象命令を受信した後、命令ディスパッチユニット１０１１は、各命令のタイプに基づき、デコードされた実行対象命令を計算のために各実行ユニット（Ｅｘｅｃｕｔｉｏｎ Ｕｎｉｔ）に分配する。例えば、デコードされた実行対象命令は、計算のために汎用演算ユニット１０１３またはグラフフローユニット１０１２にディスパッチされる。グラフフローユニット１０１２がプロセッサ１０のプロセッサコア１０１内に設置されるので、命令ディスパッチユニット１０１１がグラフフローユニット１０１２に直接接続され、グラフフローユニット１０１２と通信してよく、その結果、識別されたグラフ計算制御命令は、グラフフローユニット１０１２に直接ディスパッチされ、別のメッセージチャネルもロード／ストア方式も使用せずに通信が実行され、その結果、通信遅延が大幅に削減される。考えられる実装において、本願の汎用計算命令およびグラフ計算制御命令は、異なるフラグビット（フラグビットは、上述のコンパイルステージで追加されてよい）を使用することにより識別されてよく、すなわち、異なるタイプの命令が、異なる命令ＩＤに対応してよく、その結果、命令ディスパッチユニット１０１１は、命令ＩＤに基づき識別を実行してよい。
【0109】
８．グラフフローユニット１０１２は、グラフ計算タスクの実行結果を取得するために、グラフ計算制御命令を受信および実行する。１つまたは複数の汎用演算ユニット１０１３が、汎用計算タスクの実行結果を取得するために、汎用計算命令を受信および実行する。オプションで、グラフフローユニット１０１２および汎用演算ユニット１０１３は、命令を並列または直列に実行してよく、これは、ターゲットプログラム内のこれらの実行ユニットにより実行される命令間の論理関係に依存する。本発明のこの実施形態では、これについて具体的に限定しない。
【0110】
９．最終的に、グラフフローユニット１０１２および汎用演算ユニット１０１３は両方とも、計算結果を結果ライトバックユニット１０１４に送信してよく、結果ライトバックユニット１０１４は、幾つかまたは全ての計算結果を命令ディスパッチユニット１０１１にフィードバックしてよい。例えば、計算結果は、命令ディスパッチユニット１０１１により後でディスパッチされる命令内のパラメータとして使用される。オプションで、第１実行結果または第２実行結果は、メモリユニット１０１７に直接書き込まれてもよいし、ロード／ストアユニット１０１３Ａを使用することによりメモリユニット１０１７に書き込まれてもよく、その結果、関連する実行ユニット（例えば、グラフフローユニット１０１２またはロード／ストアユニット１０１３Ａ）が、必要なパラメータを対応する記憶場所から取得してよい。グラフフローユニット１０１２がプロセッサ１０のプロセッサコア１０１内に設置されるので、プロセッサコア１０１には、グラフフローユニット１０１２および別の演算ユニットの同期動作または非同期動作を制御するために、グラフフローユニット１０１２および別の汎用演算ユニット１０１３の関連計算ステータス（例えば、第１実行結果および第２実行結果）を取得する権利および条件があり、その結果、プロセッサの動作効率が改善される。
【0111】
結論として、別の汎用演算ユニットと同様に、グラフフローユニット１０１２は、命令ディスパッチユニット１０１１（例えば、命令発行およびリザベーションステーションを含む）から送信されるレジスタ上のライブイン（ｌｉｖｅＩｎ）データを受信し、その入力を、グラフフローユニット１０１２の対応する計算ノードに伝送する。同様に、グラフフローユニット１０１２はまた、ライブアウト（ｌｉｖｅＯｕｔ）出力データを結果ライトバックユニット１０１４（例えば、レジスタおよびリオーダバッファ（Ｒｅｏｒｄｅｒ Ｂｕｆｆｅｒ））にライトバックして、グラフ出力を、そのグラフ出力に依存する対応するレジスタおよび命令リザベーションステーションに書き込む。
【0112】
次に、グラフ計算を実行するためにグラフフローユニットにより使用される実行ステージでの計算モデルについて更に説明する。
図５は、本発明のある実施形態に係るグラフフローユニットの計算モデルの概略図である。
図５は、本発明のある実施形態に係るグラフフローユニットの計算モデルの概略図である。
【0113】
本願におけるグラフフロー（Ｇｒａｐｈ ｆｌｏｗ）の理論計算モデルが、Ｎ個の完全に接続された計算ノード（グラフの頂点に対応する）に抽象化されてよい。１つの演算について１つの命令が各ノード上に配置されてよく、結果がそのノードまたは別のノードに伝送されてよい。グラフフローの理論計算モデルは、繰り返し切り替えられる２つのステージに分割されてよい。
【0114】
１．グラフ構築（Ｇｒａｐｈ Ｂｕｉｌｄ）ステージ：グラフ構築ブロックのＮ個の命令が命令メモリ（図５の１－ａ）から読み取られ、グラフ構築ブロック（図５の１－ｂ）内の各ノードについて、１つの演算命令および最大２つのターゲットノードが構成される。Ｎが１６に等しい場合は図５の１－ｂ内に合計１６個の計算ノード、すなわち、０、１、２、３、４、・・・、１５があると仮定する。グラフが構築される（図５の１－ｂ）と、各ノードの演算および接続がキュアされる（ノードは読み取り専用である）。例えば、計算ノード０内の演算命令がａｄｄ命令、すなわち、加算演算であり、計算ノード１内の演算命令がｓｌｌ命令、すなわち、シフト演算であり、計算ノード３内の演算命令がｘｏｒ命令、すなわち、排他的論理和演算である。計算ノード０および計算ノード１の演算結果を計算ノード５の入力として使用して、ｌｄ演算（すなわち、命令フェッチ演算）を実行し、計算ノード２の演算結果および計算ノード３の演算結果を計算ノード６の入力として使用して、ａｄｄ演算（すなわち、加算演算）を実行するなどである。別の計算ノードの演算プロセスについては説明しない。
【0115】
２．実行ステージ（Ｇｒａｐｈ Ｅｘｅｃｕｔｅ）：外部モジュールが入力（ｌｉｖｅＩｎ）を伝送して、データフローを開始する。全ての計算ノードが並列に動作する。各ノード（図５の１－ｄ）について、ノードの入力が到着することを条件として演算が実行されてよく、結果が次の計算ノードに伝送される。入力が到着していない場合は、ノードはアイドル状態にある。動作は、データフローがエンドノード（ｔｍ）に到達するまで継続する。幾つかの計算ノード（例えば、計算ノード０、１、２、および３）の入力パラメータは、外部から入力される、すなわち、開始データが外部メモリユニット１０１７（図５の１－ｅ）から入力されなければならず、且つ、幾つかの他の計算ノード（例えば、計算ノード５、６、８、９、１０、１１、１２、１３、１４、および１５）は、演算が実行され得るように、これらの計算ノードと接続関係にある計算ノードにより出力される計算結果を内部から取得する必要があるので、演算結果は、これらの計算ノードに関連付けられる計算ノードに入力される。
【0116】
本願で提供するグラフフローの上述の計算モデルに基づき、プロセッサ１０内の命令ディスパッチユニット１０１１が、グラフ計算タスクを実行するためにグラフ計算制御命令をグラフフローユニット１０１２内のコントローラにディスパッチするとき、対応するグラフ計算機能を実行するようグラフフローユニット１０１２に命令するために、異なる機能の制御命令が含まれる。時系列で、本願で提供するグラフ計算制御命令は主に、グラフ構築開始命令→パラメータ受け渡し命令→グラフ計算開始命令→パラメータ復帰命令を含む。以下では、上述の命令の特徴および機能について具体的に説明する。
【0117】
考えられる実装において、プロセッサ１０は更に、メモリユニット１０１７を含む。グラフフローユニット１０１２は、Ｎ個の計算ノードを含む。グラフ計算制御命令は、グラフ構築開始命令を含み、グラフ構築開始命令は、メモリユニット１０１７内のターゲットアドレスを保持する。グラフフローユニット１０１２は、グラフ構築開始命令を受信し、およびターゲットアドレスに基づきグラフ構築ブロック情報をメモリユニット１０１７から読み取る。グラフ構築ブロック情報は、Ｎ個の計算ノードの各々の演算方法、およびＮ個の計算ノードの接続およびシーケンス情報を含む。本発明のこの実施形態では、グラフフローユニットにより受信されるグラフ計算制御命令が具体的にグラフ構築開始命令である場合、メモリユニットに記憶されるグラフ構築ブロック情報を、プロセッサコア１０１の外部のメモリユニット１０１７内にあり命令内に保持されるターゲットアドレスに基づき読み取るようグラフフローユニットに命令するために、命令が使用される。グラフ構築ブロック情報は、グラフフローユニット内のＮ個の計算ノードの各々の対応する演算方法と、Ｎ個の計算ノード間の依存関係、すなわち、対応関係にある計算ノード（すなわち、グラフ計算中のエッジに対応する、すなわち、図５のグラフ計算モデル内のＮ個の固定されたフロー命令に対応する２つの計算ノード）の計算結果と入力条件との関係とを含む。グラフフローユニット１０１２は、上述のグラフ構築ブロック情報に基づき完全なグラフ構築ブロックの計算を完了してよい。なお、１つのグラフ構築ブロックは、グラフ計算中の１つのグラフ構築ブロックまたは全てのグラフ構築ブロックであってよく、すなわち、１つの完全なグラフ計算タスクは、１つのグラフ構築ブロック、または分割を通じて取得される複数のグラフ構築ブロックを含んでよい。
【0118】
例えば、図６Ａおよび図６Ｂは、本発明のある実施形態に係るグラフフロー制御命令の概略図である。グラフ構築開始命令は、ｇｆｂ ０ｘ６００９６０であり、ここで、ｇｆｂは、オペレーションコードであり、０ｘ６００９６０は、オペランドであり、メモリユニット１０１７内のアドレスである。グラフフローユニット１０１２は、グラフ構築開始命令に従って、アドレス０ｘ６００９６０に対応するグラフ構築ブロック情報をメモリユニット１０１２から取得して、グラフ構築を開始してよい。すなわち、命令ディスパッチユニット１０１１は、命令ディスパッチユニット１０１１により実行されなければならない関連するグラフ計算命令が位置付けられるアドレスのポインタをグラフフローユニット１０１２に送信し、グラフ構築情報ブロックをメモリユニット１０１７から読み取る。
【0119】
考えられる実装において、グラフ計算制御命令は、パラメータ受け渡し命令を含み、パラメータ受け渡し命令は、Ｍ個の計算ノードの識別子、およびＭ個の計算ノードの識別子に個別に対応する入力パラメータを保持し、Ｍ個の計算ノードは、Ｎ個のノードのうちの幾つかまたは全てのノードである。グラフフローユニットは、パラメータ受け渡し命令を受信し、およびＭ個の計算ノードの識別子に個別に対応する入力パラメータをＭ個の計算ノードに個別に入力するように構成されている。
【0120】
例えば、図６Ａおよび図６Ｂに示すように、パラメータ受け渡し命令は、レジスタｘ０内のパラメータ値を計算ノード１内の右入力パラメータとして使用することを意味するｇｆｍｏｖ ｘ０，１ｒ、および、レジスタｘ１内のパラメータ値を計算ノード１０内の左入力パラメータとして使用することを意味するｇｆｍｏｖｘ１，１０ｌなどを含む。ここでは、これについて１つずつ列挙しない。本発明のこの実施形態では、グラフフローユニットにより受信されるグラフ計算制御命令がパラメータ受け渡し命令を含み、且つ、パラメータ受け渡し命令が、１つのグラフ構築ブロック計算プロセスで複数の計算ノード（例えば、図５の計算ノード０、１、２、および３）が必要とする初期入力パラメータを含む場合、複数の計算ノードがグラフフローユニットの外部から対応するパラメータを取得した後、グラフフローユニットは、グラフ計算タスクの実行を開始する条件を満たし、すなわち、グラフ計算の実行を開始してよい。
【0121】
考えられる実装において、グラフ計算制御命令は、グラフ計算開始命令を含む。グラフ計算開始命令を受信した後、グラフフローユニット１０１２は、現在のグラフ構築が完了しているかどうかを判断し、現在のグラフ構築が完了している場合、グラフフローユニット１０１２は、グラフ計算タスクの実行を開始する。具体的には、考えられる実装において、グラフ計算開始命令を受信した後、グラフフローユニット１０１２は、グラフフローユニットにより読み取られるグラフ構築ブロック情報が、事前に開始されたグラフ構築ブロックのアドレスと一致するかどうかをチェックし、Ｍ個の計算ノードの入力パラメータが入力されているかどうかを判断し、およびグラフフローユニットにより読み取られるグラフ構築ブロック情報が、事前に開始されたグラフ構築ブロックのアドレスと一致し、且つ、入力が完了している場合、グラフ計算タスクの実行を開始する。
【0122】
更に、プロセッサ１０がグラフ計算開始命令を使用することによりグラフフローユニット１０１２を制御してグラフ計算タスクの実行を開始させることは、具体的に、以下の２つの制御方式を含む。
【0123】
方式１：並列グラフ計算を同期的に開始する。
【0124】
グラフ計算開始命令を受信した後、グラフフローユニット１０１２は、現在のグラフ構築が完了しているかどうかを判断し、現在のグラフ構築が完了している場合、グラフ計算タスクの実行を開始する。更に、グラフフローユニット１０１２がグラフ計算開始命令を受信した後、グラフ計算タスクが完了する前に、命令ディスパッチユニット１０１１は、プロセッサコア１０１を制御してブロック状態に入らせ、グラフフローユニット１０１２がグラフ計算タスクを完了した後、プロセッサコア１０１を制御してブロック状態を終了させる。
【0125】
具体的には、プロセッサ１０は、ｇｆｅ（ｇｒａｐｈ ｆｌｏｗ ｅｘｅｃｕｔｅ）命令を使用することによりグラフフローユニット１０１２の実行ステージを開始してよい。グラフフローユニット１０１２のグラフ構築が完了していない場合は、ｇｆｅは、グラフ構築が完了して初めてグラフフローユニット１０１２の実行を開始する。グラフフローユニット１０１２の実行ステージでは、プロセッサコア１０１の別のユニットが、別の演算を実行せずにパワーゲート（登録商標）（Ｐｏｗｅｒ Ｇａｔｅ（登録商標））ステージにあり、唯一の動作中のユニットは、プロセッサコア１０１の割り込みおよび例外ユニットである。従って、プロセッサコア１０１は、ｇｆｅを実行した後にブロック（ｂｌｏｃｋｉｎｇ）状態に入る。グラフ構築が正しくないか、または、実行が正しくない場合は、ｇｆｅの対応する例外が生成される。グラフフローユニット１０１２が実行を完了するまで、パラメータ復帰命令ｇｆｍｏｖを含め、ｇｆｅの後のＣＰＵ命令を実行し続けることはできない。
【0126】
例えば、図６Ａおよび図６Ｂに示すように、グラフ計算実行ステージにおいて、グラフフローユニット１０１２は、グラフ計算開始命令ｇｆｌｏｗ＜ＧＢＢ＿ａｄｄｒｅｓｓ＞を開始することによりトリガされて、ＧＦＵのグラフ構築が完了しているかどうか、および、前に開始されたグラフ構築ブロックのアドレス＜ＧＢＢ＿ａｄｄｒｅｓｓ＞が、実行されたグラフ構築ブロックのアドレスと一致するかどうかをチェックする。グラフ構築ブロックにより構築されたグラフに一貫性がない場合は、グラフ構築ユニットを再起動してグラフを再び構築する必要がある。構築されたグラフに一貫性がある場合は、グラフ計算を直ちに開始してよい。オプションで、命令は、グラフ計算全体が完了するまでプロセッサコア１０１のパイプラインをブロックしてよい。従って、プロセッサコア１０１の別の演算ユニットがｇｆｌｏｗ命令の後の命令を操作することはできない。命令は、汎用演算モードとグラフ計算モードとの切り替えに使用されてよい。命令は、ＧＦＵのみを使用してエネルギー消費を削減することによってプロセッサにより使用されてもよい。グラフ計算プロセスでは、プログラム定義に基づきグラフ内のデータフローおよび制御フローが下方に流れる。グラフがグラフのエンドノードｇｆｔｅｒｍに流れた後、グラフ計算の演算が終了する。ｇｆｔｅｒｍは、プロセッサ命令ｇｆｌｏｗを開始してコミットステージに入り、プロセッサコア１０１のパイプラインを再起動する。
【0127】
本発明のこの実施形態において、プロセッサコアは、グラフ計算機能を同期的に有効にしてよい（すなわち、グラフフローユニットおよび別の汎用演算ユニットは、タスクを直列に実行してよい）。すなわち、グラフフローユニットがグラフ計算タスクを実行するとき、プロセッサコアのパイプラインがブロックされ、グラフフローユニットは、グラフフローユニットがグラフ計算タスクを完了するまでブロック状態を終了せず、この期間中は、グラフフローユニットのみが演算を実行しており、別の演算ユニットは演算を実行できないことが保証される。このように、ＣＰＵの電力消費が削減される。命令は、プロセッサ内の別の演算ユニットとグラフフローユニットとの間の計算モードの切り替えを実装してよく、同期的に動作するプログラムに適用されてよい。
【0128】
方式２：並列グラフ計算を非同期的に開始する。
【0129】
グラフ計算開始命令を受信した後、グラフフローユニット１０１２は、現在のグラフ構築が完了しているかどうかを判断し、現在のグラフ構築が完了している場合、グラフ計算タスクの実行を開始する。更に、命令ディスパッチユニット１０１１は更に、実行結果同期命令をグラフフローユニット１０１２に送信し、グラフフローユニット１０１２が実行結果同期命令を受信した後、グラフ計算タスクが完了する前に、プロセッサコア１０１を制御してブロック状態に入らせ、グラフフローユニット１０１１がグラフ計算タスクを完了した後に、プロセッサコア１０１を制御してブロック状態を終了させる。
【0130】
具体的には、プロセッサ１０は、ｇｆｆ（ｇｒａｐｈ ｆｌｏｗ ｆｏｒｋ）命令を使用することによりグラフフローユニット１０１２の非同期実行ステージを開始してよい。グラフフローユニット１０１２のグラフ構築が完了していない場合は、ｇｆｆは、グラフ構築が完了した後にグラフフローユニット１０１２の実行を開始する。ｇｆｆがグラフフローユニット１０１２の実行を開始すると、プロセッサコア１０１の別の演算ユニットが別の演算を実行してよい。従って、ｇｆｆは、ＲＯＢ内のリソースを占有しない。非同期実行の後、プロセッサは、ｇｆｊ（ｇｒａｐｈ ｆｌｏｗ ｊｏｉｎ）命令を使用することによりグラフフローユニット１０１２の実行結果を同期させる。Ｇｒａｐｈｆｌｏｗの実行が完了して初めて、パラメータ復帰命令のｇｆｍｏｖを含め、ｇｆｊの後のＣＰＵ命令を実行し続けることができる。
【0131】
例えば、本発明のこの実施形態では、命令ｇｆｏｒｋ＜ＧＢＢ＿ａｄｄｒｅｓｓ＞および命令ｇｆｊｏｉｎ＜ＧＢＢ＿ａｄｄｒｅｓｓ＞を含む、２つの新しいＣＰＵ命令を命令セットに追加して、ＧＦＵおよびプロセッサコア１０１の別の演算ユニットの並列演算を開始する。ｇｆｆｏｒｋ命令では、まず、ＧＦＵのグラフ構築が完了しているかどうか、および、事前に開始されたグラフ構築ブロックのアドレス＜ＧＢＢ＿ａｄｄｒｅｓｓ＞が、実行されたグラフ構築ブロックのアドレスと一致するかどうかをチェックする。グラフ構築ブロックにより構築されたグラフに一貫性がない場合は、グラフ構築ユニットを再起動してグラフを再び構築する必要がある。構築されたグラフに一貫性がある場合は、グラフ計算を直ちに開始してよい。ｇｆｆｏｒｋ命令は、ＣＰＵのパイプラインをブロックしない。従って、ＣＰＵの別のモジュールおよびグラフ計算が非同期的に実行されてよい。ｇｆｊｏｉｎは、ＣＰＵ命令がグラフ計算の演算結果を必要とする前に実行される。グラフ計算の演算が既に完了している場合は、ｇｆｊｏｉｎが直ちに返される。グラフ計算が依然として完了していない場合は、ｇｆｊｏｉｎは、グラフ計算が完了するまでＣＰＵのパイプラインをブロックする。
【0132】
本発明のこの実施形態において、プロセッサコアは、グラフ計算機能を非同期的に有効にしてよい（すなわち、グラフフローユニットおよび別の汎用演算ユニットは、タスクを並列に実行してよい）。すなわち、グラフフローユニットがグラフ計算タスクを実行するとき、プロセッサコアのパイプラインがブロックされず、別の演算ユニットが正常に動作することができる。プロセッサが命令ディスパッチユニットを使用することにより実行結果同期命令をグラフフローユニットに送信するとき（例えば、別の演算ユニットの演算がグラフフローユニットの実行結果の関与を必要とするとき）、この場合にグラフフローユニットがグラフ計算タスクを完了していないならば、プロセッサのパイプラインは、ブロックされ始め、プロセッサコアは、グラフフローユニットがグラフ計算タスクを完了して実行結果をフィードバックして初めてブロック状態を終了して、別の演算ユニットがグラフフローユニットの実行結果を必要とする場合に、グラフフローユニットが実行結果をフィードバックするときに別の演算ユニットが実行を継続できることが保証される。このように、プロセッサコアの並列度が改善される。命令は、プロセッサ内の別の演算ユニットとグラフフローユニットとが並列である計算モードを実装してよく、非同期的に動作するプログラムに適用されてよい。
【0133】
グラフ計算制御命令を使用することによりグラフフローユニット１０１２を制御してグラフ計算を開始させる上述の方式に加えて、本発明のある実施形態は更に、グラフフローユニット１０１２の判断を使用することによりグラフ計算がトリガおよび開始される実装を提供する。具体的には、グラフ構築ブロック情報がＮ個の計算ノードの各々の演算方法、およびＮ個の計算ノードの接続およびシーケンス情報を含み、且つ、Ｎ個の計算ノードの接続およびシーケンス情報が、Ｌ個のエッジに個別に対応するソースノードおよび宛先ノードを含む場合、グラフフローユニット１０１２は、Ｎ個の計算ノードの各々が必要とする入力パラメータの準備ができているかどうかを監視し、入力パラメータの準備ができているターゲット計算ノードの入力パラメータを、計算のためにターゲット計算ノードに対応する演算方法に入力して計算結果を取得し、およびＬ個のエッジに個別に対応するソースノードおよび宛先ノードに基づき、各エッジに関するソースノードの計算結果を対応する宛先ノードに入力パラメータとして入力する。グラフは、複数のノードと、これらのノードを接続するエッジとを含み、１つのエッジは、エッジを形成するソースノードおよび宛先ノードと、ソースノードと宛先ノードとの対応関係とを含む。従って、本願のグラフアーキテクチャでは、データフローおよび制御フローのプログラムが、Ｎ個のノードを含むグラフに抽象化され、ノード間の接続が、データフロー（Ｄａｔａｆｌｏｗ）または制御フロー（ＣｏｎｔｒｏｌＦｌｏｗ）を表す。各ノードは、１つのグラフ命令として使用される。特定のグラフ命令が必要とする入力の準備ができると、現在の命令は操作されてよく、次の命令の対応する入力に結果が伝送されてよい。
【0134】
例えば、図７は、本発明のある実施形態に係るグラフ構築ブロック内の計算ノードの抽象モデルの概略図である。各グラフ命令が必要とする入力が、左入力（ｌ）、右入力（ｒ）、および条件付き入力（ｐ）であると仮定する。命令が必要とする入力の準備ができると、演算が実行されてよく、後続の対応するノードの入力に演算結果が伝送される。例えば、命令１内のａｄｄ演算ａ＋ｂが終了した後、命令４の左入力に演算結果が送信されてよい。本願のグラフアーキテクチャ命令セットは、「１ａｄｄ ４ｌ」として表されてよく、これは、命令１について、命令１の入力の準備ができると、命令４の左入力に結果が伝送されることを意味する。グラフアーキテクチャ命令セットでは、出力アドレスのみを本願で提供する必要があり、命令の入力情報を提供する必要はない。入力については、各命令の入力に１つまたは複数の命令が伝送されることを保証する必要があるのみである。従って、本願のグラフアーキテクチャ命令セットを使用することによりエンコードが実行された後、グラフ計算プロセスがより単純且つより高速になる。
【0135】
図７からは、命令間の並列度が明らかであると分かる。依存関係のない複数の命令が、必然的に且つ並行して実行され得る。例えば、命令０、命令１、および命令２が１つのクロックサイクルであり、命令３および命令４が１つのクロックサイクルである。ハードウェア実装（すなわち、グラフフローユニット）では、各入力の準備ができているビットおよび有効ビットのみを計算プロセスでチェックして、依存関係のチェックを実装する必要がある。従来技術のスーパースカラプロセッサと比較して、本願のグラフ計算プロセスでは、レジスタ間の依存関係をチェックするために大量のハードウェアが必要でない。
【0136】
オプションで、１つのグラフがＮ個のノードを含むと仮定し、グラフの実行に必要な理想的なハードウェアは、各ノードに演算ユニット、すなわち、本願の計算ノード（Ｐｒｏｃｅｓｓ Ｅｎｇｉｎｅ、ＰＥ）があり、理想的なＮ対Ｎクロスバー（Ｃｒｏｓｓｂａｒ）を使用することにより次のクロックサイクルで対応する次のレベル（ｌｅｖｅｌ）の計算ノードに結果が伝送され得ることである。しかしながら、Ｎが極めて大きい場合は、Ｎ－Ｎクロスバーを実装するのが難しい。従って、実用ハードウェア設計では、考えられる実装において、本発明のこの実施形態では、Ｐ個の命令がＸ個の計算ノードを共有するように定義される。すなわち、１つの計算ノード上では、Ｐ個の命令から最大Ｘ個の命令（入力の準備が必要な命令）が、同時演算のために各クロックサイクルで選択される。
【0137】
本発明のこの実施形態において、グラフフローユニット内の各計算ノードは、計算ノードの演算方法がロードされ、且つ、計算ノードの入力パラメータが取得されることを条件として、グラフ計算の実行を開始してよい。しかしながら、幾つかの計算ノード（例えば、エッジに対応するソースノード）は、初期入力パラメータをグラフフローユニットの外部から取得し、幾つかの他の計算ノード（例えば、エッジに対応する宛先ノード）は、計算ノードの計算結果を計算ノードの入力パラメータとして使用してグラフ計算を開始する前に、計算ノードと対応関係にある計算ノード（例えば、ソースノード）の計算の完了を待たなければならない場合がある。従って、計算ノードの計算開始時刻に一貫性がない場合がある。しかしながら、各計算ノードは、演算方法および入力パラメータ（左入力パラメータ、右入力パラメータ、または条件付きパラメータを含んでよい）の準備ができた後に演算を開始してよい。
【0138】
考えられる実装において、プロセッサコア１０１は更に、結果ライトバックユニットを含む。グラフフローユニット１０１２および少なくとも１つの汎用演算ユニットは、結果ライトバックユニット１０１４に個別に接続されている。グラフ計算制御命令は、パラメータ復帰命令を含み、パラメータ復帰命令は、Ｋ個の計算ノードの識別子、およびＫ個の計算ノードの識別子に個別に対応する結果レジスタを保持する。グラフフローユニット１０１２は具体的に、Ｋ個の計算ノードの計算結果を結果ライトバックユニット１０１４に個別に送信するよう制御するように構成されている。
本発明のこの実施形態では、グラフフローユニットのＮ個の計算ノードについて、最終計算を完了した後、幾つかの計算ノードが計算結果をグラフフローユニットの外部の結果ライトバックユニットに出力しなければならない場合があり、すなわち、グラフフローユニットは、受信されたグラフ計算制御命令内のパラメータ復帰命令内に保持される、Ｋ個の計算ノードの識別子に基づき、Ｋ個の計算ノードの最終計算結果をグラフ構築ブロック全体の計算結果として使用し、その計算結果をグラフフローユニットの外部の結果ライトバックユニットに出力するよう制御してよく、その結果、後続の実行ユニットが更なる計算を実行する。
本発明のこの実施形態では、グラフフローユニットのＮ個の計算ノードについて、最終計算を完了した後、幾つかの計算ノードが計算結果をグラフフローユニットの外部の結果ライトバックユニットに出力しなければならない場合があり、すなわち、グラフフローユニットは、受信されたグラフ計算制御命令内のパラメータ復帰命令内に保持される、Ｋ個の計算ノードの識別子に基づき、Ｋ個の計算ノードの最終計算結果をグラフ構築ブロック全体の計算結果として使用し、その計算結果をグラフフローユニットの外部の結果ライトバックユニットに出力するよう制御してよく、その結果、後続の実行ユニットが更なる計算を実行する。
【0139】
オプションで、結果ライトバックユニット１０１４は具体的に、アウトオブオーダ実行の前に命令実行シーケンスを記憶するように構成されたリオーダバッファ（ＲｅｏｒｄｅｒＢｕｆｆｅｒ）を含む。命令セットがアウトオブオーダ方式で実行されると、元の命令シーケンスに基づき結果が提出される。更にオプションで、結果ライトバックユニット１０１４は更に、汎用レジスタおよび専用レジスタなどのレジスタ群を含む。汎用レジスタ群は、演算に関与するオペランドと中間結果とを記憶するために使用される。専用レジスタは通常、ステータスレジスタであり、プログラムを使用することにより変更されることができず、特定の状態を示すようプロセッサにより制御される。
【0140】
本願のプロセッサ１０内の汎用演算ユニット１０１３は、異なるタイプの計算タスクを実行または高速化するために、複数のタイプのハードウェア実行ユニットを含んでよい。プロセッサは主に、ロード／ストアユニット１０１３Ａ（ＬＳＵ）、浮動小数点ユニット１０１３Ｄ（ＦＰＵ）、ベクトル演算ユニット１０１３Ｃ（ＳＩＭＤ）、および算術論理ユニット１０１３Ｄ（ＡＬＵ）のうちの１つまたは複数を含んでよい。以下では、汎用演算ユニットの特徴および機能について具体的に説明する。
【0141】
考えられる実装において、汎用演算命令は、汎用算術論理命令またはロード／ストア命令を含む。少なくとも１つの汎用演算ユニットは、命令ディスパッチユニット１０１１により送信される汎用算術論理命令を受信し、論理演算を実行するように構成された、算術論理ユニット１０１３Ｄ（ＡＬＵ）、または、命令ディスパッチユニット１０１１により送信されるロード／ストア命令を受信し、ロード／ストア操作を実行するように構成された、ロード／ストアユニット１０１３Ａ（ＬＳＵ）を含む。
【0142】
算術論理ユニット（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃａｌ ｕｎｉｔ、ＡＬＵ）は主に、バイナリデータに対する、固定小数点算術演算（加算／減算／乗算／除算）、論理演算（ＡＮＤまたは非排他的論理和（ｎｏｎ－ｅｘｃｌｕｓｉｖｅ ＯＲ））、およびシフト演算を実装する。論理演算ユニットでは、加算、減算、乗算、および除算などの数学演算並びに「ＯＲ、ＡＮＤ、ＡＳＬ、およびＲＯＬ」などの論理演算の命令が実行される。算術論理ユニットは、圧縮および解凍、コンピュータプログレスのスケジューリング、コンパイラ構文分析、コンピュータ回路補助設計、およびゲームＡＩ処理などの、プロセッサ内の操作に影響を及ぼす。
【0143】
ロード／ストアユニット（Ｌｏａｄ Ｓｔｏｒｅ Ｕｎｉｔ、ＬＳＵ）は、アドレスを計算するために使用される。メモリアクセスタイプの命令（一般的にはロード／ストアを意味する）については、命令により使用されるべきメモリアドレスが命令内に保持される。ＬＳＵは、命令の処理と命令内に保持されるアドレスの計算とを担う。メモリタイプ命令のアドレスを計算するために単一のＬＳＵが使用され、その結果、ＬＳＵおよび別の実行ユニットは、命令を並列に実行することができ、その結果、メモリアクセスタイプの命令の実行効率が改善され、プロセッサの性能が改善される。
【0144】
本発明のこの実施形態において、少なくとも１つの演算ユニットは更に、算術論理ユニット１０１３Ｄおよびロード／ストアユニットを含んでよい。論理演算ユニットは主に、関連する論理演算を実行するように構成されており、ロード／ストアユニットは、データ読み取り／書き込み演算命令を実行するように構成されている。すなわち、上述のユニットおよびグラフフローユニットは、実行パイプラインステージにあり、ＣＰＵでのデコード後に様々なタイプの計算タスクを共同で完了し、計算タスクは、プロセッサの計算タスクをより効率的に完了するために、並列または直列に実行されてもよいし、部分的に並列に実行され、部分的に直列に実行されてもよい。本発明のこの実施形態では、有向グラフフローアーキテクチャ（Ｇｒａｐｈｆｌｏｗ）をモジュールとしてスーパースカラ中央処理装置に埋め込み、スーパースカラプロセッサコア内の既存の演算ユニットを多重化して、より優れた性能およびより低いエネルギー消費を達成する。
【0145】
考えられる実装において、グラフ計算制御命令は、データ読み取り／書き込み命令を含み、データ読み取り／書き込み命令は、ロード／ストアユニット１０１３Ａ内の読み取り／書き込みアドレスを保持する。グラフフローユニット１０１２は更に、データ読み取り／書き込み命令内のロード／ストアアドレスに基づき、データをロード／ストアユニット１０１３Ａ（ＬＳＵ）から読み取るか、または、データをロード／ストアユニット１０１３Ａ（ＬＳＵ）に書き込むように構成されている。例えば、グラフフローユニット１０１１は、関連するロード（Ｌｏａｄ）命令またはストア（Ｓｔｏｒｅ）命令を使用することにより、グラフ計算に必要な命令またはパラメータなどをロード／ストアユニット１０１３Ａ（ＬＳＵ）から読み取ってもよいし、グラフ計算の実行結果をロード／ストアユニット１０１３Ａ（ＬＳＵ）に書き込んでもよい。ターゲットプログラム内の特定の命令内容に基づき、異なる操作が実行されてよい。ロード／ストアユニット１０１３Ａ（ＬＳＵ）から読み取られるデータは実際のところ、ロード／ストアユニット１０１３Ａによりメモリユニット１０１７から読み取られるデータであることを理解することができる。ロード／ストアユニット１０１３Ａ（ＬＳＵ）に書き込まれるデータは実際のところ、ロード／ストアユニット１０１３Ａに書き込まれた後にロード／ストアユニット１０１３Ａからメモリユニット１０１７に書き込まれるデータである。
【0146】
オプションで、グラフフローユニット１０１１は更に、グラフ計算制御命令に従ってデータをメモリユニット１０１７から直接読み取ってもよいし、実行結果をメモリユニット１０１７に直接書き込んでもよく、これは、実行対象ターゲットプログラム内の特定の命令に依存する。すなわち、グラフフローユニット１０１１は、グラフ計算制御命令に従ってデータをロード／ストアユニット１０１３Ａから取得してよく、データをメモリユニット１０１７から取得してもよく、同様に、グラフ計算制御命令に従ってデータをロード／ストアユニット１０１３Ａに書き込んでよく、データをメモリユニット１０１７に書き込んでもよい。
【0147】
本発明のこの実施形態において、プロセッサコア１０１内のグラフフローユニットは、プロセッサコア１０１内のロード／ストアユニットの機能を多重化し、関連するデータ読み取り／書き込み命令内の読み取り／書き込みアドレスに基づき、データをロード／ストアユニットＬＳＵから読み取るか、または、データをロード／ストアユニットＬＳＵに書き込んでよい。
【0148】
考えられる実装において、少なくとも１つの汎用演算ユニットは更に、浮動小数点ユニットＦＰＵまたはベクトル演算ユニット１０１３Ｃ（ＳＩＭＤ）を含む。グラフ計算タスクは、浮動小数点演算またはベクトル演算を含む。グラフフローユニット１０１２は更に、浮動小数点演算のデータを計算のために浮動小数点ユニットＦＰＵに送信し、およびＦＰＵによりフィードバックされる計算結果を受信するように構成されており、または、ベクトル演算のデータを計算のためにベクトル演算ユニット１０１３Ｃ（ＳＩＭＤ）に送信し、ＳＩＭＤによりフィードバックされる計算結果を受信するように構成されている。
【0149】
浮動小数点ユニット１０１３Ｂ（Ｆｌｏａｔｉｎｇ Ｐｏｉｎｔ Ｕｎｉｔ、ＦＰＵ）は主に、浮動小数点演算および高精度整数演算を担う。浮動小数点演算能力は、ＣＰＵのマルチメディア関連アプリケーション、オーディオ／ビデオのエンコードおよびデコード、並びに画像処理／３Ｄグラフィックス処理に関連する重要な指標であり、ＣＰＵの流体力学および量子力学などの科学計算性能にも影響を及ぼす。
【0150】
単一命令多重データ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａｔａ、ＳＩＭＤ）は、ベクトル演算ユニット１０１３Ｃと呼ばれる場合もあり、データレベルの並列処理を実装するための技術である。ベクトル演算ユニット１０１３Ｃは、プロセッサのスループットを増やすために、単一の命令で複数の演算を同時に実行する。すなわち、１つのベクトル命令を使用して一群のデータ操作を開始し、データロード、記憶、およびデータ計算をパイプラインの形で実行する。これは、マルチメディア、ビッグデータ、および人工知能などの、粒度が細かい同種の独立したデータ操作が多数ある適用シナリオに適用可能である。
【0151】
上述の説明に基づき、すなわち、グラフフローユニット１０１２（ＧＦＵ）のロード／ストアが、プロセッサ１０内のロード／ストアユニット１０１３Ａ（ＬＳＵ）を多重化してよく、浮動小数点演算および複素ベクトル演算が、ＦＰＵおよびＳＩＭＤの演算ロジックを多重化する。このように、ＧＦＵ内の計算ロジックが繰り返し実装されるのを防止し、多数のハードウェア領域を削減し、通常の演算からグラフ演算への切り替えの遅延を削減する。
【0152】
本発明のこの実施形態において、本発明のこの実施形態における汎用演算ユニットは更に、浮動小数点ユニットＦＰＵおよび／またはベクトル演算ユニット１０１３Ｃ（ＳＩＭＤ）を含んでよい。浮動小数点ユニットは、より高いデータ精度を必要とする浮動小数点演算タスクを実行するように構成されており、ベクトル演算ユニット１０１３Ｃは、単一命令多重データ演算を実行するように構成されてよい。加えて、汎用演算ユニット（幾つかの専用演算ユニットを含む）およびグラフフローユニットは両方とも、実行パイプラインステージにあり、汎用演算ユニットとグラフフローユニットとの間にデータ伝送チャネルがある。従って、グラフ計算タスクを処理するプロセスでは、浮動小数点演算に関連する計算タスクまたは単一命令多重データ計算タスクがある場合、グラフフローユニットは、その計算タスクを、対応するデータ伝送チャネルを通じて演算のために対応する汎用演算ユニットに送信してよく、対応するタイプの演算タスクを処理するために、対応する処理ユニットをグラフフローユニット内に繰り返し設置する必要はない。従って、ハードウェア領域およびオーバヘッドが大幅に削減される。
【0153】
本願におけるプロセッサの上述の構造および機能設計並びにＧｒａｐｈｆｌｏｗの理論計算モデルに基づき、考えられる実装において、本願では、グラフフロー命令セット（Ｇｒａｐｈｆｌｏｗ Ｉｎｓｔｒｕｃｔｉｏｎ－Ｓｅｔ Ａｒｃｈｉｔｅｃｔｕｒｅ、Ｇｒａｐｈｆｌｏｗ ＩＳＡ）内のフロー命令の基本形式、すなわち、本願のグラフ構築ブロック情報に含まれるＮ個の計算ノードの各々の演算方法、およびＮ個の計算ノードの接続およびシーケンス情報を更に定義する。単一の計算ノードにより実行される１つの実行命令の形式は、以下の通り［ＩＤ＋ｏｐｃｏｄｅ＋ｄｅｓｔ０ＩＤ＋ｄｅｓｔ１ＩＤ］と表されてよい。
【0154】
図８は、本発明のある実施形態に係るグラフフロー命令の抽象モデルを示す。対応するシーケンス番号がＩＤである計算ノード上にＩＤベースのフロー命令が配置される。ＩＤの範囲は、［０、Ｎ－１］であり、Ｎは、Ｇｒａｐｈｆｌｏｗ内のノードの総数である。１つのフロー命令は、１つまたは２つの依存関係を表現してよく、ｄｅｓｔ０ＩＤおよびｄｅｓｔ１ＩＤに結果データが伝送されることを示してよい。
【0155】
本願のグラフアーキテクチャをより良く理解できるよう、本願では、図８に示すように、Ｇｒａｐｈｆｌｏｗの各計算ノードが抽象化される。各抽象計算ノード上には、１つの命令および最大２つの出力が配置されてよい。各計算ノードには、左入力（ｌ）バッファおよび右入力（ｒ）バッファ、オペランド（ｏｐｃｏｄｅ）、並びに２つのターゲットポインタ（ｄｅｓｔ０Ｔおよびｄｅｓｔ１Ｔ。ここで、Ｔは、ターゲット命令の左入力および右入力を表す）がある。Ｎ個のノードが完全に接続されていると仮定されるので、ｄｅｓｔの範囲は、［０、Ｎ－１］であり、従って、任意のノードの出力が指し示し得る、そのノードの左入力（ｌ）バッファおよび右入力（ｒ）バッファを表す。
【0156】
抽象ノード内の（ｏｐｃｏｄｅ、ｄｅｓｔ０Ｔ、ｄｅｓｔ１Ｔ）ビットは、グラフ構築ステージで書き込まれてよいが、実行ステージで読み取り専用としてキュアされる。実行ステージに入ると、左入力および右入力が到着するかどうかを、全てのノードが並列にチェックする必要がある。両方の入力の準備ができている場合は、演算が実行されてよく、次のノードの左出力および右出力に結果が伝送される。入力が到着していない場合は、ノードはアイドル状態にある。
【0157】
例えば、本願では、コードセグメントの変数同士を接続してグラフを形成し、次に、これらの変数を図９に示すように記述することができる。
図９は、本発明のある実施形態に係るデータフローグラフへのコードの抽象化の概略図である。
図９は、本発明のある実施形態に係るデータフローグラフへのコードの抽象化の概略図である。
【0158】
命令のＩＤに基づき、対応する計算ユニット上に命令０、１、２、５、６、および９が配置される。０および５ではＡ［ｉ］のアドレスが計算され、命令１、２、および６ではデータ（ａ＋ｂ）＊（ｃ＋ｄ）が計算される。各命令は、データフローの方向を表す。対応する入力および接続がグラフ構築ステージで構成される。
【0159】
実行ステージでは、計算ノードの入力の準備ができているかどうかを全ての計算ノードが並列にチェックし、その結果、上述のコンパイルは、順次ではなく並行して意味論的に実行される。２ａｄｄ ６ｒとは、「命令２の加算演算の入力２ｌおよび２ｒが両方とも到着すると、加算演算が実行され、命令６の右入力（６ｒ）に演算結果が伝送される」ことを意味する。例えば、９ｓｔとは、「命令９のストア演算の入力９ｌおよび９ｒが両方とも到着すると、ストア演算が実行される」ことを意味する。ストアがデータを別の命令に送信する必要はなく、従って、命令９で宛先が宣言される必要はない。
【0160】
グラフの接続からは、命令間の並列度が明らかである（例えば、命令０、１、および２、並びに命令５および６）と分かる。ハードウェアが行わなければならない唯一のことは、各ノードが必要とする入力が到着するかどうかを並列にチェックすることである。Ｇｒａｐｈｆｌｏｗアーキテクチャがハードウェア依存関係の分析に大量のロジックを必要としないのは、このためである。実行ステージでは、各ノードについて、ノードの入力が到着することを条件として演算が実行され得る。従って、命令のソース情報をフロー命令のコード内に配置する必要はない。各フロー命令の入力は、異なるノードにより動的に入力されてもよいし、別のハードウェアモジュールにより伝送されてもよい。各命令の演算は、別の命令が必要とするデータをその別の命令が上記命令に伝送することを条件として、上記命令がデータを読み取る場所に関わらず実行され得る。命令の入力が到着していない場合は、命令は待機する。従って、Ｇｒａｐｈｆｌｏｗの実行は、アウトオブオーダ方式で伝送され、並行して実行され、各計算ノードの一定数のクロックサイクルは必要ない。従って、Ｇｒａｐｈｆｌｏｗ演算プロセスで任意の時点に割り込まれる場合の、正確なグラフ状態（Ｅｘａｃｔ Ｓｔａｔｅ）はない。しかしながら、各命令の左バッファおよび右バッファにグラフの中間状態が記憶される。従って、中間状態は、メモリに記憶されてよい。
【0161】
図１０は、本発明のある実施形態に係る処理方法の概略フローチャートである。処理方法は、プロセッサに適用され、プロセッサは、プロセッサコアを含む。プロセッサコアは、命令ディスパッチユニット、および命令ディスパッチユニットに接続されたグラフフローユニットおよび少なくとも１つの汎用演算ユニットを含む。加えて、処理方法は、図１から図３における任意のプロセッサと、そのプロセッサを含むデバイス（例えば、携帯電話、コンピュータ、またはサーバ）とに適用可能である。方法は、以下のステップＳ２０１およびステップＳ２０３を含んでよい。
【0162】
ステップＳ２０１：命令ディスパッチユニットは、デコードされた実行対象命令内の汎用計算命令を少なくとも１つの汎用計算ユニットに割り当て、およびデコードされた実行対象命令内のグラフ計算制御命令をグラフフローユニットに割り当て、ここで、汎用計算命令は、汎用計算タスクの実行を命令するために使用され、グラフ計算制御命令は、グラフ計算タスクの実行を命令するために使用される。
【0163】
ステップＳ２０２：少なくとも１つの汎用演算ユニットは、汎用計算命令を実行する。
【0164】
ステップＳ２０３：グラフフローユニットは、グラフ計算制御命令を実行する。
【0165】
考えられる実装において、プロセッサコアは更に、命令フェッチユニットおよび命令デコードユニットを含み、方法は更に、命令フェッチユニットが実行対象ターゲットプログラムを取得する；および命令デコードユニットが、デコードされた実行対象命令を取得するために実行対象ターゲットプログラムをデコードすることを含む。
【0166】
考えられる実装において、プロセッサコアは更に、結果ライトバックユニットを含み、グラフフローユニットおよび汎用演算ユニットは、結果ライトバックユニットに個別に接続される。方法は更に、少なくとも１つの汎用演算ユニットが汎用計算タスクの第１実行結果を結果ライトバックユニットに送信し、ここで、汎用計算タスクの第１実行結果は、汎用計算命令が実行された後に取得される結果である；グラフフローユニットがグラフ計算タスクの第２実行結果を結果ライトバックユニットに送信し、ここで、グラフ計算タスクの第２実行結果は、グラフ計算制御命令が実行された後に取得される結果である；および結果ライトバックユニットが第１実行結果および第２実行結果のうちの一方または両方を命令ディスパッチユニットにライトバックすることを含む。
【0167】
考えられる実装において、プロセッサは更に、メモリユニットを含み、グラフフローユニットは、Ｎ個の計算ノードを含み、グラフ計算制御命令は、グラフ構築開始命令を含み、グラフ構築開始命令は、メモリユニット内のターゲットアドレスを保持し、グラフフローユニットがグラフ計算制御命令を実行することは、グラフフローユニットがグラフ構築開始命令を受信し、およびターゲットアドレスに基づきグラフ構築ブロック情報をメモリユニットから読み取り、ここで、グラフ構築ブロック情報は、Ｎ個の計算ノードの各々の演算方法、およびＮ個の計算ノードの接続およびシーケンス情報を含むことを有する。
【0168】
考えられる実装において、グラフ計算制御命令は、パラメータ受け渡し命令を含み、パラメータ受け渡し命令は、Ｍ個の計算ノードの識別子、およびＭ個の計算ノードの識別子に個別に対応する入力パラメータを保持し、Ｍ個の計算ノードは、Ｎ個のノードのうちの幾つかまたは全てのノードであり、グラフフローユニットがグラフ計算制御命令を実行することは、グラフフローユニットがパラメータ受け渡し命令を受信し、およびＭ個の計算ノードの識別子に個別に対応する入力パラメータをＭ個の計算ノードに個別に入力することを有する。
【0169】
考えられる実装において、Ｎ個の計算ノードの接続およびシーケンス情報は、Ｌ個のエッジに個別に対応するソースノードおよび宛先ノードを含み、グラフフローユニットがグラフ計算制御命令を実行することは、グラフフローユニットが、Ｎ個の計算ノードの各々が必要とする入力パラメータの準備ができているかどうかを監視し、入力パラメータの準備ができているターゲット計算ノードの入力パラメータを、計算のためにターゲット計算ノードに対応する演算方法に入力して計算結果を取得し、およびＬ個のエッジに個別に対応するソースノードおよび宛先ノードに基づき、各エッジに関するソースノードの計算結果を対応する宛先ノードに入力パラメータとして入力することを有する。
【0170】
考えられる実装において、グラフ計算制御命令は、グラフ計算開始命令を含み、グラフフローユニットがグラフ計算タスクの実行結果を取得するためにグラフ計算制御命令を実行することが、グラフ計算開始命令を受信した後、グラフフローユニットが、グラフフローユニットにより読み取られるグラフ構築ブロック情報が、事前に開始されたグラフ構築ブロックのアドレスと一致するかどうかをチェックし、およびＭ個の計算ノード内の入力パラメータが入力されているかどうかを判断し、およびグラフ構築ブロック情報が、事前に開始されたグラフ構築ブロックのアドレスと一致し、且つ、Ｍ個の計算ノード内の入力パラメータが入力されている場合に、グラフ計算タスクの実行を開始することを含む。
【0171】
考えられる実装において、方法は更に、グラフフローユニットがグラフ計算開始命令を受信した後、グラフ計算タスクが完了する前に、命令ディスパッチユニットがプロセッサコアを制御してブロック状態に入らせることを含む。
【0172】
考えられる実装において、方法は更に、命令ディスパッチユニットが実行結果同期命令をグラフフローユニットに送信し、およびグラフフローユニットが実行結果同期命令を受信した後、グラフ計算タスクが完了する前に、プロセッサコアを制御してブロック状態に入らせることを含む。
【0173】
考えられる実装において、方法は更に、グラフフローユニットがグラフ計算タスクを完了した後、命令ディスパッチユニットがプロセッサコアを制御してブロック状態を終了させることを含む。
【0174】
考えられる実装において、プロセッサコアは更に、結果ライトバックユニットを含み、結果ライトバックユニットは、複数のレジスタを含む。グラフフローユニットおよび少なくとも１つの汎用演算ユニットは、結果ライトバックユニットに個別に接続されている。グラフ計算制御命令は、パラメータ復帰命令を含み、パラメータ復帰命令は、Ｋ個の計算ノードの識別子、およびＫ個の計算ノードの識別子に個別に対応するレジスタを保持する。グラフ計算制御命令は、グラフ計算開始命令を含み、グラフフローユニットがグラフ計算タスクの実行結果を取得するためにグラフ計算制御命令を実行することが、グラフフローユニットがＫ個の計算ノードの計算結果を結果ライトバックユニット内の対応するレジスタに個別に送信するよう制御することを含む。
【0175】
考えられる実装において、汎用計算命令は、汎用算術論理命令を含み、少なくとも１つの汎用演算ユニットは、算術論理ユニットＡＬＵを含み、少なくとも１つの汎用演算ユニットが汎用計算命令を実行することは、算術論理ユニットＡＬＵが、命令ディスパッチユニットにより送信される汎用算術論理命令を受信し、および論理演算を実行することを有する。
【0176】
代替的に、考えられる実装において、汎用計算命令は、ロード／ストア命令を含み、少なくとも１つの汎用演算ユニットは、ロード／ストアユニットＬＳＵを含み、少なくとも１つの汎用演算ユニットが汎用計算命令を実行して汎用計算タスクの実行結果を取得することが、ロード／ストアユニットＬＳＵが、命令ディスパッチユニットにより送信されるロード／ストア命令を受信し、およびロード／ストア操作を実行することを含む。
【0177】
考えられる実装において、グラフ計算制御命令は、データ読み取り／書き込み命令を含み、データ読み取り／書き込み命令は、ロード／ストアアドレスを保持する。方法は更に、グラフフローユニットが、データ読み取り／書き込み命令内のロード／ストアアドレスに基づき、データをロード／ストアユニットＬＳＵから読み取るか、または、データをロード／ストアユニットＬＳＵに書き込むことを含む。
【0178】
考えられる実装において、少なくとも１つの汎用演算ユニットは更に、浮動小数点ユニットＦＰＵを含み、グラフ計算タスクは、浮動小数点演算を含む。方法は更に、グラフフローユニットが浮動小数点演算のデータを計算のために浮動小数点ユニットＦＰＵに送信し、およびＦＰＵによりフィードバックされる計算結果を受信することを含む。
【0179】
代替的に、考えられる実装において、少なくとも１つの汎用演算ユニットは更に、ベクトル演算ユニットＳＩＭＤを含み、グラフ計算タスクは、ベクトル演算を含む。方法は更に、グラフフローユニットがベクトル演算のデータを計算のためにベクトル演算ユニットＳＩＭＤに送信し、およびＳＩＭＤによりフィードバックされる計算結果を受信することを含む。
【0180】
【0181】
本発明のある実施形態は更に、コンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体は、プログラムを記憶してよく、プログラムがプロセッサにより実行されると、プロセッサは、上述の方法の実施形態のいずれか１つで説明するステップのうちの幾つかまたは全てを実行することが可能であってよい。
【0182】
本発明のある実施形態は更に、コンピュータプログラムを提供する。コンピュータプログラムは、命令を含み、コンピュータプログラムがマルチコアプロセッサにより実行されると、プロセッサは、上述の方法の実施形態のいずれか１つで説明するステップのうちの幾つかまたは全てを実行することが可能であってよい。
【0183】
上述の実施形態において、各実施形態の説明にはそれぞれの着目点がある。ある実施形態で詳細に説明しない部分については、他の実施形態における関連説明を参照してよい。
【0184】
なお、説明を簡潔にするために、上述の方法の実施形態は、一連の動作として表される。しかしながら、本願によれば幾つかのステップが他の順序でまたは同時に実行され得るので、説明されている動作の順序に本願が限定されないことを、当業者は理解すべきである。この明細書で説明する実施形態が全て好ましい実施形態に属しており、含まれる動作およびモジュールが必ずしも本願に必要であるとは限らないことを、当業者は更に理解すべきである。
【0185】
本願で提供する幾つかの実施形態では、開示されている装置が他の方式で実装され得ることを理解されたい。例えば、説明されている装置の実施形態は、例に過ぎない。例えば、ユニットへの分割は論理的な機能分割に過ぎず、実際の実装では他の分割であってよい。例えば、複数のユニットまたはコンポーネントを組み合わせるかまたは別のシステムに統合してもよいし、幾つかの特徴を無視するかまたは実行しなくてもよい。加えて、表示または説明されている相互結合もしくは直接結合または通信接続は、幾つかのインタフェースを通じて実装されてよい。装置間またはユニット間の間接結合または通信接続は、電子的な形または他の形で実装されてよい。
【0186】
別個の部分として説明する上述のユニットは、物理的に分離していてもしていなくてもよく、ユニットとして表示する部分は、物理的なユニットであってもなくてもよいし、１つの位置に位置付けられてもよいし、複数のネットワークユニット上に分配されてもよい。実施形態の解決策の目的を達成するための実際の要件に基づき、これらのユニットのうちの幾つかまたは全てが選択されてよい。
【0187】
加えて、本願の実施形態における機能ユニットが１つの処理ユニットに統合されてもよいし、これらのユニットの各々が物理的に単独で存在してもよく、または、２つまたはそれより多くのユニットが１つのユニットに統合される。統合されたユニットは、ハードウェアの形で実装されてもよいし、ソフトウェア機能ユニットの形で実装されてもよい。
【0188】
上述の統合されたユニットがソフトウェア機能ユニットの形で実装され、独立した製品として販売または使用される場合は、統合されたユニットは、コンピュータ可読記憶媒体に記憶されてよい。そのような理解に基づき、本願の技術的解決策は本質的に、または、先行技術に寄与する部分は、または技術的解決策のうちの全てもしくは幾つかが、ソフトウェア製品の形で実装されてよい。コンピュータソフトウェア製品は、記憶媒体に記憶され、コンピュータデバイス（パーソナルコンピュータ、サーバ、またはネットワークデバイスなどであってよく、具体的にはコンピュータデバイス内のプロセッサであってよい）に、本願の実施形態で説明する方法のステップのうちの全てまたは幾つかを実行するよう命令するための幾つかの命令を含む。上述の記憶媒体は、ＵＳＢフラッシュドライブ、リムーバブルハードディスク、磁気ディスク、光ディスク、リードオンリメモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、略してＲＯＭ）、またはランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、略してＲＡＭ）などの、プログラムコードを記憶することができる任意の媒体を含んでよい。
【0189】
上述の実施形態は、本願の技術的解決策の説明を意図しているに過ぎず、本願の限定を意図しているわけではない。上述の実施形態を参照しながら本願が詳細に説明されているが、本願の実施形態の技術的解決策の趣旨および範囲から逸脱することなく、上述の実施形態で説明した技術的解決策に対する修正、または、その幾つかの技術的特徴に対する同等の置き換えを依然として行い得ることを、当業者は理解すべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【国際調査報告】