知財求人 - 知財ポータルサイト「IP Force」
▶ テクノロジーズ インフィニティキュー アイエヌシー．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-06-30
(54)【発明の名称】在来型の電子回路を用いた室温での量子アナログ計算
(51)【国際特許分類】
G06N 10/20 20220101AFI20230623BHJP
【ＦＩ】
G06N10/20
【審査請求】未請求
【予備審査請求】有
(21)【出願番号】P 2022573663
(86)(22)【出願日】2021-05-28
(85)【翻訳文提出日】2023-01-30
(86)【国際出願番号】 CA2021050723
(87)【国際公開番号】W WO2021237362
(87)【国際公開日】2021-12-02
(31)【優先権主張番号】63/032,426
(32)【優先日】2020-05-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】522464470
【氏名又は名称】テクノロジーズ インフィニティキュー アイエヌシー．
【氏名又は名称原語表記】ＴＥＣＨＮＯＬＯＧＩＥＳ ＩＮＦＩＮＩＴＹＱ ＩＮＣ．
(74)【代理人】
【識別番号】110001999
【氏名又は名称】弁理士法人はなぶさ特許商標事務所
(72)【発明者】
【氏名】セリエ，ジーン－マイケル
(72)【発明者】
【氏名】カパノヴァ，クリスティナ
(57)【要約】
集積回路、及び量子アナログ計算を実行するように集積回路を動作させる方法である。集積回路は、互いに接続された複数の量子ビットを含み、複数の量子ビットの各量子ビットは、抵抗、インダクタ、キャパシタ、及びスイッチを含み、ＣＭＯＳ素子を用いて実装可能であり、量子ビットは、室温での量子動作のアナログを提供するホップフィールドネットワークなどの接続性トポロジーに従って、互いに接続されている。
【特許請求の範囲】
【請求項1】
量子アナログ計算のための集積回路であって、互いに接続された複数の量子ビットを含み、該複数の量子ビットの各量子ビットは、抵抗、インダクタ、キャパシタ、及びスイッチを含み、
前記量子ビットが、室温での量子挙動のアナログを提供する接続性トポロジーに従って互いに接続されていることを特徴とする集積回路。
【請求項2】
前記接続性トポロジーは、ホップフィールドネットワークであることを特徴とする請求項１記載の集積回路。
【請求項3】
前記ホップフィールドネットワークの各量子ビットは、前記ホップフィールドネットワークの他の全ての量子ビットと接続されていることを特徴とする請求項２記載の集積回路。
【請求項4】
前記量子ビットは、インダクタ及びキャパシタのうちの少なくとも１つを用いて互いに接続されていることを特徴とする請求項１から３のいずれか１項記載の集積回路。
【請求項5】
各量子ビットは、金属酸化膜半導体（ＣＭＯＳ）を含むことを特徴とする請求項１から４のいずれか１項記載の集積回路。
【請求項6】
前記量子ビットは、室温で動作することを特徴とする請求項１から５のいずれか１項記載の集積回路。
【請求項7】
前記量子ビットは、摂氏０～３０℃の間の温度で動作することを特徴とする請求項６記載の集積回路。
【請求項8】
前記複数の量子ビットの各量子ビットは、第１の直列回路に接続された第１の抵抗、電圧源、第１のインダクタ、第１のキャパシタ、及びシャントキャパシタを含み、該シャントキャパシタが、一方側に第１のノードを有すると共に他方側に第２のノードを有し、
更に、直列に接続されて第２の直列を形成するスイッチ、第２の抵抗、第２のインダクタ、及び第２のキャパシタを含み、前記第２の直列が、前記第１のノード及び前記第２のノードにおいて前記シャントキャパシタと並列に接続されていることを特徴とする請求項１から７のいずれか１項記載の集積回路。
【請求項9】
前記電圧源は、各量子ビットに特定の初期状態を設定するように制御されることを特徴とする請求項８記載の集積回路。
【請求項10】
前記集積回路は、安定状態に達するように動作可能であり、前記集積回路は、計算を実行するために、現在の状態に関連する各量子ビットの電圧を判定するために各量子ビット上の電圧を測定することを特徴とする請求項９記載の集積回路。
【請求項11】
全対全トポロジーである接続性トポロジーに従って互いに接続される複数の量子ビットを提供して接続することであって、前記複数の量子ビットの各量子ビットが、原子量子ビットに相当するように抵抗、インダクタ、キャパシタ、及びスイッチを含むこと、前記複数の量子ビットの各量子の初期電圧を設定すること、及び、
所定の問題に対する解を表す最終状態に達するように、前記複数の量子ビットを室温で動作させ、更に、量子アナログ計算を実行して前記解を求めるために、前記複数の量子ビットの各々に関連付けられた電圧を測定すること、を含むことを特徴とする方法。
【請求項12】
更に、前記接続性トポロジーによって前記量子ビットを接続するために使用される増幅器を動作させること、を含むことを特徴とする請求項１１記載の方法。
【請求項13】
前記接続性トポロジーに従って前記複数の量子ビットを接続することは、抵抗及びキャパシタで構築されたホップフィールドネットワークに従って、前記複数の量子ビットを接続することを含むことを特徴とする請求項１２記載の方法。
【請求項14】
前記ホップフィールドネットワークの各量子ビットは、前記ホップフィールドネットワークの他の全ての量子ビットに接続されることを特徴とする請求項１３記載の方法。
【請求項15】
複数の量子ビットを提供して接続することは、インダクタ及びキャパシタのうちの少なくとも１つを使用して、各量子ビットを前記複数の量子ビットの他の全ての量子ビットに接続することを含むことを特徴とする請求項１１から１４のいずれか１項記載の方法。
【請求項16】
各量子ビットは、金属酸化膜半導体（ＣＭＯＳ）を含むことを特徴とする請求項１１から１５のいずれか１項記載の方法。
【請求項17】
前記量子ビットは、摂氏０～３０℃の間の温度で動作することを特徴とする請求項１１から１６のいずれか１項記載の方法。
【請求項18】
各量子ビットが複数の他の量子ビットに接続され、全ての量子ビットが計算に参加して、いずれの量子ビットもエラー訂正に使用されないことを特徴とする請求項１１から１７のいずれか１項記載の方法。【発明の詳細な説明】
【技術分野】
【0001】
（関連出願との相互参照）
本出願は、２０２０年５月２９日に出願された米国仮特許出願６３／０３２，４２６の優先権又は利益を主張するものであり、その明細書は、参照によりその全体が本明細書に組み込まれるものとする。
本出願は、２０２０年５月２９日に出願された米国仮特許出願６３／０３２，４２６の優先権又は利益を主張するものであり、その明細書は、参照によりその全体が本明細書に組み込まれるものとする。
【背景技術】
【0002】
（ａ）分野
開示された主題は、概して量子計算デバイスに関するものである。より具体的には、特定の量子効果を利用することによって計算を実行するために室温で動作する、アナログ電子デバイスを含む量子アナログデバイスに関するものである。
開示された主題は、概して量子計算デバイスに関するものである。より具体的には、特定の量子効果を利用することによって計算を実行するために室温で動作する、アナログ電子デバイスを含む量子アナログデバイスに関するものである。
【0003】
（ｂ）関連する先行技術
量子計算
量子力学は、高分子、半導体、超流動体、超伝導体など、様々な分野で応用され、理解を深めることに成功した。１９８２年、リチャード・ファインマンは、古典的なフォンノイマン構造では量子力学的効果を効率的にシミュレーションできないものがあることを指摘した（参考文献１参照）。これをきっかけに、量子効果を利用すればより効率的に計算できることを提案し、量子コンピュータを実現した（参考文献２参照）。ファインマン（参考文献１参照）、マニン（参考文献２参照）、ポープル（参考文献３参照）、コーン（参考文献４参照）、ドイチュ（参考文献５参照）などは、量子力学のシミュレーションをフォンノイマンコンピュータで行うには、問題の大きさに比例してハードウェアリソースが指数関数的に増大し、特定の問題はシミュレーションが不可能であることを伝えている。しかし、量子コンピュータを使えば、その問題を回避できる可能性がある。非常に一般的な意味において、量子計算では、量子効果を利用して計算相関を検査し、効果的な干渉を介して正しい答えに到達することによって、問題を解決しようとするものである。
量子計算
量子力学は、高分子、半導体、超流動体、超伝導体など、様々な分野で応用され、理解を深めることに成功した。１９８２年、リチャード・ファインマンは、古典的なフォンノイマン構造では量子力学的効果を効率的にシミュレーションできないものがあることを指摘した（参考文献１参照）。これをきっかけに、量子効果を利用すればより効率的に計算できることを提案し、量子コンピュータを実現した（参考文献２参照）。ファインマン（参考文献１参照）、マニン（参考文献２参照）、ポープル（参考文献３参照）、コーン（参考文献４参照）、ドイチュ（参考文献５参照）などは、量子力学のシミュレーションをフォンノイマンコンピュータで行うには、問題の大きさに比例してハードウェアリソースが指数関数的に増大し、特定の問題はシミュレーションが不可能であることを伝えている。しかし、量子コンピュータを使えば、その問題を回避できる可能性がある。非常に一般的な意味において、量子計算では、量子効果を利用して計算相関を検査し、効果的な干渉を介して正しい答えに到達することによって、問題を解決しようとするものである。
【0004】
いくつかの量子計算パラダイムが導入されており、それらは異なる利点及び欠点を伴っている。最も広く知られているのは、古典的なコンピュータの２値論理ゲートに類似したゲートパラダイムである。量子情報は量子ゲートによって処理され、複雑な回路を実装することで実用的な機能を実現し、古典的な計算に比べて驚異的な優位性を持つことが期待されている。しかし、量子計算を実現する方法はゲートだけではない。断熱的量子計算（参考文献２３参照）では、計算を、基底状態を容易に構成できる初期ハミルトニアンから開始する。このハミルトニアンは、徐々に変化して最終的なハミルトニアンになり、その基底状態には計算問題の解が含まれている。断熱モデルは、ゆっくりと変化する制御エラーに対する耐性により、このアーキテクチャがある種の固有の耐故障性を有する可能性があるという理論に基づいて追求されている（参考文献２４、２５、２６参照）。更に、例えばノイズのない量子ビットが開発されれば、エネルギーギャップが環境との浮遊結合によるノイズに対して固有の耐性を持つ可能性もある（参考文献２５参照）。断熱的量子計算が回路ベースのアプローチと同じくらい強力であることは理論的に示されているが、（ゲートパラダイムと同様に）追加の物理量子ビットの点で大きなコストを伴う。
【0005】
上述したアーキテクチャは、量子ビットとして機能する様々な物理的オブジェクトで実現することができる（参考文献３６参照）。例としては、捕捉イオン（参考文献３７参照）、量子ドット、キャビティＱＥＤ（参考文献３８参照）、中性原子、多くの電子が移動する超伝導電気回路（参考文献３９参照）、液体及び固体状の核磁気共鳴体（参考文献４０参照）などがある。
【0006】
実用的な量子計算の実現は、より優れた（ノイズのない）量子ビットの開発、より優れたインターコネクトの開発、制御の改善、及びエラー訂正に依存している。エラー訂正は、以下のような３つの主要な仮定を含む閾値定理によって支配される：１）エラーは（量子ビット、ゲート、測定値で）独立して発生し、空間的や時間的な相関はない；２）物理的な量子ビットに対して同時に多くのゲートを実行できる；３）量子ビットが増えても、発生したエラーより速く除去できるように、量子エラー訂正アルゴリズムによりノイズをある閾値以下に抑え、これにより量子コンピュータが完全な量子システムを模倣する道を開く。その結果、小数点以下数百桁の正確な計算ができるようになる。このような数字を効率的に扱えるようになるため（デジタルコンピュータでは、ある桁以上の数字は扱えない）、デジタルコンピュータでは手に負えない問題も、量子コンピュータなら理論的に解決できるようになる。現時点では、このような耐故障性のある量子コンピュータは実現されていない。
【発明の概要】
【0007】
第１の態様によれば、量子アナログ計算デバイス、或いは量子アナログ計算のための集積回路が提供され、この集積回路は、互いに接続された複数の量子ビットを含み、これら複数の量子ビットの各量子ビットが、抵抗、インダクタ、キャパシタ、及びスイッチを含み、量子ビットが、室温での量子動作のアナログ（analog）を提供する接続性トポロジーに従って互いに接続されている。
【0008】
実施形態によれば、接続性トポロジーがホップフィールドネットワークである。
【0009】
実施形態によれば、ホップフィールドネットワークの各量子ビットは、ホップフィールドネットワークの他の全ての量子ビットに接続される。
【0010】
実施形態によれば、量子ビットは、インダクタ及びキャパシタのうちの少なくとも１つを使用して互いに接続される。
【0011】
実施形態によれば、各量子ビットは、金属酸化物半導体（ＣＭＯＳ）を含む。
【0012】
実施形態によれば、量子ビットは室温で動作する。
【0013】
実施形態によれば、量子ビットは、０～３０℃の間の温度で動作する。
【0014】
実施形態によれば、複数の量子ビットの各量子ビットは、第１の直列回路に接続された第１の抵抗、電圧源、第１のインダクタ、第１のキャパシタ、及びシャントキャパシタを含み、シャントキャパシタが、一方側に第１のノードを有すると共に他方側に第２のノードを有し、更に複数の量子ビットの各量子ビットは、直列に接続されて第２の直列を形成するスイッチ、第２の抵抗、第２のインダクタ、及び第２のキャパシタを含み、第２の直列が、第１のノード及び第２のノードにおいてシャントキャパシタと並列に接続されている。
【0015】
実施形態によれば、電圧源は、各量子ビットを特定の初期状態で設定するように制御される。
【0016】
実施形態によれば、集積回路は、安定状態に達するように動作可能であり、集積回路は、計算を実行するために、現在の状態に関連する各量子ビットの電圧を判定（determine）するために各量子ビット上の電圧を測定する。
【0017】
別の態様によれば、以下のステップを含む方法が提供される：
全対全トポロジー（all-to-all topology）である接続性トポロジーに従って互いに接続される複数の量子ビットを提供し、接続するステップであって、複数の量子ビットの各量子ビットが、原子量子ビットに相当するように抵抗、インダクタ、キャパシタ、及びスイッチを含むステップ；
複数の量子ビットの各量子ビットの初期電圧を設定するステップ；及び、
所定の問題に対する解を表す最終状態に達するように、複数の量子ビットを室温で動作させ、更に、量子アナログ計算を実行して解を決定するために、複数の量子ビットの各々の関連する電圧を測定するステップ。
全対全トポロジー（all-to-all topology）である接続性トポロジーに従って互いに接続される複数の量子ビットを提供し、接続するステップであって、複数の量子ビットの各量子ビットが、原子量子ビットに相当するように抵抗、インダクタ、キャパシタ、及びスイッチを含むステップ；
複数の量子ビットの各量子ビットの初期電圧を設定するステップ；及び、
所定の問題に対する解を表す最終状態に達するように、複数の量子ビットを室温で動作させ、更に、量子アナログ計算を実行して解を決定するために、複数の量子ビットの各々の関連する電圧を測定するステップ。
【0018】
実施形態によれば、接続性トポロジーによって量子ビットを接続するために使用される増幅器を動作させるステップが、更に提供される。
【0019】
実施形態によれば、接続性トポロジーに従って複数の量子ビットを接続することは、抵抗及びキャパシタで構築されたホップフィールドネットワークに従って複数の量子ビットを接続することを含む。
【0020】
実施形態によれば、ホップフィールドネットワークの各量子ビットは、ホップフィールドネットワークの他の全ての量子ビットに接続される。
【0021】
実施形態によれば、複数の量子ビットを提供し、接続することは、インダクタ及びキャパシタのうちの少なくとも１つを使用して、各量子ビットを複数の量子ビットの他の全ての量子ビットに接続することを含む。
【0022】
実施形態によれば、各量子ビットは、金属酸化物半導体（ＣＭＯＳ）を含む。
【0023】
実施形態によれば、量子ビットは、０～３０℃の間の温度で動作される。
【0024】
実施形態によれば、各量子ビットは複数の他の量子ビットに接続され、全ての量子ビットが計算に参加することで、いずれの量子ビットもエラー訂正のために使用されないようにする。
【図面の簡単な説明】
【0025】
本開示の更なる特徴及び利点は、添付の図面と組み合わせて利用される以下の詳細な説明から明らかになるであろう。
【0026】
【図1】本発明の実施形態による、電磁誘導透過（ＥＩＴ）に対する古典的な回路類似形を提供するために使用される回路を示す模式図である。
【0027】
【図2】本発明の実施形態による、４レベルの原子システムをモデル化するために使用される結合ＲＬＣ回路を示す模式図であり、Ｒ１、２、３が抵抗、Ｃ１、２、３がキャパシタ、Ｌ１、２、３がインダクタ、及びＶＳ１、Ｓ２が交流電圧源であって、キャパシタＣがループ１－３と２－３との間で共有されている。
【0028】
【図3】本発明の実施形態による、それらの間で完全に接続されている量子ビット（緑色、ネットワークグラフの左半分）と、結合（ゲート）を介して全ての量子ビットに接続されているアンシラ（ancilla）（赤色、ネットワークグラフの右半分）との、ネットワークを示す模式図である。
【0029】
【図4】本発明の実施形態による、高速増幅器を有する、式１０（以下で更に説明）に対応する電気回路を示す模式図である。
【0030】
【図5】本発明の実施形態による、ニューロン出力が任意のニューロンの入力に接続可能な、電気部品で神経回路をモデル化した電気回路を示す模式図である（この場合の黒い四角は出力と入力との間の抵抗接続を表し、増幅器の円は抑制接続からの接続を表す）。
【0031】
【図6】本発明の実施形態による、４ビットアナログデジタル変換器（ＡＤＣ）計算ネットワークを具現化する電気回路を示す模式図であって、入力がアナログであり、入力のデジタル表現がＶ３、Ｖ２、Ｖ１、Ｖ０であって出力アンプ電圧から２値として遂行される。
【0032】
【図7】先行技術による、セルごとに８つの量子ビットを有するユニットセルのＮ×Ｎグリッドを含むＤ－Ｗａｖｅによって作成されたキメラグラフを示す模式図であり、セル内で完全に相互接続され、４つの他の量子ビットに縦方向に結合している。
【0033】
【図8】先行技術による、ＩＢＭによるＱ５結合マップを示す模式図である。
【0034】
【図9】本発明の実施形態による、抵抗、キャパシタ、インダクタ、及びスイッチの組み合わせを含む、電子半導体ベースの量子ビット、すなわち「ＣＭＯＳ量子ビット」を示す模式図である。
【0035】
【図10】本発明の実施形態による、実行時に、量子アナログ計算を実行するネットワークに従った接続性トポロジーで一緒に接続された、ＣＭＯＳ量子ビットを示す模式図である。
【0036】
【図11】本発明の実施形態による、抵抗、キャパシタ、インダクタ、及びスイッチの組み合わせを含む、電子半導体ベースの量子ビット、すなわち「ＣＭＯＳ量子ビット」を動作させて、量子アナログ計算を実行するための方法を示すフローチャートである。
【0037】
【図12】本発明の実施形態による、接続性トポロジーに従って接続された電子半導体ベースの量子ビット、すなわち「ＣＭＯＳ量子ビット」を動作させる方法を示すフローチャートである。
【0038】
【図13A】本発明の実施形態による、ポンプレーザーを表す回路、及びそのフーリエ変換の、異なる値に対するシミュレーション又は実験中に観察された、ラビ発振のシミュレーション及び実験結果の比較を示すグラフである。
【図13B】本発明の実施形態による、ポンプレーザーを表す回路、及びそのフーリエ変換の、異なる値に対するシミュレーション又は実験中に観察された、ラビ発振のシミュレーション及び実験結果の比較を示すグラフである。
【0039】
【0040】
【図14A】本発明の実施形態に従って動作するデバイスと、「通常」のコンピュータ上で最急降下法を使用するベンチマークとの間の、「都市」の数が増加する巡回セールスマン問題を実行する時間の比較を示すグラフである。
【図14B】本発明の実施形態に従って動作するデバイスと、「通常」のコンピュータ上で最急降下法を使用するベンチマークとの間の、「都市」の数が増加する巡回セールスマン問題を実行する時間の比較を示すグラフである。
【0041】
【図15】本発明の実施形態に従って動作するデバイスと、「通常」のコンピュータ上で古典的な確率最適化法を用いるベンチマークとの間の、プライスポイントの数が増加するブラックショールズモデルを解く時間の比較を示すグラフである。
【0042】
【0043】
添付の図面全体を通して、同様の特徴は同様の参照符号で識別されることに留意されたい。
【発明を実施するための形態】
【0044】
アナログ計算
アナログ計算とは、計算装置における物理的プロセスと、モデル化／記述しているシステムにおける物理的プロセスとの間の、類似性又は系統的な関係を示す。従って、アナログコンピュータは、それが記述するために設定された特定のシステムの類似物である（参考文献３４、３５参照）。例えば、電圧、電流、コンダクタンスのような電気量は、油圧システムの流体圧力、流量、パイプ径のアナログとして使用することができる。別の言い方をすれば、アナログデバイスの物理量は、研究対象のシステムの物理量と同じ数学的法則に従う。アナログコンピュータのダイナミクスは通常、元のシステムのダイナミクスと完全に一致するが（参考文献３６参照）、異なる装置又はシステムが、必ずしも物理的な類似性を持たずに互いの類似物となり得ることも事実である（参考文献３４参照）。
アナログ計算とは、計算装置における物理的プロセスと、モデル化／記述しているシステムにおける物理的プロセスとの間の、類似性又は系統的な関係を示す。従って、アナログコンピュータは、それが記述するために設定された特定のシステムの類似物である（参考文献３４、３５参照）。例えば、電圧、電流、コンダクタンスのような電気量は、油圧システムの流体圧力、流量、パイプ径のアナログとして使用することができる。別の言い方をすれば、アナログデバイスの物理量は、研究対象のシステムの物理量と同じ数学的法則に従う。アナログコンピュータのダイナミクスは通常、元のシステムのダイナミクスと完全に一致するが（参考文献３６参照）、異なる装置又はシステムが、必ずしも物理的な類似性を持たずに互いの類似物となり得ることも事実である（参考文献３４参照）。
【0045】
アナログコンピュータでは、デジタルコンピュータのように数の操作によって動作するのではなく、数は物理的パラメータの測定の結果として現れる。アナログコンピュータは、与えられた問題をコード化するために、システムの連続的に調整可能な数量（quantities）を使用する。アナログコンピュータの電圧波形の時間展開は、与えられた問題の解を符号化したものである。電子部品（物理デバイス）は、これらの信号のような物理量を和算、乗算、積分するために使用される。これらの部品は、アナログコンピュータの電圧が、元の物理変数と同じ数式で関係付けられるように接続されている。アナログシステムの基本的な構成要素には、増幅器、ポテンショメーター、乗算器、及びファンクションジェネレーターなどがあり、これらを介して加算、減算、乗算、除算、積分などの数学的演算を実行することができる。アナログシステムの利点の１つは、検討中の物理的なシステムに応じて、これらの部品を様々な方法で接続できることである。アナログ計算の普及につながる重要な技術開発は、加算、減算、積分、微分などの数学的演算を電子的に実行できる交流及び直流オペアンプであった。
【0046】
アナログコンピュータでの計算を評価するために、正確さ（accuracy）及び精度（precision）の２つの主要な考慮事項が用いられた。正確さは、シミュレーションとシミュレーションされている一次システムとの間の関係、又は別の言い方をすれば、計算結果と数学的に正しい結果との間の関係に関連する。一方、精度は、より厳格な概念で、演算装置の品質を指し、一般的には分解能（動作の質）と安定性（ドリフトの少なさ）とに依存する。従って、０．０１％の精度とは、それなりに長い期間、結果が表示値の０．０１％以内に収まることを意味する。アナログデバイスを比較する場合、通常、精度は表現可能な最大値と最小値との差で表現される。正確さや精度には複数の要因が影響する。これらの要因には、物理プロセスの選択、機械のセットアップ、更に物理的影響（負荷、漏れ、その他の損失）、つまり機械を構成するために使用する抵抗やキャパシタなどの部品の品質が含まれる。ノイズも同様にシステムに影響を与え、外因性（周囲の放射線など）だけでなく内因性（熱ノイズなど）の場合もある。アナログコンピュータには、速度、固有の自然並列性、及び小型化など、いくつかの利点がある。これらの利点は、アナログ計算がそれを実現する物理プロセスに近いという事実に由来している。原理的には、数学的に記述された任意の物理的プロセスを、アナログ計算に使用することができる。
【0047】
アナログコンピュータは、デジタル時代に先駆けて長い歴史を持ち、広範な様々な分野に応用されてきた。過去５０年間は、デジタル計算が支配的なパラダイムであったが、ムーアの法則の減速に伴い、アナログメモリ（参考文献３７参照）、ニューロモーフィックフォトニクス（参考文献３８、３９参照）、光コプロセッサ（参考文献４０参照）、及びデジタルプロセッサよりも複雑なタスクに効率的に取り組む量子計算など、いくつかの非フォンノイマンのハードウェアアーキテクチャが出現している。
【0048】
量子計算の分野では、２００１年にＤ．フェリーによって興味深い視点が提起され、スピードアップのための並列アナログ計算の使用の役割が議論された。Ferryは、アナログ量としての量子ビットを検証し、あるプロセスでは、本当のスピードアップはアナログ量と利点から来るものであり、「量子力学の使用からではない」ことを示した。キッシュは、同じ論文からヒントを得て、アナログ回路を用いたヒルベルト空間計算による量子計算アプローチを提案し（参考文献４２参照）、このアプローチを彼はヒルベルト空間アナログ（ＨＳＡ）コンピュータと呼んでいる。
【0049】
アナログコンピュータは、一次的な物理システムに関して数学的問題を解くために使用されるデバイスと定義されている。これは、計算系と一次（物理）系との双方が、同じ又は関連する数学的構造を有するためである。実用的な観点からは、ある種のアナログシステムが他のシステムより適しているとしても、原理的には、一次システムと同じ方程式に従う限り、どんな物理システムでも使用することができる。アナログ装置は、アナログ装置が物理現象を直接利用して計算するため、量子力学の数学の様々な側面を明確に示すために使用することができるのである。この考え方は、計算された確率が指数関数的に複雑になる問題を、シミュレーションされた確率が多項式的に複雑になる問題に還元できることを示した、ファインマンも支持していた。従って、ＮＰ完全問題の場合、数学的記述が特定のＮＰ問題の数学的記述に対応するような物理システムを作ることができる。そして、そのような物理システムは、対応するＮＰ完全問題のシミュレーションが可能な適切なアナログ装置によって実現することができる。量子計算が注目されている理由は、量子確率の物理的シミュレーションに基づくアナログ的な性質にある。
【0050】
計算の性質と、アナログ計算装置の観点から実現される物理システム間の類似性を考慮し、本明細書では、量子アナログ計算と呼ばれる、計算を実行する新しい方法を提案する。これは２つの点でアナログである。１つ目は、量子システムとのアナロジー（analogy）に依存することである（すなわち、上述のように、計算配置はモデル化される「実際」のシステムと同じ挙動をする）。２つ目は、アナログ電子回路の採用である。実用的な用語では、これは、量子計算を実行するために実際の原子又は分子（これは極めて敏感である）を扱う代わりに、基本的な電子素子（例えばＣＭＯＳベース）に基づくアナログ回路を使用して、いくつかの量子計算機能を実現することができることを意味する。
【0051】
以下に、従来の電子機器を用いて量子アナログ計算（限定するものではないが、量子アニーリングなどのタスクを含む）を実行するための方法を説明する。以下の基本要素、すなわち抵抗、キャパシタ、インダクタ、及びスイッチ、或いはそれらの等価物を有する、従来型電子計算構造（量子ビット）の各々は、室温で動作可能であり、以下、「ＣＭＯＳ量子ビット」と称される。なお、商標として「Ｑｓｉｓｔｏｒ」という商品名を使用することがある。これらのＣＭＯＳ量子ビットは、更に後述する特定の方法（接続トポロジー）で互いに接続される。より特別には、これは、従来の電子回路を通して設計され、制御される量子ビットを含むＣＭＯＳチップであり得る。
【0052】
全対全接続性によって接続されたアナログ回路（量子ビット）は、問題をデバイスのトポロジーにコード化することを可能にする。計算は、定常領域に達するまで進行する。定常領域は、問題の解を表す。実施形態によれば、そして以下に更に詳述するように、量子ビットは、そのようなタスクを実行するためにホップフィールドネットワークに従って接続され得る。
【0053】
例えば、図１４は、ＣＭＯＳ量子ビットのような量子ビットが、実行時に、本発明の実施形態に従って、量子アナログ計算を実行するネットワークに従う接続トポロジーで、一緒に接続されることを示す模式図である。一方の側の各量子ビットは、他方の側の各量子ビットに接続されるが、これは非限定的な表現である。円のような他の表現も可能であろう。実施形態によれば、接続のトポロジーは、全ての量子ビットが計算に参加することによって、全対全接続性を実装する。
【0054】
従来の電子装置を使用するので、接続されたＣＭＯＳ量子ビットは、集積回路デバイスとして、室温で動作可能である。実施形態によれば、コンピュータが動作する環境の温度である室温は、典型的には－１０℃～４０℃、より具体的には－５℃～３５℃、より具体的には０℃～３０℃、より具体的には１５℃～２５℃の間である。
【0055】
更に、システムの個々の構成要素だけでなく、接続性のタイプにより、システムはいかなるエラー訂正も必要とせず、利用可能な全ての量子ビットが計算プロセスに参加する。また、システムは従来のＣＭＯＳタイプの装置から構築されるので、アーキテクチャは著しいスケーラビリティを可能にし、現在産業界で可能なものよりもシステム内の数千の量子ビットを可能にするが、この数は極低温技術の必要性などの多くの実用的な考慮事項によりまだ限定されており、本明細書に以下に説明するシステムにおいては必要でない。
【0056】
極低温技術の必要性がなく、利用可能な全ての量子ビットが計算プロセスに参加するので（すなわち、エラー訂正のために何も必要ない）、回路及びその環境は、現在利用可能な技術よりもはるかに単純になり、回路の迅速な変更を可能にするという利点を有する。回路の変更は、異なる計算タスクの実行に必要である。これらの回路変更を迅速に行うことは、量子アナログ計算を実行するために本明細書に記載のシステムを使用することの、有利な結果である。
【0057】
ここで、量子ビットのような本発明による量子アナログ計算デバイスが構築される基礎的な側面が説明され、続いて、本発明による、古典的な電子回路を通して特定の量子効果を遂行することが説明される。
【0058】
基礎的な側面
（１．量子ビット－定義）
このセクションでは、基本的な計算構造（量子ビット）の一般的な説明が提供される。古典的な情報処理では、演算がビットを用いて行われる。それらは２状態システムであり、状態は０及び１である。この２値ビットをグループ化することで情報を表現し、それらのビットを操作することで古典的なコンピュータは任意の計算を行うことができる。このように、ビットはオンかオフかのスイッチとして表現することができる。量子システムでは、量子ビットが量子情報の基本要素であり、量子ビットとも呼ばれる。量子ビットは、２次元ベクトル空間の単位ベクトルであり、｜０＞や｜１＞といった特定の基底状態（２つ以上の離散的なエネルギー状態）を表す。
（１．量子ビット－定義）
このセクションでは、基本的な計算構造（量子ビット）の一般的な説明が提供される。古典的な情報処理では、演算がビットを用いて行われる。それらは２状態システムであり、状態は０及び１である。この２値ビットをグループ化することで情報を表現し、それらのビットを操作することで古典的なコンピュータは任意の計算を行うことができる。このように、ビットはオンかオフかのスイッチとして表現することができる。量子システムでは、量子ビットが量子情報の基本要素であり、量子ビットとも呼ばれる。量子ビットは、２次元ベクトル空間の単位ベクトルであり、｜０＞や｜１＞といった特定の基底状態（２つ以上の離散的なエネルギー状態）を表す。
【0059】
０と１の２つの状態を持つことができる古典ビットとは対照的に、量子ビットは、古典版のビット状態に対応する重ね合わせ状態 Ψ＝ｃｏｓ（θ／２）｜０＞＋ｅｉφｓｉｎ（θ／２）｜１＞ にあることができる。量子コンピュータでは、量子ビットは情報の符号化を表し、それらの量子ビットは互いに強い相互作用を必要とする。古典的な情報システムとは異なり、量子ビットは２つの状態に限定されず、任意の重ね合わせ状態を見出すことができる。この重ね合わせ状態を利用して情報処理を行う場合、ある状態を次のように記述することができる。
α及びβは複素数であり、量子ビットは古典的な同等物（ビット）よりも強力になる。
【数1】
【0060】
もう１つの重要な特性はエンタングルメント（entanglement）であり、量子ビットは互いに相互作用し、その相互作用の後、独立した存在でなくなる。例えば、ベル状態は、以下のようなエンタングルメントを記述している。
【数2】
【0061】
｜０１＞又は｜１０＞を観察する確率はゼロであり、｜００＞及び｜１１＞の確率はそれぞれ１／２である。エンタングルメントにより、マルチ量子ビット状態の確率は、個々の確率の積に分離することができない。重要なのは、エンタングルメントが物理的に分離した粒子間で実現できること、そして時間的にも変換や測定によっても保存されることである。
【0062】
量子ビットを介した量子計算の完了には、量子ビットの状態を測定する（読み出す）ことが必要である。この量子ビットの状態が測定されると、量子ビットの量子性は一瞬失われ、基底状態の重ね合わせが｜０＞又は｜１＞のいずれかに分解されることを意味し、つまり、古典的なビットと同じような状態になる。このため、量子コヒーレンスを維持するために、制御と結合との間のトレードオフが自然に発生する。
【0063】
古典的な情報処理の能力は、（特定のパラダイムに依存する）ビットのグループの操作に由来するが、量子計算では、２つ以上の量子ビットを有するシステムにおいて、その利点が明らかになる。これらの量子ビットは、例えば、単一の光子（光の粒子）、単一の原子、或いは単一の電子など、様々な方法で物理的に実現することができる。マルチ量子ビット演算は、超伝導量子ビット（参考文献７、８、９参照）、トラップイオン（参考文献１０、１１、１２参照）、固体スピン（参考文献１３、１４参照）、核スピン（参考文献１５参照）、中性原子（参考文献１６、１７参照）など、様々な実装から導入されている。それらのシステムにおけるコヒーレンス時間は様々で、しばしばそれらのアーキテクチャにとって重大な制限を表す。
【0064】
ピーター・ショールは、量子情報が量子ビットの大きなシステム内でそのエンタングルメントによって冗長に符号化され、量子計算中にエラー訂正を提供する、量子エラー訂正機構を最初に提案した（参考文献２１参照）。その際、既に述べたように、計算を行う物理量子ビットと、エラーが蓄積される前に検出するための、アンシラとして知られる補助量子ビットとの、２種類の量子ビットが必要となる。従って、手元の計算を行う１つの論理量子ビットを操作するために、複数の物理量子ビットを大規模なネットワークで接続する必要がある（参考文献２２参照）。このことは、大規模量子マシンを実現する上で非常に重要な障壁となっている。図３に示すように、Ｎ個の量子ビットに対してＮ２個のアンシラが存在することになり、Ｎ－１個と２Ｎ－３個のカプラ（ゲート）が必要となる。
【0065】
特定のハードウェア及びソフトウェアのエラー訂正機能を必要とする先行技術の量子計算デバイスと比較して、本明細書に記載される実施形態による量子アナログ計算デバイスは、ノイズによる時間の経過と共に蓄積されるエラーを受けないので、いかなるタイプのエラー訂正機能も必要としない。本明細書に記載の量子アナログ計算デバイスは、エラー訂正として機能するための追加の量子ビットを必要とせず、その結果、全対全接続であり得る利用可能な全ての量子ビットが、計算プロセスに参加する。
【0066】
（２．量子２状態システムと特定の古典システムとの間のアナロジー）
今日、我々はシュレディンガー方程式を標準的な量子力学的フォーマリズムとして考えているが、それが古典的な光学的な考えに基づいて開発されたことは注目に値する（参考文献４１参照）。
今日、我々はシュレディンガー方程式を標準的な量子力学的フォーマリズムとして考えているが、それが古典的な光学的な考えに基づいて開発されたことは注目に値する（参考文献４１参照）。
【0067】
実際、科学の歴史を通じて、研究者は、既に知られている対応物の特性を考慮することによって、見慣れない概念、システム、オブジェクト、又は事象に対する洞察を提供するために、アナロジーに依存してきた。量子－古典波（classical wave）アナロジーの場合、２つの効果－１つは量子システムで、もう１つは古典波で、同じ基礎的な物理原理の異なる発現を表す（光子の波動関数は古典電磁場に対応する）（参考文献４２、４３参照）。量子力学の初期に、科学者が電磁気の知識を新興理論に伝えるためにそれらのアナロジーに頼っていたように、今日、古典波における新しい現象の調査において直観を与えるために、量子－波アナロジーが頻繁に使用されている。
【0068】
古典－古典、量子－量子、量子－古典のアナロジーは多数あり、これらは数十年前から物理学界でよく知られ、受け入れられている。現在のセクションでは、特に量子－古典アナロジーに焦点を当てることにする。古典－古典アナロジーは数多く存在する。例えば、力学と電気（参考文献４４参照）、慣性力と電磁力（参考文献４５参照）、一次元媒体の相転移に対応する力学系（参考文献４６参照）などである。同様に、多くの量子－量子アナロジーが存在する。ある量子システムは、位相空間においてのみ古典的な類似性を持っており、他のケースでは、シュレディンガー方程式によって記述される量子状態が、電磁場が光学構造を伝播するのと全く同じように特定の構造を伝播していることがある。別の例は、特殊な材料（例えば、グラフェン（参考文献４７参照））を伝搬する光学場への類似性を有するディラックのような方程式によって定義される量子状態である。
【0069】
量子導波路における電子波と電磁波との間のアナロジーは、最も議論の余地のない証拠の１つであり、量子デバイスの開発において様々なマイクロ波デバイスの概念を利用することができる（参考文献４８参照）。このようなアナロジーに基づく構造は、スタブチューニングデバイス（参考文献４９、５０参照）、２つの量子導波路に結合した空洞（参考文献５１参照）、ダブルベンド量子導波路（参考文献５２参照）など、既にいくつかの実用化されている。電磁波と量子波動関数のアナロジーの興味深い事例として、固体デバイスにおける電子の干渉がある。デバイスには、電子のファブリペロー干渉フィルター（参考文献５３参照）、狭帯域通過干渉フィルター（参考文献５４参照）、電子波動関数のバターワース等リプルインピーダンス変換器（参考文献５５参照）など、多くのデバイスがある。興味のある読者は、参考文献５６の古典システムによる量子的特徴のレビューを参照されたい。量子システムにおけるファノ干渉は、電子導波路の量子システムを魅力的に利用できる可能性があるため、ますます関心が高まってきている。
【0070】
例えば、電磁誘導透過（ＥＩＴ）は、媒体の２つの原子状態の間で起こる量子干渉効果である。これは、同じ最終状態に至る、区別できない２つの量子経路が必要である。ＥＩＴにおいて電磁場を印加することにより、原子共鳴の近傍で媒質の光学特性を大きく調整することができる。このような共鳴に近い場では、原子が周囲の場からエネルギーを吸収するため、より高いエネルギー状態へと励起される。この吸収スペクトルは、原子共鳴遷移の固有振動数付近で最も高くなるローレンツ曲線に従う。従って、ＥＩＴでは、それぞれの場が明確な原子遷移を持つ場が存在することになる。量子力学系では、多くの励起経路が存在する場合、その確率振幅に干渉が生じる。そのため、ＥＩＴは遷移経路間の干渉と考えることができる。量子力学では、関連する量子状態間の完全な遷移確率を得るためには、確率振幅（符号は正でも負でもよい）を合計し（確率ではなく）二乗しなければならない（参考文献１９参照）。従って、振幅間の干渉は、全遷移確率の建設的干渉（増強）又は破壊的干渉（完全除去）につながる可能性がある。ＥＩＴを原子状態間の干渉経路と解釈することもでき、コヒーレンスは干渉量となる。
【0071】
電磁誘導透過は本質的に量子力学的効果であるという事実にも関わらず、実際には、原子が量子計算を提供するために振動子として表される古典システムとしてモデル化されることが可能である。この場合のコヒーレンスは、結合場によって推進される振動する電気双極子と関連付けることができ、この電気双極子は、システム内の量子状態のペア（すなわち、｜i＞と｜j＞）の間の結合場の影響を受けている。電気双極子が２つの状態の間を移動するときに、共鳴に近い電磁場を印加すると、非常に強い励起が起こる。ある周波数（ｗｉｊ）で振動を励起する経路が複数存在することで、干渉の出現が可能になる。これらの寄与は、電気振動に全振幅を提供するために合計される。
【0072】
類似の数学的モデルによって記述される量子及び古典的現象の１つの例は、参考文献１９において提供され、彼らは原子を調和振動子としてモデル化し、それは質量ｍ１の粒子によって記述され、調和力 ＦＳ＝Ｆｅ－ｉ（ｗＳt＋φＳ） にさらされ、共振周波数はｗ１である。この粒子は、バネ定数ｋ１及びｋに取り付けられ、それぞれ壁と固定位置にある質量ｍ２の第２の粒子とに接続されている。ＥＩＴシステムは、ｋ１＝ｋ２＝ｋ、ｍ１＝ｍ２＝ｍの共有レベルに結合された２レベル（λ）システムと、２レベル原子を表すバネで接続された質量で構成されている。ＥＩＴのポンプ場は、両方の振動子を定数Ｋのバネで結合することで実現されている。質量それぞれの運動は、ｘ１とｘ２が次のように定義される平衡位置からの変位であると書くことができる。
及び
ここで、Ω２
ｒはＫ／ｍ、γ１は第１の粒子のエネルギー散逸率、γ２はポンピング遷移のエネルギー散逸率である。
【数3】
【数4】
【0073】
ＲＬＣ回路（２つのＲＬＣ回路をシャントキャパシタで結合したもの）を用いて、抵抗における電力の吸収を解析し、ＥＩＴを研究した。この回路は、インダクタＬ１、キャパシタＣ１及びＣによってポンピング発振器（すなわち、量子発振器）をシミュレートするように構成されており、一方、抵抗Ｒ１は発振器の損失をモデル化している。量子システムは、インダクタＬ２、キャパシタＣ２及びＣを備えた回路として構成される一方、抵抗Ｒ２が励起レベルを減衰させる役割を果たす。２つのＲＬＣ回路間で共有されるキャパシタＣは、量子系と励起磁場間の結合因子として働き、励起遷移を制御する役割を担っている。ＲＬＣ回路に、ｍ１＝ｍ２＝ｍに対応するＬ１＝Ｌ２＝Ｌを設定し、２つの電荷ｑ１（ｔ）とｑ２（ｔ）について式（３）及び（４）を書き換えると、以下のようになる。
ここで、γｉ＝Ｒｉ／Ｌｉ、ｉ＝｛１、２｝、ω＝１／（ＬｉＣｅ１）、Ｃｅ１＝ＣＣ２／（Ｃ＋Ｃ２）、Ω２
ｒ＝１／（Ｌ２Ｃ）、ω１＝ω２である。
【数5】
【数6】
【0074】
重要なことは、結合系を記述する式（５）及び式（６）は、実際には２状態システムのシュレディンガー方程式と等価であるということである。従って、ＲＬＣ回路と２レベルシステム（λ）との双方が、共振効果－システム内の転送エネルギーが駆動の周波数に依存することを意味する－を起こすことが示される。図１は、古典的なアナログ回路とＥＩＴの比較を説明するために使用した回路で、ＲＬＣ回路に電圧をかけると干渉が発生し、伝達される電力はＲＬＣ回路の右側のループから供給される。システムのそれら２つの部分は、それぞれシステムを駆動しようとし、ゼロ離調で打ち消すことで最終的に完成する。
【0075】
ＲＬＣタイプの回路を通してＥＩＴ効果を数学的にモデル化する能力は、古典的な電子構造を利用することによって、ＣＭＯＳデバイスとして量子ビットをモデル化し、適切に接続されていれば計算上有用な量子効果を達成することができる（例えば、三脚４レベル原子システムをモデル化するために結合電気回路が考案される方法を示す図２を参照されたい）。
【0076】
アルザールら（参考文献１９参照）の研究は、２状態の量子システムを表す結合ＲＬＣシステムを描いている。その結果、量子ビットは、図１に描かれたものと同様の方法で結合ＲＬＣ回路としてモデル化することができ、これは、現在の文脈で大きな関連性を有するものである。
【0077】
一般的には、抵抗、キャパシタ、インダクタ、及びスイッチ、又はそれらの等価物で構成される回路を結合して、２状態、３状態、４状態、・・・Ｎ状態の原子系を再現することができ、従って、これらの回路を結合して量子ビットを形成することができる。
【0078】
抵抗、キャパシタ、インダクタ、及びスイッチ、又はそれらの等価物で構成されるこれらのシステムは、このような結合されたシステムを形成するために新規な方法で配置された現在利用可能な技術を用いて実装することができ、量子ビットを形成することができる。従って、この量子ビットは、既存のリソグラフィ法を用いたＣＭＯＳチップなどの標準的な製造技術を使用して集積回路上に構築し、量子計算を実行することが可能である。
【0079】
（３．集団演算の適性の探究）
物理的リザーバコンピューティングは、結合非線形発振器及び結合位相発振器を含む電子回路で実装されてきた。量子計算の分野内において、リザーバは、ハミルトン力学によって駆動される相互作用する量子ビット又はフェルミオンのような、量子多体系として表されてきた。量子リザーバコンピューティングを実装するための異なるアプローチは、リザーバが単一の非線形発振器を表す連続変数システムを用いたものである。サルペシュカール（２０１４）は、集団アナログコンピューティングが最も効率的でスケーラブルな計算アプローチの１つであることを示した。このような場合、多くの中精度アナログデバイスが相互作用して情報を保存する。これは、生物のニューロンに似ていることに注目する。
物理的リザーバコンピューティングは、結合非線形発振器及び結合位相発振器を含む電子回路で実装されてきた。量子計算の分野内において、リザーバは、ハミルトン力学によって駆動される相互作用する量子ビット又はフェルミオンのような、量子多体系として表されてきた。量子リザーバコンピューティングを実装するための異なるアプローチは、リザーバが単一の非線形発振器を表す連続変数システムを用いたものである。サルペシュカール（２０１４）は、集団アナログコンピューティングが最も効率的でスケーラブルな計算アプローチの１つであることを示した。このような場合、多くの中精度アナログデバイスが相互作用して情報を保存する。これは、生物のニューロンに似ていることに注目する。
【0080】
（３．１．ホップフィールドネットワーク）
１９８２年、ジョン・ホップフィールドは、人間の脳のように記憶を保存し、取り出す機能を有する人工ニューラルネットワークを発表した（但し、このようなネットワークの唯一の可能な用途というわけでもない）。このネットワークは、完全に接続された離散的なニューロンからなり、オン（＋１）又はオフ（－１）の２つの状態を有する。ニューロンの状態は、他のニューロンから受け取る入力によって更新される（参考文献２４参照）。ホップフィールドネットワークの当初の目的は、多数のパターンや記憶、すなわちコンテンツ－アドレス可能な（content-addressable）メモリを、保存する能力であった。このネットワークは、パターンに関する部分的又は破損した情報にのみさらされることによって、学習したパターンのいずれかを認識することができ、最終的に落ち着いて、利用可能な最も近いパターンを出力として提供することができる。
１９８２年、ジョン・ホップフィールドは、人間の脳のように記憶を保存し、取り出す機能を有する人工ニューラルネットワークを発表した（但し、このようなネットワークの唯一の可能な用途というわけでもない）。このネットワークは、完全に接続された離散的なニューロンからなり、オン（＋１）又はオフ（－１）の２つの状態を有する。ニューロンの状態は、他のニューロンから受け取る入力によって更新される（参考文献２４参照）。ホップフィールドネットワークの当初の目的は、多数のパターンや記憶、すなわちコンテンツ－アドレス可能な（content-addressable）メモリを、保存する能力であった。このネットワークは、パターンに関する部分的又は破損した情報にのみさらされることによって、学習したパターンのいずれかを認識することができ、最終的に落ち着いて、利用可能な最も近いパターンを出力として提供することができる。
【0081】
ホップフィールドネットワークは、単層の完全に相互接続されたネットワークであり、すなわち、ニューロンの各々が他の全てのニューロンと相互作用しており、与えられた２つのニューロンｉ及びｊの間には、対称的である接続性重みｗｉｊが存在し、ｗｉｊ＝ｗｊｉでゼロ自己接続性ｗｉｉ＝０である。値ｘｉ＝±１のネットワーク内にＮ個のニューロンがあると仮定すると、ノードｉに対する更新規則は、以下の記述により提供される：
ｈｉ≧０ならば１←ｘｉそうでないならば－１←ｘｉで
ｈｉ≧０ならば１←ｘｉそうでないならば－１←ｘｉで
【数7】
【0082】
処理ノードを更新する方法は２つある。１つ目は同期更新によるもので、各時間増分において、全てのユニットが同時に更新される。２つ目の更新規則は非同期であり、各時点でユニットが無作為に（又は何らかの規則に従って）選択され、その新しい状態が計算される。個々のユニットは、更新のために選択されるまで、自身の状態を保持する。非同期更新は、次の状態が現在の状態から最大で単位ハミング距離であることを保証する。
【0083】
他の人工ニューラルネットワークと同様に、ホップフィールドネットワークもまた、それに関連するコスト関数を有している。違いは、人工ニューラルネットワークにおける従来のコスト関数がネットワークの重みの関数であるのに対し、ホップフィールドの場合、それはネットワークの状態の関数であることである。通常、ニューラルネットワークのコスト関数は、学習サンプルが与えられたときのネットワークの出力と、そのサンプルの望ましい出力との間の誤差を評価する。目標は、何らかの学習アルゴリズムを用いて、この関数を最小化することである。ホップフィールドネットワークの場合、ラベル付けされた学習セットは存在しない。ネットワークはパターンを受け取り、それを記憶する。このように、ホップフィールドは、個々のニューロンの変化がネットワーク全体のエネルギー特性に及ぼす影響を数学的に特徴付けている。従って、ホップフィールドは、ニューロン間の個々の局所的な相互作用を、システムの大域的な挙動と結びつけている。
【0084】
全ての処理ユニットは、ある状態で初期化され、その後、局所的なエネルギー最小値に向かって進化する。時間ｔにおけるネットワークの状態がｘ（ｔ）∈０，１ｎであると仮定すると、以下に従って状態を更新することができる。
エネルギーは
であり、ｗｉｊはｉとｊ間の重みであり、全てのｉについてｗｉｊ＝ｗｊｉ及びｗｉｉ＝０である。
【数8】
【数9】
【0085】
エネルギー関数の帰結は、収束定理の証明であり、それによれば、ニューロンの非同期更新において、有限回のステップで安定状態に到達することになる。ニューロン更新が周期的、ランダムだが固定的な方法で実行される場合、Ｎ２Ｎステップ（個々のニューロン更新）だけ必要であり、Ｎはホップフィールドネットワーク内のニューロン数である。
【0086】
最終的な安定状態（すなわち、平衡状態）に到達すると、ネットワークによって正しいパターンが想起（recalled）される。対称的な重みの場合、ネットワークは常に安定点に到達する。このことから、システムのエネルギーを増加させると不安定になる可能性があることがわかる。その結果、対称的な重みを有するホップフィールドモデルでは、ネットワークがより低いエネルギー状態又は同じエネルギー状態に移行することができる。偽最小値によるパターン想起の誤差を軽減するために、状態の確率的な更新を利用するか、或いは最もエネルギーの低い最小値に所望のパターンを保存することができる。パターン想起における誤差の更なる低減は、適切な活性化ダイナミクスを使用することによって達成することができる。
【0087】
ホップフィールドネットワークは、コンテンツ－アドレス可能なメモリ（連想メモリ）、すなわち、動的システムの安定状態に情報を格納する能力を、ハードウェアに実装するための道を提供するものである。ホップフィールドは、単純な電子部品の利用によってこれを実現した。連続的な入出力関係と静電容量による積分時間遅延とを有する、階層的（graded）応答ニューロンがあり（参考文献２５参照）、以下のようになる。
但し、ｇは単調なシグモイド増加関数ｇｉ（ｕｉ）＝１／（１＋ｅｘｐ（ｕｉ））で下限及び上限が決められている。Ｖｉはニューロンｉの発火率の短期平均を表し、ニューロンの出力は式（１０）で表されることになる（図４参照）。その変化率は、下記の抵抗－容量充電式で記述される。
ここで、Ｃは入力キャパシタンス、Ｒは膜貫通抵抗で、ＴｉｊＶｊは入力電流を表しており、ｕｉ＝ｇｉ
－１（Ｖｉ）である。重要なのは、抵抗Ｒｉが結合行列 １／Ｒｉ＝Σｊ｜Ｗｉｊ｜＋１／ｒｉ に依存していることであり、ｒｉは細胞膜インピーダンスをモデル化するために必要な入力抵抗である。換言すれば、各シナプスの強さは、各ユニットにおけるコンダクタンス値で表される。
【数10】
【数11】
【0088】
ホップフィールドネットワークのエネルギー関数のダイナミクスは、リアプノフ関数であり、可能な最終状態に関する知識を提供する。リアプノフ関数は、ダイナミクスの下で単調に減少し、以下に束縛される。Ｔが対称的な場合、システムのダイナミクスはリアプノフ関数を有し、その場合、単調利得関数ｇ（電位をニューロンの発火率に変換する）はｇ－１に反転する。重要なのは、Ｔが対角要素を持たない厳しい限界の場合、入出力関数はゼロからステップ状になり、１にスケールされることである。この場合、エネルギー最小値Ｅは、超立方体のコーナーに位置することになる。重要なことは、ここで階層的応答ニューロンの安定状態は、バイナリ版の安定状態と全く同じになることである。エネルギーマップの最小値を見つけるには、出力漸近線を削除することなく、関数の急勾配を係数λでスケーリングすればよい。非対称な接続を有するネットワークが存在する場合、引力（attraction）の溜まり場（basins）は、振動領域やカオス領域に対応する可能性がある。補足すると、非対称の重みは、安定した領域に導くことはできない。
【0089】
階層的応答ニューラルネットワークは、増幅器、抵抗、及びキャパシタで構築されたアナログ回路として考えることができる。アナログ回路内において、活性化関数は、シグモイド単調増加関数である増幅器の入力／出力関数によって表される。ニューロン自体は、増幅器、反転増幅器、キャパシタ、及び抵抗を含む部分回路として描かれる（図５参照）。例えば、増幅器は興奮性の接続を表し、抑制性の接続は反転増幅器で作られるなど、抵抗（抵抗はシナプス接続のモデル）に基づいて接続が確立されている。注目すべきは、対角要素が０の結合行列が対称で、入力ネットワークのＲＣ時間特性に対して増幅器が高速である場合、安定状態が見つかり、振動は起きないことが予想されることである（参考文献２５参照）。
【0090】
参考文献２６では、ホップフィールド及びタンクがアナログニューラルモデルを拡張し、最適化問題のための４ビットアナログ－デジタル変換器としてホップフィールドネットワークを導入した。例えば、エネルギー関数の最小化は手元の問題のコスト関数とみなすことができるので、アナログ－デジタルネットワークは、信号処理及び制御のアプリケーションのために予めプログラムされたエネルギー関数を最小化するために使用される。新しいネットワークの構成は、増幅器を、抵抗器、キャパシタ、及び接地のサブ回路としてモデル化することによって達成される。
【0091】
ここでの興奮性信号又は抑制性信号は、それぞれ増幅器又は反転増幅器として描かれる。２つのニューロン間の接続は、１／｜Ｔｉｊ｜の値を有する抵抗を通して構築される。抵抗（シナプス結合を表す）は、Ｔｉｊ＞０のとき増幅器に接続され、逆の場合は反転増幅器に接続される。ニューロンの全入力は、外部入力電流を考慮した上で、入力抵抗の電流を合計したものである。増幅器からの出力は、増幅器の電圧範囲［０，ＶＢＢ］にあり、増幅器の入力としてフィードバックされ、それによって密に接続された抵抗ネットワークが形成される。フィードバック接続の相対的なコンダクタンスは、Ｔｉｊ＝－２（ｉ＋ｊ）／ＶＢＢに従うべきで、入力電圧はコンダクタンス２（４＋ｉ）／ＶＨの抵抗を通して増幅器に接続され、ここでＶＨはデジタル化された範囲［０，Ｖｈ］で、一定の入力電流のための基準電圧をＶＲとすると、（２（ｉ－１）＋（２（２ｉ－１）／ＶＲ））のコンダクタンスを有する抵抗により定電流が供給される。
【0092】
説明に従って、４ビットアナログ／デジタル変換器は、対角要素がゼロの対称結合行列である線形抵抗の配列（シナプス）である、４つの増幅器（ニューロン）を使用してモデル化される。アナログ入力電圧ＶＳは、次のようにデジタルコードに変換される。
これは、ホップフィールドＡＤＣネットワークの動作を記述しており、出力コードの電圧レベルがアナログ入力の値に等しくなっている。
【数12】
【0093】
このようなデバイスのエネルギー関数は、
のように定義され、システムのダイナミクスを記述するために使用される。最小値に達したとき、ネットワークはその安定状態に達する。各アナログ入力レベルにおいて、ネットワークは、特定のアナログ入力に対する１つの大域的最小値（global minimum）を有する局所的最小状態（local minima states）を含むエネルギー関数表面を作成する。各入力レベルの大域的最小値は、入力信号の正しいデジタル表現を表す。ＡＤＣネットワークがエネルギー最小状態に到達すると、対応するアナログ入力を最もよく表現する出力を生成する。
【数13】
【0094】
ホップフィールドＡＤＣネットワークでは、シナプスの数がニューロンの数に対して二次関数的（quadratically）に増加することを指摘しておく。このため、実用的な回路にするためには、シナプスをコンパクトに表現することが必要である。ネットワークのダイナミクスは、シナプス行列の要素の値に大きく依存する。安定状態に到達するためには、２つの条件を維持する必要があり、まず、シナプス重み行列が、Ｗｉｊ＝Ｗｊｉのように対称である必要があり、次に、ニューロンからそれら自体の入力へのフィードバックに対応する対角シナプス重みが、Ｗｉｊ＝０であるべきである。
【0095】
力学系（dynamical system）を形成するためには、ニューロンの正確なシナプス結合を実現する必要がある（参考文献２６、２７参照）。更に、適切な結合性は、信号処理（例えば、アナログ－デジタル変換器）、組合せ問題（例えば、巡回セールスマン問題）などの、様々な最適化問題を扱うことができる。ある種の非対称性を有する結合を備えたシステムの設計は、特定のタスクではこの協調的な発振が実際に望ましい結果となるかもしれないが、常に発振するシステムを導くかもしれないことに注意する必要がある。正しい結合（対称結合の組み合わせ）は、発振間の望ましい位相変化を実現することができる。一見非対称に見える場合でも（参考文献２７参照）、（複数のニューロン間の）追加のホップ結合があれば、対称的な抑制結合を確立できる（これは視覚野のよく知られたケースである）。従って、接続のタイプ（興奮性又は抑制性）、接続の数及びそのアナログ応答、並びに存在するフィードバック接続は、システム能力において基本的な役割を持つことになる。
【0096】
４ビットのアナログ－バイナリ変換器（図６参照）の場合、回路は連続電荷及び電流によって記述され、活動電位も連続変数である。この場合も、増幅器、ワイヤ、抵抗、及びキャパシタでネットワークを展開する。ニューロンの入力インピーダンスを得るには、増幅器から並列に接続された抵抗及びキャパシタを使用する。非修正（nonrectifying）シナプスは、＋符号の付いた対称シナプスとして記述される。図６に示すように、各アナログ入力において、ネットワークはエネルギー関数表面を確立し、このエネルギー関数表面は、特定のアナログ入力毎に、局所的最小状態と１つの大域的最小値とを有する。従って、各入力に対する大域的最小値は、入力信号の正しいデジタル表現を表す。
【0097】
そのようなニューロンの発火率は、式（１３）で記述されるエネルギー関数が最小化される場合、時間平均入力活性に相当するバイナリ値を表すように調整される。
【0098】
従って、接続は、計算の速度（すなわち、システムの進化）だけでなく、各ニューロンが他のニューロンに及ぼす影響も規定することになる。言い換えれば、エネルギーはシステムの大域的な状態であるが、それは個々のニューロンによって経験されるのではなく、ニューロンの集合的な仕事についてのみ経験される。このことから、個々のパーツは独立して働きながらも、システム全体としてはあるエネルギー状態で振舞うということが言える。この連続的なプロセスは、特定の十分な結合行列に依存する。
【0099】
実施形態によれば、ニューラルネットワーク回路は、ニューロンを表すために、基本要素を利用して、より具体的には、増幅器、ワイヤ、抵抗、及びキャパシタを介して、ニューラルネットワークの軸索、樹状突起、及びシナプスに相当するものをそれぞれ実装するように、構築することが可能である。ニューロンの出力は増幅器の電圧として表現でき、ワイヤや抵抗の電流はネットワークを流れる情報の断片として作用する。また、増幅器が接続されるｎフロップ（n-flops）を用いた接続アレイという方法で、回路を表現することもできる。これらのシステムは、特定のメモリ／アンサーに対応する安定点を有するエネルギー関数を最小化するように進めることができる。フリップフロップデバイス（現在のＣＭＯＳハードウェアに存在する）は、初期状態に関係なく、システムを安定状態に収束させる。フリップフロップ（ＪＫ、Ｔ、Ｄ）は１ビットのメモリセルで、デジタルデータの保存に使用され、同期及び非同期が可能であることに注意する必要がある。そのため、フリップフロップは、ＣＰＵのレジスタ、ＲＡＭ技術、ＦＰＧＡなどで使用されている。従って、回路には、初期状態と最終状態（回答状態）、及び最終状態に落ち着くまでにネットワークが通過することになる中間状態がある。計算中、データは回路に沿って分散され、１つの回路が複数のメモリを保持することを可能にする。
【0100】
ニューロンを量子ビットと見なすと、重み（シナプス結合）は量子ビットの相互作用（すなわち、量子ビット間の相互作用）として表現することができる。これは、Ｎ個のニューロンとＮ２個の接続がある場合、Ｎ個の量子ビット間の相互作用の数がＮ２個に相当することを意味する。
【0101】
ホップフィールドネットワークのパターンを学習するアプローチは、ハミルトニアンのエネルギー最小値に解パターンが格納される量子断熱プロセスに類似している。ホップフィールドネットワークはエネルギー関数を持ち、エネルギーが時間と共に減少するため、ホップフィールドネットワークの状態は、時間と共により低いエネルギー状態へと進化することができる。ホップフィールドネットワークは、量子アニーリングのように様々な最適化問題に活用することができ、その目的は最適な接続の重みを選択することである。そのため、ホップフィールドネットワーク以外のネットワークアーキテクチャも検討することができ、特に、ハミルトニアンのエネルギー最小値に解のパターンが格納される、量子断熱プロセスを表すという性質を有するネットワークであれば、なおさらである。ホップフィールドネットワークは、量子ビットを結合することができるこのようなネットワークの一例である。
【0102】
実施形態の説明
このセクションでは、室温で動作可能な量子アナログデバイス（アニーラーなど）を作成するために、アナログ計算構造（ＣＭＯＳ量子ビット）、すなわち回路由来の量子ビット、及びホップフィールドネットワークなどのネットワーク（より正確には、接続トポロジー）の構築におけるこのような複数のＣＭＯＳ量子ビットの接続について記載する。
このセクションでは、室温で動作可能な量子アナログデバイス（アニーラーなど）を作成するために、アナログ計算構造（ＣＭＯＳ量子ビット）、すなわち回路由来の量子ビット、及びホップフィールドネットワークなどのネットワーク（より正確には、接続トポロジー）の構築におけるこのような複数のＣＭＯＳ量子ビットの接続について記載する。
【0103】
（ＣＭＯＳ量子ビット）
マクロなレベルにおいて、アナログ計算構造（量子ビット）は、適切な数の抵抗、インダクタ、キャパシタ、スイッチ、及び電圧源、又はそれらの同等物によって構成される回路であって、特定の方法で結合されて量子ビットを形成する（図９に示されるように）。
マクロなレベルにおいて、アナログ計算構造（量子ビット）は、適切な数の抵抗、インダクタ、キャパシタ、スイッチ、及び電圧源、又はそれらの同等物によって構成される回路であって、特定の方法で結合されて量子ビットを形成する（図９に示されるように）。
【0104】
室温で動作する電子素子からなる量子ビットの例示的な実施形態を示す図９の回路を参照し、更に、図１１に示すように、そのような量子ビットを複数接続してなる集積回路の動作方法を参照すると、方法１５００は以下のステップから構成される。
【0105】
ステップ１５１０：複数の電圧源を同時に変調し、各電圧源は１つの量子ビットを動作させ、量子ビットは、共にシャントキャパシタを含む第１回路ループと第２回路ループとを含み、第１回路ループが前記電圧源を含む。
【0106】
ステップ１５１２：複数の電圧源を変調して、各量子ビットに対して初期状態を設定する。
【0107】
ステップ１５１４：各量子ビットの第２回路ループに配置されたスイッチを操作して、室温で量子アナログ計算を実行する。
【0108】
ステップ１５１６：室温で量子アナログ計算を実行する。
【0109】
ステップ１５１８：各量子ビットの最終状態を測定する。
【0110】
その接続トポロジーを有する集積回路は、安定状態に到達するように動作可能であり、安定状態に向かうその進化に沿って、集積回路内に、計算を実行するために、現在の状態（最終的に、所定の問題に対する解を与える最終状態を含む）に関連する各量子ビットの電圧を決定するための各量子ビット上の電圧の測定が存在する。
【0111】
このため、従来の電子工学手法を用いて、極めて高い精度で量子ビットの初期化及び検出を行うことができる（すなわち、それらのパラメータを測定することができる）。
【0112】
アナログ計算構造（量子ビット）は、従来の電子部品で設計されているため、小型化することができる。多数の接続された量子ビットを含むシステムは、現在のリソグラフィ技術を使用してＣＭＯＳタイプのハードウェアに実装された集積回路を構成する。
【0113】
１．（接続性）
実施形態によれば、本明細書に記載のシステムにおけるＣＭＯＳ量子ビットの接続トポロジーは、ホップフィールド型ネットワークのような全対全接続性（図１０に示すような例）を形成している。
実施形態によれば、本明細書に記載のシステムにおけるＣＭＯＳ量子ビットの接続トポロジーは、ホップフィールド型ネットワークのような全対全接続性（図１０に示すような例）を形成している。
【0114】
現在、抵抗、キャパシタ、又は従来のフリップフロップ回路を使用して、量子ビットを一緒に接続するための様々な可能なソリューションが存在する。
【0115】
ここで既存の技術を参照すると、２０００個以上の超伝導磁束量子ビットを接続するために、Ｄ－Ｗａｖｅ（登録商標）量子アニーラーでは、ユニットセル内に配置され、それぞれが８個の量子ビットを有し、セル内で相互接続され、他の４個の量子ビットと長手方向に結合されている。セルは、キメラと呼ばれる結合グラフで（図７参照）、列又は十字に接続することができる。異なる結合グラフが、ＩＢＭによって利用されている（図８参照）。
【0116】
本明細書で説明する実施形態による量子ビットは、抵抗、キャパシタ、インダクタ、及びスイッチ、又はそれらの同等物を含む結合回路によって形成され、原子のＮレベルの状態を表現することができる。ある周波数で振動（量子状態間の移動）を励起することで、量子干渉に至る経路が提示される。この干渉は、結合された回路に電圧をかけることで発生する。ホップフィールドネットワーク（増幅器、抵抗、キャパシタを介して構築される）において、量子ビットは、可能な解の空間において迅速に探索するために、状態の重ね合わせを利用することによって有用な計算を実行するように一緒に接続されている。
【0117】
本明細書で説明する量子アナログコンピュータ（量子アニーラーとして使用可能）の巨大な能力は、ホップフィールド型ネットワークにおける量子ビットの接続性によって導き出すことができるが、この接続性に限定されるものではない。複数の量子ビットを接続する方法として、例えば、ＬＣ－発振器や伝送線共振器を用いて量子ビットを接続することが考えられる。キャパシタやインダクタで直接結合する場合と、間接的に結合する場合との、２種類の結合が考えられる。キャパシタとの量子ビットの直接結合では、制御パラメータを調整することで、結合のオン／オフを切り替えることができる。キャパシタＣｍｉ及びＣｍｊを介して直接結合された２つの量子ビットＱｉとＱｊとの間の静電容量値は、ＣｍｉＣｍｊ／（Ｃｍｉ＋Ｃｍｊ）となる。また、ＣＭＯＳ量子ビットを、単純な抵抗に基づくニューロン接続（ホップフィールドネットワークなど）の記述と同様の方法で接続することも、好適な方法である。
【0118】
アナログ計算構造（量子ビット）の制御は、室温での量子計算に適したＦＰＧＡプログラミングを接続したＡＤＣ／ＤＡＣによって行われる。最適化アルゴリズムを量子ビットのハードウェア実装にマッピングし、量子ビット間の接続は完全結合グラフになっている。
【0119】
ここで図１２を参照すると、その接続性の役割を考慮して、量子ビットを使用して量子アナログ計算を実行するための方法１６００が示されている。
【0120】
ステップ１６１０：互いに接続された複数の量子ビットを提供し、これら複数の量子ビットの各量子ビットは、抵抗、インダクタ、キャパシタ、スイッチ、及び電圧源を含む。
【0121】
ステップ１６１２：互いに接続された複数の量子ビットを接続性トポロジー（例えば、ホップフィールドネットワーク）に従って接続し、その接続性トポロジーが、室温での量子動作のアナログを提供する。
【0122】
ステップ１６１４：室温で複数の量子ビットの各量子ビットの電圧源及びスイッチを動作させて、量子計算を実行する。
【0123】
ステップ１６１６：室温で量子計算を実行する。
【0124】
（実験結果）
第一段階として、計算構造（量子ビット）の実験的な測定によって、この問題にアプローチする。各アナログ回路（又は量子ビット）は、数学的にはラムダ配置の原子と等価である（又はそのドッペルゲンガーである）。
第一段階として、計算構造（量子ビット）の実験的な測定によって、この問題にアプローチする。各アナログ回路（又は量子ビット）は、数学的にはラムダ配置の原子と等価である（又はそのドッペルゲンガーである）。
【0125】
より具体的には、計算構造が現実のシステムに対するアナログのとしてどのように使用され得るかを示す例において、アナログシステムは、２つの基底状態をそれらの共通の励起状態に結合する（ここで、状態｜１＞及び｜２＞は２つの基底状態を表し、励起状態は｜０＞により表される）図１３Ｃに示すように、（ポンピング及びプローブとして知られる）２つのレーザビームにより照射される原子中の電子のダイナミクスを表す。この文脈では、２つの可能な経路が利用できる。これにより、重ね合わせ効果を利用して、解の空間を効率的に探索し、その空間の中で利用可能な最良の解を見つけることができる。このアナログ回路（図１３Ｃのシステムの動作に類似しており、また、アナログ電子回路に基づく）の機能は、（図１３Ｃのようなシステムをセットアップすることによって）実験的に検証され、設計段階で得られた「理論」又はシミュレーション結果（すなわち、ＣＡＤ設計ソフトウェアによるシミュレーション）と比較された。図１３Ａ～１３Ｂに、理論的な結果と実験結果とを示す。左側の列は、回路がアナログである図１３Ｃのシステムに作用するポンプレーザーを表す回路の異なる値について、シミュレーション中に観察されたラビ振動（１７１０、１７２０、１７３０、１７４０）を表している。右側の列は、対応するフーリエ変換（１７１２、１７２２、１７３２、１７４２）を表している。プロットから、ポンプレーザーの影響に対応する回路が増加するにつれて、初期のガウス形状がどのように２つのピークに分割されるかを観察することは容易であり、それはある種の量子効果の典型的な兆候である。
【0126】
次に、図１３Ａ～１３Ｂを参照して、ラビ振動の測定値とシミュレーション値とを比較する。左側のプロットは、シミュレーション結果（赤色）と共に、実験的に測定されたラビ周波数（青色）を表している。右側のプロットは、実験結果（青色）及び計算結果（赤色）のラビ振動のフーリエ変換を表している。ポンプレーザーの影響を大きくすると、初期のガウシアン形状が２つのピークに分かれることがわかる。
【0127】
実施形態による量子アナログデバイスの計算能力を示すために、２つのベンチマーク、すなわち、巡回セールスマン問題及びブラックショールズモデルを実施した。
【0128】
量子アナログデバイスで最初に実施されたベンチマークは、巡回セールスマン問題であった。この問題は、最適化問題の重要なカテゴリの一部であり、様々な科学及び工学分野で遭遇し、更に、ＮＰハード問題であり、ブルートフォース法で解くためには指数関数的な時間が必要である。
【0129】
図１４Ａは、実施形態による量子アナログデバイスによって得られた、最大１００都市についての結果を示している。結果は、最初の解に到達するための計算時間に関するものである。注意として、最初の解は、局所的最小値を表す場合があり、それによって、解が大域的なものであることを保証することはできない。プロットは、より多くの都市を追加することによって、実施形態による量子アナログデバイスが常にサブ指数領域に留まることを示す。図１４Ｂに示す勾配降下法との比較は、都市が追加される毎に勾配降下が成長し続けることを示すものである。勾配降下法の結果は、２．７０ＧＨｚプロセッサで動作するＩｎｔｅｌ（Ｒ）Ｃｏｒｅ（ＴＭ）ｉ７－７５００Ｕを使用して得られている。
【0130】
２つ目の問題は、偏微分方程式（ＰＤＥ）に取り組むデバイスの能力に関わるもので、この場合はブラックショールズ方程式として表される。ＰＤＥの大部分は厳密解を有さないため、有限差分法（ＦＤＭ）のような数値的な方法を使用する必要がある。ＦＤＭでは、変数領域を離散化し、テイラーの定理に基づく差分商によって偏導関数を近似する。結果として得られる方程式は、標準的な線形代数ライブラリによって解くことができる線形方程式系を表し、又は最適化問題として再構成することができる。
【0131】
ブラックショールズモデルの場合、厳密解はヨーロピアンオプションのプライシングにのみ存在し、他のケースには使用できないことに注意する必要がある。同時に、ヨーロピアンオプションモデルは厳密な解析解を持つので、結果の比較に使用することができる。そこで、ブラックショールズモデルを、量子アナログデバイスで実行するのに適した最適化問題に再構成した。比較のため、フランス計算機科学自動化研究所のＮ．ハンセンが開発した最新の最適化アルゴリズムとされる、共分散行列適応進化戦略（ＣＭＡ－ＥＳ）を用いて、同じ問題を計算した。進化戦略（ＥＳ）は、非線形又は非凸（non-convex）の連続最適化問題の数値最適化のための、確率的、無誘導関数的手法である。
【0132】
量子アナログデバイスの精度は、変数の数が増加するにつれてタイミングデータを得るために、時間ステップ（各計算は５つの時間ステップを含む）あたりの資産点の数が１０、５０、１００、及び２００の場合で、これらの４つの場合について検証された。量子アナログデバイスの精度は、図１６に示すように、ＣＭＡＥＳで得られた結果、及びヨーロピアンコール（European Call）の古典的な陰解法と比較されている。図１６では、プライスポイント１０（左上プロット）、５０（右上プロット）、１００（左下プロット）、及び２００（右下プロット）について、量子アナログの結果を、ＣＭＡＥＳの結果やブラックショールズモデルの陰解法と比較している。このプロットは、ポイント結果が曲線と一致することを単に示している。
【0133】
古典的な確率的最適化は、２ＧＨｚのＱｕａｄ－Ｃｏｒｅ Ｉｎｔｅｌ Ｃｏｒｅ ｉ５デバイスで実施された。表１は、図１５にも示され得る、古典的なコンピュータプロセッサ上で実装された古典的確率最適化法（ＣＭＡＥＳ）に対する、実施形態による量子アナログデバイスの計算性能を示している。この結果は、古典的な方法を使用する場合のように、計算の時間が実施形態による量子アナログデバイスで指数関数的に成長しないので、計算の時間の大きな利得を示すものである。
【表1】
【0134】
表１：図１５にも示されるように、１０、５０、１００、及び２００の資産変数についての、量子アナログデバイスと古典的ＣＭＡＥＳ法との間の、ブラックショールズタイミング比較である（時間は秒）。
【0135】
（スケーラビリティ）
本明細書に記載される量子アナログ方法は、量子ビット及び接続が従来のＣＭＯＳタイプの装置から構築されるため、スケーラビリティの問題に悩まされることはない。これは、ＣＭＯＳ技術の実装により、実質的に同一にする、量子ビットの品質を保証する。ＣＭＯＳ技術は何十年も前からよく知られ、理解されているので、ＣＭＯＳのスケーラビリティ及び接続性は確保されている。また、メンテナンスの問題もよく知られており、比較的安価に実施することができる。最も重要なことは、接続性が正確に計算されていれば、追加の量子ビットをシステムに追加することができ、すなわち接続性を容易に再構成できることである。更に、ホップフィールドベースのハードウェアニューラルネットワークに見られるように、古典的な回路（ＡＳＩＣ的な能力）をベースに、アプリケーションに特化したアーキテクチャを構築することも可能である。
本明細書に記載される量子アナログ方法は、量子ビット及び接続が従来のＣＭＯＳタイプの装置から構築されるため、スケーラビリティの問題に悩まされることはない。これは、ＣＭＯＳ技術の実装により、実質的に同一にする、量子ビットの品質を保証する。ＣＭＯＳ技術は何十年も前からよく知られ、理解されているので、ＣＭＯＳのスケーラビリティ及び接続性は確保されている。また、メンテナンスの問題もよく知られており、比較的安価に実施することができる。最も重要なことは、接続性が正確に計算されていれば、追加の量子ビットをシステムに追加することができ、すなわち接続性を容易に再構成できることである。更に、ホップフィールドベースのハードウェアニューラルネットワークに見られるように、古典的な回路（ＡＳＩＣ的な能力）をベースに、アプリケーションに特化したアーキテクチャを構築することも可能である。
【0136】
（７．結論）
要約すると、アナログ計算構造（量子ビット）は、電圧源又はそれらの等価物によって電力供給される、抵抗、インダクタ、キャパシタ、及びスイッチを含む結合回路によって形成され得る。それは、ＣＭＯＳ集積回路上に具現化することができる。２レベル（又はＮレベル）原子系の量子性を表現するこれら複数のＣＭＯＳ量子ビットは、接続トポロジーに従って、特定の方法において集積回路上で一緒に接続することができる。ＣＭＯＳ量子ビットは、有利なことに室温で動作する。それは、量子計算の環境で極低温技術に通常関連する典型的な欠点が、量子計算を実行しながら完全に回避されることを意味する。
要約すると、アナログ計算構造（量子ビット）は、電圧源又はそれらの等価物によって電力供給される、抵抗、インダクタ、キャパシタ、及びスイッチを含む結合回路によって形成され得る。それは、ＣＭＯＳ集積回路上に具現化することができる。２レベル（又はＮレベル）原子系の量子性を表現するこれら複数のＣＭＯＳ量子ビットは、接続トポロジーに従って、特定の方法において集積回路上で一緒に接続することができる。ＣＭＯＳ量子ビットは、有利なことに室温で動作する。それは、量子計算の環境で極低温技術に通常関連する典型的な欠点が、量子計算を実行しながら完全に回避されることを意味する。
【0137】
上述したように、ニューラルネットワークのアーキテクチャは、そのようなアーキテクチャに従って複数の量子ビットを一緒に接続する方法として使用することができる。有利には、ニューラルネットワークのアーキテクチャは、そのようなネットワークに従って量子ビットが接続された量子アナログコンピュータを通じて、エネルギーの最小値（安定状態）に到達することができるネットワークを有するように選択することができる。限定するものではないが、そのようなネットワークアーキテクチャの一例は、ホップフィールドネットワークである。このようなネットワークで量子ビットが接続されている場合、動作中に安定状態に到達することができる。これは、量子アニーリングのような量子アナログ計算を実行するために使用することができる。
【0138】
このような接続ネットワークでは、全ての量子ビットが計算に参加する。スケーラビリティ及び低メンテナンスは、本技術の他の利点である。
【0139】
好ましい実施形態が上述され、添付の図面に示されているが、当業者には、本開示から逸脱することなく変更がなされ得ることが明らかであろう。そのような変更は、本開示の範囲内で構成される可能な変形例として考慮される。
【0140】
参照により本明細書に組み込まれる参考文献は、以下の通りである。
［参考文献１］R. Feynman, Simulating physics with computers. International Journal of Theoretical Physics 21 , 6&7, 467488, 1982.
［参考文献２］Y. Manin. Computable and Uncomputable; Sovetskoye Radio: Moscow, 1980.
［参考文献３］John. A. Pople. Nobel lecture: Quantum chemical models. Reviews of Modern Physics 71.5 (1999): 1267.
［参考文献４］W. Kohn. Nobel Lecture: Electronic structure of matterwave functions and density functionals. Reviews of Modern Physics 71.5 (1999): 1253.
［参考文献５］D. Deutsch. Quantum theory, the ChurchTuring Principle and the universal quantum computer. Proceedings of the Royal Society A, 400(1818), 97, (1985).
［参考文献６］Gambetta JM, Chow JM, Ste_en M. Building logical qubits in a superconducting quantum computing system npj Quantum Information. 2017, Jan 13;3(1 ): 1 -7.
［参考文献７］Corcoles, Antonio D., et al. "Demonstration of a quantum error detection code using a square lattice of four superconducting qubits." Nature communications 6.1 (2015): 1-10.
［参考文献８］Neill, Charles, et al. "A blueprint for demonstrating quantum supremacy with superconducting qubits." Science 360.6385 (2018): 195-199.
［参考文献９］Krantz, Philip, et al. "A quantum engineer's guide to superconducting qubits." Applied Physics Reviews 6.2 (2019): 021318.
［参考文献１０］Harty, T. P., et al. "High-fidelity preparation, gates, memory, and read out of a trapped-ion quantum bit." Physical review letters 113.22 (2014): 220501.
［参考文献１１］Schaefer, V. M., et al. "Fast quantum logic gates with trapped-ion qubits." Nature 555.7694 (2018): 75-78.
［参考文献１２］Christopher J. Ballance. Trapped-ion Qubits. High-Fidelity Quantum Logic in Ca+. Springer, Cham, 2017. 5-14.
［参考文献１３］Zwanenburg, Floris A., et al. "Silicon quantum electronics." Reviews of modern physics 85.3 (2013): 961.
［参考文献１４］Bradley, C. E., et al. "A ten-qubit solid-state spin register with quantum memory up to one minute." Physical Review X 9.3 (2019): 031045.
［参考文献１５］Gumann, P., et al. "Inductive measurement of optically hyperpolarized phosphorous donor nuclei in an isotopically enriched silicon-28 crystal." Physical review letters 113.26 (2014): 267604.
［参考文献１６］Lester, Brian, et al. "Individual control of an array of neutral atom qubits for quantum computing." Bulletin of the American Physical Society (2020).
［参考文献１７］Picken, C. J., et al. "Entanglement of neutral-atom qubits with long ground- Rydberg coherence times." Quantum Science and Technology 4.1 (2018): 015011.
［参考文献１８］Farhi E, Goldstone J, Gutmann S, Sipser M. Quantum computation by adiabatic evolution. arXiv preprint quant-ph/0001106. 2000 Jan 28.
［参考文献１９］Garrido Alzar, C. L., M. A. G. Martinez, and P. Nussenzveig. "Classical analog of electromagnetically induced transparency." American Journal of Physics 70.1 (2002): 37-41 .
［参考文献２０］Z. Bai, C. Hang, G. Huang. Classical analogs of double electromagnetically induced transparency. Optics Communications, 291 , pp.253-2 258,2013.
［参考文献２１］PW. Shor. Scheme for reducing decoherence in quantum computer memory. Phys Rev A. 1995;52:R2493.
［参考文献２２］Jordan, Stephen P., Edward Farhi, and Peter W. Shor. "Error-correcting codes for adiabatic quantum computation." Physical Review A 74.5 (2006): 052322.
［参考文献２３］N. Chancellor, S. Zohren, P.A. Warburton. Circuit design for multibody interactions in superconducting quantum annealing systems with applications to a scalable architecture npj Quantum Information, 3(1), pp.1-7.2017.
［参考文献２４］John, Hopfield. Neural networks and physical systems with emergent collective computational abilities. Proceedings of the national academy of sciences 79.8 (1982): 2554-2558.
［参考文献２５］John, Hopfield. Neurons with graded response have collective computational properties like those of two-state neurons. Proceedings of the national academy of sciences 81.10 (1984): 3088-3092.
［参考文献２６］D. Tank, J. J. Hopfield. Simple 'neural' optimization networks: An A/D converter, signal decision circuit, and a linear programming circuit. IEEE transactions on circuits and systems 33.5 (1986): 533-541.
［参考文献２７］J. Hopfield, D. Tank. Computing with neural circuits: A model. Science 233.4764 (1986): 625-633.
［参考文献２８］Brecht T, Pfaff W, Wang C, Chu Y, Frunzio L, Devoret MH, Schoelkopf RJ. Multilayer microwave integrated quantum circuits for scalable quantum computing npj Quantum Information. 2016 Feb 23;2(1 ):1-4.
［参考文献２９］D-Wave Documentation. Accessed: 14. April 2020. https: ==docs:dwavesys:com=docs=latest=cgs4:html
［参考文献３０］S.J. Weber, G.O. Samach, D. Hover, S. Gustavsson, D.K. Kim, A. Melville, D. Rosenberg, A.P. Sears, F. Yan, J.L. Yoder, W.D. Oliver. Coherent coupled qubits for quantum annealing. Physical Review Applied, 8(1 ), p.014004, 2017.
［参考文献３１］K.L. Pudenz, T. Albash, D.A Lidar. Error-corrected quantum annealing with hundreds of qubits. Nature communications, 5(1 ), pp.1-10., 2014.
［参考文献３２］D. Ferrari, M. Amoretti. Demonstration of envariance and parity learning on the IBM16 qubit processor. arXiv preprint arXiv: 1801.02363. 2018.
［参考文献３３］Jiang, Nian-Quan, et al. "Universal quantum computing with superconducting charge qubits." arXiv preprint arXiv: 1809.01304 (2018).
［参考文献３４］Mills, Jonathan Wayne, and Charles A. Daffinger. "An analog VLSI array processor for classical and connectionist Al." [1990] Proceedings of the International Conference on Application Specific Array Processors. IEEE, 1990.
［参考文献３５］Truitt, Thomas D., and Alan E. Rogers. Basics of analog computers. Vol. 256. JF Rider, 1960.
［参考文献３６］Barrios, G. Alvarado, et al. 'Analog simulator of integro-differential equations with classical memristors." Scientific reports 9.1 (2019): 1-10.
［参考文献３７］Ambrogio, Stefano, et al. "Equivalent-accuracy accelerated neural-network training using analogue memory." Nature 558.7708 (2018): 60-67.
［参考文献３８］Tait, Alexander N., et al. "Neuromorphic photonic networks using silicon photonic weight banks." Scientific reports 7.1 (2017): 1-10.
［参考文献３９］Shen, Yichen, et al. "Deep learning with coherent nanophotonic circuits." Nature Photonics 11.7 (2017): 441.
［参考文献４０］Lin, Xing, et al. "All-optical machine learning using diffractive deep neural networks." Science 361.6406 (2018): 1004-1008.
［参考文献４１］Tzanakis, Constantinos. "Discovering by analogy: the case of Schrodinger's equation." European journal of physics 19.1 (1998): 69.
［参考文献４２］Eberly, J. H. Seventh Rochester Conference on Coherence and Quantum Optics. ROCHESTER UNIV NY DEPT OF PHYSICS AND ASTRONOMY, 1996.
［参考文献４３］Scully, M. O. "Zubairy (1997) Quantum optics." (2002).
［参考文献４４］Herrmann, F., and G. Bruno Schmid. "Analogy between mechanics and electricity." European Journal of Physics 6.1 (1985): 16.
［参考文献４５］Sivardiere, J. "On the analogy between inertial and electromagnetic forces." European Journal of Physics 4.3 (1983): 162.
［参考文献４６］Charru, Frangois. "A simple mechanical system mimicking phase transitions in a one-dimensional medium." European Journal of Physics 18.6 (1997): 417.
［参考文献４７］Bliokh, Yury P., et al. "Transport and localization in periodic and disordered graphene superlattices." Physical Review B 79.7 (2009): 075123.
［参考文献４８］Timp, G., et al. "Nanostructure Physics and Fabrication, edited by MA Reed and WP Kirk." (1989): 331.
［参考文献４９］Sols, Fernando, et al. "On the possibility of transistor action based on quantum interference phenomena." Applied physics letters 54.4 (1989): 350-352.
［参考文献５０］Wang, Y., and S. Y. Chou. "Quantum wave bandstop filters." Applied physics letters 65.16 (1994): 2072-2074.
［参考文献５１］Weisshaar, A., et al. "Analysis of discontinuities in quantum waveguide structures." Applied physics letters 55.20 (1989): 2114-2116.
［参考文献５２］Weisshaar, Andreas, et al. "Analysis and modeling of quantum waveguide structures and devices." Journal of applied physics 70.1 (1991 ): 355-366.
［参考文献５３］Gaylord, Thomas K., G. N. Henderson, and Elias N. Glytsis. "Application of electromagnetics formalism to quantum-mechanical electron-wave propagation in semiconductors." JOSA B 10.2 (1993): 333-339.
［参考文献５４］Gaylord, T. K., and K. F. Brennan. "Electron wave optics in semiconductors." Journal of applied physics 65.2 (1989): 814-820.
［参考文献５５］Gaylord, T. K., E. N. Glytsis, and K. F. Brennan. "Electron-wave quarter- wavelength quantum well impedance transformers between differing energy-gap semiconductors." Journal of applied physics 67.5 (1990): 2623-2630.
［参考文献５６］Carati, A., and L. Galgani. "Theory of dynamical systems and the relations between classical and quantum mechanics." Foundations of Physics 31.1 (2001 ): 69-87.
［参考文献１］R. Feynman, Simulating physics with computers. International Journal of Theoretical Physics 21 , 6&7, 467488, 1982.
［参考文献２］Y. Manin. Computable and Uncomputable; Sovetskoye Radio: Moscow, 1980.
［参考文献３］John. A. Pople. Nobel lecture: Quantum chemical models. Reviews of Modern Physics 71.5 (1999): 1267.
［参考文献４］W. Kohn. Nobel Lecture: Electronic structure of matterwave functions and density functionals. Reviews of Modern Physics 71.5 (1999): 1253.
［参考文献５］D. Deutsch. Quantum theory, the ChurchTuring Principle and the universal quantum computer. Proceedings of the Royal Society A, 400(1818), 97, (1985).
［参考文献６］Gambetta JM, Chow JM, Ste_en M. Building logical qubits in a superconducting quantum computing system npj Quantum Information. 2017, Jan 13;3(1 ): 1 -7.
［参考文献７］Corcoles, Antonio D., et al. "Demonstration of a quantum error detection code using a square lattice of four superconducting qubits." Nature communications 6.1 (2015): 1-10.
［参考文献８］Neill, Charles, et al. "A blueprint for demonstrating quantum supremacy with superconducting qubits." Science 360.6385 (2018): 195-199.
［参考文献９］Krantz, Philip, et al. "A quantum engineer's guide to superconducting qubits." Applied Physics Reviews 6.2 (2019): 021318.
［参考文献１０］Harty, T. P., et al. "High-fidelity preparation, gates, memory, and read out of a trapped-ion quantum bit." Physical review letters 113.22 (2014): 220501.
［参考文献１１］Schaefer, V. M., et al. "Fast quantum logic gates with trapped-ion qubits." Nature 555.7694 (2018): 75-78.
［参考文献１２］Christopher J. Ballance. Trapped-ion Qubits. High-Fidelity Quantum Logic in Ca+. Springer, Cham, 2017. 5-14.
［参考文献１３］Zwanenburg, Floris A., et al. "Silicon quantum electronics." Reviews of modern physics 85.3 (2013): 961.
［参考文献１４］Bradley, C. E., et al. "A ten-qubit solid-state spin register with quantum memory up to one minute." Physical Review X 9.3 (2019): 031045.
［参考文献１５］Gumann, P., et al. "Inductive measurement of optically hyperpolarized phosphorous donor nuclei in an isotopically enriched silicon-28 crystal." Physical review letters 113.26 (2014): 267604.
［参考文献１６］Lester, Brian, et al. "Individual control of an array of neutral atom qubits for quantum computing." Bulletin of the American Physical Society (2020).
［参考文献１７］Picken, C. J., et al. "Entanglement of neutral-atom qubits with long ground- Rydberg coherence times." Quantum Science and Technology 4.1 (2018): 015011.
［参考文献１８］Farhi E, Goldstone J, Gutmann S, Sipser M. Quantum computation by adiabatic evolution. arXiv preprint quant-ph/0001106. 2000 Jan 28.
［参考文献１９］Garrido Alzar, C. L., M. A. G. Martinez, and P. Nussenzveig. "Classical analog of electromagnetically induced transparency." American Journal of Physics 70.1 (2002): 37-41 .
［参考文献２０］Z. Bai, C. Hang, G. Huang. Classical analogs of double electromagnetically induced transparency. Optics Communications, 291 , pp.253-2 258,2013.
［参考文献２１］PW. Shor. Scheme for reducing decoherence in quantum computer memory. Phys Rev A. 1995;52:R2493.
［参考文献２２］Jordan, Stephen P., Edward Farhi, and Peter W. Shor. "Error-correcting codes for adiabatic quantum computation." Physical Review A 74.5 (2006): 052322.
［参考文献２３］N. Chancellor, S. Zohren, P.A. Warburton. Circuit design for multibody interactions in superconducting quantum annealing systems with applications to a scalable architecture npj Quantum Information, 3(1), pp.1-7.2017.
［参考文献２４］John, Hopfield. Neural networks and physical systems with emergent collective computational abilities. Proceedings of the national academy of sciences 79.8 (1982): 2554-2558.
［参考文献２５］John, Hopfield. Neurons with graded response have collective computational properties like those of two-state neurons. Proceedings of the national academy of sciences 81.10 (1984): 3088-3092.
［参考文献２６］D. Tank, J. J. Hopfield. Simple 'neural' optimization networks: An A/D converter, signal decision circuit, and a linear programming circuit. IEEE transactions on circuits and systems 33.5 (1986): 533-541.
［参考文献２７］J. Hopfield, D. Tank. Computing with neural circuits: A model. Science 233.4764 (1986): 625-633.
［参考文献２８］Brecht T, Pfaff W, Wang C, Chu Y, Frunzio L, Devoret MH, Schoelkopf RJ. Multilayer microwave integrated quantum circuits for scalable quantum computing npj Quantum Information. 2016 Feb 23;2(1 ):1-4.
［参考文献２９］D-Wave Documentation. Accessed: 14. April 2020. https: ==docs:dwavesys:com=docs=latest=cgs4:html
［参考文献３０］S.J. Weber, G.O. Samach, D. Hover, S. Gustavsson, D.K. Kim, A. Melville, D. Rosenberg, A.P. Sears, F. Yan, J.L. Yoder, W.D. Oliver. Coherent coupled qubits for quantum annealing. Physical Review Applied, 8(1 ), p.014004, 2017.
［参考文献３１］K.L. Pudenz, T. Albash, D.A Lidar. Error-corrected quantum annealing with hundreds of qubits. Nature communications, 5(1 ), pp.1-10., 2014.
［参考文献３２］D. Ferrari, M. Amoretti. Demonstration of envariance and parity learning on the IBM16 qubit processor. arXiv preprint arXiv: 1801.02363. 2018.
［参考文献３３］Jiang, Nian-Quan, et al. "Universal quantum computing with superconducting charge qubits." arXiv preprint arXiv: 1809.01304 (2018).
［参考文献３４］Mills, Jonathan Wayne, and Charles A. Daffinger. "An analog VLSI array processor for classical and connectionist Al." [1990] Proceedings of the International Conference on Application Specific Array Processors. IEEE, 1990.
［参考文献３５］Truitt, Thomas D., and Alan E. Rogers. Basics of analog computers. Vol. 256. JF Rider, 1960.
［参考文献３６］Barrios, G. Alvarado, et al. 'Analog simulator of integro-differential equations with classical memristors." Scientific reports 9.1 (2019): 1-10.
［参考文献３７］Ambrogio, Stefano, et al. "Equivalent-accuracy accelerated neural-network training using analogue memory." Nature 558.7708 (2018): 60-67.
［参考文献３８］Tait, Alexander N., et al. "Neuromorphic photonic networks using silicon photonic weight banks." Scientific reports 7.1 (2017): 1-10.
［参考文献３９］Shen, Yichen, et al. "Deep learning with coherent nanophotonic circuits." Nature Photonics 11.7 (2017): 441.
［参考文献４０］Lin, Xing, et al. "All-optical machine learning using diffractive deep neural networks." Science 361.6406 (2018): 1004-1008.
［参考文献４１］Tzanakis, Constantinos. "Discovering by analogy: the case of Schrodinger's equation." European journal of physics 19.1 (1998): 69.
［参考文献４２］Eberly, J. H. Seventh Rochester Conference on Coherence and Quantum Optics. ROCHESTER UNIV NY DEPT OF PHYSICS AND ASTRONOMY, 1996.
［参考文献４３］Scully, M. O. "Zubairy (1997) Quantum optics." (2002).
［参考文献４４］Herrmann, F., and G. Bruno Schmid. "Analogy between mechanics and electricity." European Journal of Physics 6.1 (1985): 16.
［参考文献４５］Sivardiere, J. "On the analogy between inertial and electromagnetic forces." European Journal of Physics 4.3 (1983): 162.
［参考文献４６］Charru, Frangois. "A simple mechanical system mimicking phase transitions in a one-dimensional medium." European Journal of Physics 18.6 (1997): 417.
［参考文献４７］Bliokh, Yury P., et al. "Transport and localization in periodic and disordered graphene superlattices." Physical Review B 79.7 (2009): 075123.
［参考文献４８］Timp, G., et al. "Nanostructure Physics and Fabrication, edited by MA Reed and WP Kirk." (1989): 331.
［参考文献４９］Sols, Fernando, et al. "On the possibility of transistor action based on quantum interference phenomena." Applied physics letters 54.4 (1989): 350-352.
［参考文献５０］Wang, Y., and S. Y. Chou. "Quantum wave bandstop filters." Applied physics letters 65.16 (1994): 2072-2074.
［参考文献５１］Weisshaar, A., et al. "Analysis of discontinuities in quantum waveguide structures." Applied physics letters 55.20 (1989): 2114-2116.
［参考文献５２］Weisshaar, Andreas, et al. "Analysis and modeling of quantum waveguide structures and devices." Journal of applied physics 70.1 (1991 ): 355-366.
［参考文献５３］Gaylord, Thomas K., G. N. Henderson, and Elias N. Glytsis. "Application of electromagnetics formalism to quantum-mechanical electron-wave propagation in semiconductors." JOSA B 10.2 (1993): 333-339.
［参考文献５４］Gaylord, T. K., and K. F. Brennan. "Electron wave optics in semiconductors." Journal of applied physics 65.2 (1989): 814-820.
［参考文献５５］Gaylord, T. K., E. N. Glytsis, and K. F. Brennan. "Electron-wave quarter- wavelength quantum well impedance transformers between differing energy-gap semiconductors." Journal of applied physics 67.5 (1990): 2623-2630.
［参考文献５６］Carati, A., and L. Galgani. "Theory of dynamical systems and the relations between classical and quantum mechanics." Foundations of Physics 31.1 (2001 ): 69-87.
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図15】
【図16】
【国際調査報告】