(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-07-06
(54)【発明の名称】表示パネル及びその製造方法、電子装置
(51)【国際特許分類】
H10K 50/81 20230101AFI20230629BHJP
G09F 9/30 20060101ALI20230629BHJP
H10K 50/10 20230101ALI20230629BHJP
H10K 50/805 20230101ALI20230629BHJP
H10K 50/816 20230101ALI20230629BHJP
H10K 50/818 20230101ALI20230629BHJP
H10K 50/82 20230101ALI20230629BHJP
H10K 50/844 20230101ALI20230629BHJP
H10K 59/122 20230101ALI20230629BHJP
H10K 50/88 20230101ALI20230629BHJP
H10K 71/16 20230101ALI20230629BHJP
H10K 71/20 20230101ALI20230629BHJP
H10K 102/10 20230101ALN20230629BHJP
H10K 102/20 20230101ALN20230629BHJP
【ＦＩ】
H10K50/81
G09F9/30 338
G09F9/30 349D
G09F9/30 349Z
G09F9/30 349B
H10K50/10
H10K50/805
H10K50/816
H10K50/818
H10K50/82
H10K50/844
H10K59/122
H10K50/88
H10K71/16
H10K71/20
G09F9/30 365
H10K102:10
H10K102:20
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2021570498
(86)(22)【出願日】2020-03-27
(85)【翻訳文提出日】2021-11-26
(86)【国際出願番号】 CN2020081837
(87)【国際公開番号】W WO2021189473
(87)【国際公開日】2021-09-30
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】黄 冠▲達▼
(72)【発明者】
【氏名】董 永▲發▼
(72)【発明者】
【氏名】王 青
(72)【発明者】
【氏名】李 世▲鵬▼
(72)【発明者】
【氏名】王 宇
(72)【発明者】
【氏名】童 慧
(72)【発明者】
【氏名】袁 雄
(72)【発明者】
【氏名】申 ▲曉▼斌
【テーマコード（参考）】
3K107
5C094
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC31
3K107CC35
3K107CC43
3K107DD03
3K107DD23
3K107DD24
3K107DD26
3K107DD27
3K107DD38
3K107DD39
3K107DD44X
3K107DD46X
3K107DD46Y
3K107DD89
3K107DD95
3K107EE03
3K107EE21
3K107EE22
3K107EE48
3K107EE49
3K107EE50
3K107EE63
3K107FF00
3K107FF06
3K107FF15
3K107FF19
3K107GG05
3K107GG11
3K107GG13
3K107GG28
3K107HH05
5C094AA15
5C094BA03
5C094BA23
5C094EA05
5C094EA06
5C094ED03
5C094ED11
5C094ED13
5C094FA02
5C094FB12
5C094JA08
(57)【要約】
表示パネル及びその製造方法、電子装置であって、表示パネルはベース基板（１０）と、ベース基板（１０）に設置されるアレイ構造層及び発光構造層（２０）とを備え、ベース基板（１０）はトランジスタ（１１）を備え、アレイ構造層は第１導電性ピラー（１３）、接続電極（１４）及び第２導電性ピラー（１６）を備え、発光構造層（２０）は第１電極（２１）、有機発光層（２２）及び第２電極（２３）を備え、第１電極（２１）は有機発光層（２２）のベース基板（１０）に近接する側に位置し、第２電極（２３）は有機発光層（２２）のベース基板（１０）から離れる側に位置し、第１電極（２１）は第１サブ電極（２１１）、第２サブ電極（２１２）及び第３サブ電極（２１３）を備え、第２サブ電極（２１２）は第１サブ電極（２１１）のベース基板（１０）から離れる側に位置し、第３サブ電極（２１３）は第１サブ電極（２１１）のベース基板（１０）に近接する側に位置し、第１サブ電極（２１１）の反射率は閾値反射率より大きく、且つ第２サブ電極（２１２）の反射率より大きく、第２サブ電極（２１２）の反射率は第３サブ電極（２１３）の反射率より小さく、第１電極（２１）は第２導電性ピラー（１６）によって接続電極（１４）に接続され、接続電極（１４）は第１導電性ピラー（１３）によってトランジスタ（１１）のドレイン電極に接続される。
【特許請求の範囲】
【請求項1】
表示パネルであって、ベース基板と、前記ベース基板に順次設置されるアレイ構造層及び発光構造層とを備え、前記ベース基板はトランジスタを備え、前記アレイ構造層は順次設置される第１導電性ピラー、接続電極及び第２導電性ピラーを備え、前記発光構造層は第１電極、有機発光層及び第２電極を備え、前記第１電極は前記有機発光層の前記ベース基板に近接する側に位置し、前記第２電極は前記有機発光層の前記ベース基板から離れる側に位置し、
前記第１電極は第１サブ電極、第２サブ電極及び第３サブ電極を備え、前記第２サブ電極は前記第１サブ電極の前記ベース基板から離れる側に位置し、前記第３サブ電極は前記第１サブ電極の前記ベース基板に近接する側に位置し、
前記第１サブ電極の反射率は閾値反射率より大きく、且つ前記第２サブ電極の反射率より大きく、前記第２サブ電極の反射率は前記第３サブ電極の反射率より小さく、
前記第１電極は前記第２導電性ピラーによって前記接続電極に接続され、前記接続電極は前記第１導電性ピラーによって前記トランジスタのドレイン電極に接続される、表示パネル。
【請求項2】
前記第２サブ電極は透過電極であり、且つ前記ベース基板での正投影は前記第１サブ電極の前記ベース基板での正投影を被覆し、前記第３サブ電極の前記ベース基板での正投影は少なくとも前記第１サブ電極の前記ベース基板での正投影を被覆し、前記第２サブ電極の前記ベース基板での正投影は前記第３サブ電極の前記ベース基板での正投影を被覆する、請求項１に記載の表示パネル。
【請求項3】
表示パネルは更にゲート線を備え、前記第１サブ電極の第１方向に沿う長さは前記第２サブ電極の第１方向に沿う長さより大きく、前記第１サブ電極の第２方向に沿う長さは前記第２サブ電極の第２方向に沿う長さより小さく、前記第２サブ電極の第２方向に沿う長さは前記第１サブ電極の第２方向に沿う長さの１．２倍であり、
前記第１方向は前記ベース基板に垂直であり、前記第２方向は前記ゲート線の延在方向である、請求項１に記載の表示パネル。
【請求項4】
前記第１サブ電極の製造材料は銀を含み、前記第１サブ電極の第１方向に沿う長さは４００オングストローム～６００オングストロームであり、前記第１サブ電極の第２方向に沿う長さは１．５マイクロメートル～２．５マイクロメートルである、請求項３に記載の表示パネル。
【請求項5】
前記第２サブ電極の製造材料は酸化インジウムスズを含み、前記第２サブ電極の第１方向に沿う長さは１２０オングストローム～１８０オングストロームであり、前記第２サブ電極の第２方向に沿う長さは１．８マイクロメートル～４マイクロメートルである、請求項３に記載の表示パネル。
【請求項6】
前記第３サブ電極の製造材料はチタンを含み、前記第３サブ電極の第１方向に沿う長さは８０オングストローム～１２０オングストロームであり、前記第３サブ電極の第２方向に沿う長さは１．５マイクロメートル～２．５マイクロメートルである、請求項３に記載の表示パネル。
【請求項7】
前記第１サブ電極の製造材料は銀を含み、前記第２サブ電極の製造材料は酸化インジウムスズを含み、前記第３サブ電極の製造材料はチタンを含む、請求項１に記載の表示パネル。
【請求項8】
閾値反射率は８０％であり、前記第２サブ電極の仕事関数は５より大きく、前記第２サブ電極の光透過率は９９％より大きい、請求項１に記載の表示パネル。
【請求項9】
前記表示パネルは更に画素定義層、パッケージ層及びカラーフィルム層を備え、前記画素定義層は前記アレイ構造層の前記ベース基板から離れる側に位置し、
前記パッケージ層は前記発光構造層の前記ベース基板から離れる側に位置し、
前記カラーフィルム層は前記パッケージ層の前記ベース基板から離れる側に位置し、
前記画素定義層の製造材料は酸化ケイ素を含む、請求項１に記載の表示パネル。
【請求項10】
前記パッケージ層は第１無機パッケージ層、第２無機パッケージ層及び第３有機パッケージ層を備え、前記第１無機パッケージ層は前記第２無機パッケージ層の前記ベース基板に近接する側に位置し、
前記第３有機パッケージ層は前記第２無機パッケージ層の前記ベース基板から離れる側に位置する、請求項９に記載の表示パネル。
【請求項11】
前記表示パネルは更にカバープレートを備え、前記カバープレートは前記カラーフィルム層の前記ベース基板から離れる側に位置する、請求項９又は１０に記載の表示パネル。
【請求項12】
請求項１～１１のいずれか１項に記載の表示パネルを備える電子装置。
【請求項13】
請求項１～１１のいずれか１項に記載の表示パネルを製造することに用いられる表示パネルの製造方法であって、ベース基板にアレイ構造層を形成し、前記ベース基板がトランジスタを備えることと、
前記アレイ構造層の前記ベース基板から離れる側に、第１サブ電極、第２サブ電極及び第３サブ電極を備える第１電極を形成することと、
前記第１電極の前記ベース基板から離れる側に有機発光層を形成することと、
前記有機発光層のベース基板から離れる側に第２電極を形成し、これにより、前記第１電極、前記有機発光層及び前記第２電極を備える発光構造層を形成することと、を含む表示パネルの製造方法。
【請求項14】
前記アレイ構造層の前記ベース基板から離れる側に、第１サブ電極、第２サブ電極及び第３サブ電極を備える第１電極を形成することは、前記アレイ構造層の前記ベース基板から離れる側に反射防止薄膜及びフォトレジストを順次塗布することと、
反射防止薄膜及びフォトレジストに対して露光及び現像処理を行うことと、
露光処理後の反射防止薄膜及びフォトレジストに第１金属薄膜及び第２金属薄膜を順次堆積することと、
第１金属薄膜及び第２金属薄膜が堆積されたベース基板を剥離溶液で浸漬して、フォトレジストを剥離することと、
フォトレジストが剥離された後のベース基板を現像処理することにより、反射防止薄膜を剥離して、第３サブ電極及び第１サブ電極を形成することと、
前記第１サブ電極のベース基板から離れる側に第２サブ電極を形成することと、を含む、請求項１３に記載の方法。
【請求項15】
第１金属薄膜及び第２金属薄膜が堆積されたベース基板の剥離溶液での浸漬時間は３０分間より短い、請求項１４に記載の方法。
【請求項16】
前記第１サブ電極の前記ベース基板から離れる側に第２サブ電極を形成することは、前記第１サブ電極の前記ベース基板から離れる側にスパッタリングプロセスにより透明導電薄膜を堆積することと、
透明導電薄膜にフォトレジストを塗布することと、
フォトレジストに対して露光及び現像処理を行うことと、
透明導電薄膜をドライエッチングプロセスによりエッチングすることと、
フォトレジストを剥離して第２サブ電極を形成し、前記第２サブ電極の前記ベース基板での正投影が前記第１サブ電極の前記ベース基板での正投影を被覆することと、を含む、請求項１４に記載の方法。
【請求項17】
前記第１サブ電極のベース基板から離れる側にスパッタリングプロセスにより透明導電薄膜を堆積する開始時刻と、前記第１金属薄膜及び第２金属薄膜が堆積されたベース基板を剥離溶液で浸漬してフォトレジストを剥離する終了時刻との間の間隔時間は、１２０分間より短い、請求項１４に記載の方法。
【請求項18】
前記第１電極の前記ベース基板から離れる側に有機発光層を形成する前に、前記方法は更に、前記第１電極の前記ベース基板から離れる側に画素定義薄膜を堆積することと、
画素定義薄膜にフォトレジストを塗布することと、
フォトレジストに対して露光及び現像処理を行うことと、
画素定義薄膜をドライエッチングプロセスによりエッチングすることと、
フォトレジストを剥離して画素定義層を形成することと、を含む、請求項１３に記載の方法。
【請求項19】
前記有機発光層のベース基板から離れる側に第２電極を形成した後、前記方法は更に、前記第２電極の前記ベース基板から離れる側にパッケージ層を形成することと、
前記パッケージ層の前記ベース基板から離れる側にカラーフィルム層を形成することと、
前記カラーフィルム層の前記ベース基板から離れる側にカバープレートを形成することと、を含む、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は表示技術分野に関するが、それに限らず、特に表示パネル及びその製造方法、電子装置に関する。
【背景技術】
【0002】
マイクロ有機発光ダイオード（Ｍｉｃｒｏ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、Ｍｉｃｒｏ－ＯＬＥＤと略称）は近年発展してきたマイクロディスプレイであり、シリコン系ＯＬＥＤはその中の１つである。シリコン系ＯＬＥＤは画素のアクティブアドレッシングを実現することができるだけではなく、シリコン基板においてタイミング制御（ＴＣＯＮ）回路、過電流保護（ＯＣＰ）回路等を含む複数の機能回路を製造することを実現することもでき、システムの体積を減少させて、軽量化を実現することに役立つ。シリコン系ＯＬＥＤは成熟した相補型金属酸化物半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＣＭＯＳと略称）集積回路プロセスを用いて製造されたものであり、体積が小さく、高解像度（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ、ＰＰＩと略称）、高リフレッシュレート等の利点を有し、仮想現実（ＶＲ、Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）又は拡張現実（ＡＲ、Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）のニアアイディスプレイ分野に広く応用されている。
【発明の概要】
【課題を解決するための手段】
【0003】
以下は本開示に詳しく説明される主題の概要である。本概要は特許請求の範囲を制限するためのものではない。
【0004】
第１態様では、本開示は表示パネルを提供し、ベース基板と、前記ベース基板に順次設置されるアレイ構造層及び発光構造層とを備え、前記ベース基板はトランジスタを備え、前記アレイ構造層は順次設置される第１導電性ピラー、接続電極及び第２導電性ピラーを備え、前記発光構造層は第１電極、有機発光層及び第２電極を備え、前記第１電極は前記有機発光層の前記ベース基板に近接する側に位置し、前記第２電極は前記有機発光層の前記ベース基板から離れる側に位置し、
前記第１電極は第１サブ電極、第２サブ電極及び第３サブ電極を備え、前記第２サブ電極は前記第１サブ電極の前記ベース基板から離れる側に位置し、前記第３サブ電極は前記第１サブ電極の前記ベース基板に近接する側に位置し、
前記第１サブ電極の反射率は閾値反射率より大きく、且つ前記第２サブ電極の反射率より大きく、前記第２サブ電極の反射率は前記第３サブ電極の反射率より小さく、
前記第１電極は前記第２導電性ピラーによって前記接続電極に接続され、前記接続電極は前記第１導電性ピラーによって前記トランジスタのドレイン電極に接続される。
前記第１電極は第１サブ電極、第２サブ電極及び第３サブ電極を備え、前記第２サブ電極は前記第１サブ電極の前記ベース基板から離れる側に位置し、前記第３サブ電極は前記第１サブ電極の前記ベース基板に近接する側に位置し、
前記第１サブ電極の反射率は閾値反射率より大きく、且つ前記第２サブ電極の反射率より大きく、前記第２サブ電極の反射率は前記第３サブ電極の反射率より小さく、
前記第１電極は前記第２導電性ピラーによって前記接続電極に接続され、前記接続電極は前記第１導電性ピラーによって前記トランジスタのドレイン電極に接続される。
【0005】
いくつかの可能な実現方式では、前記第２サブ電極は透過電極であり、且つ前記ベース基板での正投影は前記第１サブ電極の前記ベース基板での正投影を被覆し、
前記第３サブ電極の前記ベース基板での正投影は少なくとも前記第１サブ電極の前記ベース基板での正投影を被覆し、前記第２サブ電極の前記ベース基板での正投影は前記第３サブ電極の前記ベース基板での正投影を被覆する。
前記第３サブ電極の前記ベース基板での正投影は少なくとも前記第１サブ電極の前記ベース基板での正投影を被覆し、前記第２サブ電極の前記ベース基板での正投影は前記第３サブ電極の前記ベース基板での正投影を被覆する。
【0006】
いくつかの可能な実現方式では、表示パネルは更にゲート線を備え、前記第１サブ電極の第１方向に沿う長さは前記第２サブ電極の第１方向に沿う長さより大きく、前記第１サブ電極の第２方向に沿う長さは前記第２サブ電極の第２方向に沿う長さより小さく、
前記第２サブ電極の第２方向に沿う長さは前記第１サブ電極の第２方向に沿う長さの１．２倍であり、
前記第１方向は前記ベース基板に垂直であり、前記第２方向は前記ゲート線の延在方向である。
前記第２サブ電極の第２方向に沿う長さは前記第１サブ電極の第２方向に沿う長さの１．２倍であり、
前記第１方向は前記ベース基板に垂直であり、前記第２方向は前記ゲート線の延在方向である。
【0007】
いくつかの可能な実現方式では、前記第１サブ電極の製造材料は銀を含み、
前記第１サブ電極の第１方向に沿う長さは４００オングストローム～６００オングストロームであり、前記第１サブ電極の第２方向に沿う長さは１．５マイクロメートル～２．５マイクロメートルである。
前記第１サブ電極の第１方向に沿う長さは４００オングストローム～６００オングストロームであり、前記第１サブ電極の第２方向に沿う長さは１．５マイクロメートル～２．５マイクロメートルである。
【0008】
いくつかの可能な実現方式では、前記第２サブ電極の製造材料は酸化インジウムスズを含み、
前記第２サブ電極の第１方向に沿う長さは１２０オングストローム～１８０オングストロームであり、前記第２サブ電極の第２方向に沿う長さは１．８マイクロメートル～４マイクロメートルである。
前記第２サブ電極の第１方向に沿う長さは１２０オングストローム～１８０オングストロームであり、前記第２サブ電極の第２方向に沿う長さは１．８マイクロメートル～４マイクロメートルである。
【0009】
いくつかの可能な実現方式では、前記第３サブ電極の製造材料はチタンを含み、
前記第３サブ電極の第１方向に沿う長さは８０オングストローム～１２０オングストロームであり、前記第３サブ電極の第２方向に沿う長さは１．５マイクロメートル～２．５マイクロメートルである。
前記第３サブ電極の第１方向に沿う長さは８０オングストローム～１２０オングストロームであり、前記第３サブ電極の第２方向に沿う長さは１．５マイクロメートル～２．５マイクロメートルである。
【0010】
いくつかの可能な実現方式では、前記第１サブ電極の製造材料は銀を含み、前記第２サブ電極の製造材料は酸化インジウムスズを含み、前記第３サブ電極の製造材料はチタンを含む。
【0011】
いくつかの可能な実現方式では、閾値反射率は８０％であり、
前記第２サブ電極の仕事関数は５より大きく、前記第２サブ電極の光透過率は９９％より大きい。
前記第２サブ電極の仕事関数は５より大きく、前記第２サブ電極の光透過率は９９％より大きい。
【0012】
いくつかの可能な実現方式では、前記表示パネルは更に画素定義層、パッケージ層及びカラーフィルム層を備え、
前記画素定義層は前記アレイ構造層の前記ベース基板から離れる側に位置し、
前記パッケージ層は前記発光構造層の前記ベース基板から離れる側に位置し、
前記カラーフィルム層は前記パッケージ層の前記ベース基板から離れる側に位置し、
前記画素定義層の製造材料は酸化ケイ素を含む。
前記画素定義層は前記アレイ構造層の前記ベース基板から離れる側に位置し、
前記パッケージ層は前記発光構造層の前記ベース基板から離れる側に位置し、
前記カラーフィルム層は前記パッケージ層の前記ベース基板から離れる側に位置し、
前記画素定義層の製造材料は酸化ケイ素を含む。
【0013】
いくつかの可能な実現方式では、パッケージ層は第１無機パッケージ層、第２無機パッケージ層及び第３有機パッケージ層を備え、
前記第１無機パッケージ層は前記第２無機パッケージ層の前記ベース基板に近接する側に位置し、
前記第３有機パッケージ層は前記第２無機パッケージ層の前記ベース基板から離れる側に位置する。
前記第１無機パッケージ層は前記第２無機パッケージ層の前記ベース基板に近接する側に位置し、
前記第３有機パッケージ層は前記第２無機パッケージ層の前記ベース基板から離れる側に位置する。
【0014】
いくつかの可能な実現方式では、前記表示パネルは更にカバープレートを備え、
前記カバープレートは前記カラーフィルム層の前記ベース基板から離れる側に位置し、前記カラーフィルム層を保護することに用いられる。
前記カバープレートは前記カラーフィルム層の前記ベース基板から離れる側に位置し、前記カラーフィルム層を保護することに用いられる。
【0015】
第２態様では、本開示は上記表示パネルを備える電子装置を更に提供する。
【0016】
第３態様では、本開示は更に表示パネルの製造方法を提供し、上記表示パネルを製造することに用いられ、前記方法は、
ベース基板にアレイ構造層を形成し、前記ベース基板がトランジスタを備えることと、
前記アレイ構造層の前記ベース基板から離れる側に、第１サブ電極、第２サブ電極及び第３サブ電極を備える第１電極を形成することと、
前記第１電極の前記ベース基板から離れる側に有機発光層を形成することと、
前記有機発光層のベース基板から離れる側に第２電極を形成し、これにより、前記第１電極、前記有機発光層及び前記第２電極を備える発光構造層を形成することと、を含む。
ベース基板にアレイ構造層を形成し、前記ベース基板がトランジスタを備えることと、
前記アレイ構造層の前記ベース基板から離れる側に、第１サブ電極、第２サブ電極及び第３サブ電極を備える第１電極を形成することと、
前記第１電極の前記ベース基板から離れる側に有機発光層を形成することと、
前記有機発光層のベース基板から離れる側に第２電極を形成し、これにより、前記第１電極、前記有機発光層及び前記第２電極を備える発光構造層を形成することと、を含む。
【0017】
いくつかの可能な実現方式では、前記アレイ構造層の前記ベース基板から離れる側に、第１サブ電極、第２サブ電極及び第３サブ電極を備える第１電極を形成することは、
前記アレイ構造層の前記ベース基板から離れる側に反射防止薄膜及びフォトレジストを順次塗布することと、
反射防止薄膜及びフォトレジストに対して露光及び現像処理を行うことと、
露光処理後の反射防止薄膜及びフォトレジストに第１金属薄膜及び第２金属薄膜を順次堆積することと、
第１金属薄膜及び第２金属薄膜が堆積されたベース基板を剥離溶液で浸漬して、フォトレジストを剥離することと、
フォトレジストが剥離された後のベース基板を現像処理することにより、反射防止薄膜を剥離して、第３サブ電極及び第１サブ電極を形成することと、
前記第１サブ電極のベース基板から離れる側に第２サブ電極を形成することと、を含む。
前記アレイ構造層の前記ベース基板から離れる側に反射防止薄膜及びフォトレジストを順次塗布することと、
反射防止薄膜及びフォトレジストに対して露光及び現像処理を行うことと、
露光処理後の反射防止薄膜及びフォトレジストに第１金属薄膜及び第２金属薄膜を順次堆積することと、
第１金属薄膜及び第２金属薄膜が堆積されたベース基板を剥離溶液で浸漬して、フォトレジストを剥離することと、
フォトレジストが剥離された後のベース基板を現像処理することにより、反射防止薄膜を剥離して、第３サブ電極及び第１サブ電極を形成することと、
前記第１サブ電極のベース基板から離れる側に第２サブ電極を形成することと、を含む。
【0018】
いくつかの可能な実現方式では、第１金属薄膜及び第２金属薄膜が堆積されたベース基板の剥離溶液での浸漬時間は３０分間より短い。
【0019】
いくつかの可能な実現方式では、前記第１サブ電極の前記ベース基板から離れる側に第２サブ電極を形成することは、
前記第１サブ電極の前記ベース基板から離れる側にスパッタリングプロセスにより透明導電薄膜を堆積することと、
透明導電薄膜にフォトレジストを塗布することと、
フォトレジストに対して露光及び現像処理を行うことと、
透明導電薄膜をドライエッチングプロセスによりエッチングすることと、
フォトレジストを剥離して第２サブ電極を形成し、前記第２サブ電極の前記ベース基板での正投影が前記第１サブ電極の前記ベース基板での正投影を被覆することと、を含む。
前記第１サブ電極の前記ベース基板から離れる側にスパッタリングプロセスにより透明導電薄膜を堆積することと、
透明導電薄膜にフォトレジストを塗布することと、
フォトレジストに対して露光及び現像処理を行うことと、
透明導電薄膜をドライエッチングプロセスによりエッチングすることと、
フォトレジストを剥離して第２サブ電極を形成し、前記第２サブ電極の前記ベース基板での正投影が前記第１サブ電極の前記ベース基板での正投影を被覆することと、を含む。
【0020】
いくつかの可能な実現方式では、前記第１サブ電極のベース基板から離れる側にスパッタリングプロセスにより透明導電薄膜を堆積する開始時刻と、前記第１金属薄膜及び第２金属薄膜が堆積されたベース基板を剥離溶液で浸漬してフォトレジストを剥離する終了時刻との間の間隔時間は、１２０分間より短い。
【0021】
いくつかの可能な実現方式では、前記第１電極の前記ベース基板から離れる側に有機発光層を形成する前に、前記方法は更に、
前記第１電極の前記ベース基板から離れる側に画素定義薄膜を堆積することと、
画素定義薄膜にフォトレジストを塗布することと、
フォトレジストに対して露光及び現像処理を行うことと、
画素定義薄膜をドライエッチングプロセスによりエッチングすることと、
フォトレジストを剥離して画素定義層を形成することと、を含む。
前記第１電極の前記ベース基板から離れる側に画素定義薄膜を堆積することと、
画素定義薄膜にフォトレジストを塗布することと、
フォトレジストに対して露光及び現像処理を行うことと、
画素定義薄膜をドライエッチングプロセスによりエッチングすることと、
フォトレジストを剥離して画素定義層を形成することと、を含む。
【0022】
いくつかの可能な実現方式では、前記有機発光層のベース基板から離れる側に第２電極を形成した後、前記方法は更に、
前記第２電極の前記ベース基板から離れる側にパッケージ層を形成することと、
前記パッケージ層の前記ベース基板から離れる側にカラーフィルム層を形成することと、
前記カラーフィルム層の前記ベース基板から離れる側にカバープレートを形成することと、を含む。
前記第２電極の前記ベース基板から離れる側にパッケージ層を形成することと、
前記パッケージ層の前記ベース基板から離れる側にカラーフィルム層を形成することと、
前記カラーフィルム層の前記ベース基板から離れる側にカバープレートを形成することと、を含む。
【0023】
図面及び詳細な説明を閲覧して理解した後、他の態様を分かることができる。
【図面の簡単な説明】
【0024】
図面は本開示の技術案を理解するためのものであり、且つ明細書の一部となり、本開示の実施例とともに本開示の技術案を解釈することに用いられ、本開示の技術案を制限するものではない。
【0025】
【発明を実施するための形態】
【0026】
本開示の目的、技術案及び利点をより明確にするために、以下に図面を参照しながら本開示の実施例を詳しく説明する。実施形態は複数の異なる形式で実施されてもよい。当業者が容易に理解し得る事実は、本開示の趣旨及びその範囲を逸脱せずに、方式及び内容を様々な形式に変換することができることである。従って、本開示は下記実施形態に記載された内容のみに限定されると解釈されるべきではない。衝突しない限り、本開示の実施例及び実施例の特徴は互いに任意に組み合わせられることができる。
【0027】
図面において、明確にするために、各構成要素のサイズ、層の厚さ又は領域を拡大して示す場合がある。従って、本開示の実施形態は該サイズに限定されるとは限らず、図面における各部材の形状及びサイズは真の比率を反映しない。また、図面に理想的な例を模式的に示すが、本開示の実施形態は図面に示される形状又は数値に限定されるものではない。
【0028】
特に定義しない限り、本開示に使用される技術用語又は科学用語は本開示の属する分野内で当業者が理解する通常の意味であるべきである。本開示に使用される「第１」、「第２」及び類似する言葉はいかなる順序、数又は重要性を示すものではなく、異なる構成部分を区別するためのものに過ぎない。「備える」又は「含む」等の類似する言葉は、該言葉の後に記載された素子又は部材が該言葉の前に列挙した素子又は部材及びそれらと同等のものをカバーすることを指し、他の素子又は部材を排除しない。「接続」又は「連結」等の類似する言葉は物理的又は機械的な接続に限定されるものではなく、直接的又は間接的接続にかかわらず、電気的接続も含む。「上」、「下」、「左」、「右」等は相対的な位置関係だけを指し、説明された対象の絶対的な位置が変化すると、該相対的な位置関係も対応して変化する可能性がある。
【0029】
本明細書において、トランジスタとは少なくともゲート電極、ドレイン電極及びソース電極の３つの端子を備える素子を指す。トランジスタはドレイン電極（ドレイン電極端子、ドレイン領域又はドレイン電極）とソース電極（ソース電極端子、ソース領域又はソース電極）との間にチャネル領域を有し、且つ電流はドレイン電極、チャネル領域及びソース電極を流れることができる。チャネル領域とは電流が主に流れる領域を指す。
【0030】
本明細書において、第１極はドレイン電極であってもよく、第２極はソース電極であってもよく、又は、第１極はソース電極であってもよく、第２極はドレイン電極であってもよい。極性が反対であるトランジスタを使用する場合又は回路動作中の電流方向が変化する場合等に、「ソース電極」及び「ドレイン電極」の機能は互いに交換される場合がある。従って、本明細書において、「ソース電極」及び「ドレイン電極」は互いに交換されることができる。
【0031】
本明細書において、「接続」は構成要素がある電気的作用を有する素子により一体に接続される状況を含む。「ある電気的作用を有する素子」は接続される構成要素間の電気信号の授受を行うことができる限り、特に制限しない。「ある電気的作用を有する素子」の例は電極及び配線のほか、更にトランジスタ等のスイッチング素子、抵抗器、インダクタ、コンデンサ、他の様々な機能を持つ素子等を含む。
【0032】
本明細書において、「フィルム」及び「層」は互いに交換されることができる。例えば、「導電層」を「導電フィルム」に置換できる場合がある。それと同様に、「絶縁フィルム」を「絶縁層」に置換できる場合がある。
【0033】
シリコン系ＯＬＥＤは駆動回路が集積されるシリコン系バックプレーンと、シリコン系バックプレーンに形成されるＯＬＥＤ発光素子アレイとを備える。ＯＬＥＤ発光素子アレイは陽極、有機発光層及び陰極を備える。
【0034】
シリコン系ＯＬＥＤのＰＰＩが高いため、トップエミッション構造を用いてもよい。陽極は反射機能を実現するように構成される。一般的に、陽極はチタン／アルミニウム／チタンの積層構造を用いるため、陽極の反射率が低く、更にシリコン系ＯＬＥＤの表示輝度に影響し、シリコン系ＯＬＥＤの表示効果を低減してしまう。
【0035】
図１は本開示の実施例に係る表示パネルの構造模式図である。図１に示すように、本開示の実施例に係る表示パネルはベース基板１０と、ベース基板１０に設置されるアレイ構造層及び発光構造層２０とを備える。ベース基板１０はトランジスタ１１を備え、アレイ構造層は順次設置される第１導電性ピラー１３、接続電極１４及び第２導電性ピラー１６を備え、発光構造層２０は第１電極２１、有機発光層２２及び第２電極２３を備える。第１電極２１は有機発光層２２のベース基板１０に近接する側に位置し、第２電極２３は有機発光層２２のベース基板１０から離れる側に位置する。
【0036】
第１電極２１は第１サブ電極２１１、第２サブ電極２１２及び第３サブ電極２１３を備え、第２サブ電極２１２は第１サブ電極２１１のベース基板１０から離れる側に位置し、第３サブ電極２１３は第１サブ電極２１１のベース基板１０に近接する側に位置する。
【0037】
第１サブ電極２１１の反射率は閾値反射率より大きく、且つ第２サブ電極２１２の反射率より大きく、第２サブ電極２１２の反射率は第３サブ電極２１３の反射率より小さい。
【0038】
第１電極２１は第２導電性ピラー１６によって接続電極１４に接続され、接続電極１４は第１導電性ピラー１３によってトランジスタ１１のドレイン電極に接続される。
【0039】
第１サブ電極２１１は有機発光層２２から射出された光を反射するように構成され、第２サブ電極２１２は第１サブ電極２１１により反射された光を透過するように構成される。第３サブ電極２１３は第１サブ電極２１１とアレイ構造層との間の粘着力を強化するように構成され、それにより第１サブ電極２１１の凝集及び脱落を回避する。
【0040】
例示的な実施例では、ベース基板１０はシリコン基板又はガラス基板であってもよく、トランジスタ１１の活性層はベース基板１０の内部に形成される。
【0041】
例示的な実施例では、トランジスタ１１は金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＭＯＳと略称）であってもよい。
【0042】
例示的な実施例では、表示パネルは表示領域及び非表示領域を備える。表示パネルは表示領域に位置する複数のサブ画素を備える。非表示領域は制御回路を備える。図１に表示領域のみを示し、表示パネルがサブ画素１００Ａ、１００Ｂ及び１００Ｃの３つのサブ画素を備える場合を例として説明する。
【0043】
例示的な実施例では、３つの異なる色のサブ画素は１つの画素を構成し、３つのサブ画素はそれぞれ赤色サブ画素、緑色サブ画素及び青色サブ画素であってもよい。いくつかの可能な実現方式では、１つの画素は４つ、５つ以上のサブ画素を備えてもよく、実際の応用環境に応じて設計して決定されてもよい。
【0044】
例示的な実施例では、図１に示すように、ベース基板１０に位置するアレイ構造層におけるトランジスタは画素駆動回路を構成することができる。
【0045】
図２は例示的な実施例に係るベース基板の回路原理の模式図である。図２に示すように、表示領域における複数のサブ画素が規則的に配置されることにより、複数の表示行及び複数の表示列が形成される。各サブ画素は画素駆動回路１０１と、画素駆動回路１０１に接続される発光デバイス１０２とを備える。画素駆動回路１０１は少なくとも駆動トランジスタを備える。制御回路は少なくとも複数の電圧制御回路１１０を備え、各電圧制御回路１１０は複数の画素駆動回路１０１に接続される。例えば、１つの電圧制御回路１１０は１つの表示行における画素駆動回路１０１に接続され、該表示行の画素駆動回路１０１における駆動トランジスタの第１極は共同で該電圧制御回路１１０に接続され、各駆動トランジスタの第２極はこのサブ画素の発光デバイス１０２の陽極に接続され、発光デバイス１０２の陰極は第２電源信号ＶＳＳの入力端子に接続される。電圧制御回路１１０は、それぞれ第１電源信号ＶＤＤの入力端子、初期化信号Ｖｉｎｉｔの入力端子、リセット制御信号ＲＥの入力端子及び発光制御信号ＥＭの入力端子に接続される。電圧制御回路１１０は、リセット制御信号ＲＥに応答して、初期化信号Ｖｉｎｉｔを駆動トランジスタの第１極に出力し、対応の発光デバイス１０２をリセットするように制御するように構成される。電圧制御回路１１０は更に、発光制御信号ＥＭに応答して、第１電源信号ＶＤＤを駆動トランジスタの第１極に出力して、発光デバイス１０２を駆動して発光させるように構成される。１つの表示行における画素駆動回路１０１が共同で電圧制御回路１１０に接続されることにより、表示領域における画素駆動回路１０１の構造を簡素化することができ、表示領域における画素駆動回路１０１の占有面積を低減し、これにより、より多くの画素駆動回路１０１及び発光デバイス１０２を表示領域に設置し、高ＰＰＩ表示を実現する。電圧制御回路１１０は、リセット制御信号ＲＥの制御によって初期化信号Ｖｉｎｉｔを駆動トランジスタの第１極に出力し、対応の発光デバイス１０２をリセットするように制御し、前のフレームが発光する際に発光デバイス１０２に印加した電圧の次のフレームによる発光への影響を回避することができ、残影現象を改善することができる。
【0046】
例示的な実施例では、１つの電圧制御回路１１０は、同一の表示行における２つの隣接するサブ画素における画素駆動回路１０１に接続されてもよく、又は同一の表示行における３つ以上のサブ画素における画素駆動回路１０１に接続されてもよい。
【0047】
図３は例示的な実施例に係る電圧制御回路及び画素駆動回路の回路実現の模式図である。図３に示すように、発光デバイスはＯＬＥＤを備えてもよい。ＯＬＥＤの陽極は駆動トランジスタＭ０の第２極Ｄに接続され、ＯＬＥＤの陰極は第２電源信号ＶＳＳの入力端子に接続される。
【0048】
例示的な実施例では、第２電源信号ＶＳＳの電圧は負電圧又は接地電圧ＶＧＮＤ（一般的に０Ｖである）であってもよい。初期化信号Ｖｉｎｉｔの電圧は接地電圧ＶＧＮＤであってもよい。
【0049】
例示的な実施例では、ＯＬＥＤはＭｉｃｒｏ－ＯＬＥＤ又はＭｉｎｉ－ＯＬＥＤであってもよく、それにより高ＰＰＩ表示を実現することに役立つ。
【0050】
例示的な実施例では、電圧制御回路１１０は１つの表示行における２つの画素駆動回路１０１に接続される。画素駆動回路１０１は駆動トランジスタＭ０、第３トランジスタＭ３、第４トランジスタＭ４及び蓄電コンデンサＣｓｔを備え、電圧制御回路１１０は第１トランジスタＭ１及び第２トランジスタＭ２を備える。駆動トランジスタＭ０、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４はいずれもベース基板において製造されたトランジスタである。
【0051】
第１トランジスタＭ１の制御電極は、リセット制御信号ＲＥの入力端子に接続され、リセット制御信号ＲＥを受信することに用いられ、第１トランジスタＭ１の第１極は、初期化信号Ｖｉｎｉｔの入力端子に接続され、初期化信号Ｖｉｎｉｔを受信することに用いられ、第１トランジスタＭ１の第２極はそれぞれ対応の駆動トランジスタＭ０の第１極Ｓ及び第２トランジスタＭ２の第２極に接続される。第２トランジスタＭ２の制御電極は、発光制御信号ＥＭの入力端子に接続され、発光制御信号ＥＭを受信することに用いられ、第２トランジスタＭ２の第１極は、第１電源信号ＶＤＤの入力端子に接続され、第１電源信号ＶＤＤを受信することに用いられ、第２トランジスタＭ２の第２極は、それぞれ対応の駆動トランジスタＭ０の第１極Ｓ及び第１トランジスタＭ１の第２極に接続される。例示的な実施形態では、第１トランジスタＭ１及び第２トランジスタＭ２のタイプは異なってもよく、例えば、第１トランジスタＭ１はＮ型トランジスタであり、第２トランジスタＭ２はＰ型トランジスタであり、又は、第１トランジスタＭ１はＰ型トランジスタであり、第２トランジスタＭ２はＮ型トランジスタである。いくつかの可能な実現方式では、第１トランジスタＭ１及び第２トランジスタＭ２のタイプは同じであってもよく、実際の応用環境に応じて設計して決定されてもよい。
【0052】
画素駆動回路１０１は駆動トランジスタＭ０、第３トランジスタＭ３、第４トランジスタＭ４及び蓄電コンデンサＣｓｔを備える。駆動トランジスタＭ０の制御電極Ｇ、駆動トランジスタＭ０の第１極Ｓは第１トランジスタＭ１の第２極及び第２トランジスタＭ２の第２極に接続され、駆動トランジスタＭ０の第２極ＤはＯＬＥＤの陽極に接続される。第３トランジスタＭ３の制御電極は、第１制御電極走査信号Ｓ１の入力端子に接続され、第１制御電極走査信号Ｓ１を受信することに用いられ、第３トランジスタＭ３の第１極は、データ信号ＤＡの入力端子に接続され、データ信号ＤＡを受信することに用いられ、第３トランジスタＭ３の第２極は、駆動トランジスタＭ０の制御電極Ｇに接続される。第４トランジスタＭ４の制御電極は、第２制御電極走査信号Ｓ２の入力端子に接続され、第２制御電極走査信号Ｓ２を受信することに用いられ、第４トランジスタＭ４の第１極はデータ信号ＤＡの入力端子に接続され、データ信号ＤＡを受信することに用いられ、第４トランジスタＭ４の第２極は、駆動トランジスタＭ０の制御電極Ｇに接続される。蓄電コンデンサＣｓｔの第１端子は駆動トランジスタＭ０の制御電極Ｇに接続され、蓄電コンデンサＣｓｔの第２端子は接地端子ＧＮＤに接続される。例示的な実施形態では、駆動トランジスタＭ０はＮ型トランジスタであってもよく、第３トランジスタＭ３及び第４トランジスタＭ４のタイプは異なってもよく、例えば、第３トランジスタＭ３はＮ型トランジスタであり、第４トランジスタＭ４はＰ型トランジスタである。データ信号ＤＡの電圧は高グレースケールに対応する電圧である場合、Ｐ型の第４トランジスタＭ４をオンにすることによりデータ信号ＤＡを駆動トランジスタＭ０の制御電極Ｇに伝送し、これにより、データ信号ＤＡの電圧が例えばＮ型の第３トランジスタＭ３の閾値電圧から影響を受けることを回避することができる。データ信号ＤＡの電圧は低グレースケールに対応する電圧である場合、Ｎ型の第３トランジスタＭ３をオンにすることによりデータ信号ＤＡを駆動トランジスタＭ０の制御電極Ｇに伝送し、これにより、データ信号ＤＡの電圧がＰ型の第４トランジスタＭ４の閾値電圧から影響を受けることを回避することができる。そうすると、駆動トランジスタＭ０の制御電極Ｇに入力された電圧範囲を広げることができる。
【0053】
例示的な実施例では、第３トランジスタＭ３及び第４トランジスタＭ４のタイプについては、第３トランジスタＭ３はＰ型トランジスタであってもよく、第４トランジスタＭ４はＮ型トランジスタであってもよい。
【0054】
例示的な実施例では、画素駆動回路は３Ｔ１Ｃ、５Ｔ１Ｃ又は７Ｔ１Ｃ回路構造であってもよく、又は内部補償又は外部補償機能を有する回路構造であってもよい。
【0055】
例示的な実施例では、図１に示すように、アレイ構造層は、トランジスタ１１のベース基板１０から離れる側に位置する第１絶縁層１２と、第１絶縁層１２のベース基板１０から離れる側に位置する第２絶縁層１５とを更に備える。
【0056】
第１絶縁層１２に第１ビアが設置され、第１導電性ピラー１３は第１ビアの内に設置される。第２絶縁層１５に第２ビアが設置され、第２導電性ピラー１６は第２ビアの内に設置される。
【0057】
例示的な実施例では、トランジスタ１１は、活性層、ゲート電極、ソース電極、ドレイン電極及びゲート接続電極を備える。ソース電極及びドレイン電極はそれぞれ活性層に接続され、ゲート接続電極は導電性ピラーによってゲート電極に接続される。トランジスタはボトムゲート構造であってもよく、又はトップゲート構造であってもよい。
【0058】
例示的な実施例では、第１絶縁層１２及び第２絶縁層１５の製造材料はシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）又は酸窒化ケイ素（ＳｉＯＮ）であってもよい。第１絶縁層１２及び第２絶縁層１５の構造は単層構造であってもよく、又は多層複合構造であってもよい。
【0059】
例示的な実施例では、第１導電性ピラー１３及び第２導電性ピラー１６の製造材料はタングステンであってもよい。
【0060】
例示的な実施例では、接続電極１４の製造材料は銀又はアルミニウムであってもよい。接続電極１４の構造は単層構造であってもよく、又は多層複合構造であってもよい。
【0061】
図４は例示的な実施例に係る有機発光層の構造模式図である。図４に示すように、例示的な実施例に係る有機発光層は、陽極と陰極との間に順次積層される第１発光サブ層３３１、第１電荷発生層３３２、第２発光サブ層３３３、第２電荷発生層３３４及び第３発光サブ層３３５を備える。
【0062】
第１発光サブ層３３１は、第１色光を射出することに用いられ、順次積層される第１正孔輸送層（ＨＴＬ）３３１１、第１発光材料層（ＥＭＬ）３３１２及び第１電子輸送層（ＥＴＬ）３３１３を備える。第２発光サブ層３３３は、第２色光を射出することに用いられ、順次積層される第２正孔輸送層３３３１、第２発光材料層３３３２及び第２電子輸送層３３３３を備える。第３発光サブ層３３５は、第３色光を射出することに用いられ、順次積層される第３正孔輸送層３３５１、第３発光材料層３３５２及び第３電子輸送層３３５３を備える。第１電荷発生層３３２は、第１発光サブ層３３１と第２発光サブ層３３３との間に設置され、２つの発光サブ層を直列接続してキャリアの伝達を実現することに用いられる。第２電荷発生層３３４は、第２発光サブ層３３３と第３発光サブ層３３５との間に設置され、２つの発光サブ層を直列接続してキャリアの伝達を実現することに用いられる。有機発光層は第１色光を射出する第１発光材料層と、第２色光を射出する第２発光材料層と、第３色光を射出する第３発光材料層とを備えるため、有機発光層が最終的に射出した光は混合光である。例えば、第１発光材料層が赤色光を射出する赤色光材料層であり、第２発光材料層が緑色光を射出する緑色光材料層であり、第３発光材料層が青色光を射出する青色光材料層であるように設定することができ、従って、有機発光層は最終的に白色光を射出する。
【0063】
実際に実施するとき、実際の必要に応じて有機発光層の構造を設計することができる。各発光サブ層において、電子及び正孔を発光材料層に注入する効率を向上させるために、更に正孔注入層及び電子注入層を設置してもよい。有機発光層の構造を簡素化するために、第１電子輸送層３３１３、第１電荷発生層３３２及び第２正孔輸送層３３３１をキャンセルしてもよく、即ち第２発光材料層３３３２は直接に第１発光材料層３３１２に設置されてもよい。
【0064】
例示的な実施例では、有機発光層は第１色光を射出する有機発光層及び第１色光の相補光を射出する有機発光層を用いてもよく、該２つの有機発光層はベース基板に対して順次積層され、それにより全体的に白色光を発する。
【0065】
例示的な実施例では、第２電極２３は面状電極であってもよい。
【0066】
例示的な実施例では、第２電極２３は透過電極であり、有機発光層２２から射出された光を透過することに用いられる。有機発光層２２から射出された光は、有機発光層２２が第２電極２３へ射出した光と、有機発光層２２が第１電極２１へ射出し且つ第１電極２１により反射された光とを含む。
【0067】
例示的な実施例では、第２電極２３の製造材料は酸化インジウムスズ又は酸化亜鉛スズであってもよく、又は他の透明導電材料であってもよい。
【0068】
例示的な実施例では、第１電極２１のベース基板１０での正投影は有機発光層２２のベース基板１０での正投影を被覆し、即ち第１電極２１のサイズは有機発光層２２のサイズより大きく、そうすると、表示パネルの表示輝度を向上させることができる。
【0069】
例示的な実施例では、第１サブ電極２１１のベース基板１０での正投影は有機発光層２２のベース基板１０での正投影を被覆し、即ち第１サブ電極２１１のサイズは有機発光層２２のサイズより大きく、それにより第１サブ電極２１１は有機発光層２２が第１サブ電極２１１へ射出した光を大きく反射することができ、第１サブ電極の反射効率を向上させる。
【0070】
例示的な実施例では、閾値反射率は８０％であってもよい。
【0071】
本開示の実施例に係る表示パネルは、ベース基板と、ベース基板に順次設置されるアレイ構造層及び発光構造層とを備え、ベース基板はトランジスタを備え、アレイ構造層は順次設置される第１導電性ピラー、接続電極及び第２導電性ピラーを備え、発光構造層は第１電極、有機発光層及び第２電極を備え、第１電極は有機発光層のベース基板に近接する側に位置し、第２電極は有機発光層のベース基板から離れる側に位置し、第１電極は第１サブ電極、第２サブ電極及び第３サブ電極を備え、第２サブ電極は第１サブ電極のベース基板から離れる側に位置し、第３サブ電極は第１サブ電極のベース基板に近接する側に位置し、第１サブ電極の反射率は閾値反射率より大きく、且つ第２サブ電極の反射率より大きく、第２サブ電極の反射率は第３サブ電極の反射率より小さく、第１電極は第２導電性ピラーによって接続電極に接続され、接続電極は第１導電性ピラーによってトランジスタのドレイン電極に接続される。本開示の実施例に係る技術案において、第１電極は反射率が閾値反射率より大きい第１サブ電極、第２サブ電極及び第３サブ電極を備え、これにより、第１電極の反射率を向上させることができ、更にシリコン系ＯＬＥＤの表示輝度を向上させ、シリコン系ＯＬＥＤの表示効果を向上させる。
【0072】
例示的な実施例では、図１に示すように、第２サブ電極２１２のベース基板１０での正投影は第１サブ電極２１１のベース基板１０での正投影を被覆し、即ち第２サブ電極２１２のサイズは第１サブ電極２１１のサイズより大きい。第２サブ電極２１２は第１サブ電極２１１を取り囲み、そうすると、第１サブ電極が第２サブ電極の後のフィルム製造プロセスにより損傷されて反射率が低減することを防止することができ、第１サブ電極の性能を向上させることができ、更に第１サブ電極２１１を保護する役割を果たすことができる。
【0073】
例示的な実施例では、表示パネルはベース基板に設置される複数のゲート線及び複数のデータ線を更に備える。ゲート線とデータ線は縦横に交差する。
【0074】
例示的な実施例では、第３サブ電極２１３のベース基板１０での正投影は少なくとも第１サブ電極２１１のベース基板１０での正投影を被覆し、第２サブ電極２１２のベース基板１０での正投影は第３サブ電極２１３のベース基板１０での正投影を被覆する。
【0075】
例示的な実施例では、第３サブ電極２１３のベース基板１０での投影と第１サブ電極２１１のベース基板１０での投影は面積が等しくてもよく、又は第３サブ電極２１３のベース基板１０での投影面積は第１サブ電極２１１のベース基板１０での投影面積より大きくてもよい。
【0076】
例示的な実施例では、第１サブ電極２１１の第１方向Ａ１に沿う長さは第２サブ電極２１２の第１方向Ａ１に沿う長さより大きく、第１サブ電極２１１の第２方向Ａ２に沿う長さは第２サブ電極２１２の第２方向Ａ２に沿う長さより小さい。
【0077】
例示的な実施例では、第２サブ電極２１２の第２方向Ａ２に沿う長さは第１サブ電極２１１の第２方向Ａ２に沿う長さの１．２倍であり、第２サブ電極が第１サブ電極を完全に被覆するように確保することができる。
【0078】
例示的な実施例では、図１に示すように、第１方向Ａ１はベース基板１０に垂直であり、第２方向Ａ２はゲート線の延在方向である。
【0079】
例示的な実施例では、第２サブ電極２１２が存在するため、第１サブ電極２１１の製造材料は銀を含んでもよく、それにより第１電極２１の反射率を９５％にすることができ、第１電極の反射率を大幅に向上させる。
【0080】
例示的な実施例では、第１サブ電極２１１の第１方向Ａ１に沿う長さは４００オングストローム～６００オングストロームであり、又は第１サブ電極２１１の第１方向Ａ１に沿う長さは±１０％変動してもよい。例示的な実施例では、第１サブ電極２１１の第１方向Ａ１に沿う長さは５００オングストロームである。
【0081】
例示的な実施例では、第１サブ電極２１１の第２方向Ａ２に沿う長さは１．５マイクロメートル～２．５マイクロメートルであり、又は第１サブ電極２１１の第２方向Ａ２に沿う長さは±２０％変動してもよい。例示的な実施例では、第１サブ電極２１１の第２方向Ａ２に沿う長さは２マイクロメートルである。
【0082】
例示的な実施例では、第１サブ電極２１１の反射率は第１サブ電極２１１の第１方向Ａ１に沿う長さの増大につれて増加する。
【0083】
例示的な実施例では、第２サブ電極２１２の製造材料は酸化インジウムスズを含んでもよい。
【0084】
例示的な実施例では、第２サブ電極２１２の仕事関数は５より大きく、第２サブ電極２１２の光透過率は９９％より大きく、そうすると、有機発光層におけるエネルギー準位に整合することができ、正孔を有機発光層により良く注入することを可能にし、表示パネルの電力損失を低減することができる。
【0085】
例示的な実施例では、第２サブ電極２１２の第１方向Ａ１に沿う長さは１２０オングストローム～１８０オングストロームであり、又は第２サブ電極２１２の第１方向Ａ１に沿う長さは±２０％変動してもよい。例示的な実施例では、第２サブ電極２１２の第１方向Ａ１に沿う長さは１５０オングストロームである。
【0086】
例示的な実施例では、第２サブ電極２１２の第２方向Ａ２に沿う長さは１．８マイクロメートル～４マイクロメートルであり、又は第２サブ電極２１２の第２方向Ａ２に沿う長さは±２０％変動してもよい。例示的な実施例では、第２サブ電極２１２の第２方向Ａ２に沿う長さは２．４マイクロメートルである。
【0087】
第２サブ電極２１２が第１サブ電極２１１の縁部に成膜する際に階段が存在するため、例示的な実施例では、第２サブ電極２１２の第１方向に沿う長さは、第２サブ電極２１２が第１サブ電極２１１の縁部において第１サブ電極２１を包むように確保することができ、第１サブ電極２１１が酸化腐食されて故障が発生することを防止することができ、第１電極の耐用年数を延ばす。
【0088】
例示的な実施例では、第３サブ電極２１３の製造材料はチタンを含む。
【0089】
例示的な実施例では、第３サブ電極の第１方向Ａ１に沿う長さは８０オングストローム～１２０オングストロームであり、又は第３サブ電極の第１方向Ａ１に沿う長さは±２０％変動してもよい。例示的な実施例では、第３サブ電極の第１方向Ａ１に沿う長さは１００オングストロームである。
【0090】
例示的な実施例では、第３サブ電極の第２方向Ａ２に沿う長さは１．５マイクロメートル～２．５マイクロメートルであり、又は第３サブ電極の第２方向Ａ２に沿う長さは±２０％変動してもよい。例示的な実施例では、第３サブ電極の第２方向Ａ２に沿う長さは２マイクロメートルである。
【0091】
例示的な実施例では、第１サブ電極２１１の製造材料は銀を含み、第２サブ電極２１２の製造材料は酸化インジウムスズを含み、第３サブ電極２１３の製造材料はチタンを含む。
【0092】
例示的な実施例では、図１に示すように、例示的な実施例に係る表示パネルは画素領域を定義するための画素定義層２４を更に備える。画素定義層２４はアレイ構造層のベース基板１０から離れる側に位置する。
【0093】
例示的な実施例では、画素定義層２４の製造材料は酸化ケイ素を含んでもよい。
【0094】
【0095】
パッケージ層２５は、発光構造層２０のベース基板１０から離れる側に位置し、且つ水蒸気と酸素を阻隔するように構成され、カラーフィルム層３０はパッケージ層２５のベース基板１０から離れる側に位置する。
【0096】
例示的な実施例では、図５に示すように、パッケージ層２５は、第１無機パッケージ層２５１、第２無機パッケージ層２５２及び第３有機パッケージ層２５３を備える。
【0097】
第１無機パッケージ層２５１は第２無機パッケージ層２５２のベース基板１０に近接する側に位置し、第３有機パッケージ層２５３は第２無機パッケージ層２５２のベース基板１０から離れる側に位置する。
【0098】
例示的な実施例では、第１無機パッケージ層２５１の製造材料は窒化ケイ素を含んでもよい。第１無機パッケージ層は第２無機パッケージ層を製造する際に発光構造層を損傷することを回避することができる。第１無機パッケージ層２５１は無機特性を有するため、優れたパッケージ特性を有するだけではなく、優れた第２電極との粘着性も有し、パッケージ層のパッケージ効果が確保される。
【0099】
例示的な実施例では、第２無機パッケージ層２５２の製造材料は酸化アルミニウムを含んでもよい。第２無機パッケージ層２５２は水蒸気と酸素が発光構造層に入ることを阻止することができ、発光構造層の耐用年数を延ばすことができる。
【0100】
例示的な実施例では、第２無機パッケージ層２５２の第１方向Ａ１に沿う長さは第１無機パッケージ層２５１の第１方向Ａ１に沿う長さより大きい。
【0101】
例示的な実施例では、第３有機パッケージ層２５３の製造材料はポリ－Ｐ－キシレンを含んでもよい。第３有機パッケージ層２５３は有機特性を有するため、比較的優れた有機パッケージ特性を有するだけではなく、比較的優れた粒子（ｐａｒｔｉｃｌｅ）被覆能力も有し、フィルム層における粒子を良く被覆して、フィルム層を突き通すことを防止することができる。また、有機特性を有する材料は無機層間の応力を良く解放して、フィルム層には比較的大きな応力により微小クラック又は剥離（ｐｅｅｌｉｎｇ）等の欠陥が生じることを防止することができる。第３有機パッケージ層２５３は更に比較的高い平坦性を有し、後続のカラーフィルム層の製造に比較的平坦なベース基板を提供して、カラーフィルム層の製造プロセスが第２無機パッケージ層を損傷することを防止することができる。
【0102】
例示的な実施例では、カラーフィルム層３０はパッケージ層２５に設置され、カラーフィルム層３０は白色光とカラーフィルムを組み合わせる方式を用いてフルカラー表示を実現する。カラーフィルム層３０は少なくともサブ画素に対応する第１色の光学フィルター、第２色の光学フィルター及び第３色の光学フィルターを備える。例示的な実施例では、第１色の光学フィルターは緑（Ｇ）色光学フィルターであってもよく、第２色の光学フィルターは赤（Ｒ）色光学フィルターであってもよく、第３色の光学フィルターは青（Ｂ）色光学フィルターであってもよい。
【0103】
例示的な実施例では、カラーフィルム層３０は更に白色光学フィルター又は他の色の光学フィルターを備えてもよい。
【0104】
例示的な実施例では、カラーフィルム層３０は更にブラックマトリックスを備えてもよい。
【0105】
例示的な実施例では、白色光とカラーフィルムを組み合わせる方式を用いて２０００より大きな高解像度を実現することができ、ＶＲ／ＡＲニーズを満足することができる。
【0106】
図６は他の例示的な実施例に係る表示パネルの構造模式図である。図６に示すように、例示的な実施例に係る表示パネルは更にカバープレート４０を備え、カバープレート４０はカラーフィルム層３０のベース基板１０から離れる側に位置する。
【0107】
例示的な実施例では、カバープレートはガラスカバープレートであってもよい。カバープレート４０とベース基板１０の間はシーラント（図示せず）により固定される。カバープレートはカラーフィルム層３０を保護する役割を果たすことができる。
【0108】
例示的な実施例では、シーラントはベース基板とカバープレートとの間に設置され、水蒸気と酸素の侵入を阻止するために保障を提供することができ、シリコン系ＯＬＥＤ表示パネルの耐用年数を大幅に延ばす。他の例示的な実施形態では、シーラントはカバープレートの側面に設置されてもよく、カバープレートの周りの側面とベース基板の間はシーラントにより密封され、シーラントのベース基板から離れる側の端面はカバープレートのベース基板に隣接する側の表面とカバープレートのベース基板から離れる側の表面との間に位置し、これにより、密封効果を確保することができるだけではなく、シーラントがカバープレートより高いことによる表示パネルの厚さの増加を防止することもできる。
【0109】
図７は本開示の実施例に係る表示パネルの製造方法のフローチャートである。図７に示すように、本開示の実施例は更に表示パネルの製造方法を提供し、上記いずれか１つの実施例に係る表示パネルを製造することに用いられ、本開示の実施例に係る表示パネルの製造方法は下記ステップを含む。
【0110】
ステップ１００：ベース基板にアレイ構造層を形成する。
【0111】
ベース基板はトランジスタを備える。トランジスタは活性層、ゲート電極、ソース電極、ドレイン電極及びゲート接続電極を備える。ソース電極及びドレイン電極はそれぞれ活性層に接続され、ゲート接続電極は導電性ピラーによってゲート電極に接続される。トランジスタはボトムゲート構造であってもよく、又はトップゲート構造であってもよい。
【0112】
ステップ２００：アレイ構造層のベース基板から離れる側に、第１サブ電極、第２サブ電極及び第３サブ電極を備える第１電極を形成する。
【0113】
ステップ３００：第１電極のベース基板から離れる側に有機発光層を形成する。
【0114】
ステップ４００：有機発光層のベース基板から離れる側に第２電極を形成し、これにより、第１電極、有機発光層及び第２電極を備える発光構造層を形成する。
【0115】
本開示の実施例における表示パネルの製造方法は上記いずれか１つの実施例に係る表示パネルを製造することに用いられ、実現原理及び実現効果が類似するため、ここで詳細な説明は省略する。
【0116】
例示的な実施例では、ステップ１００は、ベース基板にトランジスタを形成し、トランジスタが形成されるベース基板に、第１ビアが設置される第１絶縁層を形成することと、第１ビアの内に第１導電性ピラーを形成することと、第１絶縁層に接続電極を形成することと、接続電極が形成される第１絶縁層に、第２ビアが設置される第２絶縁層を形成することと、第２ビアの内に第２導電性ピラーを形成することと、を含む。
【0117】
例示的な実施例では、ステップ２００は、アレイ構造層のベース基板から離れる側に反射防止薄膜及びフォトレジストを順次塗布することと、反射防止薄膜及びフォトレジストに対して露光及び現像処理を行うことと、露光処理後の反射防止薄膜及びフォトレジストに第１金属薄膜及び第２金属薄膜を順次堆積することと、第１金属薄膜及び第２金属薄膜が堆積されたベース基板を剥離溶液で浸漬して、フォトレジストを剥離することと、フォトレジストが剥離された後のベース基板を現像処理することにより、反射防止薄膜を剥離して、第３サブ電極及び第１サブ電極を形成することと、第１サブ電極のベース基板から離れる側に第２サブ電極を形成することと、を含む。
【0118】
例示的な実施例では、第１サブ電極のベース基板から離れる側に第２サブ電極を形成することは、第１サブ電極のベース基板から離れる側にスパッタリングプロセスにより透明導電薄膜を堆積することと、透明導電薄膜にフォトレジストを塗布することと、フォトレジストに対して露光及び現像処理を行うことと、透明導電薄膜をドライエッチングプロセスによりエッチングすることと、フォトレジストを剥離して第２サブ電極を形成することと、第２サブ電極のベース基板での正投影が第１サブ電極のベース基板での正投影を被覆することと、を含む。
【0119】
例示的な実施例では、ドライエッチングにより第２サブ電極を形成することにより、第２サブ電極の精度を確保することができる。
【0120】
例示的な実施例では、第１サブ電極のベース基板から離れる側にスパッタリングプロセスにより透明導電薄膜を堆積する開始時刻と、第１金属薄膜及び第２金属薄膜が堆積されたベース基板を剥離溶液で浸漬してフォトレジストを剥離する終了時刻との間の間隔時間は、１２０分間より短く、それにより第１サブ電極が酸化腐食されることを回避する。
【0121】
例示的な実施例では、アレイ構造層のベース基板から離れる側に反射防止薄膜及びフォトレジストを順次塗布する前に、表示パネルの製造方法は、アレイ構造層が設置されるベース基板を清浄にすることを更に含む。
【0122】
例示的な実施例では、反射防止薄膜及びフォトレジストに対して露光及び現像処理を行った後、表示パネルの製造方法は、反射防止薄膜及びフォトレジストが堆積されるベース基板に付着する塵埃を除去することを更に含む。
【0123】
例示的な実施例では、フォトレジストを塗布する前に反射防止薄膜を塗布することにより、フォトリソグラフィプロセスのウィンドウを拡大し、フォトリソグラフィストリップの幅制御を向上させる目的を実現することができる。
【0124】
例示的な実施例では、反射防止薄膜及びフォトレジストを露光した後、反射防止薄膜及びフォトレジストにより凹溝が形成される。凹溝は反射防止薄膜に形成される第１凹溝と、フォトレジストに形成される第２凹溝とを含み、第１凹溝のベース基板での正投影は第２凹溝のベース基板での正投影を被覆し、即ち反射防止薄膜及びフォトレジストにより形成される凹溝はアンダーカット（ｕｎｄｅｒｃｕｔ）構造である。
【0125】
例示的な実施例では、第１サブ電極を形成する製造過程において第１金属薄膜をエッチング処理しないため、第１サブ電極はエッチングプロセスにより損傷されることがなく、第１サブ電極の精度がシリコン系ＯＬＥＤの要件を満足できるように確保することができる。従って、例示的な実施例では、第２金属薄膜の製造材料は銀であってもよいが、銀の反射率が９５％にも達するため、第１サブ電極の反射率を向上させることができる。
【0126】
例示的な実施例では、第１金属薄膜の製造材料はチタンであってもよい。
【0127】
例示的な実施例では、第１金属薄膜及び第２金属薄膜が堆積されたベース基板の剥離溶液での浸漬時間は３０分間より短く、剥離溶液の第２金属薄膜への損傷を回避することができ、第２金属薄膜の損傷は第２金属薄膜の凝集損傷又は収縮を含む。
【0128】
例示的な実施例では、ステップ３００の前に、表示パネルの製造方法は、第１電極のベース基板から離れる側に画素定義薄膜を堆積することと、画素定義薄膜にフォトレジストを塗布することと、フォトレジストに対して露光及び現像処理を行うことと、画素定義薄膜をドライエッチングプロセスによりエッチングすることと、フォトレジストを剥離して画素定義層を形成することと、を更に含む。
【0129】
例示的な実施例では、ステップ４００の後で、表示パネルの製造方法は、第２電極のベース基板から離れる側にパッケージ層を形成することと、パッケージ層のベース基板から離れる側にカラーフィルム層を形成することと、カラーフィルム層のベース基板から離れる側にカバープレートを形成することと、を更に含む。
【0130】
以下、図８～図２３を参照しながら表示パネルの製造過程の例によって表示パネルの構造を説明する。本開示における「パターニングプロセス」はフィルムの堆積、フォトレジストのコーティング、マスクの露光、現像、エッチング及びフォトレジストの剥離処理を含む。堆積はスパッタリング、蒸着及び化学気相堆積のうちのいずれか１つ又は複数を用いてもよく、コーティングはスプレー及びスピンコートのうちのいずれか１つ又は複数を用いてもよい。「薄膜」とはある材料をベース基板に堆積又はコーティングプロセスにより製造した１層の薄膜を指す。製造過程全体において該「薄膜」がパターニングプロセスを行う必要がない場合、該「薄膜」は更に「層」と称されてもよい。製造過程全体において該「薄膜」がパターニングプロセスを行う必要がある場合、パターニングプロセスの前に「薄膜」と称され、パターニングプロセスの後で「層」と称される。パターニングプロセスを経た後の「層」には少なくとも１つの「パターン」が含まれる。
【0131】
ステップＳ１：ベース基板１０を提供し、ベース基板１０はトランジスタ１１を備える。トランジスタにより画素駆動回路が構成される。図８に示すように、ベース基板１０に複数のサブ画素が含まれ、各サブ画素は１つの画素駆動回路を備える。
【0132】
例示的な実施例では、表示パネルは表示領域及び非表示領域を備え、サブ画素は表示領域に位置し、図８には表示領域の３つのサブ画素、即ち第１サブ画素１００Ａ、第２サブ画素１００Ｂ及び第３サブ画素１００Ｃを示し、画素駆動回路に含まれるトランジスタ１１を示す。製造が完了した後、ベース基板１０の表面に表示領域のソース電極及びドレイン電極が露出する。
【0133】
ステップＳ２：ベース基板１０に第１絶縁薄膜を堆積し、パターニングプロセスにより第１絶縁薄膜をパターニングして、ベース基板１０を被覆する第１絶縁層１２を形成し、第１絶縁層１２に複数の第１ビアを形成し、複数の第１ビアはそれぞれ各サブ画素のドレイン電極を露出させる。その後、第１ビアの内に第１導電性ピラー１３を形成し、第１導電性ピラー１３は各サブ画素のドレイン電極に接続される。第１絶縁層１２に導電薄膜を堆積し、パターニングプロセスにより導電薄膜をパターニングして、第１導電性ピラー１３に接続される接続電極１４を形成する。図９に示すように、接続電極１４に第２絶縁薄膜を堆積し、パターニングプロセスにより第２絶縁薄膜をパターニングして、ベース基板を被覆する第２絶縁層１５を形成し、第２絶縁層１５に複数の第２ビアを形成し、複数の第２ビアはそれぞれ接続電極１４を露出させ、第２ビアの内に、接続電極１４に接続される第２導電性ピラー１６を形成し、それによりアレイ構造層が形成される。
【0134】
ステップＳ３：図１０に示すように、アレイ構造層に反射防止薄膜２００Ａ及びフォトレジスト２００Ｂを順次塗布する。
【0135】
例示的な実施例では、反射防止薄膜の製造材料は有機材料であってもよく、又は無機材料であってもよい。フォトレジストを塗布する前に１層の反射防止薄膜を塗布することにより、フォトリソグラフィプロセスのウィンドウを拡大し、フォトリソグラフィストリップの幅制御を向上させる目的を実現することができる。
【0136】
ステップＳ４：図１１に示すように、紫外線に第１マスクＭ１を透過させることにより、反射防止薄膜２００Ａ及びフォトレジスト２００Ｂを露光する。
【0137】
ステップＳ５：図１２に示すように、露光後の反射防止薄膜２００Ａ及びフォトレジスト２００Ｂを現像処理し、その後、ベース基板を除塵処理する。
【0138】
現像処理後の反射防止薄膜２００Ａ及びフォトレジスト２００Ｂにアンダーカット構造の凹溝が形成される。凹溝は露光処理後の反射防止薄膜２００Ａに形成される第１凹溝と、露光処理後のフォトレジスト２００Ｂに形成される第２凹溝とを含み、第１凹溝のベース基板１０での正投影は第２凹溝のベース基板１０での正投影を被覆する。
【0139】
ステップＳ６：図１３に示すように、露光処理後の反射防止薄膜２００Ａ及びフォトレジスト２００Ｂに第１金属薄膜２１０Ａ及び第２金属薄膜２１０Ｂを順次堆積する。
【0140】
ステップＳ７：図１４に示すように、第１金属薄膜２１０Ａ及び第２金属薄膜２１０Ｂが堆積されるベース基板１０を剥離溶液で浸漬して、フォトレジスト２００Ｂを剥離し、浸漬時間は３０分間より短い。
【0141】
剥離溶液で浸漬する時間が比較的長いと、第２金属薄膜２１０Ｂが損傷して凝集され、第２金属薄膜２１０Ｂを第１金属薄膜２１０Ａの表面から脱落させ、又は第２金属薄膜２１０Ｂが収縮されてしまう。
【0142】
ステップＳ８：図１５に示すように、反射防止薄膜２００Ａを現像処理し、反射防止薄膜２００Ａを剥離して、第３サブ電極２１３及び第１サブ電極２１１を形成する。
【0143】
ステップＳ９：図１６に示すように、第１サブ電極２１１が形成されるベース基板にスパッタリングプロセスにより透明導電薄膜２１０Ｃを堆積する。
【0144】
ステップＳ７の終了時刻とステップＳ９の開始時刻との間の時間間隔は１２０分間より短く、それにより第１サブ電極２１１が酸化腐食されて黒くなることを防止する。
【0145】
ステップＳ１０：図１７に示すように、透明導電薄膜２１０Ｃにフォトレジスト２００Ｂを塗布し、紫外線に第２マスクＭ２を透過させることによりフォトレジスト２００Ｂを露光処理する。
【0146】
ステップＳ１１：図１８に示すように、露光処理後のフォトレジスト２００Ｂを現像処理し、透明導電薄膜２１０Ｃをドライエッチングプロセスによりエッチングし、且つフォトレジストを剥離して第２サブ電極２１２を形成し、それにより第１電極２１を形成する。
【0147】
ステップＳ１２：図１９に示すように、第１電極が形成されるベース基板にプラズマ加速化学気相成長プロセス（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤと略称）により画素定義薄膜２４０を堆積する。
【0148】
ステップＳ１３：図２０に示すように、画素定義薄膜２４０にフォトレジスト２００Ｂを塗布し、紫外線に第２マスクＭ３を透過させることによりフォトレジスト２００Ｂを露光処理する。
【0149】
ステップＳ１４：図２１に示すように、露光処理後のフォトレジスト２００Ｂを現像処理し、画素定義薄膜２４０をドライエッチングプロセスによりエッチングし、且つフォトレジストを剥離して画素定義層２４を形成する。
【0150】
各サブ画素において、画素定義層２４に画素開口が開設され、画素開口に第１電極２１の表面が露出する。
【0151】
ステップＳ１５：図２２に示すように、画素定義層が形成されるベース基板に有機発光層２２及び第２電極２３を順次形成する。
【0152】
各サブ画素において、有機発光層２２は第１電極２１に電気的に接続され、第２電極２３は有機発光層２２に電気的に接続される。
【0153】
ステップＳ１６：図２３に示すように、第２電極２３に第１パッケージフィルムを堆積し、パターニングプロセスにより第１パッケージフィルムをパターニングして、第１パッケージ層２５１を形成し、第１パッケージ層２５１に第２パッケージフィルムを堆積し、パターニングプロセスにより第２パッケージフィルムをパターニングして、第２パッケージ層２５２を形成し、第２パッケージ層２５２に第３パッケージフィルムを塗布し、マスク、露光、現像プロセスにより第３パッケージフィルムをパターニングして、第３パッケージ層２５３を形成し、それによりパッケージ層２５が形成される。
【0154】
ステップＳ１７：図５に示すように、パッケージ層２５のベース基板から離れる側にカラーフィルム層３０を形成する。
【0155】
例示的な実施例では、カラーフィルム層３０はサブ画素に対応する第１色の光学フィルター、第２色の光学フィルター及び第３色の光学フィルターを備える。
【0156】
例示的な実施例では、第１色の光学フィルターは緑（Ｇ）色光学フィルターであってもよく、第２色の光学フィルターは赤（Ｒ）色光学フィルターであってもよく、第３色の光学フィルターは青（Ｂ）色光学フィルターであってもよい。いくつかの可能な実現方式では、カラーフィルム層３０の製造過程は、まず青（Ｂ）色光学フィルターを形成し、次に赤（Ｒ）色光学フィルターを形成し、それから緑（Ｇ）色光学フィルターを形成することを含む。青色光学フィルターの粘着性が比較的大きく、青色光学フィルターを先に形成することによりカラーフィルム層３０がカラーフィルム層に接触するフィルムから剥離する可能性を低下させることができる。赤色光学フィルターの粘着性が比較的小さいが、流動性が高いため、赤色光学フィルターＲの形成過程において、青色光学フィルター及び赤色光学フィルターの第２電極から離れる側の表面の気泡数を減少させることができ、それにより青色光学フィルター及び赤色光学フィルターの両方のオーバーラップ位置での膜厚の均一性を向上させることができる。緑色光学フィルターの基体材料及び赤色光学フィルターの基体材料はほぼ同じであるため、緑色光学フィルターと赤色光学フィルターとの間の粘着力は比較的大きく、カラーフィルム層３０が第２電極から剥離する可能性を低下させることができる。いくつかの可能な実現方式では、カラーフィルム層３０は他の色の光学フィルター、例えば白色又は黄色のもの等を備えてもよい。
【0157】
ステップＳ１８：図６に示すように、密封プロセスによりカバープレート４０を形成し、カバープレート４０とベース基板１０の間はシーラント（図示せず）により固定される。
【0158】
本開示の実施例は上記いずれか１つの実施例に係る表示パネルを備える電子装置を更に提供する。
【0159】
例示的な実施例では、電子装置はＶＲ装置又はＡＲ装置を含む。
【0160】
本開示の図面は本開示の実施例に関わる構造のみに関し、他の構造については通常設計を参照してもよい。
【0161】
明確のために、本開示の実施例を説明するための図面において、層又は微細構造の厚さ及びサイズが拡大される。理解されるように、層、フィルム、領域又は基板等の素子が他の素子の「上」又は「下」に位置すると称される場合、該素子は「直接」に他の素子の「上」又は「下」に位置してもよく、又は中間素子が存在してもよい。
【0162】
以上は本開示に開示される実施形態であって、本開示を理解しやすくするために用いた実施形態に過ぎず、本開示を制限するためのものではない。当業者であれば、本開示に開示される趣旨や範囲を逸脱せずに、実施形態及び細部に対していかなる修正や変更を行うことができるが、本開示の特許保護範囲は依然として添付の特許請求の範囲に限定される範囲に準ずるべきである。
【符号の説明】
【0163】
１０ ベース基板 ２０ 発光構造層
１１ トランジスタ
１３ 第１導電性ピラー
１４ 接続電極
１６ 第２導電性ピラー
２０ 発光構造層
２１ 第１電極
２２ 有機発光層
２３ 第２電極
２１１ 第１サブ電極
２１２ 第２サブ電極
２１３ 第３サブ電極
１１ トランジスタ
１３ 第１導電性ピラー
１４ 接続電極
１６ 第２導電性ピラー
２０ 発光構造層
２１ 第１電極
２２ 有機発光層
２３ 第２電極
２１１ 第１サブ電極
２１２ 第２サブ電極
２１３ 第３サブ電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【国際調査報告】