(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-07-06
(54)【発明の名称】表示パネル及び表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20230629BHJP
H10K 59/12 20230101ALI20230629BHJP
H10K 59/131 20230101ALI20230629BHJP
H10K 59/80 20230101ALI20230629BHJP
【FI】
G09F9/30 338
G09F9/30 308Z
G09F9/30 348A
G09F9/30 365
H10K59/12
H10K59/131
H10K59/80
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2021577627
(86)(22)【出願日】2020-03-25
(85)【翻訳文提出日】2021-12-27
(86)【国際出願番号】 CN2020081234
(87)【国際公開番号】W WO2021189334
(87)【国際公開日】2021-09-30
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】BOE TECHNOLOGY GROUP CO.,LTD.
【住所又は居所原語表記】No.10 Jiuxianqiao Rd.,Chaoyang District,Beijing 100015,CHINA
(71)【出願人】
【識別番号】511121702
【氏名又は名称】成都京東方光電科技有限公司
【氏名又は名称原語表記】CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO.,LTD.
【住所又は居所原語表記】No.1188,Hezuo Rd.,(West Zone),Hi-tech Development Zone,Chengdu,Sichuan,611731,P.R.CHINA
(74)【代理人】
【識別番号】100108453
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】周 洋
(72)【発明者】
【氏名】黄 耀
(72)【発明者】
【氏名】▲張▼ ▲イ▼▲楊▼
(72)【発明者】
【氏名】▲張▼ 昊
(72)【発明者】
【氏名】▲韓▼ 林宏
【テーマコード(参考)】
3K107
5C094
【Fターム(参考)】
3K107AA01
3K107BB01
3K107CC41
3K107DD39
3K107DD90
3K107EE54
3K107FF15
3K107HH05
5C094BA27
5C094DA05
5C094DA13
5C094DA15
5C094DB01
5C094EA10
5C094EC02
5C094EC03
5C094HA03
5C094HA05
5C094HA08
(57)【要約】
表示パネル及び表示装置を提供する。表示パネルは、透光領域と、透光領域を取り囲んで設置され又は透光領域の一方側に位置する表示領域と、透光領域と表示領域との間に位置する枠領域と、枠領域内に位置する複数の枠領域データ線及び表示領域内に位置する複数の表示領域データ線を備え、複数の枠領域データ線と複数の表示領域データ線がそれぞれ接続される複数のデータ線と、枠領域内に位置する複数の枠領域ゲート線及び表示領域内に位置する複数の表示領域ゲート線を備え、複数の枠領域ゲート線と複数の表示領域ゲート線がそれぞれ接続される複数のゲート線と、を備え、枠領域ゲート線は第1部分を備え、枠領域データ線は第1部分を備え、枠領域ゲート線の第1部分と枠領域データ線の第1部分の延在方向は同じであり、枠領域ゲート線の第1部分は、複数の枠領域データ線のうちの1本の第1部分と重なる。
【特許請求の範囲】
【請求項1】
表示パネルであって、
透光領域と、
前記透光領域を取り囲んで設置され又は前記透光領域の一方側に位置する表示領域と、
前記透光領域と前記表示領域との間に位置する枠領域と、
ベース基板上に位置し、前記枠領域内に位置する複数の枠領域データ線及び前記表示領域内に位置する複数の表示領域データ線を備え、前記複数の枠領域データ線と前記複数の表示領域データ線がそれぞれ接続される複数のデータ線と、
前記ベース基板上に位置し、前記枠領域内に位置する複数の枠領域ゲート線及び前記表示領域内に位置する複数の表示領域ゲート線を備え、前記複数の枠領域ゲート線と前記複数の表示領域ゲート線がそれぞれ接続される複数のゲート線と、を備え、
前記枠領域ゲート線は第1部分を備え、前記枠領域データ線は第1部分を備え、前記枠領域ゲート線の前記第1部分の延在方向は、前記枠領域データ線の前記第1部分の延在方向と同じであり、前記枠領域ゲート線の前記第1部分は、前記ベース基板に垂直な方向に、前記複数の枠領域データ線のうちの1本の前記第1部分と重なる、表示パネル。
【請求項2】
前記枠領域ゲート線の前記枠領域データ線と重なる部分の幅は、前記枠領域データ線の幅以下である、請求項1に記載の表示パネル。
【請求項3】
前記枠領域ゲート線の前記枠領域データ線と重なる部分の延在方向における長さは、前記枠領域ゲート線の前記第1部分の長さよりも小さい、請求項1又は2に記載の表示パネル。
【請求項4】
前記枠領域ゲート線の前記枠領域データ線と重なる部分の延在方向における長さは、前記枠領域データ線の幅よりも大きい、請求項1~3のいずれか1項に記載の表示パネル。
【請求項5】
前記枠領域ゲート線の前記第1部分は曲げ部を備え、前記枠領域データ線の前記第1部分は曲げ部を備える、請求項1~4のいずれか1項に記載の表示パネル。
【請求項6】
前記枠領域ゲート線の前記曲げ部及び前記枠領域データ線の前記曲げ部の形状はいずれも円弧形状を含む、請求項5に記載の表示パネル。
【請求項7】
前記透光領域から離れる方向から前記透光領域に接近する方向に、前記枠領域ゲート線と前記枠領域データ線との重なる部分の長さは徐々に大きくなる、請求項1~6のいずれか1項に記載の表示パネル。
【請求項8】
隣接する枠領域データ線は異なる層に位置する、請求項1~7のいずれか1項に記載の表示パネル。
【請求項9】
前記隣接する枠領域データ線は、第1枠領域データ線及び第2枠領域データ線を備え、前記第1枠領域データ線は前記第2枠領域データ線よりも前記ベース基板に接近し、前記第1枠領域データ線と前記第2枠領域データ線との間に第1絶縁層が設けられる、請求項1~8のいずれか1項に記載の表示パネル。
【請求項10】
前記第1枠領域データ線とそれに接続される表示領域データ線は一体構造であり、前記第2枠領域データ線とそれに接続される表示領域データ線は、前記第1絶縁層を貫通するビアホールを介して接続される、請求項9に記載の表示パネル。
【請求項11】
前記第1絶縁層は、パッシベーション層及び第1平坦化層を備える、請求項9又は10に記載の表示パネル。
【請求項12】
初期化信号線と、第1導線とをさらに備え、前記初期化信号線は前記ゲート線の前記ベース基板から離れる側に位置し、前記第1導線と前記第2枠領域データ線は同じ層に位置し、前記第1導線は前記初期化信号線に接続される、請求項9~11のいずれか1項に記載の表示パネル。
【請求項13】
前記第1導線は、前記透光領域を取り囲んで設置される、請求項12に記載の表示パネル。
【請求項14】
前記第2枠領域データ線とそれに接続される表示領域データ線との接続位置は、前記第1導線の内側に位置する、請求項13に記載の表示パネル。
【請求項15】
第2導線をさらに備え、前記第2導線と前記第2枠領域データ線は同じ層に位置し、前記第2導線は前記第1導線を取り囲んで設置され、前記第2導線は前記第1導線と互いに絶縁される、請求項9~14のいずれか1項に記載の表示パネル。
【請求項16】
前記第2導線は前記透光領域に開口部がある、請求項15に記載の表示パネル。
【請求項17】
複数の発光制御信号線をさらに備え、前記複数の発光制御信号線は、前記枠領域内に位置する複数の枠領域発光制御信号線及び前記表示領域内に位置する複数の表示領域発光制御信号線を備え、前記複数の枠領域発光制御信号線と前記複数の表示領域発光制御信号線はそれぞれ接続され、前記枠領域発光制御信号線は第1部分を備え、前記枠領域発光制御信号線の前記第1部分の延在方向は、前記枠領域データ線の前記第1部分の延在方向と同じであり、前記枠領域発光制御信号線の前記第1部分は、前記ベース基板に垂直な方向に、前記複数の枠領域データ線のうちの1本の前記第1部分と重なる、請求項9~16のいずれか1項に記載の表示パネル。
【請求項18】
前記枠領域ゲート線と前記枠領域発光制御信号線の一方は、前記第1枠領域データ線と重なり、前記枠領域ゲート線と前記枠領域発光制御信号線の他方は、前記第2枠領域データ線と重なる、請求項17に記載の表示パネル。
【請求項19】
前記枠領域ゲート線は前記第1枠領域データ線と重なり、前記枠領域発光制御信号線は前記第2枠領域データ線と重なり、前記枠領域ゲート線と前記第1枠領域データ線との間の絶縁層の厚みは、前記枠領域発光制御信号線と前記第2枠領域データ線との間の絶縁層の厚みよりも小さい、請求項17に記載の表示パネル。
【請求項20】
前記複数の発光制御信号線の数は、前記複数のゲート線の数と同じである、請求項17~19のいずれか1項に記載の表示パネル。
【請求項21】
前記枠領域発光制御信号線と前記表示領域発光制御信号線は異なる層に位置する、請求項17~20のいずれか1項に記載の表示パネル。
【請求項22】
前記枠領域ゲート線は、前記枠領域発光制御信号線よりも前記ベース基板に接近し、前記枠領域ゲート線と前記枠領域発光制御信号線との間にゲート絶縁層が設けられる、請求項17~21のいずれか1項に記載の表示パネル。
【請求項23】
前記発光制御信号線と前記第1枠領域データ線との間に層間絶縁層が設けられる、請求項17~22のいずれか1項に記載の表示パネル。
【請求項24】
第2平坦化層をさらに備え、前記第2平坦化層は前記第2枠領域データ線を被覆する、請求項9~23のいずれか1項に記載の表示パネル。
【請求項25】
前記第1枠領域データ線、前記第2枠領域データ線、前記ゲート線、前記発光制御信号線のうちの少なくとも1つの材料は、金属又は合金を含む、請求項9~24のいずれか1項に記載の表示パネル。
【請求項26】
表示ユニットをさらに備え、前記表示ユニットは有機発光ダイオードを備える、請求項9~25のいずれか1項に記載の表示パネル。
【請求項27】
スペーサ柱をさらに備え、前記スペーサ柱は、前記枠領域内に位置し、前記透光領域を取り囲んで設置され、前記スペーサ柱は前記複数の枠領域データ線の前記透光領域に接近する側に位置し、前記スペーサ柱は前記枠領域の内側境界を構成する、請求項26に記載の表示パネル。
【請求項28】
前記スペーサ柱は金属材料で作製される、請求項27に記載の表示パネル。
【請求項29】
前記スペーサ柱は、前記第1枠領域データ線又は前記第2枠領域データ線と同じ層に設置される、請求項28に記載の表示パネル。
【請求項30】
前記スペーサ柱は、第1サブ層、第2サブ層及び第3サブ層を備え、前記第1サブ層は前記第2サブ層よりも前記ベース基板に接近し、前記第2サブ層は前記第3サブ層よりも前記ベース基板に接近し、前記第2サブ層の前記透光領域の半径方向に沿ったサイズは、前記第1サブ層の前記透光領域の半径方向に沿ったサイズよりも小さく、且つ前記第2サブ層の前記透光領域の半径方向に沿ったサイズは、前記第3サブ層の前記透光領域の半径方向に沿ったサイズよりも小さい、請求項27~29のいずれか1項に記載の表示パネル。
【請求項31】
前記有機発光ダイオードは発光機能層を備え、前記発光機能層は、前記スペーサ柱の前記透光領域から離れる側に位置する第1部分及び前記スペーサ柱上に位置する第2部分を備え、前記発光機能層の第1部分と前記発光機能層の第2部分は前記スペーサ柱の側辺で破断される、請求項30に記載の表示パネル。
【請求項32】
前記透光領域は第1透光領域及び第2透光領域を備え、前記枠領域ゲート線は第2部分を備え、前記枠領域ゲート線の第2部分は前記第1透光領域と前記第2透光領域との間に位置し、前記枠領域ゲート線の第2部分は負荷コンデンサの第1極板に接続され、前記負荷コンデンサの第2極板と前記負荷コンデンサの第1極板は対向して設置される、請求項1~31のいずれか1項に記載の表示パネル。
【請求項33】
前記負荷コンデンサの第2極板は、前記枠領域ゲート線の第2部分と部分的に重なる、請求項32に記載の表示パネル。
【請求項34】
前記枠領域ゲート線の第2部分と前記負荷コンデンサの第1極板は一体構造である、請求項32又は33に記載の表示パネル。
【請求項35】
第1電源線をさらに備え、前記第1電源線は定電圧信号を提供するように配置され、前記負荷コンデンサの第2極板は前記第1電源線に接続される、請求項32~34のいずれか1項に記載の表示パネル。
【請求項36】
請求項1~35のいずれか1項に記載の表示パネルを備える、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施例は表示パネル及び表示装置に関する。
【背景技術】
【0002】
電子機器製品の画面占有率に対するユーザの要求がますます高まることに伴い、フレキシブルパネルはノッチ、パンチ等の様々な形態を開発しており、正常な表示領域の画面下カメラの技術が成熟する前に、現在、比較的に成熟した画面占有率が最も高い技術は画面内パンチホール技術である。
【発明の概要】
【課題を解決するための手段】
【0003】
本開示の実施例は表示パネル及び表示装置を提供する。
【0004】
本開示の少なくとも1つの実施例は表示パネルを提供し、透光領域と、前記透光領域を取り囲んで設置され又は前記透光領域の一方側に位置する表示領域と、前記透光領域と前記表示領域との間に位置する枠領域と、ベース基板上に位置し、前記枠領域内に位置する複数の枠領域データ線及び前記表示領域内に位置する複数の表示領域データ線を備え、前記複数の枠領域データ線と前記複数の表示領域データ線がそれぞれ接続される複数のデータ線と、前記ベース基板上に位置し、前記枠領域内に位置する複数の枠領域ゲート線及び前記表示領域内に位置する複数の表示領域ゲート線を備え、前記複数の枠領域ゲート線と前記複数の表示領域ゲート線がそれぞれ接続される複数のゲート線と、を備え、前記枠領域ゲート線は第1部分を備え、前記枠領域データ線は第1部分を備え、前記枠領域ゲート線の前記第1部分の延在方向は、前記枠領域データ線の前記第1部分の延在方向と同じであり、前記枠領域ゲート線の前記第1部分は、前記ベース基板に垂直な方向に、前記複数の枠領域データ線のうちの1本の前記第1部分と重なる。
【0005】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線の前記枠領域データ線と重なる部分の幅は、前記枠領域データ線の幅以下である。
【0006】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線の前記枠領域データ線と重なる部分の延在方向における長さは、前記枠領域ゲート線の前記第1部分の長さよりも小さい。
【0007】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線の前記枠領域データ線と重なる部分の延在方向における長さは、前記枠領域データ線の幅よりも大きい。
【0008】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線の前記第1部分は曲げ部を備え、前記枠領域データ線の前記第1部分は曲げ部を備える。
【0009】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線の前記曲げ部及び前記枠領域データ線の前記曲げ部の形状はいずれも円弧形状を含む。
【0010】
本開示の1つ又は複数の実施例では、前記透光領域から離れる方向から前記透光領域に接近する方向に、前記枠領域ゲート線と前記枠領域データ線との重なる部分の長さは徐々に大きくなる。
【0011】
本開示の1つ又は複数の実施例では、隣接する枠領域データ線は異なる層に位置する。
【0012】
本開示の1つ又は複数の実施例では、前記隣接する枠領域データ線は、第1枠領域データ線及び第2枠領域データ線を備え、前記第1枠領域データ線は前記第2枠領域データ線よりも前記ベース基板に接近し、前記第1枠領域データ線と前記第2枠領域データ線との間に第1絶縁層が設けられる。
【0013】
本開示の1つ又は複数の実施例では、前記第1枠領域データ線とそれに接続される表示領域データ線は一体構造であり、前記第2枠領域データ線とそれに接続される表示領域データ線は、前記第1絶縁層を貫通するビアホールを介して接続される。
【0014】
本開示の1つ又は複数の実施例では、前記第1絶縁層は、パッシベーション層及び第1平坦化層を備える。
【0015】
本開示の1つ又は複数の実施例では、表示パネルは、初期化信号線と、第1導線とをさらに備え、前記初期化信号線は前記ゲート線の前記ベース基板から離れる側に位置し、前記第1導線と前記第2枠領域データ線は同じ層に位置し、前記第1導線は前記初期化信号線に接続される。
【0016】
本開示の1つ又は複数の実施例では、前記第1導線は、前記透光領域を取り囲んで設置される。
【0017】
本開示の1つ又は複数の実施例では、前記第2枠領域データ線とそれに接続される表示領域データ線との接続位置は、前記第1導線の内側に位置する。
【0018】
本開示の1つ又は複数の実施例では、表示パネルは第2導線をさらに備え、前記第2導線と前記第2枠領域データ線は同じ層に位置し、前記第2導線は前記第1導線を取り囲んで設置され、前記第2導線は前記第1導線と互いに絶縁される。
【0019】
本開示の1つ又は複数の実施例では、前記第2導線は前記透光領域に開口部がある。
【0020】
本開示の1つ又は複数の実施例では、表示パネルは複数の発光制御信号線をさらに備え、前記複数の発光制御信号線は、前記枠領域内に位置する複数の枠領域発光制御信号線及び前記表示領域内に位置する複数の表示領域発光制御信号線を備え、前記複数の枠領域発光制御信号線と前記複数の表示領域発光制御信号線はそれぞれ接続され、前記枠領域発光制御信号線は第1部分を備え、前記枠領域発光制御信号線の前記第1部分の延在方向は、前記枠領域データ線の前記第1部分の延在方向と同じであり、前記枠領域発光制御信号線の前記第1部分は、前記ベース基板に垂直な方向に、前記複数の枠領域データ線のうちの1本の前記第1部分と重なる。
【0021】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線と前記枠領域発光制御信号線の一方は、前記第1枠領域データ線と重なり、前記枠領域ゲート線と前記枠領域発光制御信号線の他方は、前記第2枠領域データ線と重なる。
【0022】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線は前記第1枠領域データ線と重なり、前記枠領域発光制御信号線は前記第2枠領域データ線と重なり、前記枠領域ゲート線と前記第1枠領域データ線との間の絶縁層の厚みは、前記枠領域発光制御信号線と前記第2枠領域データ線との間の絶縁層の厚みよりも小さい。
【0023】
本開示の1つ又は複数の実施例では、前記複数の発光制御信号線の数は、前記複数のゲート線の数と同じである。
【0024】
本開示の1つ又は複数の実施例では、前記枠領域発光制御信号線と前記表示領域発光制御信号線は異なる層に位置する。
【0025】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線は、前記枠領域発光制御信号線よりも前記ベース基板に接近し、前記枠領域ゲート線と前記枠領域発光制御信号線との間にゲート絶縁層が設けられる。
【0026】
本開示の1つ又は複数の実施例では、前記発光制御信号線と前記第1枠領域データ線との間に層間絶縁層が設けられる。
【0027】
本開示の1つ又は複数の実施例では、表示パネルは第2平坦化層をさらに備え、前記第2平坦化層は前記第2枠領域データ線を被覆する。
【0028】
本開示の1つ又は複数の実施例では、前記第1枠領域データ線、前記第2枠領域データ線、前記ゲート線、前記発光制御信号線のうちの少なくとも1つの材料は、金属又は合金を含む。
【0029】
本開示の1つ又は複数の実施例では、表示パネルは表示ユニットをさらに備え、前記表示ユニットは有機発光ダイオードを備える。
【0030】
本開示の1つ又は複数の実施例では、表示パネルはスペーサ柱をさらに備え、前記スペーサ柱は、前記枠領域内に位置し、前記透光領域を取り囲んで設置され、前記スペーサ柱は前記複数の枠領域データ線の前記透光領域に接近する側に位置し、前記スペーサ柱は前記枠領域の内側境界を構成する。
【0031】
本開示の1つ又は複数の実施例では、前記スペーサ柱は金属材料で作製される。
【0032】
本開示の1つ又は複数の実施例では、前記スペーサ柱は、前記第1枠領域データ線又は前記第2枠領域データ線と同じ層に設置される。
【0033】
本開示の1つ又は複数の実施例では、前記スペーサ柱は、第1サブ層、第2サブ層及び第3サブ層を備え、前記第1サブ層は前記第2サブ層よりも前記ベース基板に接近し、前記第2サブ層は前記第3サブ層よりも前記ベース基板に接近し、前記第2サブ層の前記透光領域の半径方向に沿ったサイズは、前記第1サブ層の前記透光領域の半径方向に沿ったサイズよりも小さく、且つ前記第2サブ層の前記透光領域の半径方向に沿ったサイズは、前記第3サブ層の前記透光領域の半径方向に沿ったサイズよりも小さい。
【0034】
本開示の1つ又は複数の実施例では、前記有機発光ダイオードは発光機能層を備え、前記発光機能層は、前記スペーサ柱の前記透光領域から離れる側に位置する第1部分及び前記スペーサ柱上に位置する第2部分を備え、前記発光機能層の第1部分と前記発光機能層の第2部分は前記スペーサ柱の側辺で破断される。
【0035】
本開示の1つ又は複数の実施例では、前記透光領域は第1透光領域及び第2透光領域を備え、前記枠領域ゲート線は第2部分を備え、前記枠領域ゲート線の第2部分は前記第1透光領域と前記第2透光領域との間に位置し、前記枠領域ゲート線の第2部分は負荷コンデンサの第1極板に接続され、前記負荷コンデンサの第2極板と前記負荷コンデンサの第1極板は対向して設置される。
【0036】
本開示の1つ又は複数の実施例では、前記負荷コンデンサの第2極板は、前記枠領域ゲート線の第2部分と部分的に重なる。
【0037】
本開示の1つ又は複数の実施例では、前記枠領域ゲート線の第2部分と負荷コンデンサの第1極板は一体構造である。
【0038】
本開示の1つ又は複数の実施例では、表示パネルは第1電源線をさらに備え、前記第1電源線は定電圧信号を提供するように配置され、前記負荷コンデンサの第2極板は前記第1電源線に接続される。
【0039】
本開示の少なくとも1つの実施例は表示装置をさらに提供し、上記任意の表示パネルを備える。
【図面の簡単な説明】
【0040】
本開示の実施例の技術案をより明確に説明するために、以下、実施例の図面を簡単に説明し、明らかに、以下に説明される図面は、本開示のいくつかの実施例に関するものに過ぎず、本開示を限定するものではない。
【0041】
【
図6】
図6は本開示の一実施例に係る表示パネルの各画素ユニットに信号を提供する信号線の模式図である。
【
図7】
図7は本開示の一実施例に係る表示パネルの局所平面図である。
【
図9】
図9は
図7のゲート線及び発光制御信号線の平面図である。
【
図11】
図11は本開示の一実施例に係る表示パネルの断面図である。
【
図12】
図12は本開示の一実施例に係る表示パネルの平面図である。
【
図13】
図13は本開示の一実施例に係る表示パネルの第3導電性パターン層及び第4導電性パターン層の平面図である。
【
図14】
図14は本開示の一実施例に係る表示パネルの第4導電性パターン層の平面図である。
【
図15】
図15は本開示の一実施例に係る表示パネルの断面図である。
【
図16】
図16は本開示の一実施例に係る表示パネルの初期化信号線及び第2導線の平面図である。
【
図17】
図17は本開示の一実施例に係る表示パネルの断面図である。
【
図18】
図18は本開示の一実施例に係る表示パネルの断面図である。
【
図19】
図19は本開示の一実施例に係る表示パネルの局所模式図である。
【
図20】
図20は本開示の一実施例に係る表示パネルの局所模式図である。
【
図21】
図21は本開示の一実施例に係る表示パネルの局所模式図である。
【
図22】
図22は本開示の一実施例に係る表示パネルの模式図である。
【
図23】
図23は本開示の一実施例に係る表示パネルの模式図である。
【
図25】
図25は枠領域ゲート線の第2部分でのダミー画素ユニットの平面図である。
【
図31】
図31は本開示の一実施例に係る表示パネルの画素回路構造の原理図である。
【
図32】
図32は本開示の実施例に係る表示パネルの1つの画素ユニットのタイミング信号図である。
【
図33】
図33は本開示の実施例に係る表示基板の平面図である。
【発明を実施するための形態】
【0042】
本開示の実施例の目的、技術案及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明確、かつ完全に説明する。明らかに、説明される実施例は本開示の実施例の一部であり、実施例の全部ではない。説明される本開示の実施例に基づき、当業者が創造的な労働を必要とせずに得る全ての他の実施例は、いずれも本開示の保護範囲に属する。
【0043】
特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解できる一般的な意味を有する。本開示で使用される「第1」、「第2」及び類似する用語は、何らかの順序、数又は重要性を示すものではなく、異なる構成要素を区別するためのものに過ぎない。同様に、「備える」又は「含む」等の類似する用語は、該用語の前に記載された素子又は部材が、該用語の後に列挙される素子又は部材、及びそれらの同等物を含むが、他の素子又は部材を排除しないことを意味する。「接続」又は「連結」等の類似する用語は、物理的又は機械的接続に限定されず、直接接続されるか間接的に接続されるかに関わらず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」等は、相対位置関係を示すことのみに用いられ、説明対象の絶対位置が変化すると、該相対位置関係も対応して変化する。
【0044】
図1は表示パネルの模式図である。
図1に示すように、表示パネルは透光領域R1と表示領域R2とを備える。画面内パンチホールの方法を用いる場合、透光領域R1内の少なくとも一部の構造が除去され、すなわち、画面内パンチホールの方法は、表示領域の一部を犠牲にして透光領域を形成する必要がある。
図1に示すように、透光領域R1は円形である。透光領域R1はすなわちパンチホール領域である。パンチホール領域のサイズは、現在の表示画素ユニット行に欠いている表示画素ユニットの数を決め、表示画素ユニットの数が多く欠いているほど、ゲート線(走査信号)の負荷も多く欠き、走査信号が補償する必要がある静電容量が大きくなる。
【0045】
図2は表示パネルの模式図である。
図2に示す表示パネルの透光領域R1の形状は、
図1に示す表示パネルの透光領域R1とは異なる。
図2に示すように、透光領域R1はレーストラック形状である。本開示の実施例に係る表示パネルの透光領域R1の形状は、
図1及び
図2に示す形状に限定されず、必要に応じて設定することができる。本開示の実施例に係る表示パネルの透光領域R1の設置位置も図示されるものに限定されず、必要に応じて設定することができる。本開示の以下の実施例は、透光領域R1の形状が円形であることを説明する。
【0046】
図3は表示パネルの模式図である。
図3に示すように、透光領域R1にパンチを必要とするため、パンチしない場合に該領域を貫通すべき配線は、透光領域R1の縁部に沿って延在する必要があり、それにより枠領域R3を形成する。
図3に示すように、枠領域R3は、表示領域R2と透光領域R1との間に位置する。表示領域R2は透光領域R1を取り囲み、枠領域R3は透光領域R1を取り囲む。もちろん、他の実施例では、表示領域R2は透光領域R1の一方側に位置し、枠領域R3は表示領域R2と透光領域R1との間に位置するようにしてもよい。
図3は、データ線313、ゲート線113及び発光制御信号線213を示している。
【0047】
図3に示すように、ゲート線113は第1導電性パターン層LY1に位置し、発光制御信号線213は第2導電性パターン層LY2に位置し、データ線313は第3導電性パターン層LY3に位置する。もちろん、他の実施例では、発光制御信号線213は第1導電性パターン層LY1に位置してもよい。
【0048】
図3は第1方向X及び第2方向Yを示している。
図3に示すように、データ線313は第2方向Yに沿って延在し、ゲート線113及び発光制御信号線213はいずれも第1方向Xに沿って延在する。ここで説明される各信号線の延在方向とは、該信号線の全体的な延在傾向を指し、該信号線が該方向に沿って延在しない部分を含むことを排除しない。
【0049】
図3は全ての信号線を示しておらず、本開示の実施例に係る表示パネルは他の信号線をさらに備えてもよい。例えば、本開示の実施例に係る表示パネルは、電源線と、初期化信号線等の信号線をさらに備えてもよい。
【0050】
図4は表示パネルの模式図である。
図4は、透光領域R1、表示領域R2及び枠領域R3を示しており、図示を明確にするために、信号線が省略される。
【0051】
図5は表示パネルの局所模式図である。
図5は透光領域R1及びその付近の構造の模式図を示している。
図5は4本のデータ線313、2本のゲート線113及び2本の発光制御信号線213を示している。
【0052】
一方では、画面内パンチホールは、画素回路が損失するだけでなく、パンチホール領域(透光領域R1)の横方向及び縦方向の負荷(Loading)も損失するが、通常の設計ではこの損失負荷を補償していない。ノッチ型異形画面の設計経験に応じて、該部分の負荷損失は、画素ユニットの損失境界での表示差異、例えば、パンチホールが位置する横方向範囲に表示が暗い等の表示ムラをもたらす恐れがある。現在、市場に出回っているパネルのパンチホール設計は、パンチホールのサイズが小さいため、通常の表示画面の該表示差異の問題が明らかではないが、より厳密な表示条件(例えば、高リフレッシュ率)で該表示ムラが発生する。また例えば、機械メーカーがより多くのフロントカメラセンサを必要とし、同じ行の位置にレーストラック形状のパンチホールを設計する必要がある場合、負荷損失がより多くなり、該表示ムラは明らかになる。
【0053】
他方では、複数の信号線は枠領域に形成され、信号線が占めるスペースは、枠領域のサイズに影響を与えるため、画面占有率を向上させることに不利である。
【0054】
図6は本開示の一実施例に係る表示パネルの各画素ユニットに信号を提供する信号線の模式図である。各表示画素ユニットP1は、発光ユニット及び発光ユニットに駆動電流を提供する画素回路構造を備え、発光ユニットは、エレクトロルミネッセンスユニット、例えば有機エレクトロルミネッセンスユニットであってもよく、例えば有機発光ダイオード(OLED)であってもよい。表示画素ユニットP1は、正常に発光する画素ユニットである。表示画素ユニットP1は表示領域R2に位置する。
【0055】
図6は、ゲート線113、データ線313、第1電源線311、第2電源線312、発光制御信号線213及び初期化信号線210を示している。例えば、ゲート線113は、画素回路構造に走査信号SCAN又はリセット信号RESETの少なくとも1つを提供するように配置され、ゲート線113は、画素回路構造にリセット信号RESETを提供するように配置される場合、リセット制御信号線と呼ばれてもよい。例えば、表示パネルでは、本行の画素ユニットの第2リセット制御信号線112は、次の行の画素ユニットの第1リセット制御信号線111とされる。発光制御信号線213は、表示画素ユニットP1に発光制御信号EMを提供するように配置される。データ線313は、画素回路構造10にデータ信号DATAを提供するように配置され、第1電源線311は、画素回路構造10に一定の第1電圧信号ELVDDを提供するように配置され、第2電源線312は、画素回路構造に一定の第2電圧信号ELVSSを提供するように配置され、第1電圧信号ELVDDは第2電圧信号ELVSSよりも大きい。初期化信号線210は、画素回路構造に初期化信号Vintを提供するように配置される。初期化信号Vintは定電圧信号であり、その大きさは第1電圧信号ELVDDと第2電圧信号ELVSSとの間にあってもよいが、これに限定されず、例えば、初期化信号Vintは第2電圧信号ELVSS以下であってもよい。例えば、画素回路構造は、走査信号SCAN、データ信号DATA、初期化信号Vint、第1電圧信号ELVDD、第2電圧信号ELVSS、発光制御信号EM等の信号の制御では、駆動電流を出力して発光ユニットを発光させるように駆動する。
【0056】
例えば、
図6に示すように、ゲート線113は第1導電性パターン層LY1に位置し、初期化信号線210は第2導電性パターン層LY2に位置し、データ線313及び第1電源線311は第3導電性パターン層LY3に位置し、第2電源線312も第3導電性パターン層LY3に位置してもよい。
【0057】
図7は本開示の一実施例に係る表示パネルの局所平面図である。
図7に示すように、表示パネルは、透光領域R1と、表示領域R2と、枠領域R3と、複数の発光制御信号線213と、複数のデータ線313と、複数のゲート線113とを備える。
【0058】
図7に示すように、表示領域R2は、透光領域R1を取り囲んで設置され又は透光領域R1の一方側に位置する。枠領域R3は、透光領域R1と表示領域R2との間に位置する。
【0059】
例えば、
図6及び
図7を参照し、複数の発光制御信号線213の数は複数のゲート線113の数と同じである。すなわち、各行の画素ユニットのために1本の発光制御信号線213を設置し、発光制御信号は行ごとに駆動し、それにより低階調の調光点滅問題を改善する。この場合、枠領域R3に、横方向の信号線の数が縦方向の信号線の数と同じであるようにし、透光領域R1が円形である場合、枠領域R3は円環状であってもよいが、これに限定されない。
【0060】
図7に示すように、枠領域R3内に、1本のゲート線113は第1位置で1本のデータ線313と重なり、第2位置でもう1本のデータ線313と重なる。
図7に示すように、枠領域R3内に、1本の発光制御信号線213は第3位置で1本のデータ線313と重なり、第4位置でもう1本のデータ線313と重なる。
図7に示すように、枠領域R3内に、1本のデータ線313は第5位置で1本の発光制御信号線213と重なり、第6位置で1本のゲート線113と重なる。
【0061】
図8は
図7のデータ線の平面図である。
図7及び
図8を参照し、複数のデータ線313はベース基板上に位置し、枠領域R3内に位置する複数の枠領域データ線313a及び表示領域R2内に位置する複数の表示領域データ線313bを備え、複数の枠領域データ線313aと複数の表示領域データ線313bはそれぞれ接続される。各データ線313は、枠領域R3内に位置する枠領域データ線313a及び表示領域R2内に位置する表示領域データ線313bを備える。
図8は複数の表示領域データ線313cをさらに示し、複数の表示領域データ線313cはそれぞれ複数の枠領域データ線313aに接続され、この場合、各データ線313は、枠領域R3内に位置する枠領域データ線313a、表示領域R2内に位置する表示領域データ線313b、及び表示領域R2内に位置する表示領域データ線313cを備える。表示領域データ線313bと表示領域データ線313cはそれぞれ枠領域データ線313aの両側に設置される。
【0062】
図9は
図7のゲート線及び発光制御信号線の平面図である。
図7及び
図9を参照し、複数のゲート線113はベース基板上に位置し、枠領域R3内に位置する複数の枠領域ゲート線113a、及び表示領域R2内に位置する複数の表示領域ゲート線113bを備え、複数の枠領域ゲート線113aと複数の表示領域ゲート線113bはそれぞれ接続される。各ゲート線113は、枠領域R3内に位置する枠領域ゲート線113a及び表示領域R2内に位置する表示領域ゲート線113bを備える。
図9は複数の表示領域ゲート線113cをさらに示し、複数の表示領域ゲート線113cはそれぞれ複数の枠領域ゲート線113aに接続され、この場合、各ゲート線113は、枠領域R3内に位置する枠領域ゲート線113a、表示領域R2内に位置する表示領域ゲート線113b、及び表示領域R2内に位置する表示領域ゲート線113cを備える。表示領域ゲート線113bと表示領域ゲート線113cはそれぞれ枠領域ゲート線113aの両側に設置される。
【0063】
図7~
図9を参照し、枠領域ゲート線113aは第1部分1131を備え、枠領域データ線313aは第1部分3131を備え、枠領域ゲート線113aの第1部分1131の延在方向は、枠領域データ線313aの第1部分3131の延在方向と同じであり、枠領域ゲート線113aの第1部分1131は、ベース基板に垂直な方向に、複数の枠領域データ線313aのうちの1本の第1部分3131と重なる。例えば、延在方向が同じであることとは、2つの素子が共形部分を有し、共形部分の延在方向が同じであり、又は、共形部分の延在傾向が同じであることを指してもよい。例えば、延在方向が同じであることとは、2つの素子の同じ点での延在方向が同じであることを指してもよい。例えば、延在方向とは該線の全体的な延在傾向を指してもよく、該線が直線でない場合、該線の接線の方向はその延在方向であってもよい。延在方向が同じであることは、延在方向が完全に同じであること、及びほぼ同じであることを含む。
図7では、両矢印の曲線を用いて、異なる素子の重なり部分の延在方向を例示的に説明する。
【0064】
図10は
図7のA-B線に沿った断面図である。
図10に示すように、表示基板はベース基板BSを備える。ベース基板BS上にバリア(barrier)層BRが設けられ、バリア層BR上に第1ゲート絶縁層GI1が設けられ、第1ゲート絶縁層GI1上に第1導電性パターン層LY1が設けられ、第1導電性パターン層LY1はゲート線113を備える。第1導電性パターン層LY1上に第2ゲート絶縁層GI2が設けられ、第2ゲート絶縁層GI2上に第2導電性パターン層LY2が設けられ、第2導電性パターン層LY2は発光制御信号線213を備える。第2導電性パターン層LY2上に層間絶縁層ILDが設けられる。層間絶縁層ILD上に第3導電性パターン層LY3が設けられ、第3導電性パターン層LY3はデータ線313を備える。第3導電性パターン層LY3上にパッシベーション層PVX及び第1平坦化層PLN1が設けられる。
【0065】
図10は第3方向Zを示している。第3方向Zは第1方向Xに垂直である。第3方向Zは第2方向Yにも垂直である。第3方向Zはすなわちベース基板BSに垂直な方向である。
図7~
図10を参照し、枠領域ゲート線113aの第1部分1131は、ベース基板BSに垂直な方向に、複数の枠領域データ線313aのうちの1本の第1部分3131と重なる。
【0066】
従来のテスト経験及びシミュレーション結果に基づいて、ゲート線の負荷差異は表示パネルに最も大きな影響を与え、その負荷は走査信号SCANの立ち上がりエッジ時間と立ち下がりエッジ時間に影響を与えるため、データ信号DATAの書き込み時間に影響を与え、データ信号DATAの書き込み時間の差異は、表示パネルの表示明るさの差異を直接もたらし、そのため、ゲート線とデータ線を重ねてそれぞれコンデンサの2つの極板を構成し、ゲート線の損失する負荷を補償し、表示パネルの明るさの差異を小さくし、表示効果を向上させる。本開示の実施例に係る表示パネルは、パンチに起因するパネルの表示差異を補正し、表示品質を向上させる。
【0067】
例えば、
図7及び
図10を参照し、枠領域ゲート線113aの枠領域データ線313aと重なる部分11は、枠領域ゲート線113aの第1部分1131の一部であり、枠領域ゲート線113aの枠領域データ線313aと重なる部分11の幅は、枠領域データ線313aの幅以下である。
【0068】
例えば、
図7及び
図8を参照し、枠領域データ線313aの枠領域ゲート線113aと重なる部分31は、枠領域データ線313aの第1部分3131の一部である。枠領域データ線313aの枠領域ゲート線113aと重なる部分31の延在方向における長さは、枠領域データ線313aの第1部分3131の長さよりも小さい。
【0069】
本開示の実施例では、素子の長さとはその延在方向におけるサイズを指してもよく、素子の幅とはその延在方向に垂直な方向におけるサイズを指してもよい。
【0070】
例えば、
図7及び
図9を参照し、枠領域ゲート線113aの枠領域データ線313aと重なる部分11の延在方向における長さは、枠領域ゲート線113aの第1部分1131の長さよりも小さい。
【0071】
例えば、
図7を参照し、枠領域ゲート線113aの枠領域データ線313aと重なる部分11の延在方向における長さは、枠領域データ線313aの幅よりも大きい。
【0072】
例えば、
図7及び
図9を参照し、枠領域ゲート線113aの第1部分1131は曲げ部を備え、枠領域データ線313aの第1部分3131は曲げ部を備える。例えば、枠領域ゲート線113aの曲げ部と枠領域データ線313aの曲げ部の形状はいずれも円弧形状を含む。
【0073】
例えば、
図7を参照し、透光領域R1から離れる方向から透光領域R1に接近する方向に、枠領域ゲート線113aと枠領域データ線313aとの重なる部分の長さは徐々に大きくなる。
【0074】
例えば、
図7、
図9及び
図10を参照し、表示パネルは複数の発光制御信号線213をさらに備え、複数の発光制御信号線213は、枠領域R3内に位置する複数の枠領域発光制御信号線213a及び表示領域R2内に位置する複数の表示領域発光制御信号線213bを備え、複数の枠領域発光制御信号線213aと複数の表示領域発光制御信号線213bはそれぞれ接続され、枠領域発光制御信号線213aは第1部分2131を備え、枠領域発光制御信号線213aの第1部分2131の延在方向は、枠領域データ線313aの第1部分3131の延在方向と同じであり、枠領域発光制御信号線213aの第1部分2131は、ベース基板BSに垂直な方向に、複数の枠領域データ線313aのうちの1本の第1部分3131と重なる。それにより、発光制御信号線とデータ線を重ねてそれぞれコンデンサの2つの極板を構成し、発光制御信号線の損失する負荷を補償し、表示効果を向上させる。
【0075】
例えば、
図9に示すように、各発光制御信号線213は、枠領域R3内に位置する枠領域発光制御信号線213a及び表示領域R2内に位置する表示領域発光制御信号線213bを備える。
【0076】
例えば、
図9に示すように、複数の発光制御信号線213は、表示領域R2内に位置する複数の表示領域発光制御信号線213cをさらに備え、複数の表示領域発光制御信号線213cと複数の枠領域発光制御信号線213aはそれぞれ接続される。各発光制御信号線213は、枠領域R3内に位置する枠領域発光制御信号線213a、表示領域R2内に位置する表示領域発光制御信号線213b、及び表示領域R2内に位置する表示領域発光制御信号線213cを備える。表示領域発光制御信号線213bと表示領域発光制御信号線213cは、それぞれ枠領域発光制御信号線213aの両側に設置される。
【0077】
例えば、
図7及び
図9を参照し、枠領域発光制御信号線213aの枠領域データ線313aと重なる部分21の延在方向における長さは、枠領域発光制御信号線213aの第1部分1131の長さよりも小さい。
【0078】
例えば、
図7に示すように、枠領域発光制御信号線213aの枠領域データ線313aと重なる部分21の延在方向における長さは、枠領域データ線313aの幅よりも大きい。
【0079】
例えば、
図7及び
図9を参照し、枠領域発光制御信号線213aの第1部分2131は曲げ部を備える。例えば、枠領域発光制御信号線213aの曲げ部と枠領域データ線313aの曲げ部の形状はいずれも円弧形状を含む。
【0080】
例えば、
図7に示すように、透光領域R1から離れる方向から透光領域R1に接近する方向に、枠領域発光制御信号線213aと枠領域データ線313aとの重なる部分21の長さは徐々に大きくなる。
【0081】
例えば、
図7に示すように、複数の枠領域発光制御信号線213aの枠領域データ線313aと重なる部分21と、複数の枠領域ゲート線113aの枠領域データ線313aと重なる部分11とは交互に設置される。すなわち、複数の部分21と複数の部分11とは交互に設置される。
【0082】
図7は、枠領域ゲート線113aの第1部分1131を円の一部とし、枠領域データ線313aの第1部分3131を円の一部とし、枠領域発光制御信号線213aの第1部分2131を円の一部とすることを例として説明するが、これに限定されず、他の実施例では、枠領域ゲート線113aの第1部分1131は他の曲げ形態を用いてもよく、枠領域データ線313aの第1部分3131は他の曲げ形態を用いてもよく、枠領域発光制御信号線213aの第1部分2131は他の曲げ形態を用いてもよい。
【0083】
図7及び
図10は、隣接するデータ線313が同じ層に位置し、すなわち、隣接するデータ線313が第3導電性パターン層LY3に位置することを例として説明するが、これに限定されない。例えば、他の実施例では、
図7及び
図10に示す隣接する枠領域データ線313aは異なる層に位置してもよい。
【0084】
図11は本開示の一実施例に係る表示パネルの断面図である。
図11に示すように、隣接する枠領域データ線313aは異なる層に位置し、それにより透光領域の周囲の枠領域内の信号線の占有スペースを小さくし、狭額縁及びより高い画面占有率を実現する。例えば、
図11に示すように、隣接する枠領域データ線313aは、第1枠領域データ線313a1及び第2枠領域データ線313a2を備え、第1枠領域データ線313a1は、第2枠領域データ線313a2よりもベース基板BSに接近し、第1枠領域データ線313a1と第2枠領域データ線313a2との間に絶縁層が設けられる。例えば、絶縁層は、パッシベーション層PVX及び第1平坦化層PLN1を備える。
【0085】
例えば、本開示の実施例では、発光制御信号線213は第2導電性パターン層LY2に位置してもよいが、これに限定されない。他の実施例では、発光制御信号線213はセグメント化して形成されてもよく、例えば、枠領域発光制御信号線213aは第2導電性パターン層LY2に位置するが、発光制御信号線213の枠領域発光制御信号線213a以外の部分は第1導電性パターン層LY1に位置する。例えば、
図9に示す表示領域発光制御信号線213bは第1導電性パターン層LY1に位置するが、枠領域発光制御信号線213aは第2導電性パターン層LY2に位置する。例えば、透光領域R1付近の発光制御信号線213のみはセグメント化して設置され、他の位置での発光制御信号線213はいずれも第1導電性パターン層LY1に位置してもよい。例えば、発光制御信号線213の異なる層に位置する部分は、それらの間の絶縁層を貫通するビアホールを介して接続される。
【0086】
図12は本開示の一実施例に係る表示パネルの平面図である。
図12は、第1枠領域データ線313a1、第2枠領域データ線313a2、枠領域発光制御信号線213a及び枠領域ゲート線113aを示している。
【0087】
図11及び
図12を参照し、第1枠領域データ線313a1の第1部分3131は、ベース基板BSに垂直な方向に、枠領域ゲート線113aの第1部分1131と重なる。第1枠領域データ線313a1の第1部分3131と枠領域ゲート線113aの第1部分1131との間の第2ゲート絶縁層GI2と層間絶縁層ILDの厚みの合計が小さいため、枠領域ゲート線とデータ線との間の静電容量を大幅に増加させ、枠領域ゲート線の負荷損失を低減させ、枠領域ゲート線の負荷を増加させ、表示効果を向上させる。通常、ゲート線の負荷損失による表示効果への影響は、発光制御信号線の負荷損失による表示効果への影響よりも大きい。
【0088】
図11及び
図12を参照し、第2枠領域データ線313a2の第1部分3131は、ベース基板BSに垂直な方向に、枠領域発光制御信号線213aの第1部分2131と重なる。それにより、枠領域発光制御信号線の負荷損失を低減させ、枠領域発光制御信号線の負荷を増加させ、表示効果を向上させ、透光領域の周囲の枠領域内の信号線の占有スペースを小さくし、狭額縁及びより高い画面占有率を実現する。例えば、
図11に示すように、第1平坦化層PLN1の厚みは、第2ゲート絶縁層GI2と層間絶縁層ILDの厚みの合計よりも大きい。
【0089】
図11及び
図12を参照し、第1枠領域データ線313a1は第3導電性パターン層LY3に位置し、第2枠領域データ線313a2は第4導電性パターン層LY4に位置する。第3導電性パターン層LY3と第4導電性パターン層LY4との間に絶縁層が設置され、絶縁層は、パッシベーション層PVX及び第1平坦化層PLN1を備える。枠領域ゲート線113aは第1導電性パターン層LY1に位置し、枠領域発光制御信号線213aは第2導電性パターン層LY2に位置し、第1導電性パターン層LY1と第2導電性パターン層LY2との間に第2ゲート絶縁層GI2が設置される。第2導電性パターン層LY2と第3導電性パターン層LY3との間に層間絶縁層ILDが設置される。ベース基板BSと第1導電性パターン層LY1との間にバリア層BR及び第1ゲート絶縁層GI1が設置される。第1ゲート絶縁層GI1は、バリア層BRよりもベース基板BSに接近する。第4導電性パターン層LY4のベース基板BSから離れる側に第2平坦化層PLN2が設置される。本開示の実施例では、複数の素子が同じ層に位置することとは、該複数の素子が同じパターニングプロセスにより同じフィルム層で形成されることを指す。例えば、第1導電性パターン層LY1に位置する素子は、同じパターニングプロセスにより同じフィルム層で形成され、第2導電性パターン層LY2に位置する素子は、同じパターニングプロセスにより同じフィルム層で形成され、第3導電性パターン層LY3に位置する素子は、同じパターニングプロセスにより同じフィルム層で形成され、第4導電性パターン層LY4に位置する素子は、同じパターニングプロセスにより同じフィルム層で形成される。
【0090】
図11及び
図12は、枠領域ゲート線113aの枠領域データ線313aと重なる部分11、枠領域発光制御信号線213aの枠領域データ線313aと重なる部分21、枠領域データ線313aの枠領域ゲート線113aと重なる部分31、及び枠領域データ線313aの枠領域発光制御信号線213aと重なる部分31をさらに示している。
【0091】
図11及び
図12では、第1枠領域データ線313a1の第1部分3131は、ベース基板BSに垂直な方向に、枠領域ゲート線113aの第1部分1131と部分的に重なるが、別のいくつかの実施例では、重なり面積を大きく得て、補償容量の値を増加させるために、第1枠領域データ線313a1の第1部分3131のベース基板BSでの正投影は、枠領域ゲート線113aの第1部分1131のベース基板BSでの正投影を完全に被覆する。例えば、いくつかの実施例では、枠領域データ線313aの第1部分3131のベース基板BSでの正投影は、枠領域ゲート線113aの第1部分1131のベース基板BSでの正投影を完全に被覆する。枠領域ゲート線113aの第1部分1131を被覆するデータ線は、必要に応じて所定の層に設置され得る。
【0092】
図11及び
図12では、第2枠領域データ線313a2の第1部分3131は、ベース基板BSに垂直な方向に、枠領域発光制御信号線213aの第1部分2131と部分的に重なるが、別のいくつかの実施例では、重なり面積を大きく得て、補償容量の値を増加させるために、第2枠領域データ線313a2の第1部分3131のベース基板BSでの正投影は、枠領域発光制御信号線213aの第1部分2131のベース基板BSでの正投影を被覆する。例えば、いくつかの実施例では、枠領域データ線313aの第1部分3131のベース基板BSでの正投影は、枠領域発光制御信号線213aの第1部分2131のベース基板BSでの正投影を被覆する。枠領域発光制御信号線213aの第1部分2131を被覆するデータ線は、必要に応じて所定の層に設置され得る。
【0093】
図13は本開示の一実施例に係る表示パネルの第3導電性パターン層及び第4導電性パターン層の平面図である。
図13に示すように、第2枠領域データ線313a2とそれに接続される表示領域データ線313bは接続位置CNで接続され、第1枠領域データ線313aとそれに接続される表示領域データ線313bは一体形成される。
【0094】
図14は本開示の一実施例に係る表示パネルの第4導電性パターン層の平面図である。
図14に示すように、第4導電性パターン層LY4は、第1導線321、第2枠領域データ線313a2、及び第2導線322を備える。第2導線322はグリッド状であってもよいが、これに限定されない。
図14に示すように、第1導線321は透光領域R1で切断され、すなわち、第1導線321は、透光領域R1を取り囲んで設置され、透光領域で開口部OPNがある。
【0095】
図15は本開示の一実施例に係る表示パネルの断面図である。例えば、
図15は、
図13の破線ボックスB1内の一部の構造の断面図であってもよい。
図13及び
図15に示すように、第2枠領域データ線313a2と1本の表示領域データ線313bは、第1平坦化層PLN1及びパッシベーション層PVXを貫通するビアホールV1を介して接続される。
【0096】
図15に示すように、第2導電性パターン層LY2は初期化信号線210を備え、第1導線321は、第1平坦化層PLN1、パッシベーション層PVX及び層間絶縁層ILDを貫通するビアホールV2を介して初期化信号線210に接続され、初期化信号線210は第1導線321に並列接続されて信号線の抵抗を低減させる。
【0097】
図15に示すように、第3導電性パターン層LY3は第1電源線311を備え、第2導線322は、第1平坦化層PLN1及びパッシベーション層PVXを貫通するビアホールV3を介して第1電源線311に接続される。
【0098】
例えば、
図13及び
図15に示すように、第1枠領域データ線313a1とそれに接続される表示領域データ線313bは一体構造であり、第2枠領域データ線313a2とそれに接続される表示領域データ線313bはビアホールV1を介して接続される。
【0099】
例えば、
図15に示すように、初期化信号線210はゲート線113のベース基板BSから離れる側に位置し、第1導線321と第2枠領域データ線313a2は同じ層に位置し、第1導線321と初期化信号線210はビアホールV2を介して接続される。
【0100】
図16は本開示の一実施例に係る表示パネルの初期化信号線及び第2導線の平面図である。例えば、
図14及び
図16に示すように、第1導線321は、透光領域R1を取り囲んで設置され、枠領域R3の外側境界を構成する。
図16の第1導線321は円形で示されるが、第1導線321の形状はこれに限定されず、必要に応じて設定することができる。第1導線321は、環状構造である閉構造として構成されるが、これに限定されない。
【0101】
例えば、
図13、
図14及び
図16を参照し、第2枠領域データ線313a2とそれに接続される表示領域データ線313bの接続位置は、第1導線321の内側に位置する。第1導線321の内側とは、第1導線321で画定された範囲内に位置することを指す。
【0102】
例えば、
図13、
図14及び
図15を参照し、第2導線322と第2枠領域データ線313a2は同じ層に位置し、第2導線322は第1導線321を取り囲んで設置され、第2導線322は第1導線321と互いに絶縁される。
【0103】
図11~
図15は、隣接する第1データ線DL1(
図13を参照)及び第2データ線DL2(
図13を参照)のうちの第1データ線DL1が第3導電性パターン層LY3に位置し、第2データ線DL2の第2枠領域データ線313a2が第4導電性パターン層LY4に位置し、他の部分が第3導電性パターン層LY3に位置することを例として説明するが、これに限定されない。他の実施例では、隣接する第1データ線DL1及び第2データ線DL2は、それぞれ第3導電性パターン層LY3及び第4導電性パターン層LY4に位置してもよい。この場合、第2導線322は、表示領域で第2方向Yに沿って延在してもよい。
【0104】
図11~
図15は、枠領域ゲート線113aが第1枠領域データ線313a1と重なり、枠領域発光制御信号線213aが第2枠領域データ線313a2と重なることを例として説明するが、これに限定されない。他の実施例では、他の設置を用いてもよい。
【0105】
図17は本開示の一実施例に係る表示パネルの断面図である。
図17に示すように、枠領域ゲート線113aは第2枠領域データ線313a2と重なり、枠領域発光制御信号線213aは第1枠領域データ線313a1と重なる。
【0106】
それにより、本開示の実施例では、枠領域ゲート線113aと枠領域発光制御信号線213aの一方は、第1枠領域データ線313a1と重なり、枠領域ゲート線113aと枠領域発光制御信号線213aの他方は、第2枠領域データ線313a2と重なる。
【0107】
例えば、
図17に示すように、枠領域R3で、ゲート線113は発光制御信号線213よりもベース基板BSに接近し、ゲート線113と発光制御信号線213との間に第2ゲート絶縁層GI2が設けられる。すなわち、
図17に示すように、枠領域ゲート線113aは枠領域発光制御信号線213aよりもベース基板BSに接近し、枠領域ゲート線113aと枠領域発光制御信号線213aとの間に第2ゲート絶縁層GI2が設けられる。
【0108】
例えば、
図17に示すように、発光制御信号線213と第1枠領域データ線313a1との間に層間絶縁層ILDが設けられる。
【0109】
例えば、
図17に示すように、表示パネルは第2平坦化層PLN2をさらに備え、第2平坦化層PLN2は第2枠領域データ線313a2を被覆する。
【0110】
例えば、第1枠領域データ線313a1、第2枠領域データ線313a2、ゲート線113、発光制御信号線213のうちの少なくとも1つの材料は金属又は合金を含む。
【0111】
図18は本開示の一実施例に係る表示パネルの断面図である。
図18に示す表示パネルは、表示パネルの表示領域R2内の構造であり、すなわち、正常な発光領域の構造である。例えば、
図18に示すように、表示パネルはベース基板BSを備え、ベース基板BS上にバリア層BRが設けられ、バリア層BR上に活性層ATLが設置され、活性層ATLは、ソース領域、ドレイン領域、及びソース領域とドレイン領域との間に位置するチャネルを備え、活性層ATLのソース領域又はドレイン領域は接続電極CNE1に接続され、接続電極CNE1は、層間絶縁層ILD、第2ゲート絶縁層GI2及び第1ゲート絶縁層GI1を貫通するビアホールV4を介して活性層ATLに接続される。接続電極CNE1は第3導電性パターン層LY3に位置し、第3導電性パターン層LY3のベース基板BSから離れる側にパッシベーション層PVX及び第1平坦化層PLN1が設けられ、接続電極CNE2は第4導電性パターン層LY4に位置し、接続電極CNE2は、パッシベーション層PVX及び第1平坦化層PLN1を貫通するビアホールV5を介して接続電極CNE1に接続される。
【0112】
図18に示すように、表示パネルは発光ユニットEMUをさらに備え、発光ユニットEMUは、陽極ANE、発光機能層EML及び陰極CTEを備え、陽極ANEは第4導電性パターン層LY4に設置され、陽極ANEは第2平坦化層PLN2を貫通するビアホールV6を介して接続電極CNE2に接続される。表示パネルは封止層CPSをさらに備え、封止層CPSは、第1封止層CPS1、第2封止層CPS2及び第3封止層CPS3を備える。例えば、第1封止層CPS1及び第3封止層CPS3は無機材料層であり、第2封止層CPS2は有機材料層である。
【0113】
図18に示すように、表示パネルは画素定義層PDL及びフォトスペーサPSをさらに備える。画素定義層PDLは開口部OPNを備え、開口部OPNは表示画素ユニットの出光面積を限定するように配置され、フォトスペーサPSは発光機能層EMLを形成するときに微細金属マスクを支持するように配置される。
【0114】
発光ユニットEMUは有機発光ダイオードを備える。発光機能層EMLは陰極CTEと陽極ANEとの間に位置する。発光機能層EMLは少なくとも発光層を備え、正孔輸送層、正孔注入層、電子輸送層、電子注入層の少なくとも1つをさらに備えてもよい。
【0115】
例えば、発光ユニットEMUの陽極及び陰極の1つは駆動トランジスタに電気的に接続され、駆動トランジスタは、発光ユニットEMUを発光させるように駆動する駆動電流を発光ユニットEMUに提供するように配置される。
【0116】
図19は本開示の一実施例に係る表示パネルの局所模式図である。例えば、
図19に示すように、表示パネルはスペーサ柱34をさらに備え、スペーサ柱34は枠領域R3内に位置し、透光領域R1を取り囲んで設置され、スペーサ柱34は複数の枠領域データ線313aの透光領域R1に接近する側に位置し、スペーサ柱34は枠領域R3の内側境界を構成する。例えば、スペーサ柱34は金属材料で作製される。
【0117】
例えば、スペーサ柱34は、第1枠領域データ線313a1又は第2枠領域データ線313a2と同じ層に設置される。すなわち、スペーサ柱34は第3導電性パターン層LY3に位置し、又は第4導電性パターン層LY4に位置する。
【0118】
図20は本開示の一実施例に係る表示パネルの局所模式図である。
図20に示すように、スペーサ柱34は、第1サブ層341、第2サブ層342及び第3サブ層343を備え、第1サブ層341は第2サブ層342よりもベース基板に接近し、第2サブ層342は第3サブ層343よりもベース基板に接近し、第2サブ層342の透光領域R1の半径方向に沿ったサイズは、第1サブ層341の透光領域R1の半径方向に沿ったサイズよりも小さく、第2サブ層342の透光領域R1の半径方向に沿ったサイズは、第3サブ層343の透光領域R1の半径方向に沿ったサイズよりも小さい。例えば、第1サブ層341及び第3サブ層343の材料はいずれもTiを含み、第2サブ層342の材料はAlを含むが、これに限定されない。
【0119】
例えば、
図20に示すように、有機発光ダイオードは発光機能層EML1を備え、発光機能層EML1は、スペーサ柱34の透光領域R1に近接する側に位置する第1部分EML11、及びスペーサ柱34上に位置する第2部分EML12を備え、発光機能層EML1の第1部分EML11及び発光機能層EML1の第2部分EML12は、スペーサ柱34の側辺で破断される。発光機能層EML1は、全層に設置された発光機能層であってもよいが、これに限定されない。発光機能層EML1はオープンマスクで作製されてもよいが、これに限定されない。
【0120】
スペーサ柱34の第2サブ層342が縮んで設置されるため、発光機能層EML1がスペーサ柱34上に形成すされるとき、発光機能層EML1を破断し、さらに水と酸素等の外部環境が発光機能層EML1を侵食するときに、発光機能層EML1の表示領域R2内に位置する部分が侵食されることを回避し、表示効果に影響を与えることを回避する。
【0121】
例えば、
図20に示すように、発光機能層EML1は、スペーサ柱34の透光領域R1から離れる側に位置する第3部分EML13をさらに備え、第3部分EML13と第2部分EML12はスペーサ柱34の側辺で破断される。
【0122】
例えば、
図20に示すように、表示パネルは、第1封止層CPS1、第2封止層CPS2及び第3封止層CPS3をさらに備える。第1封止層CPS1は、スペーサ柱34の透光領域R1に接近する側に位置する第1部分CPS11、及びスペーサ柱34上に位置する第2部分CPS12を備え、第1部分CPS11と第2部分CPS12は、スペーサ柱34の側辺で破断される。第1封止層CPS1、第2封止層CPS2及び第3封止層CPS3の材質は上記のように選択されてもよい。
【0123】
例えば、
図20に示すように、第1封止層CPS1は、スペーサ柱34の透光領域R1から離れる側に位置する第3部分CPS13をさらに備え、第3部分CPS13と第2部分CPS12は、スペーサ柱34の側辺で破断される。
【0124】
例えば、
図20に示すように、発光機能層EML1の第1部分EML11と発光機能層の第2部分EML12との間に第2封止層CPS2が設置され、発光機能層EML1の第3部分EML13と発光機能層の第2部分EML12との間に第2封止層CPS2が設置される。
【0125】
図20は素子115及び素子215をさらに示している。素子115は第1導電性パターン層LY1に位置し、素子215は第2導電性パターン層LY2に位置する。
【0126】
図21は本開示の一実施例に係る表示パネルの局所模式図である。
図19に比べて、
図21に示す表示パネルは第1導線321をさらに備える。
図21に示すように、スペーサ柱34は枠領域R3の内側境界を限定し、第1導線321は枠領域R3の外側境界を限定する。
【0127】
図22は本開示の一実施例に係る表示パネルの模式図である。
図4及び
図22に示すように、表示パネルDPNの透光領域R1はパンチ領域である。
図22に示すように、パンチ領域内にセンサ50が設置される。例えば、センサ50は、パンチ領域に部分的に設置されてもよく、パンチ領域に完全に設置されてもよいが、これを限定しない。例えば、センサはカメラを備えるが、これに限定されない。封止層が形成された後、パンチして表示パネルの透光領域R1に位置する部分を除去して、表示パネルを形成する。
【0128】
図23は本開示の一実施例に係る表示パネルの模式図である。
図23に示すように、透光領域R1は第1透光領域R1及び第2透光領域R12を備える。第1透光領域R1及び第2透光領域R12はいずれもパンチ領域である。第1透光領域R1と第2透光領域R12との間も枠領域R3である。
【0129】
図24は
図23の局所模式図である。
図24に示すように、枠領域ゲート線113aは、第1透光領域R1と第2透光領域R12との間に位置する第2部分1132を備える。枠領域ゲート線113aの第2部分1132にダミー画素ユニットを設置してゲート線の負荷をさらに増加させ、ゲート線の負荷損失を低減させ、横方向表示ムラ(mura)を低減又は回避する。
図23及び
図24はダミー領域RDを示し、
図24はダミー領域RD内に位置する複数のダミー画素ユニットP0を示している。なお、ダミー画素ユニットP0の数は、図示されるものに限定されず、必要に応じて設定することができる。
【0130】
図25は枠領域ゲート線の第2部分でのダミー画素ユニットの平面図である。枠領域ゲート線113aの第2部分1132は、負荷コンデンサC0の第1極板C01に接続され、負荷コンデンサC0の第2極板C02と第1極板C01は対向して設置され、負荷コンデンサC0はゲート線の負荷を大幅に増加させることができ、ゲート線と第2極板C02を、表示領域の表示画素ユニットの記憶コンデンサC1(後述する)よりも大きなコンデンサとして形成することに相当し、このように、1つのダミー画素ユニットP0のゲート線(走査信号SCAN)の負荷は、負荷コンデンサC0が設置されない場合の負荷の10~20倍であるようになる。例えば、補償する必要がある静電容量の大きさ、及びダミー画素ユニットの数に基づいて、ダミー画素ユニットの負荷コンデンサC0の重なり面積を、補償する必要がある静電容量の大きさとして設計することができる。
【0131】
この設計は、ダミー画素ユニットを配置する元のスペースを利用し、パンチ付近のゲート線の静電容量を効果的に補償し、パンチでの横方向の表示ムラ(mura)の問題を解決する。
【0132】
例えば、
図25に示すように、枠領域ゲート線113aの第2部分1132と負荷コンデンサC0の第1極板C01は一体形成され、同じパターニングプロセスにより同じフィルム層で形成されてもよく、いずれも第1導電性パターン層LY1に位置してもよい。例えば、
図25に示すように、枠領域ゲート線113aの第2部分1132と負荷コンデンサC0の第1極板C01は一体構造である。
【0133】
例えば、
図25に示すように、負荷コンデンサC0の第2極板C02は第1電源線311に接続され、第1電源線311は定電圧信号を提供するように配置される。
【0134】
例えば、
図25に示すように、負荷コンデンサC0の第2極板C02は、枠領域ゲート線113aの第2部分1132と部分的に重なる。
【0135】
図25では、発光制御信号線110は第1導電性パターン層LY1に位置するが、これに限定されない。他の実施例では、発光制御信号線110は第2導電性パターン層LY2に位置してもよい。
【0136】
図26は
図25のダミー画素ユニットの活性層のパターンである。
図27は
図25のダミー画素ユニットの第1導電性パターン層のパターンである。
図27に示すように、第1導電性パターン層LY1では、ゲート線113の第2部分1132と負荷コンデンサC0の第1極板C01は一体形成される。
図28は
図25のダミー画素ユニットの第2導電性パターン層のパターンである。第2導電性パターン層LY2は負荷コンデンサC0の第2極板C02を備える。
図28に示すように、負荷コンデンサC0の第2極板C02は、その中央位置に開口部がある。
図29は
図25のダミー画素ユニットの絶縁層のパターンであり、絶縁層を貫通するビアホールが図示される。絶縁層は、第1ゲート絶縁層、第2ゲート絶縁層及び層間絶縁層の少なくとも1つを備える。
図30は
図25のダミー画素ユニットの第3導電性パターン層のパターンである。第3導電性パターン層LY3は、第1接続電極31a、第2接続電極31b、第3接続電極31c、第4接続電極31d、データ線313、及び第1電源線311を備える。例えば、ゲート線の負荷を増加させるために、第2接続電極31bは、ビアホールを介して負荷コンデンサC0の第2極板C02に接続されるが、これに限定されない。
【0137】
図31は本開示の一実施例に係る表示パネルの画素回路構造の原理図である。
図32は本開示の実施例に係る表示パネルの1つの画素ユニットのタイミング信号図である。
図33は本開示の実施例に係る表示基板の平面図である。
図31及び
図6を併せて参照し、表示パネル100はアレイ状に配列される複数の表示画素ユニットP1を備え、各表示画素ユニットP1は、画素回路構造10、発光素子20、ゲート線113、データ線313及び電圧信号線を備える。例えば、発光素子20は有機発光ダイオード(OLED)であり、発光素子20は対応する画素回路構造10の駆動下で、赤色光、緑色光、青色光、又は白色光等を発する。該電圧信号線は、1本であってもよく、複数本を備えてもよい。例えば、
図31に示すように、該電圧信号線は、第1電源線311、第2電源線312、発光制御信号線110、第1初期化信号線211、第2初期化信号線212、第1リセット制御信号線111及び第2リセット制御信号線112等のうちの少なくとも1つを備える。ゲート線113は、画素回路構造10に走査信号SCANを提供するように配置される。データ線313は、画素回路構造10にデータ信号DATAを提供するように配置される。例えば、1つの画素は複数の画素ユニットを備える。1つの画素は異なる色の光を発する複数の画素ユニットを備えてもよい。例えば、1つの画素は赤色光を発する画素ユニット、緑色光を発する画素ユニット及び青色光を発する画素ユニットを備えるが、これらに限定されない。1つの画素が備える画素ユニットの数及び各画素ユニットの発光状況は、必要に応じて定められてもよい。
【0138】
表示画素ユニットP1は発光できる。ダミー画素ユニットP0の構造は、表示画素ユニットP1の回線構造を削減することにより形成される。例えば、ダミー画素ユニットP0の画素回路は不完全である。ダミー画素ユニットP0の画素回路が不完全であることは、ダミー画素ユニットP0の画素回路が画素回路構造10の少なくとも1つの素子又は部材を備えないことを含む。画素定義層はダミー画素ユニットP0で開口部がなく、又はダミー画素ユニットP0は陽極を有さず、それによりダミー画素ユニットP0は発光しない。
【0139】
例えば、第1電源線311は、画素回路構造10に一定の第1電圧信号ELVDDを提供するように配置され、第2電源線312は、画素回路構造10に一定の第2電圧信号ELVSSを提供するように配置され、第1電圧信号ELVDDは第2電圧信号ELVSSよりも大きい。発光制御信号線110は、画素回路構造10に発光制御信号EMを提供するように配置される。第1初期化信号線211及び第2初期化信号線212は、画素回路構造10に初期化信号Vintを提供するように配置され、第1リセット制御信号線111は、画素回路構造10にリセット制御信号RESETを提供するように配置され、第2リセット制御信号線112は、画素回路構造10に走査信号SCANを提供するように配置される。初期化信号Vintは定電圧信号であり、その大きさは、例えば第1電圧信号ELVDDと第2電圧信号ELVSSとの間にあってもよいが、これに限定されず、例えば、初期化信号Vintは、第2電圧信号ELVSS以下であってもよい。
【0140】
図31及び
図33に示すように、該画素回路構造10は、駆動トランジスタT1、データ書き込みトランジスタT2、閾値補償トランジスタT3、第1発光制御トランジスタT4、第2発光制御トランジスタT5、第1リセットトランジスタT6、第2リセットトランジスタT7及び記憶コンデンサC1を備える。駆動トランジスタT1は、発光素子20に電気的に接続され、ゲート線113により提供された走査信号SCAN、データ信号DATA、第1電圧信号ELVDD、第2電圧信号ELVSS等の信号の制御下で、駆動電流を出力して発光素子20を発光させるように駆動する。
【0141】
有機発光ダイオード表示パネルの画素ユニットでは、駆動トランジスタは、有機発光素子に接続され、データ信号、走査信号等の信号の制御下で、有機発光素子に駆動電流を出力して、有機発光素子を発光させるように駆動する。
【0142】
例えば、本開示の実施例に係る表示パネル100は、データ駆動回路と、走査駆動回路とをさらに備える。データ駆動回路は、制御回路の命令に基づいて、表示画素ユニットP1にデータ信号DATAを提供するように配置され、走査駆動回路は、制御回路の命令に基づいて、表示画素ユニットP1に発光制御信号EM、走査信号SCAN及びリセット制御信号RESET等の信号を提供するように配置される。例えば、制御回路は外部集積回路(IC)を備えるが、これに限定されない。例えば、走査駆動回路は、該表示パネル上に装着されるGOA(Gate On Array)構造、又は該表示パネルとバインディング(Bonding)される駆動チップ(IC)構造である。例えば、異なる駆動回路を用いてそれぞれ発光制御信号EM及び走査信号SCANを提供するようにしてもよい。例えば、表示パネル100は電源(図示せず)をさらに備え、それにより上記電圧信号を提供し、必要に応じて電圧源又は電流源であってもよく、前記電源は、それぞれ第1電源線311、第2電源線312、及び初期化信号線(第1初期化信号線211及び第2初期化信号線212)を介して、表示画素ユニットP1に第1電圧信号ELVDD、第2電源電圧ELVSS、及び初期化信号Vint等を提供するように配置される。
【0143】
図31及び
図33に示すように、記憶コンデンサC1の第2極C12は第1電源線311に電気的に接続され、記憶コンデンサC1の第1極C11は閾値補償トランジスタT3の第2極T32に電気的に接続される。データ書き込みトランジスタT2のゲートT20はゲート線113に電気的に接続され、データ書き込みトランジスタT2の第1極T21及び第2極T22はそれぞれデータ線313、駆動トランジスタT1の第1極T11に電気的に接続される。閾値補償トランジスタT3のゲートT30はゲート線113に電気的に接続され、閾値補償トランジスタT3の第1極T31は駆動トランジスタT1の第2極T12に電気的に接続され、閾値補償トランジスタT3の第2極T32は駆動トランジスタT1のゲートT10に電気的に接続される。
【0144】
例えば、
図31及び
図33に示すように、第1発光制御トランジスタT4のゲートT40及び第2発光制御トランジスタT5のゲートT50はいずれも発光制御信号線110に接続される。
【0145】
例えば、
図31及び
図33に示すように、第1発光制御トランジスタT4の第1極T41及び第2極T42はそれぞれ第1電源線311及び駆動トランジスタT1の第1極T11に電気的に接続される。第2発光制御トランジスタT5の第1極T51及び第2極T52はそれぞれ駆動トランジスタT1の第2極T12、発光素子20の第1電極201に電気的に接続される。発光素子20の第2電極202(OLEDの共通電極、例えば陰極であってもよい)は第2電源線312に電気的に接続される。
【0146】
例えば、
図31及び
図33に示すように、第1リセットトランジスタT6のゲートT60は第1リセット制御信号線111に電気的に接続され、第1リセットトランジスタT6の第1極T61は第1初期化信号線211に電気的に接続され、第1リセットトランジスタT6の第2極T62は駆動トランジスタT1のゲートT10に電気的に接続される。第2リセットトランジスタT7のゲートT70は第2初期化信号線212に電気的に接続され、第2リセットトランジスタT7の第1極T71は第2初期化信号線212に電気的に接続され、第2リセットトランジスタT7の第2極T72は発光素子20の第1電極201に電気的に接続される。
【0147】
なお、本開示の一実施例で用いられるトランジスタはいずれも薄膜トランジスタ又は電界効果トランジスタ、又は同じ特性を有する他のスイッチングデバイスであってもよい。ここで用いられるトランジスタのソース及びドレインは構造的に対称であってもよいため、そのソース及びドレインは構造的に区別がなくてもよい。本開示の一実施例では、トランジスタのゲートを除く両極を区別するために、一方の極を第1極とし、他方の極を第2極として直接説明され、従って、本開示の実施例では、トランジスタの全部又は一部の第1極及び第2極は、必要に応じて交換することができる。例えば、本開示の実施例に記載のトランジスタの第1極はソースであってもよく、第2極はドレインであってもよく、又は、トランジスタの第1極はドレインであり、第2極はソースである。
【0148】
また、トランジスタの特性に応じてトランジスタをN型トランジスタ及びP型トランジスタに分けることができる。本開示の実施例は、トランジスタがいずれもP型トランジスタを用いることを例として説明する。本開示の該実現形態の説明及び教示に基づき、当業者は、創造的な労働を必要とせずに、本開示の実施例の画素回路構造の少なくとも一部のトランジスタがN型トランジスタを用い、すなわち、N型トランジスタ又はN型トランジスタとP型トランジスタの組み合わせを用いるという実現形態を容易に想到でき、従って、これらの実現形態は本開示の保護範囲内にある。
【0149】
以下、
図6及び
図32を参照しながら、本開示の実施例に係る表示パネルの1つの画素ユニットの駆動方法について説明する。
【0150】
図32に示すように、1フレームの表示期間内で、画素ユニットの駆動方法は、第1リセット段階t1と、データ書き込み、閾値補償及び第2リセット段階t2と、発光段階t3とを含む。
【0151】
第1リセット段階t1では、発光制御信号EMをオフ電圧に設定し、リセット制御信号RESETをオン電圧に設定し、走査信号SCANをオフ電圧に設定する。
【0152】
データ書き込み、閾値補償及び第2リセット段階t2では、発光制御信号EMをオフ電圧に設定し、リセット制御信号RESETをオフ電圧に設定し、走査信号SCANをオン電圧に設定する。
【0153】
発光段階t3では、発光制御信号EMをオン電圧に設定し、リセット制御信号RESETをオフ電圧に設定し、走査信号SCANをオフ電圧に設定する。
【0154】
図32に示すように、第1電圧信号ELVDD、第2電圧信号ELVSS、及び初期化信号Vintはいずれも定電圧信号であり、初期化信号Vintは、第1電圧信号ELVDDと第2電圧信号ELVSSとの間にある。
【0155】
例えば、本開示の実施例のオン電圧とは、対応するトランジスタの第1極及び第2極を導通することができる電圧を指し、オフ電圧とは、対応するトランジスタの第1極及び第2極を遮断することができる電圧を指す。トランジスタがP型トランジスタである場合、オン電圧は低電圧(例えば、0V)であり、オフ電圧は高電圧(例えば、5V)であり、トランジスタがN型トランジスタである場合、オン電圧は高電圧(例えば、5V)であり、オフ電圧は低電圧(例えば、0V)である。
図32に示す駆動波形はいずれもP型トランジスタを例として説明され、すなわち、オン電圧は低電圧(例えば、0V)であり、オフ電圧は高電圧(例えば、5V)である。
【0156】
図6及び
図32を併せて参照し、第1リセット段階t1では、発光制御信号EMはオフ電圧であり、リセット制御信号RESETはオン電圧であり、走査信号SCANはオフ電圧である。このとき、第1リセットトランジスタT6は導通状態にあり、データ書き込みトランジスタT2、閾値補償トランジスタT3、第1発光制御トランジスタT4及び第2発光制御トランジスタT5はオフ状態にある。第1リセットトランジスタT6は、初期化信号(初期化電圧)Vintを駆動トランジスタT1のゲートに伝送して記憶コンデンサC1により記憶し、駆動トランジスタT1をリセットし、前回(前の1フレーム)に発光するときに記憶されたデータを削除する。
【0157】
データ書き込み、閾値補償及び第2リセット段階t2では、発光制御信号EMはオフ電圧であり、リセット制御信号RESETはオフ電圧であり、走査信号SCANはオン電圧である。このとき、データ書き込みトランジスタT2及び閾値補償トランジスタT3は導通状態にあり、第2リセットトランジスタT7は導通状態にあり、第2リセットトランジスタT7は、初期化信号Vintを発光素子20の第1電極に伝送して、発光素子20をリセットさせ、第1発光制御トランジスタT4、第2発光制御トランジスタT5、第1リセットトランジスタT6及び第2リセットトランジスタT7はオフ状態にある。このとき、データ書き込みトランジスタT2は、データ信号電圧VDATAを駆動トランジスタT1の第1極に伝送し、すなわち、データ書き込みトランジスタT2は、走査信号SCAN及びデータ信号DATAを受信し、走査信号SCANに基づいて、駆動トランジスタT1の第1極にデータ信号DATAを書き込む。閾値補償トランジスタT3は導通し、駆動トランジスタT1をダイオード構造となるように接続し、それにより駆動トランジスタT1のゲートを充電する。充電が完了した後、駆動トランジスタT1のゲート電圧はVDATA+Vthであり、VDATAはデータ信号電圧であり、Vthは駆動トランジスタT1の閾値電圧であり、すなわち、閾値補償トランジスタT3は、走査信号SCANを受信し、走査信号SCANに基づいて、駆動トランジスタT1のゲート電圧に対して閾値電圧補償を行う。この段階では、記憶コンデンサC1の両端の電圧差はELVDD-VDATA-Vthである。
【0158】
発光段階t3では、発光制御信号EMはオン電圧であり、リセット制御信号RESETはオフ電圧であり、走査信号SCANはオフ電圧である。第1発光制御トランジスタT4及び第2発光制御トランジスタT5は導通状態にあり、データ書き込みトランジスタT2、閾値補償トランジスタT3、第1リセットトランジスタT6及び第2リセットトランジスタT7はオフ状態にある。第1電圧信号ELVDDは、第1発光制御トランジスタT4を介して駆動トランジスタT1の第1極に伝送され、駆動トランジスタT1のゲート電圧はVDATA+Vthに維持され、発光電流Iは、第1発光制御トランジスタT4、駆動トランジスタT1及び第2発光制御トランジスタT5を介して発光素子20に流れ、発光素子20が発光する。すなわち、第1発光制御トランジスタT4及び第2発光制御トランジスタT5は、発光制御信号EMを受信し、発光制御信号EMに基づいて、発光素子20を発光させるように制御する。発光電流Iは以下の飽和電流式を満たす。
【数1】
ただし、
【数2】
μ
nは駆動トランジスタのチャネル移動度であり、Coxは駆動トランジスタT1の単位面積あたりのチャネル静電容量であり、W及びLはそれぞれ駆動トランジスタT1のチャネル幅及びチャネル長さであり、Vgsは駆動トランジスタT1のゲートとソース(すなわち、本実施例の駆動トランジスタT1の第1極)との間の電圧差である。
【0159】
上式から分かるように、発光素子20を流れる電流は駆動トランジスタT1の閾値電圧と関係がない。従って、本画素回路構造は、駆動トランジスタT1の閾値電圧を非常に良好に補償する。
【0160】
例えば、発光段階t3の時間長さが1フレームの表示期間を占める比率は調整され得る。このように、発光段階t3の時間長さが1フレームの表示期間を占める比率を調整することにより、発光輝度を制御することができる。例えば、表示パネルの走査駆動回路103又は付加的に設置される駆動回路を制御することにより、発光段階t3の時間長さが1フレームの表示期間を占める比率を調整することを実現する。
【0161】
例えば、他の実施例では、第1リセットトランジスタT6又は第2リセットトランジスタT7等が提供されなくてもよく、すなわち、本開示の実施例は、
図6に示す具体的な画素回路に限定されず、駆動トランジスタの補償を実現できる他の画素回路を用いてもよい。本開示の該実現形態の説明及び教示に基づき、当業者が創造的労働を必要とせずに容易に想到できる他の設置形態はいずれも本開示の保護範囲内に属する。
【0162】
図33に示すように、データ線313はビアホールV10を介してデータ書き込みトランジスタT2の第1極T21に電気的に接続され、第1電源線311はビアホールV20を介して第1発光制御トランジスタT4の第1極T41に電気的に接続され、第1電源線311はビアホールV30を介して記憶コンデンサC1の第2極C12に電気的に接続され、第1電源線311はビアホールV0を介して導電ブロックBKに電気的に接続される。
【0163】
図33に示すように、第1接続電極31aの一端はビアホールV11を介して第1初期化信号線211に電気的に接続され、第1接続電極31aの他端はビアホールV12を介して第1リセットトランジスタT6の第1極T61に接続され、さらに第1リセットトランジスタT6の第1極T61と第1初期化信号線211とを電気的に接続する。第2接続電極31bの一端はビアホールV21を介して第1リセットトランジスタT6の第2極T62に電気的に接続され、第2接続電極31bの他端はビアホールV22を介して駆動トランジスタT1のゲートT10(すなわち、記憶コンデンサC1の第1極C11)に電気的に接続され、それにより第1リセットトランジスタT6の第2極T62と駆動トランジスタT1のゲートT10(すなわち、記憶コンデンサC1の第1極C11)とを電気的に接続する。第3接続電極31cの一端はビアホールV31を介して第2初期化信号線212に電気的に接続され、第3接続電極31cの他端はビアホールV32を介して第2リセットトランジスタT7の第1極T71に電気的に接続され、それにより第2リセットトランジスタT7の第1極T71と第2初期化信号線212とを電気的に接続する。第4接続電極31dは、ビアホールV40を介して第2発光制御トランジスタT5の第2極T52に電気的に接続される。第3導電性パターン層を形成した後、
図3に示す表示基板を得ることができる。
【0164】
図33に示すように、記憶コンデンサC1の第2極C12は開口部OPN1を有し、それにより、第2接続電極31bの他端はビアホールV22を介して駆動トランジスタT1のゲートT10に電気的に接続される。
【0165】
活性層は、まず半導体材料の半導体パターン層を形成し、次に第1導電性パターン層LY1をマスクとして半導体パターン層をドープすることにより形成される。ドープは高濃度ドープを用いてもよい。半導体パターン層の第1導電性パターン層LY1によって被覆されている部分はチャネルを形成し、半導体パターン層の第1導電性パターン層LY1によって被覆されていない部分は導体化され、トランジスタのソース及びドレインを形成する。例えば、半導体材料は多結晶シリコンを含むが、これに限定されない。
【0166】
図33に示すように、寄生容量を低減させるために、第1電源信号線311は、横方向の信号線と重なる部分で狭くなる。例えば、第1電源信号線311は、ゲート線113と重なる部分で狭くなる。
【0167】
図33は、活性層、第1導電性パターン層LY1、第2導電性パターン層LY2、第3導電性パターン層LY3及びビアホールを示している。
図33では、内に×が付いた円はビアホールを表す。同じ導電性パターン層の素子は、同じパターニングプロセスにより同じフィルム層で形成される。
【0168】
図33に示す表示基板の画素回路は
図31に示されている。本開示の実施例は、表示パネルの画素回路が7T1C構造であることを例として説明するが、これに限定されない。表示基板の画素回路は、7T2C構造、6T1C構造、6T2C構造又は9T2C構造等の他の数のトランジスタを備える構造であってもよく、本開示の実施例はこれを限定しない。
【0169】
図25及び
図33を参照して分かるように、ダミー画素ユニットでは、表示画素ユニットのゲート線113と記憶コンデンサC11の第1極C11を組み合わせてダミー画素ユニットの負荷コンデンサの第1極板を形成することに相当し、それにより大きな負荷容量を提供する。
【0170】
例えば、
図33に示す表示パネルでは、ベース基板と第1導電層LY1との間にバリア層BR及び第1ゲート絶縁層GI1が設置され、第1導電層LY1と第2導電層LY2との間に第2ゲート絶縁層GI2が設置され、第2導電層LY2と第3導電層LY3との間に層間絶縁層が設置され、ビアホールは、第1ゲート絶縁層GI1、第2ゲート絶縁層GI2、層間絶縁層ILDの少なくとも1つを貫通する。
【0171】
本開示の実施例では、バリア層BR、第1ゲート絶縁層GI1、第2ゲート絶縁層GI2、層間絶縁層ILD、パッシベーション層PVX、第1平坦化層PLN1、第2平坦化層PLN2、画素定義層PDL及び支持層PSは、いずれも絶縁材料で作製される。例えば、バリア層BR、第1ゲート絶縁層GI1、第2ゲート絶縁層GI2、層間絶縁層ILD及びパッシベーション層PVXは、無機絶縁材料で作製され、第1平坦化層PLN1、第2平坦化層PLN2、画素定義層PDL及び支持層PSは、有機絶縁材料で作製されてもよいが、これに限定されない。
【0172】
本開示の少なくとも1つの実施例は表示装置をさらに提供し、上記任意の表示パネルを備える。
【0173】
例えば、表示装置は、OLED表示装置、又はOLED表示装置を備えるコンピュータ、携帯電話、腕時計、電子フォトフレーム、ナビゲータ等の表示機能を有する任意の製品又はデバイスを備える。
【0174】
以上は、本開示の具体的な実施形態に過ぎないが、本開示の保護範囲はこれに限定されず、本開示に開示されている技術範囲内に当業者が容易に想到できる変化や置換は、いずれも本開示の保護範囲内に属すべきである。従って、本開示の保護範囲は前記特許請求の範囲の保護範囲に準じるべきである。
【符号の説明】
【0175】
113 ゲート線
113a 枠領域ゲート線
113b 表示領域ゲート線
313 データ線
313a 枠領域データ線
313b 表示領域データ線
BS ベース基板
R2 表示領域
R3 枠領域
【国際調査報告】