特表 2023-529105 非可逆サーキュレータを用いた再構成可能な広帯域な高周波回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-07-07

(54)【発明の名称】非可逆サーキュレータを用いた再構成可能な広帯域な高周波回路

(51)【国際特許分類】

   H01P 1/19 20060101AFI20230630BHJP

   H03H 7/20 20060101ALI20230630BHJP

【ＦＩ】

H01P1/19

H03H7/20 H

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022573640

(86)(22)【出願日】2021-05-05

(85)【翻訳文提出日】2022-11-30

(86)【国際出願番号】 US2021030974

(87)【国際公開番号】W WO2021247185

(87)【国際公開日】2021-12-09

(31)【優先権主張番号】63/034,617

(32)【優先日】2020-06-04

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/307,237

(32)【優先日】2021-05-04

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】503455363

【氏名又は名称】レイセオン カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】スブラマニアン，アジャイ

(72)【発明者】

【氏名】ワン，ジャオヤン シー．

(72)【発明者】

【氏名】ソリック，ジェイソン シー．

(72)【発明者】

【氏名】モートン，マシュー エー．

(57)【要約】

方法は、少なくとも１つの非可逆サーキュレータ(102，802a-802j)を使用して、無線周波数（RF）入力信号(108，804a，804b)を受信すること（906）を含む。方法はまた、1つ以上の反射回路素子（104a-104n，810a-810g，812a-812i）のうちの少なくとも１つを使用して、RF出力信号（110，808a，808b）を生成すること（910）を含む。各々の反射回路素子は、少なくとも１つの非可逆サーキュレータからRF信号を受信し、修正されたRF信号を、少なくとも１つの非可逆サーキュレータに提供するように構成されている。RF出力信号は、１つ以上の反射回路素子のうちの少なくとも１つによって修正されたRF入力信号（908）を表す。

【特許請求の範囲】

【請求項1】

少なくとも１つの非可逆サーキュレータと；
１つ以上の反射回路素子と；
を備えるシステムであって、各々の反射回路素子は、前記少なくとも１つの非可逆サーキュレータから無線周波数（RF）信号を受信し、修正されたRF信号を、前記少なくとも１つの非可逆サーキュレータに提供するように構成されている、システム。

【請求項2】

請求項１に記載のシステムにおいて：
前記１つ以上の反射回路素子は、前記RF信号の位相を修正するように構成された位相変更リフレクタを含み；及び
前記少なくとも１つの非可逆サーキュレータと前記位相変更リフレクタは、広帯域の再構成可能な位相シフタを形成している、システム。

【請求項3】

請求項２に記載のシステムにおいて：
前記位相変更リフレクタは、複数の参照位相変更リフレクタと複数の位相シフト・リフレクタとを含み；及び
１つの参照位相変更リフレクタと１つの位相シフタ・リフレクタの異なるペアは、異なる量の位相シフトを提供するように構成されている、システム。

【請求項4】

請求項１に記載のシステムにおいて：
前記少なくとも１つの非可逆サーキュレータは第１及び第２の非可逆サーキュレータを含み；
前記１つ以上の反射回路素子は、前記第１の非可逆サーキュレータに結合された第１の反射位相遅延素子と、前記第２の非可逆サーキュレータに結合された第２の反射位相遅延素子とを含み；及び
前記非可逆サーキュレータと前記反射位相遅延素子はバランを形成している、システム。

【請求項5】

請求項１に記載のシステムにおいて：
各々の非可逆サーキュレータは複数のスイッチを備え；及び
前記各々の非可逆サーキュレータのスイッチは、各自の制御信号におけるオーバーラップしていないパルスを用いて制御されるように構成されている、システム。

【請求項6】

請求項５に記載のシステムにおいて、前記システムは、前記制御信号におけるオーバーラップしていないパルスのシーケンスを変更することに基づいて再構成可能である、システム。

【請求項7】

請求項１に記載のシステムにおいて：
前記１つ以上の反射回路素子は複数の回路ブランチを形成し；
前記少なくとも１つの非可逆サーキュレータは、RF入力信号を受信し、RF出力信号を提供するように構成されており、前記RF出力信号は、前記１つ以上の反射回路素子のうちの少なくとも１つによって修正された前記RF入力信号を表現し；及び
前記回路ブランチのうちの少なくとも１つは、前記RF出力信号を生成するように選択的に使用されるように構成されている、システム。

【請求項8】

請求項１に記載のシステムにおいて、前記少なくとも１つの非可逆サーキュレータは：
第１のタイプの反射回路素子に結合された１つ以上の非可逆サーキュレータの第１セットと；
第２のタイプの反射回路素子に結合された１つ以上の非可逆サーキュレータの第２セットと；
を備え、前記第１及び第２セットの前記非可逆サーキュレータはともに直列に結合されている、システム。

【請求項9】

請求項１に記載のシステムにおいて、各々の非可逆サーキュレータは、アイソレータとして動作するように構成されており、前記非可逆サーキュレータは、前記アイソレータとしての動作中に如何なる反射回路素子にも導電的に結合されていない、システム。

【請求項10】

少なくとも１つの非可逆サーキュレータを用いて無線周波数（RF）入力信号を受信するステップと；
１つ以上の反射回路素子のうちの少なくとも１つを用いてRF出力信号を生成するステップと；
を含み、各々の反射回路素子は、前記少なくとも１つの非可逆サーキュレータからRF信号を受信し、修正されたRF信号を、前記少なくとも１つの非可逆サーキュレータに提供するように構成されており；
前記RF出力信号は、前記１つ以上の反射回路素子のうちの少なくとも１つによって修正された前記RF入力信号を表現している、方法。

【請求項11】

請求項１０に記載の方法において：
前記１つ以上の反射回路素子は、前記RF信号の位相を修正するように構成された位相変更リフレクタを含み；及び
前記少なくとも１つの非可逆サーキュレータと前記位相変更リフレクタは、広帯域の再構成可能な位相シフタを形成している、方法。

【請求項12】

請求項１１に記載の方法において：
前記位相変更リフレクタは、複数の参照位相変更リフレクタと複数の位相シフト・リフレクタとを含み；及び
１つの参照位相変更リフレクタと１つの位相シフタ・リフレクタの異なるペアは、異なる量の位相シフトを提供するように構成されている、方法。

【請求項13】

請求項１０に記載の方法において：
前記少なくとも１つの非可逆サーキュレータは第１及び第２の非可逆サーキュレータを含み；
前記１つ以上の反射回路素子は、前記第１の非可逆サーキュレータに結合された第１の反射位相遅延素子と、前記第２の非可逆サーキュレータに結合された第２の反射位相遅延素子とを含み；及び
前記非可逆サーキュレータと前記反射位相遅延素子はバランを形成している、方法。

【請求項14】

請求項１０に記載の方法において：
各々の非可逆サーキュレータは複数のスイッチを備え；及び
前記各々の非可逆サーキュレータのスイッチは、各自の制御信号におけるオーバーラップしていないパルスを用いて制御される、方法。

【請求項15】

請求項１４に記載の方法において：
前記少なくとも１つの非可逆サーキュレータと前記１つ以上の反射回路素子とを含むシステムを、前記制御信号におけるオーバーラップしていないパルスのシーケンスを変更することによって再構成するステップ；
を更に含む、方法。

【請求項16】

請求項１０に記載の方法において：
前記１つ以上の反射回路素子は複数の回路ブランチを形成し；
前記回路ブランチのうちの１つ以上は、前記RF出力信号を生成するように選択的に使用される、方法。

【請求項17】

請求項１０に記載の方法において：
前記少なくとも１つの非可逆サーキュレータをアイソレータとして動作するように設定するステップを更に含み、アイソレータとして動作する各々の非可逆サーキュレータは、前記アイソレータとしての動作中に如何なる反射回路素子にも導電的に結合されていない、方法。

【請求項18】

命令を含む非一時的なコンピュータ読み取り可能な記憶媒体であって、前記命令は、実行されると、少なくとも１つのコントローラに：
少なくとも１つの非可逆サーキュレータと複数の反射回路素子とを含むシステムを再構成するステップを実行させ、各々の反射回路素子は、前記少なくとも１つの非可逆サーキュレータから無線周波数（RF）信号を受信し、修正されたRF信号を、前記少なくとも１つの非可逆サーキュレータに提供するように構成されており；
前記少なくとも１つのコントローラに、前記システムを再構成するステップを実行させる命令は、前記少なくとも１つのコントローラに、各々の非可逆サーキュレータの複数のスイッチに提供される制御信号におけるオーバーラップしていないパルスのシーケンスを変更するステップを行わせ、何れの反射回路素子が前記少なくとも１つの非可逆サーキュレータに導電的に結合されるかを選択的に制御する命令を含む、記憶媒体。

【請求項19】

請求項１８に記載の非一時的なコンピュータ読み取り可能な記憶媒体において、
前記少なくとも１つのコントローラに、各々の非可逆サーキュレータの複数のスイッチに提供される制御信号におけるオーバーラップしていないパルスのシーケンスを変更するステップを行わせる命令は：前記少なくとも１つのコントローラに、
各々の非可逆サーキュレータのスイッチに提供される制御信号におけるオーバーラップしていないパルスのシーケンスを変更するステップを行わせ、動作中に、何れの反射回路素子が前記少なくとも１つの非可逆サーキュレータに導電的に結合されるかを変更する命令を含む、記憶媒体。

【請求項20】

請求項１８に記載の非一時的なコンピュータ読み取り可能な記憶媒体において、
前記反射回路素子は複数の回路ブランチを形成し；
前記少なくとも１つのコントローラに、各々の非可逆サーキュレータのスイッチに提供される制御信号におけるオーバーラップしていないパルスのシーケンスを変更するステップを行わせる命令は：前記少なくとも１つのコントローラに、
各々の非可逆サーキュレータのスイッチに提供される制御信号におけるオーバーラップしていないパルスのシーケンスを変更するステップを行わせ、RF入力信号を修正し且つRF出力信号を生成するために、何れの回路ブランチが使用されるかを変更する命令を含む、記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

[0001] 本開示は一般に通信システムに関連する。より具体的には、本開示は、非可逆サーキュレータを使用する再構成可能な広帯域な高周波回路に関連する。

【背景技術】

【0002】

[0002] 無線通信システムは今日の社会ではユビキタスになっている。場合によっては、無線通信システムは、広範囲な動作周波数にわたって有効に動作する能力を有することを必要とする。例えば、様々なマイクロ波通信システムは、300MHzないし300GHzの範囲内の周波数を使用する可能性があり、何らかの個々のマイクロ波通信システムは、その周波数範囲のうちの幅広いサブセット内の周波数を使用することを必要とする可能性がある。

【発明の概要】

【0003】

[0003] 本開示は、非可逆サーキュレータ（non-reciprocal circulators）を使用する再構成可能な広帯域な高周波回路に関連する。

【0004】

[0004] 第１の実施形態において、システムは、少なくとも１つの非可逆サーキュレータと、１つ以上の反射回路素子とを含む。各々の反射回路素子は、少なくとも１つの非可逆サーキュレータから無線周波数（RF）信号を受信し、修正されたRF信号を、少なくとも１つの非可逆サーキュレータに提供するように構成されている。

【0005】

[0005] 第２の実施形態において、方法は、少なくとも１つの非可逆サーキュレータを用いてRF入力信号を受信するステップを含む。方法はまた、１つ以上の反射回路素子のうちの少なくとも１つを用いてRF出力信号を生成するステップを含む。各々の反射回路素子は、少なくとも１つの非可逆サーキュレータからRF信号を受信し、修正されたRF信号を、少なくとも１つの非可逆サーキュレータに提供するように構成されている。RF出力信号は、１つ以上の反射回路素子のうちの少なくとも１つによって修正されたRF入力信号を表現している。

【0006】

[0006] 第３の実施形態において、命令を含む非一時的なコンピュータ読み取り可能な媒体であり、命令は、実行されると、少なくとも１つのコントローラに、少なくとも１つの非可逆サーキュレータと複数の反射回路素子とを含むシステムを再構成するステップを実行させる。各々の反射回路素子は、少なくとも１つの非可逆サーキュレータからRF信号を受信し、修正されたRF信号を、少なくとも１つの非可逆サーキュレータに提供するように構成されている。少なくとも１つのコントローラに、システムを再構成するステップを実行させる命令は、少なくとも１つのコントローラに、各々の非可逆サーキュレータの複数のスイッチに提供される制御信号におけるオーバーラップしていないパルスのシーケンスを変更するステップを行わせ、何れの反射回路素子が少なくとも１つの非可逆サーキュレータに導電的に結合されるかを選択的に制御する命令を含む。

【0007】

[0007] 他の技術的な特徴は、以下の図面、明細書、及び特許請求の範囲から当業者にとっては容易に明らかになるであろう。

【図面の簡単な説明】

【0008】

[0008] 本開示のより完全な理解のために、添付の図面とともに以下の説明を参照する。

【図1】[0009] 図１は本開示による例示的な非可逆サーキュレータに基づく回路を示す。

【図2】[0010] 図２は本開示によるバラン（balun）機能をサポートする例示的な非可逆サーキュレータに基づく回路を示す。

【図3】[0011] 図３は本開示による広帯域の再構成可能な位相シフトをサポートする例示的な非可逆サーキュレータに基づく回路を示す。

【図4】[0012] 図4は本開示による広帯域の再構成可能な位相シフトをサポートする別の例示的なの非可逆サーキュレータに基づく回路を示す。

【図5】[0013] 図5は本開示による広帯域の再構成可能な位相シフトをサポートする非可逆サーキュレータに基づく回路の特定の実装例を示す。

【図6A】[0014] 図6A及び図6Bは本開示による非可逆サーキュレータとその動作例を示す。

【図6B】[0014] 図6A及び図6Bは本開示による非可逆サーキュレータとその動作例を示す。

【図7】[0015] 図7は、本開示によるアイソレータ機能をサポートする例示的な非可逆サーキュレータに基づく回路を示す。

【図8A】[0016] 図8Aないし8Dは、本開示による非可逆サーキュレータに基づくトランシーバをサポートする例示的なアーキテクチャを示す。

【図8B】[0016] 図8Aないし8Dは、本開示による非可逆サーキュレータに基づくトランシーバをサポートする例示的なアーキテクチャを示す。

【図8C】[0016] 図8Aないし8Dは、本開示による非可逆サーキュレータに基づくトランシーバをサポートする例示的なアーキテクチャを示す。

【図8D】[0016] 図8Aないし8Dは、本開示による非可逆サーキュレータに基づくトランシーバをサポートする例示的なアーキテクチャを示す。

【図9】[0017] 図9は、本開示による非可逆サーキュレータを有する再構成可能な広帯域な高周波回路を使用するための方法例を示す。

【発明を実施するための形態】

【0009】

[0018] 以下に説明する図１ないし9、及び本開示の原理を説明するために使用される様々な実施形態は、単なる例示であるに過ぎず、如何なる方法によっても本開示の範囲を限定するように解釈されるべきではない。当業者は、本開示の原理が任意のタイプの適切に配置されたデバイスやシステムにおいて実装されてもよいことを理解するであろう
[0019] 上述のように、無線通信システムは今日の社会ではユビキタスになっている。場合によっては、無線通信システムは、広範囲の動作周波数にわたって有効に動作する能力を有することを必要とする。例えば、様々なマイクロ波通信システムは、300MHzないし300GHzの範囲内の周波数を使用することが可能であり、何らかの個々のマイクロ波通信システムは、その周波数範囲の幅広いサブセット内の周波数を使用することを必要とする可能性がある。特定の例として、マイクロ波通信システムは、約2GHzないし約18GHzの周波数範囲にわたって動作又は掃引するように再構成可能であることを必要とする可能性がある。これは、通信システムが、異なる移相器、バラン、アイソレータ、トランシーバ、又はその他の回路構成要素であって異なる周波数を処理するために異なる時点で使用されることが可能なもの、を含むことをしばしば要求する。

【0010】

[0020] 本開示は、種々の非可逆サーキュレータに基づく回路であって、再構成可能な広帯域な高周波数移相器、バラン、アイソレータ、及びトランシーバのような、再構成可能な広帯域の高周波機能を提供するために使用されることが可能なものを提供する。これらの回路は、マイクロ波フロントエンド又はその他のより大きなシステムで使用されることが可能である。

【0011】

[0021] 以下においてより詳細に説明されるように、サーキュレータに基づく回路の幾つかは、一般に、少なくとも１つの非可逆サーキュレータと、非可逆サーキュレータに結合された１つ以上の反射回路素子（１つ以上の反射位相遅延素子、反射減衰器、又はその他の反射素子など）とを含む。非可逆サーキュレータは、無線周波数（RF）入力信号を受信し、RF入力信号を第1の反射回路素子に提供することが可能であり、第1の反射回路素子は、RF入力信号を、修正されたRF信号として非可逆サーキュレータに返すことが可能である。所望であれば、修正されたRF信号は、第2の反射回路素子に提供されることが可能であり、これは、修正されたRF信号を、2回修正されたRF信号として非可逆サーキュレータに返すことが可能である。非可逆サーキュレータは、反射回路素子によって提供される修正に基づいて、１つ以上の所望の特性を有するRF出力信号を提供することが可能である。RF入力信号を修正するために使用される１つ又は複数の反射回路素子は、必要とされる又は望まれるように、変更されることが可能であり、異なる反射回路素子は、経時的に異なる方法でRF入力信号を修正するために、経時的に使用されることが可能である。

【0012】

[0022] 他のサーキュレータに基づく回路は、一般に、アイソレーション機能を提供するように制御される少なくとも１つの非可逆サーキュレータを含む。このアイソレーション機能は、如何なる反射回路素子も使用せずに実装されることが可能である。しかしながら、以下に説明するように、少なくとも１つの非可逆サーキュレータと共に使用される反射回路素子は制御可能であるとすることができる点で、サーキュレータに基づく回路は再構成可能であるとすることが可能である。従って、サーキュレータに基づく回路がアイソレーション機能を提供するように、１つ以上の反射回路素子を現在使用しているサーキュレータに基づく回路を再構成することが可能である。また、現在アイソレーション機能を提供しているサーキュレータに基づく回路を再構成して、サーキュレータに基づく回路が１つ以上の反射回路素子を使用して別の機能を実行するようにすることも可能である。

【0013】

[0023] 実装に依存して、本件で開示される種々のサーキュレータに基づく回路は、窒化ガリウム（GaN）を使用する実装などにより、高度に再構成可能であり且つ高度に線形であるとすることが可能である。また、場合によっては、所望の機能を提供するために、反射回路素子の少なくとも一部が、非可逆サーキュレータに選択的に接続されたり、非可逆サーキュレータから切断されたりすることが選択的に可能である。このようにして、必要とされる又は望まれるように、サーキュレータに基づく回路を使用して、無線通信システム又はその他のシステムにおいて、再構成可能な広帯域な高周波機能を実現することが可能である。

【0014】

[0024] これらのサーキュレータに基づく回路は、高電力若しくはその他の無線通信又はその他の機能をサポートするために、任意の数のアプリケーションで使用することができる。例えば、サーキュレータに基づく回路は、いわゆる“5G”基地局又はその他の高電力基地局で使用することが可能である。他の例として、これらのサーキュレータに基づく回路を使用して、種々のデバイス内の種々のRFフロントエンドを置き換えてもよいし、又は送信/受信モジュール集積回路として実装されてもよい。しかしながら、サーキュレータに基づく回路は、任意の他の適切な方法で使用されてもよいことに留意されたい。

【0015】

[0025] 図１は、本開示による例示的な非可逆サーキュレータに基づく回路100を示す。図１に示すように、回路100は、一般に、少なくとも１つの非可逆サーキュレータ102と、非可逆サーキュレータ102に結合された１つ以上の反射回路素子104a-104nとを含む。実装に応じて、回路100は、単一の非可逆サーキュレータ102又は複数の非可逆サーキュレータ102を含んでもよい。また、適切な任意の数及び種類の反射回路素子104a-104nが、各々の非可逆サーキュレータ102に結合されてもよい。更に、複数の非可逆サーキュレータ102が存在する場合、非可逆サーキュレータ102に結合される反射回路素子104a-104nの数及び種類は、同一であってもいし、異なっていてもよい。

【0016】

[0026] 各々の非可逆サーキュレータ102は、複数の入力／出力ポート106を含み、各々のI/Oポートは、RF信号を受信し及び/又はRF信号を提供するように構成されている。また、各々の非可逆サーキュレータ102は、１つのポート106で受信したRF信号が一方向に（この特定の例では時計回りに）進行し、次のイネーブルにされている又はアクティブなポートを介して出力されることを可能にするように構成されている。この例では、非可逆サーキュレータ102は、第１のポート106においてRF入力信号108を受信し、RF入力信号108は、第２のポートを介して第1の反射回路素子104aに出力されることが可能である。また、非可逆サーキュレータ102は、第２のポート106で入力信号（第２のポート106を介して以前に出力された信号の修正されたバージョンを表す）を受信することが可能であり、入力信号は、第３ポートを介して第２の反射回路素子104bに出力されることが可能である。最終ポート106はRF出力信号110を提供する。ここで、RF入力信号108をRF出力信号110に変換するために、反射回路素子104a-104nのうちの１つ、一部、又は全てを使用することが可能であり、或いは、反射回路素子104a-104nの全てを非可逆サーキュレータ102から切り離されてもよく、その結果、非可逆サーキュレータ102はアイソレータとして機能するように制御されることが可能である、ということに留意されたい。

【0017】

[0027] 非可逆サーキュレータ102は、RF信号が、異なる入力と出力の間を非可逆的な方法で循環できるように構成された適切な任意の構造を含む。語句“非可逆的（non-reciprocal）”は、同じポートにおけるフォワード信号とリバース信号（入信号と出信号を意味する）が異なる経路を進行することを示し、これは、時計回り又は反時計回り方向（但し、両方ではない）で信号の進行を可能にすることを支援する。幾つかの実施態様において、非可逆サーキュレータ102は、電界効果トランジスタ（FET）又はその他のトランジスタに基づく非可逆サーキュレータを表す。非可逆サーキュレータ102の一実装例は次の文献に記載されている（これは、全体的に参照により本件に援用される）：
Nagulu et al., “Ultra Compact, Ultra Wideband, DC-1GHz CMOS Circulator Based on Quasi-Electrostatic Wave Propagation in Commutated Switched Capacitor Networks,” 2020 IEEE Radio Frequency Integrated Circuits Symposium, August 2020, pages 55-58
[0028] 反射回路素子104a-104nの各々は、非可逆サーキュレータ102を介して進行するRF信号を修正し、修正された信号を非可逆サーキュレータ102に戻すように構成されている。反射回路素子104a-104nの厳密な構成及び機能は、実装に応じて異なる可能性がある。例えば、一部のケースにおいて、RF入力信号108は、反射回路素子104a-104nの全てを順に通過して、所望の信号修正を達成し、所望のRF出力信号110を生成する。他のケースにおいて、RF入力信号108は、反射回路素子104a-104nのうちの１つ又は幾つか（全てではない）を順に通過して、所望の信号修正を達成し、所望のRF出力信号110を生成し、RF入力信号108を修正するために使用される反射回路素子104a-104nは、（RF入力信号108又はRF出力信号110の周波数及び/又は所望の信号修正に基づいて）制御されることが可能である。特定の例として、トランジスタ・スイッチ又はその他のデバイスを使用して、非可逆サーキュレータ102と各々の反射回路素子104a-104nとの間のRF信号の通過を選択的に遮断又は許容してもよい。反射回路素子104a-104nの各々は、回路100の異なる“ブランチ（branch）”を表すと言ってもよい。

【0018】

[0029] 反射回路素子104a-104nの各々は、非可逆サーキュレータ102からのRF信号を修正し、修正されたRF信号を非可逆サーキュレータ102に戻すように構成された適切な任意の構造を含む。以下に、反射回路素子104a-104nの実装例が与えられており、その場合に、反射回路素子104a-104nは、プログラマブル移相器、プログラマブル減衰器、及びバランのような回路を実装するために使用される。しかしながら、反射回路素子104a-104nは、任意の他の所望の機能を提供するために使用されてもよい。

【0019】

[0030] 図１は、非可逆サーキュレータに基づく回路100の一例を示しているが、図１には様々な変更を加えることが可能である。例えば、各々の非可逆サーキュレータ102は、適切な任意の数のポート106を有する可能性があり、適切な任意の数の反射回路素子104a-104nに結合されてもよい。また、図１の種々の構成要素は、組み合わせられてもよいし、更に細分されてもよいし、複製されてもよいし、省略されてもよいし、又は再配置されてもよく、追加の構成要素が特定の必要性に応じて追加されてもよい。

【0020】

[0031] 図２は、本開示によるバラン機能をサポートする例示的な非可逆サーキュレータに基づく回路200を示す。図２に示すように、回路200は、2つの非可逆サーキュレータ102a-102bと2つの反射回路素子104a-104bとを含む。非可逆サーキュレータ102aは、RF入力信号108の一部を受信し、RF入力信号108の一部を位相遅延素子に提供するように構成されており、位相遅延素子は、反射回路素子104a内においてインダクタ204に直列に結合されたキャパシタ202を用いて実現されている。位相シフトされたRF信号は、非可逆サーキュレータ102aを介して第1のRF出力信号110aとして出力される。非可逆サーキュレータ102bは、RF入力信号108の別の部分を受信し、RF入力信号108の一部を別の位相遅延素子に提供するように構成されており、位相遅延素子は、反射回路素子104b内においてインダクタ208に直列に結合されたキャパシタ206を用いて実現されている。位相シフトされたRF信号は、非可逆サーキュレータ102bを介して第2のRF出力信号110bとして出力される。

【0021】

[0032] 各々のキャパシタ202，206は、適切な任意のキャパシタンスを提供する適切な任意の容量性構造を含む。各々のインダクタ204，208は、適切な任意のインダクタンスを提供する適切な任意の誘導性構造を含む。本件におけるキャパシタンス及びインダクタンスの具体的な値は、反射回路素子104a-104bの所望の周波数応答に基づいて変化させることが可能である。回路200の幾つかの実施形態では、非可逆サーキュレータ102a-102bは、各々約0.1dBの損失を有する可能性があり、RF出力信号110a-110bの間で約20dBのアイソレーションを提供することが可能である。しかしながら、他の実施形態は、異なる損失及びアイソレーション・レベルを提供する可能性がある。

【0022】

[0033] 動作中、回路200は、実質的に等しい振幅と実質的に180°の位相差を有する2つのRF出力信号110a-110bを生成することができる。RF入力信号108を実質的に等しい部分に分割すること、及び、非可逆サーキュレータ102a-102bと反射回路素子104a-104bが実質的に等しい信号振幅減衰を提供することを保証にすることによって、実質的に等しい振幅を達成することができる。実質的に180°の位相差は、相対的な位相シフトを提供するように、反射回路素子104a-104bを設計することによって達成されることが可能であり、その結果、RF出力信号110a-110b間の全位相差は約180°となる。

【0023】

[0034] 図２は、バラン機能をサポートする非可逆サーキュレータに基づく回路200の一例を示しているが、図２には様々な変更を加えることが可能である。例えば、各々の反射回路素子104a-104bは、任意の好適なタイプの位相シフト素子を含んでもよい。反射回路素子104a及び104bの位相シフト差が実質的に180°であり且つ非可逆サーキュレータ102a-102bと反射回路素子104a-104bとの信号振幅減衰が実質的に等しい限り、RF出力信号110a-110bによって差動RF信号を生成して、バラン機能をサポートすることが可能である。また、図２の種々の構成要素は、組み合わせられてもよいし、更に細分されてもよいし、複製されてもよいし、省略されてもよいし、又は再配置されてもよく、追加の構成要素が特定の必要性に応じて追加されてもよい。

【0024】

[0035] 図３は、本開示による広帯域の再構成可能な位相シフトをサポートする例示的な非可逆サーキュレータに基づく回路300を示す。図３に示すように、回路300は、非可逆サーキュレータ102と、反射回路素子104a-104nとを含む。ここで、各々の反射回路素子104a-104nは、異なる位相変化リフレクタ（phase change reflector，PCR）302を実現し、ここで、各々の位相変化リフレクタ302は、非可逆サーキュレータ102からのRF信号の位相を変更し、修正されたRF信号を非可逆サーキュレータ102に反射して戻すように構成される。本質的に、反射回路素子104a-104nは、RF入力信号108の位相を変化させるので、“位相変化”リフレクタとして機能する。各々の位相変化リフレクタ302は、インダクタ・キャパシタ（LC）回路又は伝送線路のような、位相シフトを伴う反射を提供するように構成された適切な任意の構造を含む。

【0025】

[0036] 各々の反射回路素子104a-104nは、任意の適切な量の位相遅延を提供することが可能である。一部のケースにおいて、反射回路素子104a-104nは全て、異なる量の位相遅延を提供する。この回路300を使用して、フロントエンド・システム又はその他のシステムの特定のニーズを満たすために、所望の位相変化を得ることが可能である。例えば、トランジスタ・スイッチ又はその他のデバイスを使用して、RF入力信号108が、１つ以上の反射回路素子104a-104nにおける１つ以上の位相変化リフレクタ302を通過できるようにし、所与の任意の時間に使用される反射回路素子104a-104nと特定の位相変化リフレクタ302とは、所望の位相変化に基づいて変えることが可能である。換言すれば、RF入力信号108は、所望の位相変化を取得するために、回路300の１つ以上のブランチを介して制御可能に通過させることが可能である。更に、RF入力信号108を修正するために使用される回路300の１つ以上のブランチは、時間経過とともに変化することが可能であり、例えば、経時的にRF入力信号108に位相シフトを提供するために使用される反射回路素子104a-104nを変更するように、トランジスタ・スイッチ又はその他のデバイスが制御されるような場合である。その結果、回路300は、広帯域なプログラマブル移相器を生成するために使用することができ、この移相器は、広範囲の所望の位相変化にわたって動作することができる。更に、反射回路素子104a-104nのいずれもが、特定の時間にRF入力信号108を処理するために使用されなくてもよく、その場合、回路300は、以下に説明されるようなアイソレータとして機能することが可能である。

【0026】

[0037] 図３は、広帯域な再構成可能な位相シフトをサポートする非可逆サーキュレータに基づく回路300の一例を示しているが、図３には様々な変更を加えることが可能である。例えば、非可逆サーキュレータ102は、任意の適切な数のポート106を含み、任意の適切な数の反射回路素子104a-104nに結合されてもよく、各々の反射回路素子104a-104nは、任意の適切なタイプの位相変化リフレクタを含んでもよい。また、一部の反射回路素子104a-104nは、非位相関連素子（non-phase-related components）を含むことが可能である。図３の種々の構成要素は、組み合わせられてもよいし、更に細分されてもよいし、複製されてもよいし、省略されてもよいし、又は再配置されてもよく、追加の構成要素が特定の必要性に応じて追加されてもよい。

【0027】

[0038] 図４は、本開示による広帯域な再構成可能な位相シフトをサポートする別の例の非可逆サーキュレータに基づく回路400を示す。図４に示すように、回路400は、非可逆サーキュレータ102を含み、反射回路素子104a-104nは、参照位相変化リフレクタ（phase change reflectors，PCR）402aと位相シフト・リフレクタ（phase shift reflectors，PSR）402bを使用して実装される。RF信号は、所望の位相シフトを取得するために、参照位相変化リフレクタ402aのうちの１つと位相シフト・リフレクタ402bのうちの１つとを選択的に通されることが可能である（ここで、位相シフトは、2つのリフレクタ402a及び402bの間の位相シフト差によって規定される）。広帯域位相シフトは、このタイプの相対的な位相変化を用いて達成することができる。各々の位相変化リフレクタ402a及び各々の位相シフト・リフレクタ402bは、LC回路又は伝送線路のような位相シフトを伴う反射を提供するように構成された適切な任意の構造を含む。

【0028】

[0039] １つの参照位相変化リフレクタ402aと１つの位相シフト・リフレクタ402bとのペア各々は、適切な任意の量の位相遅延を提供することが可能である。幾つかのケースにおいて、参照位相変化リフレクタ402aと位相シフト・リフレクタ402bの異なるペアは、全て異なる量の位相遅延を提供する。この回路400を使用して、フロントエンド・システム又はその他のシステムの特定のニーズを満たすために、所望の位相変化を得ることが可能である。例えば、トランジスタ・スイッチ又はその他のデバイスを使用して、RF入力信号108が、１つ以上のペアのリフレクタ402a-402bを通過できるようにすることが可能であり、所与の任意の時間に使用される特定のペアのリフレクタ402a-402bは、所望の位相変化に基づいて変化することが可能である。換言すれば、RF入力信号108は、所望の位相変化を得るために、回路400の１つ以上のブランチを介して制御可能に通されることが可能である。更に、RF入力信号108を修正するために使用される回路400の１つ以上のブランチは、経時的に変化する可能性があり、例えば、経時的にRF入力信号108に位相シフトを提供するために使用されるリフレクタ402a-402bのペアを変化させるように、トランジスタ・スイッチ又はその他のデバイスが制御されるような場合である。その結果、回路400は、広範囲の所望の位相変化にわたって動作することが可能な広帯域なプログラマブル移相器を生成するために使用することが可能である。一部のケースでは、回路400は、回路300と比較して、より少ない位相及び振幅の誤差を生じる可能性があるが、誤差は、実装に基づいて変わる可能性がある。更に、リフレクタ402a-402bのいずれもが、特定の時間にRF入力信号108を処理するために使用されなくてもよく、その場合、回路400は、以下に説明されるようなアイソレータとして機能することが可能である。

【0029】

[0040] 図４は、広帯域な再構成可能な位相シフトをサポートする非可逆サーキュレータに基づく回路400の別の例を示すが、図４には、様々な変更を加えることが可能である。例えば、非可逆サーキュレータ102は、任意の適切な数のポート106を含み、任意の適切な数の反射回路素子104a-104nに結合されてもよく、各々の反射回路素子104a-104nは、任意の適切なタイプの位相変化又はシフト・リフレクタを含んでもよい。また、反射回路素子104a-104nの一部は、非位相関連素子を含むことが可能である。図４の種々の構成要素は、組み合わせられてもよいし、更に細分されてもよいし、複製されてもよいし、省略されてもよいし、又は再配置されてもよく、追加の構成要素が特定の必要性に応じて追加されてもよい。

【0030】

[0041] 図５は、本開示による広帯域な再構成可能な位相シフトをサポートする非可逆サーキュレータに基づく回路500の特定の実施例を示す。再構成可能な位相シフタのこの特定の実装において、回路500は、参照位相変化リフレクタ402a’、位相シフト・リフレクタ402b’、参照位相変化リフレクタ402a”、及び位相シフト・リフレクタ402b”を含む。位相変化リフレクタ402a’は、キャパシタとインダクタの直列結合を用いて実現され、位相シフト・リフレクタ402b'は、キャパシタとインダクタの並列結合を用いて実現される。また、位相変化リフレクタ402a”は、キャパシタとインダクタの直列結合を用いて実現され、位相シフト・リフレクタ402b”は、キャパシタとインダクタの並列結合を用いて実現される。

【0031】

[0042] 各キャパシタは、任意の適切なキャパシタンスを提供する任意の適切なキャパシタ構造を含み、各インダクタは、任意の適切なインダクタンスを提供する任意の適切な誘導性構造を含む。本件におけるキャパシタンス及びインダクタンスの具体的な値は、反射回路素子104a及び104bのリフレクタ402a’，402b’，402a”，402b”による所望の位相シフトに基づいて変化させることが可能である。

【0032】

[0043] この例では、回路500は、LCリフレクタを用いた多段位相シフタを実装している。幾つかの実施態様において、例えば、リフレクタ402a’及び402b’は90°の位相シフトを提供するために使用されることが可能であり、リフレクタ402a”及び402b”は180°の位相シフトを提供するために使用されることが可能である。従って、回路500は、（リフレクタ402a’，402a”を介して信号を通過させ、リフレクタ402b’，402b”をスキップすることによって）0°、（リフレクタ402b’，402a”を介して信号を通過させ、リフレクタ402a’，402b”をスキップすることによって）90°、（リフレクタ402a’，402b”を介して信号を通過させ、リフレクタ402a”，402b’をスキップすることによって）180°、又は（リフレクタ402a”，402b”を介して信号を通過させ、リフレクタ402a’，402b’をスキップすることによって）270°の位相シフトを提供するようにプログラムすることが可能である。位相シフトの0°、90°、180°、及び270°を提供するための4つのリフレクタの使用例は、例示のためだけであることに留意されたい。本件において、RF入力信号108に異なる量の位相変化を提供するために、任意の数のリフレクタが使用されてもよい。

【0033】

[0044] 図５は、広帯域な再構成可能な位相シフトをサポートする非可逆サーキュレータに基づく回路500の実装の１つの具体例を示すが、図５には、様々な変更を加えることが可能である。例えば、非可逆サーキュレータ102は、任意の適切な数のポート106を含み、任意の適切な数の反射回路素子に結合されてもよく、各々の反射回路素子は、任意の適切なタイプの位相変化又はシフト・リフレクタを含んでもよい。また、反射回路素子の幾つかは、非位相関連素子を含むことが可能である。図５の種々の構成要素は、組み合わせられてもよいし、更に細分されてもよいし、複製されてもよいし、省略されてもよいし、又は再配置されてもよく、追加の構成要素が特定の必要性に応じて追加されてもよい。

【0034】

[0045] 図6A及び図6Bは、本開示による例示的な非可逆サーキュレータ102及びその動作を示す。上述の非可逆サーキュレータ102a-102bの各々に対して、同じタイプの構造及び動作が使用されてもよいことに留意されたい。図6Aに示すように、非可逆サーキュレータ102は、少なくとも１つのエネルギ蓄積デバイス602と複数のスイッチ604a-604dとを含み、これらは共通ノード606に結合されている。エネルギ蓄積デバイス602は、１つ以上のキャパシタ又はインダクタ（１つ以上のhigh-Qキャパシタ又はインダクタ等）のような電磁エネルギを蓄積し、放出するように構成された任意の適切な構造を含む。各スイッチ604a-604dは、スイッチによりRF信号の通過を選択的に許容にするために、クローズにされ（導電状態になる）及びオープンにされる（非導電状態になる）ように構成される。例えば、RF入力信号108を共通ノード606に提供するために、スイッチ604aはクローズにされることが可能である。共通ノード606から１つ以上の反射回路素子104a～104nへRF信号を提供するために、１つ以上のスイッチ604b-604cがクローズにされることが可能である。スイッチ604dは、共通ノード606からのRF出力信号110を提供するためにクローズにされることが可能である。各スイッチ604a-604dは、FET又はその他のトランジスタのような電気的な接続を選択的に形成及び遮断するように構成された任意の適切な構造を含む。

【0035】

[0046] 非可逆サーキュレータ102はここでは4つのスイッチ604a-604dを含んでいるが、これは例示のためだけであることに留意されたい。非可逆サーキュレータ102は、実装に応じて、4つより少ない又は4つより多いスイッチ604a-604dを含んでもよい。例えば、非可逆サーキュレータ102は、RF入力信号108を受信するための１つのスイッチと、RF出力信号110を提供するための１つのスイッチと、非可逆サーキュレータ102に結合された各々の反射回路素子104a-104nのための１つのスイッチとを含んでもよい。

【0036】

[0047] 図6Bに示すように、タイミング図650は、非可逆サーキュレータ102のスイッチ604a-604dの動作例を示す。ここで、タイミング図650は、スイッチ604aの制御信号Fs1を表すライン652と、スイッチ604bの制御信号Fs2を表すライン654と、スイッチ604cの制御信号Fs3を表すライン656と、スイッチ604dの制御信号Fs4を表すライン658とを含む。各々の制御信号は、関連するスイッチ604a-604dが導電状態である場合を定めるパルス660を含む。

【0037】

[0048] ここに見られるように、制御信号におけるパルス660は、順に発生している。換言すれば、異なる制御信号のパルス660は、互いにオーバーラップしておらず、従ってスイッチ604a-604dのうちの１つのみが、任意の時点で導電状態にある。制御信号におけるパルス660の逐次的な使用は、非可逆サーキュレータ102を介して循環的にRF信号を搬送することを可能にする。幾つかの実施形態において、パルス660は、反復する時間インターバル中にこの逐次的な方法で発生し、ここで、インターバルの期間は、Tsで示される。ここで、各パルス660は、Ts/Nとして定義される持続時間を有することが可能であり、ここで、Nはスイッチ604a～604dの数を表し、スイッチは、RF入力信号108を所望の反射回路素子104a-104nへ通過させ、RF出力信号110を出力するために能動的に使用される。また、エネルギ蓄積デバイス602はここではN×Fsの周波数で反射を生成することが可能であり、ここで、Fsは、RF入力信号108の周波数を示す。

【0038】

[0049] 制御信号中の逐次的なパルス660のシーケンスを変更することによって、非可逆サーキュレータ102を通るRF信号の循環を再構成することが可能であることに留意すべきである。その結果、処理中にRF信号が続く非可逆サーキュレータ102への及びそこからの回路の１つ以上のブランチは、制御信号中の逐次的なパルス660のシーケンスを調整することによって変更されることが可能である。制御信号における逐次的なパルス660のシーケンスは、プロセッサ又はその他の制御デバイスを使用すること等により、任意の適切な方法で制御することが可能である。

【0039】

[0050] 非可逆サーキュレータ102は、任意の適切な材料を用いて任意の適切な方法で実装することができる。例えば、一部の実施形態では、フェライト・ベースの非可逆サーキュレータ102が、シングル接合又はマルチ接合法を用いて、自己バイアス・ヘキサフェライトを用いて、又は集中素子を用いて、実装されてもよい。他の実施形態では、電子ベースの非可逆サーキュレータ102は、時空変調を使用して実施されてもよいし、スイッチ・ベースで実施されてもよいし、又は逐次的にスイッチングされる遅延ラインを使用して実施されてもよい。電子ベースの非可逆サーキュレータ102は、Nウェイ又はNパス設計をサポートし、準サーキュレータ、又はアクティブ・サーキュレータを表してもよい。電子ベースの非可逆サーキュレータ102は、線形時変動作をサポートしてもよいし、能動又は受動ミキサとして動作してもよい。非可逆サーキュレータ102の更に他の実施形態は、バルク音響波デバイス、スピン波/トポロジー・アイソレータ、又はジョセフソン接合に基づいていてもよい。更に、非可逆サーキュレータ102の実施形態は、シングル・エンド又は差動であってもよい。

【0040】

[0051] 図6A及び6Bは、非可逆サーキュレータ102及びその動作の一例を示しているが、図6A及び6Bに種々の変更を加えることが可能である。例えば、スイッチ604a-604d及び関連する制御信号の数は、必要とされる又は望まれるように、変更することが可能である。特定の例として、RF入力信号108が、反射回路素子104a-104nのうちの１つ又は幾つか（全てではない）を通過する場合、使用される反射回路素子104a-104nのための制御信号は、逐次的なパルスを含んでもよく、不使用の反射回路素子104a-104nのための制御信号は、パルスを含まなくてもよい。また、本件特許明細書に記載されている回路には、適切な他の任意の非可逆サーキュレータが使用されてもよい。

【0041】

[0052] 図７は、本開示によるアイソレータ機能をサポートする例示的な非可逆サーキュレータに基づく回路700を示す。図７に示すように、回路700は、共通ノード708に結合された、少なくとも１つのエネルギ蓄積デバイス704と、複数のスイッチ706a-706bとを有する非可逆サーキュレータ702を含む。これらの構成要素は、図6Aの対応する構成要素と同一であるか、又はそれらと同様なものであるとすることが可能である。ここで、一方のスイッチ706aはクロック信号（Clk）によって制御されることが可能であり、他方のスイッチ706bはクロック信号のインバース（バーClk）によって制御されることが可能である。クロック信号が50％のデューティ・サイクルを有する場合、これは、スイッチ706a-706bの各々が実質的に等しい時間の間、導電状態にあることになる。この場合における全体的な効果は、RF入力信号710が回路700を通過し、RF出力信号712として出力されることが可能である一方、回路700は、RF入力信号710を提供する構成要素を、RF出力信号712を受信する構成要素から効果的に分離するように機能することである。

【0042】

[0053] 図７には、反射回路素子104a-104nは示されていないが、共通ノード708は、１つ以上の追加スイッチ（図6Aに示されているのと同じ又は類似の方法によるもの等）を介して、１つ以上の反射回路素子104a-104nに選択的に結合されてもよいことに留意されたい。従って、例えば、回路700は、反射回路素子104a-104nを使用して１つ以上の機能を実行し、次いで、回路700のスイッチに提供されるパルスの適切な制御により、アイソレータとして機能するように（又はその逆に）再構成されることが可能である。特定の例として、本件明細書における上述又は後述の非可逆サーキュレータの各々は、図７に示すように、非可逆サーキュレータを、その関連する反射回路素子から切り離し、非可逆サーキュレータの２つのスイッチを動作させることによって、アイソレータとして機能するように構成することが可能である。しかしながら、これは必ずしも必須ではなく、非可逆サーキュレータ702は、如何なる反射回路素子にも結合されない場合があることに留意されたい。

【0043】

[0054] 図７は、アイソレータ機能を支持する非可逆サーキュレータに基づく回路700の一例を示すが、図７には様々な変更を加えることが可能である。例えば、非可逆サーキュレータ702は、任意の適切な数のポートを含んでもよく、任意の適切な数の反射回路素子104a-104n（反射回路素子を含まない）に結合されてもよく、各々の反射回路素子104a-104nは、任意の適切なタイプの構成要素を含んでもよい。更に、図７の種々の構成要素は、組み合わせられてもよいし、更に細分されてもよいし、複製されてもよいし、省略されてもよいし、又は再配置されてもよく、追加の構成要素が特定の必要性に応じて追加されてもよい。

【0044】

[0055] 図8Aないし8Dは、本開示による非可逆サーキュレータに基づくトランシーバをサポートする例示的なアーキテクチャ800を示す。図8Aに示すように、アーキテクチャ800は、ともに直列に結合された非可逆サーキュレータ802a-802jのシーケンスを含み、ここで、非可逆サーキュレータ802a-802jの各々は、上述の非可逆サーキュレータ102，102a-102bと同一又は類似の方法で動作することが可能である。非可逆サーキュレータ802aの第1のものは、送信RF入力信号804a又は受信RF入力信号804bの何れかを受信し、受信信号を次の非可逆サーキュレータ802bに出力するように構成されている。非可逆サーキュレータ802iは、RF信号を、そのRF信号を増幅する増幅器806に提供するように構成されている。増幅されたRF信号は、最後の非可逆サーキュレータ802jに供給され、送信RF出力信号808a又は受信RF出力信号808bの何れかとして出力される。

【0045】

[0056] ここで、RF入力信号804a又は804bは、種々の反射回路素子810a-810g及び/又は種々の反射回路素子812a-812iを使用して修正されてもよい。ここで、反射回路素子810a-810gは、様々な位相遅延素子を表し、異なる量の位相遅延を、RF入力信号804a又は804bに提供するように構成されている。また、反射回路素子812a-812iは、様々な減衰素子を表し、RF入力信号804a又は804bを異なる量だけ減衰させるように構成されている。RF出力信号808a又は808bを生成する際に、１つ以上の所望の位相変化及び/又は１つ以上の所望の減衰を、RF入力信号804a又は804bに提供するために、RF入力信号804a又は804bを、１つ以上の反射回路素子810a-810gを介して、及び/又は１つ以上の反射回路素子812a-812iを介して、必要に応じてルーティングするために、上述と同様な方法で非可逆サーキュレータ802b-802iを使用することが可能である。

【0046】

[0057] 制御システム814は、アーキテクチャ800内の種々の動作を制御するために使用されることが可能である。例えば、制御システム814は、4ポート非可逆サーキュレータとともに使用される4相クロック信号のような、非可逆サーキュレータ802a-802jを制御するために使用される多相クロック信号を生成及び出力することが可能である。制御システム814は、シリアル・ペリフェラル・インターフェース（SPI）又はその他のインターフェースを介して他の構成要素と相互作用することもまた可能である。制御システム814は、アーキテクチャ800内の種々の構成要素をイネーブル又はディセーブルにする信号を更に生成することが可能である。制御システム814は、１つ以上のマイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）、又は個別回路のような、アーキテクチャ800の動作を制御するように構成された適切な任意の構造を含む。

【0047】

[0058] アーキテクチャ800では、RF信号のために全ての経路/分岐は、制御システム814を介して制御されることが可能であり、経路又は分岐は、非可逆サーキュレータ802a-802jにおけるスイッチのための適切なパルス又はその欠如を利用して選択又はスキップすることが可能である。アーキテクチャ800内の構成要素の大部分は、低電圧の構成要素であるとすることが可能であり、増幅器806は、送信及び受信の双方の目的のために使用されることが可能である。全ての経路又は分岐は、本質的に大きな最小アイソレーション（例えば、約15dBないし約20dB又はそれ以上）を有することが可能であり、これは、インピーダンス整合をシンプルにし、進入又は進出するデータのビット間のインピーダンス・プリング（impedance pulling）を低減又は防止することができる。反射位相シフタ及び減衰器の機能は、それらの“スルーモード（thru mode）”の対応物と比較して損失が小さい可能性がある。場合によっては、アーキテクチャ800の全てのデジタル構成要素は、相補型金属酸化物半導体（CMOS）技術を用いて製造することが可能である。全てのクロック高調波は、帯域外であるとすることが可能であり、従って、容易にフィルタリングすることができ、アーキテクチャ800は、高度に線形に動作することが可能である。更に、本件における送信及び受信の経路は完全に共有されており、任意の所与の時点で特定のニーズに応じて容易に選択することが可能である。

【0048】

[0059] 図8Bは、制御システム814の一実装例の一部を示す。図8Bに示すように、制御システム814は、非可逆サーキュレータ802a-802jのスイッチに対して、オーバーラップしない制御信号を生成するために使用されることが可能な、少なくとも１つのクロック・ソース816を含んでもよい。実装に応じて、各々の非可逆サーキュレータ802a-802jは、それ自身のクロック・ソース816を有してもよく、又はクロック・ソース816は、非可逆サーキュレータ802a-802jのうちの少なくとも2つの間で共有されてもよい。各々のクロック・ソース816では、所望の周波数で動作する発振器818を使用してクロック信号を生成することができ、クロック・ディバイダ820（例えば、CMOSクロック・ディバイダ）を使用して、関連する非可逆サーキュレータ（複数可）802a-802jに対するオーバーラップしない制御信号を生成することができる。

【0049】

[0060] 少なくとも１つのコントローラ822は、クロック・ソース816、及び場合によってはアーキテクチャ800の他の構成要素、の動作を制御するために使用されることが可能である。例えば、コントローラ822は、種々の情報（送信RF出力信号808a又は受信RF出力信号808bの電力又はその他の特性の測定値など）を受信し、その情報に基づいてクロック・ソース816の動作を制御することが可能である。特定の例として、コントローラ822は、各クロック・ソース816の周波数を、約2GHzないし約18GHz、あるいはその他の適切な周波数範囲のような所望の周波数範囲にわたって掃引させることが可能である。これは、例えば、ブロッカー信号（blocker signals）を感知して対処することを支援するために使用されてもよい。コントローラ822はまた或いは代替的に、クロック・ソース816からの制御信号における逐次的なパルスの発生を制御するために使用されてもよい。例えば、コントローラ822は、所与の時間にRF入力信号804a又は804bを処理するために、どの反射回路素子810a-810g、812a-812iを使用すべきかを決定することが可能であり、コントローラ822は、クロック・ソース816内のクロック・ディバイダ820の動作を制御して、非可逆サーキュレータ802a-802jのスイッチに対して所望の逐次的なパルスを生成することが可能である。実装に応じて、各々の非可逆サーキュレータ802a-802j又はクロック・ソース816は、それ自身のコントローラ822を有してもよいし、又はコントローラ822は、非可逆サーキュレータ802a-802j又はクロック・ソース816のうちの少なくとも2つの間で共用されてもよい。

【0050】

[0061] 各々のコントローラ822は、クロック・ディバイダ820による制御信号の生成を制御すること等によるような、アーキテクチャ800の１つ以上の構成要素の動作を制御するように構成された適切な任意の構造を含む。例えば、コントローラ822は、１つ以上のマイクロプロセッサ、マイクロコントローラ、DSP、ASIC、FPGA、又は個別論理デバイスのような１つ以上の処理デバイス824を含んでもよい。コントローラ822はまた、ランダム・アクセス・メモリ、リード・オンリー・メモリ、ハード・ドライブ、フラッシュ・メモリ、光ディスク、又はその他の適切な揮発性若しくは不揮発性のストレージ・デバイスのような１つ以上のメモリ826を含んでもよい。コントローラ822は、ネットワーク・インターフェース・カード又は無線トランシーバのような他のシステム又はデバイスとの通信をサポートし、有線又は無線ネットワーク又は直接的な接続を介した通信を促す１つ以上のインターフェース828を更に含むことが可能である。

【0051】

[0062] 図8C及び8Dは、アーキテクチャ800の例示的なレイアウト850，870を示す。図8Cでは、第1の集積回路チップ852は、アーキテクチャ800のCMOS構成要素を含んでもよく、第2の集積回路チップ854は、アーキテクチャ800の他の構成要素を含んでもよい。一部の実施形態では、集積回路チップ852はシリコン・ベースであってもよく、集積回路チップ854はGaNベースであってもよい。多層高周波積層体856は、集積回路チップ852、854を結合し、集積回路チップ852，854の間での信号の転送を可能にするために使用されることが可能である。

【0052】

[0063] 図8Dでは、第1の集積回路チップ872は、アーキテクチャ800のCMOS構成要素を含んでもよく、第2の集積回路チップ874は、アーキテクチャ800の他の構成要素を含んでもよい。一部の実施形態において、集積回路チップ872はシリコン・ベースであってもよく、集積回路チップ874は、ベンゾシクロブテン（BCB）ベースのモノリシック・マイクロ波集積回路（MMIC）であってもよい。プリント回路基板のようなインターポーザ876は、集積回路チップ872，874を結合し、集積回路チップ872，874の間での信号の転送を可能にするために使用されることが可能である。１つ以上のI/Oライン878は、集積回路チップ874に信号を提供したり、或いは集積回路チップ874から信号を受信したりするために使用されることが可能である。

【0053】

[0064] 図8Aないし8Dは、非可逆サーキュレータに基づくトランシーバをサポートするアーキテクチャ800の一例を示しているが、図8Aないし8Dには様々な変更を加えることが可能である。例えば、任意の他の適切なアーキテクチャは、１つ以上の所望の機能を実行するために、１つ以上の非可逆サーキュレータに基づく回路を使用することが可能である。また、アーキテクチャ800を実装するために、任意の他の適切なレイアウトが使用されてもよい。更に、各図における種々の構成要素は、特定の必要性に応じて、組み合わされたり、更に細分されたり、複製されたり、省略されたり、又は再配置されたりしてもよく、また追加的な構成要素が追加されてもよい。

【0054】

[0065] 図９は、本開示による非可逆サーキュレータを有する再構成可能な広帯域な高周波回路を使用するための方法例900を示す。説明を容易にするために、方法900は、図8Aのアーキテクチャ800のようなより大きなシステムで使用されることが可能な図１の回路100を使用して実行されるものとして説明される。しかしながら、方法900は、任意の適切なデバイスを使用して、任意の適切なシステムで実行されてもよい。

【0055】

[0066] 図９に示すように、RF入力信号を修正するために使用される１つ以上の反射回路素子が、ステップ902において（もしあれば）識別される。これは、例えば、制御システム814、コントローラ822、又は、RF入力信号108を修正するために使用される１つ以上の反射回路素子104a-104nを識別するその他の構成要素を含んでもよい。これは、実装によって様々な方法で生じる可能性がある。例えば、反射回路素子104a-104nのシーケンスは、周波数範囲の掃引中に直列に使用されてもよいし、又は、反射回路素子104a-104nによって行われる修正は、所望の修正を行う反射回路素子104a-104nのうちの１つ以上を選択するために使用されてもよい。ここで、“もしあれば（if any）”と示されている理由は、１つ以上の反射回路素子104a-104nの使用に関わる別の信号処理動作ではなく、アイソレーション機能が必要とされたり又は望まれたりする可能性があるからである、ということに留意されたい。

【0056】

[0067] 制御信号の生成は、ステップ904において、１つ以上の識別された反射回路素子（もしあれば）に基づいて制御される。これは、例えば、少なくとも１つの非可逆サーキュレータ102のスイッチに提供される制御信号において逐次的なパルスを生成するために、制御システム814、制御装置822、又はクロック・ソース816を制御する他の構成要素を含んでもよい。これらの制御信号におけるパルスは、RF入力信号108が、反射回路素子104a-104nの内の0個、1個、幾つか、又は全部を通過するかどうかを（特定の要件に応じて）制御する。

【0057】

[0068] RF入力信号は、ステップ908において非可逆サーキュレータで受信され、ステップ910において１つ以上の識別された反射回路素子（もしあれば）を用いて選択的に修正される。これは、例えば、RF入力信号108を、反射回路素子104a-104nのうちの１つに渡し、修正されたRF信号をその反射回路素子から受け取る非可逆サーキュレータ102を含んでもよい。これはまた、修正されたRF信号を、別の反射回路素子104a-104nに渡し、2回修正されたRF信号を、その反射回路素子から受け取る非可逆サーキュレータ102を含んでもよい。これは、RF入力信号108を修正するために使用される、識別された反射回路素子104a-104nの数に基づいて、任意の回数生じる可能性がある。アイソレータ機能が実装される場合、RF入力信号108は、反射回路素子に供給されない可能性がある。ステップ910において、RF出力信号は非可逆サーキュレータから提供される。これは、例えば、RF出力信号110を出力する非可逆サーキュレータ102を含んでもよく、RF出力信号は、非可逆サーキュレータ102及びオプション的な少なくとも１つの反射回路素子104a-104nによって修正されたRF入力信号108を表す。

【0058】

[0069] 図９は、非可逆サーキュレータを有する再構成可能な広帯域な高周波回路を使用するための方法900の一例を示しているが、図９に対して種々の変更を加えることが可能である。例えば、一連のステップとして示されているが、図９の様々なステップは、オーバーラップしたり、並列に生じたり、異なる順序で生じたり、又は任意の回数で生じたりしてもよい。特定の例として、信号の修正の間に識別され且つ使用される反射回路素子104a-104nは、周波数掃引の間や断続的なアイソレータ動作の間などの間に、経時的に変化することが可能である。

【0059】

[0070] 様々な回路が上記で説明されているが、異なる回路からの特徴の組み合わせが、必要とされる又は望まれる場合には、一緒に使用されてもよいことに留意されたい。例えば、回路は、少なくとも１つの非可逆サーキュレータ102及び複数の反射回路素子104a-104nを含んでもよく、ここで、反射回路素子104a-104nは、位相遅延素子、減衰素子、及び/又はその他のタイプの反射回路素子（又はそれらの任意の組み合わせ）を含む。位相シフタ及び減衰器の両方を含むので、上記の特定の一例が図8Aのアーキテクチャ800で示されているが、反射回路素子の他の組み合わせが、任意の所与の回路又はアーキテクチャで使用されてもよい。別の例として、１つ以上のクロック・ソース816が、回路100、200、300、400、500、700のいずれかで使用されて、非可逆サーキュレータ102、102a-102b、702のための制御信号を生成してもよく、コントローラ822が、回路100、200、300、400、500、700のいずれかで使用されて、非可逆サーキュレータ102、102a-102b、702のための制御信号を調整してもよい。従って、上述の１つ以上の図に示される如何なる特徴も、必要とされる又は望まれるように、上述の別の図の回路において使用されてもよい。

【0060】

[0071] 幾つかの実施形態において、この特許明細書で説明されている様々な機能は、コンピュータ読み取り可能なプログラム・コードから形成され且つコンピュータ読み取り可能な媒体に組み込まれるコンピュータ・プログラムによって実現又はサポートされる。「コンピュータ読み取り可能なプログラム・コード」という語句は、ソース・コード、オブジェクト・コード、及び実行可能なコードを含む任意の種類のコンピュータ・コードを含む。「コンピュータ読み取り可能な媒体」という語句は、リード・オンリー・メモリ（ROM）、ランダム・アクセス・メモリ（RAM）、ハード・ディスク・ドライブ（HDD）、コンパクト・ディスク（CD）、デジタル・ビデオ・ディスク（DVD）、又はその他のタイプのメモリのような、コンピュータによってアクセス可能な任意のタイプの媒体を含む。「非一時的な」コンピュータ読み取り可能な媒体は、一時的な電気信号又はその他の信号を伝送する有線、無線、光、又はその他の通信リンクを除外する。非一時的なコンピュータ読み取り可能な媒体は、データが永久的に記憶されることが可能な媒体と、データが記憶され且つ後に上書きされることが可能な媒体、例えば書き換え可能な光ディスク又は消去可能な記憶装置を含む。

【0061】

[0072] この特許明細書を通じて使用される特定の言葉及び語句の定義を述べることは有益であろう。用語「アプリケーション」及び「プログラム」とは、適切なコンピュータ・コード（ソース・コード、オブジェクト・コード、又は実行可能なコードを含む）における実装に適合した、１つ以上のコンピュータ・プログラム、ソフトウェア構成要素、命令のセット、手順、機能、オブジェクト、クラス、インスタンス、関連データ、又はそれらの一部を指す。用語「通信する」及びその派生形は、直接的及び間接的な通信を包含する。用語「含む（include）」及び「備える（comprise）」並びにそれらの派生語は、限定を伴わない包含を意味する。用語「又は」は、包括的なものであり、「及び/又は」を意味している。語句「～に関連する」及びその派生語は、～を含む、～の中に含まれる、～に相互接続される、～の内部に含まれる、～に又は～と接続される、～に又は～と結合される、～と通信可能である、～と協働する、交互配置される、並置される、～に近接する、～に又は～と結びつく、有する、～の性質を有する、～に対する又は～との関係を有する、又はこれらに類するものを意味する可能性がある。語句「～の少なくとも１つ」は、項目のリストとともに使用される場合、リスト化された項目の１つ以上の様々な組み合わせが使用される可能性があること、及びリスト内の唯１つの項目が必要とされる可能性があることを意味する。例えば、「A、B及びCのうち少なくとも１つ」は、以下の組み合わせ：A、B、C、A及びB、A及びC、B及びC、並びに、A及びB及びC、のうちの何れかを含む。

【0062】

[0073] 本開示の説明は、如何なる特定の要素、ステップ、又は機能も、クレームの範囲に含まれなければならない本質的又は重要な要素であることを意味するものとして理解されるべきではない。特許される対象事項の範囲は、許可されたクレームによってのみ定められる。更に、“～のための手段”又は“～のためのステップ”という厳密な言葉が特定のクレームで明示的に使用され、機能を特定する具体的な語句が続いていない限り、添付のクレーム又はクレーム要素の何れについてもクレームは35U.S.C.§112(f)を発動させるものではない。クレーム内の「メカニズム」、「モジュール」、「デバイス」、「ユニット」、「構成要素」、「要素」、「部材」、「装置」、「機械」、「システム」、「プロセッサ」、又は「コントローラ」のような用語（ただし、これらに限定されない）の使用は、クレーム自体の特徴によって更に修正又は増強されたものとして、当業者に知られた構造を指すように理解され且つ意図されるものであり、35U.S.C.§112(f)を発動するようには意図されていない。

【0063】

[0074] 本開示は、特定の実施形態及び一般的に関連する方法を説明しているが、これらの実施形態及び方法の代替例及び置換列は当業者にとって明らかであろう。従って、例示的な実施形態の上述の説明は、本開示を定義したり、制約したりするものではない。以下のクレームによって定められるように、本開示の精神及び範囲から逸脱することなく、他の変形、置換、及び代替も可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8A】

【図8B】

【図8C】

【図8D】

【図9】

【国際調査報告】