知財求人 - 知財ポータルサイト「IP Force」
▶ メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-07-19
(54)【発明の名称】共有電極を備えた集積トランジスタ
(51)【国際特許分類】
H01L 21/338 20060101AFI20230711BHJP
H01L 29/41 20060101ALI20230711BHJP
H03F 1/02 20060101ALI20230711BHJP
【ＦＩ】
H01L29/80 U
H01L29/80 E
H01L29/80 H
H01L29/80 F
H01L29/44 S
H01L29/44 P
H03F1/02 188
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022558553
(86)(22)【出願日】2021-04-23
(85)【翻訳文提出日】2022-11-30
(86)【国際出願番号】 US2021028740
(87)【国際公開番号】W WO2021257180
(87)【国際公開日】2021-12-23
(31)【優先権主張番号】16/903,961
(32)【優先日】2020-06-17
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】310009199
【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
(74)【代理人】
【識別番号】100116322
【弁理士】
【氏名又は名称】桑垣 衛
(72)【発明者】
【氏名】ソム、シャミット
(72)【発明者】
【氏名】アサートン、ジョン スティーブン
(72)【発明者】
【氏名】ストラブル、ウェイン マック
(72)【発明者】
【氏名】バレット、ジェイソン マシュー
(72)【発明者】
【氏名】ヤムジャラ、ニシャント アール．
【テーマコード（参考）】
4M104
5F102
5J500
【Ｆターム（参考）】
4M104AA04
4M104CC01
4M104CC05
4M104FF02
4M104FF11
4M104GG12
4M104HH20
5F102GA01
5F102GB02
5F102GD01
5F102GD10
5F102GJ02
5F102GJ03
5F102GL04
5F102GM04
5F102GQ01
5F102GS09
5J500AA01
5J500AA21
5J500AA41
5J500AC86
5J500AC87
5J500AC92
5J500AF14
5J500AF16
5J500AH12
5J500AH16
5J500AH24
5J500AK16
5J500AK29
5J500AK65
5J500AM19
5J500AQ02
5J500AQ03
5J500AS14
5J500AT01
5J500LV08
(57)【要約】
集積半導体デバイスについて説明する。一例では、集積デバイスは、基板上に形成された第１のトランジスタ及び第２のトランジスタを含み、トランジスタは、集積デバイスの小型化を図るために端子金属特徴部（２２０）を共有する。他の電極金属被覆を共有することもできるが、端子金属特徴部は、例えば、共有されるソース電極金属被覆を含むことができる。他の態様では、第１のトランジスタのゲートの第１の幅は、第２のトランジスタのゲートの第２の幅よりも大きい可能性があり、共有される金属被覆は、第１の幅から第２の幅に向かうテーパ状とすることができる。集積デバイスはまた、基板の裏側に金属接地面を含むことができ、端子金属特徴部はまた、共有されるソース電極金属被覆のためのソース内ビアを含むことができる。ソース内ビアは、共有されるソース電極金属被覆を金属接地面に電気的に結合することができる。
【特許請求の範囲】
【請求項1】
基板上に形成された第１のトランジスタと、前記基板上に形成された第２のトランジスタと
を含む、集積半導体デバイスであって、前記第１のトランジスタ及び前記第２のトランジスタは、前記集積半導体デバイスの小型化を図るために少なくとも１つの端子金属特徴部を共有する、集積半導体デバイス。
【請求項2】
前記少なくとも１つの端子金属特徴部は、前記第１のトランジスタ及び前記第２のトランジスタの共有されるソース電極金属被覆を含む、請求項１に記載の集積半導体デバイス。
【請求項3】
前記第１のトランジスタのゲートの第１の幅は、前記第２のトランジスタのゲートの第２の幅よりも大きく、前記共有されるソース電極金属被覆は、前記第１の幅の大きさから前記第２の幅の大きさに向かう少なくとも１つの金属被覆テーパ部を含む、
請求項２に記載の集積半導体デバイス。
【請求項4】
前記基板の裏側に金属層接地面をさらに含み、前記少なくとも１つの端子金属特徴部は、前記共有されるソース電極金属被覆のためのソース内ビアをさらに含み、
前記ソース内ビアは、前記第１のトランジスタ及び前記第２のトランジスタの前記共有されるソース電極金属被覆を前記金属層接地面に電気的に結合する、
請求項２に記載の集積半導体デバイス。
【請求項5】
前記第１のトランジスタは、多数のゲートフィンガーと、多数のドレイン電極と、多数のソース電極とを含み、前記ゲートフィンガー、前記ドレイン電極、及び前記ソース電極は、互いにかみ合うように配置される、
請求項１～４のいずれか一項に記載の集積半導体デバイス。
【請求項6】
前記第１のトランジスタのゲート間ピッチは、前記第２のトランジスタの前記ゲート間ピッチよりも小さい、請求項１～５のいずれか一項に記載の集積半導体デバイス。
【請求項7】
前記第１のトランジスタ及び前記第２のトランジスタは、増幅器内のパワートランジスタを含む、請求項１～６のいずれか一項に記載の集積半導体デバイス。
【請求項8】
前記第１のトランジスタは、ドハティ（Ｄｏｈｅｒｔｙ）増幅器内のメインパワートランジスタを含み、前記第２のトランジスタは、前記ドハティ（Ｄｏｈｅｒｔｙ）増幅器内のピークパワートランジスタを含む、
請求項１～７のいずれか一項に記載の集積半導体デバイス。
【請求項9】
前記基板は、シリコン又はシリコンカーバイドの少なくとも一方を含む、請求項１～８のいずれか一項に記載の集積半導体デバイス。
【請求項10】
前記基板上に形成された窒化ガリウム半導体材料層をさらに含む、請求項９に記載の集積半導体デバイス。
【請求項11】
前記第１のトランジスタ及び前記第２のトランジスタは、窒化ガリウム半導体材料のパワートランジスタを含む、請求項１～１０のいずれか一項に記載の集積半導体デバイス。
【請求項12】
基板上に形成された第１の能動デバイスと、前記基板上に形成された第２の能動デバイスと
を含む、集積半導体デバイスであって、前記第１の能動デバイス及び前記第２の能動デバイスは、前記集積半導体デバイスの小型化を図るために少なくとも１つの端子金属特徴部を共有する、集積半導体デバイス。
【請求項13】
前記少なくとも１つの端子金属特徴部は、前記第１の能動デバイス及び前記第２の能動デバイスの共有される電極金属被覆を含む、請求項１２に記載の集積半導体デバイス。
【請求項14】
前記第１の能動デバイスの能動接合部の第１の幅は、前記第２の能動デバイスの能動接合部の第２の幅よりも大きく、前記共有される電極金属被覆は、前記第１の幅の大きさから前記第２の幅の大きさに向かう少なくとも１つの金属被覆テーパ部を含む、
請求項１３に記載の集積半導体デバイス。
【請求項15】
前記基板の裏側に金属層接地面をさらに含み、前記少なくとも１つの端子金属特徴部は、前記共有される電極金属被覆のための電極内ビアをさらに含み、
前記電極内ビアは、前記第１の能動デバイス及び前記第２の能動デバイスの前記共有される電極金属被覆を前記金属層接地面に電気的に結合する、
請求項１３に記載の集積半導体デバイス。
【請求項16】
前記第１の能動デバイスは、多数のゲートフィンガーと、多数のドレイン電極と、多数のソース電極とを含み、前記ゲートフィンガー、前記ドレイン電極、及び前記ソース電極は、互いにかみ合うように配置される、
請求項１２～１５のいずれか一項に記載の集積半導体デバイス。
【請求項17】
前記第１の能動デバイスのゲート間ピッチは、前記第２の能動デバイスの前記ゲート間ピッチよりも小さい、請求項１２～１６のいずれか一項に記載の集積半導体デバイス。
【請求項18】
前記第１の能動デバイスは、ドハティ（Ｄｏｈｅｒｔｙ）増幅器内のメインパワートランジスタを含み、前記第２の能動デバイスは、前記ドハティ（Ｄｏｈｅｒｔｙ）増幅器内のピークパワートランジスタを含む、
請求項１２～１７のいずれか一項に記載の集積半導体デバイス。
【請求項19】
前記基板は、シリコン又はシリコンカーバイドの少なくとも一方を含む、請求項１２～１８のいずれか一項に記載の集積半導体デバイス。
【請求項20】
前記第１の能動デバイス及び前記第２の能動デバイスは、窒化ガリウム半導体材料のパワートランジスタを含む、請求項１２～１９のいずれか一項に記載の集積半導体デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、共有電極を備えた集積トランジスタに関する。
【背景技術】
【0002】
個々の半導体デバイスは、別々に形成して別個にパッケージングすることができ、又は多数の半導体デバイスは、同じ基板上に形成して一緒にパッケージングすることができる。能動半導体デバイスの例としては、他の能動デバイスの中でも特に、電界効果トランジスタ（ＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、複合トランジスタ、一方向及び双方向シリコン制御整流器（ＳＣＲ）、並びにサイリスタが挙げられる。
【0003】
概して、トランジスタは、信号及び電力を増幅する又は切り替えるために使用される能動半導体デバイスである。トランジスタは通常、外部回路への接続のための３つの端子を含む。トランジスタの１つの端子に印加される電圧又は電流は、トランジスタの別の対の端子を通る電荷の流れを導き制御する。トランジスタを通過する電荷及び電力の量は、トランジスタを制御するのに必要な電力量よりも大きくなる可能性があるため、トランジスタは信号を増幅するということができる。現在、一部のパワートランジスタは、個別にパッケージングされているが、多くのパワートランジスタは、様々な構成において、共に同じ基板上に形成されている。
【0004】
トランジスタは、多数の異なる半導体材料及び半導体製造工程を使用して形成することができる。例示的な半導体材料としては、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）含む、ＩＶ族元素半導体材料、これらの化合物、並びにアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及びインジウム（Ｉｎ）を含む、ＩＩＩ族元素半導体材料、及びこれらの化合物が挙げられる。半導体トランジスタ増幅器は、これらのデバイスによって提供されるより高いバンドギャップ及び電子移動度が、他の利点の中でも特に、より高い電子速度及び絶縁破壊電圧をもたらす可能性があるので、ある場合には、ＩＩＩ－Ｖ族直接バンドギャップ半導体技術で構築することができる。
【発明の概要】
【0005】
集積半導体デバイスの例について説明する。集積半導体デバイスは、基板上に形成された第１のトランジスタと、基板上に形成された第２のトランジスタとを含み、第１のトランジスタ及び第２のトランジスタは、集積半導体デバイスの小型化を図るために少なくとも１つの端子金属特徴部を共有する。一例では、少なくとも１つの端子金属特徴部は、第１のトランジスタ及び第２のトランジスタの共有されるソース電極金属被覆を含む。一態様では、第１のトランジスタのゲートの第１の幅は、第２のトランジスタのゲートの第２の幅よりも大きく、共有されるソース電極金属被覆は、第１の幅の大きさから第２の幅の大きさに向かう少なくとも１つの金属被覆テーパ部を含む。
【0006】
他の態様では、デバイスは、基板の裏側に金属層接地面をさらに含む。少なくとも１つの端子金属特徴部は、共有されるソース電極金属被覆のためのソース内ビアをさらに含み、ソース内ビアは、第１のトランジスタ及び第２のトランジスタの共有されるソース電極金属被覆を金属層接地面に電気的に結合する。
【0007】
他の態様では、第１のトランジスタは、多数のゲートフィンガーと、多数のドレイン電極と、多数のソース電極とを含む。ゲートフィンガー、ドレイン電極、及びソース電極は、互いにかみ合うように配置される。第１のトランジスタのゲート間ピッチは、一例では、第２のトランジスタのゲート間ピッチよりも小さい。
【0008】
第１のトランジスタ及び第２のトランジスタは、増幅器内のパワートランジスタを含むことができる。他の種類の増幅器では、トランジスタに依存することができるが、一例として、第１のトランジスタは、ドハティ（Ｄｏｈｅｒｔｙ）増幅器内のメインパワートランジスタを含むことができ、第２のトランジスタは、ドハティ（Ｄｏｈｅｒｔｙ）増幅器内のピークパワートランジスタを含むことができる。
【0009】
集積半導体デバイスの基板は、他の材料の中でも特に、シリコン又はシリコンカーバイドの少なくとも一方を含むことができ、集積半導体デバイスは、他の半導体材料の中でも特に、基板上に形成された窒化ガリウム半導体材料層を含むことができる。一例では、第１のトランジスタ及び第２のトランジスタは、窒化ガリウム半導体材料のパワートランジスタを含むことができる。
【0010】
別の例では、集積半導体デバイスは、基板上に形成された第１の能動デバイスと、基板上に形成された第２の能動デバイスとを含み、第１の能動デバイス及び第２の能動デバイスは、集積半導体デバイスの小型化を図るために少なくとも１つの端子金属特徴部を共有する。少なくとも１つの端子金属特徴部は、第１の能動デバイス及び第２の能動デバイスの共有される電極金属被覆を含む。第１の能動デバイスの能動接合部の第１の幅は、第２の能動デバイスの能動接合部の第２の幅よりも大きく、共有される電極金属被覆は、第１の幅の大きさから第２の幅の大きさに向かう少なくとも１つの金属被覆テーパ部を含む。
【0011】
集積半導体デバイスは、基板の裏側に金属層接地面をさらに含む。少なくとも１つの端子金属特徴部は、共有される電極金属被覆のための電極内ビアを含むことができ、電極内ビアは、第１の能動デバイス及び第２の能動デバイスの共有される電極金属被覆を金属層接地面に電気的に結合する。第１の能動デバイスは、多数のゲートフィンガーと、多数のドレイン電極と、多数のソース電極とを含むことができる。ゲートフィンガー、ドレイン電極、及びソース電極は、互いにかみ合うように配置される。第１の能動デバイスのゲート間ピッチは、一例では、第２の能動デバイスのゲート間ピッチよりも小さい。
【0012】
本開示の態様については、以下の図面を参照してより良く理解することができる。図面中の要素は、必ずしも一定の縮尺ではなく、その代わりに、実施形態の原理を明確に図示することに重点が置かれていることに留意されたい。図面では、類似の参照番号は、いくつかの図を通して、類似の又は対応する要素であるが、必ずしも同じではない要素を示す。
【図面の簡単な説明】
【0013】
【図1】本明細書で説明する様々な実施形態による例示的な増幅器を図示する。
【発明を実施するための形態】
【0014】
中でも特に、窒化ガリウム（ＧａＮ）半導体材料は、望ましい電子及び電気光学特性のために、近年かなりの注目を集めている。ＧａＮ半導体材料は、広い直接バンドギャップを有する。ＧａＮ半導体材料を用いて、多くの異なる能動デバイスが作製されている。その広いバンドギャップのために、ＧａＮは、シリコンなどの他の半導体よりもアバランシェ降伏に対して抵抗力があり、且つより高い温度で電気的性能を維持することができる。ＧａＮはまた、シリコンと比較して高いキャリア飽和速度を有する。加えて、ＧａＮは、ウルツ鉱結晶構造を有し、非常に安定した硬質材料であり、高い熱伝導率を有し、且つシリコン、ゲルマニウム及びガリウムヒ素などの他の従来の半導体よりもはるかに高い融解点を有する。従って、ＧａＮ半導体材料は、高速、高電圧、及び高出力の能動デバイスの製造に役立っている。例えば、ＧａＮ材料は、無線周波数（ＲＦ）通信、レーダ、ＲＦエネルギー、及びマイクロ波用途用の半導体電力増幅器に有用である。
【0015】
移動通信及び無線インターネットアクセスをサポートする用途では、半導体トランジスタで構成された高速ＲＦ増幅器に高い性能要求が課される可能性がある。これらの増幅器は、出力電力、信号の線形性、信号利得、帯域幅及び効率に関する性能仕様を満たす必要があり得る。多数の異なる増幅器トポロジーが知られているが、通信のための信号を増幅する１つの手法は、ドハティ（Ｄｏｈｅｒｔｙ）増幅器を使用することである。
【0016】
半導体トランジスタ増幅器については、増幅器設計の様々な段階で複数のトランジスタが多用される。単一の増幅器内の個々のトランジスタは、設計における各段階の要求が異なり得るので、互いに比較して多くの特性が異なる可能性がある。例えば、標準的なドハティ（Ｄｏｈｅｒｔｙ）電力増幅器は、２つのトランジスタ、すなわち、メイン又はキャリアトランジスタと補助又はピークトランジスタとを利用する。通常、メイントランジスタは、幅広い入力電力範囲にわたって線形的且つ効率的に動作するように設計され、比較的大量の電力を消費するように設計される。補助トランジスタは、相対的に高い入力電力で動作するように設計され、比較的少量の電力を消費するように設計される。これらの異なる要件により、ドハティ（Ｄｏｈｅｒｔｙ）電力増幅器内のメイントランジスタと補助トランジスタとの間に、トランジスタに特徴的な異なるレイアウトがもたらされる。例えば、メイントランジスタは、電力消費により良好な熱環境を提示するために、相対的に大きなゲートピッチを有する一方で、低電力で良好に動作するように適度な又は公称外周を有し得る。補助トランジスタは、あまり多くの電力を消費する必要がないので、相対的に小さなゲートピッチを有する一方で、高電力のために相対的に大きな外周を有し得る。従来、異なるパワートランジスタは、異なるダイ上に別々に作製されていた。その後、トランジスタは、共に共通のパッケージに組み込まれる。
【0017】
この文脈において、本開示は、能動半導体デバイスについてのレイアウト技術及び最適化に関する。本明細書で説明する概念は、多数の異なる半導体工程及び技術を使用して形成される、他の能動半導体デバイスの中でも特に、様々な種類の電界効果トランジスタに適用可能である。いくつかの例では、技術及び最適化は、高電子移動度トランジスタ（ＨＥＭＴ）、擬似格子整合型（ｐｓｅｕｄｏｍｏｒｐｈｉｃ）高電子移動度トランジスタ（ｐＨＥＭＴ）、及びメタモルフィック高電子移動度トランジスタ（ｍＨＥＭＴ）を含む、ＩＩＩ族窒化物（アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びこれらの合金（ＡｌＧａＩｎ）系窒化物）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）などのデバイスなどの、ＩＩＩ－Ｖ族直接バンドギャップ能動半導体デバイスに適用することができる。しかしながら、原理及び概念は、限定されるものではないが、Ｓｉ ＬＤＭＯＳを含む他の半導体材料から形成されたトランジスタ及び他の能動デバイスに適用することができる。
【0018】
本明細書で説明するように、異なる設計のパワートランジスタデバイスを含む、多数の異なる能動デバイスを、共に単一の基板上に形成して集積することができる。能動デバイスの集積は、１つ若しくは複数の端子又は電極金属被覆及び／或いは集積デバイスの裏側接地面へのビア接続部などの、能動デバイス間の共通の要素を共有することによりさらに最適化される。単一の基板又はダイ上への複数のトランジスタの集積により、所与の用途のために利用される半導体の総面積が低減され、コストが削減される。この削減は、ＧａＮ ＨＥＭＴ技術の場合のように、材料コストが高い場合に重要である可能性がある。加えて、他の利点の中でも特に、より少数のダイの使用により、取り扱い及び組み立ての低コスト化が図られる。
【0019】
一例では、集積デバイスは、基板上に形成された第１のトランジスタ及び第２のトランジスタを含み、トランジスタは、集積デバイスの小型化を図るために端子金属特徴部を共有する。他の電極金属被覆を共有することもできるが、端子金属特徴部は、例えば、共有されるソース電極金属被覆を含むことができる。他の態様では、第１のトランジスタのゲートの第１の幅は、第２のトランジスタのゲートの第２の幅よりも大きい可能性があり、共有される金属被覆は、第１の幅から第２の幅に向かうテーパ状とすることができる。集積デバイスはまた、基板の裏側に金属接地面を含むことができ、端子金属特徴部はまた、共有されるソース電極金属被覆のためのソース内ビアを含むことができる。ソース内ビアは、共有されるソース電極金属被覆を金属接地面に電気的に結合することができる。実施形態の多数の他の態様及び特徴について、図面を参照して以下に詳細に説明する。
【0020】
図１は、本明細書で説明する様々な実施形態による例示的な増幅器１０を図示している。増幅器１０は、以下に説明するように、ドハティ（Ｄｏｈｅｒｔｙ）増幅器を含む。本明細書で説明する複数デバイス集積の概念を取り入れ得る１種類の増幅器の代表例として増幅器１０について説明する。他の種類の増幅器及び他の種類の集積回路は、その概念に依存することができ、概念は、多数の能動半導体デバイスを含む任意の特定の種類の増幅器又は集積回路に限定されるものではない。
【0021】
増幅器１０は、受信したＲＦ入力信号を２つの出力に分割する９０度電力分割器１１を含み、これらの出力は、並列回路分岐上に配置されたメイン（又はキャリア）増幅器１６及び補助（又はピーク）増幅器２０にそれぞれ結合される。電力分割器１１はまた、ピーク増幅器２０に提供される信号の位相をメイン増幅器１３に提供される信号の位相に対して（例えば、約９０度だけ）遅延させる。
【0022】
増幅器１０はまた、メイン増幅器１６及びピーク増幅器２０の手前にそれぞれ結合された、インピーダンス整合部品１２及び１４を含む。インピーダンス整合部品は、電力分割器１１からの伝送線路のインピーダンスをメイン増幅器１６及びピーク増幅器２０の入力インピーダンスに整合させ、その結果、信号反射が低減される。
【0023】
追加のインピーダンス整合部品２２及び２４は、メイン増幅器１６の出力とインピーダンスインバータ２６の入力との間のインピーダンスと、ピーク増幅器２０の出力と結合ノード２７との間のインピーダンスとを整合させるために、メイン増幅器１６及びピーク増幅器２０の出力に結合される。インピーダンスインバータ２６は、メイン増幅器１６及びピーク増幅器２０からの信号が結合ノード２７において実質的に同相になるように、メイン増幅器１６から出力された信号の位相を回転させる。図１に示すように、増幅器１０の出力インピーダンスを負荷（図示せず）のインピーダンスに整合させるために、出力インピーダンス整合部品２８を結合ノード２７と増幅器１０の出力との間に結合することもできる。
【0024】
設計上、ピーク増幅器２０は通常、メイン増幅器１６が単独で扱うことができる、低電力レベルではオフになる。高電力レベルでは、メイン増幅器１６が飽和する可能性があるとともに、メイン増幅器１６の利得が圧縮される可能性があり、結果として、増幅器１０の線形性が失われる。メイン増幅器１６の圧縮点は、その設計に応じて異なる可能性がある。ピーク増幅器２０は、オンになると、メイン増幅器１６に効果的に負荷インピーダンスを加える（メイン増幅器１６の利得を低減する）だけでなく、増幅の線形性を高電力レベルに引き伸ばすのにも役立つ。
【0025】
対称型ドハティ（Ｄｏｈｅｒｔｙ）増幅器では、メイン増幅器及びピーク増幅器のデバイス特性は、設計に従って実質的に同様又は同一であり得る。例えば、メイン増幅器及びピーク増幅器は、同じ種類、同じ大きさであり、同じ量の信号電力を扱い、同じ量だけ信号を増幅するように構成され得る。別の手法は、非対称型ドハティ（Ｄｏｈｅｒｔｙ）増幅器を使用することである。この場合、メイン増幅器及びピーク増幅器は、異なる種類、異なる大きさであり、異なる量だけ又は異なる範囲にわたって信号を増幅するように構成され得る。特に非対称型ドハティ（Ｄｏｈｅｒｔｙ）増幅器では、メイン増幅器に使用されるトランジスタは、ピーク増幅器に使用されるトランジスタと異なる設計を有することができる。例えば、メイントランジスタは、電力消費により良好な熱環境を提示するために、相対的に大きなゲート間ピッチを有する一方で、低電力（例えば、低電圧）で良好に動作するように適度な又は公称外周を有し得る。補助トランジスタは、あまり多くの電力を消費する必要がないので、相対的に小さなゲート間ピッチを有する一方で、高電力（例えば、高電圧）のために相対的に大きな外周を有し得る。従来、異なるパワートランジスタは、異なる基板（例えば、半導体材料ウェハ）上に別々に作製されていた。その後、トランジスタは、個片化され、配置され、電気的に接続され、共通のパッケージに組み込まれる。異なる別々の基板上に作製された、２つの異なる種類のトランジスタの使用は、ドハティ（Ｄｏｈｅｒｔｙ）増幅器以外の多くの異なる種類の電力増幅器及び他の回路設計に、特に高出力を可能にするトランジスタを用いる設計において、比較的よく見られる。
【0026】
図２は、図１に示す増幅器１０用の、別個のパワートランジスタを含む、第１のダイ１００及び第２のダイ１１０を図示している。特に、第１のダイ１００は、トランジスタ１０２を含み、第２のダイ１１０は、トランジスタ１１２を含む。トランジスタ１０２及び１１２は、マルチフィンガープレーナ型（ｍｕｌｔｉ－ｆｉｎｇｅｒ ｐｌａｎａｒ）電界効果トランジスタ（ＦＥＴ）として具体化することができる。マルチフィンガープレーナ型ＦＥＴのレイアウトは、図４～図６を参照して以下にさらに詳細に説明するように、かみ合うように配置されたゲート、ドレイン及びソース端子又は電極からなる。
【0027】
一例では、図１に示す増幅器１０内のピーク増幅器２０についてトランジスタ１０２に依存することができ、増幅器１０内のメイン増幅器１６についてトランジスタ１１２に依存することができる。他の相違の中でも特に、トランジスタ１１２は、電力消費により良好な熱環境を提示するために、トランジスタ１０２よりも相対的に大きなゲート間ピッチを有する一方で、適度な又は公称外周を有するように形成することができる。それに対して、トランジスタ１０２は、それほど多くの電力を消費する必要がないので、相対的に小さなゲート間ピッチを有する一方で、相対的に大きな外周を有し得る。これらの相違及び他の要因に起因して、トランジスタ１０２及びトランジスタ１１２は、異なる基板（例えば、半導体材料ウェハ）上に別々に作製される。次いで、ダイ１００及び１１０は、個片化され、図２に示すように並べて配置され、（例えば、ボンドワイヤ、表面実装接続などを使用して）電気的に接続され、共通のパッケージに封入される。
【0028】
異なる基板上に作製される２つの異なる種類のトランジスタの使用には、多数の欠点がある。まず、これを行うことにより、トランジスタ１０２及び１１２が共通の基板上に形成された場合よりも大きいパッケージングされたデバイスがもたらされる。図２に示すように、他の要因の中でも、自動組み立てを考慮すると、ダイ１００とダイ１１０との間の最小間隔（すなわち、図２におけるダイ間の間隔）が必要となる場合がある。加えて、ダイ１００上のトランジスタ１０２をその周囲の基板から損傷なしに分離又は個片化できるためには、ダイ個片化のための配置禁止領域として図２に示す、開放した空隙領域がトランジスタ１０２の周囲に必要となる。同様に、ダイ１１０上のトランジスタ１１２をその周囲の基板から損傷なしに分離又は個片化できるためには、開放した空隙領域がトランジスタ１１２の周囲に必要となる。従って、トランジスタ１０２及び１１２を別々に製造し、トランジスタ１０２及び１１２を共通のパッケージに組み込むことにより、トランジスタ１０２及び１１２が共に共通の基板上に集積された場合よりも大きいパッケージングされたデバイスがもたらされる。加えて、これを行うことにより、未使用状態の半導体材料が配置禁止領域により多く存在することになる。このコストは、ＧａＮ ＨＥＭＴ技術などの、ある特定の半導体材料を使用して形成された能動デバイスでは特に高い。
【0029】
上述した多数の問題に対処し、これらを解消するために、図３は、２つのパワートランジスタ２０２及び２１２を含む、単一のダイ２００を図示している。トランジスタ２０２及び２１２は、多くの利益を得るために、以下に説明するある特定の方式で共に共通の基板上に形成され作製される。トランジスタ２０２及び２１２を含む、ダイ２００は、多数の能動デバイスが同じ基板上に集積された１つの代表例であり、デバイスは、少なくとも１つの共通の特徴部を共有する。ダイ２００の特定の特徴及び態様は、他の種類及び配置の能動デバイスでの使用に拡張することができる。
【0030】
一例では、トランジスタ２０２及び２１２は、ＧａＮオンシリコンパワートランジスタとして形成することができる。トランジスタ２０２及び２１２はまた、ＧａＮオンシリコンカーバイド（ＧａＮオンＳｉＣ）トランジスタ又は他の好適な種類の基板上に形成されたＧａＮトランジスタとして形成することができる。他の例では、トランジスタ２０２及び２１２は、他のＩＩＩ族窒化物又はＩＩＩ－Ｖ族直接バンドギャップ能動半導体デバイス（例えば、ＧａＡｓ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＡｓなどのデバイス）として形成することができる。デバイスは、エンハンスメントモードＨＥＭＴ、ｐＨＥＭＴ、又はｍＨＥＭＴデバイスとして形成することができる。他の場合には、ある特定の設計変更を伴うディプリーションモードデバイスで使用するために、本明細書で説明する概念に依存することができる。しかしながら、本概念は、他の半導体材料及び処理技術に適用できるので、ＩＩＩ－Ｖ族半導体デバイスに限定されるものではない。従って、本概念は、ＧａＮから増幅器用に形成されたパワートランジスタに対する使用に特に有益であり得るが、他の半導体材料と他の種類の回路のための工程とを用いて他の能動デバイスを形成する際に本概念に依拠することもできる。
【0031】
図３に示す例によれば、図１に示す増幅器１０を実装するために、トランジスタ２０２及び２１２に依存することができる。ピーク増幅器２０についてトランジスタ２０２に依存することができ、メイン増幅器１６についてトランジスタ２１２に依存することができる。図３における単一のダイ２００上へのトランジスタ２０２及び２１２の集積により、図２に示す離間させた実装と比較して、半導体の総面積及びパッケージの大きさが低減され、コストが削減される。まず、同じ寸法での測定では、図３のダイ２００は、２つのダイを個片化するための配置禁止領域の大きさだけ、ダイ１００と図２のダイ１００とを合わせた大きさよりも小さい。加えて、トランジスタ２０２及び２１２は、ダイ１００のさらなる小型化及び低コスト化を図るために共通の特徴部を共有する。図３に示す例では、トランジスタ２０２及び２１２は、端子金属特徴部、特にソース電極金属被覆２２０を共有する。
【0032】
ソース電極金属被覆２２０に加えて、トランジスタ２０２及び２１２はまた、ダイ２００の上側の金属被覆２２０からダイ２００の裏側の金属層接地面への多数の導電性ソース内ビア（ＩＳＶ）接続部も共有する。金属被覆２２０及びＩＳＶを共有することにより、ダイ２００並びにトランジスタ２０２及び２１２の小型化及び低コスト化を図ることができる。図３において特定されるように、ＩＳＶを使用するための設計規則では、ＩＳＶ間の最小間隔が必要とされる。金属被覆２２０に接続されたＩＳＶを含む、トランジスタ２０２と２１２との間でのソース電極金属被覆２２０の共用により、ＩＳＶ間の最小間隔だけダイ２００全体がさらに小型化される。共有される金属被覆２２０及びＩＳＶの追加の態様について、図６を参照して以下に説明する。
【0033】
トランジスタ２０２の領域２３０、トランジスタ２１２の領域、及びトランジスタ２０２と２１２との間の共有領域２３４が図３において特定されている。実施形態のある特定の態様を特定するために、領域２３０について、図４を参照して以下にさらに詳細に説明する。領域２３２について、図５を参照して以下にさらに詳細に説明し、共有領域２３４についても、図６を参照して以下にさらに詳細に説明する。
【0034】
図４は、本明細書で説明する様々な実施形態による、図３において特定したトランジスタ２０２の領域２３０を図示している。トランジスタ２０２の特徴部は、図４では必ずしも一定の縮尺で描かれていない。トランジスタ２０２は、本明細書で説明する概念を遵守し取り入れていたとしても、図示のものと比較して大きさ、形状、比率、及び他の態様が異なる可能性がある。トランジスタ２０２は、図４には図示しない他の構造的特徴部を含むことができ、場合により、図示の構造的特徴部の１つ又は複数を省略することができる。
【0035】
トランジスタ２０２は、マルチフィンガープレーナ型ＦＥＴとして具体化される。図示のように、トランジスタ２０２は、ゲートマニホルド３１０とドレインマニホルド３２０とを含む。ゲートマニホルド３１０及びドレインマニホルド３２０は、ダイ２００の上側に任意の好適な処理ステップで形成された分離された金属層又は金属被覆として具体化することができる。ゲートマニホルド３１０及びドレインマニホルド３２０は、それぞれ、トランジスタ２０２のゲート及びドレイン用の電極接点を形成する。ゲートマニホルド３１０に電気的に結合された（及び／又はゲートマニホルド３１０と共に形成された）トランジスタ２０２はまた、中でも特に、多数のゲートフィンガー３１１～３１４を含む。
【0036】
ドレインマニホルド３２０に電気的に結合された（及び／又はドレインマニホルド３２０と共に形成された）トランジスタ２０２はまた、中でも特に、多数のドレイン電極３２１～３２２を含む。トランジスタ２０２はまた、中でも特に、多数のソース電極３３０～３３１を含む。ソース電極３３０～３３１は、ダイ２００の上側に任意の好適な処理ステップで形成された金属層又は金属被覆として具体化することができる。図６Ａ及び図６Ｂを参照して以下にさらに詳細に説明するように、ソース電極３３０～３３１は、ビア３４０～３４１を用いて、基板の裏側の金属面と電気的に結合するために、トランジスタ２０２が形成される基板を介して電気的に結合することができる。場合により、金属面は、トランジスタ２０２用の接地面とすることができる。
【0037】
図４に示すように、ゲートフィンガー３１１～３１４とドレイン電極３２１～３２２とは、ソース電極３３０～３３１との間で、互にかみ合うように配置される。特に、ゲートフィンガー３１１は、ソース電極３３０とドレイン電極３２１との間に延びる比較的細い金属帯又は線であり、ゲートフィンガー３１４は、ソース電極３３１とドレイン電極３２２との間に延びる比較的細い金属帯又は線である。ゲート金属は、半導体表面に直接接触してショットキーゲートデバイスを形成し得るか、又は誘電体若しくは電気絶縁材料上に形成されて絶縁ゲートデバイスを形成し得る。他のゲートフィンガーは、トランジスタ２０２における他のソース電極とドレイン電極との間に同様に延びる。設計上、電流は、ゲートマニホルド３１０及びゲートフィンガー３１１～３１４への電位の制御された印加に基づいて、トランジスタ２０２における他のソース及びドレイン電極の中でも特に、ソース電極３３０～３３１とドレイン電極３２１～３２２との間を流れるように制御することができる。
【0038】
上述のように、トランジスタ２０２は、一例では、比較的高い電圧及び電流レベルを扱うことができるＧａＮパワートランジスタとして形成することができる。ゲート幅、ゲートフィンガーの数、ゲート間ピッチ、並びに他の構造及びレイアウトに基づく態様により、トランジスタ２０２の動作特性が決定される。トランジスタ２０２のゲート幅及びゲート間ピッチは、図４において特定される。以下に説明するように、トランジスタ２１２のある特定の特性は、トランジスタ２０２と比較して異なる。
【0039】
図５は、本明細書で説明する様々な実施形態による、図３において特定したトランジスタ２１２の領域２３２を図示している。トランジスタ２１２の特徴部は、図５では必ずしも一定の縮尺で描かれていない。トランジスタ２１２は、本明細書で説明する概念を遵守し取り入れていたとしても、図示のものと比較して大きさ、形状、比率、及び他の態様が異なる可能性がある。トランジスタ２１２は、図５には図示しない他の構造的特徴部を含むことができ、場合により、図示の構造的特徴部の１つ又は複数を省略することができる。
【0040】
トランジスタ２１２は、マルチフィンガープレーナ型ＦＥＴとして具体化される。図示のように、トランジスタ２１２は、ゲートマニホルド３５０とドレインマニホルド３６０とを含む。ゲートマニホルド３５０及びドレインマニホルド３６０は、ダイ２００の上側に任意の好適な処理ステップで形成された分離された金属層又は金属被覆として具体化することができる。ゲートマニホルド３５０及びドレインマニホルド３６０は、それぞれ、トランジスタ２１２のゲート及びドレイン用の電極接点を形成する。
【0041】
ゲートマニホルド３５０に電気的に結合された（及び／又はゲートマニホルド３５０と共に形成された）トランジスタ２１２はまた、中でも特に、多数のゲートフィンガー３５１～３５４を含む。ドレインマニホルド３６０に電気的に結合された（及び／又はドレインマニホルド３６０と共に形成された）トランジスタ２１２はまた、中でも特に、多数のドレイン電極３６１～３６２を含む。トランジスタ２１２はまた、中でも特に、多数のソース電極３７０～３７１を含む。ソース電極３７０～３７１は、ダイ２００の上側に任意の好適な処理ステップで形成された金属層又は金属被覆として具体化することができる。図６Ａ及び図６Ｂを参照して以下にさらに詳細に説明するように、ソース電極３７０～３７１は、ビア３８０～３８１を用いて、基板の裏側の金属面と電気的に結合するために、トランジスタ２１２（及びトランジスタ２０２）が形成される基板を介して電気的に結合することができる。場合により、金属面は、トランジスタ２１２用の接地面とすることができる。
【0042】
図４に示すように、ゲートフィンガー３５１～３５４とドレイン電極３６１～３６２とは、ソース電極３７０と３７１との間で、互にかみ合うように配置される。特に、ゲートフィンガー３５１は、ソース電極３７０とドレイン電極３６１との間に延びる比較的細い金属帯又は線であり、ゲートフィンガー３５４は、ソース電極３８１とドレイン電極３６２との間に延びる比較的細い金属帯又は線である。他のゲートフィンガーは、トランジスタ２１２における他のソース電極とドレイン電極との間に同様に延びる。設計上、電流は、ゲートマニホルド３５０及びゲートフィンガー３５１～３５４への電位の制御された印加に基づいて、トランジスタ２１２における他のソース及びドレイン電極の中でも特に、ソース電極３７０～３７１とドレイン電極３６１～３６２との間を流れるように制御することができる。
【0043】
上述のように、トランジスタ２１２は、一例では、比較的高い電圧及び電流レベルを扱うことが可能なＧａＮパワートランジスタとして形成することができる。ゲート幅、ゲートフィンガーの数、ゲート間ピッチ、並びに他の構造及びレイアウトに基づく態様により、トランジスタ２１２の動作特性が決定される。トランジスタ２１２のゲート幅及びゲート間ピッチは、図５において特定される。
【0044】
トランジスタ２０２と比較して、トランジスタ２１２のゲート間ピッチは、トランジスタ２０２のゲート間ピッチよりも大きい。加えて、トランジスタ２１２のゲート幅は、トランジスタ２０２よりも小さい。他の態様では、トランジスタ２１２は、電力消費により良好な熱環境を提示するために、トランジスタ２０２よりも相対的に大きなゲート間ピッチを有する一方で、適度な又は公称外周を有するように形成することができる。それに対して、トランジスタ２０２は、それほど多くの電力を消費する必要がないので、相対的に小さなゲート間ピッチを有する一方で、相対的に大きな外周を有し得る。これらの相違にもかかわらず、トランジスタ２０２及びトランジスタ２１２は、共に同じ基板（例えば、半導体材料ウェハ）上に形成され作製される。次いで、ダイ２００（図３）が個片化され、パッケージングされる。
【0045】
図３に示すダイ２００を含むパッケージは、図２に示す２つの分離されたダイ１００及び１１０のパッケージよりも小さい。ダイ２００は、個片化のための配置禁止領域がトランジスタ２０２と２１２との間に必要ないのでより小さい。さらに、図６Ａ及び図６Ｂを参照して以下に説明するように、トランジスタ２０２と２１２との間でのソース電極金属被覆２２０の共用により、ＩＳＶ間の最小間隔（図４を参照）だけダイ２００全体がさらに小型化される。また、トランジスタ２０２及び２１２が共に共通の基板上に形成されるため、ダイ２００のパッケージング工程の一部として２つの別々のダイのピックアンドプレースを行う必要もない。
【0046】
図６Ａは、ソース電極金属被覆２２０を含む、図３に示す領域２３４を図示しており、図６Ｂは、本明細書で説明する様々な実施形態による、図６Ａに示す領域２３４の断面図Ａ－Ａを図示している。ソース電極金属被覆２２０は、トランジスタ２０２とトランジスタ２１２との間で共有されるソース電極である。ソース電極金属被覆２２０は、ダイ２００の上側に任意の好適な処理ステップで形成することができる。図６Ａにおいて、ソース電極金属被覆２２０よりも上のドレイン電極は、トランジスタ２１２のドレイン電極であり、ソース電極金属被覆２２０よりも下のドレイン電極は、トランジスタ２１２のドレイン電極である。その意味において、ソース電極金属被覆２２０は、トランジスタ２０２と２１２との間の分割又は境界レイアウト要素である。上述のように、トランジスタ２０２及び２１２が両方とも共通の基板上に形成されたが、互いに分離された場合と比較して、トランジスタ２０２と２１２との間で共有されるソース電極金属被覆２２０の使用により、ＩＳＶ間の１つの最小間隔（図４を参照）だけダイ２００全体が小型化される。
【0047】
ソース電極金属被覆２２０は、トランジスタ２０２と２１２との間で共有されるため、トランジスタ２０２及び２１２のソース電極は、図示の例では互いに電気的に結合される（すなわち、共通のものであるか又は短絡される）。その意味において、ソース電極金属被覆２２０は、トランジスタ２０２及び２１２の共有される端子金属特徴部の一例である。しかしながら、本明細書で説明する概念は、能動デバイス間で共有される任意の特定の端子又は電極に限定されるものではない。むしろ、本概念は、共有ゲート電極（例えば、共有されるゲートマニホルド３１０（図４）及び３５０（図５））、共有ドレイン電極（例えば、共有されるドレインマニホルド３２０（図４）及び３６０（図５））、又は能動半導体デバイス間で共有される他の特徴部まで拡大して適用することができる。
【0048】
ＩＳＶ３９０及び３９１もまた、図６Ａと図６Ｂの両方において特定される。図６Ｂの断面図に示すように、ダイ２００は、基板４００と、基板４００上の一方側に形成された半導体材料層４０２と、基板４００の下の他方側に形成された金属接地面４０４とを含む。図６Ａ及び図６Ｂにおける例示は、代表的なものであり、必ずしも一定の縮尺で描かれていない。特徴部は、本明細書で説明する概念を遵守し取り入れていたとしても、図示のものと比較して大きさ、形状、比率、及び他の態様が異なる可能性がある。トランジスタ２０２及び２１２は、図６Ａ及び図６Ｂには図示しない他の構造的特徴部を含むことができ、或いは、場合により、図示の構造的特徴部又は要素の１つ又は複数を省略することができる。
【0049】
他の好適な材料の中でも特に、基板４００は、シリコン（Ｓｉ）又はシリコンカーバイド（ＳｉＣ）基板として具体化することができる。他のＩＩＩ族窒化物又はＩＩＩ－Ｖ族半導体材料を使用できるが、半導体材料４０２は、一例では、ＧａＮ半導体材料として具体化することができる。従って、トランジスタ２０２及び２１２は、ＧａＮオンＳｉトランジスタ、ＧａＮオンＳｉＣトランジスタ、又は他の基板材料上に形成されたＧａＮトランジスタとして形成することができる。しかしながら、この概念は、ＩＩＩ－Ｖ族半導体材料を使用して形成されたトランジスタに限定されず、場合により、半導体材料４０２層を省略することさえできる。図６Ｂを参照すると、ＩＳＶ３９０及び３９１は、ソース電極金属被覆２２０から延びて、ソース電極金属被覆２２０を金属接地面４０４に電気的に結合する。
【0050】
図６Ａに示すように、ソース電極金属被覆２２０は、移行特徴部４１０及び４１１を含む。特に、トランジスタ２０２のゲート幅は、トランジスタ２１２よりも大きい。従って、ソース電極金属被覆２２０は、トランジスタ２０２のより大きなゲート幅からトランジスタ２１２のより小さなゲート幅に大きさが移行するように設計される。図６Ａに示すように、移行特徴部４１０及び４１１は、トランジスタ２０２のより大きなゲート幅からトランジスタ２１２のより小さなゲート幅に向かう金属被覆テーパ部を含む。テーパ部は、図６Ａに示すものと比較して大きさ及び形状が異なる可能性がある。例えば、テーパ部は、任意の角度で面取されるか、湾曲させるか、又は湾曲部と傾斜部の任意の組み合わせを含むことができる。
【0051】
本明細書で説明する実施形態のいくつかについて、ＧａＮオンＳｉトランジスタに関連して説明するが、本明細書で説明する実施形態は、ＧａＮオンＳｉＣトランジスタにだけでなく、他の種類のトランジスタにも適用できることが理解される。いずれの場合にも、本明細書で説明する技術及び最適化により、デバイス特性の他の可能な改善の中でも特に、コスト及び大きさの多くの改善がもたらされる。本明細書で使用する「窒化ガリウム材料」又はＧａＮ半導体材料という表現は、中でも特に、アルミニウムガリウム窒化物（ＡｌｘＧａ（１－ｘ）Ｎ）、インジウムガリウム窒化物（ＩｎｙＧａ（１－ｙ）Ｎ）、アルミニウムインジウムガリウム窒化物（ＡｌｘＩｎｙＧａ（１－ｘ－ｙ）Ｎ）、リン化ガリウムヒ素窒化物（ＧａＡｓａＰｂＮ（１－ａ－ｂ））、リン化アルミニウムインジウムガリウムヒ素窒化物（ＡｌｘＩｎｙＧａ（１－ｘ－ｙ）ＡｓａＰｂＮ（１－ａ－ｂ））などの、ガリウム窒化物及びその合金を意味する。通常、ヒ素及び／又はリンは、存在する場合には低濃度（例えば、５重量パーセント未満）で存在する。「窒化ガリウム」又はＧａＮ半導体という用語は、ガリウム窒化物を直接意味し、その合金を含まない。
【0052】
任意の好適な方式で、上記で説明した特徴、構造、又は特性を１つ又は複数の実施形態に組み合わせることができ、様々な実施形態において述べた特徴は、可能な場合には、入れ替えることができる。前述の説明では、本開示の実施形態を完全に理解するために、数多くの具体的な詳細が提供される。しかしながら、当業者であれば、本開示の技術的解決策が、これらの具体的な詳細のうちの１つ又は複数を伴わずに実施され得るか、或いは他の方法、構成部品、及び材料なども用いられ得ることを理解するであろう。その他の事例では、本開示の態様を曖昧にしないように、周知の構造、材料又は動作については詳細に図示又は説明していない。
【0053】
ある特定の構成部品の相対関係を説明するために、「～の上（ｏｎ）」、「～の下（ｂｅｌｏｗ）」、「上側（ｕｐｐｅｒ）」及び「下側（ｌｏｗｅｒ）」などの相対語が使用されることがあるが、これらの用語は、例えば図面に示す例の方向として便宜上使用されているにすぎない。デバイスを逆さまにした場合、上記で説明した「上側」構成部品が「下側」構成部品になることを理解すべきである。ある構造が別の構造「上」にある場合、この構造は、別の構造上に一体的に形成されるか、又は別の構造上に「直接」配置されるか、或いは他の構造を介して他の構造上に「間接的に」配置されることが可能である。
【0054】
本明細書では、１つ若しくは複数の要素及び構成部品の存在を示すために「１つの（ａ）」、「１つの（ａｎ）」、「その（ｔｈｅ）」、及び「前記（ｓａｉｄ）」などの用語が使用される。「備える（ｃｏｍｐｒｉｓｅ）、含む（ｉｎｃｌｕｄｅ）、有する（ｈａｖｅ）、収容する（ｃｏｎｔａｉｎ）」という用語及びそれらの変化形は、制約のないものとして使用され、別段の指定がない限り、列挙した要素、構成部品などに加えて追加の要素、構成部品などを含むように意図されている。「第１の（ｆｉｒｓｔ）」、「第２の（ｓｅｃｏｎｄ）」などの用語は、物体の数の限定ではなく、ラベルとして使用されているにすぎない。
【0055】
本明細書において実施形態を詳細に説明してきたが、本説明は例示のためのものである。本明細書で説明した実施形態は、代表的なものであり、代替的な実施形態では、ある特定の特徴及び要素を追加又は省略することができる。加えて、当業者であれば、以下の特許請求の範囲に定められた本発明の趣旨及び範囲から逸脱することなく、本明細書で説明した実施形態の態様に対する修正を行うことができ、その範囲は修正及び同等の構造を包含するように最も広い解釈が認められるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【国際調査報告】