知財求人 - 知財ポータルサイト「IP Force」
▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
特表2023-530659自動化されたアナログ及びミックスドシグナル回路の設計及び検証
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-07-19
(54)【発明の名称】自動化されたアナログ及びミックスドシグナル回路の設計及び検証
(51)【国際特許分類】
G06F 30/38 20200101AFI20230711BHJP
G06F 30/27 20200101ALI20230711BHJP
G06F 30/33 20200101ALI20230711BHJP
G06F 30/337 20200101ALI20230711BHJP
【ＦＩ】
G06F30/38
G06F30/27
G06F30/33
G06F30/337
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022576367
(86)(22)【出願日】2021-06-07
(85)【翻訳文提出日】2023-02-10
(86)【国際出願番号】 US2021036111
(87)【国際公開番号】W WO2021252324
(87)【国際公開日】2021-12-16
(31)【優先権主張番号】63/037,385
(32)【優先日】2020-06-10
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/116,578
(32)【優先日】2020-11-20
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/245,000
(32)【優先日】2021-04-30
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】アシシュ カンデルワル
(72)【発明者】
【氏名】スリーニヴァサン ケイ コドゥリ
(72)【発明者】
【氏名】ニクヒル グプタ
(72)【発明者】
【氏名】ティモシー ダブリュー フィッシャー
【テーマコード（参考）】
5B146
【Ｆターム（参考）】
5B146AA21
5B146AA22
5B146GA00
5B146GG23
(57)【要約】
回路を設計するための手法であり、本手法は、第１のプロセス技術のための回路を表すデータオブジェクト（５１４）を受け取ることであって、回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む第１のサブ回路を含む、データオブジェクトを受け取ることと、第１のトポロジを格納されたトポロジと比較することによりデータオブジェクト（５１８）内の第１のサブ回路を識別することと、第１のサブ回路の第１の電気構成要素及び第２の電気構成要素に関連する物理パラメータ値を識別することと、第１のサブ回路の第１の機械学習モデル及び物理パラメータの識別されたセットに基づいて第１のサブ回路のための性能パラメータ値のセット（５２０）を判定することと、性能パラメータ値の判定されたセットに基づいて、識別された第１のサブ回路を第２のプロセス技術のための第２のサブ回路に変換することと、第２のサブ回路を出力することとを含む。
【特許請求の範囲】
【請求項1】
方法であって、第１のプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、前記回路が第１のサブ回路を含み、前記第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む、前記データオブジェクトを受け取ることと、
前記第１のトポロジを、第１のプロセス技術に関連する格納されたトポロジと比較することにより、前記データオブジェクトにおける前記第１のサブ回路を識別することと、
前記第１のサブ回路の第１の電気構成要素及び前記第２の電気構成要素に関連するサブ回路物理パラメータ値を識別することと、
前記第１のサブ回路の第１の機械学習（ＭＬ）モデルと前記識別されたサブ回路物理パラメータとに基づいて、前記１のサブ回路のためのサブ回路性能パラメータ値のセットを判定することと、
サブ回路性能パラメータ値の前記判定されたセットに基づいて、前記識別された第１のサブ回路を第２のプロセス技術のための第２のサブ回路に変換することと、
前記第２のサブ回路を出力することと、
を含む、方法。
【請求項2】
請求項１に記載の方法であって、前記識別された第１のサブ回路を前記第２のサブ回路に変換することが、前記第２のプロセス技術のための第２のＭＬモデルとサブ回路性能パラメータ値のセットとに基づいて、前記第２のサブ回路の第３の電気構成要素及び第４の電気構成要素に関連するサブ回路物理パラメータの第２のセットを判定することと、
サブ回路物理パラメータの前記第２のセットのサブ回路物理パラメータを、前記第２のサブ回路の前記第３の電気構成要素及び前記第４の電気構成要素に関連付けることと、
を含む、方法。
【請求項3】
請求項２に記載の方法であって、前記第３の電気構成要素及び前記第４の電気構成要素が、それぞれ、前記第１の電気構成要素及び前記第２の電気構成要素に対応する、方法。
【請求項4】
請求項１に記載の方法であって、前記第１のＭＬモデル及び前記第２のＭＬモデルがニューラルネットワークを含む、方法。
【請求項5】
請求項１に記載の方法であって、前記第２のプロセス技術が、第１のプロセス技術と比較して、より小さい電気構成要素に関連する第２の半導体製造プロセスを含む、方法。
【請求項6】
請求項１に記載の方法であって、前記第２のサブ回路の回路シミュレーションに基づいて前記第２のサブ回路を検証することを更に含む、方法。
【請求項7】
請求項１に記載の方法であって、サブ回路性能パラメータの前記セットのサブ回路性能パラメータが、前記識別された第１のサブ回路のタイプに基づいて判定される、方法。
【請求項8】
請求項１に記載の方法であって、前記第１のサブ回路を識別することが、一連の規則に基づく、方法。
【請求項9】
格納された命令を含む非一時的プログラムストレージデバイスであって、前記命令が、第１のプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、前記回路が第１のサブ回路を含み、前記第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素と第２の電気構成要素とを含む、前記データオブジェクトを受け取ることと、
前記第１のトポロジを格納されたトポロジと比較することによって、前記データオブジェクト内の前記第１のサブ回路を識別することであって、前記格納されたトポロジが前記第１のプロセス技術に関連する、前記第１のサブ回路を識別することと、
前記第１のサブ回路の前記第１の電気構成要素及び前記第２の電気構成要素に関連するサブ回路物理パラメータ値を識別することと、
前記第１のサブ回路の第１の機械学習（ＭＬ）モデルと前記識別されたサブ回路物理パラメータとに基づいて、前記第１のサブ回路のためのサブ回路性能パラメータ値のセットを判定することと、
サブ回路性能パラメータ値の前記判定されたセットに基づいて、前記識別された第１のサブ回路を第２のプロセス技術のための第２のサブ回路に変換することと、
前記第２のサブ回路を出力することと、
を１つ又は複数のプロセッサにさせるための命令である、非一時的プログラムストレージデバイス。
【請求項10】
請求項９に記載の非一時的プログラムストレージデバイスであって、前記識別された第１のサブ回路を前記第２のサブ回路に変換するための前記命令が、前記第２のプロセス技術のための第２のＭＬモデルとサブ回路性能パラメータ値の前記セットとに基づいて、前記第２のサブ回路の第３の電気構成要素及び第４の電気構成要素に関連するサブ回路物理パラメータの第２のセットを判定することと、
サブ回路物理パラメータの前記第２のセットのサブ回路物理パラメータを、前記第２のサブ回路の前記第３の電気構成要素及び第４の電気構成要素に関連付けることと、
を前記１つ又は複数のプロセッサにさせるための命令を含む、非一時的プログラムストレージデバイス。
【請求項11】
請求項１０に記載の非一時的プログラムストレージデバイスであって、前記第３の電気構成要素及び前記第４の電気構成要素が、それぞれ、前記第１の電気構成要素及び前記第２の電気構成要素に対応する、非一時的プログラムストレージデバイス。
【請求項12】
請求項９に記載の非一時的プログラムストレージデバイスであって、前記第１のＭＬモデル及び前記第２のＭＬモデルがニューラルネットワークを含む、非一時的プログラムストレージデバイス。
【請求項13】
請求項９に記載の非一時的プログラムストレージデバイスであって、前記第２のプロセス技術が、第１のプロセス技術と比較して、より小さい電気構成要素に関連する第２の半導体製造プロセスを含む、非一時的プログラムストレージデバイス。
【請求項14】
請求項９に記載の非一時的プログラムストレージデバイスであって、前記命令が更に、前記１つ又は複数のプロセッサに、前記第２のサブ回路の回路シミュレーションに基づいて前記第２のサブ回路を検証させる命令を含む、非一時的プログラムストレージデバイス。
【請求項15】
請求項９に記載の非一時的プログラムストレージデバイスであって、性能パラメータの前記セットの性能パラメータが、前記識別された第１のサブ回路のタイプに基づいて判定される、非一時的プログラムストレージデバイス。
【請求項16】
請求項９に記載の非一時的プログラムストレージデバイスであって、前記第１のサブ回路を識別することが、一連の規則に基づく、非一時的プログラムストレージデバイス。
【請求項17】
電子デバイスであって、メモリと、
前記メモリに動作可能に結合される１つ又は複数のプロセッサと、
を含み、
前記１つ又は複数のプロセッサが、１つ又は複数のプロセッサに、
第１のプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、前記回路が第１のサブ回路を含み、前記第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素と第２の電気構成要素とを含む、前記データオブジェクトを受け取ることと、
前記第１のトポロジを格納されたトポロジと比較することによって、前記データオブジェクト内の前記第１のサブ回路を識別することであって、前記格納されたトポロジが第１のプロセス技術に関連する、前記第１のサブ回路を識別することと、
前記第１のサブ回路の前記第１の電気構成要素及び前記第２の電気構成要素に関連するサブ回路物理パラメータ値を識別することと、
前記第１のサブ回路の第１の機械学習（ＭＬ）モデルと前記識別されたサブ回路物理パラメータとに基づいて、前記第１のサブ回路のためのサブ回路性能パラメータ値のセットを判定することと、
サブ回路性能パラメータ値の前記判定されたセットに基づいて、前記識別された第１のサブ回路を第２のプロセス技術のための第２のサブ回路に変換することと、
前記第２のサブ回路を出力することと、
をさせる命令を実行するように構成される、
電子デバイス。
【請求項18】
請求項１７に記載の電子デバイスであって、前記識別された第１のサブ回路を前記第２のサブ回路に変換するための前記命令が、前記１つ又は複数のプロセッサに、前記第２のプロセス技術のため、第２のＭＬモデルと、サブ回路性能パラメータ値の前記セットとに基づいて、前記第２のサブ回路の第３の電気構成要素及び第４の電気構成要素に関連するサブ回路物理パラメータの第２のセットを判定することと、
サブ回路物理パラメータの前記第２のセットのサブ回路物理パラメータを、前記第２のサブ回路の前記第３の電気構成要素及び前記第４の電気構成要素に関連付けることと、
をさせるための命令を含む、電子デバイス。
【請求項19】
請求項１８に記載の電子デバイスであって、前記第３の電気構成要素及び前記第４の電気構成要素が、それぞれ、前記第１の電気構成要素及び前記第２の電気構成要素に対応する、電子デバイス。
【請求項20】
請求項１８に記載の電子デバイスであって、前記第１のＭＬモデル及び前記第２のＭＬモデルがニューラルネットワークを含む、電子デバイス。
【請求項21】
請求項１８に記載の電子デバイスであって、サブ回路性能パラメータの前記セットのサブ回路性能パラメータが、前記識別された第１のサブ回路のタイプに基づいて判定される、電子デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
アナログ回路は、たいてい、現実世界の信号を感知し、それらと相互作用し、及び／又は、それらを制御するために用いられる。現実世界の信号又は情報は、連続的な量であるため、アナログである。例えば、温度は離散的な整数値だけではなく、無限の範囲にわたって変化する（例えば、無限の値を有する）。これに対し、デジタル回路は、アナログ信号又は情報を表すために用いられる離散値、１及び０で動作する。デジタル回路がアナログ信号又は情報を扱うのを助けるために、デジタル回路は、アナログ回路と相互作用するか又はアナログ回路を組み込むことができる。例えば、温度センサは、温度をサンプリングするための１つ又は複数のアナログ回路と、サンプリングされた温度をデジタル値に変換するための１つ又は複数のハイブリッド回路と、デジタル値を処理するための１つ又は複数のデジタル回路とを含み得る。同様に、デジタル回路がオーディオファイルを処理し得、ハイブリッド回路がデジタルからアナログへの変換を実施し得、アナログ回路がアナログ信号を増幅し得、スピーカーがオーディオファイルにおいて符号化された実際の音を出力し得る。本明細書で用いられるとき、アナログ回路は、アナログ回路、又は、アナログ部分とデジタル部分の両方を含み得るハイブリッド回路（例えば、ミックスドシグナル回路）のいずれかを指し得ることを理解されたい。
【0002】
集積回路が進歩するにつれて、半導体ダイの領域に適合され得る構成要素の数が急速に増加している。このサイズの縮小は、ダイシュリンクとしても知られており、コストを低減し、得られる集積回路チップの性能を改善するのに役立つ。ダイ縮小及び半導体スケーリング技術は、デジタル回路にとって比較的簡単であるが、アナログ回路のスケーリングははるかに困難である。例えば、アナログ回路は、デジタル回路と比較して、電圧ヘッドルーム、利得劣化、信号対雑音比調整などによって実質的により多くの影響を受け得る。差動対などのアナログ又はハイブリッドサブ回路における回路の幾何学的形状及び構成は、差動対の性能に影響を及ぼすことがあるだけでなく、回路全体の別の部分における電流ミラーなどの他のサブ回路の性能にも影響を及ぼすことがある。また、異なるプロセスノード又は半導体プロセス技術が、回路の幾何学的形状及び構成が性能にどのように影響を及ぼすかに影響し得る。回路全体の目的によっては、この性能差は許容できないことがある。異なるサイズのプロセスノード間のスケーリングはまた、各サブ回路、又は個別構成要素さえも、異なるスケールファクタを有し得るように、サブ回路に異なる影響を及ぼし得る。幾つかのアナログ回路は、プロセスノード間の設計をスケーリングしようとする際に、広範な手動の変更又は再設計を必要とし得る。
【発明の概要】
【0003】
本開示は、回路を設計するための技法に関する。より詳細には本開示の態様は下記を含む方法に関するが、これらは限定を意図してはいない。この方法は、第１のプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、この回路が第１のサブ回路を含み、第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む、データオブジェクトを受け取ることと、第１のトポロジを、第１のプロセス技術に関連する格納されたトポロジと比較することによって、データオブジェクト内の第１のサブ回路を識別することと、第１のサブ回路の第１の電気構成要素及び第２の電気構成要素に関連するサブ回路物理パラメータ値を識別することと、第１のサブ回路の第１の機械学習（ＭＬ）モデルと識別されたサブ回路物理パラメータとに基づいて、第１のサブ回路のためのサブ回路性能パラメータ値のセットを判定することと、サブ回路性能パラメータ値の判定されたセットに基づいて、識別された第１のサブ回路を第２のプロセス技術のための第２のサブ回路に変換することと、第２のサブ回路を出力することとを含む。
【0004】
本開示の別の態様は、１つ又は複数のプロセッサに、以下の行為をさせるために記憶された命令を含む非一時的プログラムストレージデバイスに関し、これらの行為は、第１のプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、この回路が第１のサブ回路を含み、第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む、データオブジェクトを受け取ることと、第１のトポロジを、第１のプロセス技術に関連する格納されたトポロジと比較することによって、データオブジェクト内の第１のサブ回路を識別することと、第１のサブ回路の第１の電気構成要素及び第２の電気構成要素に関連するサブ回路物理パラメータ値を識別することと、第１のサブ回路の第１の機械学習（ＭＬ）モデルと識別されたサブ回路物理パラメータとに基づいて、第１のサブ回路のためのサブ回路性能パラメータ値のセットを判定することと、サブ回路性能パラメータ値の判定されたセットに基づいて、識別された第１のサブ回路を第２のプロセス技術のための第２のサブ回路に変換することと、変換された第２のサブ回路を出力することとを含む。
【0005】
本開示の別の態様は、メモリと、メモリに動作可能に結合される１つ又は複数のプロセッサとを含む電子デバイスに関し、１つ又は複数のプロセッサは、命令を実行して、１つ又は複数のプロセッサに、以下の行為をさせるように構成され、これらの行為は、第１のプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、この回路が第１のサブ回路を含み、第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む、データオブジェクトを受け取ることと、第１のトポロジを、第１のプロセス技術に関連する格納されたトポロジと比較することによって、データオブジェクト内の第１のサブ回路を識別することと、第１のサブ回路の第１の電気構成要素及び第２の電気構成要素に関連するサブ回路物理パラメータ値を識別することと、第１のサブ回路の第１の機械学習（ＭＬ）モデルと識別されたサブ回路物理パラメータとに基づいて、第１のサブ回路のためのサブ回路性能パラメータ値のセットを判定することと、サブ回路性能パラメータ値の判定されたセットに基づいて、識別された第１のサブ回路を第２のプロセス技術のための第２のサブ回路に変換することと、変換された第２のサブ回路を出力することを含む。
【0006】
本開示の別の態様は、或る方法に関し、この方法は、或る回路を表すデータオブジェクトを受け取ることとであって、この回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含むサブ回路を含む、データオブジェクトを受け取ることと、格納されたトポロジのセットを受け取ることと、第１の電気構成要素、第２の電気構成要素、及び、第１の電気構成要素と第２の電気構成要素との間の接続を識別することと、第１の電気構成要素の接続に基づいて、第１の電気構成要素と第２の電気構成要素との間の結合を判定することと、識別された第１の電気構成要素、識別された第２の電気構成要素、第１の電気構成要素と第２の電気構成要素との間の判定された結合、及び、格納されたトポロジのセットのトポロジに基づいて、第１のトポロジを判定することと、識別された第１のトポロジを出力することとを含む。
【0007】
本開示の別の態様は、非一時的プログラムストレージデバイスに関し、非一時的プログラムストレージデバイスは、１つ又は複数のプロセッサに、以下の行為をさせるように格納された命令を含み、これらの行為は、サブ回路を含む或る回路を表すデータオブジェクトを受け取ることであって、サブ回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む、データオブジェクトを受け取ることと、格納されたトポロジのセットを受け取ることと、第１の電気構成要素及び第２の電気構成要素との接続に基づいて、第１の電気構成要素、第２の電気構成要素、及び第１の電気構成要素及び第２の電気構成要素の接続を識別することと、第１の電気構成要素と第２の電気構成要素との接続を判定することと、識別された第１の電気構成要素、識別された第２の電気構成要素、判定された第１の電気構成要素と第２の電気構成要素との接続、並びに、格納されたトポロジのセット間の比較に基づいて第１のトポロジを判定することと、識別された第１のトポロジを出力することである。
【0008】
本開示の別の態様は、電子デバイスに関連し、電子デバイスは、メモリと、メモリに動作可能に結合される１つ又は複数のプロセッサとを含み、１つ又は複数のプロセッサは、１つ又は複数のプロセッサに、以下の行為をさせる命令を実行するように構成される。これらの行為は、サブ回路を含む或る回路を表すデータオブジェクトを受け取ることであって、サブ回路が、第１のトポロジに配置される第１の電気構成要素と第２の電気構成要素とを含む、データオブジェクトを受け取ることと、格納されたトポロジのセットを受け取ることと、第１の電気構成要素、第２の電気構成要素、並びに、第１の電気構成要素及び第２の電気構成要素の接続を識別することと、第１の電気構成要素の電気構成要素の接続に基づいて、第１の電気構成要素と第２の電気構成要素との間の結合を判定することと、識別された第１の電気構成要素、識別された第２の電気構成要素、第１の電気構成要素と第２の電気構成要素との間の判定された結合、及び、格納されたトポロジのセットのトポロジ間の比較に基づいて、第１のトポロジを判定し、識別された第１のトポロジを出力する。
【0009】
本開示の別の態様は、或る方法に関し、この方法は、或るプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、この回路が第１のサブ回路を含み、第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む、データオブジェクトを受け取ることと、第１のトポロジを、第１のプロセス技術に関連する格納されたトポロジと比較することによって、回路内の第１のサブ回路を識別することと、第１のサブ回路の第１の電気構成要素と第２の電気構成要素に関連する物理パラメータ値の第１のセットを識別することと、第１のサブ回路の第１の機械学習（ＭＬ）モデルと物理パラメータ値の識別されたセットとに基づいて、第１のサブ回路のための性能パラメータ値のセットを判定することと、性能パラメータ値の判定されたセットに基づいて、識別された第１のサブ回路を、そのプロセス技術のための第２のサブ回路に変換することとであって、第２のサブ回路が、第２のトポロジに配置される第３の電気構成要素と第４の電気構成要素を有する、第２のサブ回路に変換することと、第２のサブ回路を出力することとを含む。
【0010】
本開示の別の態様は、１つ又は複数のプロセッサに、以下の行為をさせる命令を含む非一時的プログラムストレージデバイスに関し、これらの行為は、或るプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、この回路が第１のサブ回路を含み、第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素と第２の電気構成要素とを含む、データオブジェクトを受け取ることと、第１の電気構成要素及び第２の電気構成要素の接続に基づいて第１のサブ回路のタイプを識別することと、第１のトポロジを、第１のプロセス技術に関連する格納されたトポロジと比較することによって回路内の第１のサブ回路を識別することと、第１のサブ回路の第１の電気構成要素及び第２の電気構成要素に関連する物理パラメータ値の第１のセットを識別することと、第１のサブ回路の第１の機械学習（ＭＬ）モデルと物理パラメータ値の識別されたセットとに基づいて第１のサブ回路の性能パラメータ値のセットを判定することと、性能パラメータ値の判定されたセットに基づいて、識別された第１のサブ回路をそのプロセス技術のための第２のサブ回路に変換することであって、第２のサブ回路が、第２のトポロジに配置される第３の電気構成要素及び第４の電気構成要素を有する、第２のサブ回路に変換することと、第２のサブ回路を出力することである。
【0011】
本開示の別の態様は、電子デバイスに関し、電子デバイスは、メモリと、メモリに動作可能に結合される１つ又は複数のプロセッサとを含む。１つ又は複数のプロセッサは、１つ又は複数のプロセッサに以下の行為を実行させるように構成される。これらの行為は、或るプロセス技術のための回路を表すデータオブジェクトを受け取ることであって、この回路が、第１のサブ回路を含み、第１のサブ回路が、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む、データオブジェクトを受け取ることと、第１の電気構成要素及び第２の電気構成要素の接続に基づいて第１のサブ回路のタイプを識別することと、第１のトポロジを、第１のプロセス技術に関連する格納されたトポロジと比較することによって回路内の第１のサブ回路を識別することと、第１のサブ回路の第１の電気構成要素及び第２の電気構成要素に関連する物理パラメータ値の第１のセットを識別することと、第１のサブ回路の第１の機械学習（ＭＬ）モデルと物理パラメータ値の識別されたセットとに基づいて、第１のサブ回路のための性能パラメータ値のセットを判定することと、性能パラメータ値の判定されたセットに基づいて、識別された第１のサブ回路をそのプロセス技術のための第２のサブ回路に変換することであって、第２のサブ回路が、第２のトポロジに配置される第３の電気構成要素及び第４の電気構成要素を有する、第２のサブ回路に変換することと、第２のサブ回路を出力することである。
【0012】
本開示の別の態様は、或る方法に関し、この方法は、サブ回路タイプの表示とサブ回路性能パラメータ値のセットとを受け取ることと、サブ回路タイプとサブ回路性能パラメータ値のセットとに基づいてサブ回路トポロジを判定することと、サブ回路トポロジの第１の機械学習（ＭＬ）モデルとサブ回路性能パラメータ値のセットとに基づいて、サブ回路物理パラメータ値のセットを判定することと、判定されたサブ回路物理パラメータ値のセットと判定されたサブ回路トポロジとに基づいて、サブ回路を表すデータオブジェクトを生成することと、データオブジェクトを出力することとを含む。
【0013】
本開示の別の態様は、非一時的プログラムストレージデバイスに関し、非一時的プログラムストレージデバイスは、１つ又は複数のプロセッサに、以下の行為をさせる命令を含み、これらの行為は、サブ回路タイプの表示とサブ回路性能パラメータ値のセットとを受け取ることと、サブ回路タイプとサブ回路性能パラメータ値のセットとに基づいてサブ回路トポロジを判定することと、サブ回路トポロジの第１の機械学習（ＭＬ）モデルとサブ回路性能パラメータ値のセットとに基づいてサブ回路物理パラメータ値のセットを判定することと、サブ回路物理パラメータ値の判定されたセットと判定されたサブ回路トポロジとに基づいて、サブ回路を表すデータオブジェクトを生成することと、データオブジェクトを出力すること、である。
【0014】
本開示の別の態様は、メモリと、メモリに動作可能に結合される１つ又は複数のプロセッサとを含む電子デバイスに関し、１つ又は複数のプロセッサは、１つ又は複数のプロセッサに、以下の行為をさせる命令を実行するように構成され、これらの行為は、サブ回路タイプの表示とサブ回路性能パラメータ値のセットとを受け取ることと、サブ回路タイプとサブ回路性能パラメータ値のセットとに基づいてサブ回路トポロジを判定することと、サブ回路トポロジの第１の機械学習（ＭＬ）モデルとサブ回路性能パラメータ値のセットとに基づいてサブ回路物理パラメータ値のセットを判定することと、サブ回路物理パラメータ値の判定されたセットと判定されたサブ回路トポロジとに基づいてサブ回路を表すデータオブジェクトを生成することと、データオブジェクトを出力すること、である。
【0015】
本開示の別の態様は、或る方法を含み、この方法は、サブ回路の電気構成要素のためのサブ回路物理パラメータの第１のセットと、第１のプロセス技術の表示とを受け取ることと、構造サブ回路の電気構成要素のためのサブ回路物理パラメータの第１のバリエーションを判定することであって、第１のバリエーションが、サブ回路物理パラメータの第１のセットのサブ回路物理パラメータから変化する少なくとも１つのサブ回路物理パラメータを含む、判定することと、第１のバリエーションに関連するサブ回路性能パラメータ値の第１のセットを生成するために、第１のプロセス技術におけるサブ回路物理パラメータの第１のバリエーションをシミュレートすることと、バリエーションのセットに基づいて構造サブ回路の機械学習（ＭＬ）モデルをトレーニングすることであって、バリエーションのセットが、第１のプロセス技術のための、第１のバリエーションと第１のバリエーションに関連するサブ回路物理パラメータ値のセットとを含む、トレーニングすることと、トレーニングされたＭＬモデルを格納することとを含む。
【0016】
本開示の別の態様は、１つ又は複数のプロセッサに、以下の行為をさせるための命令を含む非一時的プログラムストレージデバイスに関し、これらの行為は、サブ回路の電気構成要素のためのサブ回路物理パラメータの第１のセットと、第１のプロセス技術の表示とを受け取ることと、構造サブ回路の電気構成要素のためのサブ回路物理パラメータの第１のバリエーションを判定することであって、第１のバリエーションが、サブ回路物理パラメータの第１のセットのサブ回路物理パラメータから変化する少なくとも１つのサブ回路物理パラメータを含む、判定することと、第１のバリエーションに関連するサブ回路性能パラメータ値の第１のセットを生成するため、第１のプロセス技術におけるサブ回路物理パラメータの第１のバリエーションをシミュレートすることと、バリエーションのセットに基づいて構造サブ回路の機械学習（ＭＬ）モデルをトレーニングすることであって、バリエーションのセットが、第１のプロセス技術のための、第１のバリエーションと、第１のバリエーションに関連するサブ回路物理パラメータのセットとを含む、トレーニングすることと、トレーニングされたＭＬモデルを格納することである。
【0017】
本開示の別の態様は、メモリと、メモリに動作可能に結合される１つ又は複数のプロセッサとを含む電子デバイスに関し、１つ又は複数のプロセッサは、１つ又は複数のプロセッサに、以下の行為をさせるための命令を実行するように構成される。これらの行為は、サブ回路の電気構成要素のためのサブ回路物理パラメータの第１のセットと、第１のプロセス技術の表示とを受け取ることと、構造サブ回路の電気構成要素のためのサブ回路物理パラメータの第１のバリエーションを判定することであって、第１のバリエーションが、サブ回路物理パラメータの第１のセットのサブ回路物理パラメータから変化する少なくとも１つのサブ回路物理パラメータを含む、判定することと、第１のバリエーションに関連するサブ回路性能パラメータ値の第１のセットを生成するため、第１のプロセス技術におけるサブ回路物理パラメータの第１のバリエーションをシミュレートすることと、バリエーションのセットに基づいて構造サブ回路の機械学習（ＭＬ）モデルをトレーニングすることであって、バリエーションのセットが、第１のプロセス技術のための、第１のバリエーションと、第１のバリエーションに関連するサブ回路物理パラメータのセットとを含む、トレーニングすることと、トレーニングされたＭＬモデルを格納することである。
【0018】
本開示の別の態様は、或る方法に関し、この方法は、サブ回路に関連するパラメータの初期セットを受け取ることと、相互作用されたパラメータのセットを生成するため、パラメータの初期セットの第１のパラメータをパラメータの初期セットの他のパラメータと相互作用させることと、パラメータの候補セットを生成するため、相互作用されたパラメータをパラメータの初期セットに付加することと、パラメータの候補セットのパラメータについての予測値を判定するため、予期されるパラメータ値のセットに対するパラメータの候補セットのパラメータに対して線形回帰を実施することと、予測値と所定の予測閾値との間の比較に基づいてパラメータの候補セットのパラメータを除去することと、線形回帰に基づいてパラメータの候補セットの精度を判定することと、パラメータの候補セットの精度を所定の精度レベルと比較することと、パラメータの候補セットの精度が所定の精度レベルに達した場合、パラメータの候補セットを出力することと、パラメータの候補セットの精度が所定の精度レベルに達しなかった場合、パラメータの第２の候補セットの精度が所定の精度に達するまで、又は、パラメータの初期セットの各パラメータがパラメータの候補セットの他のパラメータと所定の回数相互作用されるまで、パラメータの初期セットの第２のパラメータをパラメータの候補セットの他のパラメータと相互作用させる工程と、相互作用されたパラメータをパラメータの候補セットに付加する工程と、線形回帰を実施する工程と、パラメータを除去する工程と、精度を判定する工程と、精度を比較する工程とを繰り返すことと、パラメータの候補セットを出力することとを含む。
【0019】
本開示の別の態様は、非一時的プログラムストレージデバイスに関し、非一時的プログラムストレージデバイスは、１つ又は複数のプロセッサに、以下の行為をさせるために非一時的プログラムストレージデバイスに格納された命令を含み、これらの行為は、サブ回路に関連付けられたパラメータの初期セットを受け取ることと、相互作用されたパラメータのセットを生成するため、パラメータの初期セットの第１のパラメータをパラメータの初期セットの他のパラメータと相互作用させることと、パラメータの候補セットを生成するため、相互作用されたパラメータのセットをパラメータの初期セットに付加することと、パラメータの候補セットのパラメータについて予測値を判定するため、予期されるパラメータ値のセットに対するパラメータの候補セットのパラメータに対して線形回帰を実施することと、予測値と所定の予測閾値との間の比較に基づいてパラメータの候補セットのパラメータを除去することと、線形回帰に基づいてパラメータの候補セットの精度を判定することと、パラメータの候補セットの精度を所定の精度レベルと比較することであって、パラメータの候補セットの精度が所定の精度レベルに達した場合はパラメータの候補セットを出力することと、パラメータの候補セットの精度が所定の精度レベルに達しない場合は、パラメータの初期セットの第２のパラメータをパラメータの候補セットの他のパラメータと相互作用する工程と、相互作用されたパラメータをパラメータの候補セットに付加する工程と、線形回帰を実施する工程と、パラメータを除去する工程と、精度を判定する工程と、精度を比較する工程とを、パラメータの第２の候補セットの精度が所定の精度に達するまで、又はパラメータの初期セットの各パラメータが候補セットの他のパラメータと所定の回数相互作用されるまで、反復することと、パラメータの候補セットを出力することである。
【0020】
本開示の別の態様は、電子デバイスに関し、電子デバイスは、メモリと、メモリに動作可能に結合される１つ又は複数のプロセッサとを含み、１つ又は複数のプロセッサは、１つ又は複数のプロセッサに、以下の行為をさせる命令を実行するように構成され、これらの行為は、サブ回路に関連する、パラメータの初期セットを受け取ることと、相互作用されたパラメータのセットを生成するため、パラメータの初期セットの第１のパラメータをパラメータの初期セットの他のパラメータと相互作用させることと、パラメータの候補セットを生成するため、相互作用されたパラメータをパラメータの初期セットに付加することと、パラメータの候補セットのパラメータについての予測値を判定するため、予期されるパラメータ値のセットに対するパラメータの候補セットのパラメータに対して線形回帰を実施することと、予測値と所定の予測閾値との間の比較に基づいてパラメータの候補セットのパラメータを除去することと、線形回帰に基づいてパラメータの候補セットの精度を判定することと、パラメータの候補セットの精度を所定の精度レベルと比較することと、パラメータの候補セットの精度が所定の精度レベルに達した場合はパラメータの候補セットを出力することと、パラメータの候補セットの精度が所定の精度レベルに達しなかった場合、パラメータの第２の候補セットの精度が所定の精度に達するまで、又は、パラメータの初期セットの各パラメータがパラメータの候補セットの他のパラメータと所定の回数相互作用されるまで、パラメータの初期セットの第２のパラメータをパラメータの候補セットの他のパラメータと相互作用させる工程と、相互作用されたパラメータをパラメータの候補セットに付加する工程と、線形回帰を実施する工程と、パラメータを除去する工程と、精度を判定する工程と、精度を比較する工程とを繰り返すことと、パラメータの候補セットを出力することである。
【0021】
種々の例の詳細な説明のため、ここで添付の図面を参照する。
【図面の簡単な説明】
【0022】
【図1】本開示の態様に従った回路設計進化の例を図示する。
【0023】
【図2】本開示の態様に従ったアナログ回路のブロック図である。
【0024】
【0025】
【図4】本開示の態様に従ったサブ回路を図示する回路図である。
【0026】
【図5】本開示の態様に従った、自動化されたアナログ及びミックスドシグナル回路設計及び検証のための技法の例示の実施例のブロック図である。
【0027】
【図6】本開示の態様に従った、自動化されたアナログ及びミックスドシグナル回路設計及び検証のための技法の例示の実施例のブロック図である。
【0028】
【図7A】本開示の態様に従った、所与のプロセス技術のための入力段又は利得段の既知のトポロジの例示のセットを図示する。
【図7B】本開示の態様に従った、所与のプロセス技術のための入力段又は利得段の既知のトポロジの例示のセットを図示する。
【0029】
【図8】本開示の態様に従った、元のアナログ回路から新しいアナログ回路を設計するための技法の概要を図示するシステム図である。
【0030】
【図9】本開示の態様に従った、或るサブ回路のための性能パラメータのセットを図示する図である。
【0031】
【図10】本開示の態様に従った、例示のニューラルネットワークＭＬモデルを図示する。
【0032】
【図11】本開示の態様に従った、閾値の段階的な選択のための一連のＭＬモデルパラメータを図示する。
【0033】
【図12】本開示の態様に従った、回路を設計するための技法の概要を図示するフローチャートである。
【0034】
【図13】本開示の態様に従った、回路を設計するための技法を図示するフローチャートである。
【0035】
【図14】本開示の態様に従った、回路を設計するための技法を図示するフローチャートである。
【0036】
【図15】本開示の態様に従った、回路を設計するための技法を図示するフローチャートである。
【0037】
【図16】本開示の態様に従った、回路を設計するための技法を図示するフローチャートである。
【0038】
【0039】
【図18】本開示の態様に従ったコンピューティングデバイスの実施例のブロック図である。
【発明を実施するための形態】
【0040】
本発明の特定の実施例について、添付の図を参照して以下に詳細に説明する。以下の本発明の実施例の詳細な説明において、本発明のより完全な理解を提供するために多数の具体的な詳細が記載される。しかしながら、これらの具体的な詳細なしに本発明が実施され得ることは当業者に明らかであろう。他の事例において、本記載を不必要に複雑にすることを避けるため、周知の特徴については詳細に記載してはいない。
【0041】
デジタル回路が我々の生活においてますます一般的になってくるにつれて、これらのデジタル回路と現実のアナログ世界との間のインタフェースがますます普及している。半導体を製造するための改善された製造プロセス技術が開発されるにつれて、デジタル回路のサイズは着実に縮小し、デジタル回路が新しくより小さいプロセス技術ノードを利用することが可能になっている。概して、プロセス技術ノードとは、特定の半導体製造プロセス技術のトランジスタゲート長のサイズを指す。しかしながら、アナログ回路は、比較的単純なサイズ縮小ではなく、異なる半導体製造プロセス技術及び／又はプロセス技術ノード（以下、プロセス技術と称する）間で広範な再設計を必要とすることが多いため、アナログ回路が縮小するペースは遅れがちである。また、回路は機能性を高めるために改変され得る。例えば、回路は、電力要件の低減を助けるために回路の動作電圧を調整するように改変されてもよく、又は、回路は、回路の動作範囲を拡張するように改変されてもよい。特定のプロセス技術に関して、アナログ回路の各電気構成要素の態様、及び、電気構成要素が製造プロセスの特性とどのように相互作用し得るかは、非線形であり予測するのが困難な方式で回路全体の性能に影響を及ぼし得る。このため、単に、或るプロセス技術から別のプロセス技術への回路のサイズ変更又は複製が困難となる。同様に、これらの相互作用は、回路の機能性の改変を実装することを困難にする。
【0042】
デジタル回路及びアナログ回路がより一般的になってきているので、半導体を製造するための製造プロセス技術は進化してきている。図１は、本開示の態様に従った、回路設計進化の例１００を図示する。この例１００では、回路１０２（個別では、１０２Ａ、１０２Ｂ、１０２Ｃ、集合的には１０２）が、バンドギャップ１０４（個別では、１０４Ａ、１０４Ｂ、１０４Ｃ、集合的には１０４）、演算増幅器１０６（個別では、１０６Ａ、１０６Ｂ、１０６Ｃ、集合的には１０６）、ドライバ１０８（個別に、１０８Ａ、１０８Ｂ、１０８Ｃ、集合的には１０８）などの３つのサブ回路ブロックを含む。この例では、回路１０２Ａは、現在、第１のプロセス技術１１０で実装され得る。回路１０２は、動作電圧などの同じ全体的な動作仕様を維持しながら、第１のプロセス技術１１０から第２のプロセス技術１１２に変換され得る。例えば、このケースでは、回路１０２は、３．３Ｖの動作電圧を維持しながら、第１のプロセス技術１１０から第２のプロセス技術１１２に変換され得る。
【0043】
また、場合によっては、回路１０２は、例えば機能性を高めるために、再設計され得る。この例では、回路１０２Ｂを回路１０２Ｃとして再設計して、ここでは第２のプロセス技術１１４である、同じプロセス技術を用いつつ、動作電圧を減少させるようにされ得る。場合によっては、回路１０２の再設計は、例えば、演算増幅器１０６Ｃやバンドギャップ１０４Ｃといった特定のサブ回路ブロックの電気デバイスの、更新された設計仕様を含み得る。他の場合において、例えば、回路レイアウトを調整するための再構築を、例えばドライバ１０８Ｃについて示すように、含めることができる。
【0044】
現在、回路設計を改変すること、又は回路設計を１つのプロセスから別のプロセス技術に変換することは、大部分が手動のプロセスである。例えば、回路設計者は、回路が満たすべき設計仕様のセットを有し得る。これらの設計仕様は回路の予期される性能に基づいてもよく、そのため、例えば、増幅器回路が、出力抵抗、歪み、インピーダンスなどのための設計仕様を有し得る。次いで、設計者は、元のプロセス技術における電子構成要素の物理パラメータを考慮に入れ、ターゲットプロセス技術における電子構成要素の物理パラメータを判定して、回路の各電子構成要素を変換し得る。この判定は、主に経験及び直観に基づく。電子構成要素がターゲットプロセス技術に変換された後、完成した回路は、設計仕様に対して、集積回路用シミュレーションプログラム（ＳＰＩＣＥ：Simulation Program with Integrated Circuit Emphasis）などの回路シミュレーションソフトウェア上でシミュレーションされ得る。変換された回路が設計仕様を満たさない場合、回路設計者は、例えば、特定の電子構成要素の物理パラメータを変更し、回路を再度シミュレートすることによって、回路を調整し得る。この調整もまた、主に経験及び直感に基づいており、概して反復プロセスである。本明細書で用いられるように、電気構成要素は、トランジスタ、抵抗器、コンデンサ、インダクタ、ダイオードなどの回路を構成する構成要素又はデバイスを指すことを理解されたい。
【0045】
アナログ回路を１つのプロセスから別のプロセスに移行させる労力、並びに新しい改善されたアナログ回路の開発を加速するのを助けるために、自動化されたアナログ及びミックスドシグナル回路設計及び検証の実装が望まれている。
【0046】
場合によっては、回路は、例えば回路設計又はシミュレーションプログラムによって、視覚的に提示され得るが、回路の基礎となる表現は、１つ又は複数のネットリストの形態であり得、又はハードウェア記述言語（ＨＤＬ）であり得る。ネットリスト又はＨＤＬは概して、回路の電気構成要素のリストであり、各電子構成要素が接続されるノードのリストである。場合によっては、属性、構造情報、物理パラメータ、又は他の情報もネットリストに含まれ得る。また、幾つかの実施例において、ネットリスト又はＨＤＬはデータオブジェクトに格納される。
【0047】
サブ回路
【0048】
図２は、本開示の態様に従った、アナログ回路のブロック図２００である。アナログ回路２０２は、複数の電気構成要素を含む任意のタイプのアナログ又はハイブリッドアナログ－デジタル回路である。殆どの実施例では、アナログ回路２０２が、アナログ回路２０２内の複数の電気構成要素のうちの１つ又は複数によってアナログ信号を処理、生成、送信、又は受信する。アナログ回路２０２は、より大きい回路（例えば、集積回路）の一部であってもよく、又はアナログ回路２０２は、回路全体（例えば、集積回路）であってもよい。典型的には、アナログ回路２０２は、１つ又は複数の回路ブロック２０４からなる。たいてい、回路は、回路の特定の部分が特定のタスクを実施するように設計される。例えば、回路２０２が、特定の機能を実施する部分又は回路ブロック２０４に分割され得る。回路ブロック２０４は、任意のタイプの知的財産（「ＩＰ」）ブロック、ＩＰコア、機能ブロック、又は構成要素の集合であり得る。幾つかの実施例において、回路ブロック２０４は回路２０２である。また、回路ブロック２０４は、アナログ集積回路２０２に１つ又は複数の機能を提供し得る。幾つかの実施例において、回路ブロック２０４はアナログ集積回路２０２である。これらの回路ブロック２０４は、例えば、ソフトウェア機能に類似する方式でネットリストに記載され、例えば、回路のより大きな部分を記述する別のネットリスト又は回路ブロックによって参照され得る。場合によっては、回路ブロック２０４が他の回路ブロックを含み得る。
【0049】
アナログ回路２０２は、１つ又は複数のサブ回路を含み得、回路ブロック２０４も、１つ又は複数のサブ回路を含み得る。幾つかの実施例において、サブ回路は、回路ブロック２０４及び／又はアナログ回路２０２と同じであってもよい。他の実施例において、回路ブロック２０４は、回路ブロック２０４の１つ又は複数のサブ回路のサブセットを含み得る。サブ回路は、回路全体（例えば、回路のサブセット）よりも小さい回路の一部を指す。代替の実施例では、サブ回路が回路全体を指してもよい。
【0050】
サブ回路は、アナログ回路２０２内の複数の電気構成要素のうちの１つ又は複数を含み得る。サブ回路はサブ回路タイプに分類され得る。サブ回路タイプの非網羅的なリストには、電流ミラー、電流分割器、電流源、電流基準、ドライバ回路、レベルシフト段、利得段、演算増幅器、電流ミラー演算増幅器、反転又は非反転増幅器、フィルタ（例えば、バンドパスフィルタ、ローパスフィルタ、又はハイパスフィルタ）、ＲＣ回路、抵抗器ラダー、電圧ラダー、電力増幅器、クロック源、アナログデジタル変換器（「ＡＤＣ」）、デジタルアナログ変換器（「ＤＡＣ」）、電圧フォロワ、電圧レギュレータ、ダーリントントランジスタ又はペア、ブースト回路（例えば、昇圧回路）、バック回路（例えば、降圧回路）、ミキサ、変調器、インバータ、信号調整器、積分器、微分器、入力段、出力段、又はアナログ回路で用いられる任意の他の識別可能なサブ回路タイプが含まれ得るが、これらに限定されない。
【0051】
図３Ａ及び図３Ｂは、本開示の態様に従った、例示の回路ブロック３００の回路図である。図３Ａ及び図３Ｂに示すように、回路ブロック３００は、サブ回路３０２に更に分割され得る。この例では、回路ブロック３００は、信号を増幅する機能を実施する。サブ回路３０２は、基準電圧の供給、電流の複製、信号のフィルタリングなどの目的を達成するように意図された回路ブロック３００の部分である。サブ回路３０２は、そういった目的を達成するために共に動作するように構成された電気構成要素のセットを含み、電気構成要素のセットは、回路ブロックの１つ又は多数の出力パラメータに影響を及ぼし得る。サブ回路は、たいてい、回路ブロック全体の構成要素として機能し、多くの回路ブロックにわたって共通の機能を実施し得る。場合によっては、サブ回路が、機能によって、タイプ又はカテゴリに分類され得る。回路ブロックのサブ回路を分類することは、サブ回路レベルでの変換及び／又は生成のために回路ブロックを分析することを助け、回路ブロックをより容易に分析される構成要素に分解することを助ける。サブ回路タイプの例は、電流ミラー３０４、入力段３０６、出力段３０８、受動部品３１０、電圧ラダー、抵抗器ラダーなどを含む。場合によっては、回路ブロックのために雑多ブロック３１２も識別され得る。これらの雑多ブロック３１２は、例えば、ネストされた回路ブロック３１４や、他の識別されたサブ回路とともに含まれていないこともある単一の電気構成要素３１６や、更なる分析を必要とすることがある識別されていないサブ回路などを含み得る。
【0052】
図４は、本開示の態様に従った、サブ回路４００を図示する回路図である。この例では、サブ回路４００は、或るタイプの電流ミラーであり、第１のトランジスタ４０２及び第２のトランジスタ４０２の、２つの電気構成要素を含む。各電気構成要素は幾つかの物理パラメータを有し、物理パラメータは、チャネル幅（Ｗ）及びチャネル長（Ｌ）、入力及び出力電流、インピーダンス、動作領域（例えば、条件）、ｎ型／ｐ型など、電気構成要素についての測定可能な物理的特性を記述する。サブ回路物理パラメータは、サブ回路の電気構成要素の物理パラメータを指し得、サブ回路物理パラメータはまた、動作情報（例えば、動作ポイント、バイアスポイント、静止ポイント、Ｑポイントなど）を含み得る。動作ポイントは、電気構成要素が動作するための電気構成要素の端子における電流又は電圧を表す。各電気構成要素は特定の役割を果たすことができ、例えば、第１のトランジスタ４０４を介して流れる電流（ＩＲＥＦ）は、トランジスタ４０２及び４０４のサイズの比（Ｎ）の関数として、第２のトランジスタ４０２を介してミラーリングされ、第１のトランジスタ４０４は電流／電圧変換器として働くことができ、一方、第２のトランジスタ４０２は電圧／電流変換器として働くことができる。サブ回路の電気構成要素とそれらの関連する物理パラメータとに基づいて、サブ回路全体は、様々なサブ回路性能パラメータに関連付けられ得る。様々なサブ回路性能パラメータを判定することができるが、全てのサブ回路性能パラメータが所与のサブ回路タイプにとって重要であるとは限らない。
【0053】
サブ回路は、複数のサブ回路パラメータを有し得る。サブ回路パラメータは、サブ回路のサブ回路物理パラメータ、サブ回路のサブ回路動作パラメータ、サブ回路のサブ回路性能パラメータ、又は、サブ回路の物理パラメータ、動作パラメータ、及び性能パラメータの組み合わせを含み得る。特定のサブ回路が様々な方式でどのように動作するかを記述し得る様々なサブ回路パラメータが存在し得る。電気構成要素の物理パラメータ、及びサブ回路の電気構成要素がどのように接続されるかは、サブ回路パラメータに影響を及ぼす要因であるが、これらの要因とサブ回路パラメータとの間の関係は、非線形であることが多く、プロセス技術に応じて変化する。サブ回路パラメータは、ＳＰＩＣＥシミュレーションなどの回路シミュレーションソフトウェアを用いて、特定のサブ回路について判定され得る。例えば、サブ回路の動作情報は、回路シミュレーションソフトウェアを用いて判定され得る。動作情報は、回路に対する外部の影響、例えば、供給電流の特性を考慮し、サブ回路及び／又は回路の電気デバイスの状態（例えば、バイアス電流）を判定する。場合によっては、回路シミュレーションソフトウェアを用いて動作情報を判定することは、回路シミュレーションソフトウェアを用いてサブ回路のサブ回路性能パラメータを判定することと比較して、比較的迅速に実施され得る。
【0054】
サブ回路パラメータのうち、サブ回路性能パラメータのセットは、サブ回路の電気構成要素の物理パラメータに関する特定のサブ回路の性能を記述することにより一層関連するものとして識別され得る。サブ回路性能パラメータのこのセットは、特定のサブ回路の機能に基づいて、より関連性があると判定され得る。場合によっては、特定のタイプのサブ回路について含まれるサブ回路性能パラメータのセットのサブ回路性能パラメータが事前判定され得る。場合によっては、特定のタイプのサブ回路のためのサブ回路性能パラメータのセットについてのこの事前判定は、どのサブ回路性能パラメータがサブ回路のタイプに対してより一層関連するかに関する専門家の知識及び／又は経験に基づいて行われ得る。
【0055】
場合によっては、サブ回路タイプのためのサブ回路性能パラメータは、アルゴリズム的に事前判定され得る。例えば、問題のサブ回路タイプを含む回路が、第１のプロセス技術から第２のプロセス技術に首尾よく変換された場合、サブ回路タイプは、第１のプロセス技術において設計され、第２のプロセス技術において設計されたように再度モデル化されるように、回路シミュレーションソフトウェアなどにおいて、モデル化され得る。様々なサブ回路性能パラメータが、両方のモデルについて判定され、次いで、変換後にどの性能パラメータが最も厳密に維持されるかを判定するために比較され得る。このプロセスは、サブ回路タイプの複数の例を用いて、同じ又は異なる回路において、並びにサブ回路タイプの異なるトポロジを用いて繰り返されて、代表的なサンプルを取得し、サブ回路タイプを変換するために最も関連する性能パラメータのセットを判定することができる。
【0056】
サブ回路性能パラメータのセットに含まれるサブ回路性能パラメータは、異なるタイプのサブ回路によって果たされる目的が異なるので、異なるタイプのサブ回路について異なり得る。一例として、電流ミラーのためのサブ回路性能パラメータのセットが、電流整合、出力インピーダンス、動作領域、並びに、トランジスタの幅及び長さを含み得る。サブ回路性能パラメータのこのセットに含まれるサブ回路性能パラメータは、入力状態サブ回路タイプに関連するサブ回路性能パラメータの別のセットに含まれるサブ回路性能パラメータとは異なり得る。場合によっては、サブ回路性能パラメータのセットが特定のサブ回路タイプについて定義されていない場合、サブ回路性能パラメータの代わりに電気構成要素の性能パラメータが用いられ得る。
【0057】
図５は、本開示の態様に従った、自動化されたアナログ及びミックスドシグナル回路設計及び検証のための技法の例示の実施例のブロック図５００である。ブロック図５００に示される例示の実施例は、第１のプロセス技術から第２のプロセス技術に回路設計を変換するための例示の技法の概要を提供し、その態様は以下でより詳しく論じられる。アナログ回路は、１つ又は複数の回路ブロックに分割され得る。これらの回路ブロックは、しばしば、特定の機能を実施するように設計され、１つ又は複数のサブ回路を含む。これらのサブ回路は、共に動作するように構成された１つ又は複数の電気構成要素を含み、１セットの既知のサブ回路を識別することができる。これらの既知のサブ回路は、或るプロセス技術のために或る回路において使用可能であるために十分にロバストであることが知られている電気構成要素（例えば、トポロジ）の幾つかの配置であり得る。サブ回路の各構成要素は、特定の範囲の物理パラメータに関連付けられ得る。サブ回路物理パラメータのセットが識別され得、各セットは、電気構成要素のための物理パラメータの異なる組合せを有する。これらの既知のサブ回路は、例えば、回路シミュレータと共に用いるためのネットリストとして、サブ回路物理パラメータの各セットについてモデル化することができる。このモデル化はネットリストに基づき得、ネットリストは、概して、回路の電気構成要素のリストであり、各電子構成要素が接続されるノードのリストである。ブロック５０２において、ＳＰＩＣＥなどの回路シミュレーションソフトウェアを用いて、これらの既知のサブ回路のモデルをシミュレートすることができる。サブ回路物理パラメータの各セットは、第１のプロセス技術のためのサブ回路物理パラメータの所与のセットに関連する或るサブ回路性能パラメータを識別するためにシミュレートされ得る。ブロック５０４において、既知のサブ回路（又は特定の実施例によってサポートされるサブ回路）の各サブ回路のためのＭＬモデルがトレーニングされ得、或るプロセス技術のためのトレーニングされたＭＬモデルのセットを作成することができる。この実施例では、ＭＬモデルライブラリ５０６内のこれらのトレーニングされたＭＬモデルは、入力として、第１のプロセス技術のためのサブ回路の電子構成要素のためのサブ回路物理パラメータのセットを受け取り得、出力として、第１のプロセス技術のためのサブ回路性能パラメータのセットを予測し得る。これらのトレーニングされたＭＬモデルは、ＭＬモデルライブラリ５０６に格納され得る。場合によっては、ＭＬモデルライブラリ５０６は、或るプロセス技術のために一度作成され、必要に応じて再利用され得る。
【0058】
同様に、第２のプロセス技術について、トレーニングされたＭＬモデルのセットが、入力として、サブ回路性能パラメータのセットを受け取り、サブ回路の電子構成要素のためのサブ回路物理パラメータのセットを予測するように構成され得る。上述のように、サブ回路の各構成要素は、特定の範囲の物理パラメータに関連付けられ得、サブ回路物理パラメータのセットが識別され得、各セットは、電気構成要素のための物理パラメータの異なる組合せを有する。既知のサブ回路のセットは、サブ回路物理パラメータの各セットについて、例えばネットリストとしてモデル化され得る。サブ回路物理パラメータの各セットは、ブロック５０８において、第２のプロセス技術のためのサブ回路物理パラメータの所与のセットに関連する或るサブ回路性能パラメータを識別するためにシミュレートされ得る。ブロック５１０において、既知のサブ回路（又は特定の実施例によってサポートされるサブ回路）の各サブ回路のためのＭＬモデルが、第２のプロセス技術のためのトレーニングされたＭＬモデルのセットを作成するようにトレーニングされ得る。この実施例では、ＭＬモデルライブラリ５１２内のこれらのトレーニングされたＭＬモデルは、入力として、第２のプロセス技術のためのサブ回路性能パラメータのセットを受け取り得、出力として、第２のプロセス技術のためのサブ回路の電子構成要素のためのサブ回路物理パラメータを予測し得る。このトレーニングされたＭＬモデルのセットは、ＭＬモデルライブラリに格納され得る。
【0059】
そのため、この例は２セットのＭＬモデルを含む。ＭＬモデルの第１のセットは、第１のプロセス技術のためのサブ回路物理パラメータを取得し、特定のサブ回路のための或るサブ回路性能パラメータを予測する。ＭＬモデルの第２のセットは、特定のサブ回路のための或るサブ回路性能パラメータを取得し、第２のプロセス技術のための特定のサブ回路の電気構成要素のためのサブ回路物理パラメータを予測する。
【0060】
この例では、回路を記述するネットリストなどの回路の表現５１４が、ブロック５１６において、１つ又は複数の回路ブロックを識別するために解析され得る。回路ブロックは、ブロック５１８において、回路ブロックのサブ回路を識別するために解析され得る。サブ回路タイプも識別され得る。ブロック５２０において、各識別されたサブ回路について、サブ回路の構成要素のサブ回路物理パラメータが識別され、或るサブ回路性能パラメータを予測するために、（例えば、ＭＬモデルライブラリ５０６に格納された）第１のプロセス技術のための識別されたサブ回路に対応するＭＬモデルに入力される。次いで、これらの予測された或るサブ回路性能パラメータは、（例えば、ＭＬモデルライブラリ５１２に格納された）第２のプロセス技術のための識別されたサブ回路に対応する第２のＭＬモデルに入力され、第２のプロセス技術におけるサブ回路の構成要素のための或るサブ回路物理パラメータを予測する。ブロック５２２において、ネットリストなどのサブ回路の表現が、各サブ回路の構成要素についての予測された或るサブ回路物理パラメータに基づいて、各識別されたサブ回路について作成され、サブ回路は回路ブロックに接続され得、次いで、回路ブロックは、全体回路を形成するように接続され、そのため、元の回路を第２のプロセス技術において新しい回路に変換する。ブロック５２４において、この新しい回路は、新しい回路が、設計仕様を満たすことを検証するためにシミュレートされ得、設計仕様が満たされる場合、ブロック５２６において新しい回路の表現が出力され得る。
【0061】
図６は、本開示の態様に従った、自動化されたアナログ及びミックスドシグナル回路設計及び検証のための技法の例示の実施例のブロック図６００である。ブロック図６００に示される例示の実施例は、新しい回路を作成するか又は現存する回路を最適化するための例示の技法の概要を提供し、その態様は以下でより詳しく記載される。図５に関連して説明したように、アナログ回路は、回路ブロックとサブ回路とに分割され得る。既知のサブ回路は、サブ回路物理パラメータのセットのために、例えば回路シミュレータと共に用いるためのネットリストとして、モデル化することができる。ブロック５０２において、ＳＰＩＣＥなどの回路シミュレーションソフトウェアを用いて、これらのモデルのモデルをシミュレートすることができる。サブ回路物理パラメータの各セットは、第１のプロセス技術のためのサブ回路物理パラメータの所与のセットに関連する或るサブ回路性能パラメータを識別するためにシミュレートされ得る。ブロック５０４において、既知のサブ回路（又は特定の実施例によってサポートされるサブ回路）の各サブ回路のためのＭＬモデルをトレーニングして、或るプロセス技術のためのトレーニングされたＭＬモデルのセットを作成することができる。この実施例では、ＭＬモデルライブラリ５０６内の或るトレーニングされたＭＬモデルは、入力として、第１のプロセス技術のためのサブ回路の電子構成要素のためのサブ回路物理パラメータのセットを受け取り得、出力として、サブ回路性能パラメータのセットを予測し得る。また、ＭＬモデルライブラリ内の他のトレーニングされたＭＬモデルが、入力として、第１のプロセス技術のためのサブ回路性能パラメータのセットを受け取り得、出力として、第１のプロセス技術のためのサブ回路の電子構成要素のためのサブ回路物理パラメータのセットを予測し得る。これらのトレーニングされたＭＬモデルは、ＭＬモデルライブラリ５０６に格納され得る。
【0062】
ブロック５１６において、回路ブロックは、回路５１４の表現から識別され得る。例えば、既存の回路を最適化しようと試みるアルゴリズムが、回路ブロックを識別するために、例えばネットリストなどのデータオブジェクトとして格納される、回路の表現を解析することができる。別の例として、新しい回路を作成しようと試みるユーザが、ユーザが作業している回路ブロック５１６を識別することができる。ブロック５１８において、回路ブロックの１つ又は複数のサブ回路が識別され得る。例えば、アルゴリズムが、回路ブロックのサブ回路を識別するするために回路ブロックを解析することができる。別の例として、ユーザは、設計を試みているサブ回路タイプを識別することができる。ユーザは、代替的に又は付加的に、回路ブロックの他のサブ回路を識別することができる。ブロック５２０において、サブ回路のための性能パラメータ値のセットが識別され得る。例えば、アルゴリズムが、各識別されたサブ回路についてサブ回路の構成要素のためのサブ回路物理パラメータを識別し得、これらのサブ回路物理パラメータを、（例えば、ＭＬモデルライブラリ５０６に格納された）第１のプロセス技術のための識別されたサブ回路に対応するＭＬモデルに入力して、サブ回路性能パラメータのセットを予測することができる。別の例として、ユーザは、作成されているサブ回路について或るサブ回路性能パラメータを識別することができる。
【0063】
ブロック６０２において、１つ又は複数のサブ回路性能パラメータが、最適化のために提供され得る。最適化のための１つ又は複数のサブ回路性能パラメータは、サブ回路性能パラメータのセットの他のサブ回路性能パラメータとともに提供され得る。例えば、アルゴリズムが、ブロック５２０において識別されたサブ回路性能パラメータのセットから１つ又は複数のサブ回路性能パラメータを最適化して、サブ回路の性能を向上させるのを助けることができる。代替として、ブロック５２０において識別されたサブ回路性能パラメータのセットは、例えば、サブ回路のトポロジを最適化することを試みるために提供され得る。別の例として、ユーザが、作成されているサブ回路について、サブ回路性能パラメータのセット及び識別されたサブ回路タイプを提供することができる。場合によっては、サブ回路タイプ及び／又はサブ回路トポロジの表示も提供され得る。代替として、サブ回路タイプは、例えば、性能パラメータのセットに含まれるサブ回路性能パラメータに基づいて推論され得る。また更に他の場合において、サブ回路は、例えば、サブ回路タイプのトポロジ内の構成要素の寸法又は数などに基づいて、トポロジ内の構成要素の特性に基づいて最適化され得る。
【0064】
サブ回路のトポロジは、サブ回路の電気構成要素の特定の配置を指す。サブ回路タイプの場合、サブ回路を実装するための多くの実用的なトポロジが存在し得る。例えば、図７Ａ～図７Ｂは、入力（又は利得）段サブ回路タイプのための異なるトポロジのセットを示す。
【0065】
ブロック６０４において、最適化されたサブ回路が識別され得る。例えば、サブ回路トポロジ及び最適化されたサブ回路性能パラメータに基づいて、サブ回路トポロジに基づく適切なＭＬモデルを選択することと、最適化されたサブ回路性能パラメータをＭＬモデルに入力してサブ回路トポロジのための新しいサブ回路性能パラメータを取得することとによって、サブ回路の電気構成要素について新しいサブ回路性能パラメータを判定することができる。場合によっては、最適化されたサブ回路のサブ回路トポロジは、元のサブ回路トポロジと同じであり得る。他の場合において、サブ回路トポロジを最適化することができる。例えば、最適化されたサブ回路性能パラメータは、サブ回路タイプの複数のＭＬモデルに入力されて、サブ回路タイプの複数のサブ回路トポロジのためのサブ回路物理パラメータの複数のセットを生成することができる。次いで、複数のサブ回路トポロジのサブ回路トポロジが、最適化関数によって選択され得る。最適化関数は、コスト関数、損失関数などの任意の既知の最適化技法であり得る。一例として、最適化関数は、第１のプロセス技術に基づいて製造を容易にするために選択された、或る範囲内のそれらの電気構成要素のサブ回路物理パラメータを有する、最小数の電気構成要素に基づいてサブ回路トポロジを選択し得る。ブロック５２４において、この新しい最適化された回路は、新しい回路が設計仕様を満たすことを検証するためにシミュレートされ得、設計仕様が満たされる場合、ブロック５２６において、新しい回路の表現が出力され得る。
【0066】
場合によっては、１つ又は複数の既知のサブ回路が識別され得る。サブ回路の特定の目的を達成するために電気構成要素の特定のセットを設計するための複数の方式があり得るが、実際には所与のプロセス技術のための予期される環境条件（例えば、温度範囲、湿度範囲、動作電圧など）のために使用可能であるのに十分に堅牢な、実際的な電気構成要素構成（例えば、トポロジ）の数は限られている可能性がある。例えば、図７Ａ～図７Ｂは、本開示の態様に従った、所与のプロセス技術のための入力段又は利得段の既知のトポロジの例示のセット７００を図示する。既知のトポロジのセット７００は網羅的ではないことに留意されたい。そうではなく、セット７００は、実行可能及び／又は実際に使用可能であることが知られているトポロジを含み得る。場合によっては、特定のサブ回路のための既知のトポロジのセット７００は、どのトポロジが実行可能であり及び／又は実際に使用可能であるかに関する専門家の知識及び／又は経験に少なくとも部分的に基づいて、事前判定され得る。
【0067】
場合によっては、既知のトポロジのセット７００は、固定されず、必要に応じて付加的なトポロジが付加され得る。例えば、付加的なトポロジが識別されると、これらの付加的なトポロジを手動で付加することができる。他の場合において、付加的なトポロジが、例えば、既知のトポロジの一部として識別されない新しいトポロジ候補の構成要素及びそれらの接続に注目すること、及び、既知のトポロジの一部として事前に認識されなかった他のトポロジ候補のリストに対してこの新しいトポロジ候補をマッチングすることによって、識別され得る。一致がある場合、これらの候補トポロジはユーザに示され得る。代替として、サブ回路性能パラメータのセットが、上述のように、候補トポロジについてアルゴリズム的に判定され得る。サブ回路性能パラメータのセットが、対応するタイプのサブ回路のサブ回路性能パラメータのセットと一致する場合、候補トポロジは、既知のトポロジのセット７００に付加され得る。場合によっては、既知のトポロジのセットが、異なるタイプのサブ回路に基づいて編成され得るか、又は、既知のサブ回路の単一のセットがサブ回路の全てのタイプのトポロジを含み得る。
【0068】
サブ回路識別
【0069】
図８は、本開示の態様に従った、元のアナログ回路から新しいアナログ回路を設計するための技法８００の概要を示すシステム図である。場合によっては、技法８００は、様々なモジュールを含み得る１つ又は複数のソフトウェアプログラムとしてソフトウェアで実装され得る。技法８００は、複数のモジュール、ツール、ライブラリなどを用いて編成された実施例の文脈で記載されているが、この編成は明確にするために選ばれており、他の実施例が異なる編成を用いて技法８００に記載された技法を実施し得ることが理解され得る。技法８００では、既存のアナログ回路を、元の回路８０２を表す第１のデータオブジェクトによって記述する。データオブジェクトは、値、又は複数値のグループを含む、ストレージ又はメモリの位置又は領域であってもよい。データオブジェクトは、ファイルシステム内の電子ファイル、ブロックストレージ、又はデータを格納することができる任意の他のタイプの電子ストレージを含み得る。元の回路は、回路図、電気図、ネットリスト、ＨＤＬ、又は、回路の任意のタイプの表現又は設計（例えば、回路設計）であり得る。また、元の回路は、一層大きな回路（例えば、集積回路）のサブセットであってもよい。元の回路８０２を表す第１のデータオブジェクトは、回路の任意のタイプの電子表現又は回路設計であり得る。元の回路８０２を表す第１のデータオブジェクトは、現在の回路製造プロセスなどの第１のプロセス技術に関連付けられ得る。現在の回路製造プロセスの表示は、任意の方式で得ることができる。例えば、表示は、ユーザによって入力され得、及び／又は、第１のデータオブジェクトから抽出され得る。幾つかの実施例において、技法８００は、元の回路８０２を表す第１のデータオブジェクト、回路に関連付けられた回路設計、元の回路内の回路ブロック、元の回路内のサブ回路、又は、元の回路内の１つ又は複数の電気構成要素から、第１のプロセス技法を識別することができる。
【0070】
元の回路８０２を表す第１のデータオブジェクトは、電気構成要素の表現と、電気構成要素間の相互接続とを含み得る。従って、元の回路８０２を表す第１のデータオブジェクトは、この回路が現在のプロセス技術においてどのように設計されるかを記述する。場合によっては、元の回路８０２を表す第１のデータオブジェクトは、１つ又は複数のネットリスト、ＨＤＬ、又は回路の任意の他の電子表現として記載され得る。ネットリストは、回路内の電気構成要素の、及び回路内の電気構成要素間の接続の、電子的表現である。幾つかの実施例において、ネットリストは、回路内の第１の電気構成要素と第２の電気構成要素との間の接続を表すノードも含み得る。ネットリストは、複数の回路ブロックを含み得、各回路ブロックによって回路を編成することができる。場合によっては、ネットリスト及び対応する回路ブロックは、特定のタスク又は機能を実施する部分に編成され得る。幾つかの実施例において、技法８００は、元の回路８０２を表す第１のデータオブジェクト内の回路ブロックを識別する構成要素を含み得る。回路ブロックパーサー８０３が、第１のデータオブジェクトを解析して、個々の回路ブロックを識別することができる。回路ブロックは、サブ回路パーサー８０４によって更に解析されて、サブ回路解析規則８０６のセットに基づいて回路ブロックのサブ回路を識別することができる。他の実施例において、技法８００は、第１のデータオブジェクトによって表現される元の回路を用いてサブ回路を識別することができる。幾つかの実施例において、８０２を表す第１のデータオブジェクト内の元の回路は回路ブロックである。
【0071】
サブ回路解析規則８０６は、サブ回路の電気構成要素、電気構成要素の物理パラメータ、サブ回路の電気構成要素がどのように接続されるか、電気構成要素がどのような目的を果たすか、識別されたサブ回路が接続される他のサブ回路又は電気構成要素がどのような目的を果たすかなどに、少なくとも部分的に基づき得る。場合によっては、サブ回路解析規則８０６は、まず、電気構成要素と電気構成要素の接続とに基づいて、サブ回路を識別することを試みることができる。ネットリストでは、各電気構成要素が、タイプ（例えば、トランジスタ（ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタなど）、コンデンサ、抵抗器、インダクタ、又は、任意のタイプの電気構成要素又はデバイス）によって識別され、電気構成要素の接続（例えば、結合）が与えられる。解析規則８０６は、例えば、ネットリストを解析して、第１の電気構成要素が接続されている１つ又は複数の他の電気構成要素を用いて第１の電気構成要素をグループ化し、既知のトポロジのセットに対して、この電気構成要素のグループを一致させることを試みることができ、その例は、図７Ａ～図７Ｂに示されている。一例として、こういった規則は、或る電気構成要素が、或る電気構成要素又はサブ回路に接続されたソースと、別の或る電気構成要素又はサブ回路に接続されたドレインと、別のトランジスタに接続されたゲートとを有するトランジスタであり、他方のトランジスタが或る接続を有する場合、電気構成要素のこのセットが入力段又は利得段の或るトポロジであることを示し得る。場合によっては、電気構成要素の役割（例えば、分岐、ダイオード接続、利得段、カスケード段など）及び物理パラメータ（例えば、幅（Ｗ）、長さ（Ｌ）、Ｗ／Ｌ比など）も考慮され、記録され得る。例えば、電流ミラーサブ回路ブロックが、ダイオード接続された第１のトランジスタと、スレーブ電流源である第２のトランジスタとを含み得る。第１及び第２のトランジスタの両方が同じサブ回路ブロックに属するが、第１及び第２のトランジスタは、サブ回路ブロックにおいて異なる役割を果たし得、異なる電気構成要素パラメータを有し得、異なる方式で構造ブロックの性能パラメータに影響を与え得る。解析は、一致する既知のトポロジが１つだけ残るか又は全く残らなくなるまで、付加的な他の電気構成要素を用いて繰り返され得る。一致するトポロジが１つだけ残っている場合、その一致するトポロジに基づいてサブ回路を識別することができる。一致するトポロジが残っていない場合、付加された最後の付加的な他の電気構成要素はドロップされ得る。この最後の付加的な他の電気構成要素をドロップすることによって、複数の一致する既知のトポロジが残され得、複数の一致する既知のトポロジのうちのどの既知のトポロジが最良の一致であるかを判定するために、競合解決が成され得る。幾つかの実施例において、ネットリストは、１つ又は複数のサブ回路を識別することができ、サブ回路解析規則は、ネットリストによるサブ回路の識別を用いてサブ回路を識別することができる。
【0072】
競合解決は、電気構成要素のグループの電気構成要素、並びに電気構成要素のグループの１つ又は複数の接続（例えば、入力及び出力）を考慮に入れることができる。場合によっては、サブ回路の電気構成要素間などの接続が考慮され得、固有の一致が依然として見つからない場合、サブ回路の電気構成要素と他のサブ回路及び／又は他の電気構成要素との間などの接続も同様に考慮され得る。例えば、図２Ａ及び図２Ｂを参照すると、電流ミラー２２０は、一対の抵抗器２２４を介して接地２２６に接続された一対のトランジスタ２２２を含むので、電流ミラーとして識別することができる。同様に、入力段２２８も一対のトランジスタ２３０を含む。しかしながらここでは、一対のトランジスタ２３０は、他の電気構成要素を介して電力供給線ＶＤＤ２３２に接続され、入力段２２８が入力段として識別されることを可能にしている。これらの１つ又は複数の接続は、最も良好に一致する既知のトポロジを識別するために、複数の一致する既知のトポロジの接続と比較され得る。場合によっては、一致する既知のトポロジが見つからない場合、電気構成要素のグループは後の検討のためにフラグが立てられ得、及び／又は、電気構成要素は個別に分析され得る。場合によっては、サブ回路識別を実施するのではなく、各電気構成要素は、電気構成要素への接続、並びに機能回路ブロックにおける電気構成要素の役割に基づいて、個別に識別され得る。
【0073】
サブ回路性能パラメータ
【0074】
サブ回路が識別されると、識別に基づいて、サブ回路性能パラメータのセットが判定され得る。或る実施例において、サブ回路性能パラメータのセットは、サブ回路、回路ブロック、又はアナログ回路の識別された機能に基づいて判定され得る。図９は、本開示の態様に従った、或るサブ回路９００のためのサブ回路性能パラメータのセットを示す図である。サブ回路がどのように機能するかは、相互コンダクタンス（Ｇｍ）、チャネルコンダクタンス（ＧＤＳ）、電流が飽和する最小ドレイン－ソース間電圧（ＶＤＳａｔ）、ドレイン電流不一致（Ｉｄｍｍ）、閾値電圧不一致（Ｖｔｍｍ）、出力インピーダンス（ｒ０）、バルク基板における電圧、ドレインにおける電圧などの、多数のサブ回路性能パラメータによって記述され得る。場合によっては、各タイプのサブ回路がサブ回路性能パラメータのセットに関連付けられ得る。
【0075】
或る実施例において、サブ回路性能パラメータのセットは、サブ回路のタイプごとに定義され得る。性能サブ回路性能パラメータのセットに含まれる特定のサブ回路性能パラメータは、サブ回路のタイプごとに異なり得る。或るサブ回路性能パラメータ９０４は、別のサブ回路タイプよりも特定のサブ回路タイプに、より一層関連し得る。例えば、電流ミラーは或る相互コンダクタンス値を有し得るが、電流ミラーの相互コンダクタンス値は、電流ミラー９０２の機能にとって比較的重要ではない場合がある。むしろ、チャネルコンダクタンス、電流が飽和する最小ドレイン－ソース電圧、及びＩｄｍｍなどの、電流ミラー９０２の機能により一層関連するサブ回路性能パラメータ９０４が、電流ミラーのためのサブ回路性能パラメータのセットに含まれ得る。別の例として、差動対９０６のためのサブ回路性能パラメータのセットは、相互コンダクタンス（Ｇｍ）、チャネルコンダクタンス（ＧDS）、及び閾値電圧不一致（Ｖｔｍｍ）のサブ回路性能パラメータ９０４を含み得る。特定のサブ回路のためのサブ回路性能パラメータのセットのサブ回路性能パラメータは、事前に判定され得る。場合によっては、特定のサブ回路のためのサブ回路性能パラメータのセットの特定のサブ回路性能パラメータは、少なくとも部分的に、専門家の知識及び／又は経験に基づいて判定され得る。他の実施例において、サブ回路性能パラメータのセット中の関連するサブ回路性能パラメータは、識別されたサブ回路、サブ回路の識別された機能、回路ブロック、回路ブロックの機能、回路、又は回路の機能によって、動的に識別される。また、或るタイプのサブ回路に対するサブ回路性能パラメータのセットにおける関連するサブ回路性能パラメータは、識別されたサブ回路に基づいて変化し得る。
【0076】
図８に戻ると、動作シミュレーション８０８（例えば、動作ポイントシミュレーション）が、本開示の態様に従って成され得る。動作シミュレーション８０８の場合、回路又は回路の一部は、回路の１つ又は複数のためのサブ回路のサブ回路動作パラメータを判定するために、回路シミュレーションソフトウェアにおいてシミュレートされ得る。例えば、元の回路８０２の回路ブロック及び／又はサブ回路が、サブ回路のサブ回路動作ポイント情報を判定するために、ＳＰＩＣＥシミュレータなどの回路シミュレータにおいてシミュレートされ得る。動作ポイント情報及びバイアスポイント情報を含み得るサブ回路動作パラメータは、入力信号が印加されていない電気構成要素の特定のポイントにおける電圧又は電流（例えば、ドレイン電圧（ＶDS）、ゲートソース電圧（Ｖｇｓ）など）を指す。幾つかの実施例において、動作パラメータは、電気構成要素、サブ回路、回路ブロック、又は回路の１つ又は複数の動作ポイント又はバイアスポイントに対応する情報又はパラメータを含み得る。
【0077】
場合によっては、動作パラメータは、識別されたサブ回路に基づき得る。例えば、サブ回路動作パラメータは、回路ブロック及び／又はサブ回路のシミュレーションに基づいて、識別されたサブ回路に対して生成され得る。場合によっては、動作パラメータはまた、電気構成要素レベルで生成され得る。例えば、元の回路８０８の或る電気構成要素が、識別されたサブ回路に含まれていない場合、電気構成要素について動作パラメータが生成され得る。電気構成要素が識別される他の場合において、元の回路８０８の電気構成要素について動作パラメータが生成され得る。場合によっては、動作パラメータは、第１のプロセス技術特徴付けモジュール８１０によって、（例えば、データオブジェクトから取得された）サブ回路物理パラメータ及びサブ回路タイプ情報とともに用いられて、元の回路に関連付けられた第１のプロセス技術のための識別されたサブ回路又は電気構成要素に関連付けられたサブ回路性能パラメータのセットのためのサブ回路性能パラメータ値を判定し得る。
【0078】
第１の回路プロセス技術特徴付けモジュール８１０は、場合によっては、動作情報及びサブ回路物理パラメータに基づいてサブ回路性能パラメータを予測するための機械学習モデルを作成し、トレーニングし、格納し、提供する。第１のプロセス技術特徴付けモジュール８１０は、機械学習（ＭＬ）ライブラリ５０６内にトレーニングされたＭＬモデル８１２を含み得る。場合によっては、技法８００が動作するように構成された既知のトポロジに対応するＭＬモデルが存在し得る。トレーニングされたＭＬモデル８１２は、データオブジェクトに格納され、表現され得る。トレーニングされたＭＬモデル８１２は、ＭＬライブラリ５０６に格納され得る。ＭＬライブラリ５０６は、複数のＭＬモデルを格納し、複数のＭＬモデルへのアクセスを提供することができる。或る実施例において、トレーニングされたＭＬモデル８１２は、規則、命令、アルゴリズム、又は、パターンを認識する任意のタイプのデータオブジェクト、の任意のセットで
あり得る。
あり得る。
【0079】
ＭＬモデル８１２が、シミュレートされたサブ回路５０２のセットに基づいてトレーニングされ得る（５０４）。場合によっては、ＭＬモデル８１２が、第１の（例えば、ソース）プロセス技術のためのサブ回路のバリエーションに基づいてトレーニングされ得る。例えば、既知のサブ回路トポロジの第１のサブ回路トポロジが、第１のプロセス技術のための様々なサブ回路性能パラメータ及び動作パラメータを用いてシミュレートされ得る（５０２）。このシミュレーションは、ＳＰＩＣＥシミュレーションなどの回路シミュレータを用いて実施され得る。シミュレーションは、第１の技術プロセスにおける第１のトポロジのためのサブ回路性能パラメータ及び動作パラメータの変形に対応するサブ回路性能パラメータのセットを生成する。次いで、第１のサブ回路トポロジのためのＭＬモデルは、第１のプロセス技術のためのそのＭＬモデルのための対応するサブ回路性能パラメータを予測するために、サブ回路性能パラメータ及び動作パラメータの変形を用いてトレーニングされ得る（５０４）。シミュレートされたサブ回路５０２、及びシミュレートされたサブ回路５０２の結果は、データオブジェクトに格納され、表現され得る。
【0080】
場合によっては、ＭＬモデル８１２は、ＭＬモデルライブラリ５０６に格納され得る。ＭＬモデル８１２は、線形回帰モデル、大マージン分類器（例えば、サポートベクトルマシン）、主成分分析、ツリーベース技法（例えば、ランダムフォレスト又は勾配ブーストツリー）、又はニューラルネットワークを含む、種々のＭＬモデル化技法を使用し得る。線形回帰モデルは、入力パラメータと出力との間の線形関係を仮定するＭＬモデルであり得る。大マージン分類器は、判定境界からの出力の距離（例えば、マージン）を返すＭＬモデルであってもよい。サポートベクトル機械ＭＬモデルは、データ入力のｎ個の特徴に基づいてｎ次元空間内のデータアイテムをプロットして、データアイテムを異なるクラスに区別する超平面を見つける。主成分分析ＭＬモデルは、データアイテムの特徴がどのように関係するかのマトリックスを作成し、どの特徴がより重要であるかを判定する。ランダムフォレストツリーＭＬモデルは、データアイテムが与えられたクラス予測のためのディシジョンツリーの大きなグループを作成し、ディシジョンツリーのグループから予測を生成する。ディシジョンツリーのグループにおいて最も一般的な予測は、クラス予測である。勾配ブーストツリーＭＬモデルは、リンクされ、階層化されたディシジョンツリーのセットを使用し、予測は、ディシジョンツリーのグループの各層によって行われた予測の重み付けされた合計に基づく。ニューラルネットワークＭＬモデルは、入力データを評価するために重み付けされる、リンクされ階層化された関数（例えば、ノード、ニューロンなど）のセットを用いる。ニューラルネットワークＭＬモデル化技法は、完全に接続されたもの（ここでは、層の全てのニューロンが層の１つおきのノードに接続されている）、正則化に完全に接続されたもの（ここでは、正則化関数が完全に接続されたニューラルネットワークに付加されて、過剰フィッティングを回避するのを助ける）、及び、ドロップアウト（これは、ノードを除去してネットワークを単純化する）及び適応性モーメント推定オプティマイザ拡張ニューラルネットワーク（これは、勾配降下アルゴリズムを用いてネットワークのデータパラメータを低減する）などのオプティマイザに完全に接続されたものを含み得る。
【0081】
所与のプロセス技術において実装される特定のタイプのサブ回路は、第１のプロセス技術のためのサブ回路物理パラメータ（例えば、物理パラメータ）及び動作パラメータの実用的な範囲に関連付けられ得る。サブ回路物理パラメータの実用的な範囲は、例えば、ユーザによって提供されてもよく、実用的な範囲は、プロセス技術の制限に基づいてもよい。例えば、第１のプロセス技術において実装される電流ミラーサブ回路は、サブ回路の電気構成要素のための許容可能な入力基準電流（例えば、１０ｎＡ～２０μＡ）、最小及び最大トランジスタ幅（例えば、１μｍ～１００μｍ）、及び長さ（例えば、１μｍ～１０μｍ）の範囲を有し得る。他の場合において、サブ回路の実用的な範囲は、例えば、プロセス技術に関連するパラメータの範囲を分析することによって、又は回路及び／又はサブ回路がシミュレーションに失敗するまでパラメータの範囲にわたって回路及び／又はサブ回路をシミュレートすることなどによって、自動的に判定され得る。次いで、第１のプロセス技術のための特定のサブ回路トポロジに関連するサブ回路性能パラメータ（例えば、性能パラメータ）を生成するために、サブ回路物理パラメータ（例えば、物理パラメータ）及びサブ回路動作パラメータの実用的な範囲の選択にわたって、特定のサブ回路トポロジをシミュレートすることができる（５０２）。例えば、図４に示されるものなどの特定の回路ミラートポロジが、サブ回路性能パラメータとサブ回路動作パラメータとの様々な組み合わせ、例えば、電気構成要素のＷ／Ｌ、入出力電流、インピーダンス、動作領域（例えば、状態）、ｎ型／ｐ型などを用いてシミュレートされて（５０２）、それぞれの物理パラメータ及びそれぞれのサブ回路動作パラメータに関連するサブ回路性能パラメータ（例えば、性能パラメータ）を生成することができる。サブ回路性能パラメータは、相互コンダクタンス（Ｇｍ）、チャネルコンダクタンス（ＧDS）、電流が飽和する最小ドレイン－ソース間電圧（ＶＤｓａｔ）、ドレイン電流不一致（Ｉｄｍｍ）、閾値電圧不一致（Ｖｔｍｍ）、出力インピーダンス（ｒ０）、バルク基板における電圧、ドレインにおける電圧など、図９に関連して記載されるサブ回路性能パラメータを含むが、これらに限定されない。幾つかの実施例において、サブ回路が付加的なサブ回路性能パラメータを生成するために、サブ回路パラメータ（物理パラメータ及び性能パラメータを含む）及び動作パラメータの様々な組み合わせを用いてシミュレートされ得る。また、場合によっては、サブ回路物理パラメータ、サブ回路性能パラメータ、及びサブ回路動作パラメータの組み合わせは網羅的ではなく、むしろ、アナログ半導体技術製造ばらつきにおいて典型的に識別される場合を包含するガウス分布及び均一分布を網羅するように、サブ回路物理パラメータ、サブ回路性能パラメータ、及びサブ回路動作パラメータの組み合わせが選択及びシミュレートされる。例えば、動作ポイントが、サブ回路物理パラメータの実用的な範囲にわたって実質的に均一に選択され得、付加的な動作ポイントが、所与のサブ回路又は回路に対して最も一般的に用いられる（又は用いられることが予期される）サブ回路物理パラメータの範囲内で選択される。
【0082】
場合によっては、サブ回路物理パラメータ、サブ回路動作パラメータ、及び、シミュレーションから得られる生成されたサブ回路性能パラメータのセットは、シミュレートされたサブ回路トポロジに対応するＭＬモデル５０４をトレーニングするために用いられ得る。
【0083】
ＭＬモデルの使用
【0084】
特定のプロセス技術における特定のサブ回路トポロジのためのＭＬモデルが、サブ回路物理パラメータ及び動作パラメータ、並びに対応する生成されたサブ回路性能パラメータに基づいて、トレーニングされ得る。上述のように、サブ回路物理パラメータ、動作パラメータ、及び対応する生成されたサブ回路性能パラメータの複数のセットが、サブ回路物理パラメータの実用的な範囲にわたって取得される。これらのパラメータのセットは、トレーニングセットとテストセットとに分割することができる。ＭＬモデル８１２はトレーニングセットを用いてトレーニングされ得、ＭＬモデル８１２のトレーニング５０４はテストセットによって検証され得る。ＭＬモデル８１２をトレーニングするために、ＭＬモデル８１２への入力パラメータとして或るパラメータを提供することができ、次いで、ＭＬモデル８１２は入力パラメータに基づいて或る予測を行い、これらの予測は、シミュレーションから見つけられた既知の正しい出力パラメータと比較される。この比較に基づいて、ＭＬモデル８１２は、例えばノード重みを調整することによって、
調整され得、ＭＬモデル８１２が、既知の正しい出力パラメータに密接に一致する予測を行うことを可能にし得る。ＭＬモデルトレーニング５０４は次いで、ＭＬモデル８１２を用いて検証されて、テストセットを用いて予測を行い、次いで、ＭＬモデル８１２によって出力された予測を、テストセットに関連付けられた既知の正しい出力と比較することができる。
調整され得、ＭＬモデル８１２が、既知の正しい出力パラメータに密接に一致する予測を行うことを可能にし得る。ＭＬモデルトレーニング５０４は次いで、ＭＬモデル８１２を用いて検証されて、テストセットを用いて予測を行い、次いで、ＭＬモデル８１２によって出力された予測を、テストセットに関連付けられた既知の正しい出力と比較することができる。
【0085】
特定のサブ回路トポロジのためのサブ回路パラメータ（サブ回路物理パラメータ、サブ回路性能パラメータ、及びサブ回路動作パラメータを含む）は、第１のプロセス技術のための特定のサブ回路トポロジのためのＭＬモデル８１２をトレーニングするために用いられ得る。例えば、シミュレートされた特定のサブ回路トポロジからのサブ回路物理パラメータ及びサブ回路動作パラメータは、第１のプロセス技術における特定のサブ回路トポロジのためのサブ回路物理パラメータ及びサブ回路動作パラメータのセットと共に提示されたときに、或るサブ回路性能パラメータを予測するためにＭＬモデル８１２をトレーニングするためのトレーニングセットとして用いられ得る。このＭＬモデル８１２は、トレーニングを検証するためにテストセットを用いてテストされ得る。例えば、テストセットのサブ回路物理パラメータ及び動作パラメータをＭＬモデル８１２に入力して、予測されたサブ回路性能パラメータを生成することができる。次いで、これらの予測されたサブ回路性能パラメータは、ＭＬモデル８１２が正確な予測を生成していることを検証するために、関連するサブ回路物理パラメータ及び動作パラメータを用いてサブ回路をシミュレートすることによって生成された既知のサブ回路性能パラメータと比較される。ＭＬモデル８１２をトレーニングするための技法は、以下でより詳細に記載される。
【0086】
トレーニングされると、特定のサブ回路トポロジのためのこのＭＬモデル８１２は、第１のプロセス技術のための他のサブ回路トポロジのための他のＭＬモデルと共にＭＬモデルライブラリ５０６に格納され得る。場合によっては、ＭＬモデルライブラリ５０６は、技法８００の実施例によってサポートされる識別されたサブ回路トポロジのためのトレーニングされたＭＬモデルを含み得る。
【0087】
サブ回路動作パラメータが与えられると、元の回路８０２の識別されたサブ回路のためのサブ回路性能パラメータとともに、ソース回路プロセス技術特徴付けモジュール８１０は、ＭＬモデルライブラリ５０６からの識別されたサブ回路のための対応するトレーニングされたＭＬモデル８１２を位置特定し得、位置特定されたＭＬモデルを用いて、識別されたサブ回路のための特定のサブ回路性能パラメータ８１８を予測し得る。
【0088】
場合によっては、第２のプロセス技術特徴付けモジュール８２０は、第１のプロセス技術特徴付けモジュール８１０と同様である。例えば、第２の回路プロセス技術特徴付けモジュール８２０は、ＭＬライブラリ５１２内にトレーニングされたＭＬモデル８２２を含むこともできる。場合によっては、技法８００が動作するように構成された既知のトポロジに対応するＭＬモデルが存在し得る。トレーニングされたＭＬモデル８２２は、データオブジェクトに格納され表現され得る。トレーニングされたＭＬモデル８２２は、ＭＬライブラリ５１２に格納され得る。ＭＬライブラリ５１２は、複数のＭＬモデルを格納し、それらへのアクセスを提供し得る。或る実施例において、トレーニングされたＭＬモデル８２２は、規則、命令、アルゴリズム、又は、パターンを認識する任意のタイプのデータオブジェクト、の任意のセットであり得る。第２の回路プロセス技術特徴付けモジュールは、任意の数の回路プロセス技術に関連付けられたＭＬモデルを含み得ることが理解され得る。場合によっては、第２の回路プロセス技術特徴付けモジュールは、例えば、サブ回路を最適化するのを助けるために、第１のプロセス技術に関連するＭＬモデルを含み得る。
【0089】
ＭＬモデル８２２が、シミュレートされたサブ回路５０８のセットに基づいてトレーニングされ得る（５１０）。場合によっては、ＭＬモデル８２２は、第２（例えば、ターゲット）プロセス技術のためのサブ回路のバリエーションに基づいてトレーニングされ得る。例えば、既知のサブ回路トポロジの第１のサブ回路トポロジは、第２のプロセス技術のための様々なサブ回路物理パラメータ及び動作パラメータを用いてシミュレートされ得る（５０８）。このシミュレーションは、ＳＰＩＣＥシミュレーションなどの回路シミュレータを用いて実施され得る。シミュレーションは、第２のプロセス技術における第１のトポロジのサブ回路物理パラメータ及びサブ回路動作パラメータの各変形に対応するサブ回路性能パラメータのセットを生成する。次いで、第１のサブ回路トポロジのためのＭＬモデル８２２は、第２のプロセス技術のためのそのＭＬモデルのための対応するサブ回路性能パラメータを予測するために、サブ回路物理パラメータ及び動作パラメータの変形を用いてトレーニングされ得る（５１０）。シミュレートされたサブ回路５０８、及びシミュレートされたサブ回路５０８の結果は、データオブジェクトに格納され表現され得る。所与のプロセス技術について、サブ回路物理パラメータ、サブ回路動作パラメータ、及び対応する生成されたサブ回路性能パラメータの複数のセットが、実用的な範囲のサブ回路性能パラメータにわたって取得され、同じ複数のセットが、ＭＬモデルトレーニング５０４又はＭＬモデルトレーニング５１０のために用いられ得ることが理解され得る。場合によっては、ＭＬモデル８２２は、ＭＬモデルライブラリ５１２に格納され得る。ＭＬモデル８２２はまた、線形回帰モデル、大マージン分類器（例えば、サポートベクトルマシン）、主成分分析、ツリーベース技法（例えば、ランダムフォレスト又は勾配ブーストツリー）、又はニューラルネットワークを含む、種々のＭＬモデル化技法を使用し得る。特定のサブ回路トポロジが、第２のプロセス技術のための特定のサブ回路トポロジに関連する付加的なサブ回路性能パラメータを生成するために、或るサブ回路物理パラメータ及び動作パラメータの実用的な範囲の選択にわたってシミュレートされ得る（５０８）。サブ回路物理パラメータの実用的な範囲は、例えば、ユーザによって提供されてもよく、実用的な範囲は、プロセス技術の制限に基づいてもよい。例えば、図３に示されるもののような特定の回路ミラートポロジが、第２のプロセステクノロジのためのそれぞれのサブ回路物理パラメータ（例えば、物理パラメータ及び／又は動作パラメータ）に関連するサブ回路性能パラメータのセットを生成するために、サブ回路物理パラメータとサブ回路動作パラメータの様々な組み合わせ（例えば、電気構成要素のＷ／Ｌ、入出力電流、インピーダンス、動作範囲（例えば、状態）、ｎ型／ｐ型など）を用いてシミュレートされ得る。他の場合において、サブ回路の実用的な範囲は、例えば、プロセス技術に関連するパラメータの範囲を分析することによって、又は回路及び／又はサブ回路がシミュレーションに失敗するまでパラメータの範囲にわたって回路及び／又はサブ回路をシミュレートすることなどによって、自動的に判定され得る。次いで、サブ回路物理パラメータ、動作パラメータ、及び、特定のサブ回路トポロジのシミュレーションから生じる生成されたサブ回路性能パラメータを用いて、第２のプロセス技術のための特定のサブ回路トポロジのＭＬモデル５１０をトレーニングすることができる。例えば、サブ回路物理パラメータ、サブ回路動作パラメータ、及び、シミュレートされた回路ミラートポロジから生じる対応する生成された性能サブ回路性能パラメータは、第２のプロセス技術における特定の回路ミラートポロジのためのサブ回路性能パラメータのセットと共に提示されたときに、サブ回路物理パラメータ及びサブ回路動作パラメータを予測するためにＭＬモデルをトレーニングするためのトレーニングセットとして用いられ得る。
【0090】
ＭＬモデル８２２はトレーニングセットを用いてトレーニングされ得、ＭＬモデル８２２のトレーニング５１０はテストセットによって検証され得る。ＭＬモデル８２２をトレーニングするために、ＭＬモデル８２２への入力パラメータとして或るパラメータを提供することができ、次いで、ＭＬモデル８２２は、入力パラメータに基づいて或る予測を行い、これらの予測は、シミュレーションから見つけられた既知の正しい出力パラメータと比較される。この比較に基づいて、ＭＬモデル８２２は、例えばノード重みを調整することによって、調整され得、ＭＬモデル８２２が、既知の正しい出力パラメータに密接に一致する予測を行うことを可能にし得る。例えば、トレーニング後、ＭＬモデル８１２は、第２のプロセス技術における回路ミラートポロジのためのサブ回路性能値のセットを受け取るとき、サブ回路物理パラメータ及びサブ回路動作パラメータを予測し得る。
【0091】
このＭＬモデルは、トレーニングを検証するためにテストセットを用いてテストされ得る。トレーニング５１０は、ＭＬモデル８２２を用いて検証され得、テストセットを用いて予測を行い、次いで、ＭＬモデル８２２によって出力された予測を、テストセットに関連付けられた既知の正しい出力と比較する。例えば、テストセットのサブ回路物理パラメータ及びサブ回路動作パラメータをＭＬモデルに入力して、予測されたサブ回路性能パラメータを生成することができる。次いで、これらの予測されたサブ回路性能パラメータは、関連するサブ回路物理パラメータ及びサブ回路動作パラメータを用いてサブ回路をシミュレートすることによって生成された既知のサブ回路性能パラメータと比較されて、ＭＬモデルが正確な予測を生成していることを検証する。
【0092】
トレーニングされると、特定のサブ回路トポロジのためのこのＭＬモデルは、第２のプロセス技術のための他のサブ回路トポロジのための他のＭＬモデルとともに、トレーニングされたＭＬモデルのセット８２２（例えば、別のＭＬモデルライブラリ）に格納され得る。場合によっては、トレーニングされたＭＬモデルのセット８２２は、各識別されたサブ回路のためのトレーニングされたＭＬモデルを含み得る。場合によっては、モデルライブラリ８１２及び別のモデルライブラリ８２２が、単一のモデルライブラリに結合され得る。
【0093】
上記のように、第２のプロセス技術のための特定のサブ回路トポロジのためのサブ回路パラメータ（サブ回路物理パラメータ、サブ回路性能パラメータ、及びサブ回路動作パラメータを含む）は、第２のプロセス技術のための特定のサブ回路トポロジのためのＭＬモデル８２２をトレーニングするために用いられ得る。例えば、或るサブ回路性能パラメータは、或る他のサブ回路物理パラメータ及びサブ回路動作パラメータを予測するためにＭＬモデル８１２をトレーニングするためのトレーニングセットとして用いられ得る。このＭＬモデル８１２は、トレーニングを検証するためにテストセットを用いてテストされ得る。例えば、予測された他のサブ回路物理パラメータ及びサブ回路動作パラメータは、次いで、ＭＬモデル８２２が特定のサブ回路トポロジの正確な予測を生成していることを検証するために、サブ回路をシミュレートしてサブ回路性能パラメータを生成するために用いられる、既知のサブ回路物理パラメータ及び動作パラメータと比較される。トレーニングされると、特定のサブ回路トポロジのためのＭＬモデル８２２は、第２のプロセス技術のための他のサブ回路トポロジのための他のＭＬモデルと共にＭＬモデルライブラリ５１２に格納され得る。場合によっては、ＭＬモデルライブラリ５１２は、技法８００の実施例によってサポートされる識別されたサブ回路トポロジのためのトレーニングされたＭＬモデルを含み得る。
【0094】
そのため、データオブジェクト８０２によって表現される、元の回路の識別されたサブ回路のためのサブ回路性能パラメータが与えられると、第２のプロセス技術特徴付けモジュール８２０は、ＭＬモデルライブラリ５１２からの識別されたサブ回路のための対応するトレーニングされたＭＬモデル８２２を位置特定し、トレーニングされたＭＬモデル８２２を用いて、識別されたサブ回路のためのサブ回路動作パラメータ及び／又は動作パラメータを予測する（８２８）ことができる。識別されたサブ回路の構成要素についてサブ回路物理パラメータのセットが判定されると、識別されたサブ回路のデータオブジェクト表現は、サブ回路の対応する構成要素についてのサブ回路物理パラメータのセットを用いて第２のプロセス技術に変換される。例えば、変換されたサブ回路のネットリストが、判定されたサブ回路物理パラメータを用いて生成され得る。
【0095】
フォーマットツール８３０は、変換中に生じる可能性がある、フォーマット、接続図、及び／又はマッピング問題を修正することができる。場合によっては、フォーマットツール８３０は、変換されたデータオブジェクト（例えば、ネットリスト）を修正するために用いるために、元の回路設計８０２から或るフォーマット情報、接続情報、及び／又はマッピング情報を抽出することができる。場合によっては、このネットリストは、必要に応じて、回路ブロック及び他の回路ブロックの変換されたバージョンのためのネットリストなど、別のネットリストに接続されるか又は別のネットリストに添付されて、第２のプロセス技術のための新しい回路８３２を表すデータオブジェクトを出力することができる。場合によっては、新しい回路８３２を表すデータオブジェクト内の変換されたサブ回路、変換された回路ブロック、及び／又は新しい回路は、例えば回路シミュレータ内でシミュレートされて、新しい回路８３２を表すデータオブジェクト内の新しい回路の性能が元の回路８０２の或る性能範囲内にあることを検証することができる。この性能の範囲は、新しい回路８３２の意図された目的に応じて変化し得、この性能の範囲は、回路設計者、エンジニアなどにより、種々の方式で定義され得る。一例として、新しい制御回路が、所与の入力設定に対するターゲット電圧／電流の、例えばパーセンテージなどの、或る範囲内の出力電圧又は電流を有することを保証するために、新しい制御回路が試験され得る。
【0096】
上述のように、トレーニングされたＭＬモデルは、様々なプロセス技術のために、ＭＬモデルライブラリに格納され得る。ＭＬモデルライブラリは、非一時的データストレージ媒体からＭＬモデルライブラリを編成、格納、及び／又は取り出すために用いられる任意の数のデータ構造、オブジェクト、又はプロセスを指し得る。例えば、ＭＬライブラリ５０６及びＭＬライブラリ５１２は、様々なプロセス技術に関連する複数のＭＬライブラリを含む単一のＭＬライブラリ（図示せず）内の論理ＭＬライブラリであってもよい。場合によっては、これらのＭＬモデルライブラリは、新しいアナログ回路を設計する一部として用いることもできる。例えば、アナログチップ設計者が、或るサブ回路性能パラメータを有する特定のサブ回路を望む可能性がある。サブ回路の各電気構成要素の物理パラメータを手動で判定するのではなく、サブ回路の特定のトポロジに対応するトレーニングされたＭＬモデルをＭＬモデルライブラリから選択することができる。サブ回路物理パラメータは、選択されたトレーニングされたＭＬモデルと、選択されたトレーニングされたＭＬモデルによって判定された適切なサブ回路物理パラメータとに提供され得る。
【0097】
場合によっては、１つ又は複数の技法を用いて、トレーニングされたＭＬモデルをＭＬモデルライブラリから選択することができる。例えば、トレーニングされたＭＬモデルを実行することは、ＭＬモデルをトレーニングすることよりも実質的に迅速であることが多いので、サブ回路性能パラメータの所与のセットは、選択されたサブ回路タイプに対応するＭＬモデルライブラリのトレーニングされたＭＬモデルのうちの任意の数又は全てに提供され得る。次いで、選択されたサブ回路のための或るトポロジに対応するトレーニングされたＭＬモデルが、適切なサブ回路性能パラメータを生成することが可能であったトレーニングされたＭＬモデルから選択され得る。例えば、選択されたトレーニングされたＭＬモデルは、提供された物理パラメータについて最も少ない電気構成要素を有するトレーニングされたＭＬモデルに対応し得る。別の例として、ＭＬモデルライブラリを用いて、サブ回路性能パラメータなどの適切なサブ回路パラメータをＭＬモデルライブラリ（又はＭＬモデルライブラリに関連する論理）に提供することによって、或るサブ回路のための特定のトポロジを選択することができる。サブ回路タイプは、例えば提供される特定のサブ回路性能パラメータに基づいて、提供されてもよく、又は、推論されてもよい。次いで、サブ回路タイプに関連する異なるトポロジの様々な（又は全ての）ＭＬモデルを、提供されたサブ回路性能パラメータを用いて実行して、使用に適切であり得るサブ回路タイプのトポロジのセットを判定することができる。次いで、サブ回路タイプの特定のトポロジが、トポロジのセットから選択され得る。場合によっては、この選択はユーザによって成され得る。場合によっては、サブ回路タイプのための１つ又は複数のトポロジが、ユーザに選択又は提案され得る。サブ回路のためのトポロジのセットのトポロジは、選択又は提案を提供するために、例えば、複雑さ、様々な性能パラメータに関連するコスト関数、全体的なサイズなどに基づいて分析され得る。
【0098】
上述の例では、第１のプロセス技術のために設計された特定のサブ回路のサブ回路性能パラメータを予測するために、第１のＭＬライブラリ５０６のＭＬモデルによって物理パラメータが用いられ得る。次いで、これらのサブ回路性能パラメータは、第２のＭＬライブラリ５１２のＭＬモデルによって用いられて、第２のプロセス技術のために設計された特定のサブ回路のサブ回路性能パラメータを生成することができる。そのため、各ＭＬライブラリは、特定のプロセス技術に関連付けられる。プロセス技術ごとに異なるＭＬライブラリを用いることは、或るプロセス技術から別のプロセス技術への回路の変換、１つのプロセス技術を用いた１つの部分と別のプロセス技術を用いた他の部分とを有する回路を設計すること、特定の回路に対してどのプロセス技術が最も適切であるか（例えば、コスト、性能などの点で）を判定するために多くのプロセス技術にわたって検索することなど、様々なシナリオを可能にするのに役立つ。場合によっては、例えばそのような柔軟性が必要とされない場合、第１及び第２のＭＬモデルの代わりに、第１のプロセス技術におけるサブ回路のサブ回路性能パラメータを第２のプロセス技術におけるサブ回路のサブ回路性能パラメータに直接変換するようにトレーニングされた単一のＭＬモデルを用いることができる。
【0099】
サブ回路に関して説明したが、サブ回路のＭＬモデルをトレーニングするための同様のサブ回路性能パラメータを予測するために、電気構成要素などの他のサブ回路もまた、サブ回路物理パラメータの或る範囲にわたってシミュレートされ得ることが理解され得る。
【0100】
例示のＭＬモデル
【0101】
図１０は、本開示の態様に従った、例示のニューラルネットワークＭＬモデル１０００を示す。或る実施例において、ＭＬモデルを用いたアナログ回路のモデル化が、ＭＬモデルの入力パラメータ（例えば、特徴）としてサブ回路パラメータを用いることによって実施され得る。代替の実施例において、ＭＬモデルを用いたアナログ回路のモデル化が、ＭＬモデルのパラメータとしてサブ回路物理パラメータを用いて実施され得る。例示のニューラルネットワークＭＬモデル１０００は、そのようなニューラルネットワークＭＬモデル１０００がどのようにトレーニングされ得るかを理解するのを助けるために提示される簡略化された例である。ＭＬモデルの各実装は、用いられるＭＬモデルのタイプ、ＭＬモデルに用いられるパラメータ、パラメータ間の関係、所望のトレーニング速度などを含むが、これらに限定されない様々な要因に応じて、異なる方式でトレーニング又は調整され得ることを理解されたい。この簡略化された例では、Ｗ及びＬのサブ回路物理パラメータ値が、ＭＬモデル１０００へのパラメータ入力１００２及び１００４である。各層（例えば、第１の層１００６、第２の層１００８、及び第３の層１０１０）は、複数のノード（例えば、ニューロン）を含み、概して、行列乗算のセットなど、パラメータに対して成される動作のセットを表す。例えば、各ノードは、（第１の層１００６のノードとは別に）入力として、前の層からの出力と重みとをとる数学的関数を表す。重みは、典型的には、ＭＬモデルトレーニング中に調整され、ＭＬモデルトレーニング後に固定される。ノードの特定の数学的関数は、ＭＬモデル実装に応じて変化し得る。現在の例は、３つの層をアドレス指定するが、場合によっては、ＭＬモデルが任意の数の層を含み得る。概して、各層は、Ｍ個の入力パラメータをＮ個の出力パラメータに変換する。第１の層１００６へのパラメータ入力は、接続のセットを有する第２の層１００８への入力として出力される。層（第１の層１００６など）の各ノードが、後続の層（第２の層１００８など）の各ノードに出力するので、ＭＬモデル１０００は、完全に接続されたニューラルネットワークである。他の実施例は、部分的に接続されたニューラルネットワーク又は別のニューラルネットワーク設計を利用することもでき、それは、層の各ノードを後続の層の各ノードに接続しなくてもよい。
【0102】
この例では、第１の層１００６が、第２の層１００８に入力される第１の層１００６からの出力を生成するために入力パラメータ（例えば、入力パラメータ１００２及び１００４）に適用される重みのセットに基づく関数を表す。後続の層によって前の層の各ノードから受け取られた入力に対して、異なる重みが適用され得る。例えば、第２の層１００８のノードの場合、ノードは、第１の層１００６のノードから受け取られた入力に重みを適用し、ノードは、第１の層１００６の各ノードから受け取られた入力に異なる重みを適用し得る。ノードは受け取られた入力及び対応する重みに基づいて１つ又は複数の関数を計算し、数を出力する。例えば、ノードは、前の層のノードからの入力値を対応する重みで乗算し、その乗算の結果にわたって合計する、線形結合関数を用いることができ、これは、出力のための結果として得られる数のためのフロアとして作用する非線形活性化関数と結合される。任意の既知の重み付けされた関数が、本開示の範囲内でノードによって適用され得ることが理解され得る。この出力数は、後続の層に入力されてもよく、又は層が、この例では第３の層１０１０などの、最終層である場合、数は結果（例えば、出力パラメータ）として出力され得る。場合によっては、層のノードによって適用される関数が層間で異なり得る。ノードによって適用される重みは、ニューラルネットワークの予測が予期された結果とどのくらい正確に比較されるかを記述する関数である損失関数、損失関数に基づいて重み設定調整を判定するのに役立つ最適化アルゴリズム、及び、ニューラルネットワークの層を介して重み調整を逆に適用するエラーアルゴリズムの逆伝播に基づいて、トレーニング中に調整され得る。任意の最適化アルゴリズム（例えば、勾配降下、ミニバッチ勾配降下、確率的勾配降下、適応最適化器、運動量など）、損失係数（例えば、平均二乗誤差、クロスエントロピー、最尤推定など）、及びエラーアルゴリズムの逆伝播（例えば、スタティック又は反復的逆伝播）が、本開示の範囲内で用いられ得る。
【0103】
ニューラルネットワークなどの或るＭＬモデルは、ハイパーパラメータを含み得る。ＭＬモデルのハイパーパラメータは、層内の幾つかのノード、層の数、学習速度など、トレーニングを介して導出できないＭＬモデルの動作を制御するパラメータを指し得る。
拡張されたＭＬモデル化技術
拡張されたＭＬモデル化技術
【0104】
上記のように、複数のタイプのサブ回路のための複数のトポロジが存在し得るので、これらのトポロジ及びサブ回路に対してＭＬモデルを効率的に生成するためにＭＬモデル化技法を拡張することが有用であり得る。これらの回路のパラメータを正確に予測するアナログ回路及びハイブリッド回路のためのＭＬモデルを生成することは、アナログ回路及びハイブリッド回路は、電気構成要素の物理パラメータが変化するにつれて、高度に非線形的な方式で応じ得るので、困難であり得る。また、現在のＭＬモデル化技法を用いて、例えばニューラルネットワークＭＬモデルとして、このような挙動をモデル化することは、所望の精度を達成するために、モデルのパラメータの実質的なトレーニング時間及び／又は手動調整を必要とし得る。これにより、ＭＬモデルのバルク生成が困難になる可能性がある。バルクＭＬモデル作成を合理化するのを助けるために、ＭＬモデル作成は、ＭＬモデル内の入力パラメータとして相互作用パラメータを含めることと、閾値段階的選択を用いて入力パラメータに対して次元削減を実施することとによって、拡張され得る。
【0105】
場合によっては、プロセス技術の特性がアナログ回路の挙動に影響し得る。これに対処するのを助けるために、プロセス技術の挙動を記述する１つ又は複数のプロセス技術パラメータが、ＭＬモデルへの入力パラメータとして含まれ得る。そのようなプロセス技術パラメータの例は、酸化物の厚さ、チャネルドーピング濃度、電子移動度などを含み得る。
【0106】
非線形性に対処することを更に助けるために、相互作用パラメータ１０１２などのパラメータ相互作用が、入力パラメータとしてＭＬモデル１０００に付加され得る。相互作用パラメータは、例えば、異なる入力パラメータが互いにどのように相互作用し得るかを記述する１つ又は複数の関数を表す。例えば、関数Ａ×Ｂは入力パラメータＡ及びＢを有し得る。相互作用パラメータＣを作成することができ、ここで、Ｃ＝Ａ×Ｂであり、これはパラメータＡ及びＢの乗算に基づいてモデルが変更にどのように応答するかを表す。別の例として、相互作用パラメータＤを作成することができ、ここで、
であり、これはパラメータＡ及びＢの乗算の平方根に基づいてモデルが変更にどのように応答するかを表す。場合によっては、これらの相互作用は回路理論式に基づき得る。一例として、ＭＬモデルへの入力パラメータは、ＣＭＯＳトランジスタの相互コンダクタンスを判定するための式に基づき得る。この例では、ＭＬモデルＭＬｇｍがＭＬｇｍ＝ｆ（Ｗ，Ｌ，Ｔ，ＮＣＨ，Ｔｏｘ，ＩＤ，ＩＤＳ）などの入力パラメータを有し得、ここで、入力パラメータはそれぞれ、電気構成要素の幅、電気構成要素の長さ、温度、Ｎチャネルドーピング濃度、酸化物厚さ、電気構成要素のドレイン電流バイアス、及び電気構成要素のドレイン・ソース端子間の電圧を表す。１つの既知の非線形パラメータ相互作用は、相互コンダクタンス
の一次方程式である。パラメータ相互作用
は、Ｗ、Ｌ、及びＩＤのための入力パラメータデータから判定され、
及びＭＬｇｍ＝ｆ（Ｗ，Ｌ，Ｔ，ＮＣＨ，Ｔｏｘ，ＩＤ，ＩＤＳ）となるように入力パラメータとしてＭＬモデルに提供され得る。ＭＬモデルへの入力として非線形相互作用を付加することは、ＭＬモデルによって必要とされるトレーニングの量を低減するのに役立ち得る既知の相互作用を優先的に提供することに役立つ。
【0107】
幾つかの実施例において、既知の回路理論方程式（例えば、相互コンダクタンスのための一次方程式）を含むことなどによって、回路理論に基づいて非線形性を特徴付けることを試みることが、高次相互作用項を導入し得、次元（例えば、ＭＬモデルに入力されるパラメータの数）を増加させ得る。ＭＬモデルへの入力のためのパラメータの数を減らすのを助けるために、次元削減が成され得る。次元削減は、それらのパラメータがモデル挙動に影響を与えないと判定された場合、ＭＬモデルへの入力としてパラメータを除去する。次元削減は、変数の数を減らすこと、ＭＬモデルに入力されるパラメータの最適なセットを識別すること、及び／又はＭＬモデルの処理時間を減らすことに役立ち得る。場合によっては、次元削減は閾値段階的選択を用いて成され得る。
【0108】
閾値段階的選択
【0109】
閾値段階的選択は、入力パラメータ相互作用を段階的に反復し、パラメータ相互作用がモデル挙動に対して有する有意性を判定し、閾値を満たさないパラメータ相互作用を除去することによって、より高次のパラメータ相互作用を構築するのに役立つ。このようにして、ＭＬモデルの次元を最小化しながら、より高次の相互作用を判定することができる。図１１は、本開示の態様に従った、閾値段階的選択１１００のための一連のＭＬモデルパラメータを図示する。閾値段階的選択は、パラメータの初期セット１１０２から始まる。この例では、初期セット１１０２の変数Ａ、Ｂ、Ｃ、及びＤは、ＭＬモデルへの一般的な入力パラメータ（例えば、サブ回路物理パラメータ、サブ回路性能パラメータ、定数、プロセス技術を記述するパラメータなど）を表し、そのため、ＭＬモデルの結果Ｒは、Ａ、Ｂ、Ｃ、及びＤの関数であり、Ｒ＝ｆ（Ａ、Ｂ、Ｃ、Ｄ）である。場合によっては、Ｒは、ＭＬモデルによってモデル化されているサブ回路のＭＬモデルの予期された結果（例えば、サブ回路性能パラメータ又はサブ回路性能パラメータ）を表し得る。パラメータの初期セット１１０２は、相互作用パラメータ１０１２を含むこともできる。第１の段階において、第１のパラメータを他のパラメータの各々と相互作用させて、パラメータの第２のセット１１０４を生成することができる。パラメータ間のこの相互作用は、ＭＬモデルにおけるノードの数学的関数に基づき得る。例えば、一般的なパラメータＡが入力パラメータ１００２を表し、Ｂが図１０の入力パラメータ１００４を表すと仮定すると、ＡＢは、ＭＬモデル１０００の第２の層１００８において、重みなしに入力パラメータ１００２及び入力パラメータ１００４に適用される関数に対応する相互作用を表し得る。そのため、より高次のパラメータ値は、構成要素パラメータから得られる相互作用値を表す。例えば、相互作用が乗算であると仮定すると、Ａ＝２及びＢ＝３の場合、ＡＢ＝６である。Ｃ＝４の場合、ＡＢＣ＝２４である。Ａが既知の回路理論方程式などの方程式である場合、その式は、値を得るために評価され、この値は相互作用のために用いられる。
【0110】
この例では、パラメータＡは、パラメータＢ、Ｃ、及びＤと相互作用して、パラメータの第２のセット１１０４に示すように、パラメータＡＢ、ＡＣ、及びＡＤを生成し、その結果、パラメータの第２のセット１１０４のＲは、Ｒ＝ｆ（Ａ、Ｂ、Ｃ、Ｄ、ＡＢ、ＡＣ、ＡＤ）に対応することになる。この例では、パラメータＡが相互作用されるが、初期セット１１０２の任意のパラメータが、第１のセット１１０２の他のパラメータと相互作用され得ることが理解され得る。場合によっては、相互作用は、ニューラルネットワークのノードにおけるパラメータ間として適用される数学的関数に基づき得る。次いで、第２のセット１１０４のパラメータに対して線形回帰が実施され得る。線形回帰は、第２のセット１１０４のパラメータ間の関係をモデル化することを試みる線形関数であり、線形回帰の結果は、（例えば、ＭＬモデルによってモデル化されているサブ回路トポロジの回路シミュレーションによって判定されるように）ＭＬモデルの予期された結果と比較され得る。統計的有意性検査（例えば、帰無仮説検査）を用いて、統計的有意値（例えば、帰無仮説ｐ値）を判定して、線形回帰結果に対するパラメータの第２のセット１１０４の各パラメータの寄与を予測することができる。次いで、統計的有意値は、統計的有意値について定義された閾値と比較され得る。統計値の閾値は、閾値段階的選択アルゴリズムへの入力として固定値として判定されてもよく、或いは、閾値は、ベイズハイパーパラメータ最適化などの既知の技法によって判定され得る。ベイズハイパーパラメータ最適化は、ＭＬモデルのハイパーパラメータを判定するための技法である。ＭＬモデルのハイパーパラメータは、層内のノードの数、層の数、学習率など、トレーニング介して導出できないＭＬモデルの動作を制御するパラメータを指すことがある。この例では、最適化されるべきハイパーパラメータは、統計的有意性の閾値であってもよい。第３の段階において、統計的有意性の閾値、この例では、パラメータの第２のセット１１０４のパラメータＣ、ＡＢ、及びＡＣ、を満たさないパラメータは破棄され得る。
【0111】
第４の段階において、パラメータの初期セット１１０２の各パラメータを用いて第１～第３の段階を繰り返して、パラメータの第４のセット１１１０を得ることができる。例えば、初期セット１１０２の第２のパラメータは、第２のセット１１０４のパラメータと（統計的有意性の閾値を満たさなかったパラメータなしで）相互作用され得る。この相互作用は、パラメータの第２のセット１１０４を生成するために実施される相互作用と実質的に同様であり得る。線形回帰は、第２のセット１１０４のパラメータに対して実施されるのと実質的に同じ方式で、第３のセット１１０６のパラメータに対して実施され得、統計的有意性のための閾値、この例では、パラメータの第３のセット１１０６のパラメータＢＡ及びＢＡＤ、を満たさないパラメータが破棄され得る。この相互作用／線形回帰／破棄パラメータは、パラメータの第４のセット１１１０など、段階的閾値選択のラウンドの結果として生じるパラメータを得るために、初期セット１１０２の各パラメータについて繰り返すことができる。場合によっては、この段階は、後続の段階がパラメータをモデル化問題において重要でないと判定した場合であっても、パラメータの初期セット１１０２の全てにわたって繰り返される。たとえパラメータのみがモデル結果に寄与しなくても、パラメータの他のパラメータとの相互作用は重要であり得る。相互作用を介してループするときに個々の有意性にかかわらず、パラメータの初期セット１１０２の全てを含めることは、全てのパラメータの有意な相互作用が失われないことを確実にするのに役立つ。
【0112】
第４のセット１１１０における結果として生じるパラメータは、第４のセット１１１０における結果として生じるパラメータの精度を判定するために、（例えば、回路シミュレーションを介して取得される）予期された結果と比較され得る。精度が閾値精度値を満たす場合、パラメータの第４のセット１１１０は、サブ回路のＭＬモデルのための入力パラメータとして用いられ得る。閾値精度値は任意の方式で、例えば、実験、経験などによって、判定され得る。
【0113】
第５の段階において、精度が閾値精度値を満たさない場合、閾値精度値がパラメータの最終セット１１０８などの閾値段階的選択のラウンドから得られるパラメータによって満たされるまで、パラメータの初期セット１１０２と結果として得られるパラメータ（第４のセット１１１０のパラメータなど）とを相互作用させることによって、第１～第４の段階が繰り返され得る。そうすることは、この例では、最終セット１１０８の相互作用パラメータＣＢＤ及びＡＢＣＤなどのより高次の相互作用パラメータをもたらし得る。場合によっては、この第５の段階における反復の数は、例えば、所定の回数のラウンドに基づいて、結果として得られるパラメータの精度が増加しなくなった場合や、結果として得られるパラメータのパラメータが変更されていない場合などに、制限され得る。この例では、より高次のパラメータが、相互作用されたパラメータ（例えば、複数文字によって図１１において表されるパラメータ）から生じる相互作用パラメータによって表現され得ることに留意されたい。示されるように、閾値段階的選択は、より高次パラメータが開発されることを可能にし、一方で、次元削減を介してパラメータの総数を依然として制限する。閾値段階的選択段階によって判定されるようにパラメータの最終セット１１０８は、モデル化されるサブ回路に対して最も統計的に有意であるパラメータのセットを表す。閾値段階的選択段階によって最も統計的に有意であると判定されたパラメータを開始ポイントとして（例えば、ＭＬモデルへの入力のための初期パラメータとして）用いることによって、或るレベルの精度を得るためにＭＬモデルをトレーニングするのに必要な時間量が低減され得る。
【0114】
場合によっては、所望の閾値精度値が閾値段階的選択によって満たされない場合、閾値段階的選択は、精度を改善するのを助けるために、スタックされたモデルと併せて適用され得る。スタックされたモデルは、閾値段階的選択から出力されたパラメータの最終セット１１０８などの初期モデルから導出された情報を入力として用いて、後続のモデル化技法を導くのを助ける。例えば、所定の数のラウンドの閾値段階的選択を適用した後、所望の閾値精度値が満たされない場合、閾値段階的選択の最後のラウンド中に選択されたパラメータは、サブ回路物理パラメータ及びシミュレートされたサブ回路性能パラメータ上でトレーニングされたニューラルネットワークなどの、ＭＬモデルへの入力として用いられ得る。次いで、このＭＬモデルは、任意の既知のＭＬ調整技法を用いて更に調整され得る。例えば、ベイズハイパーパラメータ最適化をＭＬモデルに適用して、ＭＬモデルのハイパーパラメータを調整することもできる。ベイズハイパーパラメータ最適化は、検証スコアに基づいて異なるハイパーパラメータが調整されるときに、ハイパーパラメータがＭＬモデルの精度にどのように影響するかの確率モデルに基づいて、ＭＬモデルのハイパーパラメータを判定するための技法である。検証スコアは、ＭＬモデルのハイパーパラメータを調整し、調整されたハイパーパラメータを用いてＭＬモデルの予測を生成するようにＭＬモデルをトレーニングし、予期された結果に対してこれらの予測を評価して検証スコアを計算することによって、判定され得る。
【0115】
図１２は、本開示の態様に従った、アナログ回路１２００を設計するための技法の概要を図示するフローチャートである。ブロック１２０２において、第１のプロセス技術のための回路を表すデータオブジェクトを受け取ることができ、この回路は、第１のサブ回路を含み、第１のサブ回路は、第１の電気構成要素及び第２の電気構成要素を含み、第１の電気構成要素及び第２の電気構成要素は、第１のトポロジに配置される。例えば、アナログ回路はネットリストとして記述され得、ネットリストは、電気構成要素及びそれらの電気構成要素の接続のリストである。ブロック１２０４において、第１のサブ回路は、第１のトポロジを格納されたトポロジと比較することによって、データオブジェクト内で識別され得、格納されたトポロジは第１のプロセス技術に関連付けられる。例えば、機能回路ブロックは、信号を増幅すること、２つの信号を比較すること、クロック信号を生成することなどの機能を実施する回路のセットを表すアナログ回路の一部であってもよく、機能回路ブロックは、機能の開始及び終了など、ネットリスト内の機能の境界によって位置特定され得る。ネットリストは、これらの機能回路ブロックを位置特定するために解析され得る。機能回路ブロックは、１つ又は複数のサブ回路を含む。サブ回路は、機能回路ブロック内で特定の目的を共に果たす、１つ又は複数の電気構成要素からつくられ得る。サブ回路の目的を実際に実施することができる電気構成要素の配置は、比較的限られた数であり得る。電気構成要素のこれらの配置は、例えばチップ設計経験に基づいて、所定のサブ回路のセットとして事前判定され得る。場合によっては、所定のサブ回路のこのセットは、網羅的でなくてもよく、アナログ回路において見られる可能性がより高いと判定されたサブ回路を含んでもよい。場合によっては、第１のサブ回路は、規則のセットに基づいて識別され得る。場合によっては、これらの規則は、少なくとも部分的に第１のサブ回路の接続に基づき得る。
【0116】
ブロック１２０６において、第１のサブ回路の第１の電気構成要素及び第２の電気構成要素に関連付けられたサブ回路物理パラメータ値が識別される。例えば、ネットリストは、回路の電気構成要素に関連する物理パラメータを含み得る。更に、動作ポイントシミュレーションを用いて、サブ回路のための動作パラメータを得ることができる。ブロック１２０８において、第１のサブ回路の第１の機械学習（ＭＬ）モデルと識別されたサブ回路物理パラメータとに基づいて、第１のサブ回路のためのサブ回路性能パラメータ値のセットが判定される。例えば、異なるタイプのサブ回路が、異なるセットの性能パラメータに関連付けられ得る。性能パラメータの例には、相互コンダクタンス、チャネルコンダクタンス、最小ドレイン－ソース電圧、閾値電圧不整合などが含まれる。場合によっては、識別された第１のサブ回路に関連する物理パラメータのセットのための性能パラメータ値が、識別されたサブ回路の第１のＭＬモデルに基づいて判定され得る。例えば、識別された第１のサブ回路に関連する物理パラメータが、識別された第１のサブ回路のための性能パラメータ値を判定するために、第１のプロセス技術のための識別されたサブ回路の第１のトレーニングされたＭＬモデルに入力され得る。
【0117】
ブロック１２１０において、第２のプロセス技術のための識別された第１のサブ回路から第２のサブ回路への変換は、サブ回路性能パラメータ値の判定されたセットに基づいて行われる。例えば、第２のＭＬモデルが、識別された第１のサブ回路のタイプに基づいて選択され得る。第２のＭＬモデルは、第２のプロセス技術のための第２のＭＬモデルと、サブ回路性能パラメータ値のセットとに基づいて、第３の電気構成要素と第２のサブ回路の第４の電気構成要素とに関連付けられたサブ回路物理パラメータの第２のセットを判定し、サブ回路物理パラメータの第２のセットのサブ回路物理パラメータを第２のサブ回路の第３の電気構成要素及び第４の電気構成要素と関連付けるように構成され得る。例えば、性能パラメータは、第２のプロセス技術のための識別されたサブ回路の第２のトレーニングされたＭＬモデルに入力されて、第２のプロセス技術のための第２のサブ回路の電気構成要素の物理パラメータ値を判定することができる。場合によっては、第１及び第２のトレーニングされたＭＬモデルは、ニューラルネットワークであってもよい。次いで、第２のプロセス技術における第２のサブ回路のネットリストが、物理パラメータ値に基づいて判定され得る。ブロック１２１２において、変換された第２のサブ回路が出力され得る。例えば、第２のサブ回路のネットリストが出力され得る。場合によっては、第２のプロセス技術は、アナログ回路の第１のプロセス技術と比較して、より小さい回路電気構成要素に関連する第２の半導体製造プロセスを含む。例えば、第２のプロセス技術は、第１のプロセス技術と比較して、より小さいサイズのトランジスタに関連し得る。場合によっては、第２のサブ回路は、第２のサブ回路の回路シミュレーションと、第１のサブ回路に関連する性能パラメータとに基づいて検証され得る。例えば、出力ネットリストは、第２のサブ回路の性能パラメータが第１のサブ回路に関連する性能パラメータの閾値量内にあることを検証するために、回路シミュレータ上でシミュレートされ得る。
【0118】
図１３は、本開示の態様に従った、アナログ回路１３００を設計するための技法の概要を図示するフローチャートである。ブロック１３０２において、或る回路を表すデータオブジェクトが受け取られ、この回路はサブ回路を含み、サブ回路は、第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む。例えば、アナログ回路は、１つ又は複数の回路ブロックを含むネットリストとして記述され得る。これらの回路ブロックは、各々、回路ブロックのトランジスタ、抵抗器、コンデンサ、インダクタ、ダイオードなどの１つ又は複数の電気構成要素を含む。ブロック１３０４において、格納されたトポロジのセットが受け取られる。例えば、既知のサブ回路のためのトレーニングされたＭＬモデルを含むトレーニングされたＭＬモデルのライブラリが、メモリストレージから格納され、アクセスされ得る。ブロック１３０６において、第１の電気構成要素と、第２の電気構成要素と、第１の電気構成要素及び第２の電気構成要素の接続とが識別され得る。例えば、機能回路ブロックの第１の電気構成要素が、メモリストレージに格納された１セットの所定の電気構成要素タイプに基づいて識別され得る。例えば、電気構成要素は、機能回路ブロック内で特定の役割を果たし、第１の電気構成要素の役割が、第１の電気構成要素がどの他の電気構成要素に接続されているかに基づいて判定され得る。この役割は、電気構成要素のタイプと共に、１セットの所定の電気構成要素から第１の電気構成要素を識別するために用いることができる。場合によっては、第１の回路は、規則のセットに基づいて識別され得る。ブロック１３０８において、第１の電気構成要素と第２の電気構成要素との間の結合が、第１の電気構成要素の接続に基づいて判定される。例えば、ネットリストは、電気構成要素間などの接続の記述を含み得、この記述は、電気構成要素間などの接続を判定するために解析され得る。解析は、規則のセットを用いて実施され得る。場合によっては、解析規則のセットの規則は、第１の電気構成要素の識別されたタイプ、第１の電気構成要素の接続、及び第２の電気構成要素の識別されたタイプに少なくとも部分的に基づき得る。一例として、この規則のセットは、電気構成要素の可能な接続、及びそれらの接続の様々なサブ回路タイプ又はトポロジへのマッピングを記述し得る。場合によっては、解析規則のセットの規則は、第１の電気構成要素及び第２の電気構成要素の物理パラメータに少なくとも部分的に基づき得る。
【0119】
ブロック１３１０において、第１のトポロジは、識別された第１の電気構成要素と、識別された第２の電気構成要素と、第１の電気構成要素と第２の電気構成要素との間の判定された結合と、格納されたトポロジのセットのトポロジとの間の比較に基づいて判定される。ブロック１３１２において、識別された第１のトポロジを出力することができる。例えば、識別されたトポロジは、サブ回路性能パラメータ又はサブ回路物理パラメータを予測するための１つ又は複数のＭＬモデルによる使用のために出力され得る。場合によっては、比較に基づいて、格納されたトポロジのセットのうちの複数のトポロジが一致し得るという判定がなされる。そのような場合、第３の電気構成要素と、第３の電気構成要素の接続とが識別され得、第３の電気構成要素の接続に基づいて、第３の電気構成要素と第１の電気構成要素又は第２の電気構成要素のいずれかとの間の結合が判定される。格納されたトポロジのセットのトポロジは、第１のトポロジを識別するために、識別された第１の電気構成要素、識別された第２の電気構成要素、識別された第３の電気構成要素、第１の電気構成要素と第２の電気構成要素との間の判定された結合、及び、第３の電気構成要素と第１の電気構成要素又は第２の電気構成要素のいずれかとの間の識別された結合、と比較される。例えば、電気構成要素のセットと既知のトポロジのセットのトポロジとの間の複数の一致が見出される場合、電気構成要素のセットは、電気構成要素のセットの現在の電気構成要素に結合される付加的な電気構成要素を含むように拡張され得る。次いで、既知のトポロジのセットに対するマッチングが、電気構成要素の拡張されたセットを用いて再度実施され得る。
【0120】
図１４は、本開示の態様に従った、サブ回路１４００を識別するための技法を図示するフローチャートである。ブロック１４０２において、プロセス技術のための回路を表すデータオブジェクトが受け取られ、この回路は第１のサブ回路を含み、第１のサブ回路は第１のトポロジに配置される第１の電気構成要素及び第２の電気構成要素を含む。例えば、アナログ回路は、１つ又は複数の回路ブロックを含むネットリストとして記述され得る。機能回路ブロックは、１つ又は複数のサブ回路を含む。サブ回路は、機能回路ブロック内で特定の目的を共に果たす１セットの電気構成要素からつくられ得る。ブロック１４０４において、回路内の第１のサブ回路は、第１のトポロジを格納されたトポロジと比較することによって識別され、格納されたトポロジは第１のプロセス技術に関連付けられている。例えば、サブ回路の目的を実際に実施し得る電気構成要素の配置の数は比較的限られている。電気構成要素のこれらの配置は、例えばチップ設計経験に基づいて、所定のサブ回路のセットとして事前判定され得る。場合によっては、事前判定されたサブ回路のこのセットは網羅的でなくてもよく、アナログ回路において見られる可能性がより高いと判定されたサブ回路を含んでもよい。第１のサブ回路は、事前判定されたサブ回路のセットと比較され得る。
【0121】
ブロック１４０６において、第１のサブ回路の第１の電気構成要素及び第２の電気構成要素に関連付けられた物理パラメータ値の第１のセットが識別される。例えば、ネットリストは、回路の電気構成要素に関連する物理パラメータを含み得る。また、動作ポイントシミュレーションを用いて、サブ回路のための動作パラメータを得ることができる。ブロック１４０８において、第１のサブ回路の第１の機械学習（ＭＬ）モデルと物理パラメータ値の識別されたセットとに基づいて、第１のサブ回路の性能パラメータ値のセットが判定される。例えば、異なるタイプのサブ回路を、異なるセットの性能パラメータに関連付けることができる。性能パラメータの例には、相互コンダクタンス、チャネルコンダクタンス、最小ドレイン－ソース電圧、閾値電圧不整合などが含まれる。場合によっては、識別された第１のサブ回路に関連する物理パラメータのためのセットの性能パラメータ値は、識別されたサブ回路の第１のＭＬモデルに基づいて判定され得る。例えば、識別された第１のサブ回路に関連する物理パラメータは、識別された第１のサブ回路のための性能パラメータ値を判定するために、第１のプロセス技術のための識別されたサブ回路の第１のトレーニングされたＭＬモデルに入力され得る。ブロック１４１０において、識別された第１のサブ回路は、性能パラメータ値の判定されたセットに基づいて、プロセス技術のための第２のサブ回路に変換され、第２のサブ回路は、第２のトポロジに配置される第３の電気構成要素及び第４の電気構成要素を有する。場合によっては、第１のサブ回路のタイプが、第１の電気構成要素と第２の電気構成要素との接続に基づいて識別される。性能パラメータ値の判定されたセットは、その処理技術のために、第１のサブ回路の識別されたタイプの１つ又は複数のＭＬモデルに入力され、第１のサブ回路のタイプに関連する１つ又は複数のトポロジに対応する物理パラメータ値の１つ又は複数のセットが受け取られる。第２のトポロジは、１つ又は複数のトポロジから選択される。場合によっては、第２のトポロジを選択することは最適化関数に基づく。この最適化関数は、１つ又は複数のトポロジのうちのトポロジの幾つかの電気構成要素に基づき得る。場合によっては、最適化関数は、選択された第２のトポロジに対応する物理パラメータ値のセットの１つ又は複数のトポロジ物理パラメータ値に対応する物理パラメータ値に基づき、第３の電気構成要素及び第４の電気構成要素に関連付けられる。
【0122】
図１５は、本開示の態様に従った、回路１５００を設計するための技法を図示するフローチャートである。ブロック１５０２において、サブ回路タイプの表示及びサブ回路性能パラメータ値のセットが受け取られ得る。例えば、ユーザが、サブ回路タイプの表示と、サブ回路タイプの１つ又は複数のサブ回路性能パラメータ値とを提供することができる。ブロック１５０４において、サブ回路トポロジが、サブ回路タイプ及びサブ回路性能パラメータ値のセットに基づいて判定され得る。例えば、サブ回路タイプのための特定のサブ回路トポロジが提供され得、サブ回路タイプのためのＭＬモデルが識別され得る。別の例として、サブ回路性能パラメータ値は、サブ回路タイプに対応する複数のサブ回路ＭＬモデルに提供され得る。サブ回路ＭＬモデルのこのセット、及び対応するサブ回路トポロジは、ＭＬモデルライブラリから取得され得る。サブ回路性能パラメータ値は、サブ回路ＭＬモデルに対応するサブ回路トポロジのための対応するサブ回路性能パラメータを判定するために、サブ回路ＭＬモデルのセットのサブ回路ＭＬモデルに入力され得る。場合によっては、サブ回路トポロジのためのサブ回路性能パラメータがサブ回路性能パラメータについて判定され得ない場合、サブ回路トポロジはサブ回路トポロジのセットから除去され得る。次いで、最適化関数がサブ回路トポロジを選択するために、サブ回路トポロジのセットのサブ回路トポロジに適用され得る。最適化関数は、コスト関数、損失関数などの任意の既知の最適化技法であり得る。一例として、最適化関数は、第１のプロセス技術に基づいて製造を容易にするために選択された特定の範囲内のそれらの電気構成要素のサブ回路性能パラメータを有する、最小数の電気構成要素に基づいてサブ回路トポロジを選択し得る。
【0123】
ブロック１５０６において、サブ回路トポロジの第１の機械学習（ＭＬ）モデル及びサブ回路性能パラメータ値のセットに基づいて、サブ回路物理パラメータ値のセットが判定される。場合によっては、サブ回路物理パラメータ値のセットは、サブ回路トポロジを判定することの一部として判定され得る。ブロック１５０８において、サブ回路物理パラメータ値の判定されたセットと、判定されたサブ回路トポロジとに基づいてサブ回路を表すデータオブジェクトが生成される。例えば、サブ回路のネットリスト表現が、判定されたサブ回路トポロジ及び判定されたサブ回路物理パラメータ値を用いて生成され得る。ブロック１５１０において、データオブジェクトが出力される。
【0124】
図１６は、本開示の態様に従った、回路１６００を設計するための技法を図示するフローチャートである。ブロック１６０２において、サブ回路の電気構成要素のためのサブ回路物理パラメータの第１のセットと、第１のプロセス技術の表示とが受け取られる。例えば、第１のサブ回路の電気構成要素のための物理パラメータが、それらの電気構成要素がどのように接続されるかの記述とともに受け取られ得、並びに第１のサブ回路が関連付けられているプロセス技術に関係する情報が受け取られ得る。場合によっては、性能パラメータのセットも受け取られ得、性能パラメータは、どの性能パラメータが第１のサブ回路に適用可能であるかを示す。ブロック１６０４において、構造サブ回路の電気構成要素のためのサブ回路性能パラメータの第１のバリエーションが判定され、第１のバリエーションは、サブ回路物理パラメータの第１のセットのサブ回路物理パラメータから変化する少なくとも１つのサブ回路物理パラメータを含む。場合によっては、サブ回路の電気構成要素のための物理パラメータのバリエーションのセットを判定することは、第１のプロセス技術のための物理パラメータ値の実用的な範囲に基づいて、電気構成要素のための物理パラメータのバリエーションを判定することを含む。ブロック１６０６において、第１のプロセス技術におけるサブ回路物理パラメータの第１のバリエーションは、第１のバリエーションに関連するサブ回路性能パラメータ値の第１のセットを生成するためにシミュレートされる。例えば、特定のサブ回路について、物理パラメータのセットは、物理パラメータ値のセットを用いて特定のサブ回路をシミュレートすることによって生成され得る。物理パラメータ値のこれらのセットの物理パラメータ値は、それぞれの物理パラメータ値に関連する実用値の範囲にわたって変化し得る。場合によっては、物理パラメータのバリエーションのセットがサブ回路の非線形挙動を示すために識別される。場合によっては、サブ回路のための物理パラメータのバリエーションのセットは、サブ回路の集積回路用シミュレーションプログラム（ＳＰＩＣＥ）回路モデルを有するシミュレーションプログラムを用いてシミュレートされ得る。
【0125】
ブロック１６０８において、構造サブ回路の機械学習（ＭＬ）モデルが、第１のプロセス技術のための、第１のバリエーションと、第１のバリエーションに関連するサブ回路性能パラメータのセットとを含むバリエーションのセットに基づいてトレーニングされる。場合によっては、サブ回路のＭＬモデルは、線形回帰、大マージン分類器、主成分分析、ツリーベース、又はニューラルネットワーク機械学習モデルのうちの１つを含む。場合によっては、ＭＬモデルをトレーニングすることは、ＭＬモデルへの入力のためのパラメータのセットを識別することを含む。場合によっては、ＭＬモデルへの入力のためのパラメータのセットは、物理パラメータのセット又は生成された性能パラメータ、及び、第１のプロセス技術に関連する１つ又は複数のパラメータ、又は第２のプロセス技術に関連する１つ又は複数のパラメータのうちの一方に基づく。ブロック１６１０において、トレーニングされたＭＬモデルが格納される。場合によっては、トレーニングされたＭＬモデルのライブラリが、所定のサブ回路のセットの各サブ回路に対するトレーニングされたＭＬモデルを含む。場合によっては、トレーニングされたＭＬモデルのライブラリでは、各トレーニングされたＭＬモデルが特定のサブ回路に関連付けられ、各トレーニングされたＭＬモデルは、トレーニングされたＭＬモデルのライブラリ内の他のトレーニングされたＭＬモデルとは異なり得る。
【0126】
図１７Ａ～図１７Ｂは、本開示の態様に従った、回路モデル化１７００のための技法を図示するフローチャートである。ブロック１７０２において、パラメータの初期セットが受け取られ、パラメータの初期セットは、サブ回路に関連付けられる。例えば、サブ回路のＭＬモデルのためのサブ回路性能パラメータ又はサブ回路物理パラメータのセットが受け取られ得る。ブロック１７０４において、パラメータの初期セットの第１のパラメータが、パラメータの初期セットの他のパラメータと相互作用されて、相互作用されたパラメータのセットを生成する。例えば、第１のパラメータは、パラメータのセットの別のパラメータと相互作用されて、相互作用されたパラメータを生成し得る。ブロック１７０６において、パラメータの候補セットを生成するために、相互作用されたパラメータが初期セットパラメータに付加される。例えば、相互作用されたパラメータは、パラメータのセットに付加され得る。ブロック１７０８において、パラメータの候補セットのパラメータの予測値を判定するために、予期されるパラメータ値のセットに対するパラメータの候補セットのパラメータに対して線形回帰が実施され得る。例えば、線形回帰は、ＭＬモデルの予期された結果と比較したパラメータ間の関係をモデル化することを試み、統計的有意性検査を線形回帰の結果に適用して、パラメータのセットのパラメータの統計的有意値を判定し得る。場合によっては、この線形回帰方程式はテイラー級数回帰に基づき得る。
【0127】
ブロック１７１０において、予測値と所定の予測閾値との間の比較に基づいて、パラメータの候補セットのパラメータが除去される。例えば、パラメータのセットのパラメータの統計的有意値は、所定の閾値と比較されてもよく、所定の閾値を満たさないパラメータはパラメータのセットから除去され得る。場合によっては、統計的ｐ値が最小ｐ値と比較され得、最小ｐ値未満のｐ値を有する変数は候補セットから除去され得る。複数の変数が、各ラウンドにおける変数の候補セットから除去され得る。ブロック１７１２において、パラメータの候補セットの精度が、予期されるパラメータ値のセットに基づいて判定され得る。例えば、パラメータの候補セットは、精度を判定するために、予期された結果と比較され得る。変数の候補セットに基づく予測値は、変数の候補セットの精度を判定するために、パラメータ値の予期されたセットと比較され得る。場合によっては、パラメータの初期セットの各パラメータが、精度判定の前にパラメータの初期セットの他のパラメータと相互作用され得る。例えば、元の変数の各々は、元の変数が候補変数のセットから除去された場合であっても、候補変数のセットの候補変数と相互作用され得る。ブロック１７１４において、パラメータの候補セットの精度が、所定の精度レベルと比較され得る。ブロック１７１６において、パラメータの候補セットの精度が所定の精度レベルに達した場合、ブロック１７１８においてパラメータの候補セットが出力される。パラメータの候補セットの精度が所定の精度レベルに達しない場合、特定の段階を繰り返すことができる。
【0128】
ブロック１７２０において、パラメータの初期セットの第２のパラメータが、パラメータの候補セットの他のパラメータと相互作用される。この相互作用は、ブロック１７０４に関連して説明した相互作用と同様であってもよく、別のパラメータがパラメータのセットの別のパラメータと相互作用されて、相互作用されたパラメータを生成し得る。ブロック１７２２において、相互作用されたパラメータは、パラメータの候補セットに付加される。例えば、相互作用されたパラメータは、パラメータのセットに付加され得る。ブロック１７２４において、パラメータの候補セットのパラメータのための予測値を判定するために、予期されるパラメータ値のセットに対するパラメータの候補セットのパラメータに対して線形回帰が実施され得る。ブロック１７２６において、予測値と所定の予測閾値との間の比較に基づいて、パラメータの候補セットのパラメータが除去される。ブロック１７２８において、パラメータの候補セットの精度は、予期されるパラメータ値のセットに基づいて判定され得る。ブロック１７３０において、パラメータの候補セットの精度が、所定の精度レベルと比較され得る。ブロック１７３２において、パラメータの第２の候補セットの精度が所定の精度に達した場合、ブロック１７１８において、パラメータの候補セットが出力される。ブロック１７３２において、パラメータの初期セットの各パラメータが候補セットの他のパラメータと所定の回数だけ相互作用された場合、ブロック１７１８においてパラメータの候補セットが出力される。そうでない場合、ブロック１７２０～１７３０は、パラメータの初期セットの別のパラメータを用いて繰り返され得る。
【0129】
場合によっては、パラメータの初期セットは、プロセス技術の特性に基づく１つ又は複数のパラメータ値を含み得る。場合によっては、パラメータの初期セットは、パラメータの第１のセットの１つ又は複数のパラメータ値間の理論的相互作用に基づく１つ又は複数のパラメータ値を含み得る。
【0130】
精度が所定の精度レベルに達していない場合において、第２のＭＬモデルが、選択された変数のセットとパラメータ値の第２のセットのパラメータ値とに基づいてトレーニングされ得る。例えば、十分なレベルの精度が満たされておらず、変数の元のセット内の各変数が所定の回数相互作用された後に反復が終了した場合、候補変数の最終セットを用いて別のＭＬモデルをトレーニングし得る。他のＭＬモデルが十分に正確である場合、線形回帰方程式の代わりに、他のＭＬモデルが、例えばＭＬライブラリに、格納され得る。付加的に、第２のＭＬモデルの精度が判定され得る。また、第２のＭＬの精度が所定の精度レベルよりも大きいという判定がなされ得、選択された変数のセット及び第２のＭＬモデルが、プロセス技術のためのサブ回路のための第１のＭＬモデルとして格納され得る。場合によっては、第２のＭＬモデルはニューラルネットワークであってもよい。場合によっては、ベイズハイパーパラメータ最適化が、第２のＭＬモデルに適用され得る。場合によっては、ベイズハイパーパラメータ最適化によって最適化されるハイパーパラメータが、ニューラルネットワークのニューロンの層の数と、ニューラルネットワークの各層におけるニューロンの数と、重み減衰値とのうちの１つを含む。
【0131】
図１８に図示されるように、デバイス１８００は、１つ又は複数のハードウェアプロセッサを含むプロセッサ１８０５などの処理要素を含み、各ハードウェアプロセッサは、単一の又は複数のプロセッサコアを有し得る。プロセッサの例は、中央処理装置（ＣＰＵ）又はマイクロプロセッサを含むが、これらに限定されない。図１８には図示されていないが、プロセッサ１８０５を構成する処理要素は、画像処理装置（ＧＰＵ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、及び／又はデジタルシグナルプロセッサ（ＤＳＰ）など、１つ又は複数の他のタイプのハードウェア処理構成要素も含み得る。場合によっては、プロセッサ１８０５は、図５、図６、図８、図１１、及び図１２～図１７に関連して説明する機能を実施するように構成され得る。また、単一のデバイスに関連して説明したが、説明した機能は、任意の数の処理要素によって実施され得、これらの処理要素は通信可能に結合された複数のデバイスに関連付けることができることを理解されたい。例えば、ＭＬモデル、ＭＬライブラリ、ネットリストなどの生成は、回路の変換又は最適化と比較して、別個のデバイス上で実施され得る。場合によっては、これらの種々のデバイスが、任意の既知のネットワーキング技術によってネットワーク化され得、その例には、イーサネット、ワイヤレスフィデリティ（Ｗｉ－Ｆｉ）、インターネットなどが含まれる。場合によっては、データオブジェクトが、非一時的コンピュータ可読ストレージ媒体を介して提供され及び／又は受け取られ得る。
【0132】
図１８は、メモリ１８１０が、プロセッサ１８０５に動作可能かつ通信可能に結合され得ることを図示する。メモリ１８１０は、様々なタイプのデータを格納するように構成された非一時的コンピュータ可読ストレージ媒体であり得る。例えば、メモリ１８１０は、ランダムアクセスメモリ（ＲＡＭ）などの１つ又は複数の揮発性デバイスを含み得る。場合によっては、図４～図８に記載されるようなＳＲＡＭ及び回路が、メモリ１８１０の一部として組み込まれてもよい。不揮発性ストレージデバイス１８２０は、１つ又は複数のディスクドライブ、光ドライブ、ソリッドステートドライブ（ＳＳＤ）、タップドライブ、フラッシュメモリ、電気的プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、及び／又は、電力損失又はシャットダウン動作後の時間期間にわたってデータを維持するように設計された任意の他のタイプのメモリを含み得る。揮発性のストレージデバイス１８２０はまた、そのようなプログラムが実行されるときにＲＡＭにロードされるプログラムを格納するために用いられ得る。
【0133】
当業者は、ソフトウェアプログラムが、様々なソフトウェアプラットフォーム及び／又はオペレーティングシステムのための様々なコンピューティング言語で開発、符号化、及びコンパイルされ、その後、プロセッサ１８０５によってロードされ、実行され得ることを認識している。一実施例において、ソフトウェアプログラムのコンパイルプロセスが、プロセッサ１８０５がプログラミングコードを実行できるように、或るプログラミング言語で書かれたプログラムコードを別のコンピュータ言語に変換し得る。例えば、ソフトウェアプログラムのコンパイルプロセスは、特定の非汎用の特有のコンピューティング機能を達成するために、符号化された命令（例えば、機械コード命令）をプロセッサ１８０５に対して提供する実行可能プログラムを生成し得る。
【0134】
コンパイルプロセスの後、符号化された命令は、コンピュータ実行可能命令又はプロセス工程として、ストレージ１８２０から、メモリ１８１０からプロセッサ１８０５にロードされ得、及び／又は、（例えば、キャッシュ又はオンボードＲＯＭを介して）プロセッサ１８０５内に埋め込まれ得る。プロセッサ１８０５は、コンピューティングデバイスを非汎用の特有の、特別にプログラムされた機械又は装置に変換するための命令又はプロセス工程を実施するために、格納された命令又はプロセス工程を実行するように構成され得る。格納されたデータ、例えばストレージデバイス１８２０によって格納されたデータは、コンピュータ実行可能命令又はプロセス工程の実行中にプロセッサ１８０５によってアクセスされて、コンピューティングデバイス１８００内の１つ又は複数の構成要素に命令し得る。ストレージ１８２０は、異なるソフトウェアプログラムによってアクセスされ得る複数のセクションに区分又は分割され得る。例えば、ストレージ１８２０は、コンピューティングデバイス１８００のソフトウェアを更新するためのプログラム命令又はデータを格納するなど、特定の目的のために指定されたセクションを含み得る。一実施例において、更新されるソフトウェアは、コンピューティングデバイスのＲＯＭ又はファームウェアを含む。場合によっては、コンピューティングデバイス１８００は、複数のオペレーティングシステムを含み得る。例えば、コンピューティングデバイス１８００は、通常動作に利用される汎用オペレーティングシステムを含み得る。コンピューティングデバイス１８００はまた、汎用オペレーティングシステムのアップグレード及び回復などの特定のタスクを実施し、汎用オペレーティングシステムを介して概して利用可能ではないレベルでコンピューティングデバイス１８００へのアクセスを可能にするため、ブートローダーなどの別のオペレーティングシステムを含み得る。汎用オペレーティングシステムと別のオペレーティングシステムの両方が、特定の目的のために指定されたストレージ１８２０のセクションにアクセスし得る。
【0135】
１つ又は複数の通信インタフェースは、１つ又は複数の無線通信デバイスとインタフェースするための無線通信インタフェースを含み得る。場合によっては、プロセッサに結合された要素が、プロセッサと共有されるハードウェア上に含まれてもよい。例えば、通信インタフェース１８２５、ストレージ１８２０、及びメモリ１８１０は、デジタル無線などの他の要素と共に、単一のチップ、又はシステムオンチップ（ＳＯＣ）などのパッケージに含まれてもよい。コンピューティングデバイスはまた、図示されていない入力及び／又は出力デバイスを含み得、その例には、センサ、カメラ、又は、マウス、キーボード、タッチスクリーン、モニタ、表示スクリーン、触覚又は動き生成器、スピーカー、ライトなど、人が入力するデバイスが含まれる。例えば、レーダデバイス１８３０からの処理された入力が、コンピューティングデバイス１８００から通信インタフェース１８２５を介して１つ又は複数の他のデバイスに出力され得る。
【0136】
本願の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【0137】
例えば、第１のプロセス技術特徴付けモジュール８１０が、例えば、ニューラルネットワーク、ディシジョンツリー、ベイジアン分類器、ファジー論理ベースの分類器、ディープラーニング、及び統計パターン認識など、統計的回帰分析及び統計的分類器などの、任意の数の判定技法を用いて実装されてもよい。
【0138】
同様に、別の例として、第２のプロセス技術特徴付けモジュール８２０が、ニューラルネットワーク、ディシジョンツリー、ベイズ分類器、ファジー論理ベースの分類器、ディープラーニング、及び統計的パターン認識など、統計的回帰分析及び統計的分類器などの、任意の数の判定技法を用いて実装されてもよい。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17A】
【図17B】
【図18】
【国際調査報告】