▶ ジョージア テック リサーチ コーポレイションの特許一覧
特表2023-530966ソフトスイッチング電流源コンバータ用の同期式逆阻止スイッチ、およびそれを含むソフトスイッチング電流源コンバータ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-07-20
(54)【発明の名称】ソフトスイッチング電流源コンバータ用の同期式逆阻止スイッチ、およびそれを含むソフトスイッチング電流源コンバータ
(51)【国際特許分類】
H02M 1/08 20060101AFI20230712BHJP
H02M 7/48 20070101ALI20230712BHJP
H03K 17/16 20060101ALI20230712BHJP
【ＦＩ】
H02M1/08 A
H02M7/48 Z
H03K17/16 H
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022577257
(86)(22)【出願日】2021-06-21
(85)【翻訳文提出日】2023-02-13
(86)【国際出願番号】 US2021038232
(87)【国際公開番号】W WO2021258046
(87)【国際公開日】2021-12-23
(31)【優先権主張番号】63/041,632
(32)【優先日】2020-06-19
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】504466834
【氏名又は名称】ジョージア テック リサーチ コーポレイション
(74)【代理人】
【識別番号】100115749
【弁理士】
【氏名又は名称】谷川 英和
(74)【代理人】
【識別番号】100121223
【弁理士】
【氏名又は名称】森本 悟道
(72)【発明者】
【氏名】マレラプディ，アニルッダ
(72)【発明者】
【氏名】メイジャー，ミカエル ジェー．
(72)【発明者】
【氏名】カンデュラ，ラジェンドラ プラサド
(72)【発明者】
【氏名】ディバン，ディーパックラジ エム．
【テーマコード（参考）】
5H740
5H770
5J055
【Ｆターム（参考）】
5H740BA12
5H740BB03
5H740BB05
5H740BB08
5H740BC01
5H740BC02
5H740HH05
5H740JA01
5H740JB01
5H740KK10
5H770CA05
5H770CA06
5H770DA02
5H770DA11
5H770DA17
5H770DA41
5H770GA01
5H770GA06
5H770GA13
5H770JA01X
5H770JA18X
5J055AX23
5J055BX16
5J055CX07
5J055DX13
5J055DX22
5J055DX61
5J055EY12
5J055EZ50
5J055GX01
5J055GX02
5J055GX04
(57)【要約】
ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチであって、第１の被制御スイッチと、第１の被制御スイッチに直列に接続された第２の被制御スイッチと、第２の被制御スイッチを、第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、第２の被制御スイッチを、第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御するよう構成された遅延生成回路と、を備えた同期式逆阻止スイッチ。
【選択図】図１Ｂ
【選択図】図１Ｂ
【特許請求の範囲】
【請求項1】
ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチであって、第１の被制御スイッチと、
前記第１の被制御スイッチに直列に接続された第２の被制御スイッチと、
遅延生成回路であって、
前記第２の被制御スイッチを、前記第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、
前記第２の被制御スイッチを、前記第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御する
よう構成された遅延生成回路と、を備えた同期式逆阻止スイッチ。
【請求項2】
ｔ＿ｄＯＮは所定の継続時間である、請求項１に記載の同期式逆阻止スイッチ。
【請求項3】
ｔ＿ｄＯＮは固定継続時間である、請求項１に記載の同期式逆阻止スイッチ。
【請求項4】
ｔ＿ｄＯＦＦは所定の継続時間である、請求項１に記載の同期式逆阻止スイッチ。
【請求項5】
ｔ＿ｄＯＦＦは固定継続時間である、請求項１に記載の同期式逆阻止スイッチ。
【請求項6】
ゲートドライバをさらに備えた、請求項１に記載の同期式逆阻止スイッチ。
【請求項7】
前記ゲートドライバは、前記遅延生成回路を含む、請求項６に記載の同期式逆阻止スイッチ。
【請求項8】
前記遅延生成回路は、前記第２の被制御スイッチ用のターンオン制御信号を前記遅延ｔ＿ｄＯＮだけ遅延させ、ターンオフ制御信号を前記遅延ｔ＿ｄＯＦＦだけ遅延させるよう構成されている、請求項７に記載の同期式逆阻止スイッチ。
【請求項9】
前記ゲートドライバは、単一の活性化信号と単一の非活性化信号を送信して、前記第１の被制御スイッチと前記第２の被制御スイッチの両方を制御し、前記遅延生成回路は前記第２の被制御スイッチと前記ゲートドライバの間にあり、前記遅延生成回路は、前記第２の被制御スイッチを、遅延ｔ＿ｄＯＮ後にオンになり遅延ｔ＿ｄＯＦＦ後にオフになるよう制御する、請求項６に記載の同期式逆阻止スイッチ。
【請求項10】
前記遅延生成回路はパッシブ遅延回路を含む、請求項１に記載の同期式逆阻止スイッチ。
【請求項11】
前記パッシブ遅延回路は、前記第１および第２の被制御スイッチを含むパッケージ内に統合され、前記第１および第２の被制御スイッチの両方を外部から制御する単一のゲート制御インターフェースを有する、請求項１０に記載の同期式逆阻止スイッチ。
【請求項12】
前記第２の被制御スイッチの両端の電圧を測定するよう構成された検出回路を有するゲートドライバをさらに備えた、請求項１に記載の同期式逆阻止スイッチ。
【請求項13】
前記ゲートドライバは、前記検出回路が前記第２の被制御スイッチの両端の電圧が正であることを示すのに応じて前記第２の被制御スイッチがオンにされる／活性化されるのを防止するよう構成された障害保護回路をさらに備え、前記第２の被制御スイッチの両端の電圧は、前記第２の被制御スイッチが電流を遮断するときに前記電圧が正となるように測定される、請求項１２に記載の同期式逆阻止スイッチ。
【請求項14】
前記ゲートドライバは、前記検出回路が前記第２の被制御スイッチの両端の電圧が閾値を超えたことを示すのに応じて前記第２の被制御スイッチを強制的にオフにする／非活性化するよう構成された障害保護回路をさらに備える、請求項１２に記載の同期式逆阻止スイッチ。
【請求項15】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つはシリコンスイッチである、請求項１に記載の同期式逆阻止スイッチ。
【請求項16】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは炭化ケイ素スイッチまたは窒化ガリウムスイッチを含む、請求項１に記載の同期式逆阻止スイッチ。
【請求項17】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）である、請求項１に記載の同期式逆阻止スイッチ。
【請求項18】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＭＯＳＦＥＴのソースピンを介して直列に接続されている、請求項１７に記載の同期式逆阻止スイッチ。
【請求項19】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＭＯＳＦＥＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、請求項１７に記載の同期式逆阻止スイッチ。
【請求項20】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは高電子移動度トランジスタ（Ｈｉｇｈ－Ｅｌｅｃｔｒｏｎ－Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）である、請求項１に記載の同期式逆阻止スイッチ。
【請求項21】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＨＥＭＴのソースピンを介して直列に接続されている、請求項２０に記載の同期式逆阻止スイッチ。
【請求項22】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＨＥＭＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、請求項２１に記載の同期式逆阻止スイッチ。
【請求項23】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）である、請求項１に記載の同期式逆阻止スイッチ。
【請求項24】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＩＧＢＴのエミッタピンを介して直列に接続されている、請求項２３に記載の同期式逆阻止スイッチ。
【請求項25】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＩＧＢＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのエミッタピンを介して直列に接続されている、請求項２４に記載の同期式逆阻止スイッチ。
【請求項26】
前記ゲートドライバは、ソフトスイッチング電流源コンバータのメインコントローラから単一のゲート制御信号を受信して、前記第１の被制御スイッチおよび前記第２の被制御スイッチを制御するよう構成されている、請求項６に記載の同期式逆阻止スイッチ。
【請求項27】
前記ゲートドライバは、当該同期式逆阻止スイッチが用いられているソフトスイッチング電流源コンバータの制御方式や変調方式に依存しない、請求項６に記載の同期式逆阻止スイッチ。
【請求項28】
前記第１の被制御スイッチおよび前記第２の被制御スイッチの個別制御は、当該同期式逆阻止スイッチが用いられている前記ソフトスイッチング電流源コンバータのコントローラによって実施されるものではない、請求項１に記載の同期式逆阻止スイッチ。
【請求項29】
前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が最小となるよう当該同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、請求項１に記載の同期式逆阻止スイッチ。
【請求項30】
前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が無いよう当該同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、請求項１に記載の同期式逆阻止スイッチ。
【請求項31】
ｔ＿ｄＯＮは、当該同期式逆阻止スイッチが用いられるＳＳＣＳＣブリッジのゼロ電圧スイッチング（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ：ＺＶＳ）遷移時間よりも大きい、請求項１に記載の同期式逆阻止スイッチ。
【請求項32】
ｔ＿ｄＯＦＦは、当該同期式逆阻止スイッチが用いられるＳＳＣＳＣブリッジの最小共振時間よりも小さい、請求項１に記載の同期式逆阻止スイッチ。
【請求項33】
前記第１の被制御スイッチと前記第２の被制御スイッチは、異なるタイプの被制御スイッチである、請求項１に記載の同期式逆阻止スイッチ。
【請求項34】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれの基準ピンを介して直列に接続されている、請求項１に記載の同期式逆阻止スイッチ。
【請求項35】
前記第１の被制御スイッチと前記第２の被制御スイッチは、逆の電流阻止方向で直列に接続されている、請求項１に記載の同期式逆阻止スイッチ。
【請求項36】
前記第１の被制御スイッチと前記第２の被制御スイッチは、前記直列接続に向かう方向の電流を遮断する向きに配されている、請求項１に記載の同期式逆阻止スイッチ。
【請求項37】
前記遅延生成回路は、前記第１の被制御スイッチ用の制御信号を受信し、
前記制御信号を遅延させ、
前記遅延させた制御信号を前記第２の被制御スイッチに送信することにより、
前記第１の被制御スイッチがオンになってからｔ＿ｄＯＮ後に前記第２の被制御スイッチをオンにするように制御し、前記第１の制御スイッチがオフになってからｔ＿ｄＯＦＦ後に前記第２の制御スイッチをオフにするように制御するよう構成されている、請求項１に記載の同期式逆阻止スイッチ。
【請求項38】
ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）であって、第１のＳＳＣＳＣブリッジと、
第２のＳＳＣＳＣブリッジと、
前記第１および第２のＳＳＣＳＣブリッジ間に接続された誘導要素と、を備え、
前記第１のＳＳＣＳＣブリッジは、直列に接続された２つの同期式逆阻止スイッチを有する少なくとも１つのレグを備え、
当該同期式逆阻止スイッチのそれぞれが、
第１の被制御スイッチと、
前記第１の被制御スイッチに直列に接続された第２の被制御スイッチと、
遅延生成回路であって、
前記第２の被制御スイッチを、前記第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、
前記第２の被制御スイッチを、前記第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御する遅延生成回路と、を含む、ＳＳＣＳＣ。
【請求項39】
前記誘導要素は、高周波トランス、直列インダクタ、およびシャントインダクタのうちの少なくとも１つを含む、請求項３８に記載のＳＳＣＳＣ。
【請求項40】
ｔ＿ｄＯＮは所定の継続時間である、請求項３８に記載のＳＳＣＳＣ。
【請求項41】
ｔ＿ｄＯＮは固定継続時間である、請求項３８に記載のＳＳＣＳＣ。
【請求項42】
ｔ＿ｄＯＦＦは所定の継続時間である、請求項３８に記載のＳＳＣＳＣ。
【請求項43】
ｔ＿ｄＯＦＦは固定継続時間である、請求項３８に記載のＳＳＣＳＣ。
【請求項44】
前記第１のＳＳＣＳＣブリッジは、ゲートドライバをさらに備える、請求項３８に記載のＳＳＣＳＣ。
【請求項45】
前記ゲートドライバは、前記遅延生成回路を含む、請求項４４に記載のＳＳＣＳＣ。
【請求項46】
前記遅延生成回路は、前記第２の被制御スイッチ用のターンオン制御信号を前記遅延ｔ＿ｄＯＮだけ遅延させ、ターンオフ制御信号を前記遅延ｔ＿ｄＯＦＦだけ遅延させるよう構成されている、請求項４５に記載のＳＳＣＳＣ。
【請求項47】
前記ゲートドライバは、単一の活性化信号と単一の非活性化信号を送信して、前記第１の被制御スイッチと前記第２の被制御スイッチの両方を制御し、前記遅延生成回路は前記第２の被制御スイッチと前記ゲートドライバの間にあり、前記遅延生成回路は、前記第２の被制御スイッチを、遅延ｔ＿ｄＯＮ後にオンになり遅延ｔ＿ｄＯＦＦ後にオフになるよう制御する、請求項４４に記載のＳＳＣＳＣ。
【請求項48】
前記遅延生成回路はパッシブ遅延回路を含む、請求項３８に記載のＳＳＣＳＣ。
【請求項49】
前記パッシブ遅延回路は、前記第１および第２の被制御スイッチを含むパッケージ内に統合され、前記第１および第２の被制御スイッチの両方を外部から制御する単一のゲート制御インターフェースを有する、請求項４８に記載のＳＳＣＳＣ。
【請求項50】
前記第２の被制御スイッチの両端の電圧を測定するよう構成された検出回路を有するゲートドライバをさらに備えた、請求項３８に記載のＳＳＣＳＣ。
【請求項51】
前記ゲートドライバは、前記検出回路が前記第２の被制御スイッチの両端の電圧が正であることを示すのに応じて前記第２の被制御スイッチがオンにされる／活性化されるのを防止するよう構成された障害保護回路をさらに備え、前記第２の被制御スイッチの両端の電圧は、前記第２の被制御スイッチが電流を遮断するときに前記電圧が正となるように測定される、請求項５０に記載のＳＳＣＳＣ。
【請求項52】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つはシリコンスイッチである、請求項３８に記載のＳＳＣＳＣ。
【請求項53】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは炭化ケイ素スイッチまたは窒化ガリウムスイッチを含む、請求項３８に記載のＳＳＣＳＣ。
【請求項54】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）である、請求項３８に記載のＳＳＣＳＣ。
【請求項55】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＭＯＳＦＥＴのソースピンを介して直列に接続されている、請求項５４に記載のＳＳＣＳＣ。
【請求項56】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＭＯＳＦＥＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、請求項５５に記載のＳＳＣＳＣ。
【請求項57】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは高電子移動度トランジスタ（Ｈｉｇｈ－Ｅｌｅｃｔｒｏｎ－Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）である、請求項３８に記載のＳＳＣＳＣ。
【請求項58】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＨＥＭＴのソースピンを介して直列に接続されている、請求項５７に記載のＳＳＣＳＣ。
【請求項59】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＨＥＭＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、請求項５８に記載のＳＳＣＳＣ。
【請求項60】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）である、請求項３８に記載のＳＳＣＳＣ。
【請求項61】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＩＧＢＴのエミッタピンを介して直列に接続されている、請求項６０に記載のＳＳＣＳＣ。
【請求項62】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＩＧＢＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのエミッタピンを介して直列に接続されている、請求項６０に記載のＳＳＣＳＣ。
【請求項63】
前記ゲートドライバは、ソフトスイッチング電流源コンバータのメインコントローラから単一のゲート制御信号を受信して、前記第１の被制御スイッチおよび前記第２の被制御スイッチを制御するよう構成されている、請求項４４に記載のＳＳＣＳＣ。
【請求項64】
前記ゲートドライバは、当該ＳＳＣＳＣの制御方式や変調方式に依存しない、請求項４４に記載のＳＳＣＳＣ。
【請求項65】
前記第１の被制御スイッチおよび前記第２の被制御スイッチの個別制御は、当該ＳＳＣＳＣのコントローラによって実施されるものではない、請求項４４に記載のＳＳＣＳＣ。
【請求項66】
前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が最小となるよう前記同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、請求項３８に記載のＳＳＣＳＣ。
【請求項67】
前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が無いよう前記同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、請求項３８に記載のＳＳＣＳＣ。
【請求項68】
ｔ＿ｄＯＮは、前記第１のＳＳＣＳＣブリッジのゼロ電圧スイッチング（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ：ＺＶＳ）遷移時間よりも大きい、請求項３８に記載のＳＳＣＳＣ。
【請求項69】
ｔ＿ｄＯＦＦは、前記第１のＳＳＣＳＣブリッジの最小共振時間よりも小さい、請求項３８に記載のＳＳＣＳＣ。
【請求項70】
前記第１の被制御スイッチと前記第２の被制御スイッチは、異なるタイプの被制御スイッチである、請求項３８に記載のＳＳＣＳＣ。
【請求項71】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれの基準ピンを介して直列に接続されている、請求項３８に記載のＳＳＣＳＣ。
【請求項72】
前記第１の被制御スイッチと前記第２の被制御スイッチは、逆の電流阻止方向で直列に接続されている、請求項３８に記載のＳＳＣＳＣ。
【請求項73】
前記第１の被制御スイッチと前記第２の被制御スイッチは、前記直列接続に向かう方向の電流を遮断する向きに配されている、請求項３８に記載のＳＳＣＳＣ。
【請求項74】
前記遅延生成回路は、前記第１の被制御スイッチ用の制御信号を受信し、
前記制御信号を遅延させ、
前記遅延させた制御信号を前記第２の被制御スイッチに送信することにより、
前記第１の被制御スイッチがオンになってからｔ＿ｄＯＮ後に前記第２の被制御スイッチをオンにするように制御し、前記第１の制御スイッチがオフになってからｔ＿ｄＯＦＦ後に前記第２の制御スイッチをオフにするように制御するよう構成されている、請求項３８に記載のＳＳＣＳＣ。
【請求項75】
ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチパッケージであって、当該スイッチパッケージは同期式逆阻止スイッチを含み、当該同期式逆阻止スイッチは、
第１の被制御スイッチと、
前記第１の被制御スイッチに直列に接続された第２の被制御スイッチと、
遅延生成回路であって、
前記第２の被制御スイッチを、前記第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、
前記第２の被制御スイッチを、前記第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御するよう構成された遅延生成回路と、を備える、スイッチパッケージ。
【請求項76】
ｔ＿ｄＯＮは所定の継続時間である、請求項７５に記載のスイッチパッケージ。
【請求項77】
ｔ＿ｄＯＮは固定継続時間である、請求項７５に記載のスイッチパッケージ。
【請求項78】
ｔ＿ｄＯＦＦは所定の継続時間である、請求項７５に記載のスイッチパッケージ。
【請求項79】
ｔ＿ｄＯＦＦは固定継続時間である、請求項７５に記載のスイッチパッケージ。
【請求項80】
ゲートドライバをさらに備えた、請求項７５に記載のスイッチパッケージ。
【請求項81】
前記ゲートドライバは、前記遅延生成回路を含む、請求項８０に記載のスイッチパッケージ。
【請求項82】
前記遅延生成回路は、前記第２の被制御スイッチ用のターンオン制御信号を前記遅延ｔ＿ｄＯＮだけ遅延させ、ターンオフ制御信号を前記遅延ｔ＿ｄＯＦＦだけ遅延させるよう構成されたパッシブ遅延回路を含む、請求項７５に記載のスイッチパッケージ。
【請求項83】
前記ゲートドライバは、単一の活性化信号と単一の非活性化信号を送信して、前記第１の被制御スイッチと前記第２の被制御スイッチの両方を制御し、前記遅延生成回路は前記第２の被制御スイッチと前記ゲートドライバの間にあり、前記遅延生成回路は、前記第２の被制御スイッチを、遅延ｔ＿ｄＯＮ後にオンになり遅延ｔ＿ｄＯＦＦ後にオフになるよう制御する、請求項８０に記載のスイッチパッケージ。
【請求項84】
前記遅延生成回路はパッシブ遅延回路を含む、請求項７５に記載のスイッチパッケージ。
【請求項85】
前記第１および第２の被制御スイッチの両方を外部から制御する単一のゲート制御インターフェースが設けられた、請求項８４に記載のスイッチパッケージ。
【請求項86】
前記第２の被制御スイッチの両端の電圧を測定するよう構成された検出回路を有するゲートドライバをさらに備えた、請求項７５に記載のスイッチパッケージ。
【請求項87】
前記ゲートドライバは、前記検出回路が前記第２の被制御スイッチの両端の電圧が正であることを示すのに応じて前記第２の被制御スイッチがオンにされる／活性化されるのを防止するよう構成された障害保護回路をさらに備え、前記第２の被制御スイッチの両端の電圧は、前記第２の被制御スイッチが電流を遮断するときに前記電圧が正となるように測定される、請求項８６に記載のスイッチパッケージ。
【請求項88】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つはシリコンスイッチである、請求項７５に記載のスイッチパッケージ。
【請求項89】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは炭化ケイ素スイッチまたは窒化ガリウムスイッチを含む、請求項７５に記載のスイッチパッケージ。
【請求項90】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）である、請求項７５に記載のスイッチパッケージ。
【請求項91】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＭＯＳＦＥＴのソースピンを介して直列に接続されている、請求項９０に記載のスイッチパッケージ。
【請求項92】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＭＯＳＦＥＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、請求項９０に記載のスイッチパッケージ。
【請求項93】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは高電子移動度トランジスタ（Ｈｉｇｈ－Ｅｌｅｃｔｒｏｎ－Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）である、請求項７５に記載のスイッチパッケージ。
【請求項94】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＨＥＭＴのソースピンを介して直列に接続されている、請求項９３に記載のスイッチパッケージ。
【請求項95】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＨＥＭＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、請求項９３に記載のスイッチパッケージ。
【請求項96】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）である、請求項７５に記載のスイッチパッケージ。
【請求項97】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＩＧＢＴのエミッタピンを介して直列に接続されている、請求項９６に記載のスイッチパッケージ。
【請求項98】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＩＧＢＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのエミッタピンを介して直列に接続されている、請求項９６に記載のスイッチパッケージ。
【請求項99】
前記ゲートドライバは、前記ソフトスイッチング電流源コンバータのメインコントローラから単一のゲート制御信号を受信して、前記第１の被制御スイッチおよび前記第２の被制御スイッチを制御するよう構成されている、請求項８１に記載のスイッチパッケージ。
【請求項100】
前記ゲートドライバは、当該スイッチパッケージが用いられているソフトスイッチング電流源コンバータの制御方式や変調方式に依存しない、請求項８１に記載のスイッチパッケージ。
【請求項101】
前記第１の被制御スイッチおよび前記第２の被制御スイッチの個別制御は、当該スイッチパッケージが用いられている前記ソフトスイッチング電流源コンバータのコントローラによって実施されるものではない、請求項７５に記載のスイッチパッケージ。
【請求項102】
前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が最小となるよう前記同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、請求項７５に記載のスイッチパッケージ。
【請求項103】
前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が無いよう前記同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、請求項７５に記載のスイッチパッケージ。
【請求項104】
ｔ＿ｄＯＮは、前記スイッチパッケージが用いられているＳＳＣＳＣブリッジのゼロ電圧スイッチング（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ：ＺＶＳ）遷移時間よりも大きい、請求項７５に記載のスイッチパッケージ。
【請求項105】
ｔ＿ｄＯＦＦは、前記スイッチパッケージが用いられているＳＳＣＳＣブリッジの最小共振時間よりも小さい、請求項７５に記載のスイッチパッケージ。
【請求項106】
前記第１の被制御スイッチと前記第２の被制御スイッチは、異なるタイプの被制御スイッチである、請求項７５に記載のスイッチパッケージ。
【請求項107】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれの基準ピンを介して直列に接続されている、請求項７５に記載のスイッチパッケージ。
【請求項108】
前記第１の被制御スイッチと前記第２の被制御スイッチは、逆の電流阻止方向で直列に接続されている、請求項７５に記載のスイッチパッケージ。
【請求項109】
前記第１の被制御スイッチと前記第２の被制御スイッチは、前記直列接続に向かう方向の電流を遮断する向きに配されている、請求項７５に記載のスイッチパッケージ。
【請求項110】
前記遅延生成回路は、前記第１の被制御スイッチ用の制御信号を受信し、
前記制御信号を遅延させ、
前記遅延させた制御信号を前記第２の被制御スイッチに送信することにより、
前記第１の被制御スイッチがオンになってからｔ＿ｄＯＮ後に前記第２の被制御スイッチをオンにするように制御し、前記第１の制御スイッチがオフになってからｔ＿ｄＯＦＦ後に前記第２の制御スイッチをオフにするように制御するよう構成されている、請求項７５に記載のスイッチパッケージ。
【請求項111】
ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ Ｓｗｉｔｃｈ：ＳＲＢＳ）パッケージであって、複数のＳＲＢＳモジュールを備え、当該ＳＲＢＳモジュールのそれぞれは同期式逆阻止スイッチを含み、
当該同期式逆阻止スイッチは、
第１の被制御スイッチと、
前記第１の被制御スイッチに直列に接続された第２の被制御スイッチと、
遅延生成回路であって、
前記第２の被制御スイッチを、前記第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、
前記第２の被制御スイッチを、前記第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御するよう構成された遅延生成回路と、を備える、ＳＲＢＳパッケージ。
【請求項112】
前記スイッチモジュールのそれぞれについて、単一のゲート制御ピンをさらに備えた、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項113】
複数対のＳＲＢＳモジュールを備える、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項114】
前記複数対のＳＲＢＳモジュールのそれぞれに対応する相端子をさらに備えた、請求項１１３に記載のＳＲＢＳパッケージ。
【請求項115】
ｔ＿ｄＯＮは所定の継続時間である、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項116】
ｔ＿ｄＯＮは固定継続時間である、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項117】
ｔ＿ｄＯＦＦは所定の継続時間である、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項118】
ｔ＿ｄＯＦＦは固定継続時間である、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項119】
ゲートドライバをさらに備えた、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項120】
前記ゲートドライバは、前記遅延生成回路を含む、請求項１１９に記載のＳＲＢＳパッケージ。
【請求項121】
前記遅延生成回路は、前記第２の被制御スイッチ用のターンオン制御信号を前記遅延ｔ＿ｄＯＮだけ遅延させ、ターンオフ制御信号を前記遅延ｔ＿ｄＯＦＦだけ遅延させるよう構成されたパッシブ遅延回路を含む、請求項１２０に記載のＳＲＢＳパッケージ。
【請求項122】
前記ゲートドライバは、単一の活性化信号と単一の非活性化信号を送信して、前記第１の被制御スイッチと前記第２の被制御スイッチの両方を制御し、前記遅延生成回路は前記第２の被制御スイッチと前記ゲートドライバの間にあり、前記遅延生成回路は、前記第２の被制御スイッチを、遅延ｔ＿ｄＯＮ後にオンになり遅延ｔ＿ｄＯＦＦ後にオフになるよう制御する、請求項１１９に記載のＳＲＢＳパッケージ。
【請求項123】
前記遅延生成回路はパッシブ遅延回路を含む、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項124】
前記パッシブ遅延回路は、前記第１および第２の被制御スイッチの両方を外部から制御する単一のゲート制御インターフェースを含む、請求項１２３に記載のＳＲＢＳパッケージ。
【請求項125】
前記第２の被制御スイッチの両端の電圧を測定するよう構成された検出回路を有するゲートドライバをさらに備えた、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項126】
前記ゲートドライバは、前記検出回路が前記第２の被制御スイッチの両端の電圧が正であることを示すのに応じて前記第２の被制御スイッチがオンにされる／活性化されるのを防止するよう構成された障害保護回路をさらに備え、前記第２の被制御スイッチの両端の電圧は、前記第２の被制御スイッチが電流を遮断するときに前記電圧が正となるように測定される、請求項１２５に記載のＳＲＢＳパッケージ。
【請求項127】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つはシリコンスイッチである、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項128】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは炭化ケイ素スイッチまたは窒化ガリウムスイッチを含む、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項129】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）である、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項130】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＭＯＳＦＥＴのソースピンを介して直列に接続されている、請求項１２９に記載のＳＲＢＳパッケージ。
【請求項131】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＭＯＳＦＥＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、請求項１２９に記載のＳＲＢＳパッケージ。
【請求項132】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは高電子移動度トランジスタ（Ｈｉｇｈ－Ｅｌｅｃｔｒｏｎ－Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）である、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項133】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＨＥＭＴのソースピンを介して直列に接続されている、請求項１３２に記載のＳＲＢＳパッケージ。
【請求項134】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＨＥＭＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、請求項１３２に記載のＳＲＢＳパッケージ。
【請求項135】
前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）である、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項136】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＩＧＢＴのエミッタピンを介して直列に接続されている、請求項１３５に記載のＳＲＢＳパッケージ。
【請求項137】
前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＩＧＢＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのエミッタピンを介して直列に接続されている、請求項１３５に記載のＳＲＢＳパッケージ。
【請求項138】
前記ゲートドライバは、ソフトスイッチング電流源コンバータのメインコントローラから単一のゲート制御信号を受信して、前記第１の被制御スイッチおよび前記第２の被制御スイッチを制御するよう構成されている、請求項１１９に記載のＳＲＢＳパッケージ。
【請求項139】
前記ゲートドライバは、当該ＳＲＢＳパッケージが用いられているソフトスイッチング電流源コンバータの制御方式や変調方式に依存しない、請求項１１９に記載のＳＲＢＳパッケージ。
【請求項140】
前記第１の被制御スイッチおよび前記第２の被制御スイッチの個別制御は、当該ＳＲＢＳパッケージが用いられている前記ソフトスイッチング電流源コンバータのコントローラによって実施されるものではない、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項141】
前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が最小となるよう前記同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項142】
前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が無いよう前記同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成される、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項143】
ｔ＿ｄＯＮは、当該ＳＲＢＳパッケージが用いられているＳＳＣＳＣブリッジのゼロ電圧スイッチング（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ：ＺＶＳ）遷移時間よりも大きい、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項144】
ｔ＿ｄＯＦＦは、当該ＳＲＢＳパッケージが用いられているＳＳＣＳＣブリッジの最小共振時間よりも小さい、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項145】
前記第１の被制御スイッチと前記第２の被制御スイッチは、異なるタイプの被制御スイッチである、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項146】
前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれの基準ピンを介して直列に接続されている、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項147】
前記第１の被制御スイッチと前記第２の被制御スイッチは、逆の電流阻止方向で直列に接続されている、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項148】
前記第１の被制御スイッチと前記第２の被制御スイッチは、前記直列接続に向かう方向の電流を遮断する向きに配されている、請求項１１１に記載のＳＲＢＳパッケージ。
【請求項149】
前記遅延生成回路は、前記第１の被制御スイッチ用の制御信号を受信し、
前記制御信号を遅延させ、
前記遅延させた制御信号を前記第２の被制御スイッチに送信することにより、
前記第１の被制御スイッチがオンになってからｔ＿ｄＯＮ後に前記第２の被制御スイッチをオンにするように制御し、前記第１の制御スイッチがオフになってからｔ＿ｄＯＦＦ後に前記第２の制御スイッチをオフにするように制御するよう構成されている、請求項１１１に記載のＳＲＢＳパッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願への相互参照）
【0002】
本願は、２０２０年６月１９日付けの「Ｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ Ｓｗｉｔｃｈ ｆｏｒ Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒｓ」と題した米国仮特許出願第６３／０４１，６３２号の利益を主張し、その全体が参照により本明細書に組み込まれる。
【0003】
（技術分野）
本開示は、電力コンバータに関し、より詳細には、ソフトスイッチング電流源コンバータ用の逆阻止スイッチに関する。
本開示は、電力コンバータに関し、より詳細には、ソフトスイッチング電流源コンバータ用の逆阻止スイッチに関する。
【背景技術】
【0004】
電流源コンバータ（Ｃｕｒｒｅｎｔ－Ｓｏｕｒｃｅｄ Ｃｏｎｖｅｒｔｅｒｓ：ＣＳＣ）は、主要な半導体素子として逆阻止（Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ：ＲＢ）スイッチを必要とする。従来、ＣＳＣは、電圧源のものよりも変換損失が大きいため、主に大電力用途に用いて、低スイッチング周波数で動作させ、その場合、サイリスタ、ＧＴＯ、ＩＧＣＴなどの逆阻止スイッチが本質的に適切な選択肢であった。
【0005】
関連技術において、ソフトスイッチング型ソリッドステートトランス（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｓｏｌｉｄ－Ｓｔａｔｅ Ｔｒａｎｓｆｏｒｍｅｒ：Ｓ４Ｔ）と名付けられたソフトスイッチングＣＳＣ（ｓｏｆｔ－ｓｗｉｔｃｈｉｎｇ ＣＳＣ：ＳＳＣＳＣ）トポロジが提案されており、これは、ゼロ電圧スイッチング（ｚｅｒｏ－ｖｏｌｔａｇｅ ｓｗｉｔｃｈｉｎｇ：ＺＶＳ）動作によって半導体スイッチング損失を大幅に低減または実質的に排除し、スイッチング周波数を劇的に増加させる可能性がある。この新しいモジュール型電力コンバータのファミリーは、ＤＣ、単相、または多相のＡＣ電源や負荷との柔軟な入出力インターフェース、高周波絶縁、高速制御ダイナミクス、低ｄｖ／ｄｔ、良質の故障モード、高い変換効率などの特徴を備えている。Ｓ４Ｔの説明は、２０１９年７月２３日付のＰＣＴ出願第ＰＣＴ／ＵＳ２０１９／０４２９６９号および２０１７年５月１７日付のＰＣＴ出願第ＰＣＴ／ＵＳ２０１７／０３３１８６号に記載されている可能性があり、それらの開示全体は、参照により以下に完全に記載されているかのように本明細書に組み込まれる。ソフトスイッチング電流源インバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｉｎｖｅｒｔｅｒｓ：ＳＳＣＳＩ）と名付けられたソフトスイッチングＣＳＣトポロジの別のファミリーが関連技術で提案されており、これもまた本明細書に開示される同期式逆阻止スイッチの恩恵を受けることができる。ＳＳＣＳＩの説明は、ＰＣＴ出願第ＰＣＴ／ＵＳ２０２０／０４７８８２号に記載されている可能性があり、その開示全体が、参照により以下に完全に記載されているかのように本明細書に組み込まれる。
【0006】
非限定的な例として、Ｓ４Ｔトポロジは、４８０ＶＡＣかつ＞６００ＶＤＣの産業用パワーエレクトロニクスの用途に適しており、複数のモジュールを直列にスタックすることにより、中電圧ＡＣ（Ｍｅｄｉｕｍ Ｖｏｌｔａｇｅ ＡＣ：ＭＶＡＣ）および中電圧ＤＣ（ｍｅｄｉｕｍ ｖｏｌｔａｇｅ ＤＣ：ＭＶＤＣ）に拡張されている。トポロジの高周波動作の可能性を達成するために、関連技術のＲＢスイッチは、ＭＯＳＦＥＴまたはＩＧＢＴなどの高速スイッチング制御素子とダイオードの直列接続からなる可能性がある。これにより、ほとんどの用途でコストと効率のバランスが良いシンプルで頑丈なスイッチ構造を実現することができる。
【0007】
また、Ｓ４Ｔトポロジは、大電流、低電圧の用途において、タッチセーフな４８ＶＤＣ電源（リチウム電池や太陽光発電パネル）とのインターフェースや、今後の低電圧電力変換のニーズに対応するのに用いることができる。例としては、４８ＶＤＣハイブリッド車システム、本質安全防爆仕様の低電圧モジュール型電気自動車（ＥＶ）パワートレイン、５Ｇ無線アクセスポイントやデータセンターへの電力供給、グリッドの不測の事態の後やモジュール型マイクログリッドで用いる高速展開ＡＣ電源などが挙げられる。これらの用途では、関連技術のＲＢは、ダイオードと直列に、超低抵抗シリコンＭＯＳＦＥＴまたは窒化ガリウムＨＥＭＴを含むことができ、能動素子間の電圧降下を制限することができる。しかしながら、本発明者らは、直列低電圧ダイオードの順方向電圧降下は、関連技術Ｓ４Ｔで用いられる高電圧クラスダイオードの順方向電圧降下と同様のままであり、スイッチ位置における導通損失のかなりの部分を担っていることを発見した。例えば、本発明者らは、４８ＶＤＣブリッジにおける５．３％の効率損失のうち９２％がダイオードに起因する可能性があることを発見した。
【0008】
同様の観察が、直列接続されたダイオードの電圧降下が直列接続された制御スイッチの電圧降下よりもかなり高い関連技術のＳＳＣＳＣ用途においても当てはまる。
【0009】
したがって、ＲＢ構成を改善または置換することによって当該コンバータの効率を改善することが望まれる。本開示の態様は、これらおよび追加の問題に関連する。
【発明の概要】
【0010】
本開示は、ソフトスイッチング電流源コンバータ用の同期式逆阻止スイッチ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ Ｓｗｉｔｃｈｅｓ：ＳＲＢＳ）に関する。本開示の実施形態の例は、ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）のための同期式逆阻止スイッチを提供し、当該スイッチは、第１の被制御スイッチと、第１の被制御スイッチに直列に接続された第２の被制御スイッチと、遅延生成回路であって、第２の被制御スイッチを、第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、第２の被制御スイッチを、第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御するよう構成された、遅延生成回路と、を含む。
【0011】
本開示の実施形態の一例は、ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）を提供し、当該ＳＳＣＳＣは、第１のＳＳＣＳＣブリッジであって、直列に接続された２つの同期式逆阻止スイッチを有する少なくとも１つのレグを備え、当該同期式逆阻止スイッチのそれぞれが、第１の被制御スイッチと、前記第１の被制御スイッチに直列に接続された第２の被制御スイッチと、遅延生成回路であって、前記第２の被制御スイッチを、前記第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、前記第２の被制御スイッチを、前記第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御する遅延生成回路と、を含む、第１のＳＳＣＳＣブリッジと、第２のＳＳＣＳＣブリッジと、前記第１および第２のＳＳＣＳＣブリッジ間に接続された誘導要素と、を含むことを特徴とする。
【0012】
本開示の実施形態の一例は、ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチパッケージを提供し、当該スイッチパッケージは、第１の被制御スイッチと、前記第１の被制御スイッチに直列に接続された第２の被制御スイッチと、遅延生成回路であって、第２の被制御スイッチを、第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、第２の被制御スイッチを、第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御するよう構成された遅延生成回路と、を備えることを特徴とする。
【0013】
本開示の実施形態の一例は、ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ Ｓｗｉｔｃｈ：ＳＲＢＳ）パッケージを提供し、当該ＳＲＢＳパッケージは、複数のＳＲＢＳモジュールを備え、当該ＳＲＢＳモジュールのそれぞれは、第１の被制御スイッチと、第１の被制御スイッチに直列に接続された第２の被制御スイッチと、遅延生成回路であって、第２の被制御スイッチを、第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、第２の被制御スイッチを、第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御するよう構成された遅延生成回路と、を備えることを特徴とする。
【0014】
本開示のこれらおよび他の態様は、以下の詳細な説明および添付の図面に記載されている。実施形態の他の態様および特徴は、図面と合わせて具体的で例示的な実施形態の以下の説明を検討することにより、当業者に明らかになるであろう。本開示の特徴は、特定の実施形態および図面に関連して論じられ得るが、本開示のすべての実施形態は、本明細書で論じられる特徴のうちの１つまたは複数を含み得る。さらに、１つまたは複数の実施形態は、特定の有利な特徴を有するものとして論じられ得るが、そのような特徴の１つまたは複数は、本明細書で論じられる様々な実施形態と共に用いられ得る。同様に、例示的な実施形態は、装置、システム、または方法の実施形態として以下で説明することができるが、そのような例示的な実施形態は、本開示の様々な装置、システム、および方法として実施できることを理解されたい。
【0015】
本開示の具体的な実施形態の以下の詳細な説明は、添付の図面と併せて読むことで、より理解されるであろう。本開示を説明する目的で、具体的な実施形態が図面に示されている。しかしながら、本開示は、図面に示される実施形態の正確な配置や手段に限定されないことを理解されたい。
【図面の簡単な説明】
【0016】
【発明を実施するための形態】
【0017】
本発明の原理および特徴の理解を容易にするために、様々な例示的な実施形態を以下に説明する。本明細書に開示される実施形態の様々な要素を構成するものとして以下に記載される構成要素、ステップ、および材料は、例示を目的としており、限定を意図するものではない。本明細書に記載の構成要素、ステップ、および材料と同じまたは同様の機能を果たす多くの適切な構成要素、ステップ、および材料が本開示の範囲内に包含されることを意図している。本明細書に記載されていないそのような他の構成要素、ステップ、および材料は、本明細書に開示された実施形態の開発後に開発された同様の構成要素またはステップを含み得るが、これらに限定されない。本開示は、ソフトスイッチング電流源コンバータ用の同期式逆阻止スイッチに関する。
【0018】
図１は、関連技術によるソフトスイッチング電流源コンバータトポロジ１００の一例を示す。絶縁コンバータ１００は、４つの要素を含む。すなわち、（１）ガルバニック絶縁、および、ある量のエネルギー貯蔵を提供する高周波（Ｈｉｇｈ－Ｆｒｅｑｕｅｎｃｙ：ＨＦ）トランス１１０（例えば、多巻線ＨＦトランス）、（２）電流源と負荷とのインターフェースとなる電流源コンバータ（Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＣＳＣ）ブリッジ１３０、（３）高調波を抑制するための端子ＬＣフィルタ１４０、および、（４）すべての主装置にゼロ電圧スイッチング（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ：ＺＶＳ）状態を提供する補助共振回路１２０である。ＣＳＣブリッジ１３０は、電流を一方向に導通するが電圧を両方向に遮断する位相レグにおける逆阻止スイッチ１３２（例えば、逆阻止スイッチ１３２）を用いて構成される。図１Ｂに示すように、スイッチ１３２は、ダイオード１９４に直列に接続された逆導通被制御スイッチ（例えば、ＩＧＢＴ１９２ａ、ＭＯＳＦＥＴ１９２ｂ、または高電子移動度トランジスタ（Ｈｉｇｈ－Ｅｌｅｃｔｒｏｎ－Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）などの機能的に同等の素子）を含むスイッチアセンブリとすることができる。被制御スイッチは、ゲート制御ＯＮおよびゲート制御ＯＦＦを有するスイッチであってもよい。これにより、ＳＳＣＳＣは、トポロジの持つ高周波動作のポテンシャルを発揮できる可能性がある。被制御スイッチおよび／またはダイオードは、シリコン、炭化ケイ素、および／またはワイドバンドギャップ半導体で形成することができる。補助共振回路１２０は、コンデンサ１２６とトランス１１０との間の補助共振回路１２０内に配置された能動素子Ｓｒ１２２（例えば、逆阻止スイッチまたは逆阻止スイッチアセンブリ）、インダクタ１２４（例えば、共振インダクタ１２４）、コンデンサ１２６（例えば、共振コンデンサ１２６）、およびダイオード１２８（例えば、ダンピングダイオード１２８）を含む。能動素子Ｓｒ１２２は、ダイオードと直列のＩＧＢＴ、ＲＢ－ＩＧＢＴ、サイリスタなどとすることができる。トランスの漏れインダクタンスのため、入力および出力ＣＳＣブリッジ１３０の素子にそれぞれＺＶＳ遷移を提供するのに２つの補助共振回路１２０が必要とされる可能性がある。図１は３相－３相コンバータに適用可能なトポロジを示すが、当業者であれば、本開示の態様が代替的構成（例えば、１相のバージョン、ＶＡＲ補償器、ＤＣ－ＡＣ、ＤＣ－ＤＣ、および非絶縁トポロジなど）に適用可能であることを本開示に照らして認識することができるであろう。
【0019】
しかしながら、上述のように、関連技術におけるソフトスイッチング絶縁コンバータトポロジは、ＲＢスイッチアセンブリ１３２のダイオードからの大きな効率損失を被る可能性がある。したがって、回路効率を改善するための代替的ソリューションを提供する必要がある。
【0020】
図２Ａおよび図２Ｂは、本開示の態様による同期式逆阻止スイッチ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ Ｓｗｉｔｃｈｅｓ：ＳＲＢＳ）２３２ａ、２３２ｂを示す。図２Ａに示すように、ＳＲＢＳ２３２ａは、各基準ピン（例えば、ＭＯＳＦＥＴのソースピンおよびＩＧＢＴのエミッタピン）を介して直列に接続された第１の被制御スイッチ２９２（例えば、アクティブスイッチまたはＳ＿Ａ）、第２の被制御スイッチ２９４（例えば、整流器スイッチまたはＳ＿Ｒ）、およびＳ＿Ｒ２９４の活性化／非活性化信号をパッシブに遅延させるように構成されたパッシブ遅延生成回路２９８ａを含む。Ｓ＿Ａ２９２およびＳ＿Ｒ２９４はＮチャネルＭＯＳＦＥＴであってもよいが、これは単なる例にすぎない。Ｓ＿Ｒ２９４は、スイッチ１３２ｂのダイオード１９４に取って代わる。Ｓ＿Ｒ２９４の逆導通経路２９５（例えば、ボディダイオード２９５または逆並列ダイオード２９５）は、Ｓ＿Ｒ２９４がオフになると、ＲＢスイッチ１３２ｂの直列ダイオード１９４として機能する。したがって、ＳＲＢＳ２３２ａの導通損失を低減するために、スイッチＳ＿Ｒ２９４のチャネルをオンにして、逆導通経路２９５の導通時間を最小限に抑えることが望ましい。
【0021】
ゲートドライバ２９６ａは、Ｓ＿Ａ２９２、Ｓ＿Ｒ２９４、および遅延回路２９８ａの組み合わせ２６０ａを、単一のゲート出力を用い、当該組み合わせから単一のゲート基準接続を受信することにより制御する。さらに、ゲートドライバ２９６ａは、ソフトスイッチング電流源コンバータの制御システムから単一のゲート制御信号を受信してもよい。したがって、Ｓ＿Ａ２９２、Ｓ＿Ｒ２９４および遅延回路２９８ａの組み合わせ２６０ａは、関連技術における逆阻止スイッチ１３２ａ、１３２ｂの完全互換品となり得、ゲートドライバ２９６ａは、関連技術のソフトスイッチング電流源コンバータで用いられるような標準ゲートドライバであってもよい。
【0022】
図２Ｂに示すように、ＳＲＢＳ２３２ｂは、図２Ａを参照して説明したのと同様の方法で接続された第１の被制御スイッチ２９２（例えば、アクティブスイッチまたはＳ＿Ａ）および第２の被制御スイッチ２９４（例えば、整流器スイッチまたはＳ＿Ｒ）を含む。しかしながら、遅延回路２９８ｂは、ゲートドライバ２９６ｂ内に含まれており、アクティブ回路を用いて実装してもよい。したがって、ゲートドライバ２９６ｂは、関連技術において一般的に利用可能な機能に加えて、遅延機能（および／または追加的機能）を実装するように構成された専用ゲートドライバ２９６ｂであってもよい。さらに、ゲートドライバ２９６ｂは、ソフトスイッチング電流源コンバータの当該制御システムから単一のゲート制御信号を受信してもよい。
【0023】
ＳＲＢＳ２３２ａ、２３２ｂは、Ｓ４Ｔトポロジなどのソフトスイッチング電流源コンバータトポロジの動作原理およびスイッチング環境を独自に活用する方法論を用いてもよく、これにより二重スイッチ構造の導通損失の低減を利用する一方で、この種の構造において典型的な、逆回復およびシュートスルー障害に対する感度についての関連技術の問題を緩和できる。
【0024】
特に、ソフトスイッチング電流源コンバータ独特のスイッチング環境と適切なゲートドライバ２９６ｂ回路および／または遅延回路２９８ａ、２９８ｂと制御の組み合わせにより、逆導通経路２９５の逆回復現象を排除することができる。また、通常の操作では、シュートスルー状態になるリスクはない。これらは、シュートスルー条件とフォールトモードがスイッチングサイクルごとに発生する可能性があり、スイッチチャネル導通の利用を制限する複雑な監視とゲーティング戦略を必要とする従来のコンバータの関連技術のデュアルスイッチ構造に比べて、大幅な改善である。さらに、ある関連技術の適用例では、壊滅的な故障を起こしやすく高度で高速かつ正確なセンシング手法に依存する、正確にタイミングを合わせた複数ステップのゲートシーケンスによってのみ、これらの望ましくない事象を回避することができる。追加的に、または代替的に、関連技術の手法では、スイッチに広帯域ギャップ技術を用いない限り逆回復効果を回避できないことが多く、これはすべての状況で可能または実行可能であるとは限らない。
【0025】
図１および図３はＨＦトランス１１０を有する電流源コンバータを示しているが、当業者は、本開示に照らして、本開示の範囲から逸脱することなく、先に開示されたソフトスイッチング電流源コンバータ内の様々な構成におけるエネルギー貯蔵として、様々な代替的な誘導要素が含まれ得ることを認識するであろう。非限定的な例として、誘導要素にはシャントインダクタまたは直列インダクタが含まれ、いずれも適切な共振回路を備える。
【0026】
図３は、一例による同期式逆阻止スイッチ２３２を利用するＳ４Ｔの例３００を示す。同図から分かるように、ＤＣブリッジ３１０は逆阻止スイッチ２３２を利用し、ＡＣブリッジ３２０は逆阻止スイッチ１３２を利用する。図３は、１ｋＷの４８ＶＤＣから２４０ＶＡＣのＳ４Ｔを示す。当業者は、本開示に照らし、これが単なる例であり、同期式逆阻止スイッチ２３２が様々な追加的または代替的なＳ４Ｔの実装において利用され得ることを理解するであろう。
【0027】
図４は、バッテリポート上で電力が循環されるＤＣブリッジ３１０のゲートシーケンス波形４００の例を示す。図５Ａ～図５Ｅは、ＤＣブリッジ３１０の様々なスイッチング状態を示す。最初に（ｔ０）、ＤＣブリッジ３１０は状態１（図５Ｂ）に設定され、Ｓ１のＳ＿Ａ２９２（Ｓ１＿Ａ）およびＳ４のＳ＿Ａ２９２（Ｓ４＿Ａ）がオンにされる。ターンオン遅延（ｔ＿ｄＯＮ）の後、Ｓ１のＳ＿Ｒ２９４（Ｓ１＿Ｒ）とＳ４のＳ＿Ｒ２９４（Ｓ４＿Ｒ）がｔ１でオンにされる。次に、ＤＣブリッジ３１０は状態０（図５Ａ）に切り替わり（ｔ２）、Ｓ１のＳ＿Ａ２９２（Ｓ１＿Ａ）がオフにされ、Ｓ３のＳ＿Ａ２９２（Ｓ３＿Ａ）がオンにされる。他の遅延時間（ｔ＿ｄＯＦＦ）の後、Ｓ１のＳ＿Ｒ２９４（Ｓ１＿Ｒ）はｔ３でオフにされる。ｔ４において、ＺＶＳ遷移が完了し、ＤＣブリッジ３１０は状態２（図５Ｃ）に切り替わる。ｔ５において、Ｓ３のＳ＿Ｒ２９４（Ｓ３＿Ｒ）がオンにされる。
【0028】
ｔ６において、ＤＣブリッジ３１０は再び状態０に遷移する。Ｓ４のＳ＿Ａ２９２（Ｓ４＿Ａ）はオフにされ、Ｓ６のＳ＿Ａ２９２（Ｓ６＿Ａ）はオンにされる。ｔ７において、Ｓ４のＳ＿Ｒ２９４（Ｓ４＿Ｒ）は、遅延（ｔ＿ｄＯＦＦ）後にオフにされる。ＤＣブリッジ３１０は、ｔ８で状態３（図５Ｄ）に切り替わる。ｔ９において、Ｓ６のＳ＿Ｒ２９４（Ｓ６＿Ｒ）がオンにされる。ｔ１０において、Ｓ３のＳ＿Ａ２９２（Ｓ３＿Ａ）とＳ６のＳ＿Ａ２９２（Ｓ６＿Ａ）の両方がオフにされ、ＤＣブリッジ３１０が元の状態０に遷移し、続いて、ｔ１１において、Ｓ３のＳ＿Ｒ２９４（Ｓ３＿Ｒ）とＳ６のＳ＿Ｒ２９４（Ｓ６＿Ｒ）がオフになる。本開示に照らして当業者によって理解されるように、Ｓ３のＳ＿Ｒ２９４（Ｓ３＿Ｒ）およびＳ６のＳ＿Ｒ２９４（Ｓ６＿Ｒ）は、異なる時間にオフにされてもよい。場合によっては、Ｓ３のＳ＿Ｒ２９４（Ｓ３＿Ｒ）とＳ６のＳ＿Ｒ２９４（Ｓ６＿Ｒ）の一方または両方を、ｔ１０の後かつｔ１３の前の任意の時点においてオフにしても問題ない。ｔ１２において、スイッチＳｒｅｓがオンにされ、ブリッジ３１０が状態４（図５Ｅ）に遷移し、共振コンデンサ電圧の極性がｔ１２とｔ１４の間で反転する。ＤＣブリッジ３１０は、ｔ１５／ｔ０でサイクルが再開される前に、再び状態０に移行する。
【0029】
ｔ＿ｄＯＮは、望ましくないハードスイッチング動作を回避するために、ｔ＿ｄＯＮがＤＣブリッジ３１０のＺＶＳ遷移時間ｔ＿Ｓ０よりも大きくなるような固定時間であってもよい。すべてのスイッチＳ１～Ｓ６が同じｔ＿ｄＯＮを有することができる。しかしながら、これは単なる例であり、場合によっては、少なくとも１つのスイッチＳ１～Ｓ６が異なるｔ＿ｄＯＮを有するように設計されてもよく、また、少なくとも１つのスイッチＳ１～Ｓ６のｔ＿ｄＯＮが遷移時間ｔ＿Ｓ０よりも小さくても、壊滅的な障害が発生することはない。
【0030】
ｔ＿ｄＯＦＦは、ｔ＿ｄＯＦＦがｔ１０における状態０への切り替えと、第２の被制御スイッチＳ＿Ｒ２９４の少なくとも１つ（例えば、Ｓ１のＳ１＿Ｒ、Ｓ３のＳ３＿Ｒ、またはＳ６のＳ６＿Ｒ）の両端の電圧がｔ１３で正になる共振コンデンサ電圧極性反転の開始との間の期間（ｔ＿２Ｒ）よりも短くなるような固定時間であってもよい（例えば、ＤＣブリッジ３１０の最小共振時間）。これにより、すべてのスイッチＳ１～Ｓ６が同じｔ＿ｄＯＦＦを有することができ、起こりうるシュートスルー状態から保護される。しかしながら、これは単なる例であり、本開示に照らして当業者によって理解されるように、各Ｓ＿Ｒ２９４は、共振コンデンサ電圧がｔ１３において最も負のベクトルの電圧と一致する時間までにオフにされるべきである。サイクルにおけるより早い切り替えによって、サイクルにおけるより遅い切り替えよりも、より長いｔ＿ｄＯＦＦを利用することができる。また、本開示に照らして、各Ｓ＿Ｒ２９４のこの遅延させたターンオフにより、逆回復の問題が最小化および／または防止されることも、当業者には理解されるであろう。各Ｓ＿Ｒ２９４のこの遅延させたターンオフが、ＳＳＣＳＣの固有のスイッチング環境によって可能になることは、本開示に照らして当業者によってさらに理解されるであろう。
【0031】
ｔ＿ｄＯＮおよびｔ＿ｄＯＦＦは、専用の遅延生成回路および／またはパッシブ遅延回路を有するゲートドライバ２９６によって制御されてもよい。例えば、図６Ａでは、ＳＲＢＳ６００ａは、ゲートドライバ２９６ａ（例えば、標準ゲートドライバ）およびスイッチモジュール６５０ａを含む。ゲートドライバ２９６ａは、デジタルアイソレータ６０５、絶縁電源６１０、ゲートドライバ集積回路６１５ａ、およびゲートドライバ集積回路６１５ａを有効化するためのイネーブルロジック６２０（例えば、ハードウェアおよび／またはソフトウェアのイネーブルロジック）を含む。ゲートドライバ集積回路６１５ａは、Ｓ＿Ａ２９２およびＳ＿Ｒ２９４の組み合わせに単一の活性化および／または非活性化信号を提供する。遅延生成回路６９０ａは、この単一の信号からｔ＿ｄＯＮおよびｔ＿ｄＯＦＦをパッシブに生成してもよい。
【0032】
場合によっては、スイッチモジュール６５０ａは、整流器スイッチ、アクティブスイッチ、およびパッシブ遅延生成回路６９０ａを含むスタンドアロンパッケージであってもよい。１つのゲート制御入力ピンと基準電圧ピンをゲートドライバに対して露出させてもよい。したがって、ゲートドライバはアクティブスイッチと整流器スイッチを独立して制御しないため、ゲートドライバは、スイッチモジュール６５０ａを含むパッケージと従来のスイッチを含むパッケージとを区別することができない可能性がある。したがって、スイッチモジュール６５０ａは、特別な高レベルの制御（すなわち、ゲートドライバまたは回路全体の制御）なしで動作し得て、また、関連技術におけるソフトスイッチング電流源コンバータの逆阻止スイッチの完全互換品として機能し得る。
【0033】
本開示に照らして当業者によって理解されるように、複数のスイッチモジュール６５０ａを単一のパッケージに組み込み、各スイッチモジュール６５０ａがそれぞれのゲート制御入力ピンおよび基準電圧ピンを提供してもよい。例えば、４つ（または６つ）のスイッチモジュール６５０ａを単一のパッケージに組み込んでもよい。そのような場合、パッケージは、各スイッチモジュール６５０ａに対応する４つ（または６つ）のゲート制御入力ピンおよび４つ（または６つ）の基準電圧ピンを有し得る。図７は、本開示の態様による６つのスイッチモジュール６５０ａを有するスイッチパッケージ７００を示す。各スイッチモジュール６５０ａは、それぞれのゲート制御ピン（ＧＳ１～ＧＳ６）および基準電圧ピン（ＳＳ１～ＳＳ６）を有する。さらに、スイッチパッケージは、相端子Ａ、Ｂ、Ｃと、正および負のＤＣ電流端子を有し得る。
【0034】
図６Ｂでは、ＳＲＢＳ６００ｂは、ゲートドライバ２９６ｂおよびスイッチモジュール６５０ｂを含む。ゲートドライバ２９６ｂは、デジタルアイソレータ６０５、絶縁電源６１０、ゲートドライバ集積回路６１５ｂ、およびゲートドライバ集積回路６１５ｂを有効化するためのイネーブルロジック６２０（例えば、ハードウェアおよび／またはソフトウェアのイネーブルロジック）を含む。この実装では、ゲートドライバ２９６ｂは、精密電圧基準６２５および遅延生成回路６９０ｂをさらに含み得る。遅延生成回路６９０ｂは、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組み合わせによって実装され得る。遅延生成回路２３２ｂがゲートドライバ２９６ｂに含まれるため、ゲートドライバ集積回路６１５ｂは、Ｓ＿Ａ２９２およびＳ＿Ｒ２９４をそれぞれ活性化／非活性化し得る。
【0035】
さらに、ゲートドライバ２９６ｂはまた、例えばドレイン－ソース電圧検出回路６３０（例えば分圧器）を用いてＳ＿Ｒ２９４の両端の電圧を測定することもできる。一方、障害保護ロジック６３５（例えば、障害保護回路、コンパレータ回路）は、検出回路６３０から電圧測定値を受信し、活性化および／または非活性化を防止するか、または活性化／非活性化信号をＳ＿Ｒ２９４に（例えば、ＡＮＤゲート６４０を介して）送信してもよい。例えば、Ｓ＿Ｒ２９４の両端の電圧が正の場合（例えば、Ｓ＿Ｒ２９４およびＳ＿Ａ２９２の基準端子電圧について測定したように、測定電圧は、Ｓ＿Ｒ２９４がＭＯＳＦＥＴまたはＨＥＭＴを用いて実現される場合のドレイン－ソース電圧に相当する）、障害保護ロジック６３５は、Ｓ＿Ｒ２９４がオン／起動されるのを防止し得る。すなわち、異常な動作条件下でのシュートスルーの可能性を排除するために、ＳＲＢＳ６００ｂは、スイッチＳ＿Ｒ２９４のドレイン－ソース間電圧を検出するゲート制御を用い、Ｓ＿Ｒ２９４の逆導通経路２９５が逆バイアス（例えば、ドレイン－ソース間電圧が正）の場合に、当該素子がゲートオンとなるのを防ぐ。この保護メカニズムの追加の利点は、条件ｔ＿ｄＯＮがＺＶＳ遷移時間ｔ＿Ｓ０よりも短い場合でも、スイッチング遷移（例えば、ゼロ電圧スイッチング）が確実に完了することであり、一般に、ｔ＿ｄＯＮおよびｔ＿ｄＯＦＦについての上述のタイミング制約が緩和される。別の例では、Ｓ＿Ｒ２９４の両端の電圧が閾値を超えると、障害保護ロジック６３５が、Ｓ＿Ｒ２９４のオフ／非活性化を強制し得る。
【0036】
場合により、ＳＲＢＳ６００ａまたは６００ｂは、整流器スイッチ、アクティブスイッチ、およびゲートドライバを含むスタンドアロンソリューションであってもよい。１つのゲート信号と１つのイネーブル信号が電力コンバータ制御システムからパッケージに供給されてもよい。したがって、電力コンバータ制御システムは、アクティブスイッチおよび整流スイッチを独立して制御しないため、電力コンバータ制御システムは、スイッチアセンブリＳＲＢＳ６００ａ／６００ｂを含む実装と関連技術におけるスイッチを含む実装とを区別することができない可能性がある。したがって、スイッチアセンブリＳＲＢＳ６００ａ／６００ｂは、特別な高レベルの制御（すなわち、電力コンバータ制御システムからの制御）なしで動作し得る。
【0037】
当業者には理解されるように、本明細書に記載の提案されたＳＲＢＳ２３２／６００は、いくつかの利点を有し得る。特に順番はないが、第１に、ＳＲＢＳ２３２／６００は、用途に応じて、ＳＳＣＳＣ用途での導通損失を最大１桁減らし得る。さらに、これらの節約は、逆回復の問題や複雑なフォールトモードに悩まされることなく、または関連技術のソリューションで必要とされる複雑な／高度なゲーティングパターンに依存する必要なしに得られる。
【0038】
第２に、Ｓ＿Ｒ２９４のオンおよびオフのゲーティング遅延（ｔ＿ｄＯＮおよびｔ＿ｄＯＦＦ）を固定し得る単純な制御手法は、使用されている半導体技術に関係なく、また標準的なシリコン素子が用いられている場合であっても、独自のＳＳＣＳＣスイッチング環境を活用し、逆回復を最小限にし、または無くして、導通損失を改善できるようにする。
【0039】
第３に、独自のＳＳＣＳＣスイッチング環境を利用することにより、ｔ＿ｄＯＮおよびｔ＿ｄＯＦＦの動作可能範囲は、関連技術のソリューションで必要なタイミング制御よりも、大幅に大きくなる。これは、効率の向上や安全な操作を損なうことなく実現できる。すなわち、ｔ＿ｄＯＮおよびｔ＿ｄＯＦＦは、広い範囲の値に設定可能であり、ＳＲＢＳまたはそれを含むソフトスイッチング電流源コンバータの動作性に影響を与えることなく正確な再現性を求めるものではない。
【0040】
第４に、遅延生成を統合したゲートドライバ（例えば、２９８ｂ）またはゲートドライバ（例えば、２９６ａ）およびパッシブ遅延生成回路を有するモジュール（例えば、６５０ａ）を用いると、高レベル電力コンバータ制御システムから２つのスイッチＳ＿Ａ２９２およびＳ＿Ｒ２９４を制御するという複雑さを抽象化することができる。すなわち、メインコントローラはスイッチ位置ごとに１つのターンオン／ターンオフ信号のみを送るだけでよく、ＳＲＢＳ２３２／６００は物理スイッチＳ＿Ａ２９２とＳ＿Ｒ２９４を駆動するための適切なゲートシーケンスを適切に導出する。
【0041】
さらに、Ｓ＿Ｒ２９４スイッチのドレイン－ソース間電圧を検出し、ドレイン－ソース間電圧の極性が正（例えば、ボディダイオードが逆バイアス）であり、かつ／あるいは、閾値を超えている場合、スイッチ位置がオンとなるのを防止し、かつ／あるいは、強制的にオフにすることによって、比較的単純な障害保護機構をゲートドライバレベルで実装してもよい。これにより、コンバータの過渡現象や故障を含む異常な状況下でも、堅牢で丈夫な構造を提供し得る。
【0042】
また、ＳＲＢＳ２３２／６５０ａは、パッシブな構成要素を用いてＳ＿Ｒ遅延生成回路を実装することにより標準的な電源モジュール設計に組み込むことができ、これはＳＲＢＳスイッチ位置ごとに１つのゲートピンのみを必要とし、関連技術のＳ４ＴおよびＳＳＣＳＩのバリエーション、標準ゲートドライバ、およびシステムコントローラーとの統合を簡素化する。
【0043】
また、ＳＲＢＳ２３２／６００ｂは、専用のゲートドライバ回路を用いてＳ＿Ｒ遅延生成を実装することにより標準的な電源モジュール設計に組み込むことができ、これはＳＲＢＳスイッチ位置ごとに１つのゲート制御接続のみを必要とし、関連技術のＳ４ＴおよびＳＳＣＳＩのバリエーション、およびシステムコントローラーとの統合を簡素化する。
【0044】
Ｓ４Ｔ用途における同期式逆阻止スイッチの追加の特徴は、本発明者らによって、Ａ．Ｍａｒｅｌｌａｐｕｄｉ，Ｍ．Ｊ．Ｍａｕｇｅｒ，Ｐ．Ｋａｎｄｕｌａ ａｎｄ Ｄ．Ｄｉｖａｎ，"Ｅｎａｂｌｉｎｇ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ ｉｎ Ｌｏｗ－Ｖｏｌｔａｇｅ Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒｓ，"２０２０ ＩＥＥＥ Ｅｎｅｒｇｙ Ｃｏｎｖｅｒｓｉｏｎ Ｃｏｎｇｒｅｓｓ ａｎｄ Ｅｘｐｏｓｉｔｉｏｎ（ＥＣＣＥ），２０２０，ｐｐ．３４５６－３４６３，ｄｏｉ：１０．１１０９／ＥＣＣＥ４４９７５．２０２０．９２３５７１９に記載されており、参照により、その開示内容の全体が以下に記載されているかのように本明細書に組み込まれる。
【0045】
本開示の一実施形態は、少なくとも以下に従って実施することができる。
【0046】
項目１：ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチであって、第１の被制御スイッチと、前記第１の被制御スイッチに直列に接続された第２の被制御スイッチと、遅延生成回路であって、前記第２の被制御スイッチを、前記第１の被制御スイッチがオンになってから遅延（ｔ＿ｄＯＮ）後にオンになるように制御し、前記第２の被制御スイッチを、前記第１の被制御スイッチがオフになってから遅延（ｔ＿ｄＯＦＦ）後にオフになるように制御するよう構成された遅延生成回路と、を備えた同期式逆阻止スイッチ。
【0047】
項目２：ｔ＿ｄＯＮは所定の継続時間である、項目１に記載の同期式逆阻止スイッチ。
【0048】
項目３：ｔ＿ｄＯＮは固定継続時間である、項目１または項目２に記載の同期式逆阻止スイッチ。
【0049】
項目４：ｔ＿ｄＯＦＦは所定の継続時間である、項目１～項目３のいずれかに記載の同期式逆阻止スイッチ。
【0050】
項目５：ｔ＿ｄＯＦＦは固定継続時間である、項目１～項目４のいずれかに記載の同期式逆阻止スイッチ。
【0051】
項目６：ゲートドライバをさらに備えた、項目１～項目６のいずれかに記載の同期式逆阻止スイッチ。
【0052】
項目７：前記ゲートドライバは、前記遅延生成回路を含む、項目６に記載の同期式逆阻止スイッチ。
【0053】
項目８：前記遅延生成回路は、前記第２の被制御スイッチ用のターンオン制御信号を前記遅延ｔ＿ｄＯＮだけ遅延させ、ターンオフ制御信号を前記遅延ｔ＿ｄＯＦＦだけ遅延させるよう構成された遅延回路を含む、項目１～項目７のいずれかに記載の同期式逆阻止スイッチ。
【0054】
項目９：前記ゲートドライバは、単一の活性化信号と単一の非活性化信号を送信して、前記第１の被制御スイッチと前記第２の被制御スイッチの両方を制御し、前記遅延生成回路は前記第２の被制御スイッチと前記ゲートドライバの間にあり、前記遅延生成回路は、前記第２の被制御スイッチを、遅延ｔ＿ｄＯＮ後にオンになり遅延ｔ＿ｄＯＦＦ後にオフになるよう制御する、項目６～項目８のいずれかに記載の同期式逆阻止スイッチ。
【0055】
項目１０：前記遅延生成回路はパッシブ遅延回路を含む、項目１～項目９のいずれかに記載の同期式逆阻止スイッチ。
【0056】
項目１１：前記パッシブ遅延回路は、前記第１および第２の被制御スイッチを含むパッケージ内に統合され、前記第１および第２の被制御スイッチの両方を外部から制御する単一のゲート制御インターフェースを有する、項目１～項目１０のいずれかに記載の同期式逆阻止スイッチ。
【0057】
項目１２：前記第２の被制御スイッチの両端の電圧を測定するよう構成された検出回路を有するゲートドライバをさらに備えた、項目１～項目１１のいずれかに記載の同期式逆阻止スイッチ。
【0058】
項目１３：前記ゲートドライバは、前記検出回路が前記第２の被制御スイッチの両端の電圧が正であることを示すのに応じて前記第２の被制御スイッチがオンにされる／活性化されるのを防止するよう構成された障害保護回路をさらに備え、前記第２の被制御スイッチの両端の電圧は、前記第２の被制御スイッチが電流を遮断するときに前記電圧が正となるように測定される、項目６～項目１２のいずれかに記載の同期式逆阻止スイッチ。
【0059】
項目１４：前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つはシリコンスイッチである、項目１～項目１３のいずれかに記載の同期式逆阻止スイッチ。
【0060】
項目１５：前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは炭化ケイ素スイッチまたは窒化ガリウムスイッチを含む、項目１～項目１４のいずれかに記載の同期式逆阻止スイッチ。
【0061】
項目１６：前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）である、項目１～項目１５のいずれかに記載の同期式逆阻止スイッチ。
【0062】
項目１７：前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＭＯＳＦＥＴのソースピンを介して直列に接続されている、項目１６に記載の同期式逆阻止スイッチ。
【0063】
項目１８：前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＭＯＳＦＥＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、項目１６または項目１７に記載の同期式逆阻止スイッチ。
【0064】
項目１９：前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは高電子移動度トランジスタ（Ｈｉｇｈ－Ｅｌｅｃｔｒｏｎ－Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）である、項目１～項目１７のいずれかに記載の同期式逆阻止スイッチ。
【0065】
項目２０：前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つの高電子移動度トランジスタ（Ｈｉｇｈ－Ｅｌｅｃｔｒｏｎ－Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）を介して直列に接続されている、項目１９に記載の同期式逆阻止スイッチ。
【0066】
項目２１：前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＨＥＭＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのソースピンを介して直列に接続されている、項目１９または項目２０に記載の同期式逆阻止スイッチ。
【0067】
項目２２：前記第１の被制御スイッチと前記第２の被制御スイッチのうち少なくとも１つは、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）である、項目１～項目７、項目１９、および項目２０のいずれかに記載の同期式逆阻止スイッチ。
【0068】
項目２３：前記第２の被制御スイッチは、前記第１の被制御スイッチに、前記少なくとも１つのＩＧＢＴのエミッタピンを介して直列に接続されている、項目２２に記載の同期式逆阻止スイッチ。
【0069】
項目２４：前記第１の被制御スイッチと前記第２の被制御スイッチは、それぞれＩＧＢＴであり、前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれのエミッタピンを介して直列に接続されている、項目２２または項目２３に記載の同期式逆阻止スイッチ。
【0070】
項目２５：前記ゲートドライバは、ソフトスイッチング電流源コンバータのメインコントローラから単一のゲート制御信号を受信して、前記第１の被制御スイッチおよび前記第２の被制御スイッチを制御するよう構成されている、項目６～項目２４のいずれかに記載の同期式逆阻止スイッチ。
【0071】
項目２６：前記ゲートドライバは、当該同期式逆阻止スイッチが用いられているソフトスイッチング電流源コンバータの制御方式や変調方式に依存しない、項目６～項目２５のいずれかに記載の同期式逆阻止スイッチ。
【0072】
項目２７：前記第１の被制御スイッチおよび前記第２の被制御スイッチの個別制御は、当該同期式逆阻止スイッチが用いられているソフトスイッチング電流源コンバータのコントローラによって実施されるものではない、項目１～項目２６のいずれかに記載の同期式逆阻止スイッチ。
【0073】
項目２８：前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が最小となるよう当該同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、項目１～項目２７のいずれかに記載の同期式逆阻止スイッチ。
【0074】
項目２９：前記遅延生成回路は、用いられるスイッチ技術に関係なく逆回復が無いよう当該同期式逆阻止スイッチが構成されるように前記第１および第２の被制御スイッチを制御するよう構成されている、項目１～項目２８のいずれかに記載の同期式逆阻止スイッチ。
【0075】
項目３０：ｔ＿ｄＯＮは、当該同期式逆阻止スイッチが用いられるＳＳＣＳＣブリッジのゼロ電圧スイッチング（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ：ＺＶＳ）遷移時間よりも大きい、項目１～項目２９のいずれかに記載の同期式逆阻止スイッチ。
【0076】
項目３１：ｔ＿ｄＯＦＦは、当該同期式逆阻止スイッチが用いられるＳＳＣＳＣブリッジの最小共振時間よりも小さい、項目１～項目３０のいずれかに記載の同期式逆阻止スイッチ。
【0077】
項目３２：前記第１の被制御スイッチと前記第２の被制御スイッチは、異なるタイプの被制御スイッチである、項目１～項目３１のいずれかに記載の同期式逆阻止スイッチ。
【0078】
項目３３：前記第２の被制御スイッチは、前記第１の被制御スイッチに、それぞれの基準ピンを介して直列に接続されている、項目１～項目３２のいずれかに記載の同期式逆阻止スイッチ。
【0079】
項目３４：前記第１の被制御スイッチと前記第２の被制御スイッチは、逆の電流遮断方向で直列に接続されている、項目１～項目３３のいずれかに記載の同期式逆阻止スイッチ。
【0080】
項目３５：前記第１の被制御スイッチと前記第２の被制御スイッチは、前記直列接続に向かう方向の電流を遮断する向きに配されている、項目１～項目３４のいずれかに記載の同期式逆阻止スイッチ。
【0081】
項目３６：前記遅延生成回路は、前記第１の被制御スイッチ用の制御信号を受信し、前記制御信号を遅延させ、前記遅延させた制御信号を前記第２の被制御スイッチに送信することにより、前記第１の被制御スイッチがオンになってからｔ＿ｄＯＮ後に前記第２の被制御スイッチをオンにするように制御し、前記第１の制御スイッチがオフになってからｔ＿ｄＯＦＦ後に前記第２の制御スイッチをオフにするように制御するよう構成されている、項目１～項目３５のいずれかに記載の同期式逆阻止スイッチ。
【0082】
項目３７：前記ゲートドライバは、前記検出回路が前記第２の被制御スイッチの両端の電圧が閾値を超えたことを示すのに応じて前記第２の被制御スイッチを強制的にオフにする／非活性化するよう構成された障害保護回路をさらに備える、項目６～項目３６のいずれかに記載の同期式逆阻止スイッチ。
【0083】
項目３８：ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）であって、項目１～項目３７のいずれかに記載の２つの同期式逆阻止スイッチを有する少なくとも１つのレグを含む第１のＳＳＣＳＣブリッジと、第２のＳＳＣＳＣブリッジと、前記第１および第２のＳＳＣＳＣブリッジ間に接続された誘導要素と、を含むＳＳＣＳＣ。
【0084】
項目３９：前記誘導要素は、高周波トランス、直列インダクタ、およびシャントインダクタのうちの少なくとも１つを含む、項目３８に記載のＳＳＣＳＣ。
【0085】
項目４０：ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチパッケージであって、項目１～項目３７のいずれかに記載の構成要素を備えたスイッチパッケージ。
【0086】
項目４１：ソフトスイッチング電流源コンバータ（Ｓｏｆｔ－Ｓｗｉｔｃｈｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｃｏｎｖｅｒｔｅｒ：ＳＳＣＳＣ）用の同期式逆阻止スイッチ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ Ｓｗｉｔｃｈ：ＳＲＢＳ）パッケージであって、項目１～項目３７のいずれかに記載の同期式逆阻止スイッチを備えたスイッチパッケージ。
【0087】
項目４２：前記スイッチモジュールのそれぞれについて、単一のゲート制御ピンをさらに備えた、項目４１に記載のＳＲＢＳパッケージ。
【0088】
項目４３：複数対のＳＲＢＳモジュールを備えた、項目４２に記載のＳＲＢＳパッケージ。
【0089】
項目４４：前記複数対のＳＲＢＳモジュールのそれぞれに対応する相端子をさらに備えた、項目４３に記載のＳＲＢＳパッケージ。
【0090】
本明細書に開示される実施形態および特許請求の範囲は、説明および図面に示される構成要素の構成および配置の詳細への適用に限定されないことを理解されたい。説明および図面は、むしろ、想定される実施形態の例を提供するものである。本明細書に開示された実施形態および特許請求の範囲は、さらに他の実施形態が可能であり、様々な方法で実践および実施することが可能である。また、本明細書で採用されている語句や用語は、説明のためのものであり、特許請求の範囲を限定するものとみなすべきではないことを理解されたい。
【0091】
したがって、当業者は、本願および特許請求の範囲の基礎となる構想が、本願で提示した実施形態および特許請求の範囲のいくつかの目的を遂行するための他の構造、方法およびシステムの設計のための基礎として容易に利用し得ることを理解するであろう。したがって、特許請求の範囲はこのような同等の構成を含むものとみなすことが重要である。
【0092】
さらには、上記の要約書の目的は、米国特許商標庁と一般市民、特に特許用語や法律用語に精通していない当業者が、ざっと見ただけで、本願の技術開示の性質と本質を迅速に判断できるようにすることである。要約書は、本願の特許請求の範囲を規定するものではなく、また、特許請求の範囲を何ら限定するものでもない。
【図1A】
【図1B】
【図2A】
【図2B】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6A】
【図6B】
【図7】
【国際調査報告】