特表 2023-531341 表示基板及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-07-24

(54)【発明の名称】表示基板及び表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20230714BHJP

   G09F 9/00 20060101ALI20230714BHJP

   H10K 50/86 20230101ALI20230714BHJP

   H10K 59/12 20230101ALI20230714BHJP

   H10K 59/131 20230101ALI20230714BHJP

   H10K 59/60 20230101ALI20230714BHJP

   H10K 59/90 20230101ALI20230714BHJP

【ＦＩ】

G09F9/30 338

G09F9/30 365

G09F9/00 324

H10K50/86

H10K59/12

H10K59/131

H10K59/60

H10K59/90

G09F9/00 366Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022533595

(86)(22)【出願日】2021-05-17

(85)【翻訳文提出日】2022-06-03

(86)【国際出願番号】 CN2021094065

(87)【国際公開番号】W WO2022001421

(87)【国際公開日】2022-01-06

(31)【優先権主張番号】202010617909.7

(32)【優先日】2020-06-30

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(71)【出願人】

【識別番号】511121702

【氏名又は名称】成都京東方光電科技有限公司

【氏名又は名称原語表記】ＣＨＥＮＧＤＵ ＢＯＥ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１１８８，Ｈｅｚｕｏ Ｒｄ．，（Ｗｅｓｔ Ｚｏｎｅ），Ｈｉ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ，Ｃｈｅｎｇｄｕ，Ｓｉｃｈｕａｎ，６１１７３１，Ｐ．Ｒ．ＣＨＩＮＡ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】▲孫▼ ▲開▼▲鵬▼

(72)【発明者】

【氏名】黄 ▲ウェイ▼▲贇▼

(72)【発明者】

【氏名】王 彬▲艷▼

(72)【発明者】

【氏名】▲呉▼ 超

(72)【発明者】

【氏名】程 羽雕

【テーマコード（参考）】

3K107

5C094

5G435

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC06

3K107CC41

3K107DD39

3K107EE07

3K107EE27

3K107EE68

3K107HH05

5C094AA15

5C094AA51

5C094BA03

5C094BA14

5C094BA27

5C094BA47

5C094CA19

5C094CA20

5C094DB04

5G435AA18

5G435BB05

5G435CC09

5G435DD10

5G435EE49

(57)【要約】

本開示の実施例は、表示基板および表示装置を提供する。該表示基板は、ベース基板と複数のサブ画素とを含む。第１表示領域のサブ画素の密度は、第２表示領域のサブ画素の密度より小さく、複数のサブ画素は、複数の第１画素群及び複数の第２画素群を含み、複数の第１画素群は、第１表示領域に位置し、複数の第２画素群は、第２表示領域に位置し、第１表示領域は、複数のサブ表示領域及び複数のサブ表示領域の間に位置するサブ光透過領域を含み、各第１画素群は、第１方向に沿って順次配列された第１サブ画素、第２サブ画素及び第３サブ画素を含み、各第２画素群は、第１方向に沿って配列された第１サブ画素、第２サブ画素対及び第３サブ画素を含み、第２サブ画素対は、第２方向に沿って配列された二つの第２サブ画素を含む。該表示基板は、第１表示領域の解像度を低下させ、かつ第１画素群における第２サブ画素の耐用年数を延長することができる。

【特許請求の範囲】

【請求項1】

第１表示領域及び第２表示領域を含み、前記第２表示領域が前記第１表示領域を少なくとも局所的に囲むベース基板と、
前記ベース基板に位置し、かつ前記第１表示領域及び前記第２表示領域に位置する複数のサブ画素と、を含み、前記第１表示領域の前記サブ画素の密度が前記第２表示領域の前記サブ画素の密度より小さく、各前記サブ画素が画素回路を含む表示基板であって、
前記複数のサブ画素は、第１サブ画素、第２サブ画素及び第３サブ画素を含み、前記複数のサブ画素は、複数の第１画素群及び複数の第２画素群を含み、前記複数の第１画素群は、前記第１表示領域に位置し、前記複数の第２画素群は、前記第２表示領域に位置し、
前記第１表示領域は、複数のサブ表示領域及び前記複数のサブ表示領域の間に位置するサブ光透過領域を含み、前記複数の第１画素群は、前記複数のサブ表示領域に一対一に対応して設置され、各前記第１画素群は、第１方向に沿って順次配列された一つの前記第１サブ画素、一つの前記第２サブ画素及び一つの前記第３サブ画素を含み、各前記第２画素群は、前記第１方向に沿って配列された一つの前記第１サブ画素、一つの第２サブ画素対及び一つの前記第３サブ画素を含み、前記第２サブ画素対は、第２方向に沿って配列された二つの前記第２サブ画素を含む、表示基板。

【請求項2】

前記複数のサブ表示領域に一対一に対応して設置され、各第１遮光層が対応する前記第１画素群の前記ベース基板に近接する側に位置する複数の第１遮光層と、
前記第２表示領域に位置し、かつ前記複数の第２画素群の前記ベース基板に近接する側に位置する第２遮光層と、をさらに含む、請求項１に記載の表示基板。

【請求項3】

各前記サブ画素は、前記第２方向に沿って延在する電源線をさらに含み、前記電源線は、前記画素回路に接続され、かつ前記画素回路に定電圧を印加するように構成され、
各前記第１画素群における少なくとも一つの前記サブ画素の前記電源線は、対応する前記第１遮光層に電気的に接続され、各前記第２画素群における少なくとも一つの前記サブ画素の前記電源線は、前記第２遮光層に電気的に接続される、請求項２に記載の表示基板。

【請求項4】

各前記第１画素群における前記第１サブ画素の前記電源線は、対応する前記第１遮光層に電気的に接続され、各前記第２画素群における前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素の前記電源線は、いずれも対応する前記第２遮光層に電気的に接続される、請求項３に記載の表示基板。

【請求項5】

各前記サブ表示領域は、三つのユニット領域を含み、前記第１画素群における前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素は、それぞれ前記三つのユニット領域内に設置され、
前記第１方向に隣接する前記第１画素群の間に一つの前記ユニット領域を含む第１間隔領域が設置され、前記第２方向に隣接する前記第１画素群の間に第２間隔領域が設置され、前記第２間隔領域は、前記第１方向に沿って設置された三つの前記ユニット領域を含み、
前記サブ光透過領域は、前記第１間隔領域及び前記第２間隔領域を含む、請求項１～４のいずれか一項に記載の表示基板。

【請求項6】

各前記第１画素群における前記第２サブ画素の前記電源線は、前記第２間隔領域を通過して前記第２方向に隣接する前記第１画素群における前記第２サブ画素の前記電源線に接続され、
各前記第１画素群における前記第１サブ画素の前記電源線及び前記第３サブ画素の前記電源線は、前記第２方向に隣接する前記第１画素群における前記第１サブ画素の前記電源線及び前記第３サブ画素の前記電源線から遮断される、ことを特徴とする、請求項５に記載の表示基板。

【請求項7】

各前記第１画素群における前記サブ画素の前記画素回路は、前記第１方向に沿って延在する第１初期化信号線、第１リセット信号線、ゲート線、送信制御線、第２初期化信号線及び第２リセット信号線を含み、
各前記第１画素群において、前記第１サブ画素の前記第１初期化信号線、前記第２サブ画素の前記第２初期化信号線及び前記第３サブ画素の前記第２初期化信号線が接続され、
各前記第１画素群において、前記第１サブ画素の前記第１リセット信号線、前記第２サブ画素の前記第１リセット信号線及び前記第３サブ画素の前記第１リセット信号線が接続され、
各前記第１画素群において、前記第１サブ画素の前記ゲート線、前記第２サブ画素の前記ゲート線及び前記第３サブ画素の前記ゲート線が接続され、
各前記第１画素群において、前記第１サブ画素の前記送信制御線、前記第２サブ画素の前記送信制御線及び前記第３サブ画素の前記送信制御線に接続され、
各前記第１画素群において、前記第１サブ画素の前記第２初期化信号線、前記第２サブ画素の前記第２初期化信号線及び前記第３サブ画素の前記第２初期化信号線が接続され、
各前記第１画素群において、前記第１サブ画素の前記第２リセット信号線、前記第２サブ画素の前記第２リセット信号線及び前記第３サブ画素の前記第２リセット信号線が接続される、請求項５に記載の表示基板。

【請求項8】

各前記第１画素群における前記第１サブ画素の前記電源線は、第１遮光層スルーホールを介して対応する前記第１遮光層に電気的に接続され、
各前記第２画素群における前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素の前記電源線は、それぞれ第２遮光層スルーホールを介して前記第２遮光層に電気的に接続され、
前記第１遮光層スルーホールの前記ベース基板での正投影は、前記第２リセット信号線の前記送信信号線から離れた側に位置する、請求項７に記載の表示基板。

【請求項9】

一つの前記第１画素群は、一つの前記第１遮光層スルーホールのみを含む、請求項８に記載の表示基板。

【請求項10】

前記第１サブ画素の画素回路は、
前記第１初期化信号線、前記第１リセット信号線、前記ゲート線、前記送信制御線、前記第２初期化信号線及び前記第２リセット信号線が設置された配線領域と、
前記配線領域の前記第２間隔領域に近接する側に位置し、前記第１遮光層スルーホールが設置されたスルーホール領域と、を含む、請求項８に記載の表示基板。

【請求項11】

各前記第２画素群における前記サブ画素の前記画素回路は、前記第１方向に沿って延在する第１初期化信号線、第１リセット信号線、ゲート線及び送信制御線を含み、
前記第１画素群における前記第１サブ画素の前記第２初期化信号線及び前記第２リセット信号線の延長線は、同じ行の前記第２画素群における前記第１サブ画素の前記第１送信制御線と次の行の前記第２画素群における前記第１サブ画素の前記第１リセット信号線との間に位置する、請求項８～１０のいずれか一項に記載の表示基板。

【請求項12】

各前記第１画素群における前記第３サブ画素の前記第１初期化信号線は、第１接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記第１初期化信号線に接続され、
各前記第１画素群における前記第３サブ画素の前記第１リセット信号線は、第２接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記第１リセット信号線に接続され、
各前記第１画素群における前記第３サブ画素の前記ゲート線及び前記第２リセット信号線が第３接続線により接続され、かつ前記第３接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記ゲート線及び前記第２リセット信号線に接続され、
各前記第１画素群における前記第３サブ画素の前記送信制御線は、第４接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記送信制御線に接続され、
各前記第１画素群における前記第３サブ画素の前記第２初期化信号線は、第５接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記第２初期化信号線に接続され、
前記第１接続線、前記第２接続線、前記第３接続線、前記第４接続線及び前記第５接続線は、前記第１間隔領域に収束される、請求項７～１１のいずれか一項に記載の表示基板。

【請求項13】

前記第１接続線、前記第３接続線及び前記第５接続線は、前記電源線と同層に設置され、前記第１初期化信号線、前記ゲート線及び前記第２初期化信号線と異なる層に設置される、請求項１２に記載の表示基板。

【請求項14】

前記第２接続線は、前記第１リセット信号線と同層に設置され、かつ一体成形され、前記第４接続線は、前記送信制御線と同層に設置され、かつ一体成形される、請求項１３に記載の表示基板。

【請求項15】

前記第１接続線、前記第２接続線、前記第３接続線、前記第４接続線及び前記第５接続線は、前記第２方向に順次設置される、請求項１３に記載の表示基板。

【請求項16】

前記画素回路は、前記第２方向に沿って延在するデータ線をさらに含み、
各前記第１画素群における前記第１サブ画素の前記データ線は、第６接続線により前記第２方向に隣接する前記第１画素群における前記第１サブ画素の前記データ線に接続され、
各前記第１画素群における前記第２サブ画素の前記データ線は、第７接続線により前記第２方向に隣接する前記第１画素群における前記第２サブ画素の前記データ線に接続され、
各前記第１画素群における前記第３サブ画素の前記データ線は、第８接続線により前記第２方向に隣接する前記第１画素群における前記第３サブ画素の前記データ線に接続され、
前記第６接続線、前記第７接続線及び前記第８接続線は、前記第２間隔領域に収束される、請求項５に記載の表示基板。

【請求項17】

前記第６接続線は、前記第１初期化信号線と同層に設置され、前記データ線と異なる層に設置され、前記第７接続線は、前記データ線と同層に設置され、かつ一体成形され、前記第８接続線は、前記第１リセット信号線と同層に設置され、前記データ線と異なる層に設置される、請求項１６に記載の表示基板。

【請求項18】

前記第６接続線、前記第８接続線及び前記第７接続線は、前記第１方向に順次設置される、請求項１７に記載の表示基板。

【請求項19】

前記サブ光透過領域に前記サブ画素が設置されない、請求項１～１８のいずれか一項に記載の表示基板。

【請求項20】

前記第１方向は、前記第２方向と略垂直である、請求項１～１８のいずれか一項に記載の表示基板。

【請求項21】

前記第１サブ画素は、第１色の光を発光するように構成され、前記第２サブ画素は、第２色の光を発光するように構成され、前記第３サブ画素は、第３色の光を発光するように構成される、請求項１～１８のいずれか一項に記載の表示基板。

【請求項22】

前記第１色は、赤色であり、前記第２色は、緑色であり、前記第３色は、青色である、請求項２１に記載の表示基板。

【請求項23】

請求項１～２２のいずれか一項に記載の表示基板を含む、表示装置。

【請求項24】

前記複数のサブ画素の前記ベース基板に近接する側に位置する感光機能素子をさらに含み、
前記感光機能素子の前記ベース基板での正投影は、前記第１表示領域と少なくとも局所的に重なる、請求項２３に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０２０年６月３０日に提出された中国特許出願第２０２０１０６１７９０９．７号の優先権を要求し、ここで全文は、上記中国特許出願に開示された内容を本願の一部として引用する。

【0002】

本開示の実施例は、表示基板及び表示装置に関する。

【背景技術】

【0003】

表示技術の発展に伴い、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示技術は、その自発光、広視野角、高コントラスト、低消費電力、高反応速度などの利点により、様々な電子製品にますます多く応用される。

【0004】

一方では、有機発光ダイオードの表示技術の発展に伴い、電子製品の画面占有率に対する人々の要求もますます高くなっている。したがって、電子製品のいくつかの機能部品をスクリーンの下に設置する設計は、新たな研究ホットスポットとなる。例えば、電子製品のカメラをスクリーンの下に設置することができ、即ちアンダースクリーンカメラの設計である。

【発明の概要】

【課題を解決するための手段】

【0005】

本開示の実施例は、表示基板及び表示装置を提供する。該表示基板は、第１表示領域及び第２表示領域を含み、第２表示領域が第１表示領域を少なくとも局所的に囲むベース基板と、ベース基板に位置し、かつ第１表示領域及び第２表示領域に位置する複数のサブ画素とを含み、第１表示領域のサブ画素の密度が第２表示領域のサブ画素の密度より小さく、各サブ画素が画素回路を含み、複数のサブ画素は、第１サブ画素、第２サブ画素及び第３サブ画素を含み、複数のサブ画素は、複数の第１画素群及び複数の第２画素群を含み、複数の第１画素群は、第１表示領域に位置し、複数の第２画素群は、第２表示領域に位置し、第１表示領域は、複数のサブ表示領域及び複数のサブ表示領域の間に位置するサブ光透過領域を含み、複数の第１画素群は、複数のサブ表示領域に一対一に対応して設置され、各第１画素群は、第１方向に沿って順次配列された一つの第１サブ画素、一つの第２サブ画素及び一つの第３サブ画素を含み、各第２画素群は、第１方向に沿って配列された一つの第１サブ画素、一つの第２サブ画素対及び一つの第３サブ画素を含み、第２サブ画素対は、第２方向に沿って配列された二つの第２サブ画素を含む。該表示基板は、第１表示領域でＲｅａｌ ＧＲＢの画素配列方式を採用し、第２表示領域でＧＧＲＢの画素配列方式を採用する。一方では、該表示基板は、第１表示領域の解像度又はＰＰＩ（Ｐｉｘｅｌ Ｐｅｒ Ｉｎｃｈ）を低下させることにより、第１表示領域の光透過率を増加させることができる。他方では、該表示基板の第２表示領域は、高い解像度及び表示効果を有する。また、第１表示領域は、Ｒｅａｌ ＧＲＢの画素配列方式を採用するため、第１画素群における第２サブ画素の発光面積が大きいことにより、長い耐用年数を有する。

【0006】

本開示の少なくとも一つの実施例は、表示基板を提供し、第１表示領域及び第２表示領域を含み、前記第２表示領域が前記第１表示領域を少なくとも局所的に囲むベース基板と、前記ベース基板に位置し、かつ前記第１表示領域及び前記第２表示領域に位置する複数のサブ画素と、を含み、前記第１表示領域の前記サブ画素の密度が前記第２表示領域の前記サブ画素の密度より小さく、各前記サブ画素が画素回路を含み、前記複数のサブ画素は、第１サブ画素、第２サブ画素及び第３サブ画素を含み、前記複数のサブ画素は、複数の第１画素群及び複数の第２画素群を含み、前記複数の第１画素群は、前記第１表示領域に位置し、前記複数の第２画素群は、前記第２表示領域に位置し、前記第１表示領域は、複数のサブ表示領域及び前記複数のサブ表示領域の間に位置するサブ光透過領域を含み、前記複数の第１画素群は、前記複数のサブ表示領域に一対一に対応して設置され、各前記第１画素群は、第１方向に沿って順次配列された一つの前記第１サブ画素、一つの前記第２サブ画素及び一つの前記第３サブ画素を含み、各前記第２画素群は、前記第１方向に沿って配列された一つの前記第１サブ画素、一つの第２サブ画素対及び一つの前記第３サブ画素を含み、前記第２サブ画素対は、第２方向に沿って配列された二つの前記第２サブ画素を含む。

【0007】

例えば、本開示の一実施例に係る表示基板は、前記複数のサブ表示領域に一対一に対応して設置され、各第１遮光層が対応する前記第１画素群の前記ベース基板に近接する側に位置する複数の第１遮光層と、前記第２表示領域に位置し、かつ前記複数の第２画素群の前記ベース基板に近接する側に位置する第２遮光層と、をさらに含む。

【0008】

例えば、本開示の一実施例に係る表示基板において、各前記サブ画素は、前記第２方向に沿って延在する電源線をさらに含み、前記電源線は、前記画素回路に接続され、かつ前記画素回路に定電圧を印加するように構成され、各前記第１画素群における少なくとも一つの前記サブ画素の前記電源線は、対応する前記第１遮光層に電気的に接続され、各前記第２画素群における少なくとも一つの前記サブ画素の前記電源線は、前記第２遮光層に電気的に接続される。

【0009】

例えば、本開示の一実施例に係る表示基板において、各前記第１画素群における前記第１サブ画素の前記電源線は、対応する前記第１遮光層に電気的に接続され、各前記第２画素群における前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素の前記電源線は、いずれも対応する前記第２遮光層に電気的に接続される。

【0010】

例えば、本開示の一実施例に係る表示基板において、各前記サブ表示領域は、三つのユニット領域を含み、前記第１画素群における前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素は、それぞれ前記三つのユニット領域内に設置され、前記第１方向に隣接する前記第１画素群の間に第１間隔領域が設置され、前記第１間隔領域は、一つの前記ユニット領域を含み、前記第２方向に隣接する前記第１画素群の間に第２間隔領域が設置され、前記第２間隔領域は、前記第１方向に沿って設置された三つの前記ユニット領域を含み、前記サブ光透過領域は、前記第１間隔領域及び前記第２間隔領域を含む。

【0011】

例えば、本開示の一実施例に係る表示基板において、各前記第１画素群における前記第２サブ画素の前記電源線は、前記第２間隔領域を通過して前記第２方向に隣接する前記第１画素群における前記第２サブ画素の前記電源線に接続され、各前記第１画素群における前記第１サブ画素の前記電源線及び前記第３サブ画素の前記電源線は、前記第２方向に隣接する前記第１画素群における前記第１サブ画素の前記電源線及び前記第３サブ画素の前記電源線から遮断される。

【0012】

例えば、本開示の一実施例に係る表示基板において、各前記第１画素群における前記サブ画素の前記画素回路は、前記第１方向に沿って延在する第１初期化信号線、第１リセット信号線、ゲート線、送信制御線、第２初期化信号線及び第２リセット信号線を含み、各前記第１画素群において、前記第１サブ画素の前記第１初期化信号線、前記第２サブ画素の前記第２初期化信号線及び前記第３サブ画素の前記第２初期化信号線が接続され、各前記第１画素群において、前記第１サブ画素の前記第１リセット信号線、前記第２サブ画素の前記第１リセット信号線及び前記第３サブ画素の前記第１リセット信号線が接続され、各前記第１画素群において、前記第１サブ画素の前記ゲート線、前記第２サブ画素の前記ゲート線及び前記第３サブ画素の前記ゲート線が接続され、各前記第１画素群において、前記第１サブ画素の前記送信制御線、前記第２サブ画素の前記送信制御線及び前記第３サブ画素の前記送信制御線に接続され、各前記第１画素群において、前記第１サブ画素の前記第２初期化信号線、前記第２サブ画素の前記第２初期化信号線及び前記第３サブ画素の前記第２初期化信号線が接続され、各前記第１画素群において、前記第１サブ画素の前記第２リセット信号線、前記第２サブ画素の前記第２リセット信号線及び前記第３サブ画素の前記第２リセット信号線が接続される。

【0013】

例えば、本開示の一実施例に係る表示基板において、各前記第１画素群における前記第１サブ画素の前記電源線は、第１遮光層スルーホールを介して対応する前記第１遮光層に電気的に接続され、各前記第２画素群における前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素の前記電源線は、それぞれ第２遮光層スルーホールを介して前記第２遮光層に電気的に接続され、前記第１遮光層スルーホールの前記ベース基板での正投影は、前記第２リセット信号線の前記送信信号線から離れた側に位置する。

【0014】

例えば、本開示の一実施例に係る表示基板において、一つの前記第１画素群は、一つの前記第１遮光層スルーホールのみを含む。

【0015】

例えば、本開示の一実施例に係る表示基板において、前記第１サブ画素の画素回路は、前記第１初期化信号線、前記第１リセット信号線、前記ゲート線、前記送信制御線、前記第２初期化信号線及び前記第２リセット信号線が設置された配線領域と、前記配線領域の前記第２間隔領域に近接する側に位置し、前記第１遮光層スルーホールが設置されたスルーホール領域と、を含む。

【0016】

例えば、本開示の一実施例に係る表示基板において、前記第２画素群における前記サブ画素の前記画素回路は、前記第１方向に沿って延在する第１初期化信号線、第１リセット信号線、ゲート線及び送信制御線を含み、前記第１画素群における前記第１サブ画素の前記第２初期化信号線及び前記第２リセット信号線の延長線は、同じ行の前記第２画素群における前記第１サブ画素の前記第１送信制御線と次の行の前記第２画素群における前記第１サブ画素の前記第１リセット信号線との間に位置する。

【0017】

例えば、本開示の一実施例に係る表示基板において、各前記第１画素群における前記第３サブ画素の前記第１初期化信号線は、第１接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記第１初期化信号線に接続され、各前記第１画素群における前記第３サブ画素の前記第１リセット信号線は、第２接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記第１リセット信号線に接続され、各前記第１画素群における前記第３サブ画素の前記ゲート線及び前記第２リセット信号線が第３接続線により接続され、かつ前記第３接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記ゲート線及び前記第２リセット信号線に接続され、各前記第１画素群における前記第３サブ画素の前記送信制御線は、第４接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記送信制御線に接続され、各前記第１画素群における前記第３サブ画素の前記第２初期化信号線は、第５接続線により前記第１方向に隣接する前記第１画素群における前記第１サブ画素の前記第２初期化信号線に接続され、前記第１接続線、前記第２接続線、前記第３接続線、前記第４接続線及び前記第５接続線は、前記第１間隔領域に収束される。

【0018】

例えば、本開示の一実施例に係る表示基板において、前記第１接続線、前記第３接続線及び前記第５接続線は、前記電源線と同層に設置され、前記第１初期化信号線、前記ゲート線及び前記第２初期化信号線と異なる層に設置される。

【0019】

例えば、本開示の一実施例に係る表示基板において、前記第２接続線は、前記第１リセット信号線と同層に設置され、かつ一体成形され、前記第４接続線は、前記送信制御線と同層に設置され、かつ一体成形される。

【0020】

例えば、本開示の一実施例に係る表示基板において、前記第１接続線、前記第２接続線、前記第３接続線、前記第４接続線及び前記第５接続線は、前記第２方向に順次設置される。

【0021】

例えば、本開示の一実施例に係る表示基板において、前記画素回路は、前記第２方向に沿って延在するデータ線をさらに含み、各前記第１画素群における前記第１サブ画素の前記データ線は、第６接続線により前記第２方向に隣接する前記第１画素群における前記第１サブ画素の前記データ線に接続され、各前記第１画素群における前記第２サブ画素の前記データ線は、第７接続線により前記第２方向に隣接する前記第１画素群における前記第２サブ画素の前記データ線に接続され、各前記第１画素群における前記第３サブ画素の前記データ線は、第８接続線により前記第２方向に隣接する前記第１画素群における前記第３サブ画素の前記データ線に接続され、前記第６接続線、前記第７接続線及び前記第８接続線は、前記第２間隔領域に収束される。

【0022】

例えば、本開示の一実施例に係る表示基板において、前記第６接続線は、前記第１初期化信号線と同層に設置され、前記データ線と異なる層に設置され、前記第７接続線は、前記データ線と同層に設置され、かつ一体成形され、前記第８接続線は、前記第１リセット信号線と同層に設置され、前記データ線と異なる層に設置される。

【0023】

例えば、本開示の一実施例に係る表示基板において、前記第６接続線、前記第７接続線及び前記第８接続線は、前記第１方向に順次設置される。

【0024】

例えば、本開示の実施例に係る表示基板において、前記サブ光透過領域に前記サブ画素が設置されない。

【0025】

例えば、本開示の一実施例に係る表示基板において、前記第１方向は、前記第２方向と略垂直である。

【0026】

例えば、本開示の一実施例に係る表示基板において、前記第１サブ画素は、第１色の光を発光するように構成され、前記第２サブ画素は、第２色の光を発光するように構成され、前記第３サブ画素は、第３色の光を発光するように構成される。

【0027】

例えば、本開示の一実施例に係る表示基板において、前記第１色は、赤色であり、前記第２色は、緑色であり、前記第３色は、青色である。

【0028】

本開示の少なくとも一つの実施例は、上記表示基板を含む表示装置をさらに提供する。

【0029】

例えば、本開示の一実施例に係る表示装置は、前記複数のサブ画素の前記ベース基板に近接する側に位置する感光機能素子をさらに含み、前記感光機能素子の前記ベース基板での正投影は、前記第１表示領域と少なくとも局所的に重なる。

【図面の簡単な説明】

【0030】

本開示の実施例の技術的解決手段をより明確に説明するために、実施例の図面を以下に簡単に紹介する。明らかに、以下の説明の図面は、本開示を限定するのではなく、本開示のいくつかの実施例にのみ関連している。

【0031】

【図1】本開示の実施例に係る表示基板の平面模式図である。

【図2】本開示の実施例に係る他の表示基板の平面模式図である。

【図3】本開示の実施例に係る表示基板の図２におけるＡＡ方向に沿う断面模式図である。

【図4】本開示の実施例に係る他の表示基板の部分平面模式図である。

【図5】本開示の実施例に係る表示基板の部分平面模式図である。

【図6】図５における第１画素群の拡大模式図である。

【図7】本開示の一実施例に係る表示装置の模式図である。

【発明を実施するための形態】

【0032】

本開示の目的、技術案及び利点をさらに明確に説明するために、以下、本開示の実施例の図面を参照して、本開示の実施例の技術案について明確で完全に説明する。明らかなように、記載の実施例は、本開示の一部の実施例であり、全ての実施例ではない。記載の本開示の実施例に基づいて、当業者が創造的な労働をせずに取得するその他の実施例は、いずれも本開示の保護範囲に含まれる。

【0033】

特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解する通常の意味である。本開示で使用される「第１」、「第２」及び類似する語は、何らかの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものにすぎない。「含む」や「含まれる」などの類似する語は、この語の前に出現した素子や物がこの語の後に挙げられる素子や物、及びそれらの均等物を含むことを意味するが、その他の素子や物を排除するものではない。

【0034】

電子製品の画面占有率に対する人々の要求がますます高くなるにつれて、アンダースクリーンカメラの設計も各大メーカーの研究のホットポイントとなる。アンダースクリーンカメラの設計の技術的難点は、主にスクリーンの光透過率が低いことにより、スクリーンの下方に配置されたカメラのイメジング品質に深刻な影響を及ぼすことである。

【0035】

消費者のスクリーンの完全性に対する要求の向上に伴い、アンダースクリーンカメラはますます流行る。現在、ＯＬＥＤの分野において、アンダースクリーン撮像の技術的難点は、主にスクリーンの透過率が低いことにあり、これはスクリーンの下方に配置されたカメラのイメジング品質に深刻な影響を及ぼす。例えば、表示画面は、第１表示領域及び第２表示領域に分けられることができ、カメラは、第１表示領域に設置されることができ、第２表示領域は、正常な表示領域であってもよい。第１表示領域の解像度を低下させて第１表示領域におけるサブ画素の密度を減少させることにより、光透過率を増加させ、さらにアンダースクリーン撮像機能を実現する。

【0036】

本開示の実施例は、表示基板及び表示装置を提供する。該表示基板は、第１表示領域及び第２表示領域を含み、第２表示領域が第１表示領域を少なくとも局所的に囲むベース基板と、ベース基板に位置し、かつ第１表示領域及び第２表示領域に位置する複数のサブ画素とを含み、第１表示領域のサブ画素の密度が第２表示領域のサブ画素の密度より小さく、各サブ画素が画素回路を含み、複数のサブ画素は、第１サブ画素、第２サブ画素及び第３サブ画素を含み、複数のサブ画素は、複数の第１画素群及び複数の第２画素群を含み、複数の第１画素群は、第１表示領域に位置し、複数の第２画素群は、第２表示領域に位置し、第１表示領域は、複数のサブ表示領域及び複数のサブ表示領域の間に位置するサブ光透過領域を含み、複数の第１画素群は、複数のサブ表示領域に一対一に対応して設置され、各第１画素群は、第１方向に沿って順次配列された一つの第１サブ画素、一つの第２サブ画素及び一つの第３サブ画素を含み、各第２画素群は、第１方向に沿って配列された一つの第１サブ画素、一つの第２サブ画素対及び一つの第３サブ画素を含み、第２サブ画素対は、第２方向に沿って配列された二つの第２サブ画素を含む。該表示基板は、第１表示領域でＲｅａｌ ＧＲＢの画素配列方式を採用し、第２表示領域でＧＧＲＢの画素配列方式を採用する。一方では、該表示基板は、第１表示領域の解像度又はＰＰＩ（Ｐｉｘｅｌ Ｐｅｒ Ｉｎｃｈ）を低下させることにより、第１表示領域の光透過率を増加させることができる。他方では、該表示基板の第２表示領域は、高い解像度及び表示効果を有する。また、第１表示領域は、Ｒｅａｌ ＧＲＢの画素配列方式を採用するため、緑色のサブ画素の発光面積が大きいことにより、長い耐用年数を有する。

【0037】

以下、図面を参照しながら本開示の実施例に係る表示基板及び表示装置を詳細に説明する。

【0038】

図１は、本開示の一実施例に係る表示基板の平面模式図である。図１に示すように、該表示基板１００は、ベース基板１１０及び複数のサブ画素１２０を含み、ベース基板１１０は、第１表示領域１１２及び第２表示領域１１４を含み、第２表示領域１１４は、第１表示領域１１２を少なくとも局所的に囲み、複数のサブ画素１２０は、ベース基板１１０に位置し、かつ第１表示領域１１２及び第２表示領域１１４に位置し、第１表示領域１１２のサブ画素の密度は、第２表示領域１１４のサブ画素の密度より小さく、各サブ画素１２０は、画素回路を含む。複数のサブ画素１２０は、第１サブ画素１２１、第２サブ画素１２２及び第３サブ画素１２３を含み、複数のサブ画素１２０は、複数の第１画素群１４１及び複数の第２画素群１４２を含み、複数の第１画素群１４１は、第１表示領域１１２に位置し、複数の第２画素群１４２は、第２表示領域１１４に位置し、第１表示領域１１２は、複数のサブ表示領域１１２４及び複数のサブ表示領域１１２４の間に位置するサブ光透過領域１１２６を含み、複数の第１画素群１４１は、複数のサブ表示領域１１２４に一対一に対応して設置され、各第１画素群１４１は、第１方向に沿って順次配列された一つの第１サブ画素１２１、一つの第２サブ画素１２２及び一つの第３サブ画素１２３を含み、各第２画素群１４２は、第１方向に沿って配列された一つの第１サブ画素１２１、一つの第２サブ画素対１２２０及び一つの第３サブ画素１２３を含み、第２サブ画素対１２２０は、第２方向に沿って配列された二つの第２サブ画素１２２を含む。

【0039】

本開示の実施例に係る表示基板において、第１表示領域１１２は、複数のサブ表示領域１１２４及び複数のサブ表示領域１１２４の間に位置するサブ光透過領域１１２６を含み、複数の第１画素群１４１は、複数のサブ表示領域１１２４に一対一に対応して設置される。この時、第１表示領域１１２における複数のサブ表示領域は、表示するために用いることができ、サブ光透過領域１１２６は、光線を透過させることができるため、第１表示領域１１２にカメラなどの感光の機能素子を設置することができる。各第１画素群１４１は、第１方向に沿って順次配列された一つの第１サブ画素１２１、一つの第２サブ画素１２２及び一つの第３サブ画素１２３を含む。分かるように、第１表示領域１１２におけるサブ画素は、Ｒｅａｌ ＧＲＢの画素配列方式を採用することができ、この時、第２サブ画素の発光面積が大きいことにより、長い耐用年数を有する。各第２画素群１４２は、第１方向に沿って配列された一つの第１サブ画素１２１、一つの第２サブ画素対１２２０及び一つの第３サブ画素１２３を含み、第２サブ画素対１２２０は、第２方向に沿って配列された二つの第２サブ画素１２２を含む。分かるように、第２表示領域１１４におけるサブ画素は、ＧＧＲＢの画素配列方式を採用することにより、高い解像度及び高い表示効果を有することができる。説明すべきなのは、第１表示領域におけるサブ画素の数が小さいため、表示基板全体の輝度を均一にするために、各第１画素群内のサブ画素の輝度は、第２画素群におけるサブ画素の輝度よりも大きい。したがって、第１画素群における第２サブ画素の発光面積を増加させることにより、該表示基板は、より長い耐用年数を有することができる。

【0040】

例えば、図１に示すように、第１表示領域１１２のベース基板１１０での正投影の形状は、矩形であり、第２表示領域１１４は、第１表示領域１１２の三つの縁部を取り囲む。当然のことながら、本開示の実施例は、これに限定されるものではない。第１表示領域１１２のベース基板１１０での正投影の形状は、円形又は水滴状などの他の形状であってもよい。また、第２表示領域１１４は、第１表示領域１１２の全ての縁部を取り囲んでよい。

【0041】

一部の例において、サブ光透過領域１１２６にサブ画素１２０が設置されない。これにより、サブ光透過領域１１２６は、高い光透過率を有することができる。

【0042】

一部の例において、第１方向は、第２方向と略垂直である。説明すべきなのは、上記第１方向と第２方向が略垂直であることは、第１方向と第２方向との間の夾角が９０度である場合と、第１方向と第２方向との間の夾角範囲が８０～１００度である場合とを含む。

【0043】

一部の例において、第１サブ画素１２１は、第１色の光を発光するように構成され、第２サブ画素１２２は、第２色の光を発光するように構成され、第３サブ画素１２３は、第３色の光を発光するように構成される。

【0044】

例えば、第１色は、赤色であり、第２色は、緑色であり、第３色は、青色である。

【0045】

図２は、本開示の実施例に係る他の表示基板の平面模式図である。図３は、本開示の実施例に係る表示基板の図２におけるＡＡ方向に沿う断面模式図である。

【0046】

図２及び図３に示すように、該表示基板１００は、複数の第１遮光層１５１及び第２遮光層１５２を含み、複数の第１遮光層１５１は、複数のサブ表示領域１１２４に一対一に対応して設置され、各第１遮光層１５１は、対応する第１画素群１４１のベース基板１１０に近接する側に位置し、第２遮光層１５２は、第２表示領域１１４に位置し、かつ複数の第２画素群１４２のベース基板１１０に近接する側に位置する。これにより、第１遮光層１５１は、第１画素群１４１から発した光が第１表示領域１１２に設置された感光機能素子に入ることを防止することができ、同様に、第２遮光層１５２は、第２画素群１４２から発した光が第１表示領域１１２に設置された感光機能素子に入ることを防止することができることにより、該感光機能素子がその機能を高品質で実現することができることを保証する。例えば、上記感光機能素子は、カメラであってもよい。

【0047】

例えば、第１画素群１４１における複数のサブ画素１２０の画素回路１３０のベース基板１１０での正投影は、対応する第１遮光層１５１のベース基板１１０での正投影内にあることにより、第１遮光層１５１は、第１画素群１４１における複数のサブ画素１２０の画素回路１３０を遮断することができ、光線が画素回路１３０の信号線の間のスリット回折により感光機能素子に入ることを防止する。

【0048】

例えば、図２及び図３に示すように、隣接するサブ表示領域１１２４は、間隔を隔てて設置される。当然のことながら、本開示の実施例は、これを含むがこれに限定されず、隣接する二つ以上のサブ表示領域が緊密に配列することにより、より大きな領域を構成することができる。

【0049】

一部の例において、図２及び図３に示すように、第２遮光層１５１は、第２表示領域１１４全体の面積を占め、第１遮光層１５１は、第１表示領域１１２におけるサブ表示領域１１２４の面積のみを占めることにより、第１表示領域１１２が一定の光透過性を有することを保証する。

【0050】

一部の例において、図２に示すように、各サブ表示領域１１２４は三つのユニット領域２００を含み、第１画素群１４１における第１サブ画素１２１、第２サブ画素１２２及び第３サブ画素１２３は、それぞれこの三つのユニット領域２００に設置され、すなわち、一つのユニット領域２００に一つのサブ画素１２０が設置される。第１方向に隣接する第１画素群１４１の間に第１間隔領域１６１が設置され、第１間隔領域１６１は、一つのユニット領域２００を含み、第２方向に隣接する第１画素群１４１の間に第２間隔領域１６２が設置され、第２間隔領域１６２は、第１方向に沿って設置された三つのユニット領域２００を含み、サブ光透過領域１１２６は、第１間隔領域１６１及び第２間隔領域１６２を含む。該例に係る表示基板において、第１表示領域の画素密度は、第２表示領域の画素密度のほぼ３／８であり、第１表示領域のＰＰＩは、第２表示領域のＰＰＩのほぼ１／２である。これにより、第１表示領域が高い光透過率を有することにより、第１表示領域に設置された感光機能素子は、高い性能を有することができる。

【0051】

図４は、本開示の一実施例に係る他の表示基板の部分平面模式図である。図４は、第１画素群と第２画素群の電源線と画素回路のみを示している。図４に示すように、各サブ画素１２０は、第２方向に沿って延在する電源線１２８をさらに含み、電源線１２８は、画素回路１３０に接続され、かつ画素回路１３０に定電圧を印加するように構成され、各第１画素群１４１における少なくとも一つのサブ画素１２０の電源線１２８は、対応する第１遮光層１５１に電気的に接続され、各第２画素群１４２における少なくとも一つのサブ画素１２８の電源線１２８は、第２遮光層１５２に電気的に接続される。該例に係る表示基板において、第１遮光層及び第２遮光層がいずれも電源線に接続され、上記第１遮光層及び第２遮光層が表示時にフローティング（ｆｌｏａｔｉｎｇ）状態にあることを回避できることにより、該表示基板の表示品質を向上させることができる。

【0052】

一部の例において、図４に示すように、各第１画素群１４１の面積を減少させるために、各第１画素群１４１における第１サブ画素１２１の電源線１２８は、対応する第１遮光層１５１に接続され、各第１画素群１４１における第２サブ画素１２２の電源線１２８及び第３サブ画素１２３の電源線１２８は、対応する第１遮光層１５１に接続されない。これにより、各第１画素群１４１において第１サブ画素１２１の電源線１２８のみが該第１画素群１４１に対応する第１遮光層１５１に定電圧を印加する。

【0053】

一部の例において、図４に示すように、各第２画素群１４２における第１サブ画素１２１、第２サブ画素１２２及び第３サブ画素１２３の電源線１２８は、いずれも対応する第２遮光層１５２に電気的に接続される。当然のことながら、本開示の実施例は、これを含むがこれに限定されず、各第２画素群は、一部のサブ画素の電源線のみが対応する第２遮光層に接続されてもよい。

【0054】

図５は、本開示の実施例に係る表示基板の部分平面模式図である。図６は、図５における第１画素群の拡大模式図である。図５及び図６に示すように、各第１画素群１４１における第２サブ画素１２２の電源線１２８は、第２間隔領域１６２を通過して第２方向に隣接する第１画素群１４１における第２サブ画素１２２の電源線１２８に接続される。各第１画素群１４１における第１サブ画素１２１の電源線１２８及び第３サブ画素１２３の電源線１２８は、第２方向に隣接する第１画素群１４１における第１サブ画素１２１の電源線１２８及び第３サブ画素１２３の電源線１２８から遮断される。すなわち、各第１画素群１４１における第１サブ画素１２１の電源線１２８は、第２方向に隣接する第１画素群１４１における第１サブ画素１２１の電源線１２８に接続されず、各第１画素群１４１における第３サブ画素１２３の電源線１２８は、第２方向に隣接する第１画素群１４１における第３サブ画素１２３の電源線１２８に接続されない。これにより、該表示基板は、第２間隔領域における配線数を減少させることができることにより、第２間隔領域の光透過率を向上させる。

【0055】

説明すべきなのは、図５及び図６に示すように、各第１画素群１４１における第１サブ画素１２１の電源線１２８、第２サブ画素１２２の電源線１２８及び第３サブ画素１２３の電源線１２８は、画素回路における第２ゲート層を介して互いに電気的に接続することができる。

【0056】

一部の例において、図５及び図６に示すように、各第１画素群１４１におけるサブ画素１２０の画素回路１３０は、第１方向に沿って延在する第１初期化信号線１３１１、第１リセット信号線１３２１、ゲート線１３３、送信制御線１３４、第２初期化信号線１３１２及び第２リセット信号線１３２２を含む。各第１画素群１４１において、第１サブ画素１２１の第１初期化信号線１３１１、第２サブ画素１２２の第１初期化信号線１３１１及び第３サブ画素１２３の第１初期化信号線１３１１が接続され、各第１画素群１４１において、第１サブ画素１２１の第１リセット信号線１３２１、第２サブ画素１２２の第１リセット信号線１３２１及び第３サブ画素１２３の第１リセット信号線１３２１が接続され、各第１画素群１４１において、第１サブ画素１２１のゲート線１３３、第２サブ画素１２２のゲート線１３３及び第３サブ画素１２３のゲート線１３３が接続され、各第１画素群１４１において、第１サブ画素１２１の送信制御線１３４、第２サブ画素１２２の発射制御線１３４及び第３サブ画素１２３の発射制御線１３４が接続され、各第１画素群１４１において、第１サブ画素１２１の第２初期化信号線１３１２、第２サブ画素１２２の第２初期化信号線１３１２及び第３サブ画素１２３の第２初期化信号線１３１２が接続され、各第１画素群１４１において、第１サブ画素１２１の第２リセット信号線１３２２、第２サブ画素１２２の第２リセット信号線１３２２及び第３サブ画素１２３の第２リセット信号線１３２２が接続される。

【0057】

説明すべきなのは、本開示は、これらの信号線の接続関係をより明確に説明するために、それらを各サブ画素に対応する信号線セグメントに分割する。しかしながら、各第１画素群における各信号線は、一体成形されてもよい。例えば、図５に示すように、各第１画素群１４１において、第１サブ画素１２１の第１初期化信号線１３１１、第２サブ画素１２２の第１初期化信号線１３１１及び第３サブ画素１２３の第１初期化信号線１３１１は、一体成形され、第１サブ画素１２１の第１リセット信号線１３２１、第２サブ画素１２２の第１リセット信号線１３２１及び第３サブ画素１２３の第１リセット信号線１３２１は、一体成形され、第１サブ画素１２１のゲート線１３３、第２サブ画素１２２のゲート線１３３及び第３サブ画素１２３のゲート線１３３は、一体成形され、第１サブ画素１２１の送信制御線１３４、第２サブ画素１２２の送信制御線１３４及び第３サブ画素１２３の送信制御線１３４は、一体成形され、第１サブ画素１２１の第２初期化信号線１３１２、第２サブ画素１２２の第２初期化信号線１３１２及び第３サブ画素１２３の第２初期化信号線１３１２は、一体成形され、第１サブ画素１２１の第２リセット信号線１３２２、第２サブ画素１２２の第２リセット信号線１３２２及び第３サブ画素１２３の第２リセット信号線１３２２は、一体成形される。

【0058】

一部の例において、図４、図５及び図６に示すように、各第１画素群１４１における第１サブ画素１２１の電源線１２８は、第１遮光層スルーホール１７１を介して対応する第１遮光層１５１に電気的に接続され、例えば、図４、図５及び図６に示すように、一つの第１画素群１４１は、一つの第１遮光層スルーホール１７１のみを含む。各第２画素群１４２における第１サブ画素１２１、第２サブ画素１２２及び第３サブ画素１２３の電源線１２８は、それぞれ第２遮光層スルーホール１７２を介して第２遮光層１５２に電気的に接続され、第１遮光層スルーホール１７１のベース基板１１０での正投影は、第２リセット信号線１３２２の送信信号線１３４から離れた側に位置する。これにより、第２初期化信号線１３１２及び第２リセット信号線１３２２は、送信信号線１３４により近接するように設置できることにより、画素回路の占用する面積を減少させ、さらに第１遮光層の面積を低減しかつ第１表示領域の光透過率を向上させることができる。一部の例において、図５及び図６に示すように、第１サブ画素１２１の画素回路１３０は、配線領域１２１５及びスルーホール領域１２１７を含み、第１初期化信号線１３１１、第１リセット信号線１３２１、ゲート線１３３、送信制御線１３４、第２初期化信号線１３１２及び第２リセット信号線１３２２は、配線領域１２１５に設置され、スルーホール領域１２１７は、配線領域１２１５の第２間隔領域１６２に近接する側に位置し、第１遮光層スルーホール１７１は、スルーホール領域１２１７に設置される。これにより、第１遮光層スルーホール１７１がスルーホール領域１２１７に設置されたため、配線領域１２１５に第１初期化信号線１３１１、第１リセット信号線１３２１、ゲート線１３３、送信制御線１３４、第２初期化信号線１３１２及び第２リセット信号線１３２２をより密集に設置することができる。これにより、該表示基板は、画素回路の占有する面積を減少させることができ、さらに第１遮光層の面積を低下させかつ第１表示領域の光透過率を向上させることができる。

【0059】

一部の例において、図５及び図６に示すように、各第２画素群１４２におけるサブ画素１２０の画素回路１３０は、第１方向に沿って延在する第１初期化信号線１３１１、第１リセット信号線１３２１、ゲート線１３３及び送信制御線１３４を含み、第１画素群１４１における第１サブ画素１２１の第２初期化信号線１３１２及び第２リセット信号線１３２２の延長線は、同じ行の第２画素群１４２における第１サブ画素１２１の第１送信制御線１３４と次の行の第２画素群１４２における第１サブ画素１２１の第１リセット信号線１３１１との間に位置する。該表示基板において、各第２画素群におけるサブ画素の画素回路は、第２初期化信号線及び第２リセット信号線を設置する必要がなく、次の行の第２画素群のサブ画素の第１初期化信号線及び第１リセット信号線を前の行の第２画素群のサブ画素の第２初期化信号線及び第２リセット信号線とする。この時、第１画素群における第１サブ画素の第２初期化信号線及び第２リセット信号線の延長線が同じ行の第２画素群における第１サブ画素の第１送信制御線と次の行の第２画素群における第１サブ画素の第１リセット信号線との間に位置するため、該表示基板は、第１画素群における各サブ画素の画素回路の占用する面積を減少させることができることにより、第１遮光層の面積を低下させかつ第１表示領域の光透過率を向上させることができる。

【0060】

一部の例において、図５及び図６に示すように、各第１画素群１４１における第３サブ画素１２３の第１初期化信号線１３１１は、第１接続線１８１により第１方向に隣接する第１画素群１４１における第１サブ画素１２１の第１初期化信号線１３１１に接続され、各第１画素群１４１における第３サブ画素１２３の第１リセット信号線１３２１は、第２接続線１８２により第１方向に隣接する第１画素群１４１における第１サブ画素１２１の第１リセット信号線１３２１に接続され、各第１画素群１４１における第３サブ画素１２３のゲート線１３３及び第２リセット信号線１３２２は、第３接続線１８３により接続され、かつ第３接続線１８３により第１方向に隣接する第１画素群１４１における第１サブ画素１２１のゲート線１３３及び第２リセット信号線１３２２に接続され、各第１画素群１４１における第３サブ画素１２３の送信制御線１２４は、第４接続線１８４により第１方向に隣接する第１画素群１４１における第１サブ画素１２１の送信制御線１２４に接続され、各第１画素群１４１における第３サブ画素１２３の第２初期化信号線１３１２は、第５接続線１８５により第１方向に隣接する第１画素群１４１における第１サブ画素１２１の第２初期化信号線１３１２に接続され、第１接続線１８１、第２接続線１８２、第３接続線１８３、第４接続線１８４及び第５接続線１８５は、第１間隔領域１６１に収束される。例えば、本開示の「収束」は、接続線の配列密度が接続線に接続された様々な信号線の配列密度よりも小さいことを指す。例えば、第１～第５接続線１８１～１８５は、第２方向に密集して配列され、それに接続された様々な信号線は、第２方向により疎に配列される。これにより、該表示基板は、第１接続線、第２接続線、第３接続線、第４接続線及び第５接続線を第１間隔領域に収束することにより、第１接続線、第２接続線、第３接続線、第４接続線及び第５接続線の占有する面積を低減することができることにより、第１表示領域の光透過率を向上させることができる。

【0061】

一部の例において、図５及び図６に示すように、第１接続線１８１、第３接続線１８３及び第５接続線１８５は、電源線１２８と同層に設置され、第１初期化信号線１３１１、ゲート線１３３及び第２初期化信号線１３１２と異なる層に設置される。例えば、第１接続線１８１、第３接続線１８３及び第５接続線１８５は、スルーホールを介して第１初期化信号線１３１１、ゲート線１３３及び第２初期化信号線１３１２にそれぞれ電気的に接続される。

【0062】

一部の例において、図５及び図６に示すように、第２接続線１８２は、第１リセット信号線１３２１と同層に設置され、かつ一体成形され、第４接続線１８４は、送信制御線１３４と同層に設置され、かつ一体成形される。これにより、第１接続線、第３接続線及び第５接続線は、同じ層に位置し、第２接続線及び第４接続線は、同じ層に位置する。第１接続線、第３接続線及び第５接続線と第２接続線及び第４接続線とは、異なるフィルム層に位置するため、互いに絶縁することを保証する前提で、第１接続線、第２接続線、第３接続線、第４接続線及び第５接続線を緊密に設置することができ、それにより第１接続線、第２接続線、第３接続線、第４接続線及び第５接続線の占有する面積をさらに減少させることができる。

【0063】

一部の例において、図５及び図６に示すように、第１接続線１８１、第２接続線１８２、第３接続線１８３、第４接続線１８４及び第５接続線１８５は、第２方向に順次設置される。これにより、互いに絶縁することを保証する前提で、第１接続線、第２接続線、第３接続線、第４接続線及び第５接続線を緊密に設置することができ、それにより第１接続線、第２接続線、第３接続線、第４接続線及び第５接続線の占有する面積をさらに減少させることができる。

【0064】

一部の例において、図５及び図６に示すように、画素回路１３０は、第２方向に沿って延在するデータ線１３６をさらに含み、各第１画素群１４１における第１サブ画素１２１のデータ線１３６は、第６接続線１８６により第２方向に隣接する第１画素群１４１における第１サブ画素１２１のデータ線１３６に接続され、各第１画素群１４１における第２サブ画素１２２のデータ線１３６は、第７接続線１８７により第２方向に隣接する第１画素群１４１における第２サブ画素１２２のデータ線１３６に接続され、各第１画素群１４１における第３サブ画素１２３のデータ線１３６は、第８接続線１８８により第２方向に隣接する第１画素群１４１における第３サブ画素１２３のデータ線１３６に接続され、第６接続線１８６、第７接続線１８７及び第８接続線１８８は、第２間隔領域１６２に収束される。これにより、該表示基板は、第６接続線、第７接続線及び第８接続線を第２間隔領域に収束することにより、第６接続線、第７接続線及び第８接続線の占有する面積を低減することができ、それにより第１表示領域の光透過率を向上させることができる。

【0065】

一部の例において、図５及び図６に示すように、第６接続線１８６は、第１初期化信号線１３１１と同層に設置され、データ線１３６と異なる層に設置され、第７接続線１８７は、データ線１３６と同層に設置され、かつ一体成形され、第８接続線１８８は、第１リセット信号線１３２１と同層に設置され、データ線１３６と異なる層に設置される。例えば、第６接続線１８６及び第８接続線１８８は、スルーホールを介して対応するデータ線１３６にそれぞれ電気的に接続されてもよい。これにより、第６接続線及び第８接続線は、データ線と異なる層に設置され、第７接続線は、データ線と同じ層に位置し、すなわち、第６接続線及び第８接続線が位置するフィルム層と第７接続線が位置するフィルム層は、異なるフィルム層である。したがって、互いに絶縁すること保証する前提で、第６接続線、第７接続線及び第８接続線を緊密に設置することができ、それにより第６接続線、第７接続線及び第８接続線の占有する面積をさらに減少させることができる。

【0066】

一部の例において、図６に示すように、第６接続線１８６、第８接続線１８８及び第７接続線１８７は、第１方向に順次設置される。

【0067】

説明すべきなのは、本開示の実施例に係る表示基板における第１表示領域における第１画素群の数は、上記図面における第１表示領域内の第１画素群の具体的な数に限定されず、製品の具体的なサイズに基づいて設定される。

【0068】

本開示の一実施例は、表示装置をさらに提供する。図７は、本開示の一実施例に係る表示装置の模式図である。図７に示すように、該表示装置３００は、上記表示基板１００を含む。これにより、該表示装置は、該表示基板の有益な技術的効果に対応する技術的効果を有し、具体的には、上記表示基板の関連説明を参照することができる。

【0069】

例えば、該表示装置は、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）ディスプレイ等の表示装置及びこれらの表示装置を含むテレビ、デジタルカメラ、携帯電話、腕時計、タブレットコンピュータ、ノートパソコン、ナビゲーター等の任意の表示機能を有する製品又は部品であってもよい。

【0070】

一部の例において、図７に示すように、該表示装置３００は、感光機能素子３１０をさらに含み、複数のサブ画素１２０のベース基板１１０に近接する側に位置し、感光機能素子３１０のベース基板１１０での正投影は、第１表示領域１１２と少なくとも局所的に重なる。感光機能素子３１０は、該表示基板の複数のサブ画素が位置する側からの光線を受けることにより、様々な機能を実現するように構成される。

【0071】

例えば、上記感光機能素子３１０は、カメラであってもよく、それにより該表示装置は、フルスクリーン設計を実現すると同時に撮像等の機能を実現することができる。

【0072】

下記の点をさらに説明する必要がある。
（１）本開示の実施例の図面は、本開示の実施例の関する構造のみに関し、他の構造について通常の設計を参照することができる。

【0073】

（２）コンフリクトがない場合、本開示の同一の実施例及び異なる実施例における特徴は、互いに組み合わせることができる。

【0074】

以上は、本開示の例示的な実施形態だけであり、本開示の保護範囲を限定するものではなく、本開示の保護範囲は、添付の請求項により決定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【国際調査報告】