特表 2023-531967 縦型コレクタ接点を含むバイポーラトランジスタを形成する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-07-26

(54)【発明の名称】縦型コレクタ接点を含むバイポーラトランジスタを形成する方法

(51)【国際特許分類】

   H01L 21/331 20060101AFI20230719BHJP

   H01L 21/02 20060101ALI20230719BHJP

【ＦＩ】

H01L29/72 H

H01L21/02 C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022579721

(86)(22)【出願日】2021-06-04

(85)【翻訳文提出日】2023-02-17

(86)【国際出願番号】 US2021035914

(87)【国際公開番号】W WO2021262421

(87)【国際公開日】2021-12-30

(31)【優先権主張番号】16/908,117

(32)【優先日】2020-06-22

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】507387343

【氏名又は名称】テレダイン・サイエンティフィック・アンド・イメージング・エルエルシー

【氏名又は名称原語表記】Ｔｅｌｅｄｙｎｅ Ｓｃｉｅｎｔｉｆｉｃ ＆ Ｉｍａｇｉｎｇ，ＬＬＣ

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(74)【代理人】

【識別番号】100188329

【弁理士】

【氏名又は名称】田村 義行

(72)【発明者】

【氏名】ウルテアガ，ミゲル

(72)【発明者】

【氏名】カーター，アンディ

【テーマコード（参考）】

5F003

【Ｆターム（参考）】

5F003BA11

5F003BA25

5F003BA92

5F003BB90

5F003BC05

5F003BC90

5F003BE09

5F003BE90

5F003BH02

5F003BM03

5F003BP11

5F003BP31

5F003BP36

(57)【要約】

縦型コレクタ接点を含むバイポーラトランジスタを形成する方法は、第１の基材上に複数のエピタキシャル半導体層を備えるトランジスタを提供することと、ホスト基材を提供することとを必要とする。金属コレクタ接点が、ホスト基材の上面にパターン形成され、複数のエピタキシャル半導体層が、第１の基材からホスト基材上の金属コレクタ接点上に転写される。第１の基材は好ましくは、複数のエピタキシャル半導体層のための成長基材である。ホスト基材は好ましくは第１の基材より高い熱伝導率をもち、このことが、トランジスタの熱放散特性を改善し、トランジスタがより高い電力密度において動作することを可能にする。複数のトランジスタが、多フィンガートランジスタを形成するために共通ホスト基材上に転写され得る。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の基材上に複数のエピタキシャル半導体層を備えるトランジスタを提供するステップと、
ホスト基材を提供するステップと、
前記ホスト基材の上面に金属コレクタ接点をパターン形成するステップと、
前記複数のエピタキシャル半導体層を前記第１の基材から前記ホスト基材上の前記金属コレクタ接点上に転写するステップと、
を含む、縦型コレクタ接点を含むバイポーラトランジスタを形成する方法。

【請求項2】

前記複数のエピタキシャル半導体層が、エミッタ層とベース層とコレクタ層とを備え、ショットキー接点が形成されるように前記コレクタ層が前記金属コレクタ接点上にある、
請求項１に記載の方法。

【請求項3】

前記コレクタ層がＮ^－材料を含む、
請求項２に記載の方法。

【請求項4】

前記複数のエピタキシャル半導体層が、エミッタ層とベース層とコレクタ層とサブコレクタ層とを備え、オーミック接点が形成されるように前記サブコレクタ層が前記金属コレクタ接点上にある、
請求項１に記載の方法。

【請求項5】

前記サブコレクタ層が、Ｎ^＋＋材料を含む、
請求項４に記載の方法。

【請求項6】

前記複数のエピタキシャル半導体層が、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を形成する、
請求項１に記載の方法。

【請求項7】

転写する前記ステップが、エピタキシーの局所領域を前記第１の基材から前記ホスト基材に転写するステップを含む、
請求項１に記載の方法。

【請求項8】

第１の基材上における前記複数のエピタキシャル半導体層が、前記エピタキシャル半導体層と前記第１の基材との間に犠牲エッチング層を更に備え、転写する前記ステップが、
ポリマー内に前記エピタキシャル半導体層と前記犠牲エッチング層とを封止するステップと、
前記第１の基材から前記エピタキシャル半導体層を切り離すために前記犠牲エッチング層をエッチングするステップと、
切り離された封止された前記エピタキシャル半導体層を前記ホスト基材上の前記金属コレクタ接点上に動かすためにスタンプを使用するステップと、
前記ポリマー封止物を除去するステップと、
を含む、
請求項１に記載の方法。

【請求項9】

トランジスタを提供する前記ステップが、複数の前記トランジスタを提供するステップを含み、転写する前記ステップが、複数の前記トランジスタを共通ホスト基材上に転写するステップを含む、
請求項１に記載の方法。

【請求項10】

前記複数の前記トランジスタが、前記ホスト基材の前記上面にパターン形成された共通金属コレクタ接点上に転写されるステップにより、多フィンガートランジスタを形成する、
請求項９に記載の方法。

【請求項11】

前記複数の前記トランジスタが、前記ホスト基材の前記上面にパターン形成されたそれぞれの金属コレクタ接点上に転写されるステップにより、多フィンガートランジスタを形成する、
請求項９に記載の方法。

【請求項12】

前記ホスト基材が、前記第１の基材より高い熱伝導率をもつ、
請求項１に記載の方法。

【請求項13】

前記ホスト基材が、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、またはダイヤモンドを含む、
請求項１２に記載の方法。

【請求項14】

前記複数のエピタキシャル半導体層が、ＩＩＩ－Ｖ族材料を含む、
請求項１に記載の方法。

【請求項15】

前記複数のエピタキシャル半導体層が、リン化インジウム（ＩｎＰ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）、ヒ化インジウム（ＩｎＡｓ）、およびガリウムヒ素アンチモン（ＧａＡｓＳｂ）の組み合わせを含む、
請求項１に記載の方法。

【請求項16】

前記金属コレクタ接点の表面が電気絶縁性誘電体層の上面と概ね同じ高さであるように、前記金属コレクタ接点が前記ホスト基材の表面における前記電気絶縁性誘電体層に埋設される、
請求項１に記載の方法。

【請求項17】

開口を形成するために前記電気絶縁性誘電体層をパターン形成するステップ、およびエッチングするステップと、
前記金属コレクタ接点を形成するために前記開口内に金属を堆積させるステップと、
を更に含む、請求項１６に記載の方法。

【請求項18】

化学機械研磨（ＣＭＰ）を使用して前記金属コレクタ接点を平坦化するステップを更に含む、
請求項１７に記載の方法。

【請求項19】

前記複数のエピタキシャル半導体層が、エミッタ層とベース層とコレクタ層とを備え、前記方法が、前記第１の基材から前記ホスト基材上の前記金属コレクタ接点上に前記複数のエピタキシャル半導体層を転写する前記ステップの後に、前記エミッタ層と前記ベース層とに電気接点を製造するステップを更に含む、
請求項１に記載の方法。

【請求項20】

前記複数のエピタキシャル半導体層が、エミッタ層とベース層とコレクタ層とを備え、前記方法が、前記第１の基材から前記ホスト基材上の前記金属コレクタ接点上に前記複数のエピタキシャル半導体層を転写する前記ステップの前に、前記エミッタ層と前記ベース層とに電気接点を製造するステップを更に含む、
請求項１に記載の方法。

【請求項21】

前記第１の基材が、前記複数のエピタキシャル半導体層のための成長基材である、
請求項１に記載の方法。

【請求項22】

前記ホスト基材の前記上面内に開口をエッチングするステップと、前記開口内に前記金属コレクタ接点を形成するステップとを更に含む、
請求項１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

[0001]本発明は概してバイポーラトランジスタに関し、特に、縦型コレクタ接点を含むバイポーラトランジスタを形成する方法に関する。

【背景技術】

【0002】

[0002]温度管理は、特に電力増幅器の一部として使用されるとき、集積型バイポーラトランジスタに対する継続的な問題である。例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）ベースの電力増幅器および混合信号回路における電力密度（Ｗ／ｃｍ^２）は、熱的考察により制限されることが多く、ＨＢＴ接合部温度は典型的には、信頼性の高い動作のために所定の温度未満に留まること、または指定の性能基準に適合することが要求される。

【0003】

[0003]従来のＨＢＴは典型的には、横型ベース接点がエミッタ接点の両側にあり、横型コレクタ接点がベース接点の外部に位置する構造物を使用している。この構成は広い占有領域をもたらし、これらの横型接点をサポートするために能動半導体デバイス領域が削減されなければならない。更に、サブコレクタ半導体層を通した接点までのコレクタ抵抗（「コレクタアクセス抵抗」として知られる）は、多フィンガーＨＢＴのＲＦパフォーマンスおよび効率に悪影響を与える。

【発明の概要】

【課題を解決するための手段】

【0004】

[0004]コンパクトなデバイス占有領域を伴って、より高い電力密度における動作を可能にする縦型コレクタ接点を含むバイポーラトランジスタを形成する方法が提示される。
[0005]本方法は、第１の基材上に複数のエピタキシャル半導体層を備えるトランジスタを提供すること、およびホスト基材を提供することを必要とする。金属コレクタ接点がホスト基材の上面にパターン形成され、次に、複数のエピタキシャル半導体層は、第１の基材からホスト基材上の金属コレクタ接点上に転写される。好ましい実施形態では、複数のエピタキシャル半導体層がヘテロ接合バイポーラトランジスタ（ＨＢＴ）を形成する。

【0005】

[0006]第１の基材は好ましくは、複数のエピタキシャル半導体層のための成長基材である。ホスト基材は好ましくは、第１の基材より高い熱伝導率をもち、このことは、従来の設計と比較されたとき、トランジスタの熱放散特性を改善し、トランジスタがより高い電力密度において動作することを可能にする。

【0006】

[0007]エミッタ接点およびベース接点のアレイを備える複数のトランジスタフィンガーは、多フィンガートランジスタを形成するために共通ホスト基材上に転写され得る。トランジスタは、ホスト基材の上面にパターン形成された共通金属コレクタ接点上に転写され得る。

【0007】

[0008]１つの実施形態において、コレクタ接点の表面が誘電体層の上面と概ね同じ高さであるように、金属コレクタ接点がホスト基材の表面における電気絶縁性誘電体層にパターン形成された、およびエッチングされた開口に埋設される。別の実施形態では、開口はホスト基材の上面内にエッチングされ、金属コレクタ接点が開口内に形成される。

【0008】

[0009]本発明のこれらのおよび他の特徴、態様、および利点は、以下の図面、説明、および請求項を参照することでより良く理解されるようになる。

【図面の簡単な説明】

【0009】

【図1】[0010]本方法の１つの可能な実施形態を示すフロー図である。

【図2A】[0011]第１の基材上における複数のエピタキシャル半導体層の断面図である。

【図2B】[0012]本方法に従ってホスト基材に転写された後の図２Ａにおける複数のエピタキシャル半導体層の断面図である。

【図2C】[0013]本方法の別の実施形態を使用してホスト基材に転写された後の図２Ａにおける複数のエピタキシャル半導体層の断面図である。

【図3A】[0014]第１の基材上におけるサブコレクタ層を含む複数のエピタキシャル半導体層の断面図である。

【図3B】[0015]本方法に従ってホスト基材に転写された後の図３Ａにおける複数のエピタキシャル半導体層の断面図である。

【図4A】[0016]共通金属コレクタ接点を含む共通ホスト基材に転写された後の複数のエピタキシャル半導体層を各々が備える複数のトランジスタの断面図である。

【図5A】[0017]本方法に従って、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスを示す図である。

【図5B】本方法に従って、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスを示す図である。

【図5C】本方法に従って、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスを示す図である。

【図5D】本方法に従って、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスを示す図である。

【図5E】本方法に従って、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスを示す図である。

【図5F】本方法に従って、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスを示す図である。

【図5G】本方法に従って、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスを示す図である。

【図5H】本方法に従って、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスを示す図である。

【発明を実施するための形態】

【0010】

[0018]縦型コレクタ接点を含むバイポーラトランジスタを形成する本方法の一実施形態が、図１に示されている。第１の基材上に（本明細書において「エピ層」とも呼ばれる）複数のエピタキシャル半導体層を備えるトランジスタが提供される（ステップ１０）。ホスト基材が更に提供される（ステップ１２）。金属コレクタ接点がホスト基材の上面にパターン形成され（ステップ１４）、第１の基材からの複数のエピタキシャル半導体層が、ホスト基材上の金属コレクタ接点上に直接転写される（ステップ１６）。この手法により、金属コレクタ接点がトランジスタのための縦型コレクタ接点として機能する。

【0011】

[0019]この工程は、第１の基材における半導体の使用を最大化するために有益に使用され得る。ディスクリートトランジスタまたは多フィンガートランジスタ構造物が、高い集積密度で第１の基材上に製造され得る。これらのトランジスタは、所与の集積回路設計に対してより小さい密度でパターン形成された金属コレクタ接点を含むホスト基材上に転写され得る。例えば高周波ＲＦ電力増幅器といった回路設計に対して、能動デバイスアレイは、総回路領域の＜１％を占有し得る。適切な設計によると、複数のホスト基材が、エピタキシャル層を含む１つの初期基材からトランジスタを搭載され得る。エピタキシー成長およびトランジスタ製造コストは集積回路製造コストの大部分を占めるので、このアプローチは非常に大きいコスト削減の可能性をもたらす。更に、転写されたトランジスタのパフォーマンスが改善され得る。例えば、ホスト基材が適切に選択された場合、その上面にパターン形成された金属コレクタ接点を含むホスト基材に転写されたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、改善された熱的性能をもつ。

【0012】

[0020]金属コレクタ接点が好ましくは平面状のホスト基材の上面に形成され得る（ステップ１４）幾つかの手法が存在する。例えば、ステップ１８に示されるように、電気絶縁性誘電体層がホスト基材の表面に形成され得る。次に、好ましくは接点の表面が誘電体層の上面と概ね同じ高さであるように、金属コレクタ接点が誘電体層に埋設され得る（ステップ２０）。本例において、電気絶縁性誘電体層が好ましくは、開口を形成するためにパターン形成され、およびエッチングされ、金属コレクタ接点を形成するために開口内に金属が堆積させられる。代替的に、開口がホスト基材の上記上面内にエッチングされ得（ステップ２２）、金属コレクタ接点が開口内に形成される（ステップ２４）。

【0013】

[0021]本方法は、多フィンガートランジスタを形成するために使用されてもよい。例えば、ステップ２６に示されるように、多フィンガートランジスタを形成するために、複数のトランジスタがホスト基材の上面にパターン形成された共通金属コレクタ接点上に転写され得る。

【0014】

[0022]本方法の様々な実施形態により製造された例示的なデバイスがここで議論される。例えば、図２Ａでは、複数のエピタキシャル半導体層が、第１の基材３６上にエミッタ層３０、ベース層３２、およびコレクタ層３４を備え、例えば接点３８といったエミッタ層およびベース層に対する電気接点も存在し得る。本方法によると、上に金属コレクタ接点４２が形成されているホスト基材４０に、エピ層３０、３２、および３４が転写され、この構造物は図２Ｂに示されている。ホスト基材４０に対するエピタキシャル半導体層の転写前または後に、接点３８が形成されてもよいことに留意されたい。

【0015】

[0023]図２Ｂに示される例では、電気絶縁性誘電体層４４がホスト基材４０の上面に形成され、好ましくは接点の表面が層の上面と概ね同じ高さであるように、金属コレクタ接点４２が誘電体層に埋設される。この実施形態の場合、誘電体層４４は好ましくは開口を形成するようにパターン形成され、およびエッチングされ、金属コレクタ接点４２を形成するために開口内に金属が堆積させられる。代替的に、図２Ｃに示されているように、開口はホスト基材４０の上面内にエッチングされて、金属コレクタ接点４２が開口内に形成されてもよい。コレクタ層３４は好ましくはＮ^－材料を含む、および金属コレクタ接点４２上における直接的なコレクタ層の配置は、それらの界面にショットキー接点を形成する。

【0016】

[0024]別の実施形態が図３Ａおよび図３Ｂに示されている。図３Ａでは、複数のエピタキシャル半導体層が第１の基材５８上にエミッタ層５０、ベース層５２、コレクタ層５４、およびサブコレクタ層５６を備え、例えば接点６０といったエミッタ層およびベース層に対する電気接点も存在し得る。本方法によると、層５０、５２、５４、および５６が、上に金属コレクタ接点６４が形成されているホスト基材６２に転写される。この構造物は、図３Ｂに示されている。この例では、コレクタ接点６４がホスト基材６２の上面内にエッチングされた開口内に形成されるが、コレクタ接点は代替的に、図２Ｂを参照して既に説明されているように電気絶縁性誘電体層に埋設されてもよい。サブコレクタ層５６は好ましくはＮ^＋＋材料を含み、金属コレクタ接点４２上における直接的なサブコレクタ層の配置は、それらの界面にオーミック接点を形成する。

【0017】

ホスト基材は好ましくは第１の基材より高い熱伝導率をもち、このことがトランジスタの熱放散特性を改善する。高熱伝導率の基材における金属コレクタ接点は、例えばＨＢＴといったトランジスタの接合部付近の放熱を著しく改善し得、従来の設計と比較されたとき、より高い電力密度（Ｗ／ｃｍ^２）における動作を可能にする。これは、本方法に従って生成されたデバイスが既存の設計より狭い占有領域を占めること、または、制約された領域において、より高いパフォーマンス（出力電力または機能）を提供することを可能にする。ホスト基材のための適切な材料は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、またはダイヤモンドを包含する。

【0018】

[0025]図１のステップ１０において参照される複数のエピタキシャル半導体層は好ましくは、ＩＩＩ－Ｖ族材料を含む。例えば、複数のエピタキシャル半導体層は、リン化インジウム（ＩｎＰ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）、ヒ化インジウム（ＩｎＡｓ）、およびガリウムヒ素アンチモン（ＧａＡｓＳｂ）の組み合わせを包含し得る。このようなエピタキシャル層を含む第１の基材は典型的には、不十分な熱特性をもつＩｎＰであるが、多くの他の材料が使用され得る。

【0019】

[0026]本方法は、１つのトランジスタを第１の基材からホスト基材に転写するために有用であるが、より実践的には、共通ホスト基材上に複数のトランジスタを転写するために使用される。この技術は、ディスクリート型の分離したトランジスタを形成するために、または、多くの場合電力増幅器設計において使用される多フィンガートランジスタを形成するために使用され得る。これは幾つかの手法により実現され得る。例えば、図４Ａでは、第１の基材上における－本例ではエミッタ７２、共通ベース層７４、共通コレクタ層７６、エミッタ接点７８、およびベース接点８０からなる－複数のエピタキシャル半導体層を備える複数のトランジスタ７０が、ホスト基材８４の上面内にエッチングされた開口内に形成された共通金属コレクタ接点８２上に転写され、以て多フィンガートランジスタ８６を形成する。そのように形成されたコレクタ接点は、好ましくは転写前に平坦化される。この例では、コレクタ接点８２がホスト基材８４の上面内にエッチングされた開口内に形成されるが、コレクタ接点は代替的に、図２Ｂを参照して既に説明されているように電気絶縁性誘電体層に埋設されてもよい。同様に、図４Ａはエミッタ層、ベース層、およびコレクタ層を含むトランジスタ７０を示しているが、サブコレクタ層を含むトランジスタが使用されてもよい。

【0020】

[0027]本方法による、好ましくはＨＢＴである多フィンガートランジスタを形成するために使用され得る１つの可能な工程シーケンスが図５Ａ～図５Ｈに示されている。図５Ａでは、第１の基材１１６上にエピタキシャル成長させられた複数のエミッタ１１０、共通ベース層１１２、および共通コレクタ層１１４を含む構造物が提供され、または形成される。エミッタ接点１１８は好ましくは、それぞれのエミッタ１１０上に提供され、または形成される。（以下で説明される）層１１０、１１２、および１１４から第１の基材１１６を除去する後続のステップを簡略化するために、好ましくは犠牲エッチング層１２０が第１の基材１１６と共通コレクタ層１１４との間に提供される。

【0021】

[0028]図５Ｂでは、ベース接点１２２が共通ベース層１１２上に規定され、図５Ｃでは、所望される場合、ベースメサ分離を提供するために、層１１２がパターン形成され、およびエッチングされる。

【0022】

[0029]図５Ｄにおいて、例えばＢＣＢ誘電体層１２４といった層が典型的には提供され、このデバイス上に相互接続部１２６が形成され得る。次に、図５Ｅにおいて、ＢＣＢ層１２４がパターン形成され得、メサエッチングが実施され、残りの構造物－メサ１２８－が次に例えばポリマー（ポリマーストラップ）１３０を使用して封止される。

【0023】

[0030]図５Ｆにおいて、スタンプ１３２が好ましくはポリマーストラップ１３０の上面に取り付けられ、トランジスタメサ１２８が－好ましくは例えば層１２０といった犠牲エッチング層を使用してエッチング切り離しを実施することにより－第１の基材１１６から分離される。

【0024】

[0031]図５Ｇにおいて、ホスト基材の上面に形成された金属コレクタ接点１３６を含むホスト基材１３４が準備される。示される例では、コレクタ接点１３６が好ましくはＳｉＯ_２から作られた誘電体層１３８内に形成された開口内に埋設されている。上述のように、コレクタ接点１３６は代替的に、ホスト基材１３４の上面内にエッチングされた開口内に形成されてもよい。ホスト基材が、示される工程における他のステップから独立して準備され得ることが自明であり、すなわち、ホスト基材が図５Ｆおよび図５Ｈに示されているステップの間に準備されることが要求されるわけではない。

【0025】

[0032]図５Ｈにおいて、メサ１２８がホスト基材１３４上の金属コレクタ接点１３６上に転写され、ポリマー封止物１３０が除去される。ホスト基材１３４が第１の基材１１６より高い熱伝導率をもつと仮定すると、デバイスの熱放散特性が改善される。上述のように、これは、従来の設計と比較されたとき、トランジスタがより高い電力密度（Ｗ／ｃｍ^２）において動作することを可能にし、このことは、デバイスが既存の設計より狭い占有領域を占めること、または制約された領域において、より高いパフォーマンス（出力電力または機能）を提供することを可能にする。

【0026】

[0033]本方法は、多フィンガートランジスタが横型コレクタ接点を必要とされずに設計されることを更に可能にする。これは、別の手法では効率に影響を与えるようなコレクタアクセス抵抗におけるペナルティーを伴わずに、ユニット電力セル電力密度を大幅に高め得る。更に、横型コレクタ接点を除去することにより、トランジスタ占有領域が大幅に小さくされ得る。

【0027】

[0034]第１の基材からホスト基材へのエピタキシャル層の転写は、多くの異なる手法により実現され得る。転写が実現され得る１つの手法は、マイクロトランスファープリンティング（ｍｉｃｒｏｔｒａｎｓｆｅｒ ｐｒｉｎｔｉｎｇ）の使用によるものである。この工程の一例では、ポリジメチルシロキサン（ＰＤＭＳ：ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）スタンプが図５Ｆの手法により準備されたＨＢＴエピタキシーを持ち上げるために使用される。次に、ＨＢＴエピタキシーがホスト基材上に配置され得る。マイクロトランスファープリンティング工程は、デバイスの持ち上げおよび配置を実施するために、デバイスに対するスタンプヘッドの速度依存接着（ｒａｔｅ－ｓｅｎｓｉｔｉｖｅ ａｄｈｅｓｉｏｎ）に依存する。この依存性は、ＰＤＭＳポリマーの粘弾性挙動に由来する。マイクロトランスファープリンティング工程は、１つのＨＢＴまたはＨＢＴのアレイを持ち上げるために使用され得、全ウエハボンディング工程の平面性要件を無くす。工程はバッチ製造工程におけるドナー基材からのＨＢＴエピタキシーの効率的な使用を可能にする。

【0028】

[0035]パターン形成されたコレクタ接点は好ましくは大きい厚さをもつ。厚くパターン形成されたコレクタ接点金属は、ウエハの平面性を維持しながら化学機械研磨（ＣＭＰ：ｃｈｅｍｏ－ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）工程を使用して実現され得る。厚い金属は現在の取り扱い、および放熱を改善するので、厚い金属が好ましい。本工程は、エピ層の下方における１つまたは複数の犠牲エッチング層の追加を伴って、既存のＨＢＴ工程フローおよびエピタキシー設計に適合する。

【0029】

[0036]本工程は例えば、マイクロ波およびミリ波電力増幅器における出力電力および効率を改善するために使用され得る。それは、速度、帯域幅、およびダイナミックレンジにおける改善を提供するために、混合信号回路におけるトランジスタ密度を改善するためにも使用され得る。

【0030】

[0037]独立したコレクタ接点上のホスト基材上に堆積させられた（例えば、図２Ｂ、図２Ｃ、および図３Ｂに示される）複数の１フィンガートランジスタおよび（例えば、図４Ａに示される）多フィンガートランジスタを取得し得ることに留意されたい。これは、１回の転写ステップにおいて、または複数のステップにおいて行われ得る。したがって、異なる機能の集積回路が、それらのトランジスタを一緒に配線することにより実現され得る。

【0031】

[0038]本明細書において説明されている本発明の実施形態は例示であり、多くの変更、変形、および再構成が実質的に同等な結果を実現するために容易に想定され得、その全てが、添付の請求項に規定される本発明の趣旨および範囲に包含されることを意図したものである。

【図1】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図4A】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図5F】

【図5G】

【図5H】

【国際調査報告】