▶ ソイテックの特許一覧 ▶ コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブスの特許一覧
特表2023-532359導電性接合界面を含む半導体構造、および関連する製造プロセス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-07-27
(54)【発明の名称】導電性接合界面を含む半導体構造、および関連する製造プロセス
(51)【国際特許分類】
H01L 21/02 20060101AFI20230720BHJP
【ＦＩ】
H01L21/02 B
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023500255
(86)(22)【出願日】2021-06-08
(85)【翻訳文提出日】2023-01-05
(86)【国際出願番号】 FR2021051023
(87)【国際公開番号】W WO2022008809
(87)【国際公開日】2022-01-13
(31)【優先権主張番号】2007138
(32)【優先日】2020-07-06
(33)【優先権主張国・地域又は機関】FR
(81)【指定国・地域】
(71)【出願人】
【識別番号】507088071
【氏名又は名称】ソイテック
(71)【出願人】
【識別番号】510094104
【氏名又は名称】コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】フレデリック アリベルト
(72)【発明者】
【氏名】ディディエ ランドリュ
(72)【発明者】
【氏名】オレグ コノンチュク
(72)【発明者】
【氏名】エリック ギヨ
(72)【発明者】
【氏名】グウェルタ ゴーダン
(72)【発明者】
【氏名】ジュリー ウィディーズ
(72)【発明者】
【氏名】フランク フォーネル
(57)【要約】
本発明は、主平面（ｘ、ｙ）に延在する、単結晶半導体材料で作られる機能層（１０ ）と、半導体材料で作られるキャリア基板（３０）と、および主平面（ｘ，ｙ）に平行に延在する機能層（１０）とキャリア基板（３０）との間の界面領域（２０）を含む半導体構造（１００）に関し、構造（１００）は、界面領域（２０）が結節（２１）を含むことに注目すべきであり、
－機能層（１０）およびキャリア基板（３０）とオーミック接触を形成する金属材料を含む導電性であり、
－主平面（ｘ、ｙ）に垂直な軸（ｚ）に沿った、３０ｎｍ以下の厚さを有し、
－分離または接合され、分離結節（２１）は、機能層（１０）とキャリア基板（３０）との間の直接接触領域（２２）によって互いに分離されている。
本発明はまた、前記構造（１００）を生成するためのプロセスに関する。
－機能層（１０）およびキャリア基板（３０）とオーミック接触を形成する金属材料を含む導電性であり、
－主平面（ｘ、ｙ）に垂直な軸（ｚ）に沿った、３０ｎｍ以下の厚さを有し、
－分離または接合され、分離結節（２１）は、機能層（１０）とキャリア基板（３０）との間の直接接触領域（２２）によって互いに分離されている。
本発明はまた、前記構造（１００）を生成するためのプロセスに関する。
【特許請求の範囲】
【請求項1】
単結晶半導体材料で作られる機能層（１０）であって、主平面（ｘ、ｙ）に延在する層と、半導体材料で作られるキャリア基板（３０）と、および
前記機能層（１０）と前記キャリア基板（３０）との間の界面領域（２０）であって、前記主平面（ｘ、ｙ）に平行に延在する界面領域と
を備えた半導体構造（１００）であって、
前記界面領域（２０）は、
導電性であって、前記機能層（１０）および前記キャリア基板（３０）とオーミック接触を形成する金属材料を含み、
前記主平面（ｘ、ｙ）に垂直な軸（ｚ）に沿った、３０ｎｍ以下の厚さを有し、
分離または接合されてあって、前記分離結節（２１）は、前記機能層（１０）と前記キャリア基板（３０）との間の直接接触領域（２２）によって互いに分離されている結節（２１）
を備えた半導体構造（１００）。
【請求項2】
前記機能層（１０）および前記キャリア基板（３０）は、同じ半導体材料で形成され、同一のドーピングタイプを有する請求項１に記載の半導体構造（１００）。
【請求項3】
前記機能層（１０）の前記半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択される請求項１または２に記載の半導体構造（１００）。
【請求項4】
前記キャリア基板（３０）の前記半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され、単結晶、多結晶または非晶質構造を有する請求項１乃至３のいずれか一項に記載の半導体構造（１００）。
【請求項5】
前記結節（２１）の前記金属材料は、タングステン、チタニウム、ニッケル、アルミニウム、モリブデン、ニオブ、タンタル、コバルト、および銅の中から選択される請求項１乃至４のいずれか一項に記載の半導体構造（１００）。
【請求項6】
前記界面領域（２０）の中央平面（Ｐ）において、前記結節（２１）の範囲の程度は、１％～７０％の間である請求項１乃至５のいずれか一項に記載の半導体構造（１００）。
【請求項7】
前記結節（２１）は、０．１ｍΩｃｍ2未満、好ましくは０．０１ｍΩｃｍ2以下の前記界面領域（２０）の抵抗率を得るために、０．１ｍΩｃｍ2未満、好ましくは０．０１ｍΩｃｍ2以下の抵抗率を有する請求項１乃至６のいずれか一項に記載の半導体構造（１００）。
【請求項8】
前記結節（２１）は、２０ｎｍ以下、または１０ｎｍ以下の厚さを有する請求項１乃至７のいずれか一項に記載の半導体構造（１００）。
【請求項9】
請求項１乃至８のいずれか一項に記載の半導体構造（１００）の前記機能層（１０）上および／または前記機能層（１０）内で製造される電力部品であって、前記半導体基板（１００）の裏面のレベルで、前記キャリア基板（３０）上および／または前記キャリア基板（３０）内に少なくとも１つの電気的接触を備えた電力部品。
【請求項10】
請求項１乃至８のいずれか一項に記載の半導体構造（１００）を製造するプロセスであって、ａ）接合される自由面（１０ａ）を有する単結晶半導体材料で作られる機能層（１０）を提供するステップと、
ｂ）接合される自由面（３０ａ）を有する半導体材料で作られるキャリア基板（３０）を提供するステップと、
ｃ）前記機能層（１０）および前記キャリア基板（３０）とオーミック接触を形成することができる金属材料から作られる膜（２）を蒸着するステップであって、前記膜（２）は、非酸化制御雰囲気下で、前記機能層（１０）の接合される自由面（１０ａ）上および／または前記キャリア基板（３０）の接合される自由面（３０ａ）上に２０ｎｍ以下の厚さを有し、
ｄ）前記機能層（１０）および前記キャリア基板（３０）の接合される前記自由面を、それぞれに、非酸化制御雰囲気下で、直接接合する動作を含む中間構造（１５０）を形成するステップであって、前記中間構造（１５０）は、前記ステップｃ）で蒸着した１つまたは複数の膜（２）から由来する封入された膜（２'）を含み、
ｅ）前記中間構造（１５０）を臨界温度以上の温度でアニーリングして、前記封入された膜（２'）を、前記機能層（１０）および前記キャリア基板（３０）とオーミック接触を形成する導電性結節（２１）に分裂を引き起こし、および前記界面領域（２０）を形成するステップと
を備えた製造プロセス。
【請求項11】
前記機能層（１０）および前記キャリア基板（３０）は、同じ半導体材料から形成され、同一のドーピングタイプを有する請求項１０に記載の製造プロセス。
【請求項12】
ステップａ）は、光種をドナー基板（１）に注入して、前記ドナー基板（１）の前面（１０ａ）と、前記機能層（１０）を区切る埋め込まれた弱化面（１１）を形成する動作を含む請求項１０または１１に記載の製造プロセス。
【請求項13】
ステップａ）は、初期基板上にドナー層（１'）をエピタキシャルに成長させることによる前記ドナー基板（１）の形成を含むことであって、前記ドナー層（１'）への注入は、後で行われる請求項１２に記載の製造プロセス。
【請求項14】
ステップｄ）は、前記ドナー基板（１）および前記キャリア基板（３０）を含む接合アセンブリ（２００）を生じさせる直接接合の後に、前記埋め込まれた弱化面（１１）のレベルで分離して、一方では、前記機能層（１０）、前記封入された膜（２'）および前記キャリア基板（３０）を含む中間構造（１５０）を形成し、他方では、ドナー基板（１''）の前記残りを形成する請求項１２または１３に記載の製造プロセス。
【請求項15】
蒸着ステップｃ）の前に、前記機能層（１０）の接合される前記自由面（１０ａ）および／または前記キャリア基板（３０）の接合される前記自由面（３０ａ）の脱酸のステップｃ'）を含む請求項１０乃至１４のいずれか一項に記載の製造プロセス。
【請求項16】
前記ステップｃ）の蒸着および前記ステップｄ）の直接接合は、同一の装置内で１回に実施される請求項１０乃至１５のいずれか一項に記載の製造プロセス。
【請求項17】
ステップｃ）で蒸着した前記膜（２）の前記厚さは、１０ｎｍ以下、または５ｎｍ以下、または２ｎｍ以下である請求項１０乃至１６のいずれか一項に記載の製造プロセス。
【請求項18】
ステップｃ）およびｄ）は、真空中で行われる請求項１０乃至１７のいずれか一項に記載の製造プロセス。
【請求項19】
蒸着ステップｃ）は、スパッタリング技術を使用して、周囲温度で行われる請求項１０乃至１８のいずれか一項に記載の製造プロセス。
【請求項20】
前記臨界温度は、５００℃～１８００℃であって、前記臨界温度は、前記封入された膜（２）の金属材料、および前記機能層（１０）および前記キャリア基板（３０）の１つまたは複数の半導体材料の性質に応ずる請求項１０乃至１９のいずれか一項に記載の製造プロセス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、微小電子部品用半導体材料の分野に関する。特に、本発明は、単結晶半導体層と半導体キャリア基板とを含み、それらが導電性接合界面で接合される構造に関する。本発明は、また、かかる構造を製造するためのプロセスに関する。
【背景技術】
【0002】
厚さが薄く、結晶品質が高い半導体機能層を、結晶品質が低い半導体キャリア基板に転写することによって、半導体構造を形成することは、一般的な方法である。よく知られている薄層転写解決策の１つは、光イオンを注入し、接合界面で直接接合することによって接合するＳｍａｒｔ Ｃｕｔ（商標）プロセスである。機能層の高品質材料のスリム化に関連する経済的利点に加えて、半導体構造はまた、例えば、キャリア基板の熱または電気伝導性または機械的適合性に関連する有利な特性を提供し得る。
【0003】
例えば、パワーエレクトロニクスの分野では、垂直な部品を形成するために、機能層とキャリア基板との間に電気伝導を確立することがさらに有利であり得る。例えば、単結晶炭化ケイ素で作られる機能層と低品質の炭化ケイ素で作られるキャリア基板（単結晶か多結晶かにかかわらず）を含む構造の場合、接合界面は、可能な限り低い抵抗率を示さなければならず、好ましくは１ｍΩｃｍ2または０．１ｍΩｃｍ2未満である。
【0004】
従来技術のいくつかの解決策は、垂直電気伝導を確立するために、機能層とキャリア基板との間で直接半導体間接合を行うことを提案する。しかしながら、このような接合を介して良質な界面を得ることは、困難である可能性がある。
非特許文献１では、アルゴンによる衝突によって構成される表面を活性化した後、直接接合（ＳＡＢ「表面活性化接合」)を実施し、接合前のこのような処理は、非常に高密度の側面接合を生成し、接合界面での共有接合の形成を促進し、したがって、高い接合エネルギーを生成する。しかしながら、この方法は、接合表面で非晶質層を生成し、薄層とキャリア基板との間の垂直電気伝導に悪影響を及ぼすという欠点を有する。この問題を克服するために、特に、特許文献１において、表面の高濃度ドーピングが提案されている。
非特許文献１では、アルゴンによる衝突によって構成される表面を活性化した後、直接接合（ＳＡＢ「表面活性化接合」)を実施し、接合前のこのような処理は、非常に高密度の側面接合を生成し、接合界面での共有接合の形成を促進し、したがって、高い接合エネルギーを生成する。しかしながら、この方法は、接合表面で非晶質層を生成し、薄層とキャリア基板との間の垂直電気伝導に悪影響を及ぼすという欠点を有する。この問題を克服するために、特に、特許文献１において、表面の高濃度ドーピングが提案されている。
【0005】
従来技術の他の解決策は、接合される表面上に蒸着される金属層に基づいて導電性接合を形成することを提案する。
例えば、非特許文献２または特許文献２による刊行物は、二ケイ化タングステン（ＷＳｉ２）に基づく導電性中間層を形成するためのタングステン層およびケイ素層の蒸着を説明する。この方法の１つの欠点は、最初に蒸着した材料に対するケイ化物の収縮に起因する、この中間層におけるボイドの形成から生じ得る。特に、これは、表面半導体層および半導体構造全体の品質に影響を及ぼし、対象アプリケーションに使用不可能になるまで影響を及ぼし得る。加えて、非常に良好な垂直電気伝導を必要とするいくつかの用途によって必要とされるレベルまで、接合界面の抵抗率を低下させることは、困難である。
例えば、非特許文献２または特許文献２による刊行物は、二ケイ化タングステン（ＷＳｉ２）に基づく導電性中間層を形成するためのタングステン層およびケイ素層の蒸着を説明する。この方法の１つの欠点は、最初に蒸着した材料に対するケイ化物の収縮に起因する、この中間層におけるボイドの形成から生じ得る。特に、これは、表面半導体層および半導体構造全体の品質に影響を及ぼし、対象アプリケーションに使用不可能になるまで影響を及ぼし得る。加えて、非常に良好な垂直電気伝導を必要とするいくつかの用途によって必要とされるレベルまで、接合界面の抵抗率を低下させることは、困難である。
【0006】
発明の主題
本発明は、従来技術の代替的な解決策に関するものであり、上記の欠点を完全にまたは部分的に克服することを目的とする。特に、本発明は、単結晶半導体機能層および半導体キャリア基板を含み、それらが電気的に導電性接合界面で接合される構造に関する。本発明は、また、かかる構造を生成するためのプロセスに関する。
本発明は、従来技術の代替的な解決策に関するものであり、上記の欠点を完全にまたは部分的に克服することを目的とする。特に、本発明は、単結晶半導体機能層および半導体キャリア基板を含み、それらが電気的に導電性接合界面で接合される構造に関する。本発明は、また、かかる構造を生成するためのプロセスに関する。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】欧州特許第３１６８８６２号明細書
【特許文献2】米国特許第７２０８３９２号明細書
【非特許文献】
【0008】
【非特許文献1】Ｆ．Ｍｕ．ｅｔ ａｌ．ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ，８６（５）３－２１，２０１８
【非特許文献2】Ｌｅｔｅｒｔｒｅ．“Ｓｌｉｃｏｎ Ｃａｒｂｉｄｅ ａｎｄ ｒｅｌａｔｅｄ ｍａｔｅｒｉａｌｓ”，Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ．Ｖｏｌ３８９－３９３，Ａｐｒｉｌ，２００２
【発明の概要】
【0009】
本発明は、主平面内に延在する単結晶半導体材料から作られる機能層と、半導体材料から作られるキャリア基板と、主平面に平行に延在する機能層とキャリア基板との間の界面領域とを備える半導体構造に関する。この構造は、界面領域が、
－導電性であって、機能層およびキャリア基板とオーミック接触を形成する金属材料を含み、
－主平面（ｘ、ｙ）に垂直な軸（ｚ）に沿った、３０ｎｍ以下の厚さを有し、
－分離または接合されてあって、分離結節は、機能層とキャリア基板との間の直接接触領域によって互いに分離されている結節を含むという点で注目に値する。
－導電性であって、機能層およびキャリア基板とオーミック接触を形成する金属材料を含み、
－主平面（ｘ、ｙ）に垂直な軸（ｚ）に沿った、３０ｎｍ以下の厚さを有し、
－分離または接合されてあって、分離結節は、機能層とキャリア基板との間の直接接触領域によって互いに分離されている結節を含むという点で注目に値する。
【0010】
本発明の他の有利、かつ、非限定的な特徴によれば、単独で、または技術的に実現可能な任意の組み合わせが採用される。
【0011】
・機能層およびキャリア基板は、同じ半導体材料で形成され、同一のドーピングタイプを有することと、
・機能層の前記半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択されることと、
・キャリア基板の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され、単結晶、多結晶または非晶質構造を有することと、
・結節の金属材料は、タングステン、チタニウム、ニッケル、アルミニウム、モリブデン、ニオブ、タンタル、コバルト、および銅の中から選択されることと、
・界面領域の中央平面において、結節の範囲の程度は、１％～７０％の間である
・結節は、０．１ｍΩｃｍ2未満、好ましくは０．０１ｍΩｃｍ2以下の界面領域の抵抗率を得るために、０．１ｍΩｃｍ2未満、好ましくは０．０１ｍΩｃｍ2以下の抵抗率を有することと、
・結節（２１）は、２０ｎｍ以下、または１０ｎｍ以下の厚さを有すること。
・機能層の前記半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択されることと、
・キャリア基板の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され、単結晶、多結晶または非晶質構造を有することと、
・結節の金属材料は、タングステン、チタニウム、ニッケル、アルミニウム、モリブデン、ニオブ、タンタル、コバルト、および銅の中から選択されることと、
・界面領域の中央平面において、結節の範囲の程度は、１％～７０％の間である
・結節は、０．１ｍΩｃｍ2未満、好ましくは０．０１ｍΩｃｍ2以下の界面領域の抵抗率を得るために、０．１ｍΩｃｍ2未満、好ましくは０．０１ｍΩｃｍ2以下の抵抗率を有することと、
・結節（２１）は、２０ｎｍ以下、または１０ｎｍ以下の厚さを有すること。
【0012】
本発明はまた、上述のような半導体構造の機能層上および／または機能層内に製造され、半導体基板の裏面のレベルで、キャリア基板上および／またはキャリア基板内に少なくとも１つの電気的接触を含む電力部品に関する。
【0013】
最後に、本発明は、以下のステップを含む、上記の構造を製造するプロセスに関する。
【0014】
ａ）接合される自由面を有する単結晶半導体材料で作られる機能層を提供するステップと、
ｂ）接合される自由面を有する半導体材料で作られるキャリア基板を提供するステップと、
ｃ）機能層およびキャリア基板とオーミック接触を形成することができる金属材料から作られる膜を蒸着するステップであって、膜は、非酸化制御雰囲気下で、機能層の接合される自由面上および／またはキャリア基板の接合される自由面上に２０ｎｍ以下の厚さを有し、
ｄ）機能層およびキャリア基板の接合される自由面を、直接接合する動作を含む中間構造を形成するステップであって、中間構造は、それぞれに、非酸化制御雰囲気下で、ステップｃ）で蒸着した１つまたは複数の膜から由来する封入された膜を含み、
ｅ）封入された膜を、機能層およびキャリア基板とオーミック接触を形成する導電性結節に分裂を引き起こすため、および界面領域を形成するために、中間構造を臨界温度以上の温度でアニーリングするステップ。
ｂ）接合される自由面を有する半導体材料で作られるキャリア基板を提供するステップと、
ｃ）機能層およびキャリア基板とオーミック接触を形成することができる金属材料から作られる膜を蒸着するステップであって、膜は、非酸化制御雰囲気下で、機能層の接合される自由面上および／またはキャリア基板の接合される自由面上に２０ｎｍ以下の厚さを有し、
ｄ）機能層およびキャリア基板の接合される自由面を、直接接合する動作を含む中間構造を形成するステップであって、中間構造は、それぞれに、非酸化制御雰囲気下で、ステップｃ）で蒸着した１つまたは複数の膜から由来する封入された膜を含み、
ｅ）封入された膜を、機能層およびキャリア基板とオーミック接触を形成する導電性結節に分裂を引き起こすため、および界面領域を形成するために、中間構造を臨界温度以上の温度でアニーリングするステップ。
【0015】
本発明の他の有利、かつ、非限定的な特徴によれば、単独で、または技術的に実現可能な任意の組み合わせが採用される。
【0016】
・機能層およびキャリア基板は、同じ半導体材料で形成され、同一のドーピングタイプを有することと、
・ステップａ）は、光種をドナー基板に注入して、ドナー基板の前面と、機能層を区切る埋め込まれた弱化面を形成する動作を含む製造プロセスと、
・ステップａ）は、初期基板上にドナー層をエピタキシャルに成長させることによるドナー基板（１）の形成を含むことであって、ドナー層への注入は、後で行われ製造プロセスと、
・ステップｄ）は、ドナー基板およびキャリア基板を含む接合アセンブリを生じさせる直接接合の後に、埋め込まれた弱化面のレベルでの分離を含み、一方では、機能層、封入された膜およびキャリア基板を含む中間構造を形成するために、他方では、ドナー基板の残りを形成するための製造プロセスと、
・蒸着ステップｃ）の前に、機能層の接合される自由面および／またはキャリア基板の接合される自由面の脱酸のステップｃ'）を含む製造プロセスと、
・ステップｃ）の蒸着およびステップｄ）の直接接合は、同一の装置内で１回に実施される製造プロセスと、
・ステップｃ）で蒸着した膜の厚さは、１０ｎｍ以下、または５ｎｍ以下、または２ｎｍ以下である製造プロセスと、
・ステップｃ）およびｄ）は、真空中で行われる製造プロセスと、
・蒸着ステップｃ）は、スパッタリング技術を使用して、周囲温度で行われる製造プロセスと、
・機能層の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択される製造プロセスと、
・キャリア基板の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され、単結晶、多結晶または非晶質構造を有する製造プロセスと、
・膜の金属材料は、タングステン、チタニウム、ニッケル、アルミニウム、モリブデン、ニオブ、タンタル、コバルト、および銅の中から選択される製造プロセスと、
・臨界温度は、５００℃～１８００℃であって、臨界温度は、封入された膜の金属材料、および機能層およびキャリア基板の１つまたは複数の半導体材料の性質に応ずる製造プロセス。
・ステップａ）は、光種をドナー基板に注入して、ドナー基板の前面と、機能層を区切る埋め込まれた弱化面を形成する動作を含む製造プロセスと、
・ステップａ）は、初期基板上にドナー層をエピタキシャルに成長させることによるドナー基板（１）の形成を含むことであって、ドナー層への注入は、後で行われ製造プロセスと、
・ステップｄ）は、ドナー基板およびキャリア基板を含む接合アセンブリを生じさせる直接接合の後に、埋め込まれた弱化面のレベルでの分離を含み、一方では、機能層、封入された膜およびキャリア基板を含む中間構造を形成するために、他方では、ドナー基板の残りを形成するための製造プロセスと、
・蒸着ステップｃ）の前に、機能層の接合される自由面および／またはキャリア基板の接合される自由面の脱酸のステップｃ'）を含む製造プロセスと、
・ステップｃ）の蒸着およびステップｄ）の直接接合は、同一の装置内で１回に実施される製造プロセスと、
・ステップｃ）で蒸着した膜の厚さは、１０ｎｍ以下、または５ｎｍ以下、または２ｎｍ以下である製造プロセスと、
・ステップｃ）およびｄ）は、真空中で行われる製造プロセスと、
・蒸着ステップｃ）は、スパッタリング技術を使用して、周囲温度で行われる製造プロセスと、
・機能層の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択される製造プロセスと、
・キャリア基板の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され、単結晶、多結晶または非晶質構造を有する製造プロセスと、
・膜の金属材料は、タングステン、チタニウム、ニッケル、アルミニウム、モリブデン、ニオブ、タンタル、コバルト、および銅の中から選択される製造プロセスと、
・臨界温度は、５００℃～１８００℃であって、臨界温度は、封入された膜の金属材料、および機能層およびキャリア基板の１つまたは複数の半導体材料の性質に応ずる製造プロセス。
【図面の簡単な説明】
【0017】
本発明のさらなる特徴および利点は、添付の図を参照して、以下の本発明の詳細な説明から明らかになるであろう。
【図1】本発明による構造を示す図である。
【図2a】本発明による製造プロセスのステップを示す図である。
【図2b】本発明による製造プロセスのステップを示す図である。
【図2c】本発明による製造プロセスのステップを示す図である。
【図2d】本発明による製造プロセスのステップを示す図である。
【図2e】本発明による製造プロセスのステップを示す図である。
【図3a】本発明による製造プロセスのステップの変形例を示す図である。
【図3b】本発明による製造プロセスのステップの変形例を示す図である。
【図3c】本発明による製造プロセスのステップの変形例を示す図である。
【図3d】本発明による製造プロセスのステップの変形例を示す図である。
【図4】本発明による構造上に形成された２つの電極を使用して測定された、印加電圧の関数としての電流曲線を示す図であり、電流の経路は、前記構造の界面領域を通過する。図４は、比較のために、バルク基板および本発明によらない接合構造の電流／電圧曲線も示す。
【図5】界面領域の様々なレベルの抵抗率を得るために、本発明による構造の界面領域における結節の抵抗率および前記結節の範囲の程度に関するグラフを示す図である。
【図6】中間構造の形成前に蒸着した金属材料で作られる膜の厚さに応じた界面の抵抗率の変化を示す電圧の関数としての電流のグラフを示す図である。
【発明を実施するための形態】
【0018】
説明では、図中の同じ参照番号は、同じタイプの要素に使用され得る。これらの図は、概略図であり、わかりやすくするために、縮尺どおりでない。特に、ｚ－軸に沿った層の厚さは、ｘ－軸およびｙ－軸に沿った横方向の寸法に対して縮尺されず、互いに対する層の相対的な厚さは、図では考慮されない。
【0019】
本発明は、単結晶半導体材料で作られる機能層１０、半導体材料で作られるキャリア基板３０、および機能層１０とキャリア基板３０との間の界面領域２０（図１）を含む半導体構造１００に関する。機能層１０と同様に、界面領域２０は、主平面（ｘ、ｙ）に平行に延在する。
【0020】
有利には、マイクロエレクトロニクス分野における典型的な場合と同様に、半導体構造１００は、円形ウエハの形態をとり、その直径は、１００ ｍｍ～４５０ｍｍであり、その総厚さは、典型的に３００ミクロン～１０００ミクロンである。この場合、キャリア基板３０および機能層１０もまた、そのような円形の形状をとることが理解される。ウエハの（円形の）前面１００ａおよび後面１００ｂは、主平面（ｘ、ｙ）に平行に延在する。
【0021】
機能層１０とキャリア基板３０との間の垂直な電気伝導を可能にする多数のタイプの半導体構造１００は、マイクロエレクトロニクス用途に関心を持たれ得る。したがって、機能層１０およびキャリア基板３０を構成する材料の性質は、大きく変化し得る。
例えば、機能層１０の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され得る。一般に、機能層１０上の部品の生成は、前記層１０が高い結晶質を示すことを必要とする。したがって、それは、品質グレード、タイプ、および対象アプリケーションに一致するドーピングレベルを有する単結晶であるように選択される。
さらに例として、キャリア基板３０の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され得る。それは好ましくは、本質的に経済的な理由からより低い品質レベル、および単結晶、多結晶または非晶質構造を示す。そのタイプおよびそのドーピングレベルは、対象アプリケーションに合わせて選択される。
例えば、機能層１０の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され得る。一般に、機能層１０上の部品の生成は、前記層１０が高い結晶質を示すことを必要とする。したがって、それは、品質グレード、タイプ、および対象アプリケーションに一致するドーピングレベルを有する単結晶であるように選択される。
さらに例として、キャリア基板３０の半導体材料は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択され得る。それは好ましくは、本質的に経済的な理由からより低い品質レベル、および単結晶、多結晶または非晶質構造を示す。そのタイプおよびそのドーピングレベルは、対象アプリケーションに合わせて選択される。
【0022】
本発明による半導体構造１００の界面領域２０は、電気的に導電性結節２１を含む点で注目に値する。これらの結節２１のそれぞれは、機能層１０およびキャリア基板３０とオーミック接触を形成することができる金属材料を含む。限定するものではないが、結節２１の金属材料は、タングステン、チタニウム、ニッケル、アルミニウム、モリブデン、ニオブ、タンタル、コバルト、および銅の中から選択され得る。当業者に知られているように、これらの材料の全てが、機能層１０および／またはキャリア基板３０を形成することができると言及されている全ての半導体材料とオーミック接触を形成することができるわけではない。したがって、結節２１の金属材料は、機能層１０およびキャリア基板３０の性質に応じて選択される。いくつかの特定の実施例は、さらに以下で説明する。
【0023】
界面領域２０の結節２１は、主平面（ｘ、ｙ）に垂直な軸ｚに沿って、低いかまたは非常に低い厚さをさらに示し、典型的には、３０ｎｍ以下、２０ｎｍ以下、１０ｎｍ以下、または５ｎｍ以下である。
界面領域２０に分布する結節２１は、分離または接合されており、分離結節は、主に、機能層１０がキャリア基板３０と直接接触領域２２によって、すなわち、機能層１０の半導体材料とキャリア基板３０の半導体材料との間に直接接合領域２２によって、互いに分離されている。これらの領域２２は、以下、直接接触領域２２と呼ばれる。
潜在的に、半導体構造１００のいくつかのケースでは、これらの接触領域２２にナノメートル厚のキャビティが存在し得るが、キャビティは、接触領域２２によって占有される主平面（ｘ，ｙ）の面積の２０％未満、または１０％未満、またはさらには５％未満を占める。また、それらの厚さは、結節２１の厚さよりも小さい。
界面領域２０に分布する結節２１は、分離または接合されており、分離結節は、主に、機能層１０がキャリア基板３０と直接接触領域２２によって、すなわち、機能層１０の半導体材料とキャリア基板３０の半導体材料との間に直接接合領域２２によって、互いに分離されている。これらの領域２２は、以下、直接接触領域２２と呼ばれる。
潜在的に、半導体構造１００のいくつかのケースでは、これらの接触領域２２にナノメートル厚のキャビティが存在し得るが、キャビティは、接触領域２２によって占有される主平面（ｘ，ｙ）の面積の２０％未満、または１０％未満、またはさらには５％未満を占める。また、それらの厚さは、結節２１の厚さよりも小さい。
【0024】
本発明による半導体構造１００は、その界面領域２０を介して、機能層１０とキャリア基板３０との間の優れた導電性を保証する。特に、主平面（ｘ、ｙ）に実質的に平行な中央平面Ｐ内の界面領域２０内に分布する結節２１は、機能層１０およびキャリア基板３０とオーミック接触を確立し、非常に優れた導電体である金属材料によって少なくとも部分的に形成される。したがって、これらは、効果的な垂直電気伝導を可能にする。
分離結節２１の間では、直接接触領域２２は、潜在的に電気伝導を可能にし得るが、これは結節２１よりも効果が低い。しかしながら、これらの直接接触領域２２は、界面領域２０の機械的連続性を確保し、機能層１０とキャリア基板３０との間に優れた機械的強度を提供する。したがって、機能層１０の品質は、潜在的な空隙または界面欠陥によって影響を受けなく、前述のキャビティが存在する場合、機能層１０の品質および機械的強度に悪影響を及ぼさない寸法および密度を有することに留意されたい。
分離結節２１の間では、直接接触領域２２は、潜在的に電気伝導を可能にし得るが、これは結節２１よりも効果が低い。しかしながら、これらの直接接触領域２２は、界面領域２０の機械的連続性を確保し、機能層１０とキャリア基板３０との間に優れた機械的強度を提供する。したがって、機能層１０の品質は、潜在的な空隙または界面欠陥によって影響を受けなく、前述のキャビティが存在する場合、機能層１０の品質および機械的強度に悪影響を及ぼさない寸法および密度を有することに留意されたい。
【0025】
界面領域２０の中央平面Ｐにおいて、結節１０の範囲の程度は、典型的には、１％～７０％、好ましくは１０％～６０％である。
【0026】
好ましくは、結節２１は、０．１ｍΩｃｍ2未満、または０．０１ｍΩｃｍ2以下の抵抗率を示す。Ωｃｍ2単位の抵抗率は、これらの非常に低い厚さのため、結節２１（またはより一般的には界面領域２０）に対してここで使用される。
結節２１の抵抗率は、結節２１を形成する金属材料の抵抗率、結節２１と機能層１０との間の固有の接触抵抗、および結節２１とキャリア基板３０との間の固有の接触抵抗を含む。全体的な垂直抵抗を支配するのは、これらの接触抵抗である。したがって、表面抵抗率をΩｃｍ2 で表すのは、理にかなっている。比接触抵抗は、機能層１０およびキャリア基板３０のそれぞれの材料の性質および／またはドーピングに応じて異なる場合がある。例として、４Ｅ１５／ｃｍ3のＮ－型ドーピング（窒素またはリンドーパント）レベルを特徴とする炭化ケイ素（ＳｉＣ）を有するニッケル（Ｎｉ）で作られる結節の比接触抵抗は、３ｍΩｃｍ2程度であり、一方、１Ｅ１９／ｃｍ3のＮ－型ドーピングレベルは、約０．００３ｍΩｃｍ2である。
結節２１の抵抗率は、結節２１を形成する金属材料の抵抗率、結節２１と機能層１０との間の固有の接触抵抗、および結節２１とキャリア基板３０との間の固有の接触抵抗を含む。全体的な垂直抵抗を支配するのは、これらの接触抵抗である。したがって、表面抵抗率をΩｃｍ2 で表すのは、理にかなっている。比接触抵抗は、機能層１０およびキャリア基板３０のそれぞれの材料の性質および／またはドーピングに応じて異なる場合がある。例として、４Ｅ１５／ｃｍ3のＮ－型ドーピング（窒素またはリンドーパント）レベルを特徴とする炭化ケイ素（ＳｉＣ）を有するニッケル（Ｎｉ）で作られる結節の比接触抵抗は、３ｍΩｃｍ2程度であり、一方、１Ｅ１９／ｃｍ3のＮ－型ドーピングレベルは、約０．００３ｍΩｃｍ2である。
【0027】
図５のグラフは、結節２１の抵抗率および中央平面Ｐにおけるそれらの範囲の程度の関数として、界面領域２０の抵抗率の変化を示す。上述したように、電力用途のための界面領域２０の目標抵抗率は、１ｍΩｃｍ2以下、または０．１ｍΩｃｍ2以下である。
【0028】
１つの有利な実施形態によれば、機能層１０およびキャリア基板３０は、同じ半導体材料から形成され、同一ドーピングタイプを特徴とし、機能層１０内および／または上で生成される部品と、構造１００のキャリア基板３０の裏面３０ｂ上で生成される部品および／または電極との間で効果的な垂直電気伝導を可能にする。
【0029】
第１の例によれば、本発明による半導体構造１００は、高品質の単結晶炭化ケイ素で作られる機能層１０を含み、高品質とは、典型的には、１ｃｍ2当たり１マイクロパイプ（ＭＰ）未満、１ｃｍ2当たり５００未満の貫通らせん転位（ＴＳＤ）、１ｃｍ2当たり５０００未満の貫通刃状転位（ＴＥＤ）、１ｃｍ2当たり１０００未満の基底面転位（ＢＰＤ）、および１ｃｍ当たり１積層欠陥（ＳＦ）未満のＳｉＣである。機能層１０のＳｉＣは、８×１０18／ｃｍ3でのＮ－型ドーピングを特徴とする。また、半導体構造１００は、２０ｍΩｃｍ程度の抵抗率を有するＮ－型ドーピングを特徴とする低品質の単結晶または多結晶炭化ケイ素で作られるキャリア基板３０を含む。結節２１は、タングステン（Ｗ）で作られており、それらは、５ｎｍ程度の厚さ、および１５％～２５％の間の範囲の程度を有し得る。そのような構造１００の界面領域２０の抵抗率は、０．０５ｍｏｈｍ．ｃｍ2の程度であり、すなわち、０．１ｍΩｃｍ2以下である。
【0030】
第２の例によれば、本発明による半導体構造１００は、１×１０19／ｃｍ3でＰ－型ドーピングを特徴とする高品質の単結晶炭化ケイ素で作られる機能層１０と、５×１０19／ｃｍ3でＰ－型ドーピングを特徴とする低品質の単結晶または多結晶炭化ケイ素で作られるキャリア基板３０とを含む。界面領域２０の結節２１は、チタニウム（Ｔｉ）で作られており、それは、６ｎｍ程度の厚さ、および３０％～４０％の程度の範囲を有する。そのような構造１００の界面領域２０の抵抗率は、１ｍΩｃｍ2よりも低い。
【0031】
第３の例によれば、本発明による半導体構造１００は、５×１０19／ｃｍ3でＮ－型ドーピングを特徴とする高品質の単結晶炭化ケイ素で作られる機能層１０、および５×１０19／ｃｍ3でＮ－型ドーピングを特徴とする低品質の単結晶または多結晶炭化ケイ素で作られるキャリア基板３０とを含む。結節２１は、アルミニウム（Ａｌ）で作られており、それらは、３ｎｍ程度の厚さ、および５％～１５％の程度の範囲を有する。そのような構造１００の界面領域２０の抵抗率は、１ｍΩｃｍ2よりも低い。
【0032】
もちろん、この例のリストは、網羅的ではなく、本発明による多くの他の半導体構造１００は、界面領域２０について上述した条件を観察しながら、機能層１０、結節２１、およびキャリア基板３０についての材料の様々な組み合わせに基づいて、生成され得る。
【0033】
特に、電力部品は、本発明による半導体構造１００の機能層１０上および／または機能層１０内で生成され得る。これらの部品は、特に、半導体構造１００の裏面１００ｂのレベルで、キャリア基板３０上および／またはキャリア基板３０内に少なくとも１つの電気接触を含み得る。非限定的な例として、これらの電力部品は、トランジスタ、ダイオード、サイリスタ、または受動部品（コンデンサ、インダクタなど）などを含み得る。
【0034】
本発明は、また、上述のような半導体構造１００を生成するためのプロセスに関する。
【0035】
製造プロセスは、まず、単結晶半導体材料で作られる機能層１０を提供するステップａ）を含む（図２ａ）。このステップａ）では、機能層１０は、プロセスの後のステップで接合されることが意図されている自由面１０ａを有し、これは、前面１０ａとも呼ばれ、また、その前面１０ａと反対側の後面１０ｂを有する。
【0036】
１つの有利な実施態様によれば、機能層１０は、ドナー基板１からの表層の転写、特にスマートカットプロセスに基づく層転写から生じる。
したがって、ステップａ）は、ドナー基板１の前面１０ａと、ドナー基板１の前面１０ａを区切る埋め込まれた弱化面１１を形成するために、光種、例えば、水素、ヘリウム、またはこれらの２つの種の組み合わせをドナー基板１に注入する動作を含み得る（図３ａ）。
この実施態様の１つの変形形態によれば、ステップａ）は、光種の注入の前に、初期基材上にドナー層１'をエピタキシャル成長させることによるドナー基材１の形成を含む（図３ｂ）。この変異形態は、対象アプリケーションに必要な構造的および電気的特性を示すドナー層１'を形成することを可能にする。特に、優れた結晶質は、エピタキシーによって得ることができ、ドナー層１'のその場でのドーピングを正確に制御することができる。次いで、光種をドナー層１'に注入して、埋め込まれた弱化面１１を形成する。
したがって、ステップａ）は、ドナー基板１の前面１０ａと、ドナー基板１の前面１０ａを区切る埋め込まれた弱化面１１を形成するために、光種、例えば、水素、ヘリウム、またはこれらの２つの種の組み合わせをドナー基板１に注入する動作を含み得る（図３ａ）。
この実施態様の１つの変形形態によれば、ステップａ）は、光種の注入の前に、初期基材上にドナー層１'をエピタキシャル成長させることによるドナー基材１の形成を含む（図３ｂ）。この変異形態は、対象アプリケーションに必要な構造的および電気的特性を示すドナー層１'を形成することを可能にする。特に、優れた結晶質は、エピタキシーによって得ることができ、ドナー層１'のその場でのドーピングを正確に制御することができる。次いで、光種をドナー層１'に注入して、埋め込まれた弱化面１１を形成する。
【0037】
あるいは、ステップａ）で提供される機能層１０は、もちろん、薄層を転写するための他の既知の技術を使用して形成されてもよい。
【0038】
次に、本発明による製造プロセスは、半導体材料で作られるキャリア基板３０を提供するステップｂ）を含む（図２ｂ）。キャリア基板３０は、プロセスの後のステップで接合されることが意図される自由面３０ａを有し、これは、前面３０ａとも呼ばれ、また、後面３０ｂを有する。
【0039】
半導体構造１００の説明で上述したように、機能層１０は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択される１つまたは複数の材料から形成されてもよく、キャリア基板３０は、炭化ケイ素、ケイ素、窒化ガリウム、およびゲルマニウムの中から選択される１つまたは複数の材料から形成されてもよく、好ましくは、単結晶、多結晶、または非晶質のいずれかに関わらず、より低品質である。
１つの特定の実施形態によれば、機能層１０およびキャリア基板３０は、同じ半導体材料から形成され、同一のドーピングタイプ（ＮまたはＰ）を特徴とする。
１つの特定の実施形態によれば、機能層１０およびキャリア基板３０は、同じ半導体材料から形成され、同一のドーピングタイプ（ＮまたはＰ）を特徴とする。
【0040】
次に、製造プロセスは、機能層１０の接合される自由面１０ａ上、またはキャリア基板３０の接合される自由面３０ａ上、または、図２ｃに示すように、接合される自由面１０ａ、３０ａの両方上に金属材料で作られる膜２を蒸着させるステップｃ)を含む。金属材料は、機能層１０およびキャリア基板３０とのオーミック接触を形成するのに適しているために選択される。機能層１０およびキャリア基板３０の性質に応じて、タングステン、チタニウム、ニッケル、アルミニウム、モリブデン、ニオブ、タンタル、コバルト、銅の以下の非限定的な材料のリストから選択され得る。
【0041】
膜２の厚さは、２０ｎｍ以下、好ましくは１０ｎｍ以下、または５ｎｍ以下である。例えば、蒸着された膜２は、０．５ｎｍ、１ｎｍ、２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍ、８ｎｍ、１０ｎｍまたは１５ｎｍの厚さを有し得る。
膜２が自由面１０ａ、３０ａの両方に蒸着されるとき、蒸着された厚さの合計、すなわち、自由面１０ａ、３０ａのそれぞれに蒸着された膜２の厚さの合計は、好ましくは２０ｎｍ以下、または１０ｎｍ以下であることに留意されたい。蒸着された膜２の合計厚さは、プロセスの後のステップで膜を結節２１に分裂できるようにするために、低く維持されなければならない。
膜２が自由面１０ａ、３０ａの両方に蒸着されるとき、蒸着された厚さの合計、すなわち、自由面１０ａ、３０ａのそれぞれに蒸着された膜２の厚さの合計は、好ましくは２０ｎｍ以下、または１０ｎｍ以下であることに留意されたい。蒸着された膜２の合計厚さは、プロセスの後のステップで膜を結節２１に分裂できるようにするために、低く維持されなければならない。
【0042】
膜２は、非酸化制御雰囲気下で蒸着される。金属膜２は、いかなる酸化も受けないこと、または周囲の雰囲気からの汚染物質によって損傷されないことが重要である。典型的には、ステップｃ）における蒸着は、１０-6Ｐａ以下の高真空中で行われる。
蒸着される膜２の性質に応じて、ステップｃ）は、周囲温度または低温で、有利には、金属ターゲットを衝突するため、中性元素または蒸着金属中に残留する破壊的でない元素（Ａｒ、Ｓｉ、Ｎ等）を使用するスパッタリング蒸着技術によって実施される。
蒸着される膜２の性質に応じて、ステップｃ）は、周囲温度または低温で、有利には、金属ターゲットを衝突するため、中性元素または蒸着金属中に残留する破壊的でない元素（Ａｒ、Ｓｉ、Ｎ等）を使用するスパッタリング蒸着技術によって実施される。
【0043】
１つの特定の実施態様によれば、本発明による製造プロセスは、蒸着ステップｃ）の前に、機能層１０の接合される自由面および／またはキャリア基板３０の接合される自由面３０ａの脱酸のステップｃ'）を含む。このようなステップは、機能層１０および／またはキャリア基板３０の表面上に存在する任意の天然酸化物の除去を可能にし、これは、プロセスの後のステップにおいて金属材料とのオーミック接触の形成を促進する。脱酸は、湿式（例えば、ＨＦで攻撃することによる除去）または乾式（還元雰囲気下での乾式エッチングまたはアニーリング）化学処理によって実施され得る。
【0044】
次に、製造プロセスは、中間構造１５０を形成するステップｄ）を含み、このステップは、接合界面１５（図２ｄ）において、それぞれ機能層１０およびキャリア基板３０の接合される自由面１０ａ、３０ａを直接接合する動作を含む。
この直接接合は、好ましくは、非酸化制御雰囲気下で接合される面１０ａ、３０ａを接触させることからなる分子接着による接合によって行われる。これは、この膜がキャリア基板３０上にのみ蒸着されたときに、機能層１０と膜２との間で直接接合すること、またはこの膜が機能層１０上にのみ蒸着されたときに、キャリア基板３０と膜２との間で直接接合すること、または、それらが機能層１０上およびキャリア基板３０上に蒸着されたときに、２つの膜２との間で直接接合することであり得る。
直接接合は、制御された雰囲気下、特に１０-6Ｐａ以下の高真空内で行うことが好ましい。
この直接接合は、好ましくは、非酸化制御雰囲気下で接合される面１０ａ、３０ａを接触させることからなる分子接着による接合によって行われる。これは、この膜がキャリア基板３０上にのみ蒸着されたときに、機能層１０と膜２との間で直接接合すること、またはこの膜が機能層１０上にのみ蒸着されたときに、キャリア基板３０と膜２との間で直接接合すること、または、それらが機能層１０上およびキャリア基板３０上に蒸着されたときに、２つの膜２との間で直接接合することであり得る。
直接接合は、制御された雰囲気下、特に１０-6Ｐａ以下の高真空内で行うことが好ましい。
【0045】
有利には、ステップｃ）の蒸着およびステップｄ）の直接接合は、真空を中断することなく、その場で、またはマルチチャンバ装置内で、次々に行われる。例として、キヤノンのＢＶ７０００原子拡散接合装置が挙げられ、制御された雰囲気を維持しながら、金属蒸着および直接接合を連続的に行うことが可能である。
【0046】
図３ａ～３ｄに示す有利な実施態様を参照すると、機能層１０の接合される自由面１０ａをキャリア基板３０の接合される自由面３０ａに直接接合することを含むステップｄ）は、ドナー基板１、キャリア基板３０、および接合界面１５を含む接合アセンブリ２００を生じさせる（図３ｃ）。ステップｄ）は、一方では、機能層１０、１つまたは複数の膜２およびキャリア基板３０を含む中間構造１５０を形成するために、他方では、ドナー基板１''の残りを形成するために、埋め込まれた弱化面１１のレベルでの分離をさらに含む（図３ｄ）。このような分離は、注入された種によって作られるキャビティおよびマイクロクラックを埋め込み弱化層１１内で成長させることができる熱処理中に実行され得る。分離は、また、スマートカットプロセスを参照して周知であるように、機械的応力を印加することによって、またはそれ以外の場合、熱応力と機械的応力の組み合わせを通じて実行されてもよい。
機能層１０の分離面１０ｂおよび／またはドナー基板１''の残りの分離面１''ａの洗浄、平滑化、研磨またはエッチングの順序は、特に粗さ、欠陥密度、および他の汚染の点で良好な表面品質を回復するために実行され得る。
機能層１０の分離面１０ｂおよび／またはドナー基板１''の残りの分離面１''ａの洗浄、平滑化、研磨またはエッチングの順序は、特に粗さ、欠陥密度、および他の汚染の点で良好な表面品質を回復するために実行され得る。
【0047】
プロセスの実施にかかわらず、ステップｄ）の完了時に、中間構造１５０は、機能層１０の側面に前面１０ｂ、キャリア基板３０の側面に裏面３０ｂ、および機能層１０とキャリア基板３０との間に封入された膜２'を有する。封入された膜２'は、この膜が接合される自由面１０ａ、３０ａのうちの１つのみに蒸着された場合に膜２に対応するか、または機能層１０およびキャリア基板３０上にそれぞれ蒸着された両方の膜２に対応することに留意されたい。
【0048】
次に、本発明による製造プロセスは、中間構造１５０を臨界温度以上の温度でアニーリングして、封入された膜２'を導電性結節２１に分裂して界面領域２０を形成するステップｅ）を含む。ステップｅ）は、半導体構造１００の形成をもたらす。
ここで、臨界温度とは、封入された膜２'の金属と、機能層１０の半導体と、キャリア基板３０の半導体との間のオーミック接触となる温度を指し、例えば、Ａｌ／Ｓｉペアの場合は、４００℃～６５０℃、Ｎｉ／ＳｉＣペアの場合は、９５０℃～１１００℃などである。さらに、臨界温度は、結節２１の間の直接接触領域２２の接合を可能にするのに十分に高くなければならない。
典型的には、金属材料の性質および半導体構造１００の１つまたは複数の半導体材料の性質に応じて、５００℃～１８００℃である。
ここで、臨界温度とは、封入された膜２'の金属と、機能層１０の半導体と、キャリア基板３０の半導体との間のオーミック接触となる温度を指し、例えば、Ａｌ／Ｓｉペアの場合は、４００℃～６５０℃、Ｎｉ／ＳｉＣペアの場合は、９５０℃～１１００℃などである。さらに、臨界温度は、結節２１の間の直接接触領域２２の接合を可能にするのに十分に高くなければならない。
典型的には、金属材料の性質および半導体構造１００の１つまたは複数の半導体材料の性質に応じて、５００℃～１８００℃である。
【0049】
この臨界温度を超えて、前記膜２'と接触する機能層１０およびキャリア基板３０の封入された膜２'および半導体表面を含むシステムは、封入された膜２'を結節２１にクラスター化し、半導体表面とのオーミック接触を確立することによって、およびそれぞれ、機能層１０の半導体表面とキャリア基板３０の半導体表面との間に直接接触領域２２を生成することによって、その表面エネルギーを最適化する。
【0050】
さらに、封入された膜２'は、非常に薄いため、低温または中温でのみ安定であることが知られている金属材料は、高温（９００℃～１１００℃）または非常に高温（１２００℃～１８００℃）での処理を受けることができる本発明による半導体構造１００で使用されることができ、具体的には、それらが小さなサイズおよび非常に低い厚さの結節２１にクラスタリングされるため、それらは、構造１００、特に機能層１０の劣化を引き起こさない。例えば、機能層１０およびＳｉＣから作られるキャリア基板３０を含み、１６００℃～１８００℃の間の温度でエピタキシーを受けることを意図した構造１００内のニッケルまたはチタニウムから作られる結節２１の場合を参照することができる。
【0051】
したがって、上述の製造プロセスは、界面領域２０を介して、機能層１０とキャリア基板３０との間に垂直電気伝導を提供する半導体構造１００を得ることを可能にする。非常に薄い結節２１は、主に金属でできており、したがって、非常に低い抵抗率を示す。さらに、分離結節２１間の直接接触領域２２の存在は、機能層１０の機械的強度またはより一般的な信頼性、および／またはこの層上またはこの層内で生成される部品のいかなる問題も回避する。最後に、本発明は、金属膜２を介した接合に基づいているため、結節２１が前記伝導を確保するので、異なる結晶性質を有する半導体材料の直接接合に関連する界面抵抗率の増加は、構造１００における垂直電気伝導の問題ではない。
【0052】
例示的な実装：
ドナー基板１は、高品質の単結晶４ＨＳｉＣで作られ、１５０ｍｍの直径を有する。ドナー基板１は、約２０ｍｏｈｍ．ｃｍの抵抗率を有するＮ－ドープされている。それは、５Ｅ１６／ｃｍ2のドーズの水素イオン、および９５ｋｅＶのエネルギーで、「Ｃ」面である前面１ａを介して注入される。注入深さの周りには、埋め込まれた弱化面１１が画定され、ドナー基板１の前面１０ａとともに、機能層１０の範囲を定める。
キャリア基板３０は、ドナー基板１と同じ直径を有する、より低品質の単結晶４ＨＳｉＣで作られる。それは、Ｎドープされており、約２０ｍΩｃｍの抵抗率である。
２つの基板１、３０は、粒子および他の表面汚染物質を除去するために、洗浄処理を受ける。この処理は、好ましくは、基板１、３０の表面が酸化を受けないように（自然酸化物が存在しないように）選択される。
基板１、３０は、第１の蒸着チャンバに導入され、直接接合装置に統合される。厚さ０．５ｎｍのタングステン膜２は、基板１、３０の前面１０ａ、３０ａ（接合される自由面）のそれぞれに、真空中、１０-6Ｐａ、および周囲温度で、スパッタリングによって蒸着される。
基板１、３０は、ドナー基板１およびキャリア基板３０上に、それぞれ、蒸着された膜２を直接接触させることにより、その前面１０ａ、３０ａで接合されるように、第２の接合チャンバに導入される。接合チャンバ内の雰囲気は、蒸着チャンバ内の雰囲気と同じであり、これは、膜２の表面の任意の酸化または不動態化を防止する。
接合後、接合アセンブリ２００は、接合界面１５を介してキャリア基板３０に接続されたドナー基板１と、２つの基板１、３０の間に蒸着および埋設された２つの膜２から形成された封入された膜２'とを含む。封入された膜２'は、約１ｎｍの厚さを有する。
接合アセンブリ２００は、約９００℃の温度で３０分間、埋設された弱化面１１で分離を引き起こすために熱処理を受ける。次に、得られるのは、それ自体がキャリア基板３０上に配置された封入された膜２'上に配置された、５００ｎｍの厚さを有する機能層１０を含む中間構造１５０である。機能層１０の表面１０ｂに十分なレベルの欠陥密度および粗さを回復させるように、洗浄および研磨処理を適用する。
最後に、１７００℃で３０分間アニールを中間構造１５０に適用し、中間構造１５０は、前もってその前面１０ｂ（中間構造１５０の機能層１０の自由面１０ｂでもある）上に保護層が設けられている。このアニールが完了すると、得られるのは、本発明による構造１００であり、界面領域２０が形成され、タングステンで作られる結節２１は、機能層１０とキャリア基板３０との間の直接接触領域２０によって分離され、２０ｍΩｃｍの抵抗率を示すバルクＳｉＣ基板のものとほぼ同一の優れた垂直導電性を構造１００に提供する。これは、２つの金属接触電極を含む単純な部品についての電圧Ｉ（Ｖ）の関数としての電流の曲線を示す図４のグラフにおいて明らかである。本発明による構造１００の場合、Ｉ（Ｖ）測定は、電流の経路が界面領域２０を通過する２つの電極で行われる。界面領域２０は、０．１ｍΩｃｍ2以下の抵抗率を有する。
この構造１００内の結節２１は、約５ｎｍの厚さおよび約２０ｎｍの平均直径を有する。界面領域２０の中央平面における結節２１の範囲の程度は、約２０ ％である。
ドナー基板１は、高品質の単結晶４ＨＳｉＣで作られ、１５０ｍｍの直径を有する。ドナー基板１は、約２０ｍｏｈｍ．ｃｍの抵抗率を有するＮ－ドープされている。それは、５Ｅ１６／ｃｍ2のドーズの水素イオン、および９５ｋｅＶのエネルギーで、「Ｃ」面である前面１ａを介して注入される。注入深さの周りには、埋め込まれた弱化面１１が画定され、ドナー基板１の前面１０ａとともに、機能層１０の範囲を定める。
キャリア基板３０は、ドナー基板１と同じ直径を有する、より低品質の単結晶４ＨＳｉＣで作られる。それは、Ｎドープされており、約２０ｍΩｃｍの抵抗率である。
２つの基板１、３０は、粒子および他の表面汚染物質を除去するために、洗浄処理を受ける。この処理は、好ましくは、基板１、３０の表面が酸化を受けないように（自然酸化物が存在しないように）選択される。
基板１、３０は、第１の蒸着チャンバに導入され、直接接合装置に統合される。厚さ０．５ｎｍのタングステン膜２は、基板１、３０の前面１０ａ、３０ａ（接合される自由面）のそれぞれに、真空中、１０-6Ｐａ、および周囲温度で、スパッタリングによって蒸着される。
基板１、３０は、ドナー基板１およびキャリア基板３０上に、それぞれ、蒸着された膜２を直接接触させることにより、その前面１０ａ、３０ａで接合されるように、第２の接合チャンバに導入される。接合チャンバ内の雰囲気は、蒸着チャンバ内の雰囲気と同じであり、これは、膜２の表面の任意の酸化または不動態化を防止する。
接合後、接合アセンブリ２００は、接合界面１５を介してキャリア基板３０に接続されたドナー基板１と、２つの基板１、３０の間に蒸着および埋設された２つの膜２から形成された封入された膜２'とを含む。封入された膜２'は、約１ｎｍの厚さを有する。
接合アセンブリ２００は、約９００℃の温度で３０分間、埋設された弱化面１１で分離を引き起こすために熱処理を受ける。次に、得られるのは、それ自体がキャリア基板３０上に配置された封入された膜２'上に配置された、５００ｎｍの厚さを有する機能層１０を含む中間構造１５０である。機能層１０の表面１０ｂに十分なレベルの欠陥密度および粗さを回復させるように、洗浄および研磨処理を適用する。
最後に、１７００℃で３０分間アニールを中間構造１５０に適用し、中間構造１５０は、前もってその前面１０ｂ（中間構造１５０の機能層１０の自由面１０ｂでもある）上に保護層が設けられている。このアニールが完了すると、得られるのは、本発明による構造１００であり、界面領域２０が形成され、タングステンで作られる結節２１は、機能層１０とキャリア基板３０との間の直接接触領域２０によって分離され、２０ｍΩｃｍの抵抗率を示すバルクＳｉＣ基板のものとほぼ同一の優れた垂直導電性を構造１００に提供する。これは、２つの金属接触電極を含む単純な部品についての電圧Ｉ（Ｖ）の関数としての電流の曲線を示す図４のグラフにおいて明らかである。本発明による構造１００の場合、Ｉ（Ｖ）測定は、電流の経路が界面領域２０を通過する２つの電極で行われる。界面領域２０は、０．１ｍΩｃｍ2以下の抵抗率を有する。
この構造１００内の結節２１は、約５ｎｍの厚さおよび約２０ｎｍの平均直径を有する。界面領域２０の中央平面における結節２１の範囲の程度は、約２０ ％である。
【0053】
図４のグラフは、比較として、「本発明に従わない接合」として、接合表面の重いドーピング（窒素注入）による直接ＳｉＣ／ＳｉＣ接合に基づく構造のＩ（Ｖ）曲線を示し、ＳｉＣ基板は、前述の構造１００内と同じ抵抗率を有する。本発明により提供される界面領域の抵抗率の改善は、図４において明らかである。
【0054】
上述のものと同じ実験条件下で、界面領域２０の抵抗率は、２ｎｍ、または３ｎｍ程度の封入された膜２'の厚さでさらに低下し得ることが観察されている。図６は、０．４ｎｍ～２ｎｍの範囲の封入された膜２'の厚さのＩ（Ｖ）曲線への影響を示し、２ｎｍの厚さを有する封入された膜２'のＩ（Ｖ）曲線は、バルクＳｉＣ基材で得られたものに非常に近い。
【0055】
もちろん、本発明は、記載された実施形態および実施例に限定されず、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、代替的な実施形態を導入することができる。
【図1】
【図2a】
【図2b】
【図2c】
【図2d】
【図2e】
【図3a】
【図3b】
【図3c】
【図3d】
【図4】
【図5】
【図6】
【国際調査報告】