▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-08-01
(54)【発明の名称】電源システム
(51)【国際特許分類】
H02M 3/28 20060101AFI20230725BHJP
【ＦＩ】
H02M3/28 Q
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023501403
(86)(22)【出願日】2021-07-08
(85)【翻訳文提出日】2023-03-07
(86)【国際出願番号】 US2021040887
(87)【国際公開番号】W WO2022011137
(87)【国際公開日】2022-01-13
(31)【優先権主張番号】17/136,356
(32)【優先日】2020-12-29
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/049,466
(32)【優先日】2020-07-08
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】アイザック コーエン
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730BB25
5H730BB26
5H730BB27
5H730BB57
5H730BB61
5H730DD04
5H730EE04
5H730EE57
5H730FD41
5H730FG07
(57)【要約】
回路（１００）が、第１及び第２の変圧器入力と第１及び第２の変圧器出力とを有する変圧器（１０４）を含む。第１の変圧器出力は、コンデンサを介して出力段（１０６）の第１の入力に結合されるように適合され得る。第２の変圧器出力は、出力段（１０６）の第２の入力に結合されるように適合され得る。回路（１００）はまた、第１及び第２の入力と、第１及び第２のスイッチング出力と、を有するスイッチングシステム（１０２）を含む。第１の入力は、スイッチング信号を受信するように構成され得る。第２の入力は、入力電圧を受け取るように構成され得る。第１及び第２のスイッチング出力はそれぞれ、第１及び第２の変圧器入力に結合され得る。
【特許請求の範囲】
【請求項1】
回路であって、第１及び第２の変圧器入力と第１及び第２の変圧器出力とを有する変圧器であって、前記第１の変圧器出力が、コンデンサを介して出力段の第１の入力に結合されるよう適合され、前記第２の変圧器出力が、前記出力段の第２の入力に結合されるよう適合される、前記変圧器と、
第１及び第２の入力と第１及び第２のスイッチング出力とを有するスイッチングシステムであって、前記第１の入力がスイッチング信号を受信するように構成され、前記第２の入力が入力電圧を受け取るように構成され、前記第１及び第２のスイッチング出力が、前記第１及び第２の変圧器入力にそれぞれ結合される、前記スイッチングシステムと、
を含む、回路。
【請求項2】
請求項１に記載の回路であって、前記スイッチング信号が、前記コンデンサ及び前記変圧器の二次巻線の共振周波数未満の周波数を有する、回路。
【請求項3】
請求項１に記載の回路であって、前記スイッチングシステムが、フルブリッジスイッチングシステム、ハーフブリッジスイッチングシステム、及びプッシュプルスイッチングシステムの一つとして配置される、回路。
【請求項4】
請求項１に記載の回路であって、前記スイッチングシステムが、或る周波数を有する前記スイッチング信号によって制御されるスイッチを含み、前記回路がさらに、前記変圧器の一次巻線を介する電流をサンプリングする第１の入力と、前記電流のピーク振幅に基づいて前記スイッチングシステムの前記第１の入力に前記スイッチング信号を提供する出力と、を有する負荷レギュレータを含む、回路。
【請求項5】
請求項４に記載の回路であって、前記負荷レギュレータが、前記一次巻線を介する前記電流の前記振幅を監視する入力、及び出力を有する導関数検出器と、
前記導関数検出器の前記出力に結合されるサンプリングスイッチであって、前記電流の導関数のゼロクロスを検出することに応答して前記負荷レギュレータが前記電流の前記ピーク振幅をサンプリングするために閉じるように構成される前記サンプリングスイッチと、
を含む、回路。
【請求項6】
請求項４に記載の回路であって、前記スイッチングシステムが、前記第１の一次入力と前記第２の一次入力とを短絡するために閉じるように構成される少なくとも一つのスイッチを含み、前記負荷レギュレータが、前記少なくとも一つのスイッチに短絡信号を提供する第２の出力を含む、回路。
【請求項7】
請求項４に記載の回路であって、前記負荷レギュレータが、入力と、前記負荷レギュレータの前記出力に対応する出力と、を有する電圧制御発振器（ＶＣＯ）と、
前記電流の振幅に関連する制御信号を受信する入力と、前記ＶＣＯの前記入力に結合される出力と、を有する周波数調整構成要素と、
を含む、回路。
【請求項8】
請求項７に記載の回路であって、前記負荷レギュレータがさらに、基準電圧を受け取る第１の入力と、前記電流の前記ピーク振幅に比例する電圧を受け取る第２の入力と、を有する増幅器を含み、前記増幅器が、前記制御信号を提供する出力を有する、回路。
【請求項9】
スイッチング電源システムであって、スイッチング入力及びスイッチング出力を有するスイッチングシステムであって、前記スイッチングシステムが、前記スイッチング入力におけるスイッチング信号に応答して閉じるように構成されるスイッチを含み、前記スイッチングシステムが、前記スイッチを閉じることに応答して前記スイッチング出力において第１の電圧を提供するように構成される、前記スイッチングシステムと、
一次巻線及び二次巻線を含む変圧器であって、前記一次巻線が、前記スイッチング出力に結合され、前記第１の電圧を受け取るように構成され、前記二次巻線が、前記第１の電圧に応答して第２の電圧を提供するように構成される、前記変圧器と、
前記二次巻線に結合されるコンデンサと、
前記コンデンサに結合される出力段であって、前記第２の電圧を整流することによって出力電圧を生成するように構成される前記出力段と、
を含む、スイッチング電源システム。
【請求項10】
請求項９に記載のスイッチング電源システムであって、前記スイッチング信号が、前記コンデンサ及び前記変圧器の前記二次巻線の共振周波数未満の周波数を有する、スイッチング電源システム。
【請求項11】
請求項９に記載のスイッチング電源システムであって、前記電流のピーク振幅に基づいて前記スイッチング信号の周波数を調整するため、前記一次巻線を介する電流の振幅をサンプリングするように構成される負荷レギュレータをさらに含む、スイッチング電源システム。
【請求項12】
請求項１１に記載のスイッチング電源システムであって、前記負荷レギュレータが、前記一次巻線を介する前記電流の前記振幅を監視する入力と、出力とを有する導関数検出器と、
前記導関数検出器の前記出力に結合されるサンプリングスイッチであって、前記一次電流の導関数のゼロクロスを検出することに応答して、前記負荷レギュレータが前記電流の前記ピーク振幅をサンプリングするために閉じるように構成される前記サンプリングスイッチと、
を含む、スイッチング電源システム。
【請求項13】
請求項１１に記載のスイッチング電源システムであって、前記負荷レギュレータが、前記電流の振幅に関連する制御電圧を生成するように構成される周波数調整構成要素と、
前記制御電圧に基づく周波数で前記スイッチング信号を生成するように構成される電圧制御発振器（ＶＣＯ）と、
を含む、スイッチング電源システム。
【請求項14】
請求項１３に記載のスイッチング電源システムであって、前記負荷レギュレータがさらに、前記電流の前記ピーク振幅に比例するサンプリング電圧をサンプリングするように構成されるサンプリングコンデンサと、
前記サンプリング電圧を基準電圧と比較し、前記比較に応じて制御信号を生成するように構成される増幅器と、
を含み、
前記周波数調整構成要素が、前記周波数調整構成要素に基づいて前記制御電圧を生成するように構成される、
スイッチング電源システム。
【請求項15】
スイッチング電源システムであって、第１及び第２の入力と第１及び第２のスイッチング出力とを有するスイッチングシステムであって、前記第１の入力が、スイッチング周波数を有するスイッチング信号を受信するように構成され、前記第２の入力が、入力電圧を受け取るように構成される、前記スイッチングシステムと、
一次巻線及び二次巻線を有する変圧器であって、前記一次巻線が、第１及び第２の変圧器入力を有し、前記二次巻線が、第１及び第２の変圧器出力を有し、前記第１の変圧器入力が前記第１のスイッチング出力に結合され、前記第２の変圧器入力が前記第２のスイッチング出力に結合される、前記変圧器と、
第１及び第２の電圧入力と電圧出力とを有する出力段であって、前記第２の電圧入力が前記第２の変圧器出力に結合され、前記出力段が、前記第１及び第２の電圧入力に応答して前記電圧出力において出力電圧を提供するように構成される、前記出力段と、
前記第１の変圧器出力及び前記第１の電圧入力との間に結合されるコンデンサであって、前記コンデンサ及び前記二次巻線が前記スイッチング周波数よりも高い共振周波数を有する、前記コンデンサと、
を含む、スイッチング電源システム。
【請求項16】
請求項１５に記載のスイッチング電源システムであって、前記スイッチングシステムが、或る周波数を有する前記スイッチング信号によって制御されるスイッチを含み、前記回路がさらに、前記変圧器の一次巻線を介する電流をサンプリングする第１の入力と、前記電流のピーク振幅に基づいて前記スイッチングシステムの前記第１の入力に前記スイッチング信号を提供する出力とを有する負荷レギュレータを含む、スイッチング電源。
【請求項17】
請求項１６に記載のスイッチング電源システムであって、前記負荷レギュレータが、前記一次巻線を介する前記電流の前記振幅を監視する入力と、出力と、を有する導関数検出器と、
前記導関数検出器の前記出力に結合されるサンプリングスイッチであって、前記電流の導関数のゼロクロスを検出することに応答して前記負荷レギュレータが前記電流の前記ピーク振幅をサンプリングするために閉じるように構成される前記サンプリングスイッチと、
を含む、スイッチング電源システム。
【請求項18】
請求項１６に記載のスイッチング電源システムであって、前記スイッチングシステムが、前記第１の一次入力と前記第２の一次入力とを短絡するために閉じるように構成される少なくとも一つのスイッチを含み、前記負荷レギュレータが、前記少なくとも一つのスイッチに短絡信号を提供する第２の出力を含む、スイッチング電源システム。
【請求項19】
請求項１６に記載のスイッチング電源システムであって、前記負荷レギュレータが、入力と、前記負荷レギュレータの前記出力に対応する出力と、を有する電圧制御発振器（ＶＣＯ）と、
前記電流の振幅に関連する制御信号を受信する入力と、前記ＶＣＯの前記入力に結合される出力と、を有する周波数調整構成要素と、
を含む、スイッチング電源システム。
【請求項20】
請求項１９に記載のスイッチング電源システムであって、前記負荷レギュレータがさらに、基準電圧を受け取る第１の入力と、前記電流の前記ピーク振幅に比例する電圧を受け取る第２の入力とを有する増幅器を含み、前記増幅器が、前記制御信号を提供する出力を有する、スイッチング電源システム。
【発明の詳細な説明】
【技術分野】
【0001】
本記載は、概して電子回路に関し、より詳細には電源システムに関する。
【背景技術】
【0002】
電源回路は、様々な異なる方式で実装され得る。電源回路の例には、同期整流パワーコンバータ、非同期整流パワーコンバータ、共振パワーコンバータ、及び任意の様々な他のタイプのスイッチングパワーコンバータが含まれる。そのため、典型的な電源回路は、一つ又は複数のスイッチを作動させて、入力電圧を出力電圧に変換し得る。典型的な電源回路は、こういったスイッチによって変圧器の一次巻線に印加される方形波入力電圧から、変圧器の二次巻線に出力電圧を送達するための別の変圧器を実装し得る。理想的な変圧器（例えば、漏れインダクタンスがゼロ、及び巻線抵抗がゼロ）の場合、二次電圧を整流すると、直流出力電圧は、入力電圧に変圧器の巻数比を乗じたものと等しくなる。しかし、高い絶縁要件のために変圧器の一次巻線と二次巻線の間に物理的な分離を導入すると、変圧器に大きな漏れインダクタンスが導入され得る。
【0003】
変圧器の出力電流が増加すると、漏れインダクタンスのインピーダンスに電圧降下が生じ、そのため出力電圧が低下する。したがって、出力電圧は出力電流に依存する。負荷電流変動の出力電圧への影響を排除するために、典型的な電源回路は、変圧器の一次巻線と直列に共振コンデンサを含んで、漏れインダクタンスと共振させる。コンバータのスイッチング周波数が漏れインダクタンス及び共振コンデンサの共振周波数と等しい場合、これらの構成要素のインピーダンスは等しく且つ逆で、相互に相殺される。したがって、負荷電流に伴う電圧降下はなく、コンバータの出力電圧は負荷電流に依存しない。
【0004】
しかし、実際には、コンデンサの共振周波数及び漏れインダクタンスの両方、並びにパワーコンバータのスイッチング周波数に大きな公差が存在する。その結果、共振周波数及びスイッチング周波数が大きく異なり得、この不一致
によりインピーダンスの相互に打ち消し合わなくなり、出力電圧の出力負荷依存性が許容されなくなる。コンバータのスイッチング周波数が共振周波数よりも低い場合、共振コンデンサと変圧器の磁化インダクタンスとの相互作用により、コンバータの出力電圧を大幅に上昇させる電圧が生じる。
によりインピーダンスの相互に打ち消し合わなくなり、出力電圧の出力負荷依存性が許容されなくなる。コンバータのスイッチング周波数が共振周波数よりも低い場合、共振コンデンサと変圧器の磁化インダクタンスとの相互作用により、コンバータの出力電圧を大幅に上昇させる電圧が生じる。
【発明の概要】
【0005】
或る回路が、第１及び第２の変圧器入力と、第１及び第２の変圧器出力とを有する。第１の変圧器出力は、コンデンサを介して出力段の第１の入力に結合されるよう適合される。第２の変圧器出力は、出力段の第２の入力に結合されるよう適合される。この回路はまた、第１及び第２の入力と、第１及び第２のスイッチング出力とを有するスイッチングシステムを含む。第１の入力は、スイッチング信号を受信するように構成される。第２の入力は、入力電圧を受け取るように構成される。第１及び第２のスイッチング出力はそれぞれ、第１及び第２の変圧器入力に結合される。
【0006】
スイッチング電源システムが、スイッチング入力及びスイッチング出力を有するスイッチングシステムを含む。スイッチングシステムは、スイッチング入力におけるスイッチング信号に応答して閉じるように構成され得る。スイッチングシステムは、スイッチを閉じることに応答してスイッチング出力において第１の電圧を提供するように構成され得る。このシステムはまた、一次巻線及び二次巻線を含む変圧器を含む。一次巻線は、スイッチング出力に結合され得、第１の電圧を受け取るように構成され得る。二次巻線は、第１の電圧に応答して第２の電圧を提供するように構成され得る。このシステムはまた、二次巻線に結合されるコンデンサを含む。このシステムは更に、コンデンサに結合される出力段を含む。出力段は、第２の電圧を整流することによって出力電圧を生成するように構成され得る。
【0007】
スイッチング電源システムが、第１及び第２の入力と、第１及び第２のスイッチング出力とを有するスイッチングシステムを含む。第１の入力は、スイッチング周波数を有するスイッチング信号を受信するように構成され得る。第２の入力は、入力電圧を受け取るように構成され得る。またこのシステムは、一次巻線及び二次巻線を有する変圧器を含む。一次巻線は、第１及び第２の変圧器入力を有し得る。二次巻線は、第１及び第２の変圧器出力を有し得、第１の変圧器入力は、第１のスイッチング出力に結合され、第２の変圧器入力は、第２のスイッチング出力に結合される。またこのシステムは、第１及び第２の電圧入力と、電圧出力とを有する出力段を含む。第２の電圧入力は、第２の変圧器出力に結合され得る。出力段は、第１及び第２の電圧入力に応答して、電圧出力
において出力電圧を提供するように構成され得る。システムはさらに、第１の変圧器出力及び前記第１の電圧入力との間に結合されるコンデンサを含み、コンデンサ及び二次巻線は、スイッチング周波数より高い共振周波数を有する。
において出力電圧を提供するように構成され得る。システムはさらに、第１の変圧器出力及び前記第１の電圧入力との間に結合されるコンデンサを含み、コンデンサ及び二次巻線は、スイッチング周波数より高い共振周波数を有する。
【図面の簡単な説明】
【0008】
【図1】電源システムの一例の概略図である。
【0009】
【図2】周波数／利得グラフの図である。
【0010】
【図3】電源回路の概略である。
【0011】
【図4】電源回路の別の概略である。
【0012】
【図5】電源回路の別の概略である。
【0013】
【図6】電源システムの別の概略である。
【0014】
【図7】電源回路の別の概略である。
【0015】
【図8】電源回路の別の概略である。
【発明を実施するための形態】
【0016】
本記載は、概して電子回路に関し、より詳細には電源システムに関する。電源システムは、入力電圧に基づいて出力電圧を生成するために、一次巻線（又は巻線）から二次巻線に電圧を誘導的に伝達する変圧器を含むスイッチング電源システムとして実装され得る。電源システムは、変圧器の一次巻線に方形波入力電圧を提供するために作動されるスイッチのセットを含むスイッチング段を含む。したがって、変圧器の二次巻線には入力電圧に基づく二次電圧が生成される。例えば、スイッチング段は、ハーフブリッジスイッチング回路、フルブリッジスイッチング回路、プッシュスイッチング回路、又は任意の様々な他のタイプのスイッチング回路の一つとして構成され得る。電源システムはまた、二次電圧に基づいて出力電圧を提供するように構成される出力段を含む。例えば、出力電圧は、入力電圧に変圧器の巻数比を乗じたものにほぼ等しくし得る。例えば、出力段は、二次電圧の逆極性のそれぞれにおいて出力電圧の正の振幅が提供されるように、整流回路（例えば、全波整流器）として構成され得る。
【0017】
例えば、共振電源システムには、変圧器の一次巻線と直列に共振コンデンサを含んで、一次インダクタに反映される変圧器の漏れ電流と共振させるものがある。このような電源システムにおいて、一次巻線を介する双方向電圧パルスの周波数に対応するスイッチング周波数が、漏れインダクタンス及び共振コンデンサの共振周波数と等しければ、共振コンデンサ及び漏れインダクタンスの両端のそれぞれの電圧は、振幅が等しく位相が逆であり、相互に相殺される。しかし、このような電源システムにおいて、スイッチング周波数が漏れインダクタンス及び共振コンデンサの共振周波数と等しくない場合、この相殺は、相互に等しくなく、逆位相でないため、電圧相殺差が出力電圧の振幅から減算される。例えば、共振周波数より高いスイッチング周波数で動作すると、出力電圧は共振時よりも低くなる。別の例として、スイッチング周波数が共振周波数より低い場合、共振コンデンサにかかる電圧は一次巻線の両端の電圧を増加させ、その結果、出力電圧の振幅は、スイッチング周波数が共振周波数に等しい場合の出力電圧の振幅よりも大きくなる。
【0018】
出力電圧の振幅の望ましくない増加などの出力電圧の誤差を軽減するために、電源システムは、変圧器の二次巻線と直列に配置される共振コンデンサを含み得る。共振コンデンサは、二次巻線に反映される、変圧器の漏れインダクタンスと共振し得る。したがって、変圧器の漏れインダクタンス及び共振コンデンサは共振周波数を示し得る。本明細書に記載の電源システムは、変圧器の二次巻線と直列に共振コンデンサを含むので、共振コンデンサ及び変圧器の漏れインダクタンスの共振周波数よりも高いスイッチング周波数と低いスイッチング周波数の両方においてスイッチングシステムのソフトスイッチングを提供し得る。したがって、出力電圧の振幅に影響を与えずに、共振周波数よりも低いスイッチング周波数においてスイッチングシステムが動作され得る。したがって出力電圧の振幅の有害な増加が生じることなく、スイッチング周波数の周波数に影響を及ぼし得る製造公差に適応するために、スイッチング周波数は、共振周波数未満の周波数に設定され得る。
【0019】
図１は、スイッチング電源システム１００の例を示す。電源システム１００は、入力電圧ＶＩＮに基づく出力電圧ＶＯＵＴを効率的に提供するための様々な回路応用例の任意のものに実装され得る。電源システム１００は、スイッチング信号ＳＷに応答して周期的に作動される少なくとも一つのスイッチを含むスイッチングシステム１０２を含む。例えば、スイッチング信号ＳＷは、これ以降で「スイッチング周波数」と称し、本明細書においてより詳細に説明する、制御された周波数で提供されるクロック信号に対応し得る。したがって、本明細書において、「スイッチング周波数」及び「スイッチング信号ＳＷの周波数」という用語は互換的に用いられる。例えば、スイッチングシステム１０２は、スイッチング信号ＳＷの異なる位相によって作動され得るトランジスタ（例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ））の配列を含み得る。例えば、スイッチングシステム１０２は、フルブリッジ、ハーフブリッジ、プッシュプル回路、又は任意の様々な他のスイッチング回路の任意のものとして配置され得る。
【0020】
電源システム１００はまた、一次巻線ＬＰＲＩ及び二次巻線ＬＳＥＣを含む変圧器１０４を含む。例えば、スイッチングシステム１０２のスイッチは、一次巻線ＬＰＲＩに一次電圧ＶＰＲＩを提供するために、入力電圧ＶＩＮを方形波として一次巻線ＬＰＲＩに提供するように作動され得る。図１の例に示すように、一次電圧ＶＰＲＩは、スイッチングシステム１０２のスイッチの各スイッチングサイクルにおいて極性を反転し得る。したがって、変圧器１０４は、一次電圧ＶＰＲＩが一次巻線ＬＰＲＩに提供されることに応答して、二次巻線ＬＳＥＣにおいて二次電圧ＶＳＥＣを誘起する。
【0021】
電源システム１００はまた、二次電圧ＶＳＥＣに基づいて出力電圧ＶＯＵＴを提供し得る出力段１０６を含む。例えば、出力電圧ＶＯＵＴは、入力電圧ＶＩＮに変圧器１０４の巻数比を乗じたものにほぼ等しい振幅を有し得る。上述したように、一次電圧ＶＰＲＩは極性を反転し得るので、二次電圧ＶＳＥＣも同様にスイッチング周波数の各スイッチングサイクルにおいて極性を反転し得る。したがって、出力段１０６は、一次電圧ＶＰＲＩのそれぞれの位相から誘導的に提供される、二次電圧ＶＳＥＣの各位相の間に出力電圧ＶＯＵＴの正の振幅を提供するように構成される整流器（例えば、全波整流器）として構成され得る。例えば、出力段１０６の他の配置（例えば、電圧ダブラとして）も可能である。出力電圧ＶＯＵＴは、例えば、出力コンデンサを経由して、負荷に提供され得る。本明細書においてより詳細に説明するように、スイッチング周波数は可変とし得、負荷に基づくものとし得る。
【0022】
電源システム１００は、変圧器１０４の二次巻線ＬＳＥＣに結合される共振コンデンサＣＲＥＳをさらに含む。したがって、共振コンデンサＣＲＥＳと、二次巻線ＬＳＥＣに反映される変圧器の漏れインダクタンスとは、変圧器１０４の二次側に或る共振周波数を有する共振器（後述では「二次共振器」）を形成し得る。共振コンデンサＣＲＥＳを二次巻線ＬＳＥＣに結合して二次共振器を形成することに基づいて、電源システム１００は、出力電圧ＶＯＵＴのほぼ一定の目標振幅を保ちつつ、二次共振器の共振周波数未満の、スイッチング信号ＳＷの周波数で動作するように構成され得る。本明細書で説明するように、「ほぼ」という用語は、正確な値からの幾らかのずれ（例えば、±５％）を含み得る。
【0023】
例えば、一次電圧ＶＰＲＩの極性はスイッチング周波数で変化し、一次巻線ＬＰＲＩを介する一次電流の振幅は、スイッチング信号ＳＷの各位相間でゼロにほぼ等しい。そのため、二次電圧ＶＳＥＣも同様にスイッチング周波数で極性を変化させ、二次巻線ＬＳＥＣを介する電流の振幅は、スイッチング信号ＳＷの各位相間でゼロにほぼ等しい。二次電圧ＶＳＥＣが二次共振器の共振周波数未満のスイッチング周波数で極性を変化させるとき、共振コンデンサＣＲＥＳは、スイッチング信号ＳＷの各位相間に残留電圧（例えば、出力電圧ＶＯＵＴ未満）を有し得る。二次巻線ＬＳＥＣを介する電流がスイッチング信号ＳＷの各位相間でほぼゼロの振幅を有するとき、出力段１０６は、共振コンデンサＣＲＥＳを電源システム１００の出力から（例えば、出力段１０６の整流器に基づいて）分離し得、そのため、出力段１０６は、共振コンデンサＣＲＥＳと低電圧レールとの間で開路として振る舞い得る。したがって、共振コンデンサＣＲＥＳから、二次巻線ＬＳＥＣに反映された漏れインダクタンスに電流が共振して戻ることはなく、そのため、二次巻線ＬＳＥＣを介する電流の振幅がほぼゼロであるとき共振コンデンサＣＲＥＳにかかる電圧は変化しない。そのため、出力電圧ＶＯＵＴも同様に、スイッチング信号ＳＷの位相間で二次巻線ＬＳＥＣを介する電流の振幅がゼロにおいて、変化しない。
【0024】
その結果、幾つかの代替の共振電源システムとは異なり、二次共振器の共振周波数に等しいかそれより低いスイッチング信号ＳＷの周波数で、出力電圧ＶＯＵＴはほぼ一定の振幅に保たれ得る。したがって、スイッチング信号ＳＷの周波数及び／又は二次共振器の共振周波数の製造公差及び誤差に起因し得る固有の変動にかかわらず、スイッチング信号ＳＷは、出力電圧ＶＯＵＴの一定の振幅を提供するために二次共振器の共振周波数未満の周波数に設定され得る。したがって、電源システム１００において、出力電圧ＶＯＵＴの振幅の誤差が軽減され得る。
【0025】
例えば、代替の共振電源システムには、変圧器の一次巻線と直列に共振コンデンサを含んで、一次巻線に反映される変圧器の漏れインダクタンスと共振させるものがある。このような電源システムにおいて、一次巻線を介する双方向電流パルスの周波数に対応するスイッチング周波数が、漏れインダクタンス及び共振コンデンサの共振周波数に等しい場合、漏れインダクタンスの両端の電圧は、共振周波数で共振コンデンサの両端に、等しいが反対極性で送られる。しかし、このような電源システムにおいて、スイッチング周波数が一次巻線及び共振コンデンサの共振周波数と等しくない場合、出力電圧は誤差を示し得る。例えば、共振周波数より高いスイッチング周波数で動作すると、負荷レギュレーションが悪化し得る。別の例として、スイッチング周波数が共振周波数より低い場合、幾つかの代替コンバータのスイッチは、二次巻線の電流がゼロに降下した後も変圧器の磁化インダクタンスを介して共振コンデンサに電圧を印加し続け、それにより過充電となる。共振コンデンサの過充電により共振コンデンサの電圧が増加し、その結果、このようなコンバータの出力電圧は大きく増加する。
【0026】
そのため、幾つかの代替コンバータとは異なり、電源システム１００は、一次巻線ＬＰＲＩと直列にではなく、二次巻線ＬＳＥＣと直列に共振コンデンサＣＲＥＳを含む。共振コンデンサＣＲＥＳを（一次巻線ＬＰＲＩと直列ではなく）二次巻線ＬＳＥＣと直列に設けることによって、二次巻線ＬＳＥＣの電流がゼロに降下した後は共振コンデンサＣＲＥＳに電流が流れ得ず、それにより、共振周波数未満のスイッチング周波数で共振コンデンサＣＲＥＳが過充電されず出力電圧ＶＯＵＴが増加しない。
【0027】
スイッチング信号ＳＷの周波数と共振周波数の関係を図２の例に示す。図２は、周波数／利得グラフの例示の図２００を示す。図２００は、代替の電源システムに対応し得る第１のグラフ２０２を示す。第１のグラフ２０４は、電源システムの利得を電源システムのためのスイッチング周波数の関数としてプロットしたものであり、共振コンデンサ及び変圧器の漏れインダクタンスによって形成される共振器の共振周波数（例えば、理想共振周波数又は構成要素定格共振周波数）である周波数ｆＲＥＳを示す。第１のグラフ２０２のスイッチング周波数は、共振コンデンサ及び変圧器の漏れインダクタンスによって形成される共振器の共振周波数である周波数ｆＲＥＳを含む。Ｘ軸に沿う大きい値は、電源システムのスイッチング周波数の値であり、したがって共振周波数ｆＲＥＳよりも高く、Ｘ軸に沿う小さい値は、電源システムのスイッチング周波数の値であり、したがって共振周波数ｆＲＥＳよりも低い。第１のグラフ２０２の利得は、出力電圧の所望の設計振幅に対応するユニティゲイン「１」を含む。Ｙ軸に沿う大きい値は、電源システムの利得の値であり、１よりも大きく、したがって所望の出力電圧の振幅は大きく、Ｙ軸に沿う小さい値は、電源システムの利得の値であり、１よりも小さく、したがって所望の出力電圧の振幅は小さい。
【0028】
上述したように、電源システムにおいて共振コンデンサ及び漏れインダクタンスによって形成される共振周波数ｆＲＥＳよりも高いスイッチング周波数で動作させると、負荷レギュレーションが悪化し得、スイッチング周波数のばらつき、並びに共振容量及び変圧器の漏れインダクタンスの値に出力電圧が依存し得る。したがって、第１のグラフ２０２は、共振周波数ｆＲＥＳよりも高い電源システムのスイッチング周波数で、電源システムの利得が低下することを示す。また、上述したように、スイッチング周波数が共振周波数ｆＲＥＳよりも低いことに応じて、連続する半スイッチングサイクル間で共振コンデンサに過電圧が生じる。この過電圧は、次のスイッチングサイクルにおける変圧器の一次巻線の電圧に付加され、それによって出力電圧が増加する。したがって、第１のグラフ２０２は、共振周波数ｆＲＥＳ未満である電源システムのスイッチング周波数で、利得が著しく増加し、そのため、出力電圧が許容し得ないレベルまで昇圧されることを示す。したがって、電源システムのスイッチング周波数は、ほぼ共振周波数ｆＲＥＳに設定される。
【0029】
上述したように、スイッチング周波数及び／又は共振周波数は、製造公差及び誤差に起因し得る固有のばらつきの影響を受け得る。図２の例において、スイッチング周波数及び／又は共振周波数の固有の変動は、スイッチング周波数が設定される共振周波数ｆＲＥＳと等しいが反対のｆｓｗ＋及びｆｓｗ－を境界とするウィンドウとして示される。したがって、電源システムのスイッチング周波数がｆｓｗ＋及びｆｓｗ－を境界とするウィンドウによって定義される固有の変動内において共振周波数ｆＲＥＳから逸脱又はドリフトすると、電源システムの利得が大きく変動し得、その結果、所望の出力電圧ＶＯＵＴに誤差が生じる。
【0030】
図２００は、電源システム１００の利得を電源システム１００のスイッチング周波数の関数としてプロットした第２のグラフ２０４を含む。例えば、利得は出力電圧ＶＯＵＴの利得に対応し得、スイッチング周波数は、スイッチング信号ＳＷの周波数に対応し得る。第２のグラフ２０４のスイッチング周波数は、二次共振器の共振周波数（例えば、理想共振周波数又は構成要素定格共振周波数）である周波数ｆＲＥＳを含む。Ｘ軸に沿う大きい値は、スイッチング信号ＳＷの周波数の値であり、したがって共振周波数ｆＲＥＳよりも高く、Ｘ軸に沿う小さい値は、スイッチング信号ＳＷの周波数の値であり、したがって共振周波数ｆＲＥＳよりも低い。第２のグラフ２０４の利得は、出力電圧ＶＯＵＴの所望の設計振幅に対応するユニティゲイン「１」を含む。Ｙ軸に沿う大きい値は、電源システム１００の利得の値であり、１より大きく、したがって所望の出力電圧ＶＯＵＴの振幅は大きく、Ｙ軸に沿う小さな値は、電源システム１００の利得の値であり、１より小さく、したがって所望の出力電圧ＶＯＵＴの振幅は小さい。
【0031】
第２のグラフ２０４は、共振周波数ｆＲＥＳよりも高いスイッチング信号ＳＷの周波数で、電源システム１００の利得が低下することを示す。しかし、共振コンデンサＣＲＥＳを二次巻線ＬＳＥＣに結合して二次共振器を形成することに基づいて（第１のグラフ２０２に関連する代替変換器のように一次巻線に結合される共振コンデンサとは異なり）、第２のグラフ２０４は、電源システム１００の利得が共振周波数ｆＲＥＳ以下であるスイッチング信号ＳＷの周波数で一定であることも示す。したがって、電源システム１００は、電源システム１００のユニティゲインを維持しつつ、共振周波数ｆＲＥＳ未満のスイッチング信号ＳＷの周波数で動作するように構成され得、そのため、出力電圧ＶＯＵＴの所望の振幅が維持される。
【0032】
例えば、スイッチング信号ＳＷの周波数及び／又は共振周波数の製造公差及び誤差に起因し得る固有の変動にかかわらず、スイッチング信号ＳＷは、出力電圧ＶＯＵＴの一定の振幅を提供するために共振周波数ｆＲＥＳよりも低い周波数に設定され得る。例えば、スイッチング信号ＳＷの周波数は、共振周波数ｆＲＥＳ未満の周波数ｆｓｗに設定され得る。図２の例において、スイッチング信号ＳＷの周波数及び／又は共振周波数の固有の変動は、スイッチング信号ＳＷが設定される周波数に対応する周波数ｆｓｗと等しいが反対のｆｓｗ＋及びｆｓｗ－を境界とするウィンドウとして示される。その結果、スイッチング信号ＳＷの周波数が、ｆｓｗ＋及びｆｓｗ－を境界とするウィンドウによって定義される固有の変動内でスイッチング周波数ｆｓｗから逸脱又はドリフトした場合、電源システム１００の利得はユニティのままであり得、そのため、所望の出力電圧ＶＯＵＴの誤差が軽減され得る。したがって、第２のグラフ２０４は、スイッチング信号ＳＷの最大可能周波数が最小可能共振周波数ｆＲＥＳよりも低くなるように電源回路３００が設計されれば（例えば、全てのばらつきを考慮して）、出力電圧ＶＯＵＴは、スイッチング信号ＳＷの周波数のばらつき及び二次共振器の実際の共振周波数に（要するに）依存しなくなることを示す。
【0033】
図３は、スイッチング電源回路３００の例を図示する。電源回路３００は、入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを効率的に提供するための様々な回路応用例の任意のものに実装され得る。電源回路３００は、図１の例における電源システム１００に対応し得る。したがって、図３の例の下記の説明において、図１及び図２の例を参照する。
【0034】
電源回路３００は、スイッチング信号ＳＷに応答して周期的に作動されるＭＯＳＦＥＴスイッチのセットを含むスイッチングシステム３０２を含む。図３の例において、スイッチングシステム３０２は、第１のＮチャネルＦＥＴ（ＮＦＥＴ）Ｎ１及び第２のＮＦＥＴ Ｎ２を含む。第１のＮＦＥＴ Ｎ１は、入力電圧ＶＩＮと第１のスイッチングノード３０４とを相互接続し、第２のＮＦＥＴ Ｎ２は、第１のスイッチングノード３０４と低電圧レール（例えば、接地）とを相互接続する。第２のＮＦＥＴ Ｎ２は、スイッチング信号ＳＷによってゲートにおいて制御され、第１のＮＦＥＴ Ｎ１は、インバータ３０６を介してスイッチング信号ＳＷが反転されたものによってゲートにおいて制御される。スイッチングシステム３０２はまた、第３のＮＦＥＴ Ｎ３及び第４のＮＦＥＴ Ｎ４を含む。第３のＮＦＥＴ Ｎ３は、入力電圧ＶＩＮと第２のスイッチングノード３０８とを相互接続し、第４のＮＦＥＴ Ｎ４は、第２のスイッチングノード３０８と低電圧レールとを相互接続する。第４のＮＦＥＴ Ｎ４は、遅延要素３１０を介して提供される、スイッチング信号ＳＷが遅延されたものによってゲートにおいて制御され、第３のＮＦＥＴ Ｎ３は、インバータ３１２を介して、遅延されたスイッチング信号ＳＷが反転されたものによってゲートにおいて制御される。
【0035】
したがって、ＮＦＥＴ Ｎ１～Ｎ４はフルブリッジとして配置される。例えば、スイッチング信号ＳＷは、スイッチング周波数で提供されるクロック信号に対応し得る。遅延要素３１０は、スイッチング信号ＳＷの状態遷移の静的な遅延（例えば、二次共振器の共振周波数の周期の約半分）を提供し得る。電源回路３００はまた、一次巻線ＬＰＲＩ及び二次巻線ＬＳＥＣを含む変圧器３１４を含む。一次巻線ＬＰＲＩは、第１のスイッチングノード３０４及び第２のスイッチングノード３０８に結合される。したがって、ＮＦＥＴ Ｎ１～Ｎ４は、一次巻線ＬＰＲＩに入力電圧ＶＩＮを方形波として結合し、一次巻線ＬＰＲＩに対して一次電圧ＶＰＲＩを提供するため、スイッチング信号ＳＷによって順に作動され（例えば、オン及び閉にされ）得る。
【0036】
スイッチングシステム３０２のフルブリッジ配置に基づいて、及び遅延要素３１０によって提供される遅延に基づいて、ＮＦＥＴ Ｎ１～Ｎ４の作動シーケンスは、スイッチングシステム３０２の四つの状態をもたらし得る。第１の状態において、ＮＦＥＴ Ｎ１及びＮＦＥＴ Ｎ４はいずれも作動される。第２の状態において、ＮＦＥＴ Ｎ３及びＮＦＥＴ Ｎ２はいずれも作動される。第３の状態において、ＮＦＥＴ Ｎ１及びＮＦＥＴ Ｎ３はいずれも作動される。第４の状態において、ＮＦＥＴ Ｎ２及びＮＦＥＴ Ｎ４はいずれも作動される。したがって、第３及び第４の状態において、一次巻線ＬＰＲＩは短絡されて一次電圧ＶＰＲＩの振幅がゼロになる。本明細書においてより詳細に説明するように、スイッチングシステム３０２の第３及び第４の状態は、電源回路３００の負荷レギュレーションを容易にし得る。
【0037】
上述したように、スイッチング信号ＳＷによって提供される、スイッチングシステム３０２におけるＮＦＥＴ Ｎ１～Ｎ４の各スイッチングサイクルにおいて、一次電圧ＶＰＲＩの極性が交互に反転される。したがって、変圧器３１４は、一次電圧ＶＰＲＩが一次巻線ＬＰＲＩに提供されることに応答して、二次巻線ＬＳＥＣにおいて二次電圧ＶＳＥＣを誘起する。二次電圧ＶＳＥＣは、同様に、スイッチング信号ＳＷによって提供される、スイッチングシステム３０２におけるＮＦＥＴ Ｎ１～Ｎ４の第１の状態及び第２の状態のスイッチングサイクルの各々において極性を反転させる。
【0038】
電源回路３００はまた、二次電圧ＶＳＥＣに基づいて、負荷抵抗器ＲＬとして示す負荷の両端の出力電圧ＶＯＵＴを提供し得る出力段３１６を含む。図３の例において、出力段３１６は、第１のノード３１８に結合されるアノードと負荷抵抗器ＲＬに結合されるカソードとを有する第１のダイオードＤ１を含み、（例えば、スイッチングシステム３０２における低電圧レールから絶縁される）低電圧レールに結合されるアノードと第１のノード３１８に結合されるカソードとを有する第２のダイオードＤ２を含む。出力段３１６はまた、第２のノード３２０に結合されるアノードと負荷抵抗器ＲＬに結合されるカソードとを有する第３のダイオードＤ３を含み、低電圧レールに結合されるアノードと第２のノード３２０に結合されるカソードとを有する第４のダイオードＤ４を含む。したがって、出力段３１６は、双方向一次電圧ＶＰＲＩのそれぞれの位相から誘導的に提供される、双方向二次電圧ＶＳＥＣの各位相の間に出力電圧ＶＯＵＴの正の振幅を提供する全波整流器として配置される。出力段３１６は、例として図３の例において示されており、二次電圧ＶＳＥＣに基づいて出力電圧ＶＯＵＴを提供するための様々な異なる方式の任意のものにおいて（例えば、電圧ダブラとして）配置され得る。
【0039】
電源回路３００はさらに、変圧器３１４の二次巻線ＬＳＥＣに結合される共振コンデンサＣＲＥＳを含む。したがって、上述したように、共振コンデンサＣＲＥＳ及び二次巻線ＬＳＥＣは二次共振器を形成し得る。図１及び図２の例において上述したように、共振コンデンサＣＲＥＳを二次巻線ＬＳＥＣに結合して二次共振器を形成することに基づいて、電源システム３００は、出力電圧ＶＯＵＴの目標振幅を保ちつつ、二次共振器の共振周波数未満のスイッチング信号ＳＷの周波数において動作するように構成され得る。例えば、一次巻線ＬＰＲＩに対する一次電圧ＶＰＲＩの各位相間において、二次巻線ＬＳＥＣの電流はほぼゼロである。しかし、二次巻線ＬＳＥＣの電流がスイッチング信号ＳＷの各位相間でほぼゼロの振幅を有するとき、出力段１０６は、（例えば、出力段３１６の整流器Ｄ１～Ｄ４に基づいて）共振コンデンサＣＲＥＳを電源回路３００の出力から分離し得、そのため、出力段３１６は、共振コンデンサＣＲＥＳと低圧レールの間で開路として振る舞い得、二次巻線ＬＳＥＣの電流の振幅ゼロにおいて共振コンデンサＣＲＥＳの電圧の変化を防止する。そのため、代替の共振電源システムとは異なり、二次共振器の共振周波数に等しいかそれより低いスイッチング信号ＳＷの周波数で出力電圧ＶＯＵＴはほぼ一定の振幅に保たれ得る。したがって、スイッチング信号ＳＷは、二次共振器の共振周波数（例えば、図２の例におけるｆＲＥＳ）未満の周波数（例えば、図２の例におけるｆｓｗ）に設定されて、出力電圧ＶＯＵＴの一定の振幅が提供される。その結果、電源回路３００において、出力電圧ＶＯＵＴの振幅の誤差が軽減され得る。
【0040】
図４は、スイッチング電源回路４００の例を図示する。電源回路４００は、入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを効率的に提供するための様々な回路応用例の任意のものに実装され得る。電源回路４００は、図１の例における電源システム１００に対応し得る。したがって、図４の例の下記の説明において、図１及び図２の例を参照する。
【0041】
電源回路４００は、スイッチング信号ＳＷに応答して周期的に作動されるＭＯＳＦＥＴスイッチのセットを含むスイッチングシステム４０２を含む。図４の例において、スイッチングシステム４０２は、第１のＮＦＥＴ Ｎ１及び第２のＮＦＥＴ Ｎ２を含む。第１のＮＦＥＴ Ｎ１は、入力電圧ＶＩＮと第１のスイッチングノード４０４とを相互接続し、第２のＮＦＥＴ Ｎ２は、第１のスイッチングノード４０４と低電圧レール（例えば、接地）とを相互接続する。第２のＮＦＥＴ Ｎ２は、スイッチング信号ＳＷによってゲートにおいて制御され、第１のＮＦＥＴ Ｎ１は、インバータ４０６を介してスイッチング信号ＳＷが反転されたものによってゲートにおいて制御される。スイッチングシステム４０２はまた、第１のコンデンサＣ１及び第２のコンデンサＣ２を含む。第１のコンデンサＣ１は、入力電圧ＶＩＮと第２のスイッチングノード４０８とを相互接続し、第２のコンデンサＣ２は、第２のスイッチングノード４０８と低電圧レールとを相互接続する。
【0042】
したがって、ＮＦＥＴ Ｎ１及びＮ２、コンデンサＣ１及びＣ２はハーフブリッジとして配置される。例えば、スイッチング信号ＳＷは、スイッチング周波数において提供されるクロック信号に対応し得る。電源回路４００はまた、一次巻線ＬＰＲＩ及び二次巻線ＬＳＥＣを含む変圧器４１０を含む。一次巻線ＬＰＲＩは、第１のスイッチングノード４０４及び第２のスイッチングノード４０８に結合される。したがって、ＮＦＥＴ Ｎ１及びＮ２は、一次巻線ＬＰＲＩに入力電圧ＶＩＮを方形波として結合し、一次巻線ＬＰＲＩに対して一次電圧ＶＰＲＩを提供するため、スイッチング信号ＳＷによって順に作動され得る。スイッチングシステム４０２のハーフブリッジ配置に基づいて、ＮＦＥＴ Ｎ１及びＮ２の作動シーケンスは、スイッチングシステム４０２の二つの状態をもたらし得る。第１の状態においてＮＦＥＴ Ｎ１が作動される。第２の状態においてＮＦＥＴ Ｎ２が作動される。
【0043】
また、スイッチングシステム４０２は、信号ＳＨＴによって各々制御されるＮＦＥＴ Ｎ５及びＮＦＥＴ Ｎ６を含む。ＮＦＥＴ Ｎ５は、第１のスイッチングノード４０４及びＮＦＥＴ Ｎ６に結合され、ＮＦＥＴ Ｎ６は、第２のスイッチングノード４０８及びＮＦＥＴ Ｎ５に結合される。したがって、信号ＳＨＴは、ＮＦＥＴ Ｎ５及びＮ６を同時に作動させて、一次巻線ＬＰＲＩが短絡されるように提供される。例えば、信号ＳＨＴは、信号ＳＨＴを周期的に（例えば、スイッチング信号ＳＷの各サイクル又は多くのサイクルで）アサートし得る論理又は状態機械から提供され得、そのため、一次電圧ＶＰＲＩの振幅がゼロになるように一次巻線ＬＰＲＩが短絡される。本明細書においてより詳細に説明するように、一次巻線ＬＰＲＩの短絡により、電源回路４００の負荷レギュレーションが容易になり得る。
【0044】
上述したように、スイッチング信号ＳＷによって提供される、スイッチングシステム４０２におけるＮＦＥＴ Ｎ１及びＮ２の各スイッチングサイクルにおいて、一次電圧ＶＰＲＩの極性が交互に反転される。したがって、変圧器４１０は、一次電圧ＶＰＲＩが一次巻線ＬＰＲＩに提供されることに応答して、二次巻線ＬＳＥＣにおいて二次電圧ＶＳＥＣを誘起する。二次電圧ＶＳＥＣは、同様に、スイッチング信号ＳＷによって提供される、スイッチングシステム４０２におけるＮＦＥＴ Ｎ１及びＮ２の各スイッチングサイクルにおいて極性を反転させる。
【0045】
電源回路４００はまた、二次電圧ＶＳＥＣに基づいて、負荷抵抗器ＲＬとして示す負荷の両端に出力電圧ＶＯＵＴを提供し得る出力段４１２を含む。図４の例において、出力段４１２は、第１のダイオードＤ１、第２のダイオードＤ２、第３のダイオードＤ３、及び第４のダイオードＤ４を含み、したがって、図３の例における出力段３１６と実質的に同じに配置される。
【0046】
電源回路４００はさらに、変圧器４１０の二次巻線ＬＳＥＣに結合される共振コンデンサＣＲＥＳを含む。したがって、共振コンデンサＣＲＥＳ及び二次巻線ＬＳＥＣの配置は、図３の例において上述したものと同じである。したがって、スイッチング信号ＳＷは、出力電圧ＶＯＵＴの一定の振幅を提供するように形成される二次共振器の共振周波数（例えば、図２の例におけるｆＲＥＳ）未満の周波数（例えば、図２の例におけるｆｓｗ）に設定され得る。その結果、電源回路４００において、出力電圧ＶＯＵＴの振幅の誤差が軽減され得る。
【0047】
図５は、スイッチング電源回路５００の例を図示する。電源回路５００は、入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを効率的に提供するための様々な回路応用例の任意のものに実装され得る。電源回路５００は、図１の例における電源システム１００に対応し得る。したがって、図５の例の下記の説明において、図１及び図２の例を参照する。
【0048】
電源回路５００は、スイッチング信号ＳＷに応答して周期的に作動されるＭＯＳＦＥＴスイッチのセットを含むスイッチングシステム５０２を含む。図５の例において、スイッチングシステム５０２は、第１のＮＦＥＴ Ｎ１及び第２のＮＦＥＴ Ｎ２を含む。第１のＮＦＥＴ Ｎ１は、第１のスイッチングノード５０４と低電圧レール（例えば、接地）とを相互接続し、第２のＮＦＥＴ Ｎ２は、第２のスイッチングノード５０６と低電圧レールとを相互接続する。第２のＮＦＥＴ Ｎ２は、スイッチング信号ＳＷによってゲートにおいて制御され、第１のＮＦＥＴ Ｎ１は、インバータ５０８を介してスイッチング信号ＳＷが反転されたものによってゲートにおいて制御される。
【0049】
したがって、ＮＦＥＴ Ｎ１及びＮ２はプッシュプル回路として配置される。例えば、スイッチング信号ＳＷは、スイッチング周波数において提供されるクロック信号に対応し得る。電源回路５００はまた、一次巻線ＬＰＲＩ及び二次巻線ＬＳＥＣを含む変圧器５１０を含む。入力電圧ＩＮは、一次巻線ＬＰＲＩの中央タップに提供され、一次巻線ＬＰＲＩは、第１のスイッチングノード５０４及び第２のスイッチングノード５０６に結合される。したがって、ＮＦＥＴ Ｎ１及びＮ２は、入力電圧ＶＩＮから一次電圧ＶＰＲＩが一次巻線ＬＰＲＩに提供されるように、スイッチング信号ＳＷによって順に作動され得る。スイッチングシステム５０２のプッシュプル配置に基づいて、ＮＦＥＴ Ｎ１及びＮ２の作動シーケンスは、スイッチングシステム５０２の二つの状態をもたらし得る。第１の状態においてＮＦＥＴ Ｎ１が作動される。第２の状態においてＮＦＥＴ Ｎ２が作動される。
【0050】
また、スイッチングシステム５０２は、信号ＳＨＴによって各々制御されるＮＦＥＴ Ｎ５及びＮＦＥＴ Ｎ６を含む。ＮＦＥＴ Ｎ５は、第１のスイッチングノード５０４及びＮＦＥＴ Ｎ６に結合され、ＮＦＥＴ Ｎ６は、第２のスイッチングノード５０６及びＮＦＥＴ Ｎ５に結合される。したがって、信号ＳＨＴは、ＮＦＥＴ Ｎ５及びＮ６を同時に作動させて、一次巻線ＬＰＲＩが短絡されるように提供される。例えば、信号ＳＨＴは、信号ＳＨＴを周期的に（例えば、スイッチング信号ＳＷの各サイクル又は多くのサイクルで）アサートし得る論理又は状態機械から提供され得、そのため、一次電圧ＶＰＲＩの振幅がゼロになるように一次巻線ＬＰＲＩが短絡される。本明細書でより詳細に説明するように、一次巻線ＬＰＲＩの短絡により、電源回路５００の負荷レギュレーションが容易になり得る。
【0051】
上述したように、スイッチング信号ＳＷによって提供される、スイッチングシステム５０２のＮＦＥＴ Ｎ１及びＮ２の各スイッチングサイクルにおいて、一次電圧ＶＰＲＩの極性が交互に反転される。したがって、変圧器５１０は、一次電圧ＶＰＲＩが一次巻線ＬＰＲＩに提供されることに応答して、二次巻線ＬＳＥＣにおいて二次電圧ＶＳＥＣを誘起する。二次電圧ＶＳＥＣは、同様に、スイッチング信号ＳＷによって提供される、スイッチングシステム５０２のＮＦＥＴ Ｎ１及びＮ２の各スイッチングサイクルにおいて極性を反転させる。
【0052】
電源回路５００はまた、二次電圧ＶＳＥＣに基づいて、負荷抵抗器ＲＬとして示す負荷の両端に出力電圧ＶＯＵＴを提供し得る出力段５１２を含む。図５の例において、出力段５１２は、第１のダイオードＤ１、第２のダイオードＤ２、第３のダイオードＤ３、及び第４のダイオードＤ４を含み、したがって、図３の例における出力段３１６と実質的に同じに配置される。
【0053】
電源回路５００はさらに、変圧器５１０の二次巻線ＬＳＥＣに結合される共振コンデンサＣＲＥＳを含む。したがって、共振コンデンサＣＲＥＳ及び二次巻線ＬＳＥＣの配置は、図３の例において上述したものと同じである。したがって、スイッチング信号ＳＷは、二次共振器の共振周波数（例えば、図２の例におけるｆＲＥＳ）未満の周波数（例えば、図２の例におけるｆｓｗ）に設定され得、それにより、出力電圧ＶＯＵＴの一定の振幅が提供される。その結果、電源回路５００において、出力電圧ＶＯＵＴの振幅の誤差が軽減され得る。
【0054】
図６は、スイッチング電源システム６００の別の例を図示する。電源システム６００は、入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを効率的に提供するための様々な回路応用例の任意のものに実装され得る。電源システム６００は、スイッチング信号ＳＷに応答して周期的に作動される少なくとも一つのスイッチを含むスイッチングシステム６０２を含む。例えば、スイッチングシステム６０２は、図３～図５のそれぞれの例において上述したスイッチングシステム３０２、４０２、及び５０２の任意のものに対応し得る。
【0055】
電源システム６００はまた、一次巻線ＬＰＲＩ及び二次巻線ＬＳＥＣを含む変圧器６０４、及び出力電圧ＶＯＵＴを提供し得る出力段６０６を含む。電源システム６００はさらに、変圧器６０４の二次巻線ＬＳＥＣに結合される共振コンデンサＣＲＥＳを含む。したがって、電源システム６００は、図１～図５の例に関して上述した方法で出力電圧ＶＯＵＴを提供するように構成される。特に、スイッチングシステム６０２は、二次共振器の共振周波数未満のスイッチング周波数においてスイッチを動作させ得、電源システム６００のユニティゲインを維持し得る。
【0056】
図６の例において、電源システム６００はまた、負荷レギュレータ６０８を含む。負荷レギュレータ６０８は、スイッチングシステム６０２から一次巻線ＬＰＲＩを介する電流に対応する一次電流ＩＰＲＩを受け取り、スイッチングシステム６０２にスイッチング信号ＳＷ及び信号ＳＨＴを提供するように示される。例えば、負荷レギュレータ６０８は、一次巻線ＩＰＲＩが短絡される場合など（例えば、図３の例におけるフルブリッジスイッチングシステム３０２の第３又は第４の位相の間、又は図４及び５のそれぞれの例におけるスイッチングシステム４０２及び５０２における信号ＳＨＴの作動に応答して）、一次電流ＩＰＲＩの振幅をサンプリングし得る。負荷レギュレータ６０８は、負荷（例えば、図３～図５の例における負荷ＲＬの抵抗）に基づいてスイッチング信号ＳＷの周波数を改変するように構成され得る。
【0057】
例えば、一次電流ＩＰＲＩは、半正弦波電流パルスとして一次巻線ＬＰＲＩを介して各方向に提供され、そのため、二次電圧ＶＳＥＣは、半正弦波電流パルスとして負荷抵抗ＲＬに提供される。正弦半波パルスの平均は、図６の例において出力電流ＩＯＵＴとして示される、負荷抵抗ＲＬに提供される直流電流に等しい。スイッチング信号ＳＷの周波数が一定に保たれる場合、負荷抵抗ＲＬの増加に応じて一次電流ＩＰＲＩの振幅ひいては二次電圧ＶＳＥＣが増加する。したがって、負荷抵抗ＲＬと直列の全等価抵抗に対する電圧降下が増加し得、その結果、出力電圧ＶＯＵＴが減少する。
【0058】
その結果、負荷レギュレータ６０８は、負荷抵抗ＲＬの全値に適応し、負荷抵抗ＲＬの減少に応答してスイッチング信号ＳＷの周波数を調整するため、一次電流ＩＰＲＩをピーク値に維持するように一次電流ＩＰＲＩをサンプリングするように構成され得る。一次電流ＩＰＲＩのサンプリングは、一次電流がほぼピーク値であるときに生じ得る。上述のように、図３の例において、遅延要素３１０の遅延時間は、二次共振器の共振周波数の周期の約半分に設定され得る。したがって、一次巻線ＬＰＲＩは、一次電流ＩＰＲＩの交互の極性の間の交互の間隔において短絡され、一次電流ＩＰＲＩは、一次電流ＩＰＲＩのピーク振幅においてサンプリングされる。同様に、負荷調整器６０８は、一次電流ＩＰＲＩのピーク振幅をサンプリングするために、適切な間隔で信号ＳＨＴをアサートし得る。例えば、負荷レギュレータは、一次電流ＩＰＲＩのピーク振幅を基準値と比較して、半正弦電流パルスを全負荷抵抗ＲＬのピーク振幅に維持して、負荷抵抗ＲＬのすべての値について、負荷抵抗ＲＬと直列の総等価抵抗にわたって電圧降下を実質的に等しくする。したがって、負荷レギュレータ６０８は、負荷抵抗ＲＬの値の変化に適応するために、スイッチング信号ＳＷの周波数を調整し得る。
【0059】
図７は、電源回路７００の別の例を図示する。電源回路７００は、入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを効率的に提供するための様々な回路応用例の任意のものに実装され得る。電源回路７００は、図６の例における電源システム６００に対応し得る。したがって、図７の例の下記の説明において、図６の例を参照する。
【0060】
電源回路７００は、スイッチング信号ＳＷに応答して周期的に作動されるＭＯＳＦＥＴスイッチのセットを含むスイッチングシステム７０２を含む。図７の例において、スイッチングシステム７０２は、ＮＦＥＴ Ｎ１、第２のＮＦＥＴ Ｎ２、第３のＮＦＥＴ Ｎ３、及び第４のＮＦＥＴ Ｎ４を含む。スイッチングシステムはまた、スイッチングノード７０４、インバータ７０６、スイッチングノード７０８、第１の遅延要素７１０、及びインバータ７１２を含む。したがって、スイッチングシステム７０２は、図３の例において上述したように、フルブリッジとして配置される。電源回路７００はまた、変圧器の一部である一次巻線ＩＰＲＩを含む（図７の例では簡潔にするため省略）。例えば、一次巻線ＬＰＲＩは、図３～図６の例において上述したのと同様に、共振コンデンサＣＲＥＳに二次電圧ＶＳＥＣを提供する二次巻線ＬＳＥＣ及び負荷抵抗ＲＬに出力電圧ＶＯＵＴを提供する出力段に結合され得る。
【0061】
図７の例において、電源回路７００はまた、負荷レギュレータ７１４を含む。負荷レギュレータ７１４は、７１６において示す入力電圧ＶＩＮを提供するループに結合されて、スイッチングシステム７０２からの一次電流ＩＰＲＩをサンプリングする。図７の例において、入力電圧ＶＩＮは、電圧源７１８によって生成される。負荷レギュレータ７１４は、接続７１６及びサンプリングコンデンサＣＳＭＰＬに結合されるＮＦＥＴ Ｎ７を含む。ＮＦＥＴ Ｎ７は、信号ＳＭＰＬによってゲートにおいて制御され、そのため、ＮＦＥＴ Ｎ７は、一次電流ＩＰＲＩのピーク振幅をサンプリングコンデンサＣＳＭＰＬに対するサンプリング電圧ＶＳＭＰＬとしてサンプリングするように、信号ＳＭＰＬによって作動される。したがって、サンプリング電圧ＶＳＭＰＬは、一次巻線ＬＰＲＩを介する一次電流ＩＰＲＩのピーク振幅に比例する振幅を有し得る。したがって、サンプリング電圧ＶＳＭＰＬの振幅も同様に、図６の例において上述したように、負荷抵抗ＲＬを介する直流電流ＩＯＵＴの振幅に比例し得る。
【0062】
サンプリングコンデンサＣＳＭＰＬは、サンプリング電圧ＶＳＭＰＬを基準電圧ＶＲＥＦと比較するように構成される誤差増幅器７２０に結合される。基準電圧ＶＲＥＦは、図７の例において、電圧源７２２によって生成され、抵抗器Ｒ１を介して提供されるように示される。例えば、基準電圧ＶＲＥＦは、負荷抵抗ＲＬの全負荷に対して一次電流ＩＰＲＩのピーク振幅を表すように整調され得る。誤差増幅器７２０は、コンデンサＣＦＢ及び抵抗器ＲＦＢのフィードバック接続を有するように示され、そのため、誤差増幅器７２０は、サンプリング電圧ＶＳＭＰＬと基準電圧ＶＲＥＦとの間の差に基づいて、制御電圧ＶＣＴＲＬを提供し得る。制御電圧ＶＣＴＲＬは、リミッタ回路７２４を介して電圧制御発振器（ＶＣＯ）７２２に提供される。ＶＣＯ７２２は、制御電圧ＶＣＴＲＬの振幅に基づく周波数でスイッチング信号ＳＷを生成するように構成され、リミッタ回路７２４は、制御電圧ＶＣＴＲＬの上限及び下限を提供して、スイッチング信号ＳＷの周波数のそれぞれの最大値及び最小値を提供する。したがって、上述したように、ＮＦＥＴ Ｎ１～Ｎ４を制御するためのスイッチング信号ＳＷがスイッチングシステム７０２に提供される。
【0063】
図７の例において、負荷レギュレータ７１４はさらに導関数検出器７２６を含む。導関数検出器７２６は、入力において一次電流ＩＰＲＩを受け取り、出力において信号ＳＭＰＬを生成するように構成される。例えば、導関数検出器７２６は、一次電流ＩＰＲＩの振幅の導関数を判定するためのアナログ又はデジタル能力を含み得る。したがって、導関数検出器７２６は、一次電流ＩＰＲＩの振幅の導関数を監視し得る。したがって、一次電流ＩＰＲＩの振幅の導関数のゼロクロスを判定することに応答して、導関数検出器７２６は、一次電流ＩＰＲＩがピーク振幅を達成したことを判定し得る。これに応答して、導関数検出器７２６は、一次巻線ＬＰＲＩを介する双方向一次電流ＩＰＲＩの流れの各極性において一次電流ＩＰＲＩのピーク振幅をサンプリングするためにＮＦＥＴ Ｎ７を作動させるように、信号ＳＭＰＬをアサートし得る。
【0064】
このように、負荷レギュレータ７３０は、負荷抵抗ＲＬの全値に適応し、負荷抵抗ＲＬの減少に応答してＶＣＯ７２２に基づいてスイッチング信号ＳＷの周波数を調整するため、一次電流ＩＰＲＩをピーク値に維持するように一次電流ＩＰＲＩをサンプリングするように構成され得る。例えば、負荷レギュレータ７２２は、一次電流ＩＰＲＩのサンプリングされたピーク振幅に対応する電圧ＶＳＭＰＬを、全負荷抵抗ＲＬに対応する基準電圧ＶＲＥＦの振幅程度にレギュレートして、動的負荷抵抗ＲＬにかかわらず一次電流ＩＰＲＩのピーク振幅を維持し得る。したがって、電源回路７００の出力における直列要素に対する電圧損失が、負荷ＲＬに依存しない値に維持され得、それにより、電源回路７００の負荷レギュレーションが提供され得る。
【0065】
負荷レギュレータ７１４の配置が、例として提供される。しかしながら、負荷抵抗ＲＬに基づいてスイッチング信号ＳＷの周波数のレギュレーションを提供するために、負荷レギュレータ７１４の他の配置も実装され得る。図７の例において、負荷レギュレータ７１４は、例えば、スイッチングシステム７０２をフルブリッジ回路として配置した状態で動作するように設けられる。代わりに、図４及び図５のそれぞれの例において上述したスイッチング回路４０２及び５０２など、ハーフブリッジ及び／又はプッシュプルスイッチング回路を用いて動作するための負荷レギュレータ７１４の他の例も実装され得る。例えば、このような負荷レギュレータは、一次電流ＩＰＲＩのサンプリングを容易にするために一次巻線ＬＰＲＩの短絡をもたらすために信号ＳＨＴを作動させるように構成される、論理及び／又は状態マシンを含み得る。したがって、負荷レギュレータ７１４は、様々の様式で配置され得る。
【0066】
図８は、電源回路８００の別の例を図示する。電源回路８００は、入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを効率的に提供するための様々な回路応用例の任意のものに実装され得る。電源回路８００は、図６の例における電源システム６００に対応し得る。したがって、図８の例の下記の説明において、図６の例を参照する。
【0067】
電源回路８００は、スイッチング信号ＳＷに応答して周期的に作動されるＭＯＳＦＥＴスイッチのセットを含むスイッチングシステム８０２を含む。図８の例において、スイッチングシステム８０２は、ＮＦＥＴ Ｎ１、第２のＮＦＥＴ Ｎ２、第３のＮＦＥＴ Ｎ３、及び第４のＮＦＥＴ Ｎ４を含む。スイッチングシステムはまた、スイッチングノード８０４、インバータ８０６、スイッチングノード８０８、第１の遅延要素８１０、及びインバータ８１２を含む。したがって、スイッチングシステム８０２は、図３の例において上述したように、フルブリッジとして配置される。電源回路８００はまた、変圧器の一部である一次巻線ＩＰＲＩを含む（図８の例では簡潔にするため省略）。例えば、一次巻線ＬＰＲＩは、図３～図６の例において上述したものと同様に、共振コンデンサＣＲＥＳに二次電圧ＶＳＥＣを提供する二次巻線ＬＳＥＣと、負荷抵抗ＲＬに出力電圧ＶＯＵＴを提供する出力段とに結合され得る。
【0068】
図８の例において、電源回路８００はまた負荷レギュレータ８１４を含む。負荷レギュレータ８１４は、８１６において示す入力電圧ＶＩＮを提供するループに結合されて、スイッチングシステム８０２からの一次電流ＩＰＲＩをサンプリングする。図８の例において、入力電圧ＶＩＮは電圧源８１８によって生成される。負荷レギュレータ８１４は、接続８１６及びサンプリングコンデンサＣＳＭＰＬに結合されるＮＦＥＴ Ｎ７を含む。ＮＦＥＴ Ｎ７は、信号ＳＭＰＬによってゲートにおいて制御され、そのため、ＮＦＥＴ Ｎ７は、一次電流ＩＰＲＩのピーク振幅をサンプリングコンデンサＣＳＭＰＬに対するサンプリング電圧ＶＳＭＰＬとしてサンプリングするように、信号ＳＭＰＬによって作動される。したがって、サンプリング電圧ＶＳＭＰＬは、一次巻線ＬＰＲＩを介する一次電流ＩＰＲＩのピーク振幅に比例する振幅を有し得る。それゆえ、サンプリング電圧ＶＳＭＰＬの振幅も同様に、図６の例において上述したように、負荷抵抗ＲＬを介する直流電流ＩＯＵＴの振幅に比例し得る。
【0069】
サンプリングコンデンサＣＳＭＰＬは、サンプリング電圧ＶＳＭＰＬを基準電圧ＶＲＥＦと比較するように構成される誤差増幅器８２０に結合される。基準電圧ＶＲＥＦは、図８の例において、電圧源８２２によって生成され、抵抗Ｒ１を介して提供されるように示されている。例えば、基準電圧ＶＲＥＦは、負荷抵抗ＲＬの全負荷に対して一次電流ＩＰＲＩのピーク振幅を表すように整調され得る。誤差増幅器８２０は、コンデンサＣＦＢ及び抵抗器ＲＦＢのフィードバック接続を有するように示され、そのため、誤差増幅器８２０は、サンプリング電圧ＶＳＭＰＬと基準電圧ＶＲＥＦとの間の差に基づいて制御電圧ＶＣＴＲＬを提供し得る。制御電圧ＶＣＴＲＬは、リミッタ回路８２４を介して電圧制御発振器（ＶＣＯ）８２２に提供される。ＶＣＯ８２２は、制御電圧ＶＣＴＲＬの振幅に基づく周波数でスイッチング信号ＳＷを生成するように構成され、リミッタ回路８２４は、制御電圧ＶＣＴＲＬの上限及び下限を提供して、スイッチング信号ＳＷの周波数のそれぞれの最大値及び最小値を提供する。したがって、上述したように、ＮＦＥＴ Ｎ１～Ｎ４を制御するためのスイッチング信号ＳＷがスイッチングシステム８０２に提供される。
【0070】
スイッチング信号ＳＷはまた、第２の遅延要素８２６、及びインバータ８３０を介して第３の遅延要素８２８に提供される。例えば、第２の遅延要素８２６及び第３の遅延要素８２８は、二次共振器の共振周波数の周期の１／４にほぼ等しい遅延に設定され得る。第２の遅延要素８２６は、スイッチング信号ＳＷを遅延させたものである信号ＤＬＹ１を提供し、第３の遅延要素８２８は、スイッチング信号ＳＷを反転及び遅延させたものである信号ＤＬＹ２を提供する。信号ＤＬＹ１及びＤＬＹ２は、論理和ゲート８３２に提供される。論理和ゲート８３２は、信号ＤＬＹ１及びＤＬＹ２に基づいて、信号ＳＭＰＬを生成するように構成される。第１の遅延要素８１０によって提供される遅延に対する、遅延要素８２６及び８２８によって提供される遅延に基づいて、論理和ゲート８３２は、一次巻線ＬＰＲＩを介する双方向一次電流ＩＰＲＩの流れの各極性において一次電流ＩＰＲＩのピーク振幅をサンプリングするように、ＮＦＥＴ Ｎ７を作動させ得る。
【0071】
このように、負荷レギュレータ８３０は、負荷抵抗ＲＬの全値に適応し、負荷抵抗ＲＬの減少に応答してＶＣＯ８２２に基づいてスイッチング信号ＳＷの周波数を調整するため、一次電流ＩＰＲＩをピーク値に維持するように一次電流ＩＰＲＩをサンプリングするように構成され得る。例えば、負荷レギュレータ８２２は、一次電流ＩＰＲＩのサンプリングされたピーク振幅に対応する電圧ＶＳＭＰＬを、全負荷抵抗ＲＬに対応する基準電圧ＶＲＥＦの振幅程度にレギュレートして、動的負荷抵抗ＲＬにかかわらず一次電流ＩＰＲＩのピーク振幅を維持し得る。したがって、電源回路８００の出力における直列要素に対する電圧損失は、負荷ＲＬに依存しない値に維持され得、それにより、電源回路８００の負荷レギュレーションが提供され得る。
【0072】
負荷レギュレータ８１４の配置が、例として提供される。しかしながら、負荷抵抗ＲＬに基づいてスイッチング信号ＳＷの周波数のレギュレーションを提供するために、負荷レギュレータ８１４の他の配置も実装され得る。図８の例において、負荷レギュレータ８１４は、例えば、スイッチングシステム８０２をフルブリッジ回路として配置した状態で動作するように設けられる。代わりに、図４及び図５のそれぞれの例において上述したスイッチング回路４０２及び５０２など、ハーフブリッジ及び／又はプッシュプルスイッチング回路を用いて動作するための負荷レギュレータ８１４の他の例が実装され得る。例えば、このような負荷レギュレータは、一次電流ＩＰＲＩのサンプリングを容易にするために一次巻線ＬＰＲＩの短絡をもたらすために信号ＳＨＴを作動させるように構成される、論理及び／又は状態マシンを含み得る。したがって、負荷レギュレータ８１４は、様々の様式で配置され得る。
【0073】
本記載において、「結合する」という用語は、この記載と矛盾しない機能的関係を可能にする、接続、通信、又は信号経路を包含し得る。例えば、デバイスＡが、或る動作を実施するためにデバイスＢを制御するための信号を生成する場合、（ａ）第１の例において、デバイスＡはデバイスＢに直接結合され、或いは、（ｂ）第２の例において、デバイスＡは、介在する構成要素Ｃを介してデバイスＢに間接的に結合され、第２の例は、介在する構成要素Ｃが、デバイスＡとデバイスＢとの間の機能的関係を実質的に変更させず、そのため、デバイスＢが、デバイスＡによって生成される制御信号を介してデバイスＡによって制御される場合である。
【0074】
本記載において、或るタスク又は機能を実施するように「構成される」デバイスは、その機能を実施するように製造時に製造業者によって構成（例えば、プログラム及び／又は配線）され得、及び／又は、その機能及び／又は他の付加的な又は代替の機能を実施するように製造後にユーザによって構成可能（又は再構成可能）とされ得る。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミングを介して、ハードウェア構成要素の構築及び／又はレイアウト、並びにデバイスの相互接続を介して、或いはこれらの組み合わせを介してなされ得る。また、或る構成要素を含むと本明細書に記載される回路又はデバイスは、代わりに、記載された回路要素又はデバイスを形成するためにこれらの構成要素に結合するように構成され得る。例えば、一つ又は複数の半導体要素（トランジスタなど）、一つ又は複数の受動要素（抵抗器、コンデンサ、及び／又はインダクタなど）、及び／又は一つ又は複数の供給源（電圧及び／又は電流源など）を含むと本明細書に記載される構造は、代わりに、単一の物理デバイス（例えば、半導体ダイ及び／又は集積回路（ＩＣ）パッケージ）内の半導体要素のみを含み得、製造時又は製造後のいずれかにおいて、例えば、エンドユーザ及び／又は第三者によって、記載された構造を形成するために受動要素及び／又は供給源の少なくとも幾つかに結合するように構成し得る。
【0075】
特許請求の範囲内で、説明した実施例における改変が可能であり、他の実施例が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】