(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-08-02
(54)【発明の名称】量子ビット漏れエラーの低減
(51)【国際特許分類】
G06N 10/70 20220101AFI20230726BHJP
【ＦＩ】
G06N10/70
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022575445
(86)(22)【出願日】2021-07-05
(85)【翻訳文提出日】2023-02-06
(86)【国際出願番号】 FI2021050520
(87)【国際公開番号】W WO2022008796
(87)【国際公開日】2022-01-13
(31)【優先権主張番号】20184473.5
(32)【優先日】2020-07-07
(33)【優先権主張国・地域又は機関】EP
(81)【指定国・地域】
(71)【出願人】
【識別番号】519394241
【氏名又は名称】アイキューエム フィンランド オイ
(74)【代理人】
【識別番号】110002952
【氏名又は名称】弁理士法人鷲田国際特許事務所
(72)【発明者】
【氏名】アホネン オッリ
(72)【発明者】
【氏名】ハインソー ヨハンネス
(72)【発明者】
【氏名】モットネン ミッコ
(72)【発明者】
【氏名】ロンッコ ヤミ
(72)【発明者】
【氏名】サロ ヤーッコ
(72)【発明者】
【氏名】トゥオリラ ヤニ
(57)【要約】
量子コンピューティングシステムにおける量子ビット漏れエラーを低減するための構成を提供することが目的である。実施形態によれば、量子ビット漏れエラーを低減するための構成（１００）は、互いに選択的に結合可能な第１の量子ビット（１０１）及び第２の量子ビット（１０２）を備える。本構成（１００）は、第１の量子ビット（１０１）に選択的に結合可能な第１のエネルギー散逸構造（１０３）であって、第１のエネルギー散逸構造（１０３）が、第１のエネルギー散逸構造（１０３）に伝達されたエネルギーを散逸させるように構成される、第１のエネルギー散逸構造（１０３）をさらに備え得る。本構成（１００）は、第１の量子ビット（１０１）から第２の量子ビット（１０２）に量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行することと、第１の量子ビット（１０１）を第１のエネルギー散逸構造（１０３）に時間間隔の間結合することと、時間間隔の後に、第２の量子ビット（１０２）から第１の量子ビット（１０１）に量子状態の少なくとも１つの特性を伝達するために第２の量子演算を実行することと、を行うように構成される、制御ユニット（１０４）をさらに備え得る。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
量子ビット漏れエラーを低減するための構成（１００）であって、互いに選択的に結合可能な第１の量子ビット（１０１）及び第２の量子ビット（１０２）と、
前記第１の量子ビットに選択的に結合可能な第１のエネルギー散逸構造（１０３）であって、前記第１のエネルギー散逸構造（１０３）が、前記第１のエネルギー散逸構造（１０３）に伝達されたエネルギーを散逸させるように構成される、前記第１のエネルギー散逸構造（１０３）と、
制御ユニット（１０４）であって、
前記第１の量子ビット（１０１）から前記第２の量子ビット（１０２）に量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行することと、
前記第１の量子ビット（１０１）を前記第１のエネルギー散逸構造（１０３）に時間間隔の間結合することと、
前記時間間隔の後に、前記第２の量子ビット（１０２）から前記第１の量子ビット（１０１）に前記量子状態の前記少なくとも１つの特性を伝達するために第２の量子演算を実行することと、
を行うように構成される、前記制御ユニット（１０４）と、を備える、構成（１００）。
【請求項2】
前記第２の量子ビット（１０２）に選択的に結合可能な第２のエネルギー散逸構造（２０１）をさらに備え、前記第２のエネルギー散逸構造（２０１）が、前記第２のエネルギー散逸構造（２０１）に伝達されたエネルギーを散逸させるように構成され、
前記制御ユニット（１０４）が、
前記第１の量子演算を実行する前に、前記第２の量子ビット（１０２）を前記第２のエネルギー散逸構造（２０１）に結合することによって、前記第２の量子ビット（１０２）を基底状態に初期化すること、及び／または
前記第２の量子演算を実行した後に、前記第２の量子ビット（１０２）を前記第２のエネルギー散逸構造（２０１）に結合することによって、前記第２の量子ビット（１０２）を基底状態に初期化すること、を行うようにさらに構成される、請求項１に記載の構成（１００）。
【請求項3】
前記第１のエネルギー散逸構造（１０３）及び／または前記第２のエネルギー散逸構造（２０１）は、少なくとも１つの常伝導金属－絶縁体－超伝導体ＮＩＳ接合を備える、請求項１または請求項２に記載の構成（１００）。
【請求項4】
前記第１のエネルギー散逸構造（１０３）及び／または前記第２のエネルギー散逸構造（２０１）は、量子回路冷凍機ＱＣＲを備えており、前記ＱＣＲは、電圧バイアスされた超伝導体－絶縁体－常伝導金属－絶縁体－超伝導体ＳＩＮＩＳ接合を備えており、前記第１の量子ビット（１０１）は、前記第１のエネルギー散逸構造（１０３）の前記ＳＩＮＩＳ接合の前記常伝導金属に電気的に結合されており、及び／または前記第２の量子ビット（１０２）は、前記第２のエネルギー散逸構造（２０１）の前記ＳＩＮＩＳ接合の前記常伝導金属に電気的に結合されている、請求項１～３のいずれか一項に記載の構成（１００）。
【請求項5】
前記制御ユニット（１０４）は、前記第１のエネルギー散逸構造（１０３）の前記ＳＩＮＩＳ接合のバイアス電圧を調整することによって、前記時間間隔の間、前記第１の量子ビット（１０１）を前記第１のエネルギー散逸構造（１０３）に結合するように構成される、請求項４に記載の構成（１００）。
【請求項6】
前記第１のエネルギー散逸構造（１０３）及び／または前記第２のエネルギー散逸構造（２０１）は、前記ＮＩＳ／ＳＩＮＩＳ接合における光子支援電子トンネリングを介して前記エネルギー散逸構造に伝達された光子エネルギーを散逸させるように構成される、請求項１～５のいずれか一項に記載の構成（１００）。
【請求項7】
前記第１の量子ビット（１０１）及び／または前記第２の量子ビット（１０２）は、超電導量子ビットを備える、請求項１～６のいずれか一項に記載の構成（１００）。
【請求項8】
前記第１の量子ビット（１０１）及び／または前記第２の量子ビット（１０２）は、トランズモン量子ビットを備える、請求項１～７のいずれか一項に記載の構成（１００）。
【請求項9】
前記制御ユニット（１０４）は、前記第１の量子ビット（１０１）と前記第２の量子ビット（１０２）との間でＳＷＡＰまたはｉＳＷＡＰ操作を実行することによって、前記第１の量子演算及び／または前記第２の量子演算を実行するように構成される、請求項１～８のいずれか一項に記載の構成（１００）。
【請求項10】
前記制御ユニット（１０４）は、前記第１の量子ビット／前記第２の量子ビットの共振周波数をシフトさせることを介して、前記第１の量子ビット（１０１）と前記第２の量子ビット（１０２）とを共振させることにより、前記第１の量子演算及び／または前記第２の量子演算を実行するように構成される、請求項１～９のいずれか一項に記載の構成（１００）。
【請求項11】
前記制御ユニット（１０４）は、磁束調整を介して、前記第１の量子ビット／前記第２の量子ビット（１０１，１０２）の前記共振周波数をシフトさせるように構成される、請求項１０に記載の構成（１００）。
【請求項12】
前記第１の量子ビット（１０１）を含む第１の複数の量子ビットと、前記第２の量子ビット（１０２）を含む第２の複数の量子ビットであって、前記第２の複数の量子ビットの各量子ビットが、前記第１の量子ビットの対応する量子ビットに選択的に結合可能である、前記第２の複数の量子ビットと、
前記第１のエネルギー散逸構造（１０３）を含む複数のエネルギー散逸構造であって、前記複数のエネルギー散逸構造の各エネルギー散逸構造が、前記第１の複数の量子ビットの対応する量子ビットに選択的に結合可能であり、前記複数のエネルギー散逸構造の各エネルギー散逸構造が、そのエネルギー散逸構造に伝達されたエネルギーを散逸させるように構成される、前記複数のエネルギー散逸構造と、をさらに備えており、
前記制御ユニット（１０４）が、
前記第１の複数の量子ビットの各量子ビットから前記第２の複数の量子ビットの対応する量子ビットに量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行することと、
前記第１の複数の量子ビットの各量子ビットを前記複数のエネルギー散逸構造の対応するエネルギー散逸構造に時間間隔の間結合することと、
前記第２の複数の量子ビットの各量子ビットから前記第１の複数の量子ビットの前記対応する量子ビットに前記量子状態の前記少なくとも１つの特性を伝達するために第２の量子演算を実行することと、を行うようにさらに構成される、請求項１～１１のいずれか一項に記載の構成（１００）。
【請求項13】
請求項１～１２のいずれか一項に記載の構成を備える、量子コンピューティングシステム。
【請求項14】
量子ビット漏れエラーを低減するための方法（８００）であって、第１の量子ビットから第２の量子ビットに量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行すること（８０１）と、
前記第１の量子ビットをエネルギー散逸構造に時間間隔の間結合すること（８０２）と、
前記時間間隔の後に、前記第２の量子ビットから前記第１の量子ビットに前記量子状態の前記少なくとも１つの特性を伝達するために第２の量子演算を実行すること（８０３）と、を含む、方法（８００）。
【請求項15】
コンピュータプログラム製品がコンピュータで実行されたときに、請求項１４に記載の方法を実行するように構成されたプログラムコードを備える、コンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、量子コンピューティングに関し、より詳細には、量子コンピューティングシステムにおける量子ビット漏れエラーを低減するための構成に関する。
【背景技術】
【0002】
量子コンピューティングでは、通常、バイナリ情報は、２レベルの量子系に格納される。しかし、そのような量子ビットの実現または実装の多くは、２つ以上のエネルギー準位を有する。このような場合、通常、量子ビットは、２つの最低エネルギー準位に割り当てられ、計算基底を形成する。システムが量子ビットを正確に実装するには、より高いエネルギー準位への励起を防止する必要がある。このようなより高いエネルギーレベルのいずれかが励起される状況は、漏れエラーと呼ばれることがある。この状況は、例えば、量子ビットに適用されるゲート操作または系－環境間の相互作用が原因で発生する可能性がある。漏れエラーは、計算基底内のエラーのみを処理する通常の量子エラー訂正では修正できない。
【発明の概要】
【0003】
本概要は、下段の発明を実施するための形態にさらに記述されている単純化された形式で一連の概念を紹介するために提供されている。本概要は、主張されている主題の主要な特徴または重要な特徴を特定することが意図されておらず、主張されている主題の範囲を制限するために用いられることも意図するには値しない。
【0004】
量子コンピューティングシステムにおける量子ビット漏れエラーを低減するための構成を提供することが目的である。上記及び他の目的は、独立請求項の特徴によって達成される。さらなる実施態様形態は、従属請求項、説明及び図から明らかである。
【0005】
第１の態様によれば、量子ビット漏れエラーを低減するための構成は、互いに選択的に結合可能な第１の量子ビット及び第２の量子ビットと、第１の量子ビットに選択的に結合可能な第１のエネルギー散逸構造であって、第１のエネルギー散逸構造が、第１のエネルギー散逸構造に伝達されたエネルギーを散逸させるように構成される、第１のエネルギー散逸構造と、制御ユニットであって、第１の量子ビットから第２の量子ビットに量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行することと、第１の量子ビットを第１のエネルギー散逸構造に時間間隔の間結合することと、時間間隔の後に、第２の量子ビットから第１の量子ビットに量子状態の少なくとも１つの特性を伝達するために第２の量子演算を実行することと、を行うように構成される、制御ユニットと、を備える。この構成は、例えば、第１の量子ビットにおける漏れエラーを低減することができる。
【0006】
第１の態様の実施態様形態では、本構成は、第２の量子ビットに選択的に結合可能な第２のエネルギー散逸構造をさらに備え、第２のエネルギー散逸構造が、第２のエネルギー散逸構造に伝達されたエネルギーを散逸させるように構成され、制御ユニットが、第１の量子演算を実行する前に、第２の量子ビットを第２のエネルギー散逸構造に結合することによって、第２の量子ビットを基底状態に初期化すること、及び／または第２の量子演算を実行した後に、第２の量子ビットを第２のエネルギー散逸構造に結合することによって、第２の量子ビットを基底状態に初期化すること、を行うようにさらに構成される。この構成は、例えば、第１の量子ビットからの少なくとも１つの特性を記憶するために、第２の量子ビットを効率的に初期化することができる。
【0007】
第１の態様のさらなる実施態様形態では、第１のエネルギー散逸構造及び／または第２のエネルギー散逸構造は、少なくとも１つの常伝導金属－絶縁体－超伝導体ＮＩＳ接合を備える。この構成は、例えば、エネルギーを第１の量子ビットからエネルギー散逸構造に効率的に伝達し、それにより、第１の量子ビットの非計算状態のポピュレーションを低減することができる。
【0008】
第１の態様のさらなる実施態様形態では、第１のエネルギー散逸構造及び／または第２のエネルギー散逸構造は、量子回路冷凍機ＱＣＲを備えており、ＱＣＲは、電圧バイアスされた超伝導体－絶縁体－常伝導金属－絶縁体－超伝導体ＳＩＮＩＳ接合を備えており、第１の量子ビットは、第１のエネルギー散逸構造のＳＩＮＩＳ接合の常伝導金属に電気的に結合されており、及び／または第２の量子ビットは、第２のエネルギー散逸構造のＳＩＮＩＳ接合の常伝導金属に電気的に結合されている。この構成は、例えば、エネルギーを第１の量子ビットからエネルギー散逸構造に効率的にかつ制御可能な方法で伝達し、それにより、第１の量子ビットの非計算状態のポピュレーションを低減することができる。
【0009】
第１の態様のさらなる実施態様形態では、制御ユニットは、第１のエネルギー散逸構造のＳＩＮＩＳ接合のバイアス電圧を調整することによって、時間間隔の間、第１の量子ビットを第１のエネルギー散逸構造に結合するように構成される。この構成は、例えば、エネルギー散逸構造と第１の量子ビットとの間の結合を効率的に制御することができる。
【0010】
第１の態様のさらなる実施態様形態では、第１のエネルギー散逸構造及び／または第２のエネルギー散逸構造は、ＮＩＳ／ＳＩＮＩＳ接合における光子支援電子トンネリングを介してエネルギー散逸構造に伝達された光子エネルギーを散逸させるように構成される。この構成は、例えば、第１のエネルギー散逸構造に伝達された光子エネルギーを効率的に散逸させることができる。
【0011】
第１の態様のさらなる実施態様形態では、第１の量子ビット及び／または第２の量子ビットは、超電導量子ビットを備える。
【0012】
第１の態様のさらなる実施態様形態では、第１の量子ビット及び／または第２の量子ビットは、トランズモン量子ビットを備える。
【0013】
第１の態様のさらなる実施態様形態では、制御ユニットは、第１の量子ビットと第２の量子ビットとの間でＳＷＡＰまたはｉＳＷＡＰ操作を実行することによって、第１の量子演算及び／または第２の量子演算を実行するように構成される。この構成は、例えば、量子状態の少なくとも１つの特性を第１の量子ビットと第２の量子ビットとの間で効率的に伝達することができる。
【0014】
第１の態様のさらなる実施態様形態では、制御ユニットは、第１／第２の量子ビットの共振周波数をシフトさせることを介して、第１の量子ビットと第２の量子ビットとを共振させることにより、第１の量子演算及び／または第２の量子演算を実行するように構成される。この構成は、例えば、第１の量子ビットと第２の量子ビットとの間での量子状態の少なくとも１つの特性の伝達を効率的に制御することができる。
【0015】
第１の態様のさらなる実施態様形態では、制御ユニットは、磁束調整を介して、第１／第２の量子ビットの共振周波数をシフトさせるように構成される。この構成は、例えば、第１の量子ビット／第２の量子ビットの共振周波数を効率的にシフトさせることができる。
【0016】
第１の態様のさらなる実施態様形態では、本構成は、第１の量子ビットを含む第１の複数量子ビットと、第２の量子ビットを含む第２の複数の量子ビットであって、第２の複数の量子ビットの各量子ビットが、第１の量子ビットの対応する量子ビットに選択的に結合可能である、第２の複数の量子ビットと、第１のエネルギー散逸構造を含む複数のエネルギー散逸構造であって、複数のエネルギー散逸構造の各エネルギー散逸構造が、第１の複数の量子ビットの対応する量子ビットに選択的に結合可能であり、複数のエネルギー散逸構造の各エネルギー散逸構造が、そのエネルギー散逸構造に伝達されたエネルギーを散逸させるように構成される、複数のエネルギー散逸構造と、をさらに備えており、制御ユニットが、第１の複数の量子ビットの各量子ビットから第２の複数の量子ビットの対応する量子ビットに量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行することと、第１の複数の量子ビットの各量子ビットを複数のエネルギー散逸構造の対応するエネルギー散逸構造に時間間隔の間結合することと、第２の複数の量子ビットの各量子ビットから第１の複数の量子ビットの対応する量子ビットに量子状態の少なくとも１つの特性を伝達するために第２の量子演算を実行することと、を行うようにさらに構成される。この構成は、例えば、量子状態が第１の複数の量子ビットによって集合的に形成される場合、漏れエラーを低減することができる。
【0017】
第２の態様によれば、量子コンピューティングシステムは、第１の態様による構成を備える。
【0018】
第３の態様によれば、量子ビット漏れエラーを低減する方法は、第１の量子ビットから第２の量子ビットに量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行することと、第１の量子ビットをエネルギー散逸構造に時間間隔の間結合することと、時間間隔の後に、第２の量子ビットから第１の量子ビットに量子状態の少なくとも１つの特性を伝達するために第２の量子演算を実行することと、を含む。
【0019】
第４の態様によれば、コンピュータプログラム製品は、コンピュータプログラム製品がコンピュータで実行されたときに、第３の態様による方法を実行するように構成されたプログラムコードを備える。
【0020】
付随する特徴の多くは、添付の図面に関連して考慮される以下の詳細な説明を参照することによって、よりよく理解されるようになるので、より容易に理解されるようになる。
【0021】
以下では、例示的な実施形態が、添付の図及び図面を参照して、より詳細に説明される。
【図面の簡単な説明】
【0022】
【図1】実施形態による量子ビット漏れエラーを低減するための構成の概略図を示す。
【図2】別の実施形態による量子ビット漏れエラーを低減するための構成の概略図を示す。
【図3】実施形態によるエネルギー散逸構造の概略図を示す。
【図4】実施形態によるシングルゲートエラーのグラフ表現を示す。
【図5】実施形態による回路パラメータの表を示す。
【図6】実施形態による、第１の量子ビットと第２の量子ビットとの間の調整、第１の量子ビットと第１のエネルギー散逸構造との間の調整、及び状態占有のグラフ表現を示す。
【図7】実施形態による制御ユニットの概略図を示す。
【図8】実施形態による量子ビット漏れエラーを低減する方法のフローチャート表現を示す。
【発明を実施するための形態】
【0023】
以下では、添付の図面において同様の部分を示すために同様の参照番号が使用される。
【0024】
本開示の以下の詳細な説明では、本開示の一部を形成し、本開示が配置され得る特定の態様が例示として示されている添付図面への参照が行われる。本開示の範囲から逸脱することなく、他の態様を利用することができ、構造的または論理的な変更を行うことができることが理解される。したがって、以下の詳細な説明は、本開示の範囲は添付の特許請求の範囲によって定義されるため、限定的な意味で解釈されるべきではない。
【0025】
例えば、説明した方法に関連する開示は、その方法を実行するように構成された対応するデバイスまたはシステムにも当てはまり、その逆も成り立つことが理解される。例えば、特定の方法ステップが説明されている場合、対応するデバイスは、説明された方法ステップを実行するためのユニットを、そのようなユニットが図に明示的に記載または図示されていなくても含むことができる。その一方で、例えば、特定の装置が機能ユニットに基づいて説明されている場合、対応する方法は、説明された機能を実行するステップを、そのようなステップが明示的に記載または図示されていなくても含むことができる。さらに、特に断りのない限り、本明細書に記載の様々な例示的態様の特徴を互いに組み合わせることができることを理解されたい。
【0026】
実施形態による量子ビット漏れエラーを低減するための構成１００の概略図を示す。
【0027】
実施形態によれば、構成１００は、互いに選択的に結合可能な第１の量子ビット１０１及び第２の量子ビット１０２を含む。第１の量子ビット１０１及び第２の量子ビット１０２は、例えば、互いに電気的に結合され得る。第１の量子ビット１０１は、計算量子ビットと呼ばれることもあり、第２の量子ビット１０２は補助量子ビットと呼ばれることもある。
【0028】
本明細書では、２つの要素が電気的に結合される場合、要素は互いに電気的接続を有することができる。電気接続は、コンデンサ、インダクタ、伝送線路など、任意の数の電気的構成要素／電気的要素を含むことができる。
【0029】
第１／第２の量子ビット１０１、１０２は、基底状態｜ｇ〉を有し得る。本明細書では、基底状態は、エネルギーが最も低い量子ビットの量子状態を意味する。
【0030】
第１／第２の量子ビット１０１、１０２は、複数の励起状態をさらに有し得る。複数の励起状態は、最低励起状態｜ｅ〉を含み得る。本明細書では、最低励起状態は、エネルギーが２番目に低い量子ビットの量子状態を意味する。
【0031】
量子ビットの基底状態及び最低励起状態は、量子ビットの計算基底に対応し得る。例えば、基底状態｜ｇ〉は量子ビットの｜０〉状態に対応し、最低励起状態｜ｅ〉は量子ビットの｜１〉状態に対応し、またはその逆である。量子ビットの他の量子状態は、非計算状態と呼ばれることがある。
【0032】
基底状態と最低励起状態との間のエネルギーギャップは、量子ビットの共振周波数に対応し得る。
【0033】
複数の励起状態は、２番目に低い励起状態｜ｆ〉をさらに含み得る。２番目に低い励起状態は、基底状態｜ｇ〉及び最低励起状態｜ｅ〉よりも高いエネルギーを有する。
【0034】
構成１００は、第１の量子ビット１０１に選択的に結合可能な第１のエネルギー散逸構造１０３をさらに含み得る。第１のエネルギー散逸構造１０３は、第１のエネルギー散逸構造１０３に伝達されたエネルギーを散逸させるように構成され得る。
【0035】
第１のエネルギー散逸構造１０３は、環境、工学的環境、槽、散逸源などと見なされ得る。
【0036】
本明細書で開示されるいくつかの実施形態及び分析は、第１のエネルギー散逸構造１０３の特定の実施態様に言及する場合があるが、第１のエネルギー散逸構造１０３は、例えば、第１の量子ビット１０１への制御可能な結合を有する任意の散逸構造を使用して実施され得ることを理解されたい。
【0037】
第１のエネルギー散逸構造１０３は、第１の量子ビット１０１に電気的に結合され得る。第１のエネルギー散逸構造１０３は、例えば、第１のエネルギー散逸構造１０３と第１の量子ビット１０１との間の結合強度を調整することによって、第１の量子ビット１０１に選択的に結合可能であり得る。
【0038】
第１の量子ビット１０１と第１のエネルギー散逸構造１０３とは連続して電気的に結合され得るが、第１の量子ビット１０１と第１のエネルギー散逸構造１０３との間の結合は、第１の量子ビット１０１と第１のエネルギー散逸構造１０３との間の結合強度が制御可能な場合、依然として選択的であり得ることを理解されたい。
【0039】
本明細書では、２つの物体が選択的に結合可能である場合、物体間の相互作用の強さを制御すること及び／またはオン及びオフの切り替えが可能である。例えば、選択的に結合可能な２つの物体を、共振するように調整し、または共振から離調させる場合があり、及び／または結合の大きさを制御することができる。２つの要素間に電気的／容量的／誘導的接続などの連続的な接続があっても、要素間の相互作用を調整できる場合、要素は依然として選択的に結合可能であることを理解されたい。例えば、第１の量子ビット１０１と第２の量子ビット１０２とは容量結合されてもよいが、量子ビット間の相互作用は、例えば、量子ビットを共振及び非共振させるようシフトさせることによって調整することができるので、量子ビット間の結合は選択的であり得る。
【0040】
構成１００は、制御ユニット１０４をさらに備え得る。制御ユニット１０４は、第１の量子ビット１０１から第２の量子ビット１０２に量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行するように構成され得る。
【0041】
制御ユニット１０４は、第１の量子ビット１０１、第２の量子ビット１０２、第１のエネルギー散逸構造１０３及び／または構成１００の他の要素／構成要素に結合されてもよい。
【0042】
第１の量子演算は、例えば、第１のＳＷＡＰ操作を含むことができる。
【0043】
量子状態の少なくとも１つの特性は、例えば、量子状態の任意の単一の特性、量子状態の複数の特性、または量子状態全体を含むことができる。
【0044】
量子状態は、局所特性または非局所特性のうちの少なくとも１つを含み得る。一般的な多体量子状態、つまり複数の量子ビットでエンコードされた量子状態の場合、局所特性は、個々の量子ビットの局所測定を介して取得できる特性を意味し得る。これらには、例えば、上記の量子ビットのポピュレーションまたはコヒーレンスが含まれる。同様に、非局所特性は、２つ以上の量子ビットでエンコードされ、上記の２つ以上の量子ビットにわたる非局所測定を介してのみ取得できる特性を指す場合があり、上記の非局所特性には、例えばエンタングルメントが含まれる。
【0045】
制御ユニット１０４は、例えば、第１の量子演算を実行するために、第１の量子ビット１０１と第２の量子ビット１０２とを共振させてもよい。本明細書では、第１の量子ビット１０１と第２の量子ビット１０２とが共振状態にあるとき、それらを結合していると呼ぶことがある。第１の量子ビット１０１と第２の量子ビット１０２とが共振／結合しているとき、量子論理ゲート操作は、量子ビットに対して実行され得る。
【0046】
実施形態によれば、制御ユニット１０４は、第１／第２の量子ビットの共振周波数をシフトさせることを介して、第１の量子ビット１０１と第２の量子ビット１０２とを共振させることにより、第１の量子演算及び／または第２の量子演算を実行するように構成される。
【0047】
実施形態によれば、制御ユニット１０４は、磁束調整を介して、第１／第２の量子ビットの共振周波数をシフトさせるように構成される。磁束調整では、制御ユニット１０４は、第１／第２の量子ビット１０１、１０２を通る磁束を引き起こすことによって、第１／第２の量子ビット１０１、１０２の共振周波数を調整することができる。
【0048】
第１の量子演算は、例えば、ＳＷＡＰゲート操作またはｉＳＷＡＰゲート操作を含むことができる。ｉＳＷＡＰゲートは、シングル量子ビット演算によって、ＳＷＡＰゲートに変換することができる。したがって、ＳＷＡＰ及びｉＳＷＡＰという用語は、本明細書では交換可能なようにして使用され得る。
【0049】
第１の量子ビット１０１及び第２の量子ビット１０２は、最初は分離され得る。第１の量子ビット１０１は、最初は何らかの未知の量子状態にあってもよく、第２の量子ビット１０２は、最初は基底状態にあってもよい。量子演算は、計算情報を第１の量子ビット１０１から第２の量子ビット１０２に伝達することができる。理想的なゲート操作の場合、量子演算中の量子ビット間の非計算ポピュレーションの伝達は無視できるほどであり得る。
【0050】
制御ユニット１０４は、第１の量子ビット１０１をエネルギー散逸構造１０３にある時間間隔で結合するようにさらに構成され得る。制御ユニット１０４は、例えば、第１の量子ビット１０１とエネルギー散逸構造１０３との間の結合強度を調整することによって、第１の量子ビット１０１とエネルギー散逸構造１０３とを結合することができる。
【0051】
時間間隔は、第１の量子ビット１０１の非計算状態が確実に枯渇するのに十分な長さであり得る。
【0052】
時間間隔の後、制御ユニット１０４は、第１の量子ビット１０１と第１のエネルギー散逸構造１０３との間の結合をオフにすることができる。
【0053】
第１の量子ビット１０１と第１のエネルギー散逸構造１０３との間の結合は、第１の量子ビット１０１の非計算状態における占有を急速に低減させ得る。結合は、第１の量子ビット１０１の計算状態における占有を増加させ得る。したがって、第１の量子ビット１０１の漏れエラーを低減させることができる。
【0054】
制御ユニット１０４は、時間間隔の後に、第２の量子ビット１０２から第１の量子ビット１０１に量子状態の少なくとも１つの特性を伝達するために第２の量子演算を実行するようにさらに構成され得る。
【0055】
第１／第２の量子演算は、第１／第２の量子ゲート、第１／第２の量子ゲート操作などと呼ばれることもある。
【0056】
第１の量子演算中に、計算情報は、第１の量子ビット１０１から第２の量子ビット１０２に伝達され得る。第１の量子ビット１０１の非計算状態の占有は、第１の量子ビット１０１と第１のエネルギー散逸構造１０３との間の結合の間に低減され得る。次いで、計算情報は、第２の量子演算を介して、第２の量子ビット１０２から第１の量子ビット１０１に伝達され戻され得る。非計算情報は、エネルギー散逸構造１０３への結合中に第１の量子ビット１０１から除去されるが、結合後の最低励起状態にはゼロでない占有が常に存在する。これはビット反転エラーである。さらに、任意の初期状態の場合、非対角要素も計算基底で非ゼロになり、位相反転エラーが含まれる。また、ＳＷＡＰ操作で発生するいくつかの不可避なビット反転及び位相反転のエラーもある。したがって、第１の量子ビット１０１の漏れエラーは、ビット反転及び位相エラーに変換することができる。ビット反転及び位相エラーは、例えば、量子エラー訂正コードを使用して訂正することができる。
【0057】
実施形態によれば、第１の量子ビット１０１及び／または第２の量子ビット１０２は、超伝導量子ビットを含む。
【0058】
実施形態によれば、第１の量子ビット１０１及び／または第２の量子ビット１０２は、トランズモン量子ビットを含む。あるいは、第１／第２の量子ビット１０１、１０２は、超伝導量子干渉素子（ＳＱＵＩＤ）量子ビット、磁束量子ビット、電荷量子ビット、または位相量子ビットなど、任意の他のタイプの量子ビットを含むことができる。
【0059】
いくつかの実施形態は、特定のタイプの量子ビットを参照して本明細書で開示され得るが、これらの量子ビットのタイプは例示にすぎない。本明細書に開示される任意の実施形態において、第１／第２の量子ビットは、様々な方法で、様々なテクノロジを使用して実装できる。
【0060】
構成１００は、例えば、量子コンピューティングシステムで具現化することができる。そのような量子計算システムは、量子計算を実行するための複数の量子ビットを含むことができる。そのような各量子ビットは、構成１００を使用して実装され得る。
【0061】
構成１００は、例えば、超伝導回路アーキテクチャで実現することができる。
【0062】
実施形態によれば、制御ユニット１０４は、第１／第２の量子ビット１０１、１０２の共振周波数をシフトさせることを介して、第１の量子ビット１０１と第２の量子ビット１０２とを共振させることにより、第１の量子演算及び／または第２の量子演算を実行するように構成される。
【0063】
構成１００が動作可能であるとき、第１の量子ビット１０１、第２の量子ビット１０２、及びエネルギー散逸構造１０３は、クライオスタットなどに物理的に配置され得る。クライオスタットは、量子ビット１０１、１０２、及びエネルギー散逸構造１０３などの構成１００の他の構成要素を極低温に冷却することができる。これは、量子ビット１０１、１０２が例えば超伝導量子ビットに相当する場合に必要となり得る。制御ユニット１０４は、クライオスタットの外側に配置することができる。
【0064】
実施形態によれば、構成１００は、第１の量子ビット１０１を含む第１の複数量子ビットと、第２の量子ビット１０２を含む第２の複数の量子ビットとをさらに備える。第２の複数の量子ビットにおける各量子ビットは、第１の複数の量子ビットにおける対応する量子ビットに選択的に結合可能であり得る。構成１００は、第１のエネルギー散逸構造１０３を含む複数のエネルギー散逸構造であって、複数のエネルギー散逸構造の各エネルギー散逸構造が、第１の複数の量子ビットの対応する量子ビットに選択的に結合可能であり、複数のエネルギー散逸構造の各エネルギー散逸構造が、そのエネルギー散逸構造に伝達されたエネルギーを散逸させるように構成される、複数のエネルギー散逸構造をさらに備え得る。
【0065】
制御ユニット１０４は、第１の複数の量子ビットの各量子ビットから第２の複数の量子ビットの対応する量子ビットに量子状態の少なくとも１つの特性を伝達するために第１の量子演算を実行することと、第１の複数の量子ビットの各量子ビットを複数のエネルギー散逸構造の対応するエネルギー散逸構造に時間間隔の間結合することと、第２の複数の量子ビットの各量子ビットから第１の複数の量子ビットの対応する量子ビットに量子状態の少なくとも１つの特性を伝達するために第２の量子演算を実行することと、を行うようにさらに構成され得る。
【0066】
図２は、別の実施形態による構成の概略図を示す。
【0067】
構成１００は、第２の量子ビット１０２に選択的に結合可能な第２のエネルギー散逸構造２０１をさらに備え得る。第２のエネルギー散逸構造２０１は、第２のエネルギー散逸構造２０１に伝達されたエネルギーを散逸させるように構成され得る。
【0068】
制御ユニット１０４は、第１の量子演算の前に、第２の量子ビット１０２を第２のエネルギー散逸構造２０１に結合することによって、第２の量子ビット１０２を基底状態に初期化するようにさらに構成され得る。
【0069】
代替または追加として、制御ユニット１０４は、第２の量子演算の後に、第２の量子ビット１０２を第２のエネルギー散逸構造２０１に結合することによって、第２の量子ビット１０２を基底状態に初期化するようにさらに構成され得る。
【0070】
制御ユニット１０４は、第２の時間間隔の間、第２の量子ビット１０２を第２のエネルギー散逸構造２０１に結合するようにさらに構成され得る。制御ユニット１０４は、例えば、第２の量子ビット１０２と第２のエネルギー散逸構造２０１との間の結合強度を調整することによって、第２の量子ビット１０２と第２のエネルギー散逸構造２０１とを結合することができる。
【0071】
第２の時間間隔は、非計算状態及び／または第２の量子ビット１０２の基底状態以外の状態が枯渇するのを保証するのに十分な長さであり得る。
【0072】
【0073】
実施形態によれば、第１のエネルギー散逸構造１０３及び／または第２のエネルギー散逸構造２０１は、少なくとも１つの常伝導金属－絶縁体－超伝導体ＮＩＳ接合を備える。
【0074】
例えば、図３の実施形態では、エネルギー散逸構造１０３は２つのＮＩＳ接合を備える。これらの２つのＮＩＳ接合は、超伝導体３０３－絶縁体３０２－常伝導金属３０１－絶縁体３０２－超伝導体３０３（ＳＩＮＩＳ）接合を形成する。ＳＩＮＩＳ接合は、バイアス電圧ＶＢによってバイアスされ得る。
【0075】
金属島３０１は、絶縁隔壁３０２を越える電子トンネリングによるバイアス電圧ＶＢを制御することによって充電及び放電され得る。このようなトンネリング遷移には、光子の吸収または放出も含まれ得る。ＳＩＮＩＳ接合は、量子回路冷凍機（ＱＣＲ）と呼ばれることがある。
【0076】
第１の量子ビット１０１は、第１のエネルギー散逸構造１０３のＮＩＳ／ＳＩＮＩＳ接合の常伝導金属３０１に電気的に結合され得る。したがって、第１のエネルギー散逸構造１０３は、第１の量子ビット１０１から光子エネルギーを吸収し得る。
【0077】
第２の量子ビット１０２は、第２のエネルギー散逸構造２０１のＮＩＳ／ＳＩＮＩＳ接合の常伝導金属３０１に電気的に結合され得る。したがって、第２のエネルギー散逸構造２０１は、第２の量子ビット１０２から光子エネルギーを吸収し得る。
【0078】
実施形態によれば、第１のエネルギー散逸構造１０３及び／または第２のエネルギー散逸構造２０１は、量子回路冷凍機（ＱＣＲ）を備え、ＱＣＲは、電圧バイアスされたＳＩＮＩＳ接合を備える。第１の量子ビット１０１は、第１のエネルギー散逸構造１０３のＳＩＮＩＳ接合の常伝導金属に電気的に結合され得、及び／または第２の量子ビット１０２は、第２のエネルギー散逸構造２０１のＳＩＮＩＳ接合の常伝導金属に電気的に結合され得る。
【0079】
制御ユニット１０４は、第１のエネルギー散逸構造１０３のＳＩＮＩＳ接合のバイアス電圧を調整することによって、時間間隔の間、第１の量子ビット１０１を第１のエネルギー散逸構造１０３に結合するように構成され得る。
【0080】
実施形態によれば、第１のエネルギー散逸構造１０３及び／または第２のエネルギー散逸構造２０１は、ＮＩＳ／ＳＩＮＩＳ接合における光子支援電子トンネリングを介してエネルギー散逸構造に伝達された光子エネルギーを散逸させるように構成される。
【0081】
第１のエネルギー散逸構造１０３は、超伝導体３０３のバーディーン・クーパー・シュリーファーエネルギーギャップを乗り越えるために、電子が第１の量子ビット１０１から追加のエネルギー量子を受け取る必要があるバイアス電圧で、第１の量子ビット１０１から光子を吸収することができる。したがって、制御ユニット１０４は、バイアス電圧ＶＢを介して、第１のエネルギー散逸構造１０３と第１の量子ビット１０１との間の結合強度を調整することができる。
【0082】
以下では、構成１００の実施形態の挙動が分析される。
【0083】
構成１００は、系ハミルトニアンでモデル化できる。
ここで
ここで、
はモードｉ＝｛１，２｝の消滅演算子である。
ここで、
は量子ビットｉのジョセフソン接合のジョセフソンエネルギー、
は量子ビットｉの充電エネルギー、Ｃｃは量子ビット間の静電容量、Ｃｉは個々の量子ビットｉの静電容量である。上記の方程式では、トランズモン量子ビットは、周波数ωｉを持つ非調和ダフィング振動子としてモデル化されている。さらに、非調和パラメータはαｉ＝ω１２，ｉ－ω０１，ｉとして定義され、結合周波数はｇとして定義されている。
【数1】
【数2】
【数3】
【数4】
【数5】
【数6】
【0084】
以下では、ｉＳＷＡＰ操作の下での非計算状態における占有の発展が分析される。
【0085】
ここで、上に示した系ハミルトニアン
が、相互作用像で考慮されており、これはユニタリ回転
で取得できる。結果として、系ハミルトニアンは次のように記述できる。
ここで、相互作用像の消滅演算子は次のように定義され得る。
ここで、最後の等式では、消滅演算子は、ｎ＝０，１，２，・・・のダフィング振動子のＦｏｃｋ基底｛｜ｎ〉｝で表されている。典型的なｉＳＷＡＰの実現と同様に、量子ビットは、共振状態にある、つまりω１＝ω２＝ωｑである、と仮定されている。結果として、共振遷移は、相互作用像では時間に依存しない。これにより、ゲートの忠実度を高めることができる。ｇ≪ωｑの場合、回転波近似を作成し、占有数を保存しない遷移のハミルトニアン
の行列要素を無視することができる。
【数7】
【数8】
【数9】
【数10】
【数11】
【0086】
ｉＳＷＡＰゲート操作中の非計算状態への影響を定量化するために、トランズモン量子ビットの３状態切り捨てを使用した上記のアプローチを検討する。結果として、相互作用像における次の系ハミルトニアンが得られる。
非ゼロ要素は以下である。
ここで、回転波近似で無視される項が示され、明確にするためにｎ＝ｇ、ｅ、ｆのトランズモン状態｜ｎ〉がラベル付けされている。結果として、系ハミルトニアンを次のように書くことができる。
ここで、消滅演算子は
及び
として定義されている。
【数12】
【数13】
【数14】
【数15】
【数16】
【0087】
通常、ｉＳＷＡＰ操作は、第１の量子ビット１０１と第２の量子ビット１０２とが持続時間τ＝π／（２ｇ）の間共振状態（ω１＝ω２）にあるとき、上記の系を発展させることによって実現することができる。トランズモンの２状態切り捨てでは、相互作用像ハミルトニアン
の最初の項のみが考慮され、そのようなプロセスの時間発展演算子は、相互作用像で次のように記述され得る。
ここで
である。
【数17】
【数18】
【数19】
【0088】
ｉＳＷＡＰゲート操作中の非計算状態への移行によって生成されるエラーを算出するために、完全な相互作用像ハミルトニアン
を再度検討する。さらに、計算量子ビットからアンシラへの非計算情報の漏れを分析するために、計算量子ビットが第２の励起状態
にある間、補助量子ビットは最初は基底状態にあると仮定する。短い時間間隔では、上記の式の系ハミルトニアンの第３項が時間発展を支配し、系を｜ｆ，ｇ〉から｜ｅ，ｅ〉に駆動する。他の項を無視すると、有効な系ハミルトニアンを取得でき、これをシュレーディンガー像に戻すと、次のように記述される。
【数20】
【数21】
【数22】
【0089】
計算量子ビットの｜ｆ〉状態における占有Ｐｆ（ｔ）のダイナミクスは、フォンノイマン方程式から解くことができ、結果は次のように記述できる。
【数23】
【0090】
以下では、ｉＳＷＡＰゲートの伝達された非計算情報の最悪の場合の推定値は
で示される。これは、ゲートエラーと呼ばれることがある。これは、Ｐｆ（ｔ）の余弦項が－１に等しいときに取得され、これがゲート時間τの余弦値と一致しない可能性があるため、上記の量はシングルゲートエラーを過大評価する。一方、構成１００は、２つのｉＳＷＡＰゲートを実行することができ、したがって、これらのゲート操作中に計算量子ビットからアンシラに伝達され戻る全漏れエラーがεｇによって与えられる。
【数24】
【0091】
【0092】
長方形４０２は、シングルゲートエラー４０１が
であるレジームを示す。特に、
の場合、したがって
である。
【数26】
【数27】
【数28】
【0093】
図５は、実施形態による回路パラメータの表を示す。
【0094】
次のセクションで示す数値シミュレーションでは、図５の表に示す回路パラメータが使用される。これらのパラメータの場合、
となり、１ゲートエラーは
、したがって２ゲートエラーは
になる。
【数29】
【数30】
【数31】
【0095】
回転波近似では、アンシラの基底状態から開始すると、非計算情報のダイナミクスは、状態｛｜ｆ，ｇ〉，｜ｅ，ｅ〉，｜ｇ，ｆ〉｝によってスパンされるヒルベルト空間に制限される。その結果、α２≫α１を選択することで｜ｆ，ｇ〉→｜ｇ，ｆ〉からの占有の移動を抑制することができ、これにより、｜ｆ，ｇ〉→｜ｅ，ｅ〉と｜ｅ，ｅ〉→｜ｇ，ｆ〉との間の不整合ラビ周波数を保証できる可能性がある。
【0096】
第１の量子ビット１０１が第１のエネルギー散逸構造１０３に結合されるとき、エラーの別の考えられる原因が生成される。理想的には、エネルギー散逸構造１０３は、計算量子ビットにのみ結合し、補助量子ビットから切り離され、したがって、計算量子ビット１０１からの非計算情報の枯渇の間、保存された量子情報は保護されたままである。ただし、計算量子ビット１０１と補助量子ビット１０２との間の結合ｇにより、ＱＣＲは補助量子ビット１０２にも間接的に結合される。ここで、補助量子ビット１０２の望ましくない実効減衰率及び回路パラメータへのその依存性が計算される。
【0097】
２量子ビットシステムとＱＣＲとの間の相互作用は、Ｃａｌｄｅｉｒａ－Ｌｅｇｇｅｔｔモデルでモデル化できる。このモデルでは、エネルギー散逸構造１０３は、計算量子ビット１０１に双線形的かつ容量的に結合された調和振動子の無限セットによって記述される。物理特性は次のハミルトニアンによって捉えられる。
ここで
は、上で開示された系ハミルトニアンである。ｇ＝０の場合、エネルギー散逸構造１０３は、計算量子ビット１０１のみに結合する。ボルンマルコフ近似、エネルギー散逸構造１０３のトレース、経年近似などの方法を使用して、計算量子ビット１０１のリンドブラッドマスター方程式を導き出すことができる。この方程式には、量子ビットの散逸とデコヒーレンスを記述する散逸項と、環境によって生成される量子ビットのエネルギーに対する補正を記述するコヒーレント項とが含まれる。その結果、計算量子ビット１０１とエネルギー散逸構造１０３との間の相互作用は、エネルギー散逸構造１０３の散逸率κ及び温度によって記述される。
【数32】
【数33】
【数34】
【0098】
計算量子ビット１０１と補助量子ビット１０２とが結合されている場合（ｇ＞０）、補助量子ビット１０２の望ましくない減衰からエラーが発生する可能性がある。これを分析するために、２つの制限レジームを検討する。ｇ≫κの場合、補助量子ビット１０２の散逸率γを解析的に計算することができる。ここで、共振（δ＝０）及び分散（δ≫ｇ）制限の結果は次のように要約される（δ＝｜ω１－ω２｜）。
【数35】
【0099】
ｇ≪κの反対の場合、分析結果を得るために、計算量子ビット１０１は補助量子ビット１０２によって見られる槽の一部として扱われる必要がある。その結果、計算量子ビット１０１は、補助量子ビット１０２とエネルギー散逸構造１０３との間のフィルタとして作用する。計算量子ビット１０１を線形共振器として近似すると、共振及び分散の制限の補助減衰率を次のように導き出すことができる。
上記の結果では、Ｔ＝０と仮定している。上記の両方の場合において、分散制限（κ，ｇ≪δ）での補助量子ビット１０２の減衰率は、γ＝κｇ２／δ２で与えられることに留意されたい。
【数36】
【0100】
ここで、第１の量子ビット１０１の非計算状態の枯渇時に、ＱＣＲパルスがオンであり、第１の量子ビットがエネルギー散逸構造１０３に結合されているため、レートκ＝κｏｎ、
で散逸すると仮定される。そのため、槽は計算量子ビット１０１のみに結合し、補助量子ビット１０２との結合はマスター方程式のコヒーレント部分のみに考慮すると仮定した、リンドブラッドマスター方程式の単純化されたバージョンであるローカルリンドブラッドマスター方程式を用いることは適切である。結果として、補助量子ビットの不要な減衰から生じるエラーは、次のように概算できる。
ここで、ＱＣＲパルスの持続時間はτκ＝１０／κｏｎ＝３０ｎｓで示され、図５のパラメータ値が使用されている。これらの結果は、初期状態
のローカルリンドブラッドマスター方程式を使用して数値的に確認されている。パラメータはκｏｎ＞ｇに従うので、共振の場合に、強結合散逸効果をもたらす可能性があるが、κｏｎ≪δであるため、そのような寄与は無視できる場合がある。
【数37】
【数38】
【数39】
【0101】
図６は、実施形態による、第１の量子ビットと第２の量子ビットとの間の調整、第１の量子ビットと第１のエネルギー散逸構造との間の調整、及び状態占有のグラフ表現を示す。図６の実施形態では、両方のトランズモン量子ビットが３つの状態を含み、図５からのパラメータが使用されると仮定される。プロトコル期間は
である。
【数40】
【0102】
補助量子ビット１０２の共振周波数ω２（ｔ）は、例えば、ジョセフソンエネルギー
の磁束調整によって調整できると想定される。さらに、第１の量子ビット１０１は、散逸率κ（ｔ）を数桁単位で調整できるＱＣＲに結合することができると仮定される。また、ω２（ｔ）の調整により、結合周波数ｇも変化すると考えられる。プロトコルの開始時に、両方の量子ビットが離調され、つまり、ｇ≪δ（０）＝ω２（０）－ω１である。
【数41】
【0103】
図６のシミュレーションでは、初期状態は積の状態
であると仮定され、第１の量子ビット１０１は次の状態にある。
第２の量子ビット１０２は、
によって与えられる基底状態にある。
【数42】
【数43】
【数44】
【0104】
曲線６０１は、第２の量子ビットの共振周波数ω２と第１の量子ビットの共振周波数ω１との比率を表す。時間間隔ω１ｔ＝［０，５００］の間、ω２／ω１＝１であり、第１の量子ビット１０１と第２の量子ビット１０２とは、第１のＳＷＡＰ操作のために共振状態にある。時間間隔ω１ｔ＝［５００，１５００］の間、ω２／ω１＝１．２であり、第１の量子ビットと第２の量子ビットとは共振していない。時間間隔ω１ｔ＝［１５００，２０００］の間、再びω２／ω１＝１であり、第１の量子ビット１０１と第２の量子ビット１０２とは、第２のゲート操作のために共振状態にある。
【0105】
曲線６０２は比率κ／ω１を表す。したがって、曲線６０２は、第１の量子ビット１０１とＱＣＲとの間の結合にω１の単位で対応する。時間間隔ω１ｔ＝［５００，１５００］の間、κ／ω１＝０．０１であり、それ以外はκ／ω１＝０である。
【0106】
曲線６０３は計算量子ビット１０１の基底状態｜ｇ〉の占有を表し、曲線６０４は計算量子ビット１０１の最低励起状態｜ｅ〉の占有を表し、曲線６０５は計算量子ビット１０１の２番目に低い励起状態｜ｆ〉の占有を表す。
【0107】
図６の実施形態では、散逸は、計算量子ビット１０１の局所リンドブラッド方程式を使用してモデル化されている。その結果、非コヒーレントまたは散逸ダイナミクスは、κ＞ｇの極限において、すなわち、計算量子ビット１０１がアンシラによって見られる槽の一部として扱われ得る場合に有効な補助量子ビット１０２を無視する。図５のパラメータの場合、結合角周波数はｇ＝２π×０．０１６ＧＨｚであり、ＱＣＲのオン状態での散逸率の値は
であり、結果は
になる。
【数45】
【数46】
【0108】
本明細書に開示された結果から分かるように、少なくとも使用されたパラメータ値及び初期状態では、構成１００によって実行されるプロトコルは、計算量子ビット１０１の第２の励起状態における占有の低下をもたらす。エネルギー散逸構造１０３によって誘導される減衰率
に使用される値は、高すぎる可能性がある。例示的なパラメータでは、プロトコルの持続期間はＴ＝６４ｎｓであり、パラメータの最適化の余地がある。プロトコル速度は、第１の量子ビット１０１とエネルギー散逸構造１０３との間の結合における結合ｇ及び散逸率κの値を増加させることによって増加させることができる。ただし、大きなｇには大きなδ（０）＝ω２（０）－ω１が必要になる場合があり、その最大値は回路パラメータ及びその他の実験的制限によって制限される場合がある。
【数47】
【0109】
図７は、実施形態による制御ユニット１０４の概略図を示す。
【0110】
制御ユニット１０４は、少なくとも１つのプロセッサ７０１を含み得る。少なくとも１つのプロセッサ７０１は、例えば、コプロセッサ、マイクロプロセッサ、制御ユニット１０４、デジタル信号プロセッサ（ＤＳＰ）、付属ＤＳＰを有するかまたは有しない処理回路などの様々な処理デバイスのうちの１つ以上、あるいは特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、マイクロプロセッサユニット（ＭＣＵ）、ハードウェアアクセラレータ、専用コンピュータチップなどの集積回路を含む様々な他の処理デバイスを備えることができる。
【0111】
制御ユニット１０４は、メモリ７０２をさらに備えることができる。メモリ７０２は、例えば、コンピュータプログラムなどを格納するように構成され得る。メモリ７０２は、１つ以上の揮発性メモリデバイス、１つ以上の不揮発性メモリデバイス、及び／または１つ以上の揮発性メモリデバイスと不揮発性メモリデバイスの組み合わせを備えることができる。例えば、メモリ７０２は、磁気記憶装置（ハードディスクドライブ、フロッピーディスク、磁気テープなど）、光磁気記憶装置、及び半導体メモリ（マスクＲＯＭ、ＰＲＯＭ（プログラマブルＲＯＭ）など、ＥＰＲＯＭ（消去可能なＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（ランダムアクセスメモリ）など）。として具現化することができる。
【0112】
制御ユニット１０４は、図７の実施形態には示されていない他の構成要素をさらに備えることができる。制御ユニット１０４は、例えば、制御ユニット１０４を構成１００に接続するための入力／出力バスを備え得る。さらに、ユーザは、入力／出力バスを介して、制御ユニット１０４を制御することができる。ユーザは、例えば、制御ユニット１０４及び入力／出力バスを介して構成１００によって実行される量子計算動作を制御することができる。
【0113】
制御ユニット１０４がいくつかの機能を実装するように構成される場合、いくつかの構成要素、及び／または少なくとも１つのプロセッサ７０２及び／またはメモリ７０２などの制御ユニット１０４の構成要素は、この機能を実装するように構成され得る。さらに、少なくとも１つのプロセッサ７０１が何らかの機能を実装するように構成されている場合、この機能は、例えばメモリに含まれるプログラムコードを使用して実装され得る。
【0114】
制御ユニット１０４は、例えば、コンピュータ、何らかの他のコンピューティングデバイスなどを使用して実装されてもよい。
【0115】
図８は、実施形態による量子ビット漏れエラーを低減する方法８００のフローチャート表現を示す。
【0116】
実施形態によれば、方法８００は、量子状態の少なくとも１つの特性を第１の量子ビットから第２の量子ビットに伝達するために第１の量子演算を実行すること８０１を含む。
【0117】
方法８００は、時間間隔の間、第１の量子ビットをエネルギー散逸構造に結合すること８０２をさらに含むことができる。
【0118】
方法８００は、時間間隔の後に、第２の量子ビットから第１の量子ビットに量子状態の少なくとも１つの特性を伝達するために第２の量子演算を実行すること８０３をさらに含むことができる。
【0119】
方法８００は、例えば、構成１００及び／または制御ユニット１０４によって実行され得る。
【0120】
本明細書で与えられた任意の範囲またはデバイス値は、求められる効果を失うことなく拡張または変更することができる。また、明示的に禁止されていない限り、任意の実施形態を別の実施形態と組み合わせることができる。
【0121】
本主題は、構造的特徴及び／または行為に特有の言語で説明されているが、添付の特許請求の範囲で定義される本主題が必ずしも上述の特定の特徴または行為に限定されないことを理解されたい。むしろ、上記の特定の特徴及び行為は、特許請求の範囲を実施する例として開示されており、他の同等の特徴及び行為は、特許請求の範囲内にあることを意図している。
【0122】
上述の利益及び利点は、一実施形態に関連する場合もあれば、いくつかの実施形態に関連する場合もあることが理解されるであろう。実施形態は、記載された課題のいずれかまたは全てを解決するもの、あるいは記載された利益及び利点のいずれかまたは全てを有するものに限定されない。「ある」項目への言及は、それらの項目の１つ以上を指し得ることがさらに理解されるであろう。
【0123】
本明細書に記載の方法のステップは、任意の適切な順序で、または必要に応じて同時に実行することができる。さらに、個々のブロックは、本明細書に記載された主題の趣旨及び範囲から逸脱することなく、いずれの方法からも削除することができる。上述の実施形態のいずれかの態様を、記載されている他の実施形態のいずれかの態様と組み合わせて、求められる効果を失うことなく、さらなる実施形態を形成することができる。
【0124】
本明細書では、「備える」という用語は、識別された方法、ブロックまたは要素を含むことを意味するために使用されるが、そのようなブロックまたは要素は排他的リストを構成するものではなく、方法または装置は追加のブロックまたは要素を備えることができる。
【0125】
上記の説明は単なる例としてのみ与えられたものであり、当業者によって様々な変更がなされ得ることが理解されよう。上記の仕様、例、及びデータは、例示的な実施形態の構造及び使用に関する完全な説明を提供する。様々な実施形態が、ある程度の特殊性をもって、または１つ以上の個々の実施形態を参照して上記で説明されてきたが、当業者は、本明細書の趣旨または範囲から逸脱することなく、開示された実施形態に対して多数の変更を行うことができる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】