特表 2023-535755 パッシブ光学位置合わせ式の光導波路エッジ結合のためのシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-08-21

(54)【発明の名称】パッシブ光学位置合わせ式の光導波路エッジ結合のためのシステムおよび方法

(51)【国際特許分類】

   G02B 6/26 20060101AFI20230814BHJP

   G02B 6/42 20060101ALI20230814BHJP

   G02B 6/122 20060101ALI20230814BHJP

   G02B 6/12 20060101ALI20230814BHJP

【ＦＩ】

G02B6/26

G02B6/42

G02B6/122

G02B6/12 301

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023505358

(86)(22)【出願日】2021-07-29

(85)【翻訳文提出日】2023-03-20

(86)【国際出願番号】 US2021043650

(87)【国際公開番号】W WO2022031508

(87)【国際公開日】2022-02-10

(31)【優先権主張番号】63/059,974

(32)【優先日】2020-08-01

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】519011669

【氏名又は名称】アヤー・ラブス・インコーポレーテッド

【氏名又は名称原語表記】ＡＹＡＲ ＬＡＢＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110000028

【氏名又は名称】弁理士法人明成国際特許事務所

(72)【発明者】

【氏名】ラバル・マナン

(72)【発明者】

【氏名】シサク・マシュー

(72)【発明者】

【氏名】リー・チェン

(72)【発明者】

【氏名】ジャン・チョン

【テーマコード（参考）】

2H137

2H147

【Ｆターム（参考）】

2H137AB01

2H137AB11

2H137BA31

2H137BA53

2H137BB02

2H137BB12

2H137CA22B

2H137CA33

2H137CA51

2H137CA62

2H137EA02

2H137EA04

2H137EA05

2H147AB04

2H147AB05

2H147CC03

2H147CD02

2H147EA12A

2H147FC01

2H147FC08

(57)【要約】

【解決手段】第１チップは、第１チップのファセットで露出されている第１複数の光導波路を備える。第２チップは、第２チップのファセットで露出されている第２複数の光導波路を備える。第２チップは、第２複数の光導波路の両側に第１および第２スペーサを備える。第１および第２スペーサは、第２チップのファセットから制御された垂直距離に、第２チップのファセットと実質的に平行に方向付けられているそれぞれの位置合わせ面を有する。第２チップは、第１および第２スペーサの位置合わせ面が第１チップのファセットと接触し、第２複数の光導波路が第１複数の光導波路とそれぞれ位置合わせされるように、配置されている。第１および第２スペーサは、第１および第２複数の光導波路の間に、少なくともマイクロメートルレベルの精度のエアギャップを規定して維持する。
【選択図】図１Ｃ

【特許請求の範囲】

【請求項1】

電気光学チップのエッジ結合のためのシステムであって、
第１チップであって、前記第１チップのエッジに形成されているファセットと、前記第１チップの前記ファセットで露出されている第１複数の光導波路と、を備える、第１チップと、
第２チップであって、前記第２チップのエッジに形成されているファセットと、前記第２チップの前記ファセットで露出されている第２複数の光導波路と、を備える、第２チップと、を備え、前記第２複数の光導波路は、前記第２チップが前記第１チップへエッジ結合された時に、前記第１複数の光導波路と位置合わせされるように配置され、前記第２チップは、前記第２複数の光導波路の第１側に配置されている第１スペーサを備え、前記第２チップは、前記第２複数の光導波路の第２側に配置されている第２スペーサを備え、前記第１スペーサは、前記第２チップの前記ファセットと実質的に平行に方向付けられている位置合わせ面を有し、前記第２スペーサは、前記第２チップの前記ファセットと実質的に平行に方向付けられている位置合わせ面を有し、前記第１および第２スペーサの前記位置合わせ面は、前記第２チップの前記ファセットと垂直な方向に測定された前記第２チップの前記ファセットからの制御された距離に配置され、
前記第２チップは、前記第１および第２スペーサの前記位置合わせ面が前記第１チップの前記ファセットと接触し、前記第２複数の光導波路が前記第１複数の光導波路とそれぞれ位置合わせされるように配置され、前記第１および第２スペーサは、前記第１および第２複数の光導波路の間にエアギャップを規定して維持し、前記エアギャップは、前記第２チップの前記ファセットと垂直な前記方向に測定された、前記制御された距離と等しいサイズを有する、システム。

【請求項2】

請求項１に記載のシステムであって、前記制御された距離は、マイクロメートルレベルの精度を有する、システム。

【請求項3】

請求項１に記載のシステムであって、前記制御された距離は、サブマイクロメートルレベルの精度を有する、システム。

【請求項4】

請求項１に記載のシステムであって、前記制御された距離は、約１０ナノメートル～約１０マイクロメートルの範囲内にある、システム。

【請求項5】

請求項１に記載のシステムであって、前記エアギャップのサイズは、前記第１チップの前記ファセットと前記第２チップの前記ファセットとの間の領域にわたって実質的に均一である、システム。

【請求項6】

請求項１に記載のシステムであって、前記第２チップの前記ファセットは、前記第２チップの一部が前記第２チップの前記ファセットから前記第１チップの少なくとも一部の上に延伸するように、前記第２チップの厚さ全体未満を通して延伸している、システム。

【請求項7】

請求項６に記載のシステムであって、前記第１チップと、前記第２チップの前記ファセットから前記第１チップの少なくとも前記一部の上に延伸している前記第２チップの前記一部との間に、ギャップが存在する、システム。

【請求項8】

請求項６に記載のシステムであって、前記第２チップの前記ファセットは、前記第２チップの一部が前記第２チップの前記ファセットから前記第１チップの少なくとも一部の上に延伸するように、前記第２チップ内へ特定の距離だけ延伸し、前記特定の距離は、前記第２チップの前記一部が前記第１チップと接触するように配置された時に、前記第２複数の光導波路と前記第１複数の光導波路との垂直位置合わせを達成するように規定されている、システム。

【請求項9】

請求項８に記載のシステムであって、前記特定の距離は、マイクロメートルレベルの精度を有する、システム。

【請求項10】

請求項８に記載のシステムであって、前記特定の距離は、サブマイクロメートルレベルの精度を有する、システム。

【請求項11】

請求項８に記載のシステムであって、前記第１チップは、前記第１複数の光導波路の第１側に配置されている第１水平位置合わせトレンチと、前記第１複数の光導波路の第２側に配置されている第２水平位置合わせトレンチと備え、前記第２チップは、前記第２複数の光導波路の第１側に配置されている第１水平位置合わせフィーチャと、前記第２複数の光導波路の第２側に配置されている第２水平位置合わせフィーチャとを備え、前記第２複数の光導波路が前記第１複数の光導波路と位置合わせされる時に、前記第１水平位置合わせフィーチャは、前記第１水平位置合わせトレンチに適合するよう構成されており、前記第２水平位置合わせフィーチャは、前記第２水平位置合わせトレンチに適合するよう構成されている、システム。

【請求項12】

請求項１１に記載のシステムであって、前記第１水平位置合わせトレンチ、前記第２水平位置合わせトレンチ、前記第１水平位置合わせフィーチャ、および、前記第２水平位置合わせフィーチャの位置およびサイズは、マイクロメートルレベルの精度で実装される、システム。

【請求項13】

請求項１１に記載のシステムであって、前記第１水平位置合わせトレンチ、前記第２水平位置合わせトレンチ、前記第１水平位置合わせフィーチャ、および、前記第２水平位置合わせフィーチャの位置およびサイズは、サブマイクロメートルレベルの精度で実装される、システム。

【請求項14】

電気光学チップのエッジ結合のための方法であって、
第１複数の光導波路が第１チップのファセットで露出されるように、前記第１チップのエッジに前記ファセットを形成し、
第２複数の光導波路が第２チップのファセットで露出されるように、前記第２チップのエッジに前記ファセットを形成し、前記第２チップの前記ファセットは、前記第２チップが、前記第２複数の光導波路の第１側に配置されている第１スペーサと、前記第２複数の光導波路の第２側に配置されている第２スペーサとを備えるように形成され、前記第１スペーサは、前記第２チップの前記ファセットと実質的に平行に方向付けられている位置合わせ面を有し、前記第２スペーサは、前記第２チップの前記ファセットと実質的に平行に方向付けられている位置合わせ面を有し、前記第２チップの前記ファセットは、前記第１および第２スペーサの前記位置合わせ面が、前記第２チップの前記ファセットと垂直な方向に測定された前記第２チップの前記ファセットからの制御された距離に配置されるように形成され、
前記第１および第２スペーサの前記位置合わせ面が前記第１チップの前記ファセットと接触し、前記第２複数の光導波路が前記第１複数の光導波路とそれぞれ位置合わせされるように、前記第１チップに対して前記第２チップを配置すること、を備え、前記第１および第２スペーサは、前記第１および第２複数の光導波路の間にエアギャップを規定して維持し、前記エアギャップは、前記第２チップの前記ファセットと垂直な前記方向に測定された、前記制御された距離と等しいサイズを有する、方法。

【請求項15】

請求項１４に記載の方法であって、前記制御された距離は、マイクロメートルレベルの精度を有する、方法。

【請求項16】

請求項１４に記載の方法であって、前記制御された距離は、サブマイクロメートルレベルの精度を有する、方法。

【請求項17】

請求項１４に記載の方法であって、前記制御された距離は、約１０ナノメートル～約１０マイクロメートルの範囲内にある、方法。

【請求項18】

請求項１４に記載の方法であって、前記第２チップの前記ファセットは、前記第２チップが前記第１チップに対して配置された時に、前記第２チップの一部が前記第２チップの前記ファセットから前記第１チップの少なくとも一部の上に延伸するように、前記第２チップの厚さ全体未満を通して延伸するように形成される、方法。

【請求項19】

請求項１８に記載の方法であって、前記第２チップの前記ファセットは、前記第２チップが前記第１チップに対して配置された時に、前記第１チップと、前記第２チップの前記ファセットから前記第１チップの少なくとも前記一部の上に延伸している前記第２チップの前記一部との間に、ギャップが存在するように形成される、方法。

【請求項20】

請求項１４に記載の方法であって、前記第２チップの前記ファセットは、前記第２チップが前記第１チップに対して配置された時に、前記第２チップの一部が前記第２チップの前記ファセットから前記第１チップの少なくとも一部の上に延伸するように、前記第２チップ内へ特定の距離だけ延伸するように形成され、前記特定の距離は、前記第２チップが前記第１チップに対して配置された時に、前記第２複数の光導波路と前記第１複数の光導波路との垂直位置合わせを達成するように規定される、方法。

【請求項21】

請求項２０に記載の方法であって、さらに、
前記第１チップ内で前記第１複数の光導波路の第１側に第１水平位置合わせトレンチを形成し、
前記第１チップ内で前記第１複数の光導波路の第２側に第２水平位置合わせトレンチを形成すること、
を備え、
前記第２チップの前記ファセットは、前記第２チップが、前記第２複数の光導波路の第１側に配置されている第１水平位置合わせフィーチャと、前記第２複数の光導波路の第２側に配置されている第２水平位置合わせフィーチャとを備えるように形成され、前記第２チップが前記第１チップに対して配置される際、前記第２複数の光導波路が前記第１複数の光導波路と位置合わせされる時に、前記第１水平位置合わせフィーチャは、前記第１水平位置合わせトレンチに適合するように形成され、前記第２水平位置合わせフィーチャは、前記第２水平位置合わせトレンチに適合するように形成される、方法。

【請求項22】

請求項２１に記載の方法であって、前記第１水平位置合わせトレンチ、前記第２水平位置合わせトレンチ、前記第１水平位置合わせフィーチャ、および、前記第２水平位置合わせフィーチャの各々は、位置およびサイズに関してマイクロメートルレベルの精度で形成される、方法。

【請求項23】

請求項２１に記載の方法であって、前記第１水平位置合わせトレンチ、前記第２水平位置合わせトレンチ、前記第１水平位置合わせフィーチャ、および、前記第２水平位置合わせフィーチャの各々は、位置およびサイズに関してサブマイクロメートルレベルの精度で形成される、方法。

【請求項24】

電気光学チップのエッジ結合のためのシステムであって、
第１チップであって、前記第１チップのエッジに形成されているファセットと、前記第１チップの前記ファセットで露出されている第１複数の光導波路と、を備える、第１チップと、
第２チップであって、前記第２チップのエッジに形成されているファセットと、前記第２チップの前記ファセットで露出されている第２複数の光導波路とを備る第２チップと、を備え、前記第２複数の光導波路は、前記第２チップが前記第１チップへエッジ結合された時に、前記第１複数の光導波路と位置合わせされるように配置され、
前記第２チップは、前記第２チップの前記ファセットと前記第１チップの前記ファセットとの間に実質的にギャップが存在しないように、前記第２チップの前記ファセットが前記第１チップの前記ファセットと接触すると共に、前記第２複数の光導波路が前記第１複数の光導波路とそれぞれ位置合わせされるよう配置されている、システム。

【請求項25】

請求項２４に記載のシステムであって、前記第２チップの前記ファセットは、前記第２チップの一部が前記第２チップの前記ファセットから前記第１チップの少なくとも一部の上に延伸するように、前記第２チップ内へ特定の距離だけ延伸し、前記特定の距離は、前記第２チップの前記一部が前記第１チップと接触するように配置された時に、前記第２複数の光導波路と前記第１複数の光導波路との垂直位置合わせを達成するように規定されている、システム。

【請求項26】

請求項２５に記載のシステムであって、前記特定の距離は、マイクロメートルレベルの精度を有する、システム。

【請求項27】

請求項２５に記載のシステムであって、前記特定の距離は、サブマイクロメートルレベルの精度を有する、システム。

【請求項28】

請求項２５に記載のシステムであって、前記第１チップは、前記第１複数の光導波路の第１側に配置されている第１水平位置合わせトレンチと、前記第１複数の光導波路の第２側に配置されている第２水平位置合わせトレンチと備え、前記第２チップは、前記第２複数の光導波路の第１側に配置されている第１水平位置合わせフィーチャと、前記第２複数の光導波路の第２側に配置されている第２水平位置合わせフィーチャとを備え、前記第２複数の光導波路が前記第１複数の光導波路と位置合わせされる時に、前記第１水平位置合わせフィーチャは、前記第１水平位置合わせトレンチに適合するよう構成されており、前記第２水平位置合わせフィーチャは、前記第２水平位置合わせトレンチに適合するよう構成されている、システム。

【請求項29】

請求項２８に記載のシステムであって、前記第１水平位置合わせトレンチ、前記第２水平位置合わせトレンチ、前記第１水平位置合わせフィーチャ、および、前記第２水平位置合わせフィーチャの位置およびサイズは、マイクロメートルレベルの精度で実装される、システム。

【請求項30】

請求項２８に記載のシステムであって、前記第１水平位置合わせトレンチ、前記第２水平位置合わせトレンチ、前記第１水平位置合わせフィーチャ、および、前記第２水平位置合わせフィーチャの位置およびサイズは、サブマイクロメートルレベルの精度で実装される、システム。

【請求項31】

電気光学チップのエッジ結合のための方法であって、
第１複数の光導波路が第１チップのファセットで露出されるように、前記第１チップのエッジに前記ファセットを形成し、
前記第１チップ内で前記第１複数の光導波路の第１側に第１水平位置合わせトレンチを形成し、
前記第１チップ内で前記第１複数の光導波路の第２側に第２水平位置合わせトレンチを形成し、
第２複数の光導波路が第２チップのファセットで露出されるように、前記第２チップのエッジに前記ファセットを形成し、前記第２チップの前記ファセットは、前記第２チップが、前記第２複数の光導波路の第１側に配置されている第１水平位置合わせフィーチャと、前記第２複数の光導波路の第２側に配置されている第２水平位置合わせフィーチャとを備えるように形成され、前記第１水平位置合わせフィーチャは、前記第１チップの前記第１水平位置合わせトレンチに適合するように形成され、前記第２水平位置合わせフィーチャは、前記第１チップの前記第２水平位置合わせトレンチに適合するように形成され、前記第２チップの前記ファセットは、さらに、前記第２チップが前記第１チップに対して配置された時に、前記第２チップの一部が前記第２チップの前記ファセットから前記第１チップの少なくとも一部の上に延伸するように、前記第２チップ内へ特定の距離だけ延伸するように形成され、前記特定の距離は、前記第２複数の光導波路と前記第１複数の光導波路との垂直位置合わせを達成するように規定され、
前記第２チップの前記ファセットが前記第１チップの前記ファセットと接触し、前記第２複数の光導波路が前記第１複数の光導波路とそれぞれ位置合わせされるように、前記第１チップに対して前記第２チップを配置すること、
を備える、方法。

【請求項32】

請求項３１に記載の方法であって、前記特定の距離は、マイクロメートルレベルの精度を有する、方法。

【請求項33】

請求項３１に記載の方法であって、前記特定の距離は、サブマイクロメートルレベルの精度を有する、方法。

【請求項34】

請求項３１に記載の方法であって、前記第２チップが前記第１チップに対して配置された時に、前記第１チップの前記ファセットと前記第２チップの前記ファセットとの間に実質的にギャップが存在しない、方法。

【請求項35】

請求項３１に記載の方法であって、前記第１水平位置合わせトレンチ、前記第２水平位置合わせトレンチ、前記第１水平位置合わせフィーチャ、および、前記第２水平位置合わせフィーチャの各々は、位置およびサイズに関してマイクロメートルレベルの精度で形成される、方法。

【請求項36】

請求項３１に記載の方法であって、前記第１水平位置合わせトレンチ、前記第２水平位置合わせトレンチ、前記第１水平位置合わせフィーチャ、および、前記第２水平位置合わせフィーチャの各々は、位置およびサイズに関してサブマイクロメートルレベルの精度で形成される、方法。

【発明の詳細な説明】

【技術分野】

【0001】

技術分野

【0002】

本発明は、光データ通信に関する。

【0003】

【背景技術】

【0004】

光データ通信システムは、デジタルデータパターンを符号化するためにレーザ光を変調することによって動作する。変調レーザ光は、光データネットワークを通して送信ノードから受信ノードへ送信される。受信ノードに到達した変調レーザ光は、元のデジタルデータパターンを取得するために復調される。したがって、光データ通信システムの実装および動作は、光信号変調用および光信号受信用の信頼性の高い効率的なデバイスを有することに依存する。本発明は、この文脈で生まれたものである。

【発明の概要】

【0005】

一実施形態例において、電気光学チップのエッジ結合のためのシステムが開示されている。システムは、第１チップのエッジに形成されているファセットを備えた第１チップを備える。第１チップは、第１チップのファセットで露出されている第１複数の光導波路を備える。システムは、さらに、第２チップのエッジに形成されているファセットを備えた第２チップを備える。第２チップは、第２チップのファセットで露出されている第２複数の光導波路を備える。第２複数の光導波路は、第２チップが第１チップへエッジ結合された時に、第１複数の光導波路と位置合わせされるように配置されている。第２チップは、第２複数の光導波路の第１側に配置されている第１スペーサを備える。第２チップは、第２複数の光導波路の第２側に配置されている第２スペーサを備える。第１スペーサは、第２チップのファセットと実質的に平行に方向付けられている位置合わせ面を有する。第２スペーサも、第２チップのファセットと実質的に平行に方向付けられている位置合わせ面を有する。第１および第２スペーサの位置合わせ面は、第２チップのファセットと垂直な方向に測定された第２チップのファセットからの制御された距離に配置されている。第２チップは、第１および第２スペーサの位置合わせ面が第１チップのファセットと接触し、第２複数の光導波路が第１複数の光導波路とそれぞれ位置合わせされるように、配置されている。第１および第２スペーサは、第１および第２複数の光導波路の間にエアギャップを規定して維持する。エアギャップは、第２チップのファセットと垂直な方向に測定された、制御された距離と等しいサイズを有する。

【0006】

一実施形態例において、電気光学チップのエッジ結合のための方法が開示されている。方法は、第１複数の光導波路が第１チップのファセットで露出されるように、第１チップのエッジにファセットを形成することを備える。方法は、さらに、第２複数の光導波路が第２チップのファセットで露出されるように、第２チップのエッジにファセットを形成することを備える。第２チップのファセットは、第２チップが、第２複数の光導波路の第１側に配置されている第１スペーサと、複数の光導波路の第２側に配置されている第２スペーサとを備えるように形成される。第１スペーサは、第２チップのファセットと実質的に平行に方向付けられている位置合わせ面を有する。第２スペーサも、第２チップのファセットと実質的に平行に方向付けられている位置合わせ面を有する。第２チップのファセットは、第１および第２スペーサの位置合わせ面が、第２チップのファセットと垂直な方向に測定された第２チップのファセットからの制御された距離に配置されるように形成される。方法は、さらに、第１および第２スペーサの位置合わせ面が第１チップのファセットと接触し、第２複数の光導波路が第１複数の光導波路とそれぞれ位置合わせされるように、第１チップに対して第２チップを配置することを備える。第１および第２スペーサは、第１および第２複数の光導波路の間にエアギャップを規定して維持する。エアギャップは、第２チップのファセットと垂直な方向に測定された、制御された距離と等しいサイズを有する。

【0007】

一実施形態例において、電気光学チップのエッジ結合のためのシステムが開示されている。システムは、第１チップのエッジに形成されているファセットを備えた第１チップを備える。第１チップは、第１チップのファセットで露出されている第１複数の光導波路を備える。システムは、さらに、第２チップのエッジに形成されているファセットを備えた第２チップを備える。第２チップは、第２チップのファセットで露出されている第２複数の光導波路を備える。第２複数の光導波路は、第２チップが第１チップへエッジ結合された時に、第１複数の光導波路と位置合わせされるように配置されている。第２チップは、第２チップのファセットと第１チップのファセットとの間に実質的にギャップが存在しないように、第２チップのファセットが第１チップのファセットと接触すると共に、第２複数の光導波路が第１複数の光導波路とそれぞれ位置合わせされるよう配置されている。

【0008】

一実施形態例において、電気光学チップのエッジ結合のための方法が開示されている。方法は、第１複数の光導波路が第１チップのファセットで露出されるように、第１チップのエッジにファセットを形成することを備える。方法は、さらに、第１チップ内で第１複数の光導波路の第１側に第１水平位置合わせトレンチを形成することを備える。方法は、さらに、第１チップ内で第１複数の光導波路の第２側に第２水平位置合わせトレンチを形成することを備える。方法は、さらに、第２複数の光導波路が第２チップのファセットで露出されるように、第２チップのエッジにファセットを形成することを備える。第２チップのファセットは、第２チップが、第２複数の光導波路の第１側に配置されている第１水平位置合わせフィーチャと、第２複数の光導波路の第２側に配置されている第２水平位置合わせフィーチャとを備えるように形成される。第１水平位置合わせフィーチャは、第１チップの第１水平位置合わせトレンチに適合するように形成される。第２水平位置合わせフィーチャは、第１チップの第２水平位置合わせトレンチに適合するように形成される。第２チップのファセットは、さらに、第２チップが第１チップに対して配置された時に、第２チップの一部が第２チップのファセットから第１チップの少なくとも一部の上に延伸するように、第２チップ内へ特定の距離だけ延伸するように形成される。特定の距離は、第２複数の光導波路と第１複数の光導波路との垂直位置合わせを達成するように規定される。方法は、さらに、第２チップのファセットが第１チップのファセットと接触し、第２複数の光導波路が第１複数の光導波路とそれぞれ位置合わせされるように、第１チップに対して第２チップを配置することを備える。

【0009】

開示されている実施形態のその他の態様および利点については、開示されている実施形態を例示した添付図面を参照しつつ行う以下の詳細な説明から明らかになる。

【図面の簡単な説明】

【0010】

【図1A】いくつかの実施形態に従って、第１チップを示す斜視図。

【0011】

【図1B】いくつかの実施形態に従って、第２チップを示す斜視図。

【0012】

【図1C】いくつかの実施形態に従って、第１チップと共にエッジ結合構成で配置されている第２チップを示す斜視図。

【0013】

【図1D】いくつかの実施形態に従って、エッジ結合構成の第１チップおよび第２チップを示す側面図。

【0014】

【図1E】いくつかの実施形態に従って、図１Ｄの矢視線Ａ－Ａにおける、第１チップおよび第２チップのエッジ結合領域を示す水平断面図。

【0015】

【図2A】いくつかの実施形態に従って、第１チップを示す斜視図。

【0016】

【図2B】いくつかの実施形態に従って、第２チップを示す斜視図。

【0017】

【図2C】いくつかの実施形態に従って、第１チップと共にエッジ結合構成で配置されている第２チップを示す斜視図。

【0018】

【図2D】いくつかの実施形態に従って、エッジ結合構成の第１チップおよび第２チップを示す側面図。

【0019】

【図2E】いくつかの実施形態に従って、図２Ｄの矢視線Ａ－Ａにおける、第１チップおよび第２チップのエッジ結合領域を示す水平断面図。

【0020】

【図3A】いくつかの実施形態に従って、第１チップを示す斜視図。

【0021】

【図3B】いくつかの実施形態に従って、第２チップを示す斜視図。

【0022】

【図3C】いくつかの実施形態に従って、第１チップと共にエッジ結合構成で配置されている第２チップを示す斜視図。

【0023】

【図3D】いくつかの実施形態に従って、エッジ結合構成の第１チップおよび第２チップを示す側面図。

【0024】

【図3E】いくつかの実施形態に従って、図３Ｄの矢視線Ａ－Ａにおける、第１チップおよび第２チップのエッジ結合領域を示す水平断面図。

【0025】

【図4A】いくつかの実施形態に従って、第１チップを示す斜視図。

【0026】

【図4B】いくつかの実施形態に従って、第２チップを示す斜視図。

【0027】

【図4C】いくつかの実施形態に従って、第１チップと共にエッジ結合構成で配置されている第２チップを示す斜視図。

【0028】

【図4D】いくつかの実施形態に従って、エッジ結合構成の第１チップおよび第２チップを示す側面図。

【0029】

【図4E】いくつかの実施形態に従って、図４Ｄの矢視線Ａ－Ａにおける、第１チップおよび第２チップのエッジ結合領域を示す水平断面図。

【0030】

【図5】いくつかの実施形態に従って、電気光学チップのエッジ結合のための方法を示すフローチャート。

【0031】

【図6】いくつかの実施形態に従って、電気光学チップのエッジ結合のための方法を示すフローチャート。

【発明を実施するための形態】

【0032】

以下では、開示されている実施形態を理解できるように、多くの具体的な詳細事項について説明する。ただし、当業者にとって明らかなように、本発明は、これらの具体的な詳細事項の一部または全部がなくとも実施可能である。また、開示されている実施形態が不必要に不明瞭となることを避けるため、周知の処理動作の詳細な説明は省略している。

【0033】

光データ通信システムは、しばしば、集積光学システムを含む。いくつかの実施形態において、集積光学システムのパッケージングは、２つの異なるチップ上の光導波路の直接エッジ結合によってなされる。例えば、いくつかの実施形態において、集積光学システムのパッケージングは、異なる材料系に実装された２つの異なるチップ上のフォトニック集積回路（ＰＩＣ）の間での光の光導波路間結合を含む。チップ間の光エッジ結合は、２つのチップ上の光導波路の光モードの正確な水平方向および垂直方向の位置合わせを必要とする。チップ間の光エッジ結合のいくつかの実施例において、異なるチップのファセットの間に小さいが制御されたギャップを維持することも必要とされる。２つのチップ間のファセット間ギャップをマイクロメートルレベルまたはサブマイクロメートルレベルでアクティブ制御しつつ、２つのチップ上の光導波路の光モードの十分な光学位置合わせも達成するには、最新式のチップ間位置合わせエンジンが必要であり、それにはかなりの設備投資が必要になる。また、アクティブな光学チップ間位置合わせ処理は、光導波路の光学位置合わせを検出する必要に応じて光ループバックを閉じるために、光学位置合わせ処理中に２つのチップの内の少なくとも一方のチップ上の少なくとも１つのフォトニックデバイスの給電（電源オン）を必要とする。アクティブな光学チップ間位置合わせ処理でフォトニックデバイスに給電する必要があることは、集積光学システムのパッケージングに必要な動作の組み立て順序に制約を課すことを理解されたい。それでも多くの場合に、アクティブな光学チップ間位置合わせが可能であるが、パッシブな光学チップ間位置合わせは、よりコスト効率が高く、はるかに高い生産能力を提供するため、集積光学システムの大量生産に望ましい選択肢である。

【0034】

一方または両方のチップのファセット上にエッチングされる１または複数のスペーサフィーチャをフォトリソグラフィで規定し、スペーサフィーチャの形成に利用されるファセットエッチングの深さを制御することによって、様々な軸に沿って（例えば、ｘ－方向、ｙ－方向、および／または、ｚ－方向に）２つのチップ上の光導波路の位置合わせをパッシブ制御するための様々な実施形態が開示されている。フォトリソグラフィベースの半導体製造処理は、サブマイクロメートルサイズのフィーチャのパターニングおよび加工を可能にするので、本明細書で開示されている実施形態は、マイクロメートルレベルまたはサブマイクロメートルレベルの精度で、かつ、光伝搬方向でのそれぞれのチップ内の光導波路のアクティブ光学位置合わせを利用する必要なしに、それぞれのチップにおける光学的に位置合わせされた光導波路の間のエアギャップの実装を提供する。さらに、ファセットおよびスペーサフィーチャの形成に利用されるファセットエッチング深さ、ならびに、スペーサフィーチャの形状が光の伝搬方向（例えば、ｚ－方向）に垂直な平面（例えば、ｘ－ｙ平面）における水平方向（例えば、ｘ－方向）および垂直方向（例えば、ｙ－方向）でのそれぞれのチップ内の光導波路のパッシブ光学位置合わせを可能にするために制御される。

【0035】

また、２つのチップが、それぞれのチップ内の光学的に位置合わせされた光導波路の間にエアギャップを有することなしに（製造公差に起因するものを除いて基本的にエアギャップなしに）エッジ結合される実施形態も本明細書で開示されている。これらの実施形態は、一方のチップ上に水平位置合わせフィーチャを有すると共に他方のチップ上に対応する水平位置合わせトレンチを有することによって、水平方向（例えば、ｘ－方向）での光導波路のパッシブ位置合わせを提供し、ここで、水平位置合わせフィーチャは、それぞれ、水平位置合わせトレンチ内に適合するよう構成されている。また、これらの実施形態は、他方のチップの表面に接触するようにファセット位置から延伸することで垂直方向における光導波路の位置合わせのための参照構造を提供する部分を一方のチップに有することによって、光の伝搬方向（例えば、ｚ－方向）に垂直な平面（例えば、ｘ－ｙ平面）における垂直方向（例えば、ｙ－方向）での光導波路のパッシブ位置合わせを提供する。

【0036】

上述のように、チップ間の光学位置合わせおよび結合（２つの異なるチップ内の光導波路の光学位置合わせおよび結合）のための１つのアプローチは、２つのチップの間のファセット間分離距離のアクティブ制御を利用して、２つのチップをエッジ結合することを含み、ここで、光学的に位置合わせされて結合されるそれぞれのチップ内の光導波路は、２つのチップのそれぞれのファセットで露出されている。いくつかの場合に、屈折率整合エポキシが、２つのチップのファセットの間に配置されており、ここで、光学的に位置合わせされて結合されるそれぞれのチップ内の光導波路は、２つのチップのファセットで露出されている。屈折率整合エポキシは、最初に２つのチップの２つのファセットの間に配置された時、２つのチップ内の光導波路の光屈折率と実質的に一致する光屈折率を有する。しかしながら、エポキシは、時間と共に、２つのチップ内の位置合わせ／結合された光導波路の間の光透過に関連する高い光強度にさらされるため、エポキシの光透過性が低下し、ひいては、それが、２つのチップ内の位置合わせ／結合された光導波路の間の光結合効率を低下させる。したがって、いくつかの実施形態において、２つのチップのファセットの間に屈折率整合エポキシを利用することなしに、２つの取り付けられたチップの光導波路を位置合わせさせて互いに光結合させることが有利である。

【0037】

いくつかの実施形態において、２つのチップのファセットの間に屈折率整合エポキシを有するのではなく、２つのチップのファセットの間にエアギャップを有することが有利であり、ここで、２つのチップの光導波路は、位置合わせされてエアギャップを通して／またいで互いに光結合されている。しかしながら、それぞれの光導波路が露出されている２つのチップのファセットの間のエアギャップのかかる利用は、２つのチップ内の位置合わせおよび光結合された光導波路の間で十分に高い光結合効率を達成するために、２つのチップの間のファセット間分離距離を、慎重に制御された非ゼロであるが非常に小さい（マイクロメートルレベルまたはサブマイクロメートルレベルのオーダー）距離に維持する必要がある。２つのチップの間のこのファセット間分離距離のマイクロメートルレベルまたはサブマイクロメートルレベルの正確な制御が、２つのチップ内の位置合わせおよび結合された光導波路の間にエアギャップを十分に形成して維持するために必要になる。しかしながら、ファセット間分離距離のマイクロメートルレベルまたはサブマイクロメートルレベルの正確な制御は、特に、アクティブ光学位置合わせ処理が、アクティブ光学位置合わせ処理中に２つのチップの少なくとも一方でフォトニック回路の電源オンを必要とすることを考慮すると、光導波路の間の位置合わせに利用される現在利用可能なアクティブ光学位置合わせツールでは、非常に困難で、時間がかかり、高価である。

【0038】

例えば、チップ間の光学位置合わせおよび結合のためのいくつかのアプローチは、垂直方向（ｙ－方向）および水平方向（ｘ－方向）におけるそれぞれのチップ内の光導波路のアクティブ光学位置合わせを必要とし、ここで、垂直方向および水平方向は、２つのチップの間の光導波路間の光伝搬方向に垂直な平面を規定する。アクティブ光学位置合わせは、チップ間での光の伝達および検出を用いて、２つのチップの光導波路が適切に光学的に位置合わせされたことを決定することを理解されたい。逆に、パッシブ光学位置合わせは、２つのチップの光導波路が光学的に位置合わせされたことを決定するために、チップ間での光の伝達および検出を必要としないことが有利である。さらに、任意の軸（垂直軸または水平軸）に沿った２つのチップ内の光導波路のパッシブ光学位置合わせは、特に、信頼性、コスト、および、スループットに関して、アクティブ光学位置合わせよりも大量生産に適している。

【0039】

上記に鑑みて、チップ間光エッジ結合構成において、十分に正確なファセット間距離制御で２つのチップの光学的に位置合わせ／結合された光導波路の間のエアギャップを達成および維持するためにアクティブ光学位置合わせを用いる代わりに、そして、２つのチップの光学的に位置合わせ／結合された光導波路の間に経年劣化に弱い屈折率整合エポキシを用いる代わりに、２つのチップの間のファセット間分離距離のマイクロメートルレベルまたはサブマイクロメートルレベルの正確な制御で、２つのチップの位置合わせ／結合された光導波路の間のエアギャップをパッシブに達成および維持するために、１または複数のフォトリソグラフィで規定されたスペーサフィーチャがチップの一方または両方のエッチングされたファセットに形成されている様々な実施形態が、本明細書で開示されている。スペーサフィーチャによって規定される２つのチップの位置合わせ／結合された光導波路の間のエアギャップのサイズ（ファセット間分離距離）は、２つのチップの互いに対する水平方向および垂直方向の粗位置合わせが、それぞれのチップ内の光導波路の適切な光学位置合わせ／結合に対応する検出可能な最初の光信号（「第１光」信号）を生成するように規定される。また、いくつかの実施形態において、一方または両方のチップのファセット上の垂直方向（ｙ－方向）におけるエッチング済みスペーサフィーチャの深さは、チップのファセットをまたいで垂直方向に２つのチップの光導波路をパッシブに位置合わせするために用いられる。また、いくつかの実施形態において、両方のチップは、２つのチップのファセットをまたいで水平方向（ｘ－方向）に２つのチップの光導波路をパッシブ位置合わせすることを可能にするように物理的にはまり合うフィーチャを形成するためにエッチングされる。

【0040】

記載の簡単のために、本明細書で用いられているチップという用語は、電気光学デバイスを含む半導体チップ（または半導体ダイ）を意味する。様々な実施形態において、本明細書で言及されている任意のチップは、シリコン・オン・インシュレータ（ＳＯＩ）チップおよび／または相補型金属酸化膜半導体（ＣＭＯＳ）チップである。様々な実施形態において、本明細書で言及されている任意のチップは、電気デバイス、光学デバイス、電気光学デバイス、および／または、熱光学デバイス、ならびに、対応する電気回路および光学回路を含む。いくつかの実施形態において、本明細書で言及されているチップのいずれかは、米国特許出願第１６／５１０，８２１号に記載されているカリフォルニア州サンタクララのＡｙａｒ Ｌａｂｓ社によって提供されるＴｅｒａＰＨＹ（商標）半導体チップである。ただし、本明細書で参照されるチップのどのチップも、ＴｅｒａＰＨＹ（商標）チップであろうと別のタイプの電気光学チップであろうと、基本的に任意のタイプの電気光学チップでありうることを理解されたい。

【0041】

また、本明細書で用いられている「光」という用語は、光データ通信システムによって利用可能な電磁スペクトルの部分の範囲内の電磁放射を指す。いくつかの実施形態において、電磁スペクトルのその部分は、約１１００ナノメートル～約１５６５ナノメートルの範囲内の波長を有する光を含む（電磁スペクトルのＯバンドからＣバンドまでを境界も含めて網羅する）。ただし、光が、光の変調／復調を通してデジタルデータの符号化、伝送、および、復号のために光データ通信システムによって利用可能である限りは、本明細書で言及される電磁スペクトルのその部分は、１１００ナノメートルより小さくまたは１５６５ナノメートルより大きい波長を有する光を含んでもよいことを理解されたい。いくつかの実施形態において、光データ通信システムで用いられる光は、電磁スペクトルの近赤外部分の波長を有する。

【0042】

図１Ａ～図１Ｅは、いくつかの実施形態に従って、エアギャップが第１チップ１０１のファセット１０３と第２チップ１１１のファセット１１５との間にパッシブに規定され維持されているチップ間光学位置合わせ／光結合システムを示す。図１Ａは、いくつかの実施形態に従って、第１チップ１０１を示す斜視図である。第１チップ１０１は、第２チップ１１１への第１チップ１０１の光エッジ結合のためにファセット１０３まで延伸している複数の光導波路１０２を備える。光導波路１０２は、光導波路１０２が第２チップ１１１内の対応する光導波路１１３へ光学的に位置合わせおよび結合されうるように、ファセット１０３の表面に露出されている。いくつかの実施形態において、ファセット１０３は、第１チップ１０１の側面（すなわちエッジ）に対応する。図１Ａの例において、ファセット１０３は、ｘ－ｙ基準面と実質的に平行に方向付けられており、ファセット１０３付近の光導波路１０２の部分は、ファセット１０３と実質的に垂直なｚ－方向に延伸するように、第１チップ１０１内に統合されている。いくつかの実施形態において、第１チップ１０１の光導波路１０２は、実質的に均一な材料厚１０４が光導波路１０２の上方に存在するように形成されている。様々な実施形態において、第１チップ１０１は、任意の数の光導波路１０２を備えてよいことを理解されたい。また、様々な実施形態において、第１チップ１０１は、エッチングされたファセット、研磨されたファセット、または、割断されたファセットなど、任意のタイプのファセット１０３を有してよい。

【0043】

説明の簡単のために、そして、本明細書の実施形態の開示を不必要に分かりにくくしないように、図１Ａは、ファセット１０３に隣接する第１チップ１０１の部分の一例を示していることを理解されたい。第１チップ１０１は、図１Ａの例に示されているもの以外のさらなる部分および特徴を含むことを理解されたい。また、第１チップ１０１の光導波路１０２は、第１チップ１０１内に形成されているフォトニック構成要素および／またはフォトニック回路に光学的に接続されており、これも、図１Ａ～図１Ｅのチップ間光学位置合わせ／光結合システムを不必要に分かりにくくしないように示されていないことを理解されたい。

【0044】

図１Ｂは、いくつかの実施形態に従って、第２チップ１１１を示す斜視図である。第２チップ１１１は、第１チップ１０１への第２チップ１１１の光エッジ結合のために第２チップ１１１のファセット１１５まで延伸している光導波路１１３を備える。光導波路１１３は、光導波路１１３が第１チップ１０１内の対応する光導波路１０２へ光学的に位置合わせおよび結合されうるように、ファセット１１５の表面に露出されている。いくつかの実施形態において、ファセット１１５は、第２チップ１１１の側面（すなわちエッジ）に対応する。図１Ｂの例において、ファセット１１５は、ｘ－ｙ基準面と実質的に平行に方向付けられており、ファセット１１５付近の光導波路１１３の部分は、ファセット１１５と実質的に垂直なｚ－方向に延伸するように、第２チップ１１１内に統合されている。いくつかの実施形態において、第２チップ１１１の光導波路１１３は、実質的に均一な材料厚１２５が光導波路１１３の各々の上方に存在するように形成されている。様々な実施形態において、第２チップ１１１は、任意の数の光導波路１１３を備えてよいことを理解されたい。第２チップ１１１の光導波路１１３は、第１チップ１０１の光導波路１０２へそれぞれ光結合される。したがって、いくつかの実施形態において、第２チップ１１１の光導波路１１３は、第２チップ１１１が第１チップ１０１と適切に位置合わせされた時に、第１チップ１０１の光導波路１０２と位置合わせされるように配置されている。

【0045】

説明の簡単のために、そして、本明細書の実施形態の開示を不必要に分かりにくくしないように、図１Ｂは、ファセット１１５に隣接する第２チップ１１１の部分の一例を示していることを理解されたい。第２チップ１１１は、図１Ｂの例に示されているもの以外のさらなる部分および特徴を含むことを理解されたい。また、第２チップ１１１の光導波路１１３は、第２チップ１１１内に形成されているフォトニック構成要素および／またはフォトニック回路に光学的に接続されており、これも、図１Ａ～図１Ｅのチップ間光学位置合わせ／光結合システムを不必要に分かりにくくしないように示されていないことを理解されたい。

【0046】

第２チップ１１１のファセット１１５は、ｘ－方向に関してファセット１１５の側方にフォトリソグラフィでパターニングされたスペーサ１２３Ａおよび１２３Ｂをそれぞれ形成するために、ｚ－方向に距離１１９だけ、かつ、ｙ－方向に距離１１７だけ、第２チップ１１１内にエッチングされている。ファセット１１５は、第２チップ１１１の部分１１１Ａがファセット１１５から第２チップ１１１のエッジまで延伸するように、第２チップ１１１のエッジから距離１１９に配置されている。第１スペーサ１２３Ａは、ファセット１１５の第１端部に配置され、第２スペーサ１２３Ｂは、ファセット１１５の第２端部に配置されている。第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂは、光導波路１１３のアレイを挟むように、光導波路１１３のアレイの各側にｘ－方向に配置されている。第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂは、第２チップ１１１が第１チップ１０１へエッジ結合された時に、第１チップ１０１のファセット１０３と第２チップ１１１のファセット１１５との間の（ｚ－方向に測定した）エアギャップサイズ１２１のパッシブ制御を提供するように形成されている。いくつかの実施形態において、第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂは、ｘ－ｙ平面と実質的に平行であると共にファセット１１５の表面と実質的に平行になるように方向付けられている実質的に相互に整列された露出面１２３Ａ１および１２３Ｂ１をそれぞれ有するように形成されている。このように、実質的に均一な距離が、ファセット１１５にわたって、露出した光導波路１１３と、第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂのそれぞれ表面１２３Ａ１および１２３Ｂ１との間に維持される。様々な実施形態において、第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂは、半導体フォトリソグラフィ加工処理を用いて、高精度（マイクロメートルレベルまたはサブマイクロメートルレベルの精度など）で形成される。第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂは、第２チップ１１１が第１チップ１０１へエッジ結合された時に、第２チップ１１１のファセット１１５と第１チップ１０１のファセット１０３との間にマイクロメートルレベルまたはサブマイクロメートルレベルのエアギャップサイズ１２１を確立して維持するように形成されている。いくつかの実施形態において、エアギャップサイズ１２１は、約１０ナノメートル～約１０マイクロメートルの範囲内にある。

【0047】

図１Ｃは、いくつかの実施形態に従って、第１チップ１０１と共にエッジ結合構成で配置されている第２チップ１１１を示す斜視図である。第２チップ１１１は、第１スペーサ１２３の露出面１２３Ａ１および第２スペーサ１２３Ｂの露出面１２３Ｂ１が第１チップ１０１のファセット１０３と接触するように配置されている。また、第２チップ１１１は、第２チップ１１１が第１チップ１０１へエッジ結合される時に、ファセット１１５を越えて第２チップ１１１のエッジまでｚ－方向に延伸している第２チップ１１１の部分１１１Ａが第１チップと衝突しないことを保証するようにｙ－方向に垂直に配置されている。いくつかの実施形態において、ファセット１１５は、第２チップ１１１が第１チップ１０１へエッジ結合された時に、第２チップ１１１が、第１チップ１０１の上に張り出す部分１１１Ａを含まないように、（ｙ－方向の）第２チップ１１１の厚さ全体を通して垂直にエッチングされる。

【0048】

図１Ｄは、いくつかの実施形態に従って、エッジ結合構成の第１チップ１０１および第２チップ１１１を示す側面図である。第１チップ１０１の光導波路１０２は、第２チップ１１１の光導波路１１３と垂直方向（ｙ－方向）において位置合わせされている。図１Ｅは、いくつかの実施形態に従って、図１Ｄの矢視線Ａ－Ａにおける、第１チップ１０１および第２チップ１１１のエッジ結合領域を示す水平断面図である。第１スペーサ１２３Ａの表面１２３Ａ１は、第１チップ１０１のファセット１０３と接触し、第２スペーサ１２３Ｂの表面１２３Ｂ１は、第１チップ１０１のファセット１０３と接触している。ｚ－方向に測定されたサイズ１２１を有するエアギャップ１２７が、第１チップ１０１のファセット１０３と第２チップ１１１のファセット１１５との間に確立される。このように、第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂは、光導波路１０２および１１３のそれぞれのペアが、互いに光学的に位置合わせされ光結合されるように、第１チップ１０１の光導波路１０２と第２チップ１１１の光導波路１１３との間に（マイクロメートルレベルまたはサブマイクロメートルレベルで）実質的に均一な制御されたエアギャップ厚さを確立して維持する。

【0049】

第２チップ１１１上の第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂは、第２チップ１１１のファセット１１５と第１チップ１０１のファセット１０３との間のエアギャップ距離／サイズ１２１を制御するためのアクティブ光学位置合わせ技術を用いることなしに、第１チップ１０１への第２チップ１１１のエッジ結合を提供することを理解されたい。また、第２チップ１１１上の第１スペーサ１２３Ａおよび第２スペーサ１２３Ｂは、第１チップ１０１のファセット１０３と第２チップ１１１のファセット１１５との間に屈折率整合エポキシを配置する必要なしに、第１チップ１０１への第２チップ１１１のエッジ結合を提供する。したがって、図１Ａ～図１Ｅのチップ間光学位置合わせ／光結合システムは、第２チップ１１１を第１チップ１０１へエッジ結合する際にアクティブ光学位置合わせ技術および屈折率整合エポキシを利用しなければならない不利を回避することを理解されたい。

【0050】

図２Ａ～図２Ｅは、いくつかの実施形態に従って、エアギャップが第１チップ２０１のファセット２０３と第２チップ２１１のファセット２１５との間にパッシブに規定され維持されているチップ間光学位置合わせおよび光結合システムを示す。図２Ａ～図２Ｅのチップ間光学位置合わせ／光結合システムは、垂直方向（ｙ－方向）での第１チップ２０１および第２チップ２１１のパッシブ位置合わせも提供する。図２Ａは、いくつかの実施形態に従って、第１チップ２０１を示す斜視図である。第１チップ２０１は、第２チップ２１１への第１チップ２０１の光エッジ結合のためにファセット２０３まで延伸している複数の光導波路２０２を備える。光導波路２０２は、光導波路２０２が第２チップ２１１内の対応する光導波路２１３へ光学的に位置合わせおよび結合されうるように、ファセット２０３の表面に露出されている。いくつかの実施形態において、ファセット２０３は、第１チップ２０１の側面（すなわちエッジ）に対応する。図２Ａの例において、ファセット２０３は、ｘ－ｙ基準面と実質的に平行に方向付けられており、ファセット２０３付近の光導波路２０２の部分は、ファセット２０３と実質的に垂直なｚ－方向に延伸するように、チップ２０１内に統合されている。いくつかの実施形態において、第１チップ２０１の光導波路２０２は、実質的に均一な材料厚２０４が光導波路２０２の上方に存在するように形成されている。様々な実施形態において、第１チップ２０１は、任意の数の光導波路２０２を備えてよいことを理解されたい。また、様々な実施形態において、第１チップ２０１は、エッチングされたファセット、研磨されたファセット、または、割断されたファセットなど、任意のタイプのファセット２０３を有してよい。

【0051】

説明の簡単のために、そして、本明細書の実施形態の開示を不必要に分かりにくくしないように、図２Ａは、ファセット２０３に隣接する第１チップ２０１の部分の一例を示していることを理解されたい。第１チップ２０１は、図２Ａの例に示されているもの以外のさらなる部分および特徴を含むことを理解されたい。また、第１チップ２０１の光導波路２０２は、第１チップ２０１内に形成されているフォトニック構成要素および／またはフォトニック回路に光学的に接続されており、これも、図２Ａ～図２Ｅのチップ間光学位置合わせ／光結合システムを不必要に分かりにくくしないように示されていないことを理解されたい。

【0052】

図２Ｂは、いくつかの実施形態に従って、第２チップ２１１を示す斜視図である。第２チップ２１１は、第１チップ２０１への第２チップ２１１の光エッジ結合のために第２チップ２１１のファセット２１５まで延伸している光導波路２１３を備える。光導波路２１３は、光導波路２１３が第１チップ２０１内の対応する光導波路２０２へ光学的に位置合わせおよび結合されうるように、ファセット２１５の表面に露出されている。いくつかの実施形態において、ファセット２１５は、第２チップ２１１の側面（すなわちエッジ）に対応する。図２Ｂの例において、ファセット２１５は、ｘ－ｙ基準面と実質的に平行に方向付けられており、ファセット２１５付近の光導波路２１３の部分は、ファセット２１５と実質的に垂直なｚ－方向に延伸するように、第２チップ２１１内に統合されている。いくつかの実施形態において、第２チップ２１１の光導波路２１３は、実質的に均一な材料厚２２５が光導波路２１３の各々の上方に存在するように形成されている。様々な実施形態において、第２チップ２１１は、任意の数の光導波路２１３を備えてよいことを理解されたい。第２チップ２１１の光導波路２１３は、第１チップ２０１の光導波路２０２へそれぞれ光結合される。したがって、いくつかの実施形態において、第２チップ２１１の光導波路２１３は、第２チップ２１１が第１チップ２０１と適切に位置合わせされた時に、第１チップ２０１の光導波路２０２と位置合わせされるように配置されている。

【0053】

説明の簡単のために、そして、本明細書の実施形態の開示を不必要に分かりにくくしないように、図２Ｂは、ファセット２１５に隣接する第２チップ２１１の部分の一例を示していることを理解されたい。第２チップ２１１は、図２Ｂの例に示されているもの以外のさらなる部分および特徴を含むことを理解されたい。また、第２チップ２１１の光導波路２１３は、第２チップ２１１内に形成されているフォトニック構成要素および／またはフォトニック回路に光学的に接続されており、これも、図２Ａ～図２Ｅのチップ間光学位置合わせ／光結合システムを不必要に分かりにくくしないように示されていないことを理解されたい。

【0054】

第２チップ２１１のファセット２１５は、ｘ－方向に関してファセット２１５の側方にフォトリソグラフィでパターニングされたスペーサ２２３Ａおよび２２３Ｂをそれぞれ形成するために、ｚ－方向に距離２１９だけ、かつ、ｙ－方向に距離２１７だけ、第２チップ２１１内にエッチングされている。ファセット２１５は、第２チップ２１１の部分２１１Ａがファセット２１５から第２チップ２１１のエッジまでｚ－方向に延伸するように、第２チップ２１１のエッジから距離２１９に配置されている。第１スペーサ２２３Ａは、ファセット２１５の第１端部に配置され、第２スペーサ２２３Ｂは、ファセット２１５の第２端部に配置されている。第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、光導波路２１３のアレイを挟むように、光導波路２１３のアレイの各側にｘ－方向に配置されている。第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、第２チップ２１１が第１チップ２０１へエッジ結合された時に、第１チップ２０１のファセット２０３と第２チップ２１１のファセット２１５との間の（ｚ－方向に測定した）エアギャップサイズ２２１のパッシブ制御を提供するように形成されている。いくつかの実施形態において、第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、ｘ－ｙ平面と実質的に平行であると共にファセット２１５の表面と実質的に平行になるように方向付けられている実質的に相互に整列された露出面２２３Ａ１および２２３Ｂ１をそれぞれ有するように形成されている。このように、実質的に均一な距離が、ファセット２１５にわたって、露出した光導波路２１３と、第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂのそれぞれ表面２２３Ａ１および２２３Ｂ１との間に維持される。第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、半導体フォトリソグラフィ加工処理を用いて、高精度（マイクロメートルレベルまたはサブマイクロメートルレベルの精度など）で形成される。第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、第２チップ２１１が第１チップ２０１へエッジ結合された時に、第２チップ２１１のファセット２１５と第１チップ２０１のファセット２０３との間にマイクロメートルレベルまたはサブマイクロメートルレベルのエアギャップサイズ２２１を確立して維持するように形成されている。いくつかの実施形態において、エアギャップサイズ２２１は、約１０ナノメートル～約１０マイクロメートルの範囲内にある。

【0055】

図２Ｃは、いくつかの実施形態に従って、第１チップ２０１と共にエッジ結合構成で配置されている第２チップ２１１を示す斜視図である。第２チップ２１１は、第１スペーサ２２３の露出面２２３Ａ１および第２スペーサ２２３Ｂの露出面２２３Ｂ１が第１チップ２０１のファセット２０３と接触するように配置されている。また、第２チップ２１１は、ファセット２１５から第２チップ２１１のエッジまでｚ－方向に延伸する第２チップの部分２１１Ａが第１チップ２０１の上に載るように配置されている。第２チップ２１１のファセット２１５の垂直エッチング距離２１７は、第２チップ２０１の部分２１１Ａがエッジ結合構成で第１チップ２０１上に載るように配置された時に、第１チップ２０１の光導波路２０２と第２チップ２１１の光導波路２１３との間に垂直方向（ｙ－方向）のパッシブ位置合わせを提供するために、マイクロメートルレベルまたはサブマイクロメートルレベルの精度で制御される。いくつかの実施形態において、第２チップ２１１のファセット２１５の垂直エッチング距離２１７は、第２チップ２１１の部分２１１Ａが図２Ｃのエッジ結合構成で第１チップ２０１と接触した時に、第２チップ２１１の光導波路２１３が、第１チップ２０１のそれぞれの光導波路２０２と垂直方向（ｙ－方向）において光学的に位置合わせされるように、光導波路２１３からファセット２１５の底部までの距離２２６（図２Ｂ参照）が、第１チップ２０１上の光導波路２０２上方の材料厚２０４と実質的に一致するように制御される。また、第２チップ２１１の第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、第２チップ２１１の光導波路２１３と第１チップ２０１の光導波路２０２との間に必要とされる（マイクロメートルレベルまたはサブマイクロメートルレベルの精度の）ｚ－方向のエアギャップサイズ２２１をパッシブに確立して維持する。

【0056】

図２Ｄは、いくつかの実施形態に従って、エッジ結合構成の第１チップ２０１および第２チップ２１１を示す側面図である。第２チップ２１１の部分２１１Ａは、第１チップ２０１と接触するように配置されている。第２チップ２１１のファセット２１５の垂直エッチング距離２１７は、垂直方向（ｙ－方向）における第１チップ２０１の光導波路２０２と第２チップ２１１の光導波路２１３とのパッシブ位置合わせを提供する。図２Ｅは、いくつかの実施形態に従って、図２Ｄの矢視線Ａ－Ａにおける、第１チップ２０１および第２チップ２１１のエッジ結合領域を示す水平断面図である。第１スペーサ２２３Ａの表面２２３Ａ１は、第１チップ２０１のファセット２０３と接触し、第２スペーサ２２３Ｂの表面２２３Ｂ１は、第１チップ２０１のファセット２０３と接触している。ｚ－方向に測定されたサイズ２２１を有するエアギャップ２２７が、第１チップ２０１のファセット２０３と第２チップ２１１のファセット２１５との間に確立される。このように、第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、光導波路２０２および２１３のそれぞれのペアが、互いに光学的に位置合わせされ光結合されるように、第１チップ２０１の光導波路２０２と第２チップ２１１の光導波路２１３との間に（マイクロメートルレベルまたはサブマイクロメートルレベルで）実質的に均一な制御されたエアギャップ厚さを確立して維持する。

【0057】

第２チップ２１１上の第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、第２チップ２１１のファセット２１５と第１チップ２０１のファセット２０３との間のエアギャップ距離／サイズ２２１を制御するためのアクティブ光学位置合わせ技術を用いることなしに、第１チップ２０１への第２チップ２１１のエッジ結合を提供することを理解されたい。また、第２チップ２１１上の第１スペーサ２２３Ａおよび第２スペーサ２２３Ｂは、第１チップ２０１のファセット２０３と第２チップ２１１のファセット２１５との間に屈折率整合エポキシを配置する必要なしに、第１チップ２０１への第２チップ２１１のエッジ結合を提供する。したがって、図２Ａ～図２Ｅのチップ間光学位置合わせ／光結合システムは、第２チップ２１１を第１チップ２０１へエッジ結合する際にアクティブ光学位置合わせ技術および屈折率整合エポキシを利用しなければならない不利を回避することを理解されたい。

【0058】

図３Ａ～図３Ｅは、いくつかの実施形態に従って、エアギャップが第１チップ３０１のファセット３０３と第２チップ３１１のファセット３１５との間にパッシブに規定され維持されているチップ間光学位置合わせ／光結合システムを示す。図３Ａ～図３Ｅのチップ間光学位置合わせ／光結合システムは、垂直方向（ｙ－方向）での第１チップ３０１および第２チップ３１１のパッシブ位置合わせも提供する。図３Ａ～図３Ｅのチップ間光学位置合わせ／光結合システムは、水平方向（ｘ－方向）での第１チップ３０１および第２チップ３１１のパッシブ位置合わせも提供する。図３Ａは、いくつかの実施形態に従って、第１チップ３０１を示す斜視図である。第１チップ３０１は、第２チップ３１１への第１チップ３０１の光エッジ結合のためにファセット３０３まで延伸している複数の光導波路３０２を備える。光導波路３０２は、光導波路３０２が第２チップ３１１内の対応する光導波路３１３へ光学的に位置合わせおよび結合されうるように、ファセット３０３の表面に露出されている。いくつかの実施形態において、ファセット３０３は、第１チップ３０１の側面（すなわちエッジ）に対応する。図３Ａの例において、ファセット３０３は、ｘ－ｙ基準面と実質的に平行に方向付けられており、ファセット３０３付近の光導波路３０２の部分は、ファセット３０３と実質的に垂直なｚ－方向に延伸するように、チップ３０１内に統合されている。いくつかの実施形態において、第１チップ３０１の光導波路３０２は、実質的に均一な材料厚３０４が光導波路３０２の上方に存在するように形成されている。様々な実施形態において、第１チップ３０１は、任意の数の光導波路３０２を備えてよいことを理解されたい。また、様々な実施形態において、第１チップ３０１は、エッチングされたファセット、研磨されたファセット、または、割断されたファセットなど、任意のタイプのファセット３０３を有してよい。

【0059】

第１チップ３０１は、水平位置合わせ面３０８Ａを形成するために第１チップ３０１の第１上面エッジに形成されている第１水平位置合わせトレンチ３０７Ａを備える。第１チップ３０１は、さらに、水平位置合わせ面３０８Ｂを形成するために第１チップ３０１の第２上面エッジに形成されている第２水平位置合わせトレンチ３０７Ｂを備える。第１水平位置合わせトレンチ３０７Ａおよび第２水平位置合わせトレンチ３０７Ｂは、ファセット３０３のそれぞれの外側端に形成されている。第１水平位置合わせトレンチ３０７Ａおよび第２水平位置合わせトレンチ３０７Ｂは、光導波路３０２のアレイを挟むように配置されている。いくつかの実施形態において、水平位置合わせ面３０８Ａおよび水平位置合わせ面３０８Ｂは、ｙ－ｚ基準面と実質的に平行な垂直の向きを有する。これらの実施形態において、水平位置合わせ面３０８Ａおよび水平位置合わせ面３０８Ｂは、ファセット３０３と垂直な方向（ｚ－方向）へ互いに実質的に平行に延伸している。いくつかの実施形態において、第１水平位置合わせトレンチ３０７Ａおよび第２水平位置合わせトレンチ３０７Ｂは、第１チップ３０１の上面から垂直方向（ｙ－方向）に測定された実質的に等しい深さ３０９を有するよう形成されている。第１チップ３０１の上面は、第１水平位置合わせトレンチ３０７Ａの水平位置合わせ面３０８Ａと第２水平位置合わせトレンチ３０７Ｂの水平位置合わせ面３０８Ｂとの間で水平方向（ｘ－方向）に測定された幅３０５を有する。いくつかの実施形態において、第１水平位置合わせトレンチ３０７Ａおよび第２水平位置合わせトレンチ３０７Ｂは、深さ３０９および幅３０５がマイクロメートルレベルまたはサブマイクロメートルレベルの精度で制御されるように第１チップ３０１の上面にエッチングすることによって形成されている。いくつかの実施形態において、第１水平位置合わせトレンチ３０７Ａおよび第２水平位置合わせトレンチ３０７Ｂの一方または両方が、第１チップ３０１の上面にエッチングされた対応するチャネルに置き換えられ、ここで、チャネルは、２つの対向する垂直側面および底面を有する。

【0060】

説明の簡単のために、そして、本明細書の実施形態の開示を不必要に分かりにくくしないように、図３Ａは、ファセット３０３に隣接する第１チップ３０１の部分の一例を示していることを理解されたい。第１チップ３０１は、図３Ａの例に示されているもの以外のさらなる部分および特徴を含むことを理解されたい。また、第１チップ３０１の光導波路３０２は、第１チップ３０１内に形成されているフォトニック構成要素および／またはフォトニック回路に光学的に接続されており、これも、図３Ａ～図３Ｅのチップ間光学位置合わせ／光結合システムを不必要に分かりにくくしないように示されていないことを理解されたい。

【0061】

図３Ｂは、いくつかの実施形態に従って、第２チップ３１１を示す斜視図である。第２チップ３１１は、第１チップ３０１への第２チップ３１１の光エッジ結合のために第２チップ３１１のファセット３１５まで延伸している光導波路３１３を備える。光導波路３１３は、光導波路３１３が第１チップ３０１内の対応する光導波路３０２へ光学的に位置合わせおよび結合されうるように、ファセット３１５の表面に露出されている。いくつかの実施形態において、ファセット３１５は、第２チップ３１１の側面（すなわちエッジ）に対応する。図３Ｂの例において、ファセット３１５は、ｘ－ｙ基準面と実質的に平行に方向付けられており、ファセット３１５付近の光導波路３１３の部分は、ファセット３１５と実質的に垂直なｚ－方向に延伸するように、第２チップ３１１内に統合されている。いくつかの実施形態において、第２チップ３１１の光導波路３１３は、実質的に均一な材料厚３２５が光導波路３１３の各々の上方に存在するように形成されている。様々な実施形態において、第２チップ３１１は、任意の数の光導波路３１３を備えてよいことを理解されたい。第２チップ３１１の光導波路３１３は、第１チップ３０１の光導波路３０２へそれぞれ光結合される。したがって、いくつかの実施形態において、第２チップ３１１の光導波路３１３は、第２チップ３１１が第１チップ３０１と適切に位置合わせされた時に、第１チップ３０１の光導波路３０２と位置合わせされるように配置されている。

【0062】

説明の簡単のために、そして、本明細書の実施形態の開示を不必要に分かりにくくしないように、図３Ｂは、ファセット３１５に隣接する第２チップ３１１の部分の一例を示していることを理解されたい。第２チップ３１１は、図３Ｂの例に示されているもの以外のさらなる部分および特徴を含むことを理解されたい。また、第２チップ３１１の光導波路３１３は、第２チップ３１１と共に形成されているフォトニック構成要素および／またはフォトニック回路に光学的に接続されており、これも、図３Ａ～図３Ｅのチップ間光学位置合わせ／光結合システムを不必要に分かりにくくしないように示されていないことを理解されたい。

【0063】

第２チップ３１１のファセット３１５は、ｘ－方向に関してファセット３１５の側方にフォトリソグラフィでパターニングされたスペーサ３２３Ａおよび３２３Ｂをそれぞれ形成するために、ｚ－方向に距離３１９だけ、かつ、ｙ－方向に距離３１７だけ、第２チップ３１１内にエッチングされている。ファセット３１５は、第２チップ３１１の部分３１１Ａがファセット３１５から第２チップ３１１のエッジまでｚ－方向に延伸するように、第２チップ３１１のエッジから距離３１９に配置されている。第１スペーサ３２３Ａは、ファセット３１５の第１端部に配置され、第２スペーサ３２３Ｂは、ファセット３１５の第２端部に配置されている。第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、光導波路３１３のアレイを挟むように、光導波路３１３のアレイの各側にｘ－方向に配置されている。第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、第２チップ３１１が第１チップ３０１へエッジ結合された時に、第１チップ３０１のファセット３０３と第２チップ３１１のファセット３１５との間の（ｚ－方向に測定した）エアギャップサイズ３２１のパッシブ制御を提供するように形成されている。いくつかの実施形態において、第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、ｘ－ｙ平面と実質的に平行であると共にファセット３１５の表面と実質的に平行になるように方向付けられている実質的に相互に整列された露出面３２３Ａ１および３２３Ｂ１をそれぞれ有するように形成されている。このように、実質的に均一な距離が、ファセット３１５にわたって、露出した光導波路３１３と、第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂのそれぞれ表面３２３Ａ１および３２３Ｂ１との間に維持される。第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、半導体フォトリソグラフィ加工処理を用いて、高精度（マイクロメートルレベルまたはサブマイクロメートルレベルの精度など）で形成される。第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、第２チップ３１１が第１チップ３０１へエッジ結合された時に、第２チップ３１１のファセット３１５と第１チップ３０１のファセット３０３との間にマイクロメートルレベルまたはサブマイクロメートルレベルのエアギャップサイズ３２１を確立して維持するように形成されている。いくつかの実施形態において、エアギャップサイズ３２１は、約１０ナノメートル～約１０マイクロメートルの範囲内にある。

【0064】

第２チップ３１１は、さらに、第１水平位置合わせフィーチャ３２７Ａおよび第２水平位置合わせフィーチャ３２７Ｂを備える。第１水平位置合わせフィーチャ３２７Ａは、第１スペーサ３２３Ａの表面３２３Ａ１から第２チップ３１１のエッジまでｚ－方向に距離３２２だけ延伸している。第２水平位置合わせフィーチャ３２７Ｂは、第２スペーサ３２３Ｂの表面３２３Ｂ１から第２チップ３１１のエッジまでｚ－方向に距離３２２だけ延伸している。第１水平位置合わせフィーチャ３２７Ａおよび第２水平位置合わせフィーチャ３２７Ｂは、光導波路３１３のアレイを挟むように配置されている。第１水平位置合わせフィーチャ３２７Ａは、水平位置合わせ面３２８Ａを有する。第２水平位置合わせフィーチャ３２７Ｂは、水平位置合わせ面３２８Ｂを有する。いくつかの実施形態において、水平位置合わせ面３２８Ａおよび３２８Ｂは、ｙ－ｚ基準面と実質的に平行な垂直の向きを有する。これらの実施形態において、水平位置合わせ面３２８Ａおよび３２８Ｂは、ファセット３１５と実質的に垂直な方向（ｚ－方向）へ互いに実質的に平行に延伸している。いくつかの実施形態において、第１水平位置合わせフィーチャ３２７Ａおよび第２水平位置合わせフィーチャ３２７Ｂは、垂直方向（ｙ－方向）に測定された実質的に等しい深さ３１７を有するよう形成されている。第１水平位置合わせフィーチャ３２７Ａおよび第２水平位置合わせフィーチャ３２７Ｂは、水平方向（ｘ－方向）に測定された距離３２４だけ分離されている。

【0065】

図３Ｃは、いくつかの実施形態に従って、第１チップ３０１と共にエッジ結合構成で配置されている第２チップ３１１を示す斜視図である。第２チップ３１１は、第１スペーサ３２３の露出面３２３Ａ１および第２スペーサ３２３Ｂの露出面３２３Ｂ１が第１チップ３０１のファセット３０３と接触するように配置されている。また、第２チップ３１１は、ファセット３１５から第２チップ３１１のエッジまでｚ－方向に延伸する第２チップの部分３１１Ａが第１チップ３０１の上に載るように配置されている。第２チップ３１１のファセット３１５の垂直エッチング距離３１７は、第２チップ３０１の部分３１１Ａがエッジ結合構成で第１チップ３０１上に載るように配置された時に、第１チップ３０１の光導波路３０２と第２チップ３１１の光導波路３１３との間に垂直方向（ｙ－方向）のパッシブ位置合わせを提供するために、マイクロメートルレベルまたはサブマイクロメートルレベルの精度で制御される。いくつかの実施形態において、第２チップ３１１のファセット３１５の垂直エッチング距離３１７は、第２チップ３１１の部分３１１Ａが図３Ｃのエッジ結合構成で第１チップ３０１と接触した時に、第２チップ３１１の光導波路３１３が、第１チップ３０１のそれぞれの光導波路３０２と垂直方向（ｙ－方向）において光学的に位置合わせされるように、光導波路３１３からファセット３１５の底部までの距離３２６（図３Ｂ参照）を第１チップ３０１上の光導波路３０２上方の材料厚３０４と実質的に一致させるように制御される。また、第２チップ３１１の第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、第２チップ３１１の光導波路３１３と第１チップ３０１の光導波路３０２との間に必要とされる（マイクロメートルレベルまたはサブマイクロメートルレベルの精度の）ｚ－方向のエアギャップサイズ３２１をパッシブに確立して維持する。

【0066】

図３Ｃに示すように、第２チップ３１１が第１チップ３０１へエッジ結合された時、第２チップ３１１の第１水平位置合わせフィーチャ３２７Ａは、第１水平位置合わせフィーチャ３２７Ａの水平位置合わせ面３２８Ａが第１水平位置合わせトレンチ３０７Ａの水平位置合わせ面３０８Ａと接触した状態で、第１チップ３０１の第１水平位置合わせトレンチ３０７Ａに適合するよう構成されている。また、図３Ｃに示すように、第２チップ３１１が第１チップ３０１へエッジ結合された時、第２チップ３１１の第２水平位置合わせフィーチャ３２７Ｂは、第１水平位置合わせフィーチャ３２７Ｂの水平位置合わせ面３２８Ｂが第１水平位置合わせトレンチ３０７Ｂの水平位置合わせ面３０８Ｂと接触した状態で、第１チップ３０１の第２水平位置合わせトレンチ３０７Ｂに適合するよう構成されている。いくつかの実施形態において、第１水平位置合わせフィーチャ３２７Ａおよび第２水平位置合わせフィーチャ３２７Ｂは、深さ３１７および距離３２４がマイクロメートルレベルまたはサブマイクロメートルレベルの精度で制御されるように第２チップ３１１にエッチングすることによって形成されている。図３Ａおよび図３Ｂを参照すると、距離３０５は、距離３２４と実質的に等しくなっており、その結果、第１および第２水平位置合わせフィーチャ３２７Ａおよび３２７Ｂと、第１および第２水平位置合わせトレンチ３０７Ａおよび３０７Ｂとのそれぞれの組み合わせが、マイクロメートルレベルまたはサブマイクロメートルレベルの精度で、第２チップ３１１の光導波路３１３と第１チップ３０１の光導波路３０２との（ｘ－方向での）パッシブ水平位置合わせを提供する。

【0067】

図３Ｄは、いくつかの実施形態に従って、エッジ結合構成の第１チップ３０１および第２チップ３１１を示す側面図である。第２チップ３１１の部分３１１Ａは、第１チップ３０１と接触するように配置されている。第２チップ３１１のファセット３１５の垂直エッチング距離３１７は、垂直方向（ｙ－方向）における第１チップ３０１の光導波路３０２と第２チップ３１１の光導波路３１３とのパッシブ位置合わせを提供する。図３Ｅは、いくつかの実施形態に従って、図３Ｄの矢視線Ａ－Ａにおける、第１チップ３０１および第２チップ３１１のエッジ結合領域を示す水平断面図である。第１スペーサ３２３Ａの表面３２３Ａ１は、第１チップ３０１のファセット３０３と接触し、第２スペーサ３２３Ｂの表面３２３Ｂ１は、第１チップ３０１のファセット３０３と接触している。ｚ－方向に測定されたサイズ３２１を有するエアギャップ３２７が、第１チップ３０１のファセット３０３と第２チップ３１１のファセット３１５との間に確立される。このように、第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、光導波路３０２および３１３のそれぞれのペアが、互いに光学的に位置合わせされ光結合されるように、第１チップ３０１の光導波路３０２と第２チップ３１１の光導波路３１３との間に（マイクロメートルレベルまたはサブマイクロメートルレベルで）実質的に均一な制御されたエアギャップ厚さを確立して維持する。

【0068】

第２チップ３１１上の第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、第２チップ３１１のファセット３１５と第１チップ３０１のファセット３０３との間のエアギャップ距離／サイズ３２１を制御するためのアクティブ光学位置合わせ技術を用いることなしに、第１チップ３０１への第２チップ３１１のエッジ結合を提供することを理解されたい。また、第２チップ３１１上の第１スペーサ３２３Ａおよび第２スペーサ３２３Ｂは、第１チップ３０１のファセット３０３と第２チップ３１１のファセット３１５との間に屈折率整合エポキシを配置する必要なしに、第１チップ３０１への第２チップ３１１のエッジ結合を提供する。したがって、図３Ａ～図３Ｅのチップ間光学位置合わせ／光結合システムは、第２チップ３１１を第１チップ３０１へエッジ結合する際にアクティブ光学位置合わせ技術および屈折率整合エポキシを利用しなければならない不利を回避することを理解されたい。

【0069】

図４Ａ～図４Ｅは、いくつかの実施形態に従って、第１チップ４０１の光導波路４０２と第２チップ４１１の光導波路４１３との間に基本的にエアギャップがない状態で、第１チップ４０１内の光導波路４０２が第２チップ４１１内のそれぞれの光導波路４１３と光学的に位置合わせおよび結合されるチップ間光学位置合わせ／光結合システムを示す。図４Ａ～図４Ｅのチップ間光学位置合わせ／光結合システムは、垂直方向（ｙ－方向）かつ水平方向（ｘ－方向）での第１チップ４０１および第２チップ４１１のパッシブ位置合わせを提供する。図４Ａは、いくつかの実施形態に従って、第１チップ４０１を示す斜視図である。第１チップ４０１は、第２チップ４１１への第１チップ４０１の光エッジ結合のためにファセット４０３まで延伸している複数の光導波路４０２を備える。光導波路４０２は、光導波路４０２が第２チップ４１１内の光導波路４１３の内の対応する光導波路へ光学的に位置合わせおよび結合されうるように、ファセット４０３の表面に露出されている。いくつかの実施形態において、ファセット４０３は、第１チップ４０１の側面（すなわちエッジ）に対応する。図４Ａの例において、ファセット４０３は、ｘ－ｙ基準面と実質的に平行に方向付けられており、ファセット４０３付近の光導波路４０２の部分は、ファセット４０３と実質的に垂直なｚ－方向に延伸するように、チップ４０１内に統合されている。いくつかの実施形態において、第１チップ３０１の光導波路４０２は、実質的に均一な材料厚４０４が光導波路４０２の上方に存在するように形成されている。様々な実施形態において、第１チップ４０１は、任意の数の光導波路４０２を備えてよいことを理解されたい。また、様々な実施形態において、第１チップ４０１は、エッチングされたファセット、研磨されたファセット、または、割断されたファセットなど、任意のタイプのファセット４０３を有してよい。

【0070】

第１チップ４０１は、水平位置合わせ面４０８Ａを形成するために第１チップ４０１の第１上面エッジに形成されている第１水平位置合わせトレンチ４０７Ａを備える。第１チップ４０１は、さらに、水平位置合わせ面４０８Ｂを形成するために第１チップ４０１の第２上面エッジに形成されている第２水平位置合わせトレンチ４０７Ｂを備える。第１水平位置合わせトレンチ４０７Ａおよび第２水平位置合わせトレンチ４０７Ｂは、ファセット４０３のそれぞれの外側端に形成されている。第１水平位置合わせトレンチ４０７Ａおよび第２水平位置合わせトレンチ４０７Ｂは、光導波路４０２のアレイを挟むように配置されている。いくつかの実施形態において、水平位置合わせ面４０８Ａおよび水平位置合わせ面４０８Ｂは、ｙ－ｚ基準面と実質的に平行な垂直の向きを有する。これらの実施形態において、水平位置合わせ面４０８Ａおよび水平位置合わせ面４０８Ｂは、ファセット４０３と垂直な方向（ｚ－方向）へ互いに実質的に平行に延伸している。いくつかの実施形態において、第１水平位置合わせトレンチ４０７Ａおよび第２水平位置合わせトレンチ４０７Ｂは、第１チップ４０１の上面から垂直方向（ｙ－方向）に測定された実質的に等しい深さ４０９を有するよう形成されている。第１チップ４０１の上面は、第１水平位置合わせトレンチ４０７Ａの水平位置合わせ面４０８Ａと第２水平位置合わせトレンチ４０７Ｂの水平位置合わせ面４０８Ｂとの間で水平方向（ｘ－方向）に測定された幅４０５を有する。いくつかの実施形態において、第１水平位置合わせトレンチ４０７Ａおよび第２水平位置合わせトレンチ４０７Ｂは、深さ４０９および幅４０５がマイクロメートルレベルまたはサブマイクロメートルレベルの精度で制御されるように第１チップ４０１の上面にエッチングすることによって形成されている。いくつかの実施形態において、第１水平位置合わせトレンチ４０７Ａおよび第２水平位置合わせトレンチ４０７Ｂの一方または両方が、第１チップ４０１の上面にエッチングされた対応するチャネルに置き換えられ、ここで、チャネルは、２つの対向する垂直側面および底面を有する。

【0071】

説明の簡単のために、そして、本明細書の実施形態の開示を不必要に分かりにくくしないように、図４Ａは、ファセット４０３に隣接する第１チップ４０１の部分の一例を示していることを理解されたい。第１チップ４０１は、図４Ａの例に示されているもの以外のさらなる部分および特徴を含むことを理解されたい。また、第１チップ４０１の光導波路４０２は、第１チップ４０１内に形成されているフォトニック構成要素および／またはフォトニック回路に光学的に接続されており、これも、図４Ａ～図４Ｅのチップ間光学位置合わせ／光結合システムを不必要に分かりにくくしないように示されていないことを理解されたい。

【0072】

図４Ｂは、いくつかの実施形態に従って、第２チップ４１１を示す斜視図である。第２チップ４１１は、第１チップ４０１への第２チップ４１１の光エッジ結合のために第２チップ４１１のファセット４１５まで延伸している光導波路４１３を備える。光導波路４１３は、光導波路４１３が第１チップ４０１内の対応する光導波路４０２へ光学的に位置合わせおよび結合されうるように、ファセット４１５の表面に露出されている。いくつかの実施形態において、ファセット４１５は、第２チップ４１１の側面（すなわちエッジ）に対応する。図４Ｂの例において、ファセット４１５は、ｘ－ｙ基準面と実質的に平行に方向付けられており、ファセット４１５付近の光導波路４１３の部分は、ファセット４１５と実質的に垂直なｚ－方向に延伸するように、第２チップ４１１内に統合されている。いくつかの実施形態において、第２チップ４１１の光導波路４１３は、実質的に均一な材料厚４２５が光導波路４１３の各々の上方に存在するように形成されている。様々な実施形態において、第２チップ４１１は、任意の数の光導波路４１３を備えてよいことを理解されたい。第２チップ４１１の光導波路４１３は、第１チップ４０１の光導波路４０２へそれぞれ光結合される。したがって、いくつかの実施形態において、第２チップ４１１の光導波路４１３は、第２チップ４１１が第１チップ４０１と適切に位置合わせされた時に、第１チップ４０１の光導波路４０２と位置合わせされるように配置されている。

【0073】

説明の簡単のために、そして、本明細書の実施形態の開示を不必要に分かりにくくしないように、図４Ｂは、ファセット４１５に隣接する第２チップ４１１の部分の一例を示していることを理解されたい。第２チップ４１１は、図４Ｂの例に示されているもの以外のさらなる部分および特徴を含むことを理解されたい。また、第２チップ４１１の光導波路４１３は、第２チップ４１１と共に形成されているフォトニック構成要素および／またはフォトニック回路に光学的に接続されており、これも、図４Ａ～図４Ｅのチップ間光学位置合わせ／光結合システムを不必要に分かりにくくしないように示されていないことを理解されたい。

【0074】

第２チップ４１１のファセット４１５は、ｚ－方向に距離４１９だけ、かつ、ｙ－方向に距離４１７だけ、第２チップ４１１内にエッチングされている。ファセット４１５は、第２チップ４１１の部分４１１Ａがファセット４１５から第２チップ４１１のエッジまでｚ－方向に延伸するように、第２チップ４１１のエッジから距離４１９に配置されている。第１チップ４０１のファセット４０３および第２チップ４１１のファセット４１５は、第２チップ４１１が第１チップ４０１へエッジ結合された時に、互いに接触するように配置されている。第１チップ４０１のファセット４０３および第２チップ４１１のファセット４１５は、第２チップ４１１が第１チップ４０１へエッジ結合された時に、第１チップ４０１のファセット４０３と第２チップ４１１のファセット４１５との間に基本的にギャップが存在しないように、半導体フォトリソグラフィ加工処理を用いて高精度（マイクロメートルレベルまたはサブマイクロメートルレベルの精度など）で形成されている。

【0075】

第２チップ４１１は、さらに、第１水平位置合わせフィーチャ４２７Ａおよび第２水平位置合わせフィーチャ４２７Ｂを備える。第１水平位置合わせフィーチャ４２７Ａは、ファセット４１５から第２チップ４１１のエッジまでｚ－方向に距離４２２だけ延伸している。第２水平位置合わせフィーチャ４２７Ｂは、ファセット４１５から第２チップ４１１のエッジまでｚ－方向に距離４２２だけ延伸している。第１水平位置合わせフィーチャ４２７Ａおよび第２水平位置合わせフィーチャ４２７Ｂは、光導波路４１３のアレイを挟むように配置されている。第１水平位置合わせフィーチャ４２７Ａは、水平位置合わせ面４２８Ａを有する。第２水平位置合わせフィーチャ４２７Ｂは、水平位置合わせ面４２８Ｂを有する。いくつかの実施形態において、水平位置合わせ面４２８Ａおよび４２８Ｂは、ｙ－ｚ基準面と実質的に平行な垂直の向きを有する。これらの実施形態において、水平位置合わせ面４２８Ａおよび４２８Ｂは、ファセット４１５と実質的に垂直な方向（ｚ－方向）へ互いに実質的に平行に延伸している。いくつかの実施形態において、第１水平位置合わせフィーチャ４２７Ａおよび第２水平位置合わせフィーチャ４２７Ｂは、垂直方向（ｙ－方向）に測定された実質的に等しい深さ４１７を有するよう形成されている。第１水平位置合わせフィーチャ４２７Ａおよび第２水平位置合わせフィーチャ４２７Ｂは、水平方向（ｘ－方向）に測定された距離４２４だけ分離されている。

【0076】

図４Ｃは、いくつかの実施形態に従って、第１チップ４０１と共にエッジ結合構成で配置されている第２チップ４１１を示す斜視図である。第２チップ４１１は、第２チップ４１１のファセット４１５が第１チップ４０１のファセット４０３と接触するように配置されている。また、第２チップ４１１は、ファセット４１５から第２チップ４１１のエッジまでｚ－方向に延伸する第２チップの部分４１１Ａが第１チップ４０１の上に載るように配置されている。第２チップ４１１のファセット４１５の垂直エッチング距離４１７は、第２チップ４０１の部分４１１Ａがエッジ結合構成で第１チップ４０１上に載るように配置された時に、第１チップ４０１の光導波路４０２と第２チップ４１１の光導波路４１３との間に垂直方向（ｙ－方向）のパッシブ位置合わせを提供するために、マイクロメートルレベルまたはサブマイクロメートルレベルの精度で制御される。いくつかの実施形態において、第２チップ４１１のファセット４１５の垂直エッチング距離４１７は、第２チップ４１１の部分４１１Ａが図４Ｃのエッジ結合構成で第１チップ４０１と接触した時に、第２チップ４１１の光導波路４１３が、第１チップ４０１のそれぞれの光導波路４０２と垂直方向（ｙ－方向）において光学的に位置合わせされるように、光導波路４１３からファセット４１５の底部までの距離４２６（図４Ｂ参照）を第１チップ４０１上の光導波路４０２上方の材料厚４０４と実質的に一致させるように制御される。

【0077】

図４Ｃに示すように、第２チップ４１１が第１チップ４０１へエッジ結合された時、第２チップ４１１の第１水平位置合わせフィーチャ４２７Ａは、第１水平位置合わせフィーチャ４２７Ａの水平位置合わせ面４２８Ａが第１水平位置合わせトレンチ４０７Ａの水平位置合わせ面４０８Ａと接触した状態で、第１チップ４０１の第１水平位置合わせトレンチ４０７Ａに適合するよう構成されている。また、図４Ｃに示すように、第２チップ４１１が第１チップ４０１へエッジ結合された時、第２チップ４１１の第２水平位置合わせフィーチャ４２７Ｂは、第１水平位置合わせフィーチャ４２７Ｂの水平位置合わせ面４２８Ｂが第１水平位置合わせトレンチ４０７Ｂの水平位置合わせ面４０８Ｂと接触した状態で、第１チップ４０１の第２水平位置合わせトレンチ４０７Ｂに適合するよう構成されている。いくつかの実施形態において、第１水平位置合わせフィーチャ４２７Ａおよび第２水平位置合わせフィーチャ４２７Ｂは、深さ４１７および距離４２４がマイクロメートルレベルまたはサブマイクロメートルレベルの精度で制御されるように第２チップ４１１にエッチングすることによって形成されている。図４Ａおよび図４Ｂを参照すると、距離４０５は、距離４２４と実質的に等しくなっており、その結果、第１および第２水平位置合わせフィーチャ４２７Ａおよび４２７Ｂと、第１および第２水平位置合わせトレンチ４０７Ａおよび４０７Ｂとのそれぞれの組み合わせが、マイクロメートルレベルまたはサブマイクロメートルレベルの精度で、第２チップ４１１の光導波路４１３と第１チップ４０１の光導波路４０２との（ｘ－方向での）パッシブ水平位置合わせを提供する。

【0078】

図４Ｄは、いくつかの実施形態に従って、エッジ結合構成の第１チップ４０１および第２チップ４１１を示す側面図である。第２チップ４１１の部分４１１Ａは、第１チップ４０１と接触するように配置されている。第２チップ４１１のファセット４１５の垂直エッチング距離４１７は、垂直方向（ｙ－方向）における第１チップ４０１の光導波路４０２と第２チップ４１１の光導波路４１３とのパッシブ位置合わせを提供する。図４Ｅは、いくつかの実施形態に従って、図４Ｄの矢視線Ａ－Ａにおける、第１チップ４０１および第２チップ４１１のエッジ結合領域を示す水平断面図である。第１チップ４０１のファセット４０３は、光導波路４０２および４１３のそれぞれのペアが互いに光学的に位置合わせおよび光結合された時に、ファセット４０３とファセット４１５との間に基本的にギャップが存在しないように、第２チップ４１１のファセット４１５と接触している。

【0079】

上記に従って、いくつかの実施形態において、電気光学チップのエッジ結合のためのシステムが開示されている。システムは、第１チップ（１０１、２０１、３０１）のエッジに形成されているファセット（１０３、２０３、３０３）を備えた第１チップ（１０１、２０１、３０１）を備える。第１チップ（１０１、２０１、３０１）は、第１チップ（１０１、２０１、３０１）のファセット（１０３、２０３、３０３）で露出されている第１複数の光導波路（１０２，２０２、３０２）を備える。システムは、さらに、第２チップ（１１１、２１１、３１１）のエッジに形成されているファセット（１１５、２１５、３１５）を備えた第２チップ（１１１、２１１、３１１）を備える。第２チップ（１１１、２１１、３１１）は、第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）で露出されている第２複数の光導波路（１１３，２１３、３１３）を備える。第２複数の光導波路（１１３、２１３、３１３）は、第２チップ（１１１、２１１、３１１）が第１チップ（１０１、２０１、３０１）へエッジ結合された時に、第１複数の光導波路（１０２、２０２、３０２）と位置合わせされるように配置されている。

【0080】

第２チップ（１１１、２１１、３１１）は、第２複数の光導波路（１１３、２１３、３１３）の第１側に配置されている第１スペーサ（１２３Ａ、２２３Ａ、３２３Ａ）を備える。第２チップ（１１１、２１１、３１１）は、第２複数の光導波路（１１３、２１３、３１３）の第２側に配置されている第２スペーサ（１２３Ｂ、２２３Ｂ、３２３Ｂ）を備える。第１スペーサ（１２３Ａ、２２３Ａ、３２３Ａ）は、第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）と実質的に平行に方向付けられている位置合わせ面（１２３Ａ１、２２３Ａ１、３２３Ａ１）を有する。第２スペーサ（１２３Ｂ、２２３Ｂ、３２３Ｂ）は、第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）と実質的に平行に方向付けられている位置合わせ面（１２３Ｂ１、２２３Ｂ１、３２３Ｂ１）を有する。第１および第２スペーサ（１２３Ａ、２２３Ａ、３２３Ａ、および、１２３Ｂ、２２３Ｂ、３２３Ｂ）の位置合わせ面（１２３Ａ１、２２３Ａ１、３２３Ａ１、および、１２３Ｂ１、２２３Ｂ１、３２３Ｂ１）は、第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）と垂直な方向（ｚ－方向）に測定された第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）からの制御された距離（１２１、２２１、３２１）に配置されている。第２チップ（１１１、２１１、３１１）は、第１および第２スペーサ（１２３Ａ、２２３Ａ、３２３Ａ、および、１２３Ｂ、２２３Ｂ、３２３Ｂ）の位置合わせ面（１２３Ａ１、２２３Ａ１、３２３Ａ１、および、１２３Ｂ１、２２３Ｂ１、３２３Ｂ１）が第１チップ（１０１、２０１、３０１）のファセット（１０３、２０３、３０３）と接触すると共に、第２複数の光導波路（１１３、２１３、３１３）が第１複数の光導波路（１０２、２０２、３０２）とそれぞれ位置合わせされるように配置されている。

【0081】

第１および第２スペーサ（１２３Ａ、２２３Ａ、３２３Ａ、および、１２３Ｂ、２２３Ｂ、３２３Ｂ）は、第１複数の光導波路（１０２、２０２、３０２）と第２複数の光導波路（１１３、２１３、３１３）との間にエアギャップを規定して維持する。エアギャップは、第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）と垂直な方向（ｚ－方向）に測定された、制御された距離（１２１、２２１、３２１）と等しいサイズを有する。いくつかの実施形態において、制御された距離（１２１、２２１、３２１）は、マイクロメートルレベルの精度を有する。いくつかの実施形態において、制御された距離（１２１、２２１、３２１）は、サブマイクロメートルレベルの精度を有する。いくつかの実施形態において、制御された距離（１２１、２２１、３２１）は、約１０ナノメートル～約１０マイクロメートルの範囲内にある。いくつかの実施形態において、エアギャップのサイズ（１２１、２２１、３２１）は、第１チップ（１０１、２０１、３０１）のファセット（１０３、２０３、３０３）と第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）との間の領域にわたって実質的に均一である。

【0082】

いくつかの実施形態において、第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）は、第２チップ（１１１、２１１、３１１）の一部（１１１Ａ、２１１Ａ、３１１Ａ）が第２チップ（１１１、２１１、３１１）のファセット（１１５、２１５、３１５）から第１チップ（１０１、２０１、３０１）の少なくとも一部の上に延伸するように、第２チップ（１１１、２１１、３１１）の（ｙー方向の）厚さ全体未満を通して延伸している。図１Ａ～図１Ｅに示したようないくつかの実施形態において、第１チップ（１０１）と、第２チップ（１１１）のファセット（１１５）から第１チップ（１０１）の少なくとも一部の上に延伸している第２チップ（１１１）の部分（１１１Ａ）との間に、ギャップが存在する。

【0083】

図２Ａ～図２Ｅおよび図３Ａ～図３Ｅに示したようないくつかの実施形態において、第２チップ（２１１、３１１）のファセット（２１５、３１５）は、第２チップ（２１１、３１１）の一部（２１１Ａ、３１１Ａ）が第２チップ（２１１、３１１）のファセット（２１５、３１５）から第１チップ（２０１、３０１）の少なくとも一部の上に延伸するように、第２チップ（２１１、３１１）内へ特定の距離（２１７、３１７）だけ延伸している。特定の距離（２１７、３１７）は、第２チップ（２１１、３１１）の一部（２１１Ａ、３１１Ａ）が第１チップ（２０１、３０１）と接触するように配置された時に、第２複数の光導波路（２１３、３１３）と第１複数の光導波路（２０２、３０２）との位置合わせを達成するように規定されている。いくつかの実施形態において、特定の距離（２１７、３１７）は、マイクロメートルレベルの精度を有する。いくつかの実施形態において、特定の距離（２１７、３１７）は、サブマイクロメートルレベルの精度を有する。

【0084】

図３Ａ～図３Ｅに示したようないくつかの実施形態において、第１チップ（３０１）は、第１複数の光導波路（３０２）の第１側に配置されている第１水平位置合わせトレンチ（３０７Ａ）と、第１複数の光導波路（３０２）の第２側に配置されている第２水平位置合わせトレンチ（３０７Ｂ）と、備える。これらの実施形態において、第２チップ（３１１）は、第２複数の光導波路（３１３）の第１側に配置されている第１水平位置合わせフィーチャ（３２７Ａ）と、第２複数の光導波路（３１３）の第２側に配置されている第２水平位置合わせフィーチャ（３２７Ｂ）と、備える。第２複数の光導波路（３１３）が第１複数の光導波路（３０２）と位置合わせされる時に、第１水平位置合わせフィーチャ（３２７Ａ）は、第１水平位置合わせトレンチ（３０７Ａ）に適合するよう構成されており、第２水平位置合わせフィーチャ（３２７Ｂ）は、第２水平位置合わせトレンチ（３０７Ｂ）に適合するよう構成されている。いくつかの実施形態において、第１水平位置合わせトレンチ（３０７Ａ）、第２水平位置合わせトレンチ（３０７Ｂ）、第１水平位置合わせフィーチャ（３２７Ａ）、および、第２水平位置合わせフィーチャ（３２７Ｂ）の位置およびサイズは、マイクロメートルレベルの精度で実装される。いくつかの実施形態において、第１水平位置合わせトレンチ（３０７Ａ）、第２水平位置合わせトレンチ（３０７Ｂ）、第１水平位置合わせフィーチャ（３２７Ａ）、および、第２水平位置合わせフィーチャ（３２７Ｂ）の位置およびサイズは、サブマイクロメートルレベルの精度で実装される。

【0085】

いくつかの実施形態において、第１チップ（４０１）が第１チップ（４０１）のエッジに形成されているファセット（４０３）を備える電気光学チップのエッジ結合のためのシステムが開示されている。第１チップ（４０１）は、第１チップ（４０１）のファセット（４０３）で露出されている第１複数の光導波路（４０２）を備える。システムは、さらに、第２チップ（４１１）のエッジに形成されているファセット（４１５）を備えた第２チップ（４１１）を備える。第２チップ（４１１）は、第２チップ（４１１）のファセット（４１５）で露出されている第２複数の光導波路（４１３）を備える。第２複数の光導波路（４１３）は、第２チップ（４１１）が第１チップ（４０１）へエッジ結合された時に、第１複数の光導波路（４０２）と位置合わせされるように配置されている。第２チップ（４１１）は、第２チップ（４１１）のファセット（４１５）と第１チップ（４０１）のファセット（４０３）との間に実質的にギャップが存在しないように、第２チップ（４１１）のファセット（４１５）が第１チップ（４０１）のファセット（４０３）と接触すると共に、第２複数の光導波路（４１３）が第１複数の光導波路（４０２）とそれぞれ位置合わせされるよう配置されている。

【0086】

いくつかの実施形態において、第２チップ（４１１）のファセット（４１５）は、第２チップ（４１１）の一部（４１１Ａ）が第２チップ（４１１）のファセット（４１５）から第１チップ（４０１）の少なくとも一部の上に延伸するように、第２チップ（４１１）内へ特定の距離（４１７）だけ延伸している。特定の距離（４１７）は、第２チップ（４１１）の一部（４１１Ａ）が第１チップ（４０１）と接触するように配置された時に、第２複数の光導波路（４１３）と第１複数の光導波路（４０２）との垂直位置合わせを達成するように規定されている。いくつかの実施形態において、特定の距離（４１７）は、マイクロメートルレベルの精度を有する。いくつかの実施形態において、特定の距離（４１７）は、サブマイクロメートルレベルの精度を有する。

【0087】

いくつかの実施形態において、第１チップ（４０１）は、第１複数の光導波路（４０２）の第１側に配置されている第１水平位置合わせトレンチ（４０７Ａ）と、第１複数の光導波路（４０２）の第２側に配置されている第２水平位置合わせトレンチ（４０７Ｂ）と、備える。また、これらの実施形態において、第２チップ（４１１）は、第２複数の光導波路（４１３）の第１側に配置されている第１水平位置合わせフィーチャ（４２７Ａ）と、第２複数の光導波路（４１３）の第２側に配置されている第２水平位置合わせフィーチャ（４２７Ｂ）と、備える。第２複数の光導波路（４１３）が第１複数の光導波路（４０２）と位置合わせされる時に、第１水平位置合わせフィーチャ（４２７Ａ）は、第１水平位置合わせトレンチ（４０７Ａ）に適合するよう構成されており、第２水平位置合わせフィーチャ（４２７Ｂ）は、第２水平位置合わせトレンチ（４０７Ｂ）に適合するよう構成されている。いくつかの実施形態において、第１水平位置合わせトレンチ（４０７Ａ）、第２水平位置合わせトレンチ（４０７Ｂ）、第１水平位置合わせフィーチャ（４２７Ａ）、および、第２水平位置合わせフィーチャ（４２７Ｂ）の位置およびサイズは、マイクロメートルレベルの精度で実装される。いくつかの実施形態において、第１水平位置合わせトレンチ（４０７Ａ）、第２水平位置合わせトレンチ（４０７Ｂ）、第１水平位置合わせフィーチャ（４２７Ａ）、および、第２水平位置合わせフィーチャ（４２７Ｂ）の位置およびサイズは、サブマイクロメートルレベルの精度で実装される。

【0088】

図５は、いくつかの実施形態に従って、電気光学チップのエッジ結合のための方法を示すフローチャートである。方法は、第１複数の光導波路が第１チップのファセットで露出されるように、第１チップのエッジにファセットを形成する工程５０１を備える。方法は、さらに、第２複数の光導波路が第２チップのファセットで露出されるように、第２チップのエッジにファセットを形成する工程５０３を備える。第２チップのファセットは、第２チップが、第２複数の光導波路の第１側に配置されている第１スペーサと、複数の光導波路の第２側に配置されている第２スペーサとを備えるように形成される。第１スペーサは、第２チップのファセットと実質的に平行に方向付けられている位置合わせ面を有する。第２スペーサは、第２チップのファセットと実質的に平行に方向付けられている位置合わせ面を有する。第２チップのファセットは、第１および第２スペーサの位置合わせ面が、第２チップのファセットと垂直な方向に測定された、第２チップのファセットからの制御された距離に配置されるように形成される。

【0089】

方法は、さらに、第１および第２スペーサの位置合わせ面が第１チップのファセットと接触し、第２複数の光導波路が第１複数の光導波路とそれぞれ位置合わせされるように、第１チップに対して第２チップを配置する工程５０５を備える。第１および第２スペーサは、第１および第２複数の光導波路の間にエアギャップを規定して維持する。エアギャップは、第２チップのファセットと垂直な方向に測定された、制御された距離と等しいサイズを有する。いくつかの実施形態において、制御された距離は、マイクロメートルレベルの精度を有する。いくつかの実施形態において、制御理された距離は、サブマイクロメートルレベルの精度を有する。いくつかの実施形態において、制御された距離は、約１０ナノメートル～約１０マイクロメートルの範囲内にある。

【0090】

いくつかの実施形態において、第２チップのファセットは、第２チップが第１チップに対して配置された時に、第２チップの一部が第２チップのファセットから第１チップの少なくとも一部の上に延伸するように、第２チップの厚さ全体未満を通して延伸している。いくつかの実施形態において、第２チップのファセットは、第２チップが第１チップに対して配置された時に、第１チップと、第２チップのファセットから第１チップの少なくとも一部の上に延伸している第２チップの一部との間に、ギャップが存在するように形成される。

【0091】

いくつかの実施形態において、第２チップのファセットは、第２チップが第１チップに対して配置された時に、第２チップの一部が第２チップのファセットから第１チップの少なくとも一部の上に延伸するように、第２チップ内へ特定の距離だけ延伸するように形成される。これらの実施形態において、特定の距離は、第２チップが第１チップに対して配置された時に、第２複数の光導波路と第１複数の光導波路との位置合わせを達成するように規定される。

【0092】

いくつかの実施形態において、方法は、第１チップ内で第１複数の光導波路の第１側に第１水平位置合わせトレンチを形成する工程を備える。これらの実施形態において、方法は、さらに、第１チップ内で第１複数の光導波路の第２側に第２水平位置合わせトレンチを形成する工程を備える。これらの実施形態において、第２チップのファセットは、第２チップが、第２複数の光導波路の第１側に配置されている第１水平位置合わせフィーチャと、第２複数の光導波路の第２側に配置されている第２水平位置合わせフィーチャとを備えるように形成される。第２チップが第１チップに対して配置される際、第２複数の光導波路が第１複数の光導波路と位置合わせされる時に、第１水平位置合わせフィーチャは、第１水平位置合わせトレンチに適合するように形成され、第２水平位置合わせフィーチャは、第２水平位置合わせトレンチに適合するように形成される。

【0093】

図６は、いくつかの実施形態に従って、電気光学チップのエッジ結合のための方法を示すフローチャートである。方法は、第１複数の光導波路が第１チップのファセットで露出されるように、第１チップのエッジにファセットを形成する工程６０１を備える。方法は、さらに、第１チップ内で第１複数の光導波路の第１側に第１水平位置合わせトレンチを形成する工程６０３を備える。方法は、さらに、第１チップ内で第１複数の光導波路の第２側に第２水平位置合わせトレンチを形成する工程６０５を備える。方法は、さらに、第２複数の光導波路が第２チップのファセットで露出されるように、第２チップのエッジにファセットを形成する工程６０７を備える。第２チップのファセットは、第２チップが第１チップに対して配置された時に、第２チップの一部が第２チップのファセットから第１チップの少なくとも一部の上に延伸するように、第２チップ内へ特定の距離だけ延伸するように形成される。これらの実施形態において、特定の距離は、第２チップが第１チップに対して配置された時に、第２複数の光導波路と第１複数の光導波路との垂直位置合わせを達成するように規定される。

【0094】

また、工程６０７において、第２チップのファセットは、第２チップが、第２複数の光導波路の第１側に配置されている第１水平位置合わせフィーチャと、第２複数の光導波路の第２側に配置されている第２水平位置合わせフィーチャとを備えるように形成される。第２チップが第１チップに対して配置される際、第２複数の光導波路が第１複数の光導波路と位置合わせされる時に、第１水平位置合わせフィーチャは、第１チップの第１水平位置合わせトレンチに適合するよう形成され、第２水平位置合わせフィーチャは、第１チップの第２水平位置合わせトレンチに適合するよう形成される。方法は、さらに、第２チップのファセットが第１チップのファセットと接触し、第２複数の光導波路が第１複数の光導波路とそれぞれ位置合わせされるように、第１チップに対して第２チップを配置する工程６０９を備える。これらの実施形態において、工程６０９は、第２チップのファセットと第１チップのファセットとの間に実質的にギャップが存在しないように実行される。

【0095】

以上の実施形態の記載は、例示および説明を目的としたものであり、包括的であることも限定的であることも意図されていない。特定の実施形態の個々の要素または特徴は、一般に、その特定の実施形態に限定されず、適用可能であれば、置き換え可能であり、特に図示も記載もない限りは、選択された実施形態で利用できる。このように、本明細書で開示されている１または複数の実施形態からの１または複数の特徴を、本明細書で開示されている１または複数の他の実施形態からの１または複数の特徴と組み合わせることで、本明細書で明示的に開示されていないが本明細書で暗示的に開示されている別の実施形態を形成することができる。この他の実施形態も、多くの方法で変形されてよい。かかる実施形態の変形例は、本開示からの逸脱と見なされず、すべてのかかる実施形態の変形例および変更例が、本明細書で提供されている開示の範囲内に含まれると意図されている。

【0096】

いくつかの方法工程は、本明細書で具体的な順序で記載されている場合があるが、方法工程の処理が、方法の実施が成功するような方法で実行される限りは、他のハウスキーピング工程が、方法工程の合間に実行されてもよく、および／または、方法工程が、若干異なる時刻または同時に実行されるように調整されてもよく、または、処理に関連する様々な間隔で処理工程が実行されることを許容するシステムに分配されてもよいことを理解されたい。

【0097】

本実施形態は、理解しやすいように、或る程度詳しく説明されているが、添付の特許請求の範囲内でいくらかの変更および変形を行ってもよいことは明らかである。したがって、本明細書で開示されている実施形態は、例示的なものであって、限定的なものではないとみなされ、そのため、本明細書に示した詳細のみに限定されず、添付の特許請求の範囲の範囲および等価物の中で変形されてもよい。

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図5】

【図6】

【国際調査報告】