特表 2023-536165 制御装置、無線周波数電力発生器、および同期無線周波数出力信号の生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-08-23

(54)【発明の名称】制御装置、無線周波数電力発生器、および同期無線周波数出力信号の生成方法

(51)【国際特許分類】

   H03L 7/099 20060101AFI20230816BHJP

   H03L 7/00 20060101ALI20230816BHJP

【ＦＩ】

H03L7/099

H03L7/00 230

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023506355

(86)(22)【出願日】2021-08-03

(85)【翻訳文提出日】2023-01-30

(86)【国際出願番号】 EP2021071675

(87)【国際公開番号】W WO2022029125

(87)【国際公開日】2022-02-10

(31)【優先権主張番号】20190074.3

(32)【優先日】2020-08-07

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】509337160

【氏名又は名称】コメット アーゲー

(74)【代理人】

【識別番号】110000408

【氏名又は名称】弁理士法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】ヴォア デム ブローク マニエル

(72)【発明者】

【氏名】シュリーフ ローランド

(72)【発明者】

【氏名】グリデ アンドレ

(72)【発明者】

【氏名】グリューナー ダニエル

(72)【発明者】

【氏名】ラバンク アントン

【テーマコード（参考）】

5J106

【Ｆターム（参考）】

5J106AA04

5J106BB01

5J106BB08

5J106CC03

5J106CC19

5J106CC21

5J106DD35

5J106DD36

5J106FF02

5J106HH01

5J106HH02

5J106HH04

5J106KK13

5J106KK22

(57)【要約】

本発明は、それぞれの出力周波数（ｆ_ｉ）、位相（Φ_ｉ）、および振幅（Ａ_ｉ）をそれぞれを有する複数の同期した無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を生成するための制御ユニット（２、２１）であって、
基準周波数（ｆ_ｒｅｆ）および基準位相（Φ_ｒｅｆ）を有する基準信号（４）を、フィードバック周波数（ｆ_ＰＬＬ）およびフィードバック位相（Φ_ＰＬＬ）を有するフィードバック信号（５）と比較し、基準信号（４）とフィードバック信号（５）との差を表す誤差信号（６、６’）を生成するように構成された信号比較器（３）と、を備え、
信号比較器（３）によって生成された誤差信号（６、６’）を入力信号として受信し、誤差信号（６、６’）の関数として複数の波形チューニング信号（ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉ）を出力するデータ処理ユニット（７）と、を備え、
データ処理ユニット（７）によって出力された複数の波形チューニング信号（ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉ）の少なくとも１つのそれぞれを受信する複数の波形発生器（ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉ）であって、各波形生成器（ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉ）が受信したそれぞれの波形チューニング信号（ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉ）の関数として時間依存振幅信号（Ａ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ））を生成する複数の波形発生器と、を備え、
生成された複数の振幅信号（Ａ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ））のうちの一方の所定の振幅信号（Ａ_ＰＬＬ（ｔ））が、信号比較器（３）に入力されるフィードバック信号（５）を表し、他方の振幅信号（Ａ_ｉ（ｔ））が生成されるそれぞれの無線周波（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を表し、
データ処理ユニット（７）は、誤差信号（６，６’）を最小化するように、フィードバック信号（５）を表す一方の所定の振幅信号（Ａ_ＰＬＬ（ｔ））に対応する波形チューニング信号（ＦＴＷ_ＰＬＬ）と、フィードバック信号（５）を表す所定の振幅信号（Ａ_ＰＬＬ（ｔ））の調整された波形チューニング信号（ＦＴＷ_ＰＬＬ）に基づく、無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を表す他方の振幅信号（Ａ_ｉ（ｔ））に対応する他方の波形チューニング信号（ＦＴＷ_ｉ）との両方を調整するように構成される。
さらに、本発明は、無線周波数（ＲＦ）電力発生器（１、２０、３０）、少なくとも２つのそのような無線周波数（ＲＦ）電力発生器（１、２０、３０）の配置（３５、４０、４５、５０、５５）、および各々が複数の同期無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を生成するための手法を記載する。
【選択図】図２

【特許請求の範囲】

【請求項1】

それぞれの出力周波数（ｆ_ｉ）、位相（Φ_ｉ）、及び振幅（Ａ_ｉ）のそれぞれを有する複数の同期した無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を生成するための制御ユニット（２，２１）であって、前記制御ユニットは、
基準周波数（ｆ_ｒｅｆ）及び基準位相（Φ_ｒｅｆ）を有する基準信号（４）を、フィードバック周波数（ｆ_ＰＬＬ）及びフィードバック位相（Φ_ＰＬＬ）を有するフィードバック信号（５）と比較し、前記基準信号（４）と前記フィードバック信号（５）との差を表す誤差信号（６，６’）を生成するよう構成された信号比較器（３）と、
前記信号比較器（３）によって生成された前記誤差信号（６，６’）を入力信号として受信し、前記誤差信号（６，６’）の関数として複数の波形チューニング信号（ＦＴＷ_ＰＬＬ，ＦＴＷ_ｉ）を出力するデータ処理ユニット（７）と、を備え、
前記データ処理ユニット（７）によって出力された前記複数の波形チューニング信号（ＦＴＷ_ＰＬＬ，ＦＴＷ_ｉ）の少なくとも１つのそれぞれを受信する複数の波形発生器（ＤＤＳ_ＰＬＬ，ＤＤＳ_ｉ）であって、それぞれの波形発生器（ＤＤＳ_ＰＬＬ，ＤＤＳ_ｉ）が受信したそれぞれの波形チューニング信号（ＦＴＷ_ＰＬＬ，ＦＴＷ_ｉ）の関数として時間依存振幅信号（Ａ_ＰＬＬ（ｔ），Ａ_ｉ（ｔ））を生成する複数の波形発生器と、を備え、
前記生成された複数の振幅信号（Ａ_ＰＬＬ（ｔ），Ａ_ｉ（ｔ））のうちの一方の所定の振幅信号（Ａ_ＰＬＬ（ｔ））が、前記信号比較器（３）に入力されるフィードバック信号（５）を表し、他方の振幅信号（Ａ_ｉ（ｔ））が生成されるそれぞれの無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を表し、
前記データ処理ユニット（７）は、前記誤差信号（６，６’）を最小化するように、前記フィードバック信号（５）を表す一方の所定の振幅信号（Ａ_ＰＬＬ（ｔ））に対応する前記波形チューニング信号（ＦＴＷ_ＰＬＬ）と、前記フィードバック信号（５）を表す所定の振幅信号（Ａ_ＰＬＬ（ｔ））の調整後の波形チューニング信号（ＦＴＷ_ＰＬＬ）に基づく、無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を表す他の振幅信号（Ａ_ｉ（ｔ））に対応する他方の波形チューニング信号の両方を調整するように構成されることを特徴とする、制御ユニット。

【請求項2】

前記信号比較器（３）は、前記基準信号（４）と前記フィードバック信号（５）との位相差及び周波数差の少なくとも一方を比較するように構成され、前記誤差信号（６，６’）は、前記位相差及び周波数差の少なくとも一方を代表する、請求項１に記載の制御ユニット。

【請求項3】

前記信号比較器（３）は、位相弁別器（ＰＤ）、位相周波数（ＰＦＤ）、周波数混合器、及びカウンタのうちの少なくとも１つである、請求項１に記載の制御ユニット。

【請求項4】

前記基準信号（４）は、精密水晶発振器信号、恒温槽付水晶発振器（ＯＣＸＯ）信号、原子時計信号、原子時計に同期した高精度発振器信号、及びＲＦ発生器（３０）によって生成された共通励起器（ＣＥＸ）のうちの１つを備える、請求項１に記載の制御ユニット。

【請求項5】

前記基準信号（４）を生成するように構成された基準信号源（８）をさらに備える、請求項１に記載の制御ユニット。

【請求項6】

前記信号比較器（３）から前記誤差信号（６）のデジタル表現（６’）を生成し、前記誤差信号（６’）を前記データ処理ユニット（７）に供給するように構成及び配置されたループフィルタ（９）及びアナログ・デジタル・コンバータ（ＡＤＣ）の直列接続をさらに備え、前記データ処理ユニット（７）は、複数の波形発生器（ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉ）用の入力としての前記波形チューニング信号として複数のデジタル波形チューニングワード（ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉ）を出力するデジタルデータ処理ユニットである、請求項１に記載の制御ユニット。

【請求項7】

前記波形チューニングワード（ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉ）は、前記時間依存振幅信号（Ａ_ＰＬＬ（ｔ），Ａ_ｉ（ｔ））を生成するための周波数情報、位相情報、及び振幅情報の少なくとも１つを有する、先行する請求項に記載の制御ユニット。

【請求項8】

前記波形発生器（ＤＤＳ_ＰＬＬ，ＤＤＳ_ｉ）の各々は、それぞれの時間依存振幅信号（ＡＰＬＬ（ｔ），Ａｉ（ｔ））を構成するデジタル振幅値を代表するビットストリームを生成するダイレクトデジタルシンセサイザ（ＤＤＳ）コアを有する、請求項６に記載の制御ユニット。

【請求項9】

前記波形発生器（ＤＤＳ_ＰＬＬ，ＤＤＳ_ｉ）によって生成された前記ビットストリームに含まれる前記デジタル振幅値（ＡＰＬＬ（ｔ），Ａｉ（ｔ））を、前記フィードバック信号（５）および無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）のそれぞれに変換する少なくとも１つのデジタル・アナログ・コンバータ（ＤＡＣ）をさらに備える、先行する請求項に記載の制御ユニット。

【請求項10】

前記デジタル・アナログ・コンバータ（ＤＡＣ）は、マルチチャンネル・デジタル・アナログ・コンバータ、複数のシングルチャンネル・デジタル・アナログ・コンバータ、複数のデュアルチャンネル・デジタル・アナログ・コンバータまたはそれらの組み合わせのうちの１つである、先行する請求項に記載の制御ユニット。

【請求項11】

前記デジタル・アナログ・コンバータ（ＤＡＣ）による変換後の前記無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）の少なくとも１つをフィルタリングする少なくとも１つの信号再構成フィルタ（Ｆ_ｉ）をさらに備える、請求項９に記載の制御ユニット。

【請求項12】

前記デジタル・アナログ・コンバータ（ＤＡＣ）による変換後の前記フィードバック信号（５）をフィルタリングするフィードバック信号再構成フィルタ（Ｆ_ＰＬＬ）をさらに備える、請求項９に記載の制御ユニット。

【請求項13】

システムクロック信号（１０）を生成するシステムクロック（ＣＬＫ）をさらに備え、前記複数の波形生成器（ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉ）および前記デジタル・アナログ・コンバータ（ＤＡＣ）は、前記システムクロック信号（１０）によって駆動される、請求項９に記載の制御ユニット。

【請求項14】

前記波形発生器（ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉ）を駆動するための波形発生器クロック信号（３２）と、前記デジタル・アナログ・コンバータ（ＤＡＣ）を駆動するためのＤＡＣクロック信号（３３）とは、前記システムクロック信号（１０）の異なる所定の有理数分（ｍ_１／ｎ_１、ｍ_２／ｎ_２）である、請求項１に記載の制御ユニット。

【請求項15】

生成されるべき前記無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）の前記波形チューニング信号（ＦＴＷ_ｉ）の１つのそれぞれに対応する複数の予め決定可能な波形設定値（ｆ_ｓｖ，ｉ）を記憶する記憶装置（１１）をさらに備え、前記データ処理ユニット（７）は、前記波形設定値（ｆ_ｓｖ，ｉ）の関数として前記複数の波形チューニング信号（ＦＴＷ_ｉ）を出力するようにさらに構成される請求項１に記載の制御ユニット。

【請求項16】

前記記憶装置（１１）に記憶された前記波形設定値（ｆ_ｓｖ，ｉ）を予め定められたスケジュールに従って修正するように構成された制御装置（１２）をさらに備える、先行する請求項に記載の制御ユニット。

【請求項17】

前記データ処理ユニット（７）および前記複数の波形発生器（ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉ）の少なくとも１つは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システムオンチップ（ＳｏＣ）および特定用途向け集積回路（ＡＳＩＣ）の少なくとも１つによって形成されている、請求項１に記載の制御ユニット。

【請求項18】

それぞれが、出力周波数（ｆ_ｉ）、位相（Φ_ｉ）、および振幅（Ａ_ｉ）を有する複数の同期した無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）のそれぞれを生成するための無線周波数（ＲＦ）電力発生器（１、２０、３０）であって、
ＤＣ電源（１３）、
前記ＤＣ電源（１３）から電力を受け取り、前記複数の無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）の少なくとも１つを増幅するように構成された少なくとも１つの電力増幅器（_ＰＡｉ）、および
前記複数の無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を生成するための制御ユニット（２，２１）であって、前記制御ユニット（２，２１）は、先行する請求項に記載のように構成されている、ＲＦ電力発生器。

【請求項19】

前記基準信号（４）として外部の共通励起器信号（ＣＥＸ）を受信するために前記制御ユニット（２１）に接続された共通励起器入力（ＣＥＸ_ｉｎ）をさらに備える、請求項１８に記載のＲＦ電力発生器。

【請求項20】

前記複数の無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）のそれぞれの１つを外部共通励起器信号（ＣＥＸ）として提供する少なくとも１つの共通励起器出力（ＣＥＸ_ｏｕｔ）をさらに備える、請求項１８に記載のＲＦ電力発生器。

【請求項21】

前記無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）の出力周波数（ｆ_ｉ）、位相（Φ_ｉ）、振幅（Ａ_ｉ）の少なくとも１つを設定し、前記電力発生器（１，２０，３０）の動作状態を監視するためのユーザインタフェース装置（３１）をさらに備える、請求項１８に記載のＲＦ電力発生器。

【請求項22】

それぞれが、出力周波数（ｆｉ）、位相（Φｉ）、および振幅（Ａｉ）のそれぞれを有する複数の同期した無線周波数（ＲＦ）出力信号（ＲＦｏｕｔ，ｉ）を生成するための少なくとも二つの無線周波数（ＲＦ）電力発生器（２０、３０）の配置（３５、４０、４５、５０、５５）であって、
電力発生器（３０）のうちの１つは請求項２０に記載のように構成され、前記電力発生器（２０）のうちの少なくとも１つの他のものは請求項１９に記載のように構成され、
前記電力発生器（２０、３０）は、前記電力発生器（３０）の一方の共通励起器出力（ＣＥＸｏｕｔ）が前記電力発生器（２０）の少なくとも１つの他方の共通励起器入力（ＣＥＸｉｎ）に接続されるように相互接続される、配置。

【請求項23】

それぞれが出力周波数（ｆ_ｉ）、位相（Φ_ｉ）、および振幅（Ａ_ｉ）のそれぞれを有する複数の同期した無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を生成する方法であって、
（ｉ）基準周波数（ｆ_ｒｅｆ）及び基準位相（Φ_ｒｅｆ）を有する基準信号（４）を、フィードバック周波数（ｆ_ＰＬＬ）及びフィードバック位相（Φ_ＰＬＬ）を有するフィードバック信号（５）と比較し、
（ｉｉ）前記基準信号（４）と前記フィードバック信号（５）との間の差を代表する誤差信号（６、６’）を生成し、
（ｉｉｉ）前記誤差信号（６、６’）の関数として複数の波形チューニング信号（ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉ）を生成し、
（ｉｖ）前記複数の波形チューニング信号（ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉ）のそれぞれの１つの関数として、複数の時間依存振幅信号（Ａ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ））を生成し、
（ｖ）ステップ（ｉ）において、前記フィードバック信号（６）の表現として、前記生成された複数の振幅信号（Ａ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ））のうちの１つの所定の振幅信号（Ａ_ＰＬＬ（ｔ））を選択し、
（ｖｉ）他の振幅信号（Ａ_ｉ（ｔ））を、生成されるそれぞれの無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）として出力することを含み、
ステップ（ｉｉｉ）において、前記フィードバック信号（５）を表す１つの所定の振幅信号（Ａ_ＰＬＬ（ｔ））に対応する１つの波形チューニング信号（ＦＴＷ_ＰＬＬ）をステップ（ｉｉ）における誤差信号（６、６’）を最小化するように調整し、前記無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）を表す他の振幅信号（Ａ_ｉ（ｔ））に対応する他の波形調整信号（ＦＴＷ_ｉ）は、前記フィードバック信号（５）を表す所定の振幅信号（Ａ_ＰＬＬ（ｔ））の調整後の波形チューニング信号（ＦＴＷ_ＰＬＬ）に基づいて調整する、方法。

【請求項24】

（ｖｉｉ）前記複数の無線周波数（ＲＦ）出力信号（ＲＦ_{ｏｕｔ，ｉ}）の少なくとも１つについて、周波数（ｆ_ｉ）、位相（Φ_ｉ）、振幅（Ａ_ｉ）の少なくとも１つを予め決定可能な信号パラメータとして設定し、
（ｖｉｉｉ）ステップ（ｉ）～（ｖｉ）を所定の時間間隔（ＴＩ）だけ繰り返し、
（ｉｘ）ステップ（ｖｉｉ）及び（ｖｉｉｉ）を予め定められた回数だけ繰り返すことをさらに含む、先行する請求項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は一般に、例えばプラズマ処理システムを駆動するための、それぞれの出力周波数、位相、および振幅のそれぞれを有する複数の同期無線周波数（ＲＦ）信号を生成することに関する。特に、本発明は、制御ユニットと、無線周波数電力発生器と、出力周波数、位相、振幅のそれぞれを有する複数の同期した無線周波数信号を生成する方法に関する。さらに、本発明は、少なくとも２つのそのような無線周波数電力発生器の配置（ａｒｒａｎｇｅｍｅｎｔ）に関する。

【背景技術】

【0002】

このように、必要な出力周波数を設定するデジタル周波数チューニング情報を用いて、固定周波数システムクロックから、いわゆる波形生成器などのデジタル方式で任意のアナログ波形を生成する基本原理は、当技術分野で一般的に知られている。次に、デジタル・アナログ・コンバータに続いて再構成フィルタが、得られたデジタルシーケンスを目的のアナログ波形に変換する。

【0003】

例えば、米国特許出願公開第２０１０／０１６４５６１号は、無線周波数信号を生成するための例を記載している。

【0004】

米国特許出願公開第２０１３／０１７０５１２号明細書は、ハイパワーＲＦ電力結合器のための複数の位相ロックループを記載しており、各位相ロックループによって、１つのそれぞれの無線周波数出力信号が生成され、これは、各個々のＲＦ出力信号に対して、１つの位相ロックループが必要とされることを意味する。したがって、スケーラビリティはかなり制限されるか、または、高い設計と製造複雑性、個々のＲＦ出力信号を、例えば、要求される公差（ノイズまたは熱ドリフトを参照）、多数の電子構成要素、高コストなどの範囲内で同期させ続けるための高い動作複雑性に関して、少なくとも高い努力を必要とする。

【0005】

したがって、改善された性能によって区別される複数の同期された無線周波数信号をそれぞれ生成するための制御ユニット、無線周波数電力発生器、および方法が必要とされており、性能は、とりわけ、スケーラビリティ、動作堅牢性、周波数精度、アプリケーションの柔軟性、製造の容易さ、およびコストの品質に関して評価される。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は高いシステムスケーラビリティ、高い動作堅牢性、例えば、ノイズ、気温などによる妨害の影響を受けにくい、周波数、位相、および振幅に関する高い信号精度、例えば、様々な使用事例に関する高い柔軟性、ならびに低い設計と製造の複雑さおよびコストをそれぞれが保証する、複数の同期された無線周波数信号を生成するための制御ユニット、無線周波数電力発生器、およびそのような無線周波数電力発生器の配置（ａｒｒａｎｇｅｍｅｎｔ）を提供することである。

【課題を解決するための手段】

【0007】

本発明は、独立請求項によって定義される。従属請求項は、好適な実施形態を規定する。

【0008】

一態様によれば、それぞれが、出力周波数、位相、及び振幅のそれぞれを有する複数の同期された無線周波数を生成するための、例えば、無線周波数（略して、本明細書では、ＲＦとも呼ばれる）電力発生器の一部としての制御ユニットは、
基準周波数及び基準位相を有する基準信号と、フィードバック周波数及びフィードバック位相を有するフィードバック信号と比較するように構成された信号比較器であって、基準信号とフィードバック信号との間の差を表す誤差信号を生成するように構成された信号比較器と、
信号比較器によって生成された誤差信号を入力信号として受信し、誤差信号の関数として複数の波形調整信号を出力する、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサなどの電子データ処理ユニットであるデータ処理ユニットと、
データ処理ユニットによって出力された前記複数の波形チューニング信号の少なくとも１つのそれぞれを受信する複数の波形発生器であって、それぞれの波形発生器が受信したそれぞれの波形チューニング信号の関数として時間依存振幅信号を生成する複数の波形発生器と、を備え、
生成された複数の振幅信号のうちの一方の所定の振幅信号が、信号比較器に入力されるフィードバック信号を表し、他方の振幅信号が生成すべきそれぞれのＲＦ出力信号を表し、
データ処理ユニットは、誤差信号を最小化するように、フィードバック信号を表す一方の所定の振幅信号に対応する波形チューニング信号、及びフィードバック信号を表す所定の振幅信号の調整後の波形チューニング信号に基づく、ＲＦ出力信号を表す他方の振幅信号に対応する他の波形チューニング信号の両方を調整するように構成される。

【0009】

本発明の意味において、用語「信号」は、現象、例えば変動する電圧または電流に関する情報を伝達する機能を意味する。信号は特に明記しない限り、アナログまたはデジタル信号を含んでもよい。

【0010】

さらに、フィードバック信号が例えば、それらのそれぞれの位相および／または周波数に関して基準信号と（ほぼ）等しいとき、誤差信号は最小であるか、またはゼロであり得ることに留意されたい。基準信号とフィードバック信号の差が大きいほど、誤差信号の量は大きくなる。

【0011】

前述の意味では、「波形チューニング信号」という用語は、時間依存振幅信号を特徴付ける情報（アナログまたはデジタルのいずれかで表される情報）を意味し、アナログまたはデジタルで表される情報（例えば、制御ユニットによって生成されるＲＦ出力信号の離散振幅値を表すデジタルビットストリーム）として、時間依存振幅信号を特徴付ける。したがって、波形生成器は、入力されたそれぞれの波形チューニング信号の関数として時間依存振幅信号を生成する。

【0012】

さらに、本発明によれば、複数の時間依存振幅信号のうちの１つはフィードバック信号に関連付けられ、他方の振幅信号は制御ユニットによって生成される複数のＲＦ出力信号のうちの１つにそれぞれ関連付けられる。

【0013】

データ処理ユニットの配置は、信号比較器によって出力される誤差信号を最小化するように、フィードバック信号を表す１つの所定の振幅信号に対応する波形チューニング信号を調整するように構成され、基準信号およびフィードバック信号を入力信号として受信する信号比較器は、制御ループ、例えば、位相同期ループ（本明細書では略してＰＬＬとも呼ばれる）を構成する。

【0014】

したがって、生成されるＲＦ出力信号を表す他の振幅信号に対応する他の波形チューニング信号を、フィードバック信号を表す所定の振幅信号の調整された波形チューニング信号に基づいて調整することによって、本発明による制御ユニットは、単一の制御ループのみを使用することによって、相互に同期され、かつ（フィードバック信号を介して）基準信号に同期した多数のＲＦ出力信号の生成を容易にする。

【0015】

特に、すべての出力ＲＦ信号は基準信号に周波数ロックされ、それらは、基準信号（すなわち、フィードバック信号）と同じ周波数を有する場合、位相同期される。

【0016】

制御ループ（例えば、ＰＬＬ）信号として排他的に使用されるフィードバック信号とは別に、他のすべてのアナログＲＦ出力信号は、様々な特定用途向けに使用することができる。例えば、アナログＲＦ出力信号は、中周波または高周波の電力信号を生成するために多段パワーアンプ回路を駆動するために使用されてもよい。さらに、いくつかの出力信号はさらに同期化された信号源、例えば、さらなる中周波または高周波数電源のための基準信号として使用することもできる。基準信号と同じ周波数および位相を有するフィードバック信号とは対照的に、他のすべての出力信号は、特定の用途に必要とされるように、任意の周波数および位相差を有することができる。

【0017】

おそらく互いに対していくつかの異なった周波数および／または位相および／または振幅を有する生成されたＲＦ出力信号は、それぞれのパワーアンプにルーティングされ得る。得られた電力ＲＦ出力信号は、次に、例えば、複数の周波数のＲＦ電力を有する半導体ウェハのためのプラズマ処理システムに供給するために使用され得る。プラズマプロセスにおいて複数の周波数のＲＦ電力を使用することは、複数のパラメータを調整し、とりわけ、イオン密度、電子密度、およびプラズマ均一性を大面積に亘ってより良好に制御するために複数のパラメータを調整することを可能にし、これは最終的に、様々な主要なプロセスパラメータが単一周波数で電力供給されるプロセスと比較してより独立して調整され得るので、処理される半導体の質の向上をもたらす。

【0018】

ＲＦ出力信号は追加の電力発生器を同期させるために、いわゆる共通励起器（ＣＥＸ）信号としても使用され得る。その結果、異なる電源によって生成されるＲＦ信号は周波数ロックされ、これは複雑なプラズマプロセスにおいて有利であり得る。

【0019】

また、同一周波数の他のＲＦ出力信号に対して、特定の位相差を有するように、さらなる電力発生器のためのＣＥＸ信号として使用されるＲＦ出力信号が生成されてもよい。位相差は第１の電力発生器からのＣＥＸ信号にすでに実装することができるか、または他の電力発生器（複数可）における（例えば、デジタル）波形生成器によって付加することができる。

【0020】

したがって、各々が本発明による制御ユニットを使用する複数のＲＦ電力発生器のチェーンであっても、ＲＦ電力が複数の入力ポートに供給される大きな面積基板を処理するプラズマシステムのために、異なる位相シフトを用いて設定することができる。個々の入力ポート間の位相差は、基板表面全体にわたって最も均一な処理結果を生成するように調整することができる。

【0021】

本発明による制御ユニットは、（チャネルのＲＦ出力信号が、基準信号の周波数と同じ周波数を有するか、基準周波数の倍数であるか、または基準周波数に対して一定の位相オフセットを有するかに応じて）同じ基準信号および／または位相同期される、任意の数のＲＦ出力信号（本明細書ではチャネルとも呼ばれる）にスケーラブルである。このために、１つの単一（ＰＬＬ）制御ループのみが必要とされる。

【0022】

したがって、多数のＲＦ出力信号に対して、ＲＦ出力信号の各々に対して１つの複数の制御ループ（ＰＬＬ）を使用しなければならない代わりに、本発明によれば、１つの単一の制御ループのみが必要とされる。

【0023】

基準ループ（制御ループ）および任意の数のＲＦ出力チャネル／信号は完全に同期される（タイムベース同期／位相同期）が、依然としてそれらの信号は完全に分離される。

【0024】

さらに、基準／制御ループ（ＰＬＬ）がロックされるとすぐに、任意の周波数または出力振幅を有する任意のチャネル上の任意の新しく生成されたＲＦ出力信号が即座にロックされる。整定時間や一時的な影響は全くない（ゼロ）。同じことが、ＲＦ出力信号のいずれかの周波数または位相の任意の意図的な変化にも当てはまる。本明細書で開示される概念に起因して、他のフィードバック／制御ループは必要とされない。

【0025】

さらに、例えば制御ユニットを駆動するために非精密システムクロック（すなわち、コスト上の優位性）を使用するにもかかわらず、すべての波形チューニング信号がフィードバック信号に対応する波形チューニング信号から決定されるので、これらの非精密クロック（例えば、熱ドリフト）のオフセットおよび変動は自動的に補われる。システムクロックの変動は、ＲＦ出力信号に対応する波形チューニング信号がフィードバック信号および基準信号にそれぞれ常にロックされるように、自動的に調整されるようにする。

【0026】

多くの場合、従来のＰＬＬ信号発生器では、ＰＬＬ信号発生器の基準周波数と出力周波数は異なっている（例えば、基準として１ＭＨｚ、出力周波数として１０ＭＨｚ）。このような場合、出力信号は、比較器回路、例えば位相－周波数弁別器（ＰＦＤ）のフィードバック信号として直接使用することができない。代わりに、フィードバック信号は分周回路（例えば、１：１０の比を有する）によって基準と同じ周波数の信号に変換されなければならない。このような分周器は例えば、上述の米国特許出願公開第２０１３／０１７０５１２号に示されているような従来の解決策で必要とされる。

【0027】

本発明では、常に基準と同じ周波数のフィードバック信号が生成されるので、分周器を必要としない。用途に使用される他のＲＦ出力信号は基準信号と独立して、任意の周波数および／または位相シフトを有することができる。それにもかかわらず、それらは、フィードバック信号を介して（ＰＬＬ）基準信号と同期される。

【0028】

さらに、（ＰＬＬ）制御ループのためのフィードバック信号として１つの単一の特定の出力信号を使用することにより、パルス動作も単純化することができる。パルス化されるべきこれらのＲＦ出力信号は、対応する時間依存振幅信号を０に設定することによって、それぞれの波形生成器を介して直接変調することができ、一方、フィードバック信号は、スイッチを切ることなく変更されないままである。したがって、同期は、パルスパターンとは無関係に常に維持される。１つの出力信号がフィードバック信号として分岐されている従来のＰＬＬの場合、パルス化はＰＬＬループの制御信号を分岐した後に、例えば、切替えによって振幅を変調することによって達成されなければならない。信号がソースで既にパルス化されている場合、フィードバック信号も同様に変調され、これにより、各パルスの後に同期が失われる。

【0029】

また、従来のＰＬＬ設定では、振幅が増加または減少する、すなわち振幅が２つのレベルの間で増加または減少する出力信号を生成するために、主出力信号から分岐されるＰＬＬのフィードバック信号も振幅が変化する。これは、低振幅に対する振幅／位相ノイズによってＰＬＬループの精度に影響を及ぼす。本明細書に開示される発明では、フィードバック信号が変動なしに、すなわち、ＲＦ出力信号の振幅変調から独立して、常に同じ振幅を有する。

【0030】

ＲＦ出力信号の周波数および／または位相に対する変化のためのゼロ整定時間があるので、これは、異なる出力チャネル／信号の周波数または位相の変化は互いにタイミングを合わせることができることも意味する。たとえば、チャンネルＡが周波数ｆ_Ａを有し、チャンネルＢが周波数ｆ_Ｂを有する２つのチャンネルＡとＢを使用することができる。これらは両方とも、制御ループ（ＰＬＬ）の一部である同期されたフィードバック信号チャネルのために、同じ基準周波数（または共通励起器周波数ＣＥＸ）に同期される。両方のチャネル、すなわちチャネルＡおよびチャネルＢは、Δｆ＝ｆ_Ａ－ｆ_Ｂであるオフセットを有することができる。チャネルＡの周波数が段階的に上昇または変化する場合、チャネルＢの周波数は、それぞれの波形チューニング信号を一定のオフセットに保つことによって、常に同じオフセットΔｆに保つことができる。

【0031】

いくつかのＲＦ発生器がそれぞれ、本発明による制御ユニットを使用して組み合わされる場合、マスター発生器は接続されたスレーブ発生器にＣＥＸ信号を提供するか、または、各発生器がシーケンス内の次の発生器にＣＥＸ信号を提供することができる発生器のチェーンが形成される。ＣＥＸ信号ケーブルの長さにより、スレーブ発生器によって受信されるＣＥＸ信号に固有の位相シフトが加算される。これにより、ケーブル長に起因する位相シフトは、適切な補償位相シフトをそれぞれのＲＦ出力信号に加算することにより、送信側または受信側の発生器のいずれかで容易に補うことができる。本発明によって、多数の発生器のＣＥＸ入力信号とマスター発生器との間の同一または個々の意図的な位相シフトを有する構成を実現することができる。

【0032】

上記から、本制御ユニットは高いシステムスケーラビリティ、高い動作堅牢性、特に、ノイズ、気温等による妨害に対する低い感受性、周波数および位相に関する高い信号精度／同期、多数の様々な適用状況に関する高い自由度を保証し、また、設計と製造の複雑さおよびコストを比較的低く抑えることができることが明らかである。

【0033】

本発明の他の実施形態によれば、信号比較器は基準信号とフィードバック信号の位相差および周波数差のうちの少なくとも１つを比較するように構成され、誤差信号は位相差および周波数差のうちの少なくとも１つを表す。例えば、制御ループとしてＰＬＬを使用することは、比較される信号間の位相差の評価を必要とする。しかしながら、他の好適な実施形態によれば、比較される信号の周波数を、例えば、カウンタ装置によって比較することで十分であり、したがって、基準信号とフィードバック信号との間の位相差の評価は省略され得る。

【0034】

さらなる実施形態によれば、信号比較器は、位相弁別器（ＰＤ）、位相－周波数弁別器（ＰＦＤ）、周波数混合器、およびカウンタのうちの少なくとも１つである。

【0035】

さらに、本発明の好適な実施形態によれば、基準信号は精密水晶発振器信号、恒温槽型水晶発振器（ＯＣＸＯ）信号、原子時計信号、原子時計と同期した高精度発振器信号、およびＲＦ発生器、例えば、以下にさらに説明する本発明の別の態様によるＲＦ発生器によって生成される共通励起器（ＣＥＸ）信号のうちの１つを含む。

【0036】

さらに他の好適な実施形態によれば、制御ユニットは基準信号、例えば、上述の基準信号を生成するように構成された基準信号源、すなわち、精密水晶発振器、恒温槽型水晶発振器（ＯＣＸＯ）、原子時計と同期された高精度発振器をさらに備える。

【0037】

本発明のさらなる実施形態によれば、制御ユニットは、信号比較器から誤差信号のデジタル表示を生成するように構成および配置された、ループフィルタとアナログ・デジタル・コンバータとの直列接続を備える。誤差信号のデジタル表示は、データ処理ユニットに供給される。このような実施形態に係るデータ処理ユニットは、複数の波形生成器の入力として、複数のデジタル波形チューニングワードを波形チューニング信号として出力するデジタルデータ処理ユニットである。デジタルデータ処理ユニットは、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサなどであってよいが、これらに限定されない。波形チューニングワードは、それぞれの波形チューニング信号のデジタル表示である。

【0038】

波形チューニングワードはいくつかのデジタルビット、例えば、８、１２、１６、３２、６４などのグループとして構成され得るが、上述の値に限定されないことに留意されたい。波形チューニング情報のこのデジタル表現では、波形チューニングワードは、周波数情報のためのビット、位相情報のためのビット、および／または振幅情報（例えば、振幅の乗算係数）のためのビットを備えてもよい。

【0039】

したがって、本発明のさらなる実施形態によれば、波形チューニングワードは、時間依存振幅信号を生成するための周波数情報、位相情報、および振幅情報のうちの少なくとも１つを備える。

【0040】

さらに本発明の実施形態によれば、波形生成器の各々は、それぞれの時間依存振幅信号を構成するデジタル振幅値を表すデジタルビットストリームを生成する直接デジタル合成（ＤＤＳ）コアを含む。

【0041】

本発明の更なる実施形態によれば、制御ユニットは、波形生成器によって生成されたビットストリームに含まれるデジタル振幅値を、それぞれ、フィードバック信号およびＲＦ出力信号に変換する少なくとも１つのデジタル・アナログ・コンバータ（ＤＡＣ）を含む。

【0042】

さらに、本発明の他の実施形態によれば、デジタル・アナログ・コンバータ（ＤＡＣ）は、マルチチャネルデジタル・アナログ・コンバータ、複数のシングルチャネルデジタル・アナログ・コンバータ、複数のデュアルチャネルデジタル・アナログ・コンバータ、またはそれらの組み合わせのうちの１つである。たとえば、すべてのデジタル振幅値をフィードバック信号とＲＦ出力信号の両方に変換するＤＡＣは、いくつかのデュアルチャネルＤＡＣの組合せによって具現化することができ、したがって、シングルチャネルＤＡＣのみを使用する場合と比較して、必要なＤＡＣの総数が２分の１に減少する。しかしながら、少なくともフィードバック信号および生成されるすべてのＲＦ出力信号を変換するために必要な数の変換チャネルを含む１つのマルチチャネルＤＡＣを使用することもできる。

【0043】

他の実施形態によれば、制御ユニットは、少なくとも１つの信号再構成フィルタを備える。再構成フィルタは、例えば、不要な周波数成分およびノイズを除去するローパスフィルタまたはバンドパスフィルタであってもよい。変換されたフィードバック信号については、信号比較器回路の具体的な構成に応じて、このような再構成フィルタを省略してもよい。

【0044】

他の実施形態によれば、制御ユニットは、ＤＡＣによる変化後のフィードバック信号をフィルタリングするフィードバック信号再構成フィルタを含む。また、再構成フィルタは、例えば、不要な周波数成分およびノイズを除去するローパスフィルタまたはバンドパスフィルタであってもよい。

【0045】

他の実施形態によれば、データ処理ユニットおよび複数の波形生成器のうちの少なくとも１つは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、システムオンチップ（ＳｏＣ）、および特定用途向け集積回路（ＡＳＩＣ）のうちの少なくとも１つによって形成される。

【0046】

さらに他の好適な実施形態によれば、制御ユニットはシステムクロック信号を生成するシステムクロックを備え、複数の波形生成器およびデジタル・アナログ・コンバータ（ＤＡＣ）はシステムクロック信号によって駆動される。好ましくは、システムクロックは非精密システムクロック（コスト上の利点）であってもよい。しかしながら、ＲＦ出力信号に対応する全ての波形チューニング信号／ワードは基準信号／周波数にロックされたフィードバック信号に対応する波形チューニング信号／ワードから計算されるので、（非精密）システムクロック周波数およびその導出されたクロック信号の任意の時間的変動が自動的に補われる。

【0047】

全体として、全てのＲＦ出力信号と（ＰＬＬ）フィードバック信号は共通システムクロックとその派生したクロック信号のために、同じタイムベースを共有する。（ＰＬＬ）制御ループおよびフィードバック信号によって、ＲＦ出力信号も同時に（ＰＬＬ）基準信号にロックされる。すべてのＲＦ出力信号は基準信号に周波数ロックされ、基準信号と同じ周波数を有する場合、位相ロックされる。

【0048】

本発明のさらに好適な実施形態によれば、波形生成器を駆動するための波形生成器クロック信号と、ＤＡＣを駆動するためのＤＡＣクロック信号とは、システムクロックのシステムクロック信号の異なる所定の有理分数である。すなわち、波形生成器用の共通システムクロック信号と、ＤＡＣ用の共通システムクロック信号とで、それぞれ別々の駆動クロック信号が導出される。

【0049】

一般的に、システムクロック信号および全ての導出されたクロック信号、例えば波形生成器クロック信号および／またはデータ処理クロック信号（例えば、波形生成器および／またはデータ処理ユニットが上述のようにＦＰＧＡによって形成される場合、ＦＰＧＡクロック信号）およびＤＡＣクロック信号は、精密クロック信号ではない。それらの値は指定された（公称）値からわずかにずれる可能性があり、加えて、それらの値は環境要因、例えば、熱効果に応じて、経時的に変化する可能性がある。

【0050】

便宜上、以下の説明では、短期ＦＰＧＡクロック（信号）を使用して、少なくとも波形生成器を駆動し、オプションでデータ処理ユニットも駆動するクロック（信号）を示す。しかしながら、ＦＰＧＡクロック（信号）という用語は、波形生成器および／又はデータ処理ユニットのＦＰＧＡ実施形態のみに限定されることを意味するものではないことを強調されたい。むしろ、ＦＰＧＡクロック（信号）という用語は、波形生成器および／またはデータ処理ユニットがシステムオンチップ（ＳｏＣ）または特定用途向け集積回路（ＡＳＩＣ）または波形生成器および／またはデータ処理ユニットを具現化するのに適した当技術分野で知られている他の回路手段によって具現化される実施形態を含むものとする。

【0051】

上記の説明から、ＦＰＧＡクロック周波数は通常、システムクロック周波数の有理数のｍ_１／ｎ_１であり、例えば、１００ＭＨｚのシステムクロック周波数に対して３３．３ＭＨｚである（ここで、ｍ_１およびｎ_１は整数である）。

【0052】

同様に、ＤＡＣクロック周波数はシステムクロックから導出され、通常、システムクロックの有理数のｍ／ｎ_２であり、例えば、システムクロック周波数１００ＭＨｚ、ＤＡＣクロック周波数１ＧＨｚ（ここで、ｍ_２およびｎ_２は整数である）である。

【0053】

本発明は、制御ユニットの内部クロックを、精密基準周波数、例えば、内部精密発振器または外部から提供される精密ＣＥＸ信号と同期させることができる。

【0054】

（ＰＬＬ）制御ループでは、基準信号／周波数に正確に整合する必要があるフィードバック信号に対応する波形チューニング信号／ワードが、基準信号／周波数とフィードバック信号／周波数との間の偏差が最小化される（例えば０に等しくなる）まで、信号比較器によって出力される誤差信号によって調整される。

【0055】

フィードバック信号の調整された（最適化された）波形チューニング信号／ワードを用いて、様々なクロック周波数の正確な数値は、（それぞれの波形生成器がダイレクトデジタルシンセサイザ（ＤＤＳ）コアを備えると仮定して）以下の式に従って計算することができる：
ＦＰＧＡクロック：

【数1】

ここで、ＮはＤＤＳ位相アキュムレータのビット数であり、ｆ_ＰＬＬは（ＰＬＬ）フィードバック信号の周波数であり、ＦＴＷ_ＰＬＬは、（ＰＬＬ）フィードバック信号に対応する波形チューニングワードである。
システムクロック：

【数2】

ここで、ｍ_１／ｎ_１は、システムクロックとＦＰＧＡクロックの間の有理係数である。
ＤＡＣクロック：

【数3】

ここで、ｍ_２／ｎ_２は、システムクロックとＦＰＧＡクロックの間の有理係数である。

【0056】

様々な波形生成器（様々なＤＤＳコアが想定されるケースでは様々なＤＤＳコア）が最終的に複数のＲＦ出力信号を生成しなければならず、例えば、所定のアプリケーション特性を有する電力発生器を提供するためのすべてのさらなる周波数ｆ_ｉは、以下の公式に従って、個々のＤＤＳコアのための波形チューニング信号／ワードＦＴＷ_ｉを設定することによって生成される：

【数4】

【0057】

このようにして、すべてのＲＦ出力周波数は、（ＰＬＬ）フィードバック信号／周波数および基準信号／周波数に自動的に同期される。内部クロックの１つが、例えばノイズまたは熱の影響のために、変動したりずれたりする場合、（ＰＬＬ）フィードバック信号／周波数に対する波形チューニング信号／ワードＦＴＷ_ＰＬＬは、フィードバック信号／周波数と、比較器の誤差信号によって表される基準信号／周波数との間の差異が常に最小になるように、連続的に調整される。

【0058】

また、他の全てのＲＦ信号に対応する波形チューニング信号／ワードＦＴＷ_ｉは、ＦＴＷ_ＰＬＬから算出されるため、ＦＴＷ_ＰＬＬの変化に連続的に追従する。

【0059】

結果として、本発明による記載された制御機構により、すべての出力周波数は常にそれらの目的の値に維持される。個々の周波数値の精度は、基準信号の精度、および基準信号と（ＰＬＬ）フィードバック信号との間の最小化された差によって決定される。

【0060】

例えば、本発明による精密基準および（ＰＬＬ）制御ループのないシステムでは、実際には２０２ＭＨｚである２００ＭＨｚの推定ＦＰＧＡクロック周波数が、例えば１３．５６ＭＨｚの適切なＩＳＭ周波数（ＩＳＭ： Ｉｎｄｕｓｔｒｉａｌ、Ｓｃｉｅｎｔｉｆｉｃ ａｎｄ Ｍｅｄｉｃａｌ Ｂａｎｄ）の代わりに、全ての他の周波数が目的の値より１％高くなり、発生器の出力信号は１３．７０ＭＨｚになる。熱ドリフトが発生した場合、出力周波数は、目的の値からますますずれる。

【0061】

対照的に、本発明による基準および（ＰＬＬ）制御ループでは、ＦＰＧＡクロック周波数の系統的な不一致およびすべての時間的変動が、常に自動的に補償される。

【0062】

本発明のさらに他の実施形態によれば、制御ユニットは、生成されるＲＦ出力信号の波形チューニング信号のそれぞれ１つにそれぞれ対応する複数の予め決定可能な波形設定値を記憶するメモリ装置、例えば、ＲＡＭ、ＥＰＲＯＭ、フラッシュ、ＲＯＭなどをさらに備える。このとき、データ処理ユニットは、複数の波形チューニング信号を波形設定値の関数として出力するようにさらに構成される。

【0063】

波形チューニング信号および波形チューニングワードのそれぞれと同様に、波形設定値は、それぞれ、波形チューニング信号および波形チューニングワードによって表されるそれぞれの周波数情報、位相情報、または振幅情報に対応する周波数情報、位相情報、および振幅情報のうちの少なくとも１つを含んでもよい。

【0064】

本発明のさらに他の好適な実施形態によれば、制御ユニットは、メモリ装置に記憶された波形設定値を、所定のスケジュール、例えばアプリケーション固有のプロセッシングレシピに従って変更するように構成された制御装置を備える。したがって、非常にダイナミックで時間可変の処理スキームは本発明による制御ユニットを使用して達成することができる（例えば、パルス動作）。

【0065】

本発明の別の態様によれば、それぞれの出力周波数、位相、および振幅をそれぞれ有する複数の同期した無線周波数（ＲＦ）出力信号を生成するための無線周波数（ＲＦ）電力発生器は、ＤＣ電源と、ＤＣ電源から電力を受け取る少なくとも１つのパワーアンプであって、複数のＲＦ出力信号のうちの少なくとも１つを増幅するように構成された少なくとも１つのパワーアンプと、複数のＲＦ出力信号を生成するための制御ユニットとを備え、制御ユニットは本発明に従って本明細書で開示される実施形態のいずれかに従って構成される。

【0066】

本発明によるＲＦ電力発生器に関する特徴の作用および効果に関して、本明細書に記載される本発明による制御ユニットの対応する特徴についても、完全に言及されることを強調されたい。したがって、技術的に有意義であり、適用可能である場合、本発明による制御ユニットの特徴は特に明記しない限り、本発明によるＲＦ電力発生器の実施形態のための開示された特徴ともみなされるものとする。同様に、本発明によるＲＦ電力発生器の特徴は特に明記しない限り、本発明による制御ユニットの実施形態に適用可能な特徴とみなされるものとする。したがって、簡潔かつ読みやすくするために、同様の特徴の重複する詳細な説明は、以下では大幅に省略されるか、少なくとも最小限に低減され、限定として解釈されることはない。

【0067】

本発明によるＲＦ電力発生器の全てのＲＦ出力信号が必ずしも増幅されるとは限らないことを理解されたい。特に、パワーアンプによる増幅はＲＦ電力出力信号にのみ必要とされるが、例えば、以下でさらに詳しく説明するように、出力され、さらなるＲＦ電力発生器を同期させるために使用され得る共通励起器（ＣＥＸ）信号には必要とされない。

【0068】

本発明の好適な実施形態によれば、ＲＦ電力発生器は、制御ユニットに接続され、基準信号として外部共通励起器（ＣＥＸ）信号を受信するための共通励起器を備える。すなわち、高精度の基準信号は、別のＲＦ電力発生器によって、本発明によるＲＦ電力発生器の外部で生成されてもよい。他のＲＦ電力発生器は本発明のＲＦ電力発生器であってもよいが、これに限定されるものではない。また、基準入力信号として、本発明によるＲＦ電力発生器によって生成されたＣＥＸ出力信号を供給される他のＲＦ電力発生器を含む配置も考えられる。

【0069】

本発明のさらに他の実施形態によれば、ＲＦ電力発生器は、複数のＲＦ出力信号のそれぞれ１つを外部ＣＥＸ信号として提供する少なくとも１つの共通励起器（ＣＥＸ）出力を備える。すでに上述したように、このような出力ＣＥＸ信号は例えば、プラズマプロセスを駆動するためのＲＦ電力出力信号として使用され得る他のＲＦ出力信号を増幅するパワーアンプによって増幅されないことが好ましい。しかしながら、ＣＥＸ出力信号を出力する前に、少なくとも（小さい）前置増幅をＣＥＸ出力信号に適用することが有利であってもよい。ＣＥＸ出力信号は本明細書で説明されるように、さらなるＲＦ電力発生器を同期させるために使用され得る。

【0070】

本発明のさらに他の好適な実施形態は、ＲＦ電力発生器が、生成されるＲＦ出力信号の出力周波数、位相、および振幅を設定すること、ならびにＲＦ電力発生器の動作状態を監視することのうちの少なくとも１つのために、ユーザインターフェース装置（入力／出力装置）、たとえば、ディスプレイ、キーボード、タッチスクリーンなどを備えることを提供する。それぞれの出力周波数の時系列のユーザインターフェース設定によって、位相シフトおよび振幅が実現可能になる。例えば、ＲＦ出力信号の振幅の周期的な変調は、本明細書に記載されるようなパルスアプリケーションのために使用されてもよい。

【0071】

ユーザインターフェースはまた、外部コンピュータから、時系列で出力周波数、位相、および振幅を設定するための一連のコマンドを受信するように構成されてもよい。

【0072】

本発明のさらに別の態様によれば、各々がそれぞれの出力周波数、位相、および振幅を有する複数の同期無線周波数（ＲＦ）出力信号を生成するための少なくとも２つの無線周波数（ＲＦ）電力発生器の配置は、ＲＦ電力発生器のうちの１つが共通励起器（ＣＥＸ）出力を含む前述の実施形態に従って構成され、ＲＦ電力発生器のうちの少なくとも１つの他のものが共通励起器（ＣＥＸ）入力を含む前述の実施形態に従って構成され、ＲＦ電力発生器はＲＦ電力発生器のうちの１つの共通励起器出力が少なくとも１つの他のＲＦ電力発生器の共通励起器入力に接続されるように相互接続される。

【0073】

一方のＲＦ電力発生器のＣＥＸ出力を介して出力されるＣＥＸ信号は、他方のＲＦ電力発生器を同期させるための精密基準信号として使用される。ＲＦ電力出力信号と同様に、ＣＥＸ出力信号も、ＣＥＸ出力信号を生成するＲＦ電力発生器に入力される基準信号とは異なった周波数および／または位相を有してもよい。さらに、好ましくは、ＣＥＸ出力信号はすでに説明したようなパワーアンプによって電力増幅されない。しかしながら、ＣＥＸ出力を介してＣＥＸ出力信号を出力する前に、プリアンプによる小さな前置増幅は、ＣＥＸ出力信号に有利に適用されてもよい。

【0074】

したがって、ＣＥＸ出力信号は、ＲＦ電力発生器のＲＦ電力出力信号とは異なり、ユーザ信号（たとえば、プラズマプロセスにおいてプラズマを励起するため）として使用されるのではなく、むしろ、後続のＲＦ電力発生器を同期させるための制御／基準信号として使用される。

【0075】

本発明のさらに別の態様によれば、それぞれの出力周波数、位相、および振幅を有する複数の同期した無線周波数（ＲＦ）出力信号を生成する方法は、（ｉ）基準周波数および基準位相を有する基準信号をフィードバック周波数およびフィードバック位相を有するフィードバック信号と比較するステップと、（ｉｉ）基準信号とフィードバック信号との間の差分を表す誤差信号を生成するステップと、（ｉｉｉ）誤差信号の関数として複数の波形チューニング信号を生成するステップと、（ｉｖ）複数の波形チューニング信号のそれぞれの１つの関数としてそれぞれ１つずつの複数の時間依存振幅信号を生成するステップと、（ｖ）ステップ（ｉ）におけるフィードバック信号の表示として生成された複数の振幅信号のうちの１つの所定振幅信号を選択するステップと、（ｖｉ）生成されるそれぞれのＲＦ出力信号として他の振幅信号を出力するステップとを含み、ステップ（ｉｉｉ）において、フィードバック信号を表す１つの所定振幅に対応する１つの波形チューニング信号がステップ（ｉｉ）における誤差信号を最小化するように調整され、ＲＦ出力信号を表す他の振幅信号に対応する他の波形チューニング信号が、フィードバック信号を表す所定の振幅信号の調整された波形チューニング信号に基づいて調整される。

【0076】

ここでも、本発明によるＲＦ出力信号生成法に関する特徴の作用および効果に関して、本明細書に記載される本発明による制御ユニットおよび／またはＲＦ電力発生器の対応する特徴に完全に言及されることを強調されたい。したがって、技術的に有意義であり、適用可能である場合、本発明による制御ユニットおよび／またはＲＦ電力発生器の特徴は特に明記しない限り、本発明によるＲＦ出力信号生成法の実施形態のための開示された特徴とみなされるものとする。同様に、本発明によるＲＦ出力信号生成法の特徴は特に明記しない限り、本発明による制御ユニットおよび／またはＲＦ電力発生器の実施形態に適用可能な特徴と見なされるものとする。したがって、簡潔かつ読みやすくするために、同様の特徴の重複する詳細な説明は限定として解釈されるような省略なしに、以下では大幅に省略されるか、少なくとも最小限に低減される。

【0077】

本発明の好適な実施形態によれば、本方法は、（ｖｉｉ）周波数、位相、および振幅のうちの少なくとも１つを、複数のＲＦ出力信号のうちの少なくとも１つのための所定の信号パラメータとして設定するステップと、（ｖｉｉｉ）上記のステップ（ｉ）～（ｖｉ）を所定の時間間隔にわたって繰り返すステップと、（ｉｘ）ステップ（ｖｉｉ）および（ｖｉｉｉ）を所定の回数だけ繰り返すステップとをさらに含む。したがって、非常に複雑でダイナミックな、すなわち時間可変のアプリケーションプロセスが、ユーザ介入を必要とせずに自動的に実行されるように実装され得る。

【0078】

本発明のさらなる好ましい実施形態は、また、従属請求項において定義される特徴とそれぞれの独立請求項の特徴との任意の組み合わせも可能であることを理解されたい。

【0079】

さらに、接続詞「．．．および／または．．．」または「．．．のうちの少なくとも１つ」または「．．．のうちの１つまたは複数」という表現は、第１および第２の特徴を組み合わせるために本明細書で使用される場合、例えば、第１の特徴のみを含み得る本発明の第１の実施形態、第２の特徴のみを含み得る本発明の第２の実施形態、および第１および第２の特徴の両方を含み得る本発明の第３の実施形態を開示するものとして解釈されるべきであることを理解されたい。３つ以上の特徴が列挙される場合、それらの任意の組合せもまた、本発明による開示された実施形態として解釈されるべきである。

【0080】

さらなる好適な実施形態を以下に定義する。

【図面の簡単な説明】

【0081】

本発明のこれらおよび他の態様は以下に記載される実施形態から明らかであり、それらを参照して説明される。

【0082】

以下、添付図面を参照しながら、実施形態に基づいて本発明を例示的に説明する。

【0083】

【図1】本発明による制御ユニットの例示的な実施形態を含む、本発明によるＲＦ電力発生器の例示的な実施形態の機能図を示す。

【図2】本発明による制御ユニットの別の例示的な実施形態を含む、本発明によるＲＦ電力発生器の別の例示的な実施形態の機能図を示す。

【図3】図２の制御ユニットのより詳細な機能図を含む、本発明によるＲＦ電力発生器のさらに別の例示的な実施形態の機能図を示す。

【図4】本発明による２つのＲＦ電力発生器の配置の例示的な実施形態の機能図を示す。

【図5】本発明による２つのＲＦ電力発生器の配置の別の例示的な実施形態の機能図を示す。

【図6】本発明による２つのＲＦ電力発生器の配置のさらに別の例示的な実施形態の機能図を示す。

【図7】本発明による３つのＲＦ電力発生器の配置の例示的な実施形態の機能図を示す。

【図8】本発明による３つのＲＦ電力発生器の配置の別の例示的な実施形態の機能図を示す。

【図9】本発明によるＲＦ出力信号を生成するための方法の例示的な実施形態のフローチャートを示す。

【0084】

図中、同様の番号は、全体を通して同様の物体を指す。図中の物体は、必ずしも一定の縮尺で描かれていない。

【発明を実施するための形態】

【0085】

次に、本発明の様々な実施形態を、図面を用いて説明する。

【0086】

図１は、本発明による制御ユニット２の例示的な実施形態を含む、本発明によるＲＦ電力発生器１の例示的な実施形態の機能図を示す。

【0087】

図２は、本発明による制御ユニット２１の別の例示的な実施形態を含む、本発明によるＲＦ電力発生器２０の別の例示的な実施形態の機能図を示す。

【0088】

まず、制御ユニット２についてさらに詳しく説明する。ここで、図１および図３を交互に参照し、図１および図３は、図２における制御ユニット２１のより詳細な機能図を示している。しかしながら、図１のＲＦ発生器１の制御ユニット２の記載に関して、図３は、制御ユニット２および制御ユニット２１の両方によって共有される共通の構成要素のみに関する。本質的に、図１の制御ユニット２および図２および図３の制御ユニット２１はそれぞれ、図２の記載に沿ってより明確になるように、基準信号が生成され、それぞれの制御ユニット２および２１に入力される方法のみが異なる。

【0089】

図１において、それぞれの出力周波数ｆ_ｉ、位相Φ_ｉ、および振幅Ａ_ｉを有する複数（本例ではｉ＝１～ｋ）の同期されたＲＦ出力信号ＲＦ_{ｏｕｔ．ｉ}を生成する制御ユニット２は、基準周波数ｆ_ｒｅｆおよび基準位相Φ_ｒｅｆを有する基準信号４と、フィードバック周波数ｆ_ＰＬＬおよびフィードバック位相Φ_ＰＬＬを有するフィードバック信号５とを比較するように構成された信号比較器３、例えば位相弁別器（ＰＤ）、位相－周波数弁別器（ＰＦＤ）、周波数混合器、またはカウンタを備えることが観察される。制御ユニット２は、基準信号４とフィードバック信号５との間の差分を表す誤差信号６を生成するように構成される。特に、信号比較器３は誤差信号６が位相差および周波数差の少なくとも一方を表すように、基準信号４およびフィードバック信号５の位相差および周波数差の少なくとも一方を比較する。

【0090】

さらに、図１に示すような制御ユニット２はデータ処理ユニット７、例えばマイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ等のデジタルデータ処理ユニットを備え、信号比較器３によって生成された誤差信号６を入力信号として受け取り、誤差信号６の関数として複数の波形チューニング信号ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉ（図３参照）を出力する。なお、データ処理ユニット７に入力される誤差信号６は、以下でさらに詳しく説明するように、誤差信号６のデジタル表示６’を含むことができる。ここで、波形チューニング信号ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉはデジタル波形チューニングワードによって形成され、波形チューニングワードの各々は周波数情報、位相情報、および振幅情報のうちの少なくとも１つを含む。

【0091】

図１および図３から分かるように、制御ユニット２は、データ処理ユニット７によって出力される複数の波形チューニング信号ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉのうちの１つをそれぞれ受信する複数の波形生成器ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉ（本例ではそれぞれがダイレクトデジタルシンセサイザコアとして具現化される）をさらに備え、各波形生成器ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉは、受信したそれぞれの波形チューニング信号ＦＴＷ_ＰＬＬ、ＦＴＷ_ｉの関数として時間依存振幅信号Ａ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ）を生成する。図１の制御ユニット２において、時間依存振幅信号Ａ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ）は、各対応するＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}のデジタル振幅値を表すデジタルビットストリームとして形成される。

【0092】

生成された複数の振幅信号Ａ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ）のうちの一方の所定の振幅信号、すなわち振幅信号Ａ_ＰＬＬ（ｔ）は信号比較器３に入力されるフィードバック信号５を表し、他方の振幅信号Ａ_ｉ（ｔ）は、生成されるそれぞれのＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}を表す。

【0093】

さらに、図１の制御ユニット２において、データ処理ユニット７は、誤差信号６を最小化するようにフィードバック信号５を表す一方の所定の振幅信号Ａ_ＰＬＬ（ｔ）に対応する波形チューニング信号ＦＴＷ_ＰＬＬと、フィードバック信号５を表す所定の振幅信号Ａ_ＰＬＬ（ｔ）の調整された波形チューニング信号ＦＴＷ_ＰＬＬに基づいて、ＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}を表す他方の振幅信号Ａ_ｉ（ｔ）に対応する他方の波形チューニング信号ＦＴＷ_ｉとの両方を調整するように構成される。

【0094】

信号比較器３が基準信号４およびフィードバック信号５を受信することによって形成される制御ループと、データ処理ユニット７とは、ＰＬＬ制御ループと考えることができるが、これに限定されるものではない。

【0095】

図１は、制御ユニット２が、基準信号４を生成するように構成された基準信号源８、すなわち、制御ユニット２内の信号源をさらに備えることを示す。好ましくは、図１に示す例では、内部基準信号源８が精密水晶発振器または恒温槽型水晶発振器（ＯＣＸＯ：ｏｖｅｎ－ｃｏｎｔｒｏｌｌｅｄ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏｒ）などであってもよい。

【0096】

さらに、図１は、制御ユニット２が、信号比較器３から誤差信号６のデジタル表示６’を生成し、誤差信号６’のデジタル表示をデータ処理ユニット７に供給するように構成され配置されたループフィルタ９とアナログ・デジタル・コンバータＡＤＣとの直列接続を備えることを示す。

【0097】

また、図１は、制御ユニット２において、データ処理ユニット７と複数の波形生成器ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉとがフィールドプログラマブルゲートアレイＦＰＧＡで形成されることを示すが、これに限定されない。また、データ処理ユニット７及び／又は波形生成器ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉを実現するために、システムオンチップ（ＳｏＣ）や特定用途向け集積回路（ＡＳＩＣ）なども考えられる。

【0098】

図１に示す例示的な制御ユニット２はまた、少なくとも１つのデジタル・アナログ・コンバータＤＡＣ、本例ではマルチチャネルＤＡＣを備え、波形生成器ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉによって生成されたビットストリームに含まれるデジタル振幅値Ａ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ）を、それぞれフィードバック信号５およびＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}に変換する。

【0099】

なお、図１に示す１つのマルチチャネルＤＡＣの代わりに、複数のシングルチャネルデジタルＤＡＣ、複数のデュアルチャネルＤＡＣ、複数のｘチャネルＤＡＣ、またはこれらの任意の組み合わせを用いてもよい。

【0100】

図１の制御ユニット２はデジタル・アナログ・コンバータＤＡＣによる変換後にそれぞれのＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}をフィルタリングする複数の信号再構成フィルタＦ_ｉをさらに備える。

【0101】

図１に示されるように、フィードバック信号再構成フィルタＦ_ｉの周りに描かれた破線の長方形のボックスによって、信号比較器３の特定の設計に応じて、デジタル・アナログ・コンバータＤＡＣによる変換後のフィードバック信号５をフィルタリングするフィードバック信号再構成フィルタＦ_ＰＬＬが設けられてもよいし、省略してもよい。

【0102】

図１によれば、例示的な制御ユニット２は、システムクロック信号１０を生成するシステムクロックＣＬＫも備える。複数の波形生成器ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉおよびデジタル・アナログ・コンバータＤＡＣは、システムクロック信号１０によって駆動され、システムクロック信号１０および波形生成器ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉおよびＤＡＣによるその具体的な使用のより詳細な記述を図３の議論とともに以下に示す。

【0103】

さらに、図１に示される制御ユニット２の実施形態によれば、メモリ装置１１、例えば、ＲＡＭ、ＥＰＲＯＭ、フラッシュ、ＲＯＭなどが、生成されるＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}の波形チューニング信号ＦＴＷ_ｉのそれぞれに対応する複数の予め決定可能な波形設定値ｆ_ｓｖ，ｉを記憶し、データ処理ユニット７は複数の波形チューニング信号ＦＴＷ_ｉを波形設定値ｆ_ｓｖ，ｉの関数として出力するようにさらに構成される。波形チューニング信号ＦＴＷ_ｉと同様に、波形設定値ｆ_ｓｖ，ｉは、生成されるそれぞれのＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}に関する周波数情報、位相情報、および／または振幅情報を含むことができる。

【0104】

さらに、図１に示す制御ユニット２は、メモリ装置１１に記憶された波形設定値ｆ_ｓｖ，ｉを、所定のスケジュール、例えばプラズマプロセス法に従って変更するように構成された制御装置１２、例えばマイクロプロセッサ、マイクロコントローラなども含む。ここではメモリ装置１１と制御装置１２とを一体化した電子部品／ユニットとしているが、これに限定されるものではない。

【0105】

図１に見られるように、制御ユニット２は、それぞれの出力周波数ｆ_ｉ、位相Φ_ｉ、および振幅Ａ_ｉをそれぞれ有する複数の同期されたＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}を生成するためのＲＦ電力発生器１の一部である。このため、ＲＦ電力発生器１は、直流電源１３と、パワーアンプＰＡ_ｉを備え、それぞれ直流電源１３から電力を受ける。各パワーアンプＰＡ_ｉは、それぞれの高周波ＲＦ_{ｏｕｔ，ｉ}を増幅するように構成される。直流電源１３の詳細かつ具体的な設定は、パワーアンプの要求されるゲインに応じて変化し、波形設定値ｆ_ｓｖ，ｉによって要求されるように制御装置１２によって制御され得る。例えば、直流電源１３の出力電力レベルの最良の設定を決定するためのルックアップテーブルおよびアルゴリズムが使用されてもよい。

【0106】

すでに上述したように、図２に示すＲＦ電力発生器２０の制御ユニット２１は、基準信号４が内部基準信号源８（図１参照）によって生成されるのではなく、外部基準信号源１４から制御ユニット２１に入力される点においてのみ、図１に示す制御ユニット２と本質的に異なる。この基準信号源１４は、制御ユニット２１の外部にあり、ＲＦ電力発生器２０は、原子時計基準信号を提供する原子時計、高精度発振器信号を提供する原子時計と同期する高精度発振器、精密水晶発振器、恒温槽型水晶発振器（ＯＣＸＯ）、または共通励起器入力ＣＥＸ_ｉｎに入力される共通励起器ＣＥＸ信号を生成する別のＲＦ電力発生器（図２には図示せず）であってもよい。

【0107】

図３は、図２の制御ユニット２１のより詳細な機能図を含む、本発明によるＲＦ電力発生器３０のさらに別の例示的な実施形態の機能図を示す。

【0108】

図３に示すように、ＲＦ電力発生器３０は、基準信号４として外部共通励起器信号ＣＥＸを受信するための、制御ユニット２１に接続された共通励起器入力ＣＥＸ_ｉｎを備える。

【0109】

さらに、例示的なＲＦ電力発生器３０は、それぞれが複数のＲＦ出力信号ＲＦ_{ｏｕｔ，ｋ－１}、ＲＦ_{ｏｕｔ，ｋ}のそれぞれ１つを外部共通励起器信号ＣＥＸとして提供する２つの共通励起器出力ＣＥＸ_{ｏｕｔ１，２}をさらに備える。なお、図３のケースではそれぞれのＣＥＸ出力ＣＥＸ_{ｏｕｔ１，２}に出力される２つのＲＦ出力ＲＦ_{ｏｕｔ，ｋ－１}、ＲＦ_{ｏｕｔ，ｋ}はいずれかのパワーアンプＰＡ_ｉによって電力増幅されていない。その代わりに、それらは、それぞれの信号再構成フィルタＦ_ｋ－１、Ｆ_ｋによってフィルタリングされた後に出力される。しかしながら、適切なプリアンプ（図示せず）によるＣＥＸ_{ｏｕｔ１，２}上のＣＥＸ出力信号の小さな前置増幅が提供されてもよい。

【0110】

図３に示すように、ＲＦ発生器３０はまた、出力周波数ｆ_ｉ、位相Φ、および／またはそれぞれのＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}の振幅Ａ_ｉを設定し、ＲＦ電力発生器３０の動作状態を監視するための、ユーザインターフェース装置３１、例えばタッチスクリーンを備える。

【0111】

なお、図３に示すケースでは、ユーザインターフェース装置３１がＲＦ電力発生器３０の一部である。しかし、代替的に、制御ユニット２１の構成要素であってもよい。

【0112】

また、図３は波形生成器ＤＤＳ_ＰＬＬ、ＤＤＳ_ｉを駆動する波形生成器クロック信号３２（ここではＦＰＧＡクロック信号ともいう）と、デジタル・アナログ・コンバータＤＡＣを駆動するＤＡＣクロック信号３３とが、システムクロック信号１０のそれぞれ所定の有理分数ｍ_１／ｎ_１、ｍ_２／ｎ_２であることを示している。それぞれのクロック信号３２、３３を決定する方法の詳細な説明は、本明細書の一般的な部分で与えられる。

【0113】

図４は２つのＲＦ電力発生器、例えば、本発明によるＲＦ電力発生器２０および３０の構成３５の例示的な実施形態の機能図を示す。この例示的なケースでは、ＲＦ電力発生器３０は、共通励起器入力ＣＥＸ_ｉｎおよび共通励起器出力ＣＥＸ_ｏｕｔならびに２つのＲＦ電力出力信号ＲＦ_{ｏｕｔ１，２}を備える。ＲＦ電力発生器２０は、１つの共通励起器入力ＣＥＸ_ｉｎと１つのＲＦ電力出力ＲＦ_ｏｕｔ３とを備える。

【0114】

例えば、このような構成は、図４に示すように、例えば１３．５６ＭＨｚおよび６０ＭＨｚ、又は１３．５６ＭＨｚおよび４００ｋＨｚのデュアル周波数プラズマ電源として使用することができる。ここに記載された発明における同期コンセプトにより、図４の電力発生器３０の２つの電力出力信号ＲＦ_ｏｕｔ１およびＲＦ_ｏｕｔ２は自動的に周波数ロックされる。

【0115】

別の応用例は、様々な銘柄の周波数ロック電力発生器の組合せであってもよい。次に、図４の電力発生器３０は、接続された全ての電力発生器、すなわち、例えば図４の発生器２０を同期させるための適切なＣＥＸ信号を提供するマスター発生器として作用する。

【0116】

特に、専用のＣＥＸ入力信号を必要とする従来の電力発生器は、例えば図４の発生器３０のようなマスター電力発生器と同期させることができる。さらに、同期された電力発生器は、マスター発生器に対して位相シフトされてもよく、（本明細書の全般的な記載の部分において言及されるように）ケーブル長による位相シフトΦ_ｃさえも、マスター発生器側ですでに補われていてもよい。

【0117】

図４では、マスター発生器３０がそれ自体の電力出力信号ＲＦ_{ｏｕｔ１，２}として２つの周波数（この場合、４００ｋＨｚおよび１３．５６ＭＨｚ）を生成し、第３の周波数ＣＥＸ信号ＣＥＸ_ｏｕｔを発生器２０（これはまた、その特有の動作周波数、この場合、例えば、４０．６８ＭＨｚと同期され得る従来の発生器であってもよい）に提供する。

【0118】

図５は、本発明による２つのＲＦ電力発生器の構成４０の別の例示的な実施形態の機能図を示す。

【0119】

図示の実施形態では２つのリンクされたＲＦ電力発生器、例えば、発生器３０および２０が互いに同期され、電力発生器２０は、マスター発生器３０内でΔΦだけ位相シフトされたＣＥＸ入力信号ＣＥＸ_ｉｎを使用する。

【0120】

図６は、２つのＲＦ電力発生器、例えば、本発明における電力発生器２０および３０の構成４５のさらに別の例示的な実施形態の機能図を示す。

【0121】

図示の実施形態では、２つのリンクされたＲＦ電力発生器２０および３０の電力発生器２０は、発生器３０からのＣＥＸ_ｏｕｔを介して同期され、さらにΔΦだけ内部的に位相シフトされる。

【0122】

図７は、本発明による３つのＲＦ電力発生器の構成５０の例示的な実施形態の機能図を示す。

【0123】

図示の実施形態では３つの位相同期電力発生器のいわゆるデイジーチェーン、例えば、ＲＦ電力発生器３０、３０’、３０”（ここで、３０’および３０”は電力発生器３０のハードウェア複製を示す）が形成され、各発生器はその内蔵デジタル波形生成器を介して個々の位相シフトΔΦ_１、ΔΦ_２を加算する。図４に示すようなケーブル長による位相シフトΔΦ_ｃは、図７には明示的に示されていないが、上述の図４で説明したように補うことができる。３つのデイジーチェーン接続されたＲＦ電力発生器３０、３０’、３０”は、同じ出力周波数を生成する。チェーン内の次の発生器のＣＥＸ_ｏｕｔ信号のみが、各発生器によって個別に位相シフトされる。

【0124】

図８は、本発明によるいくつかの発生器３０、３０_２、．．．３０_ｎの別の例示的な実施形態の機能図を示し、電力発生器３０_２．．．３０_ｎは電力発生器３０のハードウェア複製である。

【0125】

図示の例では、異なる位相シフトΔΦ_ｉを有する同じ周波数の位相ロック発生器３０_２．．．３０_ｎと１つの中央マスター発生器３０との並列の組み合わせが、例えばスターのような構成で示されている。すべての発生器は、マスター発生器３０からのＣＥＸ信号を介して同期される。必要な位相シフトΔΦ_ｉは、マスター発生器端のＣＥＸ信号で実装するか、スレーブ発生器３０_２．．．３０_ｎのそれぞれのデジタル波形生成器によって加算することができる。

【0126】

図８において、発生器３０の_２．．．３０_ｎは発生器３０からの同じＣＥＸ_ｏｕｔ信号を、マスター発生器３０のＣＥＸ_ｉｎ１における基準周波数への位相シフトΔΦ無しで共有し、個々の位相シフトΔΦ_ｉを内部で加算する。

【0127】

なお、ケーブル長による位相シフトについては、図４でのみ明示し、存在するが図５～図８では省略している。すべての実施形態において、ケーブルによって引き起こされる位相シフトは本発明を使用することによって、すなわち、マスターまたはスレーブ発生器に補償位相シフトを加算することによって補われてもよい。

【0128】

図９は、それぞれの出力周波数ｆ_ｉ、位相Φ_ｉ、および振幅Ａ_ｉを有する同期されたＲＦ出力信号ＲＦ_{ｏｕｔ，ｉ}を生成するための方法の例示的な実施形態のフローチャートを示す。

【0129】

図９に示される内部ループでは、異なる周波数を有する複数のＲＦ出力信号の同期が実行される。プロセス全体は、図９に示す外部ループに従って一定間隔ＴＩで必要なＲＦ出力信号パラメータをアップデートするプロセススケジュールまたはレシピによって制御される。

【0130】

特に、ステップＳ１００において、ＲＦ出力信号のうちの１つが、制御ループフィードバック信号、例えば、フィードバック信号５として選択される。すなわち、フィードバック信号は、フィードバック信号（ＰＬＬ制御信号）として使用するために、外部または内部精密基準周波数と同じ周波数、および適切な振幅および位相オフセットに設定される。

【0131】

ステップＳ１１０では、例えばルックアップテーブルから選択された、フィードバック信号の周波数チューニングワードＦＴＷ_ＰＬＬの開始値または設定値が設定される。

【0132】

ステップＳ１２０において、他のすべてのＲＦ出力信号は、周波数、振幅、および位相オフセットによって定義される。ＲＦ出力信号が経時的に変化することが想定される場合、ＲＦ出力信号パラメータを変更するための適切な時間間隔が決定される。

【0133】

ステップＳ１３０では、必要な周波数ごとに、フィードバック信号の周波数チューニングワードＦＴＷ_ＰＬＬに基づく周波数チューニングワードＦＴＷ_ｉ（ｉ＝１．．．ｋ）が、上記の公式（本発明の全般的な記載を参照）に従って計算される。

【0134】

ステップＳ１４０では、各周波数チューニングワードＦＴＷ_ｉの時間依存振幅値シーケンスＡ_ｉ（ｔ）がそれぞれのＤＤＳ_ｉコアを介して生成される。

【0135】

ステップＳ１５０では、各周波数の振幅シーケンスＡ_ＰＬＬ（ｔ）、Ａ_ｉ（ｔ）が、マルチチャンネルＤＡＣによってアナログ信号に変換される。

【0136】

ステップ１６０において、出力信号は、それぞれの信号再構成フィルタＦ_ｉ（任意選択的にＦ_ＰＬＬ）によってフィルタリングされて、周波数ｆ_ＰＬＬおよびｆ_ｉを有する正弦波出力波形を生成する。

【0137】

ステップ１７０において、フィードバック信号ｆ_ＰＬＬが基準信号ｆ_ｒｅｆと比較され、誤差信号６が生成される。

【0138】

ステップ１８０では、誤差信号６のデジタル化された表示６’が最適化された周波数チューニング単語ＦＴＷ_ＰＬＬを計算するために使用される。

【0139】

ステップ１９０では、所定の間隔ＴＩが終了したかどうかがチェックされる。終了していない場合、ステップＳ１３０（内部ループ）に戻る。

【0140】

終了していれば、ＲＦ出力信号パラメータへのいかなる変更も、例えば、プラズマプロセスの所望の信号変調によって必要に応じて実行される。その後、ステップＳ１２０（外部ループ）に続く。

【0141】

本発明は図面および前述の説明において詳細に図示および説明されているが、そのような図示および説明は例示的または例示的であり、限定的ではないと見なされるべきである。

【0142】

当業者には、本開示に対して他の修正を行うことができることが明らかである。そのような修正は当技術分野において既に知られており、本明細書において既に記載されている特徴の代わりに、またはそれに加えて使用され得る他の特徴を含み得る。

【0143】

開示された実施形態に対する変形は図面、開示、および添付の特許請求の範囲の研究から、当業者によって理解され、達成され得る。請求項において、単語「有する」は他の要素又はステップを除外せず、不定冠詞「ａ」又は「ａｎ」は複数の要素又はステップを除外しない。特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用され得ないことを示すものではない。

【0144】

請求項におけるいかなる参照符号も、その範囲を限定するものとして解釈されるべきではない。

【符号の説明】

【0145】

１：ＲＦ電力発生器、２：制御ユニット、３：信号比較器、４：基準信号、４：フィードバック信号、６：誤差信号、６’：６のデジタル表示、７：情報処理部、８：内部基準信号源、９：ループフィルタ、１０：システムクロック信号、１１：メモリ装置、１２：制御装置、１３：直流電源、１４：外部基準信号源、２０：ＲＦ電力発生器、２１：制御ユニット、３０：ＲＦ電力発生器、３１：ユーザンタフェース装置、３２：波形生成器クロック信号／ＦＰＧＡクロック信号、３３：ＤＡＣクロック信号、３５：ＲＦ電力発生器の構成、４０：ＲＦ電力発生器の構成、４５：ＲＦ電力発生器の構成、５０：ＲＦ電力発生器の構成、５５：ＲＦ電力発生器の構成、Ａ：振幅、Ａ（ｔ）：時間依存振幅信号、Ａ_ＰＬＬ（ｔ）：フィードバック信号の時間依存振幅信号、ＡＤＣ：アナログ・デジタル・コンバータ、ＣＥＸ：共通励起器、ＣＥＸ_ｉｎ：共通励起入力、ＣＥＸ_ｏｕｔ：共通励起出力、ＣＬＫ：システムクロック、ＤＡＣ：デジタル・アナログ・コンバータ、ＤＤＳ：直接デジタル合成コア、ＤＤＳ_ＰＬＬ：フィードバック信号のための直接デジタル合成コア、ｆ：周波数、ｆ_ＰＬＬ：フィードバック信号の周波数、ｆ_ｒｅｆ：基準信号の周波数、ｆ_ｓｖ：周波数設定値、Ｆ：信号再構成フィルタ、ＦＰＧＡ：フィールドプログラマブルゲートアレイ、ＦＴＷ：周波数チューニングワード、ＦＴＷ_ＰＬＬ：フィードバック信号の周波数チューニングワード、Φ：位相、Φ_ＰＬＬ：フィードバック信号の位相、Φ_ｒｅｆ：基準信号の位相、ΔΦ：位相シフト、ΔΦ_ｃ：ケーブル長による位相シフト、ＰＡ：パワーアンプ、ＰＬＬ：位相ロックループ、ＲＦ：無線周波数、ＲＦ_ｏｕｔ：無線周波数出力信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【国際調査報告】