特表 2023-536449 トポロジカル縮退を探索することによるマヨラナ量子ビットの較正

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-08-25

(54)【発明の名称】トポロジカル縮退を探索することによるマヨラナ量子ビットの較正

(51)【国際特許分類】

   G06N 10/40 20220101AFI20230818BHJP

   G06F 7/38 20060101ALI20230818BHJP

【ＦＩ】

G06N10/40

G06F7/38 510

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023505691

(86)(22)【出願日】2021-05-13

(85)【翻訳文提出日】2023-01-26

(86)【国際出願番号】 US2021032224

(87)【国際公開番号】W WO2022026030

(87)【国際公開日】2022-02-03

(31)【優先権主張番号】16/942,555

(32)【優先日】2020-07-29

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】314015767

【氏名又は名称】マイクロソフト テクノロジー ライセンシング，エルエルシー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】カルジ，トルステン

(72)【発明者】

【氏名】ラチュン，ロマン ミコラヨヴィチ

(72)【発明者】

【氏名】ヴァイリネン，ユッカ イルマリ

(72)【発明者】

【氏名】バウアー，ロマン ベラ

(57)【要約】

トポロジカル量子コンピューティング・デバイスとともに使用する方法が提供される。方法は、複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定することを含む可能性がある。方法は、更に、複数のMAMが基底状態の縮退を有するかどうかを判定することにより、複数のデバイス・パラメータを少なくとも部分的に調整することを含む可能性がある。複数のMZMは基底状態の縮退を示していないと判定された場合に、複数のデバイス・パラメータを変更することは、複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更することを更に含む可能性がある。複数のMZMが基底状態の縮退を示していると判定された場合に、方法は、量子ビット・アーキテクチャに結合された測定デバイスの1つ以上のパラメータを変更することを更に含む可能性がある。

【特許請求の範囲】

【請求項1】

トポロジカル量子コンピューティング・デバイスとともに使用する方法であって：
複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定するステップ；
前記複数のデバイス・パラメータを少なくとも部分的に調整することを、
前記複数のMZMのうちの第1のMZM及び第2のMZMを含むMZMの複数のペアの各々について、前記ペアが前記第1のMZM及び前記第2のMZMの間で基底状態の縮退を有するかどうかを判定すること、及び
前記複数のペアのうちの少なくとも1つのペアが前記基底状態の縮退を有していない場合に、前記複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更すること、により行うステップ；
前記複数のペアの各ペアが前記基底状態の縮退を有している場合に、前記量子ビット・アーキテクチャに結合された測定デバイスの1つ以上の測定デバイス・パラメータを変更するステップ；及び
前記量子ビット・アーキテクチャに関して診断プロトコルを実行するステップ；
を含む方法。

【請求項2】

請求項1に記載の方法において、前記ペアが前記基底状態の縮退を有するかどうかを判定することは：
前記ペアのうちの前記第1のMZMと前記ペアのうちの前記第2のMZMとの間のコンダクタンスを測定すること；及び
前記コンダクタンスに基づいて、前記ペアが前記基底状態の縮退を有するかどうかを判定すること；
を含む、方法。

【請求項3】

請求項2に記載の方法において、前記複数のデバイス・パラメータは、前記量子ビット・アーキテクチャに含まれる1つ以上の個々のプランジャ・ゲートの1つ以上のプランジャ・ゲート電圧を含む、方法。

【請求項4】

請求項3に記載の方法において、前記1つ以上のデバイス・パラメータを変更することは、前記1つ以上のプランジャ・ゲートのうち、前記ペアに近接して位置するプランジャ・ゲートのプランジャ・ゲート電圧を、前記ペアのコンダクタンスが増加するように設定することを含む、方法。

【請求項5】

請求項2に記載の方法において、前記ペアが前記基底状態の縮退を有するかどうかを判定することは、前記量子ビット・アーキテクチャに含まれる第3のMZMに接続されたカッター・ゲートが開かれている場合に、前記ペアのコンダクタンスの変化を測定することを含む、方法。

【請求項6】

請求項1に記載の方法において、前記複数のデバイス・パラメータは、前記量子ビット・アーキテクチャに含まれる1つ以上の個々のカッター・ゲートの1つ以上のカッター・ゲート電圧を含む、方法。

【請求項7】

請求項1に記載の方法において、前記複数のデバイス・パラメータは、前記量子ビット・アーキテクチャに印加される外部磁場の強度を含む、方法。

【請求項8】

請求項1に記載の方法において、前記1つ以上の測定デバイス・パラメータは、前記MZMに結合された複数の量子ドットの個々の量子ドット電圧を含む、方法。

【請求項9】

請求項1に記載の方法において、更に：
1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定を前記量子ビット・アーキテクチャにおいて実行するステップ；及び
前記1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定の結果に少なくとも部分的に基づいて、前記量子ビット・アーキテクチャの前記複数のデバイス・パラメータを設定するステップ；
を含む方法。

【請求項10】

請求項1に記載の方法において、前記ペアが前記基底状態の縮退を有するかどうかを判定することは：
前記量子ビット・アーキテクチャに含まれる少なくとも1つのプランジャ・ゲートのプランジャ・ゲート電圧を変更すること；
前記プランジャ・ゲート電圧が変更される場合に、前記量子ビット・アーキテクチャに含まれる超伝導体における電荷の変化を測定すること；及び
前記電荷変化に基づいて、前記ペアが前記基底状態の縮退を有するかどうかを判定すること；
を含む、方法。

【請求項11】

請求項1に記載の方法において、前記診断プロトコルは、ランダマイズド・ベンチマーキング・プロトコル又はゲート・セット・トポグラフィ・プロトコルである、方法。

【請求項12】

トポロジカル量子コンピューティング・デバイスであって：
複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャ；及び
量子ビット・コントローラ；
を含み、前記量子ビット・コントローラは：
前記量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定するように構成され；
前記複数のデバイス・パラメータを少なくとも部分的に調整することを、
前記複数のMZMのうちの第1のMZM及び第2のMZMを含むMZMの複数のペアの各々について、前記ペアが前記第1のMZM及び前記第2のMZMの間で基底状態の縮退を有するかどうかを判定すること、及び
前記複数のペアのうちの少なくとも1つのペアが前記基底状態の縮退を有していない場合に、前記複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更すること、により行うように構成され、
前記複数のペアの各ペアが前記基底状態の縮退を有している場合に、前記量子ビット・アーキテクチャに結合された測定デバイスの1つ以上の測定デバイス・パラメータを変更するように構成され；及び
前記量子ビット・アーキテクチャに関して診断プロトコルを実行するように構成されている、トポロジカル量子コンピューティング・デバイス。

【請求項13】

請求項12に記載のトポロジカル量子コンピューティング・デバイスにおいて、前記複数のデバイス・パラメータは：
前記量子ビット・アーキテクチャに含まれる1つ以上の個々のプランジャ・ゲートの1つ以上のプランジャ・ゲート電圧；
前記量子ビット・アーキテクチャに含まれる1つ以上の個々のカッター・ゲートの1つ以上のカッター・ゲート電圧；及び
前記量子ビット・アーキテクチャに印加される外部磁場の強度；
のうちの少なくとも1つを含む、トポロジカル量子コンピューティング・デバイス。

【請求項14】

請求項13に記載のトポロジカル量子コンピューティング・デバイスにおいて、前記量子ビット・コントローラは、前記ペアが前記基底状態の縮退を有するかどうかを判定することを：
前記ペアのうちの前記第1のMZMと前記ペアのうちの前記第2のMZMとの間のコンダクタンスを測定すること；及び
前記コンダクタンスに基づいて、前記ペアが前記基底状態の縮退を有するかどうかを判定すること；
により少なくとも部分的に行うように構成されている、トポロジカル量子コンピューティング・デバイス。

【請求項15】

請求項13に記載のトポロジカル量子コンピューティング・デバイスにおいて、前記量子ビット・コントローラは、前記ペアが前記基底状態の縮退を有するかどうかを判定することを：
前記1つ以上のプランジャ・ゲート電圧のうちのプランジャ・ゲート電圧を変更すること；
前記プランジャ・ゲート電圧が変更される場合に、前記量子ビット・アーキテクチャに含まれる超伝導体に関する電荷変化を測定すること；及び
前記電荷変化に基づいて、前記ペアが前記基底状態の縮退を有するかどうかを判定すること；
により少なくとも部分的に行うように構成されている、トポロジカル量子コンピューティング・デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

[0001] 背景技術
トポロジカル量子ビット（Topological qubits）は、最近の量子コンピューティング研究の焦点となっている量子ビットの一種である。各トポロジカル量子ビットはマヨラナ・ゼロ・モード（Majorana zero modes：MZM）を有する可能性があり、これは例えば半導体と超伝導体との間の接合部で形成されることが可能である。測定デバイスは、量子ビットに含まれる各MZMに結合されることが可能である。トポロジカル量子コンピューティング・デバイスが使用される場合、ゲートは、トポロジカル量子ビットに関する一連の測定を行うことによって、トポロジカル量子ビットに適用されることが可能である。これらの測定は、各々、量子ビットに含まれる2つ以上のMZMに対するジョイント・パリティ・オペレータ測定（joint parity operator measurement）であるとすることが可能である。従って、量子コンピューティングは、一連のジョイント・パリティ測定を、トポロジカル量子ビットに含まれるMZMに適用することによって実行することが可能である。

【発明の概要】

【0002】

[0002] 本開示の一態様によれば、トポロジカル量子コンピューティング・デバイスとともに使用する方法が提供される。方法は、複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定するステップを含んでもよい。方法は、複数のデバイス・パラメータを少なくとも部分的に調整することを、複数のMZMが基底状態の縮退（ground state degeneracy）を有するかどうかを判定することによって行うことを更に含む可能性がある。複数のMAMは基底状態の縮退を示していないと判定された場合に、複数のデバイス・パラメータを変更することは、複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更することを更に含んでもよい。複数のMZMは基底状態の縮退を示していないと判定された場合に、方法は、量子ビット・アーキテクチャに結合された測定デバイスの1つ以上のパラメータを変更することを更に含んでもよい。
[0003] この概要は、以下の詳細な説明で更に記述される概念の簡略化された形式における選択肢を紹介するために提供されている。この概要は、クレームされる対象事項の主要な特徴や本質的な特徴を特定するようには意図されておらず、また、クレームされる対象事項の範囲を限定するために使用されるようにも意図されていない。更に、クレームされる対象事項は、本開示の何れかの部分で説明される何らかの又は全ての欠点を解決する実装に限定されない。

【図面の簡単な説明】

【0003】

【図1】[0004] 図1は一例の実施形態による量子ビット・アーキテクチャを含むトポロジカル量子コンピューティング・デバイスを概略的に示す。

【図2A】[0005] 図2Aは、図1のトポロジカル量子コンピューティング・デバイスに含まれる可能性のあるマヨラナ・テトロン構成（Majorana tetron configurations）による例示的な量子ビット・アーキテクチャを示す。

【図2B】[0005] 2Bは、図1のトポロジカル量子コンピューティング・デバイスに含まれる可能性のあるマヨラナ・テトロン構成による例示的な量子ビット・アーキテクチャを示す。

【図3A】[0006] 図3Aは、図1のトポロジカル量子コンピューティング・デバイスに含まれる可能性のあるマヨラナ・ヘキソン構成（Majorana hexon configurations）による例示的な量子ビット・アーキテクチャを示す。

【図3B】[0006] 図3Bは、図1のトポロジカル量子コンピューティング・デバイスに含まれる可能性のあるマヨラナ・ヘキソン構成による例示的な量子ビット・アーキテクチャを示す。

【図4A】[0007] 図4Aは、図1のトポロジカル量子コンピューティング・デバイスとともに使用されることが可能な方法例のフローチャートを示す。

【図4B】[0008] 図4Bは、量子ビット・アーキテクチャの1つ以上のデバイス・パラメータを設定するために実行されることが可能な図4Aの方法のステップを示す。

【図4C】[0009] 図4Cは、量子ビット・アーキテクチャに含まれる複数のマヨラナ・ゼロ・モードが基底状態の縮退を示すかどうかを1つ以上のコンダクタンス測定に基づいて決定するために実行されることが可能な図4Aの方法のステップを示す。

【図4D】[0010] 図4Dは、複数のマヨラナ・ゼロ・モードが基底状態の縮退を示すか否かを決定する場合に実行されることが可能な図4Aの方法のステップを示す。

【図4E】[0011] 図4Eは、量子ビット・アーキテクチャに含まれる複数のマヨラナ・ゼロ・モードが基底状態の縮退を示すかどうかを1つ以上の電荷測定に基づいて判定するために実行されることが可能な図4Aの方法のステップを示す。

【図5】[0012] 図5は、図1のトポロジカル量子コンピューティング・デバイスが実施される可能性のある例示的な演算環境の概略図を示す。

【発明を実施するための形態】

【0004】

[0013] トポロジカル量子コンピューティング・デバイスが構成される場合、トポロジカル量子コンピューティング・デバイスに含まれる各々のトポロジカル量子ビットは、演算を実行するためにそのトポロジカル量子ビットの有用性に影響を及ぼす各自のデバイス・パラメータ・セットを有する可能性がある。例示的なパラメータは、以下で更に詳細に説明されるように、1つ以上のプランジャ・ゲート電圧（plunger gate voltage）、1つ以上のカッター・ゲート電圧（cutter gate voltage）、1つ以上の量子ドット電圧、又は外部磁場強度を含む可能性がある。そのようなパラメータの値は、測定が実行される場合に、量子ビット系に導入されるノイズの量に影響を及ぼす可能性がある。例えば、ノイズは、準粒子ポイゾニング（quasiparticle poisoning）、ペアワイズ・ディフェージング（pairwise dephasing）、又はハイブリダイゼーション（hybridization）を経由して、量子ビット系に導入される可能性がある。パラメータ空間のうちの一部の領域では、測定ノイズの量が、許容可能なノイズの閾値レベルを超えてしまう可能性がある。従って、トポロジカル量子ビットのパラメータが、パラメータ空間のそのような領域内にある場合、トポロジカル量子ビットは、正確な量子コンピューティングを実行するためには利用可能でない可能性がある。

【0005】

[0014] トポロジカル量子コンピューティング・デバイスに含まれるトポロジカル量子ビットに関する製造プロセスは、トポロジカル量子ビットに対してテスト手順を実行し、それらのトポロジカル量子ビットのデバイス・パラメータが、パラメータ空間の許容可能な領域内にあるかどうかを判定することが可能である。トポロジカル量子ビットが許容可能な領域の外にある場合、トポロジカル量子ビットのパラメータは変更される可能性がある。トポロジカル量子ビットのパラメータをテスト及び修正する現在の方法は、典型的には、個々のトポロジカル超伝導ワイヤ中のMZMのペアの存在を検出するか、又はフル量子ビット（full qubit）の特性をテストするかの何れかを含む。しかしながら、これらの既存の方法が量子ビットの挙動をテストするために使用される場合、トポロジカル量子ビットを、所望のパラメータ空間領域にもってゆくために、多数のパラメータが調整されることを必要とする可能性がある。更に、量子ビットのパラメータは、複雑な相互依存関係を有する可能性があり、これは、量子ビットのテスト及びパラメータ調整プロセスを、より困難かつ高価にしてしまう可能性がある。

【0006】

[0015] 上記の困難性に対処するために、図1の例に概略的に示されるように、トポロジカル量子コンピューティング・デバイス10が提供される。トポロジカル量子コンピューティング・デバイス10は、複数のMZM12を含む量子ビット・アーキテクチャ70を含んでもよい。量子ビット・アーキテクチャは、トポロジカル量子コンピューティング・デバイス10の動作中に、1つ以上の量子ビットがインスタンス化される3次元物理構造である、ということが認められるであろう。各々のMZM12は、例えば、半導体14と超伝導体16との間の接合部に形成される可能性があり、それらの各々はワイヤとして形成されてもよい。複数の超伝導ワイヤは、MZM12の各々が形成される超伝導アイランド（superconducting island）を形成する可能性がある。量子ビット・アーキテクチャ70は、例えば、量子ビットの一部としての4つのMZMと2つの補助MZM（ancillary MZM）とを含むマヨラナ・テトロンであってもよい。別の例として、量子ビット・アーキテクチャ70は、量子ビットの一部としての6つのMZMと2つの補助MZMとを含むマヨラナ・ヘキソンであってもよい。他の数の量子ビットMZM又は補助MZMが、代替的に、量子ビット・アーキテクチャ70に含まれてもよい。

【0007】

[0016] 更に、量子ビット・アーキテクチャ70は、1つ以上のカッター・ゲート18と1つ以上のプランジャ・ゲート20とを含んでもよい。1つ以上のカッター・ゲート18と1つ以上のプランジャ・ゲート20とは、量子ビット構造70の様々な部分に印加される電圧を設定し、また、半導体14と超伝導体16との間の接合を開閉するために、開閉されることが可能である。更に、カッター・ゲート18は、半導体14の領域の間の電気的接続を開閉するために使用されてもよい。各プランジャ・ゲート20は、量子ビット構造70に含まれる2つのMZM12の間の半導体又は超伝導ワイヤに近接して配置されることが可能である。以下で更に詳細に説明されるように、超伝導ワイヤに近接して配置されたプランジャ・ゲート20を使用して、MZM12のそれぞれのトポロジカル位相を、それらのプランジャ・ゲートのプランジャ・ゲート電圧52に対する調整により、調整することができる。

【0008】

[0017] トポロジカル量子コンピューティング・デバイス10は、測定デバイス30を更に含むことが可能である。測定デバイス30は、量子ビット・アーキテクチャ70に結合された複数の量子ドット32を含んでもよい。測定デバイス30に含まれる各々の量子ドット32は、MZM12の対応するペアに電気的に結合されてもよい。量子ドット32は、複数の電気リードによって、量子ビット・アーキテクチャ70に結合されてもよい。幾つかの例において、量子ビット・アーキテクチャ70は、実質的に平坦な形状を有していてもよい。そのような例では、複数の電気リードは、量子ビット・アーキテクチャ70の平面内に配置された複数の平面リード22を含む可能性がある。追加的又は代替的に、量子ドット32は、量子ビット・アーキテクチャ70の平面に直交する方向に延在する複数の非平面リード24によって、量子ビット・アーキテクチャ70に結合されてもよい。幾つかの例では、バイアス電圧が、複数の電気リード線を介して量子ビット・アーキテクチャ70に印加されてもよい。量子ドット32の個々の量子ドット電圧58は、それらの量子ドット32に接続された電気リード線に近接して配置されたプランジャ・ゲート20のプランジャ・ゲート電圧52を調整することによって、調整されてもよい。

【0009】

[0018] トポロジカル量子コンピューティング・デバイス10は、更に、量子ビット・コントローラ40を含んでもよい。例えば、量子ビット・コントローラ40は、プロセッサ及びメモリを含む古典的なコンピューティング・デバイスであってもよい。量子ビット・コントローラ40は、制御信号を量子ビット・アーキテクチャ70へ送信するように構成されることが可能であり、制御信号は、量子ビット・アーキテクチャ70のデバイス・パラメータ50に対する修正を含むことが可能である。更に、量子ビット・コントローラ40は、測定デバイス30から測定結果34を受信するように更に構成されてもよい。

【0010】

[0019] 図2A-図3Bは、トポロジカル量子コンピューティング・デバイス10に含まれる可能性のある例示的な量子ビット・アーキテクチャ70を示す。図2Aの量子ビット・アーキテクチャ70Aは、複数の量子ビットのグリッドに含まれてもよい。図2Aは、量子ビットがマヨラナ・テトロンによって形成される例示的な量子ビット・アーキテクチャ70 Aを示しており、マヨラナ・テトロンは、第1のMZM12A、第2のMZM12B、第3のMZM12C、及び第4のMZM12Dを量子ビットMZMとして含み、第5のMZM12E及び第6のMZM12Fを補助MZMとして含む。MZM12A，12B，12C，12D，12E，及び12Fは全て半導体14と超伝導体16との間の接合部で形成されている。更に、複数の平面リード22と複数の非平面リード24が、量子ビット構造70 Aに接続される。平面リード22及び非平面リード24は、MZM12を測定デバイス30に電気的に結合することが可能である。量子ビット構造70Aは、更に、複数のカッター・ゲート18と複数のプランジャ・ゲート20とを含み、これらは量子ビット・コントローラ40によって開閉されことが可能である。

【0011】

[0020] 図2Aの例では、測定デバイス30は半導体ワイヤ内に位置する複数の量子ドット32を含み、その半導体ワイヤは、MZM12A，12B，12C，12D， 12E，及び12Fが形成される超伝導ワイヤに対して垂直に延びるように示されている。各々の量子ドット32は個々の量子ドット電圧58を有し、その量子ドット電圧は、その量子ドット32に近接して配置されるプランジャ・ゲート20及びカッター・ゲート18の個々のプランジャ・ゲート電圧52及びカッター・ゲート電圧54を設定することによって制御されることが可能である。

【0012】

[0021] 図2Bは、マヨラナ・テトロン構成を有する別の例の量子ビット・アーキテクチャ70Bを示す。図2Bの例では、量子ビット・アーキテクチャ70Bを測定デバイス30に接続する各リードは、非平面リード24である。

【0013】

[0022] 図3Aは、マヨラナ・ヘキソン構成を有する別の例の量子ビット・アーキテクチャ70Cを示す。量子ビット・アーキテクチャ70Cは、第1のMZM12A、第2のMZM12B、第3のMZM12C、第4のMZM12D、第5のMZM12E、及び第6のMZM12Fを量子ビットMZMとして含む。更に、量子ビット・アーキテクチャ70Cは、第7のMZM12G、及び第8のMZM12Hを補助MZMとして含む。量子ビット・アーキテクチャ70Cは、複数の平面リード22及び複数の非平面リード24によって量子ビット・コントローラ40に結合される。図2A-2Bにおける例のように、複数の量子ドット32が、測定デバイス30の一部として、図3Aの量子ビット・アーキテクチャ70Cに含まれる。

【0014】

[0023] 図3Bは、マヨラナ・ヘキソン構成を有する別の例の量子ビット・アーキテクチャ70Dを示す。図3Bの例では、量子ビット・アーキテクチャ70Dを測定デバイス30に接続する各リードは、非平面リード24である。

【0015】

[0024] 再び図1に関し、量子ビット・コントローラ40は、量子ビット・アーキテクチャ70に関する複数のデバイス・パラメータ50を、予備的な値（preliminary values）に設定するように構成されてもよい。以下で更に詳細に説明されるように、これらのデバイス・パラメータ50のファイン・チューニングが後に実行されてもよい。複数のデバイス・パラメータ50は、量子ビット・アーキテクチャ70に含まれる1つ以上の個々のプランジャ・ゲート20の1つ以上のプランジャ・ゲート電圧52を含んでもよい。複数のデバイス・パラメータ50は、量子ビット・アーキテクチャ70に含まれる1つ以上の個々のカッター・ゲート18の1つ以上のカッター・ゲート電圧54を、追加的又は代替的に含んでもよい。追加的又は代替的に、複数のデバイス・パラメータ50は、量子ビット・アーキテクチャ70に印加される外部磁場56の強度を更に含んでもよい。他の実施形態では、量子ビット・アーキテクチャ70は、1つ以上の他のデバイス・パラメータ50を有してもよい。

【0016】

[0025] 量子ビット・コントローラ40が、デバイス・パラメータ50の予備的な値を設定する場合、測定デバイス30は、1つ以上のゼロ・バイアス・ピーク測定60、相関ゼロ・バイアス・ピーク測定62、又は非局所コンダクタンス測定64を、量子ビット・アーキテクチャ70において実行するように構成されてもよい。ゼロ・バイアス・ピーク測定60は、半導体14のバイアス電圧がゼロに設定されている場合に、MZM12が形成される半導体－超伝導体の境界を横切るコンダクタンスの値を返すことが可能である。ゼロ・バイアス・ピーク測定60は、同じ超伝導ワイヤに含まれる2つのMZM12に接続された電気リード間で実行される局所コンダクタンス測定であってもよい。相関ゼロ・バイアス・ピーク測定62は、バイアス電圧がゼロに設定されている場合に、2つのMZM12のコンダクタンス値の間の関係を返すことが可能である。例えば、相関ゼロ・バイアス・ピーク測定62は、第1のMZM12と第2のMZM12とに関する個々のゼロ・バイアス・ピーク・コンダクタンス値の間の差分を返すことが可能である。非局所コンダクタンス測定64は、半導体14内のエネルギー・ギャップの値を返すことが可能である。

【0017】

[0026] 量子ビット・コントローラ40は、少なくとも部分的には、1つ以上のゼロ・バイアス・ピーク測定60、相関ゼロ・バイアス・ピーク測定62、又は非局所コンダクタンス測定64の結果に基づいて、量子ビット・アーキテクチャ70に関する複数のデバイス・パラメータ50を設定するように更に構成されてもよい。1つ以上のゼロ・バイアス・ピーク測定60、相関ゼロ・バイアス・ピーク測定62、又は非局所コンダクタンス測定64を使用して、量子ビット・コントローラ40において、MZM12が、トリビアル・モード（trivial mode）（即ち、半導体14と超伝導体16との間の接合部がMZMとして機能しないモード）ではなく、トポロジカル・モード（即ち、半導体14と超伝導体16との間の接合部にMZMが形成されるモード）で動作するパラメータ空間の領域を特定することができる。量子ビット・コントローラ40は、トポロジカル領域とトリビアル領域との間のトポロジカル位相境界を識別するように構成されることが可能であり、また、MZM12の各々がトポロジカル領域にあるように、デバイス・パラメータ50の初期値を設定するように更に構成されることが可能である。従って、量子ビット・コントローラ40は、量子ビット・アーキテクチャ70をチューニングする場合に、デバイス・パラメータ50が調整される範囲を狭めることが可能である。デバイス・パラメータ50の予備的な値は、MZM12のペアが位置する端部における各超伝導ワイヤに対して設定されてもよい。

【0018】

[0027] ゼロ・バイアス・ピーク測定60、相関ゼロ・バイアス・ピーク測定62、及び非局所コンダクタンス測定64は、各々、トポロジカル・モードを示すことが可能な個々のメジャーメント・シグネチャ（measurement signatures）を有する。
ゼロ・バイアス・ピーク測定60は、半導体ワイヤに関して実行されるコンダクタンス測定が、ゼロのバイアス電圧又はその付近においてピークを有する場合に、半導体14と超伝導体16との間の接合がトポロジカル・モードにあることを示すことが可能である。
相関ゼロ・バイアス・ピーク測定62は、半導体ワイヤの両端が、ゼロのバイアス電圧又はその付近においてピーク・コンダクタンス値を有する場合に、接合がトポロジカル・モードにあることを示すことが可能である。
非局所コンダクタンス測定64は、外部磁場56の強度が増加する場合に、半導体ワイヤのバルク内のエネルギー・ギャップが、近づいてその後再び開く場合に、トリビアル・モードからトポロジカル・モードへの相変化（phase transition）を示すことが可能である。

【0019】

[0028] 幾つかの例では、量子ビット・コントローラ40がデバイス・パラメータ50の初期値を設定する場合に、量子ビット・コントローラ40は、パラメータ空間の広い面積にわたって、ゼロ・バイアス・ピーク測定60及び相関ゼロ・バイアス・ピーク測定62を実行するように構成されてもよい。量子ビット・コントローラ40は、更に、上述のゼロ・バイアス・ピークと相関ゼロ・バイアス・ピーク・シグネチャを有するパラメータ空間の領域を識別するように更に構成されてもよい。更に、量子ビット・コントローラ40は、上述したように、非局所コンダクタンス測定64を用いて、トポロジカル相転移シグネチャをテストするように更に構成されてもよい。

【0020】

[0029] 幾つかの例では、図2A-図3Bに示されるように、量子ビット・アーキテクチャ70は、超伝導体16を、接地された電気リード線に接続する少なくとも1つのジョセフソン接合部（Josephson junction 26）26を含むことが可能である。図2A-図3Bの例では、接地された電気リードは非平面リード24である。各ジョセフソン接合部26は、2つの超伝導ワイヤの間に配置された、半導体ワイヤとカッター・ゲート18とによって形成されてもよい。カッター・ゲート18のカッター・ゲート電圧54は、超伝導体16とグランドとの間のジョセフソン結合の強度を設定するために、量子ビット・コントローラ40によって制御されてもよい。カッター・ゲート18がオープンにされる場合、MZM12が形成される超伝導体16は、接地されることが可能である。カッター・ゲート18がクローズにされる場合、超伝導体16は、グランドから分離され、従って、準粒子電流（quasiparticle current）がジョセフソン接合部26を介して流れることを妨げる。

【0021】

[0030] 量子ビット・アーキテクチャ70がジョセフソン接合部26を含む例では、量子ビット・コントローラ40は、量子ビット・アーキテクチャ70に含まれる超伝導体16を、ジョセフソン接合部26を介してグランドに接続し、次いで、超伝導体16が接地されている間に、1つ以上のゼロ・バイアス・ピーク測定60を実行するように構成されることが可能である。量子ビット・コントローラ40は、更に、上述したように、少なくとも部分的に、1つ以上のゼロ・バイアス・ピーク測定62に基づいて、量子ビット・アーキテクチャ70に関する複数のデバイス・パラメータ50を設定し、超伝導体16をグランドから切り離すように構成されてもよい。1つ以上のゼロ・バイアス・ピーク測定60は、量子ビット・アーキテクチャが接地された場合に実行されることが可能である一方、量子ビット・アーキテクチャ70がグランドから切り離されている場合に、以下に説明される基底状態縮退テストが実行されてもよい。量子ビット・アーキテクチャ70を接地する及び接地しないようにジョセフソン接合を使用することによって、MZM12を介して量子ビット・アーキテクチャ70を接地することを回避することができる。

【0022】

[0031] 一部の例では、1つ以上のゼロ・バイアス・ピーク測定60を実行する前に、ジョセフソン接合の代わりに、他のタイプの接合を使用して、量子ビット・アーキテクチャ70を接地することが可能である。このような例では、接合部は、超伝導アイランドの超伝導体16に加えて、他の超伝導体を使用することなく形成されることが可能である。ジョセフソン接合部26と同様に、接合部は、接合部がクローズにされた場合に、準粒子電流が超伝導アイランドからグランドへ流れ込むことを禁止することができる。

【0023】

[0032] デバイス・パラメータ50の初期値を設定したことに続いて、量子ビット・コントローラ40は、複数のデバイス・パラメータ50を較正するように更に構成されてもよい。複数のデバイス・パラメータ50を較正することは、量子ビット・アーキテクチャ70に含まれる複数のMZM12が基底状態の縮退を示すかどうかを決定することを含んでもよい。更に、複数のMZM12が基底状態の縮退を示していないと判定された場合、その較正は、複数のMZM12の基底状態の少なくとも近似的な縮退を達成するように、デバイス・パラメータ50を調整することを含んでもよい。N個のMZMペアの系では、基底状態の縮退は2^N～1であってもよい。MZMペアの最小数は2であり、従って、複数のMZM間の基底状態の縮退を検出することは、典型的には、4つ以上のMZM間で基底状態の縮退を検出することを含む、ということが認められるであろう。系は、テトロンだけでなく、ヘキソン、オクトン（octons）、及びおそらくはより高次の構成に対する適用可能性を有するので、基底状態の縮退は、代替的に、4、6、又は8個のMZM、又はおそらくはそれより多いものの間で決定されてもよいことが、認められるであろう。

【0024】

[0033] 量子ビット・アーキテクチャ70が基底状態の縮退又は近似的な基底状態の縮退を有する場合、量子ビット・アーキテクチャ70は演算を実行するために使用可能になる可能性がある。従って、量子ビット・アーキテクチャ70における各MZM12が基底状態の縮退を有するか否かを判定することによって、量子ビット・コントローラ40は、量子ビット・アーキテクチャ70の多数の特性の値を決定する必要なしに、量子ビット・アーキテクチャ70の利用可能性を検査することができる。更に、量子ビットが利用可能であるかどうかをテストする既存の方法は、偽陽性（false positive）を返す傾向があるかもしれない。しかしながら、以下で更に詳細に議論されるように、基底状態の縮退に関連するメジャーメント・シグネチャは、トポロジカル形態（regime）で動作していない量子ビット・アーキテクチャでは生じ難い。

【0025】

[0034] 一部の例では、量子ビット・コントローラ40は、複数のMZM12のサブセットについてトポロジカル近藤効果（topological Kondo effect）が生じるか否かを決定することによって、複数のMZM12が基底状態縮退を示すか否かを少なくとも部分的に決定するように構成されてもよい。トポロジカル近藤効果がMZM12に対して生じているかどうかを判定するために、量子ビット・コントローラ40は、複数のMZM12のうちの第1のMZM12と複数のMZM12のうちの第2のMZM12との間のコンダクタンス36を測定するように更に構成されてもよい。このコンダクタンス測定は、複数のMZM12のうちの第1のMZM12、第2のMZM12、及び少なくとも第3のMZM12が、例えば、これらのMZM 12と電気リード線との間に配置されたカッター・ゲート18をオープンにすることによって、それぞれの電気リード線に接続された場合に実行されてもよい。コンダクタンス36が測定されると、一方の電気リードにはバイアス電圧が与えられる可能性があり、他方の電気リードは接地される。

【0026】

[0035] 量子ビット・コントローラ40は、複数のMZM12が基底状態の縮退を示すかどうかをコンダクタンス36に基づいて判定するように更に構成されてもよい。この判定は、複数のMZM12について、トポロジカル近藤効果が生じているかどうかを決定することによって行われてもよい。トポロジカル近藤効果は、近藤温度T_Kより下方で生じる可能性があり、近藤温度は、超伝導体16のトポロジカル・ギャップA_pと電荷エネルギーE_cに依存する可能性がある。トポロジカル近藤効果が生じる場合、クーロン閉塞効果（Coulomb blockade effect）は抑制される。量子アーキテクチャ70の温度がゼロに向かうにつれて、2つの電気リードiとjの間のコンダクタンスは、一定値G_i≠j=G₀/Mの方に向かう可能性があり、ここで、G₀=2e²/hであり、eは電子の電荷であり、hはプランク定数であり、Mは電気リードに接続されるMZM12の数である。

【0027】

[0036] 上記のコンダクタンスの式は、M>2である場合に成立することが可能である。M=2である場合、G_i≠j=G₀/2のコンダクタンス値を測定することは、複数のMZM12が基底状態の縮退を示していると判断するには不十分である可能性があり、なぜならM=2の場合、G₀/2というコンダクタンスを有する可能性のあるトポロジカル状態に加えてトリビアル状態が存在するからである。従って、上述したように、量子ビット・コントローラ40は、コンダクタンス測定が実行される場合に、少なくとも第3のMZM12を、個々の電気リードに接続するように構成されてもよい。例えば、第3のMZM12は、第3のMZM12に近接して配置されているカッター・ゲート18をオープンにすることによって接地されてもよい。第3のMZM12に接続されたカッター・ゲート18がオープンにされた後、コンダクタンス36は、G_i≠j=G₀/3に等しくなる可能性がある。量子ビット・コントローラ40は、コンダクタンス36が上述のようにG_i≠jの値に近似的に等しい場合に、MZM12が基底状態の縮退を示していると判定するように構成されてもよい。量子ビット・コントローラ40は、更に、コンダクタンス36が上記の値を有する場合に、複数のMZM12が基底状態の縮退を示す基底状態縮退判定66を出力するように構成されてもよく、また、コンダクタンス36が何らかの他の値を有する場合には、複数のMZM12が基底状態縮退を示していないことを示す基底状態縮退判定66を出力するように構成されてもよい。

【0028】

[0037] 幾つかの例では、量子ビット・コントローラ40は、第3のMAM12を個々の電気リードから分離し、第3のMZM12が分離されている場合に、コンダクタンス36の変化を測定するように、更に構成されもよい。従って、Mの値は、最初は3に設定され、その後に2に減らされてもよい。Mが2に下がった場合のコンダクタンス36の変化は、量子ビット・コントローラ40が基底状態縮退判定66を行う場合に使用されてもよい。代替的に、Mの値は、最初に2に設定され、次いで、第3のMZM12をそれぞれの電気リード線に接続することによって、3に増やされてもよい。

【0029】

[0038] 幾つかの例では、量子ビット・コントローラ40は、異なるセットのMZM12がそれぞれの端子に接続されている場合に、複数のコンダクタンス測定を実行するように更に構成されてもよい。例えば、これらのコンダクタンス測定の各々は、3つのMZM12が、M = 3となるように電気リードに接続されている場合に実行されてもよい。複数のコンダクタンス測定の結果に基づいて、量子ビット・コントローラ40は、複数のMZM12のうち、基底状態の縮退に寄与しない1つ以上のMZM12を識別するように更に構成されてもよい。

【0030】

[0039] 量子ビット・コントローラ40が、MZM12は基底状態の縮退を示すか否かをコンダクタンス測定に基づいて判定する場合に、量子ビット・コントローラ40は、コンダクタンス36に対する温度依存補正を計算するように更に構成されてもよい。この補正により、コンダクタンス36は次式によって与えられてもよい：

【0031】

【数1】

ここで、cは温度に依存しない定数である。

【0032】

[0040] 幾つかの例において、電荷の検知は、追加的又は代替的に、複数のMZM12が基底状態の縮退を示すか否かを判定するために実行されてもよい。この例では、測定デバイス30は、量子ビット・アーキテクチャ70に関する電荷38を測定することが可能な電荷センサー33を更に含んでもよい。例えば、電荷センサー33は、量子ドット又は量子ポイント・コンタクト（quantum point contact）であってもよい。電荷の検知が、基底状態の縮退をテストするために使用される場合、量子ビット・コントローラ40は、1つ以上のプランジャ・ゲート電圧52のうちのプランジャ・ゲート電圧52を変更するように構成されてもよい。測定デバイス30に含まれる電荷センサー33により、量子ビット・コントローラ40は、プランジャ・ゲート電圧52が変更される場合に、量子ビット・アーキテクチャ70に含まれる超伝導体に関する電荷38の変化を測定するように更に構成されてもよい。電荷38の変化は、超伝導ワイヤによって形成される超伝導アイランドの電荷の変化であってもよい。

【0033】

[0041] 次いで、量子ビット・コントローラ40は、複数のMZM12が基底状態の縮退を示すかどうかを、電荷38の変化に基づいて判定してもよい。基底状態縮退判定66は、E_c<<A_p である場合に、電荷38の変化に基づいて行われることが可能であり、ここで、E_cは超伝導体16の帯電エネルギーであり、D_Rは超伝導体16のトポロジカル・ギャップである。MZM12が基底状態の縮退を示す場合、超伝導体16における電荷38は式に従って変化する可能性がある：

【0034】

【数2】

ここで、N_gは、N_g＝C_g/V_g/e によって与えられる無次元のゲート電荷であり、C_gはプランジャ・ゲート20のキャパシタンスであり、V_gはプランジャ・ゲート電圧52である。超伝導体16における電荷38の方程式において、aは、

【0035】

【数3】

に比例する定数である。従って、プランジャ・ゲート電圧52を変化させ、超伝導体16における電荷38を測定することによって、量子ビット・コントローラ40は、電荷38が、上記方程式によって指定されたプランジャ・ゲート電圧52に依存するか否かを決定することができる。

【0036】

[0042] 量子ビット・コントローラ40が、複数のMZM12のうちの少なくとも1つのMZM12は、基底状態の縮退に寄与していないと判定した場合（即ち、複数のMZMが基底状態の縮退を示していないか、又は、量子ビット・アーキテクチャに含まれるMZMの個数に関して予想されるものより低い基底状態縮退を示している、と判定した場合）、量子ビット・コントローラ40は、複数のデバイス・パラメータ50のうちの1つ以上のデバイス・パラメータ50を変更するように更に構成されてもよい。複数のデバイス・パラメータ50が1つ以上のプランジャ・ゲート電圧52を含む例において、1つ以上のデバイス・パラメータ50を変更することは、プランジャ・ゲート20のプランジャ・ゲート電圧52を変更することを含むことが可能である。プランジャ・ゲート電圧52が変更されるプランジャ・ゲート20は、第1のMZM12及び第2のMZM12に近接して配置されたプランジャ・ゲート20である可能性があり、あるいはMZM12の別のペアに近接して配置されたプランジャ・ゲート20であってもよい。プランジャ・ゲート電圧52は、ペアについて測定されるコンダクタンス36が、トポロジカル形態コンダクタンス値G₀/Mに近づくように変更されることが可能である。式G_i≠j=G₀/Mは、複数のMZM12が基底状態の縮退を示し且つδG=0である場合に生じる理論的に最大のコンダクタンスをもたらすが、トポロジカル領域外の何らかのパラメータ空間領域では、より高いコンダクタンス値に到達する可能性がある。

【0037】

[0043] 幾つかの例では、追加的又は代替的に、1つ以上のプランジャ・ゲート電圧52を変更するために、量子ビット・コントローラ40が、複数のMZM12は基底状態の縮退を示していないと判定した場合に、量子ビット・アーキテクチャ70に印加される1つ以上のカッター・ゲート電圧54又は外部磁場56の強度を変更するように、量子ビット・コントローラ40は構成されていてもよい。例えば、量子ビット・アーキテクチャ70に含まれる少なくとも1つのMZM12がトポロジカル形態の外にある場合に、量子ビット・コントローラ40は、量子ビット・アーキテクチャ70の帯電エネルギーE_cを減少させるために、ジョセフソン接合26に含まれるカッター・ゲート18をオープンにするように構成されることが可能である。

【0038】

[0044] 幾つかの例では、量子ビット・コントローラ40は、測定結果34に基づいて、コスト関数68の値を計算するように更に構成されてもよい。コスト関数68は、コンダクタンス測定が実行されるMZM12の各ペアについて測定されたコンダクタンス値の関数であってもよい。例えば、コスト関数68は、各ペアについて測定されたコンダクタンス36と、そのペアについての理論的なトポロジカル形態コンダクタンスG_i≠jとの間の差分の最小二乗関数であってもよい。量子ビット・コントローラ40は、勾配降下法、確率的最適化、強化学習、又は何らかの他の最適化技法のような最適化技法を、コスト関数68に適用するように更に構成されてもよい。量子ビット・コントローラ40がこれらの最適化技術のうちの一つをコスト関数68に適用する場合、量子ビット・コントローラ40は、複数のパラメータ更新反復を実行するように構成されることが可能である。各パラメータ更新反復において、量子ビット・コントローラ40は、上述したように、MZM12の1つ以上のペアについてコンダクタンス測定を実行するように構成されてもよい。次いで、量子ビット・コントローラ40は、測定されたコンダクタンス値を入力として使用して、コスト関数68の値を計算することが可能である。量子ビット・コントローラ40は、指定された最適化技術に従って、コスト関数68の計算された値に基づいて、デバイス・パラメータ50の1つ以上の値を調整するように更に構成されてもよい。コスト関数68の現在の値に加えて、最適化技術は、以前の反復の間に計算されたコスト関数68の1つ以上の以前の値を、入力として採用してもよい。例えば、量子ビット・コントローラ40が勾配降下法を使用するように構成されている場合、量子ビット・コントローラ40は、コスト関数68の現在値と、コスト関数68の1つ以上の以前の値とに基づいて、コスト関数68の1つ以上の推定された導関数を計算してもよい。

【0039】

[0045] 上述したように、量子ビット・アーキテクチャ70のデバイス・パラメータ50を変更することによって、量子ビット・コントローラ40は、各MZM12がトポロジカル形態で動作し且つそれによって計算を実行するために使用可能となるように、デバイス・パラメータ50を較正するように構成されることが可能である。複数のMZM12が基底状態の縮退を示していると判定された場合に（即ち、複数のMZM12の各MZM12が基底状態の縮退に寄与していると判定された場合に）、量子ビット・コントローラ40は、量子ビット・アーキテクチャ70に結合された測定デバイス30の1つ以上の測定デバイス・パラメータを変更するように更に構成されていてもよい。1つ以上の測定デバイス・パラメータは、MZM12に結合された複数の量子ドット32の個々の量子ドット電圧58を含んでもよい。幾つかの例では、測定デバイス30の他のパラメータが追加的又は代替的に変更されてもよい。

【0040】

[0046] 測定デバイス30をMZM12とは別個に較正することによって、量子ビット・コントローラ40は、デバイス・パラメータ50と測定デバイス・パラメータとの間の依存性を考慮する必要を回避することができる。従って、デバイス・パラメータ50及び測定デバイス・パラメータを別々に較正することは、変更されることを必要とするパラメータの個数、及び、使用可能な量子ビットを得るために探索されることを必要とするパラメータ空間のエリア、を減らすことができる。

【0041】

[0047] 量子ビット・アーキテクチャのパラメータをテストして変更するための方法100は、図4Aの例示的なフローチャートに示されるように提供される。方法100のステップは、各々、図1のトポロジカル量子コンピューティング・デバイス10において、又は何らかの他の構成を有するトポロジカル量子コンピューティング・デバイスにおいて実行されてもよい。ステップ102において、方法100は、複数のMZMを含む量子ビット・アーキテクチャのための複数のデバイス・パラメータを設定することを含む可能性がある。複数のデバイス・パラメータは、例えば、1つ以上のプランジャ・ゲート電圧、1つ以上のカッター・ゲート電圧、又は外部磁場の強度を含んでもよい。ステップ102で設定されるパラメータの値は、方法100の後のステップで調整されることが可能な初期値であってもよい。

【0042】

[0048] 一部の例では、ステップ102は、パラメータ空間の領域であって、その領域内でデバイス・パラメータに対する更なる調整が行われる可能性のある領域を選択するために、実行される事前スクリーニング・ステップを含む。これらの事前スクリーニング・ステップは、図4Bの例に示されている。一部の例では、ステップ102は、ステップ102Aにおいて、量子ビット・アーキテクチャに含まれる超伝導体を、接合部を介してグランドに接続することを含んでもよい。例えば、接合部は、超伝導体をグランドに接続するためにオープンにされることが可能なカッター・ゲートを含んでもよい。接合部は、幾つかの例ではジョセフソン接合であってもよいし、或いは、何らかの別のタイプの接合であってもよい。

【0043】

[0049] ステップ102Bでは、ステップ102は、1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定を、量子ビット・アーキテクチャで実行することを更に含んでもよい。これらの測定の各々は、量子ビット・アーキテクチャのMZMに結合された測定デバイスを使用して実行されてもよい。ゼロ・バイアス・ピーク測定は、半導体－超伝導体の境界にわたるコンダクタンスの値を返すことが可能であり、その境界において、半導体のバイアス電圧がゼロに設定されている場合にMZMが形成される。相関ゼロ・バイアス・ピーク測定は、バイアス電圧がゼロに設定されている場合に、2つのMZMのコンダクタンス値の間の関係を返すことが可能である。非局所コンダクタンス測定は、半導体ワイヤ内のエネルギー・ギャップの値を返すことが可能である。

【0044】

[0050] ステップ102Cでは、ステップ102は、1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定の結果に少なくとも部分的に基づいて、量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定することを更に含んでもよい。1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、及び非局所コンダクタンス測定は、それぞれ、量子ビット・アーキテクチャにおける1つ以上の超伝導体と1つ以上の半導体との間の接合がMZMを形成することを示す対応するメジャーメント・シグネチャを有する可能性がある。デバイス・パラメータが、ゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定の結果に基づいて設定される場合に、量子ビット・コントローラは、パラメータ空間のトポロジカル領域とパラメータ空間のトリビアル領域との間のトポロジカル境界を、測定結果に基づいて識別するように構成されてもよい。次いで、量子ビット・アーキテクチャのパラメータは、量子ビット・アーキテクチャがトポロジー領域内で動作するように設定されることが可能である。従って、ステップ102Cにおいて、量子ビット・アーキテクチャは、量子ビット・システムがトポロジー領域内で動作することを可能にする予備的パラメータ値を選択することができるように、事前スクリーニングされることが可能である。

【0045】

[0051] ステップ102Dでは、ステップ102は、超伝導体をグランドから切り離すステップを更に含んでもよい。例えば、量子ビット・アーキテクチャがカッター・ゲートを含む接合部を有する例において、超伝導体は、カッター・ゲートをクローズにすることにより、グランドから切り離されることが可能である。超伝導体がグランドから切断されると、準粒子電流は、超伝導体に流れ込むことから妨げられる可能性がある。

【0046】

[0052] 図4Aに戻り、方法100は、ステップ104において、複数のデバイス・パラメータを較正することを更に含んでもよい。ステップ106では、ステップ104は、複数のMZMが基底状態の縮退を示すかどうかを判定することを含んでもよい。複数のMZMは、複数のMZMが基底状態の縮退を示す場合に、量子コンピューティングを実行するために使用されてもよい。ステップ106が実行されると、基底状態の縮退に寄与する1つ以上のMZM、及び/又は基底状態の縮退に寄与しない1つ以上のMZMを識別することが可能である。

【0047】

[0053] 図4Cは、複数のMZMが基底状態の縮退を示すかどうかを決定する場合に、ステップ106の間に実行されてもよい方法100の例示的なステップを示す。ステップ106Aにおいて、ステップ106は、複数のMZMのうちの第1のMZM、第2のMZM、及び少なくとも第3のMZMがそれぞれの電気リード線に接続されている場合に、複数のMZMの第1のMZMと複数のMZMの第2のMZMとの間のコンダクタンスを測定することを含むことが可能である。コンダクタンスは、第1のMZMと第2のMZMに接続された電気リードの間で測定されてもよい。コンダクタンスが測定されると、バイアス電圧が、第1の電気リード又は第2の電気リードに印加される可能性があるが、他の電気リードは接地される。ステップ106Bにおいて、ステップ106は、複数のMZMが基底状態の縮退を示すかどうかをコンダクタンスに基づいて決定することを更に含んでもよい。この決定は、複数のMZMが基底状態の縮退を示す場合に、測定されたコンダクタンスを、MZMのペアに対するコンダクタンスの理論値と比較することによって、少なくとも部分的に行われてもよい。

【0048】

[0054] MZMが基底状態の縮退を示すかどうかを測定されたコンダクタンスに基づいて決定することは、ステップ106Cにおいて、第3のMZMをそれぞれの電気リードから切り離すことを更に含んでもよい。第3のMZMは、第3のMZMに接続されたカッター・ゲートをクローズにすることによって切り離されてもよい。ステップ106Dにおいて、MZMが基底状態の縮退を示すか否かを決定することは、第3のMZMが切断された場合のコンダクタンスの変化を測定することを更に含んでもよい。第3のMZMが個々の電気リードから切り離された場合にコンダクタンスの測定に続いて、基底状態の縮退の存在又は不存在は、ペアが基底状態の縮退を有する場合に接続された第3のMZMを伴う量子ビット・アーキテクチャに関して予想される理論的コンダクタンス値と、切り離された第3のMZMとともに測定されたコンダクタンス値とを比較することによって、決定されてもよい。

【0049】

[0055] 図4Aに戻り、ステップ104における複数のデバイス・パラメータを較正するステップは、ステップ108において、複数のMZMが基底状態の縮退を示していないと判定された場合（即ち、複数のMZMが基底状態の縮退を示していないと判定されたことに応答して）、複数のデバイス・パラメータの1つ以上のデバイス・パラメータを変更することを更に含むことが可能である。例えば、図4Cに示すように、MZMの基底状態の縮退の存否が、コンダクタンス測定に基づいて決定される場合、ステップ108は、ステップ108Aを含んでもよい。ステップ108 Aにおいて、MZMが基底状態の縮退を示していない場合、方法100は、コンダクタンスがトポロジカル形態のコンダクタンス値に更に近づくように、1つ以上のプランジャ・ゲートのうちのプランジャ・ゲートのプランジャ・ゲート電圧を設定することを更に含んでもよい。従って、複数のMZMは、MZMのペアの間のコンダクタンスを、理論的に最大のコンダクタンスに近づくようにもってゆくことにより、トポロジカル形態に持ち込むことが可能である。プランジャ・ゲート電圧を変更することに対して追加的又は代替的に、1つ以上のデバイス・パラメータを変更することは、1つ以上のカッター・ゲート電圧又は外部磁場強度を変更することを更に含んでもよい。

【0050】

[0056] 一部の例では、図4Dに示されるように、ステップ106Eにおいて、複数のデバイス・パラメータを較正することは、コスト関数の値を計算することを含んでもよい。例えば、方法100が1つ以上のコンダクタンス値を測定することを含む場合、コスト関数の値は、少なくとも部分的に、1つ以上のコンダクタンス値に基づいて計算されてもよい。更に、ステップ108Bでは、ステップ108は、コスト関数の値に基づいて、複数のデバイス・パラメータを変更することを更に含んでもよい。複数のMZMが基底状態の縮退を示すかどうかを判定し、1つ以上のデバイス・パラメータを変更することは、ステップ106及び108に示されるように、複数の反復にわたって繰り返されてもよい。例えば、コスト関数は、勾配降下法、確率的最適化、強化学習のような最適化技法、又は複数の反復にわたって適用されてデバイス・パラメータの値を設定する何らかの他の最適化技法、において使用されてもよい。

【0051】

[0057] 図4Eに示されるように、ステップ106において複数のMZMが基底状態の縮退を示すか否かを決定することは、上述した1つ以上のコンダクタンス測定に対して追加的又は代替的に、量子ビット・アーキテクチャにおいて1つ以上の電荷測定を実行することを含んでもよい。ステップ106Fでは、ステップ106は、量子ビット・アーキテクチャに含まれる少なくとも1つのプランジャ・ゲートのプランジャ・ゲート電圧を変更することを更に含んでもよい。ステップ106Gでは、ステップ106は、プランジャ・ゲート電圧が変更される際に、量子ビット・アーキテクチャに含まれる超伝導体における電荷の変化を測定することを更に含んでもよい。超伝導体における電荷の変化は、測定デバイスに含まれる電荷センサーを用いて測定されてもよい。ステップ106Hでは、ステップ106は、複数のMZMが基底状態の縮退を示すかどうかを電荷の変化に基づいて決定することを更に含んでもよい。

【0052】

[0058] 図4Aに戻り、方法100は、ステップ110を更に含んでもよく、これは、複数のMZMが基底状態の縮退を示していると判定された場合（即ち、複数のMZMが基底状態の縮退を示していると判定したことに応答して）に実行されてもよい。ステップ110は、量子ビット・アーキテクチャに結合される測定デバイスの1つ以上の測定デバイス・パラメータを変更することを含んでもよい。測定デバイスがMZMに結合された複数の量子ドットを含む例において、1つ以上の測定デバイス・パラメータを変更することは、量子ドットの個々の量子ドット電圧を変更することを含んでもよい。他の測定デバイス・パラメータは、ステップ110の間に追加的又は代替的に変更されてもよい。

【0053】

[0059] 上述のシステム及び方法では、トポロジカル量子コンピューティング・デバイスが構築される場合に、トポロジカル量子ビットが、トポロジカル量子コンピューティング・デバイスにおける有用性に関して評価される。更に、量子ビットに関して測定を実行するように構成される測定デバイスの測定デバイス・パラメータ及び量子ビットのデバイス・パラメータは、量子コンピューティングを実行するのに適した値に調整されることが可能である。上述のシステム及び方法を使用して、量子ビット・アーキテクチャ及び測定デバイスは別々に試験及び較正されることが可能であり、そのような較正や試験が、既存の試験や較正方法よりも迅速かつ信頼性高く実行されることを可能にすることができる。

【0054】

[0060] 幾つかの実施形態において、本件で説明される方法及びプロセスは、1つ以上の演算デバイスの演算システムと結び付けられることが可能である。特に、このような方法及びプロセスは、コンピュータ・アプリケーション・プログラム又はサービス、アプリケーション・プログラミング・インターフェース（API）、ライブラリ、及び/又はその他コンピュータ・プログラム製品として実装されてもよい。

【0055】

[0061] 図5は、上述した方法及びプロセスのうちの1つ以上を実施することが可能な演算システム200の非限定的な実施形態を概略的に示す。演算システム200は、簡略化された形態で示されている。演算システム200は、上述した図1に示されるトポロジカル量子コンピューティング・デバイス10を具体化することができる。演算システム200は、1つ以上のパーソナル・コンピュータ、サーバー・コンピュータ、タブレット・コンピュータ、ホーム・エンターテインメント・コンピュータ、ネットワーク演算デバイス、ゲーミング・デバイス、モバイル演算デバイス、モバイル通信デバイス（例えば、スマートフォン）、及び/又はその他の演算デバイス、並びに、スマート腕時計及びヘッド・マウント拡張現実デバイスのようなウェアラブル演算デバイスの形態をとってもよい。

【0056】

[0062] 演算システム200は、論理プロセッサ202、揮発性メモリ204、不揮発性ストレージ・デバイス206を含む。演算システム200は、選択的に、表示サブシステム208、入力サブシステム210、通信サブシステム212、及び/又は図5に示されていない他の構成要素を含んでもよい。

【0057】

[0063] 論理プロセッサ202は、命令を実行するように構成された1つ以上の物理デバイスを含む。例えば、論理プロセッサは、1つ以上のアプリケーション、プログラム、ルーチン、ライブラリ、オブジェクト、コンポーネント、データ構造、又はその他の論理構成の一部である命令を実行するように構成されていてもよい。このような命令は、タスクを実行するため、データ・タイプを実現するため、1つ以上の構成要素の状態を変換するため、技術的効果を達成するため、又はその他の方法で所望の結果に到達するために実装されていてもよい。

【0058】

[0064] 論理プロセッサは、ソフトウェア命令を実行するように構成された1つ以上の物理プロセッサ（ハードウェア）を含んでもよい。追加的又は代替的に、論理プロセッサは、ハードウェアに実装された論理又はファームウェア命令を実行するように構成された1つ以上のハードウェア論理回路又はファームウェア・デバイスを含んでもよい。論理プロセッサ202のプロセッサは、シングル・コア又はマルチ・コアであってもよく、そこで実行される命令は、逐次、並列、及び/又は分散処理のために構成されていてもよい。論理プロセッサの個々の構成要素は、オプションとして、2つ以上の別個のデバイスの間で分散されてもよく、これらのデバイスは、遠隔的に配置されてもよく、及び/又は協調処理のために構成されていてもよい。論理プロセッサの態様は、クラウド演算構成で構成されている遠隔的にアクセス可能なネットワーク化された演算デバイスによって仮想化されて実行されてもよい。このような場合、これらの仮想化された態様は、種々の異なるマシンの種々の物理的論理プロセッサ上で実行される、ということが理解されるであろう。

【0059】

[0065] 不揮発性ストレージ・デバイス206は、本件で説明される方法及びプロセスを実施するために論理プロセッサによって実行可能な命令を保持するように構成された1つ以上の物理デバイスを含む。このような方法及びプロセスが実行されると、不揮発性ストレージ・デバイス206の状態は、例えば、異なるデータを保持するように変換されることが可能になる。

【0060】

[0066] 不揮発性ストレージ・デバイス206は、リムーバブル及び/又は内蔵式の物理デバイスを含んでもよい。不揮発性ストレージ・デバイス206は、光メモリ（例えば、CD、DVD、HD-DVD、ブルー・レイ・ディスク等）、半導体メモリ（例えば、ROM、EPROM、EEPROM、FLASHメモリ等）、及び/又は磁気メモリ（例えば、ハード・ディスク・ドライブ、フロッピー・ディスク・ドライブ、テープ・ドライブ、MRAMなど）、又はその他の大容量ストレージ・デバイス技術を含んでもよい。不揮発性ストレージ・デバイス206は、不揮発性、ダイナミック、スタティック、リード／ライト、リード・オンリー、順次アクセス、位置アドレス指定可能、ファイル・アドレス指定可能、及び/又はコンテンツ・アドレス指定可能なデバイスを含んでもよい。不揮発性ストレージ・デバイス206は、不揮発性ストレージ・デバイス206への電力が遮断された場合でさえ、命令を保持するように構成されている、ということが理解されるであろう。

【0061】

[0067] 揮発性メモリ204は、ランダム・アクセス・メモリを含む物理デバイスを含んでもよい。揮発性メモリ204は、典型的には、ソフトウェア命令の処理中に情報を一時的に記憶するために、論理プロセッサ202によって利用される。揮発性メモリ204は、典型的には、揮発性メモリ204への電力が遮断された場合には、命令を保存し続けない、ということが理解されるであろう
[0068] 論理プロセッサ202、揮発性メモリ204、及び不揮発性ストレージ・デバイス206の形態は、1つ以上のハードウェア論理構成要素に一緒に統合されてもよい。このようなハードウェア論理構成要素は、例えば、フィールド・プログラマブル・ゲート・アレイ（FPGA）、プログラム及びアプリケーション特有の集積回路（PASIC/ASIC）、プログラム及びアプリケーション特有の標準製品（PSSP/ASSP）、システム・オン・チップ（SOC）、及びコンプレックス・プログラマブル論理デバイス（CPLD）を含むことが可能である。

【0062】

[0069] 用語「モジュール」、「プログラム」及び「エンジン」は、揮発性メモリの一部を使用して特定の機能を実行するためにプロセッサによって典型的にはソフトウェアで実装される演算システム200の一態様を説明するために使用される可能性があり、この機能は、機能を実行するようにプロセッサを具体的に構成する変換処理を含む。従って、モジュール、プログラム、又はエンジンは、揮発性メモリ204の一部を使用して、不揮発性ストレージ・デバイス206によって保持される命令を実行する論理プロセッサ202を介してインスタンス化されてもよい。異なるモジュール、プログラム、及び/又はエンジンが、同じアプリケーション、サービス、コード・ブロック、オブジェクト、ライブラリ、ルーチン、API、機能などからインスタンス化される可能性がある、ということが理解されるであろう。同様に、同じモジュール、プログラム、及び/又はエンジンが、異なるアプリケーション、サービス、コード・ブロック、オブジェクト、ルーチン、API、機能などによってインスタンス化されてもよい。用語「モジュール」、「プログラム」及び「エンジン」は、実行可能ファイル、データ・ファイル、ライブラリ、ドライバ、スクリプト、データベース・レコードなどの各々又はグループを包含する可能性がある。

【0063】

[0070] 包含される場合、表示サブシステム208は、不揮発性ストレージ・デバイス206によって保持されるデータの視覚的表現を提示するために使用されることが可能である。視覚的表現は、グラフィカル・ユーザー・インターフェース（GUI）の形態をとることが可能である。本件で説明される方法及びプロセスが、不揮発性ストレージ・デバイスによって保持されているデータを変更し、次いで不揮発性ストレージ・デバイスの状態を変換すると、表示サブシステム208の状態も同様に、前提とするデータの変化を視覚的に表すように変換されることが可能である。表示サブシステム208は、事実上、任意のタイプの技術を利用する1つ以上の表示デバイスを含む可能性がある。このような表示デバイスは、共有されるエンクロージャ内の論理プロセッサ202、揮発性メモリ204、及び/又は不揮発性ストレージ・デバイス206と組み合わせられてもよいし、あるいはこのような表示デバイスは周辺の表示デバイスであってもよい。

【0064】

[0071] 包含される場合、入力サブシステム210は、キーボード、マウス、タッチ・スクリーン、又はゲーム・コントローラのような1つ以上のユーザー入力デバイスを備えるか、又はそれらとのインターフェースとなることが可能である。幾つかの実施形態において、入力サブシステムは、選択されたナチュラル・ユーザー入力（natural user input，NUI）構成要素を備えるか、又はそれとのインターフェースとなることが可能である。そのような構成要素は、統合されてもよいし又はペリフェラルであってもよく、入力動作の変換及び/又は処理は、オン又はオフ・ボードで処理されることが可能である。例示的なNUI構成要素は、会話及び/又は音声認識のためのマイクロホン；マシン・ビジョン及び/又はジェスチャ認識のための赤外線、カラー、立体画像、及び/又は深度カメラ；運動検出及び/又は意図認識のための頭部追跡、アイ・トラッカー、加速度計、及び/又はジャイロスコープ；脳の活動を評価するための電界検出構成要素；及び/又はその他の任意の適切なセンサーを含んでもよい。

【0065】

[0072] 包含される場合、通信サブシステム212は、本件で説明される様々な演算デバイスを互いに及び他のデバイスと通信可能に結合するように構成されることが可能である。通信サブシステム212は、1つ以上の異なる通信プロトコルと互換性のある有線及び/又は無線の通信デバイスを含んでもよい。非限定的な例として、通信サブシステムは、無線電話ネットワーク、又は、Wi-Fi接続を介するaHDMIのような有線又は無線のローカル又はワイド・エリア・ネットワークを介して通信するように構成されてもよい。幾つかの実施形態において、通信サブシステムは、演算システム200が、インターネットのようなネットワークを介して、他のデバイスへ及び/又は他の装置から、メッセージを送受信することを可能にすることができる。

【0066】

[0073] 以下のパラグラフは、本開示の幾つかの態様を説明している。本開示の一態様によれば、トポロジカル量子コンピューティング・デバイスとともに使用する方法が提供される。方法は、複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定することを含む可能性がある。方法は、複数のデバイス・パラメータを少なくとも部分的に調整することを、複数のMZMが基底状態の縮退を示すかどうかを判定すること、及び複数のMZMが前記基底状態の縮退を示していないと判定された場合に、複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更すること、により行うことを更に含む可能性がある。方法は、複数のMZMが基底状態の縮退を示していると判定された場合に、量子ビット・アーキテクチャに結合された測定デバイスの1つ以上の測定デバイス・パラメータを変更することを更に含む可能性がある。

【0067】

[0074] この態様によれば、複数のMZMが基底状態の縮退を示すかどうかを判定することは、複数のMZMのうちの第1のMZMと、第2のMZMと、少なくとも第3のMZMとがそれぞれの電気リードに接続されている場合に、複数のMZMのうちの第1のMZMと、複数のMZMのうちの第2のMZMとの間のコンダクタンスを測定することを含む可能性がある。複数のMZMが基底状態の縮退を示すか否かを判定することは、複数のMZMが基底状態の縮退を示すか否かをコンダクタンスに基づいて決定することを更に含む可能性がある。

【0068】

[0075] この態様によれば、複数のデバイス・パラメータは、量子ビット・アーキテクチャに含まれる1つ以上の個々のプランジャ・ゲートの1つ以上のプランジャ・ゲート電圧を含む可能性がある。

【0069】

[0076] この態様によれば、1つ以上のデバイス・パラメータを変更することは、コンダクタンスがトポロジー形態のコンダクタンス値に更に近づくように、1つ以上のプランジャ・ゲートのうちのプランジャ・ゲートのプランジャ・ゲート電圧を設定することを含む可能性がある。

【0070】

[0077] この態様によれば、複数のMZMが基底状態の縮退を示すかどうかを判定することは、更に、第3のMZMをそれぞれの電気リードから切り離すことと、第3のMZMが切り離されている場合にコンダクタンスの変化を測定することとを含む可能性がある。

【0071】

[0078] この態様によれば、方法は、少なくとも部分的にコンダクタンスに基づいてコスト関数の値を演算することを更に含む可能性がある。方法は、コスト関数の値に基づいて複数のデバイス・パラメータを変更することを更に含んでもよい。

【0072】

[0079] この態様によれば、複数のデバイス・パラメータは、量子ビット・アーキテクチャに含まれる1つ以上の個々のカッター・ゲートの1つ以上のカッター・ゲート電圧を含む可能性がある。

【0073】

[0080] この態様によれば、複数のデバイス・パラメータは、量子ビット・アーキテクチャに印加される外部磁場の強度を含む可能性がある。

【0074】

[0081] この態様によれば、1つ以上の測定デバイス・パラメータは、MZMに結合された複数の量子ドットの個々の量子ドット電圧を含む可能性がある。

【0075】

[0082] この態様によれば、方法は、1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定を量子ビット・アーキテクチャにおいて実行することを更に含んでもよい。方法は、1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定の結果に少なくとも部分的に基づいて、量子ビット・アーキテクチャの複数のデバイス・パラメータを設定することを更に含んでもよい。

【0076】

[0083] この態様によれば、複数のMZMが基底状態の縮退を示すか否かを決定することは、量子ビット・アーキテクチャに含まれる少なくとも1つのプランジャ・ゲートのプランジャ・ゲート電圧を変更することを含む可能性がある。複数のMZMが基底状態の縮退を示すか否かを決定することは、プランジャ・ゲート電圧が変更される場合に、量子ビット・アーキテクチャに含まれる超伝導体における電荷の変化を測定することを更に含む可能性がある。

【0077】

[0084] 本開示の別の態様によれば、トポロジカル量子コンピューティング・デバイスが提供され、これは、複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャを含む。トポロジカル量子コンピューティング・デバイスは、量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定するように構成された量子ビット・コントローラを更に含む可能性がある。量子ビット・コントローラは、複数のデバイス・パラメータを少なくとも部分的に調整することを、複数のMZMが基底状態の縮退を示すかどうかを判定すること、及び複数のMZMは基底状態の縮退を示していないと判定された場合に、複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更すること、により行うように更に構成されテイル可能性がある。量子ビット・コントローラは、複数のMZMが基底状態の縮退を示していると判定された場合に、量子ビット・アーキテクチャに結合された測定デバイスの1つ以上の測定デバイス・パラメータを変更するように更に構成されている可能性がある。

【0078】

[0085] この態様によれば、複数のデバイス・パラメータは、量子ビット・アーキテクチャに含まれる1つ以上の個々のプランジャ・ゲートの1つ以上のプランジャ・ゲート電圧；量子ビット・アーキテクチャに含まれる1つ以上の個々のカッター・ゲートの1つ以上のカッター・ゲート電圧；及び量子ビット・アーキテクチャに印加される外部磁場の強度；のうちの少なくとも1つを含む可能性がある。

【0079】

[0086] この態様によれば、量子ビット・コントローラは、複数のMZMのうちの第1のMZMと、第2のMZMと、少なくとも第3のMZMとがそれぞれの電気リードに接続されている場合に、複数のMZMのうちの第1のMZMと、複数のMZMのうちの第2のMZMとの間のコンダクタンスを測定することにより、少なくとも部分的に、複数のMZMが基底状態の縮退を示すかどうかを判定するように構成されている可能性がある。量子ビット・コントローラは、複数のMZMが基底状態の縮退を示すかどうかをコンダクタンスに基づいて決定するように更に構成されていてもよい。

【0080】

[0087] この態様によれば、1つ以上のデバイス・パラメータを変更することは、コンダクタンスがトポロジー形態のコンダクタンス値に更に近づくように、1つ以上のプランジャ・ゲートのうちのプランジャ・ゲートのプランジャ・ゲート電圧を設定することを含む可能性がある。

【0081】

[0088] この態様によれば、量子ビット・コントローラは、第3のMZMをそれぞれの電気リードから切り離すことと、第3のMZMが切り離されている場合にコンダクタンスの変化を測定することにより、少なくとも部分的に、複数のMZMが基底状態の縮退を示すかどうかを判定するように更に構成されている可能性がある。

【0082】

[0089] この態様によれば、量子ビット・コントローラは、1つ以上のプランジャ・ゲートのプランジャ・ゲート電圧を変更すること；プランジャ・ゲート電圧が変更される場合に、量子ビット・アーキテクチャに含まれる超伝導体における電荷の変化を測定すること；及び複数のMZMが基底状態の縮退を示すかどうかを電荷の変化に基づいて判定することによって、少なくとも部分的に、複数のMZMが基底状態の縮退を示すかどうかを判定するように構成されていてもよい。

【0083】

[0090] この態様によれば、量子ビット・コントローラは、1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定を量子ビット・アーキテクチャにおいて実行するように更に構成されていてもよい。量子ビット・コントローラは、1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定の結果に少なくとも部分的に基づいて、量子ビット・アーキテクチャの複数のデバイス・パラメータを設定するように更に構成されていてもよい。

【0084】

[0091] この態様によれば、測定デバイスは、量子ビット・アーキテクチャに結合された複数の量子ドットを含んでもよい。1つ以上の測定デバイス・パラメータは、複数の量子ドットのそれぞれの量子ドット電圧を含んでもよい。

【0085】

[0092] 本開示の別の態様によれば、トポロジカル量子コンピューティング・デバイスが提供され、これは、複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャを含む。トポロジカル量子コンピューティング・デバイスは、更に、量子ビット・アーキテクチャに含まれる超伝導体を、接合部を介してグランドに接続するように構成された量子ビット・コントローラを更に含んでいる可能性がある。量子ビット・コントローラは、量子ビット・アーキテクチャにおいて1つ以上のゼロ・バイアス・ピーク測定を実行するように更に構成されていてもよい。量子ビット・コントローラは、少なくとも部分的に、1つ以上のゼロ・バイアス・ピーク測定に基づいて、量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定するように更に構成されていてもよい。量子ビット・コントローラは、超伝導体をグランドから切り離すように更に構成されていてもよい。量子ビット・コントローラは、複数のMZMが基底状態の縮退を示すかどうかを決定すること；及び複数のMZMが基底状態の縮退を示していないと判定された場合に、複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更することによって、少なくとも部分的に、複数のデバイス・パラメータを較正するように更に構成されていてもよい。量子ビット・コントローラは、複数のMZMが基底状態の縮退を示すと判定された場合に、量子ビット・アーキテクチャに結合された測定デバイスの1つ以上の測定デバイス・パラメータを変更するように更に構成されていてもよい。

【0086】

[0093] 本件で説明される構成及び/又はアプローチは、本質的に例示的なものであること、また、多くのバリエーションが可能であるので、これらの特定の実施形態又は具体例は、限定的な意味で考慮されるべきではないこと、が理解されるであろう。本件で説明される特定のルーチン又は方法は、任意数の処理戦略のうちの1つ以上を表現している可能性がある。従って、図示され及び/又は説明される種々の動作は、図示され及び/又は説明される順序で、他の順序で、平行して、又は省略されて実行される可能性がある。同様に、上述したプロセスの順序が変更されてもよい。

【0087】

[0094] 本開示の対象事項は、様々なプロセス、システム及び構成、並びに、本件で開示された他の特徴、機能、動作、及び/又は特性、更にはそれらの任意の及び全ての均等物についての、全ての新規かつ非自明なコンビネーション及びサブ・コンビネーションを含む。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図5】

【手続補正書】

【提出日】2022-06-03

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

トポロジカル量子コンピューティング・デバイスとともに使用する方法であって：
複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定すること；
前記複数のデバイス・パラメータを少なくとも部分的に調整することを、
前記複数のMZMが基底状態の縮退を示すかどうかを判定すること、及び
前記複数のMZMが前記基底状態の縮退を示していないと判定された場合に、前記複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更すること、により行うこと；及び
前記複数のMZMが前記基底状態の縮退を示していると判定された場合に、前記量子ビット・アーキテクチャに結合された測定デバイスの1つ以上の測定デバイス・パラメータを変更すること；
を含む方法。

【請求項2】

請求項1に記載の方法において、前記複数のMZMが前記基底状態の縮退を示すかどうかを判定することは：
前記複数のMZMのうちの第1のMZMと前記複数のMZMのうちの第2のMZMとの間のコンダクタンスを、前記第1のMZMと、前記第2のMZMと、前記複数のMZMのうちの少なくとも第3のMZMとがそれぞれ電気リードに接続されている場合に測定すること；及び
前記複数のMZMが前記基底状態の縮退を有するかどうかを前記コンダクタンスに基づいて判定すること；
を含む、方法。

【請求項3】

請求項2に記載の方法において、前記複数のデバイス・パラメータは、前記量子ビット・アーキテクチャに含まれる1つ以上の個々のプランジャ・ゲートの1つ以上のプランジャ・ゲート電圧を含む、方法。

【請求項4】

請求項3に記載の方法において、前記1つ以上のデバイス・パラメータを変更することは、前記1つ以上のプランジャ・ゲートのうちのプランジャ・ゲートのプランジャ・ゲート電圧を、前記コンダクタンスがトポロジカル形態のコンダクタンス値に更に近づくように、設定することを含む、方法。

【請求項5】

請求項2に記載の方法において、前記複数のMZMが前記基底状態の縮退を示すかどうかを判定することは：
前記第3のMZMをそれぞれの電気リードから切り離すこと；及び
前記第3のMZMが切り離されている場合に、前記コンダクタンスの変化を測定すること；
を含む、方法。

【請求項6】

請求項2に記載の方法において：
前記コンダクタンスに少なくとも部分的に基づいてコスト関数の値を計算すること；及び
前記コスト関数の値に基づいて前記複数のデバイス・パラメータを変更すること；
を含む方法。

【請求項7】

請求項1に記載の方法において、前記複数のデバイス・パラメータは、前記量子ビット・アーキテクチャに含まれる1つ以上の個々のカッター・ゲートの1つ以上のカッター・ゲート電圧を含む、方法。

【請求項8】

請求項1に記載の方法において、前記複数のデバイス・パラメータは、前記量子ビット・アーキテクチャに印加される外部磁場の強度を含む、方法。

【請求項9】

請求項1に記載の方法において、前記1つ以上の測定デバイス・パラメータは、前記MZMに結合された複数の量子ドットの個々の量子ドット電圧を含む、方法。

【請求項10】

請求項1に記載の方法において、更に：
1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定を前記量子ビット・アーキテクチャにおいて実行すること；及び
前記1つ以上のゼロ・バイアス・ピーク測定、相関ゼロ・バイアス・ピーク測定、又は非局所コンダクタンス測定の結果に少なくとも部分的に基づいて、前記量子ビット・アーキテクチャの前記複数のデバイス・パラメータを設定すること；
を含む方法。

【請求項11】

請求項1に記載の方法において、前記複数のMZMが前記基底状態の縮退を示しているかどうかを判定することは：
前記量子ビット・アーキテクチャに含まれる少なくとも1つのプランジャ・ゲートのプランジャ・ゲート電圧を変更すること；及び
前記プランジャ・ゲート電圧が変更される場合に、前記量子ビット・アーキテクチャに含まれる超伝導体における電荷の変化を測定すること；
を含む、方法。

【請求項12】

トポロジカル量子コンピューティング・デバイスであって：
複数のマヨナラ・ゼロ・モード（MZM）を含む量子ビット・アーキテクチャ；及び
量子ビット・コントローラ；
を含み、前記量子ビット・コントローラは：
前記量子ビット・アーキテクチャに関する複数のデバイス・パラメータを設定すること；
前記複数のデバイス・パラメータを少なくとも部分的に調整することを、
前記複数のMZMが基底状態の縮退を示すかどうかを判定すること、及び
前記複数のMZMが前記基底状態の縮退を示していないと判定された場合に、前記複数のデバイス・パラメータのうちの1つ以上のデバイス・パラメータを変更すること、により行うこと；及び
前記複数のMZMが前記基底状態の縮退を示していると判定された場合に、前記量子ビット・アーキテクチャに結合された測定デバイスの1つ以上の測定デバイス・パラメータを変更すること；
を行うように構成されている、トポロジカル量子コンピューティング・デバイス。

【請求項13】

請求項12に記載のトポロジカル量子コンピューティング・デバイスにおいて、前記複数のデバイス・パラメータは：
前記量子ビット・アーキテクチャに含まれる1つ以上の個々のプランジャ・ゲートの1つ以上のプランジャ・ゲート電圧；
前記量子ビット・アーキテクチャに含まれる1つ以上の個々のカッター・ゲートの1つ以上のカッター・ゲート電圧；及び
前記量子ビット・アーキテクチャに印加される外部磁場の強度；
のうちの少なくとも1つを含む、トポロジカル量子コンピューティング・デバイス。

【請求項14】

請求項13に記載のトポロジカル量子コンピューティング・デバイスにおいて、前記量子ビット・コントローラは、
前記複数のMZMが前記基底状態の縮退を示すかどうかを判定することを、少なくとも：
前記複数のMZMのうちの第1のMZMと前記複数のMZMのうちの第2のMZMとの間のコンダクタンスを、前記第1のMZMと、前記第2のMZMと、前記複数のMZMのうちの少なくとも第3のMZMとがそれぞれ電気リードに接続されている場合に測定すること；及び
前記複数のMZMが前記基底状態の縮退を有するかどうかを前記コンダクタンスに基づいて判定すること；
により行うように構成されている、トポロジカル量子コンピューティング・デバイス。

【請求項15】

請求項13に記載のトポロジカル量子コンピューティング・デバイスにおいて、前記量子ビット・コントローラは、
前記複数のMZMが前記基底状態の縮退を示すかどうかを判定することを、少なくとも：
1つ以上のプランジャ・ゲートのプランジャ・ゲート電圧を変更すること；
前記プランジャ・ゲート電圧が変更される場合に、前記量子ビット・アーキテクチャに含まれる超伝導体における電荷の変化を測定すること；及び
前記複数のMZMが前記基底状態の縮退を示すかどうかを前記電荷の変化に基づいて判定すること；
により行うように構成されている、トポロジカル量子コンピューティング・デバイス。

【国際調査報告】