▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-09-12
(54)【発明の名称】独立型の高電圧ガルバニック絶縁コンデンサ
(51)【国際特許分類】
H01L 21/822 20060101AFI20230905BHJP
【ＦＩ】
H01L27/04 C
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023513946
(86)(22)【出願日】2021-08-31
(85)【翻訳文提出日】2023-04-25
(86)【国際出願番号】 US2021048326
(87)【国際公開番号】W WO2022047350
(87)【国際公開日】2022-03-03
(31)【優先権主張番号】17/007,726
(32)【優先日】2020-08-31
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】トーマス ダイヤー ボニフィールド
(72)【発明者】
【氏名】ジェフェリー アラン ウエスト
(72)【発明者】
【氏名】バイロン ロヴェル ウィリアムズ
(72)【発明者】
【氏名】エリザベス コストナー スチュワート
【テーマコード（参考）】
5F038
【Ｆターム（参考）】
5F038AC04
5F038AC05
5F038AC15
5F038AC16
5F038BE07
5F038EZ07
5F038EZ20
(57)【要約】
ガルバニック絶縁コンデンサデバイス（４００Ｄ）が、半導体基板（４０２）と、半導体基板の上のＰＭＤ層（４０４）とを含む。ＰＭＤ層は第１の厚み（Ｔ１）を有する。下側金属プレート（４１２Ａ）がＰＭＤ層の上にあり、ＩＬＤ層（４１６）が、下側金属プレート上にある。ＩＬＤ層は第２の厚み（Ｔ２）を有する。第２の厚みに対する第１の厚みの比は、約１と約１．５５（１．５５を含む）の間である。ＩＬＤ層の上の第１の上側金属プレート（４２４Ａ）が、第１の面積を有し、ＩＬＤ層の上の第２の上側金属プレート（４２４Ｂ）が、第２の面積を有する。第２の面積に対する第１の面積の比は、約５よりも大きい。ガルバニック絶縁コンデンサデバイスは、マルチチップモジュールの一部とし得る。
【特許請求の範囲】
【請求項1】
ガルバニック絶縁コンデンサデバイスであって、半導体基板の上の第１の厚みを有するプレメタル誘電体（ＰＭＤ）層と、
前記ＰＭＤ層の上に配置される下側金属プレートと、
前記下側金属プレートの上に配置され、第２の厚みを有するレベル間誘電体（ＩＬＤ）層であって、前記第２の厚みに対する前記第１の厚みの比が、約１と約１．５５の間（１．５５を含む）である、前記ＩＬＤ層と、
前記ＩＬＤ層の上に配置され、第１の面積を有する第１の上側金属プレートと、
前記ＩＬＤ層の上に配置され、第２の面積を有する第２の上側金属プレートと、
を含み、
前記第２の面積に対する前記第１の面積の比が、約５よりも大きく約１０より小さい、
ガルバニック絶縁コンデンサデバイス。
【請求項2】
請求項１に記載のガルバニック絶縁コンデンサデバイスであって、前記ＰＭＤ層が、前記半導体基板の上の第１の酸化物層と、
前記第１の酸化物層の上にあり、前記下側金属プレートに接する、第１の窒素含有誘電体層と、
を含む、ガルバニック絶縁コンデンサデバイス。
【請求項3】
請求項２に記載のガルバニック絶縁コンデンサデバイスであって、前記ＩＬＤ層が、前記下側金属プレートの上の第２の酸化物層と、
前記第２の酸化物層の上にあり、前記第１の金属プレート及び前記第２の上側金属プレートに接する、第２の窒素含有誘電体層と、
を含む、ガルバニック絶縁コンデンサデバイス。
【請求項4】
請求項１に記載のガルバニック絶縁コンデンサデバイスであって、前記下側金属プレートが静電容量低減開口を含み、前記静電容量低減開口が、前記第２の上側金属プレートの下に位置する、ガルバニック絶縁コンデンサデバイス。
【請求項5】
請求項４に記載のガルバニック絶縁コンデンサデバイスであって、前記静電容量低減開口が、前記下側金属プレートの一部を前記下側金属プレートの残りの部分から絶縁するトレンチである、ガルバニック絶縁コンデンサデバイス。
【請求項6】
請求項４に記載のガルバニック絶縁コンデンサデバイスであって、前記静電容量低減開口が、前記下側金属プレートを介する円形の開口である、ガルバニック絶縁コンデンサデバイス。
【請求項7】
請求項１に記載のガルバニック絶縁コンデンサデバイスであって、前記下側金属プレート、前記第１の上側金属プレート、及び前記第２の上側金属プレートが、アルミニウムを含む、ガルバニック絶縁コンデンサデバイス。
【請求項8】
マルチチップモジュール（ＭＣＭ）であって、第１の電圧レベルで動作するように構成される第１の集積回路を有する第１のダイと、
第２の電圧レベルで動作するように構成される第２の集積回路を有する第２のダイであって、前記第１の電圧レベルと前記第２の電圧レベルとの間の差が約５００Ｖより大きい、前記第２のダイと、
底部金属プレートを介して第２のコンデンサと直列に結合される第１のコンデンサを含む第３のダイと、
を含み、
前記第１のコンデンサが、第１の面積を有する第１の上側金属プレートを含み、前記第１の上側金属プレートが前記第１の集積回路に結合され、前記第２のコンデンサが、第２の面積を有する第２の上側金属プレートを含み、前記第２の上側金属プレートが前記第２の集積回路に結合され、前記第２の面積に対する前記第１の面積の比が５．０またはそれより大きい、
ＭＣＭ。
【請求項9】
請求項８に記載のＭＣＭであって、前記第１のダイ及び前記第３のダイが、第１のダイ取り付けパッド（ＤＡＰ）に取り付けられ、前記第２のダイが、前記第１のＤＡＰから導電的に絶縁される第２のＤＡＰに取り付けられる、ＭＣＭ。
【請求項10】
請求項８に記載のＭＣＭであって、前記第３のダイが、
半導体基板と、
前記半導体基板上の、第１の厚みを有するプレメタル誘電体（ＰＭＤ）層と、
前記ＰＭＤ層と接する下側金属プレートと、
前記下側金属プレート上の、第２の厚みを有するレベル間誘電体（ＩＬＤ）層であって、前記第２の厚みに対する前記第１の厚みの比が約１と約１．５５の間である、前記ＩＬＤ層と、
前記ＩＬＤ層に接する、前記第１の上側金属プレート及び前記第２の上側金属プレートと、
を含む、ＭＣＭ。
【請求項11】
請求項１０に記載のＭＣＭであって、前記下側金属プレートが、前記第２の上側金属プレートの下に位置する静電容量低減開口を含む、ＭＣＭ。
【請求項12】
請求項１０に記載のＭＣＭであって、前記下側金属プレート、前記第１の上側金属プレート、及び前記第２の上側金属プレートが、アルミニウムを含む、ＭＣＭ。
【請求項13】
集積回路チップを形成するプロセスであって、第１の厚みを有するプレメタル誘電体（ＰＭＤ）層を半導体基板上に形成することと、
前記ＰＭＤ層の上に下側金属プレートを形成することと、
第２の厚みを有するレベル間誘電体（ＩＬＤ）層を前記下側金属プレート上に形成することであって、前記第２の厚みに対する前記第１の厚みが約１．０と約１．５５の間である、前記ＩＬＤ層を形成することと、
前記ＩＬＤ層の上に第１の上側金属プレート及び第２の上側金属プレートを形成することと、
を含み、
前記第１の上側金属プレートが第１の面積を有し、前記第２の上側金属プレートが第２の面積を有し、前記第２の面積に対する前記第１の面積の比が５．０よりも大きい、プロセス。
【請求項14】
請求項１３に記載のプロセスであって、前記ＰＭＤ層を形成することが、前記半導体基板の上に第１の酸化物層を形成することと、
前記第１の酸化物層上に第１の窒素含有誘電体層を形成することと、
を含む、プロセス。
【請求項15】
請求項１４に記載のプロセスであって、前記ＩＬＤ層を形成することが、前記下側金属プレートの上に第２の酸化物層を形成することと、
前記第２の酸化物層上に第２の窒素含有誘電体層を形成することと、
を含む、プロセス。
【請求項16】
請求項１５に記載のプロセスであって、前記第２の窒素含有誘電体層を介して絶縁トレンチを形成することを含み、前記絶縁トレンチが、前記第１の上側金属プレート及び前記第２の上側金属プレートを囲む、プロセス。
【請求項17】
請求項１６に記載のプロセスであって、前記第１の上側金属プレートと、前記第２の上側金属プレートと、前記ＩＬＤ層の一部との上に誘電体オーバーコート層を形成することと、
前記誘電体オーバーコート層を介して第１のコンタクト開口及び第２のコンタクト開口を形成することと、
を含み、
前記第１のコンタクト開口が前記第１の上側金属プレートの上にあり、前記第２のコンタクト開口が前記第２の上側金属プレートの上にある、プロセス。
【請求項18】
請求項１７に記載のプロセスであって、前記誘電体オーバーコート層上にポリイミド層を形成することと、
前記ポリイミド層を介して第１のアクセス開口及び第２のアクセス開口を形成することと、
を含み、
前記第１のアクセス開口が前記第１のコンタクト開口の上にあり、前記第２のアクセス開口が前記第２のコンタクト開口の上にある、プロセス。
【請求項19】
請求項１３に記載のプロセスであって、前記下側金属プレートを形成することが、前記下側金属プレートを介して静電容量低減開口を形成すること含み、前記静電容量低減開口が、前記第２の上側金属プレートの下に位置する、プロセス。
【請求項20】
請求項１９に記載のプロセスであって、前記静電容量低減開口を形成することが、前記下側金属プレートの一部を前記下側金属プレートの残りの部分から絶縁する円形のトレンチを形成することを含む、プロセス。
【請求項21】
請求項１９に記載のプロセスであって、前記静電容量低減開口を形成することが、前記下側金属プレートを介して円形の開口を形成することを含む、プロセス。
【請求項22】
請求項１３に記載のプロセスであって、前記下側金属プレートを形成することが、サブトラクティブエッチングを用いて第１のアルミニウム層をパターン化することと、
前記第１の上側金属プレート及び前記第２の上側金属プレートを形成することが、サブトラクティブエッチングを用いて第２のアルミニウム層をパターン化することと、
を含む、プロセス。
【発明の詳細な説明】
【技術分野】
【0001】
説明される実装は、概して、半導体デバイスの分野に関し、より詳細には、独立型の高電圧ガルバニック絶縁コンデンサに関するが、これに限定されるわけではない。
【背景技術】
【0002】
従来のガルバニック絶縁コンデンサデバイスは、典型的に、シリコンウェハ上に構築される個別の集積回路に埋め込まれる構成要素として集積されていた。高められた絶縁能力を実現するために、これらのコンデンサは、典型的に、マルチチップモジュール（ＭＣＭ）内の二つのダイ間で直列に対になった等面積のものであり、一方のダイは、そのシリコン基板が低電位であり、別のダイは、そのシリコン基板が高電位であり、そのため、各コンデンサは、ＭＣＭ両端間の総電圧差の半分しか感知しない。以前は、独立型のガルバニック絶縁には、ポリイミド／金／ポリイミド／金／ポリイミド変圧器が用いられていた。これらのガルバニック絶縁変圧器デバイスは、面積が大きく、コストが高く、シリコンベースのコンデンサよりも絶縁動作電圧が低い。
【発明の概要】
【0003】
説明される実装は、埋め込みコンデンサを用いることと比較してコストを削減するために、マルチチップモジュールに集積され得る低コストの独立型のガルバニック絶縁コンデンサを提供する。直列コンデンサが共通基板上に設けられ、下側プレートが連結され、電気的に浮遊した状態になる。独立型のガルバニック絶縁コンデンサの製作は、誘電体／金属／誘電体／金属のみを含むシンプルなプロセスフローを用いて高電圧絶縁構成要素を生成する。
【0004】
独立型のガルバニック絶縁コンデンサを含むチップがＭＣＭに用いられ、独立型のガルバニック絶縁コンデンサが高電圧デバイスと共にダイ取り付けパッド（ＤＡＰ）上に配置される場合、ガルバニック絶縁直列コンデンサ対を形成する二つのコンデンサは非対称な面積を有するように製作される。一実装において、第２のコンデンサの面積に対する第１のコンデンサの面積の比は、約５と約１０の間である。底部コンデンサプレートと頂部コンデンサプレートとの間にある層間誘電体（ＩＬＤ）層に対する、基板と底部コンデンサプレートとの間にあるプレメタル誘電体（ＰＭＤ）層の厚みの比は、約１～約１．５５の間の値に最適化されて、高電圧コンデンサと低電圧コンデンサとの間の電界が均衡され得る。このような実装は、寸法、動作電圧、及びウェハコストの点でこのような独立型のガルバニック絶縁コンデンサの能力を改善することが期待されるが、特定の請求項に明示的に記載されない限り、特定の結果が、説明される発明の要件になることはない。
【0005】
一態様において、ガルバニック絶縁コンデンサデバイスの実装が説明される。ガルバニック絶縁コンデンサデバイスは、半導体基板の上に配置される第１の厚みを有するＰＭＤ層を含む。ＰＭＤ層の上に下側金属プレートが配置され、下側金属プレートの上にレベル間誘電体（ＩＬＤ）層が配置される。ＩＬＤ層は、第２の厚みを有し、第２の厚みに対する第１の厚みの比は約１～約１．５５の間とする。第１の面積を有する第１の上側金属プレート及び第２の面積を有する第２の上側金属プレートがＩＬＤ層の上に配置される。第２の面積に対する第１の面積の比は、約５よりも大きく、約１０よりも小さい。
【0006】
別の態様において、マルチチップモジュールの実装が説明される。マルチチップモジュールは、第１の電圧レベルで動作するように構成される第１の集積回路を有する第１のダイと、第２の電圧レベルで動作するように構成される第２の集積回路を有する第２のダイとを含み、第１の電圧レベルと第２の電圧レベルとの差は約５００Ｖよりも大きい。マルチチップモジュールはさらに、底部金属プレートを介して第２のコンデンサと直列に結合される第１のコンデンサを含む第３のダイを含む。第１のコンデンサは、第１の面積を有し、第１の集積回路に結合される第１の上側金属プレートを含む。第２のコンデンサは、第２の面積を有し、第２の集積回路に結合される第２の上側金属プレートを含む。第２の面積に対する第１の面積の比は、５．０又はそれより大きい。
【0007】
さらに別の態様において、集積回路を形成するプロセスの実装が説明される。このプロセスは、半導体基板の上に第１の厚みを有するＰＭＤ層を形成することと、ＰＭＤ層の上に下側金属プレートを形成することとを含む。下側金属プレートの上に第２の厚みを有するＩＬＤ層が形成される。第２の厚みに対する第１の厚みの比は、約１．０～約１．５５の間である。ＩＬＤ層の上に、第１の面積を有する第１の上側金属プレート及び第２の面積を有する第２の上側金属プレートが形成され、第２の面積に対する第１の面積の比は、５．０よりも大きい。
【図面の簡単な説明】
【0008】
本説明の実装は、同様の参照符号が同様の要素を示す添付図面の図において例として図示されるが、これに限定されるものではない。この説明における「或る」又は「一つの」実装に対する異なる参照は、必ずしも同じ実装に対する参照ではなく、そのような参照は少なくとも一つを意味し得る。また、特定の特徴、構造、又は特性が或る実装に関連して記載される場合、明示的に記載されるかどうかに関わらず、他の実装に関連してこのような特徴、構造、又は特性を達成することは当業者の知識の範囲内である。本明細書で用いられるように、「結合する」という用語は、無線接続を含み得る「通信可能に結合する」の場合のように限定されない限り、間接的又は直接的な電気接続を意味する。そのため、第１のデバイスが第２のデバイスに結合する場合、その接続は直接電気接続によるもの、又は、他のデバイス及び接続を介する間接電気接続によるものとし得る。添付の図面は、図面の部分間の関係が明示的に述べられている場合を除き、一定の縮尺で描かれているとは限らず、寸法の比較は図面から推測されるべきではない。
【0009】
本説明の一つ又は複数の例示の実装を図示するために、添付の図面が本明細書に組み込まれ、その一部を構成する。様々な利点及び特徴を、下記の詳細な説明を添付の特許請求の範囲と併せ読み、添付の図面を参照して説明する。
【0010】
【図1】或る例示の実装に係る独立型のガルバニック絶縁コンデンサデバイスを用い得るマルチチップモジュールを示す。
【0011】
【図1A】異なるコンデンサ面積比及びＰＭＤ／ＩＬＤ比を有する独立型のガルバニック絶縁コンデンサデバイスのＲＴＢ（ramp-to-breakdown）試験の結果を示すグラフを提供する。
【0012】
【図2A】或る実装に従った独立型の直列結合高電圧ガルバニック絶縁コンデンサを含むチップの或る要素の上面図を示す。
【0013】
【0014】
【図2C】或る実装に従った二セットのガルバニック絶縁コンデンサを含むチップを示す。
【0015】
【図3A】或る実装に従った独立型の高電圧ガルバニック絶縁コンデンサを含むＩＣチップの或る要素の上面図を示す。
【0016】
【0017】
【0018】
【図4A1】或る実装に従った、ＩＣチップを形成するプロセスのそれぞれの段階に対応するＩＣチップの上面図を示す。
【図4B1】或る実装に従った、ＩＣチップを形成するプロセスのそれぞれの段階に対応するＩＣチップの上面図を示す。
【図4C1】或る実装に従った、ＩＣチップを形成するプロセスのそれぞれの段階に対応するＩＣチップの上面図を示す。
【図4D1】或る実装に従った、ＩＣチップを形成するプロセスのそれぞれの段階に対応するＩＣチップの上面図を示す。
【図4E1】或る実装に従った、ＩＣチップを形成するプロセスのそれぞれの段階に対応するＩＣチップの上面図を示す。
【0019】
【図5】或る実装に従った、集積回路を形成するプロセスのフローチャートを示す。
【0020】
【0021】
【図6A】ベースライン絶縁コンデンサの断面を示す。
【0022】
【発明を実施するための形態】
【0023】
ここで、本発明の具体的な実装を添付の図を参照して詳細に説明する。本発明の実装の下記の詳細な説明において、本発明をより完全に理解するために、多くの具体的な細部が記載されている。しかし、本発明は、これらの具体的な細部なしに実施され得る。他の例において、説明が不必要に煩雑になることを避けるために、周知の特徴は詳細に説明してない。
【0024】
図６Ａは、（具体的に示さない）付加的な回路要素を含むＩＣチップに組み込み得るベースライン絶縁コンデンサ６００Ａの断面を示す。付加的な回路要素は、例えば、トランジスタ（例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタ、バイポーラ接合トランジスタ（ＢＪＴ）、高電圧トランジスタ、高周波トランジスタ、ｐチャネル及び／又はｎチャネル電界効果トランジスタ（ＰＦＥＴ／ＮＦＥＴ）など）、抵抗器、ダイオード、コンデンサ、インダクタ、並びに他の適切な要素を含み得る。付加的な回路要素が形成されると、一例において酸化シリコンを含み得る（具体的に示さない）ＰＭＤが、ＩＣチップ上に形成され、ＰＭＤ上に（やはり具体的に示さない）第１の金属化層が形成される。第１のＩＬＤ層６０２は、一例において酸化シリコンであり、第１の金属化層上に形成され、第２の金属化層が、第１のＩＬＤ層６０２上に形成される。ベースライン絶縁コンデンサ６００Ａにおいて、第２の金属化層は下側金属プレート６０４を含む。
【0025】
第２のＩＬＤ層６０６、第３のＩＬＤ層６０８、及び第４のＩＬＤ層６０９が各々、順次形成される。一実装において、第２のＩＬＤ層６０６、第３のＩＬＤ層６０８、及び第４のＩＬＤ層６０９の各々は、二酸化シリコンを含む。図に示す実装において、第４のＩＬＤ層６０９は、二酸化シリコン層６１０、酸窒化シリコン層６１２、及びの窒化シリコン層６１４を含む複数の層を有する。上側金属プレート６１６を含む第５の金属層が、第４のＩＬＤ層６０９上に形成される。図に示す実装において、下側金属プレート６０４と上側金属プレート６１６との間に配置されるコンデンサＩＬＤ６１１は、約９．７μｍである。
【0026】
絶縁トレンチ６１８が、窒化シリコン層６１４及び酸窒化シリコン層６１２を介して形成されている。絶縁トレンチ６１８は、上側金属プレート６１６を囲み、酸窒化シリコン層６１２及び窒化シリコン層６１４の界面を通る漏れ電流から保護する。ベースライン絶縁コンデンサ６００の最大動作電圧は、この横方向絶縁破壊故障モードを低減又は除去することによって改善される。保護オーバーコート６１９が、二酸化シリコン層６２０及び酸窒化シリコン層６２２を含み、保護オーバーコート６１９の上にポリイミド層６２４が形成される。
【0027】
一例において、保護オーバーコート６１９は、上側金属プレート６１６を含む第５の金属化層上に形成され、それに続いて、保護オーバーコート６１９がパターン化及びエッチングされて、コンタクト開口６２３が形成される。次いで、ポリイミド層６２４が、保護オーバーコート６１９の上に形成され、露光、現像、及び硬化によってコンタクト開口６２３の上に開口６２６がつくられて、上側金属プレート６１６の少なくとも幾つかの部分が露出される。
【0028】
図６Ｂは、ベースライン絶縁コンデンサ６００を用い得るマルチチップモジュール（ＭＣＭ）６００Ｂを示す。ＭＣＭ６００Ｂにおいて、第１のダイ６３０が第１の高電圧コンデンサ６３２を含み、第２のダイ６３４は、第２の高電圧コンデンサ６３６を含む。第１のダイ６３０は、第１のダイ取り付けパッド（ＤＡＰ）６３８上に取り付けられ、第１の電圧で動作する。第２のダイ６３４は、第２のＤＡＰ６４０上に取り付けられ、第２の電圧で動作する。第１の電圧と第２の電圧の電位差は、５００ボルトよりも大きくし得、例えば、１０００～１５００Ｖとし得る。一実装において、第１の高電圧コンデンサ６３２は、１０００Ｖの動作電圧で動作する（具体的に示さない）回路に結合される下側金属プレートを有し、第２の高電圧コンデンサ６３６は、約５Ｖの動作電圧で動作する（具体的に示さない）回路に結合される下側金属プレートを有する。第１の高電圧コンデンサ６３２及び第２の高電圧コンデンサ６３６は、ダイ間接続６４２を介して直列に接続され、ダイ間接続６４２は、第１の高電圧コンデンサ６３２の上側金属プレートを、第２の高電圧コンデンサ６３６の上側金属プレートに接合して、二つのダイ間で行われる通信を可能にする。
【0029】
図１は、第１のダイ１０２、第２のダイ１０４、及び第３のダイ１０６を含むマルチチップモジュール（ＭＣＭ）１００を示す。第１のダイ１０２は、ＭＣＭ１００において送信機によって表される第１の集積回路１０８を含む。第１の集積回路１０８は、例えば５００Ｖよりも高い高電圧である第１の電圧レベルで動作する。第２のダイ１０４は、ＭＣＭ１００において受信機によって表される第２の集積回路１１０を含む。第２の集積回路１１０は、例えば、約５Ｖまたはそれより低い低電圧である第２の電圧レベルで動作する。第３のダイ１０６は、独立型のガルバニック絶縁コンデンサデバイスであり、下側金属プレート１１２を共有する第１のコンデンサＣ１及び第２のコンデンサＣ２を含む。第１のコンデンサＣ１は、第１の上側金属プレート１１４を有し、第２のコンデンサＣ２は、第２の上側金属プレート１１６を有する。第１のダイ１０２は、第１のダイ間コネクタ１１８を介して第１の上側金属プレート１１４に結合され、第２のダイ１０４は、第２のダイ間コネクタ１２０を介して第２の上側金属プレート１１６に結合される。ＭＣＭ１００において、第１のダイ１０２及び第３のダイ１０６は、第１のダイ取り付けパッド（ＤＡＰ）１２２に取り付けられ、第２のダイ１０４は、第２のＤＡＰ１２４に取り付けられる。
【0030】
２０２０年５月２８日に公開された米国特許出願公開番号２０２０／０１６８５３４－Ａ１（以下、‘５３４出願）は、本願と同じ出願人による出願であり、参照により本明細書に組み込まれており、ＭＣＭにおいて用いられ得る独立型のガルバニック絶縁コンデンサデバイスを開示する。‘５３４出願は、ＭＣＭ１００において示される実装において、高電圧の第１のＤＡＰ１２２との容量性結合により、下側金属プレート１１２が、第１のＤＡＰ１２２と第２のＤＡＰ１２４の間の中間点電圧に対して浮遊しないことを開示している。また、第１のコンデンサＣ１及び第２のコンデンサＣ２が対称的な領域を有して構築される場合、容量性結合により、第１のコンデンサＣ１と第２のコンデンサＣ２との間に非対称の電界が生じる。この場合、最も高い電界を担う第１のコンデンサＣ１は、早期絶縁破壊故障のリスクが高くなる。したがって、幾つかの例において、第１のコンデンサＣ１及び第２のンデンサＣ２などの独立型のガルバニック絶縁コンデンサは、対称的な静電容量を実現するために非対称な面積を有する必要がある。非対称な面積が必要になり得るので、最適な領域比の更なる検討を行った。
【0031】
図１Ａは、第１のコンデンサＣ１と第２のコンデンサＣ２との間の幾つかの異なるコンデンサ面積比、例えば、１、３．６、６．５、及び９．３などの比を有する独立型のガルバニック絶縁コンデンサデバイスの異なる実装のＲＴＢ（ramp-to-breakdown：絶縁破壊まで電圧を上昇）試験の結果を示すグラフを提供する。また、コンデンサの下側金属プレート１１２が第３のダイ１０６において電気的に浮遊しているので、下側金属プレート１１２と（具体的に示さない）基板との間の絶縁破壊が、高電圧性能を制限し得る。したがって、プレメタル誘電体の３つの異なる厚みが、０．９１、１．４５、及び１．５５のＰＭＤ／ＩＬＤ比で試験を行い、コンデンサ比とＰＭＤ／ＩＬＤ厚み比の最適な組み合わせが決定された。実験データは、ＰＭＤ／ＩＬＤ厚み比及びコンデンサ面積比を共に最適化することによって、絶縁破壊強度の増大が実現され得ることを示している。ＩＬＤ厚みがＰＭＤ厚みより大きい場合、底部プレートと基板との間の早期絶縁破壊故障モードが支配的になるので、強力な絶縁能力が得られない。非対称コンデンサ面積比を調整することに加え、デバイスの絶縁能力を高めるためにＰＭＤの厚みをＩＬＤの厚みよりも大きくすることが有利となり得る。これらの結果に基づいて、ＰＭＤ／ＩＬＤ比が１よりも大きく、コンデンサ面積比が５よりも大きいと、最大絶縁能力が得られる。一実施例において、最適な組み合わせは、コンデンサ面積比６．５及びＰＭＤ／ＩＬＤ比１．５５からなるものであった。ＰＭＤ及びＩＬＤの総厚みは、製造上の問題によって制限される。誘電体の厚い層は、典型的な製造環境においてデバイスを容易に処理し得ない程度まで、基板にかかる応力を増大させる。また、誘電体の厚みが増加するにつれて、誘電体はますますひび割れを起こしやすくなる。したがって、過剰なウェハの反り及び誘電体のひび割れが生じると、誘電体の総厚みが制限され、そのため、典型的な製造環境において実現され得るＰＭＤ／ＩＬＤ比が制限される。
【0032】
対称コンデンサを用いて形成される第１の独立型のガルバニック絶縁コンデンサデバイスと、非対称コンデンサを用いて形成される第２の独立型のガルバニック絶縁コンデンサデバイスとを対比した、電界モデル化の一例を下記の表１に示す。表１は、非対称コンデンサ面積が補正する電界不均衡を示す。
【0033】
対称コンデンサを用いる第１の独立型のガルバニック絶縁コンデンサデバイスにおいて、下側金属プレートの下のＰＭＤ厚みは１０μｍであり、上側金属プレートと下側金属プレートとの間のＩＬＤ厚みは１０．９μｍである。第２のコンデンサＣ２の平均電界は、５ｋＶｒｍｓ、９３．７Ｖｒｍｓ／μｍでモデル化され、一方、第１のコンデンサＣ１の平均電界は、５ｋＶｒｍｓ、３７２Ｖｒｍｓ／μｍでモデル化されたものである。この大きな電界差により、Ｃ１の平均電界とＣ２の平均電界との比は３．８１になり、これは許容できないほど高い。これは、それにより独立型のガルバニック絶縁体の高電圧能力が制限されるからである。
【0034】
対照的に、非対称コンデンサを用いる第２の独立型のガルバニック絶縁コンデンサデバイスにおいて、第２のコンデンサＣ２に対する第１のコンデンサＣ１の面積比は９．１であり、下側金属プレートの下のＰＭＤ厚みが１５μｍである一方、上側金属プレートと下側金属プレートとの間のＩＬＤ厚みは１０．９ｐｍのままであった。この実装において、第２のコンデンサＣ２の平均電界は、５ｋＶｒｍｓ、２２６Ｖｒｍｓ／μｍにおけるものであり、第１のコンデンサＣ１の平均電界は、５ｋＶｒｍｓ、２４４Ｖｒｍｓ／μｍにおけるものであった。この非対称実装に対するＣ１平均電界とＣ２平均電界との間の比は、はるかに一層バランスが取れた状態である１．０８であった。
【0035】
図２Ａは、独立型のガルバニック絶縁デバイス２００Ａの或る実装におけるコンデンサを形成する金属プレートを図示する上面図を示し、図２Ｂは、図２Ａにおいて示した独立型のガルバニック絶縁コンデンサデバイスの一部を介する断面２００Ｂを示す。図２Ａと図２Ｂとの間で同様の番号付けが維持され、図２Ａ及び図２Ｂは一緒に説明される。独立型のガルバニック絶縁コンデンサデバイス２００は、厚いＰＭＤ層２０８（その一部のみが図２Ｂに示される）と接して形成される下側金属プレート２０２を含む。下側金属プレート２０２は、第１の上側金属プレート２０４Ａと下側金属プレート２０２との間に形成される第１のコンデンサと、第２の上側金属プレート２０４Ｂと下側金属プレート２０２の間に形成される第２のコンデンサとの双方に共有される。一実装において、第１の上側金属プレート２０４Ａ、第２の上側金属プレート２０４Ｂ、及び下側金属プレート２０２は、アルミニウムから形成されており、第１のコンデンサと第２のコンデンサの面積比は、５．０またはそれより大きく、例えば６．５である。
【0036】
下側金属プレート２０２上に厚いＩＬＤ層２１０が形成され、第１の上側金属プレート２０４Ａ及び第２の上側金属プレート２０４Ｂは、ＩＬＤ層２１０に接して形成される。ＰＭＤ層２０８及びＩＬＤ層２１０はいずれも多層誘電体から形成され得、その正確な組成は、この説明には関係しない。一実装において、ＰＭＤ層２０８及びＩＬＤ層２１０はいずれも、誘電体材料の複数の層から形成され、誘電体材料の複数の層は、二酸化シリコン、酸窒化シリコン、及び／又は窒化シリコンを含み得る。断面２００Ｂで示される実装において、ＩＬＤ層２１０は、二酸化シリコンの一つ又は複数の厚い層２１１を含み、その上に酸窒化シリコン層２１２（例えば、１００ｎｍ～７００ｎｍ）及び窒化シリコン層２１４（例えば、３００ｎｍ～１０００ｎｍ）が、第１の上側金属プレート２０４Ａ及び第２の上側金属プレート２０４Ｂの形成前に形成されている。第１の金属プレート２０４Ａ及び第２の金属プレート２０４Ｂの形成後、絶縁トレンチ２１６が、第１の上側金属プレート２０４Ａ及び第２の上側金属プレート２０４Ｂの周りに形成される。絶縁トレンチ２１６は、窒化シリコン層２１４及び酸窒化シリコン層２１２を介して延在するが、任意選択として、窒化シリコン層２１４を介し、酸窒化シリコン層２１２を部分的にのみ介して延在し得る。
【0037】
第１の保護オーバーコート層２１８が、第１の上側金属プレート２０４Ａと、第２の上側金属プレート２０４Ｂと、ＩＬＤ層２１０の露出部分との上に形成される。第１の保護オーバーコート層２１８上に第２の保護オーバーコート層２２０が形成される。一実装において、第１の保護オーバーコート層２１８は、二酸化シリコンであり、第２の保護オーバーコート層２２０は、酸窒化シリコンである。、第１の金属プレート２０４Ａ及び第２の金属プレート２０４Ｂの一部を露出するように第１のコンタクト開口２０６Ａ及び第２のコンタクト開口２０６Ｂが同時に形成されて、コンタクトを提供する。図２Ａに、第１のコンタクト開口２０６Ａ及び第２のコンタクト開口２０６Ｂを示す。コンタクト開口の最小寸法が、より小さな第２の上側金属プレート２０４Ｂの寸法の下限になる。最終的に、ポリイミド層２２２が、第２の保護オーバーコート層２２０上に形成される。（具体的に示さない）第１のアクセス開口及び第２のアクセス開口２０７Ｂが、第１のコンタクト開口２０６Ａ及び第２のコンタクト開口２０６Ｂを露出するようにポリイミド層２２２に形成される。
【0038】
図２Ｃは、第１のガルバニック絶縁デバイス２０１Ａ及び第２のガルバニック絶縁デバイス２０１Ｂを含む単一のダイ２００Ｃを示し、ダイ上の窒化シリコン／酸窒化シリコン層を介する、例えば絶縁トレンチ２１６などの、絶縁トレンチの配置を主に示す。第１のガルバニック絶縁デバイス２０１Ａは下側金属プレート２０２Ａを含み、下側金属プレート２０２Ａは、（具体的に示さない）ＩＬＤ層によって第１の上側金属プレート２０４Ａ１及び第２の上側金属プレート２０４Ａ２から離される。第１のコンタクト開口２０６Ａ１が、第１の上側金属プレート２０４Ａ１の一部を露出させ、第２のコンタクト開口２０６Ａ２が、第２の上側金属プレート２０４Ａ２の一部を露出させる。同様に、第２のガルバニック絶縁デバイス２０１Ｂは、下側金属プレート２０２Ｂを含み、下側金属プレート２０２Ｂは、（具体的に示さない）ＩＬＤ層によって第１の上側金属プレート２０４Ｂ１及び第２の上側金属プレート２０４Ｂ２から離される。第１のコンタクト開口２０６Ｂ１が、第１の上側金属プレート２０４Ｂ１の一部を露出させ、第２のコンタクト開口２０６Ｂ２が、第２の上側金属プレート２０４Ｂ２の一部を露出させる。ダイ上の（具体的に示さない）窒化シリコン／酸窒化シリコン層を介して形成される絶縁トレンチ２１６は、第１のガルバニック絶縁デバイス２０１Ａ及び第２のガルバニック絶縁デバイス２０１Ｂの各々の周り、並びに、第１の上側金属プレート２０４Ａ１と第２の上側金属プレート２０４Ａ２との間、及び第１の上側金属プレート２０４Ｂ１と第２の上側金属プレート２０４Ｂ２との間を延在する。一実施例において、（具体的に示さない）付加的な独立型のガルバニック絶縁デバイスがダイ２００Ｃ上に形成される。
【0039】
図３Ａはガルバニック絶縁デバイス３００を示し、ガルバニック絶縁デバイス３００は、ガルバニック絶縁デバイス２００Ａよりも占有する面積が小さいが、同じ面積比を提供する。ガルバニック絶縁デバイス３００は、下側金属プレート３０２と、第１の上側金属プレート３０４Ａと、第２の上側金属プレート３０４Ｂと、第１のコンタクト開口３０６Ａと、第２のコンタクト開口３０６Ｂとを含む。前述したように、コンタクト開口の寸法は、ガルバニック絶縁デバイスの寸法を制限する一つの要因である。この実装において、コンタクト開口３０６Ｂの寸法、したがって第２の上側金属プレート３０４Ｂの寸法をさらに小さくすることはできなかった。したがって、出願人は、第２のコンデンサの有効寸法を縮小するために、下側金属プレート３０２における静電容量低減開口を用いることに頼った。
【0040】
幾つかの実施例において、デバイスの総ダイ面積と、直列コンデンサの総静電容量とを共に低減することが必要である。そのため、コンデンサ間の必要な面積比（＞５）も維持しながら、上側及び下側金属プレートの面積が低減され得る。図３Ｂにおいて、第２の上側金属プレート３０４Ｂによって表される第２のコンデンサの面積が、上側金属プレート３０７及び下側金属プレート３０９の２つの可能な実装として示されている。上側金属プレート３０７の最小面積は、コンタクト開口３０６Ｂの寸法によって制限され、コンタクト開口３０６Ｂの寸法は、ワイヤボンド製造要件によって決定される。左側に示す下側金属プレート３０９の第１の実装において、静電容量低減開口は、領域３０９Ｂを下側金属プレート３０２の残りの部分から絶縁するように下側金属プレートを介してエッチングされたトレンチ３０９Ａである。領域３０９Ｂはもはや下側プレート３０２に接続されておらず、下側金属プレート３０９及び上側金属プレート３０７によって形成されるコンデンサの総面積が効果的に減少する。上側金属プレート３０７の部分３０７Ａは、下側プレート３０９と合致しないので、静電容量を付加しない。そのため、コンデンサの有効寸法は、上側有効領域３０７Ｂ及び下側有効領域３０９Ｃによって示される。静電容量低減開口が、下側有効領域３０９Ｃのみを残して領域内のすべての金属を除去する下側金属プレート３０２を介する円形の開口３０９Ｄである場合、同様の結果を得ることができる。小さい方のコンデンサの有効面積を低減することによって、所望の面積比を維持しながら、大きい方のコンデンサの面積も低減することができる。
【0041】
図４Ａ～図４Ｅは、プロセスの様々な段階におけるガルバニック絶縁コンデンサデバイス４００の断面を示し、図４Ａ１～図４Ｅ１は、ガルバニック絶縁コンデンサデバイス４００の対応する上面図を示す。いずれの場合も、ＸがＡ、Ｂ、Ｃ、Ｄ、Ｅのいずれかに等しい図４Ｘ１は、対応する図４Ｘの断面を切り取る切断線を示す平面図である。
【0042】
図４Ａにおいて、ガルバニック絶縁コンデンサデバイス４００Ａは、半導体基板４０２上に形成された、第１の厚みＴ１を有するＰＭＤ層４０４を含む。一実装において、半導体基板４０２はシリコンであるが、他の基板も利用し得る。一実装において、ＰＭＤ層４０４は、基板４０２上に形成される第１の酸化物層４０６と、第１の酸化物層４０６上に形成される第１の窒素含有誘電体層４０９とを含む。一実装において、第１の酸化物層４０６は、厚い二酸化シリコン層であり、第１の窒素含有誘電体層４０９は、第１の酸化物層４０６上の第１の酸窒化シリコン層４０８と、第１の酸窒化シリコン層４０８上の第１の窒化シリコン層４１０とを含む。第１の金属層４１２が、ＰＭＤ層４０４と接して形成されており、下側金属プレート４１２Ａを提供する。静電容量低減開口４１４が、より小さい第２のコンデンサの位置に形成されている。この実装において、静電容量低減開口４１４は、下側金属プレート４１２Ａから領域４１２Ｂを絶縁するトレンチである。図３Ｂに示したように、静電容量低減開口４１４は、領域４１２Ｂとして現在示されている領域内のすべての金属が除去された円形又は他の形状を有する開口としてもよい。図４Ａ１において、静電容量低減開口４１４は、下側金属プレート４１２Ａ内の円形のトレンチ４１４である。
【0043】
ガルバニック絶縁コンデンサデバイス４００Ｂにおいて、下側金属プレート４１２上にＩＬＤ層４１６が形成されており、ＩＬＤ層４１６は、第２の厚みＴ２を有する。一実装において、第２の厚みＴ２に対する第１の厚みＴ１の比は、約１～約１．５５の間である。一実装において、ＩＬＤ層４１６は、下側金属プレート４１２上に形成される第２の酸化物層４１８と、第２の酸化物層４１８上に形成される第２の窒素含有誘電体層４２１とを含む。一実装において、第２の酸化物層４１８は、厚い二酸化シリコン層であり、第２の窒素含有誘電体層は、第２の酸化物層４１８上の第２の酸窒化シリコン層４２０及び第２の酸窒化シリコン層４２０上の第２の窒化シリコン層４２２である。図４Ｂ１において、目に見える唯一の特徴はＩＬＤ層４１６の表面であり、静電容量低減開口４１４は点線で示されている。図４Ｂは、静電容量低減開口４１４の上で平坦化されたＩＬＤ層４１６を示すが、幾つかの実施例において、ＩＬＤ層４１６は平坦化されず、静電容量低減開口４１４の上の誘電体スタックに何らかの形状的特徴（topography）が存在し得る。ＩＬＤ層４１６の厚みが増加するにつれて、この形状的特徴は減少する。
【0044】
図４Ｃは、第２の金属層４２４がパターン化されて、ＩＬＤ層４１６と接する第１の上側金属プレート４２４Ａ及び第２の上側金属プレート４２４Ｂを形成した後の、ガルバニック絶縁コンデンサデバイス４００Ｃを示す。図示する実装において、下側金属プレート４１２Ａを形成するために用いられる第１の金属層４１２と、第１の上側金属プレート４２４Ａ及び第２の上側金属プレート４２４Ｂを形成するために用いられる第２の金属層４２４とが、サブトラクティブエッチングを用いてアルミニウムから形成される。他の実装において、金属層４１２、４２４は、ダマシンプロセスを用いて銅から形成され得る。第１の上側金属プレート４２４Ａ及び第２の上側金属プレート４２４Ｂの形成後、第２の窒素含有誘電体層４２１を介して絶縁トレンチ４２５が形成されている。絶縁トレンチ４２５は、第１の上側金属プレート４２４Ａ及び第２の上側金属プレート４２４Ｂの各々を囲む。図４Ｃ１は、ＩＬＤ層４１６と接する第１の上側金属プレート４２４Ａ及び第２の上側金属プレート４２４Ｂを示し、静電容量低減開口４１４はここでも点線で示す。静電容量低減トレンチ４１４の上でＩＬＤ層４１６が平坦化されない場合、上側金属プレート４２４Ｂは何らかの形状的特徴を有し得る。
【0045】
図４Ｄは、保護オーバーコート層４２６の形成後のガルバニック絶縁コンデンサデバイス４００Ｄを示し、保護オーバーコート層４２６は、一実装において、二酸化シリコン層４２８及び酸窒化シリコン層４３０を含む。第１のコンタクト開口４３２Ａ及び第２のコンタクト開口４３２Ｂが、第１の上側金属プレート４２４Ａ及び第２の上側金属プレート４２４Ｂに接するように形成されている。図４Ｄ１は、保護オーバーコート層４２６、並びに第１の上側金属プレート４２４Ａ及び第２の上側金属プレート４２４Ｂをそれぞれ露出させる、第１のコンタクト開口４３２Ａ及び第２のコンタクト開口４３２Ｂを示す。保護オーバーコート層４２６は、デバイス上の形状的特徴の上で平坦化されているように示すが、幾つかの実施例において、層４２６は平坦化されない。
【0046】
図４Ｅは、保護オーバーコート層４２６上のポリイミド層４３４の形成後のガルバニック絶縁コンデンサデバイス４００Ｅを示す。コンデンサに接するために用いられるコンタクト開口４３２を露出させるように、アクセス開口４３６が形成されている。図４Ｅ１において、第１の上側金属プレート４２４Ａ及び第２の上側金属プレート４２４Ｂは各々、ポリイミド層４３４を介してコンタクト開口４３２及びアクセス開口４３６によって露出される。
【0047】
図５は、本願の一実装に従った集積回路チップを形成するプロセス５００、具体的には、ガルバニック絶縁コンデンサデバイスを形成する集積回路チップを形成するプロセス、を示すフローチャートを提供する。プロセス５００は、半導体基板上にＰＭＤ層を形成すること（５０５）から開始される。ＰＭＤ層は第１の厚みを有する。下側金属プレートがＰＭＤ層の上に形成される（５１０）。次いで、ＩＬＤ層が下側金属プレート上に形成される（５１５）。ＩＬＤ層は第２の厚みを有し、第２の厚みに対する第１の厚みの比は約１．０～約１．５５の間とする。次いで、第１の上側金属プレート及び第２の上側金属プレートが、ＩＬＤ層の上に形成される（５２０）。第１の上側金属プレートは第１の面積を有し、第２の上側金属プレートは第２の面積を有し、第２の面積に対する第１の面積の比は、約５．０よりも大きい。一実装において、第２の面積に対する第１の面積の比は、約１０未満である。一実装において、第２の面積に対する第１の面積の比は、約６．５である。
【0048】
図５Ａ～図５Ｉは各々、プロセス５００の要素の更なる詳細、又はプロセス５００のための付加的な要素のいずれかを提供する。図５Ａにおいて、ＰＭＤ層を形成するプロセスは、第１の酸化物層が半導体基板の上に形成され（５２５）、第１の窒素含有誘電体層が第１の酸化物層上に形成される（５３０）一実装のためにさらに定義される。一実装において、第１の窒素含有誘電体層は、第１の酸窒化シリコン層及び第１の窒化シリコン層を含み得る。図５Ｂにおいて、ＩＬＤ層を形成するプロセスは、第２の酸化物層が下側金属プレートの上に形成され（５３５）、第２の窒素含有誘電体層が第２の酸化物層上に形成される（５４０）一実装のためにさらに定義される。ここで、第２の窒素含有誘電体層は、第２の酸窒化シリコン層及び第２の窒化シリコン層を含む。
【0049】
プロセス５００が行われた後、図５Ｃは、第２の窒素含有誘電体層を介して絶縁トレンチを形成する付加的な要素５４５を提供し、絶縁トレンチは、第１の上側金属プレート及び第２の上側金属プレートを囲む。図５Ｄは、第１の上側金属プレートと、第２の上側金属プレートと、ＩＬＤ層の一部との上に誘電体オーバーコート層を形成し（５５０）、誘電体オーバーコート層を介して第１のコンタクト開口及び第２のコンタクト開口を形成する（５５５）、更なる付加的な要素を提供する。第１のコンタクト開口は、第１の上側金属プレートの上にあり、第２のコンタクト開口は、第２の上側金属プレートの上にある。一実装において、保護オーバーコート層は、二酸化シリコン層及び酸窒化シリコン層を含む。誘電体オーバーコート層上にポリイミド層を形成し（５６０）、ポリイミド層を介して第１のアクセス開口及び第２のアクセス開口を形成する（５６５）、更なる付加的な要素が図５Ｅに示されている。第１のアクセス開口は第１のコンタクト開口の上にあり、第２のアクセス開口は第２のコンタクト開口の上にある。
【0050】
図５Ｆにおいて、一実装における下側金属プレートを形成すること（５１０）の一部として、静電容量低減開口が下側金属プレートを介して形成され（５７０）、静電容量低減開口は第２の上側金属プレートの下に配置される。図５Ｇに示す一実装において、静電容量低減開口を形成する要素（５７０）は、下側金属プレートの一部を下側金属プレートの残りの部分から絶縁する円形のトレンチを形成すること（５７５）を含む。図５Ｈに示す一実装において、静電容量低減開口を形成する要素（５７０）は、下側金属プレートを介して円形の開口を形成する（５８０）ことを含む。
【0051】
図４Ａ～図４Ｅに関して前に説明し、図５Ｉに示す実装において、下側金属プレートを形成する要素（５１０）は、サブトラクティブエッチングを用いて第１のアルミニウム層をパターン化すること（５８５）を含み、第１の上側金属プレート及び第２の上側金属プレートを形成する要素（５２０）は、サブトラクティブエッチングを用いて第２のアルミニウム層をパターン化すること（５９０）を含む。具体的に示さない他の実装において、下側金属プレートを形成することは、ダマシン処理を用いて第１の銅層を形成することを含み、第１の上側金属プレート及び第２の上側金属プレートを形成することは、ダマシン処理を用いて第２の銅層を形成することを含む。
【0052】
出願人は、独立型のガルバニック絶縁コンデンサデバイス、独立型のガルバニック絶縁コンデンサデバイスを含むマルチチップモジュール、及び独立型のガルバニック絶縁コンデンサデバイスを含む集積回路を製作するプロセスを説明した。説明した実装において、第１のコンデンサは、第２のコンデンサの面積の約５倍～約１０倍の間の面積を有する。独立型のガルバニック絶縁コンデンサデバイスのためのＰＭＤ層の厚みは、ＩＬＤ層の厚みの約１倍～約１．５５倍の間である。総ダイ面積及び総静電容量の両方を減少させるための幾つかの実施例において、第２の上側金属プレートの下の下側金属プレートを介して静電容量低減開口をエッチングすることによって、第２のコンデンサの実効寸法が削減され得る。
【0053】
説明された独立型のガルバニック絶縁コンデンサデバイスの利点には、次の利点の一つ又は複数が含まれ得る。
・製作プロセスが、低コストで、シンプルであり、パターンレベルが、金属‐１、金属‐２、絶縁トレンチ、保護オーバーコート層を介するコンタクト開口、及びポリイミド層を介するアクセス開口のための五つのみである。
・シンプルなレイアウト変更によるダイ寸法及び総直列容量を調節することが可能である。
・金属‐１の層は、金属‐２の上側プレートに容量性結合するためだけに用いられ、そのため深いビアは不要である。
・多くの異なる機能を有するデバイスに対する絶縁を提供するようにＭＣＭ内に集積され得る。
・製作プロセスが、低コストで、シンプルであり、パターンレベルが、金属‐１、金属‐２、絶縁トレンチ、保護オーバーコート層を介するコンタクト開口、及びポリイミド層を介するアクセス開口のための五つのみである。
・シンプルなレイアウト変更によるダイ寸法及び総直列容量を調節することが可能である。
・金属‐１の層は、金属‐２の上側プレートに容量性結合するためだけに用いられ、そのため深いビアは不要である。
・多くの異なる機能を有するデバイスに対する絶縁を提供するようにＭＣＭ内に集積され得る。
【0054】
様々な実装を示し、詳細に説明してきたが、特許請求の範囲は、いかなる特定の実装又は例にも限定されない。上述の発明を実施するための形態はいずれも、任意の特定の構成要素、要素、工程、動作、又は機能が、特許請求の範囲に含まれなければならないほど必須であることは示唆しない。単数形の要素についての言及は、明示的に記述されていない限り、「一つのみ」を意味せず、「一つ又は複数」を意味する。当業者には既知である、上述の実装の要素に構造的及び機能的に等価なものは全て、参照により本明細書に明示的に組み込まれ、特許請求の範囲に包含される。したがって、当業者であれば、本明細書に記載される例示の実装が、以下に添付される特許請求の範囲の趣旨及び範囲内で様々な改変及び変更を伴って実施され得ることが理解されよう。
【図1】
【図1A】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4A】
【図4A1】
【図4B】
【図4B1】
【図4C】
【図4C1】
【図4D】
【図4D1】
【図4E】
【図4E1】
【図5】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図5H】
【図5I】
【図6A】
【図6B】
【国際調査報告】