特表2023-539059アナログブロックの電磁干渉（ＥＭＩ）を低減するための方法および回路
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-09-13
(54)【発明の名称】アナログブロックの電磁干渉（ＥＭＩ）を低減するための方法および回路
(51)【国際特許分類】
H03K 5/1252 20060101AFI20230906BHJP
H03K 7/06 20060101ALI20230906BHJP
G06F 1/08 20060101ALI20230906BHJP
【ＦＩ】
H03K5/1252
H03K7/06 B
H03K7/06 D
G06F1/08
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023509809
(86)(22)【出願日】2021-08-12
(85)【翻訳文提出日】2023-04-10
(86)【国際出願番号】 US2021045692
(87)【国際公開番号】W WO2022036061
(87)【国際公開日】2022-02-17
(31)【優先権主張番号】63/064,634
(32)【優先日】2020-08-12
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/161,763
(32)【優先日】2021-01-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ブルートゥース
(71)【出願人】
【識別番号】522029730
【氏名又は名称】インフィニオン テクノロジーズ エルエルシー
【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＬＬＣ
【住所又は居所原語表記】１９８ Ｃｈａｍｐｉｏｎ Ｃｏｕｒｔ， Ｓａｎ Ｊｏｓｅ， ＣＡ ９５１３４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】オレグ ダダシェフ
(72)【発明者】
【氏名】ヨーラム ベッツァー
【テーマコード（参考）】
5J039
【Ｆターム（参考）】
5J039KK00
5J039KK01
5J039KK11
5J039MM08
5J039NN06
(57)【要約】
本開示の実施形態は、アナログブロックによって生成されるＥＭＩ効果を低減するシステムおよび方法を提供する。このようなアナログブロックにおいて使用される発振器のクロック信号周波数を時間が経つにつれて変化させることにより、ＥＭＩエネルギを広いスペクトル領域にわたって分散させ、主な周波数においてのピークエネルギを減少させることができる。このことを実施するためには、発振器の周波数を、アナログメカニズムを使用して直接変化させる。当該メカニズムは、発振器のコンデンサを充電／放電する電流を増加／減少させるための同期的な方法に基づいていてもよい。周波数の変化は、追加の充電／放電電流のアナログ制御によって実施されてもよい。
【特許請求の範囲】
【請求項1】
システムであって、前記システムは、クロック信号を生成するように構成された発振器と、
前記発振器に動作結合された周波数変調器と、
を含み、
前記周波数変調器は、
第１の周波数を有する変調器クロック信号に基づいた前記発振器のノードの充電段階中および放電段階中に、ならびに、前記変調器クロック信号が前記クロック信号の周波数を上げるために前記クロック信号と同位相であるときに、充電電流および放電電流を前記発振器の前記ノードに交互に提供するように構成されており、
前記変調器クロック信号に基づいた前記ノードの充電段階中および放電段階中に、ならびに、前記変調器クロック信号が前記クロック信号の前記周波数を下げるために前記クロック信号と同位相ではないときに、前記充電電流および前記放電電流を前記発振器の前記ノードに交互に提供することにより、前記変調器クロック信号に基づいて公称周波数の周りで前記クロック信号の前記周波数を変化させるように構成されている、
システム。
【請求項2】
前記周波数変調器はさらに、前記第１の周波数よりも低い第２の周波数で前記周波数変調器の基準ノードを交互に充電および放電することによって、第１のトランジスタで前記充電電流を生成し、第２のトランジスタで前記放電電流を生成するように構成されており、
前記周波数変調器は、前記基準ノードを交互に充電および放電するように構成されたスイッチング回路を備える、
請求項１に記載のシステム。
【請求項3】
前記周波数変調器はさらに、前記発振器から前記クロック信号を受信し、
前記クロック信号に基づいて、分周器を利用して、前記第２の周波数を有しかつ前記スイッチング回路の動作を制御するための第１のクロック信号と、第２のクロック信号と、を生成し、
排他的論理和（ＸＯＲ）装置を利用して、前記第２のクロック信号および前記クロック信号に基づいて前記変調器クロック信号を生成する、
ように構成され、
前記第２のクロック信号は、前記第１のクロック信号よりも低い周波数を有し、
前記変調器クロック信号は、前記第２のクロック信号に基づいて前記クロック信号と交互に同位相および不一致の位相になる、
請求項２に記載のシステム。
【請求項4】
前記周波数変調器は、前記変調器クロック信号に基づいて、前記第１のトランジスタから前記発振器の前記ノードに前記充電電流を提供するように構成されている第１のスイッチングトランジスタと、
前記変調器クロック信号に基づいて、前記第２のトランジスタから前記発振器の前記ノードに前記放電電流を提供するように構成されている第２のスイッチングトランジスタと、
を含む、
請求項２に記載のシステム。
【請求項5】
前記周波数変調器は、前記スイッチング回路およびスイッチトキャパシタを利用して前記基準ノードを交互に充電および放電する、請求項２に記載のシステム。
【請求項6】
前記周波数変調器は、前記スイッチング回路とスイッチトキャパシタの等価抵抗とを利用して前記基準ノードを交互に充電および放電する、請求項２に記載のシステム。
【請求項7】
前記第２のクロック信号の前記周波数は、前記第１のクロック信号の前記周波数の半分である、請求項３に記載のシステム。
【請求項8】
装置であって、前記装置は、基準ノードと、
時間と共に変化する充電電流および放電電流を生成するために前記基準ノードを交互に充電および放電するように構成されているスイッチング回路と、
駆動回路と、
を含み、
前記駆動回路は、
第１の周波数を有する変調器クロック信号に基づいた発振器のノードの充電段階中および放電段階中に、ならびに、前記変調器クロック信号がクロック信号の周波数を上げるために前記発振器により生成される前記クロック信号と同位相であるときに、前記充電電流および前記放電電流を前記発振器の前記ノードに交互に提供するように構成されており、
前記変調器クロック信号に基づいた前記ノードの充電段階中および放電段階中に、ならびに、前記変調器クロック信号が前記クロック信号の前記周波数を下げるために前記クロック信号と同位相ではないときに、前記充電電流および前記放電電流を前記発振器の前記ノードに交互に提供することにより、前記変調器クロック信号に基づいて公称周波数の周りで前記クロック信号の前記周波数を変化させるように構成されている、
装置。
【請求項9】
前記駆動回路は、第１のトランジスタおよび第２のトランジスタを含み、前記スイッチング回路は、前記第１の周波数よりも低い第２の周波数で前記基準ノードを交互に充電および放電することによって、前記第１のトランジスタで前記充電電流を生成し、前記第２のトランジスタで前記放電電流を生成するように構成されている、
請求項８に記載の装置。
【請求項10】
前記装置は、前記クロック信号に基づいて、前記第２の周波数を有しかつ前記スイッチング回路の動作を制御するための第１のクロック信号と、第２のクロック信号と、を生成するように構成されている分周器と、
前記第２のクロック信号と前記クロック信号とに基づいて、前記変調器クロック信号を生成するように構成されている排他的論理和（ＸＯＲ）装置と、
をさらに含み、
前記第２のクロック信号は、前記第１のクロック信号よりも低い周波数を有し、
前記変調器クロック信号は、前記第２のクロック信号に基づいて前記クロック信号と交互に同位相および不一致の位相になる、
請求項９に記載の装置。
【請求項11】
前記駆動回路はさらに、前記変調器クロック信号に基づいて、前記第１のトランジスタから前記発振器の前記ノードに前記充電電流を提供するように構成されている第１のスイッチングトランジスタと、
前記変調器クロック信号に基づいて、前記第２のトランジスタから前記発振器の前記ノードに前記放電電流を提供するように構成されている第２のスイッチングトランジスタと、
を含む、
請求項９に記載の装置。
【請求項12】
前記装置は、スイッチトキャパシタをさらに含み、前記スイッチング回路は、前記基準ノードを交互に充電および放電するために前記スイッチトキャパシタを利用する、請求項９に記載の装置。
【請求項13】
前記装置は、スイッチトキャパシタの等価抵抗をさらに含み、前記スイッチング回路は、前記基準ノードを交互に充電および放電するために前記等価抵抗を利用する、請求項９に記載の装置。
【請求項14】
前記第２のクロック信号の前記周波数は、前記第１のクロック信号の前記周波数の半分である、請求項１０に記載の装置。
【請求項15】
方法であって、前記方法は、時間と共に変化する充電電流および放電電流を生成するために、基準ノードを交互に充電および放電するステップと、
第１の周波数を有する変調器クロック信号に基づいた発振器のノードの充電段階中および放電段階中に、ならびに、前記変調器クロック信号がクロック信号の周波数を上げるために前記発振器により生成される前記クロック信号と同位相であるときに、前記充電電流および前記放電電流を前記発振器の前記ノードに交互に提供するステップと、
前記変調器クロック信号に基づいた前記ノードの充電段階中および放電段階中に、ならびに、前記変調器クロック信号が前記クロック信号の前記周波数を下げるために前記クロック信号と同位相ではないときに、前記充電電流および前記放電電流を、前記発振器の前記ノードに交互に提供することにより、前記変調器クロック信号に基づいて公称周波数の周りで前記クロック信号の前記周波数を変化させるステップと、
を含む方法。
【請求項16】
スイッチング回路により、前記充電電流は、第１のトランジスタで生成され、前記放電電流は、第２のトランジスタで生成され、前記スイッチング回路は、前記第１の周波数よりも低い第２の周波数で前記基準ノードを交互に充電および放電する、
請求項１５に記載の方法。
【請求項17】
前記方法は、前記第２の周波数を有しかつ前記スイッチング回路の動作を制御するための第１のクロック信号を、分周器を利用して生成し、第２のクロック信号を、分周器を利用して生成するステップと、
前記第２のクロック信号および前記クロック信号に基づいて、前記変調器クロック信号を、排他的論理和（ＸＯＲ）装置を利用して生成するステップと、
をさらに含み、
前記第２のクロック信号は、前記第１のクロック信号よりも低い周波数を有し、
前記変調器クロック信号は、前記第２のクロック信号に基づいて、前記クロック信号と交互に同位相および不一致の位相になる、
請求項１６に記載の方法。
【請求項18】
前記充電電流は、前記変調器クロック信号に基づいて、前記第１のトランジスタから前記発振器の前記ノードに第１のスイッチングトランジスタを利用して提供され、前記放電電流は、前記変調器クロック信号に基づいて、前記第２のトランジスタから前記発振器の前記ノードに第２のスイッチングトランジスタを利用して提供される、
請求項１６に記載の方法。
【請求項19】
前記スイッチング回路は、前記基準ノードを交互に充電および放電するために、スイッチトキャパシタを利用する、請求項１６に記載の方法。
【請求項20】
前記スイッチング回路は、前記基準ノードを交互に充電および放電するために、スイッチトキャパシタの等価抵抗を利用する、請求項１６に記載の方法。
【請求項21】
前記方法は、前記クロック信号の前記周波数を前記公称周波数の周りで変化させるために、前記発振器への入力電圧および入力電流の１つまたは複数を変化させるステップをさらに含む、請求項１５に記載の方法。
【請求項22】
前記方法は、前記クロック信号の前記周波数を前記公称周波数の周りでさらに変化させるために、前記発振器の抵抗および静電容量の１つまたは複数を変化させるステップをさらに含む、請求項１５に記載の方法。
【請求項23】
前記発振器の前記抵抗は、前記発振器に結合された複数の抵抗器を含む抵抗回路によって提供され、前記発振器の前記抵抗を変化させるステップは、
交互に、
前記複数の抵抗器のそれぞれを前記発振器から分離することと、
前記複数の抵抗器のそれぞれを前記発振器に再結合することと、
を含む、
請求項２２に記載の方法。
【請求項24】
前記発振器の前記静電容量は、前記発振器に結合された複数のコンデンサを含むコンデンサ回路によって提供され、前記発振器の前記静電容量を変化させるステップは、
交互に、
前記複数のコンデンサのそれぞれを前記発振器から分離することと、
前記複数のコンデンサのそれぞれを前記発振器に再結合することと、
を含む、
請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願）
本出願は、２０２１年１月２９日に出願された米国非仮出願番号１７／１６１、７６３の国際出願であり、２０２０年８月１２日に出願された先行出願米国仮出願第６３／０６４、６３４号の利益を主張するものであり、その全てを、あらゆる目的のために、その全体を参照することにより本開示に組み込むとする。
本出願は、２０２１年１月２９日に出願された米国非仮出願番号１７／１６１、７６３の国際出願であり、２０２０年８月１２日に出願された先行出願米国仮出願第６３／０６４、６３４号の利益を主張するものであり、その全てを、あらゆる目的のために、その全体を参照することにより本開示に組み込むとする。
【0002】
本開示は、一般的に、チャージポンプなどのアナログ回路ブロックに関し、より詳細には、このようなアナログ回路ブロックによって生成される電磁干渉（ＥＭＩ）を軽減することに関する。
【背景技術】
【0003】
多くのシステムは、システムにおける様々な電子装置のためのクロック信号を生成するための内部クロック発生器を含む。内部クロック発生器は、特定の周波数のクロック信号を生成するための固定周波数発振器を含むことができる。特定の周波数のクロック信号は、システム内の様々な電子装置を駆動させるおよび／または様々な電子装置にタイミングを提供することができるが、固定周波数発振器を含む装置またはシステムは、電磁干渉（ＥＭＩ）を引き起こすのに充分な大きさの無線周波数（ＲＦ）信号を放射することがあり、当該ＥＭＩは、ＥＭＩの特定の周波数または高調波の近くで動作する周囲の電子装置に影響を及ぼす。
【0004】
本実施形態は、添付の図面において、限定的ではなく例示的に示される。
【図面の簡単な説明】
【0005】
【図1】本開示の幾つかの実施形態による、他の（被害）装置に干渉するＥＭＩを生成している加害装置を示すブロック図である。
【図2】本開示の幾つかの実施形態による、周波数変調器および発振器を含むシステムを示すブロック図である。
【図3A】本開示の幾つかの実施形態による、周波数変調器および発振器を含むシステムを示すブロック図である。
【図3B】本開示の幾つかの実施形態による、周波数変調器および発振器を含むシステムを示すブロック図である。
【図4】本開示の幾つかの実施形態による、スイッチトキャパシタの特価抵抗を示す図である。
【図6】本開示の幾つかの実施形態による、図２および図３の周波数変調器によって提供される周波数変調ありの場合およびなしの場合の、周波数スペクトルにわたるＥＭＩエネルギの分散を様々な動作電圧／温度の組み合わせにおいて示す図である。
【図8A】本開示の幾つかの実施形態による発振器を示すブロック図である。
【図8B】本開示の幾つかの実施形態による、発振器への入力電圧と発振器によって出力されるクロック信号の周波数との間の経時的な関係を示す図である。
【図8C】本開示の幾つかの実施形態による発振器を示すブロック図である。
【図8D】本開示の幾つかの実施形態による、発振器への入力電流と発振器によって出力されるクロック信号の周波数との間の経時的な関係を示す図である。
【図9A】本開示の幾つかの実施形態による発振器を示すブロック図である。
【図10A】本開示の幾つかの実施形態による発振器を示すブロック図である。
【図11】プログラマブル・システム・オン・チップ（ＰＳｏＣ（Ｒ））マイクロコントローラのコアアーキテクチャの実施形態を示す図である。
【図12】本開示の幾つかの実施形態による、フラッシュメモリチップのアーキテクチャのブロック図である。
【発明を実施するための形態】
【0006】
以下の記載では、説明の目的で、本実施形態の完全な理解を促すために、多くの特定の詳細が示される。しかしながら、当業者にとっては、本実施形態をこれらの特定の詳細なしで実施することができることが明らかであろう。他の事例では、本記載の解釈を不必要に不明瞭にすることを避けるために、周知の回路、構造および技術を詳細には図示せず、ブロック図として示すことがある。
【0007】
本記載における「一実施形態」または「実施形態」の言及は、その実施形態に関連して記載される特定の特徴、構造または特性が少なくとも１つの実施形態に含まれていることを意味する。本記載の様々な箇所に登場する「一実施形態において」という語句は、必ずしも同じ実施形態を指しているとは限らない。
【0008】
例えば高電圧（ＨＶ）チャージポンプ（ＣＰ）などの高出力アナログブロックは、電源に大きな電流と電圧の変化を引き起こすことができる。当該変化は、ＣＰのアナログ設計においてクロック信号を提供する発振器を使用することによって、特定の周波数と同期される。ＣＰは、クロック信号の全ての正および／または負のエッジで、同期された電流のブーストをシステムに提供する。ＣＰの出力電流波形の周波数成分を観測すると、動作がクロック信号の両エッジで行われているため、特定の周波数（通常はクロック周波数の２倍）において当該変化に係るピークが非常に狭くて高いことが見受けられる。このことにより、電磁干渉（ＥＭＩ）が発生し、ノイズの多い回路の近くに配置されたブルートゥース発信器などの敏感な回路を害する可能性がある。
【0009】
本開示の実施形態は、上述のようなアナログブロックによって生成されるＥＭＩ効果を低減するシステム、装置および方法を提供する。このようなアナログブロックで使用される発振器の周波数を時間が経つにつれて変化させることにより、ＥＭＩエネルギを広いスペクトル領域にわたって分散させることができ、その結果、主な周波数のピークエネルギが減少する。このことを実施するために、発振器の周波数を、アナログメカニズムを用いて直接変化する。当該メカニズムは、発振器のコンデンサを充電／放電する電流を増加／減少させるための同期的な方法に基づいていてもよい。周波数の変化は、追加の充電／放電電流のアナログ制御によって実施されてもよい。
【0010】
本願明細書では、例えば、クロック信号を生成するように構成された発振器と、発振器に動作的に結合された周波数変調器と、を備える、アナログブロックによって生成されるＥＭＩ効果を低減するためのシステムが記載されている。周波数変調器は、発振器によって生成されるクロック信号に基づいて、第１の周波数を有する変調器クロック信号を生成するように構成されるとともに、変調器クロック信号に基づいたノードの充電段階中および放電段階中に、および、変調器クロック信号の位相がクロック信号の周波数を上げるためにクロック信号の位相と同じときに、充電電流および放電電流を発振器のノードに交互に提供するように構成されている。周波数変調器はさらに、充電電流および放電電流を、変調器クロック信号に基づいたノードの充電段階中および放電段階中に、ならびに、変調器クロック信号の位相がクロック信号の周波数を下げるためにクロック信号の位相と同じではないときに、発振器のノードに交互に提供することにより、変調器のクロック信号に基づいて公称周波数の周りでクロック信号の周波数を変化させるように構成されている。
【0011】
図１は、高電圧チャージポンプなどの任意の適切な高出力アナログブロックであってもよい加害装置１０５と、ブルートゥース受信機などの敏感な回路を有する任意の装置であってもよい被害装置１１０と、を示すブロック図である。上述したように、加害装置１０５は、クロック信号を提供するための発振器を含む場合、特定の周波数と同期した大きな電流および電圧の変化を生成することがある。ＣＰは、正および負のエッジごとにシステムに同期された電流ブーストを適用する。当該変化は、特定の周波数において狭くて高い電流ピークを有し、加害装置１０５の近くに配置されている、ブルートゥース送信器などの敏感な回路を備えた任意の装置であってもよい被害装置１１０に害を及ぼす可能性があるＥＭＩを生成する。
【0012】
図２は、本開示の幾つかの実施形態による、ＲＣ発振器２０５および（以下、「変調器２１０」と言及する）周波数変調器２１０を含むシステム２００を示す。ＲＣ発振器２０５は、インバータ２０７、２０８および２０９ならびに抵抗器ＲｏｓｃおよびコンデンサＣｏｓｃを備えていてもよい。ＲＣ発振器２０５は、本願明細書において記載されるように、クロック信号（ｃｌｋ）を生成し、任意の適切なアナログブロック（例えば、チャージポンプ）にｃｌｋを提供することができる。変調器２１０は、スイッチトキャパシタＣｓｗ１およびＣｓｗ２、ノードＰｂｒｅｆに接続されたトランジスタ２１１Ａ、充電コンデンサ２１１Ｃｄ、ならびに、スイッチトキャパシタＣｓｗ１をトランジスタ２１１Ａに選択的に結合するためのスイッチＳＷ１（本願明細書ではスイッチング回路とも言及する）を備えていてもよい。変調器２１０は、スイッチトキャパシタＣｓｗ１を利用して、ＰＭＯＳトランジスタなどの任意の適切なトランジスタであってもよいトランジスタ２１１Ａを介してノードＰｂｒｅｆを（例えば、ハイの状態に）充電するか、または、ノードＰｂｒｅｆを（例えば、ローの状態に）放電することができる。変調器２１０は、ノードＰｂおよびＮｂにそれぞれ結合されたトランジスタ２１１Ｂおよび２１１Ｃをさらに備えていてもよい。変調器２１０は、図２に見受けられるように、その後、スイッチトキャパシタＣｓｗ２を用いて、ノードＰｂｒｅｆの充電／放電に基づいてトランジスタ２１１Ｂおよび２１１Ｃを充電／放電することができる。変調器２１０は、電流源として機能することができるトランジスタ２１４ｃｓおよび２１５ｃｓ、分周器２１２、ＸＯＲ装置２１３、ならびに、（スイッチとして機能することができる）トランジスタ２１４ｓｗおよび２１５ｓｗをさらに備えていてもよい。トランジスタ２１１Ｂおよび２１１Ｃは、それぞれＰＭＯＳトランジスタおよびＮＭＯＳトランジスタであってもよい。トランジスタ２１４ｃｓおよび２１４ｓｗはＰＭＯＳトランジスタであってもよく、トランジスタ２１５ｃｓおよび２１５ｓｗはＮＭＯＳトランジスタであってもよい。変調器２１０は、トランジスタ２１４ｃｓおよび２１５ｃｓを電流源として実施することができる。このことにより、ノードＰｂｒｅｆがゆっくりと充電または放電するため、ノードＰｂおよびＮｂがゆっくりと変化し、この結果、本願明細書においてさらに詳細に記載されるように、それぞれのトランジスタ２１４ｃｓおよび２１５ｃｓからの充電／放電電流が直接変化する。このようにして、変調器２１０は、ＲＣ発振器２０５のＲＣノード２０６に追加電流を供給することによって、発振器のコンデンサＣｏｓｃの充電／放電を変化させることができ（そうでなければ、ＲＣ発振器２０５は、抵抗器Ｒｏｓｃを介してＲＣノード２０６に常に同じ電流を流そうとする）、その結果、本願明細書においてさらに詳細に記載されるように、公称値（Ｆｃｌｋ０）の周りでｃｌｋ（Ｆｃｌｋ）の周波数が変化する。このようにして、ＲＣ発振器２０５がその一部であるアナログブロックによって生成されるＥＭＩを複数の周波数にわたって分散することができる。当該追加電流は、電流源２１４ｃｓおよび２１５ｃｓによって供給され、本願明細書においてさらに詳細に記載されるように、スイッチ２１４ｓｗおよび２１５ｓｗを用いることによってＲＣノード２０６（発振器２０５）の充電／放電位相と同期される。
【0013】
ＥＭＩを複数の周波数にわたって効果的に分散させるためには、ノードＰｂを経時的にゆっくりと充電および放電する必要があり、したがって、変調器２１０によって提供される追加電流を経時的にゆっくりと変化させる必要がある。充電／放電の時定数は、抵抗と静電容量の関数（τ＝Ｒｓｗ２×Ｃｉｎｔ）であるため、例えば非常に低い周波数（例えば、キロヘルツの領域）を実現するには、追加電流が追加される時間を延ばす（つまり、Ｆｃｌｋが変化する時間を延ばす）ために、非常に大きな抵抗が必要とされる。図３Ａは、変調器２１０のスイッチトキャパシタＣｓｗ１およびＣｓｗ２が、スイッチトキャパシタの電圧と電流の関係性、例えばＣｓｗ：Ｒｅｑ≒１／［Ｃｓｗ×Ｆｃｌｋ］、に従う大きな等価抵抗（それぞれＲｓｗ１およびＲｓｗ２）で置き換えられていることを除いて、システム２００と同様のシステム３００を示している。このことにより、効率的な方法で大きな等価抵抗を実施し、変調器２１０がＲＣノード２０６をゆっくりと充電および放電することが可能になる。図４は、図２のスイッチトキャパシタＣｓｗに対応する等価抵抗Ｒｓｗを示す。本願明細書において記載される等価抵抗の構成を採用することにより、変調器２１０によって提供される充電／放電追加電流の低速な変化のために必要とされる大きな時定数（τ＝Ｒｓｗ２×Ｃｉｎｔ）を実施するための面積効率のよい解決策を確立することができる。
【0014】
図３Ａに示されるように、ｃｌｋが１（「ハイ」）であるときインバータ２０７が０（「ロー」）電圧信号をＲｏｓｃに提供するため、ＲＣ発振器２０５のＲＣノード２０６が放電される。ｃｌｋが０の場合、インバータ２０７が０のｃｌｋ値を１に変化させ、したがってＲｏｓｃに高電圧信号を提供するため、電流がＲｏｓｃを介してＲＣノード２０６に提供される。したがって、ｃｌｋの周期ごとに、ＲＣノード２０６はｃｌｋの周期の一方の半分の間に充電され、ｃｌｋの周期の他方の半分の間に放電される。
【0015】
ＲＣ発振器２０５は、クロック信号ｃｌｋを同期させるために、クロック信号ｃｌｋを変調器２１０に出力することができる。変調器２１０は、クロック信号ｃｌｋを分周器２１２に入力することができ、分周器２１２は、（図５に示すように）ｃｌｋよりも低い周波数で０値と１値との間で交番してもよいクロック信号ｃｌｋ１およびｃｌｋ２を生成することができる。変調器２１０は、ｃｌｋ１をスイッチＳＷ１に入力し、ｃｌｋ１を用いてスイッチＳＷ１を動作することができる。ｃｌｋ１が「１」のとき、ＳＷ１がオフになり、ノードＰｂｒｅｆはトランジスタ２１１Ａを介してハイの状態に充電される。ｃｌｋ１が「０」の場合、ＳＷ１がオンになり、Ｒｓｗ１を介してノードＰｂｒｅｆがローの状態に放電される。変調器２１０はまた、ｃｌｋをｃｌｋ２と共にＸＯＲ２１３に入力することができ、ＸＯＲ２１３は、ｃｌｋと同じ周波数で０値と１値との間を遷移してもよい、ｃｌｋ２に基づいてｃｌｋの位相と交互に同位相および不一致の位相になるクロック信号ｃｌｋｍを生成することができる。ｃｌｋ２が１であるとき、ＸＯＲ２１３の出力（ｃｌｋｍ）はｃｌｋと同位相であってもよく、ｃｌｋ２が０であるとき、ｃｌｋｍはｃｌｋと不一致の位相であってもよい。例えば、ｃｌｋおよびｃｌｋｍの位相が同じである場合、ｃｌｋｍはｃｌｋと同じ周波数および位相で１値と０値との間を遷移してもよく、ｃｌｋおよびｃｌｋｍの位相が同じでない場合、ｃｌｋｍはｃｌｋと同じ周波数で、しかし反対の位相で１値と０値との間を遷移してもよい。ｃｌｋｍがｃｌｋに基づいているため、ｃｌｋｍが１または０であるとき、これは、ｃｌｋの周波数を変化してもよい安定した時間（ＲＣノード２０６の充電／放電）を表してもよい。変調器２１０は、発振器のコンデンサＣｏｓｃを充電／放電するための追加電流をＲＣノード２０６に提供することによって、その公称値（Ｆｃｌｋ０）の周りでｃｌｋの周波数を変化させることができる。当該追加電流は、変調器２１０のトランジスタ２１４ｃｓおよび２１５ｃｓ（電流源）によって供給され、トランジスタ２１４ｃｓおよび２１５ｃｓは、変調器２１０がｃｌｋｍを使用してスイッチ２１４ｓｗおよび２１５ｓｗを動作するときに、これらを用いて、それぞれＲＣノード２０６（すなわち発振器２０５）の充電および放電位相と同期される。換言すれば、２１４ｃｓはＲＣノード２０６の充電を補助し、２１５ｃｓはＲＣノード２０６の放電を補助する。電流源２１４ｃｓおよび２１５ｃｓがｃｌｋと同じ位相でＲＣノード２０６を充電／放電する場合、充電／放電電流の合計は公称電流より大きいため、Ｆｃｌｋ＞Ｆｃｌｋ０になる。２１４ｃｓおよび２１５ｃｓがｃｌｋと逆の位相でＲＣノード２０６を充電／放電する場合、充電／放電電流の合計は公称電流より小さいため、Ｆｃｌｋ＜Ｆｃｌｋ０になる。トランジスタ２１４ｃｓおよび２１５ｃｓによって提供される電流の値は、（本願明細書において記載されるように）時間と共にゆっくりと変化し、広い周波数スペクトル領域において最大のエネルギ分散を達成するために、Ｆｃｌｋ０の周りでＦｃｌｋをゆっくりと偏差させる。本願明細書において記載されるように、変調器２１０は、トランジスタ２１１Ａを介してノードＰｂｒｅｆをゆっくりと充電し、Ｒｓｗ１を介してノードＰｂｒｅｆを放電することによって、トランジスタ２１４ｃｓおよび２１５ｃｓを電流源として実施することができ、このことにより、ノードＰｂおよびＮｂがゆっくりと変化する。この結果、２１４ｃｓおよび２１５ｃｓの充電／放電電流が直接変化する。
【0016】
ＲＣノード２０６は、ｃｌｋの周期の半分の間充電し、ｃｌｋの周期の半分の間放電する。ｃｌｋ（Ｆｃｌｋ）の周波数を変化させるために、変調器２１０は、本願明細書においてさらに詳細に記載されるように、追加電流をＲＣノード２０６に流してもよい。例えばＲＣノード２０６が充電されるとき、トランジスタ２１４ｓｗがオンになり、電流はトランジスタ２１４ｃｓを通って流れる。
【0017】
ｃｌｋおよびｃｌｋｍが同位相である（例えば、ｃｌｋ２が１である）場合、変調器２１０は、ＲＣノード２０６の充電および放電を補助することによってｃｌｋの周波数を上げることができる。例えば、ｃｌｋが１である場合、インバータ２０７が０または低電圧信号をＲｏｓｃに提供するため、ＲＣノード２０６は放電される。放電中、ＲＣノード２０６は、ｃｌｋの周波数を変化させるために、変調器２１０によって充電または放電されてもよい。ＲＣノード２０６の放電を補助するためには、より多くの電流がＲＣノード２０６から接地に流れなければならない。ｃｌｋｍおよびｃｌｋが同位相であるため、ｃｌｋｍも１であり、トランジスタ２１５ｓｗが有効になり、トランジスタ２１５ｓｗはノードＮｂの放電電流に基づいて２１５ｃｓを介してＲＣノード２０６から接地に電流を放電する。このことは、ＲＣノード２０６の接地（ＧＮＤ）への放電を助ける。ｃｌｋが０に変化すると、ｃｌｋｍも０に変化し、ｃｌｋが０であり、インバータ２０７はこれを１に変化させ、高電圧信号をＲｏｓｃに提供するため、電流がＲｏｓｃを介してＲＣノード２０６に提供される。さらに、ｃｌｋｍも０であるため、トランジスタ２１４ｓｗが有効になり、トランジスタ２１４ｃｓがノードＰｂの充電電流に基づく追加電流でＲＣノード２０６を充電できるようになる。ｃｌｋ１が０である間、ノードＮｂの放電電流が増加するため、ｃｌｋｍの連続する１（「ハイ」）の状態ごとに変調器２１０によって増加する量の放電電流が提供され、減少する量の放電電流が変調器によってｃｌｋｍの連続する０（「ロー」）の状態ごとに提供される（図５を参照）。逆に、ｃｌｋが１である間、ノードＮｂの放電電流が減少するため、ｃｌｋｍの連続する１の状態ごとに変調器２１０によって減少する量の放電電流が提供され、増加する量の放電電流が変調器２１０によってｃｌｋｍの連続する０の状態ごとに提供される（図５を参照）。
【0018】
上述の実施形態は、ＲＣノード２０６の充電および放電の両方を補助するためにｃｌｋの両方の位相を利用するが、幾つかの代替的な実施形態では、変調器２１０がｃｌｋの一方の位相のみを利用してもよく、例えば変調器２１０は、ｃｌｋの周波数を増加させるために、ＲＣノード２０６の充電または放電のいずれか一方を補助することができる。
【0019】
ｃｌｋおよびｃｌｋｍが同位相でない（例えば、ｃｌｋ２が０である）場合、変調器２１０は、ＲＣノード２０６の充電および放電を控えることによってｃｌｋの周波数を下げることができる。例えば、ｃｌｋが１であるとき、インバータ２０７が０または「低電圧」信号をＲｏｓｃに提供するため、ＲＣノード２０６が放電される。この時点においてｃｌｋｍは０であるため、２１４ｃｓおよび２１４ｓｗが有効になり、ＲＣノード２０６の放電を妨げる追加電流でＲＣノード２０６を充電し、このことによってｃｌｋの周波数が下がる。ｃｌｋが０のとき、インバータ２０７が１または「高電圧」信号をＲｏｓｃに提供するため、ＲＣノード２０６が充電される。この時点においてｃｌｋｍは１であるため、２１５ｃｓおよび２１５ｓｗが有効になり、ＲＣノード２０６の充電を妨げるようにＲＣノード２０６を放電し、このようにしてｃｌｋの周波数を下げる。ｃｌｋ１が０である間、ノードＮｂの放電電流が増加するため、ｃｌｋｍの連続する１（「ハイ」）の状態ごとに増加する量の放電電流が変調器２１０によって提供され、減少する量の充電電流が変調器によってｃｌｋｍの連続する０（「ロー」）の状態ごとに提供される（図５を参照）。逆に、ｃｌｋが１である間、ノードＮｂの放電電流が減少するため、ｃｌｋｍの連続する１の状態ごとに減少する量の放電電流が変調器２１０によって提供され、増加する量の充電電流が変調器２１０によってｃｌｋｍの連続する０の状態ごとに提供される（図５を参照）。
【0020】
上述の実施形態では、ＲＣノード２０６の充電および放電の両方を控えるためにｃｌｋの両方の位相を利用するが、幾つかの代替的な実施形態では、変調器２１０は、ｃｌｋの一方の位相のみを利用してもよく、例えば変調器２１０は、ｃｌｋの周波数を下げるために、ＲＣノード２０６の充電または放電のいずれか一方を控えてもよい。
【0021】
図５は、図２および図３Ａの周波数変調器２１０のタイミング図を示す。図５から見受けられるように、段階１ではＶＰｂｒｅｆ＝Ｖｄ１であり、したがってＶｐｂはＶｐｂ２からＶｐｂ１へゆっくりと低下する。その結果、変調器２１０の（２１４ｓｗ、２１４ｃｓ、２１５ｓｗ、および２１５ｃｓを含む）駆動回路の電流がゆっくりと増加する。ｃｌｋｍの位相はこの時点でｃｌｋの位相と同じであるため、駆動回路電流の影響により、周波数Ｆｃｌｋが公称周波数Ｆｃｌｋ０に対して上昇する。したがって、Ｆｃｌｋは徐々に最大値（Ｆｃｌｋ＿ｍａｘ）へ上昇する。
【0022】
段階２では、ＶＰｂｒｅｆがＶｄ２へ上昇するため、ＶｐｂはＶｐｂ１からＶｐｂ２へゆっくりと上昇する。この時点で、Ｎｂを充電する代わりに放電するため、変調器２１０の駆動回路の電流はゆっくりと減少する。ｃｌｋｍの位相は現時点においてｃｌｋの位相と同じであるため、駆動回路電流の影響により、周波数ＦｃｌｋがＦｃｌｋ０に対して上昇する。したがって、Ｆｃｌｋは段階１の開始時の周波数と等しい水準まで徐々に低下する。
【0023】
段階３において、ＶＰｂｒｅｆがＶｄ１まで減少するため、ＶｐｂはＶｐｂ２からＶｐｂ１へゆっくりと低下する。その結果、変調器２１０の駆動回路の電流はゆっくりと増加する。ｃｌｋｍの位相は、この時点でｃｌｋの位相と逆になっているため、駆動回路電流の影響により、周波数Ｆｃｌｋが公称周波数Ｆｃｌｋ０に対して低下する。したがって、Ｆｃｌｋは徐々に最小値（Ｆｃｌｋ＿ｍｉｎ）へ低下する。
【0024】
段階４において、ＶＰｂｒｅｆがＶｄ２まで上昇するため、ＶｐｂはＶｐｂ１からＶｐｂ２へゆっくりと上昇する。その結果、変調器２１０の駆動回路の電流がゆっくりと減少する。ｃｌｋｍの位相はｃｌｋの位相と逆であるため、駆動回路電流の影響により、周波数Ｆｃｌｋが公称周波数Ｆｃｌｋ０に対して低下する。したがって、Ｆｃｌｋは段階３の開始時の周波数と等しい水準まで徐々に上昇する。
【0025】
図６は、４つの異なる動作電圧／温度の組み合わせにおいて、本願明細書において記載される周波数変調技術を使用した場合および使用しない場合のＥＭＩ干渉のパワースペクトル密度を対比したグラフ６００である。見受けられるように、各動作電圧／温度の組み合わせにおいて、本願明細書において記載される周波数変調技術を使用すると、主な周波数のピークエネルギが約３０分の１に減少し、より広い領域の周波数に分散される。
【0026】
上述の実施形態は、ｃｌｋおよびｃｌｋｍの位相が同じまたは不一致のときに動作するが、幾つかの実施形態では、変調器２１０は、ｃｌｋおよびｃｌｋｍ位相が同じである場合にのみ動作し、または、ｃｌｋおよびｃｌｋｍの位相が不一致の場合にのみ動作してもよい。例えば、図５に示されているように、システム２００は、段階３および段階４に移行する代わりに、段階１―＞段階２―＞段階１―＞段階２（すなわち、段階１と段階２との間を交番する）のように進むことができる。このことにより、段階２と段階３との間の周波数の任意の不連続性を減らすことができる。図３Ｂは、本開示の幾つかの実施形態によるシステム３００を示し、これらの周波数変調器２１０は、ｃｌｋ２のためのトリミング（ｔｒｉｍ＜１：０＞）を提供することができる、外部２ビット論理バスであってもよい論理ブロック２１４を含む。論理ブロック２１４の出力は、クロック信号ｃｌｋ３であって、ｔｒｉｍ＜１：０＞＝００の場合はｃｌｋに等しく、ｔｒｉｍ＜１：０＞＝０１の場合は「０」に等しく、ｔｒｉｍ＜１：０＞＝１０または１１の場合は「１」に等しくあってもよい。このようにして、周波数変調器２１０は、段階１から段階２に遷移することができる。
【0027】
図７は、本開示の幾つかの実施形態による、周波数スペクトルにおいて複数の周波数にわたってＥＭＩ干渉を分散する方法７００のフロー図である。方法７００は、ハードウェア（例えば、回路、専用ロジック、プログラマブルロジック、プロセッサ、処理装置、中央処理装置（ＣＰＵ）、システム・オン・チップ（ＳｏＣ）等）、ソフトウェア（例えば、処理装置上で実行中／実施中の命令）、ファームウェア（例えば、マイクロコード）またはこれらの組み合わせを含むことができる処理ロジックによって実施されてもよい。例えば、方法７００は、図２および図３の変調器２１０によって実施されてもよい。
【0028】
図３Ａにも示されているように、ノードＰｂおよびＮｂにおいてそれぞれ時間と共に変化する充電電流および放電電流を生成するために、ブロック７０５において周波数変調器２１０はノードｐｂｒｅｆを交互に充電および放電する。ＲＣ発振器２０５は、高電圧チャージポンプなどの任意の適切なアナログブロックに出力してもよいクロック信号を生成することができる。ＲＣ発振器２０５は、クロック信号を周波数変調器２１０に提供することもできる。ブロック７１０において、周波数変調器２１０は、変調器クロック信号に基づいてＲＣノード２０６の充電段階中および放電段階中に、および変調器クロック信号の位相がクロック信号の周波数を上げるためにクロック信号の位相と同じであるときに、トランジスタ２１４ｃｓおよび２１５ｃｓを介してＲＣ発振器２０５のＲＣノード２０６に充電電流および放電電流を交互に提供してもよく、変調器クロック信号は、クロック信号に基づいており、クロック信号の周波数に等しい第１の周波数を有する。ブロック７１５において、周波数変調器２１０は、変調器クロック信号の位相がクロック信号の周波数を下げるするためにクロック信号の位相と同じではない場合であって、変調器クロック信号に基づいてＲＣノード２０６の充電段階中および放電段階中に、トランジスタ２１４ｃｓおよび２１５ｃｓを介してＲＣ発振器２０５のＲＣノード２０６に充電電流および放電電流を交互に提供することができ、このことにより、変調器クロック信号に基づいて公称周波数の周りでクロック信号の周波数を変化させる。
【0029】
図８Ａは、本開示の幾つかの実施形態による発振器８００を示す。発振器８００は、出力クロック信号（ｃｌｋ）周波数（Ｆｃｌｋ）が少なくとも部分的に入力電圧（Ｖｒｅｇ）値に基づく任意の適切な（図２に示されているＲＣ発振器２０５などの）発振器であってもよい。Ｖｒｅｇは、供給電圧、制御電圧（例えば、発振器８００が電圧制御発振器である場合）、または、Ｆｃｌｋに影響を及ぼすことができる任意の別の電圧など、発振器８００の１つまたは複数の要素への任意の適切な入力電圧であってもよい。Ｖｒｅｇの周期的なゆっくりとした変化は、図８Ｂに示されているように（波形は一例にすぎない）、Ｆｃｌｋを変調させることができる。
【0030】
図８Ｃは、本開示の幾つかの実施形態による発振器８１０を示す。発振器８１０は、出力信号（ｃｌｋ）周波数（Ｆｃｌｋ）が少なくとも部分的に入力電流（Ｉｃｓ）値に基づいている任意の適切な（図２に示されているＲＣ発振器２０５のような）発振器であってもよい。入力電流Ｉｃｓは、供給電流（例えば、発振器８１０が電流によって制御されている発振器である場合）またはＦｃｌｋに影響を及ぼす可能性がある任意の他の電流などの、発振器８１０の１つまたは複数の要素（例えば、インバータ、ＰＭＯＳトランジスタ、または、これらの他の内部ノード）への任意の適切な入力電流であってもよい。Ｉｃｓの周期的なゆっくりとした変化の結果、単なる例として図８Ｄに示されているように、Ｆｃｌｋが変調されることがある。
【0031】
図９Ａは、本開示の幾つかの実施形態による発振器９００を示す。発振器９００は、ノード９０１と９０２との間に接続されているコンデンサ回路Ｃｏｓｃを含むことができる。ノード９０２は、接地、供給電圧または任意の適切な基準点に相当してもよい。幾つかの実施形態において、発振器９００は、（図２に示されているＲＣ発振器２０５などの）ＲＣ発振器であってもよく、（幾つかの実施形態において、図２に示されているコンデンサＣｏｓｃと同様であってもよい）コンデンサ回路Ｃｏｓｃは、ＲＣ発振器に含まれるコンデンサであってもよい。他の実施形態では、コンデンサ回路Ｃｏｓｃは、ＲＣ発振器に含まれるコンデンサである既存のコンデンサ機構の上に追加されるコンデンサであってもよい。発振器９００は、出力クロック信号（ｃｌｋ）周波数（Ｆｃｌｋ）が少なくとも部分的にＣｏｓｃの変化に基づいている任意の適切な発振器であってもよい。換言すれば、ＦｃｌｋはＣｏｓｃの静電容量を変化させることによって変調されてもよい。図９Ｂに示されているように、回路Ｃｏｓｃは、それぞれが対応するスイッチＳＷ１～ＳＷｎを介してノード９０１に接続されているコンデンサＣ１～Ｃｎを含むことができる。スイッチＳＷの経時的な制御信号波形は、図９Ｃに示されており、図９Ｄは、Ｆｃｌｋの経時的な図を示す。
【0032】
図９Ｃおよび図９Ｄの両方に合わせて示されているように、（時間Ｔ０において）全てのコンデンサＣがノード９０１に接続されているとき、回路Ｃｏｓｃの総静電容量は最大になり、したがって発振器周波数Ｆｃｌｋはその最小値（Ｆｃｌｋ＿ｍｉｎ）に到達する。コンデンサＣ１～Ｃｎがノード９０１から徐々に（例えば、１つずつ）切断されていくにつれて、回路Ｃｏｓｃの総静電容量はその最小値まで減少し、その結果、Ｆｃｌｋは時間Ｔ１において到達される最大値（Ｆｃｌｋ＿ｍａｘ）まで徐々に上昇する。見受けられるように、コンデンサ回路Ｃｏｓｃが含むコンデンサＣの数が多いほど、周波数変調をより細かくすることができる。換言すれば、コンデンサ回路Ｃｏｓｃに含まれるコンデンサＣの数が多いほど、分離されるコンデンサあたりによるＦｃｌｋの変化が小さくなり、充分な数のコンデンサを導入すると、Ｆｃｌｋの経時的な変化が滑らかになり、かつアナログに見える。コンデンサＣ１～Ｃｎは、低速で１つずつ切断することができ、このことにより、図９Ｄに示されているように、より広い領域の周波数にわたってＦｃｌｋが変調される。コンデンサ回路ＣｏｓｃのスイッチＳＷは、例えば図１２に示すＭＣＵ１２１０によって動作されてもよい。
【0033】
図１０Ａは、本開示の幾つかの実施形態による発振器１０００を示す。発振器１０００は、ノード１００１と１００２との間に接続されている抵抗回路Ｒｏｓｃを含んでもよい。ノード１００２は、接地、供給電圧または任意の他の適切な基準点に相当してもよい。幾つかの実施形態において、発振器１０００は、（図２に示されているＲＣ発振器２０５などの）ＲＣ発振器であってもよく、（幾つかの実施形態において、図２に示されている抵抗器Ｒｏｓｃと同様であってもよい）抵抗回路Ｒｏｓｃは、ＲＣ発振器に含まれる抵抗であってもよい。他の実施形態では、抵抗回路Ｒｏｓｃは、ＲＣ発振器に含まれる抵抗である既存の抵抗機構の上に追加されるの抵抗であってもよい。発振器１０００は、その出力クロック信号（ｃｌｋ）周波数（Ｆｃｌｋ）が少なくとも部分的にＲｏｓｃの変化に基づいている任意の適切な発振器であってもよい。換言すれば、回路Ｒｏｓｃの抵抗を変化させることによってＦｃｌｋを変調することができる。図１０Ｂに示すように、回路Ｒｏｓｃは、それぞれが対応するスイッチＳＷ１～ＳＷｎを介してノード１００１に接続されている、直列に接続された抵抗器Ｒ１～Ｒｎを含むことができる。スイッチＳＷの経時的な制御信号波形は、図９Ｃに示されているものと同様であってもよく、図１０Ｃは、Ｆｃｌｋの経時的な図を示す。
【0034】
図１０Ｃにも示されているように、（時間Ｔ０において）全ての抵抗器Ｒがノード１００１に接続されているとき、回路Ｒｏｓｃの総抵抗は最小値に到達し、したがって発振器周波数Ｆｃｌｋは最大値（Ｆｃｌｋ＿ｍａｘ）に到達する。抵抗器Ｒ１～Ｒｎがノード１００１から徐々に（例えば、１つずつ）切断されていくと、回路Ｒｏｓｃの総抵抗が最大値まで上昇し、その結果、Ｆｃｌｋはその時間Ｔ１に到達される最小値（Ｆｃｌｋ＿ｍｉｎ）まで徐々に減少する。見受けられるように、抵抗回路Ｒｏｓｃが含む抵抗器Ｒの数が多いほど、周波数変調をより細かくすることができる。換言すれば、抵抗回路Ｒｏｓｃに含まれる抵抗器Ｒの数が多いほど、分離された抵抗器あたりによるＦｃｌｋの変化が小さくなり、充分な数の抵抗器が導入されれば、Ｆｃｌｋの経時的な変化が滑らかになり、かつアナログに見える。抵抗器Ｒ１～Ｒｎは、低速で１つずつ切断することができ、そのことによって、図１０Ｃに示すように、より広い領域の周波数にわたってＦｃｌｋが変調される。なお、図８Ａ～図１０Ｃに関連して記載される実施形態は相互に排他的ではなく、互いに組み合わせたり、また本願明細書において記載される他の実施形態と組み合わせたりして使用することができる。抵抗回路Ｒｏｓｃは、例えば図１２に示されているＭＣＵ２１０によって動作することができる。また、図８Ａ～図１０Ｃに示される実施形態においてＥＭＩを効果的に低減するために、Ｃｏｓｃの総静電容量の変化の周波数は、Ｆｃｌｋよりも大幅に小さくなければならないことにも留意されたい。
【0035】
図１１は、サイプレス・セミコンダクター社（カリフォルニア州サンノゼ）によって提供されるＴｒａｖｅｏ（Ｒ）またはＰＳｏＣ（Ｒ）コントローラなどのコントローラのコアアーキテクチャ１１００の実施形態を示し、その内部で本開示に係る実施形態を実施することができる。一実施形態によれば、コアアーキテクチャ１１００はマイクロコントローラ１１０２を含む。マイクロコントローラ１１０２は、ＣＰＵ（中央処理装置）コア１１０４、フラッシュプログラムストレージ１１０６、ＤＯＣ（デバッグ・オン・チップ）１１０８、プリフェッチバッファ１１１０、プライベートＳＲＡＭ（スタティックランダムアクセスメモリ）１１１２、および特殊機能レジスタ１１１４を含む。一実施形態よれば、ＤＯＣ１１０８、プリフェッチバッファ１１１０、プライベートＳＲＡＭ１１１２、および特殊機能レジスタ１１１４はＣＰＵコア１１０４（例えば、ＣＰＵコア１００６）に結合され、フラッシュストレージ１１０６はプリフェッチバッファ１１１０に結合される。フラッシュストレージ１１０６は、（本願明細書および図９において記載されるように）その内部で本開示の実施形態を実施することができるメモリチップであってもよい。
【0036】
コアアーキテクチャ１１００はまた、ＣＨｕｂ（コアハブ）１１１６を含むことができ、ＣＨｕｂ（コアハブ）１１１６は、ブリッジ１１１８と、バス１１２２を介してマイクロコントローラ１１０２に結合されているＤＭＡコントローラ１１２０と、を含む。ＣＨｕｂ１１１６は、マイクロコントローラ１１０２およびその周辺機器（例えば、周辺機器）およびメモリと、プログラマブルコア１１２４と、の間の一次データおよび制御インターフェースを提供することができる。ＤＭＡコントローラ１１２０は、ＣＰＵコア１１０４に負荷をかけずにシステム要素間でデータを転送するようにプログラミングすることができる。様々な実施形態において、マイクロコントローラ１１０２およびＣＨｕｂ１１１６の各構成要素は、ＣＰＵコア１１０４の選択または種類によって異なることがある。ＣＨｕｂ１１１６はまた、共有ＳＲＡＭ１１２６およびＳＰＣ（システムパフォーマンスコントローラ）１１２８に結合されていてもよい。プライベートＳＲＡＭ１１１２は、ブリッジ１１１８を介してマイクロコントローラ１１０２によってアクセスされる共有ＳＲＡＭ１１２６から独立している。ＣＰＵコア１１０４は、ブリッジ１１１８を介さずにプライベートＳＲＡＭ１１１２にアクセスし、したがってローカルレジスタおよびＲＡＭへのアクセスがＤＭＡによる共有ＳＲＡＭ１１２６へのアクセスと同時並行に実行されることを可能にする。本願明細書ではＳＲＡＭと付されているが、これらのメモリモジュールは、様々な他の実施形態では、多種多様な選択肢の内、任意の適切な種類の（揮発性または不揮発性）メモリまたはデータストレージモジュールであってもよい。
【0037】
様々な実施形態において、プログラマブルコア１１２４は、デジタルロジックアレイ、デジタル周辺機器、アナログ処理チャンネル、グローバルルーティングアナログ周辺機器、（複数の）ＤＭＡコントローラ、ＳＲＡＭおよびその他の適切な種類のデータストレージ、ＩＯポートならびにその他の適切な種類の構成要素を含むが、これらに限定されない構成要素（図示せず）の様々な組み合わせを含むことができる。一実施形態によれば、プログラマブルコア１１２４は、それぞれが１つまたは複数の構成要素機能を実装するように構成された、マイクロコントローラ１１０２の外部オフ・チップ・アクセスを拡張するメカニズムを提供するためのＧＰＩＯ（汎用ＩＯ）およびＥＭＩＦ（拡張メモリインターフェース）ブロック１１３０、プログラマブルデジタルブロック１１３２、プログラマブルアナログブロック１１３４ならびに特殊機能ブロック１１３６を含む。様々な実施形態において、特殊機能ブロック１１３６は、専用（ノン・プログラマブル）機能ブロックを含むことができ、および／または、ＵＳＢ、水晶発振器駆動、ＪＴＡＧなどの専用機能ブロックのための１つまたは複数のインターフェースを含むことができる。
【0038】
プログラマブルデジタルブロック１１３２は、デジタル論理ブロックのアレイおよび関連するルーティングを含むデジタル論理アレイを含むことができる。一実施形態において、デジタルブロックアーキテクチャは、複数のＵＤＢ（ユニバーサルデジタルブロック）から構成されている。例えば、各ＵＤＢは、ＣＰＬＤ機能と共にＡＬＵを備えることができる。
【0039】
様々な実施形態において、プログラマブルデジタルブロック１１３２の１つまたは複数のＵＤＢは、以下の機能の内１つまたは複数を含むが、これらに限定されない様々なデジタル機能を実行するように構成されていてもよい：基礎的なＩ２Ｃスレーブ；Ｉ２Ｃマスタ；ＳＰＩマスタまたはスレーブ；マルチワイヤ（例えば、３ワイヤ）ＳＰＩマスタまたはスレーブ（例えば、１つのピン上に多重化されたＭＩＳＯ／ＭＯＳＩ）；タイマおよびカウンタ（例えば、一対の８ビットタイマまたはカウンタ、１つの１６ビットタイマまたはカウンタ、１つの８ビットキャプチャタイマ等）；複数のＰＷＭ（例えば、一対の８ビットＰＷＭ、１つの１６ビットＰＷＭ、１つの８ビットデッドバンドＰＷＭ等）、レベルセンシティブＩ／Ｏ割り込み発生器；直交エンコーダ、ＵＡＲＴ（例えば、半二重）；遅延線；ならびに複数のＵＤＢにおいて実施できる任意の他の適切な種類のデジタル機能またはデジタル機能の組み合わせ。
【0040】
他の実施形態において、２つ以上のＵＤＢの組を使用して追加の機能を実装することができる。説明することのみを目的としており、限定するものではないが、複数のＵＤＢを使用した次の機能を実装することができる：ハードウェアアドレス検出と、ＣＰＵコア（例えば、ＣＰＵコア１１０４）の介入なしに完全なトランザクションを処理する機能と、をサポートし、データストリーム内の任意のビットにおいて強制クロックストレッチを防止することを補助するＩ２Ｃスレーブ；１つのブロックにおいてスレーブオプションを含むことができるＩ２Ｃマルチマスタ；任意の長さ（最大３２ビット）のＰＲＳまたはＣＲＣ；ＳＤＩＯ；ＳＧＰＩＯ；（例えば、４倍のオーバーサンプリングで最大３２ビットを保持し、設定可能なしきい値をサポートする）デジタル相関器；（例えば、差動出力ペアを有するクラスＤオーディオＤＡＣのための）デルタ・シグマ変調器；Ｉ２Ｓ（ステレオ）；（例えば、ＵＤＢを使用してＬＣＤ駆動ブロックのタイミング制御を実装し、ディスプレイＲＡＭアドレッシングを提供することができる）ＬＣＤ駆動制御；全二重ＵＡＲＴ（例えば、１または２ストップビットまたはパリティを含む７、８または９ビット、およびＲＴＳ／ＣＴＳサポート）、ＩＲＤＡ（送信または受信）；キャプチャタイマ（例えば、１６ビット等）；デッドバンドＰＷＭ（例えば、１６ビット等）；（ソフトウェアにおいＣＲＣを用いたＳＭｂｕｓパケットのフォーマッティングを含む）ＳＭｂｕｓ；（例えば、６／１２ステップ整流をサポートするための）ブラシレスモータ駆動；自動ボーレート検出および生成（例えば、ボーレートを生成するのに必要とされるクロック信号を生成するために、１２００から１１５２００ボーまでの標準レートのためおよび検出後にボーレートを自動的に決定する）；ならびに複数のＵＤＢにおいて実施できる任意の他の適切な種類のデジタル機能またはデジタル機能の組み合わせ。
【0041】
プログラマブルアナログブロック１１３４は、コンパレータ、ミキサ、ＰＧＡ（プログラマブルゲインアンプ）、ＴＩＡ（トランスインピーダンスアンプ）、ＡＤＣ（アナログ‐デジタル変換器）、ＤＡＣ（デジタル‐アナログ変換器）、電圧リファレンス、電流源、サンプル・ホールド回路ならびに任意の他の適切な種類のアナログリソースを含むが、これらに限定されないアナログリソースを含むことができる。プログラマブルアナログブロック１１３４は、本願明細書において記載される実施形態を実施するために使用されてもよく、また、アナログルーティング、ＬＣＤ駆動ＩＯサポート、静電容量センシング、電圧測定、モータ制御、電流から電圧への変換、電圧から周波数への変換、差動増幅、光測定、誘導性を利用した位置監視、フィルタリング、ボイスコイル駆動、磁気カード読み取り、音響ドップラー効果測定、エコー測距、モデム送信および受信エンコーディングまたは任意の他の適切な種類のアナログ機能を含むが、これらに限定されない様々な他のアナログ機能をサポートすることができる。
【0042】
図１２は、本開示の実施形態がその内部において実装されてもよいフラッシュメモリチップ１２００を示す。メモリチップ１２００は、複数のメモリセルおよびデコーダを含んでもよいフラッシュメモリアレイ１２０５を含むことができる。チャージポンプ１２３５は、クロック発生器１２４０によって提供されるクロック信号の全てのエッジで、電圧源１２３０において駆動電荷を生成することができる。電圧源１２３０は、メモリアレイ１２０５に電源電圧を提供することができる。クロック発生器１２４０は、図２～図３Ｂに関連して上述した発振器２０５と同様であってもよい。メモリチップ１２００は、読み取り／書き込み要求などを受け取るように機能することができる入力／出力駆動装置１２１５を含んでもよい。マイクロコントローラユニット１２１０（以下、ＭＣＵ１２１０と言及する）は、チャージポンプ１２３５を有効にする、および、読み取り／書き込み要求を管理する（例えば、メモリアレイ１２０５にアドレスを配置する）など、メモリチップ１２００の他の要素の機能を制御することができる。周波数変調器２１０は、本願明細書において記載されるように、チャージポンプ１２３５のクロック発生器１２４０によって提供されるクロック信号の周波数を変調するに動作することができ、このことによって、本願明細書においてさらに詳細に記載されるように、クロック周波数のより広い領域にわたってチャージポンプ１２３５によって生成されるノイズが分散される。
【0043】
上記の記載において、多数の詳細が述べられている。しかしながら、本開示の利益を有する当業者には、本開示の実施形態がこれらの特定の詳細なしに実施可能であることが明らかであろう。幾つかの事例においては、記載が不明瞭になるのを避けるために、周知の構造や装置が詳細を省略したブロック図形式で示されている。
【0044】
本願明細書の幾つかの箇所は、アルゴリズムおよびコンピュータメモリ内のデータビットに対する動作の記号表現の形式で記載されている。これらのアルゴリズムの記載および表現は、データ処理技術の分野の当業者が各々の作業の内容を他の当業者に最も効果的に伝えるために用いる手段である。本願明細書においておよび一般的にアルゴリズムは、望ましいい結果をもたらす自己矛盾のない一連のステップから構成されるものであると認識されている。当該ステップは、物理量の物理的な操作を必要とするものである。必ずというわけではないが、通常、これらの量は、保存、転送、結合、比較、およびその他操作することが可能な電気信号または磁気信号の形を取る。これらの信号をビット、値、要素、記号、文字、項、数などと言及することは、主に一般的な使用において場合によっては便利であることが立証されている。
【0045】
しかしながら、これらの用語および類似の用語は全て、適切な物理量に関連付けされる必要があり、これらの量に適用される便利な符号にすぎないことに留意されてたい。特段の定めがない限り、上記の記載から明らかであるように、記載全体を通して、「決定する」、「検出する」、「比較する」、「リセットする」、「追加する」、「計算する」などの用語を使用する記載は、コンピューティングシステムのレジスタおよびメモリ内の物理（例えば、電子の）量として表されるデータを操作し、ならびにコンピューティングシステムのメモリもしくはレジスタ、またはその他のこのような情報ストレージ、送信もしくはディスプレイ装置内で物理量として同様に表される他のデータに変換する、コンピューティングシステムまたは同様の電子コンピューティング装置の作業およびプロセスに言及するものであることを認識されたい。
【0046】
本願明細書では、「例」または「例示」という語句は、例、事例、または実例としての機能を表現するために用いられる。「例」または「例示」として本願明細書において記載される任意の特徴または設計事項は、必ずしも他の特徴または設計事項よりも好ましいまたは有利であると解されるべきではない。むしろ、「例」または「例示」という語句の使用は、概念を具体的な様式で表現するものである。本願で用いられる「または」という語句は、排他的な「または」ではなく、包含的な「または」を意味することを意図してる。すなわち、特段の定めがない限り、または文脈から明らかでない限り、「ＸはＡまたはＢを含む」は、自然な包含的順列のいずれかを意味するものである。つまり、「ＸはＡまたはＢを含む」は、ＸがＡを含む、ＸがＢを含む、または、ＸがＡとＢとの両方を含む場合、これらのいずれかの事例により満たされる。さらに、本願および添付の特許請求の範囲で使用される不定冠詞「ａ」および「ａｎ」は、特段の定めがない限り、または文脈から単数形を示すことが明らかでない限り、一般的に「１つまたは複数」を意味すると解されるべきである。さらに、使用されている「実施形態」、「一実施形態」、「実施態様」または「一実施態様」の用語は、そのように記載されていない限り、同じ実施形態または実施態様を意味するものではない。
【0047】
本願明細書において記載される実施形態は、本願明細書に記載の動作を実行するための装置に関連してもよい。当該装置は、要求される目的のために特別に構築されてもよいし、またはコンピュータに格納されているコンピュータプログラムによって選択的に起動または再構成される汎用コンピュータを備えていてもよい。このようなコンピュータプログラムは、フロッピーディスク、光学ディスク、ＣＤ－ＲＯＭおよび光磁気ディスクを含む任意の種類のディスク、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カードまたは光学カード、フラッシュメモリ、または電子的な命令を保存するのに適している任意の種類のメディアなどであるが、これらに限定されない固定的なコンピュータ可読記憶媒体に保存することができる。「コンピュータ可読記憶媒体」という用語は、１つまたは複数の命令の集合体を保存する単一の媒体または複数の媒体（例えば、集中型または分散型データベースおよび／または関連するキャッシュおよびサーバ）を含むものと解されるべきである。「コンピュータ可読記憶媒体」という用語はまた、機械によって実行される命令の集合体を保存、符号化または保持することができ、機械に本実施形態の任意の１つまたは複数の方法を実行させる、任意の媒体を含むものと解されるべきである。したがって、「コンピュータ可読記憶媒体」という用語は、ソリッド・ステート・メモリ、光学媒体、磁気媒体、機械によって実行される命令の集合体を保存することができ、機械に本実施形態の任意の１つまたは複数の方法を実行させる任意の媒体を含むが、それらに限定されないものと解されるべきである。
【0048】
本願明細書において提供されるアルゴリズムおよび表示は、本質的に特定のコンピュータまたは他の装置に関連するものではない。本願明細書の教示によるプログラムを用いて様々な汎用システムを使用することができるが、要求されている方法手段を実行するためにより特化した装置を構築する方が便利な場合もある。これらの様々なシステムに必要な構造は、以下の記載から明らかになる。さらに、本実施形態は、特定のプログラミング言語を想定して記載されていない。本願明細書において記載される実施形態の教示を実施するために、様々なプログラミング言語を使用できることを認識されたい。
【0049】
上記の記載は、本開示の幾つかの実施形態を充分に理解できるために、特定のシステム、構成要素、方法等の例など、多数の特定の詳細に言及する。しかしながら、当業者には、本開示の少なくとも幾つかの実施形態が、これらの特定の詳細なしで実施可能であることが明らかであろう。他の事例では、本実施形態を不必要に不明瞭にすることを避けるために、周知の構成要素または方法を詳細に説明しないか、単純なブロック図形式で提示する。したがって、上記の特定の詳細についての記載は単なる例示である。特定の実施態様は、これらの例示的な詳細と異なる点を含むことがあるが、依然として本実施形態の範囲内にあると解せる。
【0050】
上記の記載は、例示的なものであり、限定的なものではないことに留意されたい。上記の記載を読んでかつ理解した当業者にとっては、多くの他の実施形態が明らかになるであろう。したがって、本実施形態の範囲は、添付の特許請求の範囲に関して、当該請求項が権利を有する等価の発明の全範囲と共に決定されるべきである。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図9C】
【図9D】
【図10A】
【図10B】
【図10C】
【図11】
【図12】
【国際調査報告】