(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-09-13
(54)【発明の名称】光電子デバイスを製造するための方法
(51)【国際特許分類】
H01L 33/02 20100101AFI20230906BHJP
H01L 33/08 20100101ALI20230906BHJP
H01L 33/38 20100101ALI20230906BHJP
【ＦＩ】
H01L33/02
H01L33/08 ZNM
H01L33/38
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023513810
(86)(22)【出願日】2021-08-10
(85)【翻訳文提出日】2023-04-27
(86)【国際出願番号】 EP2021072310
(87)【国際公開番号】W WO2022043053
(87)【国際公開日】2022-03-03
(31)【優先権主張番号】2008838
(32)【優先日】2020-08-31
(33)【優先権主張国・地域又は機関】FR
(81)【指定国・地域】
(71)【出願人】
【識別番号】515151273
【氏名又は名称】アレディア
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】グザヴィエ・ユゴン
(72)【発明者】
【氏名】エリック・プルキエ
(72)【発明者】
【氏名】フレデリック・マイヤー
(72)【発明者】
【氏名】トーマス・ラカヴ
(72)【発明者】
【氏名】フィリップ・ジベール
(72)【発明者】
【氏名】ミカエル・ルボー
(72)【発明者】
【氏名】エマニュエル・プティプレ
【テーマコード（参考）】
5F241
【Ｆターム（参考）】
5F241CA10
5F241CA40
5F241CA74
5F241CA88
5F241CA93
5F241CA98
5F241CB36
(57)【要約】
本発明は、
－ 複数の３次元半導体構造（２）を支持する支持体（３）を設けるステップと、
－ 複数の３次元半導体構造（２）の３Ｄ構造（２ａ）の第１の組（２１）の下に、犠牲部（３０）を形成するステップと、
－ 犠牲部（３０）の周りにバリア部（５０）を形成するステップであって、前記バリア部（５０）が犠牲部（３０）の下に延在する基本壁（５１）および犠牲部（３０）の端に延在する横壁（５２）を有する、ステップと、
－ 犠牲部（３０）までアクセストレンチ（１３２）を形成するステップであって、前記アクセストレンチ（１３２）が、バリア部（５０）の横壁（５２）に沿って連続的に延在する、ステップと、
－ アクセストレンチ（１３２）から犠牲部（３０）をエッチングするステップと、
－ ３Ｄ構造（２ａ）の第１の組（２１）を除去するステップと
を含む、光電子デバイス（１）を製造するための方法に関する。
－ 複数の３次元半導体構造（２）を支持する支持体（３）を設けるステップと、
－ 複数の３次元半導体構造（２）の３Ｄ構造（２ａ）の第１の組（２１）の下に、犠牲部（３０）を形成するステップと、
－ 犠牲部（３０）の周りにバリア部（５０）を形成するステップであって、前記バリア部（５０）が犠牲部（３０）の下に延在する基本壁（５１）および犠牲部（３０）の端に延在する横壁（５２）を有する、ステップと、
－ 犠牲部（３０）までアクセストレンチ（１３２）を形成するステップであって、前記アクセストレンチ（１３２）が、バリア部（５０）の横壁（５２）に沿って連続的に延在する、ステップと、
－ アクセストレンチ（１３２）から犠牲部（３０）をエッチングするステップと、
－ ３Ｄ構造（２ａ）の第１の組（２１）を除去するステップと
を含む、光電子デバイス（１）を製造するための方法に関する。
【特許請求の範囲】
【請求項1】
３次元（３Ｄ）半導体構造（２）のない少なくとも１つの第１の区域（２０ａ）および３次元（３Ｄ）半導体構造（２）を備える少なくとも１つの第２の区域（２０ｂ）を備える光電子デバイス（１）を製造するための方法であって、複数の３次元半導体構造（２）を基本平面（ｘｙ）上で支持する支持体（３）を設けるステップであって、前記構造（２）が各々、第１の側（Ｃ１）に向かうベース部（２００）、および前記第１の側（Ｃ１）の反対の第２の側（Ｃ２）に向かう前記ベース部（２００）と反対の先端（２０１）を有する、ステップと、
前記複数の３次元半導体構造（２）の３Ｄ構造（２ａ）の第１の組（２１）の前記ベース部（２００ａ）の下に、前記第１の側（Ｃ１）から犠牲部（３０）を形成するステップと、
前記犠牲部（３０）の周りにバリア部（５０）を形成するステップであって、前記バリア部（５０）が前記犠牲部（３０）の下に延在する基本壁（５１）および前記犠牲部（３０）の端に延在する横壁（５２）を有し、前記横壁（５２）が、基本平面（ｘｙ）に直交する方向（ｚ）に突き出て、前記複数の３次元半導体構造（２、２ａ、２ｂ）の３Ｄ構造（２ｂ）の第２の組（２２）から３Ｄ構造（２ａ）の前記第１の組（２１）を分離する、ステップと、
前記犠牲部（３０）までアクセストレンチ（１３２）を前記第２の側（Ｃ２）から形成するステップであって、前記アクセストレンチ（１３２）が、前記バリア部（５０）の前記横壁（５２）に沿って連続的に延在して、基本平面に直交する前記方向（ｚ）に突き出る、ステップと、
前記アクセストレンチ（１３２）から前記犠牲部（３０）をエッチングするステップと、
前記デバイスの前記少なくとも１つの第１の区域（２０ａ）を規定するなどのために、３Ｄ構造（２ａ）の前記第１の組（２１）を除去するステップと
を含む、方法。
【請求項2】
前記犠牲部（３０）のエッチングが、５：１以上の、前記バリア部（５０）の材料に関する前記犠牲部（３０）の材料のエッチング選択性Ｓ３０：５０を有する、請求項１に記載の方法。
【請求項3】
前記アクセストレンチ（１３２）の形成が、前記基本平面（ｘｙ）に直交する前記方向（ｚ）に主に向けられる異方性エッチングによって実行され、前記犠牲部（３０）の前記エッチングが等方性エッチングである、請求項１または２に記載の方法。
【請求項4】
前記アクセストレンチ（１３２）が、前記第１の組（２１）の前記構造（２ａ）と前記バリア部（５０）の前記横壁（５２）との間に形成されて、前記基本平面（ｘｙ）に直交する前記方向（ｚ）に突き出る、請求項１から３のいずれか一項に記載の方法。
【請求項5】
前記アクセストレンチ（１３２）を形成するステップの前に、３Ｄ構造（２ａ）の前記第１の組（２１）の前記ベース部（２００ａ）の下に接点区域（４０）を形成するステップであって、前記接点区域（４０）が前記デバイス（１）の駆動用電子回路（４）と接触するように意図される、ステップをさらに含む、請求項１から４のいずれか一項に記載の方法。
【請求項6】
前記アクセストレンチ（１３２）を形成するステップの前に、前記接点区域（４０）に前記デバイス（１）の駆動用電子回路（４）を組み立てるステップをさらに含む、請求項５に記載の方法。
【請求項7】
前記犠牲部（３０）が金属材料から作られ、前記バリア部（５０）が誘電体材料から作られる、請求項１から６のいずれか一項に記載の方法。
【請求項8】
第１のレベル（Ｍ１）に対応する第１の金属層（１１）を前記第１の側（Ｃ１）から堆積するステップと、次いで前記第１の金属層（１１）中に前記犠牲部（３０）を規定するように構成される、前記第１の側（Ｃ１）から前記第１の金属層（１１）をエッチングするステップと、
前記犠牲部（３０）を封止して前記バリア部（５０）を形成するように構成される、前記第１の側（Ｃ１）から誘電体層（１５）を堆積するステップと
を含む、請求項７に記載の方法。
【請求項9】
前記駆動用電子回路（４）を組み立てるステップの前に、前記誘電体層（１５）上に、第２のレベル（Ｍ２）に対応する第２の金属層（１２）を前記第１の側（Ｃ１）から堆積するステップと、次いで前記第２の金属層（１２）中に前記接点区域（４０）を規定するように構成される、前記第１の側（Ｃ１）から前記第２の金属層（１２）をエッチングするステップと、
前記駆動用電子回路（４）を組み立てて３Ｄ構造（２ａ）の前記第１の組（２１）を除去するステップの後に、このようにして規定され、前記第２の側（Ｃ２）に面する前記接点区域（４０）の面（４１）を露出するように構成される、前記誘電体バリア部（５０）を前記第２の側（Ｃ２）からエッチングするステップと
をさらに含む、前記４つの請求項を組み合わせた方法。
【請求項10】
前記犠牲部（３０）が誘電体材料から作られ、前記バリア部（５０）が金属体材料から作られる、請求項１から６のいずれか一項に記載の方法。
【請求項11】
３Ｄ構造（２ａ）の前記第１の組（２１）の下に配置される誘電体層（１３）の部分が前記犠牲部（３０）を形成するように、前記第１の側（Ｃ１）から前記誘電体層（１３）を堆積するステップと、前記基本平面（ｘｙ）に直交する方向（ｚ）に突き出る、３Ｄ構造（２ａ）の前記第１の組（２１）の端で前記誘電体層（１３）をエッチングし、その後、前記バリア部（５０）の前記横壁（５２）を形成するように構成される金属堆積をするステップと、
前記犠牲部（３０）を形成し前記横壁（５２）と同一平面の前記誘電体層（１３）の部分上に、第２のレベル（Ｍ２）に対応する第２の金属層（１２）を前記第１の側（Ｃ１）から堆積するステップと、
前記第２の金属層（１２）中に前記横壁（５２）と接触する前記バリア部（５０）の前記ベース部（５１）を規定するように構成される、前記第１の側（Ｃ１）から前記第２の金属層（１２）をエッチングするステップと
を含む、請求項１０に記載の方法。
【請求項12】
前記接点区域（４０）が前記バリア部（５０）の前記基本壁（５１）によって直接形成される、請求項５または６と組み合わせた請求項１１に記載の方法。
【請求項13】
前記犠牲部（３０）を形成する前記誘電体層（１３）の前記部分が、前記第２の金属層（１２）を堆積する前に、前記バリア部（５０）の前記基本壁（５１）から突き出る位置合わせマーク（１２０）を形成するように構築され、前記位置合わせマーク（１２０）によって、たとえば、後続の色変換モジュール（６０）の形成を容易にすることが可能になる、請求項１１または１２に記載の方法。
【請求項14】
前記第２の組（２２）の前記構造（２ｂ）において色変換モジュール（６０）を形成するステップをさらに含む、請求項１から１３のいずれか一項に記載の方法。
【請求項15】
前記色変換モジュール（６０）の形成が、３Ｄ構造（２ａ）の前記第１の組（２１）を除去する前に実行される、請求項１４に記載の方法。
【請求項16】
前記色変換モジュール（６０）の形成が、３Ｄ構造（２ａ）の前記第１の組（２１）を除去した後に実行される、請求項１４に記載の方法。
【請求項17】
前記接点区域（４０）が、前記色変換モジュール（６０）の形成の間に、保護層（２５）によって保護される、請求項５または６と組み合わせた請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体技術の分野に関する。本発明は、たとえば、半導体ワイヤまたはナノワイヤに基づいた発光ダイオードといった、３次元構造を備える光電子デバイスの製造に特に有利に適用可能である。
【背景技術】
【0002】
ナノワイヤまたはマイクロワイヤなどといった３次元半導体構造の配列に基づいたマイクロエレクトロニクスおよび光電子デバイスのいわゆる３Ｄアーキテクチャは、平坦な層などといった２次元半導体構造に基づいた従来のアーキテクチャに対する有望な代替形態と考えられる。
【0003】
３Ｄアーキテクチャを有するそのようなデバイスでは、全体的な効率を改善することができる。ＧａＮなどの半導体材料に基づく、または、より一般的にオプトエレクトロニクス用の直接ギャップ材料に基づくナノワイヤの規則正しい配列は、同じ材料に基づいた平坦な層のものより高い結晶品質を有することが多い。このことによって、たとえば、３Ｄアーキテクチャを有する発光ダイオード（３Ｄ ＬＥＤ）などといった、光電子デバイスからの光の放出を改善することが可能になる。そのような配列の光学特性によって、光の抽出を改善することも可能になる。
【0004】
３Ｄアーキテクチャを有する機能性光電子デバイスの製造には、特に、デバイスの接点区域を規定するため、３Ｄ構造の規則正しい配列を構成することが必要である。３Ｄ構造のこれらの規則正しい配列は、駆動用電子回路に接続することもできる。一般的に、３Ｄ ＬＥＤの駆動用電子回路は、１つまたは複数のナノワイヤ配列の背面に取り付けられる。次いで、ＣＭＯＳトランジスタ（相補型金属酸化物半導体）に基づいた駆動用電子回路用に、通常は「パッド」または「ＣＭＯＳパッド」と呼ばれる、アクセス区域またはナノワイヤ配列を通る開口を作成して駆動用電子回路の接点区域への障害物を取り除く必要がある。
【0005】
複数の知られている解決策によって、３Ｄ構造を持っていない区域を形成することが可能になる。
【0006】
したがって、１つの解決策は、典型的にはデバイスの駆動用電子回路を接触させることが意図される接点区域といった、３Ｄ構造が不要な区域をマスクすることによって、３Ｄ ＬＥＤの放出区域で３Ｄ構造の配列を局所的に成長させることからなる。そのような解決策によって、一般的に、マスクした区域の端部における成長の擾乱に起因して、３Ｄ構造の配列中に不均等性および／または不連続性がもたらされることが多い。このことによって、３Ｄ光電子デバイスの性能に影響がおよぼされる。
【0007】
ＥＰ２９３６５７１Ａ１という文書中に開示される別の解決策は、ウェハの全面上に均一に３Ｄ構造を成長させ、次いで、これらが不要な区域からこれらを除去することからなる。３Ｄ構造の除去は、たとえば、局部的なエッチングまたは機械的な作用によって実行することができる。これは、一般的に、３Ｄ ＬＥＤを製造するための方法に有害な、粗さ問題を引き起こす。本方法の再現性は低下する。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】ＥＰ２９３６５７１Ａ１
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明は、上述の欠点を少なくとも部分的に克服することを狙っている。
【0010】
特に、本発明の１つの目的は、再現性を改善させた３Ｄ光電子デバイスを製造するための方法を提案することである。
【0011】
本発明の別の目的は、デバイスの駆動用電子回路を接触させることが意図される接点区域への障害物を取り除くのを可能にする、３Ｄ光電子デバイスを製造するための方法を提案することである。
【課題を解決するための手段】
【0012】
本発明の他の狙い、特徴、および利点は、以下の記載および添付図面を検討すれば明らかになろう。他の利点を組み込むことができることが理解される。
【0013】
上述の目的を達成するために、本発明の第１の態様は、３次元（３Ｄ）半導体構造がない少なくとも１つの第１の区域と、３次元（３Ｄ）半導体構造を備える少なくとも１つの第２の区域とを備える光電子デバイスを製造するための方法に関する。本方法は、以下のステップを含む。
－ 複数の３次元半導体構造を基本平面上で支持する支持体を設けるステップであって、前記構造は各々が、背面とも呼ばれる第１の側に向かうベース部、および第１の側の反対の前面とも呼ばれる第２の側に向かうベース部と反対の先端を有する、ステップ、
－ 複数の３次元半導体構造の３Ｄ構造の第１の組のベース部の下に、第１の側から犠牲部を形成するステップ、
－ 犠牲部の周りにバリア部を形成するステップであって、前記バリア部が犠牲部の下に延在する基本壁および犠牲部の端に延在する横壁を有し、前記横壁が、基本平面に直交する方向に突き出て、複数の３次元半導体構造の３Ｄ構造の第２の組から３Ｄ構造の第１の組を分離する、ステップ、
－ 犠牲部までアクセストレンチを第２の側から形成するステップであって、前記アクセストレンチが、バリア部の横壁に沿って連続的に延在して、基本平面に直交する方向に突き出る、ステップ、
－ アクセストレンチから犠牲部をエッチングするステップ、
－ デバイスの少なくとも１つの第１の区域を規定するなどのために、３Ｄ構造の第１の組を除去するステップ。
－ 複数の３次元半導体構造を基本平面上で支持する支持体を設けるステップであって、前記構造は各々が、背面とも呼ばれる第１の側に向かうベース部、および第１の側の反対の前面とも呼ばれる第２の側に向かうベース部と反対の先端を有する、ステップ、
－ 複数の３次元半導体構造の３Ｄ構造の第１の組のベース部の下に、第１の側から犠牲部を形成するステップ、
－ 犠牲部の周りにバリア部を形成するステップであって、前記バリア部が犠牲部の下に延在する基本壁および犠牲部の端に延在する横壁を有し、前記横壁が、基本平面に直交する方向に突き出て、複数の３次元半導体構造の３Ｄ構造の第２の組から３Ｄ構造の第１の組を分離する、ステップ、
－ 犠牲部までアクセストレンチを第２の側から形成するステップであって、前記アクセストレンチが、バリア部の横壁に沿って連続的に延在して、基本平面に直交する方向に突き出る、ステップ、
－ アクセストレンチから犠牲部をエッチングするステップ、
－ デバイスの少なくとも１つの第１の区域を規定するなどのために、３Ｄ構造の第１の組を除去するステップ。
【0014】
こうして、アクセストレンチを形成するステップおよび３Ｄ構造の第１の組の下の犠牲部をエッチングするステップによって、３Ｄ構造をエッチングする必要なくデバイスから第１の組を分離することが可能になる。このことによって、知られている解決策で組み込まれる３Ｄ構造のエッチングに関係する粗さ問題が解消される。第１の組の３Ｄ構造の除去がさらに容易にされる。犠牲部は、典型的には、除去される３Ｄ構造のベース部に埋め込まれる。アクセストレンチは、典型的には、除去される３Ｄ構造の組を切除し、犠牲部にアクセスすることを可能にする。
【0015】
バリア部によって、犠牲部へのエッチングを限定することがさらに可能になる。このことによって、第２の組の３Ｄ構造を支持する支持体が損なわれるのを回避することが可能になる。このバリア部は、基本壁および横壁を備える。バリア部はドーム形状を有してよい。基本平面中のその延長部および基本平面での法線に従って、深さおよび横方向といった、２つの方向に従ってエッチングを停止することが可能になる。その形状は、有利なことに、第２の側から見ると凹である。横壁は、好ましくは、基本壁に対してほぼ直角である。このバリア部は、好ましくは連続的であり、横壁および基本壁が接続される。有利なことに、これらの壁は、穿孔されない。
【0016】
基本壁によって、基本平面に直角な方向のエッチングを停止することが可能になる。基本壁は、たとえば駆動用電子回路といった、下にある要素のための保護を形成する。
【0017】
横壁によって、基本平面に平行な方向のエッチングを停止することが可能になる。横壁は、たとえば、第２の組の３Ｄ構造の接点パターンといった、隣接要素のための保護を形成する。
【0018】
こうして作成された、３Ｄ構造のない少なくとも１つの第１の区域は、有利なことに、局部的な方法で、デバイスの周りの要素を損なうことなく、デバイスの駆動用電子回路の接触パッドにアクセスすることを可能にすることができる。
【0019】
好ましいが非限定の方式において、方法は、アクセストレンチを形成するステップの前に、３Ｄ構造の第１の組のベース部の下、犠牲部の下に、接触パッドとも呼ばれる接点区域を形成するステップをさらに含む。そのような接触パッドは、典型的には、デバイスの駆動用電子回路と接触することが意図される。
【0020】
１つの例によれば、犠牲部は金属材料に基づき、バリア部は、誘電体材料に基づく。犠牲部は、デバイスの第１のレベルＭ１に対応する第１の金属層から形成することができる。バリア部は、犠牲部をコーティングする誘電体層から形成することができる。接触パッドは、デバイスの第２のレベルＭ２に対応する第２の金属層から形成することができる。接触パッドは、ここで、バリア部の下、典型的には基本壁の下にある。このことによって、３Ｄ構造の第１の組を除去する期間、接触パッドを保護することが可能になる。
【0021】
代替の例によれば、犠牲部は誘電体材料に基づき、バリア部が金属材料に基づく。犠牲部は、誘電体層から形成することができる。バリア部は、デバイスの第２のレベルＭ２に対応する第２の金属層から形成することができる。金属材料に関した誘電体材料の選択的エッチングによって、金属材料から作られたバリア部の基本壁を露出することが可能になる。したがって接触パッドは、バリア部の基本壁によって直接形成することができる。接触パッドを形成するのを可能にする方法ステップの数がこうして減らされる。
【0022】
本発明の狙い、主題、ならびに特徴および利点は、以下の添付図面によって図示される、前記発明の実施形態の詳細な記載から明らかとなろう。
【図面の簡単な説明】
【0023】
【図1】本発明の問題に従って埋め込まれた接触パッドの頂部上にある３Ｄ構造の配列を図示する図である。
【図2A】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法を図示するセクションステップの図である。
【図2B】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法を図示するセクションステップの図である。
【図2C】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法を図示するセクションステップの図である。
【図2D】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法を図示するセクションステップの図である。
【図2E】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法を図示するセクションステップの図である。
【図2F】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法を図示するセクションステップの図である。
【図2I】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図2J】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図2K】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図2L】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図2M】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図2N】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図2O】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図2P】本発明の第１の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3A】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3B】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3C】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3D】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3E】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3F】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3G】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3H】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3I】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3J】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3K】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3L】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3M】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【図3N】本発明の第２の実施形態に従った、光電子デバイスを製造するための方法のステップを図示する図である。
【発明を実施するための形態】
【0024】
図は、例として与えられており、本発明の制限ではない。図は、本発明の理解を容易にすることが意図される概略表示を構成し、必ずしも実際の応用例の原寸に比例しない。特に、光電子デバイスの様々な要素の寸法は、必ずしも、現実を表すわけではない。
【0025】
本発明の実施形態の詳細な検討を開始する前に、本発明は、以降で、特に組合せでまたは代替で使用できる任意選択の特徴を備えることが想起される。
【0026】
１つの例によれば、犠牲部のエッチングは、５：１以上の、バリア部の材料に関する犠牲部の材料のエッチング選択性Ｓ３０：５０を有する。そのような選択的エッチングによって、犠牲部のエッチングステップの終了時に、バリア部を保護することが可能になる。
【0027】
１つの例によれば、アクセストレンチの形成は、基本平面ｘｙに直交する方向ｚに主に向けられる異方性エッチングによって実行される。このことによって、構造の第１の組を横方向に切断することが可能になる。
【0028】
１つの例によれば、犠牲部のエッチングは、等方性エッチングである。このことによって、下にあるバリア部に関して構造の第１の組を分離することが可能になる。
【0029】
１つの例によれば、アクセストレンチは、第１の組の構造とバリア部の横壁との間に形成され、基本平面ｘｙに直交する方向ｚに突き出る。このことによって、第１の組の構造をエッチングするのを回避することが可能になる。アクセストレンチの形成が容易になる。
【0030】
１つの例によれば、方法は、アクセストレンチを形成するステップの前に、３Ｄ構造の第１の組のベース部の下に接点区域を形成するステップであって、前記接点区域がデバイスの駆動用電子回路と接触するように意図される、ステップをさらに含む。
【0031】
１つの例によれば、方法は、アクセストレンチを形成するステップの前に、接点区域にデバイスの駆動用電子回路を組み立てるステップをさらに含む。このことによって、３Ｄ構造の第１の組を除去するステップの前に、典型的にはＣＭＯＳベースの電子回路である駆動用電子回路を組み立てることが可能になる。標準的な銅－銅組立方法をこうして有利に使用することができる。このことによって、光電子デバイスおよびその駆動用電子回路を備えるシステムを製造するための方法を簡略化することが可能になる。このことによって、そのようなシステムを製造する費用を減らすことが可能になる。
【0032】
１つの例によれば、駆動用電子回路は、薄膜トランジスタＴＦＴに基づく。１つの例によれば、トランジスタＴＦＴは、いわゆるＩＧＺＯ（インジウムガリウム亜鉛酸化物）技術に従って形成される。
【0033】
１つの例によれば、犠牲部が金属材料から作られ、バリア部が誘電体材料から作られる。
【0034】
１つの例によれば、方法は、
－ 第１のレベルに対応する第１の金属層を第１の側から堆積するステップ、次いで
－ 第１の金属層中に犠牲部を規定するように構成される、第１の側から前記第１の金属層をエッチングするステップ、
－ 犠牲部を封止してバリア部を形成するように構成される、第１の側から誘電体層を堆積するステップ
を含む。
－ 第１のレベルに対応する第１の金属層を第１の側から堆積するステップ、次いで
－ 第１の金属層中に犠牲部を規定するように構成される、第１の側から前記第１の金属層をエッチングするステップ、
－ 犠牲部を封止してバリア部を形成するように構成される、第１の側から誘電体層を堆積するステップ
を含む。
【0035】
１つの例によれば、方法は、
－ 駆動用電子回路を組み立てるステップの前に、誘電体層上に、第２のレベルに対応する第２の金属層を第１の側から堆積するステップ、次いで
－ 第２の金属層中に接点区域を規定するように構成される、第１の側から前記第２の金属層をエッチングするステップ、および
－ 駆動用電子回路を組み立てて３Ｄ構造の第１の組を除去するステップの後に、こうして規定され第２の側に面する接点区域の面を露出するように構成される、誘電体バリア部を第２の側からエッチングするステップ
を含む。
－ 駆動用電子回路を組み立てるステップの前に、誘電体層上に、第２のレベルに対応する第２の金属層を第１の側から堆積するステップ、次いで
－ 第２の金属層中に接点区域を規定するように構成される、第１の側から前記第２の金属層をエッチングするステップ、および
－ 駆動用電子回路を組み立てて３Ｄ構造の第１の組を除去するステップの後に、こうして規定され第２の側に面する接点区域の面を露出するように構成される、誘電体バリア部を第２の側からエッチングするステップ
を含む。
【0036】
１つの例によれば、犠牲部が誘電体材料から作られ、バリア部が金属材料から作られる。
【0037】
１つの例によれば、方法は、
－ ３Ｄ構造の第１の組の下に配置される前記誘電体層の部分が犠牲部を形成するように、第１の側から誘電体層を堆積するステップと、
－ 基本平面ｘｙに直交する方向ｚに突き出る、３Ｄ構造の第１の組の端で誘電体層をエッチングし、その後、バリア部の横壁を形成するように構成される金属堆積をするステップと、
－ 犠牲部を形成し横壁と同一平面の誘電体層の部分上に、第２のレベルに対応する第２の金属層を第１の側から堆積するステップと、
－ 第２の金属層中に横壁と接触するバリア部のベース部を規定するように構成される、第１の側から前記第２の金属層をエッチングするステップと
を含む。
－ ３Ｄ構造の第１の組の下に配置される前記誘電体層の部分が犠牲部を形成するように、第１の側から誘電体層を堆積するステップと、
－ 基本平面ｘｙに直交する方向ｚに突き出る、３Ｄ構造の第１の組の端で誘電体層をエッチングし、その後、バリア部の横壁を形成するように構成される金属堆積をするステップと、
－ 犠牲部を形成し横壁と同一平面の誘電体層の部分上に、第２のレベルに対応する第２の金属層を第１の側から堆積するステップと、
－ 第２の金属層中に横壁と接触するバリア部のベース部を規定するように構成される、第１の側から前記第２の金属層をエッチングするステップと
を含む。
【0038】
１つの例によれば、接点区域は、バリア部の基本壁によって直接形成される。
【0039】
１つの例によれば、犠牲部を形成する誘電体層の部分は、第２の金属層を堆積する前に、バリア部の基本壁から突き出る位置合わせマークを形成するように構築される。これらの位置合わせマークによって、たとえば、後続の色変換モジュールの形成を容易にすることが可能になる。より一般的に、位置合わせマークによって、背面に組み込まれる構造のマーカ、典型的にはＣＭＯＳプレートのマーカ上で正確に位置合わせをすることによって、前面での技術的操作を実行することが可能になる。
【0040】
１つの例によれば、方法は、第２の組の構造に色変換モジュールを形成するステップをさらに含む。
【0041】
１つの例によれば、色変換モジュールの形成が、３Ｄ構造の第１の組を除去する前に実行される。
【0042】
１つの例によれば、色変換モジュールの形成が、３Ｄ構造の第１の組を除去した後に実行される。
【0043】
１つの例によれば、接点区域が、色変換モジュールの形成期間に、保護層によって保護される。
【0044】
１つの例によれば、製造方法は、複数の３次元（３Ｄ）半導体構造を備える光電子デバイスの接点区域またはパッドを生産するステップを含む。３Ｄ構造は、典型的には、背面に向けられるベース部および前面に向けられるベース部とは反対の先端を各々が有する。パッドは、デバイスの駆動用電子回路と接触することが意図される。パッドは、典型的には、３Ｄ構造のベース部の下にある基本平面に沿って延在する。
【0045】
有利なことに、方法は、
－ 複数の３次元半導体構造を設けるステップと、
－ ベース部に面する、背面中の第１のレベルＭ１上に第１の金属層を堆積するステップと、
－ ３Ｄ構造の第１の組のベース部の下に犠牲部を形成するステップと、
－ ３Ｄ構造の第２の組のベース部の下に第１の金属層から接点パターンを形成するステップと、
－ 第１のレベルＭ１とは別個の第２のレベルＭ２上に第２の金属層を堆積するステップと、
－ 犠牲部の周りにバリア部を形成するステップであって、前記バリア部が、３Ｄ構造の第１の組の下の犠牲部を受け入れるドームを形成するなどといった、犠牲部の下で端に閉じた外形を有する、ステップと、
－ デバイスの前面から、犠牲部をエッチングするステップと、
－ 第２の金属層に向かうアクセス区域を規定するなどのため、３Ｄ構造の第１の組を除去するステップと、
－ アクセス区域から第２の金属層の領域を露出させるステップであって、前記領域がパッドを形成するステップと
を含む。
－ 複数の３次元半導体構造を設けるステップと、
－ ベース部に面する、背面中の第１のレベルＭ１上に第１の金属層を堆積するステップと、
－ ３Ｄ構造の第１の組のベース部の下に犠牲部を形成するステップと、
－ ３Ｄ構造の第２の組のベース部の下に第１の金属層から接点パターンを形成するステップと、
－ 第１のレベルＭ１とは別個の第２のレベルＭ２上に第２の金属層を堆積するステップと、
－ 犠牲部の周りにバリア部を形成するステップであって、前記バリア部が、３Ｄ構造の第１の組の下の犠牲部を受け入れるドームを形成するなどといった、犠牲部の下で端に閉じた外形を有する、ステップと、
－ デバイスの前面から、犠牲部をエッチングするステップと、
－ 第２の金属層に向かうアクセス区域を規定するなどのため、３Ｄ構造の第１の組を除去するステップと、
－ アクセス区域から第２の金属層の領域を露出させるステップであって、前記領域がパッドを形成するステップと
を含む。
【0046】
不適合の場合を除いて、所与の実施形態で詳細に記載される技術的な特徴は、必ずしも図示または記載されない別の実施形態を形成するように、非限定の例として記載される他の実施形態の文脈中に記載される技術的な特徴と組み合わせることができる。明らかに、そのような実施形態は、本発明から除外されない。たとえば、金属Ｍ２中に形成され、本発明の第１の実施形態について図２Ｇ、図２Ｈ中に図示される位置合わせマークは、図３Ｄ、図３Ｅ中に図示される本発明の第２の実施形態中の変形形態として想定することもできる。
【0047】
本発明では、製造方法は、３Ｄアーキテクチャを有するＬＥＤ（３Ｄ ＬＥＤ）の製造に特化される。
【0048】
本発明は、３Ｄアーキテクチャを有する様々な光電子デバイスまたはマイクロエレクトロニクスデバイス用により広く実施することができる。
【0049】
したがって、本発明は、やはりレーザもしくは光起電力デバイスの範囲内、または、やはりトランジスタもしくはメモリを備えるデバイスの範囲内に実装することができる。
【0050】
明示的に言及されない限り、本発明の範囲内で、第１の層と第２の層の間に挿入される第３の層の相対的な配置は、必ずしも、層が互いに直接接触することを必ずしも意味せず、第３の層が第１の層および第２の層と直接接触するまたはそれらから少なくとも１つの他の層または少なくとも１つの他の要素によって分離されることを意味すると定められる。
【0051】
特許請求されるなどといった本方法のステップは、広義に理解され、明示されない限り必ずしも連続しない。ステップは、任意選択で、同時に実施すること、または複数のサブステップで実施することがやはりできる。
【0052】
本特許出願では、第１の側は、典型的にはデバイスの背面に対応し、第２の側は、典型的にはデバイスの前面に対応する。こうして背面は、もっと正確に言えば、方法ステップが実行される側（図では、Ｃ１）を表す。同様に、こうして前面は、もっと正確に言えば、方法ステップが実行される側（図では、Ｃ２）を表す。
【0053】
本特許出願では、「発光ダイオード」、「ＬＥＤ」、または簡単に「ダイオード」という用語は同義語として使用される。「ＬＥＤ」は、「マイクロＬＥＤ」を意味することもできる。
【0054】
材料Ｍに「基づいた」基板、層、デバイスは、この材料Ｍだけ、またはこの材料Ｍおよび任意選択で、たとえば合金元素、不純物もしくはドープ元素といった他の材料を含む基板、層、デバイスを意味する。こうして、窒化ガリウム（ＧａＮ）に基づいた層は、たとえば、窒化ガリウム（ＧａＮまたはＧａＮ－ｉ）またはドープ窒化ガリウム（ＧａＮ－ｐ、ＧａＮ－ｎ）を含むことができる。窒化インジウムガリウム（ＩｎＧａＮ）に基づく活性領域は、たとえば、窒化アルミニウムガリウム（ＡｌＧａＮ）または様々なアルミニウムおよびインジウム成分を有する窒化ガリウム（ＧａＩｎＡｌＮ）を含むことができる。
【0055】
「に関する選択的エッチング」または「に関する選択性を有するエッチング」とは、材料Ｂまたは層Ｂに関して材料Ａまたは層Ａを除去し、材料Ｂのエッチング速度より速い材料Ａのエッチング速度を有するように構成されるエッチングを意味する。選択性は、材料Ａのエッチング速度と材料Ｂのエッチング速度の間の比率である。ＡとＢの間の選択性は、ＳＡ：Ｂと示される。
【0056】
ｘ、ｙ、ｚ軸を備える、好ましくは直交座標系が、ある種の添付図面に示される。基本平面は、この座標系のｘｙ平面に延在する。
【0057】
本特許出願では、層の厚さおよび構造またはデバイスの高さに対して、参照が行われることが好ましい。厚さは、層の主たる延在面に直交する方向で測られ、高さは、基板の基本平面ｘｙに垂直に測られる。したがって、金属層は、典型的には、ｚに従った厚さを有し、ＬＥＤは、ｚに従った高さを有する。「の下」、「下にある」という相対的な用語は、ｚ方向に測られた位置のことをいう。
【0058】
寸法の値は、測定および製造許容範囲の中であることを意味する。
【0059】
「ほぼ」、「約」、「の程度」といった用語は、それらが値に関するとき、この値の「１０％以内」を意味し、またはそれらが角度方位に関するとき、この方位の「１０°以内」を意味する。したがって、平面にほぼ直交する方向とは、平面に関して９０±１０°の角度を有する方向を意味する。
【0060】
３Ｄ構造に基づいたデバイスの接触パッドが、本発明に記載される方法に従って製造されたかまたはそこへの障害物を取り除いたかを決定するため、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）による分析を実行することができる。
【0061】
特に、接触パッド上の横断面の観察によって、このパッドがボウル形状を有するか、または、パッドの上にある側面にボウルの跡があるかを決定することができる。
【0062】
本発明に従った方法を実施する別の特徴的な結果は、３Ｄ構造の均質に保たれた組の端に保たれた面を有するパッドが得られることである。
【0063】
これらの幾何学的特徴と物理的特徴の組合せは、本発明に記載されるような方法の使用の重大な指示となってよい。
【0064】
図１は、本発明に従った方法によって解決するのが可能になる問題を図示する。均一に分散された均質の３Ｄ構造２に基づいたデバイス１を得るため、基板３の全面３０にわたって３Ｄ構造２を成長させることが好ましい。したがって、たとえば、デバイス１の接点区域４０といった、３Ｄ構造２の下に埋め込まれた区域にアクセスするのを可能にするように、３Ｄ構造２の配列に開口を作ることが一般的に必要である。ある種の３Ｄ構造は、こうして、他の周りの構造、特に隣接する３Ｄ構造および下にある接点区域を損傷させることなく除去しなければならない。
【0065】
以下の例では、３Ｄ構造は、半導体ナノワイヤ２である。本方法は、たとえば非限定の様式で、ピラミッド型、フィン型といった、他のタイプの３Ｄ構造の除去に完全に好適であることが理解される。これらの３Ｄ構造を除去するため、本発明の１つの原理は、除去する３Ｄ構造の下に犠牲部を、犠牲部の下および端にバリア部を形成することである。したがって、アクセストレンチを介した犠牲部のエッチングによって、除去する３Ｄ構造を分離することが可能になる。バリア部によって、犠牲部のエッチング期間に周りの構造を損傷させるのを回避することが可能になる。以下では、第１の実施形態は、たとえばケイ素または窒化ケイ素から作られるなどといった、誘電体材料から作られる犠牲部、およびたとえばアルミニウムから作られるなどといった、金属材料から作られるバリア部を設ける。第２の実施形態は、反対に、金属材料から作られる犠牲部、および誘電体材料から作られるバリア部を設ける。
【0066】
以下の例では、デバイスは、光電子デバイス、好ましくは発光ダイオード（ＬＥＤ）である。本発明は、他のデバイス、たとえばレーザもしくは光起電力セル、またはマイクロエレクトロニクスデバイスもしくはマイクロエレクトロメカニカルシステム（ＭＥＭＳ）の製造にも完全に好適であることが理解される。
【0067】
図２Ａに図示されるように、本方法の第１のステップは、支持基板３上に３Ｄ構造、ここでは半導体ナノワイヤ２を設けることからなる。これらのナノワイヤ２は、好ましくはＩＩＩ－Ｖ族材料に基づき、たとえば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮに基づく。あるいは、これらは、ＩＩ－ＶＩ族材料に基づく、たとえばＺｎＯ、ＺｎＳｅに基づくことができ、または、ＩＶ－ＩＶ族材料に基づく、たとえばＳｉ、ＳｉＧｅに基づくことができる。
【0068】
ナノワイヤ２は、好ましくは、ｚに従って長手方向に延在する。それらは、たとえば１００ｎｍと２０μｍの間といった、数十ナノメートルと数マイクロメートルの間の高さを有することができる。それらは、平面ｘｙにおける断面で様々な形状を有することができる。ＧａＮに基づいたナノワイヤ２は、典型的には、ほぼ六角形の断面を有する。たとえば直径といった、平面ｘｙにおけるナノワイヤ２の最大寸法は、たとえば５０ｎｍと５μｍの間といった、数十ナノメートルと数マイクロメートルの間であってよい。それらは、先端２０１およびベース部２００を有する。それらのベース部２００は基板３上にある。好ましくは、それらは、互いにほぼ平行であり、基板３上に均一に分散される。それらは、たとえば、二酸化ケイ素または窒化ケイ素などといった誘電体材料から作られる封止層２４によって封止することができる。このことによって、ナノワイヤ２を保護することが可能になる。このことによって、基板３上のナノワイヤ２の配列の機械的強度を改善することがやはり可能になる。
【0069】
基板３は、典型的には、ナノワイヤ２のベース部２００を支持する面３００を有する。この面３００は、主に基本平面ｘｙに延在する。面３００は、平坦であってよく、またはわずかに構造を有してよい。知られている方式では、基板３は、固体支持層（図示せず）、核生成層３１、１つまたは複数のマスク層３２、３３を備えることができる。この例によれば、ナノワイヤ２は、典型的には、核生成層３１から、マスク層３２および／または反射防止層３３の開口を通って成長することによって得られる。
【0070】
層３１、３２、３３の下にある固体支持層は、部分的または全体的に除去することができる。知られている方式では、デバイス１の「前面」中のサイドＣ２上に、操作基板（図示せず）が組み立てられる。固体支持層は、次いで、トリミングによって機械的に、および／または、エッチングによって化学的に、および／または、レーザによって除去される。このことによって、デバイス１の「背面」に核生成層３１またはサイドＣ１を露出させることが可能になる。核生成層３１は、任意選択で、除去することもできる。
【0071】
第１の実施形態によれば、たとえばアルミニウムから作られる第１の金属層１１は、図２Ｂに図示されるように、背面で核生成層３１上に堆積される。この第１の金属層１１が第１の金属レベルＭ１に対応する。
【0072】
図２Ｃに図示されるように、第１の金属層１１および／または核生成層３１は、ナノワイヤ２ａの第１の組２１のベース部２００ａの下に配置される層１１、３１の部分を全体的に除去するように、典型的には、背面から異方性エッチングすることによって構築される。この第１の金属レベルＭ１によって、典型的には、ナノワイヤ２ｂの第２の組２２のベース部２００ｂの下に個別の接触ピン１１４を形成することが可能になる。好ましい考えられる例によれば、異方性エッチングは、第１の組２１のすぐそばの端でナノワイヤ２ｃの第３の組２３のベース部２００ｃの下に連続的な金属線１１３を形成するように構成される。この金属線１１３によって、平面ｘｙで突き出る、第２の組２２から第１の組２１を分離することが可能になる。あるいは、不連続な線１１３またはピン１１４を、ナノワイヤ２ｃのベース部２００ｃの下に形成することができる。
【0073】
第１の組２１のナノワイヤ２ａは、本方法の最後に除去されることが意図される。第２の組２２のナノワイヤ２ｂは、典型的には、光を放出することが意図される活性ナノワイヤである。第３の組２３のナノワイヤ２ｃは、典型的には、一般的に「ダミー」と呼ばれる不活性ナノワイヤである。
【0074】
図２Ｄに図示されるように、たとえばＳｉＯ２から作られる誘電体層１３が、その後に、ナノワイヤ２ａの第１の組２１の下の犠牲部３０を形成するように、背面に堆積される。この層１３は、好ましくは、接触ピン１１４および／または線１１３をコーティングする。このことによって、ピン１１４および／または線１１３の機械的強度を確実にする一方で、それらを互いに電気的に絶縁することが可能になる。
【0075】
図２Ｅに図示されるように、典型的には背面からの異方性エッチングによる誘電体層１３のエッチングは、個別の接触ピン１１４の下にバイア１３４を形成するように実行される。好ましい考えられる例によれば、このエッチングは、金属線１１３の下に連続したトレンチ１３３を形成するように構成される。あるいは、不連続なトレンチ１３３またはバイア１３４は、ナノワイヤ２ｃのベース部２００ｃの下に配置される接触ピン１１４および／または線１１３の下に形成することができる。
【0076】
図２Ｆに図示されるように、トレンチ１３３および／またはバイア１３４は、その後、金属で満たされる。この充填は、誘電体層１３上のたとえばアルミニウムから作られる第２の金属層１２の背面における堆積期間に直接実行することができる。あるいは、第２の金属層の充填と堆積を独立に実行することができる。第２の金属層は、金属で充填されるトレンチ１３３および／またはバイア１３４と同一面である。この第２の金属層１２は、平面ｘｙ中に延在し、第２の金属レベルＭ２を形成するように構築される。この金属レベルＭ２は、典型的には、ナノワイヤ２ｂを接続して同じ色のサブピクセルを形成することが意図される。したがって、この金属レベルＭ２が、様々なサブピクセルまたはナノワイヤ２ｂを接続する様々なトラックを備えるが、この態様は、ｙｚに従った横断面で図中で見ることができないことが理解される。第２の金属層１２は、犠牲部３０の下で連続的である。金属バリア部５０は、こうして、誘電体犠牲部３０の下の端に形成される。
【0077】
バリア部５０の機能は、後続の犠牲部３０のエッチング期間に周りの領域を保護することである。そのことによって、典型的には、犠牲部３０の外側にこのエッチングが広がるのを制限することが可能になる。こうして、そのようなエッチングが犠牲部３０に限定される。
【0078】
この例では、金属で充填され、ナノワイヤ２ｃのベース部２００ｃの下に配置されるトレンチ１３３またはバイア１３４は、ナノワイヤ２ｃのベース部２００ｃの下に配置される線１１３または接触ピン１１４と組み合わせて、金属バリア部５０の横壁５２を形成する。この横壁５２は、犠牲部の端において、エッチングの横への、すなわち、主に平面ｘｙの方向への拡大を制限または回避する。この横壁５２は、好ましくは連続的である。横壁５２は、特にウェットエッチングの場合に、より効果的にエッチングの横への拡大を停止する。あるいは、横壁５２は、穿孔することまたは鋸歯状にすることができる。横壁は、５０ｎｍと２μｍの間の、平面ｘｙに測られた厚さを有することができる。１つの考えられる例によれば、横壁５２は、ナノワイヤ２ｃと垂直に位置合わせされない。横壁５２は、平面ｘｙ上に突き出て、ナノワイヤ２ｂとナノワイヤ２ａの間に配置することができる。
【0079】
ナノワイヤ２ａの第１の組２１およびナノワイヤ２ｃの第３の組２３の下に延在する第２の金属層１２の一部が、金属バリア部５０の基本壁５１を形成する。この基本壁５１は、犠牲部の下の方向ｚのエッチングの拡大を停止する。基本壁は、５０ｎｍと２μｍの間の、ｚに従って測られた厚さを有することができる。
【0080】
図２Ｇ、図２Ｈに図示される変形形態によれば、パターン３０１は、背面から、犠牲部３０中に形成され、次いで、第２の金属層１２の堆積期間に少なくとも部分的に充填される。位置合わせマーク１２０は、こうして基本壁５１から突き出て形成される（図２Ｈ）。これらの位置合わせマーク１２０によって、典型的には、たとえば以下に記載されるような色変換モジュールの形成期間などといった、後続ステップの期間に、様々なリソグラフィ用マスクの位置合わせを容易にすることが可能になる。
【0081】
第２の金属層１２は、次いで、バイア１３４および／または接触ピン１１４の下に接触ピン１２４またはトラックを形成するようにエッチングすることができる。このことによって、第２の組２２の活性ナノワイヤ２ｂを集合的または個別に接触させることが可能になる。このエッチングは、好ましくは、接触ピン１２４からバリア部５０を分離するように構成される（図２Ｉ）。
【0082】
図２Ｊ、図２Ｋ、図２Ｌに図示されるように、背面Ｃ１は、ボンディングパッド１４４ａ、１４４ｂを受け入れるように成形および／または準備することができる。これらのボンディングパッド１４４ａ、１４４ｂは、典型的には、銅から作られる。それらによって、知られている方式で、図２Ｍに図示されるように駆動用電子回路４を接続することが可能になる。具体的には、ボンディングパッド１４４ａは、金属バリア部５０を典型的には基本壁５１で接触するように構成される。ボンディングパッド１４４ｂは、たとえば接触ピン１２４を介して活性ナノワイヤ２ｂと接触するように構成することができる。
【0083】
他のレベルの金属およびバイアまたはピンを、レベルＭ２とボンディングパッド１４４ａ、１４４ｂとの間に形成できることが理解される。
【0084】
ナノワイヤに基づいたデバイスの駆動用電子回路４は、好ましくは、ボンディングパッド１４４ａ、１４４ｂを介して背面で組み立てられる。この駆動用電子回路４は、典型的には、駆動用電子回路に基づいたＣＭＯＳ（相補型金属酸化物半導体）であってよい。あるいは、駆動用電子回路４は、薄膜トランジスタＴＦＴに基づいてよい。１つの例によれば、トランジスタＴＦＴは、ＩＧＺＯ技術に従って形成される。バリア部５０の基本壁５１は、したがって有利なことに、駆動用電子回路４のための接触パッド４０を形成する。この接触パッド４０は、この段階でナノワイヤ２ａの下に埋め込まれる。以下では、本方法のあるステップは、接触パッド４０を前面Ｃ２からアクセス可能にするように、この接触パッド４０への障害物を取り除く狙いがある。
【0085】
図２Ｎに図示される１つの考えられる例によれば、色変換モジュール６０は、ナノワイヤ２ｂの第２の組２２に形成される。知られている方式では、そのようなモジュール６０は、第１の波長を有しナノワイヤ２ｂによって放出された光を、典型的には、青色（Ｂ）、緑色（Ｇ）、および赤色（Ｒ）に対応する第１、第２、および第３の波長の、１つまたは複数の異なる波長を有する光へと変換するように構成される。このことによって、たとえば、活性ナノワイヤ２ｂから、ディスプレイスクリーンの画素のＲＧＢサブピクセルを形成することが可能になる。そのようなモジュール６０は、典型的には、サブピクセルを形成するのが意図されるナノワイヤ２ｂの様々なサブセット上に、様々なナノ粒子の局所化した堆積によって形成される。局所化した堆積は、たとえば図２Ｈに図示されるような、デバイス中の位置合わせマークの存在によって容易にすることができる。あるいは、モジュール６０は、他の色変換技術に従って形成することができる。他の色変換技術は、たとえば色付きフィルタを備えることができる。
【0086】
図２Ｏおよび図２Ｐは、第１の組２１からのナノワイヤ２ａの除去を図示する。アクセストレンチ３２は、最初に、第１の組２１のリム中に形成される。このアクセストレンチ３２は、平面ｘｙ中で突き出た連続した輪郭を有する。このことによって、第１の組２１を切断し、それを第２の組２２から分離することが可能になる。アクセストレンチ３２は、犠牲部３０に通じるように構成される。アクセストレンチ３２は、任意選択で、図２Ｏに図示されるようにバリア部５０の基本壁５１まで延在することができる。そのようなアクセストレンチ３２は、典型的には、前面Ｃ２からｚに従った異方性エッチングによって形成することができる。好ましくは、異方性エッチングは、Ｓ３０：５０＞５：１などといった、バリア部５０の金属材料に関する犠牲部３０の誘電体材料の、エッチング選択性Ｓ３０：５０を有する。このことによって、バリア部５０上のアクセストレンチ３２のエッチングを停止させる一方で、このバリア部５０の表面状態を保つことが可能になる。これは、特に、バリア部５０が直接接触パッド４０を形成することが意図されるときに有利である。犠牲部３０へのアクセスは、アクセストレンチ３２を通して実行される。他のバイアまたはトレンチ３２’は、犠牲部３０へのアクセスを改善するまたは容易にするように形成することができる。これらのバイアまたはトレンチ３２’は、アクセストレンチ３２と同じ方法で、同じ異方性エッチングによって作成することができる。これらの追加のバイアまたはトレンチ３２’は、好ましくは、除去されるナノワイヤ２ａ間に形成される。したがって、ナノワイヤ２ａをエッチングする必要はない。
【0087】
犠牲部３０は、その後、ナノワイヤ２ａを除去するために、等方性エッチングによってエッチングされる（図２Ｐ）。等方性エッチングによって、基板からナノワイヤ２ａを分離することが可能になる。ナノワイヤ２ａは、その後容易に取り除かれる。これによって、有利なことに、ナノワイヤ２ａをなくすために機械的な行為に頼るのが制限されるまたはなくなる。ここで等方性エッチングは、犠牲部３０の誘電体材料を、バリア部５０の金属材料と選択的に、好ましくは選択性Ｓ３０：５０＞５：１でエッチングするように構成される。このことによって、図２Ｐに図示されるように、犠牲部全体を除去する一方で、バリア部５０を維持することが可能になる。したがってバリア部５０の基本壁５１は、前面Ｃ２の側で露出される。基本壁５１は、有利なことに、駆動用電子回路４のための接触パッド４０を形成する。駆動用電子回路４に結合され、ナノワイヤ２ａがなく駆動用電子回路４の接触パッド４０に直接通じる区域２０ａ、および活性ナノワイヤ２ｂを備える区域２０ｂを備える光電子デバイス１が生成される。この例では、色変換モジュール６０は、区域２０ａからナノワイヤ２ａを除去する前に、区域２０ｂで生成される。
【0088】
図２Ｑ～図２Ｖに図示されるような１つの変形形態によれば、この色変換モジュール６０は、区域２０ａからナノワイヤ２ａを除去した後に生成することができる。特に、駆動用電子回路４を組み立てた後（図２Ｑ）、アクセストレンチまたはトレンチ３２、３２’が形成される（図２Ｒ）。犠牲部３０および封止層２４は、その後、色変換モジュール６０を形成する前に、誘電体材料の等方性エッチングを介して取り除くことができる（図２Ｓ）。１つの考えられる例によれば、封止層２４は、色変換モジュール６０の形成を考慮して維持される。このことによって、追加の平坦化ステップが回避される。保護層２５は、好ましくは、接触パッド４０およびナノワイヤ２ｂ、２ｃ上に堆積される（図２Ｔ）。その後、色変換モジュール６０がナノワイヤ２ｂで形成される（図２Ｕ）。その後、接触パッド４０への障害物を取り除くように保護層２５を局部的に除去することができる（図２Ｖ）。接触パッド４０、および任意選択で、接触パッドに関する位置合わせマーク１２０のマーキングは、色変換モジュール６０の形成の前のナノワイヤ２ａの除去により容易にされる。このことによって、色変換モジュールの形成期間に実装される様々なリソグラフィ用マスクの位置合わせ精度を改善することが可能になる。
【0089】
【0090】
半導体ナノワイヤ２を支持する基板３を設けた後（図３Ａ）、図３Ｂに図示されるように、たとえばアルミニウムから作られる第１の金属層１１が、基板３の背面Ｃ１に堆積される。この第１の金属層１１が第１の金属レベルＭ１に対応する。
【0091】
図３Ｃに図示されるように、第１の金属層１１および／または核生成層３１は、典型的には、ナノワイヤ２ａの第１の組２１のベース部２００ａの下に金属犠牲部３０を形成するように、背面Ｃ１から異方性エッチングすることによって構築される。この第１の金属レベルＭ１によって、ナノワイヤ２ｂの第２の組２２のベース部２００ｂの下に個別の接触ピン１１４を形成することがやはり可能になる。
【0092】
図３Ｄに図示されるように、たとえばＳｉＯ２から作られる誘電体層１５が、その後に、金属犠牲部３０の下の端に誘電体バリア部５０を形成するように、背面に堆積される。この層１５は、好ましくは接触ピン１１４をコーティングする。この例では、ナノワイヤ２ｃのベース部２００ｃの下に配置された誘電体層１５の一部が、誘電体バリア部５０の横壁５２を形成する。横壁は、１００ｎｍと２μｍの間の、平面ｘｙに測られた厚さを有することができる。
【0093】
ナノワイヤ２ａの第１の組２１およびナノワイヤ２ｃの第３の組２３の下に延在する誘電体層１５の別の部分が、誘電体バリア部５０の基本壁５１を形成する。基本壁は、５０ｎｍと２μｍの間の、ｚに従って測られた厚さを有することができる。
【0094】
上記のように、その後、金属で充填されるバイア１３４が個別の接触ピン１１４の下に形成される。たとえばアルミニウムから作られる第２の金属層１２が、その後、誘電体バリア部５０の基本壁５１上に堆積される（図３Ｅ）。
【0095】
第２の金属層１２は、その後、バリア部５０の下に接触パッド４０を形成するようにエッチングすることができる。１つの考えられる例によれば、他の構造を、代わりにまたはパッド４０と組み合わせて、バリア部５０の下にこのエッチングによって形成することができる。このエッチングによって、たとえば、バリア部５０の下に位置合わせマークを形成することが可能になる。このエッチングは、好ましくは、バイア１３４および／または接触ピン１１４の下に接触ピン１２４を形成するように構成される（図３Ｆ）。
【0096】
図３Ｇ、図３Ｈ、図３Ｉに図示されるように、背面Ｃ１は、上記のように、ボンディングパッド１４４ａ、１４４ｂを受け入れるように成形および／または準備することができる。ボンディングパッド１４４ａは、典型的には、接触パッド４０と接触するように構成される。ボンディングパッド１４４ｂは、たとえば接触ピン１２４を介して活性ナノワイヤ２ｂと接触するように構成することができる。
【0097】
ナノワイヤに基づいたデバイスの駆動用電子回路４は、好ましくは、ボンディングパッド１４４ａ、１４４ｂを介して背面で組み立てられる（図３Ｊ）。
【0098】
図３Ｋに図示される１つの考えられる例によれば、上記のように、色変換モジュール６０は、ナノワイヤ２ｂの第２の組２２に形成される。
【0099】
図３Ｌおよび図３Ｍは、第１の組２１からのナノワイヤ２ａの除去を図示する。アクセストレンチ３２は、最初に、第１の組２１のリム中に形成される。このアクセストレンチ３２は、平面ｘｙ中で突き出た連続した輪郭を有する。このことによって、第１の組２１を切断し、それを第２の組２２から分離することが可能になる。アクセストレンチ３２は、図３Ｌに図示されるように、犠牲部３０に通じるように構成される。そのようなアクセストレンチ３２は、典型的には、前面Ｃ２からｚに従った異方性エッチングによって形成することができる。好ましくは、異方性エッチングは、Ｓ３０：５０＞５：１などといった、バリア部５０の誘電体材料に関する犠牲部３０の金属材料の、エッチング選択性Ｓ３０：５０を有する。犠牲部３０へのアクセスは、アクセストレンチ３２を通して実行される。他のバイアまたはトレンチは、犠牲部３０へのアクセスを改善するまたは容易にするように形成することができる（図示せず）。
【0100】
犠牲部３０は、その後、デバイス１からナノワイヤ２ａを分離するために、等方性エッチングによってエッチングされる（図３Ｍ）。ここで等方性エッチングは、犠牲部３０の金属材料を、バリア部５０の誘電体材料と選択的に、好ましくは選択性Ｓ３０：５０＞５：１でエッチングするように構成される。
【0101】
ナノワイヤ２ａの第１の組２１の除去が終了すると、誘電体バリア部５０は、接触パッド４０をカバーして保護する。誘電体バリア部５０のエッチングは、図３Ｎに図示されるように、前面Ｃ２において、接触パッド４０の面４１を露出させるように実行することができる。
【0102】
この例では、色変換モジュール６０は、ナノワイヤ２ａを除去する前に作られる。
【0103】
図３Ｏ～図３Ｒに図示されるような１つの変形形態によれば、この色変換モジュール６０は、ナノワイヤ２ａを除去した後に生成することができる。具体的には、駆動用電子回路４を組み立てた後（図３Ｏ）、任意選択でバリア部５０を有する犠牲部３０は、色変換モジュール６０を形成する前にエッチングすることができる（図３Ｐ）。したがって、保護層２５は、好ましくは、接触パッド４０上に堆積される（図３Ｑ）。その後、色変換モジュール６０がナノワイヤ２ｂで形成され、上記のように、その後、接触パッド４０への障害物を取り除くように保護層２５を除去することができる（図３Ｒ）。
【0104】
本発明は、上記の実施形態に限定されず、特許請求の範囲によってカバーされる実施形態の全部へ展開される。
【符号の説明】
【0105】
１ デバイス
２ ３Ｄ構造、半導体ナノワイヤ
２ａ ナノワイヤ
２ｂ ナノワイヤ
２ｃ ナノワイヤ
３ 基板
４ 駆動用電子回路
１１ 第１の金属層
１２ 第２の金属層
１３ 誘電体層
１５ 誘電体層
２０ａ 区域
２０ｂ 区域
２１ 第１の組
２２ 第２の組
２３ 第３の組
２４ 封止層
２５ 保護層
３０ 全面、犠牲部
３１ 核生成層
３２ マスク層、アクセストレンチ
３２’ トレンチ
３３ マスク層、反射防止層
４０ 接点区域、接触パッド
５０ バリア部
５１ 基本壁
５２ 横壁
６０ 色変換モジュール
１１３ 金属線
１１４ 接触ピン
１２０ 位置合わせマーク
１２４ 接触ピン
１３３ トレンチ
１３４ バイア
１４４ａ ボンディングパッド
１４４ｂ ボンディングパッド
２００ ベース部
２００ａ ベース部
２００ｂ ベース部
２００ｃ ベース部
２０１ 先端
３００ 面
３０１ パターン
２ ３Ｄ構造、半導体ナノワイヤ
２ａ ナノワイヤ
２ｂ ナノワイヤ
２ｃ ナノワイヤ
３ 基板
４ 駆動用電子回路
１１ 第１の金属層
１２ 第２の金属層
１３ 誘電体層
１５ 誘電体層
２０ａ 区域
２０ｂ 区域
２１ 第１の組
２２ 第２の組
２３ 第３の組
２４ 封止層
２５ 保護層
３０ 全面、犠牲部
３１ 核生成層
３２ マスク層、アクセストレンチ
３２’ トレンチ
３３ マスク層、反射防止層
４０ 接点区域、接触パッド
５０ バリア部
５１ 基本壁
５２ 横壁
６０ 色変換モジュール
１１３ 金属線
１１４ 接触ピン
１２０ 位置合わせマーク
１２４ 接触ピン
１３３ トレンチ
１３４ バイア
１４４ａ ボンディングパッド
１４４ｂ ボンディングパッド
２００ ベース部
２００ａ ベース部
２００ｂ ベース部
２００ｃ ベース部
２０１ 先端
３００ 面
３０１ パターン
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図2K】
【図2L】
【図2M】
【図2N】
【図2O】
【図2P】
【図2Q】
【図2R】
【図2S】
【図2T】
【図2U】
【図2V】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図3L】
【図3M】
【図3N】
【図3O】
【図3P】
【図3Q】
【図3R】
【手続補正書】
【提出日】2023-04-28
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
３次元（３Ｄ）半導体構造（２）のない少なくとも１つの第１の区域（２０ａ）および３次元（３Ｄ）半導体構造（２）を備える少なくとも１つの第２の区域（２０ｂ）を備える光電子デバイス（１）を製造するための方法であって、複数の３次元半導体構造（２）を基本平面（ｘｙ）上で支持する支持体（３）を設けるステップであって、前記構造（２）が各々、第１の側（Ｃ１）に向かうベース部（２００）、および前記第１の側（Ｃ１）の反対の第２の側（Ｃ２）に向かう前記ベース部（２００）と反対の先端（２０１）を有する、ステップと、
前記複数の３次元半導体構造（２）の３Ｄ構造（２ａ）の第１の組（２１）の前記ベース部（２００ａ）の下に、前記第１の側（Ｃ１）から犠牲部（３０）を形成するステップと、
前記犠牲部（３０）の周りにバリア部（５０）を形成するステップであって、前記バリア部（５０）が前記犠牲部（３０）の下に延在する基本壁（５１）および前記犠牲部（３０）の端に延在する横壁（５２）を有し、前記横壁（５２）が、基本平面（ｘｙ）に直交する方向（ｚ）に突き出て、前記複数の３次元半導体構造（２、２ａ、２ｂ）の３Ｄ構造（２ｂ）の第２の組（２２）から３Ｄ構造（２ａ）の前記第１の組（２１）を分離する、ステップと、
前記犠牲部（３０）までアクセストレンチ（１３２）を前記第２の側（Ｃ２）から形成するステップであって、前記アクセストレンチ（１３２）が、前記バリア部（５０）の前記横壁（５２）に沿って連続的に延在して、基本平面に直交する前記方向（ｚ）に突き出る、ステップと、
前記アクセストレンチ（１３２）から前記犠牲部（３０）をエッチングするステップと、
前記デバイスの前記少なくとも１つの第１の区域（２０ａ）を規定するなどのために、３Ｄ構造（２ａ）の前記第１の組（２１）を除去するステップと
を含む、方法。
【請求項2】
前記犠牲部（３０）のエッチングが、５：１以上の、前記バリア部（５０）の材料に関する前記犠牲部（３０）の材料のエッチング選択性Ｓ３０：５０を有する、請求項１に記載の方法。
【請求項3】
前記アクセストレンチ（１３２）の形成が、前記基本平面（ｘｙ）に直交する前記方向（ｚ）に主に向けられる異方性エッチングによって実行され、前記犠牲部（３０）の前記エッチングが等方性エッチングである、請求項１または２に記載の方法。
【請求項4】
前記アクセストレンチ（１３２）が、前記第１の組（２１）の前記構造（２ａ）と前記バリア部（５０）の前記横壁（５２）との間に形成されて、前記基本平面（ｘｙ）に直交する前記方向（ｚ）に突き出る、請求項１から３のいずれか一項に記載の方法。
【請求項5】
前記アクセストレンチ（１３２）を形成するステップの前に、３Ｄ構造（２ａ）の前記第１の組（２１）の前記ベース部（２００ａ）の下に接点区域（４０）を形成するステップであって、前記接点区域（４０）が前記デバイス（１）の駆動用電子回路（４）と接触するように意図される、ステップをさらに含む、請求項１から４のいずれか一項に記載の方法。
【請求項6】
前記アクセストレンチ（１３２）を形成するステップの前に、前記接点区域（４０）に前記デバイス（１）の駆動用電子回路（４）を組み立てるステップをさらに含む、請求項５に記載の方法。
【請求項7】
前記犠牲部（３０）が金属材料から作られ、前記バリア部（５０）が誘電体材料から作られる、請求項１から６のいずれか一項に記載の方法。
【請求項8】
第１のレベル（Ｍ１）に対応する第１の金属層（１１）を前記第１の側（Ｃ１）から堆積するステップと、次いで前記第１の金属層（１１）中に前記犠牲部（３０）を規定するように構成される、前記第１の側（Ｃ１）から前記第１の金属層（１１）をエッチングするステップと、
前記犠牲部（３０）を封止して前記バリア部（５０）を形成するように構成される、前記第１の側（Ｃ１）から誘電体層（１５）を堆積するステップと
を含む、請求項７に記載の方法。
【請求項9】
前記駆動用電子回路（４）を組み立てるステップの前に、前記誘電体層（１５）上に、第２のレベル（Ｍ２）に対応する第２の金属層（１２）を前記第１の側（Ｃ１）から堆積するステップと、次いで前記第２の金属層（１２）中に前記接点区域（４０）を規定するように構成される、前記第１の側（Ｃ１）から前記第２の金属層（１２）をエッチングするステップと、
前記駆動用電子回路（４）を組み立てて３Ｄ構造（２ａ）の前記第１の組（２１）を除去するステップの後に、このようにして規定され、前記第２の側（Ｃ２）に面する前記接点区域（４０）の面（４１）を露出するように構成される、前記誘電体バリア部（５０）を前記第２の側（Ｃ２）からエッチングするステップと
をさらに含む、前記４つの請求項を組み合わせた方法。
【請求項10】
前記犠牲部（３０）が誘電体材料から作られ、前記バリア部（５０）が金属体材料から作られる、請求項１から６のいずれか一項に記載の方法。
【請求項11】
３Ｄ構造（２ａ）の前記第１の組（２１）の下に配置される誘電体層（１３）の部分が前記犠牲部（３０）を形成するように、前記第１の側（Ｃ１）から前記誘電体層（１３）を堆積するステップと、前記基本平面（ｘｙ）に直交する方向（ｚ）に突き出る、３Ｄ構造（２ａ）の前記第１の組（２１）の端で前記誘電体層（１３）をエッチングし、その後、前記バリア部（５０）の前記横壁（５２）を形成するように構成される金属堆積をするステップと、
前記犠牲部（３０）を形成し前記横壁（５２）と同一平面の前記誘電体層（１３）の部分上に、第２のレベル（Ｍ２）に対応する第２の金属層（１２）を前記第１の側（Ｃ１）から堆積するステップと、
前記第２の金属層（１２）中に前記横壁（５２）と接触する前記バリア部（５０）の前記ベース部（５１）を規定するように構成される、前記第１の側（Ｃ１）から前記第２の金属層（１２）をエッチングするステップと
を含む、請求項１０に記載の方法。
【請求項12】
前記接点区域（４０）が前記バリア部（５０）の前記基本壁（５１）によって直接形成される、請求項５または６と組み合わせた請求項１１に記載の方法。
【請求項13】
前記犠牲部（３０）を形成する前記誘電体層（１３）の前記部分が、前記第２の金属層（１２）を堆積する前に、前記バリア部（５０）の前記基本壁（５１）から突き出る位置合わせマーク（１２０）を形成するように構築され、前記位置合わせマーク（１２０）によって、たとえば、後続の色変換モジュール（６０）の形成を容易にすることが可能になる、請求項１１または１２に記載の方法。
【請求項14】
前記第２の組（２２）の前記構造（２ｂ）において色変換モジュール（６０）を形成するステップをさらに含む、請求項１から１３のいずれか一項に記載の方法。
【請求項15】
前記色変換モジュール（６０）の前記形成が、３Ｄ構造（２ａ）の前記第１の組（２１）を除去した後に実行され、前記接点区域（４０）が、前記色変換モジュール（６０）の形成の間に、保護層（２５）によって保護される、請求項５または６と組み合わせた請求項１４に記載の方法。
【国際調査報告】