▶ エルビット システムズ オブ アメリカ，エルエルシーの特許一覧
特表2023-539420ウェハ・スケール強化型利得電子衝撃ＣＭＯＳイメージャ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-09-14
(54)【発明の名称】ウェハ・スケール強化型利得電子衝撃ＣＭＯＳイメージャ
(51)【国際特許分類】
H01J 29/45 20060101AFI20230907BHJP
H01L 23/02 20060101ALI20230907BHJP
H01J 31/50 20060101ALI20230907BHJP
【ＦＩ】
H01J29/45 B
H01L23/02 F
H01J31/50 D
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023505845
(86)(22)【出願日】2021-07-19
(85)【翻訳文提出日】2023-03-23
(86)【国際出願番号】 US2021042153
(87)【国際公開番号】W WO2022026230
(87)【国際公開日】2022-02-03
(31)【優先権主張番号】63/058,256
(32)【優先日】2020-07-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】512169604
【氏名又は名称】エルビット システムズ オブ アメリカ，エルエルシー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】チルコット，ダン
(72)【発明者】
【氏名】スミス，アーリン，ダブリュ．
(72)【発明者】
【氏名】ハモンド，ジョン，ビー．
(57)【要約】
ウェハ・スケールで排気できる、イメージ・インテンシファイアのアレイを含む積層ウェハを製造するための機器、システム、及び方法を提供する。ボンディング、排気、圧縮シーリングを含むウェハ・スケール製造技術は、ＴＭＳＥ増幅による追加利得のオプションの強化を伴う高電圧動作を可能にする設計要素を備えた複数のＥＢＣＭＯＳイメージャ陽極を同時に形成する。ＴＭＳＥ増幅は、好ましくは、光電陰極ウェハ内の光電陰極と、好ましくは相互接続ウェハ内の相互接続ダイに接合又は統合されたＥＢＣＭＯＳイメージャ陽極であるイメージャ陽極との間に配置されたＥＢＤダイのアレイの１つ又は複数の増倍半導体ウェハである。
【特許請求の範囲】
【請求項1】
イメージ・インテンシファイア機器であって、当該イメージ・インテンシファイア機器は、複数の光電陰極領域を含む光電陰極ウェハと、
相互接続ウェハであって、該相互接続ウェハ内又は前記相互接続ウェハ上に形成された電気的に分離された複数の導電性トレースのセットを含む相互接続ウェハと、
電気的に分離された対応する導電性トレースのセットの間に統合されるか又は結合される複数のイメージャ陽極と、
イメージャ陽極の上であって前記相互接続ウェハと前記光電陰極ウェハとの間に位置合わせされた開口部を有する絶縁スペーサ・ウェハと、
前記複数のイメージャ陽極の各イメージャ陽極と、それぞれの複数の前記光電陰極のそれぞれとの間に形成された複数のスペースの各スペース内のギャップと、を含み、
前記複数のスペースが同時に排気されて複数のイメージ・インテンシファイアを同時に形成し、その後ダイシングされて、当該イメージ・インテンシファイア機器を形成する、
イメージ・インテンシファイア機器。
【請求項2】
前記光電陰極ウェハは、ガリウム砒素半導体材料を含み、同一平面上にある光電陰極領域のアレイが、前記ガリウム砒素半導体材料を含み、前記複数の光電陰極に対応する、請求項１に記載のイメージ・インテンシファイア機器。
【請求項3】
前記相互接続ウェハが、基板内又は基板上にフォトリソグラフィでパターン化された金属材料の共平面アレイを、それぞれ電気的に分離された導電性トレースのセットに対応する共平面相互接続領域の対応するアレイ内に含む、請求項１に記載のイメージ・インテンシファイア機器。
【請求項4】
前記絶縁スペーサ・ウェハは、フォトリソグラフィでパターン化された電気絶縁材料と、
該絶縁材料によって各開口部の４つの側面全てが囲まれた前記絶縁スペーサ・ウェハを完全に貫通して延びる前記開口部に対応する同一平面上にある開口部領域のアレイと、を含む、請求項１に記載のイメージ・インテンシファイア機器。
【請求項5】
前記複数のイメージャ陽極は、前記対応する同一平面上にある光電陰極領域のアレイに面する同一平面上にある別の一次電子増倍管のアレイと、対応する一次電子増倍管から増倍された電子を受け取り、各相補型金属酸化膜半導体（ＣＭＯＳ）センサから電気信号を生成するように構成されたＣＭＯＳセンサのアレイと、含む、請求項２に記載のイメージ・インテンシファイア機器。
【請求項6】
各ＣＭＯＳセンサから前記電気信号を受信するように結合されたデジタルディスプレイをさらに含む、請求項５に記載のイメージ・インテンシファイア機器。
【請求項7】
イメージ・インテンシファイア機器であって、当該イメージ・インテンシファイア機器は、光電陰極ウェハの一部内の光電陰極と、
相互接続ウェハの一部内に導電性トレースのセットを含む相互接続と、
前記導電性トレースのセットに結合されたイメージャ陽極と、
絶縁スペーサ・ウェハの一部に形成された開口部を含む絶縁スペーサと、
前記光電陰極ウェハ上の対応する他の共平面イメージャ陽極と他の共平面光電陰極との間に同時に形成される複数の他の真空ギャップのうち、前記イメージャ陽極と前記光電陰極との間の真空ギャップと、を含む、
イメージ・インテンシファイア機器。
【請求項8】
前記光電陰極は、前記光電陰極ウェハに結合されたガラスウェハから形成されたガラス面板と、
該ガラス面板から離れる方向を向く前記光電陰極ウェハの表面にコーティング又はエピタキシャル成長されたガリウム砒素又は他のタイプのＩＩＩ－Ｖ材料と、を含む、請求項７に記載のイメージ・インテンシファイア機器。
【請求項9】
前記相互接続は、前記相互接続ウェハの少なくとも１つの層上のフォトリソグラフィ印刷された導電性トレースのセットを含む、請求項７に記載のイメージ・インテンシファイア機器。
【請求項10】
前記イメージャ陽極は、前記相互接続ウェハと同じ半導体本体内に統合され且つ前記導電性トレースのセットに結合されたピクセルのアレイに配置された相補型金属酸化膜半導体（ＣＭＯＳ）センサを含む、請求項７に記載のイメージ・インテンシファイア機器。
【請求項11】
前記イメージャ陽極は、前記相互接続ウェハとは別の半導体本体上のピクセルのアレイに配置された相補型金属酸化膜半導体（ＣＭＯＳ）センサと、
前記導電性トレースのセットに電気的に接合されるように構成された、前記ＣＭＯＳセンサの表面上のパッドのセットと、を含む、請求項７に記載のイメージ・インテンシファイア機器。
【請求項12】
前記イメージャ陽極は、同一平面上にある対応する前記光電陰極のアレイに面する共平面一次電子増倍管のアレイと、
対応する一次電子増倍管から増倍された電子を受け取り、電気信号を生成するように構成された相補型金属酸化膜半導体（ＣＭＯＳ）センサのアレイと、を含む、請求項７に記載のイメージ・インテンシファイア機器。
【請求項13】
前記光電陰極ウェハ及び前記相互接続ウェハとは別の半導体ウェハ内に配置された共平面二次電子増倍管のアレイであって、該共平面二次電子増倍管のアレイは、前記対応する共平面光電陰極のアレイと前記対応するＣＭＯＳセンサのアレイとの間にさらに配置される、共平面二次電子増倍管のアレイと、前記二次電子増倍管のうちの１つと前記光電陰極との間の第１の真空ギャップと、
前記二次電子増倍管のうちの前記１つと前記イメージャ陽極との間の第２の真空ギャップと、をさらに含む、請求項１２に記載のイメージ・インテンシファイア機器。
【請求項14】
前記光電陰極ウェハ、前記絶縁スペーサ・ウェハ、及び前記相互接続ウェハの直径が同じである、請求項７に記載のイメージ・インテンシファイア機器。
【請求項15】
前記光電陰極ウェハ、前記絶縁スペーサ・ウェハ、及び前記相互接続ウェハは、互いの外側の横方向範囲が同じであり、且つ前記光電陰極ウェハ、前記絶縁スペーサ・ウェハ、及び前記相互接続ウェハの各ダイの中心点が、スタックされた前記光電陰極ウェハ、前記絶縁スペーサ・ウェハ、及び前記相互接続ウェハに直交して延びる中心軸に沿って配置されるように、互いに対して位置合わせされる、請求項７に記載のイメージ・インテンシファイア機器。
【請求項16】
イメージ・インテンシファイアを形成する方法であって、当該方法は、複数のイメージャ陽極を、相互接続ウェハを横切って形成された対応する電気的に絶縁された導電性トレースのセットに結合するステップと、
絶縁スペーサ・ウェハ内の複数の開口部を、対応する前記複数のイメージャ陽極と位置合わせするステップと、
前記複数のイメージャ陽極のそれぞれと対応する複数の光電陰極との周り及び間に対応する前記複数の開口部を維持しながら、前記対応する複数のイメージャ陽極の上で光電陰極ウェハ内の複数の光電陰極を真空シールするステップと、
真空シールされ且つ間隔を空けて配置された相互接続ウェハ及び光電陰極ウェハによって形成された平行な面に直交して、且つ複数の開口部の間でダイシングして、複数の同時に生成されたイメージ・インテンシファイアの中から前記イメージ・インテンシファイアを生成するステップと、を含む、
方法。
【請求項17】
前記結合するステップは、前記電気的に絶縁された導電性トレースのセットに結合された複数の相補型金属酸化膜半導体（ＣＭＯＳ）センサを前記相互接続ウェハ内に製造するステップと、前記複数の光電陰極から間隔を空けて配置された複数の一次電子増倍管を前記複数のＣＭＯＳセンサ内に製造するステップと、を含む、請求項１６に記載の方法。
【請求項18】
前記結合するステップは、前記相互接続ウェハの前記電気的に絶縁された導電性トレースのセット上に、イメージャ陽極ウェハ上に形成された複数の相補型金属酸化膜半導体（ＣＭＯＳ）センサを接合するステップと、
前記イメージャ陽極ウェハ内で、前記ＣＭＯＳセンサ同士の間で且つ前記複数の光電陰極から間隔を空けて配置された前記イメージャ陽極ウェハの表面上に一次電子増倍管を製造するステップと、を含む、請求項１６に記載の方法。
【請求項19】
前記位置合わせするステップは、前記絶縁スペーサを前記相互接続ウェハに当接させる間に、前記複数の開口部を、対応する前記複数のイメージャ陽極の周りに距離を空けて配置するステップを含む、請求項１６に記載の方法。
【請求項20】
前記真空シールするステップは、前記複数の開口部を同時に大気圧未満で排気するステップを含む、請求項１６に記載の方法。【発明の詳細な説明】
【技術分野】
【0001】
本願は、２０２０年７月２９日に出願した係属中の特許出願第６３／０５８，２５６号に基づき、優先権を主張するものであり、この文献は、その開示の全体が参照により本明細書に組み込まれる。
【0002】
本開示は、概して、低光レベル画像を検出するために使用されるイメージ・インテンシファイア（intensifiers）に関し、より具体的には、更なる電子増幅又は利得を含むことができる電子衝撃相補型金属酸化膜半導体（ＥＢＣＭＯＳ）イメージャに関し、これらの全ては、ウェハ・スケールでの他の複数のイメージ・インテンシファイア構成要素内で製造することができる。
【背景技術】
【0003】
暗視カメラ等の低照度監視カメラは、イメージ・インテンシファイアのビデオ表示及び処理能力を進歩させ続けている。暗視カメラは、一般にイメージ・インテンシファイアとして知られる画像増倍管を含むことができる。イメージ・インテンシファイアは真空管を含み、その中に光電陰極（photocathode）がセンサ陽極（anode）から間隔を空けて配置される。光電陰極は、物体又は画像からの光子の形態で赤外光を検出し、イメージ・インテンシファイアは、光電陰極から放出された結果として得られる光電子又は電子を増幅又は倍増する。陽極は、電子を受け取ると、スクリーン又はディスプレイ上に増倍された画像表現を生成するセンサを含むことができる。光電陰極及び陽極は、典型的に、互いに平行な距離だけ離間しており、真空ハウジング内に支持されて利得を提供し、それら光電陰極と陽極との間の電子の流れを促進する。
【0004】
イメージ・インテンシファイアは、星明かりの下で遭遇する非常に低い光レベル及びより低い照明レベルを含む、広範囲の光レベルに亘って高品質の画像を生成する。イメージ・インテンシファイアは、典型的に、小型であり、低電力で動作するため、イメージ・インテンシファイアは携帯用のハンドヘルド又はヘッドマウント用途に適している。ウェハ製造技術を使用して複数のイメージ・インテンシファイアを一致して又は同時に形成する必要性が存在する。複数のイメージ・インテンシファイアを同時に真空シールし、一貫性があり、再現性が高く、信頼性の高い生産を低コストで実現する必要性がさらに存在する。その必要性には、個々のウェハ上にイメージ・インテンシファイアの各構成要素を形成すること、特定のウェハを離して適切なスペース又はギャップを維持すること、及びその後、スタックされた（stacked：積み重ねられた）ウェハを、スタックされ、シールされた個々のイメージ・インテンシファイア・ダイにダイシングする前に、スタックされたウェハ・スケール上に複数の共平面（co-planar：同一平面上の）インテンシファイアを形成するためにスペースを加熱及び排気することが含まれる。このような必要性は、従来の製造技術を使用して従来のイメージ・インテンシファイアを形成する際に、考えつかれておらず、要件を満たしていなかった。
【発明の概要】
【0005】
多くのイメージ・インテンシファイア・カメラ、又は単にイメージ・インテンシファイアは、光電陰極を使用して周辺光を有用な表示画像に増幅する。光電陰極は、画像を受け取り、光子を電子に変換し、次に電子は、電気バイアスによって陽極に向けて引き寄せられる。このバイアス、つまりバイアス電圧源は、光電陰極と陽極との間に結合され、電子を光電陰極から陽極に向けて引き寄せる。陽極は、電子がセンサのピクセル化された表面に衝突したときに画像を生成するセンサを含むことができる。こうして、陽極は、一般にイメージャ陽極と呼ばれる。光電陰極及びイメージャ陽極は、光電陰極とイメージャ陽極との間に形成された真空ギャップを取り囲むスペーサによって分離される。イメージャ陽極は、電子がイメージャ陽極の表面に適用されると、電子利得を提供できる。
【0006】
イメージャ陽極は、好ましくは、相補型金属酸化膜半導体（ＣＭＯＳ）又は電荷結合素子（ＣＣＤ）イメージャ・センサを含む。イメージャ・センサは、イメージャ陽極ウェハのイメージャ陽極ダイ領域上にアレイ状に配置されたピクセル化された複数のＣＭＯＳ又はＣＣＤセンサから構成される。ＣＭＯＳ又はＣＣＤセンサに加えて、イメージャ陽極ダイは、一次電子増倍管も含むことができる。一次電子増倍管は、好ましくは、一次電子増倍管ステージとして一般に知られている、１つの利得ステージを有する電子衝撃装置（ＥＢＤ）である。イメージャ陽極上のＥＢＤは、イメージャ陽極に衝突する電子に利得を帰属させる。一次電子増倍管の増倍された電子は、センサのＣＭＯＳ又はＣＣＤアレイの対応する入力領域の基板内にとどまる。
【0007】
必要に応じて、別の利得ステージをイメージャ陽極と光電陰極との間に配置することができる。この利得ステージ、つまり二次電子増倍ステージは、イメージャ陽極に衝突する前に、光電陰極からの電子利得をさらに増大させる。二次電子増倍管は透過モード二次電子（ＴＭＳＥ）増倍管である。ＴＭＳＥは、好ましくは、光電陰極とイメージャ陽極との間に間隔を空けて配置され、これらは全て真空ハウジングに含まれている。
【0008】
二次電子増倍管は、光電陰極から放出される各電子の電子数を増大させる。二次電子増倍管のうちの１つの形式は、マイクロチャネル・プレート、つまりＭＣＰである。電子増倍管の別の形式は、ＥＢＤである。光電陰極及びイメージャ陽極と同様に、ＥＢＤは、半導体製造技術を使用して、対応する半導体ウェハ内のダイとして製造される。ＥＢＤ型ＴＭＳＥは、光電陰極とイメージャ陽極のＣＭＯＳ又はＣＣＤイメージセンサとの間に配置され、イメージャ陽極に到達する前に電子利得を増大させる。イメージ・インテンシファイアは、必要な利得の量に応じて、ＴＭＳＥを使用して又は使用せずに形成することができる。電子がＥＢＤ型ＴＭＳＥの表面に衝突すると、電子はイメージャ陽極に向けてバイアスされながら増倍される。従って、追加のＴＭＳＥ利得層を含むイメージ・インテンシファイアは、２つのＥＢＤ：１つはイメージャ・アノード内の一次電子増倍管用、もう１つはＴＭＳＥ内の二次電子増倍管用を有することができる。
【0009】
ＥＢＤは、半導体製造の進歩を利用してシリコン基板内にドープ領域を生成し、光電陰極から到達する電子を増倍するとともに電気的に方向付ける特殊なタイプの電子増倍管である。ＥＢＤが半導体ウェハ上に生成されるので、イメージ・インテンシファイアの他の構成要素と同様に、ＥＢＤは、ＭＣＰ電子増倍管より好ましい電子増倍管である。重要なことには、二次電子増倍管のＥＢＤは、一次電子増倍管のＥＢＤと同様であるため、ＥＢＤ型ＴＭＳＥの各半導体ウェハ・ダイの電子放出領域は、イメージャ陽極の各半導体ウェア・ダイの対応する電子入力領域と位置合わせされる。実証済みの半導体製造技術を使用して、ＥＢＤは、ウェハ全体の個々のダイとしてステップ・アンド・リピート・パターンで安価に製造することができる。２つ（又はそれ以上）の一次電子増倍管及び二次電子増倍管が必要な場合に、１つのウェハ上のＥＢＤを容易に積み重ねて、別のウェハ上の同様に形成されたＥＢＤから距離を空けてアレイ又はピクセル位置合せ（registration）で整列させることができる。さらに重要なことには、一次電子増倍管のＥＢＤをＣＭＯＳイメージセンサと同じ半導体基板上に形成して、ＥＢＣＭＯＳイメージャ陽極ウェハ内にＥＢＣＭＯＳイメージャ陽極ダイを形成することができる。イメージ・インテンシファイア全体を、対応する積み重ねられた半導体ウェハの積層ダイ領域上に、確実に製造されたウェハ・スケールで形成することができる。
【0010】
従って、ＣＭＯＳイメージセンサ及び一次ＥＢＤ電子増倍管は、ＥＢＣＭＯＳダイとして一緒に統合することができる。ＥＢＣＭＯＳダイは、イメージャ陽極ウェハを横切るイメージャ陽極ダイのアレイとして、互いに同一平面（co-planar：共平面）上にある。ＥＢＣＭＯＳイメージャ陽極ダイは、相互接続ウェハのダイに接合又は一体化され、相互接続ウェハの各相互接続ダイ領域は、イメージャ陽極出力から延びる導電性トレースを含む。導電性トレースは、バスに結合され、イメージャ陽極が感知した画像を表示するためのデジタルディスプレイにさらに結合され得る。増倍された電子は、光電陰極に面する入力面とイメージャ陽極のセンサに面する放出面との間のＥＢＤ半導体構造を横切る。イメージャ陽極のＥＢＤは真空中でバイアス電圧源に結合され、光電陰極の放出面から電子を引き出し、又は二次電子増倍管が使用されている場合には、ＴＭＳＥ内の別のＥＢＤから電子を引き出す。
【0011】
イメージ・インテンシファイアは、好ましくはウェハ・スケールで形成され、それにより光電陰極は絶縁スペーサによって間隔を空けて配置され、光電陰極と絶縁スペーサとの両方が、互いに平行に配置された一対のウェハとして存在する。ウェハは、半導体製造の分野では、大抵の場合シリコン等の材料のシリンダ（円柱体）から個々のウェハをスライスすることによって作製された従来の円周、直径、及び厚さを含むものとして規定される。ウェハにはダイのアレイが含まれ、各ダイには、ドーパント及び拡散領域、並びに半導体製造フォトリソグラフィを使用してパターン化された導電性又は絶縁性材料の１つ又は複数の層が含まれる。光電陰極ウェハ及び絶縁スペーサ・ウェハは、スペーサ・ウェハ内に開口部のアレイを含み、対応するイメージャ陽極の上で位置合わせされる。イメージャ陽極は、イメージャ陽極ウェハからダイとして分離され、相互接続ウェハに接合することができる。光電陰極ウェハと絶縁スペーサ・ウェハの開口部とが、対応する相互接続ダイに接合されたイメージャ陽極のアレイの上に位置合わせされると、ウェハスタック全体でポンプダウンが発生する可能性がある。次にシールが発生し、複数のウェハの真空間隔の（vacuum-spaced）スタック全体に複数のイメージ・インテンシファイアが生成される。ポンプダウン排気、ゲッターベーク（getter bake）、及びスタックされ間隔を空けたウェハからのダイ分離の後に、真空ギャップキャビティが、相互接続ウェハのダイ領域全体に配置された複数のイメージャ陽極の各イメージャ陽極と、光電陰極ウェハ全体に配置された複数の光電陰極のそれぞれの光電陰極ダイとの間に維持される。
【0012】
こうして、一実施形態によれば、イメージ・インテンシファイア機器は、光電陰極ウェハを横切るアレイで互いに同一平面上に配置された複数の光電陰極を含む光電陰極ウェハを含む。相互接続ウェハ内又は相互接続ウェハ上に形成された電気的に分離された（separate）複数の導電性トレースのセットを含む相互接続ウェハも提供される。複数の光電陰極と同様に、電気的に分離された複数の導電性トレースのセットは、相互接続ウェハを横切るアレイ内で互いに同一平面上にある相互接続ダイ領域内にある。複数のイメージャ陽極を、各相互接続ダイ領域内の電気的に分離された対応する導電性トレースのセットに接合することができる。複数のイメージャ陽極は、イメージャウェハを横切るアレイ内で互いに同一平面上に配置される。内部に開口部を有する絶縁スペーサ・ウェハは、イメージャ陽極の上に位置合わせすることができ、また相互接続ウェハと光電陰極ウェハとの間でも位置合わせすることができる。イメージャ陽極は、イメージャウェハから分離した後に、相互接続ウェハに接合することができるイメージャウェハ上のダイで構成される。あるいはまた、イメージャ陽極ダイは、相互接続領域ダイの導電性トレースの個々のセットを有する半導体基板ダイ領域と一緒に一体的に形成することができる。ギャップ又はキャビティを、複数のイメージャ陽極のうちの各イメージャ陽極と複数の光電陰極のうちのそれぞれとの間に形成された複数のスペースのうちの各スペース内に形成することができる。ギャップ又はキャビティは一致して又は同時に排気されて、実質的に等しいサイズの３つ以上のスタックされたウェハ、すなわち上部光電陰極ウェハ、中間絶縁スペーサ・ウェハ、及び下部相互接続部に亘って配置されたイメージ・インテンシファイアのアレイとして構成された複数のイメージ・インテンシファイアを形成し、そのスタックされたウェハ上にイメージャ陽極のアレイが接合又はこの中に統合される。イメージャ陽極は、相互接続ウェハの各相互接続ダイ領域から分離又はこのダイ領域内に統合することができる。従って、前者（分離される）の場合に、イメージャ陽極は、相互接続ウェハの各ダイの一部にすることができる。相互接続ウェハ内に統合される場合に、相互接続ダイ領域の導電性トレースは、各ＥＢＣＭＯＳイメージャに沿って形成される。
【0013】
別の実施形態によれば、イメージ・インテンシファイア機器は、一対の絶縁スペーサ・ウェハの間に配置された二次電子増倍器ウェハをさらに含むことができる。１対の絶縁スペーサ・ウェハのうちの第１のウェハは、光電陰極ウェハとＥＢＤ型ＴＭＳＥ二次電子増倍管ウェハとの間に配置される。一対の絶縁スペーサ・ウェハのうちの第２のウェハは、二次電子増倍管ウェハと相互接続ウェハとの間に配置される。二次電子増倍管ウェハは、好ましくは、共平面ＥＢＤダイのアレイを含むＥＢＤ型ＴＭＳＥ半導体利得ウェハであり、それにより、各ＥＢＤダイは、イメージャ陽極に送られる自由電子の数を増大させるように機能する。イメージャ陽極は、好ましくは、ＥＢＤダイから増倍された自由電子を引き出すために適切にバイアスをかけられたＣＭＯＳイメージャ又はセンサである。イメージャ陽極のＥＢＣＭＯＳイメージャが、自由電子を受け取ると、それ自体で一次電子衝撃利得を提供する表面を含むことは注目に値する。ＥＢＤ型ＴＭＳＥレイヤは、ＥＢＣＭＯＳイメージャ自体によって提供されるものを超える追加の（二次）電子増倍管利得を提供することができる。
【0014】
さらに別の実施形態によれば、イメージ・インテンシファイア機器は、イメージャ陽極と光電陰極との間に真空ギャップを含む。真空ギャップは、相互接続ウェハに接合された対応する他の共平面イメージャ陽極と、上に重なる光電陰極ウェハ上の他の共平面光電陰極との間の他の真空ギャップと同時に形成される。ＥＢＤダイのアレイを含むＥＢＤ型ＴＭＳＥ増倍器ウェハが使用される場合に、第１の真空ギャップが、ＴＭＳＥ増倍器ウェハのＥＢＤダイと光電陰極ダイとの間に存在することができ、第２の真空ギャップが、イメージャ陽極ダイとＴＭＳＥ増倍器ウェハのＥＢＤダイとの間に存在することができる。
【0015】
さらに別の実施形態によれば、イメージ・インテンシファイアを形成する方法が提供される。この方法は、複数のイメージャ陽極を、相互接続ウェハに亘って形成された対応する電気的に絶縁された導電性トレースのセットに（又はその中に）接合（又は形成）するステップを含む。その後、複数の開口部が、対応する複数のイメージャ陽極の上で絶縁スペーサ・ウェハ内に位置合わせされる。次に、対応する複数の開口部をそれら（開口部）の間のキャビティ又はギャップとして維持しながら、対応する複数のイメージャ陽極の上の光電陰極ウェハ内の複数の光電陰極を同時にポンプダウン及び排気するために、真空シールを行うことができる。次に、スタックされたウェハは、真空シールされ且つ間隔を空けて配置された相互接続ウェハ及び光電陰極ウェハによって形成される平行な平面に直交する方向にソーイング（sawing）することによって分離することができる。スクライビングがまた、複数の開口部の間にスペーサを有するスペーサ・ウェハに直交して行われ、同時に生成される複数のイメージ・インテンシファイアの中からイメージ・インテンシファイアを生成する。
【図面の簡単な説明】
【0016】
本開示の例は、添付の図面に関連して読むときに、以下の詳細な説明から最もよく理解される。一般的な慣例に従って、図面の様々な特徴は縮尺通りに描いていないか、部分的な透視図でしか示していない。様々な実施形態の寸法は、明確にするために適宜拡大又は縮小して示される。図面同士の間で同一の要素を表すために同一の符号を使用している。図面には次の特徴及び要素が含まれており、ここで各図面を参照する。
【図1】ＥＢＤ型透過モード二次電子（ＴＭＳＥ）利得層を含むイメージ・インテンシファイアの例を示す図である。
【図2】真空内で形成されたイメージ・インテンシファイアの例を示す図である。
【図3】絶縁ウェハに形成された開口部の上に適用される光電陰極ウェハに形成された光電陰極のアレイの一例を示す図であって、光電陰極ウェハ及び絶縁ウェハは、相互接続ウェハ上の導電性トレースの相互接続ダイ領域のアレイの上に位置合わせされる。
【図4a】イメージ・インテンシファイアを個々のイメージ・インテンシファイアに分離する前にウェハ・スケールで排気される複数のイメージ・インテンシファイアを同時に形成するときに、絶縁ウェハの個々のダイの開口部を位置合わせして、絶縁ウェハによってイメージャ陽極から間隔を空けて配置された上に重ねられた光電陰極ダイに、対応するイメージャ陽極ダイを露出させる方法の一例を示す。
【図4b】イメージ・インテンシファイアを個々のイメージ・インテンシファイアに分離する前にウェハ・スケールで排気される複数のイメージ・インテンシファイアを同時に形成するときに、絶縁ウェハの個々のダイの開口部を位置合わせして、絶縁ウェハによってイメージャ陽極から間隔を空けて配置された上に重ねられた光電陰極ダイに、対応するイメージャ陽極ダイを露出させる方法の一例を示す。
【図4c】イメージ・インテンシファイアを個々のイメージ・インテンシファイアに分離する前にウェハ・スケールで排気される複数のイメージ・インテンシファイアを同時に形成するときに、絶縁ウェハの個々のダイの開口部を位置合わせして、絶縁ウェハによってイメージャ陽極から間隔を空けて配置された上に重ねられた光電陰極ダイに、対応するイメージャ陽極ダイを露出させる方法の一例を示す。
【図5a】ダイシング後に、ダイシングされた絶縁ウェハの絶縁スペーサの外側に横方向に延びる相互接続ダイ、又は存在する場合に、キャリアパッケージに接合するための絶縁スペーサの外側に横方向に延びても延びなくてもよい相互接続ダイに接合又は相互接続ダイ内に統合されたイメージャダイの例を示す図である。
【図5b】ダイシング後に、ダイシングされた絶縁ウェハの絶縁スペーサの外側に横方向に延びる相互接続ダイ、又は存在する場合に、キャリアパッケージに接合するための絶縁スペーサの外側に横方向に延びても延びなくてもよい相互接続ダイに接合又は相互接続ダイ内に統合されたイメージャダイの例を示す図である。
【図5c】ダイシング後に、ダイシングされた絶縁ウェハの絶縁スペーサの外側に横方向に延びる相互接続ダイ、又は存在する場合に、キャリアパッケージに接合するための絶縁スペーサの外側に横方向に延びても延びなくてもよい相互接続ダイに接合又は相互接続ダイ内に統合されたイメージャダイの例を示す図である。
【図5d】ダイシング後に、ダイシングされた絶縁ウェハの絶縁スペーサの外側に横方向に延びる相互接続ダイ、又は存在する場合に、キャリアパッケージに接合するための絶縁スペーサの外側に横方向に延びても延びなくてもよい相互接続ダイに接合又は相互接続ダイ内に統合されたイメージャダイの例を示す図である。
【図6a】強化された利得の複数のイメージ・インテンシファイアを同時に形成しながら、２つの真空ギャップ又はキャビティを生成するためにシール及び真空排気後に一対の絶縁ウェハの間に追加された二次電子増倍管ＴＭＳＥ利得ウェハの例を示す図である。
【図6b】強化された利得の複数のイメージ・インテンシファイアを同時に形成しながら、２つの真空ギャップ又はキャビティを生成するためにシール及び真空排気後に一対の絶縁ウェハの間に追加された二次電子増倍管ＴＭＳＥ利得ウェハの例を示す図である。
【発明を実施するための形態】
【0017】
最初に、１つ又は複数の実施形態の例示的な実施態様を以下に提供するが、開示するシステム及び／又は方法は、現在知られているか存在するかにかかわらず、任意の数の技術を使用して実現し得ることを理解すべきである。本開示は、本明細書に示し説明する例示的な設計及び実施態様を含む、以下に示す例示的な実施態様、図面、及び技術に決して限定すべきではなく、均等物の全範囲と共に添付の特許請求の範囲内で修正され得る。
【0018】
本明細書で提供する説明から、当業者は、接続、はんだ付け、又はろう付け動作、或いはポンプダウン、真空ベークアウト、又はゲッター（getter）アプリケーションの方法論中にウェハが形成され結合される順序を容易に組み合わせる又は逆にすることができる。本開示においていくつかの実施形態を提供しているが、開示するシステム及び方法は、本開示の精神又は範囲から逸脱することなく、多くの他の特定の形態で具現化し得ることが理解されよう。本例は、限定的ではなく例示的であるとみなすべきであり、意図は、本明細書で与えられた詳細に限定すべきではない。例えば、様々な要素又は構成要素を別のシステムと組み合わせ又は統合してもよく、或いは特定の特徴を省略又は実施しなくてもよい。
【0019】
さらに、様々な実施形態で個別又は別個として説明及び図示する技術、システム、サブシステム、及び方法は、本開示の範囲から逸脱することなく、他のシステム、モジュール、技術、又は方法と組み合わせる又は統合してもよい。互いに結合又は直接結合又は通信するものとして示す又は議論する他のアイテムは、電気的、機械的、又は他の方法であるかによらず、何らかのインターフェイス、装置、又は中間構成要素を介して間接的に結合又は通信することができる。変更、置換、及び代用の他の例は、当業者によって確認可能であり、本明細書に開示する精神及び範囲から逸脱することなく行うことができる。
【0020】
ここで図面を参照すると、図１は、低レベル画像１２を増感（増強）するためのイメージ・インテンシファイア１０を示し、その画像１２はディスプレイ装置１４上で増感画像として見られる。あるいはまた、画像１２は、人間に表示するためではなく、代わりに、本発明の例示的な実施形態に従って、収集した画像に基づいて機械を自動的に作動させるべく機械が消費するために構成することができる。一般的な概観では、図示のイメージ・インテンシファイア１０は、画像１２の光子１８を自由電子２０に変換するための光電陰極１６を含む。ＥＢＤ２２が、自由電子２６の数を増大させるように構成され、センサを含むイメージャ陽極２４が、増大された数の自由電子２６を受け取り、増感された画像信号を読み出す。その信号は、人間が消費するためにディスプレイ装置１４に提示することができ、又は人間の介入なしにコントローラによって制御される機械を作動させる際に使用するためにコントローラに直接提示することができる。
【0021】
光電陰極１６は、ガリウム砒素等の半導体材料、又は光電子放出効果を示す任意の他の材料から作製することができる。ＧａＰ、ＧａＩｎＡｓＰ、ＩｎＡｓｐ、ＩｎＧａＡｓ等の他のＩＩＩ－Ｖ族材料を使用してもよい。光電子放出半導体材料は光子を吸収し、吸収した光子は半導体材料の電荷密度を増大させ、それにより材料に、電子２０の光電流を生成させ、電子２０の光電流は、光電陰極１６を通過してその出力面から放出される。光電陰極１６は、例えば、構造的支持及び環境保護のために光透過性ウェハに接合することができる。光電陰極１６は、入力面１６ａ及び出力面１６ｂを含むことができる。光子が入力面１６ａに衝突するときに、衝突する各光子１８は、自由電子を生成する確率を有する。光子１８の衝突から生じる自由電子２０は、光電陰極１６を通過し、出力面１６ｂから放出される。出力面１６ｂは、光電陰極１６の出力面１６ｂからの電子２０の流れを促進するために、周知の方法で負の電子親和力（ＮＥＡ）状態に活性化される。光電陰極１６の周面は、光電陰極１６への電気的接触を提供するための導電面でコーティングすることができる。
【0022】
ＥＢＤ２２は、光電陰極１６の出力面１６ｂから放出された電子を増倍する。ＥＢＤ２２は、ドープ領域３０の半導体基板、及び阻止構造３２を含む。ＥＢＤ表面への高電圧衝撃は、電子利得を生成し、基板及び基板表面内のドープ領域３０、並びに放出面上の阻止構造３２は、阻止構造３２同士の間で、ＥＢＤ２２の出力（又は放出面）表面から電子を方向付ける。電子の流れを増大させて方向付けることによってＴＭＳＥの二次電子増倍を提供するためのイメージ・インテンシファイアにおけるＥＢＤの構造及び動作、並びに光電陰極１６から電子を引き出し及びＥＢＤ２２からの電子の増大又は増強させるためのバイアス電圧源３４の適用は、一般的に知られている。ＥＢＤ型ＴＭＳＥは、米国特許第６，８３６，０５９号に記載されている（この文献は参照により本明細書に組み込まれる）。
【0023】
イメージャ陽極センサ２４は、増大した数の電子を入力面２４ａにおいてＥＢＤ型ＴＭＳＥ２２から受け取る。イメージャ陽極２４のセンサは、好ましくは、ＣＭＯＳ基板と、イメージ増倍管で一般的に使用される複数の収集ウェルとを有する集積回路である。収集ウェルに収集した増倍された電子２６は、ＣＭＯＳセンサ用の標準的な信号処理機器を使用して処理され、出力バス２５を介して電子ディスプレイ１４に送信される増感画像信号を生成する。好ましい実施形態では、センサは、イメージャ陽極２４のダイ全体に配置されたＣＭＯＳ集積回路ピクセルセンサのアレイを含む半導体ウェハのダイである。検出した増倍電子２６の読み出しは、タイミング及び制御回路によって制御され、信号は、従来設計のプロセッサによって処理することができる。プロセッサは、各列に配置されたアナログ／デジタル変換器を含むことができ、信号は、列選択ユニットによって読み出され、バス２５の対応するラインに配置される。ピクセルのアレイは、フォトダイオードタイプのピクセル構造とすることができる。逆バイアスがかかると、フォトダイオードに電流が流れ、入射光が光電流を生成する。光電流は、ディスプレイ１４に増感画像２８をレンダリングするために、バス２５の対応するラインに送られる。電子衝撃ＣＭＯＳイメージャの構造及び動作は、米国特許第６，６５７，１７８号に記載されており、この文献は参照により本明細書に組み込まれる。
【0024】
イメージャ陽極２４は、増倍された電子２６をＥＢＤ型ＴＭＳＥ２２の出力面又は放出面から引き出すようにバイアスされる。イメージャ陽極２４内には、ＣＭＯＳセンサのアレイとともに、好ましくは、ＥＢＤである一次電子増倍管がある。一次電子増倍管ＥＢＤはイメージャ陽極２４の入力面２４ａ内に配置することができ、ＣＭＯＳセンサアレイはイメージャ陽極の出力面２４ｂ内に配置することができる。入力面２４ａ内の一次電子増倍管ＥＢＤは、電子増倍を提供するという点で、二次電子増倍管、すなわちＴＭＳＥにおけるＥＢＤ２２と同様である。しかしながら、そのＥＢＤがＥＢＤ型ＴＭＳＥ２２で光電陰極１６からイメージャ陽極２４への電子増倍を提供する代わりに、入力面２４ａ内のＥＢＤは、イメージャ陽極２４の入力面２４ａから出力面２４ｂへの電子増倍を提供する。
【0025】
図２は、シールされた上部プレート４０、下部プレート４２、及び側部プレート４４を含むハウジング内に形成された真空内のイメージ・インテンシファイア１０を示す。金属電気接触パッド４６が、トレース導体上に位置合わせされて押し付けられ、熱処理又は圧縮接合を受ける。電気接触パッド４６はイメージャ陽極２４上にパターン化することができ、次に、一実施形態によれば、下部プレートと同じであり得る相互接続基板５４の表面にボンディングパッドを含む対応するトレース導体に熱処理又は圧縮を適用して接合される。従って、下部プレートは、相互接続基板の表面上、場合によっては表面の下に、トレース導体の１つ又は複数の層を含む半導体ウェハ・ダイとすることができる。はんだ材料は、はんだ付けプロセス中に溶融し、イメージャ陽極２４のボンディングパッドを相互接続ダイ基板上及びその内部のトレース導体に接着させることができる。はんだ付け、ろう付け又は熱圧着、シール金属圧着等の金属相互接続プロセスに限定されないが、当業者に知られている他の手段によって電気的結合を生じさせることができることを理解されたい。
【0026】
イメージャ陽極２４が電気的相互接続プロセスを通過した後に、ハウジングがイメージ・インテンシファイア１０の周りでシールされる前に、矢印４９で示されるように真空ベークアウト（bake-out）を受ける。光電陰極１６又は光電陰極ダイ１６と、接合されたイメージャ陽極２４又はイメージャ陽極ダイ２４との間のスペースは、イメージャ陽極２４の４つの側面全てを取り囲む側部プレート４４が光電陰極１６とイメージャ陽極２４との間でシールされる前に、１気圧未満に排気することができる。例えば、ゲッター材料をスペーサ４４の内向き面に配置することができ、ベークアウトプロセス中にゲッター材料を活性化することができる。光電陰極１６とイメージャ陽極２４との間に真空が形成されると、真空内の全ての構成要素から残留ガスを吸着することによって、ゲッターが残り、イメージ・インテンシファイア１０の寿命を延ばすのを助ける。
【0027】
イメージャ陽極２４と光電陰極１６との間に形成された真空ギャップ又はキャビティの利得を増大させるために、ＥＢＤ型ＴＭＳＥ２２を真空ギャップ内に配置することができ、光電陰極１６とＴＭＳＥ２２との間だけでなく、ＴＭＳＥ２２とイメージャ陽極２４との間に適切なバイアスが加えられる。ＴＭＳＥ２２の配置は、必要な電子増倍及び利得の量に応じて任意である。ＥＢＤ型ＴＭＳＥ２２の使用がオプションであることを考えると、従ってそれは破線の仮想線で示される。しかしながら、従来の電子衝撃ＣＭＯＳ（ＥＢＣＭＯＳ）イメージ・インテンシファイアの制限を克服するべく利得を増大させるために、二次電子増倍管としてＥＢＤ型ＴＭＳＥ２２が使用される。従来のＥＢＣＭＯＳイメージャ利得は、Ｘ線を生成しないように、真空ギャップ内の最大電圧によって制限される。その中にＥＢＤ２２を配置すると、Ｘ線を生成することなく真空ギャップ内の自由電子及び利得が増大する。ＥＢＤ２２の半導体基板内のドーピングは、入力面から半導体基板内へ、及び半導体基板を通過する電子の数を増大させるのに役立つ。一緒に譲渡された米国特許第６，８３６，０５９号に記載されるように、入力面での電子の再結合を抑制することで、より多くの電子が半導体基板を通って、ＥＢＤ型ＴＭＳＥ２２の放出面に流れることが保証され、その文献は、参照により本明細書に組み込まれる。
【0028】
図３は、光電陰極ウェハ６０、絶縁スペーサ・ウェハ６２、及び相互接続ウェハ６４の３つのウェハを示す。光電陰極ウェハ６０内の領域５０は、ダイ領域であり、光電陰極ダイ１６又は単に光電陰極１６と呼ばれる。領域５２は、絶縁ウェハ６２内のスペーサダイ領域内の切欠き又は開口部である。各スペーサダイ７２内に１つの開口部５２があり、これら両方が絶縁ウェハ全体に繰り返される。従って、スペーサダイ７２は、実質的に正方形の開口部５２を取り囲む４つの側壁領域を含む。相互接続ウェハ６４内の各領域５４は、その領域５４の表面上に形成された導電性トレースのセットを含む。一実施形態によれば、導電性トレースのセットはイメージャ陽極２４に接合される。図２に示されるように、各イメージャ陽極２４の裏面に、電気相互接続材料を含むボンドパッド４６のアレイを含むことができ、このパッド４６は、圧縮及び／又は加熱されると、相互接続ウェハ６４の相互接続ダイ領域５４上及び内部の電気的に分離された導電性トレースのセットの対応するパッドに接合する。図２を図４ａ～図４ｃと比較すると、側部プレート４４は絶縁スペーサ７４として形成され、上部プレート４０は光電陰極５０であり得、下部プレート４２は相互接続領域５４であり得る。
【0029】
あるいはまた、各イメージャ陽極２４の前面には、相互接続ウェハ内及びその一部、又は相互接続ウェハに結合されたワイヤボンドが、真空キャビティの外側に存在し、その中の高電圧場から遮蔽される。イメージャ陽極が相互接続ウェハに接合された場合に、一実施形態によれば、相互接続ウェハ内の導電性トレースは、相互接続ウェハ６４の別々にダイシングされた相互接続ダイ領域５４内の各ダイの裏面に延びることができ、図２に示されるピン４７は結合され、そこから延びる。あるいはまた、導電性トレースのセットの１つ又は複数が、対応する各相互接続ダイ領域５４の周辺エッジまで延び、図２のエッジコネクタ４５として終端することができる。
【0030】
イメージャ陽極ウェハからダイとして取得された各イメージャ陽極２４は、相互接続ウェハ６４の領域５４内の対応する導電性トレースのセットに接合される。相互接続ダイ領域５４は、開口部５２の下に位置合わせされて示され、開口部は、絶縁スペーサ・ウェハ６２全体に繰り返される絶縁スペーサダイ領域７２同士の間に存在する。領域５４は、相互接続ウェハ６４を横切って互いに同一平面上にあり、光電陰極ウェハ６０の光電陰極ダイ共平面領域と位置合わせされているが、平行な離間距離だけ下にある。絶縁スペーサ・ウェハ６２内の開口部５２は、光電陰極ウェハ６０の上にある領域５０と、相互接続ウェハ６４の領域５４内に接合された下にあるイメージャ陽極２４との間に位置合わせされる。スタックされたウェハの形成及びその後の真空、又はベークアウトと組み合わせた真空は、アレイがダイシングされ、ダイが互いに分離されると、複数のＥＢＣＭＯＳ真空イメージ・インテンシファイアが形成される共平面イメージ・インテンシファイアのアレイを同時に生成するためのウェハ・スケール製造プロセスを提供する。
【0031】
図４ａ及び図４ｂは、ウェハ・スケール上に形成された２つのイメージ・インテンシファイア１０の断面図を示す。図面を簡素にするために、２つのイメージ・インテンシファイア１０のみが示される。しかし、数百までのイメージ・インテンシファイア１０が同時に形成されることを理解されたい。複数のイメージ・インテンシファイアを形成するプロセスは、図４ａを見ることから始まる。光電陰極ウェハ６０は、複数の光電陰極５０を含む。簡素にするために、２つのイメージ・インテンシファイア１０に対応する２つの光電陰極５０のみが示される。絶縁スペーサ・ウェハ６２内にある絶縁スペーサ７２同士の間の開口部５２は、対応する光電陰極５０の下に位置合わせされる。開口部５２は、相互接続ウェア６４内の相互接続ダイ領域５４の上にも位置合わせされる。図示した２つのイメージャ陽極２４の各々は、図示した導電性トレース７３の２つのセットの対応する各領域に、場合によっては相互接続ウェハ６４の対応する領域５４内に接合することができる。導電性トレース７３は、各相互接続領域５４の表面全体に金属材料の層を適用することによって形成することができる。通常のフォトリソグラフィ処理によって、金属層の選択部分を除去して、領域５４の異なる層及び外面に、電気的に分離された導電性トレース７３のセットを残すことができる。
【0032】
絶縁スペーサ７２内の開口部５２は、相互接続領域ダイ５４上及びダイ５４内の導電性トレースのセットに接合された、上にある光電陰極５０と下にあるイメージャ陽極２４との間に高電圧真空ギャップ７０を形成する。真空シールされ、スタックされたダイのセットをダイシングして形成する際に、絶縁スペーサ・ウェハ６２が点線７４に沿って切断されるときに、各開口部５２の周りのスペーサ７２は、形成される。高真空エンベロープがウェハ・スケールで生成されると、スタックされたウェハのセット全体を真空でシールすることによって、複数のイメージ・インテンシファイア１０のアレイが同時に形成される。後で個々のインテンシファイア１０にダイシングすると、図４ｂに示されるように、複数のイメージ・インテンシファイア１０が形成される。高電圧真空ギャップの間隔は、重要であり、同時に、ウェハ処理技術を使用して、イメージ・インテンシファイアのアレイ全体で維持され、より適切に制御される。ウェハの形状及び全体的な平面性とその処理は、研磨された状態でのメンテナンスを通じて保証され、ウェハ同士の間の全体的な間隔及びギャップを低コストで慎重に制御でき、ウェハスタック全体で容易にアクセスできる精度で、結果として分離、スタック、及びシールされたダイを生成する。
【0033】
図４ａ及び図４ｂに示されるように、対応するウェハ６０、６２、及び６４の各ダイ領域５０、５２、及び５４は、同じサイズ及び寸法である。さらに、各ダイ領域５０、５２、及び５４の中心点は、スタックされたダイ５０、５２、及び５４の平面に直交して延びる中心軸７５から、ピクセルサイズの僅かなパーセンテージ（例えば、１０パーセント未満）だけずれて位置合わせされる。各ダイ５０、５２、又は５４の外側の横側壁面は、横方向の寸法が同一であり、スタックされると、各ダイ５０、５２、及び５４の中心点も互いの中心点と位置合わせされる。ダイを同じサイズにし、それらの中心点を中心軸７５上で垂直方向に同一にすることによって（半導体ウェハ６０、６２、及び６４の製造と、その後のダイ５０、５２、及び５４の位置合わせした積み重ねによって）、ＣＭＯＳセンサのアレイ化又はピクセル化された入力面内のＥＢＤのアレイ化又はピクセル化された放出面は、光電陰極１６を放出する電子の真下に位置合わせされ、これからオフセットされず、また対応する導電性トレースのセットの真上に位置合わせされ、これからオフセットされない。同様のサイズのダイのダイ製造技術及び中心軸７５上での正確な位置合せを使用することにより、最適な電子利得及び電流分布が保証され、同時に大量生産されるより効率的で効果的なイメージ・インテンシファイア１０が達成される。追加のＥＢＤ型ＴＭＳＥ層２２を追加する場合に、正確なＸ－Ｙ位置合せが必要とされる。Ｚ軸の位置合わせを高精度で制御することに加えて、光電陰極ダイ５０とイメージャ陽極２４との間の高度な平行度（半導体ウェハ及び半導体処理用に作製されたウェハの高精度の厚さ制御による）が必要とされる。イメージ・インテンシファイア１０の様々なスタックされたダイ構成要素を形成する際に使用されるウェハの厚さ及び全体的なウェハ製造技術によって引き起こされる精度のために、距離の制御は厳しい。
【0034】
図４ｃは、キャリアパッケージ８２に接合されたイメージ・インテンシファイア１０の断面図を示す。イメージ・インテンシファイア１０は、各イメージャ陽極２４と各光電陰極５０との間に形成されたスペース７０内に真空ギャップを有して組み立てられた状態で示される。また、必要とされる利得の量に応じて、イメージャ陽極２４内のセンサが集積回路のアレイ（例えば、ＣＭＯＳピクセル化アレイセンサ）であるかどうかに関係なく、スペース７０は約１０ミルにすることができる。さらに、イメージャ陽極２４の側壁と、スクライブされた絶縁スペーサ７２の内向き面とを囲むスペース７０があり、スペーサ７２は、ダイ・スクライビング又はソーイングプロセス中に半分に分割される。図５ａ及び図５ｂにより詳細に示されるように、相互接続領域ダイ５４の底面又は側面、及び具体的には導電性トレースのセットは、キャリアパッケージ８２に電気的に接合され得る。従って、キャリアパッケージ８２は、導電性トレースのセットから追加のファンアウトを、図１に示されるディスプレイ１４のディスプレイバス２５への電気的接続のために提供する。キャリアパッケージ８２はまた、必要に応じて、パッケージ化されたイメージ・インテンシファイア１０に追加の構造及び剛性を与えることができる。場合によっては、相互接続ダイ領域５４で十分であり、図５ｃに示されるようにキャリアパッケージ８２を除去してもよい。図１と同様に、図４ｃに示されるイメージ・インテンシファイア１０は、電源３４から光電陰極ダイ５０へ及びイメージャ陽極ダイ２４への電気接点を含み、それらの間で十分な電子利得を与える。
【0035】
図５ａ及び図５ｂは、相互接続ウェハ６４の領域５４の断面図を示しており、接合された各イメージャ陽極２４が、開口部５２を取り囲む絶縁性スペーサ７２よりも大きい。明確にするために、相互接続領域５４内の導電性トレースのセットに１つのトレース導体（trace conductor：導電性トレース）８３のみが示される。ＥＢＤ電子増倍管及びＣＭＯＳセンサアレイの密度及びサイズに依存して、導電性トレースのセットが１００を超えることができることが理解される。トレース導体８３のセットは、光電陰極５０と相互接続領域５４との間に接合された光電陰極絶縁スペーサ７２を含むイメージ・インテンシファイア１０の真空パッケージの外側に延びるように示される。示されるように、トレース導体８３は、相互接続領域５４の内部平面層に沿って延びることができる。あるいはまた、より好ましくは、トレース導体８３は、相互接続領域５４の平坦な面に沿って、イメージャ陽極２４のボンドパッド４６の外側の相互接続領域５４の外側面に向けて延びるが、図５ａに示されるボンドパッド４６に電気的に結合される。トレース導体８３は、ボンドパッド４６から、絶縁スペーサ７４の横方向範囲の外側に突出する領域５４の上面まで延び、キャリアパッケージ８２内のトレース導体（図示せず）への接続を延ばすワイヤボンド８０に結合される。このように、相互接続領域５４内の導電性トレース８３のセットは、イメージャ陽極２４のボンドパッド４６からワイヤボンディングされたキャリアパッケージ８２まで電気接続を延ばす。それに加えて、又は代替として、導電性トレース８３のセットは、キャリアパッケージ８２の底部及び／又は側面からそれぞれ延びるピン４７及び／又はエッジコネクタ４５へのボンドパッド４６からの電気的接続を延ばすことができる。相互接続領域５４を形成して、絶縁スペーサ７４の横方向範囲を超えて導電性トレースのセットを収容することにより、ワイヤボンド８０、ピン４７ルーティング、又はエッジ４５ルーティングのいずれかとして、追加のファンアウト接続をキャリアパッケージ８２に対して行うことができる。
【0036】
図５ｂでは、イメージャ陽極２４上のボンドパッド４６が除去される。トレース導体８３は、図５ａのボンドパッドに取って代わり、イメージャ陽極２４からワイヤボンド８０、ピン４７、及び／又はエッジコネクタ４５に延びる。トレース導体８３は、好ましくは、イメージャ陽極２４内のＣＭＯＳセンサのアレイの出力と、ワイヤボンド８０、ピン４７及び／又はエッジコネクタ４５との間に接続される。しかしながら、ボンドパッド４６は、相互接続領域５４の外面に構成することができ、追加の接続性及びファンアウトを提供することが望まれる場合に、キャリアパッケージ８２上又はキャリアパッケージ８２内の導体（図示せず）に電気的に結合することができる。接続４７はルーティングされる。真空パッケージの外側に延びるトレース導体を含む領域５４の部分は、ワイヤボンド８０を収容し、ボンディングパッドを介してイメージャ陽極２４をトレース導体に接続し、次にトレース導体の外側でキャリアパッケージ８２に接続することができる。
【0037】
図５ｃでは、キャリアパッケージ８２は完全に除去することができる。相互接続領域５４が十分な構造的剛性を有しており、領域５４内の導電性トレース８３のセットが十分なファンアウト及び密度を提供する場合に、イメージャ陽極２４からの全ての接続は容易且つ確実に行われる。導電性トレースのセット８３は、イメージャ陽極２４上のボンドパッド４６同士の間を、図５ａ及び図５ｂのキャリアパッケージ８２の代わりに相互接続領域ダイ５４上のピン４７又はエッジコネクタ４５に電気的に接続するように示される。
【0038】
あるいはまた、図５ｄに示されるように、イメージャ陽極２４は、真空パッケージの外側、具体的には絶縁スペーサ７２の横方向範囲の外側に延びることができる。従って、真空ハウジングは、上に重なる光電陰極５０を含み、対向する横方向スペーサ７２は、光電陰極５０と位置合わせされているが、イメージャ陽極２４の外側範囲の内側にある。ワイヤボンド８０は、イメージャ陽極２４の上面上のボンディングパッドと、キャリアパッケージ８２上のボンディングパッドとの間を結合することができる（図５ｄには図示せず）。あるいはまた、キャリアパッケージ８２は、図５ｃと同様に、完全に除去することができる。イメージャ陽極２４は、ＥＢＣＭＯＳ検出器又はセンサである。真空ギャップ又はキャビティ７０が、イメージャ陽極２４の前面と光電陰極５０との間に存在する。イメージャ陽極２４の裏面上のボンドパッド又はバンプ４６のアレイは、相互接続ダイ領域５４の表面上の対応する導電トレースのセットに電気的に相互接続することができる。前述のように、イメージャ陽極２４は、相互接続ダイ領域５４（図５ｂに示される）の一部であり、相互接続の導電性トレースのセットが、ＣＭＯＳセンサアレイと共に相互接続ダイ領域に印刷される。相互接続ダイ領域５４がイメージャ陽極２４と導電性トレース８３のセットとの両方を含む場合に、裏面又は表面の一部は、ボンディングパッド及び／又はワイヤボンドの圧縮又は加熱を使用して回路基板に接合することができる。
【0039】
図６ａ及び図６ｂは、複数のイメージ・インテンシファイアの間で同時に形成されるイメージ・インテンシファイア１０の断面図を示す。より具体的には、図６は、二次電子増倍管２２を介して追加の利得を有するイメージ・インテンシファイア１０を示す。電気バイアス供給源３４は、光電陰極ダイ５０、ＥＢＤ型ＴＭＳＥダイ２２、及びイメージャ陽極２４から電子利得及びバイアスを提供する。二次電子増倍管２２は、好ましくは、一対の開口部５２ａ及び５２ｂの間で平行に間隔を空けて配置されたＥＢＤ型ＴＭＳＥダイ２２である。一対の開口部５２ａ及び５２ｂは、それぞれの絶縁ウェハ６２ａ及び６２ｂ内の対応する一対の絶縁スペーサダイ領域内に存在する。絶縁スペーサダイ領域は、それぞれの開口部５２ａ及び５２ｂによって形成される対応する高電圧真空ギャップ７０ａ及び７０ｂを取り囲む、対応する絶縁スペーサ７２ａ及び７２ｂを含む。相互接続ウェハ６４の相互接続ダイ領域５４の裏面は、キャリアパッケージ８２に結合することができる。あるいはまた、ワイヤボンド（図示せず）は、領域５４がイメージャ陽極２４と絶縁スペーサ７２ａ及び７２ｂの外側範囲とを越えて延びる場合に、領域５４内の導電性トレースを相互接続することができる。ボールグリッドアレイ又は熱圧着アレイ４６は、イメージャ陽極２４（好ましくは、一次電子増倍管及びＣＭＯＳセンサ又は検出器アレイ検出器を含む）を相互接続ウェハ６４の相互接続領域５４に電気的に接続する。あるいはまた、利得をさらに増大させるために、２つ以上のＥＢＤ型ＴＭＳＥ層２２をスペーサ層６２の対応する対の間に挿入することができ、それらの全ては、光電陰極５０と、相互接続ダイ領域５４内に埋め込まれた又は相互接続ダイ領域５４上に接合されたイメージャ陽極２４との間に存在する。
【0040】
光電陰極５０のダイの中心点、ＥＢＤ型ＴＭＳＥ２２のダイの中心点、イメージャ陽極２４のダイの中心点、及び相互接続領域５４のダイの中心点は、それぞれ中心軸７４に位置合わせされる。さらに、中心軸７４は、形成されたイメージ・インテンシファイア１０の中心軸として示される。各ダイが同じサイズ及び寸法であるだけでなく、各ダイの上部及び下部平面上の中心点は、中心軸７４と整列し、中心軸７４上にあり、形成されたイメージ・インテンシファイア１０の適切な動作を保証する。例えば、中心軸からピクセルピッチの５０パーセントを超えるオフセットがある場合に、一次電子増倍管及び二次電子増倍管のアレイは互いに整列せず、それら倍増管は、イメージャ陽極２４内のＣＭＯＳセンサアレイとも整列しない。
【0041】
本明細書で使用する場合に、「約」、「略」及び「実質的に」は、数字の範囲内の数、例えば参照値の－１０％～＋１０％の範囲、好ましくは参照値の－５％～＋５％、より好ましくは参照値の－１％～＋１％、最も好ましくは参照値の－０．１％～＋０．１％を指すと理解される。
【0042】
さらに、本明細書における全ての数値範囲は、範囲内の全ての整数、全体又は分数を含むものと理解すべきである。さらに、これらの数値範囲は、その範囲内の任意の数又は数のサブセットを対象としたクレームをサポートするものとして解釈すべきである。本明細書及び添付の特許請求の範囲で使用される場合に、単語の単数形は、文脈が明確に別段の指示をしない限り、複数形を含む。こうして、参照「１つの（ａ，ａｎ）」及び「その（ｔｈｅ）」は、一般に、それぞれの用語の複数形を含む。
【0043】
さらに詳述しなくても、当業者は、前述の説明を使用して、特許請求の範囲に記載された発明を最大限に利用できると考えられる。本明細書に開示した例及び態様は、単に例示的であり、本開示の範囲を決して限定するものではないと解釈すべきである。議論した基礎となる原理から逸脱することなく、上記の例の詳細に変更を加えることができることは、当業者には明らかであろう。換言すれば、上記の説明において具体的に開示した例の様々な変更及び改良は、添付の特許請求の範囲内にある。例えば、説明した様々な例の特徴の任意の適切な組み合わせが考えられ、これには、イメージャ陽極の上、下、又は右又は左に離間した光電陰極の向きが含まれる。検出される画像に対するイメージ・インテンシファイアの向きに応じて、光電陰極がイメージャ陽極と画像との間にある場合に、イメージャ陽極に対する光電陰極が変化する可能性がある。
【図1】
【図2】
【図3】
【図4a】
【図4b】
【図4c】
【図5a】
【図5b】
【図5c】
【図5d】
【図6a】
【図6b】
【国際調査報告】