特表2023-540251 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ パワー・インテグレーションズ・インコーポレーテッドの特許一覧

特表2023-540251二次元電子気体領域を含むダイ封止リング

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2A
2B
3A
3B

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-09-22

(54)【発明の名称】二次元電子気体領域を含むダイ封止リング

(51)【国際特許分類】

H01L 29/80 20060101AFI20230914BHJP

H01L 21/338 20060101ALI20230914BHJP

H01L 21/265 20060101ALI20230914BHJP

【ＦＩ】

H01L29/80 Z

H01L29/80 H

H01L21/265 601J

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023513830

(86)(22)【出願日】2021-08-27

(85)【翻訳文提出日】2023-04-21

(86)【国際出願番号】 US2021047836

(87)【国際公開番号】W WO2022051173

(87)【国際公開日】2022-03-10

(31)【優先権主張番号】63/073,062

(32)【優先日】2020-09-01

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【代理人】

【識別番号】100125818

【弁理士】

【氏名又は名称】立原聡

(72)【発明者】

【氏名】クオ－チャンロバートヤング

(72)【発明者】

【氏名】アレクセイクディノヴ

(72)【発明者】

【氏名】カマルラジヴァラダラジャン

(72)【発明者】

【氏名】アレクセイアンコウディノヴ

(72)【発明者】

【氏名】ソリンエスジョーゼスク

【テーマコード（参考）】

5F102

【Ｆターム（参考）】

5F102GB01

5F102GC01

5F102GJ03

5F102GJ10

5F102GL04

5F102GM04

5F102GQ01

5F102GR09

5F102HC01

5F102HC10

(57)【要約】

二次元電子気体を含むダイ封止リングが本明細書において提示される。半導体デバイスは有効デバイス領域を含む。有効デバイス領域は、デバイス端子と、有効デバイス領域を囲む二次元電子気体領域を含むダイ封止リングとを備える。二次元電子気体領域にデバイス端子を電気的に結合することにより、半導体側壁における電圧は、デバイス端子のそれに実質的に等しくなるように制御され得る。
【選択図】図１

【特許請求の範囲】

【請求項1】

デバイス端子を備える有効デバイス領域と、
前記有効デバイス領域を囲むダイ封止リングであって、前記ダイ封止リングが、二次元電子気体領域を含む、前記ダイ封止リングと、
を備える、半導体デバイス。

【請求項2】

前記有効デバイス領域が、横方向電界効果トランジスタ（ＦＥＴ）を備える、
請求項１に記載の半導体デバイス。

【請求項3】

前記横方向電界効果トランジスタが、高電子移動度トランジスタ（ＨＥＭＴ）である、
請求項２に記載の半導体デバイス。

【請求項4】

前記二次元電子気体領域が、窒化ガリウム（ＧａＮ）を含む、
請求項３に記載の半導体デバイス。

【請求項5】

前記二次元電子気体領域が、前記有効デバイス領域から横方向に離隔された、
請求項１に記載の半導体デバイス。

【請求項6】

絶縁体領域を更に備える、
請求項１に記載の半導体デバイス。

【請求項7】

前記絶縁体領域が、窒化ガリウム（ＧａＮ）を含む、
請求項６に記載の半導体デバイス。

【請求項8】

前記絶縁体領域が、イオン注入を使用して形成された、
請求項７に記載の半導体デバイス。

【請求項9】

前記二次元電子気体領域が、前記デバイス端子に電気的に結合された、
請求項１に記載の半導体デバイス。

【請求項10】

前記二次元電子気体領域が、前記デバイス端子の電位を受信するように構成された、
請求項９に記載の半導体デバイス。

【請求項11】

前記デバイス端子が、ゲート端子である、
請求項１０に記載の半導体デバイス。

【請求項12】

前記デバイス端子が、ソース端子である、
請求項１０に記載の半導体デバイス。

【請求項13】

前記デバイス端子の前記電位が、実質的にゼロボルトに等しい、
請求項１０に記載の半導体デバイス。

【請求項14】

電力電界効果トランジスタ（ＦＥＴ）であって、
前記電力ＦＥＴが、
有効デバイス領域と、
前記電力ＦＥＴの周縁部に沿って前記有効デバイス領域を囲むダイ封止リングであって、前記ダイ封止リングが、二次元電子気体領域を含む、前記ダイ封止リングと、
を備える、
電力ＦＥＴ。

【請求項15】

前記有効デバイス領域が、
ドレイン電圧を受信するように構成されたドレイン端子と、
ゲート電圧を受信するように構成されたゲート端子と、
ソース電圧を受信するように構成されたソース端子と、
を備える、請求項１４に記載の電力ＦＥＴ。

【請求項16】

前記二次元電子気体領域が、前記ゲート端子に電気的に結合された、
請求項１５に記載の電力ＦＥＴ。

【請求項17】

前記二次元電子気体領域が、前記ソース端子に電気的に結合された、
請求項１５に記載の電力ＦＥＴ。

【請求項18】

前記二次元電子気体領域が、実質的にゼロボルトに等しい電圧を受信するように構成された、
請求項１５に記載の電力ＦＥＴ。

【請求項19】

前記電力ＦＥＴが、高電圧を遮蔽するように構成された、
請求項１５に記載の電力ＦＥＴ。

【請求項20】

前記電力ＦＥＴが、高電圧をスイッチングするように構成された、
請求項１５に記載の電力ＦＥＴ。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、参照により全体として本明細書に組み込まれる２０２０年９月１日に出願された米国仮特許出願第６３／０７３，０６２号の利益を主張する。

【0002】

本開示は概してダイ封止リングに関し、特に、二次元電子気体領域を含むダイ封止リングに関する。

【背景技術】

【0003】

窒化ガリウム（ＧａＮ）および他の広バンドギャップＩＩＩ族窒化物ベースの直接遷移半導体材料は、高破壊電界を示し、および高電流密度に役立つ。この点について、ＧａＮベースの半導体デバイスは、電力および高周波用途においてシリコンベースの半導体デバイスの代わりとして活発に研究されている。例えば、ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈｅｌｅｃｔｒｏｎｍｏｂｉｌｉｔｙｔｒａｎｓｉｓｔｏｒ）は、同一の面積のシリコン電力電界効果トランジスタに比べて高い絶縁破壊電圧を伴って、より低いオン抵抗率を提供し得る。

【0004】

電力電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）は、エンハンスメント型またはデプレッション型であり得る。エンハンスメント型デバイスは、ゲートバイアスが印加されていないとき（すなわちゲート対ソースバイアスがゼロであるとき）に電流を遮断する（すなわちオフである）トランジスタ（例えば電界効果トランジスタ）を表し得る。対照的に、デプレッション型デバイスは、ゲート対ソースバイアスがゼロであるときに電流を通す（すなわちオンである）トランジスタを表し得る。

【0005】

集積回路および電力ＦＥＴは典型的には封止リングを使用する。封止リングは、スクライブ線に近接した半導体ダイの周縁部に形成される。

【発明の概要】

【0006】

二次元電子気体（２ＤＥＧ：ｔｗｏｄｉｍｅｎｓｉｏｎａｌｅｌｅｃｔｒｏｎｇａｓ）領域を含むダイ封止リングの非限定的かつ非網羅的な実施形態が以下の図を参照しながら説明されており、異なる図の中の同様の参照符号は、別段の指定がない限り同様の部分を示す。

【図面の簡単な説明】

【0007】

【図1】図１は、実施形態によるダイ封止リングを含む半導体デバイスの平面図を示す。

【図2A】図２Ａは、図１の実施形態によるダイ封止リングの断面を示す。

【図2B】図２Ｂは、図１の実施形態によるダイ封止リング延伸部の断面を示す。

【図3A】図３Ａは、二次元電子気体領域の断面を示す。

【図3B】図３Ｂは、図３Ａの断面に対応した一次元伝導バンド図を示す。

【発明を実施するための形態】

【0008】

図面中の複数の図にわたり、対応する参照符号が対応するコンポーネントを示す。当業者は、図中の要素が簡潔かつ明確であるように描かれること、および、一定の縮尺で描かれているとは限らないことを理解する。例えば、図中の要素および層のうちの幾つかの寸法は、本明細書における教示の様々な実施形態をより理解しやすくするために他の要素より誇張される場合がある。更に、市販に適した実施形態において有用なまたは必要な、一般的だが良く理解される要素、層、および／または工程ステップは多くの場合、二次元電子気体領域を含むダイ封止リングのこれらの様々な実施形態の図が見づらくならないように図示されていない。

【0009】

以下の説明では、二次元電子気体領域を含むダイ封止リングの十分な理解を提供するために多くの具体的な詳細事項が記載される。しかし、本明細書における教示を実施するために特定の詳細事項が使用されるとは限らないことが当業者に明らかである。他の例において、本開示を不明瞭にしないために、よく知られた材料または方法は詳細には説明されていない。

【0010】

本明細書中での、「一実施形態」、「実施形態」、「一例」、または「例」についての言及は、実施形態または例と関連して説明される特定の特徴、構造物、方法、処理、および／または特徴が二次元電子気体領域を含むダイ封止リングの少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書中の様々な場所における「一実施形態において」、「実施形態において」、「一例」、または「例」といった表現の使用は、すべてが同じ実施形態または例に関連するとは限らない。更に、特定の特徴、構造物、方法、工程、および／または特徴は、１つまたは複数の実施形態または例において任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされてもよい。加えて、本明細書とともに提供される図が当業者への説明を目的としていること、および図面が一定の縮尺で描かれているとは限らないことが理解される。

【0011】

本出願の文脈において、トランジスタが「オフ状態」または「オフ」であるとき、トランジスタは電流を遮断する、および／または実質的に電流を流さない。逆に、トランジスタが「オン状態」または「オン」であるとき、トランジスタは実質的に電流を流すことができる。更に、本開示の目的において、「グランド」または「グランド電位」は、電子回路、デバイス、または集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）の全ての他の電圧または電位が規定されるとき、または測定されるときに対比される基準電圧または基準電位を表す。

【0012】

更に本出願の文脈において、中程度の電圧から高電圧まで耐えながら電流を遮断する電力電界効果トランジスタは、高電圧電界効果トランジスタとも呼ばれ得る。例えば、横方向電界効果トランジスタ（ＦＥＴ）は、高いドレイン対ソース電圧を伴って電流を遮断するように構成され得る。１つの用途において横方向ＦＥＴはエンハンスメント型電界効果トランジスタであり得、横方向ＦＥＴは、ゲート対ソース電圧が正の閾値電圧未満である間に電流を遮断するように構成され得る。例えば、エンハンスメント型電界効果トランジスタは、ゲート対ソース電圧が実質的にゼロボルトに等しいとき、高いドレイン対ソース電圧（例えば７００ボルト）に耐えながら電流を遮断するように構成され得る。

【0013】

別の用途では、横方向ＦＥＴはデプレッション型電界効果トランジスタであり得、横方向ＦＥＴは、エンハンスメント型電界効果トランジスタと電気的にカスコード結合され得る。カスコード結合されている状態で、デプレッション型横方向ＦＥＴは更に、エンハンスメント型トランジスタがオフ状態において動作している間に電流を遮断し得、および中程度の電圧から高電圧まで耐え得る。カスコード結合されている状態で、デプレッション型横方向ＦＥＴは、そのゲート対ソース電圧がデプレッション型閾値未満の負電圧（例えば負の２０ボルト）となるように強制され得るので、高いドレイン対ソース電圧（例えば７００ボルト）に耐えながら電流を遮断し得る。

【0014】

残念ながら、半導体デバイスにおける高いドレイン対ソース電圧は、信頼性の低下をもたらし得る。例えば、半導体デバイスの側壁と呼ばれることもあるダイの縁部に向かって高電圧が広がっているとき、高電圧は、空気またはパッケージングコンパウンド（例えばモールド成形コンパウンド）から水分、イオン、および／または他の汚染物質を引き付け得る。更に、表面フィールドプレートを含む従来の封止リングは、ＧａＮベースの半導体における側壁に向かう高電圧の広がりを小さくすることに効果が無いことが明らかであり、したがって、ＧａＮベースの半導体デバイスのための封止リングを開発する必要性が存在する。

【0015】

二次元電子気体を含むダイ封止リングが本明細書において提示される。半導体デバイスは有効デバイス領域を含む。有効デバイス領域はデバイス端子を備え、二次元電子気体領域を含むダイ封止リングが有効デバイス領域を囲む。二次元電子気体領域にデバイス端子を電気的に結合することにより、半導体側壁における電圧は、デバイス端子の電圧に実質的に等しくなるように制御され得る。

【0016】

図１は、実施形態によるダイ封止リング１０６を含む半導体デバイス１００の平面図を示す。半導体デバイス１００は、有効デバイス領域１１０を更に備える。図示されているように、ダイ封止リング１０６は半導体デバイス１００の側壁１１４の近くに存在し得、有効デバイス領域１１０を囲み得る。

【0017】

有効デバイス領域１１０は、有効トランジスタ領域であり得る。例えば、有効デバイス領域１１０は、横方向高電子移動度トランジスタ（ＨＥＭＴ）または高電圧（電力）電界効果トランジスタ（ＦＥＴ）を備え得る。上述のように、電力ＦＥＴは、改善された中程度の電圧から高電圧までのパフォーマンスを有益に提供するためにＧａＮベースであり得る。例えば、窒化ガリウム（ＧａＮ）およびアルミニウムガリウム窒化物（ＡｌＧａＮ）の層間に形成されたヘテロ構造を備える横方向ＦＥＴは、中程度の電圧から高電圧まで（例えば２００ボルトから１２００ボルトの間の電圧）の用途のために使用され得る。

【0018】

更に、有効デバイス領域１１０は、有効デバイス端子（例えばソース端子、ゲート端子、およびドレイン端子）を備える横方向ＦＥＴを含み得る。１つの実施形態において、有効デバイス端子は、ストライプを使用して形成され得る。本明細書における教示によると、ダイ封止リング１０６は、有効デバイス領域から側壁１１４に向かって広がる高電圧を軽減するための二次元電子気体領域を含み得る。

【0019】

例えば、ドレイン端子（例えばドレインストライプ）が高電圧であるときのオフ状態中に、高電圧は有効デバイス領域の周縁部の近くに存在し得る。図示されているように、ダイ封止リング延伸部１２３は、デバイス端子１２２との電気的接続に役立つようにダイ封止リング１０６から延び得る。デバイス端子１２２（例えばソース端子またはゲート端子）に二次元電子気体を電気的に接続することにより、二次元電子気体の電圧は、デバイス端子１２２の電圧に実質的に等しくなり得る。

【0020】

したがって、デバイス端子１２２の電圧が最低相対電圧（例えばグランド電位）であるとき、ダイ封止リング１０６の電圧（すなわち二次元電子気体領域の電圧）は、強制的に側壁電圧をデバイス端子１２２の電圧に実質的に等しくさせ得る。そうすることにより、前述の高電圧による水分に関連した損傷が低減され、または無くされ得る。

【0021】

半導体デバイス１００がＧａＮベースの半導体デバイスであるとき、二次元電子気体領域は、有効デバイス領域１１０の工程ステップ中に役立てられ得る。例えば、ＧａＮベースの工程では、ダイ封止リング１０６およびダイ封止リング延伸部１２３の二次元電子気体領域は、横方向ＦＥＴの同一または類似の工程ステップを使用して形成され得る。

【0022】

この点について、ダイ封止リング１０６は、横方向ＦＥＴにおけるゲート領域の寸法と釣り合った寸法１４０をもち得る。例えば、寸法１４０は、５マイクロメートルから２５マイクロメートルの間であり得る。更に、ダイ封止リング１０６は側壁から距離１３０内に位置し得る。１つの用途において、距離１３０は、２マイクロメートルから５０マイクロメートルの間であり得る。

【0023】

更に、図２Ａおよび図２Ｂの説明において以下で提示されるように、ダイ封止リング１０６およびダイ封止リング延伸部１２３は、有効デバイス領域１１０から物理的に（すなわち横方向に）離隔され得る。

【0024】

図２Ａは、図１の側壁１１４と位置Ａとの間のセグメント１０１に対応した断面２０１を示す。図示されているように、セグメント１０１はダイ封止リング１０６を更に含む。断面２０１により示されているように、ダイ封止リング１０６は、次の層、すなわち、基材２０２、二次元電子気体（２ＤＥＧ）領域２０６、誘電体２０８（例えば横方向ＦＥＴゲート誘電体）、金属２１０（例えば横方向ＦＥＴゲート金属）、およびパッシベーション２１２を備える。

【0025】

断面２０１により更に示されているように、近接した領域２０７および近接した領域２０９は、金属２１０と二次元電子気体領域２０６とを除いて、封止リング１０６と同じ層を含む。二次元電子気体領域２０６を形成する層を含む代わりに、近接した領域２０７および近接した領域２０９は、二次元電子気体領域２０６に近接した絶縁層２０４を含む。絶縁層２０４は二次元電子気体領域２０６を、側壁１１４から、および有効デバイス領域１１０から横方向に離隔し、および／または絶縁し得る。

【0026】

当業者が理解し得るように、層（例えば基材２０２および二次元電子気体領域２０６）の寸法は一定の縮尺で示されているとは限らない。更に、層のうちの幾つかは、説明目的のために示されない場合がある。例えば、幾つかの実施形態は、パッシベーション層および／または金属層の複数の層を含み得る。１つの実施形態において基材はシリコンまたはサファイアであり得、二次元電子気体領域２０６は、数マイクロメートルの厚さで成長させられたバッファ層（例えばエピタキシャル層）に重ねて形成され得る。

【0027】

更に、絶縁層２０４および二次元電子気体領域２０６は、２０ナノメートルから５０ナノメートルの間の総厚をもつＧａＮおよび／またはＡｌＧａＮを含み得る。別の実施形態では、絶縁層２０４は、ＧａＮ格子を乱すために窒素（Ｎ）を注入することにより生成され得る。

【0028】

図２Ｂは、図１の側壁１１４と位置Ｂとの間のセグメント１２１に対応した断面２２１を示す。図示されているように、セグメント１２１はダイ封止リング延伸部１２３を更に含む。断面２２１により示されているように、ダイ封止リング延伸部１２３は金属２１０を除いてダイ封止リング１０６と同じ層を備える。代替的に、ダイ封止リング延伸部１２３は、例えば金属または多結晶シリコンといった相互接続体材料であり得るデバイス端子１２２を含む。

【0029】

更に示されるように、デバイス端子１２２は誘電体２０８における開口（例えばビアまたは接点開口）のおかげで二次元電子気体領域に電気的に接続されている。

【0030】

更に、近接した領域２２７は、二次元電子気体領域２０６を除いてダイ封止リング延伸部１２３と同じ層を含み、近接した領域２２９は、デバイス端子１２２と二次元電子気体領域２０６とを除いて、ダイ封止リング延伸部１２３と同じ層を含む。近接した領域２０７および近接した領域２０９と同様に、近接した領域２２７および近接した領域２２９は絶縁層２０４を含む。上述のように、絶縁層２０４は、側壁１１４から、および有効デバイス領域１１０から二次元電子気体領域２０６を横方向に離隔し、および／または絶縁し得る。

【0031】

図２Ａに関連して既に説明されているように、層の寸法は一定の縮尺で示されているとは限らず、更に、幾つかの層および／または相互接続層（例えば金属）が説明目的のために省略され得る。例えば、後述のように、二次元電子気体領域２０６はＧａＮを含み得、更に、絶縁層２０４は、イオン注入により意図的に損傷を受けたＧａＮを含み得る。

【0032】

図３Ａは、二次元電子気体領域２０６の断面３００を示す。断面３００は、絶縁体領域２０４により横方向に隔離された二次元電子気体領域２０６を示す。断面３００は、界面Ｙ１と界面Ｙ２との間に引かれた線３０１を示している。線３０１の寸法は、ヘテロ接合を形成するために使用される材料または材料層の厚さに対応し得る。

【0033】

例えば、図３Ｂは、図３Ａの断面に対応した一次元伝導バンド図３０２を示す。伝導バンド図３０２は、界面Ｙ１と界面Ｙ２との間の線３０１に沿った位置の関数として伝導バンドエネルギーＥｃを示す。伝導バンド図３０２は、位置Ｙｄに伝導バンドエネルギーＥｃにおける不連続部を更に示す。界面Ｙ１と位置Ｙｄとの間に、二次元電子気体領域２０６はＡｌＧａＮおよび／またはＡｌＧａＮ層を含み得る。位置Ｙｄと界面Ｙ２との間に、二次元電子気体領域２０６は、ＧａＮおよび／またはＧａＮ層を含み得る。当業者が理解し得るように、電子気体は位置Ｙｄに、または位置Ｙｄ付近に形成され、位置Ｙｄでは、フェルミレベルＥｆが伝導バンドエネルギーＥｃより大きい（すなわち、その上方にある）。

【0034】

要約で説明される事項を含む本開示の示される例の上述の説明は、網羅的であることを意図したものではなく、開示される形態そのものへの限定であることを意図したものでもない。二次元電子気体領域を含むダイ封止リングの特定の実施形態が本明細書において例示を目的として説明されているが、本開示のより広い趣旨および範囲から逸脱せずに様々な同等な変更が可能である。実際、特定の例示的なデバイス断面が説明のために提示されていること、および、本明細書の教示に従って他の実施形態および／または材料（例えばガリウムヒ素およびアルミニウムガリウムヒ素）が使用されてもよいことが理解される。

【0035】

本発明は請求項において規定されるが、本発明が代替的に以下の例により規定され得ることが理解されなければならない。

【0036】

例１：有効デバイス領域と有効デバイス領域を囲むダイ封止リングとを備える、半導体デバイス。ダイ封止リングは、二次元電子気体領域を含む。

【0037】

例２：有効デバイス領域が、横方向電界効果トランジスタ（ＦＥＴ）を備える、例１に記載の半導体デバイス。

【0038】

例３：横方向電界効果トランジスタが、高電子移動度トランジスタ（ＨＥＭＴ）である、前述の例のいずれか１つに記載の半導体デバイス。

【0039】

例４：二次元電子気体領域が、窒化ガリウム（ＧａＮ）を含む、前述の例のいずれか１つに記載の半導体デバイス。

【0040】

例５：二次元電子気体領域が、有効デバイス領域から横方向に離隔された、前述の例のいずれか１つに記載の半導体デバイス。