特表2023-541608 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ アップル　インコーポレイテッドの特許一覧

特表2023-541608ディスプレイシステムのためのオンチップテストアーキテクチャ

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-03

(54)【発明の名称】ディスプレイシステムのためのオンチップテストアーキテクチャ

(51)【国際特許分類】

G09G 3/20 20060101AFI20230926BHJP

G09G 3/32 20160101ALI20230926BHJP

G09G 3/3225 20160101ALI20230926BHJP

G09F 9/30 20060101ALI20230926BHJP

H10K 71/70 20230101ALI20230926BHJP

H10K 59/131 20230101ALI20230926BHJP

H10K 59/129 20230101ALI20230926BHJP

H04N 17/04 20060101ALI20230926BHJP

H10K 59/90 20230101ALI20230926BHJP

【ＦＩ】

G09G3/20 670B

G09G3/20 670Q

G09G3/20 670E

G09G3/20 621J

G09G3/20 621M

G09G3/20 680G

G09G3/20 642P

G09G3/20 621A

G09G3/20 623D

G09G3/20 622D

G09G3/20 623R

G09G3/32 A

G09G3/3225

G09G3/20 670K

G09G3/20 670J

G09G3/20 670L

G09G3/20 641Q

G09G3/20 650M

G09G3/20 611H

G09G3/20 622G

G09F9/30 338

H10K71/70

H10K59/131

H10K59/129

H04N17/04 A

H10K59/90

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023516159

(86)(22)【出願日】2021-09-03

(85)【翻訳文提出日】2023-04-19

(86)【国際出願番号】 US2021049122

(87)【国際公開番号】W WO2022055819

(87)【国際公開日】2022-03-17

(31)【優先権主張番号】63/076,846

(32)【優先日】2020-09-10

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/397,953

(32)【優先日】2021-08-09

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】503260918

【氏名又は名称】アップルインコーポレイテッド

【氏名又は名称原語表記】ＡｐｐｌｅＩｎｃ．

【住所又は居所原語表記】ＯｎｅＡｐｐｌｅＰａｒｋＷａｙ，Ｃｕｐｅｒｔｉｎｏ，Ｃａｌｉｆｏｒｎｉａ９５０１４，Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田和彦

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚文昭

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須威夫

(74)【代理人】

【識別番号】100121979

【弁理士】

【氏名又は名称】岩崎吉信

(72)【発明者】

【氏名】アキオルハサン

(72)【発明者】

【氏名】ヤンシュエベイ

(72)【発明者】

【氏名】シューチョン－ルンエドウィン

(72)【発明者】

【氏名】ジェンヘンリーシー

(72)【発明者】

【氏名】ウェゼレルジョンティー

【テーマコード（参考）】

3K107

5C080

5C094

5C380

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC41

3K107DD39

3K107EE57

3K107GG56

3K107HH00

3K107HH05

5C080AA06

5C080AA07

5C080AA10

5C080BB05

5C080DD03

5C080DD15

5C080DD20

5C080DD26

5C080DD28

5C080DD29

5C080EE29

5C080FF03

5C080FF11

5C080GG02

5C080GG05

5C080GG08

5C080GG12

5C080JJ02

5C080JJ03

5C080JJ06

5C080KK02

5C080KK04

5C080KK07

5C080KK20

5C080KK26

5C080KK49

5C080KK50

5C094AA54

5C094BA03

5C094BA23

5C094BA27

5C094DB01

5C094EA04

5C094HA05

5C094HA08

5C380AA01

5C380AA03

5C380AB06

5C380AB19

5C380AC02

5C380AC07

5C380AC08

5C380AC11

5C380AC12

5C380AC13

5C380BA09

5C380BA11

5C380BA22

5C380BA27

5C380BA29

5C380BA38

5C380BA42

5C380BB03

5C380BB04

5C380BD04

5C380CA04

5C380CA10

5C380CA12

5C380CA32

5C380CA48

5C380CB11

5C380CB37

5C380CC26

5C380CC33

5C380CC48

5C380CC62

5C380CD012

5C380CE02

5C380CE21

5C380CF01

5C380CF07

5C380CF22

5C380CF27

5C380CF48

5C380CF49

5C380CF52

5C380CF61

5C380CF62

5C380DA02

5C380DA06

5C380DA19

5C380DA20

5C380DA50

5C380DA57

5C380FA02

5C380FA03

5C380FA18

5C380FA21

5C380FA22

5C380FA23

5C380GA04

5C380GA05

5C380GA08

5C380GA09

5C380HA05

5C380HA06

5C380HA09

(57)【要約】

本明細書に開示される実施形態は、電子ディスプレイの様々な態様をテスト及び修復するためのシステム及び方法を提供する。電子ディスプレイは、基準アレイ及びアクティブアレイを含む。電子ディスプレイはまた、電子ディスプレイの画素の個々又は任意の組み合わせをテストするために使用されるテスト回路を含む。スイッチは、電子ディスプレイの種々の構成要素を修復するために、画素とテスト回路との間に配置されていてもよい。

【特許請求の範囲】

【請求項1】

複数の画素回路を含むアクティブアレイと、
第１のデータラインを介して前記複数の画素回路の第１のサブセットに結合されるように構成された第１の複数のソースドライバと、
複数のスイッチを介して前記第１の複数のソースドライバに結合されるように構成されたテストバスと、
前記テストバスに結合され、欠陥のあるソースドライバ、欠陥のある画素回路、又は欠陥のある第１のデータラインを識別するように構成されたテスト回路と、
を備える、電子ディスプレイ。

【請求項2】

前記テスト回路が、前記第１の複数のソースドライバから前記複数の画素回路への電圧を感知するように構成されている、請求項１に記載の電子ディスプレイ。

【請求項3】

第３のデータラインを介して前記複数の画素回路に結合された複数のゲートドライバを備え、前記テスト回路が、欠陥のあるゲートドライバ又は欠陥のある第３のデータラインを検出するように構成されている、
請求項１に記載の電子ディスプレイ。

【請求項4】

第２のデータラインを介して前記複数の画素回路の第２のサブセットに結合されるように構成された第２の複数のソースドライバを備え、前記テストバスが前記第２の複数のソースドライバに結合される、請求項１に記載の電子ディスプレイ。

【請求項5】

前記テスト回路が、
前記第１のデータラインを介して前記第１の複数のソースドライバの出力に結合されるように構成された複数の第１のスイッチと、
前記第１の複数のソースドライバへのフィードバックループ内に構成された複数の第２のスイッチと、
前記第１の複数のソースドライバ及び前記第２の複数のソースドライバに結合された入力ラインであって、前記第２の複数のソースドライバは、前記入力ラインを介した入力信号と前記第１の複数のソースドライバの前記出力とを比較するように構成されている、入力ラインと、
前記第２の複数のソースドライバの出力に結合されるように構成されたコントローラと、
を備える、請求項４に記載の電子ディスプレイ。

【請求項6】

前記アクティブアレイ、前記第１の複数のソースドライバ、前記第２の複数のソースドライバ、前記テストバス、及び前記テスト回路が、単一の集積回路内に配置されている、請求項４に記載の電子ディスプレイ。

【請求項7】

前記アクティブアレイが、テスト手順中に発光ダイオード（ＬＥＤ）を含まない、請求項１に記載の電子ディスプレイ。

【請求項8】

ディスプレイであって、
複数の画素回路を含むアクティブアレイと、
データラインを介して前記複数の画素回路に結合された複数のソースドライバと、
第１の複数のスイッチを介して前記複数のソースドライバに結合されるように構成されたテストバスと、
前記テストバスに結合され、欠陥のあるソースドライバ、欠陥のある画素回路、又は欠陥のあるデータラインを識別するように構成されたテスト回路と、
を含む、ディスプレイ
を備える、電子デバイス。

【請求項9】

前記アクティブアレイが、テスト手順中に発光ダイオード（ＬＥＤ）を含まない、請求項８に記載の電子デバイス。

【請求項10】

前記複数の画素回路に結合された複数のゲートドライバを備え、前記テスト回路は、欠陥のあるゲートドライバ又は欠陥のあるソースドライバを検出するように構成されている、
請求項８に記載の電子デバイス。

【請求項11】

前記テスト回路が、前記複数のソースドライバから前記複数の画素回路への電圧を感知するように構成されている、請求項８に記載の電子デバイス。

【請求項12】

前記アクティブアレイ、前記複数のソースドライバ、前記テストバス、及び前記テスト回路が、単一の集積回路内に配置されている、請求項８に記載の電子デバイス。

【請求項13】

前記複数のソースドライバをデータラインに結合するように構成された第２の複数のスイッチを備え、前記データラインは前記画素回路に結合される、
請求項８に記載の電子デバイス。

【請求項14】

前記第２の複数のスイッチが、前記複数のソースドライバのテスト動作中に閉じられる、請求項１３に記載の電子デバイス。

【請求項15】

複数の画素回路を含むアクティブアレイと、
前記複数の画素回路の第１のサブセットに結合されるように構成された第１の複数のソースドライバと、
前記複数の画素回路の第２のサブセットに結合されるように構成された第２の複数のソースドライバと、
複数のスイッチを介して前記第１の複数のソースドライバ及び前記第２の複数のソースドライバに結合されるように構成されたテストバスと、
前記第１の複数のソースドライバを前記テストバスに結合するように構成された第１の複数のスイッチと、
第１のデータラインを介して前記第１の複数のソースドライバを前記画素回路に結合するように構成された第２の複数のスイッチと、
前記第２の複数のソースドライバを前記テストバスに結合するように構成された第３の複数のスイッチと、
第２のデータラインを介して前記第２の複数のソースドライバを前記画素回路に結合するように構成された第４の複数のスイッチと、
前記テストバスに結合され、欠陥のあるソースドライバ、欠陥のある画素回路、欠陥のある第１のデータライン、又は欠陥のある第２のデータラインを識別するように構成されたテスト回路と、
を備える、電子ディスプレイ。

【請求項16】

前記第１の複数のソースドライバをテストするためのテスト動作中に、前記第１の複数のスイッチが開かれ、前記第３の複数のスイッチが閉じられる、請求項１５に記載の電子ディスプレイ。

【請求項17】

前記第２の複数のスイッチが閉じられ、前記第４の複数のスイッチが開かれる、請求項１６に記載の電子ディスプレイ。

【請求項18】

前記第２の複数のソースドライバが、電圧比較器として機能するように構成されている、請求項１７に記載の電子ディスプレイ。

【請求項19】

前記第２の複数のソースドライバをテストするためのテスト動作中に、前記第１の複数のスイッチが閉じられ、前記第３の複数のスイッチが開かる、請求項１５に記載の電子ディスプレイ。

【請求項20】

前記アクティブアレイ、前記第１の複数のソースドライバ、前記第２の複数のソースドライバ、前記テストバス、前記第１の複数のスイッチ、前記第２の複数のスイッチ、前記第３の複数のスイッチ、前記第４の複数のスイッチ、及び前記テスト回路が、単一の集積回路内に配置されている、請求項１５に記載の電子ディスプレイ。

【請求項21】

前記テスト回路が、
前記第１の複数のソースドライバ及び前記第２の複数のソースドライバに結合された入力ラインであって、前記第２の複数のソースドライバは、前記入力ラインを介した入力信号と前記第１の複数のソースドライバの前記出力とを比較するように構成されている、入力ラインと、
前記第２の複数のソースドライバの出力に結合されるように構成されたコントローラと、
を含み、
前記アクティブアレイ、前記第１の複数のソースドライバ、前記第２の複数のソースドライバ、前記テストバス、前記第１の複数のスイッチ、前記第２の複数のスイッチ、前記第３の複数のスイッチ、前記第４の複数のスイッチ、及び前記テスト回路が、単一の集積回路内に配置されている、
請求項１５に記載の電子ディスプレイ。

【請求項22】

複数の画素回路を含むアクティブアレイと、
第１の複数のソースドライバを前記複数の画素回路の第１のサブセットに結合する手段と、
第２の複数のソースドライバを前記複数の画素回路の第２のサブセットに結合する手段と、
欠陥のあるソースドライバ、欠陥のある画素回路、欠陥のある第１のデータライン、又は欠陥のある第２のデータラインを識別するために、テスト回路を前記第１の複数のソースドライバ及び前記第２の複数のソースドライバに結合する手段と、
を備える、集積回路システム。

【請求項23】

前記テスト回路を前記第１の複数のソースドライバ及び前記第２の複数のソースドライバに結合する前記手段が、複数のスイッチ及びテストバスを含む、請求項２２に記載の集積回路システム。

【請求項24】

前記第２の複数のソースドライバが、電圧比較器として機能するように構成されている、請求項２２に記載の集積回路システム。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、参照によりその全体があらゆる目的のために本明細書に組み込まれる、２０２０年９月１０日出願の「ＯＮ－ＣＨＩＰＴＥＳＴＩＮＧＡＲＣＨＩＴＥＣＴＵＲＥＦＯＲＤＩＳＰＬＡＹＳＹＳＴＥＭ」と題された米国仮特許出願第６３／０７６，８４６号の優先権及び利益を主張するものである。

【0002】

本開示は、概して電子ディスプレイに関し、より具体的には、電圧駆動及び／又は電流駆動画素を有する電子ディスプレイにおける電圧劣化をテスト及び補正することに関する。

【背景技術】

【0003】

発光ダイオード（ＬＥＤ）ディスプレイ又は有機ＬＥＤ（ＯＬＥＤ）ディスプレイなどのフラットパネルディスプレイが、テレビ、コンピュータ、及びハンドヘルドデバイス（例えば、携帯電話、オーディオ及びビデオプレーヤ、ゲームシステムなど）のような家庭用電化製品を含む、多種多様の電子デバイスにおいて一般的に用いられている。このようなディスプレイパネルは通例、様々な電子製品に使用するのに適した比較的薄いパッケージのフラットディスプレイを提供する。加えて、このようなデバイスは、同程度のディスプレイ技術よりも使用電力が少なく、それらを、バッテリ式デバイス、又は電力使用の最小化が望まれる他の状況における利用に適したものにしている場合がある。

【発明の概要】

【0004】

ＬＥＤディスプレイは、典型的には、ユーザが見ることができる画像を表示するために、マトリクス状に配置された画像要素（例えば、画素）を含む。ＬＥＤディスプレイの個々の画素は、各画素に通電されると、光を生成することができる。電流は、画素の回路によって電流に変換される画素への電圧を、プログラミングすることによって各画素に通電することができる。電圧を電流に変換する画素の回路は、例えば、薄膜トランジスタ（ＴＦＴ）を含み得る。しかしながら、経年劣化又は温度などの特定の動作状態は、特定の電圧を印加するとき、画素に流される電流の量に影響を及ぼし得る。

【0005】

同様に、ソースドライバなど、画素に電流を供給する構成要素は、様々な理由で故障することがある。その場合、対応する画素に電流を供給することができない。従来、各ソースドライバに結合されたテスト電極は、故障した構成要素を識別するために外部テスト回路に接続されている。この手法は、各構成要素に接続してテストするのにかなりの時間がかかる。更に、追加のテスト電極及び対応するデータラインは、ディスプレイの集積回路上のかなりの量の空間を使用し、ディスプレイの解像度を増加させるために使用することができる追加の画素のための残りの空間の量が少なくなる。

【0006】

ディスプレイパネル感知により、電子ディスプレイの性能を改善するために、識別される電子ディスプレイの画素の動作特性が可能になる。例えば、電子ディスプレイ全体の（とりわけ）温度変化及び画素の経年劣化は、ディスプレイ上の異なる位置の画素を異なるように挙動させる。実際に、ディスプレイの異なる画素上にプログラムされた同じ画像データは、温度変化及び画素の経年劣化に起因して異なるように見える可能性がある。例えば、画素は、画素のダイオード（例えば、ＬＥＤ）に供給される電流の量に少なくとも部分的に基づいて、ある量の光、ガンマ、又は階調を放出する。電圧駆動画素については、（例えば、電流－電圧関係又は曲線によって表されるように）目標電圧を画素に印加して目標電流をダイオードに流し、目標ガンマ値を放出してもよい。ばらつきは、例えば、目標電圧を印加するとダイオードに流れる、結果として生じる電流を変化させることによって、画素に影響を及ぼし得る。適切な補償なしでは、これらのばらつきは、望ましくない視覚上のアーチファクトを生成する可能性がある。

【0007】

したがって、以下に説明される技法及びシステムは、ディスプレイの種々の構成要素の機能性をテスト及び補償するために使用されてもよい。テスト回路は、ディスプレイの各画素に結合される。テスト回路は、ディスプレイの誤動作する（例えば、壊れている）１つ以上の構成要素を補償してもよい。テスト回路は、ディスプレイの各画素の回路を通る電流を判定して、各画素及び対応する構成要素の動作を確認してもよい。

【0008】

本開示の様々な態様に関連して、上述の特徴の様々な改良が存在し得る。更なる特徴もまた、これらの様々な態様において、同様に組み込むことができる。これらの改良及び追加的特徴は、個別に、又は任意の組み合わせで存在し得る。例えば、例示される実施形態のうちの１つ以上に関連して以下で論じられる様々な特徴は、本開示の上述の態様のうちのいずれにも、単独で、又は任意の組み合わせで、組み込むことができる。上記で提示された概要は、特許請求される主題を限定することなく、本開示の実施形態の特定の態様及び文脈を読者に周知させることのみを意図するものである。
本開示の様々な態様は、以下の詳細な説明を読み以下に記載の図面を参照すると、より良好に理解され得る。

【図面の簡単な説明】

【0009】

【図1】本開示の実施形態による、電子デバイスのブロック図である。

【図2】図１の電子デバイスの一実施形態を表すノートブックコンピュータの斜視図である。

【図3】図１の電子デバイスの別の実施形態を表すハンドヘルドデバイスの正面図である。

【図4】図１の電子デバイスの別の実施形態を表す別のハンドヘルドデバイスの正面図である。

【図5】図１の電子デバイスの別の実施形態を表すデスクトップコンピュータの正面図である。

【図6】図１の電子デバイスの別の実施形態を表す装着型電子デバイスの斜視図である。

【図7】本開示の一実施形態による、ディスプレイ感知及びテストのためのシステムのブロック図である。

【図8】本開示の一実施形態による、ディスプレイのソースドライバをスクリーニングするための例示的なアーキテクチャのブロック図である。

【図9】本開示の一実施形態による、ソースドライバを修復するための例示的なアーキテクチャのブロック図である。

【図10】本開示の一実施形態による、図９のソースドライバを修復するための例示的なアーキテクチャのブロック図である。

【図11】本開示の一実施形態による、図９及び図１０のアーキテクチャを使用したソースドライバの例示的な修復のブロック図である。

【図12】本開示の一実施形態による、修復バスを使用してデータラインを修復するための例示的なアーキテクチャのブロック図である。

【図13】本開示の一実施形態による、修復バスを使用したデータラインの例示的な修復のブロック図である。

【図14】本開示の一実施形態による、データラインを修復するための例示的なアーキテクチャのブロック図である。

【図15】本開示の一実施形態による、複製を使用したデータラインの例示的な修復のブロック図である。

【図16】本開示の一実施形態による、欠陥のある画素の高速検出のための例示的なアーキテクチャのブロック図である。

【図17】本開示の一実施形態による、オンチップＩＶ感知システムの例示的なアーキテクチャのブロック図である。

【図18】本開示の一実施形態による、図１７に関して説明されるテストバスのための例示的なアーキテクチャのブロック図である。

【図19】本開示の一実施形態による、ゲートドライバ及び／又はゲートドライバライン、データラインを修復するための例示的なアーキテクチャのブロック図である。

【発明を実施するための形態】

【0010】

１つ以上の具体的な実施形態について、以下に記載する。これらの実施形態の簡潔な記載を提供するために、実際の実装形態の全ての特徴が、本明細書に記載されているわけではない。工学的又は設計プロジェクトにおいてのように、このような実際の実装形態の開発において、実装形態ごとに変動し得るシステム関連及びビジネス関連の制約への準拠などの開発者の具体的な目標を達成するために、実装形態に特有の多数の決定がなされなければならないことを理解されたい。また、このような開発努力は、複雑であり得時間がかかり得るが、本開示の利益を有する当業者にとっては、設計、製作、及び製造の慣例的な仕事であることを理解されたい。

【0011】

本開示の様々な実施形態の要素を導入するときに、冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、１つ以上の要素があることを意味することが意図されている。用語「を備える、を含む（comprising）」、「を含む（including）」、及び「を有する（having）」は、包括的であることを意図し、列挙した要素以外の付加的な要素がある可能性があることを意味する。更に、本開示の「一実施形態」又は「実施形態」の参照は、列挙した特徴を組み込む追加の実施形態の存在を除外するように解釈されることを意図したものではないことを理解されたい。更に、Ｂ「に基づく」Ａという句は、ＡがＢに少なくとも部分的に基づくことを意味することが意図されている。また、「又は」という用語は、包括的であること（例えば、論理ＯＲ）が意図されており、排他的であること（例えば、論理ＸＯＲ）は意図されていない。換言すれば、Ａ「又は」Ｂという句は、Ａ、Ｂ、又はＡ及びＢの両方を意味することが意図されている。

【0012】

電子ディスプレイは、現代の電子デバイスにおいて普及している。電子ディスプレイがより高い解像度及びダイナミックレンジ機能を得るにつれて、画質の値はますます高くなっている。一般に、電子ディスプレイは、画像データでプログラムされる多数の画像要素、すなわち「画素」を収容する。各画素は、画像データに少なくとも部分的に基づいて、特定の量の光を放出する。異なる画像データで異なる画素をプログラミングすることにより、画像、ビデオ、及びテキストを含む画像コンテンツが表示され得る。

【0013】

【0014】

【0015】

このことを踏まえ、電子デバイス１０の例示的なブロック図を図１に示す。以下により詳細に説明するように、電子デバイス１０は、コンピュータ、携帯電話、ポータブルメディアデバイス、タブレット、テレビ、仮想現実ヘッドセット、車両用ダッシュボードなどの、任意の好適な電子デバイスを表してもよい。電子デバイス１０は、例えば、図２に示すノートブックコンピュータ１０Ａ、図３に示すハンドヘルドデバイス１０Ｂ、図４に示すハンドヘルドデバイス１０Ｃ、図５に示すデスクトップコンピュータ１０Ｄ、図６に示す装着型電子デバイス１０Ｅ、又は同様のデバイスを表すことができる。

【0016】

図１に示す電子デバイス１０は、例えば、プロセッサコア複合体１２、ローカルメモリ１４、メインメモリ記憶装置１６、電子ディスプレイ１８、入力構造２２、入出力（Ｉ／Ｏ）インタフェース２４、ネットワークインタフェース２６、及び電源２９を含み得る。図１に示された様々な機能ブロックは、（回路を含む）ハードウェア要素、（ローカルメモリ１４又はメインメモリ記憶装置１６などの有形の非一時的媒体上に記憶された機械実行可能命令を含む）ソフトウェア要素、又はハードウェア要素及びソフトウェア要素の両方の組み合わせを含んでもよい。図１が、特定の実施態様の一実施例に過ぎず、電子デバイス１０内にあることがある構成要素のタイプを示すものであることに注意されたい。実際、様々な図示された構成要素は、より数の少ない構成要素に組み合わされてもよく、あるいは追加の構成要素に分けられてもよい。例えば、ローカルメモリ１４及びメインメモリ記憶装置１６は、単一の構成要素に含めることができる。

【0017】

プロセッサコア複合体１２が、電子ディスプレイ１８にディスプレイパネル感知を実行させること及び、フィードバックを使用して、電子ディスプレイ１８の回路内の検出された欠陥を修復すること、及び／又は電子ディスプレイ１８上に表示される画像データを調節することなどの、電子デバイス１０の様々な動作を実行してもよい。プロセッサコア複合体１２が、１つ以上のマイクロプロセッサ、１つ以上の特定用途向けプロセッサ（ＡＳＩＣ）又は１つ以上のプログラム可能な論理装置（ＰＬＤ）などの、これらの動作を実行するための任意の好適なデータ処理回路を含んでもよい。一部の場合には、プロセッサコア複合体１２が、ローカルメモリ１４及び／又はメインメモリ記憶装置１６などの好適な製造物品上に記憶された（オペレーティングシステム又はアプリケーションプログラムなどの）プログラム又は命令を実行してもよい。プロセッサコア複合体１２のための命令に加えて、ローカルメモリ１４及び／又はメインメモリ記憶装置１６が、プロセッサコア複合体１２によって処理されるデータを記憶してもよい。例えば、ローカルメモリ１４が、ランダムアクセスメモリ（ＲＡＭ）を含んでもよく、メインメモリ記憶装置１６が、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリなどのリライタブル不揮発性メモリ、ハードドライブ、光学ディスクなどを含んでもよい。

【0018】

電子ディスプレイ１８が、オペレーティングシステム又はアプリケーションインタフェース用のグラフィカルユーザインタフェース（ＧＵＩ）、静止画像又はビデオコンテンツなどの複数の画像フレームを表示してもよい。プロセッサコア複合体１２が、複数の画像フレームのうちの少なくとも一部を供給してもよい。電子ディスプレイ１８が、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、マイクロＬＥＤディスプレイ、マイクロＯＬＥＤ型ディスプレイなどの自発光ディスプレイであっても、又はバックライトによって発光された液晶ディスプレイ（ＬＣＤ）であってもよい。いくつかの実施形態では、電子ディスプレイ１８が、ユーザが電子デバイス１０のユーザインタフェースと相互作用することを可能にするタッチスクリーンを有してもよい。電子ディスプレイ１８が、ディスプレイパネル感知を使用して電子ディスプレイ１８の動作のばらつきを識別してもよい。このことが、プロセッサコア複合体１２が電子ディスプレイ１８へと送信される画像データを調節してこれらのばらつきを補償することにより、電子ディスプレイ１８上に出現する画像フレームの質を向上させることを可能にしてもよい。

【0019】

電子デバイス１０の入力構造２２は、ユーザが電子デバイス１０と相互作用すること（例えば、ボタンを押すことにより音量レベルを増減させること）を可能にし得る。Ｉ／Ｏインタフェース２４は、ネットワークインタフェース２６と同様に、電子デバイス１０が様々な他の電子デバイスとインタフェースすることを可能にし得る。ネットワークインタフェース２６が、例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）ネットワークなどのパーソナルエリアネットワーク（ＰＡＮ）用、ローカルエリアネットワーク（ＬＡＮ）又は８０２．１１ｘＷｉ－Ｆｉネットワークなどの無線ローカルエリアネットワーク（ＷＬＡＮ）用及び／又はセルラネットワークなどの広域ネットワーク（ＷＡＮ）用のインタフェースを含んでもよい。ネットワークインタフェース２６は、例えば、ブロードバンド固定無線アクセスネットワーク（ＷｉＭＡＸ（登録商標））、モバイルブロードバンド無線ネットワーク（モバイルＷｉＭＡＸ）、非同期デジタル加入者線（例えば、ＡＤＳＬ、ＶＤＳＬ）、地上デジタルビデオ放送（digital video broadcasting-terrestrial、ＤＶＢ－Ｔ）及びその拡張版であるＤＶＢハンドヘルド（DVB Handheld、ＤＶＢ－Ｈ）、超広帯域（ultra Wideband、ＵＷＢ）、交流（alternating current、ＡＣ）電力ラインなどのためのインタフェースも含んでもよい。電源２９が、再充電可能なリチウムポリマー（Ｌｉ－ｐｏｌｙ）バッテリ及び／又は交流（ＡＣ）電力変換器などの任意の好適な電源を含んでもよい。

【0020】

ある特定の実施形態では、電子デバイス１０は、コンピュータ、ポータブル電子デバイス、装着型電子デバイス、又は他の種類の電子デバイスの形を取ってもよい。このようなコンピュータには、一般的にポータブルなコンピュータ（例えば、ラップトップ、ノートブック、及びタブレットコンピュータ）並びに一般的に１つの場所で使用されるコンピュータ（従来のデスクトップコンピュータ、ワークステーション及び／又はサーバなど）が挙げられる。ある実施形態において、コンピュータの形態の電子デバイス１０は、米国カリフォルニア州クパチーノのＡｐｐｌｅＩｎｃ．から入手可能な、ＭａｃＢｏｏｋ（登録商標）、ＭａｃＢｏｏｋ（登録商標）Ｐｒｏ、ＭａｃＢｏｏｋＡｉｒ（登録商標）、ｉＭａｃ（登録商標）、Ｍａｃ（登録商標）ｍｉｎｉ、又はＭａｃＰｒｏ（登録商標）のモデルであってよい。例として、ノートブックコンピュータ１０Ａの形態を取る電子デバイス１０は、本開示の一実施形態による図２に例示される。図示されたコンピュータ１０Ａが、筐体又はエンクロージャ３６、電子ディスプレイ１８、入力構造２２及びＩ／Ｏインタフェース２４のポートを有してもよい。一実施形態では、入力構造２２（キーボード及び／又はタッチパッドなど）が、コンピュータ１０Ａと相互作用して、コンピュータ１０Ａ上で動作するＧＵＩ又はアプリケーションの起動、制御、又は操作などを行うために使用されてもよい。例えば、キーボード及び／又はタッチパッドが、電子ディスプレイ１８上に表示されたユーザインタフェース又はアプリケーションインタフェースをユーザがナビゲートすることを可能にしてもよい。

【0021】

図３は、電子デバイス１０の一実施形態を表すハンドヘルドデバイス１０Ｂの正面図を示す。ハンドヘルドデバイス１０Ｂは、例えば、携帯電話、メディアプレーヤ、パーソナルデータオーガナイザ、ハンドヘルドゲームプラットフォーム、又はそのようなデバイスの任意の組み合わせを表す。例として、ハンドヘルドデバイス１０Ｂは、ＡｐｐｌｅＩｎｃ．から入手可能なｉＰｏｄ（登録商標）又はｉＰｈｏｎｅ（登録商標）のモデルであってもよい。ハンドヘルドデバイス１０Ｂは、内部構成要素を物理的損傷から保護し、それらを電磁干渉から遮蔽するためのエンクロージャ３６を含んでもよい。エンクロージャ３６は、電子ディスプレイ１８を包囲し得る。Ｉ／Ｏインタフェース２４は、エンクロージャ３６を通して開放されてもよく、かつ例えば、ＡｐｐｌｅＩｎｃ．によって提供されているＬｉｇｈｔｎｉｎｇ（登録商標）コネクタ、ユニバーサルサービスバス（ＵＳＢ）などの標準的なコネクタ及びプロトコル、又は他の類似するコネクタ及びプロトコルを用いた充電及び／又は、コンテンツ操作のための配線接続を目的としたＩ／Ｏポートを含んでもよい。

【0022】

ユーザ入力構造２２は、電子ディスプレイ１８との組み合わせで、ユーザがハンドヘルドデバイス１０Ｂを制御することを可能にしてもよい。例えば、入力構造２２が、ハンドヘルドデバイス１０Ｂを起動するか又は停止させ、ユーザインタフェースをホーム画面、ユーザ構成変更可能なアプリケーションスクリーンへとナビゲートし、及び／又はハンドヘルドデバイス１０Ｂの音声認識機能をアクティブにしてもよい。別の入力構造２２が、音量調節を行うか、又は振動モードと鳴音モードとの切換えを行ってもよい。入力構造２２が、様々な音声関連機能のためにユーザの声を取得することの可能なマイクロフォン並びに、音声再生及び／又は何らかの電話機能を可能にするスピーカを更に有してもよい。入力構造２２が、外部スピーカ及び／又はヘッドフォンへの接続を可能にするヘッドフォン入力を更に有してもよい。

【0023】

図４は、電子デバイス１０の別の実施形態を表す別のハンドヘルドデバイス１０Ｃの正面図を示す。ハンドヘルドデバイス１０Ｃは、例えば、タブレットコンピュータ、又はポータブルコンピューティングデバイスを表し得る。例として、ハンドヘルドデバイス１０Ｃは、電子デバイス１０のタブレットサイズの実施形態であってもよく、この実施形態は、例えば、ＡｐｐｌｅＩｎｃ．から入手可能なｉＰａｄ（登録商標）のモデルであってもよい。

【0024】

図５に移ると、コンピュータ１０Ｄは、図１の電子デバイス１０の別の実施形態を表してもよい。コンピュータ１０Ｄは、デスクトップコンピュータ、サーバ、又はノートブックコンピュータなどの任意のコンピュータであってもよいが、スタンドアロンのメディアプレーヤ又はビデオゲーミングマシンであってもよい。例として、コンピュータ１０Ｄは、ｉＭａｃ（登録商標）、ＭａｃＢｏｏｋ（登録商標）、又はＡｐｐｌｅＩｎｃ．の他の同様のデバイスであってもよい。コンピュータ１０Ｄは、別の製造業者のパーソナルコンピュータ（personal computer、ＰＣ）も表してもよいことに留意されたい。同様のエンクロージャ３６が、電子ディスプレイ１８などのコンピュータ１０Ｄの内部構成要素を保護及び収容するために提供されてもよい。特定の実施形態では、コンピュータ１０Ｄのユーザが、コンピュータ１０Ｄに接続可能な（例えばキーボード又はマウスなどの）入力構造２２Ａ又は２２Ｂなどの様々な外付け入力装置を使用して、コンピュータ１０Ｄとの相互作用を行ってもよい。

【0025】

同様に、図６は、本明細書に記載の技法を使用して動作されていてもよい図１の電子デバイス１０の別の一実施形態を表す装着型電子デバイス１０Ｅを図示している。例として、リストバンド４３を含み得る装着型電子デバイス１０Ｅは、Ａｐｐｌｅ，Ｉｎｃ．のＡｐｐｌｅＷａｔｃｈ（登録商標）を含んでもよい。ただし、他の実施形態では、装着型電子デバイス１０Ｅが、例えば、装着型運動監視デバイス（例えば、歩数計、加速度計、心拍数モニタ）などの任意の装着型電子デバイス、又は別の製造業者の他のデバイスを含んでもよい。装着型電子デバイス１０Ｅの電子ディスプレイ１８が、（例えばＬＣＤ、ＯＬＥＤディスプレイ、アクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイなどの）タッチスクリーンディスプレイ１８並びに、ユーザが装着型電子デバイス１０Ｅのユーザインタフェースと相互作用を行うことを可能にする入力構造２２を有してもよい。

【0026】

図７は、本開示の一実施形態による、ディスプレイ感知及びテストのためのシステム５０のブロック図である。システム５０は、図１に関して説明された電子デバイス１０のディスプレイ１８に含まれ得る。システム５０は、アクティブアレイ５２及び基準アレイ５４を含む。基準アレイ５４は、複数の基準画素５５を含む。基準アレイ５４は、基準画素５５の動作をテスト及び追跡するために使用することができ、基準画素５５の各々は、アクティブアレイ５２の１つ以上の画素６７に対応し得る。図示のように、アクティブアレイ５２の画素６７は、画素回路６４と、マイクロＬＥＤ、マイクロＯＬＥＤ、又は有機発光ダイオード（ＯＬＥＤ）６６などの発光ダイオードとを含むことができる。基準画素５５の動作に基づいて、アクティブアレイ５２の対応する画素６７の１つ以上のパラメータ（例えば、電流、出力輝度など）が調整され得る。画素６７の画素回路６４は、アクティブアレイ５２内に設置されたＯＬＥＤ６６を用いて、又は用いずにテストされ得る。これは、ＯＬＥＤ６６が設置される前に適切な動作を保証するために、アクティブアレイ５２の回路がテストされることを可能にし得る。

【0027】

アクティブアレイ５２は、マトリクス状に配置された複数の画素６７を含む。図１に関して説明したプロセッサコア複合体１２は、１つ以上のソースドライバ５８Ａ、５８Ｂ及び１つ以上のゲートドライバ８４などのドライバ回路を介して画素６７に画像データを供給することができる。１つ以上のソースドライバ５８Ａ、５８Ｂ及び１つ以上のゲートドライバ８４は、画像データに基づいてＯＬＥＤ６６をアクティブ化又は照明するために、画素回路６４を介して個別の画素６７に結合され得る。いくつかの実施形態では、１つ以上のゲートドライバ８４はまた、ソースドライバ５８Ａ、５８Ｂを介してデータを受信するように画素６７を準備するために、リセット、オンバイアスストレス、及び／又は画素活性化信号を画素６７に提供してもよい。ソースラッチ５６Ａ、５６Ｂは、ソースドライバ５８Ａ、５８Ｂの各々に結合される。ソースラッチ５６Ａ、５６Ｂは、ソースドライバ５８Ａ、５８Ｂの各々に画像データを提供して、各画素６７をアクティブ化／照明することができる。

【0028】

各ソースドライバ５８Ａ、５８Ｂは、個別のテストスイッチ９２Ａ、９２Ｂを介してテストバス６０、６２に結合して、テスト回路６８、７６に信号を提供することができる。テスト回路６８、７６は、アナログフロントエンド（ＡＦＥ）及び／又はアナログデジタル変換器（ＡＤＣ）を含んでもよい。すなわち、アナログ信号は、テストバスを介してテスト回路６８、７６によって受信され、テストのためにＡＤＣによって変換され得る。システム５０の通常動作中、ソースドライバ５８Ａ、５８Ｂがテストバス６０、６２から切り離されるように、テストスイッチ９２Ａ、９２Ｂの状態は開となっている。ソースドライバ５８Ａ、５８Ｂのテスト中、テストスイッチ９２Ａ、９２Ｂの状態は、ソースドライバ５８Ａ、５８Ｂがテストバス６０、６２に結合されるように、閉に変更され得る。テストスイッチ９２Ａ、９２Ｂは、ソースドライバ５８Ａ、５８Ｂの１つ、全て、又はいくつかの組み合わせを同時にテストすることを可能にする。

【0029】

したがって、テストスイッチ９２Ａ、９２Ｂは、テストされる１つ以上のソースドライバ５８Ａ、５８Ｂの分離を可能にする。いくつかの実施形態では、データスイッチ９０Ａ、９０Ｂは、ソースドライバ５８Ａ、５８Ｂと画素回路６４との間に配置されており、ソースドライバ５８Ａ、５８Ｂと画素回路６４とに結合され得る。通常動作中、データスイッチ９０Ａ、９０Ｂは、ソースドライバ５８Ａ、５８Ｂが画素６７の画素回路６４に結合されるように閉状態とすることができる。テスト動作中、データスイッチ９０Ａ、９０Ｂは開状態とすることができる。

【0030】

テストバス６０、６２は、テスト回路６８、７６に結合される。ソースドライバ５８Ａ、５８Ｂによってテスト回路６８、７６に供給される信号は、そうでなければ個別の画素回路６４に供給される電圧又は電流であってもよい。テスト回路６８、７６は、ソースドライバ５８Ａ、５８Ｂ、ゲートドライバ８４、画素回路６４、ソースドライバ５８Ａ、５８Ｂと画素回路６４との間のデータライン７０などから１つ以上の信号を受信するために、例えばマルチプレクサ及び／又はスイッチなどの様々な構成要素を含んでもよい。各画素６７について、テスト回路６８、７６は、１つ以上の信号に少なくとも部分的に基づいて、個別のソースドライバ５８Ａ、５８Ｂ、個別のゲートドライバ８４、個別の画素回路６４、個別のソースドライバ５８Ａ、５８Ｂと個別の画素回路６４との間のデータラインなどに欠陥が存在するかどうかを判定することができる。テスト回路６８、７６の様々な構成要素は、以下の図８～図１９に関してより詳細に説明される。

【0031】

図８は、本開示の一実施形態による、ディスプレイのソースドライバをスクリーニングするための例示的なアーキテクチャ１００のブロック図である。アーキテクチャ１００は、複数のマルチプレクサ１０４Ａ、１０４Ｂ、１０８Ａ、１０８Ｂに結合された複数のソースドライバ１０６Ａ、１０６Ｂを含む。いくつかの実施形態では、ソースドライバ１０６Ａ、１０６Ｂは、それぞれ、図７に関して説明されるソースドライバ５８Ａ、５８Ｂに対応し得る。

【0032】

入力信号（例えば、ガンマ）は、マルチプレクサ１０４Ａ、１０４Ｂを介してソースドライバ１０６Ａ、１０６Ｂに提供される。それぞれのコードライン１０２Ａ、１０２Ｂに基づいて、マルチプレクサ１０４Ａは、入力信号を第１のソースドライバ１０６Ａに提供し、マルチプレクサ１０４Ｂは、入力信号を第２のソースドライバ１０６Ｂに提供する。いくつかの実施形態では、第１のマルチプレクサ１０８Ａ及び第２のマルチプレクサ１０８Ｂは、複数のソースドライバ１０６Ａ、１０６Ｂのうちの少なくともいくつかの出力を、対応する反対側のソースドライバ１０６Ｂ又は１０６Ａにルーティングするスイッチである。

【0033】

複数の第１のソースドライバ１０６Ａ及び対応するデータライン１１２をテストするために、対応する数の第２のソースドライバ１０６Ｂは、電圧比較器として機能し得る。それぞれの第１のマルチプレクサ１０８Ａは、それぞれの第２のソースドライバ１０６Ｂからの出力がコントローラ１２２に提供されるように切り替えられる。例えば、第２のソースドライバ１０６Ｂは、入力信号を受信するように結合され、第１のソースドライバ１０６Ａのそれぞれのデータライン１１２に結合され得る。その場合、第１のマルチプレクサ１０８Ａは、データライン１１２から第１のソースドライバ１０６Ａにフィードバックを提供することができる。第２のソースドライバ１０６Ｂは、マルチプレクサ１０４Ｂからの入力信号と、データライン１１２を介した第１のソースドライバ１０６Ａからの信号とを受信し、比較することができる。第２のソースドライバ１０６Ｂは、比較結果をコントローラ１２２に提供する。第２のマルチプレクサ１０８Ｂによる比較は、入力信号の受信の有無にかかわらず、第１のソースドライバ１０６Ａごとに行われてもよい。すなわち、比較は、入力信号がデータライン１１２に供給されることを確実にするため、及び／又はデータライン１１２が短絡されていないことを確実にするために実行され得る。

【0034】

同様の構成を使用して、第２のソースドライバ１０６Ｂ及び対応するデータライン１１０をテストすることができる。その場合、第２のマルチプレクサ１０８Ｂは、第２のソースドライバ１０６Ｂにフィードバックを提供することができる。第１のマルチプレクサ１０８Ａは、マルチプレクサ１０４Ａからの入力信号と、データライン１１０を介した第２のソースドライバ１０６Ｂからの信号とを受信し、比較することができる。第１のソースドライバ１０６Ａは、比較結果をコントローラ１２２に提供する。

【0035】

図示されていないが、データライン１１０、１１２は、図７に関して説明された画素６７など、ディスプレイ１８の１つ以上の画素に結合され得る。すなわち、アーキテクチャ１００を使用して、ディスプレイ内に画素が設置されているか否かにかかわらず、ソースドライバ１０６Ａ、１０６Ｂをテストすることができる。このようにして、アーキテクチャ１００は、製造中にテストされることができ、これは、ソースドライバ１０６Ａ、１０６Ｂ及びデータライン１１０、１１２に関する問題を補正するためのダウンタイムを低減する。画素がディスプレイ１８内に設置される前のテストはまた、テスト中の画素６７の電圧劣化を低減することができる。

【0036】

テストされているソースドライバの反対側のソースドライバを介してテストすることは、ソースドライバを同時にテストすることによってソースドライバ（及びそれぞれのデータライン）をテストするための時間を短縮する。更に、複数の第１及び第２のマルチプレクサ１０８Ａ、１０８Ｂは、ディスプレイのアーキテクチャ１００に追加される構成要素を最小限にしてソースドライバのテストを可能にする。すなわち、例えば、ディスプレイパネルのいくつかの既存の回路が、既存のアーキテクチャのサイズを著しく増加させることなく、テストのために利用される。

【0037】

図９は、本開示の一実施形態による、ソースドライバ１３２を修復するための例示的なアーキテクチャ１３０のブロック図である。アーキテクチャ１３０は、アクティブアレイ５２に結合されたソースドライバ１３２を含む。いくつかの実施形態では、ソースドライバ１３２は、図８に関して説明した第１のソースドライバ１０６Ａ又は第２のソースドライバ１０６Ｂに対応する。いくつかの実施形態では、各ソースドライバ１３２は、アクティブアレイ５２内の画素６７の列に対応する。すなわち、ソースドライバ１３２の数（Ｘ）は、アクティブアレイ５２内の画素６７の列の数に対応する。

【0038】

各ソースドライバ１３２は、ガンママルチプレクサ１３６及び増幅器１３８を含んでもよい。ガンママルチプレクサ１３６は、デジタルデータ信号を電圧に変換して、アクティブアレイ５２の画素６７の個別の列を駆動することができる。ソースラッチ１３４は、各ソースドライバ１３２に結合され、入力信号を各ソースドライバ１３２に提供する。スイッチ１４０は、各ソースドライバ１３２とアクティブアレイ５２との間に配置されている。いくつかの実施形態では、各スイッチ１４０は、マルチプレクサである。スイッチ１４０は、隣接する交互のソースドライバ１３２に結合される。すなわち、第１のスイッチ１４０は、第１のソースドライバ１３２（１）と、第１のソースドライバ１３２（１）に隣接する第２のソースドライバ１３２（２）とを結合し得る。第２のスイッチ１４０は、第３のソースドライバ１３２（３）と、第３のソースドライバ１３２（３）に隣接する第４のソースドライバ１３２（４）とを結合することができ、第３のソースドライバ１３２（３）は、第２のソースドライバ１３２（２）にも隣接する。

【0039】

いくつかの実施形態では、アーキテクチャ１３０は、ソースドライバ１３２の数がアクティブアレイ５２内の画素６７の列の数よりも多くなるように、１つ以上の予備ソースドライバ１４４を含む。以下で説明するように、欠陥のあるソースドライバ１３２が識別された場合、１つ以上の予備ソースドライバ１４４を使用することができる。ソースドライバ１３２は、図８に関して説明したアーキテクチャ１００などのテストアーキテクチャを使用してテストすることができる。

【0040】

欠陥のあるソースドライバ１３２が検出されると（例えば、製造中のテスト又は較正を通じて、又は動作中に一度）、予備ソースラッチ１４６が予備ソースドライバ１４４に結合され得る。１つ以上の修復レジスタ１４２はまた、欠陥のあるソースドライバ１３２の場所に応じて、スイッチ１４０の状態を変化させてもよい。単一の予備ソースドライバ１４４がソースドライバ１３２の右側に示されているが、２つ以上の予備ソースドライバ１４４が存在してもよく、及び／又はソースドライバ１３２の間及び／又は右側に配置されていてもよいことを理解されたい。更に、予備ソースドライバ１４４が示されているが、１つ以上の予備ゲートドライバが、図７に関して説明されたゲートドライバ８４に含まれ得ることを理解されたい。１つ以上の予備ゲートドライバは、以下で説明するように、予備ソースドライバ１４４と同様に機能することができる。

【0041】

図１０は、本開示の一実施形態による、ソースドライバを修復するための別のアーキテクチャ１４１のブロック図である。本明細書で使用される場合、欠陥のあるソースドライバを修復することは、欠陥のあるソースドライバを補うために予備ソースドライバを使用することを含み得る。図１０の例示的なアーキテクチャ１４１は、１つ以上のスイッチ１５２を介してソースラッチ１３４に結合されたソースドライバ１３２を示す。１つ以上のスイッチ１５２は、ソースラッチ１５０とソースドライバ１３２との間に配置されている。いくつかの実施形態では、１つ以上のスイッチ１５２は、ソースドライバ１３２とアクティブアレイ５２との間のスイッチ１４０と同様のマルチプレクサであってもよい。

【0042】

図１０に示す例示的な状態では、スイッチ１４０がソースドライバ１３２の出力をアクティブアレイ５２内の対応する画素６７に渡すように、各修復レジスタ１４２の出力はハイ（例えば、１）である。欠陥のあるソースドライバ１３２が検出されると、図１１に関して説明するように、修復レジスタ１４２のうちの１つ以上の状態が、対応するスイッチ１４０と共に変更され得る。

【0043】

図１１は、本開示の一実施形態による、図１０のアーキテクチャ１４１を使用したソースドライバ１３２の修復の例示的な状態のブロック図である。図示されるように、第４のソースドライバ１５４（すなわち、図１０に示されるソースドライバ番号４）において欠陥が検出される。欠陥を検出すると、最初の４つのソースドライバ１３２に対応する修復レジスタ１４２の状態は、ハイからロー（例えば、１から０）に変更され得、それが、対応するスイッチ１４０の状態を変更させる。スイッチ１４０は、１つ以上のソースドライバ１３２がアクティブアレイ５２内の画素６７の隣接する列（又は行）に結合されるように、ソースドライバ１３２のうちの１つ以上の接続を変更することができる。例えば、第４のソースドライバ１５４において欠陥が検出された場合、第４のソースドライバ１５４の左側の１つ以上のスイッチ１５６の状態が変更され得る。ソースラッチ１３４に結合されたそれぞれのスイッチ１５２の状態も変更され得る。

【0044】

スイッチ１４０、１５２の状態を変化させることにより、予備ソースドライバ１４４をアクティブアレイ５２内の画素６７の第１の列（又は行）に結合することができる。したがって、予備ソースドライバ１４４は、図１０に示された第１のソースドライバになり得る。同様に、第１のソースドライバは、第２のソースドライバになることができ、アクティブアレイ５２内の画素６７の第２の列（又は行）に結合され得る。第２のソースドライバは、第３のソースドライバになることができ、アクティブアレイ５２内の画素６７の第３の列（又は行）に結合され得る。第３のソースドライバは、第４のソースドライバになることができ、アクティブアレイ５２内の画素６７の第４の列（又は行）に結合され得る。

【0045】

欠陥のあるソースドライバ１３２の左側のソースドライバ１５４の接続は、画素６７の隣接する列（又は行）に結合されるものとして示されているが、同様の変化が、欠陥のあるソースドライバ１５４の右側のソースドライバにも起こり得ることを理解されたい。欠陥のあるソースドライバが検出されると、欠陥のあるソースドライバ１５４を隣接するソースドライバ１３２と交換することにより、ソースラッチとアクティブアレイ５２との間のルーティング距離がわずかに増加した。したがって、ソースドライバ１３２及び予備ソースドライバ１４４に対する性能の影響を軽減することができる。

【0046】

一部の場合には、テスト中に２つ以上の欠陥のあるドライバが識別されることがある。その場合、第１の欠陥のあるソースドライバは、第１の予備ソースドライバを使用して上述したように置換され得る。第２の欠陥のあるソースドライバは、第２の予備ソースドライバ（図示せず）がアーキテクチャ１３０内に存在する場合、隣接するソースドライバと同様に置換され得る。第２の予備ソースドライバが存在しない場合、第２の欠陥のあるソースドライバに隣接するソースドライバが、第２の欠陥のあるソースドライバに対応する画素６７の列（又は行）に結合され得る。すなわち、第２の欠陥のあるソースドライバに隣接するソースドライバは、画素６７の２つの列（又は行）、すなわち、（１）第１の欠陥のあるソースドライバが置換された後の隣接ソースドライバに対応する画素、及び（２）第２の欠陥のあるソースドライバに対応する画素を駆動するために使用され得る。

【0047】

したがって、図９～図１１に関して説明した実施形態は、残りのソースドライバの性能に対する影響を緩和し、テストを実行するためにディスプレイアーキテクチャに追加された複数の構成要素に対する影響を緩和しながら、欠陥のあるソースドライバを検出し交換するための時間を短縮する。

【0048】

図１２は、本開示の一実施形態による、修復バスを使用してデータラインを修復するための例示的なアーキテクチャ１６０のブロック図である。アーキテクチャ１６０は、複数のソースドライバ１３２Ａ、１３２Ｂをテストするために、図８に関して説明したテストアーキテクチャ１００と共に使用することができる。いくつかの実施形態では、複数のソースドライバ１３２Ａ、１３２Ｂは、それぞれ、図７に関して説明されるソースドライバ５８Ａ、５８Ｂに対応し得る。複数のソースドライバ１３２Ａ、１３２Ｂの各々は、予備ソースドライバ１４４Ａ、１４４Ｂをそれぞれ含む。アーキテクチャ１６０は、１つ以上の第１のスイッチ１７２Ａと、１つ以上の第１のスイッチ１７２Ａに対向する１つ以上の第２のスイッチ１７２Ｂとを含む。アーキテクチャ１６０はまた、第１のスイッチ１７２Ａ及び第２のスイッチ１７２Ｂにそれぞれ結合されたテストマルチプレクサ１０７Ａ、１７０Ｂを含む。テストマルチプレクサ１０７Ａ、１７０Ｂは、テスト回路６８、７６に結合される。

【0049】

第１のスイッチ１７２Ａは、ソースドライバ１３２Ａと第１の修復バス１８８Ａとの間に配置されている。第２のスイッチ１７２Ｂは、ソースドライバ１３２Ｂと第２の修復バス１８８Ｂとの間に配置されている。第１のスイッチ１７２Ａは、ソースドライバ１３２Ａがそれぞれのデータライン１７８及び／又はテストマルチプレクサ１７０Ａとテスト回路６８に結合されるかどうかを制御する。同様に、第２のスイッチ１７２Ｂは、ソースドライバ１３２Ｂがそれぞれのデータライン１７６及び／又はテストマルチプレクサ１７０Ｂとテスト回路７６に結合されるかどうかを制御する。

【0050】

テスト回路６８、７６は、それぞれのソースドライバ１３２Ａ、１３２Ｂに結合された欠陥のあるデータライン１７６、１７８を識別するために使用することができる。例えば、アーキテクチャ１６０内の欠陥がテスト回路を介して識別されるが、ソースドライバ１３２Ａ、１３２Ｂの各々が適切に動作している場合、データライン１７６、１７８（又はスイッチ１７２Ａ、１７２Ｂ）内に欠陥が存在する可能性が高い。その場合、スイッチ１７２Ａ、１７２Ｂの状態は、予備ソースドライバ１４４Ａ、１４４Ｂが欠陥のあるデータライン１７６、１７８の第１の部分に結合されるように変更される。同様に、スイッチの状態は、欠陥のあるデータライン１７６、１７８に元々結合されていたソースドライバ１３２Ａ、１３２Ｂから欠陥のあるデータライン１７６、１７８に結合されたソースドライバが複製され、欠陥のあるデータライン１７６、１７８に現在接続されている予備ソースドライバ１４４Ａ、１４４Ｂに提供されるように変更される。

【0051】

図１３は、本開示の一実施形態による、図１２に関して説明したアーキテクチャ１６０を使用したデータラインの例示的な修復のブロック図である。ソースドライバ１３２Ａに結合された第４のデータライン１８６において欠陥を検出すると、個別のスイッチ１８４の状態は、欠陥のあるデータライン１８６の第１の部分を修復バス１８８Ａに結合するように変更される。同様に、個別のスイッチ１８２の状態は、欠陥のあるデータライン１８６の第２の部分を修復バス１８８Ｂに結合するように変更される。欠陥のあるデータライン１８６の第１の部分は予備ソースドライバ１４４Ａを介して駆動され、第２のソースドライバは個別のソースドライバ１８０を介して駆動される。欠陥のあるデータライン１８６に結合される画素６７の位置に応じて、欠陥のあるデータライン１８６の第１の部分は、個別のソースドライバ１６４を介して駆動されてもよく、欠陥のあるデータラインの第２の部分は、予備ソースドライバ１４４Ｂを介して駆動されてもよい。テスト回路６８、７６は、どのソースドライバ１３２Ａ、１３２Ｂ、１４４Ａ、１４４Ｂが欠陥のあるデータライン１８６の特定の部分を駆動するために使用されるかを識別するために使用され得る。

【0052】

いくつかの実施形態では、アーキテクチャ１６０は、欠陥のあるソースドライバ１３２Ａ、１３２Ｂを修復するために使用され得る。例えば、第４のソースドライバ１６４に欠陥があると識別された場合、予備ソースドライバ１４４Ａは、個別のスイッチ１８４を介して個別のデータライン１８６に結合され得る。このようにして、残りのソースドライバ１３２Ａ、１３２Ｂは、それぞれのデータライン１７６、１７８に結合されたままであり、欠陥のあるソースドライバ１６４のみが、予備ソースドライバ１４４Ａを介して置き換えられる。

【0053】

欠陥のあるデータライン１７６、１７８及び／又は欠陥のあるソースドライバ１３２Ａ、１３２Ｂを修復するために修復バス１８８Ａ、１８８Ｂを使用することにより、検出と補正との間の時間期間が短縮される。更に、修復バス１８８Ａ、１８８Ｂ及びスイッチ１７２Ａ、１７２Ｂは、修復を実行するための電力消費への影響が比較的小さく、システム５０内のアーキテクチャ１６０のサイズへの影響が比較的小さい。

【0054】

図１４は、本開示の一実施形態による、データラインを修復するための例示的なアーキテクチャ１９０のブロック図である。アーキテクチャ１９０は、隣接するソースドライバ１３２Ａの出力間に配置されており、その出力に結合された、複数のスイッチ１９６Ａ、１９６Ｂを含む。すなわち、スイッチ１９６は、少なくとも１つのデータライン２００に結合されており、閉状態にあるとき、隣接するデータライン２００に結合することができる。いくつかの実施形態では、スイッチ１９６は、隣接するソースドライバ１３２Ａの出力の間に配置されており、それに結合された、複数のマルチプレクサを使用して実装され得る。スイッチ１９６は、ソースドライバ１３２Ａとアクティブアレイ５２との間に配置されているものとして示されているが、図１２及び図１３に関して説明したアクティブアレイ５２とソースドライバ１３２Ｂとの間に追加のスイッチ（図示せず）を配置されている場合があることを理解されたい。

【0055】

通常動作中、図１４に示されるように、スイッチ１９６は、隣接するソースドライバ１３２Ａの出力が接続されないように開状態にある。欠陥のあるデータライン２００が検出されると、図１０及び図１１に関して説明したように、欠陥のあるデータライン２００と隣接するデータライン２００との間のスイッチ１９６Ａ、１９６Ｂの状態は、欠陥のあるデータライン２００と隣接するデータライン２００とが互いに結合されるように変更され得る。

【0056】

図１５は、本開示の一実施形態による、図１４に関して説明したアーキテクチャ１９０を使用したデータラインの例示的な修復のブロック図である。図示されているように、欠陥のあるデータライン２１２は、図７～図１２に関して説明したようなテスト回路６８、７６を使用して検出することができる。欠陥のあるデータライン２１２が検出されると、それぞれのスイッチ２１４Ａ及び２１４Ｂの状態は、欠陥のあるデータライン２１２が隣接するデータライン２１６に結合されるように変更され得る。図示されるように、欠陥のあるデータライン２１２の各端部は、欠陥のあるデータライン２１２上のアクティブアレイ５２の対応する画素６７の位置がその動作に影響を及ぼさないように、隣接するデータライン２１６に結合される。

【0057】

アーキテクチャ１９０はまた、欠陥のあるソースドライバ１３２Ａを修復するために使用され得る。例えば、欠陥のあるソースドライバ１３２Ａがテスト回路６８、７６を介して識別された場合、欠陥のあるソースドライバ１３２Ａに対応するデータライン２００をスイッチ１９６Ａ、１９６Ｂを介して隣接するソースドライバ１３２Ａに結合することによって、欠陥のあるソースドライバ１３２Ａは、隣接するソースドライバ１３２Ａによって置き換えられる。

【0058】

このようにして欠陥のあるデータライン（及び／又は欠陥のあるソースドライバ）をテスト及び修復することにより、隣接するデータライン上の信号又はデータが複製される。したがって、スイッチ１９６Ａ、１９６Ｂは、ディスプレイ１８のアーキテクチャに比較的少数の構成要素を追加しながら、ディスプレイ１８のアーキテクチャをテストする時間を短縮し、ソースドライバ１３２Ａ及びシステム５０の性能に対する影響を低減する。

【0059】

図１６は、本開示の一実施形態による、欠陥のある画素ドライバの高速検出のための例示的なアーキテクチャ３００のブロック図である。アーキテクチャ３００は、複数の比較器３０６を含む。比較器３０６は、図７に関して説明した画素回路６４など、アクティブアレイ５２の１つ以上の画素回路に結合される。比較器３０６は、上記で説明したソースドライバ５８Ａ、５８Ｂ、１０６Ａ、１０６Ｂ、１３２Ａ、１３２Ｂなどのソースドライバを介して対応する１つ以上の画素回路６４（又は画素６７）に供給される電圧と、１つ以上の基準電圧３０２、３０４とを受信し、比較する。画素回路６４（又は画素６７）に供給される電圧は、画素回路６４（又は画素６７）を通る電流を感知及び変換することによって判定され得る。

【0060】

基準電圧３０２、３０４は、プログラム可能であり、画素回路６４からの電圧が基準電圧３０２、３０４を満たすかどうかを判定することによって欠陥のある画素回路６４（又は画素６７）を識別するための、閾値電圧に設定され得る。基準電圧３０２、３０４は、上述したソースドライバ５８Ａ、５８Ｂ、１０６Ａ、１０６Ｂ、１３２Ａ、１３２Ｂなどのソースドライバの電流が基準電圧３０２、３０４と比較して相対的に小さいか大きいかを判定するために比較器によって使用される。ソースドライバからの電流は、電流を寄生容量上に積分することによって電圧に変換することができ、電圧を基準電圧３０２、３０４と比較する。特定のソースドライバの電圧が閾値電圧よりも大きい場合、そのソースドライバは、欠陥のあるブライトソースドライバであると理解され得る。同様に、特定のソースドライバの電圧が閾値電圧よりも小さい場合、そのソースドライバは欠陥のあるダークソースドライバであると理解され得る。基準電圧３０２、３０４は、欠陥のあるブライトソースドライバ及び欠陥のあるダークソースドライバを検出するために異なるようにプログラムされ得る。例えば、欠陥のあるブライトソースドライバを検出するために、閾値電圧は比較的小さくなるようにプログラムされてもよい。欠陥のあるダークソースドライバを検出するために、閾値電圧は比較的高くなるようにプログラムされてもよい。欠陥のあるソースドライバが識別されると、画素の対応する列の任意の好適な検索（例えば、バイナリ検索）が、欠陥のある画素が存在するアクティブアレイ５２の行を識別するために使用されてもよい。

【0061】

いくつかの実施形態では、比較器３０６は、アクティブアレイ５２の画素６７及び対応する画素回路６４の２つ以上の列に結合される。２つ以上の列を比較器３０６に結合することにより、アクティブアレイ５２の全ての列をテストするための比較器３０６の数が減少し、アクティブアレイ５２内の画素６７の各列をテストするための時間が大幅に短縮される。例えば、各比較器３０６は、画素６７の６つの列に結合され得る。その場合、アクティブアレイ５２内の列の６分の１（１／６）を同時にテストすることができる。したがって、アクティブアレイ５２の複数の列に結合された比較器３０６は、アクティブアレイ５２の各列をテストするための時間及びコストを大幅に削減する。

【0062】

図１７は、本開示の一実施形態による、オンチップＩＶ感知システムの例示的なアーキテクチャ３５０のブロック図である。各画素回路６４又はＯＬＥＤ６６の画素劣化は、アクティブアレイ５２内の各画素回路６４又はＯＬＥＤ６６が古くなるにつれて生じ得る。電流センサ３５８を介したオンチップＩＶ感知は、各画素回路６４又はＯＬＥＤ６６のほぼリアルタイムの感知及び性能追跡を可能にする。電流センサ３５８は、テストバス３６２を介して各ＯＬＥＤ６６の出力に結合することができる。

【0063】

いくつかの実施形態では、電流センサ３５８は、アクティブアレイ５２内の全てのＯＬＥＤ６６の総電流をテストするために使用されてもよい。加えて又は代替的に、電流センサ３５８は、アクティブアレイ内の各個々のＯＬＥＤ６６及び／又は画素６７の任意の組み合わせを通る電流を感知するために使用されてもよい。そうするために、各画素６７のアノードは、テストバス３６２に結合される。各ＯＬＥＤ６６のカソードの電圧は、入力電圧３５４としてアクティブアレイ５２に供給される。各ＯＬＥＤ６６のカソードにおける電圧と各ＯＬＥＤ６６のアノードにおける電圧との間の差は、アクティブアレイ５２内の各ＯＬＥＤ６６又は画素６７の任意の組み合わせに対する電流－電圧（ＩＶ）曲線を生成するために使用されてもよい。各ＯＬＥＤ６６に対するＩＶ曲線は、各ＯＬＥＤ６６の電圧及び／又は電流劣化を判定及び補正するために使用されてもよい。

【0064】

電流センサ３５８は、各画素６７の個々並びに画素６７の任意の組み合わせの、高速の電流及び／又は電圧感知を可能にする。更に、電流センサ３５８は、アクティブアレイ５２内の全ての画素６７のテストを可能にする。電流センサ３５８による感知に基づいて生成されたＩＶ曲線を使用することは、アクティブアレイ５２の品質を改善し、アクティブアレイ５２の寿命を延ばす画素劣化の補償を可能にする。

【0065】

図１８は、本開示の一実施形態による、図１７に関して説明されるテストバス３６２のための例示的なアーキテクチャ４００のブロック図である。図１８に示されるテストバス３６２は、図１７に関して説明したテストバスに対応することができる。図示されるように、テストバス３６２は、アクティブアレイ５２の各列３５６に対するマルチプレクサ４０４に結合される。入力３５２もマルチプレクサ４０４に結合されている。いくつかの実施形態では、図１７に関して説明した入力電圧３５４などの入力電圧を、各ＯＬＥＤ６６のカソードに結合することができる。

【0066】

いくつかの実施形態では、マルチプレクサ４０４はスイッチとして実装されてもよい。マルチプレクサ４０４は、データライン４０２を介して各画素６７に結合される。アーキテクチャ４００において、データライン４０２は二重の目的を果たすことができる。例えば、テスト動作中に、データライン４０２は、各画素６７の電圧及び／又は電流をテストするために使用され得る。その場合、データライン４０２は、マルチプレクサ４０４を介してテストバス３６２に結合され得る。通常動作中には、データライン４０２は、入力３５２を介してＶＲＳＴなどの電圧を画素６７に供給することができる。その場合、データライン４０２は、マルチプレクサ４０４を介して入力３５２に結合され得る。

【0067】

データライン４０２の二重使用により、テストバス３６２から各画素６７への別個のテストラインの追加が排除される。すなわち、マルチプレクサ４０４及びテストバス３６２と組み合わせてデータライン４０２を二重に使用することにより、大量の表示領域を使用することなく各画素６７のテストが可能になる。したがって、アクティブアレイ５２のより高い解像度を増加させるために使用され得る追加の画素のために、アーキテクチャ４００においてより多くの領域が利用可能である。

【0068】

図１９は、本開示の一実施形態による、ゲートドライバ４２２、４３４、４３６及び／又はゲートドライバデータライン４３２を修復するための例示的なアーキテクチャ４２０のブロック図である。アーキテクチャ４２０は、図８～図１８に関して説明したアーキテクチャ１００、１３０、１６０、１９０、３００、３５０、及び４００に加えて、又はその代わりに使用することができる。アーキテクチャ４２０は、隣接するデータライン４３２間に１つ以上のスイッチ４３０Ａ、４３０Ｂを含む。データライン４３２は、ゲートドライバ４２２及びシフトレジスタ４２４に結合される。シフトレジスタ４２４は、テスト回路４２６に結合され得る。シフトレジスタ４２４は、データを並列に収集し、シフトレジスタ４２４からシフトレジスタ４２４へデータを直列にシフトして、テスト回路４２６に入れることができる。

【0069】

アーキテクチャ４２０はまた、ゲートドライバ４２２とアクティブアレイ５２との間にスイッチ４２８を含んでもよい。通常動作中、スイッチ４３０Ａ、４３０Ｂは開状態にあり、スイッチ４２８は閉状態にある。したがって、各ゲートドライバ４２２からの信号は、個別のデータライン４３２に沿って、アクティブアレイ５２の画素６７のそれぞれの行及び個別のシフトレジスタ４２４に供給される。

【0070】

テスト回路４２６は、各シフトレジスタ４２４から信号を受信し、受信した信号に基づいて、１つ以上の欠陥のあるゲートドライバ４２２及び／又はデータライン４３２を識別することができる。例えば、特定のゲートドライバ４２２及び／又は対応するデータライン４３２は、信号が特定のゲートドライバ４２２及び／又は対応するデータライン４３２から受信されない場合、欠陥があると識別され得る。特定のゲートドライバ４２２又は対応するデータライン４３２が実際に欠陥があるかどうかにかかわらず、そのゲートドライバ４２２をアクティブアレイに結合するスイッチ４２８の状態は、開に変更される。したがって、欠陥があると識別された、又は欠陥のあるデータライン４３２に結合されたゲートドライバ４２２は、アクティブアレイ５２から切り離される。スイッチ４３０Ａ、４３０Ｂの状態はまた、切り離されたゲートドライバ４２２に対応するデータライン４３２が、隣接するゲートドライバ４２２及び対応するデータライン４３２に結合されるように変更される。したがって、欠陥のあるゲートドライバ４２２に対応するデータライン４３２（又は欠陥のあるデータライン４３２）は、隣接するゲートドライバ４２２及び対応するデータライン４３２に結合される。

【0071】

一例として、テスト回路４２６は、データライン４５０に欠陥があると判定することができる。その場合、欠陥のあるデータライン４５０に対応するゲートドライバ４３６とアクティブアレイ５２との間に配置されたスイッチ４５６の状態は、開に変更される。したがって、ゲートドライバ４３６は、アクティブアレイ５２から切り離される。スイッチ４５４及び４５６の状態は、欠陥のあるデータライン４５０が隣接するデータライン４５２に結合されるように、閉に変更される。ゲートドライバ４３６に欠陥があった場合、同じ手順を使用することができる。

【0072】

アーキテクチャ４２０は、隣接するゲートドライバ及びデータラインを使用して、ゲートドライバ及び／又はデータラインの修復を可能にする。したがって、隣接するデータラインに供給されるデータ信号は、欠陥のあるデータライン上の複製である。この手法は、アーキテクチャ４２０のサイズの影響を低減しながら、欠陥のあるゲートドライバ及び／又はデータラインの比較的高速な修復を可能にする。すなわち、比較的少ない構成要素をアーキテクチャに追加して隣接線複製を可能にする。例えば、隣接線の複製を可能にするために、わずか４つのスイッチを２つのデータラインごとに追加するだけでよい。

【0073】

上述したいくつかの実施形態は、ソースドライバ及び対応するデータラインのテスト、検出、及び修復に関するが、同じ回路及び技法を使用して、ゲートドライバ及び対応するデータラインをテスト、検出、及び修復することができることを理解されたい。すなわち、本明細書で説明される実施形態は、電子ディスプレイの垂直及び／又は水平ドライバ並びにデータラインをテスト、検出、及び修復するために使用され得る。更に、本明細書で説明するドライバ及び対応するデータラインのテスト、検出、及び修復は、アクティブアレイ５２内に設置された発光ダイオード（例えば、ＬＥＤ及び／又はＯＬＥＤ６６）を用いて、又は用いずに実行することができることに留意されたい。

【0074】

本明細書に提示されており特許請求されている技法は、本技術分野を実証可能に改善する、実用的な性質の有形物（material object）及び実際の例に参照及び適用され、よって、抽象的な、無形の、又は純粋に理論的なものではない。更には、本明細書の末尾に添付されている、いずれかの特許請求の範囲が、「～［機能］を［実行］する手段」又は「～［機能］を［実行］するためのステップ」として指定されている１つ以上の要素を含む場合には、そのような要素は、米国特許法第１１２条（ｆ）に従って解釈されるべきであることが意図されている。しかしながら、他の方法で示された要素を含む請求項については、このような要素は、米国特許法第１１２条（ｆ）下で解釈されるべきではないことが意図されている。

【図1】