特表2023-542854 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧

特表2023-542854データ・ストリームからデータをフィルタリングするデバイス、方法、プログラム

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-12

(54)【発明の名称】データ・ストリームからデータをフィルタリングするデバイス、方法、プログラム

(51)【国際特許分類】

G06F 16/906 20190101AFI20231004BHJP

G06F 16/908 20190101ALI20231004BHJP

【ＦＩ】

G06F16/906

G06F16/908

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023515699

(86)(22)【出願日】2021-09-13

(85)【翻訳文提出日】2023-03-08

(86)【国際出願番号】 IB2021058304

(87)【国際公開番号】W WO2022064322

(87)【国際公開日】2022-03-31

(31)【優先権主張番号】17/031,983

(32)【優先日】2020-09-25

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬＢＵＳＩＮＥＳＳＭＡＣＨＩＮＥＳＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】ＮｅｗＯｒｃｈａｒｄＲｏａｄ，Ａｒｍｏｎｋ，ＮｅｗＹｏｒｋ１０５０４，ＵｎｉｔｅｄＳｔａｔｅｓｏｆＡｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡忠彦

(74)【復代理人】

【識別番号】100091568

【弁理士】

【氏名又は名称】市位嘉宏

(72)【発明者】

【氏名】ミュゲ、トーステン

(72)【発明者】

【氏名】クリック、フランク

(72)【発明者】

【氏名】ルーガー、エリック

(72)【発明者】

【氏名】ディーデリッヒ、マイケル

(72)【発明者】

【氏名】ロス、クリストフ

【テーマコード（参考）】

5B175

【Ｆターム（参考）】

5B175FA03

5B175KA09

(57)【要約】

データ・ストリームからデータをフィルタリングするデバイス、方法、プログラムを提供する。入力データ・ストリームからデータを受信し、データをデータ・チャンクに分割し、選択構成行列に従ってデータ・チャンクをそれぞれ異なる行列バッファの集合に行列バッファが満たされるまで記憶し、複数の処理ユニットによってデータ・チャンクを処理することであって、各処理ユニットがＩ／Ｏブロックを介して行列バッファのうちの１つの行列バッファに関連付けられている、処理することと、処理されたデータ・チャンクを入力としてニューラル・ネットワーク構成要素に供給し、ニューラル・ネットワーク構成要素によってデータを分類し、データの分類に基づいてデータをフィルタリングする。

【特許請求の範囲】

【請求項1】

データ・ストリームからデータをフィルタリングするためのデバイスであって、
前処理構成要素と、
後処理構成要素と、
ニューラル・ネットワーク構成要素と
を備え、
前記前処理構成要素が、入力データ・ストリームからのデータを受信し、前記データを前記後処理構成要素に供給するように構成され、
前記後処理構成要素が、前記データを受信し、前記データを前記ニューラル・ネットワーク構成要素に供給するように構成され、
前記ニューラル・ネットワーク構成要素が、前記データを分類し、前記データの前記分類に基づいて前記データをフィルタリングするように構成され、
前記前処理構成要素が、前記データをデータ・チャンクに分割し、選択構成行列に従って、前記データ・チャンクをそれぞれ異なる行列バッファの集合に記憶するように構成され、
前記後処理構成要素が複数の処理ユニットを備え、各処理ユニットは、前記行列バッファの１つに関連付けられ、前記処理ユニットが前記データ・チャンクの前記関連付けられた行列バッファから前記データ・チャンクを受信し、前記データ・チャンクを処理し、前記処理されたデータ・チャンクを入力として前記ニューラル・ネットワーク構成要素に供給するようにさらに構成される、デバイス。

【請求項2】

前記データ・ストリームが複数のセンサからのデータを含み、各センサからの前記データがメタ・データと負荷データとを含み、前記メタ・データが前記センサと前記負荷データとに関連する、請求項１に記載のデバイス。

【請求項3】

前記メタ・データが、センサ識別子と、センサ・クラスと、データ識別子とを含む、請求項２に記載のデバイス。

【請求項4】

前記ニューラル・ネットワーク構成要素からの前記フィルタリングされたデータがストレージ・デバイスに提供される、請求項１に記載のデバイス。

【請求項5】

前記データ・チャンクが、すべてのバッファが満たされるとすぐに、前記前処理構成要素から前記後処理構成要素に同期して転送される、請求項１に記載のデバイス。

【請求項6】

前記処理ユニットが、前記データ・チャンクに対して演算を実行する後処理ルールに従って前記受信したデータ・チャンクを修正するように構成され、前記演算が、正規化、プレフィルタリング、異常値検出、およびフォーカス・エリア識別のうちの１つまたは複数を含む、請求項１に記載のデバイス。

【請求項7】

前記後処理構成要素が複数のＩ／Ｏブロックを備え、各Ｉ／Ｏブロックが行列バッファに関連付けられ、前記Ｉ／Ｏブロックは、前記行列バッファが満たされた後、前記行列バッファからデータ・チャンクを受信し、前記データ・チャンクを前記処理ユニットに同期して転送するように構成される、請求項１に記載のデバイス。

【請求項8】

前記処理ユニットは、関連付けられたＩ／Ｏブロックが満たされた後、前記関連付けられたＩ／Ｏブロックから前記データ・チャンクを受信し、前記処理ユニットの前記データ・チャンクを前記ニューラル・ネットワーク構成要素に同期して転送するように構成される、請求項１に記載のデバイス。

【請求項9】

前記ニューラル・ネットワーク構成要素がアナログのニューラル・ネットワークとして構成される、請求項１に記載のデバイス。

【請求項10】

前記後処理構成要素が複数のデジタル－アナログ変換器を備え、各デジタル－アナログ変換器が前記処理ユニットのうちの１つに関連付けられ、前記処理ユニットが前記デジタル－アナログ変換器への入力のために前記データ・チャンクを準備するように構成され、前記デジタル－アナログ変換器が、アナログ・データを前記ニューラル・ネットワーク構成要素への重み付けされた入力として同期して転送するように構成される、請求項１に記載のデバイス。

【請求項11】

前記選択構成行列が、前記メタ・データ、特に前記センサ・クラスまたは前記センサ識別子あるいはその両方に基づく、請求項３に記載のデバイス。

【請求項12】

前記選択構成行列が行と列の次元についてスケーラブルである、請求項１に記載のデバイス。

【請求項13】

コンピュータ実装方法であって、
入力データ・ストリームからデータを受信することと、
前記データをデータ・チャンクに分割し、選択構成行列に従って、前記データ・チャンクをそれぞれ異なる行列バッファの集合に、前記行列バッファが満たされるまで、記憶することと、
複数の処理ユニットによって前記データ・チャンクを処理することであって、各処理ユニットがＩ／Ｏブロックを介して前記行列バッファのうちの１つの行列バッファに関連付けられている、前記処理することと、
前記処理されたデータ・チャンクを入力としてニューラル・ネットワーク構成要素に供給することと、
前記ニューラル・ネットワーク構成要素によって前記データを分類し、前記データの分類に基づいて前記データをフィルタリングすることと
を含む、コンピュータ実装方法。

【請求項14】

前記データ・ストリームが複数のセンサからのデータを含み、各センサからの前記データがメタ・データと負荷データとを含み、前記メタ・データが前記センサと前記負荷データに関連し、前記メタ・データがセンサ識別子とセンサ・クラスとデータ識別子とを含む、請求項１３に記載のコンピュータ実装方法。

【請求項15】

前記フィルタリングされたデータを記憶のためにストレージ・デバイスに供給することをさらに含む、請求項１３に記載のコンピュータ実装方法。

【請求項16】

すべての前記行列バッファが満たされるとすぐに、同期して処理するために前記データ・チャンクを供給することをさらに含む、請求項１３に記載のコンピュータ実装方法。

【請求項17】

前記複数の処理ユニットによって前記データ・チャンクを処理することが、正規化、プレフィルタリング、異常値検出、およびフォーカス・エリア識別のうちの１つまたは複数の演算を実行する後処理ルールに従って、前記データ・チャンクを修正することを含む、請求項１３に記載のコンピュータ実装方法。

【請求項18】

前記Ｉ／Ｏブロックが満たされた後、各Ｉ／Ｏブロックから処理のために前記データ・チャンクを供給することと、
前記処理されたデータ・チャンクを前記ニューラル・ネットワーク構成要素に同期して供給することと
をさらに含む、請求項１３に記載のコンピュータ実装方法。

【請求項19】

前記ニューラル・ネットワーク構成要素がアナログのニューラル・ネットワークとして構成され、
前記処理されたデータ・チャンクを、デジタル－アナログ変換器の集合を介してアナログ・データに変換することであって、デジタル－アナログ変換器の前記集合の各デジタル－アナログ変換器が前記複数の処理ユニットのうちの１つに関連付けられている、前記変換することと、
前記アナログ・データを重み付けされた入力として前記ニューラル・ネットワーク構成要素に同期して供給することと
をさらに含む、請求項１３に記載のコンピュータ実装方法

【請求項20】

コンピュータ・プログラム製品であって、プログラム命令をその上に具現化したコンピュータ可読記憶媒体を含み、前記プログラム命令は、
入力データ・ストリームからデータを受信することと、
前記データをデータ・チャンクに分割し、選択構成行列に従って、前記データ・チャンクをそれぞれ異なる行列バッファの集合に、前記行列バッファが満たされるまで記憶することと、
複数の処理ユニットによって前記データ・チャンクを処理することであって、各処理ユニットがＩ／Ｏブロックを介して前記行列バッファのうちの１つの行列バッファに関連付けられている、前記処理することと、
前記処理されたデータ・チャンクを入力としてニューラル・ネットワーク構成要素に供給することと、
前記ニューラル・ネットワーク構成要素によって前記データを分類し、前記データの分類に基づいて前記データをフィルタリングすることと
を含む動作をコンピュータ・システムに実行させるように、前記コンピュータ・システムによって実行可能である、コンピュータ・プログラム製品。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、一般に、データ処理システムに関し、より詳細には、データ・ストリームからのデータを分類し、フィルタリングするためのデバイス、方法、コンピュータ・プログラム、およびデータ処理システムに関する。

【背景技術】

【0002】

例えばＩｏＴ（Internet of Things）デバイスやソーシャル・メディアなどによるデータ量の劇的な増加に伴い、一般的にデータ・ストレージに対する課題が増加している。この膨大な量のデータの記憶が単独で課題である一方で、他方では、データ・ストリームをリアル・タイムで分析し、リアル・タイムに非常に高い信頼度で反応するために、機械学習アルゴリズムが一般的に必要とされ得る。

【発明の概要】

【0003】

本発明の態様によれば、以下の動作（必ずしも以下の順序ではない）、すなわち入力データ・ストリームからデータを受信する動作と、データをデータ・チャンクに分割し、選択構成行列に従って、データ・チャンクをそれぞれ異なる行列バッファの集合に、行列バッファが満たされるまで記憶する動作と、複数の処理ユニットによってデータ・チャンクを処理する動作であって、各処理ユニットがＩ／Ｏブロックを介して行列バッファのうちの１つの行列バッファに関連付けられている、処理する動作と、処理されたデータ・チャンクを入力としてニューラル・ネットワーク構成要素に供給する動作と、ニューラル・ネットワーク構成要素によってデータを分類し、データの分類に基づいてデータをフィルタリングする動作とを実行する、コンピュータ実装方法、コンピュータ・プログラム製品、デバイス、またはシステム、あるいはその組合せが存在する。

【0004】

本開示は、上述のことおよび他の目的および利点と共に、以下の実施形態の詳細な説明から最もよく理解されるが、記載された実施形態に限定されるものではない。

【図面の簡単な説明】

【0005】

【図1】本発明の実施形態による、データ・ストリームからのデータをフィルタリングするためのデバイスをもつ高性能データ分析システムの図式的概略を示す図である。

【図2】本発明の実施形態による、デバイスの前処理構成要素を示す図である。

【図3】本発明の実施形態による、デバイスのアナログのニューラル・ネットワーク構成要素のための後処理構成要素を示す図である。

【図4】本発明のさらなる実施形態による、デバイスのデジタルのニューラル・ネットワーク構成要素のための後処理構成要素を示す図である。

【図5】本発明の実施形態による、データ・ストリームからデータをフィルタリングする方法全体のフローチャートである。

【図6】本発明の実施形態による、方法を実行するためのデータ処理システムの例示的な実施形態を示す図である。

【発明を実施するための形態】

【0006】

本開示の態様によれば、デバイス、システム、および方法が提供され、ビッグ・データ・ストリームの高性能な分類およびフィルタリングを可能にし得る。特に、本開示のデバイス、システム、および方法は、入力データ・ストリームを受信し、入力データの分類をリアル・タイムで実行する分類ユニットを提供することができる。分類に基づいて、データ・ストリームからのデータはラベル付けされ（例えば、メタ・データ）、記憶のために、例えばバックエンドの並列ストレージに送られ、またはデータが廃棄されることもある（例えば、ほとんどまたは全く関連性がないデータなど）。いくつかの実施形態では、記憶されるべきデータについて、分類によるラベル付け（例えば、メタ・データ）に基づいて、データはストレージ・システムの適切なストレージ階層に移動させられ得る。より具体的には、本開示のシステムおよび方法の実施形態は、分析用のデータを準備するための入力データ・ストリームからのデータ処理を提供し、次いで、例えばニューラル・ネットを介し、データの分類およびフィルタリングを実行するためのデータ分析を提供することができ、適切なデータの記憶が可能になる。

【0007】

例えばＩｏＴ（Internet of Things）デバイスやソーシャル・メディアによるデータの劇的な増加に伴い、データの記憶に向けた課題が一般的に増加している。この膨大な量のデータの記憶が単独で課題である一方、他方では、データ・ストリームをリアル・タイムで分析し、リアル・タイムに非常に高い信頼度で反応するために、機械学習アルゴリズムが一般的に必要とされ得る。

【0008】

一般に、いくつかのストレージ・ソリューションは、複数のクライアントの情報をバックエンド・ストレージに並列で記憶し、読み取るオプションを提供することができる。バックエンド・ストレージは、例えばＳＳＤ、ＨＤＤ、テープなど、複数種類のストレージが混在したものであり得る。異種のストレージ間の階層化は自動的に管理され、複数のホストには見えないことがある。

【0009】

例えば、１秒当たりテラバイトの範囲の非常に大きなデータ量の場合、上に略述したような典型的なストレージ・ソリューションはそれらの限界に達し得る。最初にデータを記憶し、その後に続いて解析を行うことは、あまりにも多量のストレージ容量を消費し得るので、適切でないことがある。それゆえ、いくつかのソリューションは、最初のデータ分類をセンサ内で実行し得る。

【0010】

並列ファイル・システム・ソリューションは、超大規模なデータ・ストリームに対処するように最適化されていないことがあり、実際にはこのデータの小さな部分集合しか本当に記憶する価値がない可能性がある。ストレージ技術によっては、最初にすべてのデータを、例えばデータ・プールに記憶するように動作するものもある。記憶後、ホストは新しい（記憶された）データを、例えば機械学習アルゴリズムでスキャンし得、続く分類の結果に基づいてアクションを起こす可能性があり得る。

【0011】

したがって、多くのそのような場合、データの非常に小さな部分集合しか関連していない可能性があるにもかかわらず、データの１００％が最初に記憶され得る。加えて、データを記憶し続いて記憶したデータを分析するという連続した作業は、多くのリアル・タイム・アプリケーションにとって遅すぎる可能性がある。

【0012】

さらに、センサ内分類ソリューションは、センサの数に実際上比例しないことがある。複数のセンサを管理することは困難であり、複数のセンサの集合に対してリアル・タイムで同期した分類を行うことは極めて困難であり、不可能でさえあり得る。

【0013】

プログラムメモリとデータメモリとの間の共有バスは、メモリの量に比べて中央処理装置（ＣＰＵ）とメモリとの間のスループット（データ転送速度）が制限されている、いわゆるフォン・ノイマン・ボトルネックになり得る。１本のバスでは一度に２つのクラスのメモリのうち１つしかアクセスできないため、スループットはＣＰＵが動作し得る速度より低い。これは、ＣＰＵが大量のデータに対して最小限の処理を実行するように要求されている場合、実効的な処理速度を著しく制限し得る。ＣＰＵは、必要とされるデータがメモリに移動する、またはメモリから移動することを絶えず待つことを強いられ得る。ＣＰＵの速度およびメモリ・サイズは、メモリ間のスループットよりもはるかに速く増加しているため、一般的にボトルネックはより大きな問題になっており、その深刻さはＣＰＵの世代が新しくなるたびにさらに増大し得る。

【0014】

図面において、同様の要素は同じ参照数字で参照される。図面は単なる概略図であり、本発明の具体的なパラメータを表現することを意図したものではない。さらに、図面は、本発明の例示的な実施形態のみを示すことを意図しており、したがって、本発明の範囲を限定するものと見なされるべきではない。

【0015】

図１は、本発明の実施形態による、データ・ストリーム４０からのデータをフィルタリングするためのデバイス１００をもつ高性能データ分析システムの図式的概略を示す。本開示の態様によれば、デバイス１００は、新しいデータ前処理ユニットと、後段のニューロモルフィック分類ユニットとを含む。

【0016】

多数のセンサ８２をもつデータ取得ユニット８０は、データ・ストリーム４０をサーバ８４に配信し、サーバ８４は、データ・ストリーム４０を受信し、データを分類し、フィルタリングされたデータ７０を階層型ストレージ・デバイス９０に転送するための装置１００を備える。ストレージ・デバイス９０は、データの短期記憶、中期記憶、長期記憶のために、それぞれ異なる階層のストレージ９２、９４、９６を備え得る。ストレージ・デバイス９０は管理ノード９８によって管理され、管理ノード９８は、異なる階層のストレージ９２、９４、９６の間でデータを転送する。

【0017】

フィルタ除去されたデータ８６は、データ・ストリーム４０から直接選別され得る（例えば、階層型ストレージ・デバイス９０に記憶されない）。フィルタ除去されたデータ８６は、関連性がほとんどまたは全くないと判断されたデータ・ストリーム４０からのデータを含み得、したがって、階層型ストレージ・デバイス９０に記憶されることを保証しない。

【0018】

データ・ストリーム４０は、複数のセンサ８２（例えば、ＩｏＴ（Internet ofThings）デバイスなどに関連する）からのデータを含む。各センサ８２からのデータはメタ・データと負荷データとを含み、メタ・データはセンサ８２と負荷データとに関連している。メタ・データは、センサ識別子と、センサ・クラスと、データ識別子とを含む。

【0019】

データ・ストリーム４０からのデータをフィルタリングするためのデバイス１００は、図２～図４に示すように、前処理構成要素１０と、後処理構成要素５０と、ニューラル・ネットワーク構成要素６０とを備える。

【0020】

データ・ストリーム４０のリアル・タイム分類を実行するために、デバイス１００は、本発明の実施形態によれば、データが後段の非フォン・ノイマン型ハードウェア・ニューラル・ネット（ＮＮ）によって分析されるように、データを修正することができる「古典的」フォン・ノイマン型データ処理ユニットに基づくハードウェアを含む。ニューラル・ネットの利点は、分類作業を高速化するために、ニューラル・ネットが並列ベクトル・プロセスで同時に動作することができる点である。しかしながら、ニューラル・ネットは、入力データ・ベクトルに対して定義されたフォーマットを要求することができる。

【0021】

図２は、本発明の実施形態によるデバイス１００の前処理構成要素１０を示す。図３は、本発明の実施形態による、デバイス１００のアナログのニューラル・ネットワーク構成要素６０のための後処理要素５０を示す図である。

【0022】

前処理構成要素１０のデータ事前分析器処理ユニット（data pre-analyzerprocessing unit）１４は、ｎを選択構成行列の行および列の数として、入力データ・ストリーム４０をｎに等しい次元の正しいベクトル・フォーマットに修正する。その後、データは必要に応じて、後処理構成要素５０の並列処理要素プロセッサ（例えば、処理ユニット）５４の集合によって後処理される。これらの処理ユニット５４のタスクは、例えば、正規化、プレフィルタリング、異常値検出、フォーカス・エリア識別、または同種のこと、あるいはその組合せであり得る。その後、データ・ベクトルは、最後の超高速分類のためにニューラル・ネットワーク構成要素６０に転送される。

【0023】

いくつかの実施形態では、データ調整用ならびにＮＮ処理用に再構成可能な処理要素を動的に使用して、適応または柔軟化プロセスとしてベクトル次元を動的に調整することが可能である。

【0024】

各センサ８２から来るデータ・プロトコルは、次の情報を含む：センサ識別子、センサ・クラス、データ識別子、および負荷データ。センサ８２からの入力データ・ブロックは、センサ・クラスおよびセンサ識別子に従って分割され得る。本発明の実施形態によれば、データ・プロトコルに基づき、デバイス１００は負荷データを使用して行列を構築し得る。これらの行列は、リアル・タイム処理および分類のために、ニューラル・ネットワーク構成要素６０に供給され得る。前処理構成要素１０は、センサ・クラスに応じたデータ分割を実行し得る。行列は、データ・プロトコルのデータ識別子に基づいて構築され得る。後処理構成要素５０は、行列に対して正規化などの演算を実行し得る。これらの演算は、データを後段のニューラル・ネットワーク構成要素６０にとって使用可能にすることができる。

【0025】

前処理構成要素１０は、入力データ・ストリーム４０を受信し、後処理構成要素５０にデータを供給するように構成される。後処理構成要素５０は、前処理構成要素１０からデータを受信し、そのデータをニューラル・ネットワーク構成要素６０に供給するように構成される。ニューラル・ネットワーク構成要素６０は、データを分類し、その分類結果に基づきデータをフィルタリングするように構成される。

【0026】

前処理構成要素１０は、データをチャンクに分割し、選択構成行列に従って、データ・チャンクをそれぞれ異なる行列バッファ１８（例えば、行列バッファ０、行列バッファ１・・・行列バッファｎ）の集合に記憶するように構成される。後処理構成要素５０は複数の処理ユニット５４（例えば、ＰＳ０、ＰＳ１・・・ＰＳｎ）を備え、各処理ユニット５４は行列バッファ１８のうちの１つと関連付けられている。各処理ユニット５４は、関連付けられた行列バッファ１８からデータ・チャンクを受信し、そのデータ・チャンクを処理し、処理されたデータ・チャンクを入力５８としてニューラル・ネットワーク構成要素６０に供給するように構成される。

【0027】

図２に戻ると、入力データ・ストリーム４０は、前処理構成要素１０のＩ／Ｏバッファ１２に記憶され、その後、後段のデータ事前分析器処理ユニット（data pre-analyzer processing unit）１４に転送される。Ｉ／Ｏバッファ１２は、内部バス３４を介して、前処理構成要素１０のＩ／Ｏプロセスを制御するためのプロセッサ・ソフトウェア２０とプロセッサ・メモリ２４とを備えるＩ／Ｏプロセッサ２２に接続される。前処理構成要素１０（例えば、Ｉ／Ｏプロセッサ２２）は、プロセッサ・インターフェース２６を介して、システムのソフトウェア可変性を与えるために外部ネットワーク４２に接続される。

【0028】

データは、データ事前分析器処理ユニット１４において、選択構成行列に従って、データ・バス２８を介して行列バッファ１８に転送される、チャンクに分割され得る。データ・バス２８は、シリアル・バスまたはパラレル・バスであり得る。行列バッファは、例えば、６４バイトや１２８バイトのバッファとして構成されるが、他のデータ幅もあり得る。選択構成行列は、デバイス１００の構成に応じて、行列バッファの行と列の次元ｎについてスケーラブルであり得る。したがって、行列バッファ１８の数ｎは、後処理構成要素５０のＩ／Ｏブロック５２、プロセッサ・ユニット５４、およびデジタル－アナログ変換器５６の数と同様に、適宜変化し得る。

【0029】

行列バッファを満たすプロセスは、行列イネーブル・ユニット１６によって、行列イネーブル信号３０を介してイネーブルされる。選択構成行列は、メタ・データ、特にセンサ・クラスまたはセンサ識別子あるいはその両方に基づく。行列エントリごとに行列バッファ１８が１つある。すべての行列バッファ１８が満たされるとすぐに、行列データの全部揃った集合は、後処理のために後処理構成要素５０に転送される。データ・チャンクは、信号線３２を介してすべての行列バッファ１８が満たされるとすぐに、前処理構成要素１０から後処理構成要素５０に同期して転送される。

【0030】

後処理構成要素５０は複数のＩ／Ｏブロック５２を備え、各Ｉ／Ｏブロック５２（例えば、Ｉ／Ｏブロック０、Ｉ／Ｏブロック１・・・Ｉ／Ｏブロックｎ）は、行列バッファ１８（例えば、行列バッファ０、行列バッファ１・・・行列バッファｎ）に、すなわち行列エントリごとに１つのＩ／Ｏブロック５２で関連付けられる。Ｉ／Ｏブロック５２は、行列バッファ１８が満たされた後、行列バッファ１８から信号線３２を介してデータ・チャンクを受信し、同時にデータ・チャンクを処理ユニット５４に同期して転送するように構成される。

【0031】

処理ユニット５４の各々は、それが満たされた後、関連するＩ／Ｏブロック５２からデータ・チャンクを受信するように構成される。処理ユニット５４は、受信されたデータ・チャンクを後処理ルールに従って修正、例えば、データ・チャンクに対して、正規化、プレフィルタリング、異常値検出、フォーカス・エリア識別、または同種のこと、あるいはその組合せの少なくとも１つの演算を実行するように構成される。処理ユニット５４は、すべての処理ユニット５４のデータ・チャンクをニューラル・ネットワーク構成要素６０に同期して転送するように、さらに構成される。

【0032】

いくつかの実施形態では、ニューラル・ネットワーク構成要素６０は、アナログのニューラル・ネットワークとして構成され得る。そのような実施形態では、後処理構成要素５０は、複数のデジタル－アナログ変換器５６を備えることができ、各デジタル－アナログ変換器５６（例えば、Ｄ／Ａ０、Ｄ／Ａ１・・・Ｄ／Ａｎ）は、処理ユニット５４（例えば、ＰＳ０、ＰＳ１・・・ＰＳｎ）のうちの１つに関連付けられる。さらに、処理ユニット５４は、デジタル－アナログ変換器５６への入力のためのデータ・チャンクを準備するように構成され得る。例えば、データの前処理および後処理されたデジタル情報ベクトルは、非フォン・ノイマン型ニューラル・ネットワーク構成要素６０への入力として、アナログ信号の集合に変換され得る。

【0033】

アナログのニューラル・ネットワーク構成要素６０として、例えば、ニューロモルフィック・ハイブリッド・システムにおける脳から想を得たマルチスケール計算のために開発されたチップが使用され得る。

【0034】

データ・チャンクの変換後、デジタル－アナログ変換器５６は、アナログ・データ５８を重み付けされた入力としてニューラル・ネットワーク構成要素６０に同期して転送する。

【0035】

図４は、本発明のさらなる実施形態によるデバイス１００のデジタルのニューラル・ネットワーク構成要素６０のための後処理構成要素５０を示す。この実施形態では、後処理構成要素５０（例えば、図３）の前の実施形態のデジタル－アナログ変換器が省略されている。図４に示す後処理構成要素５０の残りの機能は、図３に関して説明したものと同様である。

【0036】

図５は、図１～図３に示されているような、本発明の実施形態によるデータ・ストリームからのデータをフィルタリングするための方法の全体のフローチャートを示す。

【0037】

図５のフローチャートに示すように、動作は動作Ｓ２００で始まり、データ・ストリーム（例えば、データ・ストリーム４０）が、例えば、デバイス１００の前処理構成要素１０によって受信される。データ・ストリーム４０は複数のセンサ（例えば、センサ８２）からのデータを含み得、各センサからのデータはメタ・データと負荷データとを含み得、メタ・データはセンサと負荷データとに関連している。いくつかの実施形態では、メタ・データは、センサ識別子、センサ・クラス、データ識別子、または同様のもの、あるいはその組合せを含み得る。

【0038】

処理は動作Ｓ２０２に進み、データ・ストリーム内のデータはチャンクに分割され、例えばデータ・ストリーム中で供給されるメタ・データに基づく選択構成行列に従って、行列バッファ（例えば、行列バッファ１８）の集合に記憶される。いくつかの実施形態では、選択構成行列は、センサ・クラスまたはセンサ識別子あるいはその両方に基づき得る。

【0039】

処理は動作Ｓ２０４に進み、データ・チャンクは、すべての行列バッファが満たされるとすぐに、行列バッファ（例えば、行列バッファ１８）から後処理構成要素（例えば、後処理構成要素５０）に同期して転送される。受信されたデータ・チャンクは、データ・チャンクに対する演算を実行するために、後処理ルールに従って処理ユニットによって修正され得る。

【0040】

処理は動作Ｓ２０６に進み、データ・チャンクは、例えば、正規化、プレフィルタリング、異常値検出、フォーカス・エリア識別、または同様のこと、あるいはその組合せのための後処理ルールに従って、後処理構成要素の複数の処理ユニット（例えば、処理ユニット５４）によって処理される。次に、アナログのニューラル・ネットワーク構成要素を有する実施形態では、処理されたデータ・チャンク中の処理されたデータは、例えば、複数の処理ユニットに関連付けられたデジタル－アナログ変換器の集合によってアナログ・データに変換され得る。変換されたアナログ・データは、アナログのニューラル・ネットワーク構成要素（例えば、ニューラル・ネットワーク構成要素６０）に転送され得る。いくつかの実施形態では、アナログ・データは、重み付けされた入力としてアナログのニューラル・ネットワーク構成要素に供給され得る。あるいは、デジタルのニューラル・ネットワーク構成要素を含む実施形態では、処理されたデータは、変換せずにデジタルのニューラル・ネットワーク構成要素に転送され得る。

【0041】

データ・チャンクは、行列バッファが満たされた後、Ｉ／Ｏブロック（例えば、Ｉ／Ｏブロック５２）に行列バッファ（例えば、行列バッファ１８）から提供される。データ・チャンクは、後処理構成要素の複数の処理ユニット（例えば、処理ユニット５４）に同期して転送される。データ・チャンクは、関連付けられたＩ／Ｏブロックが満たされた後、関連付けられたＩ／Ｏブロックから各処理ユニットによって受信される。処理されたデータ・チャンクは、後処理構成要素に含まれるデジタル－アナログ変換器（例えば、デジタル－アナログ変換器５６）への入力のために、複数の処理ユニット（例えば、処理ユニット５４）によって準備される。各デジタル－アナログ変換器は、プロセスユニットのうちの１つに関連付けられる。すべての処理ユニットの処理されたデータ・チャンクは、ニューラル・ネットワーク構成要素（例えば、ニューラル・ネットワーク構成要素６０）に同期して転送される。アナログ・データは、重み付けされた入力としてデジタル－アナログ変換器によってニューラル・ネットワーク構成要素に転送され、ニューラル・ネットワーク構成要素に同期して転送される。

【0042】

処理は動作Ｓ２０８に進み、ニューラル・ネットワーク構成要素（例えば、ニューラル・ネットワーク構成要素６０）は、処理されたデータ・チャンクに含まれるデータの分類を決定し、データは、ニューラル・ネットワーク構成要素における分類に基づいてフィルタリングされる。いくつかの実施形態では、フィルタリングされたデータは、例えば階層型ストレージ・ユニットへのフィルタリングされたデータの記憶に備えるために、ラベル付けされ得る（例えば、メタ・データなどを介して）。いくつかの実施形態では、データの分類に基づいて、データ・ストリーム中に供給されたデータの一部は、例えば、データがほとんど、または全く関連性を有さない場合、および／または同様の場合、破棄され得る（例えば、記憶のために送信されない、など）。

【0043】

次に、図６を参照すると、データ処理システム２１０の一例の概略図が示されている。データ処理システム２１０は、好適なデータ処理システムの一例に過ぎず、本明細書で説明する本発明の実施形態の使用範囲または機能性に関する制限を示唆することを意図していない。いずれにせよ、データ処理システム２１０は、実装されること、または本明細書に記載された機能のいずれかを実行すること、あるいはその両方が可能である。

【0044】

データ処理システム２１０には、多数の他の汎用または特殊用途のコンピューティング・システム環境または構成をもつ動作可能なコンピュータ・システム／サーバ２１２が存在する。コンピュータ・システム／サーバ２１２と共に使用するために適し得る、よく知られたコンピューティング・システム、環境、または構成、あるいはその組合せの例は、パーソナル・コンピュータ・システム、サーバ・コンピュータ・システム、シン・クライアント、シック・クライアント、ハンドヘルドまたはラップトップ・デバイス、マルチプロセッサ・システム、マイクロプロセッサベースのシステム、セット・トップ・ボックス、プログラマブル家電、ネットワークＰＣ、ミニコンピュータ・システム、メインフレーム・コンピュータ・システム、および上記のシステムまたはデバイスであれば何でも含む分散型クラウド・コンピューティング環境、ならびに／あるいは同様のものを含むが、これらに限定されない。

【0045】

コンピュータ・システム／サーバ２１２は、プログラム・モジュールなどのコンピュータ・システム実行可能命令がコンピュータ・システムによって実行されるという、一般的な文脈で説明され得る。一般に、プログラム・モジュールには、特定のタスクを実行したり、特定の抽象的データの種類を実装したりするルーチン、プログラム、オブジェクト、構成要素、ロジック、データ構造などを含め得る。コンピュータ・システム／サーバ２１２は、通信ネットワークを介してリンクされたリモート処理デバイスによってタスクが実行される分散型クラウド・コンピューティング環境において運用され得る。分散型クラウド・コンピューティング環境では、プログラム・モジュールは、メモリ・ストレージ・デバイスを含む、ローカルとリモート両方のコンピュータ・システムの記憶媒体に配置され得る。

【0046】

図６に示すように、データ処理システム２１０におけるコンピュータ・システム／サーバ２１２は、汎用コンピューティング・デバイスの形態で示されている。コンピュータ・システム／サーバ２１２の構成要素は、１つまたは複数のプロセッサまたは処理ユニット２１６と、システム・メモリ２２８と、システム・メモリ２２８を含む様々なシステム構成要素をプロセッサ２１６に結合させるバス２１８とを含み得るが、これらに限定されない。

【0047】

バス２１８は、メモリバスまたはメモリコントローラと、周辺バスと、アクセラレイティッド・グラフィックス・ポートと、様々なバス・アーキテクチャのうちのいずれかを使用するプロセッサまたはローカル・バスとを含む、いくつかの種類のバス構造のうちのいずれか１つまたは複数を表す。例として、限定はしないが、そのようなアーキテクチャは、ＩＳＡ（Industry Standard Architecture）バスと、ＭＣＡ（MicroChannel Architecture）バスと、ＥＩＳＡ（Enhanced ISA）バスと、ＶＥＳＡ（Video Electronics Standards Association）ローカル・バスと、ＰＣＩ（Peripheral Component Interconnect）バスとを含む。

【0048】

コンピュータ・システム／サーバ２１２は、様々なコンピュータ・システム可読媒体を典型的に含む。そのようなメディアは、コンピュータ・システム／サーバ２１２によってアクセス可能な任意の利用可能なメディアであり得、揮発性メディアと不揮発性メディア、取り外し可能なメディアと取り外し不可能なメディアの両方を含む。

【0049】

システム・メモリ２２８は、ランダム・アクセス・メモリ（ＲＡＭ）２３０またはキャッシュメモリ２３２あるいはその両方などの揮発性メモリの形態のコンピュータ・システム可読媒体を含み得る。コンピュータ・システム／サーバ２１２は、他の取り外し可能な／取り外し不可能な、揮発性の／不揮発性のコンピュータ・システム記憶媒体をさらに含み得る。例示に過ぎないが、ストレージ・システム２３４は、取り外し不可能な不揮発性の磁気媒体（図示せず、典型的には「ハードドライブ」と呼ばれる）からの読み取りおよび磁気媒体への書き込みのために用意され得る。また、図示しないが、着脱可能な不揮発性の磁気ディスク（例えば、「フロッピー（Ｒ）ディスク」）からの読み出しおよび書き込みを行う磁気ディスク・ドライブ、およびＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭまたは他の光学媒体などの着脱可能な不揮発性の光学ディスクからの読み出しや書き込みを行う光学ディスク・ドライブは装備され得る。このような場合、各々は、１つまたは複数のデータ・メディア・インターフェースによって、バス２１８に接続され得る。以下でさらに示され、説明されるように、メモリ２２８は、本発明の実施形態の機能を実行するように構成されたプログラム・モジュールの集合（例えば、少なくとも１つ）を有する少なくとも１つのプログラム製品を含み得る。

【0050】

プログラム・モジュール２４２の集合（少なくとも１つ）を有するプログラム／ユーティリティ２４０は、オペレーティング・システム、１つまたは複数のアプリケーション・プログラム、他のプログラム・モジュール、およびプログラム・データと同様に、限定ではなく、例としてメモリ２２８に記憶され得る。オペレーティング・システム、１つまたは複数のアプリケーション・プログラム、その他のプログラム・モジュール、およびプログラム・データまたはそれらの何らかの組合せの各々は、ネットワーク環境の実装を含み得る。プログラム・モジュール２４２は、一般に、本明細書に記載した本発明の実施形態の機能または方法あるいはその両方を実行する。

【0051】

コンピュータ・システム／サーバ２１２はまた、キーボード、ポインティング・デバイス、ディスプレイ２２４などの１つまたは複数の外部デバイス２１４；ユーザがコンピュータ・システム／サーバ２１２と対話することを可能にする１つまたは複数のデバイス；またはコンピュータ・システム／サーバ２１２が１つまたは複数の他のコンピュータデバイスと通信することを可能にする任意のデバイス（例えば、ネットワーク・カード、モデムなど）；あるいはその組合せと通信し得る。このような通信は、入力／出力（Ｉ／Ｏ）インターフェース２２２を介して起こり得る。その上、コンピュータ・システム／サーバ２１２はネットワーク・アダプタ２２０を介して、ローカル・エリア・ネットワーク（ＬＡＮ）、一般的なワイド・エリア・ネットワーク（ＷＡＮ）、または公衆ネットワーク（例えば、インターネット）、あるいはその組合せなど、１つまたは複数のネットワークと通信し得る。示すように、ネットワーク・アダプタ２２０は、バス２１８を介してコンピュータ・システム／サーバ２１２の他の構成要素と通信を行う。図示しないが、他のハードウェア構成要素またはソフトウェア構成要素あるいはその両方は、コンピュータ・システム／サーバ２１２と組み合わせて使用されることを理解されたい。例は、マイクロコード、デバイス・ドライバ、冗長化処理装置、外部ディスク・ドライブ・アレイ、ＲＡＩＤシステム、テープ・ドライブ、データ・アーカイブ・ストレージ・システムなどを含むが、これらに限定されない。

【0052】

本発明は、システム、方法、またはコンピュータ・プログラム製品、あるいはその組合せであり得る。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読記憶媒体（または媒体）を含み得る。

【0053】

コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持し、記憶することができる有形デバイスであり得る。コンピュータ可読記憶媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイス、またはこれらの任意の適切な組合せであり得るが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストは、携帯用コンピュータ・ディスケット（Ｒ）、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ：read-only memory）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ（erasable programmable read-only memory）またはフラッシュメモリ（Ｒ））、静的ランダム・アクセス・メモリ（ＳＲＡＭ：static random access memory）、携帯用コンパクトディスク読み取り専用メモリ（ＣＤ－ＲＯＭ（Ｒ））、デジタル・バーサタイル・ディスク（ＤＶＤ（Ｒ））、メモリースティック（Ｒ）、フロッピー（Ｒ）ディスク、パンチカードなどの機械的に符号化されたデバイスまたはそこに記録された命令を有する溝内隆起構造、ならびに前述の任意の適切な組合せを含む。本明細書で使用するコンピュータ可読記憶媒体は、電波または他の自由に伝播する電磁波、導波管または他の伝送媒体（例えば、光ファイバ・ケーブルを通過する光パルス）を介して伝播する電磁波、またはワイヤを介して伝送される電気信号など、それ自体が過渡信号であると解釈されるものではない。

【0054】

本明細書に記載されたコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／プロセス・デバイスに、あるいはネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、および／または無線ネットワークを介して、外部コンピュータまたは外部ストレージ・デバイスにダウンロードされ得る。ネットワークは、銅線伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを備え得る。各コンピューティング／処理デバイス中のネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、コンピュータ可読プログラム命令をネットワークから受信し、コンピュータ可読プログラム命令をそれぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶するために転送する。

【0055】

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械語命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋（Ｒ）などのオブジェクト指向プログラミング言語および「Ｃ（Ｒ）」プログラミング言語、または同様のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれた、ソース・コードまたはオブジェクト・コードのいずれかであり得る。コンピュータ可読プログラム命令は、スタンドアロンのソフトウェア・パッケージとして、完全にユーザのコンピュータ上、または部分的にユーザのコンピュータ上で、あるいは部分的にユーザのコンピュータ上と部分的にリモート・コンピュータ上とで、または完全にリモート・コンピュータ上やサーバ上で実行され得る。後者の場合、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続され、あるいは外部のコンピュータに（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）接続が行われ得る。いくつかの実施形態では、本発明の態様を実行するために、例えば、プログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路は、電子回路をパーソナライズするために、コンピュータ可読プログラム命令の状態情報を利用することによってコンピュータ可読プログラム命令を実行し得る。

【0056】

本発明の態様は本明細書で、本発明の実施形態による、方法、機器（システム）、およびコンピュータ・プログラム製品の、フローチャート図またはブロック図あるいはその両方を参照して説明される。フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方のブロックの組合せは、コンピュータ可読プログラム命令によって実施されることが理解されるであろう。

【0057】

このようなコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能なデータ処理機器のプロセッサを介して実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施する手段を作り出すべく、汎用コンピュータ、特殊用途コンピュータ、または他の機械を製造するためのプログラム可能なデータ処理機器のプロセッサに供給され得る。このようなコンピュータ可読プログラム命令は、その中に記憶された命令を有するコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作の態様を実施する命令を含む製品を含むように、コンピュータ可読記憶媒体にも記憶され、コンピュータ、プログラム可能なデータ処理機器、または他のデバイス、あるいはその組合せに特定の方式で機能するように指示することができる。

【0058】

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラム可能な機器、または他のデバイス上で実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定された機能／動作を実施するように、コンピュータ実装プロセスを生成するべく、コンピュータ、他のプログラム可能なデータ処理機器、または他のデバイス上にロードされ、コンピュータ、他のプログラム可能な機器、または他のデバイス上で一連の動作ステップを実行させ得る。

【0059】

図中のフローチャートおよびブロック図は、本発明の様々な実施形態による、システム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能性、および動作を示す。この点で、フローチャートまたはブロック図の各ブロックは、命令のモジュール、セグメント、または部分を表し、これは、指定された論理機能を実施するための１つまたは複数の実行可能命令を含み得る。いくつかの代替的な実装では、ブロックに記された機能は、図に記された順序とは無関係に起こり得る。例えば、連続して表示される２つのブロックは、実際にはかかわり合う機能によって、実質的に同時に実行される場合もあれば、逆の順序で実行される場合もある。ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方のブロックの組合せは、特定の機能または動作を実行、または特別な目的のハードウェアとコンピュータ命令の組合せを実行する特別な目的のハードウェアベースのシステムによって実装されることにも留意されたい。

【0060】

本発明の様々な実施形態の説明は、例示のみを目的として提示されたものであり、網羅的であることや開示された実施形態に限定することを意図するものでない。説明した実施形態の範囲および思想から逸脱することなく、多くの改変および変形が当業者には明らかになるであろう。本明細書で使用した用語は、実施形態の原理、市場で見出される技術に対する実際的応用または技術的改善を最もよく説明するために、あるいは当業者が本明細書に開示された実施形態を理解することが可能になるように選択されたものである。

【図1】