▶ オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-10-12
(54)【発明の名称】オプトエレクトロニクス半導体素子および製造方法
(51)【国際特許分類】
H01L 33/38 20100101AFI20231004BHJP
H01L 33/44 20100101ALI20231004BHJP
H01L 33/48 20100101ALI20231004BHJP
【ＦＩ】
H01L33/38
H01L33/44
H01L33/48
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023517682
(86)(22)【出願日】2021-09-08
(85)【翻訳文提出日】2023-04-18
(86)【国際出願番号】 EP2021074706
(87)【国際公開番号】W WO2022058217
(87)【国際公開日】2022-03-24
(31)【優先権主張番号】102020124258.1
(32)【優先日】2020-09-17
(33)【優先権主張国・地域又は機関】DE
(81)【指定国・地域】
(71)【出願人】
【識別番号】599133716
【氏名又は名称】エイエムエス－オスラム インターナショナル ゲーエムベーハー
【氏名又は名称原語表記】ａｍｓ－ＯＳＲＡＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＧｍｂＨ
【住所又は居所原語表記】Ｌｅｉｂｎｉｚｓｔｒａｓｓｅ ４， Ｄ－９３０５５ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】アレクサンダー プフォイファー
(72)【発明者】
【氏名】コアビニアン ペアツルマイアー
(72)【発明者】
【氏名】クリストフ クレンプ
【テーマコード（参考）】
5F142
5F241
【Ｆターム（参考）】
5F142CA11
5F142FA32
5F241AA21
5F241CA04
5F241CA36
5F241CA37
5F241CA40
5F241CA88
5F241CB04
5F241CB11
(57)【要約】
本発明では、オプトエレクトロニクス半導体素子（１６）が示され、このオプトエレクトロニクス半導体素子（１６）には、少なくとも１つの側面（９Ａ）、第１主面（９Ｂ）および第２主面（９Ｃ）を含む積層体（９）、積層体（９）の第１半導体領域（４）の電気的な接触接続のために設けられている、第１主面（９Ｂ）に配置された第１コンタクト手段（１２）、第２主面（９Ｃ）に配置された第２コンタクト手段（１７）であって、積層体（９）の第２半導体領域（５）の電気的な接触接続のために設けられておりかつビーム透過性である第２コンタクト手段（１７）、積層体（９）に配置された導電性エッジ層（１１）であって、第２コンタクト手段（１７）から側面（９Ａ）を経て第１主面（９Ｂ）まで延在している導電性エッジ層（１１）、およびエッジ層（１１）と積層体（９）との間に配置された第１誘電体層（１０）が含まれ、第２主面（９Ｃ）は、第１誘電体層（１０）によって覆われていない。さらに、少なくとも１つのオプトエレクトロニクス半導体素子を製造する方法が示されている。
【特許請求の範囲】
【請求項1】
オプトエレクトロニクス半導体素子（１６）であって、前記オプトエレクトロニクス半導体素子（１６）には、積層体（９）が含まれており、前記積層体（９）には、
第１導電型の第１半導体領域（４）、
第２導電型の第２半導体領域（５）、
前記第１半導体領域（４）と前記第２半導体領域（５）との間に配置された活性領域（６）、
前記積層体（９）を横方向に画定する少なくとも１つの側面（９Ａ）、ならびに
第１主面（９Ｂ）および前記第１主面（９Ｂ）とは反対側の第２主面（９Ｃ）が含まれ、前記第１主面（９Ｂ）および前記第２主面（９Ｃ）はそれぞれ前記側面（９Ａ）に対して斜めに配置されており、前記オプトエレクトロニクス半導体素子（１６）にはさらに、
前記第１主面（９Ｂ）に配置された第１コンタクト手段（１２）であって、前記第１半導体領域（４）の電気的な接触接続のために設けられている第１コンタクト手段（１２）、
前記第２主面（９Ｃ）に配置された第２コンタクト手段（１７）であって、前記第２半導体領域（５）の電気的な接触接続のために設けられておりかつビーム透過性である第２コンタクト手段（１７）、および
前記積層体（９）に配置された導電性エッジ層（１１）であって、前記第２コンタクト手段（１７）から前記側面（９Ａ）を経て前記第１主面（９Ｂ）まで延在しかつ第２主面（９Ｃ）に配置された端部領域（１１Ｂ）を有する導電性エッジ層（１１）が含まれ、前記端部領域（１１Ｂ）は、前記導電性エッジ層（１１）の厚さ（ｄ１）に対応する、横方向寸法（ｂ１）を有し、前記オプトエレクトロニクス半導体素子（１６）にはさらに、
前記エッジ層（１１）と前記積層体（９）との間に配置された第１誘電体層（１０）が含まれ、前記第２主面（９Ｃ）は、前記第１誘電体層（１０）によって覆われていない、オプトエレクトロニクス半導体素子（１６）。
【請求項2】
オプトエレクトロニクス半導体素子（１６）であって、前記オプトエレクトロニクス半導体素子（１６）には、積層体（９）が含まれており、前記積層体（９）には、
第１導電型の第１半導体領域（４）、
第２導電型の第２半導体領域（５）、
前記第１半導体領域（４）と前記第２半導体領域（５）との間に配置された活性領域（６）、
前記積層体（９）を横方向に画定する少なくとも１つの側面（９Ａ）、ならびに
第１主面（９Ｂ）および前記第１主面（９Ｂ）とは反対側の第２主面（９Ｃ）が含まれ、前記第１主面（９Ｂ）および前記第２主面（９Ｃ）はそれぞれ前記側面（９Ａ）に対して斜めに配置されており、前記オプトエレクトロニクス半導体素子（１６）にはさらに、
前記第１主面（９Ｂ）に配置された第１コンタクト手段（１２）であって、前記第１半導体領域（４）の電気的な接触接続のために設けられている第１コンタクト手段（１２）、
前記第２主面（９Ｃ）に配置された第２コンタクト手段（１７）であって、前記第２半導体領域（５）の電気的な接触接続のために設けられておりかつビーム透過性である第２コンタクト手段（１７）、および
前記積層体（９）に配置された導電性エッジ層（１１）であって、前記第２コンタクト手段（１７）から前記側面（９Ａ）を経て前記第１主面（９Ｂ）まで延在している導電性エッジ層（１１）、および
前記エッジ層（１１）と前記積層体（９）との間に配置された第１誘電体層（１０）とが含まれており、前記第２主面（９Ｃ）は、前記第１誘電体層（１０）によって覆われておらず、前記第１誘電体層（１０）は、前記第２主面（９Ｃ）と面一に終端している、オプトエレクトロニクス半導体素子（１６）。
【請求項3】
前記エッジ層（１１）は、少なくとも１つの前記側面（９Ａ）にコンフォーマルに配置されている、請求項１または２記載のオプトエレクトロニクス半導体素子（１６）。
【請求項4】
前記第２主面（９Ｃ）は、前記エッジ層（１１）によって覆われていない、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項5】
前記エッジ層（１１）は、前記積層体（９）とは反対側を向いた、前記第２主面（９Ｃ）の面において、前記第２主面（９Ｃ）を越えて突出していない、請求項１から４までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項6】
前記第２半導体領域（５）は、前記第２主面（９Ｃ）に配置されかつ半導体材料から形成されるコンタクト層（５Ａ）を有し、前記コンタクト層（５Ａ）に前記第２コンタクト手段（１７）が少なくとも部分的に直接配置されている、請求項１から５までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項7】
前記第２コンタクト手段（１７）は、次の材料、すなわちＴＣＯ、金属、半導体、グラフェンのうちの少なくとも１つを含むかまたはこれらから構成される、請求項１から６までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項8】
前記第２コンタクト手段（１７）は、前記第２主面（９Ｃ）に被着される層である、請求項１から７までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項9】
１つまたは複数の前記側面（９Ａ）は、少なくとも大部分が前記エッジ層（１１）によって覆われている、請求項１から８までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項10】
前記エッジ層（１１）は、前記積層体（９）の鏡面部を形成する、請求項１から９までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項11】
前記エッジ層（１１）は、次の材料、すなわちＴＣＯ、金属、グラフェンのうちの少なくとも１つを含むかまたこれらから構成される、請求項１から１０までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項12】
前記オプトエレクトロニクス半導体素子（１６）は、前記エッジ層（１１）に配置された第２誘電体層（２２）であって、前記第１主面（９Ｂ）において前記エッジ層（１１）を外部に向かって電気的に絶縁する第２誘電体層（２２）を有する、請求項１から１１までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項13】
前記オプトエレクトロニクス半導体素子（１６）は、前記第１コンタクト手段（１２）および前記第２コンタクト手段（１７）を用いて、互いに反対側の２つの面において外部から電気的に接続可能である、請求項１から１２までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項14】
前記オプトエレクトロニクス半導体素子（１６）は、前記第１主面（９Ｂ）の面において、前記第１コンタクト手段（１２）および前記エッジ層（１１）を用いて、または前記第１コンタクト手段（１２）および第３コンタクト手段（２１）を用いて外部から電気的に接続可能である、請求項１から１３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項15】
前記積層体（９）はメサ型に構成されており、前記第２主面（９Ｃ）は、前記第１主面（９Ｂ）よりも大きい、請求項１から１４までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項16】
前記第２半導体領域（５）は、前記第２主面（９Ｃ）に構造要素（１９）を有する、請求項１から１５までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項17】
前記オプトエレクトロニクス半導体素子（１６）は、前記第２主面（９Ｃ）に配置された出力結合構造体（２０）を有する、請求項１から１６までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項18】
請求項１から１７までのいずれか１項記載の少なくとも１つのオプトエレクトロニクス半導体素子（１６）を製造する方法であって、前記方法には、支持体（３）および前記支持体（３）に配置される半導体層列（２）を含む半導体ウェーハ（１）を準備するステップと、
前記支持体（３）とは反対側を向いた、前記半導体層列（２）の面から出発して、前記半導体ウェーハ（１）に少なくとも１つの凹部（８）を形成することにより、少なくとも１つの積層体（９）を作製するステップと、
前記第１誘電体層（１０）によって前記積層体（９）を覆うように、前記半導体ウェーハ（１）に第１誘電体層（１０）を被着するステップと、
エッジ層（１１）を構成するために設けられている導電層（１１Ａ）を前記第１誘電体層（１０）に被着するステップと、
前記積層体（９）の第２主面（９Ｃ）を露出させるステップであって、前記第１誘電体層（１０）および前記第２半導体領域（５）の領域を共通の１つのステップにおいて除去するステップと
が含まれる、方法。
【請求項19】
前記第２主面（９Ｃ）を露出させる前記ステップにより、複数の積層体（９）を個片化する、請求項１８記載の方法。
【請求項20】
前記第２主面（９Ｃ）を露出させる前記ステップの際に前記エッジ層（１１）の領域を除去する、請求項１８または１９記載の方法。
【請求項21】
研磨および／またはエッチングおよび／またはレーザリフトオフ法を用いて、前記第２主面（９Ｃ）を露出させる前記ステップを実行する、請求項１８から２０までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書に示されるのは、オプトエレクトロニクス半導体素子およびそれを製造する方法である。オプトエレクトロニクス半導体素子は、例えばフリップチップである。
【0002】
フリップチップでは、第１導電型および第２導電型の荷電担体は一般に、フリップチップの半導体層の下方に、すなわち外面ではないところに供給されて分配される。活性領域の上方における半導体層の接触接続には、構成部分における配線変更が必要である。半導体層に電気的にアクセスできるようにするために、エッチングされた止まり穴を使用するフリップチップが公知である。しかしながら、これにより、フリップチップの面積効率が低下してしまう。
【0003】
本発明において、解決すべき課題は、面積について最適化されたオプトエレクトロニクス半導体素子を提供することである。解決すべき別の課題は、面積について最適化されたオプトエレクトロニクス半導体素子を製造する方法を提供することである。
【0004】
これらの課題はとりわけ、独立請求項の特徴的構成を備えたオプトエレクトロニクス半導体素子と、オプトエレクトロニクス半導体素子を製造する方法とによって解決される。
【0005】
オプトエレクトロニクス半導体素子の少なくとも１つの実施形態によると、このオプトエレクトロニクス半導体素子には、第１導電型の第１半導体領域、第２導電型の第２半導体領域、および第１半導体領域と第２半導体領域との間に配置された活性領域を有する積層体が含まれている。例えば、第１半導体領域はｐ型ドープ領域であり、第２半導体領域はｎ型ドープ領域である。さらに、活性領域は好適には、電磁ビームを生成するように構成されている。
【0006】
さらに、積層体には、積層体を横方向に画定する少なくとも１つの側面と、第１主面と、第１主面とは反対側の第２主面とが含まれており、第１主面および第２主面はそれぞれ、側面に対して斜めに、好適には平行でも垂直でもなく配置されている。特に、第１主面は、第１半導体領域の面に配置された、積層体の表面であり、第２主面は、第２半導体領域の面に配置された、積層体の表面である。好適には、生成されるビームの大部分は、第２主面の面において半導体素子から出射する。
【0007】
積層体は、オプトエレクトロニクス半導体素子の最も厚い層であってよい。例えば、積層体は、オプトエレクトロニクス半導体素子の厚さの５０％を成していてよい。この厚さはほぼ、半導体素子の主延在面に対して垂直な方向の寸法を表す。
【0008】
さらに、オプトエレクトロニクス半導体素子には、第１主面に配置された第１コンタクト手段であって、第１半導体領域の電気的な接触接続のために設けられている第１コンタクト手段と、第２主面に配置された第２コンタクト手段であって、第２半導体領域の電気的な接触接続のために設けられておりかつビーム透過性である第２コンタクト手段と、積層体に配置された導電性エッジ層であって、第２コンタクト手段から側面を経て第１主面まで延在する導電性エッジ層とが含まれている。
【0009】
エッジ層は、横方向に、すなわち少なくとも１つの側面において、少なくとも一部の領域が積層体に続いていてよい。
【0010】
さらに、エッジ層は、第２主面に配置された端部領域であって、導電性エッジ層の厚さに対応する横方向寸法を有する端部領域を有していてよい。厚さに対応する横方向寸法とは、同等の値または同じ値でもあり、また２倍までの、特に１．５倍までの値でもあると理解される。例えば、同等の値または同じ値は、エッジ層と第２主面とが直角である場合に達成されるのに対し、より角度が小さい場合、特に角度が３０°よりも大きくかつ９０°よりも小さい場合に、より大きな値になる。
【0011】
例えば、エッジ層は、第２主面において、折れ曲がるもしくは湾曲することなく構成可能である。したがって、エッジ層は、少なくとも１つの側面にコンフォーマルに配置可能である。
【0012】
特に、エッジ層により、第１主面の面において、第２半導体領域の電気的な接触接続が可能になる。
【0013】
好適には、第２半導体領域は、ビーム放射のために設けられている前面に、また第１半導体領域は、前面とは反対側の、オプトエレクトロニクス半導体素子の背面に配置されている。
【0014】
さらに、オプトエレクトロニクス半導体素子には、エッジ層と積層体との間に配置された第１誘電体層が含まれており、第２主面は、第１誘電体層によって覆われていない。第１誘電体層によって特に、活性領域のｐ－ｎ接合の電気的な絶縁が行われる。第１誘電体層は、ただ１つの層から構成されていてよい。択一的には、第１誘電体層は、複数の層、特に屈折率が交互に代わる層を有していてよい。この場合、第１誘電体層は付加的にミラー機能を有していてよい。
【0015】
第１誘電体層の材料として対象となるのは、酸化化合物および窒化化合物、例えばＡｌｘＯｙ、ＳｉＯｘ、ＳｉｘＮｙ、ＮｂＯｘ、ＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＡｌｘＮｙおよびＴｉｘＮｙ等、ならびに有機ポリマー、例えばパリレン、ＢＣＢ、シリコーン、シロキサン、フォトレジスト、スピンオンガラス、有機無機ハイブリッド材料、エポキシドおよびアクリル等である。
【0016】
第１誘電体層は、横方向に、すなわち少なくとも１つの側面において、少なくとも一部の領域が積層体に続いてよい。
【0017】
さらに、第１誘電体層は、第２主面に配置された端部領域であって、第１誘電体層の厚さに対応する横方向寸法を有する端部領域を有していてよい。厚さに対応する横方向寸法とは、同等の値または同じ値でもあり、また２倍までの、特に１．５倍までの値でもあると理解される。例えば、同等の値または同じ値は、第１誘電体層と第２主面とが直角である場合に達成されるのに対し、より角度が小さい場合、特に角度が３０°よりも大きくかつ９０°よりも小さい場合に、より大きな値になる。
【0018】
例えば、第１誘電体層は、第２主面において、折れ曲がるもしくは湾曲することなく構成可能である。したがって、第１誘電体層は、少なくとも１つの側面にコンフォーマルに配置可能である。
【0019】
少なくとも１つの実施形態によると、第２コンタクト手段は、第１誘電体層に接触している。
【0020】
活性領域は、一連の個別層を含んでいてよく、これらの個別層により、量子井戸構造、特に単一量子井戸構造（ＳＱＷ、single quantum well）または多重量子井戸構造（ＭＱＷ、multiple quantum well）が構成される。
【0021】
さらに、第１半導体領域および第２半導体領域は、１つまたは複数の半導体層を有していてよい。半導体領域の半導体層については、窒化物半導体、リン化物半導体またはヒ化物半導体ベースの材料が対象となる。「窒化物半導体、リン化物半導体またはヒ化物半導体ベース」とはこの関連において、半導体層が、ＡｌｎＧａｍＩｎ１－ｎ－ｍＮ、ＡｌｎＧａｍＩｎ１－ｎ－ｍＰまたはＡｌｎＧａｍＩｎ１－ｎ－ｍＡｓを含むことであり、ここでは０≦ｎ≦１、０≦ｍ≦１かつｎ＋ｍ≦１が成り立つ。この材料は、必ずしも上記の式にしたがう数学的に正確な組成を有していてなくもよい。むしろ、この材料は、１つまたは複数のドーピング材料と、ＡｌｎＧａｍＩｎ１－ｎ－ｍＮ材料、ＡｌｎＧａｍＩｎ１－ｎ－ｍＰ材料またはＡｌｎＧａｍＩｎ１－ｎ－ｍＡｓ材料の特徴的な物理特性を実質的に変化させない付加的な構成成分とを有していてよい。しかしながらわかり易くするため、上記の式には、少量の別の材料によって部分的に置き換えられることがあるとしても、結晶格子の重要な構成成分（Ａｌ、Ｇａ、Ｉｎ、ＰもしくはＡｓ）だけが含まれている。
【0022】
少なくとも１つの実施形態によると、第２主面は、エッジ層により、実質的に、すなわち通例の製造公差の枠内において覆われていない。エッジ層は好ましくは、積層体とは反対側を向いた、第２主面の面において、第２主面を越えて突出していない。換言すると、エッジ層は、垂直方向に、好適には第２主面を越えて突出していない。特に好ましくは、エッジ層は、第２主面と面一に終端している。これは、製造に起因して、エッジ層が、第２主面を露出させる前に積層体に被着され、露出させる際に一緒に除去される場合であってよい。
【0023】
少なくとも１つの実施形態によると、第２半導体領域には、第２主面に配置されかつ半導体材料から形成されるコンタクト層であって、第２コンタクト手段が少なくとも部分的に直接配置されたコンタクト層が含まれる。特に、コンタクト層は、高濃度にドーピングされた半導体層である。
【0024】
有利な実施形態では、第２コンタクト手段は、次の材料、すなわちＴＣＯ、金属、半導体、グラフェンのうちの少なくとも１つを含むかまたはこれらから構成される。
【0025】
「ＴＣＯ」とは、透明導電性酸化物（transparent conductive oxide、略して「ＴＣＯ」）のことであると理解される。ＴＣＯは、透明な、導電性材料、通例、金属酸化物、例えば、亜鉛酸化物、スズ酸化物、カドミウム酸化物、チタン酸化物、インジウム酸化物または酸化インジウムスズ（ＩＴＯ）等である。２価の金属酸素化合物、例えばＺｎＯ、ＳｎＯ２またはＩｎ２Ｏ３等の他に、３価の金属酸素化合物、例えばＺｎ２ＳｎＯ４、ＣｄＳｎＯ３、ＺｎＳｎＯ３、ＭｇＩｎ２Ｏ４、ＧａＩｎＯ３、Ｚｎ２Ｉｎ２Ｏ５もしくはＩｎ４Ｓｎ３Ｏ１２、または異なる透明導電性酸化物の混合物も、ＴＣＯのグループに属する。さらに、ＴＣＯは、必ずしも化学量論的な組成に対応する必要はなく、またｐドープまたはｎドープされていてよい。
【0026】
好適には、第２コンタクト手段は、第２主面に被着される層である。第２コンタクト手段は、均一な層、特にこれがＴＣＯから形成される場合には均一な層であってよく、または例えばこれが金属から形成される場合、構造化された層であってよい。例えば、第２コンタクト手段は、金属格子として、または逆金属格子として形成されていてよい。
【0027】
特に、第２主面は、第２コンタクト手段により、少なくとも２０％まで、好ましくは少なくとも５０％まで、特に好ましくは少なくとも８０％まで覆われる。
【0028】
少なくとも１つの実施形態によると、積層体の１つまたは複数の側面は、少なくとも大部分がエッジ層によって覆われている。好適には積層体のすべての側面が、エッジ層によって完全に覆われている。
【0029】
好ましい実施形態では、エッジ層により、積層体の鏡面部が形成される。これにより、有利には第２主面に向かって、活性領域によって生成されるビームを偏向させることができる。この際にエッジ層は、金属を含むかまたは金属から構成することができ、金属として特にＲｈ、Ａｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｗ、ＡｕおよびＮｉが対象となる。
【0030】
少なくとも１つの実施形態によると、エッジ層は、次の材料、すなわちＴＣＯ、金属、グラフェンのうちの少なくとも１つを含むかまたはこれらから構成される。
【0031】
少なくとも１つの実施形態によると、オプトエレクトロニクス半導体素子は、第１主面の面において、第１コンタクト手段およびエッジ層により、外部から電気的に接続可能である。ここでは、第１主面は部分的にエッジ層によって覆われ、この際にはエッジ層が、第２導電型のコンタクトパッドとして使用される。この際にエッジ層および第２コンタクト手段は、異なる材料から形成されていてよい。特に第１コンタクト手段は、金属もしくは金属化合物を含むかまたはこれらから構成される。
【0032】
さらに、オプトエレクトロニクス半導体素子は、第１主面に配置された第３コンタクト手段を有していてよい。第３コンタクト手段は好適には、第２導電型のコンタクトパッドとして使用され、エッジ層に導電接続されている。エッジ層および第３コンタクト手段は、異なる材料から形成されていてよい。特に第３コンタクト手段は、金属もしくは金属化合物を含むかまたはこれらから構成される。オプトエレクトロニクス半導体素子は、第１コンタクト手段および第３コンタクト手段により、第１主面の面において外部から電気的に接続可能である。
【0033】
第１半導体領域および第２半導体領域の電気的な接触接続のための手段は、積層体の外部に配置されており、これにより、接触接続のために面積が「消費される」ことはなく、ひいては面積効率を改善することができる。さらに、半導体素子は、外部で接触接続させることにより、スケーリング可能になる。特に、半導体素子にはビアはない。
【0034】
さらに、半導体素子が支持体を有しないことも可能である。
【0035】
考えられ得る変形形態では、オプトエレクトロニクス半導体素子は、エッジ層に配置された第２誘電体層であって、第１主面においてエッジ層を外部に向かって絶縁する第２誘電体層を有する。さらに、エッジ層は、少なくとも１つの側面において、第２誘電体層により、外部に向かって電気的にエッジ層を絶縁することができる。第２誘電体層については特に、第１誘電体層について挙げた材料が対象となる。
【0036】
少なくとも１つの実施形態によると、オプトエレクトロニクス半導体素子は、第１コンタクト手段および第２コンタクト手段を用いて、互いに反対側の２つの面において外部から電気的に接続可能である。ここでは、第２コンタクト手段が、第２導電型のコンタクトパッドとして使用される。
【0037】
好ましい実施形態によると、積層体は、メサ型に構成されており、第２主面は第１主面よりも大きい。ビーム放射は特に、より大きい主面の側で行われる。
【0038】
第２主面は平坦に構成されていてよい。択一的には第２半導体領域は、例えば、ビーム出力結合を向上させるために、第２主面に構造要素を有することができるか、もしくは粗面化されていてよい。さらに、半導体素子は特に、ビーム出力結合を向上させるために、第２主面に配置された出力結合構造体を有していてよい。
【0039】
第１導電型のコンタクトパッドとして使用される第１コンタクト手段と、第２導電型のコンタクトパッドとして使用されるエッジ層もしくは第３コンタクト手段については、種々異なる実施形態が対象となる。
【0040】
例えば、第１コンタクト手段を第１主面の中央に配置して、エッジ層もしくは第３コンタクト手段によって全面的に取り囲むことが可能である。さらに、第１コンタクト手段をエッジ側に配置し、周囲側面の一部だけがエッジ層もしくは第３コンタクト手段によって取り囲まれていることが可能である。さらに、第１コンタクト手段および第３コンタクト手段が、第１主面において並んで配置されていることが可能である。これらの間には、電気的な絶縁のために、少なくとも第１誘電体層が配置されている。さらに、電気的な絶縁のために、これらの間に第１誘電体層および第２誘電体層が配置されていてもよい。
【0041】
次に説明する方法は、上で述べたタイプの１つまたは複数のオプトエレクトロニクス半導体素子の製造に適している。したがって、半導体素子に関連して説明した特徴的構成は、方法にも使用することができ、逆も同様である。
【0042】
上で述べたタイプの少なくとも１つのオプトエレクトロニクス半導体素子を製造する方法の少なくとも１つの実施形態によると、この方法は次のステップ、すなわち、
－支持体および支持体に配置される半導体層列を含む半導体ウェーハを準備するステップと、
－支持体とは反対側を向いた、半導体層列の面から出発して、半導体ウェーハに少なくとも１つの凹部を形成することにより、少なくとも１つの積層体を作製するステップと、
－第１誘電体層によって積層体を覆うように、半導体ウェーハに第１誘電体層を被着するステップと、
－エッジ層を構成するために設けられている導電層を第１誘電体層に被着するステップと、
－積層体の第２主面を露出させるステップであって、第１誘電体層および第２半導体領域の領域を共通の１つのステップにおいて除去するステップと
を含む。
－支持体および支持体に配置される半導体層列を含む半導体ウェーハを準備するステップと、
－支持体とは反対側を向いた、半導体層列の面から出発して、半導体ウェーハに少なくとも１つの凹部を形成することにより、少なくとも１つの積層体を作製するステップと、
－第１誘電体層によって積層体を覆うように、半導体ウェーハに第１誘電体層を被着するステップと、
－エッジ層を構成するために設けられている導電層を第１誘電体層に被着するステップと、
－積層体の第２主面を露出させるステップであって、第１誘電体層および第２半導体領域の領域を共通の１つのステップにおいて除去するステップと
を含む。
【0043】
好適には、示した順序で上記の方法ステップを行う。このことが意味するのは特に、第２主面を露出させる前に第１誘電体層にエッジ層を被着することである。さらに、第２主面を露出させる際にエッジ層の領域を除去する。特に、第２主面を露出させる際に、エッジ層の領域を除去し、これにより、エッジ層が、積層体とは反対側を向いた、第２主面の面において、第２主面を越えて突出しないかもしくはこれと面一に終端するようにする。
【0044】
支持体は好適には、半導体層列がエピタキシャル成長される成長基板である。特に、支持体において第２半導体領域を、第２半導体領域において第１半導体領域を成長させる。第２主面を露出させる際には特に、第２半導体領域の領域を除去する。
【0045】
上記の方法の好ましい実施形態では、第２主面を露出させるステップにより、複数の積層体を個片化する。これは特に、支持体側から出発して、少なくとも１つの凹部まで半導体ウェーハを薄くすることによって行われる。
【0046】
好適には、研磨および／またはエッチングおよび／またはレーザリフトオフ法を用いて、第２主面を露出させる。
【0047】
上記の方法もしくは半導体素子の構造により、通例のフォトリソグラフプロセスステップを使用することなく、第２半導体領域の接触接続部を作製することができる。
【0048】
オプトエレクトロニクス半導体素子は特に、ビデオウォール、プロジェクターおよび高出力構成部材に適している。
【0049】
別の利点、有利な実施形態および発展形態は、図面に関連して以下で説明する実施例から明らかになる。
【図面の簡単な説明】
【0050】
【図1】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のステップの概略横断面図である。
【図2】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法の別のステップの概略横断面図である。
【図3】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のさらに別のステップの概略横断面図である。
【図4A】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のさらに別のステップの概略横断面図である。
【図4B】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のさらに別のステップの概略横断面図である。
【図5】第２実施例によるオプトエレクトロニクス半導体素子を製造する方法のステップの概略横断面図である。
【図6】第３実施例によるオプトエレクトロニクス半導体素子を製造する方法のステップの概略横断面図である。
【図7】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のさらに別のステップの概略横断面図である。
【図8】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のさらに別のステップの概略横断面図である。
【図9】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のさらに別のステップの概略横断面図である。
【図10】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のさらに別のステップの概略横断面図である。
【図11A】第１実施例によるオプトエレクトロニクス半導体素子を製造する方法のさらに別のステップの概略横断面図である。
【図11B】第１実施例によるオプトエレクトロニクス半導体素子の概略横断面図である。
【図12】第４実施例によるオプトエレクトロニクス半導体素子を製造する方法のステップの概略横断面図およびオプトエレクトロニクス半導体素子の概略横断面図である。
【図13】第５実施例によるオプトエレクトロニクス半導体素子を製造する方法のステップの概略横断面図およびオプトエレクトロニクス半導体素子の概略横断面図である。
【図14】１つの実施例によるオプトエレクトロニクス半導体素子の背面の概略平面図である。
【図15】別の１つの実施例によるオプトエレクトロニクス半導体素子の背面の概略平面図である。
【図16】さらに別の１つの実施例によるオプトエレクトロニクス半導体素子の背面の概略平面図である。
【図17A】第６実施例によるオプトエレクトロニクス半導体素子を製造する方法のステップの概略横断面図およびオプトエレクトロニクス半導体素子の概略横断面図である。
【図17B】第６実施例によるオプトエレクトロニクス半導体素子の背面の概略平面図である。
【図18A】第７実施例によるオプトエレクトロニクス半導体素子を製造する方法のステップの概略横断面図およびオプトエレクトロニクス半導体素子の概略横断面図である。
【図18B】第７実施例によるオプトエレクトロニクス半導体素子の下面の概略平面図である。
【0051】
実施例および図面において、同じ要素、同種の要素、または同じ作用の要素にはそれぞれ同じ参照符号が付されていることがある。図示した複数の要素およびそれらの相互の大きさの比は、必ずしも縮尺通りとはみなすことはできず、むしろ、よりよく表すことでき、かつ／またはよりよく理解できるようにするために個々の要素は、誇張して大きく表されていることがある。
【0052】
図１には、第１実施例によるオプトエレクトロニクス半導体素子を製造する方法の最初のステップが示されており、ここでは、半導体層列２と、半導体層列２が被着されている支持体３とを有する半導体ウェーハ１を準備する。半導体層列２には、第１導電型の第１半導体領域４、第２導電型の第２半導体領域５、および第１半導体領域４と第２半導体領域５との間に配置された活性領域６が含まれている。第１半導体領域４は、垂直方向Ｖに第２半導体領域５に続いている。例えば、第１半導体領域４はｐ型ドープ領域であり、第２半導体領域５はｎ型ドープ領域である。さらに、支持体３は好適には、半導体層列２がエピタキシャル成長されている成長基板である。さらに、半導体ウェーハ１には、第１半導体領域４の電気的な接触接続のためのコンタクト層７であって、第１半導体領域４に配置されたコンタクト層７が含まれている。コンタクト層７は、ＴＣＯおよび／または金属から形成可能である。
【0053】
半導体領域４，５と、活性領域６と、そこに含まれる半導体層とについては、さらに上で既に述べたように、窒化物半導体、リン化物半導体またはヒ化物半導体ベースの材料が対象となる。「窒化物半導体、リン化物半導体またはヒ化物半導体ベース」とはこの関連において、半導体領域４，５および活性領域６もしくはそこに含まれている半導体層が、ＡｌｎＧａｍＩｎ１－ｎ－ｍＮ、ＡｌｎＧａｍＩｎ１－ｎ－ｍＰ、またはＡｌｎＧａｍＩｎ１－ｎ－ｍＡｓを含むことであり、ここでは０≦ｎ≦１、０≦ｍ≦１かつｎ＋ｍ≦１が成り立つ。
【0054】
図２には、積層体９を作製するために半導体ウェーハ１を構造化する後続の方法ステップが示されている。特に、積層体９を作製するために、支持体３とは反対側を向いた、半導体層列２の面から半導体ウェーハ１に凹部Fを入れる。凹部８は、半導体層列２を平面図で見ると、フレーム状に構成されてよい。さらに、凹部８は、支持体３の方向に先細りになった断面を有していてよい。これにより、積層体９は、有利にはメサ型の形状を有する。凹部８は好適には少なくとも、第２半導体領域５のコンタクト層５Ａにまで達している。
【0055】
図３には、支持体３とは反対側を向いた、半導体層列２の面において、半導体ウェーハ１に第１誘電体層１０を被着する次の方法ステップが示されており、ここでは第１誘電体層１０によって積層体９が覆われる。好適には、半導体ウェーハ１の表面であって、支持体３とは反対側を向いた、半導体層列２の面において半導体ウェーハ１を外部に向かって画定する表面に第１誘電体層１０を全面にわたって被着する。
【0056】
特に、積層体９を横方向に画定する、積層体９の側面９Ａを第１誘電体層１０によって完全に覆う。ここで「横方向に」とは、垂直方向Ｖに対して斜め、特に垂直に配置された横方向Ｌのことをいう。さらに、側面９Ａに対して斜めに配置された、積層体９の第１主面９Ｂを第１誘電体層１０によって完全に覆う。
【0057】
さらに、凹部８の底面８Ａに誘電体層１０を配置する。
【0058】
図４Ａには、第１誘電体層１０に導電層１１Ａを被着する別の方法ステップが示されている。特に、誘電体層１０の全面にわたって導電層１１Ａを被着し、引き続いて開けることにより、側面９Ａと、部分的に第１主面９Ｂとに配置されるエッジ層１１を構成する。
【0059】
図４Ｂに示したように、誘電体層１０も開けられ、これにより、第１主面９Ｂは、覆われていない領域を有する。覆われていない領域には、第１半導体領域４の電気的な接触接続のために設けられている第１コンタクト手段１２を配置する。特に、第１コンタクト手段１２は、金属または金属化合物から形成されており、第１導電型のコンタクトパッドとして使用される。
【0060】
図５には、導電層１１Ａを被着する前に誘電体層１０を開ける、第２実施例による方法の方法ステップが示されている。半導体ウェーハ１の全面にわたって導電層１１Ａを被着し、導電層１１Ａは、第１主面９Ｂにおける、開けられた領域に直接に配置される。引き続き、導電層１１Ａを構造化し、これにより、導電層１１Ａから、積層体９の側面９Ａに配置されるエッジ層１１と、第１主面９Ｂに配置される第１コンタクト手段１２とを生じさせる。
【0061】
導電層１１Ａは、１つの層または多層で構成されていてよく、ＴＣＯおよび／または金属および／またはグラフェンを含んでいてよい。これに対応して、エッジ層１１および第１コンタクト手段１２は、１つの層または多層で構成されていてよく、ＴＣＯおよび／または金属および／またはグラフェンを含んでいてよい。
【0062】
図６には、エッジ層１１を作製した後、半導体ウェーハ１を安定化するために充填物１３を凹部８に配置する、第３実施例による方法の方法ステップが示されている。充填物１３については、例えば、プラスチック材料が対象となる。
【0063】
図７には、半導体ウェーハ１と、付加的に被着される層１０，１１，１２とを含む結合体の、支持体面と反対側の面に中間支持体１４、例えばプラスチック支持体を配置する別の方法ステップが示されており、中間支持体１４は、接合層１５により、例えば、ＵＶビームまたは熱によって剥がすことができるシートにより、結合体に保持されている。中間支持体１４を設けた後、支持体３は除去可能である。
【0064】
図８には、第１主面９Ｂとは反対側の、積層体９の第２主面９Ｃを露出させる後続の方法ステップが示されている。この際には特に、コンタクト層５Ａまで第２半導体領域５の領域を除去する。この際には、第１誘電体層１０およびエッジ層１１の、凹部８に配置された領域を一緒に除去し、これにより、特に、第１誘電体層１０およびエッジ層１１は、第２主面９Ｃと面一に終端するか、もしくはこれにより、エッジ層１１は、積層体９とは反対側を向いた、第２主面９Ｃの面において、第２主面９Ｃを越えて突出することがない。
【0065】
垂直方向Ｖにおいて、少なくとも凹部８の底面８Ａまで（これに関しては図３を参照されたい）半導体ウェーハ１を薄くし、これにより、第２半導体領域５によって接合されている積層体９を互いに分離するか、もしくは個片化する。
【0066】
好適には、研磨および／またはエッチングおよび／またはレーザリフトオフ法を用いて、第２主面９Ｃを露出させる。
【0067】
図９には、第２半導体領域５の電気的な接触接続のために設けられる第２コンタクト手段１７を第２主面９Ｃに被着する別の方法ステップが示されている。この際に第２コンタクト手段１７は、横方向に第２主面９Ｃを越えて突出し、これにより、第２コンタクト手段１７は、第１誘電体層１０およびエッジ層１１に接触する。
【0068】
第２コンタクト手段１７は、次の材料、すなわちＴＣＯ、金属、半導体、グラフェンのうちの少なくとも１つを含んでいてよいかまたはこれらから構成されている。好適には、第２コンタクト手段１７は、第２主面９Ｃに被着される、均一なまたは構造化された層である。特に、第２主面は、第２コンタクト手段９Ｃにより、少なくとも２０％まで、好ましくは少なくとも５０％まで、特に好ましくは少なくとも８０％まで覆われる。
【0069】
図１０には、例えば、ＵＶビームまたは熱（矢印によって示されている）の作用により、中間支持体１４を部分的または完全に剥がし、これにより、オプトエレクトロニクス半導体素子１６の少なくとも一部が中間支持体１４にもはや固着しないか、または弱くしか固着しないようにする別の方法ステップが示されている。
【0070】
図１１Ａには、移送装置１８、例えば、吸引ノズルまたは打抜き機を用いてオプトエレクトロニクス半導体素子１６を移動する別の方法ステップが示されている。
【0071】
図１１Ｂには、第１実施例または第３実施例による方法を用いて製造可能なオプトエレクトロニクス半導体素子１６が示されている。したがって方法に関連して説明した特徴的構成は、オプトエレクトロニクス半導体素子１６にも引き合い出すことが可能であり、逆も同様である。
【0072】
オプトエレクトロニクス半導体素子１６には、第１導電型の第１半導体領域４、第２導電型の第２半導体領域５、および第１半導体領域と第２半導体領域の間に配置された活性領域６を有する積層体９が含まれており、活性領域６は特に、可視スペクトル領域、紫外スペクトル領域または赤外スペクトル領域における電磁ビームを放射するように構成されている。さらに、積層体９には、積層体９を横方向に画定する複数の側面９Ａと、第１主面９Ｂと、第１主面９Ｂとは反対側の第２主面９Ｃとが含まれており、第１主面９Ｂおよび第２主面９Ｃはそれぞれ、側面９Ａに対して斜めに、特に垂直ではなく配置されている。
【0073】
さらに、オプトエレクトロニクス半導体素子１６には、第１主面９Ｂに接してもしくは第１主面９Ｂの上に配置された第１コンタクト手段１２であって、第１半導体領域４の電気的な接触接続のために設けられている第１コンタクト手段１２と、第２主面９Ｃに接してもしくは第２主面９Ｃの上に配置された第２コンタクト手段１７であって、第２半導体領域５の電気的な接触接続のために設けられておりかつビーム透過性である第２コンタクト手段１７とが含まれている。
【0074】
さらに、オプトエレクトロニクス半導体素子１６には、積層体９に配置された導電性エッジ層１１であって、第２コンタクト手段１７から側面９Ａを介して第１主面９Ｂまで延在する導電性エッジ層１１が含まれている。エッジ層１１は、第２主面９Ｃに配置された端部領域１１Ｂであって、導電性エッジ層１１の厚さｄ１に対応する横方向寸法ｂ１を有する端部領域１１Ｂを有する。厚さｄ１に対応する横方向寸法ｂ１とは、同等の値または同じ値でもあり、また２倍までの、特に１．５倍までの値でもあると理解される。例えば、同等の値または同じ値は、エッジ層１１と第２主面９Ｃとが直角である場合に達成されるのに対し、より角度が小さい場合、特に角度が３０°よりも大きくかつ９０°よりも小さい場合に、より大きな値になる。
【0075】
例えば、エッジ層１１は、第２主面９Ｃにおいて、折れ曲がるもしくは湾曲することなく構成可能である。したがって、エッジ層１１は、側面９Ａにコンフォーマルに配置可能である。
【0076】
好適にはエッジ層１１は、積層体９の鏡面部を形成する。これによって有利には第２主面９Ｃに向かって、活性領域６によって生成されるビームを偏向させることができる。この際にエッジ層１１は、有利には金属を含むかまたは金属から構成することができ、金属として特に、Ｒｈ、Ａｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｗ、ＡｕおよびＮｉが対象となる。
【0077】
さらに、オプトエレクトロニクス半導体素子１６は、エッジ層１１と積層体９との間に配置された第１誘電体層１０を有し、ここで第２主面９Ｃは、第１誘電体層１０によって覆われていない。
【0078】
好適には、積層体９のすべての側面９Ａは、誘電体層１０およびエッジ層１１によって完全に覆われる。
【0079】
第１誘電体層１０は、第２主面９Ｃに配置された端部領域１０Ａであって、第１誘電体層１０の厚さｄ２に対応する横方向寸法ｂ２を有する端部領域１０Ａを有する。厚さｄ２に対応する横方向寸法ｂ２とは、同等の値または同じ値でもあり、また２倍までの、特に１．５倍までの値でもあると理解される。例えば、同等の値または同じ値は、誘電体層と第２主面９Ｃとが直角である場合に達成されるのに対し、より角度が小さい場合、特に角度が３０°よりも大きくかつ９０°よりも小さい場合に、より大きな値になる。
【0080】
例えば、第１誘電体層１０は、第２主面９Ｃにおいて、折れ曲がるもしくは湾曲することなく構成可能である。したがって、第１誘電体層１０は、少なくとも１つの側面９Ｃにコンフォーマルに配置可能である。
【0081】
エッジ層１１により、第２コンタクト手段１７が、半導体素子１６の前面１６Ｂに配置されているのにかかわらず、第２半導体領域５もしくは半導体素子１６の、その背面１６Ａにおける電気的な接触接続が可能になる。第１コンタクト手段１２も背面１６Ａに配置されており、これにより、オプトエレクトロニクス半導体素子１６は、第１主面９Ｂの面において、もしくはその背面１６Ａにおいて、第１コンタクト手段１２およびエッジ層１１により、外部から電気的に接続可能である。というのは、第１主面９Ｂは部分的にエッジ層１１によって覆われるからであり、この際にはエッジ層１１は、第２導電型のコンタクトパッドとして使用される。
【0082】
図１１Ｂに示したオプトエレクトロニクス半導体素子１６は、フリップチップである。第１半導体領域４および第２半導体領域５の電気的な接触接続のための手段１１，１２は、積層体９の外部に配置されており、これにより、接触接続のために面積が「消費される」ことはなく、ひいては従来のフリップチップに比べて面積効率を改善することができる。さらに、半導体素子１６は、外部で接触接続させることにより、スケーリング可能になる。
【0083】
図１２には、第４実施例による方法ステップもしくはオプトエレクトロニクス半導体素子１６が示されている。図１１Ｂに示した実施例とは異なり、第２主面９Ｃは平坦に構成されない。むしろ第２半導体領域５は、特に、ビーム出力結合を向上させるために構造要素１９を有する。構造要素１９の作製を可能にするために、コンタクト層５Ａと支持体３との間に配置される、第２半導体領域５の領域に凹部８が到達して（これについては図２を参照されたい）、構造化対象の領域が、構造化のための十分な厚さを有するように凹部８を深く構成する。
【0084】
図１３には、第５実施例による方法ステップもしくはオプトエレクトロニクス半導体素子１６が示されている。ここでは、オプトエレクトロニクス半導体素子１６は、特にビーム出力結合を向上させるために、第２主面９Ｃに配置された出力結合構造体２０を有する。
【0085】
出力結合構造体２０は、例えば、特に屈折率を適合させた誘電性の材料から、例えばＮｂ２Ｏ５から構成されかつ０．５μｍ～１．５μｍの厚さを有するビーム透過層が、第２主面９Ｃもしくは第２コンタクト手段１７に被着されて構造化され、これにより、これが、多数の構造要素１９を有することによって作製可能である。
【0086】
例えば、半導体ウェーハ１を安定化させるために、凹部８に充填物１３を配置することができ、この凹部８は、半導体ウェーハ１を薄くする際に同様に削り取られる。
【0087】
【0088】
例えば、第１コンタクト手段１２を、第１主面の中央に配置して、エッジ層１１によって全面的に取り囲むことが可能であり、ここでは誘電体層１０は、電気的な絶縁部としてそれらの間に配置される（図１４を参照されたい）。第１コンタクト手段１２は、例えば、円形に構成可能である。ここでは誘電体層１０は、環状の形状を有することができる。
【0089】
さらに、第１コンタクト手段１２が、エッジ側に、ひいては中心からずらされて配置され、周囲側面の一部だけがエッジ層１１によって取り囲まれていることが可能である（図１５を参照されたい）。ここでは第１コンタクト手段１２は、例えば、楕円形に構成可能である。ここでは誘電体層１０は、放物線形の形状を有することができる。
【0090】
特に、結合体に作製する際に、隣接した２つの素子１６の第１コンタクト手段１２はそれぞれ、隣接した素子１６の方を向いている側方エッジ１６Ｃに配置可能である。これにより、有利には第１コンタクト手段１２を作製する際に、隣接した２つの素子１６の導電層を１つのステップにおいて開けることができる。エッジ側にコンタクト手段１２を配置することにより、２つの半導体素子１６の直列接続も容易になる。
【0091】
図１６に示したように、導電層における開口部は、図１５に示した実施例の場合のように、素子１６の側方エッジ１６Ｃにおいて終端する必要はなく、隣接した素子１６の導電層まで延在することができ、これにより、素子１６のエッジ層１１は、互いに向き合う２つの側方エッジ１６Ｃから後退している。
【0092】
図１１Ｂ、図１２、図１３に示したオプトエレクトロニクス半導体素子１６がフリップチップであるのに対し、第１コンタクト手段１２および第２コンタクト手段１７を用いて、互いに反対側の２つの面において外部から電気的に接続可能なオプトエレクトロニクス半導体素子１６が、図１７に関連して説明されている。ここでは、第２コンタクト手段１７が、第２導電型のコンタクトパッドとして使用される。
【0093】
オプトエレクトロニクス半導体素子１６は、エッジ層１１に配置された第２誘電体層２２であって、第１主面９Ｂもしくは背面１６Ａにおいて、外部に向かってエッジ層１１を絶縁し、これにより、エッジ層１１が背面１６Ａにおいて露出しないようにする第２誘電体層２２を有する。さらに、エッジ層１１は、側面９Ａにおいて、第２誘電体層２２により、外部に向かって電気的に絶縁されている。
【0094】
この実施例（図１７Ｂを参照されたい）では、第１コンタクト手段１２は、第１主面９Ｂの大部分を覆い、有利には背面１６Ａにおいて鏡面部を形成する。
【0095】
図１８には、オプトエレクトロニクス半導体素子１６が同様に（図１７を参照されたい）、エッジ層１１に配置された第２誘電体層２２であって、第１主面９Ｂもしくは背面１６Ａにおいてエッジ層１１を外部に向かって電気的に絶縁する第２誘電体層２２を有する別の実施例が示されている。さらに、エッジ層１１は、側面９Ａにおいて、第２誘電体層２２により、外部に向かって電気的に絶縁されている。この実施例では、オプトエレクトロニクス半導体素子１６は、フリップチップである。
【0096】
図１７に示した実施例とは異なり、第２誘電体層２２は、エッジ層１１の電気的な接触接続のための第３コンタクト手段２１が背面１６Ａに配置された開口部を有する。エッジ層１１および第３コンタクト手段２１は好適には、別々の２つのステップで作製され、したがって異なる材料から形成可能である。
【0097】
第１コンタクト手段１２および第３コンタクト手段２１は、第１主面９Ｂにおいて並んで配置されている。これにより、オプトエレクトロニクス半導体素子１６は、第１主面９Ｂもしくは背面１６Ａの面において、第１コンタクト手段１２および第３コンタクト手段２１により、外部から電気的に接続可能である。
【0098】
本発明は、実施例に基づく説明には限定されない。むしろ本発明には、あらゆる新たな特徴的構成と、特徴的構成のあらゆる組み合わせとが含まれるのであり、これには、特に、特許請求の範囲における特徴的構成のあらゆる組み合わせが含まれており、このことは、この特徴的構成または組み合わせそれ自体が、特許請求の範囲または実施例において明示的に示されていない場合であっても当てはまるものである。
【0099】
この特許明細書は、独国特許出願第１０２０２０１２４２５８．１号明細書の優先権を主張するものであり、その開示内容は、参照により、ここに取り込まれものである。
【符号の説明】
【0100】
１ 半導体ウェーハ
２ 半導体層列
３ 支持体
４ 第１導電型の第１半導体領域
５ 第２導電型の第２半導体領域
５Ａ 第２半導体領域のコンタクト層
６ 活性領域
７ コンタクト層
８ 凹部
８Ａ 凹部の底面
９ 積層体
９Ａ 側面
９Ｂ 第１主面
９Ｃ 第２主面
１０ 第１誘電体層
１０Ａ 端部領域
１１ エッジ層
１１Ａ 導電層
１１Ｂ 端部領域
１２ 第１コンタクト手段
１３ 充填物
１４ 中間支持体
１５ 接合層
１６ オプトエレクトロニクス半導体素子
１６Ａ 背面
１６Ｂ 前面
１６Ｃ 側方エッジ
１７ 第２コンタクト手段
１８ 移送装置
１９ 構造要素
２０ 出力結合構造体
２１ 第３コンタクト手段
２２ 第２誘電体層
Ｌ 横方向
Ｖ 垂直方向
ｂ１，ｂ２ 横方向寸法
ｄ１，ｄ２ 厚さ
２ 半導体層列
３ 支持体
４ 第１導電型の第１半導体領域
５ 第２導電型の第２半導体領域
５Ａ 第２半導体領域のコンタクト層
６ 活性領域
７ コンタクト層
８ 凹部
８Ａ 凹部の底面
９ 積層体
９Ａ 側面
９Ｂ 第１主面
９Ｃ 第２主面
１０ 第１誘電体層
１０Ａ 端部領域
１１ エッジ層
１１Ａ 導電層
１１Ｂ 端部領域
１２ 第１コンタクト手段
１３ 充填物
１４ 中間支持体
１５ 接合層
１６ オプトエレクトロニクス半導体素子
１６Ａ 背面
１６Ｂ 前面
１６Ｃ 側方エッジ
１７ 第２コンタクト手段
１８ 移送装置
１９ 構造要素
２０ 出力結合構造体
２１ 第３コンタクト手段
２２ 第２誘電体層
Ｌ 横方向
Ｖ 垂直方向
ｂ１，ｂ２ 横方向寸法
ｄ１，ｄ２ 厚さ
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17A】
【図17B】
【図18A】
【図18B】
【手続補正書】
【提出日】2023-04-18
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
オプトエレクトロニクス半導体素子（１６）であって、前記オプトエレクトロニクス半導体素子（１６）には、積層体（９）が含まれており、前記積層体（９）には、
第１導電型の第１半導体領域（４）、
第２導電型の第２半導体領域（５）、
前記第１半導体領域（４）と前記第２半導体領域（５）との間に配置された活性領域（６）、
前記積層体（９）を横方向に画定する少なくとも１つの側面（９Ａ）、ならびに
第１主面（９Ｂ）および前記第１主面（９Ｂ）とは反対側の第２主面（９Ｃ）が含まれ、前記第１主面（９Ｂ）および前記第２主面（９Ｃ）はそれぞれ前記側面（９Ａ）に対して斜めに配置されており、前記オプトエレクトロニクス半導体素子（１６）にはさらに、
前記第１主面（９Ｂ）に配置された第１コンタクト手段（１２）であって、前記第１半導体領域（４）の電気的な接触接続のために設けられている第１コンタクト手段（１２）、
前記第２主面（９Ｃ）に配置された第２コンタクト手段（１７）であって、前記第２半導体領域（５）の電気的な接触接続のために設けられておりかつビーム透過性である第２コンタクト手段（１７）、および
前記積層体（９）に配置された導電性エッジ層（１１）であって、前記第２コンタクト手段（１７）から前記側面（９Ａ）を経て前記第１主面（９Ｂ）まで延在しかつ第２主面（９Ｃ）に配置された端部領域（１１Ｂ）を有する導電性エッジ層（１１）が含まれ、前記端部領域（１１Ｂ）は、前記導電性エッジ層（１１）の厚さ（ｄ１）に対応する、横方向寸法（ｂ１）を有し、前記オプトエレクトロニクス半導体素子（１６）にはさらに、
前記エッジ層（１１）と前記積層体（９）との間に配置された第１誘電体層（１０）が含まれ、前記第２主面（９Ｃ）は、前記第１誘電体層（１０）によって覆われておらず、前記オプトエレクトロニクス半導体素子（１６）にはビアがない、オプトエレクトロニクス半導体素子（１６）。
【請求項2】
オプトエレクトロニクス半導体素子（１６）であって、前記オプトエレクトロニクス半導体素子（１６）には、積層体（９）が含まれており、前記積層体（９）には、
第１導電型の第１半導体領域（４）、
第２導電型の第２半導体領域（５）、
前記第１半導体領域（４）と前記第２半導体領域（５）との間に配置された活性領域（６）、
前記積層体（９）を横方向に画定する少なくとも１つの側面（９Ａ）、ならびに
第１主面（９Ｂ）および前記第１主面（９Ｂ）とは反対側の第２主面（９Ｃ）が含まれ、前記第１主面（９Ｂ）および前記第２主面（９Ｃ）はそれぞれ前記側面（９Ａ）に対して斜めに配置されており、前記オプトエレクトロニクス半導体素子（１６）にはさらに、
前記第１主面（９Ｂ）に配置された第１コンタクト手段（１２）であって、前記第１半導体領域（４）の電気的な接触接続のために設けられている第１コンタクト手段（１２）、
前記第２主面（９Ｃ）に配置された第２コンタクト手段（１７）であって、前記第２半導体領域（５）の電気的な接触接続のために設けられておりかつビーム透過性である第２コンタクト手段（１７）、および
前記積層体（９）に配置された導電性エッジ層（１１）であって、前記第２コンタクト手段（１７）から前記側面（９Ａ）を経て前記第１主面（９Ｂ）まで延在している導電性エッジ層（１１）、および
前記エッジ層（１１）と前記積層体（９）との間に配置された第１誘電体層（１０）とが含まれており、前記第２主面（９Ｃ）は、前記第１誘電体層（１０）によって覆われておらず、前記第１誘電体層（１０）は、前記第２主面（９Ｃ）と面一に終端しており、１つまたは複数の前記側面（９Ａ）は、少なくとも大部分が前記エッジ層（１１）によって覆われている、オプトエレクトロニクス半導体素子（１６）。
【請求項3】
前記エッジ層（１１）は、少なくとも１つの前記側面（９Ａ）にコンフォーマルに配置されている、請求項１または２記載のオプトエレクトロニクス半導体素子（１６）。
【請求項4】
前記第２主面（９Ｃ）は、前記エッジ層（１１）によって覆われていない、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項5】
前記エッジ層（１１）は、前記積層体（９）とは反対側を向いた、前記第２主面（９Ｃ）の面において、前記第２主面（９Ｃ）を越えて突出していない、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項6】
前記第２半導体領域（５）は、前記第２主面（９Ｃ）に配置されかつ半導体材料から形成されるコンタクト層（５Ａ）を有し、前記コンタクト層（５Ａ）に前記第２コンタクト手段（１７）が少なくとも部分的に直接配置されている、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項7】
前記第２コンタクト手段（１７）は、次の材料、すなわちＴＣＯ、金属、半導体、グラフェンのうちの少なくとも１つを含むかまたはこれらから構成される、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項8】
前記第２コンタクト手段（１７）は、前記第２主面（９Ｃ）に被着される層である、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項9】
前記エッジ層（１１）は、前記積層体（９）の鏡面部を形成する、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項10】
前記エッジ層（１１）は、次の材料、すなわちＴＣＯ、金属、グラフェンのうちの少なくとも１つを含むかまたこれらから構成される、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項11】
前記オプトエレクトロニクス半導体素子（１６）は、前記エッジ層（１１）に配置された第２誘電体層（２２）であって、前記第１主面（９Ｂ）において前記エッジ層（１１）を外部に向かって電気的に絶縁する第２誘電体層（２２）を有する、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項12】
前記オプトエレクトロニクス半導体素子（１６）は、前記第１コンタクト手段（１２）および前記第２コンタクト手段（１７）を用いて、互いに反対側の２つの面において外部から電気的に接続可能である、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項13】
前記オプトエレクトロニクス半導体素子（１６）は、前記第１主面（９Ｂ）の面において、前記第１コンタクト手段（１２）および前記エッジ層（１１）を用いて、または前記第１コンタクト手段（１２）および第３コンタクト手段（２１）を用いて外部から電気的に接続可能である、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項14】
前記積層体（９）はメサ型に構成されており、前記第２主面（９Ｃ）は、前記第１主面（９Ｂ）よりも大きい、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項15】
前記第２半導体領域（５）は、前記第２主面（９Ｃ）に構造要素（１９）を有する、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項16】
前記オプトエレクトロニクス半導体素子（１６）は、前記第２主面（９Ｃ）に配置された出力結合構造体（２０）を有する、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子（１６）。
【請求項17】
請求項１から３までのいずれか１項記載の少なくとも１つのオプトエレクトロニクス半導体素子（１６）を製造する方法であって、前記方法には、支持体（３）および前記支持体（３）に配置される半導体層列（２）を含む半導体ウェーハ（１）を準備するステップと、
前記支持体（３）とは反対側を向いた、前記半導体層列（２）の面から出発して、前記半導体ウェーハ（１）に少なくとも１つの凹部（８）を形成することにより、少なくとも１つの積層体（９）を作製するステップと、
前記第１誘電体層（１０）によって前記積層体（９）を覆うように、前記半導体ウェーハ（１）に第１誘電体層（１０）を被着するステップと、
エッジ層（１１）を構成するために設けられている導電層（１１Ａ）を前記第１誘電体層（１０）に被着するステップと、
前記積層体（９）の第２主面（９Ｃ）を露出させるステップであって、前記第１誘電体層（１０）および前記第２半導体領域（５）の領域を共通の１つのステップにおいて除去するステップと
が含まれる、方法。
【請求項18】
前記第２主面（９Ｃ）を露出させる前記ステップにより、複数の積層体（９）を個片化する、請求項１７記載の方法。
【請求項19】
前記第２主面（９Ｃ）を露出させる前記ステップの際に前記エッジ層（１１）の領域を除去する、請求項１７または１８記載の方法。
【請求項20】
研磨および／またはエッチングおよび／またはレーザリフトオフ法を用いて、前記第２主面（９Ｃ）を露出させる前記ステップを実行する、請求項１７または１８記載の方法。
【国際調査報告】