(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-10-13
(54)【発明の名称】貫通ビア構造を有するＩＩＩ族窒化物デバイス
(51)【国際特許分類】
H01L 21/338 20060101AFI20231005BHJP
H01L 29/417 20060101ALI20231005BHJP
H01L 25/07 20060101ALI20231005BHJP
H01L 29/41 20060101ALI20231005BHJP
【ＦＩ】
H01L29/80 U
H01L29/50 J
H01L29/80 H
H01L29/80 E
H01L29/80 L
H01L25/04 C
H01L29/44 L
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023516680
(86)(22)【出願日】2021-09-17
(85)【翻訳文提出日】2023-03-14
(86)【国際出願番号】 US2021050981
(87)【国際公開番号】W WO2022061181
(87)【国際公開日】2022-03-24
(31)【優先権主張番号】63/081,268
(32)【優先日】2020-09-21
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】510219556
【氏名又は名称】トランスフォーム テクノロジー，インコーポレーテッド
(74)【代理人】
【識別番号】110002572
【氏名又は名称】弁理士法人平木国際特許事務所
(72)【発明者】
【氏名】グプタ，ギータク
(72)【発明者】
【氏名】ミシュラ，ウメシュ
(72)【発明者】
【氏名】ビシ，ダビデ
(72)【発明者】
【氏名】ローデス，デビッド マイケル
(72)【発明者】
【氏名】ラル，ラケシュ ケイ．
(72)【発明者】
【氏名】ニューフェルド，カール ジョセフ
【テーマコード（参考）】
4M104
5F102
【Ｆターム（参考）】
4M104AA04
4M104AA07
4M104BB02
4M104BB04
4M104BB05
4M104BB09
4M104BB14
4M104CC01
4M104DD08
4M104DD09
4M104DD11
4M104DD15
4M104DD33
4M104DD34
4M104DD37
4M104FF02
4M104GG12
5F102GA02
5F102GB01
5F102GC01
5F102GD01
5F102GJ10
5F102GL04
5F102GM04
5F102GQ01
5F102GT01
5F102GT02
5F102GT03
5F102GV08
5F102HC01
5F102HC15
(57)【要約】
半導体デバイスは、絶縁性基板を有するＩＩＩ－Ｎデバイスを備える。絶縁基板は、第１面と第２面とを有する。デバイスは、絶縁性基板の第１面上のＩＩＩ－Ｎ材料構造体と、基板とは反対のＩＩＩ－Ｎ材料構造体の面上のゲート電極、ソース電極、およびドレイン電極とをさらに有する。前記ＩＩＩ－Ｎ材料構造および前記絶縁性基板を貫通して、前記絶縁性基板の第２面上にバックメタル層およびビアホールが形成される。ビアホール内に形成された金属は、基板の第１面のドレイン電極と電気的に接続され、基板の第２面のバックメタル層と電気的に接続される。
【選択図】図２Ｂ
【選択図】図２Ｂ
【特許請求の範囲】
【請求項1】
半導体デバイスであって、絶縁性基板を備えたＩＩＩ－Ｎデバイスであって、前記絶縁性基板は第１面および第２面を備える、ＩＩＩ－Ｎデバイス；
前記絶縁性基板の前記第１面上のＩＩＩ－Ｎ材料構造体、および、前記基板とは反対の前記ＩＩＩ－Ｎ材料構造体の面上のゲート電極、ソース電極、およびドレイン電極；
前記絶縁性基板の前記第２面上のバックメタル層；
前記ＩＩＩ－Ｎ材料構造および前記絶縁性基板を貫通して形成されたビアホールであって、前記ビアホール内に形成された金属は前記基板の前記第１面の前記ドレイン電極に対して電気的に接続され、前記基板の前記第２面の前記バックメタル層に対して電気的に接続される、ビアホール；
を備える半導体デバイス。
【請求項2】
前記基板がサファイア基板である、請求項１記載のデバイス。
【請求項3】
前記ＩＩＩ－Ｎ材料構造はＩＩＩ－Ｎバリア層とＩＩＩ－Ｎチャネル層とを備え、 前記ＩＩＩ－Ｎバリア層と前記ＩＩＩ－Ｎチャネル層との間の組成差は、横方向２ＤＥＧチャネルを前記ＩＩＩ－Ｎチャネル層内に誘導させ、前記ドレインは前記２ＤＥＧに対して電気的に接続される、請求項１記載のデバイス。
【請求項4】
前記バックメタル層は、回路高電圧ノードに対して電気的に結合されるように構成される、請求項１記載のデバイス。
【請求項5】
前記デバイスはさらに、前記ソース電極と前記ドレイン電極との間に活性領域を備え、前記ビアホールは前記活性領域の外側に形成される、請求項３記載のデバイス。
【請求項6】
前記デバイスは、６００Ｖより大きい降伏電圧と、１５ｍΩより小さいオン抵抗とを有する、請求項１記載のデバイス。
【請求項7】
前記デバイスはさらに、前記ＩＩＩ－Ｎ材料構造および前記絶縁性基板を貫通して形成された第２ビアホールを備え、 前記第２ビアホール内に形成された金属は、前記基板の前記第１面の前記ゲート電極に対して電気的に接続され、前記基板の前記第２面の第２バックメタル層に対して電気的に接続される、請求項１記載のデバイス。
【請求項8】
前記バックメタル層と前記第２バックメタル層との間の前記分離が１０μｍより大きい、請求項７記載のデバイス。
【請求項9】
前記デバイスはさらに、前記ＩＩＩ－Ｎ材料構造および前記絶縁性基板を貫通して形成された第２ビアホールを備え、 前記第２ビアホール内に形成された金属は、前記基板の前記第１面の前記ソース電極に対して電気的に接続され、前記基板の前記第２面の第２バックメタル層に対して電気的に接続される、請求項１記載のデバイス。
【請求項10】
電子部品であって、エンハンスメントモードトランジスタ；
絶縁性基板とバックメタル層とを備える空乏モードトランジスタ；
導電性構造パッケージベースを備えるパッケージであって、前記エンハンスメントモードトランジスタおよび前記空乏モードトランジスタの両方を収容するパッケージ；
を備え、
前記エンハンスメントモードトランジスタのゲート電極は、前記パッケージのゲート端子に対して電気的に接続され、前記エンハンスメントモードトランジスタのソース電極は、前記パッケージのソース端子に対して電気的に接続され、前記空乏モードトランジスタのゲート電極は、前記パッケージのソース端子に対して電気的に接続され、
前記空乏モードトランジスタのドレイン電極は、前記バックメタル層に対して直接接触して電気的に接続され、前記バックメタル層は、前記導電性構造パッケージベースに対して直接接触して電気的に接続され、前記導電性構造パッケージベースは、前記パッケージのドレイン端子に対して電気的に接続される、
電子部品。
【請求項11】
前記空乏モードトランジスタの前記ドレイン電極は、外部ドレインワイヤコネクタなしで前記パッケージの前記ドレイン端子に対して電気的に接続される、請求項１０記載の電子部品。
【請求項12】
前記空乏モードトランジスタは、前記絶縁性基板上にＩＩＩ－Ｎ材料構造を備える、請求項１１記載の電子部品。
【請求項13】
前記空乏モードトランジスタの前記ドレイン電極は前記ＩＩＩ－Ｎ材料構造体の前記絶縁性基板とは反対側にあり、 前記ＩＩＩ－Ｎ材料構造体は前記絶縁性基板を貫通するビアを有し、 前記空乏モードトランジスタの前記ドレイン電極は、前記ビアを介して前記導電性基板に対して電気的に接続される、請求項１２記載の電子部品。
【請求項14】
前記ビアは、前記空乏モードトランジスタの活性領域の外側にある、請求項１３記載の電子部品。
【請求項15】
前記エンハンスメントモードトランジスタのドレイン電極は前記空乏モードトランジスタのソース電極に対して直接接触して電気的に接続され、前記エンハンスメントモードトランジスタは少なくとも部分的に前記空乏モードトランジスタの前記活性領域の上方にある、請求項１４記載の電子部品。
【請求項16】
半導体デバイスであって、絶縁性基板を備えるＩＩＩ－Ｎデバイスであって、前記絶縁性基板は第１面および第２面を備える、ＩＩＩ－Ｎデバイス；
前記絶縁性基板の第１面上のＩＩＩ－Ｎ材料構造、前記基板とは反対の前記ＩＩＩ－Ｎ材料構造の面上のゲート電極、ソース電極、およびドレイン電極、前記ＩＩＩ－Ｎ材料構造上の誘電体層；
前記絶縁性基板の前記第２面上のバックメタル層；
前記ＩＩＩ－Ｎ材料構造および前記絶縁性基板を貫通して形成されたビアホールであって、前記ビアホール内に形成された金属は、前記基板の前記第１面の前記ソース電極に対して電気的に接続され、前記基板の前記第２面の前記バックメタル層に対して電気的に接続され、前記ソース電極は前記基板の前記第１面の前記誘電体層内に完全に封入されている、ビアホール、
を備える半導体デバイス。
【請求項17】
前記ＩＩＩ－Ｎ材料構造はＩＩＩ－Ｎバリア層とＩＩＩ－Ｎチャネル層とを備え、 前記ＩＩＩ－Ｎバリア層と前記ＩＩＩ－Ｎチャネル層との間の組成差は横方向２ＤＥＧチャネルを前記ＩＩＩ－Ｎチャネル層内に誘導させ、前記ドレインは前記２ＤＥＧに対して電気的に接続される、請求項１６記載のデバイス。
【請求項18】
前記バックメタル層は、接地に対して電気的に結合されるように構成される、請求項１７記載のデバイス。
【請求項19】
電子モジュールであって、第１金属層と第２金属層との間に絶縁層を備えるベース基板であって、前記第１金属層は第１部分と第２部分を有し、前記第１金属層を貫通して形成されたトレンチが前記第１金属層の前記第１、第２、および第３部分を互いに電気的に絶縁する、ベース基板；
エンハンスメントモードトランジスタと空乏モードトランジスタとを備えるハイサイドスイッチであって、前記空乏モードトランジスタは絶縁性基板の第１面にＩＩＩ－Ｎ材料構造を備え、前記第１面とは反対の第２面にバックメタル層を備える、ハイサイドスイッチ；
前記ＩＩＩ－Ｎ材料構造および前記絶縁性基板を貫通して形成れたビアホール；
ローサイドスイッチ；
を備え、
前記エンハンスメントモードトランジスタのソース電極は前記第１金属層の前記第２部分に対して電気的に接続され、前記エンハンスメントモードトランジスタのドレイン電極は前記空乏モードトランジスタのソース電極に対して電気的に接続され、前記空乏モードトランジスタのゲート電極は前記第１金属層の前記第２部分に対して電気的に接続され、前記ビアホール内に形成された金属は前記空乏モードトランジスタの前記ドレイン電極に対して電気的に接続されるとともに前記バックメタル層に対して電気的に接続され、前記バックメタル層は前記第１金属層の前記第１部分に対して電気的に接続されるとともに物理的に取り付けられている、
電子モジュール。
【請求項20】
前記ローサイドスイッチは第２エンハンスメントモードトランジスタと第２空乏モードトランジスタとを備え、前記第２空乏モードトランジスタは第２絶縁性基板の第１面に第２ＩＩＩ－Ｎ材料構造を備えるとともに、前記第１面と反対の第２面に第２バックメタル層を備え、前記第２ＩＩＩ－Ｎ材料構造および前記第２絶縁性基板を貫通して第２ビアホールが形成され、
前記第２空乏モードトランジスタのドレイン電極は、前記第１金属層の前記第２部分に対して電気的に接続され、
前記第２エンハンスメントモードトランジスタのソース電極は、前記第１金属層の第３部分に対して接続され、
前記第２エンハンスメントモードトランジスタのドレイン電極は、前記第２空乏モードトランジスタのソース電極に対して電気的に接続され、
前記第２空乏モードトランジスタのゲート電極は、前記第１金属層の前記第３部分に対して電気的に接続され、
前記第２ビアホール内に形成された金属は、前記第２空乏モードトランジスタの前記ドレイン電極に対して電気的に接続されるとともに、前記第２バックメタル層に対して電気的に接続され、前記第２バックメタル層は、前記第１金属層の前記第２部分に対して電気的に接続されるとともに物理的に取り付けられている、
請求項１９記載の電子モジュール。
【請求項21】
前記ハイサイドスイッチおよび前記ローサイドスイッチは、ハーフブリッジ回路を形成する、請求項１９記載の電子モジュール。
【請求項22】
前記空乏モードトランジスタは、前記ハイサイドスイッチがオフにバイアスされている間に少なくとも６００Ｖを遮断し、前記ハイサイドスイッチがオンにバイアスされている間に３０Ａより大きい電流を導通することができるように構成されている、請求項１９記載の電子モジュール。
【請求項23】
前記電子モジュールはさらにキャパシタを備え、前記キャパシタの第１端子は前記第１金属層の前記第１部分に対して電気的に接続され、前記キャパシタの第２端子は前記第１金属層の前記第３部分に対して電気的に接続される、請求項１９記載の電子モジュール。
【請求項24】
前記電子モジュールはさらにパッケージを備え、前記ベース基板、前記ハイサイドスイッチ、および前記ローサイドスイッチは、前記パッケージ内に収容される、請求項１９記載の電子モジュール。
【請求項25】
前記電子モジュールはさらに、前記ハイサイドスイッチに対して並列に接続された第２ハイサイドスイッチと、前記ローサイドスイッチに対して並列に接続された第２ローサイドスイッチとを備える、請求項１９記載の電子モジュール。
【請求項26】
前記第１金属層の前記第２部分は、前記電子モジュールの出力ノードに対して接続される、請求項１９記載の電子モジュール。
【請求項27】
前記モジュールは、動作中、前記第１金属層の前記第１部分がＤＣ電圧源に対して接続され、前記第１金属層の前記第３部分がＤＣ接地に対して接続されるように構成される、請求項２６記載の電子モジュール。【発明の詳細な説明】
【技術分野】
【0001】
本開示の技術は、半導体電子デバイスに関する。
【背景技術】
【0002】
現在、トランジスタ、ダイオード、パワーＭＯＳＦＥＴおよび絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのデバイスを含む典型的なパワー半導体デバイスは、シリコン（Ｓｉ）半導体材料を用いて製造されている。より最近では、ワイドバンドギャップ材料（ＳｉＣ、ＩＩＩ－Ｎ、ＩＩＩ－Ｏ、ダイヤモンド）はそれらの優れた特性に起因して、パワーデバイスとして検討されている。窒化ガリウム（ＧａＮ）デバイスなどのＩＩＩ－窒化物またはＩＩＩ－Ｎ半導体デバイスは現在、大電流を搬送し、高電圧をサポートし、高速スイッチング時間で非常に低いオン抵抗を提供するための、魅力的な候補として出現している。ＧａＮパワーデバイスのコストを低減し、既存のシリコンパワーデバイスと競合するために、ＧａＮパワーデバイスは通常、既存のシリコン製造設備と容易に互換性があるシリコン基板（すなわち、ＧａＮオンシリコン）上に製造される。デバイスという用語は、区別する必要がない場合、一般に、任意のトランジスタ、スイッチ、またはダイオードを指すものとして使用される。
【0003】
従来技術の横型ＩＩＩ－Ｎデバイス１００の平面図を図１Ａに示す。デバイス１００は、デバイス活性領域３１内に形成された、ソースコンタクト２１、ドレインコンタクト２２、ソースコンタクト２１とドレインコンタクト２２（すなわち、デバイス電極）との間のゲートコンタクト２３、を有する。「ｘ」方向のデバイス１００の断面１０１が図１Ｂに示されている。図１Ｂに見られるように、デバイス１００は、導電性または半導体基板１０（例えば、シリコンまたは炭化ケイ素）の上に形成されたＩＩＩ－Ｎ材料構造１１を有する。ＩＩＩ－Ｎ材料構造１１は、ＩＩＩ－Ｎバッファ層、ＩＩＩ－Ｎチャネル層（例えば、ＧａＮ）、およびＩＩＩ－Ｎバリア層（例えば、ＡｌＧａＮ）を有することができる。ＩＩＩ－Ｎバリア層のバンドギャップは、ＩＩＩ－Ｎチャネル層のバンドギャップよりも大きく、その結果、図１Ｂに破線で示される横方向２次元電子ガス（２ＤＥＧ）チャネル１９がＩＩＩ－Ｎ材料構造１１内に形成され、活性領域３１内のデバイスチャネルとして機能する。ソースコンタクト２１およびドレインコンタクト２２は、２ＤＥＧチャネル１９に対して電気的に接続されている。ソースコンタクト２１、ドレインコンタクト２２、およびゲートコンタクト２３は、全て、ＩＩＩ－Ｎ材料構造１１の基板１０とは反対側の面上に形成される。
【発明の概要】
【0004】
本明細書では、横型ＩＩＩ－Ｎデバイス（たとえば、ＧａＮ ＨＥＭＴパワートランジスタ）のための集積設計が説明され、貫通ビア（ＴＶとも呼ばれる）は、ＩＩＩ－Ｎデバイスを部品パッケージまたは電子モジュールへ集積するために使用される。具体的には、ＩＩＩ－Ｎデバイスは基板の第１面上に形成することができ、貫通ビアはＩＩＩ－Ｎ材料構造および基板を貫通して延在することができ、これにより、ＩＩＩ－Ｎ材料構造とは反対側の基板の面上にデバイス端子を形成することを可能にする。
【0005】
第１態様においては、半導体デバイスについて説明する。半導体デバイスは、絶縁性基板を有するＩＩＩ－Ｎデバイスを備える。絶縁基板は、第１面と第２面とを有する。デバイスは、絶縁性基板の第１面上のＩＩＩ－Ｎ材料構造体と、基板とは反対のＩＩＩ－Ｎ材料構造体の面上のゲート電極、ソース電極、およびドレイン電極とをさらに有する。前記ＩＩＩ－Ｎ材料構造および前記絶縁性基板を貫通して、前記絶縁性基板の第２面上にバックメタル層およびビアホールが形成される。ビアホール内に形成された金属は、基板の第１面のドレイン電極に対して電気的に接続され、基板の第２面のバックメタル層に対して電気的に接続される。
【0006】
第２態様においては、電子部品について説明する。電子部品は、エンハンスメントモードトランジスタ、絶縁性基板およびバックメタル層を備える空乏モードトランジスタ、導電性構造パッケージベースを備えるパッケージ、を有する。パッケージは、エンハンスメントモードトランジスタと空乏モードトランジスタの両方を収容する。エンハンスメントモードトランジスタのゲート電極はパッケージのゲート端子に対して電気的に接続され、エンハンスメントモードトランジスタのソース電極はパッケージのソース端子に対して電気的に接続され、空乏モードトランジスタのゲート電極はパッケージのソース端子に対して電気的に接続される。空乏モードトランジスタのドレイン電極はバックメタル層に対して直接接触して電気的に接続され、バックメタル層は導電性構造パッケージベースに対して直接接触して電気的に接続され、導電性構造パッケージベースはパッケージのドレイン端子に対して電気的に接続される。
【0007】
第３態様においては、半導体デバイスについて説明する。半導体デバイスは、絶縁性基板を有するＩＩＩ－Ｎデバイスを備え、絶縁性基板は第１面と第２面とを有する。デバイスはさらに、絶縁性基板の第１面上のＩＩＩ－Ｎ材料構造、基板とは反対のＩＩＩ－Ｎ材料構造の面上のゲート電極、ソース電極、およびドレイン電極、ＩＩＩ－Ｎ材料構造の上の誘電体層、絶縁性基板の第２面上のバックメタル層、ＩＩＩ－Ｎ材料構造および絶縁性基板を貫通して形成されたビアホール、を有する。ビアホール内に形成された金属は基板の第１面上のソース電極に対して電気的に接続され、基板の第２面上のバックメタル層に対して電気的に接続され、ソース電極は基板の第１面上の誘電体層内に完全に封入される。
【0008】
第４態様においては、電子モジュールについて説明する。電子モジュールは、第１金属層と第２金属層との間に絶縁層を備えるベース基板を有する。第１金属層は、第１部分、第２部分、および第３部分を有し、第１金属層を貫通して形成されたトレンチは、第１金属層の第１部分、第２部分、および第３部分を互いに電気的に絶縁する。モジュールはさらに、エンハンスメントモードトランジスタと空乏モードトランジスタとを備えるハイサイドスイッチを有し、空乏モードトランジスタは、絶縁性基板の第１面上のＩＩＩ－Ｎ材料構造体と、第１面の反対側の第２面上のバックメタル層とを備え、ビアホールはＩＩＩ－Ｎ材料構造体と絶縁性基板とを貫通して形成される。モジュールはさらに、ローサイドスイッチを有する。エンハンスメントモードトランジスタのソース電極は第１金属層の第２部分に対して電気的に接続され、エンハンスメントモードトランジスタのドレイン電極は空乏モードトランジスタのソース電極に対して電気的に接続され、空乏モードトランジスタのゲート電極は第１金属層の第２部分に対して電気的に接続され、ビアホール内に形成された金属は空乏モードトランジスタのドレイン電極に対して電気的に接続されるとともにバックメタル層に対して電気的に接続され、バックメタル層は第１金属層の第１部分に対して電気的に接続されるとともに物理的に取り付けられる。
【0009】
本明細書で説明するデバイス、トランジスタ、およびモジュールの各々は、以下の特徴のうちの１つまたは複数を有することができる。基板は、サファイア基板とすることができる。ＩＩＩ－Ｎ材料構造は、デバイスの活性領域内に、ＩＩＩ－Ｎバリア層、ＩＩＩ－Ｎチャネル層、ＩＩＩ－Ｎバッファ層、および横方向２ＤＥＧチャネルを有することができる。ドレインおよび／またはソース電極は、２ＤＥＧチャネルに対して電気的に接続される。ビアホールは、活性領域の外側または活性領域の内側に形成することができる。デバイスは、６００Ｖを超える耐圧および１５ｍｏｈｍ未満のオン抵抗を有する高電圧デバイスとすることができる。バックメタル層は、回路高電圧ノード、出力ノード、または接地ノードに結合されるように、電気的に構成することができる。第１バックメタル層と第２バックメタル層との間の分離は、１０μｍより大きくてもよい。ドレイン電極、ソース電極、ゲート電極、またはそれらの任意の組み合わせを、複数のスルー基板ビアを用いてバックメタル層に接続することができる。トランジスタのドレイン電極は、外部配線コネクタを用いることなく、パッケージのドレイン端子に接続することができる。電子モジュールのハイサイドスイッチおよびローサイドスイッチは、ハーフブリッジ回路を形成することができる。ハイサイドスイッチおよびローサイドスイッチは、単一の電子パッケージ内に収容することができる。
【0010】
本明細書で使用される場合、「ハイブリッドエンハンスメントモード電子デバイスもしくは部品」、または単に「ハイブリッドデバイスもしくは部品」は、空乏モードトランジスタおよびエンハンスメントモードトランジスタから形成される電子デバイスもしくは部品であり、空乏モードトランジスタはエンハンスメントモードトランジスタと比較してより高い動作および／または降伏電圧が可能であり、ハイブリッドデバイスまたは部品は、空乏モードトランジスタとほぼ同じ高さの降伏および／または動作電圧を有する単一のエンハンスメントモードトランジスタと同様に動作するように構成される。すなわち、ハイブリッドエンハンスメントモードデバイスまたは部品は、以下の特性を有する少なくとも３つのノードを含む。第１ノード（ソースノード）および第２ノード（ゲートノード）が同じ電圧に保持されるとき、ハイブリッドエンハンスメントモードデバイスまたは部品は、ソースノードに対して相対的に第３ノード（ドレインノード）へ印加される正の高電圧（すなわち、エンハンスメントモードトランジスタが阻止することができる最大電圧よりも大きい電圧）を阻止することができる。ゲートノードがソースノードに対して十分に正の電圧（すなわち、エンハンスメントモードトランジスタの閾値電圧よりも大きい）に保持されるとき、ソースノードに対して十分に正の電圧がドレインノードへ印加されると、電流は、ソースノードからドレインノードへ、またはドレインノードからソースノードへ流れる。エンハンスメントモードトランジスタが低電圧デバイスであり、空乏モードトランジスタが高電圧デバイスである場合、ハイブリッド部品は、単一の高電圧エンハンスメントモードトランジスタと同様に動作することができる。空乏モードトランジスタは、エンハンスメントモードトランジスタの少なくとも２倍、少なくとも３倍、少なくとも５倍、少なくとも１０倍、または少なくとも２０倍のブレークダウンおよび／または最大動作電圧を有することができる。
【0011】
本明細書で使用される場合、ＩＩＩ族窒化物またはＩＩＩ族Ｎ材料、層、デバイスなどの用語は、化学量論式ＢwＡｌxＩｎyＧａzＮによる化合物半導体材料から構成される材料または素子を指し、ｗ＋ｘ＋ｙ＋ｚは約１であり、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、および０≦ｚ≦１である。ＩＩＩ－Ｎ材料、層、またはデバイスは、適切な基板上に直接成長させること（例えば、有機金属化学蒸着によって）、または適切な基板上に成長させること、元の基板から剥離すること、および他の基板に接合することのいずれかによって、形成または調製することができる。
【0012】
本明細書で使用するとき、２つ以上の接点または他のアイテム、例えば導電性チャネルまたは部品は、接点または他のアイテムの各々における電位が同じであること、例えば、任意のバイアス条件下で常にほぼ同じであることが意図されることを確実にするのに十分に導電性である材料によって接続される場合、「電気的に接続される」と言われる。
【0013】
本明細書で使用するとき、「電圧を遮断する」とは、トランジスタ、デバイス、または部品の両端間に電圧が印加されるときに、正規の導通中に動作電流の０．００１倍を超える電流などのような有意な電流が、トランジスタ、デバイス、または部品を通って流れることを防止する、トランジスタ、デバイス、または部品の能力を指す。言い換えれば、トランジスタ、デバイス、または部品が印加される電圧を遮断しているとき、トランジスタ、デバイス、または部品を通過する総電流は、通常導電時の動作電流の０．００１倍を超えない。この値より大きいオフ電流を有するデバイスは高い損失および低い効率を示し、典型的には、多くの用途、特に電力スイッチング用途には適していない。
【0014】
本明細書で使用するとき、「高電圧デバイス」、例えば、高電圧スイッチングトランジスタ、ＨＥＭＴ、双方向スイッチ、または四象限スイッチ（ＦＱＳ）は、高電圧用途に最適化された電子デバイスである。すなわち、デバイスがオフであるとき、約３００Ｖ以上、約６００Ｖ以上、または約１２００Ｖ以上などの高電圧を遮断することが可能であり、デバイスがオンであるとき、デバイスが使用される用途のために十分に低いオン抵抗（ＲON）を有し、例えば、実質的な電流がデバイスを通過するときに十分に低い伝導損失を発揮する。高電圧デバイスは、少なくとも、それが使用される回路内の高電圧源または最大電圧に等しい電圧を遮断することが可能である。高電圧デバイスは、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、または用途によって必要とされる他の適切なブロック電圧を阻止することが可能である。言い換えると、高電圧装置は０Ｖと少なくともＶmaxとの間の全ての電圧を遮断することができ、Ｖmaxは回路または電源によって供給され得る最高電圧であり、Ｖmaxは例えば、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、または用途によって必要とされる他の好適な遮断電圧である。双方向スイッチまたは４象限スイッチの場合、遮断された電圧は、スイッチがオフのとき、ある最大値より小さい任意の極性であり（±Ｖmax、例えば±３００Ｖまたは±６００Ｖ、±１２００Ｖなど）、電流はスイッチがオンのとき、いずれかの方向である。
【0015】
本明細書で使用するとき、「ＩＩＩ－Ｎデバイス」は、ＩＩＩ－Ｎヘテロ構造に基づくデバイスである。ＩＩＩ－Ｎデバイスは、デバイスの状態がゲート端子によって制御されるトランジスタまたはスイッチとして、または、１方向の電流を遮断しゲート端子なしで別の方向に導通する２つの端子デバイスとして、動作するように設計することができる。ＩＩＩ－Ｎデバイスは、高電圧用途に適した高電圧デバイスとすることができる。そのような高電圧デバイスにおいては、デバイスがバイアスオフされるとき（たとえば、ソースに対するゲート上の電圧がデバイス閾値電圧未満であるとき）、デバイスはたとえば、１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、またはそれ以上の、デバイスが使用される用途における高電圧以下のすべてのソース－ドレイン電圧を少なくともサポートすることが可能である。高電圧デバイスがオンバイアスされる（例えば、ソースまたは関連する電源端子に対するゲート上の電圧がデバイス閾値電圧よりも大きい）とき、デバイスは、低いオン電圧（すなわち、ソース端子とドレイン端子との間または反対の電源端子間の、低い電圧）で実質的な電流を伝導することができる。最大許容オン電圧は、デバイスが使用される用途において維持され得る最大オン状態電圧である。
【0016】
本明細書で使用される「上方」、「下方」、「間」、および「上」という用語は、他の層に対する１つの層の相対位置を指す。したがって、例えば、別の層の上方または下方に配置された１つの層は、他の層と直接接触していてもよく、または１つ以上の介在層を有していてもよい。さらに、２つの層の間に配置された１つの層は、その２つの層と直接接触していてもよく、または１つ以上の介在層を有していてもよい。対照的に、第２層「上」にある第１層は、その第２層と接触している。加えて、基板の絶対配向を考慮せずに基板に対して動作が実行されると仮定して、他の層に対する１つの層の相対位置が提供される。
【0017】
高電圧スイッチングトランジスタが使用される典型的な電力スイッチング用途においては、トランジスタは、２つの状態のうちの１つにあることが大部分である。一般に「オン状態」と呼ばれる第１状態においては、ソース電極に対するゲート電極の電圧はトランジスタ閾値電圧よりも高く、実質的な電流がトランジスタを流れる。この状態においては、ソースとドレインとの間の電圧差が典型的には低く、通常、数ボルト以下、例えば約０．１～５ボルトである。一般に「オフ状態」と呼ばれる第２状態においては、ソース電極に対するゲート電極の電圧がトランジスタ閾値電圧よりも低く、オフ状態リーク電流を除いて、実質的な電流はトランジスタを通って流れない。この第２状態においては、ソースとドレインとの間の電圧は約０Ｖから回路高電圧源の値までの任意の範囲とすることができ、場合によっては１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、またはそれ以上の高さとすることができるが、トランジスタの降伏電圧未満とすることができる。いくつかの用途においては、回路内の誘導素子は、ソースとドレインとの間の電圧を回路高電圧源よりもさらに高くする。さらに、トランジスタが上述の２つの状態間の遷移モードにある間に、ゲートがオンまたはオフに切り換えられた直後の短い時間がある。トランジスタがオフ状態にあるとき、トランジスタは、ソースとドレインとの間の「電圧を遮断する」と言われる。本明細書で使用するとき、「電圧を遮断する」とは、トランジスタ、デバイス、または部品の両端間に電圧が印加されるときに、正規のオン状態導通中の平均動作電流の０．００１倍を超える電流などの有意な電流がトランジスタ、デバイス、または部品を通って流れることを防止する、トランジスタ、デバイス、または部品の能力を指す。言い換えれば、トランジスタ、デバイス、または部品が印加される電圧を遮断しているとき、トランジスタ、デバイス、または部品を通過する総電流は、通常のオン状態導通中の平均動作電流の０．００１倍を超えない。
【0018】
従来の高電圧Ｅモードトランジスタの代わりにハイブリッドエンハンスメントモードデバイスを用いる場合、ハイブリッドデバイスは以下のように動作する。ハイブリッドデバイスがオン状態にあるとき、電流はＥモードトランジスタのチャネルおよびＤモードトランジスタのチャネルの両方を通って流れ、２つのトランジスタの各々の両端間の電圧は小さく、典型的には数ボルト以下である。ハイブリッドデバイスがオフ状態にあるとき、ハイブリッドデバイスによってブロックされた電圧は、ＥモードトランジスタとＤモードトランジスタとの間で分圧される。Ｅモードトランジスタは、およそ｜Ｖth, D｜と｜Ｖbr, E｜との間の電圧を遮断し、｜Ｖth, D｜ はＤモードトランジスタの閾値電圧の絶対値であり、Ｖbr, EはＥモードトランジスタの耐圧である。ハイブリッドデバイスの両端間の電圧の残りは、高電圧Ｄモードトランジスタによって遮断される。
【0019】
本明細書に記載される主題の１つまたは複数の開示される実装形態の詳細は、添付の図面および以下の説明に記載される。追加の特徴および変形も、実装形態に含まれ得る。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【0020】
【0021】
【0022】
【0023】
【0024】
【図4H】ソースがスルーエピビアに接続されたＩＩＩ－Ｎデバイスの断面図である。
【0025】
【図5A】カスコード構成で配置されたハイブリッドノーマリオフデバイスの概略図である。
【0026】
【0027】
【0028】
【図6D】ドレインが基板ビアを介して接続されたエンハンスメントモードＩＩＩ－Ｎデバイスのパッケージ構成の平面図である。
【0029】
【0030】
【0031】
【0032】
【0033】
【図10】ハーフブリッジ回路の回路図である。
【0034】
【図11A】ハーフブリッジを備えた電子モジュールの平面図である。
【0035】
【0036】
【0037】
【0038】
【0039】
【0040】
【0041】
【図15A】並列に接続された複数のＩＩＩ－Ｎデバイスを有するハーフブリッジを特徴とする電子モジュールの平面図である。
【0042】
【図15B】３相ブリッジ回路を特徴とする電子モジュールの平面図である。
【0043】
【図16】スルーサブステートビアを有するＩＩＩ－Ｎデバイスを製造する方法のフロー図である。
【0044】
【0045】
【0046】
【図19】ドレインが導電性基板上のスルーエピビアに接続されたＩＩＩ－Ｎデバイスの断面図である。
【0047】
種々の図面における同じ参照記号は同じ要素を示す。
【発明を実施するための形態】
【0048】
シリコン基板の低コストおよびシリコンと互換性のある広く利用可能な処理装置に起因して、現在の産業商業化の努力は、シリコン基板上にＩＩＩ－Ｎデバイスを形成することに主に集中している。シリコン上のＩＩＩ－Ｎデバイスのための貫通ビアの使用は、デバイス性能の著しい改善を可能にすると同時に、パッケージングの複雑さを低減することができる。また、ＬＥＤ照明市場の最近の成功により、サファイア基板などの絶縁性基板の価格が最近低下している。絶縁性基板上にＩＩＩ－Ｎデバイスを形成することは、シリコンの固有の半導体特性に起因してシリコン上では不可能である追加の設計およびレイアウトを考慮することを可能にする。これは、ＩＩＩ族窒化物デバイスおよびトランジスタのパッケージングの複雑さを同時に低減しながら、デバイス性能をさらに改善する機会を提供する。
【0049】
本明細書では、ＩＩＩ－Ｎデバイスを電子部品パッケージに統合するためにスルービア（本明細書ではＴＶと呼ばれる）が使用される、横型ＩＩＩ－Ｎデバイスのための統合設計について説明する。ＴＶの使用はデバイス性能の改善を可能にすると同時に、ＩＩＩ族窒化物デバイスおよびトランジスタのパッケージングの複雑さを低減する。シリコンなどの導電性基板上に形成されたＩＩＩ－Ｎデバイスの場合、スルービアはスルーエピビア（ＴＥＶと呼ばれる）とすることができ、ビアはＩＩＩ－Ｎ材料構造を通って延在し、基板で終端する。サファイアなどの絶縁性基板上に形成されたＩＩＩ－Ｎデバイスの場合、貫通ビアは基板貫通ビア（ＴＳＶと呼ばれる）とすることができ、ビアはＩＩＩ－Ｎ材料構造を貫通し、基板を貫通する。これらのＴＶは、ＩＩＩ－Ｎ材料構造とは反対側の基板の側にデバイス電極を形成することを可能にする。ＬＥＤ照明市場の最近の成功により、サファイアなどの絶縁性基板の価格が低下している。絶縁性基板上に横型ＩＩＩ－Ｎデバイスを形成することは、シリコンの固有の半導体特性に起因してシリコン上では不可能である追加の設計およびレイアウトを考慮することを可能にする。これは、ＩＩＩ族窒化物デバイスおよびトランジスタのデバイス性能およびパッケージングの複雑さをさらに改善する機会を提供する。本明細書で使用される場合、「スルービア」または「ビアホール」はＴＥＶまたはＴＳＶを指す場合があり、ＴＥＶはＩＩＩ－Ｎ材料構造を貫通して延在するが基板を貫通して延在しない凹部（またはトレンチ）を形成し、ＴＳＶはＩＩＩ－Ｎ材料構造を貫通して延在しまた基板を貫通して延在する凹部（またはトレンチ）を形成する。ビアホールを使用して、ドレインビア、ソースビア、またはゲートビアを形成することができる。
【0050】
導電性基板（例えば、シリコン）または半導体基板（例えば、炭化ケイ素）上に作製されたＩＩＩ－Ｎデバイスは、裏面メタライゼーション層を用いて形成することができ、裏面メタライゼーション層は、ＩＩＩ－Ｎデバイスを部品パッケージに対して物理的に取り付け（例えば、はんだまたはエポキシ樹脂で）、電気的に接続するために使用することができる。裏面メタライゼーションは、スルーエピビア、またはＴＥＶの実装を通して、ソース電極またはゲート電極（低電圧電極である）に対して電気的に接続することができる。ＴＥＶはＩＩＩ－Ｎ材料構造を貫通して形成することができ、さらに、所望のデバイス電極の金属がビアホール内に形成されて導電性基板を通して裏面メタライゼーションに対して電気的に接続されるように、導電性基板に対して接続することができる。
【0051】
エンハンスメントモードＧａＮオンシリコンＩＩＩ－Ｎデバイスの場合、ＴＥＶを使用して、導電性基板を、典型的には０Ｖに保持されるソース電極に対して接続することができる。カスコードダイオンダイ構成の空乏モードＧａＮオンシリコンＩＩＩ－Ｎデバイスの場合、ＴＥＶを使用して、導電性基板をゲート電極に対して接続することができる（これは、図５Ａに関してより詳細に説明するように、典型的には０Ｖに保持され、カスコードソースに対して接続される）。空乏モードデバイスの場合、ＩＩＩ－Ｎデバイスの電流搬送端子（すなわち、ソース端子およびドレイン端子）は両方とも、チップの前面（ゲート端子とは反対側）にある。そのような端子を可能にするために必要とされる金属配線アーキテクチャは、高い金属抵抗に悩まされ、非常に低いオン抵抗を有するデバイスの設計を制限する。エンハンスメントモードＧａＮオンシリコンデバイスにおいては、ソース電極を導電性基板に対して接続するソース接続ＴＥＶを使用することによって、そのような制約を克服することができ、したがって、ソース電極がデバイスのドレイン電極とは反対側にあることを可能にする。そのようなアーキテクチャは、金属抵抗を低減し、非常に低いオン抵抗を有するデバイスの設計を可能にすることができる。この統合エンハンスメントモードアーキテクチャは、その本来の短絡処理能力により、デバイスのロバスト性を改善することができる。さらに、ディスクリートデバイス、ＩＣ、ならびにハーフブリッジおよびフルブリッジモジュールなどの部品パッケージ内に導電性基板を有する横型ＩＩＩ－Ｎデバイスのための集積設計について、以下でさらに詳細に説明する。
【0052】
絶縁基板（例えば、サファイア）上に作製されたＩＩＩ－Ｎデバイスは、裏面メタライゼーションを用いて形成することができ、裏面メタライゼーションは、ＩＩＩ－Ｎデバイスを部品パッケージに対して物理的に取り付け（例えば、はんだまたはエポキシ樹脂で）、電気的に接続するために使用することができる。裏面メタライゼーションは、絶縁性基板と一体化された基板貫通ビア（本明細書ではＴＳＶと呼ぶ）の実装によって、ソース電極、ドレイン電極、ゲート電極、またはそれらの任意の組み合わせに対して電気的に接続することができる。ＴＳＶはＩＩＩ－Ｎ材料構造体を貫通して形成することができるとともに、絶縁性基板を貫通して形成することができ、その結果、ＴＳＶ内に金属層を堆積させて、所望のデバイス電極（基板の反対側のＩＩＩ－Ｎ材料構造体の側に形成される）を裏面メタライゼーションに対して電気的に接続することができる。
【0053】
絶縁基板は、シリコンまたは炭化ケイ素などの半導体または導電性基板上では不可能な、新しい部品パッケージング溶液を可能にする。通常、ＧａＮオンシリコンデバイスの場合、基板は導電性であるので、ソース電極またはゲート電極（低電圧電極～０Ｖ）に対して接続することができる。しかし、ドレイン端子をシリコンなどの導電性基板に対して接続することは、デバイスの性能、安定性、および長期信頼性を損なう可能性があるバックゲーティング効果があるので、不可能である。サファイアなどの絶縁性基板は、性能または信頼性に悪影響を及ぼすことなく、デバイスの裏面上のドレイン端子接続を可能にする。また、シリコンまたはＳｉＣなどの半導体または導電性基板が使用される場合、１つの端子のみが基板に対して接続され得る。しかしながら、サファイアなどの絶縁性基板は、基板の裏面に形成された複数のデバイス端子をサポートすることができる。これは、以下で説明するように、チップサイズのスケーリングに関連するＧａＮオンシリコンカスコードデバイスの制約を排除し、動作電圧を増加させる。さらに、ディスクリートデバイス、ＩＣ、ハーフブリッジモジュール、および３相フルブリッジモジュールなどの部品パッケージ内に絶縁性基板を有する横型ＩＩＩ－Ｎデバイスのための統合設計について、以下でさらに詳細に説明する。
【0054】
デバイスとトランジスタ
側面ＩＩＩ－Ｎデバイス２００の平面図を図２Ａに示す。デバイス２００は、デバイス活性領域３１に形成された、ソースコンタクト２１、ドレインコンタクト２２、ソースコンタクト２１とドレインコンタクト２２（デバイス電極）との間のゲートコンタクト２３、を有する。デバイス２００の断面２０１が図２Ｂに示されており、これはデバイス２００の「ｘ」方向に取られている。図２Ｂに見られるように、デバイス２００はまた、絶縁基板１２（例えば、サファイア基板）の第１面上に形成されたＩＩＩ－Ｎ材料構造１３を有する。サファイア基板は、ミスカットされたサファイア基板であり得る。ＩＩＩ－Ｎ材料構造１３は、ＩＩＩ－Ｎバッファ層、ＩＩＩ－Ｎチャネル層、およびＩＩＩ－Ｎバリア層を有することができる。ＩＩＩ－Ｎバッファ層は、絶縁基板１２の上面に直接形成することができる。ＩＩＩ－Ｎバリア層のバンドギャップは、ＩＩＩ－Ｎチャネル層のバンドギャップよりも大きく、その結果、図２Ｂに破線で示される横方向２次元電子ガス（２ＤＥＧ）チャネル１９がＩＩＩ－Ｎ材料構造１３内に形成され、活性領域３１内のデバイスチャネルとして機能する。ＩＩＩ－Ｎ材料構造体はＧａ極性配向で形成することができ、またはＩＩＩ－Ｎ材料構造体はＮ極性配向で形成することができ、またはＩＩＩ－Ｎ材料構造体は、ｒ面サファイア上に成長するＡ面ＧａＮとすることができる。ＩＩＩ－Ｎ材料構造は、ＭＯＣＶＤチャンバ内で成長させたエピタキシャル膜（すなわち、エピ）とすることができる。ソースコンタクト２１、ドレインコンタクト２２、およびゲートコンタクト２３は、全て、ＩＩＩ－Ｎ材料構造１３の絶縁基板１２とは反対側の面上に形成される。ドレインバックメタル２５は、ＩＩＩ－Ｎ材料構造１５とは反対側の絶縁基板１２の第２面に形成される。ＩＩＩ－Ｎ材料構造１３の上面上に絶縁体層２０（すなわち、ＳｉＮなどの誘電体層）を形成することができる。図２Ｂに見られるように、ドレインコンタクトは、デバイスの上面上の誘電体層によって完全に封入することができ、ソースコンタクトおよびゲートコンタクトは、外部ワイヤコネクタを可能にするために、デバイスの上面上に露出領域を有することができる。図２Ａおよび２Ｂはデバイス２００の単位セルを示し、多くの単位セルを組み合わせてデバイス２００を形成することができる。単位セルは、活性領域３１の外側、または絶縁体層２０の上方に形成された金属配線構造と組み合わせて電気的に接続することができる。
側面ＩＩＩ－Ｎデバイス２００の平面図を図２Ａに示す。デバイス２００は、デバイス活性領域３１に形成された、ソースコンタクト２１、ドレインコンタクト２２、ソースコンタクト２１とドレインコンタクト２２（デバイス電極）との間のゲートコンタクト２３、を有する。デバイス２００の断面２０１が図２Ｂに示されており、これはデバイス２００の「ｘ」方向に取られている。図２Ｂに見られるように、デバイス２００はまた、絶縁基板１２（例えば、サファイア基板）の第１面上に形成されたＩＩＩ－Ｎ材料構造１３を有する。サファイア基板は、ミスカットされたサファイア基板であり得る。ＩＩＩ－Ｎ材料構造１３は、ＩＩＩ－Ｎバッファ層、ＩＩＩ－Ｎチャネル層、およびＩＩＩ－Ｎバリア層を有することができる。ＩＩＩ－Ｎバッファ層は、絶縁基板１２の上面に直接形成することができる。ＩＩＩ－Ｎバリア層のバンドギャップは、ＩＩＩ－Ｎチャネル層のバンドギャップよりも大きく、その結果、図２Ｂに破線で示される横方向２次元電子ガス（２ＤＥＧ）チャネル１９がＩＩＩ－Ｎ材料構造１３内に形成され、活性領域３１内のデバイスチャネルとして機能する。ＩＩＩ－Ｎ材料構造体はＧａ極性配向で形成することができ、またはＩＩＩ－Ｎ材料構造体はＮ極性配向で形成することができ、またはＩＩＩ－Ｎ材料構造体は、ｒ面サファイア上に成長するＡ面ＧａＮとすることができる。ＩＩＩ－Ｎ材料構造は、ＭＯＣＶＤチャンバ内で成長させたエピタキシャル膜（すなわち、エピ）とすることができる。ソースコンタクト２１、ドレインコンタクト２２、およびゲートコンタクト２３は、全て、ＩＩＩ－Ｎ材料構造１３の絶縁基板１２とは反対側の面上に形成される。ドレインバックメタル２５は、ＩＩＩ－Ｎ材料構造１５とは反対側の絶縁基板１２の第２面に形成される。ＩＩＩ－Ｎ材料構造１３の上面上に絶縁体層２０（すなわち、ＳｉＮなどの誘電体層）を形成することができる。図２Ｂに見られるように、ドレインコンタクトは、デバイスの上面上の誘電体層によって完全に封入することができ、ソースコンタクトおよびゲートコンタクトは、外部ワイヤコネクタを可能にするために、デバイスの上面上に露出領域を有することができる。図２Ａおよび２Ｂはデバイス２００の単位セルを示し、多くの単位セルを組み合わせてデバイス２００を形成することができる。単位セルは、活性領域３１の外側、または絶縁体層２０の上方に形成された金属配線構造と組み合わせて電気的に接続することができる。
【0055】
デバイス２００は、ＩＩＩ－Ｎ材料構造１３および絶縁基板１２を貫通して形成されたドレインビアホール１５（すなわち、基板貫通ビア）を有する。金属層２４は、ドレインコンタクト２２をドレインバックメタル２５に対して電気的に接続するドレインビア１５内に、少なくとも部分的に形成される。図２Ｂに見られるように、ドレインビア１５は、デバイス３１の活性領域内に形成することができる。各ユニットセルは、デバイス２００にわたる複数のＴＳＶがドレイン２２をドレインバックメタル２５に対して接続することができるように、ＴＳＶを有することができる。
【0056】
あるいは、ドレインビア１５はデバイス活性領域３１の外側の領域に形成することができる。図２Ｃおよび図２Ｄはそれぞれ、デバイス２１０の平面図および断面図を示し、これは、ドレインビア１５が活性領域３１の外側に形成されることを除いて、デバイス２００と同様である。図２Ｄは、デバイス２１０を横切って「ｙ」方向に取られた断面２０２を示す。ここで、活性領域の２ＤＥＧチャネル１９には、ドレインビア１５は形成されていない。金属層２４は、活性領域３１の外側に形成され、ドレインバイア１５内に少なくとも部分的に形成されることによって、ドレイン２２をドレインバックメタル２５に対して電気的に接続することができる。
【0057】
前述のように、ドレイン電極をＳｉまたはＳｉＣなどの半導体または導電性基板に対して接続することは、デバイス性能、安定性、および長期信頼性を損なう可能性があるバックゲーティング効果があるので、不可能である。サファイアなどの絶縁性基板は、性能または信頼性に悪影響を及ぼすことなく、デバイス基板の裏面上のドレイン電極接続を可能にする。これは、いくつかの利点を提供することができる。例えば、デバイス２００／２１０がカスコード構成で配置された空乏モードデバイスである場合、より大きなソースコンタクト２１パッドを形成するために使用することができるデバイスの上面上において、より多くの領域が利用可能である。これは、直接実装されソースコンタクトパッドに対して電気的に接続される低電圧エンハンスメントモードトランジスタのサイズ、例えば、表面積の増加を可能にし、オン抵抗を低減する（図６Ａ～６Ｃでさらに詳細に説明する）。
【0058】
加えて、超高電圧デバイス（例えば、１２００Ｖを超える）の実装の場合、３つのデバイス電極全てがデバイス（デバイス１００など）の同じ側にあるとき、高電圧電極（すなわち、ドレイン）と低電圧電極（すなわち、ソースおよび／またはゲート）との間のアークを防止するために、非常に大きな電極間隔が必要とされ、これにより、そのような電圧をサポートするために必要とされるであろうサイズを超えてデバイスサイズを増加させる。したがって、基板の一方の側に高電圧電極（すなわち、ドレインコンタクト）を有し、基板の高電圧電極とは反対側に低電圧電極（すなわち、ソースコンタクトおよびゲートコンタクト）を有することが有利である。ドレインコンタクト２２をバックメタル２５に対して接続することにより、チップサイズを小さくして高電圧動作を可能にし、同時に、高い電流搬送要件に起因する信頼性の問題を起こしやすい外部ドレインワイヤボンドの必要性をなくすことができる。
【0059】
さらに、非常に低抵抗のデバイス（例えば、１５ｍＯｈｍ未満）の実装の場合、両方の通電端子がデバイスの同じ側（すなわち、ソース端子およびドレイン端子）にあるとき、結果として生じる金属ルーティングアーキテクチャは、デバイスの全オン抵抗を支配する可能性があり非効率的な設計をもたらす可能性がある著しい金属抵抗を追加することになる。電流搬送端子がデバイスの両側にあるアーキテクチャ（例えば、背面ドレイン）は非常に低い金属配線抵抗を可能にし、したがって、デバイスの非常に低いオン抵抗へのスケーリングを可能にすることができる。
【0060】
ＩＩＩ－Ｎデバイスを絶縁性基板と一体化することにより、基板の裏面に複数のデバイス電極を形成することも可能になる。横型ＩＩＩ－Ｎデバイス３００の平面図を図３Ａに示す。図３Ｂは、装置３００を横切って「ｙ」方向に取られた断面３０１を示す。デバイス３００は、ドレインビア１５である第１ビアホールと、ゲートビア１６である第２ビアホールとを有することを除いて、デバイス２００と同様である。第１および第２ビアホールは、ＩＩＩ－Ｎ材料構造１３および絶縁基板１２を貫通して形成された基板貫通ビアである。金属層２４は、ドレインビア１５内に少なくとも部分的に形成され、ドレインコンタクト２２をドレインバックメタル２５に対して電気的に接続する。金属層２６は、ゲートビア１６内に少なくとも部分的に形成され、ゲートコンタクト２３をゲートバックメタル２７に対して電気的に接続する。ドレイン側メタル２５とゲートバックメタル２７とは、トレンチ３２によって電気的に絶縁されている。単一の裏面メタライゼーションが基板上に形成され、その後、パターン化され、エッチングされて、バックメタルの一部分を除去し、トレンチ３２を形成して、ドレインバックメタル２５およびゲートバックメタル２７を分離することができる。ドレインバックメタル２５とゲートバックメタル２７との間の分離は、１０μｍより大きくすることができる。図３Ａおよび図３Ｂに見られるように、ドレインビア１５およびゲートビア１６は、デバイスの活性領域３１の外側の領域に形成される。
【0061】
あるいは、ドレインビア１５はデバイス（デバイス２００など）の活性領域３１内に形成することができ、ゲートビア１６は図３Ｃのデバイス３１０の平面図に示すように、活性領域３１の外側に形成することができる。活性領域の内側にドレインビア１５を形成し、活性領域の外側にゲートビア１６を形成することにより、代替の部品パッケージングレイアウトを可能にすることができ、これについては、後でより詳細に説明する（図７Ａ～７Ｃ）。複数の基板貫通ビアを使用することができる。
【0062】
代替的に、図３Ｄのデバイス３２０の平面図に示されるように、ドレインビア１５を省くことができ、ゲートビア１６を活性領域３１の外側に形成することができる。ここで、ゲートバックメタル２７は、デバイス３２０の基板１２の裏面全体にわたって形成することができる。バックメタル２７がゲート２３と接続されるようにゲートビア１６を形成することは、カスコードスイッチにおいて使用するとき有益である代替の部品パッケージングレイアウトを可能にすることができ、これは図５に関してより詳細に後述される。
【0063】
横型ＩＩＩ－Ｎデバイス４００の平面図を図４Ａに示す。図４Ｂは、装置４００を横切る「ｘ」方向に取られた断面４０１を示す。デバイス４００は、ドレインビア１５である第１ビアホールと、ソースビア１７である第３ビアホールとを有することを除いて、デバイス２００と同様である。第１および第３ビアホールは、ＩＩＩ－Ｎ材料構造１３および絶縁基板１２を貫通して形成された基板貫通ビアである。金属層２４は、ドレインビア１５内に少なくとも部分的に形成され、ドレインコンタクト２２をドレインバックメタル２５に対して電気的に接続する。金属層２８は、ソースビア１７内に少なくとも部分的に形成され、ソースコンタクト２１をソースバックメタル２９に対して電気的に接続する。ドレインバックメタル２５とソースバックメタル２９とは、トレンチ３２によって互いに電気的に絶縁されている。単一の裏面メタライゼーションが基板上に形成され、その後、バックメタルの一部を除去するためにパターニングおよびエッチングされて、トレンチ３２を形成し、ドレインバックメタル２５およびソースバックメタル２９を分離することができる。図４Ａおよび図４Ｂに示すように、デバイスの活性領域３１内の領域にドレインビア１５およびソースビア１７を形成する。ドレインコンタクトおよびソースコンタクトは、ＩＩＩ－Ｎデバイスの上面上の絶縁体層２０内に完全に封入することができる。
【0064】
側面ＩＩＩ－Ｎデバイス４１０の平面図を図４Ｃに示す。図４Ｄは、デバイス４１０を横切って「ｙ」方向に取られた断面４０２を示す。デバイス４１０は、ドレインビア１５およびソースビア１７がデバイス活性領域３１の外側に形成されることを除いて、デバイス４００と同様である。
【0065】
あるいは、ドレインビア１５はデバイス（デバイス２００など）の活性領域３１内に形成することができ、ソースビア１７は図４Ｅのデバイス４２０の平面図に示すように活性領域３１の外側に形成することができる。活性領域の内側にドレインビア１５を形成し、活性領域の外側にソースビア１７を形成することにより、代替の部品パッケージングレイアウトを可能にすることができ、これについては、後でより詳細に説明する（図８Ｃ）。
【0066】
横型ＩＩＩ－Ｎデバイス４３０の平面図を図４Ｆに示す。図４Ｇは、装置４３０を横切って「ｘ」方向に取られた断面４０３を示す。デバイス４３０は、ソースビア１７のみが形成されドレインビア１５が省略されることにより、基板の裏面全体がソースバックメタル２９に対して接続され、ドレインコンタクト２２がデバイス４３０の上面からアクセス可能であることを除いて、デバイス４００と同様である。デバイス４３０は活性領域３１内に形成されたソースビア１７を示すが、ソースビア１７は図４Ｄのデバイス４２０に示されるように活性領域の外側に形成することもできる。
【0067】
あるいは、裏面接続ソース電極の例においては、基板はシリコンなどの導電性基板とすることができる。デバイス４４０の断面図を図４Ｈに示す。ここで、ソースビア１７は、ＩＩＩ－Ｎ材料構造１３を貫通して形成され、導電性基板１０で終端する、スルーエピビア（またはＴＥＶ）である。金属２８は、ソースコンタクト２１が導電性基板１０を介してソースバックメタル２９に対して電気的に接続されるように、ソースビア１７内に形成される。ソースコンタクト２１は、ＩＩＩ－Ｎデバイスの上面上の絶縁体層２０によって完全に封入することができる。
【0068】
デバイス２００、２１０、３００、３１０、３２０、４００、４１０、４２０、４３０、および４４０は、空乏モードデバイスであってもよく、エンハンスメントモードデバイスであってもよい。ほとんどの従来のＩＩＩ－Ｎ高電子移動度トランジスタ（ＨＥＭＴ）および関連するトランジスタデバイスは、ノーマリオン（すなわち、負の閾値電圧を有する）であり、このことは、それらがゼロゲート電圧で電流を伝導できることを意味する。負の閾値電圧を有するこれらのデバイスは、空乏モード（Ｄモード）デバイスとして知られている。パワーエレクトロニクスにおいては、デバイスの偶発的なターンオンを防止することによって、デバイスまたは他の回路部品への損傷を回避するために、ゼロゲート電圧で実質的な電流を伝導しない、ノーマリーオフデバイス（すなわち、正の閾値電圧を有するデバイス）を有することが好ましい。ノーマリオフデバイスは、エンハンスメントモード（Ｅモード）デバイスと一般に呼ばれる。ＩＩＩ－Ｎ材料構造の厚さおよび組成は、デバイスの閾値電圧に影響を及ぼす可能性がある。１例において、空乏モードデバイスの負の閾値電圧を達成するために、ゲートコンタクト２３とＩＩＩ－Ｎ材料構造１３の上面との間に絶縁体層２０を形成することができる。あるいは、ＩＩＩ－Ｎ材料構造内の凹部をゲートコンタクト２３の下に形成することができ、ゲートを凹部内に形成して、エンハンスメントモードデバイスの正の閾値電圧を達成することができる。
【0069】
ディスクリート電子部品パッケージ
単一の高電圧Ｅモードトランジスタの１つの代替は、図５Ａの概略図に示されるカスコード回路構成において、高電圧ＤモードＩＩＩ－Ｎトランジスタを低電圧Ｅモードトランジスタ、例えば低電圧シリコンＦＥＴと組み合わせて、本明細書ではカスコードスイッチ５００と呼ばれる単一のハイブリッドＩＩＩ－Ｎデバイスを形成することであり、これは、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同じ方法で動作することができ、多くの場合、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同じまたは同様の出力特性を達成する。図５Ａのカスコードスイッチ５００は、高電圧ＤモードＩＩＩ－Ｎトランジスタ５１と、低電圧Ｅモードトランジスタ５２とを含み、これらは両方とも単一の電子部品パッケージ５０１内に収容することができる。カスコードスイッチは、ソース端子５９と、ゲート端子５８と、ドレイン端子５７とを含み、これらは、部品パッケージの外側に延在し、スイッチの外部接続を可能にすることができる。低電圧Ｅモードトランジスタ５２のソースコンタクト５６および高電圧ＤモードＩＩＩ－Ｎトランジスタ５１のゲートコンタクト２３は、コネクタ５３によって、ソース端子５９に対して電気的に接続される。低電圧Ｅモードトランジスタ５２のゲートコンタクト５５は、カスコードスイッチ５００のゲート端子５８に対して電気的に接続される。高電圧ＤモードＩＩＩ－Ｎトランジスタ５１のドレインコンタクト２２は、カスコードスイッチ５００のドレイン端子５７に対して電気的に接続されている。高電圧ＤモードＩＩＩ－Ｎトランジスタ５１のソースコンタクト２１は、低電圧Ｅモードトランジスタ５２のドレインコンタクト５４に対して電気的に接続されている。
単一の高電圧Ｅモードトランジスタの１つの代替は、図５Ａの概略図に示されるカスコード回路構成において、高電圧ＤモードＩＩＩ－Ｎトランジスタを低電圧Ｅモードトランジスタ、例えば低電圧シリコンＦＥＴと組み合わせて、本明細書ではカスコードスイッチ５００と呼ばれる単一のハイブリッドＩＩＩ－Ｎデバイスを形成することであり、これは、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同じ方法で動作することができ、多くの場合、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同じまたは同様の出力特性を達成する。図５Ａのカスコードスイッチ５００は、高電圧ＤモードＩＩＩ－Ｎトランジスタ５１と、低電圧Ｅモードトランジスタ５２とを含み、これらは両方とも単一の電子部品パッケージ５０１内に収容することができる。カスコードスイッチは、ソース端子５９と、ゲート端子５８と、ドレイン端子５７とを含み、これらは、部品パッケージの外側に延在し、スイッチの外部接続を可能にすることができる。低電圧Ｅモードトランジスタ５２のソースコンタクト５６および高電圧ＤモードＩＩＩ－Ｎトランジスタ５１のゲートコンタクト２３は、コネクタ５３によって、ソース端子５９に対して電気的に接続される。低電圧Ｅモードトランジスタ５２のゲートコンタクト５５は、カスコードスイッチ５００のゲート端子５８に対して電気的に接続される。高電圧ＤモードＩＩＩ－Ｎトランジスタ５１のドレインコンタクト２２は、カスコードスイッチ５００のドレイン端子５７に対して電気的に接続されている。高電圧ＤモードＩＩＩ－Ｎトランジスタ５１のソースコンタクト２１は、低電圧Ｅモードトランジスタ５２のドレインコンタクト５４に対して電気的に接続されている。
【0070】
図５Ｂを参照すると、例示的なパッケージ５０２の平面図が示されており、低電圧Ｅモードトランジスタ５２は高電圧Ｄモードトランジスタ５１のソースコンタクト２１に対して直接取り付けられ、Ｅモードトランジスタ５２のドレインコンタクト５４はＤモードトランジスタ５１のソースコンタクト２１に対して直接接合および電気的に接続されている。Ｅモードトランジスタ５２は例えば、シリコンＦＥＴであってもよく、Ｄモードトランジスタは例えば、シリコンなどの半導体または導電性基板で製造されたデバイス１００などの高電圧ＩＩＩ－Ｎ ＨＥＭＴであってもよい。ここで、３つのデバイス電極（すなわち、ソース、ゲート、およびドレインコンタクト）はすべて、ＤモードＩＩＩ－Ｎデバイス５１の同じ側に形成される。Ｄモードトランジスタは、導電性パッケージベース６０に対して取り付けられる。Ｅモードトランジスタ５２のソースコンタクト５６は、コネクタ５３を介してＤモードトランジスタ５１のゲートコンタクト２３に対して電気的に接続されている。カスコードスイッチ５００は単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同じ方法で動作することができ、多くの場合、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同じまたは同様の出力特性を達成する。Ｄモードトランジスタ５１はＥモードトランジスタ５２よりも大きい（例えば、少なくとも３倍大きい）降伏電圧を有する。オフ状態でバイアスされている間にカスコードスイッチ５００によって阻止され得る最大電圧は、Ｄモードトランジスタ５１の最大阻止または破壊電圧と少なくとも同じ大きさである。
【0071】
図５Ｂに見られるように、ソースコンタクト２１およびドレインコンタクト２２は、ソースコンタクトとドレインコンタクトとの間の偶発的なアーク放電および短絡を防止するのに十分な最小距離３３だけ離される。したがって、カスコードスイッチ５００は高電圧動作において制限されるか、または、Ｅモードトランジスタ５２は高電圧動作を可能にするのに十分なだけ分離３３を増加させるように十分に小さく保たれなければならない。しかしながら、絶縁性基板の集積化および基板貫通ビアの使用により、ドレイン電極接続は、デバイスの上面から除去され、Ｄモードデバイス５１の裏面上に形成することができる。これは、分離３３の制限を排除し、より大きなソース接触面積を可能にする。対応するＥモードトランジスタ５２は、低減されたオン抵抗で、サイズを増大させることができ、例えば、表面積を増大させることができる。加えて、電流搬送端子がチップの反対側にあるアーキテクチャ（例えば、裏面ドレイン）は非常に低い金属配線抵抗を可能にし、したがって、非常に低いオン抵抗へのデバイスのスケーリングを可能にすることができる。
【0072】
図６Ａはカスコードスイッチ６００の断面図を示す。カスコードスイッチ６００は、ＩＩＩ－Ｎ空乏モードトランジスタ５１が図２Ａ～２Ｄのデバイス２００（またはデバイス２１０）を使用して実装されることを除いて、カスコードスイッチ５００と同様である。図６Ａに見られるように、Ｄモードトランジスタ２００は基板１２を通って延びるドレインビア１５を含み、ドレインビア１５内に金属２４が形成されて、ドレイン２２をドレインバックメタル２５に対して電気的に接続する。ドレインバックメタル層２５は、はんだ、エポキシ樹脂、または別の適切な材料を介して、パッケージベース６０に対して電気的に接続され物理的に取り付けられる。パッケージベース６０は、カスコードスイッチ６００のドレイン端子５７に対して接続されている。Ｅモードトランジスタ５２は、半導体ボディ層６３を有する。トランジスタ５２はさらに、半導体ボディ層６３の第１側上のソースコンタクト５６およびゲートコンタクト５５と、ソースコンタクト５９とは反対の半導体ボディ層６３の第２側上のドレインコンタクト５４とを含む。ソースコンタクト５６はカスコードスイッチ６００のソース端子５９に対して接続され、ゲートコンタクト５５はカスコードスイッチ６００のゲート端子５８に対して接続される。Ｅモードトランジスタ５２のドレインコンタクト５４は、はんだ、エポキシ樹脂、または別の適切な材料を介して、Ｄモードトランジスタ２００のソースコンタクト２１に対して電気的に接続され物理的に取り付けられる。Ｄモードトランジスタのゲートコンタクト２３は、コネクタ５３によってソース端子５９（または任意選択的にソースコンタクト５６）に対して接続される。
【0073】
図６Ｂは、単一の個別の電子部品パッケージ６０１に実装されたカスコードスイッチ６００の正面側の平面図である。図６Ｃはスイッチ６００のＤモードデバイス２００の裏面平面図であり、ドレイン接続されたバックメタル層２５であるバックメタライゼーションを示す。図６Ａ－６Ｃに見られるように、ドレインコンタクト２２は外部ワイヤボンドコネクタを使用することなく導電性パッケージベース６０に対して電気的に接続され、これは高い電流搬送要件に起因する長期信頼性の問題を起こしやすい。
【0074】
図６Ｄは、スイッチ６１０およびパッケージ６０２の前面平面図である。ＩＩＩ－Ｎトランジスタ２００が空乏モードトランジスタの代わりにエンハンスメントモードトランジスタであるときにパッケージ６０２が実装されることを除いて、カスコードスイッチ６００と同様である。ここでは、低電圧Ｅモードトランジスタ５２が除去され、トランジスタ２００のソースコンタクト２１がソース端子５９に対して直接接続され、ゲートコンタクト２３がゲート端子５８に対して直接接続され、導電性パッケージベース６０がスイッチ６１０のドレイン端子５７に対して直接接続される。トランジスタ３１０のドレインコンタクト２２は、外部ワイヤボンドコネクタを使用せずにドレインビア１５を介して導電性パッケージベース６０に対して接続され、これは高い電流搬送要件に起因する長期信頼性の問題を起こしやすい。さらに、カスコード構成を必要とすることなく、大面積ソースコンタクトパッド２１は、デバイスのオン抵抗をさらに低減し、信頼性を改善することができる、より大きな直径のソースワイヤボンドまたは金属クリップの使用を可能にすることができる。
【0075】
図６Ｅはカスコードスイッチ６２０の断面図を示している。カスコードスイッチ６２０は、ＩＩＩ－Ｎ空乏モードトランジスタが図３Ｄのデバイス３２０を使用して実装されることを除いて、カスコードスイッチ６００と同様である。図６Ｅに見られるように、Ｄモードトランジスタ３２０は基板１２を通って延びるゲートビア１６を有し、ゲートビア１６内に金属２６が形成されて、ゲート２３をゲートバックメタル層２７に対して電気的に接続する。ゲートバックメタル層２７は、はんだ、エポキシ樹脂、または別の適切な材料を介して、パッケージベース６０に対して電気的に接続され物理的に取り付けられる。パッケージベース６０は、カスコードスイッチ６２０のソース端子５９に対して接続されている。ソースコンタクト５６は、コネクタ５３によってパッケージベース６０に対して接続されている。Ｅモードトランジスタ５２のゲートコンタクト５５は、カスコードスイッチ６２０のゲート端子５８に対して接続される。Ｄモードトランジスタ３２０のドレインコンタクト２２は、カスコードスイッチ６２０のドレイン端子５７に対して接続されている。
【0076】
図６Ｆは、単一の個別の電子部品パッケージ６０３に実装されたカスコードスイッチ６２０の前面平面図である。図６Ｇは、ゲート接続されたバックメタル２７である裏面メタライゼーションを示す、スイッチ６２０のＤモードデバイス３２０の裏面平面図である。図６Ｅ－６Ｇに見られるように、ゲートコンタクト２３は外部ワイヤボンドコネクタを使用することなく導電性パッケージベース６０に対して電気的に接続され、スイッチングインダクタンスを低減し、パッケージの複雑さを低減することができる。
【0077】
図７Ａは、カスコードスイッチ７００の断面図を示す。カスコードスイッチ７００は、ＩＩＩ－Ｎ空乏モードトランジスタが、図３Ａおよび３Ｂのデバイス３００（またはデバイス３１０）を使用して実装されることを除いて、図５Ａのカスコードスイッチ５００と同様である。図７Ｂに示すように、カスコードスイッチ７００は、ディスクリート電子部品パッケージ７０１に実装される。図７Ａに見られるように、カスコードスイッチ７００のＤモードトランジスタ３００は、基板１２を通って延びるドレインビア１５を有し、ドレインビア１５内に金属２４が形成されて、ドレイン２２をドレインバックメタル２５に対して電気的に接続する。カスコードスイッチ７００は、基板１２を貫通するゲートビア１６をさらに有し、ゲートビア１６内に金属２６が形成されて、ゲート２３をゲートバックメタル２７に対して電気的に接続する。カスコードスイッチ７００は、絶縁性基板７１の上面に形成された第１金属層、例えばＡｌＮシムと、絶縁性基板７１の裏面に形成された第２金属層７２とを含む直接接合銅基板７０（すなわちＤＢＣ基板）などのような、パターン化シムを有することができる。第１金属層は少なくとも、ドレインバックメタル２５に対して電気的に接続された第１部分７３と、ゲートバックメタル２７に対して電気的に接続された第２部分７４とを有する。第１金属層は、第１金属層の第１部分７３と第２部分７４との間にトレンチ７６を形成するために、所望の領域においてパターン化され除去される、連続金属層であってもよい。第２金属層７２は、導電性パッケージベース６０に対して直接取り付けることができる。ドレインおよびゲートバックメタル層２５および２７は、はんだ、エポキシ樹脂、または別の適切な材料を介して、それぞれＤＢＣ７０の第１部分７３および第２部分７４に対して電気的に接続され物理的に取り付けられる。
【0078】
図７Ｂは、ディスクリート電子パッケージ７０１に実装されたカスコードスイッチ７００の前面平面図である。カスコードスイッチ７００のドレイン端子５７は、ＤＢＣ７０の第１部分７３に対して接続される。カスコードスイッチ７００のソース端子５９は、ＤＢＣ７０の第２部分７４に対して接続される。カスコードスイッチ７００のゲート端子５８は、低電圧Ｅモードトランジスタ５２のゲートコンタクト５５に対して接続される。図７Ｃは、ドレインバックメタル２５およびゲートバックメタル層２７である裏面メタライゼーションを示す、パッケージ７０１で使用されるＤモードデバイス３００の裏面平面図である。図７Ａ～７Ｃに見られるように、ドレインコンタクト２２はＤＢＣ７０の第１部分７３に対して電気的に接続され、Ｄモードデバイス５１のゲートコンタクト２３は外部ワイヤコネクタを使用せずにＤＢＣ７０の第２部分７４に対して電気的に接続される。
【0079】
図７Ｄはカスコードスイッチ７１０の正面側の平面図であり、カスコードスイッチ７００と同様であるが、ＩＩＩ－Ｎ空乏モードトランジスタが、図３Ｃのデバイス３１０を使用してディスクリートコンポーネントパッケージ７０２に実装されている点が異なる。図３Ｃのデバイス３１０で説明したように、ドレインビア１５はアクティブ領域３１の内側にあるデバイスの領域に形成され、ゲートビア１６はアクティブ領域３１の外側にあるデバイスの領域に形成される。この構成は図７Ｅに示されるように、ドレインバックメタル２５がデバイス３１０の中央に形成され、ゲートバックメタル２７がデバイス３１０の縁部に形成されることを可能にする。図７Ｄに見られるように、ＤＢＣ７０のトレンチ７６は、ＤＢＣ７０の第１部分７３がデバイス３１０の中央でドレインバックメタル層２５に対して接続されることを可能にするように構成され、ゲートバックメタル２７はデバイス３１０の縁部付近でＤＢＣ７０の第２部分７４に対して接触することができる。
【0080】
ＤＢＣ基板７０を利用することによって、デバイス７００および７１０は図６Ａ～図６Ｃのデバイス６００（導電性パッケージベース６０に直接実装される）と比較して複雑さを増したが、他の利点が存在する。例えば、ＩＩＩ－Ｎ材料構造１２とは反対側の基板１２の側に、ゲートコンタクト２３およびドレインコンタクト２２の両方のためのゲート端子接続およびドレイン端子接続を形成することによって、ＤモードＩＩＩ－Ｎトランジスタ３００／３１０の上面全体を利用して、ゲートおよび／またはドレインワイヤボンドのための任意の領域を割り振る必要なしに、ソースコンタクト２１のサイズを最大化することができる。より大きな面積のソースコンタクト２１を有することは、低電圧Ｅモードトランジスタ５２のサイズの増大を可能にし、ひいてはカスコードスイッチ６００と比較してカスコードスイッチ７００および７１０の全オン抵抗を低減する。
【0081】
図８Ａは、図４Ａ～４ＤのＩＩＩ－Ｎデバイス４００（または４１０）を用いてパッケージ８０１が実装されることを除いてカスコードスイッチ７００に類似する、スイッチ８００およびパッケージ８０１の前面平面図である。ここで、デバイス４００（または４１０）は、空乏モードトランジスタの代わりにエンハンスメントモードトランジスタである。エンハンスメントモードトランジスタがパッケージ８０１に対して導入されるとき、ソースビア１７は図８Ｂに見られるように、デバイス４００のソースコンタクト２１をソースバックメタル２９に対して接続するために使用される。ソースバックメタル２９は、図８ＡのＤＢＣ７０の部分７５に対して接続される。ソース端子５９は、ＤＢＣ７０の部分７５に対して接続される。ドレイン端子５７は、ＤＢＣ７０の部分７３に対して接続される。ゲート端子５８は、デバイス４１０のゲートコンタクト２３に対して接続される。
【0082】
図８Ｃは、カスコードスイッチ８１０の正面側の平面図である。カスコードスイッチ８１０は、図４Ｄのデバイス４２０を使用してエンハンスメントモードＩＩＩ－Ｎトランジスタがディスクリートコンポーネントパッケージ８０２に実装されることを除いて、スイッチ８００と同様である。図４Ｄのデバイス４２０で説明したように、ドレインビア１５はアクティブ領域３１内にあるデバイスの領域に形成され、ソースビア１７はアクティブ領域３１の外側にあるデバイスの領域に形成される。この構成は、図８Ｄの裏面平面図に示されるように、ドレインバックメタル２５がデバイス４２０の中央に形成され、ソースバックメタル２９がデバイス４２０の縁部に形成されることを可能にする。図８Ｃに見られるように、ＤＢＣ７０のトレンチ７６は、ＤＢＣ７０の第１部分７３がデバイス４２０の中央のドレインバックメタル層２５に対して接続されるように構成され、ソースバックメタル２９はデバイス４２０のエッジ付近のＤＢＣ７０の部分７５に対して接触することができる。
【0083】
図９Ａは、図４Ｅまたは図４ＧのエンハンスメントモードＩＩＩ－Ｎデバイス４３０（またはデバイス４４０）を使用してディスクリートコンポーネントパッケージ９０１に実装されたスイッチ９００の前面平面図である。図４Ｅのデバイス４３０で説明したように、ソースビア１７は図９Ｂのデバイス４３０／４４０の裏面平面図に示すように、ソースコンタクト２１をソースバックメタル層２９に接続するために使用される。デバイス４４０が使用されるとき、導電性基板は、ソースコンタクト２１をバックメタル層２９に接続するために使用される。トランジスタ４３０／４４０のソースコンタクト２１は、外部ワイヤボンドを使用することなく、ソースビア１７を介して導電性パッケージベース６０に対して電気的に接続される。ディスクリートパッケージのソース端子５９は、導電性パッケージベース６０に対して接続される。デバイス４３０／４４０のドレインコンタクト２２はドレイン端子５７に対して接続され、デバイス４３０／４４０のゲートコンタクト２３はゲート端子５８に対して接続される。さらに、ノーマリーオフ動作を達成するカスコード構成を必要とせずに、大面積ドレインコンタクトパッド２２は、デバイスのオン抵抗をさらに低減し信頼性を改善することができる大径ドレインワイヤボンドまたは金属クリップの使用を、可能にすることができる。
【0084】
ディスクリート電子部品パッケージ６０１、６０２、６０３、７０１、７０２、８０１、８０２、および９０１は、ＴＯ－２２０またはＴＯ－２４７などの３端子パッケージとすることができる。しかしながら、クワッドフラット無鉛（ＱＦＮ）、表面実装デバイス（ＳＭＤ）、またはロスフリーパッケージ（ＬＦＰＡＫ）などのような、リードレスパッケージを有する代替の実施形態を使用することができる。さらに、パッケージの部品は、設計者およびパッケージタイプのニーズに最も適した方法で配向または配置されてもよい。
【0085】
電子モジュール
ＩＩＩ－Ｎ高電子移動度トランジスタ（ＨＥＭＴ）で有望な利点を示す回路トポロジーの１つのタイプは、ハーフブリッジおよびフルブリッジ回路トポロジーである。図１０は、ハイサイドスイッチングトランジスタ１０２とローサイドスイッチングトランジスタ１０３とを有するハーフブリッジ回路図１０００を示す。ハーフブリッジ回路は、高電圧ノード１０４（ＶHIGH）と、低電圧またはグランドノード１０６（ＧＮＤ）とを有する。ハイサイドトランジスタ１０２のソースとローサイドトランジスタ１０３のドレインとの間にあるハーフブリッジのアウトプットノード１０７（ＶOUT）は、負荷モータ（誘導部品１０８）に対して接続されるように構成される。図１０の回路の適切な動作を保証するために、ＤＣ高電圧ノード１０４は、ＡＣ接地として維持されなければならない。すなわちノード１０４は、コンデンサ１０９の一方の端子を高電圧ノード１０４に接続し、コンデンサの他方の端子を接地１０６に接続することによって、ＤＣ接地１０６に容量結合することができる。図１０のハーフブリッジ回路１０００は、前述のＩＩＩ－Ｎトランジスタ２００、２１０、３００、３１０、４００、４１０、４２０、４３０、および４４０をハイサイドトランジスタ１０２および／またはローサイドトランジスタ１０３として使用して形成することができる。
ＩＩＩ－Ｎ高電子移動度トランジスタ（ＨＥＭＴ）で有望な利点を示す回路トポロジーの１つのタイプは、ハーフブリッジおよびフルブリッジ回路トポロジーである。図１０は、ハイサイドスイッチングトランジスタ１０２とローサイドスイッチングトランジスタ１０３とを有するハーフブリッジ回路図１０００を示す。ハーフブリッジ回路は、高電圧ノード１０４（ＶHIGH）と、低電圧またはグランドノード１０６（ＧＮＤ）とを有する。ハイサイドトランジスタ１０２のソースとローサイドトランジスタ１０３のドレインとの間にあるハーフブリッジのアウトプットノード１０７（ＶOUT）は、負荷モータ（誘導部品１０８）に対して接続されるように構成される。図１０の回路の適切な動作を保証するために、ＤＣ高電圧ノード１０４は、ＡＣ接地として維持されなければならない。すなわちノード１０４は、コンデンサ１０９の一方の端子を高電圧ノード１０４に接続し、コンデンサの他方の端子を接地１０６に接続することによって、ＤＣ接地１０６に容量結合することができる。図１０のハーフブリッジ回路１０００は、前述のＩＩＩ－Ｎトランジスタ２００、２１０、３００、３１０、４００、４１０、４２０、４３０、および４４０をハイサイドトランジスタ１０２および／またはローサイドトランジスタ１０３として使用して形成することができる。
【0086】
本明細書では、低レベルのＥＭＩを維持し、それによって、より高い回路安定性および改善された性能を可能にするのに適した集積電子モジュールについて説明する。本明細書のモジュールの設計は、モジュールにおいて使用されるスイッチの設計と組み合わせて、インダクタンスの低減ならびに他の回路寄生の低減をもたらすことができ、それによって、上述の性能および信頼性の改善をもたらす。電子モジュールはまた、従来のモジュールよりも小型化され、組み立てが容易であり、それによって、より低い製造コストを可能にすることができる。
【0087】
図１１Ａおよび図１１Ｂは、それぞれ、電子モジュール１１００の平面図および断面図を示す。モジュール１１００は、図１０に示されるハーフブリッジ構成で接続されたカスコードスイッチ６００ａおよび６００ｂを有する。スイッチ６００ａおよび６００ｂの各々に使用できるカスコードスイッチ６００の平面図および断面図は、図６Ａ～６Ｃに記載され示されている（カスコードスイッチ６００の代わりに他のカスコード構成が使用され得る）。モジュール１１００は、直接接合銅（ＤＢＣ）基板２２０（図１１Ｂに最もよく見られる）を有し、これは、モジュールのためのベース基板である。ＤＢＣ基板は、ＡｌＮやＡｌ2Ｏ3などのセラミックス絶縁体に、高温溶融・拡散過程で純銅を直接接合することにより形成される。ＤＢＣ基板２２０は絶縁（例えば、セラミックまたはＡｌＮ）基板２２６を有し、その上に上部金属層（例えば、銅またはニッケル）が、少なくとも、高電圧プレートとして機能する第１部分２２１と、出力プレートとして機能する第２部分２２２と、接地プレートとして機能する第３部分２２３とにパターニングされる。部分２２１、２２２、および２２３はそれぞれ、上部金属層を貫通して形成されたトレンチ２２５によって互いに電気的に絶縁されている。
【0088】
図１１Ｂに見られるように、ＤＢＣ基板は絶縁性基板２２６の上部金属層（２２１／２２２／２２３）とは反対側にバックメタル層２２７（例えば、銅またはニッケル）を有することができる。接地プレート２２３は、絶縁性基板２２６（図示せず）を貫通して金属ビアホールを形成することによって、バックメタル層２２７に対して任意選択で電気的に接続することができる。ハイサイドスイッチ６００ａは高電圧プレート２２１上に直接取り付けられ、ローサイドスイッチ６００ｂは出力プレート２２２上に直接取り付けられる。
【0089】
再び図１１Ａを参照すると、ハイサイドスイッチ６００ａ上で、Ｄモードトランジスタ２００ａのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって高電圧プレート２２１に対して電気的に接続される。Ｄモードトランジスタ２００ａのゲートコンタクト２３ａおよびＥモードトランジスタ５２ａのソースコンタクト５６ａは、それぞれワイヤコネクタ４４ａおよび４２ａを介して出力プレート２２２に対して電気的に接続されている。ローサイドカスコードスイッチ６００ｂの場合、Ｄモードトランジスタ２００ｂのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって出力プレート２２２に対して電気的に接続される。Ｄモードトランジスタ２００ｂのゲートコンタクト２３ｂおよびＥモードトランジスタ５２ｂのソースコンタクト５６ｂは、それぞれ、ワイヤコネクタ４４ｂおよび４２ｂを介して接地板２２３に対して電気的に接続されている。
【0090】
電子モジュール１１００は任意選択で、電子部品が収容されるパッケージを有することができ、パッケージは、ハイサイドゲート入力リード２３１（ＶGH）、ローサイドゲート入力リード２３３（ＶGL）、高電圧リード２３０、グランドリード２３４、および出力リード２３２を有する。ハイサイドゲート入力リード２３１はハイサイドスイッチ６００ａのＥモードトランジスタ５２ａのゲートコンタクト５５ａに対して接続され、ローサイドゲート入力リード２３３はローサイドスイッチ６００ｂのＥモードトランジスタ５２ｂのゲートコンタクト５５ｂに対して接続され、高電圧リード２３０は高電圧プレート２２１に対して接続され、接地リード２３４は接地プレート２２３に対して接続され、出力リード２３２は出力プレート２２２に対して接続される。
【0091】
図１１Ａおよび図１１Ｂの電子モジュール１１０によって形成されるハーフブリッジ回路の適切な動作を保証するために、高電圧ノード２３０は、ＡＣ接地として維持されるべきである。簡単のために図１１Ａには示されていないが、ノード２３０は、コンデンサの第１端子を高電圧プレート２２１に接続し、コンデンサの第２端子を接地プレート２２３（コンデンサ７５として図１５Ｂに示す）に接続することによって、接地リード２３４に対して容量結合することができる。コンデンサは、トレンチ２２５の上方を横方向に延在することができる。コンデンサは、抵抗部品および容量部品を有するハイブリッドコンデンサとすることができる。抵抗成分は０．１Ωより大きくすることができ、容量成分は０．１ｎＦより大きくすることができる。
【0092】
スイッチおよび関連するモジュールの設計は、様々な動作モード中にハイサイドスイッチ１０２および／またはローサイドスイッチ１０３の性能を決定するための重要な要因となり得る。カスコードスイッチ６００ｂをローサイドデバイス１０３としてハーフブリッジモジュール１０００に実装し、それによって、カスコードスイッチ６００ｂのＤモードトランジスタ２００ｂとモジュール１０００の出力プレート２２２との間の外部ドレインワイヤ接続の必要性を排除することにより（Ｄモードトランジスタ２００ａドレインがドレインビア１５を介して出力プレート２２２に接続されるので）、ハーフブリッジモジュールにおける寄生インダクタンスが低減される。これは、スイッチング動作中にカスコードスイッチ６００ｂが受けるリンギングを減少させる。
【0093】
さらに、ハイサイドスイッチ６００ａは、特定のスイッチングシーケンス中に逆導通モードで動作させることができる。ここで、カスコードスイッチ６００ａのＤモードＩＩＩ－Ｎトランジスタ２００ａと高電圧板２２１との間のドレイン接続は、ビアホール１５を介して接続されており、電子モジュールにおける寄生インダクタンスがさらに低減されている。これは、逆導通モードに切り替わるときにカスコードスイッチ６００ａが受ける電圧スパイクおよびリンギングをさらに低減する。
【0094】
集積電子モジュール１１１０の上面図が図１１Ｃに示されており、これは図１１Ａの電子モジュール１１００と同様である。しかしながら、モジュール１１１０においてはハイサイドスイッチ２００ａおよびローサイドスイッチ２００ｂがＥモードＩＩＩ－Ｎトランジスタであり、その結果、カスコードスイッチ（スイッチ６００など）はノーマリオフ動作のために必要とされない。スイッチ２００ａおよび２００ｂの各々に使用することができる２００の平面図および断面図は、図２Ａおよび２Ｂに記載され示されている。ハイサイドスイッチ２００ａがＥモードＩＩＩ－Ｎトランジスタである場合、Ｅモードトランジスタ２００ａのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって高電圧プレート２２１に対して電気的に接続される。Ｅモードトランジスタ２００ａのゲートコンタクト２３ａはハイサイドゲート入力リード２３１に対して接続され、Ｅモードトランジスタ２００ａのソースコンタクト２１ａはワイヤコネクタ４２ａを介して出力プレート２２２に対して電気的に接続される。ローサイドスイッチ２００ｂがエンハンスメントモードＩＩＩ－Ｎトランジスタである場合、トランジスタ２００ｂのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって出力プレート２２２に対して電気的に接続される。トランジスタ２００ｂのゲートコンタクト２３ｂはローサイドゲート入力リード２３３に対して接続され、トランジスタ２００ｂのソースコンタクト２１ｂはワイヤコネクタ４２ｂを介して接地プレート２２３に対して電気的に接続される。
【0095】
集積電子モジュール１１２０の上面図を図１１Ｄに示し、これは図１１Ａの電子モジュール１１００と同様である。しかしながら、モジュール１１２０においては、図４Ｆまたは４Ｇのエンハンスメントモードデバイス４３０または４４０がそれぞれ、ハイサイドスイッチおよびローサイドスイッチとして使用される。簡単にするために、図１１Ｄは、図４Ｇのトランジスタ４４０と同様のハイサイドスイッチ４４０ａおよびローサイドスイッチ４４０ｂを用いて示されている。ＤＢＣ２２６は、ＤＢＣに形成されたトレンチ２２５によって互いに電気的に絶縁された、高電圧プレート２２１、出力プレート２２２、接地プレート２２３、を有する。ハイサイドスイッチ４４０ａとしてＥモードスイッチ４４０を用いる場合、ドレインコンタクト２２ａは、コネクタ４１ａによって高電圧プレート２２１に対して接続される。スイッチ４４０ａのソースコンタクトは、ソースバックメタル２９に対して電気的に接続されるソースビア１７によって出力プレート２２２に対して電気的に接続される。ゲートコンタクト２３ａは、ハイサイドゲート入力リード２３１に対して接続されている。Ｅモードスイッチ４４０がローサイドスイッチ４４０ｂとして使用される場合、ドレインコンタクト２２ｂは、コネクタ４１ｂによって出力プレート２２２に対して接続される。スイッチ４４０ｂのソースコンタクトは、ソースバックメタル２９に対して電気的に接続されるソースビア１７によって接地プレート２２３に対して電気的に接続される。ゲートコンタクト２３ｂは、ローサイドゲート入力リード２３３に対して接続されている。
【0096】
集積電子モジュール１２００の上面図が図１２Ａに示されており、これは図１１Ａの電子モジュール１１００と同様である。しかしながら、モジュール１２００は、図１２Ａに示されるハーフブリッジ構成で接続されるカスコードスイッチ７００ａおよび７００ｂを有する。スイッチ７００ａおよび７００ｂの各々に使用することができるカスコードスイッチ７００の平面図および断面図は、図７Ａおよび７Ｂに記載され示されている。モジュール１２００は直接接合銅（ＤＢＣ）基板３２０を有し、これは、モジュールのためのベース基板とすることができる。ハイサイドスイッチ７００ａの場合、Ｄモードトランジスタ３００ａのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって高電圧プレート２２１に対して電気的に接続される。Ｄモードトランジスタ３００ａのゲートコンタクト２３は、ゲートバックメタル２７に対して接続されたゲートビア１６によって出力プレート２２２に対して電気的に接続される。Ｅモードトランジスタ５２ａのソースコンタクト５６ａは、ワイヤコネクタ４２ａを介して出力プレート２２２に対して電気的に接続されている。ローサイドカスコードスイッチ７００ｂの場合、Ｄモードトランジスタ３００ｂのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって出力プレート２２２に対して電気的に接続される。Ｄモードトランジスタ３００ｂのゲートコンタクト２３は、ゲートバックメタル２７に対して接続されたゲートビア１６によって接地プレート２２３に対して電気的に接続される。Ｅモードトランジスタ５２ｂのソースコンタクト５６ｂは、ワイヤコネクタ４２ｂを介して接地プレート２２３に対して電気的に接続される。図１２Ａのハーフブリッジモジュール１２００は、それぞれハイサイドスイッチ６００ａおよびローサイドスイッチ６００ｂからゲートワイヤコネクタ４４ａおよび４４ｂを排除することによって、図１１Ａのハーフブリッジモジュール１１００よりも有利であり、これは回路スイッチングインダクタンスおよびパッケージングの複雑さをさらに低減する。
【0097】
集積電子モジュール１２１０の上面図および断面図がそれぞれ図１２Ｂおよび図１２Ｃに示されており、図１２Ａの電子モジュール１２００と同様である。しかしながら、モジュール１２１０においては、ハイサイドスイッチ４１０ａおよびローサイドスイッチ４１０ｂはエンハンスメントモードＩＩＩ－Ｎトランジスタであり、その結果、カスコードスイッチ（スイッチ７００など）はノーマリオフ動作に必要とされない。スイッチ４１０ａおよび／または４１０ｂの各々に使用することができるデバイス４００または４１０の平面図および断面図は、図４Ａおよび４Ｄに記載され示されている。ハイサイドスイッチ４１０ａがエンハンスメントモードＩＩＩ－Ｎトランジスタである場合、トランジスタ４１０ａのドレインコンタクト２２はドレインバックメタル２５ａに対して接続されたドレインビア１５によって高電圧プレート２２１に対して電気的に接続され、トランジスタ４１０ａのソースコンタクト２１はソースバックメタル２８ａに対して接続されたソースビア１７によって出力プレート２２２に対して電気的に接続される（図１２Ｃに最もよく見られる）。トランジスタ４１０ａのゲートコンタクト２３ａは、ハイサイドゲート入力リード２３１に対して接続されている。ローサイドスイッチ４１０ｂがエンハンスメントモードＩＩＩ－Ｎトランジスタである場合、トランジスタ４１０ｂのドレインコンタクト２２は、ドレインバックメタル２５ｂに対して接続されたドレインビア１５によって出力プレート２２２に対して電気的に接続され、トランジスタ４１０ｂのソースコンタクト２１は、ソースバックメタル２８ｂに対して接続されたソースビア１７によって接地プレート２２３に対して電気的に接続される。トランジスタ４１０ｂのゲートコンタクト２３ｂは、ローサイドゲート入力リード２３３に対して接続される。図１２Ｂおよび１２Ｃに見られるように、ハイサイドスイッチ４１０ａおよびローサイドスイッチ４１０ｂがエンハンスメントモードＩＩＩ－Ｎトランジスタであるとき、モジュール１２１０は、ハイサイドスイッチ４１０ａまたはローサイドスイッチ４１０ｂから高電圧プレート２２１、出力プレート２２２、または接地プレート２２３に構成される任意の外部ワイヤコネクタを使用することなく実装できる。これは、モジュールのオン抵抗、スイッチングインダクタンス、およびパッケージングの複雑さを大幅に低減することができ、パッケージングコストの低減とともに性能の改善につながる。
【0098】
集積電子モジュール１３００の上面図を図１３Ａに示し、これは図１１Ａの電子モジュール１１００と同様である。しかしながら、モジュール１３００は、図１３Ａに示されるハーフブリッジ構成で接続されるカスコードスイッチ７１０ａおよび７１０ｂを有する。スイッチ７１０ａおよび７１０ｂの各々に使用することができるカスコードスイッチ７１０の平面図は、図７Ｄおよび７Ｅに関して説明し示している。モジュール１３００は直接接合銅（ＤＢＣ）基板４２０を有し、これは、モジュール１３００のためのベース基板とすることができる。ハイサイドカスコードスイッチ７１０ａおよびローサイドカスコードスイッチ７１０ｂは、ＤＢＣ基板４２０を有するモジュール１３００へ統合される。ハイサイドスイッチ７１０ａの場合、Ｄモードトランジスタ３１０ａのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって高電圧プレート２２１に対して電気的に接続される。Ｄモードトランジスタ３１０ａのゲートコンタクト２３は、ゲートバックメタル２７に対して接続されたゲートビア１６によって出力プレート２２２ａに対して電気的に接続され、ゲートバックメタル層２７はトランジスタ３１０のエッジ上に構成され、ドレインバックメタル２５は図７Ｅに示されるようにトランジスタ３１０の中央に構成される。スイッチ７１０ａのＥモードトランジスタ５２ａのソースコンタクト５６ａは、ワイヤコネクタ４２ａを介して出力プレート２２２ａに対して電気的に接続されている。ローサイドカスコードスイッチ７００ｂの場合、Ｄモードトランジスタ３１０ｂのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって出力プレート２２２ｂに対して電気的に接続される。Ｄモードトランジスタ３１０ｂのゲートコンタクト２３は、ゲートバックメタル２７に対して接続されたゲートビア１６によって接地プレート２２３に対して電気的に接続され、バックメタル２５および２７はトランジスタ３１０ａと同様に構成される。スイッチ７１０ｂのＥモードトランジスタ５２ｂのソースコンタクト５６ｂは、ワイヤコネクタ４２ｂを介して接地プレート２２３に対して電気的に接続される。出力プレート２２２ａと出力プレート２２２ｂは、電線コネクタ４５によって互いに電気的に接続されている。図示されていないが、ＤＢＣ４２０は、出力プレート２２２ａおよび２２ｂがＤＢＣ４２０上の金属層の同じ部分から形成され、ワイヤコネクタ４５が必要とされないように、構成することができる。
【0099】
集積電子モジュール１３１０の上面図を図１３Ｂに示し、これは図１３Ａの電子モジュール１３００と同様である。しかしながら、モジュール１３１０においては、ハイサイドスイッチ４２０ａおよびローサイドスイッチ４２０ｂはエンハンスメントモードＩＩＩ－Ｎトランジスタであり、その結果、カスコードスイッチ（スイッチ７１０など）はノーマリオフ動作に必要とされない。モジュール１３１０内のスイッチ４２０ａおよび／または４２０ｂの各々に使用されるトランジスタ４２０の平面図は、図４Ｄに示されている。ハイサイドスイッチ４２０ａがＥモードＩＩＩ－Ｎトランジスタである場合、トランジスタ４２０ａのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって高電圧プレート２２１に対して電気的に接続される。トランジスタ４２０ａのソースコンタクト２１は、ソースバックメタル２８に対して接続されたソースビア１７によって出力プレート２２２ａに対して電気的に接続され、ソースバックメタル層２８は図８Ｄに示されるように、トランジスタ４２０のエッジ上に構成され、ドレインバックメタル２５はトランジスタ４２０の中央に構成される。トランジスタ４２０ａのゲートコンタクト２３ａは、ハイサイドゲート入力リード２３１に対して接続されている。ローサイドスイッチ４２０ｂがＥモードＩＩＩ－Ｎトランジスタである場合、トランジスタ４２０ｂのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって出力プレート２２２ｂに対して電気的に接続される。トランジスタ４２０ｂのソースコンタクト２１は、ソースバックメタル２８に対して接続されたソースビア１７によって接地プレート２２３に対して電気的に接続され、バックメタル２５および２８はトランジスタ４２０ａと同様に構成される。トランジスタ４２０ｂのゲートコンタクト２３ｂは、ローサイドゲート入力リード２３３に対して接続される。出力プレート２２２ａと出力プレート２２２ｂは、電線コネクタ４５によって互いに電気的に接続されている。図示されていないが、ＤＢＣ４２０は、出力プレート２２２ａおよび２２ｂがＤＢＣ４２０上の金属層の同じ部分から形成され、ワイヤコネクタ４５が必要とされないように、構成することができる。図１３Ｂに見られるように、ハイサイドスイッチ４２０ａおよびローサイドスイッチ４２０ｂがエンハンスメントモードＩＩＩ－Ｎトランジスタであるとき、モジュール１３１０は、ハイサイドスイッチ４１０ａまたはローサイドスイッチ４１０ｂから高電圧プレート２２１、出力プレート２２２、または接地プレート２２３に構成される任意の外部ワイヤコネクタを使用することなく実装できる。これは、回路スイッチングインダクタンスおよびパッケージングの複雑さをさらに低減することができる。
【0100】
集積電子モジュール１４００の上面図を図１４Ａに示し、これは図１１Ａの電子モジュール１１００と同様である。しかしながら、モジュール１４００は、図１４Ａに示されるハーフブリッジ構成で接続されるハイサイドカスコードスイッチ６００ａおよびローサイドカスコードスイッチ６２０ｂを有する。ハイサイドスイッチ６００ａとして使用することができるカスコードスイッチ６００の平面図および断面図は、図６Ａ～図６Ｃに関して説明され示されている。ローサイドスイッチ６２０ｂとして使用することができるカスコードスイッチ６２０の平面図および断面図は、図６Ｅ～６Ｇに関して説明され示されている。モジュール１４００は直接接合銅（ＤＢＣ）基板５２０を有し、これは、モジュールのためのベース基板とすることができる。ハイサイドスイッチ６００ａの場合、Ｄモードトランジスタ２００ａのドレインコンタクト２２は、ドレインバックメタル２５に対して接続されたドレインビア１５によって高電圧プレート２２１に対して電気的に接続される。Ｄモードトランジスタ３００ａのゲートコンタクト２３およびＥモードトランジスタ５２ａのソースコンタクト５６ａは、それぞれコネクタ４４ａおよび４２ａによって出力プレート２２２に対して電気的に接続される。ローサイドカスコードスイッチ６２０ｂの場合、Ｄモードトランジスタ３２０ｂのゲートコンタクト２３は、ゲートバックメタル２７に対して接続されたゲートビア１６によって接地プレート２２３に対して電気的に接続される。Ｅモードトランジスタ５２ｂのソースコンタクト５６ｂは、ワイヤコネクタ４２ｂを介して接地プレート２２３に対して電気的に接続される。Ｄモードトランジスタ３２０ｂのドレインコンタクト２２ｂは、ワイヤコネクタ４６ｂを介して出力プレート２２２に対して接続されている。図１４Ａのハーフブリッジモジュール１４００は、外部ワイヤを使用せずに高電圧端子２３０にハイサイドスイッチ６００ａのドレインを構成し、外部ワイヤコネクタを使用することなくＤモードトランジスタ３２０ｂのゲートをローサイドスイッチ６２０ｂの接地端子２３４に構成することによって、図１１Ａのハーフブリッジモジュール１１００よりも有利となる。
【0101】
集積電子モジュール１４１０の上面図および断面図が図１４Ｂに示されており、これは図１４Ａの電子モジュール１４００と同様である。しかしながら、モジュール１４１０においてはハイサイドスイッチ２００ａおよびローサイドスイッチ４３０ｂはエンハンスメントモードＩＩＩ－Ｎトランジスタであり、その結果、カスコードスイッチ（スイッチ６００ａおよび６２０ｂなど）はノーマリオフ動作のために必要とされない。ハイサイドスイッチ２００ａとして使用可能なトランジスタ２００または２１０の平面図および断面図は、図２Ａ～図２Ｄに関して説明され示されている。ローサイドスイッチ４３０ｂとして使用可能なトランジスタ４３０（またはトランジスタ４４０）の平面図および断面図は、図４Ｅおよび図４Ｆに関して説明され示されている。ハイサイドスイッチ２００ａがエンハンスメントモードＩＩＩ－Ｎトランジスタである場合、トランジスタ２００ａのドレインコンタクト２２は、ドレインバックメタル２５ａに対して接続されたドレインビア１５によって高電圧プレート２２１に対して電気的に接続される。トランジスタ２００ａのソースコンタクト２１ａは、ワイヤコネクタ４２ａを介して電気的に接続されている。トランジスタ２００ａのゲートコンタクト２３ａは、ハイサイドゲート入力リード２３１に対して接続されている。ローサイドスイッチ４３０ｂがエンハンスメントモードＩＩＩ－Ｎトランジスタであるとき、トランジスタ４３０ｂのソースコンタクト２１は、ソースバックメタル２８に対して接続されたソースビア１７によって接地プレート２２３に対して電気的に接続される。トランジスタ４３０ｂのドレインコンタクト２２ｂは、ワイヤコネクタ４６ｂを介して出力プレート２２３に対して電気的に接続されている。トランジスタ４３０ｂのゲートコンタクト２３ｂは、ローサイドゲート入力リード２３３に対して接続される。図１４Ｂに見られるように、ハイサイドスイッチ２００ａａおよびローサイドスイッチ４３０ｂがエンハンスメントモードＩＩＩ－Ｎトランジスタである場合、ハイサイドスイッチのドレインを高電圧端子２３０に対して接続することができ、ローサイドスイッチのソースを外部ワイヤコネクタを使用することなく接地端子２３４に対して接続することができる。これは、モジュールオン抵抗、スイッチングインダクタンス、およびパッケージングの複雑さを低減することができ、パッケージングコストの低減とともに性能の改善につながる。
【0102】
電子モジュール１１００～１４１０は、単一のハイサイドスイッチおよび単一のロースイッチを有するハーフブリッジ回路を示すが、代替的に、電子モジュール１１００～１４１０のいずれも、同じ電子モジュール内に並列に接続された２つ以上のハーフブリッジ回路を有するように構成することができる。たとえば、図１５Ａは、並列に接続されたハイサイドエンハンスメントモードＩＩＩ－Ｎデバイス２００ａおよびハイサイドエンハンスメントモードＩＩＩ－Ｎデバイス２００ａ’(図２Ａの同じＩＩＩ－Ｎデバイス２００とすることができる）と、並列に接続されたローサイドエンハンスメントモードＩＩＩ－Ｎデバイス２００ｂおよびローサイドエンハンスメントモードＩＩＩ－Ｎデバイス２００ｂ’(図２Ａの同じＩＩＩ－Ｎデバイス２００とすることができる）とを有する電子モジュール１５００（図１１Ｃのモジュール１１１０と同様である）を示す。あるいは、本明細書で前述した他のデバイスを並列に接続することもできる。ハイサイドゲート入力端子２３１は、デバイス２００ａのゲートコンタクト２３ａおよびデバイス２００ａ’のゲートコンタクト２３ａ’に対して接続される。ローサイドゲート入力端子２３３は、デバイス２００ｂのゲートコンタクト２３ｂおよびデバイス２００ｂ’のゲートコンタクト２３ｂ’に対して接続される。ハイサイドスイッチおよびローサイドスイッチは、ＤＢＣ６２０に対して並列に構成される。デバイス２００ａ’のソースコンタクト２１ａ’はコネクタ４２ａを介して出力プレート２２２に対して接続され、デバイス２００ｂ’のソースコンタクト２１ｂ’はコネクタ４２ｂ’を介して接地プレート２２３に対して接続される。２つのハーフブリッジ回路を並列に接続することにより、モジュールのオン抵抗を低減することができ、単一のハーフブリッジ回路のみでは不可能なより大きな最大動作電力を提供することができる。並列ハーフブリッジ回路がモジュール１５００などの同じ電子モジュールへ構成されるとき、インダクタンスは低減され、スイッチング同期は理想的に整合される。モジュール１５００は並列に接続された２つのハイサイドスイッチおよび２つのローサイドスイッチを示すが、オン抵抗をさらに低減するために、３つ以上のスイッチを並列に接続することができる。
【0103】
代替的に、ハーフブリッジ回路を示す電子モジュール１１００～１４１０のいずれも、３相フルブリッジ回路を有するように構成することができる。例えば、図１５Ｂは、単一のパッケージ内に統合された３相フルブリッジを含む電子モジュール１５１０の上面図である。第１相ハーフブリッジ回路は、ハイサイドスイッチ８２とローサイドスイッチ８３とを有する。第２相ハーフブリッジ回路は、ハイサイドスイッチ８２’とローサイドスイッチ８３’とを有する。第３相ハーフブリッジ回路は、ハイサイドスイッチ８２’’とローサイドスイッチ８３’’とを有する。モジュール１５１０の全てのハイサイドスイッチおよびローサイドスイッチは例えば、それぞれ、図４Ｆおよび図４ＧのＥモードスイッチ４３０または４４０を用いて実装することができる。モジュール１５１０はＤＢＣ層１５２０を有し、ＤＢＣ１５１０の上部金属層は、ＤＢＣ１５１０の上部金属層を貫通して形成されたトレンチ２２５によって分離された少なくとも５つの部分にパターニングされる。第１部分は、高電圧リード９１を介して直流高電圧入力に対して接続される高電圧プレート２２１として機能する。第２部分は、第１相９２の出力ノードに対して接続される出力プレート２２７として機能する。第３部分は、第２相９２’の出力ノードに対して接続される出力プレート２２８として機能する。第４部分は、第３相９２’’の出力ノードに対して接続される出力プレート２２９’’として機能する。第５部分は、接地リード９３を介してＤＣ接地に対して接続されるように構成された接地プレート２２３として機能する。
【0104】
ハイサイドスイッチおよびローサイドスイッチが図４Ｇのデバイス４４０と同様に構成されるとき、ハイサイドスイッチ８２、８２’、および８２’’の基板はそれぞれ、出力プレート２２７、２２８、および２２９に対して接触するとともに電気的に接続される。ローサイドスイッチ８３、８３’、および８３’’の基板は、接地プレート２２３に対して接触するとともに電気的に接続され、これにより、すべてのローサイドスイッチはＤＢＣ１５２０の同じ金属部分に対して接触し電気的に接続される。ハイサイドスイッチ８２，８２’，８２’’の基板はそれぞれ互いに電気的に絶縁されている。ハイサイドスイッチ８２のドレインコンタクト２１はコネクタ４１によって高電圧プレート２２１に対して接続され、ハイサイドスイッチ８２’のドレインコンタクト２１’はコネクタ４１’によって高電圧プレート２２１に対して接続され、ハイサイドスイッチ８２’’のドレインコンタクト２１’’はコネクタ４１’’によって高電圧プレート２２１に対して接続されている。ローサイドスイッチ８３のドレインコンタクト２１はコネクタ４３によって第１相出力プレート２２７に対して接続され、ローサイドスイッチ８３’のドレインコンタクト２１’はコネクタ４３’によって第２相出力プレート２２８に対して接続され、ローサイドスイッチ８３’’のドレインコンタクト２１’’はコネクタ４３’’によって第３位相出力プレート２２９に対して接続される。任意選択的に、コンデンサ７５の第１端子はＤＣ高電圧プレート２２１に対して接続することができ、コンデンサ７５の第２端子は、ＤＣ高電圧プレート２２１がＡＣ接地に対して接続されるように、接地プレート２２３に対して接続することができる。
【0105】
ゲートドライバは、ハイサイドスイッチを動作させるための３つの独立したゲート信号と、ローサイドスイッチを動作させるための３つの独立したゲート信号とを使用して、モジュール１５００を動作させる。ゲートドライバからのそれぞれ独立したハイサイドゲート信号は、ゲート入力ノード９４、９４’および９４’’に対して接続することができ、一方、ゲートドライバからのそれぞれ独立したローサイドゲート信号は、ゲート入力ノード９５、９５’および９５’’に接対して続することができる。３相フルブリッジ回路を単一の集積電子デバイスモジュール１５２０に統合することは、スイッチング効率を大幅に改善すると同時に、回路の複雑さを低減することができる。
【0106】
製造方法
図１６は、図２～図４のＩＩＩ－Ｎデバイスを製造する例示的な方法１６００の流れ図である。説明のために、本方法は、図３Ａおよび図３Ｂの例示的なデバイス３００を参照して説明される。ＩＩＩ－Ｎ材料構造は、絶縁基板の前面に形成される（１６１０）。絶縁基板は例えば、５００ｕｍ～１ｍｍの初期厚さを有するサファイア基板とすることができる。サファイア基板はＭＯＣＶＤ反応器などの反応器内に配置することができ、ＩＩＩ－Ｎ材料構造を反応器内に堆積させることができる。ＩＩＩ－Ｎ材料構造は、ＩＩＩ－Ｎバッファ層、ＩＩＩ－Ｎチャネル層、およびＩＩＩ－Ｎバリア層を有することができる。ＩＩＩ－Ｎバリア層のバンドギャップは、ＩＩＩ－Ｎチャネル層のバンドギャップよりも大きく、その結果、横方向２次元電子ガス（２ＤＥＧ）チャネルがＩＩＩ－Ｎ材料構造内に形成され、デバイスチャネルとして機能する。ＩＩＩ－Ｎ材料構造体はＧａ極性配向で形成することができ、またはＩＩＩ－Ｎ材料構造体はＮ極性配向で形成することができ、またはＩＩＩ－Ｎ材料構造体は、ｒ面上に成長するＡ面ＧａＮとすることができる。
図１６は、図２～図４のＩＩＩ－Ｎデバイスを製造する例示的な方法１６００の流れ図である。説明のために、本方法は、図３Ａおよび図３Ｂの例示的なデバイス３００を参照して説明される。ＩＩＩ－Ｎ材料構造は、絶縁基板の前面に形成される（１６１０）。絶縁基板は例えば、５００ｕｍ～１ｍｍの初期厚さを有するサファイア基板とすることができる。サファイア基板はＭＯＣＶＤ反応器などの反応器内に配置することができ、ＩＩＩ－Ｎ材料構造を反応器内に堆積させることができる。ＩＩＩ－Ｎ材料構造は、ＩＩＩ－Ｎバッファ層、ＩＩＩ－Ｎチャネル層、およびＩＩＩ－Ｎバリア層を有することができる。ＩＩＩ－Ｎバリア層のバンドギャップは、ＩＩＩ－Ｎチャネル層のバンドギャップよりも大きく、その結果、横方向２次元電子ガス（２ＤＥＧ）チャネルがＩＩＩ－Ｎ材料構造内に形成され、デバイスチャネルとして機能する。ＩＩＩ－Ｎ材料構造体はＧａ極性配向で形成することができ、またはＩＩＩ－Ｎ材料構造体はＮ極性配向で形成することができ、またはＩＩＩ－Ｎ材料構造体は、ｒ面上に成長するＡ面ＧａＮとすることができる。
【0107】
ＩＩＩ－Ｎ材料構造体を形成した後、デバイス端子（すなわち、ソースコンタクト、ゲートコンタクト、およびドレインコンタクト）が、基板とは反対側のＩＩＩ－Ｎ材料構造体の面上に形成される（１６２０）。ソースコンタクトおよび／またはドレインコンタクトは、２ＤＥＧチャネルに対して電気的に接続することができる。いくつかの実施形態ではドレインが２ＤＥＧチャネルに電対して気的に接続され、ソースコンタクトは２ＤＥＧチャネルから電気的に絶縁される。ゲートコンタクトは、デバイスチャネル内の電流を変調するために使用することができる。ソースコンタクト、ドレインコンタクト、およびゲートコンタクトは、Ｔｉ、Ａｌ、Ｎｉ、Ａｕ、または他の適切な材料からなる金属層で形成することができる。
【0108】
複数のビア（すなわち、ＴＳＶ）が、ＩＩＩ－Ｎ材料構造を貫通して、部分的に絶縁基板内にエッチングされる（１６３０）。フォトレジスト層またはハードマスク層などの保護層は、所望のビア位置を露出するために、ウェハにわたって選択的にパターニングすることができる。ＴＳＶは、トレンチ（または凹部）を形成するドライエッチングプロセスまたはウェットエッチングプロセスまたはその両方の組み合わせによってエッチングすることができる。例えば、ＩＩＩ－Ｎ材料構造を通って延びるＴＳＶの部分をドライエッチングすることができ、基板内に延びるＴＳＶの部分をウェットエッチングすることができる。あるいはまたはそれと組み合わせて、ＴＳＶはレーザアブレーションなどの他の技術を使用して実現することができる。典型的には、サファイア基板は所望の最終厚さよりも大きい初期厚さを有する。初期の厚さは、例えば、従来のＣＭＯＳタイプの設備で動作するときにウエハの破損を最小限に抑えるために、５００ｕｍよりも大きくすることができる。しかしながら、ＩＩＩ－Ｎデバイスの熱的および電気的要件に起因して、サファイア基板の最終的な所望の厚さは、５００ｕｍ未満、例えば、２００ｕｍ未満であり得る。ＴＳＶは、基板の所望の最終厚さよりも大きく、初期基板厚さよりも小さい深さまで、基板内に対してエッチングされるべきである。例えば、初期基板厚さが７００μｍであり、基板の所望の最終厚さが２００μｍである場合、ＴＳＶは、２００μｍ～７００μｍの深さまで基板にエッチングすることができる。ＴＳＶエッチングプロセスによって形成されるトレンチ深さは、初期基板厚さの１０％を超えることができる。ＴＳＶエッチングプロセスによって形成されるトレンチ深さは、最終的な所望の基板厚さよりも１０％大きくすることができる。
【0109】
図４Ｆのデバイス４４０などの導電性基板の場合、ＩＩＩ－Ｎ材料構造の厚さ全体を貫通するビアホールを形成し、導電性基板の上面でビアホールを終端することによって、貫通エピビア（またはＴＥＶ）を使用することができる。
【0110】
ＴＳＶ内に金属層が形成され、所望のデバイス端子に対して接続される（１６４０）。複数の端子接続の場合、例えば、図３Ａのデバイス３００において、連続金属層（金属２４、２６）が例えば、金属スパッタリングによってウェハの前面上に形成され、次いで、パターニングおよびエッチングされて、ゲートコンタクト２３をゲートビア１６内の金属１６に接続するとともに、ドレインコンタクト２２をドレインビア１５内の金属２４に接続する。ＴＳＶに形成される金属層（２４，２６）は、チタン、ニッケル、アルミニウム、金、銅、または任意の他の適切な材料とすることができる。
【0111】
次に、絶縁性基板の裏側（ＩＩＩ－Ｎ材料構造とは反対側の基板の側）を、典型的には物理的研削によって薄くして、ＴＳＶ内の金属層（２４，２６）を露出させる（１６５０）。基板は、デバイスの所望の最終基板厚さまで薄化される。バックメタル層は、絶縁性基板の裏面上に形成され、デバイス端子をバックメタルに接続する（１６６０）。絶縁性基板の裏面に形成されるバックメタル層は、チタン、ニッケル、アルミニウム、金、銅、または任意の他の適切な材料である。複数の裏面端子が必要な場合、バックメタルがパターン化される（１６７０）。裏面メタライゼーションは、スパッタリング、蒸着、ＰＶＤ、または任意の他の適切な方法によって堆積することができる。デバイス３００または図３Ａの例においては、バックメタルをパターニングして、ゲートコンタクト２３に対して電気的に接続されたゲートバックメタル２７と、ドレインコンタクト２２に対して電気的に接続されたドレインバックメタル２５とを形成することができる。図３Ｂに示されるように、ゲートバックメタル２７およびドレインバックメタル２５は、トレンチ３２によって分離される。
【0112】
集積回路
図１２Ａ～１４Ｂの電子モジュールは、ハーフブリッジ回路を形成するように構成された２つの別個のＩＩＩ－Ｎデバイスを示すが、サファイア基板などの絶縁性基板の実装は、共通の絶縁性基板上に複数のデバイスから形成された集積回路（すなわち、ＩＣ）を可能にする。
図１２Ａ～１４Ｂの電子モジュールは、ハーフブリッジ回路を形成するように構成された２つの別個のＩＩＩ－Ｎデバイスを示すが、サファイア基板などの絶縁性基板の実装は、共通の絶縁性基板上に複数のデバイスから形成された集積回路（すなわち、ＩＣ）を可能にする。
【0113】
図１７Ａは、単一の共通絶縁基板１２と一体化されたハーフブリッジ回路（図１０の回路１０００など）を形成するように構成されたカスコードハイサイドスイッチ（スイッチ７００など）およびカスコードローサイドスイッチ（スイッチ７００など）を有するデバイス１７００の断面図を示す。イオン注入によって、ハイサイドスイッチとローサイドスイッチとの間のＩＩＩ－Ｎ材料構造１３内に分離領域７５０が形成される。あるいは、領域７５０内のＩＩＩ－Ｎ材料は例えばドライエッチングによって物理的に除去することができる。ハイサイドスイッチを形成するために使用されるＩＩＩ－Ｎ材料は、ローサイドスイッチを形成するために使用されるＩＩＩ－Ｎ材料と比較して非常に異なる電圧となり得る。従来のモジュール（図１１Ａのモジュール１１００など）においては、ハイサイドスイッチおよびローサイドスイッチは物理的に２つの別個のチップ（すなわち、デバイス）に分離される。この物理的分離は、ハイサイドスイッチとローサイドスイッチとの間の電気的相互作用を排除するために使用される。分離領域７５０は、集積ＩＣについて、漏れ電流または電界などのデバイス性能およびスイッチング特性に影響を及ぼし得るハイサイドスイッチとローサイドスイッチとの間の任意の電気的相互作用が排除されることを確実にする。ＩＩＩ－Ｎ材料構造１３の厚さ全体にわたって延在する分離領域７５０が示されているが、十分な電気的絶縁のために必要とされるイオン注入の実際の深さは変化し得る。例えば、イオン注入の深さはＩＩＩ－Ｎ材料構造内の２ＤＥＧチャネルを越えて延在することができるが、必ずしもＩＩＩ－Ｎバッファ層の厚さ全体にわたって延在する必要はない。
【0114】
図１７Ｂは、単純化されたレイアウトを有することを除いて、図１７Ａのデバイス１７００に類似するデバイス１７１０の断面図を示す。ここで、ハイサイドスイッチのゲートバックメタル２７ａは、ローサイドスイッチのドレインバックメタル２５ｂと一体化して、単一のバックメタル層（２５ｂ／２７ａ）にすることができる。この単一のバックメタル層２５ｂ／２７ａは、ハーフブリッジの出力端子２３２に対して接続されるように構成することができる。
【0115】
図１７Ｃは図７Ａのデバイス１７００と同様に、単一の共通絶縁基板１２と一体化されたハーフブリッジ回路（図１０の回路１０００など）を形成するように構成されたエンハンスメントモードハイサイドスイッチ（スイッチ４１０など）およびエンハンスメントモードローサイドスイッチ（スイッチ４１０など）を有するデバイス１７２０の断面図を示す。ここで、ハイサイドスイッチのソースバックメタル２９ａは、ローサイドスイッチのドレインバックメタル２５ｂと一体化して、単一のバックメタル層（２９ｂ／２７ａ）にすることができる。この単一のバックメタル層２９ｂ／２７ａは、ハーフブリッジの出力端子２３２に対して接続されるように構成することができる。
【0116】
図１７Ｄは図７Ａのデバイス１７００と同様に、単一の共通絶縁基板１２と一体化されたハーフブリッジ回路（図１０の回路１０００など）を形成するように構成されたエンハンスメントモードハイサイドスイッチ（スイッチ２００など）およびエンハンスメントモードローサイドスイッチ（スイッチ４３０など）を有するデバイス１７３０の断面図を示す。ここで、ハイサイドスイッチのソース・コンタクト２１ａは、ローサイドスイッチのドレインコンタクト２２ｂと一体化されて、基板とは反対側のデバイス１７３０の側の単一のコンタクト層（２２ｂ／２１ａ）にすることができる。この単一のコンタクト層２２ｂ／２１ａは、ハーフブリッジの出力端子２３２に対して接続されるように構成することができる。
【0117】
図１７Ｅは図７Ａのデバイス１７００と同様に、単一の共通絶縁基板１２と一体化されたハーフブリッジ回路（図１０の回路１０００など）を形成するように構成されたカスコードハイサイドスイッチ（スイッチ６００など）およびカスコードローサイドスイッチ（スイッチ６２０など）を有するデバイス１７４０の断面図を示す。ここで、ハイサイドスイッチのゲートコンタクト２３ａは、ローサイドスイッチのドレインコンタクト２２ｂと一体化されて、基板とは反対側のデバイス１７４０の側の単一のコンタクト層（２２ｂ／２３ａ）とすることができる。この単一のコンタクト層２２ｂ／２３ａは、ハーフブリッジの出力端子２３２に対して接続されるように構成することができる。
【0118】
図１７Ｆは図１７Ａのデバイス１７００と同様に、単一の共通絶縁基板１２と一体化されたハーフブリッジ回路（図１０の回路１０００など）を形成するように構成されたカスコードハイサイドスイッチ（スイッチ５０２など）およびカスコードローサイドスイッチ（スイッチ５０２など）を有するデバイス１７５０の断面図を示す。ここで、ハイサイドスイッチのゲートコンタクト２３ａは、ローサイドスイッチのドレインコンタクト２２ｂと一体化されて、基板とは反対側のデバイス１７５０の側の単一のコンタクト層（２２ｂ／２３ａ）とすることができる。この単一のコンタクト層２２ｂ／２３ａは、ハーフブリッジの出力端子２３２に対して接続されるように構成することができる。図１７Ｆに見られるように、デバイス１７５０の集積回路はＴＶを使用せずに形成され、その結果、デバイス端子のすべてが、基板とは反対側の同じ側のＩＩＩ－Ｎ材料構造１３上に形成される。
【0119】
図１７Ｇは図１７Ａのデバイス１７００と同様に、単一の共通絶縁基板１２と一体化されたハーフブリッジ回路（図１０の回路１０００など）を形成するように構成された、Ｅモードハイサイドスイッチ（従来技術のスイッチ１００など）およびＥモードローサイドスイッチ（従来技術のスイッチ１００など）を有するデバイス１７６０の断面図を示す。ここで、ハイサイドスイッチのソースコンタクト２１ａは、ローサイドスイッチのドレインコンタクト２２ｂと一体化されて、基板とは反対側のデバイス１７６０の側の単一のコンタクト層（２２ｂ／２１ａ）とすることができる。この単一のコンタクト層２２ｂ／２１ａは、ハーフブリッジの出力端子２３２に対して接続されるように構成することができる。図１７Ｇに見られるように、デバイス１７６０の集積回路はＴＳＶを使用せずに形成され、その結果、デバイス端子のすべては基板とは反対側のＩＩＩ－Ｎ材料構造１３上に形成される。
【0120】
図１７Ａ～図１７Ｆに示されるＩＣデバイス１７００～１７６０は、電子モジュールなどの電子部品パッケージングに統合することができる。図１８Ａは、ＤＢＣ７２０上に統合された図１７Ｂのデバイス１７１０を含む電子モジュール１８００の平面図を示す。モジュール１８００内のデバイス１７１０の構成は、図１２Ａのモジュール１２００に記載されている構成と同様とすることができる。しかしながら、単一の共通基板上のデバイス１７１０のハイサイドスイッチおよびローサイドスイッチの統合構成により、モジュール１８００の全体サイズは、モジュール１２００と比較して大幅に低減され得る。これにより、スイッチングインダクタンスを低減し、回路性能を向上させることができる。
【0121】
図１８Ｂは、ＤＢＣ７２０上に統合された図１７Ｃのデバイス１７２０を含む電子モジュール１８１０の平面図を示す。モジュール１８１０内のデバイス１７２０の構成は、図１２Ｂのモジュール１２１０に記載されている構成と同様とすることができる。しかしながら、単一の共通基板上のデバイス１７２０のハイサイドスイッチおよびローサイドスイッチの統合構成により、モジュール１８１０の全体サイズは、モジュール１２１０と比較して大幅に低減され得る。これにより、スイッチングインダクタンスを低減し、回路性能を向上させることができる。
【0122】
図１８Ｃは、ＤＢＣ８２０上に統合された図１７Ｄのデバイス１７３０を含む電子モジュール１８２０の平面図を示す。モジュール１８２０におけるデバイス１７３０の構成は、モジュール１４０の出力プレート２２２がモジュール１８２０において省略され得ることを除いて、図１４Ｂのモジュール１４１０において説明される構成と同様であり得る。代わりに、デバイス１７３０の単一のコンタクト層２２ｂ／２１ａは、ワイヤボンド、銅クリップ、または他の適切な方法で出力端子２３２に対して接続するように構成することができる。単一の共通基板上のデバイス１７３０のハイサイドスイッチおよびローサイドスイッチの統合構成により、モジュール１８２０の全体サイズは、モジュール１４１０と比較して大幅に低減され得る。これにより、スイッチングインダクタンスを低減し、回路性能を向上させることができる。
【0123】
図１８Ｄは、ＤＢＣ９２０上に統合された図１７Ｃのエンハンスメントモードデバイス１７２０を含む電子モジュール１８３０の平面図を示す。モジュール１８３０内のデバイス１７２０の構成は、モジュール１８３０のＤＢＣ９２０がモジュール１８１０と比較してよりコンパクトなレイアウトのために構成されることを除いて、図１８Ｂのモジュール１８１０に統合されたデバイス１７２０と同様である。図１８Ｄに見られるように、高電圧プレート２２１および接地プレート２２３はモジュール１８３０の第１サイドにあるように構成され、出力プレート２２２はモジュールの第２サイドにあるように構成される。接続および同様の番号付けされた特徴は、前述したものと同様の方法で構成することができる。モジュール１８３０のＤＢＣ９２０レイアウトは、図１８Ｂのモジュール１８１０と比較して大幅に低減される全体的なモジュールサイズをもたらすことができる。これにより、スイッチングインダクタンスを低減し、回路性能を向上させることができる。
【0124】
図１８Ｅは、ＤＢＣ９２０上に統合された図１７Ｂのカスコードデバイス１７１０を含む電子モジュール１８４０の平面図を示す。モジュール１８４０内のデバイス１７１０の構成は、モジュール１８４０のＤＢＣ９２０がモジュール１８００と比較してよりコンパクトなレイアウトのために構成されることを除いて、図１８Ａのモジュール１８００に統合されたデバイス１７１と同様である。図１８Ｅに見られるように、高電圧プレート２２１および接地プレート２２３はモジュール１８３０の第１サイドにあるように構成され、出力プレート２２２はモジュールの第２サイドにあるように構成される。接続および同様の番号付けされた特徴は、前述したものと同様の方法で構成することができる。モジュール１８３０のＤＢＣ９２０レイアウトは、図１８Ａのモジュール１８００と比較して大幅に低減される全体的なモジュールサイズをもたらすことができる。これにより、スイッチングインダクタンスを低減し、回路性能を向上させることができる。
【0125】
本明細書で前述したデバイスおよび構成の多くは、サファイアなどの絶縁性基板上に作製されており、横型ＩＩＩ－Ｎデバイス上の裏面デバイス端子（例えば、ＩＩＩ－Ｎ材料構造体とは反対側の基板の側のドレイン端子）の作製を可能にし、デバイス電極のすべて（すなわち、ソースコンタクト、ドレインコンタクト、およびゲートコンタクト）がＩＩＩ－Ｎ材料構造体の同じ側（基板とは反対側）に形成される。しかしながら、裏面デバイス端子が形成されるデバイスの部分において基板が物理的に除去されるかまたはエッチング除去される場合、シリコンまたは炭化ケイ素などの導電性または半導体基板を使用することができる。図１９は、デバイス１９００がシリコン基板１０上に製造されることを除いて、図２のデバイス２００に類似するデバイス１９００を示す。デバイス１９００は、上述のモジュールまたは集積回路のいずれかにおいて、デバイス２００の代わりに使用され得る。基板１０は、少なくともドレインコンタクト２２の下にある領域３４において除去され、任意選択的に活性領域３１内に除去される。裏面絶縁体３７は、基板の裏面およびエッチングされた側壁、ならびに領域３４において基板１０が除去されたＩＩＩ－Ｎ材料構造１３の裏面上に、コンフォーマルに形成される。次いで、ドレインバックメタル２５が、背面絶縁体３７の上にコンフォーマルに堆積される。図１９に見られるように、ドレインビア１５の内部に形成され、ドレインコンタクト２２に対して電気的に接続された金属２４は、ドレインバックメタル２５に対して接続される。裏面絶縁体３７がシリコン基板１０を不動態化し、ドレインバックメタル２５を基板から電気的に絶縁する。裏面絶縁体３７は例えば、ＳｉＮとすることができ、または絶縁体３７は、ＳｉＮ、ＳｉＯＮ、またはポリイミド樹脂などの材料の組み合わせとすることができる。図１９は基板１０が除去されて活性領域３１内にある領域３４を示しているが、領域３４は活性領域３１の外側に形成することもできる。図１９はバックメタル２５に接続されたドレインコンタクト２２を示すが、他のデバイス電極（ソースコンタクト２１またはゲートコンタクト２３など）は図１９に示されるのと同様の方法で、バックサイドメタライゼーションに接続されるように構成され得る。
【0126】
いくつかの実施態様を説明してきた。それにもかかわらず、本明細書に記載される技術およびデバイスの趣旨および範囲から逸脱することなく、様々な修正がなされ得ることが理解されよう。従って、他の実施態様は添付の特許請求の範囲内にある。
【図1A】
【図1B】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図5A】
【図5B】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図14A】
【図14B】
【図15A】
【図15B】
【図16】
【図17A】
【図17B】
【図17C】
【図17D】
【図17E】
【図17F】
【図17G】
【図18A】
【図18B】
【図18C】
【図18D】
【図18E】
【図19】
【国際調査報告】