▶ テレディン サイエンティフィック アンド イメージング、 エルエルシーの特許一覧
特表2023-543169横方向ゲート型トランジスタ、および一体化横方向フィールドプレート構造を有する横方向ショットキーダイオード
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-10-13
(54)【発明の名称】横方向ゲート型トランジスタ、および一体化横方向フィールドプレート構造を有する横方向ショットキーダイオード
(51)【国際特許分類】
H01L 21/338 20060101AFI20231005BHJP
H01L 29/41 20060101ALI20231005BHJP
H01L 29/47 20060101ALI20231005BHJP
H01L 29/06 20060101ALI20231005BHJP
H01L 29/872 20060101ALI20231005BHJP
【ＦＩ】
H01L29/80 F
H01L29/44 Y
H01L29/48 F
H01L29/80 H
H01L29/06 301F
H01L29/86 301F
H01L29/86 301D
H01L29/86 301E
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023517308
(86)(22)【出願日】2021-08-09
(85)【翻訳文提出日】2023-05-09
(86)【国際出願番号】 US2021045170
(87)【国際公開番号】W WO2022060489
(87)【国際公開日】2022-03-24
(31)【優先権主張番号】17/022,521
(32)【優先日】2020-09-16
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】518081555
【氏名又は名称】テレディン サイエンティフィック アンド イメージング、 エルエルシー
【氏名又は名称原語表記】ＴＥＬＥＤＹＮＥ ＳＣＩＥＮＴＩＦＩＣ ＆ ＩＭＡＧＩＮＧ， ＬＬＣ
【住所又は居所原語表記】１０４９ Ｃａｍｉｎｏ Ｄｏｓ Ｒｉｏｓ， Ｔｈｏｕｓａｎｄ Ｏａｋｓ， Ｃａｌｉｆｏｒｎｉａ ９１３６０－２３６２， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】篠原 啓介
(72)【発明者】
【氏名】ケイシー キング
(72)【発明者】
【氏名】エリック レガン
(72)【発明者】
【氏名】ミゲル ウルテアガ
【テーマコード（参考）】
4M104
5F102
【Ｆターム（参考）】
4M104AA01
4M104AA04
4M104AA05
4M104AA07
4M104AA08
4M104CC03
4M104EE06
4M104EE14
4M104EE16
4M104EE17
4M104FF06
4M104FF10
4M104FF11
4M104GG03
4M104HH20
5F102FA01
5F102GB01
5F102GC01
5F102GC03
5F102GC05
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ05
5F102GJ06
5F102GK02
5F102GK04
5F102GK05
5F102GK06
5F102GL02
5F102GL03
5F102GL04
5F102GL05
5F102GM04
5F102GQ01
5F102GR04
5F102GV05
5F102GV07
5F102GV08
(57)【要約】
横方向ゲート型トランジスタおよび横方向ショットキーダイオードが開示されている。ＦＥＴは、基板と、ソース電極（３０４）およびドレイン電極（３０６）と、チャネルと、ゲート電極構造（３０７）と、誘電体層（３１２）とを備えている。ゲート電極構造は、チャネルに接触している電極（３０８）と、電極に隣接している横方向フィールドプレート（３３２）とを備えている。誘電体層は横方向フィールドプレートとチャネルとの間に配置されている。横方向フィールドプレートは、誘電体層と接触しており、ドレイン電極またはソース電極に近接しているゲート電極に近接している電界を変調する。横方向フィールドプレートがゲート電極に対して対称に配置されているゲート電極構造も開示されている。ゲート電極構造から離れて基板に埋め込まれた誘電体構造を有する基板も開示されている。アノード構造を有する横方向ショットキーダイオードは、アノード、カソード、およびアノードとカソードとの間に位置する横方向フィールドプレートを備えている。
【特許請求の範囲】
【請求項1】
基板と、前記基板上のソース電極およびドレイン電極と、
チャネル層と、
前記チャネル層と接触しているゲート電極、および前記ゲート電極に隣接している第１の横方向フィールドプレートを備えているゲート電極構造と、
第１の横方向フィールドプレートと前記チャネル層との間に配置された第１の誘電体層と、を備えており、
前記第１の横方向フィールドプレートは、前記第１の誘電体層と接触しており、前記ドレイン電極または前記ソース電極のうちの少なくとも一方または両方に近接している前記ゲート電極に近接している電界を変調するように構成されている、電界効果トランジスタ（ＦＥＴ）。
【請求項2】
前記ゲート電極および前記第１の横方向フィールドプレートは、前記基板の表面上に配置されている、請求項１に記載のＦＥＴ。
【請求項3】
前記第１の誘電体層の厚さは、前記ゲート電極構造に近接しているフィールドプレート領域におけるピンチオフ電圧を決定する、請求項１に記載のＦＥＴ。
【請求項4】
前記ゲート電極および前記第１の横方向フィールドプレートは、上部部分および底部部分を備えており、前記ゲート電極および前記第１の横方向フィールドプレートの前記底部部分は、前記チャネル層まで延びる深さまで前記基板に画定された開口部に埋め込まれ、前記ゲート電極および前記第１の横方向フィールドプレートの前記上部部分は、前記基板の表面より上に延びている、請求項１に記載のＦＥＴ。
【請求項5】
前記開口部は側壁を画定し、前記ゲート電極が前記チャネルと横方向に接触するように前記ゲート電極の前記底部部分を受容するように構成された前記第１の誘電体層に配置された横方向のギャップを除いて、前記第１の誘電体層は前記側壁に配置されている、請求項４に記載のＦＥＴ。
【請求項6】
前記開口部および前記ゲート電極構造は、前記ソース電極と前記ドレイン電極との間で前記基板において非対称な構成で配置されている、請求項５に記載のＦＥＴ。
【請求項7】
前記ゲート電極構造は、前記開口部内に非対称な構成で配置されている、請求項６に記載のＦＥＴ。
【請求項8】
前記第１の横方向フィールドプレートは、前記ゲート電極から長手方向に延び、前記第１の横方向フィールドプレートの前記底部部分は、前記第１の誘電体層と横方向に接触している、請求項７に記載のＦＥＴ。
【請求項9】
前記第１の誘電体層によって画定された側壁に配置されている第２の誘電体層と、前記第１の横方向フィールドプレートに隣接して配置されている第２の横方向フィールドプレートと、をさらに備えており、
前記第１の横方向フィールドプレートは、前記第１の誘電体層と横方向に接触しており、前記第２の誘電体層と長手方向に接触しており、
前記第２の横方向フィールドプレートは、前記第２の誘電体層と横方向に接触しており、
前記第１の誘電体層および前記第２の誘電体層の厚さは、前記フィールドプレート領域におけるピンチオフ電圧を決定する、請求項７に記載のＦＥＴ。
【請求項10】
前記第１の誘電体層は、前記基板の幅（Ｗ）に沿って横方向に前記ゲート電極の前記底部部分によって画定される側壁にさらに配置されており、前記第１の横方向フィールドプレートは、前記ゲート電極から前記第１の誘電体層の部分によって分離されている、請求項７に記載のＦＥＴ。
【請求項11】
前記第１の誘電体層上に配置されている第２の誘電体層と、前記第１の横方向フィールドプレートに隣接している第２の横方向フィールドプレートと、をさらに備えており、
前記第２の横方向フィールドプレートは、前記第２の誘電体層と横方向に接触しており、前記第１の横方向フィールドプレートから前記第２の誘電体層の部分によって分離されている、請求項１０に記載のＦＥＴ。
【請求項12】
基板と、前記基板上のソース電極およびドレイン電極と、
チャネル層と、
ゲート電極構造であって、
前記チャネルと接触しているゲート電極と、
前記ゲート電極の１つの側面に隣接している第１の横方向フィールドプレートと、前記ゲート電極の反対側の側面に隣接している第２の横方向フィールドプレートを備えており、
前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートは、前記ゲート電極に対して対称な構成で配置されている、前記ゲート電極構造と、
前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートと前記チャネル層との間に配置されている第１の誘電体層と、を備えており、
前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートは、前記第１の誘電体層と接触しており、前記ドレイン電極または前記ソース電極のうちの少なくとも一方または両方に近接している前記ゲート電極に近接している電界を変調するように構成されている、電界効果トランジスタ（ＦＥＴ）。
【請求項13】
前記ゲート電極、ならびに前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートは、前記基板の表面上に配置されている、請求項１２に記載のＦＥＴ。
【請求項14】
前記第１の誘電体層の厚さは、前記ゲート電極構造に近接しているフィールドプレート領域におけるピンチオフ電圧を決定する、請求項１２に記載のＦＥＴ。
【請求項15】
前記ゲート電極、ならびに前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートは、上部部分および底部部分を備えており、前記ゲート電極、ならびに前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートの前記底部部分は、前記チャネル層まで延びる深さまで前記基板に画定された開口部に埋め込まれ、前記ゲート電極、ならびに前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートの前記上部部分は、前記基板の表面より上に延びる、請求項１２に記載のＦＥＴ。
【請求項16】
前記開口部は側壁を画定し、前記ゲート電極が前記チャネルと横方向に接触するように前記ゲート電極の前記底部部分を受容するように構成された前記第１の誘電体層に配置された横方向のギャップを除いて、前記第１の誘電体層は前記側壁に配置されている、請求項１５に記載のＦＥＴ。
【請求項17】
前記第１の誘電体層上に配置されている第２の誘電体層と、前記第１の横方向フィールドプレートに隣接している第３の横方向フィールドプレートと、
前記第２の横方向フィールドプレートに隣接している第４の横方向フィールドプレートと、をさらに備えており、
前記第３の横方向フィールドプレートおよび前記第４の横方向フィールドプレートは、前記第２の誘電体層と横方向に接触している、請求項１２に記載のＦＥＴ。
【請求項18】
基板と、前記基板上のソース電極およびドレイン電極と、
チャネル層と、
前記チャネル層と接触しているゲート電極、および前記ゲート電極に隣接している第１の横方向フィールドプレートを備えているゲート電極構造と、
前記第１の横方向フィールドプレートと前記チャネル層との間に配置された第１の誘電体層と、
前記ゲート電極構造から離れて前記基板に埋め込まれた誘電体構造と、を備えており、
前記第１の横方向フィールドプレートは、前記第１の誘電体層と接触しており、前記ドレイン電極または前記ソース電極のうちの少なくとも一方または両方に近接している前記ゲート電極に近接している電界を変調するように構成されている、電界効果トランジスタ（ＦＥＴ）。
【請求項19】
前記埋め込まれた誘電体構造は、前記ゲート電極構造に隣接している前記第１の誘電体層間に生じる等電位線を形成する、請求項１８に記載のＦＥＴ。
【請求項20】
前記ゲート電極および前記第１の横方向フィールドプレートは、上部部分および底部部分を備えており、前記ゲート電極および前記第１の横方向フィールドプレートの前記底部部分は、前記チャネル層まで延びる深さまで前記基板に画定された開口部に埋め込まれ、前記ゲート電極および前記第１の横方向フィールドプレートの前記上部部分は前記基板の表面より上に延びており、前記第１の横方向フィールドプレートは前記ゲート電極から長手方向に延び、前記第１の横方向フィールドプレートの前記底部部分は前記第１の誘電体層と横方向に接触している、請求項１８に記載のＦＥＴ。
【請求項21】
基板に配置された開口部に埋め込まれた複数の構造を備えている基板と、アノードおよび横方向フィールドプレートを備えているアノード構造と、
前記基板の上面に位置するカソードと、を備えている横方向ショットキーダイオード。
【請求項22】
別のカソードをさらに備えており、前記アノードは前記カソード間に対称的に位置している、請求項２１に記載の横方向ショットキーダイオード。
【請求項23】
前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートは、矩形状であり、対称構成で配置されている、請求項２１に記載の横方向ショットキーダイオード。
【請求項24】
前記第１の横方向フィールドプレートは、前記アノードから前記基板の長さ（Ｌ）に沿って前記カソードに向かって長手方向に延びており、前記第２の横方向フィールドプレートは、前記アノードから前記基板の長さ（Ｌ）に沿って前記カソードに向かって長手方向に延びており、前記第１の横方向フィールドプレートおよび前記第２の横方向フィールドプレートは、前記基板の幅（Ｗ）に沿って横方向に延びている、請求項２１に記載の横方向ショットキーダイオード。
【請求項25】
前記開口部の内側側壁に配置された誘電体層をさらに備えており、前記アノードの底部部分は前記基板に埋め込まれている、請求項２１に記載の横方向ショットキーダイオード。
【請求項26】
前記横方向フィールドプレートは、前記アノードと前記カソードとの間に位置している、請求項２１に記載の横方向ショットキーダイオード。
【発明の詳細な説明】
【技術分野】
【0001】
連邦政府による資金提供を受けた研究開発の記載
本発明はＤＡＲＰＡにより授与された契約ＦＡ８６５０－１８－７８０７の下で連邦政府の支援を受けてなされた発明である。米国政府は本発明において一定の権利を有する。
本発明はＤＡＲＰＡにより授与された契約ＦＡ８６５０－１８－７８０７の下で連邦政府の支援を受けてなされた発明である。米国政府は本発明において一定の権利を有する。
【0002】
本開示は、概して、横方向フィールドプレートを有する電界効果トランジスタ（ＦＥＴ）に関する。より詳細には、本開示は、シングルチャネルトランジスタまたはマルチチャネルトランジスタにおける横方向ゲートのドレイン端付近の電界を変調するための横方向フィールドプレートを有する横方向ゲート型トランジスタに関する。
【背景技術】
【0003】
ほとんどの従来のＦＥＴにおいて、ゲート電極は半導体表面の上に配置され、垂直方向のゲート電界によってドレイン電流を変調する。これにより、ゲートのドレイン端に、高電圧動作中に電界強度が最も大きくなる領域が形成される。これは、従来のＦＥＴの問題の主因である。例えば、高電界領域付近での電子トラップによって引き起こされる電流コラプスは、高ドレイン電圧でバイアスされたときのＦＥＴの電力性能を低下させる。これは、大きな電圧スイングをもたらすようにＦＥＴが動作したときに、ＦＥＴのＲＦ電力性能（出力電力、効率、直線性、利得）を低下させる。強力な圧電性を持つＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）では、ゲートのドレイン端における垂直方向の高電界が、上部バリア材料に引張応力を誘発することによって、エピタキシャル層にクラックを生じさせることがある（いわゆる「逆圧電効果」）。この効果は、ＧａＮ系ＨＥＭＴの信頼性を制限する。従来のＦＥＴに関する他の問題としては、電界強度が材料の臨界電界を超えたときのデバイスの故障、およびゲートのドレイン端の高電界による欠陥形成によるデバイスの信頼性低下が挙げられる。横方向ゲート型トランジスタにも同様の問題が当てはまる。
【0004】
フィールドプレートを有する従来のトップゲート型ＨＥＭＴでは、誘電体層がフィールドプレートとチャネルとの間に挿入されている。フィールドプレートは、ゲートコンタクトのドレイン側近傍の電界を緩和する。従来の横方向ゲート型トランジスタは、高出力ＲＦおよび電力スイッチング用途のために、電力密度および電流処理を向上させ、トランジスタのオン抵抗を低減させるように複数のチャネルを含むことができる。横方向ゲートを採用した他のトランジスタとしては、Ｔｅｌｅｄｙｎｅ Ｓｃｉｅｎｔｉｆｉｃ＆Ｉｍａｇｉｎｇ，ＬＬＣのＦＩＮ ＦＥＴ、ＳＬＣ ＦＥＴ、およびＢＲＩＤＧＥ ＨＥＭＴが挙げられる。
【発明の概要】
【課題を解決するための手段】
【0005】
一態様において、本開示は、基板と、基板上のソース電極およびドレイン電極と、チャネル層と、ゲート電極構造と、誘電体層とを備えている電界効果トランジスタ（ＦＥＴ）を提供する。ゲート電極構造は、ゲート電極と、ゲート電極に隣接している横方向フィールドプレートとを備えている。ゲート電極は、チャネル層と接触している。誘電体層は、横方向フィールドプレートとチャネル層との間に配置されている。横方向フィールドプレートは、誘電体層と接触しており、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に近接している電界を変調するように構成されている。
【0006】
別の態様において、本開示は、基板と、基板上のソース電極およびドレイン電極と、チャネル層と、ゲート電極構造と、誘電体層とを備えている電界効果トランジスタ（ＦＥＴ）を提供する。ゲート電極構造は、ゲート電極と、ゲート電極の１つの側面に隣接している第１の横方向フィールドプレートと、ゲート電極の反対側の側面に隣接している第２の横方向フィールドプレートとを備えている。ゲート電極は、チャネルと接触している。誘電体層は、第１の横方向フィールドプレートおよび第２の横方向フィールドプレートとチャネル層との間に配置されている。第１の横方向フィールドプレートおよび第２の横方向フィールドプレートは、ゲート電極に対して対称的な配置で配置されている。第１の横方向フィールドプレートおよび第２の横方向フィールドプレートは、誘電体層と接触しており、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に近接している電界を変調するように構成されている。
【0007】
別の態様において、本開示は、基板と、基板上のソース電極およびドレイン電極と、チャネル層と、ゲート電極構造と、誘電体層と、ゲート電極構造から離して基板内に埋め込まれた誘電体構造とを備えている電界効果トランジスタ（ＦＥＴ）を提供する。ゲート電極構造は、ゲート電極と、ゲート電極に隣接している横方向フィールドプレートとを備えている。ゲート電極は、チャネル層と接触している。誘電体層は、横方向フィールドプレートとチャネル層との間に配置されている。横方向フィールドプレートは、誘電体層と接触しており、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に近接している電界を変調するように構成されている。
【0008】
様々な態様において、ＦＥＴは、ゲート埋め込み型ＨＥＭＴ、ＦＩＮ ＦＥＴ、またはＳＬＣ ＦＥＴであってもよい。
【0009】
別の態様において、本開示は、基板に配置された開口部に埋め込まれた複数の構造を備えている基板と、アノード、および横方向フィールドプレートを備えているアノード構造と、基板の上面に位置するカソードとを備えている横方向ショットキーダイオードを提供する。
【0010】
上記は概要であるため、詳細の単純化、一般化、包含および／または省略を含んでいる場合があり、したがって、当業者は、この概要が例示にすぎず、いかなる意味でも限定的なものであることが意図されないことを理解するであろう。本明細書に記載されたデバイスおよび／またはプロセスおよび／または他の主題の他の態様、特徴、および利点は、本明細書に記載された教示において明らかになるであろう。
【0011】
１つまたは複数の様々な態様において、関連システムは、システム設計者の設計上の選択に応じて、本明細書で言及されるトランジスタに影響を与えるように事実上任意の組み合わせのハードウェアにおける回路機構を含むが、これらに限定されない。上記に加え、様々な他の態様は、本開示のテキスト（例えば、特許請求の範囲および／または詳細な説明）および／または図面等の教示に規定され、説明される。
【0012】
さらに、以下に記載する形態、形態の表現、例のいずれか１つまたは複数を、以下に記載する他の形態、形態の表現、および例のいずれか１つまたは複数と組み合わせることができることが理解される。
【0013】
上記概要は例示にすぎず、いかなる意味でも限定的なものであることが意図されない。上記の例示的な態様、実施形態および特徴に加え、さらなる態様、実施形態および特徴が、図面および以下の詳細な説明を参照することによって明らかになるであろう。
【図面の簡単な説明】
【0014】
記載される形態の新規な特徴は、添付の特許請求の範囲に具体的に規定されている。しかしながら、組織および動作方法の両方に関して記載された形態は、以下の添付図面と併せて、以下の説明を参照することによって最もよく理解され得る。
【0015】
【図1】横方向フィールドプレートのないゲート電極を有するトップゲート型ＨＥＭＴの断面図である。
【図2】横方向フィールドプレートのないゲート電極を有するゲート埋め込み型ＨＥＭＴの斜視断面図である。
【図3】本開示の少なくとも１つの態様による、ゲート電極と、単一の横方向フィールドプレートとを備えているゲート電極構造を有するトップゲート型ＨＥＭＴの断面図である。
【図4】本開示の少なくとも１つの態様による、ゲート電極と、非対称な構成で配置された単一の横方向フィールドプレートとを備えているゲート電極構造を有するゲート埋め込み型ＨＥＭＴの斜視断面図である。
【図5】本開示の少なくとも１つの態様による、図４に示すようにゲート電極と、非対称な構成で配置された単一の横方向フィールドプレートとを備えているゲート電極構造を有するゲート埋め込み型ＨＥＭＴの上面図である。
【図6】本開示の少なくとも１つの態様による、ゲート電極と、非対称な構成で配置されたダブル横方向フィールドプレートとを備えているゲート電極構造を有するゲート埋め込み型ＨＥＭＴの上面図である。
【図7】本開示の少なくとも１つの態様による、ゲート電極と、非対称な構成で配置された単一の横方向フィールドプレートとを備えているゲート電極構造を有するゲート埋め込み型ＨＥＭＴの上面図である。
【図8】本開示の少なくとも１つの態様による、ゲート電極と、非対称な構成で配置されたダブル横方向フィールドプレートとを備えているゲート電極構造を有するゲート埋め込み型ＨＥＭＴの上面図である。
【図9】本開示の少なくとも１つの態様による、ゲート電極と、対称な構成で配置された横方向フィールドプレートとを備えているゲート電極構造を有するゲート埋め込み型ＨＥＭＴの上面図である。
【図10】本開示の少なくとも１つの態様による、ゲート電極と、対称な構成で配置されたダブル横方向フィールドプレートとを備えているゲート電極構造を有するゲート埋め込み型ＨＥＭＴの上面図である。
【図11】本開示の少なくとも１つの態様による、ゲート電極および単一の横方向フィールドプレートを備えているゲート電極構造と、ゲート電極構造とは離れて基板内に埋め込まれた誘電体構造とを有するゲート埋め込み型ＨＥＭＴの斜視断面図である。
【図13】本開示の少なくとも１つの態様による、アノード（Ａ）および横方向フィールドプレートを備えているアノード構造を有する横方向ショットキーダイオードの上面図である。
【図14】本開示の少なくとも１つの態様による、アノード（Ａ）および横方向フィールドプレートを備えているアノード構造を有する横方向ショットキーダイオードの上面図である。
【図15】本開示の少なくとも１つの態様による、アノード（Ａ）および横方向フィールドプレートを備えているアノード構造を有する横方向ショットキーダイオードの上面図である。
【図16】本開示の少なくとも１つの態様による、アノード（Ａ）および横方向フィールドプレートを備えているアノード構造を有する横方向ショットキーダイオードの上面図である。
【発明を実施するための形態】
【0016】
電子デバイスの様々な形態について詳細に説明する前に、例示的な形態は、添付図面および説明で示される諸部品の構成および配置の詳細に応用または使用が制限されないことに留意すべきである。例示的な形態は、他の形態、変形および修正に導入または組み込まれてもよく、様々な方法で実践または実施されてもよい。さらに、特に指示がない限り、本明細書に利用される用語および表現は、読者の便宜上、例示的な形態を説明するために選択されており、本発明を制限するためではない。
【0017】
さらに、以下に記載する形態、形態の表現、例のいずれか１つまたは複数を、以下に記載する他の形態、形態の表現、および例のいずれか１つまたは複数と組み合わせることができることが理解される。
【0018】
ある一般的な態様では、本開示は、横方向フィールドプレートを備えているゲート電極を含むＦＥＴを提供する。一態様では、横方向フィールドプレートは、製造プロセス中にＦＥＴに組み込むことができる。本開示は、単一または複数の導電チャネルを含む任意のＦＥＴに適用可能である。
【0019】
一態様では、ＦＥＴは、横方向ゲート型トランジスタであることができる。一態様では、横方向ゲート型トランジスタは、横方向フィールドプレートおよび誘電体層を含むトップゲート型ＨＥＭＴであってもよい。誘電体層は、横方向フィールドプレートと、誘電体層の厚さがフィールドプレート領域におけるピンチオフ電圧を決定するフィールドプレート領域を画定する単一または複数の導電チャネルと、の間に配置される。誘電体層の厚さは、フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレートは、デバイスが高いドレイン電圧でバイアスされているときに、ゲート電極のドレイン電極端近傍の電界を緩和し、耐圧を高め、電流コラプスを抑制する。一態様では、トップゲート型ＨＥＭＴは、基板および誘電体層と接触する一体型横方向フィールドプレート構造を備えている。誘電体層は、基板の上層に位置している。
【0020】
別の態様では、横方向ゲート型トランジスタは、横方向フィールドプレートを備えているゲート埋め込み型ＨＥＭＴであることが可能である。ゲート埋め込み型ＨＥＭＴの埋め込まれたゲート電極は、単一または複数の導電チャネルと横方向に接触し、ゲート電圧バイアスによってチャネル幅を横方向に変調する。横方向フィールドプレートは、横方向フィールドプレートと単一または複数の導電チャネルとの間の側壁に堆積された誘電体層とともに、ゲート電極に隣接している。横方向フィールドプレートは、ドレイン電極またはソース電極のうちの少なくとも１つに近接しているゲート電極に近接しているフィールドプレート領域に近接している電界を変調するように構成されている。側壁に堆積された誘電体層の厚さは、横方向フィールドプレートと単一または複数の導電チャネルとの間の距離が単一または複数のチャネルに対して均一であることを可能にするように、深さ方向において均一である。一態様では、横方向ゲート型トランジスタは、本開示による横方向フィールドプレートを備えているゲート埋め込み型ＨＥＭＴであり得、ＲＦおよび電力スイッチングの両方の用途において、トランジスタの電力密度および電流処理を増大させ、トランジスタのオン抵抗を減少させるために採用されてもよい。
【0021】
様々な横方向フィールドプレートの構成が用途に応じて採用され得る。以下の用途は限定的なものではない。ＲＦ電力増幅デバイスおよび電力スイッチングデバイスの場合、フィールドプレートは、電界がピークとなるゲート電極のドレイン電極側にのみ非対称に位置し得る。ゲート－ソース間電圧およびゲート－ドレイン間電圧が等しく印加されるＲＦスイッチデバイスの場合、対称的な横方向フィールドプレートが適用可能である。ここで、横方向フィールドプレートは、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に隣接している。
【0022】
一態様では、横方向ゲート型トランジスタは、ゲート電極に隣接している一体型横方向フィールドプレート構造を備えている。ゲート電極は、ゲート電極が基板に接触する箇所を除いて側壁全体に接触している誘電体層とともに、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接している。
【0023】
別の態様では、横方向ゲート型トランジスタは、ゲート電極に隣接している一体型横方向フィールドプレート構造を備えている。ゲート電極は、ゲートが基板に接触する箇所を除いて側壁全体に接触している誘電体層とともに、ドレイン電極またはソース電極のうちの少なくとも一方に近接している。誘電体層は、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極の横方向の側面にも接触している。
【0024】
さらに別の態様では、本開示は、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に隣接している一体型フィールドプレート構造を備えている横方向ゲート型トランジスタを提供し、フィールドプレートはゲートのソース端でゲートに隣接している。誘電体層は、ゲート電極が基板に接触する箇所を除いて、側壁に接触している。
【0025】
別の態様では、本開示は、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に隣接している一体型フィールドプレート構造を備えている横方向ゲート型トランジスタを提供する。第２のフィールドプレートは、第１のフィールドプレートに隣接している。誘電体層は、ゲートが基板に接触する箇所を除いて、側壁に接触している。第２の誘電体層は第１の誘電体層に接触している。
【0026】
別の態様において、本開示は、ゲートのドレイン端でゲートに隣接した一体型フィールドプレート構造を備えている横方向ゲート型トランジスタを提供する。第２のフィールドプレートは、第１のフィールドプレートに隣接している。誘電体層は、ゲートが基板に接触する箇所を除いて、側壁全体に接触している。誘電体層は、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極にも接触している。第２の誘電体層は第１の誘電体層に接触している。
【0027】
さらに別の態様では、本開示は、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に隣接している第１のフィールドプレート、および、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に隣接している第２のフィールドプレート、を備えている横方向ゲート型トランジスタを提供する。本開示は、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に隣接している第３のフィールドプレート、および、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接している第３のフィールドプレートに隣接している第４のフィールドプレート、を備えている横方向ゲート型トランジスタを提供する。誘電体層は、ゲート電極が基板に接触する箇所を除いて、側壁に接触している。第２の誘電体層は第１の誘電体層に接触している。
【0028】
別の態様では、本開示は、ゲート誘電体層を介してチャネルと横方向に接触している一体型フィールドプレート構造に加えて、横方向ゲート型トランジスタの基板に埋め込まれた埋め込み窒化物構造を提供する。埋め込み窒化物構造は、耐圧を高め、ゲート－ドレイン間容量を低減させる。
【0029】
横方向フィールドプレートは、１つまたは複数のチャネルにおいて、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているフィールドプレート領域における電界を同時に変調する。横方向フィールドプレートは、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているフィールドプレート領域における電界強度を緩和する。横方向フィールドプレートは、ゲート電極のドレイン電極端における電界強度の緩和により、耐圧の増大、オフ状態のゲート漏れ電流の低減、トランジスタの大信号動作時の電流コラプスおよびニーウォークアウト（ｋｎｅｅ ｗａｌｋｏｕｔ）の抑制、ならびにトランジスタの高電圧スイッチング動作中の動的なオン抵抗の増大の抑制を可能にする。
【0030】
本開示による一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、ＩｎＡＩＧａＡｓ、ＩｎＡＩＮ、ＩｎＧａＳｂ、ＳｉＧｅ／Ｓｉ、Ｇａ２Ｏ３、またはＡＩＧａＯｘ等の任意のタイプの半導体材料から製造される任意のタイプの横方向ゲート型トランジスタに適用することが可能である。加えて、本開示による一体型横方向フィールドプレート構造を有する横方向ゲート型トランジスタは、電力増幅器、低雑音増幅器、低損失ＲＦスイッチ、低損失で高ブロッキング電圧を有する電力変換器等の幅広いＲＦ製品に適用可能であり得る。
【0031】
様々な態様では、本開示による一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、ＳバンドからＷバンドまでの広範囲の周波数で高い信頼性を有する高出力電力、高効率、高線形性の電力増幅器に用いられるＲＦトランジスタに適用され得る。様々な態様では、一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、出力電力、効率および線形性の前例のない組み合わせを有する信頼性の高いＲＦ電力増幅器に適用され得る。本開示による一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、高い直線性を有するロバストな低雑音増幅器にも適用され得る。
【0032】
一態様では、本開示による一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、低挿入損失および高絶縁のＲＦスイッチに使用されるＲＦトランジスタに適用され得る。別の態様では、本開示による一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、低い動的オン抵抗および耐圧を有する電力スイッチに適用され得る。さらに別の態様では、本開示による一体型横方向フィールドプレートを備えている横方向ゲート型トランジスタは、高絶縁および高い電力処理能を有する低挿入損失ＲＦスイッチに適用され得る。本開示による一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、例えば６００Ｖを超える高電圧で高い電力変換効率を有する電力スイッチを製造することができる。
【0033】
一態様では、本開示による一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、低直列抵抗および高耐圧のダイオードに使用されるＲＦトランジスタに適用され得る。
【0034】
様々な態様では、本開示による一体型横方向フィールドプレート構造を備えている横方向ゲート型トランジスタは、ＦｉｎＦＥＴもしくは他のタイプの非プレーな型トランジスタ、または「３Ｄ」トランジスタ、超格子キャステレーション（ＳＬＣ）ＦＥＴ、およびゲート埋め込み型ＨＥＭＴに適用され得る。
【0035】
ここで図面を参照し、図１は、横方向フィールドプレートのないゲート電極１０８を有するトップゲート型ＨＥＭＴ１００の斜視断面図であり、図２は、横方向フィールドプレートのないゲート埋め込み型ＨＥＭＴ２００の斜視断面図である。図１に示す従来のプレーナ型ＨＥＭＴでは、バッファ層１２２、チャネル１１０、および上部バリア層１２０が基板１０２上に成長されている。ソース電極１０４およびドレイン電極１０６は、ゲート電極１０８とともに、基板１０２の上面にある。本明細書で使用する場合、基板１０２の「上面」とは、基板１０２上に成長させた最も上のエピタキシャル層の表面を意味する。動作時、ＯＮ状態において、ゲート電極１０８に印加される電圧は、チャネル１１０の空乏に影響を与える垂直電界を形成し、それによってソース電極１０４とドレイン電極１０６との間の電流の流れを制御する。ドレイン電流は、電子密度変調によって制御され、電子はゲート電極１０８の下を流れる。この従来設計の欠点は、ＯＦＦ状態において、ソース－ドレイン間電圧が高い場合、ソース－ドレイン間のパンチスルーにより、漏れ電流があり得ることである。
【0036】
誘電体層１１２は基板１０２の上面に位置している。誘電体層１１２は、基板１０２、ソース電極１０４、およびドレイン電極１０６と接触している。半導体基板１０２の上部に配置されたゲート電極１０８は、垂直ゲート電界によりドレイン電流を変調する。これにより、ゲート電極１０８のドレイン電極１０６端に、高電圧動作中に電界強度が最も大きくなる領域１１４が形成される。この領域１１４の電界強度が大きいと、半導体表面での電子トラップによる電流コラプスが生じ、トップゲート型ＨＥＭＴ１００が高ドレイン電圧でバイアスされたときの電力性能を低下させる。
【0037】
図２は、横方向フィールドプレートのない埋め込まれたゲート電極２０８を有するゲート埋め込み型ＨＥＭＴ２００の斜視断面図である。この図示される例では、ＦＥＴは、ドレイン電流がチャネル２１０内の２ＤＥＧ平面を介して運ばれるゲート埋め込み型ＨＥＭＴである。図示されるように、チャネル２１０は、複数の導電チャネルを備えている。ゲート埋め込み型ＨＥＭＴ２００は、基板２０２、エピタキシャルバッファ層２２２、エピタキシャルチャネル２１０内の２ＤＥＧ平面、エピタキシャル上部バリア層２２０、ならびに基板２０２の上面におけるソース電極２０４およびドレイン電極２０６を備えている。しかしながら、図１に示す基板１０２の表面上のゲート電極１０８の代わりに、ここでは、ゲート電極は、その上部が基板２０２の最上面より上に延び、その底部がチャネル２１０の側壁に配置された誘電体層２１２の間でチャネル２１０の２ＤＥＧ平面の底部と少なくとも等しい深さまで埋め込まれた複数の埋め込まれたゲート電極２０８を含む。さらに、埋め込まれたゲート電極２０８は、上記の、基板の上面と接触していないヘッド部分（図示せず）も備えており、基板の上面は埋め込まれたゲート電極２０８すべてに接触して相互接続する。したがって、埋め込まれたゲート電極２０８は、側面からのみチャネル２１０の２ＤＥＧ平面に接触している。このように配置すると、ＦＥＴのドレイン電流は、埋め込まれたゲート電極２０８によるチャネル２１０の２ＤＥＧ平面の横方向ゲートによるチャネル幅変調によって制御される。ＯＮ状態のドレイン電流はチャネル幅変調によって制御され、埋め込まれたゲート電極２０８がチャネル２１０の２ＤＥＧ平面下の空乏領域を横方向に拡張するため、デバイスは、ＯＦＦ状態では優れた静電絶縁を示す。
【0038】
図２に描かれた例では、ゲート電極２０８は矩形状である。誘電体層２１２は、基板２０２に画定された開口部２３６の内側側壁に配置されており、ゲート電極２０８の底部が基板２０２に埋め込まれている。ゲート電極２０８の底部の横方向の側面は、開口部２３６の長手方向側面間に誘電体層２１２に画定されたギャップ２３４を通して開口部２３６に受容される。誘電体層２１２は、ギャップ２３４が画定されている箇所を除いて、ゲート電極２０８が入る開口部２３６の縁部を取り囲む。
【0039】
電子は、基板２０２の幅（Ｗ）に沿って埋め込まれたゲート電極２０８の間で測定したチャネルの幅（Ｗｃｈ）が、埋め込まれたゲート電極２０８の底部の横方向の側面によって誘導される空乏、および隣接している埋め込まれたゲート電極２０８間のピッチ（「Ｐｇ－ｇ」）によって制御されている状態で埋め込まれたゲート電極２０８の間を流れる。好ましくはナノメートルスケールの平行なチャネルは、熱源を空間的に分散させることによって、大信号動作中の自己加熱を低減する。幅（Ｗ）は、基板２０２の長さＬに対して横向きである。埋め込まれたゲート電極２０８は、幅（Ｗ）に沿ってゲート電極２０８の間に画定されたチャネルと横方向に接触し、ゲートバイアスでチャネル幅Ｗｃｈを横方向に変調させる。
【0040】
ＦＥＴが図２に示すＨＥＭＴ２００である場合、チャネル２１０は、２ＤＥＧ平面を備えている。チャネルの長さは、デバイスの長さＬに沿って測定される。このタイプのＦＥＴの場合、埋め込まれたゲート電極２０８の底部は、少なくともチャネル２１０の２ＤＥＧ平面の底部まで埋め込まれるべきである。２ＤＥＧ平面はチャネル層の上部のみを占めるため、埋め込まれたゲート電極２０８の底部は、チャネル２１０内、またはさらにはバッファ層２２２内にあることができる。
【0041】
埋め込まれたゲート電極２０８を埋め込むべき深さは、デバイスの種類に依存する。上述のように、図２に示すＨＥＭＴ２００の場合、埋め込まれたゲート電極２０８の底部は、チャネル２１０内の通電２ＤＥＧ平面の底部と少なくとも等しい深さまで埋め込まれるべきである。デバイスがＭＥＳＦＥＴである場合、埋め込まれたゲート電極２０８は、チャネル２１０の底部と少なくとも等しい深さまで埋め込むことができるであろう。一般に、ＦＥＴのドレイン電流が埋め込まれたゲート電極２０８による通電層の横方向ゲートによるチャネル幅変調によって制御されるように、埋め込まれたゲート電極２０８は、それらがチャネル２１０の通電部分にその側面からのみ接触するように十分に深く埋め込まれなければならない。
【0042】
上述のように、本明細書に記載の埋め込まれたゲート電極２０８を採用したＦＥＴは、チャネル２１０を横方向にゲートすることによって、チャネル幅変調を介してドレイン電流を制御する。チャネル２１０の下の横方向に拡張された空乏領域は、静電絶縁を強化し、ＯＦＦ状態での漏れ電流およびドレイン誘起バリア低下（ＤＩＢＬ）を低減し、さらに、ＯＮ状態での出力コンダクタンスを低減し、それによりトランジスタの利得を改善する。ソース－ドレインコンタクト幅が有効チャネル幅よりも広いため、有効なソース抵抗およびドレイン抵抗が非常に小さく（プレーナ型ＨＥＭＴの約１／５）、したがってニー電圧が小さくなる。加えて、基板２０２の上部とヘッド部分（図示せず）とが接触していないことにより、大信号動作中の電子トラップ効果を抑制し、逆圧電効果をなくす。
【0043】
埋め込まれたゲート電極２０８は、いくつかの形状のうちのいずれかを有することができる。例えば、構造は、円筒形であってもよい。構造はまた、例えば、矩形、または任意の他の適切な形状であってもよい。
【0044】
図２に示すように、複数の埋め込まれたゲート電極２０８は、ソース電極２０４およびドレイン電極２０６に平行で、かつソース電極２０４とドレイン電極２０６との間にある線に沿っていてもよいが、これは必須ではない。この例では、埋め込まれたゲート電極２０８は、前記線に沿って等間隔に配置されている（すなわち、埋め込みゲートは一定のピッチを有する）。閾値電圧等のＦＥＴ特性はピッチによって変化するため、一定のピッチは、所望の性能特性を達成するために必要に応じて選択することができる。
【0045】
誘電体層２１２は、チャネル２１０の側壁と接触しており、埋め込まれたゲート電極２０８の底部がチャネル２１０に埋め込まれている。誘電体層２１２は、基板２０２の上面にも接触している。埋め込まれたゲート電極２０８は、垂直ゲート電界によってドレイン電流を変調する。これにより、埋め込まれたゲート電極２０８のドレイン電極２０６端において、高電圧動作中に電界強度が最大となる領域２１４が形成される。この領域２１４の電界強度が大きいと、半導体表面での電子トラップによる電流コラプスが生じ、トップゲート型ＨＥＭＴ２００が高ドレイン電圧でバイアスされたときの電力性能を低下させる。
【0046】
以下に記載するように、図１および図２に示すように領域１１４、２１４における高い電界強度を緩和するために、横方向フィールドプレート構造はゲート電極構造１０８、２０８と一体化され、誘電体層１１２、２１２が横方向フィールドプレート構造とチャネル１１０、２１０との間に挿入される。誘電体層１１２、２１２の厚さは、フィールドプレート構造領域１１４、２１４におけるピンチオフ電圧を決定する。フィールドプレートは、デバイスが高いドレイン電圧でバイアスされているときに、ゲート電極構造１０８、２０８のドレイン電極１０６、２０６端近傍の領域１１４、２１４における電界を緩和し、耐圧を高め、電流コラプスを抑制する。
【0047】
例えば図２に示す複数のチャネル２１０を有する横方向ゲート型トランジスタは、ＲＦスイッチング用途および電力スイッチング用途の両方において、トランジスタの電力密度および電流処理を向上させ、トランジスタのＯＮ抵抗を減少させる。横方向ゲート型トランジスタでは、横方向フィールドプレート構造は、ゲート誘電体層１１２、２１２（ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮ、ＨｆＯ２、ＨｆＮ、ＨｆＯＮ等）を介してチャネル１１０、２１０と横方向に接触している。側壁に堆積されたゲート誘電体層２１２の厚さは深さ方向で同じにされ、横方向フィールドプレート構造とチャネル２１０との間の距離を複数のチャネルに対して同じにすることが可能である。
【0048】
トップゲート型ＨＥＭＴデバイスおよびゲート埋め込み型ＨＥＭＴデバイスのさらなる説明は、共同所有されている公報の米国特許出願第２０１９／００１３３８６号Ａ１に提供されており、その開示は参照によりその全体が本明細書に組み込まれる。ＨＥＭＴが図示される例で描かれているが、本明細書に記載の横方向フィールドプレート構造は、とりわけ、ＭＥＳＦＥＴおよび金属絶縁体半導体ＦＥＴ（ＭＩＳＦＥＴ）、ＦＩＮ ＦＥＴＳ、ＳＬＧ ＦＥＴＳ等を含む他のＦＥＴタイプに適用することができる。様々な構成の横方向フィールド構造を備えている様々なＦＥＴトランジスタが、図３～図１２に関連して本明細書に記載される。
【0049】
図３は、本開示の少なくとも１つの態様による、ゲート電極３０８および横方向フィールドプレート３３２を備えているゲート電極構造３０７を有するトップゲート型ＨＥＭＴ３００の断面図である。図示される例では、図１に示すトップゲートＨＥＭＴ３００では、バッファ層３２２、チャネル層３２０、および上部バリア層３１０が基板３０２上に成長されている。ソース電極３０４およびドレイン電極３０６は、ゲート電極３０８および横方向フィールドプレート３３２を備えているゲート電極構造３０７とともに、基板３０２の上面にある。本明細書で使用する場合、基板３０２の「上面」とは、基板３０２上に成長させた最も上のエピタキシャル層の表面を意味する。動作時、ＯＮ状態において、ゲート電極３０８に印加される電圧は、チャネル３２０の空乏に影響を与える垂直電界を形成し、それによってソース電極３０４とドレイン電極３０６との間の電流の流れを制御する。ドレイン電流は、電子密度変調によって制御され、電子はゲート電極３０８の下を流れる。この従来設計の欠点は、ＯＦＦ状態において、ソース－ドレイン間電圧が高い場合、ソース－ドレイン間のパンチスルーにより、漏れ電流が生じ得ることである。
【0050】
誘電体層３１２は基板３０２の上面に位置している。誘電体層３１２は、基板３０２、ソース電極３０４、およびドレイン電極３０６と接触している。半導体基板３０２の上部に配置されたゲート電極３０８は、垂直ゲート電界によりドレイン電流を変調する。誘電体層３１２は、横方向フィールドプレート３３２とチャネル層３２０との間に挿入される。誘電体層３１２の厚さは、横方向フィールドプレート３３２領域３１４におけるピンチオフ電圧を決定する。横方向フィールドプレート３３２は、トップゲート型ＨＥＭＴ３００が高いドレイン電圧でバイアスされているときに、ゲート電極３０８のドレイン電極３０６端近傍の電界を緩和し、高電圧動作中に電界強度が最も大きくなるときの耐圧を高め、電流コラプスを抑制する。横方向フィールドプレート３３２近傍の緩和電界領域３１４は、トップゲート型ＨＥＭＴ３００が高ドレイン電圧でバイアスされたときに電流コラプスを防止し、トップゲート型ＨＥＭＴ３００の電力性能を向上させる。
【0051】
図４は、ゲート電極４０８、および対称な構成で配置された単一の横方向フィールドプレート４３２を備えているゲート電極構造４０７を有するゲート埋め込み型ＨＥＭＴ４００の斜視断面図であり、図５は、本開示の少なくとも１つの態様による、図４に示すゲート埋め込み型ＨＥＭＴ４００の上面図である。図４および図５に示される例では、ＦＥＴは、ドレイン電流がチャネル４１０内の２ＤＥＧ平面を介して運ばれるゲート埋め込み型ＨＥＭＴである。図示されるように、チャネル４１０は、複数の導電チャネルを備えている。ゲート埋め込み型ＨＥＭＴ４００は、基板４０２、エピタキシャルバッファ層４２２、エピタキシャルチャネル４１０内の２ＤＥＧ平面、エピタキシャル上部バリア層４２０、ならびに基板４０２の上面におけるソース電極４０４およびドレイン電極４０６を備えている。基板４０２の表面上のゲート電極構造４０７は、複数の埋め込まれたゲート電極４０８および横方向フィールドプレート４３２を備えており、それらの上部が基板４０２の上面より上に延び、それらの底部がチャネル４１０の側壁に配置された誘電体層４１２の間でチャネル４１０の２ＤＥＧ平面の底部と少なくとも等しい深さまで基板４０２に配置された開口部４３６に埋め込まれている。さらに、埋め込まれたゲート電極構造４０７は、上記の、基板の上面と接触していないヘッド部分（図示せず）も含み、基板の上面は埋め込まれたゲート電極４０８すべてに接触して相互接続する。したがって、埋め込まれたゲート電極４０８は、側面からのみチャネル４１０の２ＤＥＧ平面に接触している。このように配置すると、ＦＥＴのドレイン電流は、埋め込みゲート電流４０８によるチャネル４１０の２ＤＥＧ平面の横方向ゲートによるチャネル幅変調によって制御される。ＯＮ状態のドレイン電流はチャネル幅変調によって制御され、埋め込まれたゲート電極４０８がチャネル４１０の２ＤＥＧ平面下の空乏領域を横方向に拡張するため、デバイスは、ＯＦＦ状態では優れた静電絶縁を示す。図示された例では、ゲート電極構造４０７は、基板４０２のソース電極４０４端寄りに非対称に位置している。複数のチャネル４１０は、ゲート電極構造４０７間で、ソース電極４０４とドレイン電極４０６との間に画定されている。
【0052】
図４および図５に描かれた例では、ゲート電極４０８および横方向フィールドプレート４３２は、矩形状であり、非対称構成で配置されている。埋め込まれたゲート電極４０８および横方向フィールドプレート４３２は、描かれた例での形状に限定されるものではない。各ゲート電極構造４０７は、ゲート電極４０８と、ゲート電極４０８から基板４０２の長さ（Ｌ）に沿ってドレイン電極４０６端に向かって長手方向に延びる横方向フィールドプレート４３２とを備えている。横方向フィールドプレート４３２の長さ（Ｌ）に沿った長手方向の延びの量は非限定的であり、所定の用途に応じて選択され得る。誘電体層４１２は、開口部４３６の内側側壁に配置されており、ゲート電極４０８の底部が基板４０２に埋め込まれている。ゲート電極４０８の底部の横方向の側面は、開口部４３６の長手方向側面に沿って配置された誘電体層４１２に画定されたギャップ４３４を介して開口部４３６に受容される。誘電体層４１２は、ギャップ４３４が画定されている箇所を除いて、ゲート電極構造４０７が入る開口部４３６の側壁を取り囲む。埋め込まれたゲート電極４０８は、幅（Ｗ）に沿ってチャネル４１０と横方向に接触し、ゲート電圧バイアスでチャネル幅を横方向に変調させる。横方向フィールドプレート４３２は、横方向フィールドプレート４３２とチャネル４１０との間に誘電体層４１２を挟んでトランジスタのゲート電極４０８に隣接して位置している。
【0053】
横方向フィールドプレート４３２は、基板４０２に埋め込まれた複数のゲート電極４０８のうちの少なくとも１つに隣接している。横方向フィールドプレート４３２は、縁部に沿ってゲート電極４０８のドレイン電極４０６端と接触しており、横方向の幅（Ｗ）方向において誘電体層４１２側壁と接触している。横方向フィールドプレート４３２は、基板４０２に埋め込まれた複数のゲート電極構造４０７のうちの少なくとも１つのドレイン電極４０６端に近接しているゲート電極４０８に近接しているフィールドプレート領域４１４の電界を変調するように構成されている。この記載を通じて、「横方向」という用語は、基板４０２の幅（Ｗ）に沿った方向として定義され、「長手方向」は、基板４０２の長さ（Ｌ）に沿った方向として定義される。
【0054】
複数のチャネル４１０は、ゲート電極構造４０７間で、ソース電極４０４とドレイン電極４０６との間に位置している。横方向フィールドプレート４３２は、横方向フィールドプレート領域４１４に緩和電界を形成する。横方向フィールドプレート４３２は、ゲート誘電体層４１２を介して複数のチャネル４１０の横方向部分と電気的に接触している。横方向フィールドプレート領域４１４における緩和電界は、ゲート電極構造４０７のドレイン電極４０６端近傍にあり、デバイスが十分に高いドレイン電圧でバイアスされているときに生じ、耐圧を高め、電流コラプスを抑制する。横方向フィールドプレート領域４１４における緩和電界は、横方向フィールドプレートなしで生じる電界よりも小さい。
【0055】
電子は、基板４０２の幅（Ｗ）に沿って埋め込まれたゲート電極４０７の間で測定したチャネルの幅（Ｗｃｈ）が、埋め込まれたゲート電極構造４０７の底部の横方向の側面によって誘導される空乏、および隣接している埋め込まれたゲート電極構造４０７間のピッチ（「Ｐｇ－ｇ」）によって制御されている状態で埋め込まれたゲート電極構造４０７の間を流れる。好ましくはナノメートルスケールの平行なチャネルは、熱源を空間的に分散させることによって、大信号動作中の自己加熱を低減する。幅（Ｗ）は、基板４０２の長さＬに対して横向きである。埋め込まれたゲート電極４０８は、幅（Ｗ）に沿ってゲート電極構造４０７の間に画定されたチャネルと横方向に接触し、ゲートバイアスでチャネル幅Ｗｃｈを横方向に変調させる。
【0056】
図４に示すゲート埋め込み型ＨＥＭＴ４００のチャネル４１０は、２ＤＥＧ平面を備えている。このタイプのＦＥＴの場合、埋め込まれたゲート電極構造４０７の底部は、少なくともチャネル４１０の２ＤＥＧ平面の底部まで埋め込まれるべきである。２ＤＥＧ平面はチャネル層の上部のみを占めるため、埋め込まれたゲート電極構造４０７の底部は、チャネル４１０内、またはさらにはバッファ層４２２内にあることができる。
【0057】
埋め込まれたゲート電極構造４０７を埋め込むべき深さは、デバイスの種類に依存する。埋め込まれたゲート電極構造４０７の底部は、チャネル４１０内の通電２ＤＥＧ平面の底部と少なくとも等しい深さまで埋め込まれるべきである。デバイスがＭＥＳＦＥＴである場合、埋め込まれたゲート電極構造４０７は、チャネル４１０の底部と少なくとも等しい深さまで埋め込むことができるであろう。一般に、ＦＥＴのドレイン電流が埋め込まれたゲート電極構造４０７による通電層の横方向ゲートによるチャネル幅変調によって制御されるように、埋め込まれたゲート電極構造４０７は、それらがチャネル４１０の通電部分にその側面からのみ接触するように十分に深く埋め込まれなければならない。
【0058】
本明細書に記載の埋め込まれたゲート電極構造４０７を採用したＦＥＴは、チャネル４１０を横方向にゲートすることによって、チャネル幅変調を介してドレイン電流を制御する。チャネル４１０の下の横方向に拡張された空乏領域は、静電絶縁を強化し、ＯＦＦ状態での漏れ電流およびドレイン誘起バリア低下（ＤＩＢＬ）を低減し、さらに、ＯＮ状態での出力コンダクタンスを低減し、それによりトランジスタの利得を改善する。ソース－ドレインコンタクト幅が有効チャネル幅よりも広いため、有効なソース抵抗およびドレイン抵抗が非常に小さく（プレーナ型ＨＥＭＴの約１／５）、したがってニー電圧が小さくなる。加えて、基板４０２の上面とヘッド部分（図示せず）とが接触していないことにより、大信号動作中の電子トラップ効果を抑制し、逆圧電効果をなくす。
【0059】
埋め込まれたゲート電極構造４０７は、いくつかの形状のうちのいずれかを有することができる。例えば、構造は、円筒形であってもよい。構造はまた、例えば、矩形、または任意の他の適切な形状であってもよい。
【0060】
図４に示すように、複数の埋め込まれたゲート電極構造４０７は、ソース電極４０４およびドレイン電極４０６に平行で、かつソース電極４０４とドレイン電極４０６との間にある線に沿っていてもよいが、これは必須ではない。この例では、埋め込まれたゲート電極構造４０７は、前記線に沿って等間隔に配置されている（すなわち、埋め込みゲートは一定のピッチを有する）。閾値電圧等のＦＥＴ特性はピッチによって変化するため、一定のピッチは、所望の性能特性を達成するために必要に応じて選択することができる。
【0061】
誘電体層４１２は、チャネル４１０の側壁と接触しており、埋め込まれたゲート電極構造４０７の底部がチャネル４１０内へと基板４０２に埋め込まれている。誘電体層４１２は、基板４０２の上面にも接触している。埋め込まれたゲート電極構造４０７は、垂直ゲート電界によってドレイン電流を変調する。これにより、埋め込まれたゲート電極構造４０７のドレイン電極４０６端において、高電圧動作中に電界強度が緩和される横方向フィールドプレート領域４１４が形成される。この横方向フィールドプレート領域４１４の高電界強度の緩和により、半導体表面での電子トラップによる電流コラプスが防止され、ゲート埋め込み型ＨＥＭＴ４００が高ドレイン電圧でバイアスされたときの電力性能を向上させる。
【0062】
領域４１４の高電界強度を緩和するために、横方向フィールドプレート４３２はゲート電極構造４０７と一体化され、誘電体層４１２は横方向フィールドプレート４３２とチャネル４１０との間に挿入される。誘電体層４１２の厚さは、横方向フィールドプレート領域４１４におけるピンチオフ電圧を決定する。横方向フィールドプレート４３２は、ゲート埋め込み型ＨＥＭＴ４００が高いドレイン電圧でバイアスされているときに、ゲート電極構造４０７のドレイン電極４０６端近傍の領域４１４における電界を緩和し、耐圧を高め、電流コラプスを抑制する。
【0063】
例えば図４および図５に示す複数のチャネル４１０を有する横方向ゲート型トランジスタは、ＲＦスイッチング用途および電力スイッチング用途の両方において、トランジスタの電力密度および電流処理を向上させ、トランジスタのＯＮ抵抗を減少させる。横方向ゲート型トランジスタでは、横方向フィールドプレート４３２は、例えばＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮ、ＨｆＯ２、ＨｆＮ、またはＨｆＯＮから作成されたゲート誘電体層４１２を介してチャネル４１０と横方向に接触している。側壁に堆積されたゲート誘電体層４１２の厚さは深さ方向で同じにされ、横方向フィールドプレート４３２とチャネル４１０との間の距離を複数のチャネルに対して同じにすることが可能である。
【0064】
図６は、本開示の少なくとも１つの態様による、ゲート電極５０８と、非対称な構成で配置されたダブル横方向フィールドプレート５３２、５３３とを備えているゲート電極構造５０７を有するゲート埋め込み型ＨＥＭＴ５００の上面図である。ゲート埋め込み型ＨＥＭＴ５００は、基板５０２、ソース電極５０４、およびドレイン電極５０６を備えている。ソース電極５０４およびドレイン電極５０６は、基板５０２の上面に位置している。基板５０２は、例えば図２および図４に示す、基板２０２、４０２に配置されており、チャネル２１０、４１０内に延びている開口部２３６、４３６に類似の、基板５０２に配置された開口部５３６に埋め込まれた複数のゲート電極構造５０７を備えている。図示された例では、ゲート電極構造５０７は、基板５０２のソース電極５０４端寄りに非対称に位置している。ソース電極５０４とドレイン電極５０６との間で基板５０２の長さ（Ｌ）に沿って延びる複数のチャネルは、ゲート電極構造５０７間に配置される。
【0065】
図６に描かれた例では、埋め込まれたゲート電極５０８、ならびに第１の横方向フィールドプレート５３２および第２の横方向フィールドプレート５３３は、矩形状であり、非対称構成で配置されている。埋め込まれたゲート電極５０８、ならびに第１の横方向フィールドプレート５３２および第２の横方向フィールドプレート５３３は、描かれた例での形状に限定されるものではない。第１の横方向フィールドプレート５３２および第２の横方向フィールドプレート５３３は、ゲート電極５０８から基板５０２の長さ（Ｌ）に沿ってドレイン電極５０６に向かって長手方向に延びている。第１の横方向フィールドプレート５３２および第２の横方向フィールドプレート５３３は、基板５０２の幅（Ｗ）方向に沿って横方向に延びている。
【0066】
第１の誘電体層５１２は、開口部５３６の内側側壁に配置されており、ゲート電極構造５０７の底部がチャネル内へと基板５０２に埋め込まれている。第２の誘電体層５５０は第１の誘電体層５１２の側壁に配置されているゲート電極５０８の底部の横方向の側面は、開口部５３６の長手方向側面に沿って誘電体層５１２、５５０に画定されたギャップ５３４を介して開口部５３６内に受容される。誘電体層５１２、５５０は、ギャップ５３４が開口部５３６に画定されている箇所を除いて、ゲート電極５０８が入る開口部５３６の側壁を取り囲む。
【0067】
埋め込まれたゲート電極５０８は、基板５０２の幅（Ｗ）方向にチャネルと横方向に接触し、ゲート電圧バイアスでチャネルの幅を幅（Ｗ）方向に変調させる。第１の横方向フィールドプレート５３２は、トランジスタのゲート電極５０８に隣接して位置しており、第２の横方向フィールドプレート５３３は、第１の横方向フィールドプレート５３２に隣接して位置しており、基板５０２の長さ（Ｌ）方向に沿ってドレイン電極５０６に向かって長手方向に延びている。第１の誘電体層５１２は、開口部５３６の側壁に配置されており、第２の誘電体層５５０は、第１の誘電体層５１２の内側側壁に配置されている。
【0068】
ドレイン電極５０６に近接している領域の高電界強度を緩和するために、２つの横方向フィールドプレート５３２、５３３はゲート電極５０８それぞれと一体化されている。第１の誘電体層５１２は、第１の横方向フィールドプレート５３２とチャネルとの間に挿入され、第１の誘電体層５１２および第２の誘電体層５５０は、第２の横方向フィールドプレート５３３とチャネルとの間に挿入されている。ゲート電極構造５０７のうちの少なくとも１つについて、第１の横方向フィールドプレート５３２は、第１の誘電体層５１２と横方向に接触しており、第２の誘電体層５５０と長手方向に接触している。第２の横方向フィールドプレート５３３は、第２の誘電体層５５０と横方向に接触している。第１の横方向フィールドプレート５３２および第２の横方向フィールドプレート５３３は、基板５０２に埋め込まれた複数のゲート電極構造５０７のうちの少なくとも１つのドレイン電極５０６端に近接しているゲート電極５０８に近接しているフィールドプレート領域に近接している電界を変調するように構成されている。誘電体層５１２、５５０の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート５３２、５３３は、ゲート埋め込み型ＨＥＭＴ５００が高いドレイン電圧でバイアスされたときに、ゲート電極５０８のドレイン電極５０６端近傍の横方向フィールドプレート領域における電界を緩和し、耐圧を高め、電流コラプスを抑制する。
【0069】
図７は、本開示の少なくとも１つの態様による、ゲート電極６０８と、非対称な構成で配置された単一の横方向フィールドプレート６３２とを備えているゲート電極構造６０７を有するゲート埋め込み型ＨＥＭＴ６００の上面図である。ゲート埋め込み型ＨＥＭＴ６００は、基板６０２、ソース電極６０４、およびドレイン電極６０６を備えている。ソース電極６０４およびドレイン電極６０６は、基板６０２の上面に位置している。基板６０２は、例えば図２および図４に示す、基板２０２、４０２に配置されており、チャネル２１０、４１０内に延びている開口部２３６、４３６に類似の、基板６０２に配置された開口部６３６に埋め込まれた複数のゲート電極構造６０７を備えている。図示された例では、ゲート電極構造６０７は、基板６０２のソース電極６０４端寄りに非対称に位置している。ソース電極６０４とドレイン電極６０６との間で基板６０２の長さ（Ｌ）に沿って延びる複数のチャネルは、ゲート電極構造６０７間に配置される。
【0070】
図７に描かれた例では、埋め込まれたゲート電極６０８および単一の横方向フィールドプレート６３２は矩形状であり、非対称構成で配置されている。埋め込まれたゲート電極６０８およびシングル横方向フィールドプレート６３２は、描かれた例での形状に限定されるものではない。単一の横方向フィールドプレート６３２は、ゲート電極６０８から基板６０２の長さ（Ｌ）に沿ってドレイン電極に向かって長手方向に延びている。単一の横方向フィールドプレート６３２は、基板６０２の幅（Ｗ）方向に沿って横方向に延びている。
【0071】
誘電体層６１２は、開口部６３６の内側側壁に配置されており、ゲート電極構造６０７の底部がチャネル内へと基板６０２に埋め込まれている。ゲート電極６０８の底部の横方向の側面は、開口部６３６の長手方向側面に沿って誘電体層６１２に画定されたギャップ６３４を介して開口部６３６内に受容される。誘電体層６１２は、ギャップ６３４が開口部６３６に画定されている箇所を除いて、基板６０２の幅（Ｗ）に沿って横方向にゲート電極６０８の側壁部分を含む開口部６３６の側壁を取り囲む。
【0072】
埋め込まれたゲート電極６０８は、基板６０２の幅（Ｗ）方向にチャネルと横方向に接触し、ゲート電圧バイアスでチャネル幅を幅（Ｗ）方向に沿って変調させる。単一の横方向フィールドプレート６３２は、トランジスタのゲート電極６０８に隣接して位置しており、基板６０２の長さ（Ｌ）方向に沿ってドレイン電極６０６に向かって長手方向に延びている。誘電体層６１２は、開口部６３６の側壁で、基板６０２の幅（Ｗ）に沿って横方向にゲート電極６０８の側壁に沿って配置されている。単一の横方向フィールドプレート６３２は、ゲート電極６０８から誘電体層６１２の部分６１３によって分離されている。
【0073】
ドレイン電極６０６に近接している領域の高電界強度を緩和するために、単一の横方向フィールドプレート６３２は各ゲート電極６０８と一体化され、誘電体層６１２は、単一の横方向フィールドプレート６３２とチャネルとの間に挿入される。ゲート電極構造６０７のうちの少なくとも１つについて、横方向フィールドプレート６３２は、誘電体層６１２と横方向に接触しており、誘電体層６１２の、ゲート電極６０８と横方向フィールドプレート６３２との間の部分６１３と長手方向に接触している。単一の横方向フィールドプレート６３２は、基板６０２に埋め込まれた複数のゲート電極構造６０７のうちの少なくとも１つのドレイン電極６０６端に近接しているゲート電極６０８に近接しているフィールドプレート領域に近接している電界を変調するように構成されている。誘電体層６１２の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。単一の横方向フィールドプレート６３２は、ゲート埋め込み型ＨＥＭＴ６００が高いドレイン電圧でバイアスされたときに、ゲート電極６０８のドレイン電極６０６端近傍の横方向フィールドプレート領域における電界を緩和し、耐圧を高め、電流コラプスを抑制する。
【0074】
図８は、本開示の少なくとも１つの態様による、ゲート電極７０８と、非対称な構成で配置されたダブル横方向フィールドプレート７３２、７３３とを備えているゲート電極構造７０７を有するゲート埋め込み型ＨＥＭＴ７００の上面図である。ゲート埋め込み型ＨＥＭＴ７００は、基板７０２、ソース電極７０４、およびドレイン電極７０６を備えている。ソース電極７０４およびドレイン電極７０６は、基板７０２の上面に位置している。基板７０２は、例えば図２および図４に示す、基板２０２、４０２に配置されており、チャネル２１０、４１０内に延びている開口部２３６、４３６に類似の、基板７０２に配置された開口部７３６に埋め込まれた複数のゲート電極構造７０７を備えている。図示された例では、ゲート電極構造７０７は、基板７０２のソース電極７０４端寄りに非対称に位置している。ソース電極７０４とドレイン電極７０６との間で基板７０２の長さ（Ｌ）に沿って延びる複数のチャネルは、ゲート電極構造７０７間に配置される。
【0075】
図８に描かれた例では、埋め込まれたゲート電極７０８、ならびに第１の横方向フィールドプレート７３２および第２の横方向フィールドプレート７３３は、矩形状であり、非対称構成で配置されている。埋め込まれたゲート電極７０８、ならびに第１の横方向フィールドプレート７３２および第２の横方向フィールドプレート７３３は、描かれた例での形状に限定されるものではない。第１の横方向フィールドプレート７３２および第２の横方向フィールドプレート７３３は、ゲート電極７０８から基板７０２の長さ（Ｌ）に沿ってドレイン電極７０６端に向かって長手方向に延びている。第１の横方向フィールドプレート７３２および第２の横方向フィールドプレート７３３は、基板７０２の幅（Ｗ）に沿って横方向に延びている。
【0076】
第１の誘電体層７１２は、開口部７３６の内側側壁に配置されており、ゲート電極構造７０７の底部がチャネル内へと基板７０２に埋め込まれている。第２の誘電体層７５０は第１の誘電体層７１２の内側側壁に配置されている。ゲート電極７０８の底部の横方向の側面は、開口部７３６の長手方向側面に沿った第１の誘電体層７１２に画定されたギャップ７３４を介して開口部７３６内に受容される。第１の誘電体層７１２は、ギャップ７３４が画定されている箇所を除いて、幅（Ｗ）方向に沿ってゲート電極７０８の側壁を含む開口部７３６の側壁を取り囲む。基板７０２のソース電極７０４側に近接している第２の誘電体層７５０は、第１の誘電体層７１２の側壁を取り囲む。基板７０２のドレイン電極７０６側に近接している第２の誘電体層７５０は、開口部７３６の側壁に沿って、第２の横方向フィールドプレート７３３の側壁の周囲で、第１の横方向フィールドプレート７３２の側壁と第２の横方向フィールドプレート７３３の側壁との間に配置されている。
【0077】
埋め込まれたゲート電極７０８は、基板７０２の幅（Ｗ）方向にチャネルと横方向に接触し、ゲートバイアス電圧でチャネルの幅を幅（Ｗ）方向に変調させる。第１の横方向フィールドプレート７３２は、トランジスタのゲート電極７０８に隣接して位置しており、ドレイン電極７０６に近接している第１の誘電体層７１２の部分７１３によって分離されている。第１の横方向フィールドプレート７３２は、３つの側面で第１の誘電体層７１２に接触しており、ドレイン電極７０６に近接している側面で第２の誘電体層７５０に接触している。第２の横方向フィールドプレート７３３は、第１の横方向フィールドゲート７３２に隣接して位置しており、第１の横方向フィールドプレート７３２からドレイン電極７０６に向かって長手方向に配置され、４つの側面すべてで第２の誘電体層７５０に接触している。第２の横方向フィールドプレート７３３は、第１の誘電体層７１２に接触していない。
【0078】
ドレイン電極７０６に近接している領域の高電界強度を緩和するために、２つの横方向フィールドプレート７３２、７３３はゲート電極７０８それぞれと一体化されている。第１の誘電体層７１２は、第１の横方向フィールドプレート７３２とチャネルとの間に挿入され、第２の誘電体層７５０は、第２の横方向フィールドプレート７３３とチャネルと第１の誘電体層７１２との間、かつ第１の横方向フィールドプレート７３２と第２の横方向フィールドプレート７３３との間に挿入されている。ゲート電極構造７０７のうちの少なくとも１つについて、第１の横方向フィールドプレート７３２は、第１の誘電体層７１２と横方向に接触しており、第２の横方向フィールドプレート７３３は、第２の誘電体層７５０と横方向に接触している。第１の横方向フィールドプレート７３２および第２の横方向フィールドプレート７３３は、基板７０２に埋め込まれた複数のゲート電極構造７０７のうちの少なくとも１つのドレイン電極７０６端に近接しているゲート電極７０８に近接しているフィールドプレート領域に近接している電界を、変調するように構成されている。誘電体層７１２、７５０の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート７３２、７３３は、ゲート埋め込み型ＨＥＭＴ７００が高いドレイン電圧でバイアスされたときに、ゲート電極７０８のドレイン電極７０６端近傍の横方向フィールドプレート領域における電界を緩和し、耐圧を高め、電流コラプスを抑制する。
【0079】
図９は、本開示の少なくとも１つの態様による、ゲート電極８０８と、対称な構成で配置された横方向フィールドプレート８３２、８３３とを備えているゲート電極構造８０７を有するゲート埋め込み型ＨＥＭＴ８００の上面図である。ゲート埋め込み型ＨＥＭＴ８００は、基板８０２、ソース電極８０４、およびドレイン電極８０６を備えている。ソース電極８０４およびドレイン電極８０６は、基板８０２の上面に位置している。基板８０２は、例えば図２および図４に示す、基板２０２、４０２に配置されており、チャネル２１０、４１０内に延びている開口部２３６、４３６に類似の、基板８０２に配置された開口部８３６に埋め込まれた複数のゲート電極構造８０７を備えている。図示された例では、ゲート電極構造８０７は、ソース電極８０４とドレイン電極８０６との間に対称に位置している。ソース電極８０４とドレイン電極８０６との間で基板８０２の長さ（Ｌ）に沿って延びる複数のチャネルは、ゲート電極構造８０７間に配置される。
【0080】
図９に描かれた例では、埋め込まれたゲート電極８０８、ならびに第１の横方向フィールドプレート８３２および第２の横方向フィールドプレート８３３は、矩形状であり、対称構成で配置されている。埋め込まれたゲート電極８０８、ならびに第１の横方向フィールドプレート８３２および第２の横方向フィールドプレート８３３は、描かれた例での形状に限定されるものではない。第１の横方向フィールドプレート８３２は、ゲート電極８０８から基板８０２の長さ（Ｌ）に沿ってソース電極８０４に向かって長手方向に延びており、第２の横方向フィールドプレート８３３は、ゲート電極８０８から基板８０２の長さ（Ｌ）に沿ってドレイン電極８０６に向かって長手方向に延びている。第１の横方向フィールドプレート８３２および第２の横方向フィールドプレート８３３は、基板８０２の幅（Ｗ）方向に沿って横方向に延びている。
【0081】
誘電体層８１２は、開口部８３６の内側側壁に配置されており、ゲート電極構造８０７の底部がチャネル内へと基板８０２に埋め込まれている。ゲート電極８０８の底部の横方向の側面は、開口部８３６の長手方向側面に沿って誘電体層８１２に画定されたギャップ８３４を介して開口部８３６内に受容される。誘電体層８１２は、ギャップ８３４が開口部８３６に画定されている箇所を除いて、ゲート電極８０８が入る開口部８３６の側壁を取り囲む。
【0082】
埋め込まれたゲート電極８０８は、基板８０２の幅（Ｗ）方向にチャネルと横方向に接触し、ゲート電圧バイアスでチャネルの幅を幅（Ｗ）方向に変調させる。第１の横方向フィールドプレート８３２は、ソース電極８０４に近接してトランジスタのゲート電極８０８に隣接して位置しており、基板８０２の長さ（Ｌ）方向に沿ってソース電極８０４に向かって長手方向に延びている。第２の横方向フィールドプレート８３３は、ドレイン電極８０６に近接しているゲート電極８０８に隣接して位置しており、基板８０２の長さ（Ｌ）方向に沿ってドレイン電極８０６に向かって長手方向に延びている。誘電体層８１２は開口部８３６の側壁に配置されている。
【0083】
ソース電極８０４およびドレイン電極８０６に近接している領域の高電界強度を緩和するために、２つの横方向フィールドプレート８３２、８３３はゲート電極８０８それぞれと対称的に一体化されている。誘電体層８１２は、第１の横方向フィールドプレート８３２とチャネルとの間に挿入される。ゲート電極構造８０７のうちの少なくとも１つについて、第１の横方向フィールドプレート８３２および第２の横方向フィールドプレート８３３は、誘電体層８１２と横方向に接触している。第１の横方向フィールドプレート８３２および第２の横方向フィールドプレート８３３は、基板８０２に埋め込まれた複数のゲート電極構造８０７のうちの少なくとも１つのソース電極８０４端およびドレイン電極８０６端に近接しているゲート電極８０８に近接しているフィールドプレート領域に近接している電界を、変調するように構成されている。誘電体層８１２の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート８３２、８３３は、ゲート埋め込み型ＨＥＭＴ８００が高いドレイン電圧でバイアスされたときに、ゲート電極８０８のソース電極８０４端およびドレイン電極８０６端近傍の横方向フィールドプレート領域における電界を緩和し、耐圧を高め、電流コラプスを抑制する。
【0084】
図１０は、本開示の少なくとも１つの態様による、ゲート電極９０８と、対称な構成で配置されたダブル横方向フィールドプレート９３２、９３３および９３８、９３９とを備えているゲート電極構造９０７を有するゲート埋め込み型ＨＥＭＴ９００の上面図である。ゲート埋め込み型ＨＥＭＴ９００は、基板９０２、ソース電極９０４、およびドレイン電極９０６を備えている。ソース電極９０４およびドレイン電極９０６は、基板９０２の上面に位置している。基板９０２は、例えば図２および図４に示す、基板２０２、４０２に配置されており、チャネル２１０、４１０内に延びている開口部２３６、４３６に類似の、基板９０２に配置された開口部（図示せず）に埋め込まれた複数のゲート電極構造９０７を備えている。図示された例では、ゲート電極構造９０７は、ソース電極９０４とドレイン電極９０６との間に対称に位置している。ソース電極９０４とドレイン電極９０６との間で基板９０２の長さ（Ｌ）に沿って延びる複数のチャネルは、ゲート電極構造９０７間に配置される。
【0085】
図１０に描かれた例では、埋め込まれたゲート電極９０７および４つの横方向フィールドプレート９３２、９３３、９３８、９３９は、矩形状であり、対称構成で配置されている。埋め込まれたゲート電極９０８および４つの横方向フィールドプレート９３２、９３３、９３８、９３９は、描かれた例での形状に限定されるものではない。第１の横方向フィールドプレート９３２および第２の横方向フィールドプレート９３３は、ゲート電極９０８から基板９０２の長さ（Ｌ）に沿ってドレイン電極９０６に向かって長手方向に延びており、第３の横方向フィールドプレート９３８および第４の横方向フィールドプレート９３９は、ゲート電極９０８から基板９０２の長さ（Ｌ）に沿ってソース電極９０４に向かって長手方向に延びている。４つの横方向フィールドプレート９３２、９３３、９３８、９３９は、基板９０２の幅（Ｗ）方向に沿って横方向に延びている。
【0086】
第１の誘電体層９１２は、開口部の内側側壁に配置されており、ゲート電極構造９０７の底部がチャネル内へと基板９０２に埋め込まれている。ゲート電極９０８の底部の横方向の側面は、開口部の長手方向側面に沿って第１の誘電体層９１２に画定されたギャップ９３４を介して開口部内に受容される。第１の誘電体層９１２は、ギャップ９３４が画定されている箇所を除いて、ゲート電極構造９０７が入る開口部の側壁を取り囲む。第２の誘電体層９５０は第１の誘電体層９１２の内側側壁に配置されている。
【0087】
埋め込まれたゲート電極９０８は、基板９０２の幅（Ｗ）方向にチャネルと横方向に接触し、ゲート電圧バイアスでチャネルの幅を幅（Ｗ）方向に変調させる。第１の横方向フィールドプレート９３２は、ドレイン電極９０６に近接してトランジスタのゲート電極９０８に隣接して位置しており、基板９０２の長さ（Ｌ）方向に沿ってドレイン電極９０６に向かって長手方向に延びている。第２の横方向フィールドプレート９３８は、第１の横方向フィールドプレート９３２に隣接して位置しており、基板９０２の長さ（Ｌ）方向に沿ってドレイン電極９０６に向かって長手方向に延びている。第３の横方向フィールドプレート９３８は、ソース電極９０４に近接してゲート電極９０８に隣接して位置しており、基板９０２の長さ（Ｌ）方向に沿ってソース電極９０４に向かって長手方向に延びている。第４の横方向フィールドプレート９３９は、第３の横方向フィールドプレート９３８に隣接して位置しており、基板９０２の長さ（Ｌ）方向に沿ってソース電極９０４に向かって長手方向に延びている。誘電体層９１２は開口部の側壁に配置されている。
【0088】
ソース電極９０４およびドレイン電極９０６に近接している領域の高電界強度を緩和するために、４つの横方向フィールドプレート９３２、９３３、９３８、９３９はゲート電極９０８それぞれと対称的に一体化されている。第１の誘電体層９１２は、第１の横方向フィールドプレート９３２とチャネルとの間、および第３の横方向フィールドプレート９３８とチャネルとの間に挿入される。ゲート電極構造９０７のうちの少なくとも１つについて、第１の横方向フィールドプレート９３２および第３の横方向フィールドプレート９３８は、第１の誘電体層９１２と横方向に接触しており、第２の誘電体層９５０と長手方向に接触している。第２の横方向フィールドプレート９３３および第４の横方向フィールドプレート９３９は、第２の誘電体層９５０と横方向および長手方向に接触している。４つの横方向フィールドプレート９３２、９３３、９３８、９３９は、基板９０２に埋め込まれた複数のゲート電極構造９０８のうちの少なくとも１つのソース電極９０４端およびドレイン電極９０６端に近接しているゲート電極９０８に近接しているフィールドプレート領域に近接している電界を、変調するように構成されている。誘電体層９１２、９５０の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート９３２、９３３、９３８、９３９は、ゲート埋め込み型ＨＥＭＴ９００が高いドレイン電圧でバイアスされたときに、ゲート電極９０８のソース電極９０４端およびドレイン電極９０６端近傍の横方向フィールドプレート領域における電界を緩和し、耐圧を高め、電流コラプスを抑制する。
【0089】
図１１は、本開示の少なくとも１つの態様による、ゲート電極１００８および単一の横方向フィールドプレート１０３２を備えているゲート電極構造１００７と、ゲート電極構造１００７とは離れて基板１００２内に埋め込まれた誘電体構造１０４０とを有するゲート埋め込み型ＨＥＭＴ１０００の斜視断面図である。図１２は、本開示の少なくとも１つの態様による、図１１に示すゲート埋め込み型ＨＥＭＴ１０００の上面図である。ここで図１１および図１２を参照すると、ドレイン電流がチャネル１０１０内の２ＤＥＧ平面を介して運ばれるゲート埋め込み型ＨＥＭＴ１０００が開示されている。図示されるように、チャネル１０１０は、複数の導電チャネルを備えている。ゲート埋め込み型ＨＥＭＴ１０００は、基板１００２、エピタキシャルバッファ層１０２２、エピタキシャルチャネル１０１０内の２ＤＥＧ平面、エピタキシャル上部バリア層１０２０、ならびに基板１００２の上面におけるソース電極１００４およびドレイン電極１００６を備えている。基板１００２の表面上のゲート電極構造は、複数の埋め込まれたゲート電極構造１００７を含み、それらの上部が基板１００２の上面より上に延び、それらの底部がチャネル１０１０の側壁に配置された誘電体層１０１２の間でチャネル１０１０の２ＤＥＧ平面の底部と少なくとも等しい深さまで基板１００２に配置された開口部１０３６に埋め込まれている。さらに、埋め込まれたゲート電極構造１００７は、上記の、基板の上面と接触していないヘッド部分（図示せず）も含み、基板の上面は埋め込まれたゲート電極構造１００７すべてに接触して相互接続する。したがって、埋め込まれたゲート電極１００８は、側面からのみチャネル１０１０の２ＤＥＧ平面に接触している。このように配置すると、ＦＥＴのドレイン電流は、埋め込みゲート電流１００８によるチャネル１０１０の２ＤＥＧ平面の横方向ゲートによるチャネル幅変調によって制御される。ＯＮ状態のドレイン電流はチャネル幅変調によって制御され、埋め込まれたゲート電極１００８がチャネル１０１０の２ＤＥＧ平面下の空乏領域を横方向に拡張するため、デバイスは、ＯＦＦ状態では優れた静電絶縁を示す。図示された例では、ゲート電極構造１００７は、基板１００２のソース電極１００４端寄りに非対称に位置している。複数のチャネル１０１０は、ゲート電極構造１００７間で、ソース電極１００４とドレイン電極１００６との間に画定されている。
【0090】
図１１および図１２に描かれた例では、ゲート電極１００８および横方向フィールドプレート１０３２は矩形状であり、非対称構成で配置されている。埋め込まれたゲート電極１００８および横方向フィールドプレート１０３２は、描かれた例での形状に限定されるものではない。各ゲート電極１００８は、ゲート電極１００８から基板１００２の長さ（Ｌ）に沿ってドレイン電極１００６端に向かって長手方向に延びる横方向フィールドプレート１０３２を備えている。横方向フィールドプレート１０３２の長さ（Ｌ）に沿った長手方向の延びの量は非限定的であり、所定の用途に応じて選択され得る。誘電体層１０１２は、開口部１０３６の内側側壁に配置されており、ゲート電極構造１００７の底部が基板１００２に埋め込まれている。ゲート電極１００８の底部の横方向の側面は、開口部１０３６の細長い側面に沿って配置された誘電体層１０１２に画定されたギャップ１０３４を介して開口部１０３６に受容される。誘電体層１０１２は、ギャップ１０３４が画定されている箇所を除いて、ゲート電極構造１００７が入る開口部１０３６の側壁を取り囲む。埋め込まれたゲート電極１００８は、幅（Ｗ）に沿ってチャネル１０１０と横方向に接触し、ゲート電圧バイアスでチャネル幅を横方向に変調させる。横方向フィールドプレート１０３２は、横方向フィールドプレート１０３２とチャネル１０１０との間に誘電体層１０１２を挟んでトランジスタのゲート電極１００８に隣接して位置している。
【0091】
横方向フィールドプレート１０３２は、基板１００２に埋め込まれた複数のゲート電極１００８のうちの少なくとも１つに隣接している。横方向フィールドプレート１０３２は、縁部に沿ってゲート電極構造１００７のドレイン電極１００６端と接触しており、横方向の幅（Ｗ）方向において誘電体１０１２側壁と接触している。横方向フィールドプレート１０３２は、基板１００２に埋め込まれた複数のゲート電極構造１００７のうちの少なくとも１つのドレイン電極１００６端に近接しているゲート電極１００８に近接しているフィールドプレート領域に近接している電界を変調するように構成されている。この記載を通じて、「横方向」という用語は、基板１００２の幅（Ｗ）に沿った方向として定義され、「長手方向」は、基板１００２の長さ（Ｌ）に沿った方向として定義される。
【0092】
複数のチャネル１０１０は、ゲート電極構造１００７間で、ソース電極１００４とドレイン電極１００６との間に位置している。横方向フィールドプレート１０３２は、横方向フィールドプレート領域に緩和電界を形成する。横方向フィールドプレート１０３２は、ゲート誘電体層１０１２を介して複数のチャネル１０１０の横方向部分と電気的に接触している。横方向フィールドプレート領域における緩和電界は、ゲート電極構造１００７のドレイン電極１００６端近傍にあり、デバイスが十分に高いドレイン電圧でバイアスされているときに生じ、耐圧を高め、電流コラプスを抑制する。横方向フィールドプレート領域における緩和電界は、横方向フィールドプレートなしで生成される電界よりも小さい。
【0093】
電子は、基板１００２の幅（Ｗ）に沿って埋め込まれたゲート電極構造１００７の間で測定したチャネルの幅（Ｗｃｈ）が、埋め込まれたゲート電極構造１００７の底部の横方向の側面によって誘導される空乏、および隣接している埋め込まれたゲート電極構造１００７間のピッチ（「Ｐｇ－ｇ」）によって制御されている状態で埋め込まれたゲート電極構造１００７の間を流れる。好ましくはナノメートルスケールの平行なチャネルは、熱源を空間的に分散させることによって、大信号動作中の自己加熱を低減する。幅（Ｗ）は、基板１００２の長さＬに対して横向きである。埋め込まれたゲート電極１００８は、幅（Ｗ）に沿ってゲート電極構造１００７の間に画定されたチャネルと横方向に接触し、ゲートバイアスでチャネル幅Ｗｃｈを横方向に変調させる。
【0094】
図１１に示すゲート埋め込み型ＨＥＭＴ１０００のチャネル１０１０は、２ＤＥＧ平面を備えている。このタイプのＦＥＴの場合、埋め込まれたゲート電極構造１００７の底部は、少なくともチャネル１０１０の２ＤＥＧ平面の底部まで埋め込まれるべきである。２ＤＥＧ平面はチャネル層の上部のみを占めるため、埋め込まれたゲート電極構造１００７の底部は、チャネル１０１０内、またはさらにはバッファ層１０２２内にあることができる。
【0095】
埋め込まれたゲート電極構造１００７を埋め込むべき深さは、デバイスの種類に依存する。埋め込まれたゲート電極構造１００７の底部は、チャネル１０１０内の通電２ＤＥＧ平面の底部と少なくとも等しい深さまで埋め込まれるべきである。デバイスがＭＥＳＦＥＴである場合、埋め込まれたゲート電極構造１００７は、チャネル１０１０の底部と少なくとも等しい深さまで埋め込むことができるであろう。一般に、ＦＥＴのドレイン電流が埋め込まれたゲート電極構造１００７による通電層の横方向ゲートによるチャネル幅変調によって制御されるように、埋め込まれたゲート電極構造１００７は、それらがチャネル１０１０の通電部分にその側面からのみ接触するように十分に深く埋め込まれなければならない。
【0096】
本明細書に記載の埋め込まれたゲート電極構造１００７を採用したＦＥＴは、チャネル１０１０を横方向にゲートすることによって、チャネル幅変調を介してドレイン電流を制御する。チャネル１０１０の下の横方向に拡張された空乏領域は、静電絶縁を強化し、ＯＦＦ状態での漏れ電流およびドレイン誘起バリア低下（ＤＩＢＬ）を低減し、さらに、ＯＮ状態での出力コンダクタンスを低減し、それによりトランジスタの利得を改善する。ソース－ドレインコンタクト幅が有効チャネル幅よりも広いため、有効なソースおよびドレイン抵抗が非常に小さく（プレーナ型ＨＥＭＴの約１／５）、したがってニー電圧が小さくなる。加えて、基板１００２の上面とヘッド部分（図示せず）とが接触していないことにより、大信号動作中の電子トラップ効果を抑制し、逆圧電効果をなくす。
【0097】
埋め込まれたゲート電極構造１００７は、いくつかの形状のうちのいずれかを有することができる。例えば、構造は、円筒形であってもよい。構造はまた、例えば、矩形、または任意の他の適切な形状であってもよい。
【0098】
図１１に示すように、複数の埋め込まれたゲート電極構造１００７は、ソース電極１００４およびドレイン電極１００６に平行で、かつソース電極１００４とドレイン電極１００６との間にある線に沿っていてもよいが、これは必須ではない。この例では、埋め込まれたゲート電極構造１００７は、前記線に沿って等間隔に配置されている（すなわち、埋め込みゲートは一定のピッチを有する）。閾値電圧等のＦＥＴ特性はピッチによって変化するため、一定のピッチは、所望の性能特性を達成するために必要に応じて選択することができる。
【0099】
誘電体層１０１２は、チャネル１０１０の側壁と接触しており、埋め込まれたゲート電極構造１００７の底部がチャネル１０１０内へと基板１００２に埋め込まれている。誘電体層１０１２は、基板１００２の上面にも接触している。埋め込まれたゲート電極構造１００７は、垂直ゲート電界によってドレイン電流を変調する。これにより、埋め込まれたゲート電極構造１００７のドレイン電極１００６端において、高電圧動作中に電界強度が緩和される横方向フィールドプレート領域が形成される。この横方向フィールドプレート領域１０１４の高電界強度の緩和により、半導体表面での電子トラップによる電流コラプスが防止され、ゲート埋め込み型ＨＥＭＴ１０００が高ドレイン電圧でバイアスされたときの電力性能を向上させる。
【0100】
領域の高電界強度を緩和するために、横方向フィールドプレート１０３２はゲート電極１００８と一体化され、誘電体層１０１２は横方向フィールドプレート１０３２とチャネル１０１０との間に挿入される。誘電体層１０１２の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート１０３２は、ゲート埋め込み型ＨＥＭＴ１０００が高いドレイン電圧でバイアスされているときに、ゲート電極１００８のドレイン電極１００６端近傍の領域１０１４における電界を緩和し、耐圧を高め、電流コラプスを抑制する。さらに、基板１００２は、ゲート電極構造１００７から離れて位置している埋め込まれた誘電体構造１０４０を備えており、耐圧を高め、ゲート－ドレイン間のキャパシタンスを低減する。埋め込まれた誘電体構造１０４０は、隣接しているゲート電極１００８の誘電体層１０１２間に生じる等電位線１０４２を形成し、耐圧を高め、電流コラプスを抑制する。一態様では、埋め込まれた誘電体構造１０４０は、窒化物から形成されている。
【0101】
例えば図１１および図１２に示す複数のチャネル１０１０を有する横方向ゲート型トランジスタは、ＲＦスイッチング用途および電力スイッチング用途の両方において、トランジスタの電力密度および電流処理を向上させ、トランジスタのＯＮ抵抗を減少させる。横方向ゲート型トランジスタでは、横方向フィールドプレート１０３２は、例えばＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮ、ＨｆＯ２、ＨｆＮ、またはＨｆＯＮから作成されたゲート誘電体層１０１２を介してチャネル１０１０と横方向に接触している。側壁に堆積されたゲート誘電体層１０１２の厚さは深さ方向で同じにされ、横方向フィールドプレート１０３２とチャネル１０１０との間の距離を複数のチャネルに対して同じにすることが可能である。
【0102】
対応する横方向フィールドプレート４３２、５３２、５３３、６３２、７３２、７３３、８３２、８３３、９３２、９３３、１０３２の構成に隣接しているゲート電極４０８、５０８、６０８、７０８、８０８、９０８、１００８を備えているゲート電極構造４０７、５０７、６０７、７０７、８０７、９０７、１００７のいずれも、図３に関連して記載したトップゲートＦＥＴ構成に実装されてもよいことが理解できるだろう。これらの実装では、誘電体層３１２は、横方向フィールドプレート４３２、５３２、５３３、６３２、７３２、７３３、８３２、８３３、９３２、９３３、１０３２とチャネル層３２０との間に挿入される。トップゲート実装では、ゲート電極構造４０７、５０７、６０７、７０７、８０７、９０７、１００７は、基板に対して対称または非対称の構成で配置されてもよい。
【0103】
前述の説明を考慮すると、様々な態様において、誘電体層材料１１２、２１２、３１２、４１２、５１２、６１２、７１２、８１２、９１２、１０１２は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮ、ＨｆＯ２、ＨｆＮ、またはＨｆＯＮの材料のいずれか１つとして選択されてよい。
【0104】
前述の説明を考慮すると、様々な態様において、半導体基板材料は、ＳｉＣ、ＧａＮ、ＡｌＮ、ＧａＡｓ、ＩｎＰ、Ｇａ２Ｏ３、Ｓｉの半導体材料のいずれか１つから選択されてもよい。
【0105】
前述の説明を考慮すると、様々な態様において、バッファ層材料は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＯｘ、Ｇａ２Ｏ３、ＡｌＧａＯｘ、Ｓｉ、ＳｉＧｅの材料のいずれか１つから選択されてもよい。
【0106】
前述の説明を考慮すると、様々な態様において、チャネル層材料は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＯｘ、Ｇａ２Ｏ３、ＡｌＧａＯｘ、Ｓｉ、ＳｉＧｅの材料のいずれか１つから選択されてもよい。
【0107】
前述の説明を考慮すると、様々な態様において、バリア層材料は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＡｌＧａＡｓ、Ｇａ２Ｏ３、ＡｌＧａＯｘ、Ｓｉ、ＳｉＧｅの材料のいずれか１つから選択されてもよい。
【0108】
上述したように、本発明のＦＥＴ構造は、例えば、ＨＥＭＴまたはＭＥＳＦＥＴを形成するために使用されてもよい。本明細書に記載のデバイス構造を採用し得るＨＥＭＴは、基板材料およびエピタキシャル層材料の様々な組み合わせから構成され得る。いくつかの可能な材料の組み合わせを以下に示すが、他の組み合わせも可能である。
【0109】
１．ＳｉＣ、Ｓｉ、ＧａＮ、ＡｌＮ、サファイア、またはダイヤモンド基板上にＡｌＧａＮバリア／ＧａＮチャネル／ＧａＮまたはＡｌＧａＮバッファ、
【0110】
２．ＧａＡｓ基板上にＡｌＧａＡｓバリア／ＩｎＧａＡｓチャネル／ＧａＡｓまたはＡｌＧａＡｓバッファ、
【0111】
３．ＩｎＰ基板上にＩｎＡｌＡｓバリア／ＩｎＧａＡｓチャネル／ＩｎＰまたはＩｎＡｌＡｓバッファ、および
【0112】
４．Ｇａ２Ｏ３基板上に（ＡｌＧａ）２Ｏ３バリア／Ｇａ２Ｏ３チャネル／Ｇａ２Ｏ３バッファ。
【0113】
他の態様において、本開示は、横方向コンタクトを備えているショットキーダイオードに関する。一態様では、ショットキーダイオードは、アノード金属と、単一または複数の２ＤＥＧチャネル層との間の横方向コンタクトを備えている。横方向フィールドプレートは、アノードとカソードとの間に追加され、複数の２ＤＥＧチャネルを同時に横方向にピンチオフし、耐圧の上昇をもたらす。単一または複数の横方向フィールドプレートを使用して、アノードとカソードとの間に電界を確立することができる。
【0114】
次に図面を参照すると、図１３は、本開示の少なくとも１つの態様による、アノード（Ａ）１１６２および横方向フィールドプレート１１３２、１１３３を備えているアノード構造を有する横方向ショットキーダイオード１１００の上面図である。横方向ショットキーダイオード１１００は、基板１１０２と、カソード（Ｃ）１１６０、１１６６とを備えている。誘電体層１１６０、１１６６は基板１１０２の上面に位置している。基板１１０２は、基板１１０２に配置された開口部１１３６に埋め込まれた複数の構造を備えている。アノード１１６２は、カソード１１６０とカソード１１６６との間に対称的に位置している。
【0115】
図１３に描かれた例では、第１の横方向フィールドプレート１１３２および第２の横方向フィールドプレート１１３３は、矩形状であり、対称構成で配置されている。第１の横方向フィールドプレート１１３２および第２の横方向フィールドプレート１１３３は、描かれた例での形状に限定されるものではない。第１の横方向フィールドプレート１１３２は、アノード１１６２から基板１１０２の長さ（Ｌ）に沿ってカソード１１６０に向かって長手方向に延びている。第２の横方向フィールドプレート１１３３は、アノード１１６２から基板１１０２の長さ（Ｌ）に沿ってカソード１１６６に向かって長手方向に延びている。第１の横方向フィールドプレート１１３２および第２の横方向フィールドプレート１１３３は、基板１１０２の幅（Ｗ）方向に沿って横方向に延びている。
【0116】
誘電体層１１１２は、開口部１１３６の内側側壁に配置されており、アノード構造の底部がチャネル内へと基板１１０２に埋め込まれている。アノード１１６２の底部の横方向の側面は、開口部１１３６の長手方向の側面に沿って誘電体層１１１２に画定されたギャップ１１３４を介して開口部１１３６に受容される。誘電体層１１１２は、ギャップ１１３４が開口部１１３６に画定されている箇所を除いて、アノード１１６２が入る開口部１１３６の側壁を取り囲む。
【0117】
第１の横方向フィールドプレート１１３２は、カソード１１６０に近接してアノード１１６２に隣接して位置しており、基板１１０２の長さ（Ｌ）方向に沿ってカソードに向かって長手方向に延びている。第２の横方向フィールドプレート１１３３は、カソード１１６６に近接してアノード１１６２に隣接して位置しており、基板１１０２の長さ（Ｌ）方向に沿ってカソード１１６６に向かって長手方向に延びている。誘電体層１１１２は開口部１１３６の側壁に配置されている。
【0118】
アノード１１６２とカソード１１６０との間に配置された横方向フィールドプレート１１３２、およびアノード１１６２とカソード１１６６との間に配置された横方向フィールドプレート１１３３は、複数の２ＤＥＧチャネルを同時に横方向にピンチオフし、耐圧の上昇をもたらす。単一または複数のフィールドプレートを使用して、アノード１１６２とカソード１１６０、１１６６との間に電界を確立することができる。そうするためには、２つの横方向フィールドプレート１１３２、１１３３がアノード１１６２と対称的に一体化される。誘電体層１１１２は、第１の横方向フィールドプレート１１３２とチャネル層との間に配置されている。アノード構造のうちの少なくとも１つについて、第１の横方向フィールドプレート１１３２および第２の横方向フィールドプレート１１３３は、アノード１１６２とカソード１１６０、１１６６との間に電界を確立するように構成されている。誘電体層１１１２の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート１１３２、１１３３は、カソード１１６０、１１６６近傍の横方向フィールドプレート領域に電界を確立する。アノード１１６２に沿ってショットキーコンタクト１１６４がある。
【0119】
図１４は、本開示の少なくとも１つの態様による、アノード（Ａ）１２６２および横方向フィールドプレート１２３２、１２３３を備えているアノード構造を有する横方向ショットキーダイオード１２００の上面図である。横方向ショットキーダイオード１２００は、基板１２０２と、カソード（Ｃ）１２６０、１２６６とを備えている。カソード１２６０、１２６６は基板１２０２の上面に位置している。基板１２０２は、基板１２０２に配置された開口部１２３６に埋め込まれた複数の構造を備えている。アノード１２６２は、カソード１２６０とカソード１２６６との間に対称的に位置している。
【0120】
図１４に描かれた例では、第１の横方向フィールドプレート１２３２および第２の横方向フィールドプレート１２３３は、矩形状であり、対称構成で配置されている。第１の横方向フィールドプレート１２３２および第２の横方向フィールドプレート１２３３は、描かれた例での形状に限定されるものではない。第１の横方向フィールドプレート１２３２は、誘電体層１２１２によってアノード１２６２から分離されており、基板１２０２の長さ（Ｌ）に沿ってカソード１２６０に向かって長手方向に延びている。第２の横方向フィールドプレート１２３３は、誘電体層１２１２によってアノード１２６２から分離されており、基板１２０２の長さ（Ｌ）に沿ってカソード１２６６に向かって長手方向に延びている。第１の横方向フィールドプレート１２３２および第２の横方向フィールドプレート１２３３は、基板１２０２の幅（Ｗ）方向に沿って横方向に延びている。
【0121】
誘電体層１２１２は、開口部１２３６の内側側壁に配置されており、アノード構造の底部がチャネル内へと基板１２０２に埋め込まれている。アノード１２６２の底部の横方向の側面は、開口部１２３６の長手方向の側面に沿って誘電体層１２１２に画定されたギャップ１２３４を介して開口部１２３６に受容される。誘電体層１２１２は、ギャップ１２３４が開口部１２３６に画定されている箇所を除いて、基板１２０２の幅（Ｗ）に沿って横方向にアノード１２６２の側壁部分を含む開口部１２３６の側壁を取り囲む。
【0122】
第１の横方向フィールドプレート１２３２は、誘電体層１２１２によってアノード１２６２から分離されており、基板１２０２の長さ（Ｌ）方向に沿ってカソード１２６０に向かって長手方向に延びている。第２の横方向フィールドプレート１２３３は、誘電体層１２１２によってアノード１２６２から分離されており、基板１２０２の長さ（Ｌ）方向に沿ってカソード１２６６に向かって長手方向に延びている。誘電体層１２１２は開口部１２３６の側壁に配置されている。
【0123】
アノード１２６２とカソード１２６０、１２６６との間に配置された横方向フィールドプレートは、複数の２ＤＥＧチャネルを同時に横方向にピンチオフし、耐圧の上昇をもたらす。単一または複数のフィールドプレートを使用して、アノード１２６２とカソード１２６０、１２６６との間に電界を確立することができる。そうするためには、２つの横方向フィールドプレート１２３２、１２３３がアノード１２６２の両側で対称的に一体化されている。誘電体層１２１２は、第１の横方向フィールドプレート１２３２とチャネル層との間に配置されている。アノード構造のうちの少なくとも１つについて、第１の横方向フィールドプレート１２３２および第２の横方向フィールドプレート１２３３は、アノード１２６２とカソード１２６０、１２６６との間に電界を確立するように構成されている。誘電体層１２１２の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート１２３２、１２３３は、カソード１２６０近傍の横方向フィールドプレート領域に電界を確立する。アノード１２６２に沿ってショットキーコンタクト１２６４がある。
【0124】
図１５は、本開示の少なくとも１つの態様による、アノード（Ａ）１３６２および横方向フィールドプレート１３３２、１３３３、１３３８、１３３９を備えているアノード構造を有する横方向ショットキーダイオード１３００の上面図である。横方向ショットキーダイオード１３００は、基板１３０２と、カソード（Ｃ）１３６０、１３６６とを備えている。カソード１３６０、１３６６は基板１３０２の上面に位置している。基板１３０２は、基板１３０２に配置された開口部１３３６に埋め込まれた複数の構造を備えている。アノード１３６２は、カソード１３６０とカソード１３６６との間に対称的に位置している。
【0125】
図１５に描かれた例では、４つの横方向フィールドプレート１３３２、１３３３、１３３８、１３３９は、矩形状であり、対称構成で配置されている。４つの横方向フィールドプレート１３３２、１３３３、１３３８、１３３９は、描かれた例での形状に限定されるものではない。第１の横方向フィールドプレート１３３２および第２の横方向フィールドプレート１３３３は、アノード１３６２から基板１３０２の長さ（Ｌ）に沿ってカソード１３６６に向かって長手方向に延びている。第３の横方向フィールドプレート１３３８および第４の横方向フィールドプレート１３３９は、アノード１３６２から基板１３０２の長さ（Ｌ）に沿ってカソード１３６０に向かって長手方向に延びている。４つの横方向フィールドプレート１３３２、１３３３、１３３８、１３３９は、基板１３０２の幅（Ｗ）方向に沿って横方向に延びている。
【0126】
第１の誘電体層１３１２は、開口部１３３６の内側側壁に配置されており、アノード構造の底部がチャネル内へと基板１３０２に埋め込まれている。アノード１３６２の底部の横方向の側面は、開口部１３３６の長手方向の側面に沿って第１の誘電体層１３１２に画定されたギャップ１３３４を介して開口部１３３６に受容される。第１の誘電体層１３１２は、ギャップ１３３４が開口部１３３６に画定されている箇所を除いて、アノード１３６２が入る開口部１３３６の側壁を取り囲む。第２の誘電体層１３５０は第１の誘電体層１３１２の内側側壁に配置されている。
【0127】
第１の横方向フィールドプレート１３３２は、カソード１３６６に近接してアノード１３６２に隣接して位置しており、基板１３０２の長さ（Ｌ）方向に沿ってカソードに向かって長手方向に延びている。第２の横方向フィールドプレート１３３３は、カソード１３６６に近接して第１の横方向フィールドプレート１３３２に隣接して位置しており、基板１３０２の長さ（Ｌ）方向に沿ってカソード１３６６に向かって長手方向に延びている。第３の横方向フィールドプレート１３３８は、カソード１３６０に近接してアノード１３６２に隣接して位置しており、基板１３０２の長さ（Ｌ）方向に沿ってカソード１３６０に向かって長手方向に延びている。第４の横方向フィールドプレート１３３９は、カソード１３６０に近接して第３の横方向フィールドプレート１３３８に隣接して位置しており、基板１３０２の長さ（Ｌ）方向に沿ってカソード１３６０に向かって長手方向に延びている。誘電体層１３１２は開口部１３３６の側壁に配置されている。
【0128】
アノード１３６２とカソード１３６０、１３６６との間に配置された横方向フィールドプレートは、複数の２ＤＥＧチャネルを同時に横方向にピンチオフし、耐圧の上昇をもたらす。単一または複数のフィールドプレートを使用して、アノードとカソードとの間に電界を確立することができる。そうするためには、４つの横方向フィールドプレート１３３２、１３３３、１３３８、１３３９がアノード１３６２と対称的に一体化されている。第１の誘電体層１３１２は、第１の横方向フィールドプレート１３３２とチャネル層との間、および第３の横方向フィールドプレート１３３８とチャネル層との間に配置されている。第１の横方向フィールドプレート１３３２および第３の横方向フィールドプレート１３３８は、第１の誘電体層１３１２と横方向に接触しており、第２の誘電体層１３５０と長手方向に接触している。第２の横方向フィールドプレート１３３３および第４の横方向フィールドプレート１３３９は、第２の誘電体層１３５０と横方向および長手方向に接触している。アノード構造のうちの少なくとも１つについて、４つの横方向フィールドプレート１３３２、１３３３、１３３８、１３３９は、アノード１３６２とカソード１３６０、１３６６との間に電界を確立するように構成されている。誘電体層１３１２、１３５０の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート１３３２、１３３３、１３３８、１３３９は、カソード１３６０、１３６６近傍の横方向フィールドプレート領域に電界を確立する。アノード１３６２に沿ってショットキーコンタクト１３６４がある。
【0129】
図１６は、本開示の少なくとも１つの態様による、アノード（Ａ）１４６２および横方向フィールドプレート１４３２、１４３３、１４３８、１４３９を備えているアノード構造を有する横方向ショットキーダイオード１４００の上面図である。横方向ショットキーダイオード１４００は、基板１４０２と、カソード（Ｃ）１４６０、１４６６とを備えている。カソード１４６０、１４６６は基板１４０２の上面に位置している。基板１４０２は、基板１４０２に配置された開口部１４３６に埋め込まれた複数の構造を備えている。アノード１４６２は、カソード１４６０とカソード１４６６との間に対称的に位置している。
【0130】
図１６に描かれた例では、４つの横方向フィールドプレート１４３２、１４３３、１４３８、１４３９は、矩形状であり、対称構成で配置されている。４つの横方向フィールドプレート１４３２、１４３３、１４３８、１４３９は、描かれた例での形状に限定されるものではない。第１の横方向フィールドプレート１４３２および第２の横方向フィールドプレート１４３３は、アノード１４６２から基板１４０２の長さ（Ｌ）に沿ってカソード１４６６に向かって長手方向に延びている。第３の横方向フィールドプレート１４３８および第４の横方向フィールドプレート１４３９は、アノード１４６２から基板１４０２の長さ（Ｌ）に沿ってカソード１４６０に向かって長手方向に延びている。４つの横方向フィールドプレート１４３２、１４３３、１４３８、１４３９は、基板１４０２の幅（Ｗ）方向に沿って横方向に延びている。
【0131】
第１の誘電体層１４１２は、開口部１４３６の内側側壁に配置されており、アノード構造の底部がチャネル内へと基板１４０２に埋め込まれている。第２の誘電体層１４５０は第１の誘電体層１４１２の内側側壁に配置されている。アノード１４６２の底部の横方向の側面は、開口部１４３６の長手方向の側面に沿って誘電体層１４１２に画定されたギャップ１４３４を介して開口部１４３６に受容される。第１の誘電体層１４１２は、ギャップ１４３４が開口部１４３６に画定されている箇所を除いて、幅（Ｗ）方向に沿ってアノード１４６２の側面を含む開口部１４３６の側壁を取り囲む。第２の誘電体層１４５０は、開口部１４３６の側壁に沿って、第２の横方向フィールドプレート１４３３および第４の横方向フィールドプレート１４３９の側壁の周囲の、第１の横方向フィールドプレート１４３２の側壁と第２の横方向フィールドプレート１４３３の側壁との間、および第３の横方向フィールドプレート１４３８の側壁と第２の横方向フィールドプレート１４３９の側壁との間に配置されている。
【0132】
第１の横方向フィールドプレート１４３２は、カソード１４６６に近接して、第１の誘電体層１４１２の部分によって分離されたアノード１４６２に隣接して位置しており、基板１４０２の長さ（Ｌ）方向に沿ってカソード１４６６に向かって長手方向に延びている。第１の横方向フィールドプレート１４３２は、３つの側面で第１の誘電体層１４１２に接触しており、カソード１４６６に近接している側面で第２の誘電体層１４５０に接触している。第２の横方向フィールドプレート１４３３は、カソード１４６６に近接して第１の横方向フィールドプレート１４３２に隣接して位置しており、基板１４０２の長さ（Ｌ）方向に沿ってカソード１４６６に向かって長手方向に延びており、第２の誘電体層１４５０と４つの側面すべてで接触している。第２の横方向フィールドプレート１４３２は、第１の誘電体層１４１２に接触していない。第３の横方向フィールドプレート１４３８は、カソード１４６０に近接して、第１の誘電体層１４１２の部分によって分離されたアノード１４６２に隣接して位置しており、基板１４０２の長さ（Ｌ）方向に沿ってカソード１４６０に向かって長手方向に延びている。第３の横方向フィールドプレート１４３８は、３つの側面で第１の誘電体層１４１２に接触しており、カソード１４６０に近接している側面で第２の誘電体層１４５０に接触している。第４の横方向フィールドプレート１４３９は、カソード１４６０に近接して第３の横方向フィールドプレート１４３８に隣接して位置しており、基板１４０２の長さ（Ｌ）方向に沿ってカソード１４６０に向かって長手方向に延びており、第２の誘電体層１４５０と４つの側面すべてで接触している。第４の横方向フィールドプレート１４３９は、第１の誘電体層１４１２に接触していない。誘電体層１４１２は開口部１４３６の側壁に配置されている。
【0133】
アノード１４６２とカソード１４６０、１４６６との間に配置された横方向フィールドプレートは、複数の２ＤＥＧチャネルを同時に横方向にピンチオフし、耐圧の上昇をもたらす。単一または複数のフィールドプレートを使用して、アノードとカソードとの間に電界を確立することができる。そうするためには、４つの横方向フィールドプレート１４３２、１４３３、１４３８、１４３９がアノード１４６２と対称的に一体化される。第１の誘電体層１４１２は、第１の横方向フィールドプレート１４３２および第３の横方向フィールドプレート１４３８とチャネルとの間に挿入され、第２の誘電体層１４５０は、第２の横方向フィールドプレート１４３３と第１の誘電体層１４１２との間、かつ第１の横方向フィールドプレート１４３２と第２の横方向フィールドプレート１４３３との間に挿入されており、第２の誘電体層は第４の横方向フィールドプレート１４３９と第１の誘電体層１４１２との間、かつ第３の横方向フィールドプレート１４３８と第４の横方向フィールドプレート１４３９との間に挿入される。アノード構造のうちの少なくとも１つについて、第１の横方向フィールドプレート１４３２は第１の誘電体層１４１２と横方向に接触し、第２の横方向フィールドプレート１４３３は第２の誘電体層１４５０と横方向に接触し、第３の横方向フィールドプレート１４３８は第１の誘電体層１４１２と横方向に接触し、第４の横方向フィールドプレート１４３９は第２の誘電体層１４５０と横方向に接触している。誘電体層１４１２、１４５０の厚さは、横方向フィールドプレート領域におけるピンチオフ電圧を決定する。横方向フィールドプレート１４３２、１４３３、１４３８、１４３９は、カソード１４６０、１４６６近傍の横方向フィールドプレート領域に電界を確立する。アノード１４６２に沿ってショットキーコンタクト１４６４がある。
【実施例】
【0134】
本開示のエンドエフェクタおよび外科用器具の様々な態様の例が、以下に提供される。エンドエフェクタまたは外科用器具の態様は、以下に記載される実施例のうちのいずれか１つまたは複数、および任意の組み合わせを含んでもよい。
【0135】
実施例１；基板と、基板上のソース電極およびドレイン電極と、チャネル層と、チャネル層と接触しているゲート電極、およびゲート電極に隣接している第１の横方向フィールドプレートを備えているゲート電極構造と、第１の横方向フィールドプレートとチャネル層との間に配置された第１の誘電体層とを備えており、第１の横方向フィールドプレートは、第１の誘電体層と接触しており、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に近接している電界を変調するように構成されている、電界効果トランジスタ（ＦＥＴ）。
【0136】
実施例２；ゲート電極および第１の横方向フィールドプレートは、基板の表面上に配置されている、実施例１に記載のＦＥＴ。
【0137】
実施例３；第１の誘電体層の厚さは、ゲート電極構造に近接しているフィールドプレート領域におけるピンチオフ電圧を決定する、実施例１または２に記載のＦＥＴ。
【0138】
実施例４；ゲート電極および第１の横方向フィールドプレートは、上部部分および底部部分を備えており、ゲート電極および第１の横方向フィールドプレートの底部部分は、チャネル層まで延びる深さまで基板に画定された開口部に埋め込まれ、ゲート電極および第１の横方向フィールドプレートの上部部分は、基板の表面より上に延びる、実施例１～３のいずれか１つに記載のＦＥＴ。
【0139】
実施例５；開口部が側壁を画定し、ゲート電極がチャネルと横方向に接触するようにゲート電極の底部部分を受容するように構成された第１の誘電体層に配置された横方向のギャップを除いて、第１の誘電体層は側壁に配置されている、実施例４に記載のＦＥＴ。
【0140】
実施例６；開口部およびゲート電極構造は、ソース電極とドレイン電極との間で基板において非対称な構成で配置されている、実施例５に記載のＦＥＴ。
【0141】
実施例７；ゲート電極構造は、開口部内に非対称な構成で配置されている、実施例６に記載のＦＥＴ。
【0142】
実施例８；第１の横方向フィールドプレートは、ゲート電極から長手方向に延び、第１の横方向フィールドプレートの底部部分は、第１の誘電体層と横方向に接触している、実施例７に記載のＦＥＴ。
【0143】
実施例９；第１の誘電体層によって画定された側壁に配置されている第２の誘電体層と、第１の横方向フィールドプレートに隣接して配置されている第２の横方向フィールドプレートとをさらに備えており、第１の横方向フィールドプレートは、第１の誘電体層と横方向に接触しており、第２の誘電体層と長手方向に接触しており、第２の横方向フィールドプレートは、第２の誘電体層と横方向に接触しており、第１の誘電体層および第２の誘電体層の厚さは、フィールドプレート領域におけるピンチオフ電圧を決定する、実施例７または８に記載のＦＥＴ。
【0144】
実施例１０；第１の誘電体層は、基板の幅（Ｗ）に沿って横方向にゲート電極の底部部分によって画定される側壁にさらに配置されており、第１の横方向フィールドプレートは、ゲート電極から第１の誘電体層の部分によって分離されている、実施例７～９のいずれか１つに記載のＦＥＴ。
【0145】
実施例１１；第１の誘電体層上に配置されている第２の誘電体層と、第１の横方向フィールドプレートに隣接している第２の横方向フィールドプレートと、をさらに備えており、第２の横方向フィールドプレートは、第２の誘電体層と横方向に接触しており、第１の横方向フィールドプレートから第２の誘電体層の部分によって分離されている、実施例１０に記載のＦＥＴ。
【0146】
実施例１２；基板と、基板上のソース電極およびドレイン電極と、チャネル層と、ゲート電極構造であって、チャネルと接触しているゲート電極、ゲート電極の１つの側面に隣接している第１の横方向フィールドプレート、およびゲート電極の反対側の側面に隣接している第２の横方向フィールドプレートを備えており、第１の横方向フィールドプレートおよび第２の横方向フィールドプレートは、ゲート電極に対して対称な構成で配置されている、ゲート電極構造と、第１の横方向フィールドプレートおよび第２の横方向フィールドプレートとチャネル層との間に配置されている第１の誘電体層と、を備えており、第１の横方向フィールドプレートおよび第２の横方向フィールドプレートは、第１の誘電体層と接触しており、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に近接している電界を変調するように構成されている、電界効果トランジスタ（ＦＥＴ）。
【0147】
実施例１３；ゲート電極、ならびに第１の横方向フィールドプレートおよび第２の横方向フィールドプレートは、基板の表面上に配置されている、実施例１２に記載のＦＥＴ。
【0148】
実施例１４；第１の誘電体層の厚さは、ゲート電極構造に近接しているフィールドプレート領域におけるピンチオフ電圧を決定する、実施例１２または１３に記載のＦＥＴ。
【0149】
実施例１５；ゲート電極、ならびに第１の横方向フィールドプレートおよび第２の横方向フィールドプレートは、上部部分および底部部分を備えており、ゲート電極、ならびに第１の横方向フィールドプレートおよび第２の横方向フィールドプレートの底部部分は、チャネル層まで延びる深さまで基板に画定された開口部に埋め込まれ、ゲート電極、ならびに第１の横方向フィールドプレートおよび第２の横方向フィールドプレートの上部部分は、基板の表面より上に延びる、実施例１２～１４のいずれか１つに記載のＦＥＴ。
【0150】
実施例１６；開口部が側壁を画定し、ゲート電極がチャネルと横方向に接触するようにゲート電極の底部部分を受容するように構成された第１の誘電体層に配置された横方向のギャップを除いて、第１の誘電体層は側壁に配置されている、実施例１５に記載のＦＥＴ。
【0151】
実施例１７；第１の誘電体層上に配置されている第２の誘電体層と、第１の横方向フィールドプレートに隣接している第３の横方向フィールドプレートと、第２の横方向フィールドプレートに隣接している第４の横方向フィールドプレートと、をさらに備えており、第３の横方向フィールドプレートおよび第４の横方向フィールドプレートは、第２の誘電体層と横方向に接触している、実施例１２～１６のいずれか１つに記載のＦＥＴ。
【0152】
実施例１８；基板と、基板上のソース電極およびドレイン電極と、チャネル層と、チャネル層と接触しているゲート電極、およびゲート電極に隣接している第１の横方向フィールドプレートを備えているゲート電極構造と、第１の横方向フィールドプレートとチャネル層との間に配置された第１の誘電体層と、ゲート電極構造から離れて基板に埋め込まれた誘電体構造と、を備えており、第１の横方向フィールドプレートは、第１の誘電体層と接触しており、ドレイン電極またはソース電極のうちの少なくとも一方または両方に近接しているゲート電極に近接している電界を変調するように構成されている、電界効果トランジスタ（ＦＥＴ）。
【0153】
実施例１９；埋め込まれた誘電体構造は、ゲート電極構造に隣接している第１の誘電体層間に生じる等電位線を形成する、実施例１８に記載のＦＥＴ。
【0154】
実施例２０；ゲート電極および第１の横方向フィールドプレートは、上部部分および底部部分を備えており、ゲート電極および第１の横方向フィールドプレートの底部部分は、チャネル層まで延びる深さまで基板に画定された開口部に埋め込まれ、ゲート電極および第１の横方向フィールドプレートの上部部分は基板の表面より上に延びており、第１の横方向フィールドプレートがゲート電極から長手方向に延び、第１の横方向フィールドプレートの底部部分が第１の誘電体層と横方向に接触している、実施例１８または１９に記載のＦＥＴ。
【0155】
実施例２１；基板に配置された開口部に埋め込まれた複数の構造を備えている基板と、アノードおよび横方向フィールドプレートを備えているアノード構造と、基板の上面に位置するカソードと、を備えている横方向ショットキーダイオード。
【0156】
実施例２２；別のカソードをさらに備えており、アノードがカソード間に対称的に位置している、実施例２１に記載の横方向ショットキーダイオード。
【0157】
実施例２３；第１の横方向フィールドプレートおよび第２の横方向フィールドプレートは、矩形状であり、対称構成で配置されている、実施例２１または実施例２２に記載の横方向ショットキーダイオード。
【0158】
実施例２４；第１の横方向フィールドプレートは、アノードから基板の長さ（Ｌ）に沿ってカソードに向かって長手方向に延びており、第２の横方向フィールドプレートは、アノードから基板の長さ（Ｌ）に沿ってカソードに向かって長手方向に延びており、第１の横方向フィールドプレートおよび第２の横方向フィールドプレートは、基板の幅（Ｗ）に沿って横方向に延びている、実施例２１～２３のいずれか１つに記載の横方向ショットキーダイオード。
【0159】
実施例２５；開口部の内側側壁に配置された誘電体層をさらに備えており、アノードの底部部分が基板に埋め込まれている、実施例２１～２４のいずれか１つに記載の横方向ショットキーダイオード。
【0160】
実施例２６；横方向フィールドプレートは、アノードとカソードとの間に位置している、実施例２１～２５のいずれか１つに記載の横方向ショットキーダイオード。
【0161】
いくつかの形態が図示され、説明されているが、添付の請求項の範囲をそのような詳細に制限または限定することは、本出願人の意図ではない。それらの形態に対する多数の修正、変形、変更、置換、組み合わせ、および等価物が実施されてもよく、本開示の範囲から逸脱することなく、当業者であれば思いつくであろう。さらに、説明された形態に関連する各要素の構造は、代替的に、その要素によって予め規定された機能を提供するための手段として記載することができる。また、特定の構成要素について材料が開示されたが、他の材料を使用してもよい。したがって、前述の記載および添付の請求項は、開示される形態の範囲内に入るようなすべての修正、組み合わせおよび変形を包含することを意図していると理解されたい。添付の請求項は、そのような変形をすべて包含することを意図している。
【0162】
１つまたは複数の構成要素は、本明細書において、「～ように構成されている」、「～ように構成可能な」、「～ように動作可能な／動作する」、「～ように適合された／適合可能な」、「～できる」、「～に適合した／一緒に配置された（ｃｏｎｄｉｓｐｏｓｅｄ ｔｏ）」もの等として言及されてもよい。当業者は、文脈上別段の解釈が必要でない限り、「～ように構成されている」は、一般に、活動状態の構成要素ならびに／または非活動状態の構成要素および／もしくは待機状態の構成要素を包含できることを認識するだろう。
【0163】
用語「近位」および「遠位」は、本明細書において、外科用器具のハンドル部分を操作中の臨床医に関して使用される。用語「近位」とは、臨床医に最も近い部分を意味し、用語「遠位」とは、臨床医から離れて位置する部分を意味する。利便性および明瞭さのため、本明細書では「垂直」、「水平」、「上」および「下」等の空間用語は図面に関して使用されてもよいことがさらに理解されるであろう。しかしながら、外科用器具は、多くの向きおよび位置で使用されるものであり、これらの用語は、限定的および／または絶対的であることを意図したものではない。
【0164】
当業者は、一般に、本明細書、特に添付の請求項（例えば、添付の請求項のボディ）において使用される用語は、一般に「オープン」用語として意図されることを認識するであろう（例えば、用語「含む」は、「含むが限定されない」と解釈すべきであり、用語「有する」は、「少なくとも有する」と解釈すべきであり、用語「含む」は、「含むが限定されない」と解釈すべきである、等）。特定の数の前置きされた請求項の記載が意図される場合、そのような意図は請求項において明示的に記載され、そのような記載がない場合、そのような意図は存在しないことが当業者によってさらに理解されるであろう。例えば、理解を助けるために、以下の添付の請求項には、請求項の記載に前置きするための前置きフレーズ「少なくとも１つ」および「１つまたは複数」の使用を含んでもよい。しかしながら、そのようなフレーズの使用は、不定冠詞「ａ」または「ａｎ」による請求項の記載の前置きが、たとえ同じ請求項が前置きフレーズ「１つまたは複数」または「少なくとも１つ」および「ａ」もしくは「ａｎ」等の不定冠詞を含む場合でも、このように前置きした請求項の記載を含む任意の特定の請求項を、このような記載を１つのみ含む請求項に制限することを意味するのものと解釈してはならない（例えば、「ａ」および／または「ａｎ」は、典型的には、「少なくとも１つ」または「１つまたは複数」を意味すると解釈されるべきである）。請求項の記載に前置きするために使用される定冠詞の使用についても同じことが当てはまる。
【0165】
さらに、たとえ特定の数の前置きされた請求項が明示的に記載されている場合でも、当業者であれば、そのような記載は、典型的には、少なくとも記載された数を意味すると解釈すべきであることを認識するであろう（例えば、他の修飾語を伴わない「２つの記載」という記載そのものは、典型的には、少なくとも２つの記載、または２つ以上の記載を意味する）。さらに、「Ａ、Ｂ、およびＣのうちの少なくとも１つ、等」に類似する慣例が使用される場合、一般に、そのような構成は、当業者が慣例を理解するであろう意味で意図される（例えば、「Ａ、Ｂ、およびＣの少なくとも１つを有するシステム」は、Ａのみ、Ｂのみ、Ｃのみ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、ならびに／またはＡ、Ｂ、およびＣを有するシステムを含むが、これに限定されない、等）。「Ａ、Ｂ、またはＣのうちの少なくとも１つ、または複数」に類似する慣例が使用される場合、一般に、そのような構成は、当業者が慣例を理解するであろう意味で意図される（例えば、「Ａ、Ｂ、またはＣの少なくとも１つを有するシステム」は、Ａのみ、Ｂのみ、Ｃのみ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、ならびに／またはＡ、Ｂ、およびＣを有するシステムを含むが、これに限定されない、等）。当業者にはさらに、明細書、請求項、または図面のいずれにおいても、典型的には、２つ以上の代替用語を提示する離接的な単語および／またはフレーズは、文脈により別途指示されない限り、用語の１つ、用語のいずれか、または両方の用語を含む可能性を想定していると理解されるべきであることが理解されるであろう。例えば、フレーズ「ＡまたはＢ」は、典型的には、「Ａ」または「Ｂ」または「ＡおよびＢ」の可能性を含むと理解されるであろう。
【0166】
添付の請求項に関して、当業者は、そこに記載された任意の操作が、一般に任意の順序で予め規定されてもよいことを理解するであろう。また、様々な操作フローチャートがシーケンスで示されているが、様々な操作は、図示されている順序とは別の順序で予め規定されてもよく、または並行して規定されてもよいことを理解すべきである。そのような代替的な順序の例は、文脈により別途指示されない限り、重複、差し込み、中断、再順序付け、増分、準備、補足、同時、逆、または他の変形順序を含んでもよい。さらに、「～に応じた」、「～に関連する」、または他の過去時制の形容詞のような用語は、文脈により別途指示されない限り、一般に、このような変形を除外することを意図していない。
【0167】
「一態様」、「態様」、「実例」、「一実例」等への任意の言及は、その態様に関連して説明される特定の特徴、構造、または特性が少なくとも１つの態様に含まれることを意味することに留意する価値がある。本明細書を通して様々な箇所における「一態様では」、「態様では」、「実例では」、「一実例では」というフレーズの出現は、必ずしもすべて同一の態様を指しているわけではない。さらに、特定の機能、構造または特徴は、１つまたは複数の態様で任意の適切な方法で組み合わせてよい。
【0168】
本明細書で言及された、および／または任意の出願データシートに記載されたいかなる特許出願、特許、非特許文献、またはその他の開示資料も、組み込まれた資料が本明細書と矛盾しない範囲において、参照により本明細書に組み込まれる。本明細書に明確に説明された開示は、このように、必要な程度まで、本明細書に参照により組み込まれたいかなる矛盾する資料にも優先する。本明細書に参照により組み込むと述べたが、ただし、本明細書に記載した既存の定義、記述、または他の開示資料と矛盾する、あらゆる資料またはその一部は、組み込まれる資料と既存の開示資料との間に矛盾が生じない範囲においてのみ組み込むものとする。
【0169】
要約すると、本明細書に記載された概念を採用することによって生じる多数の利点が記載されている。１つまたは複数の形態に関する前述の説明は、例示および説明の目的で示されている。これは包括的であることも、開示された正確な形態に限定することも意図するものではない。上記教示を考慮すれば、修正または変形が可能である。１つまたは複数の形態は、原理および実用的応用を説明するために選択され、説明され、それによって、当業者が、想定される特定の使用に適した様々な修正を伴って、様々な形態を利用することを可能にする。本明細書とともに提出された請求項は、範囲全体を定義することを意図している。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【国際調査報告】