特表 2023-543193 データ伝送及び処理方法、分散型ユニット、無線ユニット及びコンピュータ読み取り可能な記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-13

(54)【発明の名称】データ伝送及び処理方法、分散型ユニット、無線ユニット及びコンピュータ読み取り可能な記憶媒体

(51)【国際特許分類】

   G06F 13/28 20060101AFI20231005BHJP

【ＦＩ】

G06F13/28 310E

G06F13/28 310C

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023518478

(86)(22)【出願日】2021-09-07

(85)【翻訳文提出日】2023-04-12

(86)【国際出願番号】 CN2021116905

(87)【国際公開番号】W WO2022057680

(87)【国際公開日】2022-03-24

(31)【優先権主張番号】202010994936.6

(32)【優先日】2020-09-21

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】516010548

【氏名又は名称】セインチップス テクノロジー カンパニーリミテッド

(74)【代理人】

【識別番号】100112656

【弁理士】

【氏名又は名称】宮田 英毅

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(74)【代理人】

【識別番号】110002505

【氏名又は名称】弁理士法人航栄事務所

(72)【発明者】

【氏名】ズー シャオビン

(57)【要約】

データ伝送方法であって、通信技術分野に関するものであり、複数の記述子に基づいてローカルのオンチップメモリデバイスから複数の記述子に対応する伝送対象データを読み取るステップ（Ｓ１１０）と、複数の記述子に基づいて伝送対象データを伝送するステップ（Ｓ１２０）と、を含み、複数の記述子は伝送対象データのオンチップメモリデバイスにおける記憶形態、及び伝送対象データ伝送時の伝送対象データの伝送リンクにおける存在形態を限定するためのものである。データ処理方法、分散型ユニット、無線ユニット及びコンピュータ読み取り可能な記憶媒体をさらに提供する。
【選択図】図２

【特許請求の範囲】

【請求項1】

複数の記述子に基づいてローカルのオンチップメモリデバイスから前記複数の記述子に対応する伝送対象データを読み取るステップと、
前記複数の記述子に基づいて前記伝送対象データを伝送するステップと、を含み、
前記複数の記述子は、前記伝送対象データの前記オンチップメモリデバイスにおける記憶形態、及び前記伝送対象データの伝送時の前記伝送対象データの伝送リンクにおける存在形態を限定するためのものである
データ伝送方法。

【請求項2】

前記伝送対象データは複数のデータセグメントを含み、前記複数の記述子のうちの各記述子は前記複数のデータセグメントのうちの１つのデータセグメントに対応し、前記記述子はデータアドレスパラメータを含み、前記データアドレスパラメータには前記記述子に対応する前記データセグメントの前記オンチップメモリデバイスにおけるデータ記憶情報が配置されており、
前記複数の記述子に基づいてローカルの前記オンチップメモリデバイスから前記複数の記述子に対応する前記伝送対象データを読み取るステップは、
前記記述子における前記データアドレスパラメータに配置された前記データ記憶情報に基づいて、前記オンチップメモリデバイスから前記記述子に対応する前記データセグメントを読み取るステップを含む
請求項１に記載のデータ伝送方法。

【請求項3】

前記記述子はフレームフォーマットパラメータと、時間領域パラメータと、周波数領域パラメータとをさらに含み、前記フレームフォーマットパラメータには前記記述子に対応する前記データセグメントのフレームフォーマット情報が配置されており、前記時間領域パラメータには前記記述子に対応する前記データセグメントの時間領域情報が配置されており、前記周波数領域パラメータには前記記述子に対応する前記データセグメントの周波数領域情報が配置されており、
前記複数の記述子に基づいて前記伝送対象データを伝送するステップは、
前記複数の記述子のうちの前記記述子における前記フレームフォーマットパラメータに配置された前記フレームフォーマット情報と、前記時間領域パラメータに配置された前記時間領域情報と、前記周波数領域パラメータに配置された前記周波数領域情報とに基づいて、前記伝送対象データをフレーム化して伝送するステップを含む
請求項２に記載のデータ伝送方法。

【請求項4】

前記複数の記述子に基づいて前記オンチップメモリデバイスから前記伝送対象データを読み取るステップの前に、
前記オンチップメモリデバイスから前記複数の記述子を読み取るステップをさらに含む
請求項１から３のいずれか一項に記載のデータ伝送方法。

【請求項5】

前記オンチップメモリデバイスから前記複数の記述子を読み取るステップは、
周期的に前記オンチップメモリデバイスから前記複数の記述子を読み取るステップを含む
請求項４に記載のデータ伝送方法。

【請求項6】

前記記述子は記述子アドレスパラメータをさらに含み、前記記述子アドレスパラメータには記述子記憶情報が配置されており、前記記述子記憶情報は前記記述子の次の記述子の前記オンチップメモリデバイスにおける記憶情報を特徴付けるためのものであり、
前記オンチップメモリデバイスから前記複数の記述子を読み取るステップは、
前記記述子の前記記述子アドレスパラメータに配置された前記記述子記憶情報に基づいて、前記次の記述子を読み取るステップを含む
請求項４に記載のデータ伝送方法。

【請求項7】

前記複数の記述子は前記オンチップメモリデバイスにおける記憶アドレスに連続しており、
前記オンチップメモリデバイスから前記複数の記述子を読み取るステップは、
前記複数の記述子の前記オンチップメモリデバイスにおける先頭アドレスに基づいて、前記オンチップメモリデバイスにおける、前記複数の記述子が記憶された記憶空間から前記複数の記述子を読み取るステップを含む
請求項４に記載のデータ伝送方法。

【請求項8】

前記複数の記述子に基づいて前記オンチップメモリデバイスから前記伝送対象データを読み取るステップの前に、
前記複数の記述子を配置するステップと、
配置された前記複数の記述子を前記オンチップメモリデバイスに記憶するステップと、をさらに含む
請求項１から３のいずれか一項に記載のデータ伝送方法。

【請求項9】

受信した制御データに基づいて、前記制御データに対応する伝送対象データに対応する複数の記述子を生成するステップと、
前記複数の記述子に基づいて前記伝送対象データをローカルのオンチップメモリデバイスに書き込むステップと、を含み、
前記複数の記述子は前記伝送対象データの前記オンチップメモリデバイスにおける記憶形態、及び前記伝送対象データの伝送時の前記伝送対象データの伝送リンクにおける存在形態を限定するためのものである
データ処理方法。

【請求項10】

前記伝送対象データは複数のデータセグメントを含み、前記複数の記述子のうちの各記述子は前記複数のデータセグメントのうちの１つのデータセグメントに対応し、前記記述子はデータアドレスパラメータを含み、
受信した前記制御データに基づいて前記複数の記述子を生成することは、
前記制御データに基づいて、前記データアドレスパラメータに、前記オンチップメモリデバイスにおいて前記記述子に対応する前記データセグメントを記憶するためのデータ記憶情報を配置するステップを含む
請求項９に記載のデータ処理方法。

【請求項11】

前記記述子はフレームフォーマットパラメータと、時間領域パラメータと、周波数領域パラメータとをさらに含み、
受信した前記制御データに基づいて前記複数の記述子を生成することは、
前記制御データに基づいて、前記データセグメントに対応する前記記述子を生成することを含み、
前記制御データに基づいて、前記データセグメントに対応する前記記述子を生成することは、
前記制御データに基づいて、前記フレームフォーマットパラメータに、前記記述子に対応する前記データセグメントのフレームフォーマット情報を配置するステップと、
前記制御データに基づいて、前記時間領域パラメータに、前記記述子に対応する前記データセグメントの時間領域情報を配置するステップと、
前記制御データに基づいて、前記周波数領域パラメータに、前記記述子に対応する前記データセグメントの周波数領域情報を配置するステップと、を含む
請求項１０に記載のデータ処理方法。

【請求項12】

前記伝送対象データは上り伝送対象データを含み、
前記複数の記述子に基づいて前記伝送対象データをローカルの前記オンチップメモリデバイスに書き込むステップの前に、前記データ処理方法は、
前記記述子に配置された記憶アドレス情報に基づいて、前記上り伝送対象データをセグメント化し、前記記述子に対応する前記データセグメントを取得するステップをさらに含む
請求項１１に記載のデータ処理方法。

【請求項13】

前記伝送対象データは下り伝送対象データを含み、
前記複数の記述子に基づいて前記伝送対象データをローカルの前記オンチップメモリデバイスに書き込むステップの前に、前記データ処理方法は、
前記複数の記述子における前記記述子の前記フレームフォーマットパラメータに配置された前記フレームフォーマット情報と、前記時間領域パラメータに配置された前記時間領域情報と、前記周波数領域パラメータに配置された前記周波数領域情報とに基づいて、前記下り伝送対象データを処理し、前記複数の記述子に対応する複数のデータセグメントを取得するステップをさらに含む
請求項１１に記載のデータ処理方法。

【請求項14】

前記複数の記述子に基づいて前記伝送対象データをローカルの前記オンチップメモリデバイスに書き込むステップは、
前記データセグメントに対応する前記記述子における前記データアドレスパラメータに配置された前記データ記憶情報に基づいて、前記データセグメントを前記オンチップメモリデバイスに書き込むステップを含む
請求項１０から１３のいずれか一項に記載のデータ処理方法。

【請求項15】

前記記述子は記述子アドレスパラメータをさらに含み、
受信した前記制御データに基づいて前記複数の記述子を生成することは、
前記複数の記述子の前記オンチップメモリデバイスにおける複数の記述子の記憶情報を特定するステップと、
前記記述子アドレスパラメータに、次の記述子の前記オンチップメモリデバイスにおける記述子記憶情報を配置するステップと、を含む
請求項１０から１３のいずれか一項に記載のデータ処理方法。

【請求項16】

前記複数の記述子に基づいて、前記オンチップメモリデバイスに記憶された、前記複数の記述子に対応する前記伝送対象データを読み取るステップと、
前記複数の記述子に基づいて前記伝送対象データを伝送するステップと、をさらに含む
請求項１０から１３のいずれか一項に記載のデータ処理方法。

【請求項17】

前記複数の記述子に基づいて、前記オンチップメモリデバイスに記憶された、前記複数の記述子に対応する前記伝送対象データを読み取るステップは、
前記記述子における前記データアドレスパラメータに配置された前記データ記憶情報に基づいて、前記オンチップメモリデバイスから前記記述子に対応する前記データセグメントを読み取るステップを含む
請求項１６に記載のデータ処理方法。

【請求項18】

前記複数の記述子に基づいて、前記オンチップメモリデバイスに記憶された、前記複数の記述子に対応する前記伝送対象データを読み取るステップの前に、
前記オンチップメモリデバイスから前記複数の記述子を読み取るステップをさらに含む
請求項１６に記載のデータ処理方法。

【請求項19】

前記オンチップメモリデバイスから前記複数の記述子を読み取るステップは、
周期的に前記オンチップメモリデバイスから前記複数の記述子を読み取るステップを含む
請求項１８に記載のデータ処理方法。

【請求項20】

１つ又は複数のプロセッサと、
１つ又は複数のプログラムが記憶され、前記１つ又は複数のプログラムが前記１つ又は複数のプロセッサにより実行されると、前記１つ又は複数のプロセッサに請求項１から８のいずれか一項に記載のデータ伝送方法を実現させるメモリと、を含む
分散型ユニット。

【請求項21】

１つ又は複数のプロセッサと、
１つ又は複数のプログラムが記憶され、前記１つ又は複数のプログラムが前記１つ又は複数のプロセッサにより実行されると、前記１つ又は複数のプロセッサに請求項９から１９のいずれか一項に記載のデータ処理方法を実現させるメモリと、を含む
無線ユニット。

【請求項22】

コンピュータプログラムが記憶され、前記コンピュータプログラムがプロセッサにより実行される時に、
請求項１から８のいずれか一項に記載のデータ伝送方法と、
請求項９から１９のいずれか一項に記載のデータ処理方法と、のうちの少なくとも１つを実現する
コンピュータ読み取り可能な記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は２０２０年９月２１日に中国特許庁に提出された、出願番号を２０２０１０９９４９３６．６とする中国特許出願の優先権を主張し、当該出願の全ての内容を参照により本開示に援用する。

【0002】

本開示の実施例は通信技術分野に関するものである。

【背景技術】

【0003】

開放型無線アクセスネットワーク（Ｏｐｅｎ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔ、Ｏ－ＲＡＮ）において、基地局はＯ－ＲＡＮ分散型ユニット（Ｏ－ＲＡＮ Ｄｉｓｔｒｉｂｕｔｅｄ Ｕｎｉｔ、Ｏ－ＤＵ）とＯ－ＲＡＮ無線ユニット（Ｏ－ＲＡＮ Ｒａｄｉｏ Ｕｎｉｔ、Ｏ－ＲＵ）に分けられる。Ｏ－ＲＵはＯ－ＤＵの制御を受け、光ファイバを介してＯ－ＤＵと通信する。

【発明の概要】

【0004】

本開示の実施例の一態様は、複数の記述子に基づいてローカルのオンチップメモリデバイスから複数の記述子に対応する伝送対象データを読み取るステップと、複数の記述子に基づいて伝送対象データを伝送するステップと、を含み、複数の記述子は、伝送対象データのオンチップメモリデバイスにおける記憶形態、及び伝送対象データ伝送時の伝送対象データの伝送リンクにおける存在形態を限定するためのものである、データ伝送方法を提供する。

【0005】

本開示の実施例の別の態様は、受信した制御データに基づいて、制御データに対応する伝送対象データに対応する複数の記述子を生成するステップと、複数の記述子に基づいて伝送対象データをローカルのオンチップメモリデバイスに書き込むステップと、を含み、複数の記述子は伝送対象データのオンチップメモリデバイスにおける記憶形態、及び伝送対象データ伝送時の伝送対象データの伝送リンクにおける存在形態を限定するためのものである、データ処理方法を提供する。

【0006】

本開示の実施例のさらに別の態様は、１つ又は複数のプロセッサと、１つ又は複数のプログラムが記憶され、１つ又は複数のプログラムが１つ又は複数のプロセッサにより実行されると、１つ又は複数のプロセッサに本開示の実施例が提供するデータ伝送方法を実現させるメモリと、を含む、分散型ユニットを提供する。

【0007】

本開示の実施例のさらに別の態様は、１つ又は複数のプロセッサと、１つ又は複数のプログラムが記憶され、１つ又は複数のプログラムが１つ又は複数のプロセッサにより実行されると、１つ又は複数のプロセッサに本開示の実施例が提供するデータ処理方法を実現させるメモリと、を含む、無線ユニットを提供する。

【0008】

本開示の実施例のさらに別の態様は、コンピュータプログラムが記憶され、コンピュータプログラムがプロセッサにより実行される時に、本開示の実施例が提供するデータ伝送方法と、本開示の実施例が提供するデータ処理方法と、のうちの少なくとも１つを実現する、コンピュータ読み取り可能な記憶媒体を提供する。

【図面の簡単な説明】

【0009】

【図1a】Ｏ－ＤＵとＯ－ＲＵとの通信過程の模式図である。

【図1b】Ｏ－ＤＵとＯ－ＲＵとの通信過程の模式図である。

【図2】本開示の実施例が提供するデータ伝送方法のフローチャートである。

【図3】本開示の実施例が提供するデータ伝送方法の一部のステップのフローチャートである。

【図4】本開示の実施例が提供するデータ伝送方法の一部のステップのフローチャートである。

【図5】本開示の実施例が提供するデータ伝送方法の一部のステップのフローチャートである。

【図6】本開示の実施例が提供するデータ伝送方法の一部のステップのフローチャートである。

【図7】本開示の実施例が提供するデータ伝送方法の一部のステップのフローチャートである。

【図8】本開示の実施例が提供するデータ伝送方法の一部のステップのフローチャートである。

【図9】本開示の実施例が提供するデータ伝送方法の一部のステップのフローチャートである。

【図10】本開示の実施例が提供するデータ処理方法のフローチャートである。

【図11】本開示の実施例が提供するデータ処理方法の一部のステップのフローチャートである。

【図12】本開示の実施例が提供するデータ処理方法の一部のステップのフローチャートである。

【図13】本開示の実施例が提供するデータ処理方法の一部のステップのフローチャートである。

【図14】本開示の実施例が提供するデータ処理方法の一部のステップのフローチャートである。

【図15】本開示の実施例が提供するデータ処理方法の一部のステップのフローチャートである。

【図16】本開示の実施例が提供するデータ処理方法の一部のステップのフローチャートである。

【図17】本開示の実施例が提供するデータ処理方法の一部のステップのフローチャートである。

【図18】本開示の実施例が提供するデータ処理方法の一部のステップのフローチャートである。

【図19】本開示の実施例が提供する分散型ユニットの構成ブロック図である。

【図20】本開示の実施例が提供する無線ユニットの構成ブロック図である。

【図21】本開示の実施例が提供するコンピュータ読み取り可能な記憶媒体の構成ブロック図である。

【図22】本開示の実施例が提供するデータセグメントと記述子との対応関係を示す模式図である。

【図23】本開示の実施例が提供する記述子の記憶形態の模式図である。

【図24】本開示の実施例が提供する記述子の別の記憶形態の模式図である。

【図25】本開示の実施例が提供するＯ－ＤＵとＯ－ＲＵが下りリンクを介して通信を行う模式図である。

【図26】本開示の実施例が提供するＯ－ＤＵとＯ－ＲＵが上りリンクを介して通信を行う模式図である。

【発明を実施するための形態】

【0010】

当業者が本開示の技術案をよりよく理解できるように、以下に図面を組み合わせて本開示が提供するデータ伝送方法、データ処理方法、分散型ユニット、無線ユニット、コンピュータ読み取り可能な記憶媒体について詳細に説明する。

【0011】

以下では図面を参照して例示的な実施例についてより十分に説明するが、前記例示的な実施例は異なる形式で具体化されてよく、本明細書にて説明された実施例に限定されると解釈すべきではない。むしろ、これらの実施例を提供するのは、本開示を詳らかで十全なものにするとともに、当業者に本開示の範囲を十分に理解させることを目的とする。

【0012】

矛盾することがなければ、本開示の各実施形態及び実施形態における各特徴は互いに組み合わせることができる。

【0013】

本明細書にて使用する、「及び／又は」という用語は１つ又は複数の関連列挙アイテムの任意の及び全ての組み合わせを含む。

【0014】

本明細書にて使用する用語は特定の実施例を説明するためにのみ用いられ、本開示を限定する意図はない。本明細書にて使用する単数形の「１つ」及び「当該」という用語は、文脈が別途明らかに示さない限り複数形も含むことを意図する。さらに、本明細書にて「含む」及び／又は「……からなる」という用語を使用する場合は、前記特徴、全体、ステップ、操作、素子及び／又はアセンブリが存在することを指すが、１つ又は複数のその他の特徴、全体、ステップ、操作、素子、アセンブリ及び／又はそのグループが存在すること、又は追加することを排除しない。

【0015】

別途限定しない限り、本明細書にて使用する全ての用語（技術及び科学用語を含む）の意味は当業者が一般的に理解する意味と同じである。さらに、一般的な辞書において限定されたこれらの用語は、関連技術及び本開示の背景での意味と一致する意味を有すると解釈されるべきであり、本明細書にて明確に限定しない限り、理想的された、又は過度の形式上の意味を有すると解釈されない。

【0016】

図１ａと図１ｂはＯ－ＤＵとＯ－ＲＵとの通信過程のシグナリング図である。図１ａに示すように、下りリンクにおいて、Ｏ－ＤＵはＯ－ＲＵに制御データ（ｃｏｎｔｒｏｌ ｍｅｓｓａｇｅ）を送信し、Ｏ－ＲＵは受信した制御データに基づいて、Ｏ－ＤＵが送信したユーザデータ（ｕｓｅｒ ｍｅｓｓａｇｅ）を受信する。図１ｂに示すように、上りリンクにおいて、Ｏ－ＤＵはＯ－ＲＵに制御データを送信し、Ｏ－ＲＵは受信した制御データに基づいてＯ－ＤＵにユーザデータを送信する。

【0017】

しかしながら、図１ａと図１ｂに示すようなＯ－ＤＵとＯ－ＲＵとの通信過程において、システムのスループットを向上させ、システムのキャッシュリソースを節約するためには、汎用プロセッサ又は加速器などが、伝送対象の制御データ又はシンボル（ｓｙｍｂｏｌ）０、ｓｙｍｂｏｌ １、……、ｓｙｍｂｏｌ ＮなどのユーザデータなどをＯ－ＤＵ側、又はＯ－ＲＵ側のオンチップメモリデバイスに予めバッファリングする必要があるため、汎用プロセッサ又は加速器がオンチップメモリデバイスにアクセスする頻度が高いことによってバスが占用される時間が長くなり、Ｏ－ＤＵとＯ－ＲＵとの通信過程におけるデータの読み書き効率が低いという事態を招くということを本開示の発明者は見出した。

【0018】

これに鑑みて、本開示の実施例はＯ－ＲＡＮフロントホールのダイレクトメモリアクセス（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ、ＤＭＡ）方法を提供することを目的とする。なお、ＤＭＡとは、外部装置が中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）を介さずにシステムメモリと直接データを交換するインタフェース技術である。

【0019】

第一態様では、図２に示すように、本開示の実施例はデータ伝送方法を提供し、ステップＳ１１０とステップＳ１２０とを含む。

【0020】

ステップＳ１１０において、複数の記述子に基づいてローカルのオンチップメモリデバイスから複数の記述子に対応する伝送対象データを読み取る。

【0021】

ステップＳ１２０において、複数の記述子に基づいて伝送対象データを伝送する。

【0022】

記述子は伝送対象データのオンチップメモリデバイスにおける記憶形態、及び伝送対象データ伝送時の伝送対象データの伝送リンクにおける存在形態を限定するためのものである。

【0023】

本開示の実施例において、記述子はＯ－ＤＵにおいてオンチップメモリデバイス内のデータを伝送する中間パラメータである。記述子は伝送対象データに対応し、各記述子はそれに対応する伝送対象データの大きさ、コンテンツ、記憶形態などを定義しており、ハードウェアロジックは記述子を解析することにより、記述子に対応する伝送対象データのオンチップメモリデバイスにおける記憶位置を特定することができ、これによりオンチップメモリデバイスから記述子に対応する伝送対象ユーザデータを読み取り、ＤＭＡを実現している。記述子は伝送対象データのＯ－ＤＵとＯ－ＲＵとの間のリンクにおける存在形態をさらに定義しており、ハードウェアロジックは記述子を解析することにより、リンクを介して伝送対象データを伝送することができる。

【0024】

なお、本開示の実施例において、Ｏ－ＤＵとＯ－ＲＵとの間のリンクは、Ｏ－ＤＵからＯ－ＲＵへの方向が下りリンクであり、Ｏ－ＲＵからＯ－ＤＵへの方向が上りリンクである。

【0025】

本開示の実施例ではどのように記述子を構築するかについて特に限定しない。選択可能な実施形態として、記述子はユーザによりシステムの実際の状況に基づいて設計、構築することができる。

【0026】

本開示の実施例において、伝送対象データはＯ－ＲＵ動作を管理、制御するための制御データであってよく、ユーザデータであってもよく、システム同期のための時間情報（ｓｙｎｃ ｍｅｓｓａｇｅ）であってもよい。伝送対象のユーザデータは下りユーザデータ、すなわちＯ－ＤＵによりＯ－ＲＵに送信されるユーザデータであってよく、上りユーザデータ、すなわちＯ－ＲＵによりＯ－ＤＵに送信されるユーザデータであってもよい。

【0027】

なお、伝送対象データがユーザデータである場合、ステップＳ１２０における伝送対象データの伝送は、下りリンクを介してＯ－ＲＵにユーザデータを送信するものであってよく、Ｏ－ＲＵが送信したユーザデータを上りリンクを介して受信するものであってもよい。

【0028】

本開示の実施例が提供するデータ伝送方法では、記述子を構築することにより、ハードウェアロジックがオンチップメモリデバイスに直接アクセスできるようにし、オンチップメモリデバイスから伝送対象データを読み取って伝送し、Ｏ－ＤＵとＯ－ＲＵとの通信過程において、汎用プロセッサ又は加速器とオンチップメモリデバイスとが直接やり取りする頻度を低減しており、これによりバス占有時間を減らし、データ読み書き効率を向上させている。記述子は伝送対象データのオンチップメモリデバイスにおける記憶形態をさらに定義しており、これによりオンチップメモリデバイスの利用率及び柔軟性を向上させることができる。本開示の実施例における記述子はユーザにより構築することもでき、これによりＯ－ＤＵとＯ－ＲＵとの通信過程におけるオンチップメモリデバイスへのアクセスの柔軟性及び拡張可能性をさらに向上させている。

【0029】

本開示の実施例において、記述子は具体的に、ソフトウェア層により配置された少なくとも１つのパラメータの集合である。記述子を構成するパラメータは、伝送対象データのオンチップメモリデバイスにおける記憶形態を定義したパラメータを含み、ハードウェアロジックは、記述子において伝送対象データのオンチップメモリデバイスにおける記憶形態を定義したパラメータを解析することにより、記述子に対応する伝送対象データのオンチップメモリデバイスにおける記憶位置情報を特定し、さらに、ステップＳ１１０によりオンチップメモリデバイスから記述子に対応する伝送対象データを読み取る。

【0030】

本開示の実施例では複数の記述子がどのように伝送対象データに対応するかについて特に限定しない。選択可能な実施形態として、Ｏ－ＤＵが伝送する必要があるデータをセグメント化して複数のデータセグメントを取得して、１つの記述子毎に１つのデータセグメントに対応させる。各記述子はいずれもこれに対応するデータセグメントのオンチップメモリデバイスにおける記憶形態、リンクにおける存在形態などの情報を定義している。伝送対象データセグメントをオンチップメモリデバイスに記憶することにより、オンチップメモリデバイスにおけるデータ記憶及びアクセスの柔軟性をさらに向上させることができる。さらに、記述子において伝送対象データのオンチップメモリデバイスにおける記憶形態を定義したパラメータに、記述子に対応するデータセグメントのオンチップメモリデバイスにおける記憶情報が配置される。

【0031】

これに応じて、選択可能な実施形態として、伝送対象データは複数のデータセグメントを含み、１つの記述子毎に１つのデータセグメントに対応し、記述子はデータアドレスパラメータを含み、データアドレスパラメータに、記述子が対応するデータセグメントのオンチップメモリデバイスにおけるデータ記憶情報が配置される。

【0032】

図３に示すように、ステップＳ１１０はステップＳ１１１を含む。ステップＳ１１１において、記述子におけるデータアドレスパラメータに配置されたデータ記憶情報に基づいて、オンチップメモリデバイスから記述子に対応するデータセグメントを読み取る。

【0033】

本開示の実施例ではデータ記憶情報の具体的な内容について特に限定しない。例えば、データ記憶情報は、オンチップメモリデバイスにおいて、記述子に対応するデータセグメントを記憶する記憶空間の開始アドレス、記憶空間の大きさなどを含む。

【0034】

本開示の実施例ではどのように伝送対象データをセグメント化して複数のデータセグメントを得るかについて特に限定しない。例えば、一定の時間内にＯ－ＤＵが伝送する必要があるデータを１つのデータセグメントとすることができ、シンボルを単位として、一定の時間内にＯ－ＤＵが伝送する必要があるデータを複数のデータセグメントに分けてもよく、例えば１つのシンボルが１つのデータセグメントである、又は複数のシンボルが１つのデータセグメントであるとしてもよい。

【0035】

選択可能な実施形態として、汎用プロセッサ又は加速器により、Ｏ－ＤＵが伝送する必要があるデータをセグメント化して、セグメントをオンチップメモリデバイスに記憶する。

【0036】

本開示の実施例において、記述子を構成するパラメータは伝送対象データのリンクにおける存在形態を定義したパラメータをさらに含む。ハードウェアロジックは、記述子において伝送対象データのリンクにおける存在形態を定義したパラメータを解析し、ステップＳ１２０により、読み取った伝送対象データを伝送する。さらに、記述子において伝送対象データのリンクにおける存在形態を定義したパラメータに、記述子に対応するデータセグメントのリンクにおける存在形態情報が配置される。選択可能な実施形態として、データセグメントのリンクにおける存在形態情報はフレームフォーマット情報と、時間領域情報と、周波数領域情報とを含むがこれらに限定されない。

【0037】

これに応じて、選択可能な実施形態として、記述子はフレームフォーマットパラメータと、時間領域パラメータと、周波数領域パラメータとをさらに含み、フレームフォーマットパラメータには記述子に対応するデータセグメントのフレームフォーマット情報が配置され、時間領域パラメータには記述子に対応するデータセグメントの時間領域情報が配置され、周波数領域パラメータには記述子に対応するデータセグメントの周波数領域情報が配置される。

【0038】

図４に示すように、ステップＳ１２０はステップＳ１２１を含む。ステップＳ１２１において、各記述子におけるフレームフォーマットパラメータに配置されたフレームフォーマット情報と、時間領域パラメータに配置された時間領域情報と、周波数領域パラメータに配置された周波数領域情報とに基づいて、伝送対象データをフレーム化して伝送する。

【0039】

本開示の実施例ではフレームフォーマット情報の内容について特に限定せず、例えば、フレームフォーマット情報はフレームタイプ、フレーム長などを含む。本開示の実施例では時間領域情報の内容についても特に限定せず、例えば、周波数領域情報は開始物理リソースブロック（Ｐｈｙｓｉｃａｌ Ｒｅｓｏｕｒｃｅ Ｂｌｏｃｋ、ＰＲＢ）番号を含む。本開示の実施例では時間領域情報の内容についても特に限定せず、例えば、時間領域情報は１０ ｍｓフレーム番号、１ ｍｓのサブフレーム番号、リンク遅延情報などを含む。

【0040】

本開示の実施例において、記述子もオンチップメモリデバイスに記憶される。ハードウェアロジックはオンチップメモリデバイスに直接アクセスすることができ、記述子を読み取ってから、記述子に基づいてステップＳ１１０からステップＳ１２０によりオンチップメモリデバイスに記憶された伝送対象データを読み取って伝送する。

【0041】

これに応じて、図５に示すように、選択可能な実施形態として、ステップＳ１１０の前に、データ伝送方法はステップＳ１３０をさらに含む。

【0042】

ステップＳ１３０において、オンチップメモリデバイスから複数の記述子を読み取る。

【0043】

本開示の実施例ではステップＳ１３０をどのように実行するかについて特に限定しない。選択可能な実施形態として、ハードウェアロジックは記述子のオンチップメモリデバイスにおける記憶位置情報に基づいて、決まった時間にオンチップメモリデバイスから記述子を読み取る。

【0044】

これに応じて、図６に示すように、選択可能な実施形態として、ステップＳ１３０はステップＳ１３１を含む。ステップＳ１３１において、周期的にオンチップメモリデバイスから複数の記述子を読み取る。

【0045】

本開示の実施例では記述子のオンチップメモリデバイスにおける記憶形態について特に限定しない。選択可能な実施形態として、記述子はオンチップメモリデバイスに離散的に記憶することができる。例えば、次の記述子の記憶アドレスを目下の記述子のパラメータの１つとして、記述子の連結式記憶を実現し、ハードウェアロジックは目下の記述子におけるパラメータを解析することにより、次の記述子の記憶位置を取得し、これにより全ての記述子の読み書きを完了する。

【0046】

これに応じて、選択可能な実施形態として、記述子は記述子アドレスパラメータをさらに含み、目下の記述子の記述子アドレスパラメータに記述子記憶情報が配置され、記述子記憶情報は目下の記述子の次の記述子のオンチップメモリデバイスにおける記憶情報を特徴付けるために用いられ、図７に示すようにステップＳ１３０はステップＳ１３２を含む。

【0047】

ステップＳ１３２において、目下の記述子の記述子アドレスパラメータに配置された記述子記憶情報に基づいて次の記述子を読み取る。

【0048】

なお、本開示の実施例において、目下の記述子が最後の記述子であれば、目下の記述子の記述子アドレスパラメータは空であってよく、すなわち記述子記憶情報を配置せず、目下の記述子の記述子アドレスパラメータに最初の記述子の記述子記憶情報を配置してもよく、これにより循環型連結式記憶を実現する。本開示の実施例ではこれについて特に限定しない。

【0049】

なお、本開示の実施例において、記述子記憶情報は、オンチップメモリデバイスにおいて、記述子を記憶する記憶空間の先頭アドレス、記憶空間の大きさなどの情報を含むがこれらに限定されない。

【0050】

別の選択可能な実施形態として、記述子はオンチップメモリデバイスに連続的に記憶することができる。例えば、アドレス空間を記述子の専用記憶空間として予め設計し、記述子の各パラメータのアドレスはいずれも固定かつ既知であり、汎用プロセッサ、加速器又はハードウェアロジックなどが当該記憶空間において記述子を循環的に読み書きする。

【0051】

これに応じて、図８に示すように、選択可能な実施形態として、ステップＳ１３０はステップＳ１３３とステップＳ１３４とを含む。

【0052】

ステップＳ１３３において、複数の記述子のオンチップメモリデバイスにおける先頭アドレスを取得する。

【0053】

ステップＳ１３４において、先頭アドレスに基づいて、オンチップメモリデバイスにおいて、複数の記述子を記憶する記憶空間から複数の記述子を読み取る。

【0054】

本開示の実施例では、オンチップメモリデバイスにおいて、複数の記述子を記憶する記憶空間は連続的なアドレス空間である。選択可能な実施形態として、複数の記述子のオンチップメモリデバイスにおける先頭アドレスはデフォルトである。ハードウェアロジックは当該デフォルトの先頭アドレスに基づいて、最初の記述子から開始して、複数の記述子を循環的に読み取る。

【0055】

本開示の実施例において、汎用プロセッサ又は加速器により記述子を配置してよく、ハードウェアロジックにより記述子を配置してもよい。本開示の実施例ではこれについて特に限定しない。

【0056】

これに応じて、図９に示すように、選択可能な実施形態として、ステップＳ１１０の前に、データ伝送方法はステップＳ１４１とステップＳ１４２とをさらに含む。

【0057】

ステップＳ１４１において、複数の記述子を配置する。

【0058】

ステップＳ１４２において、配置された複数の記述子をオンチップメモリデバイスに記憶する。

【0059】

なお、本開示の実施例において、記述子を配置するとは、記述子におけるデータアドレスパラメータに、記述子に対応するデータセグメントのオンチップメモリデバイスにおけるデータ記憶情報を配置すること、フレームフォーマットパラメータに、記述子に対応するデータセグメントのフレームフォーマット情報を配置すること、時間領域パラメータに、記述子に対応するデータセグメントの時間領域情報を配置すること、周波数領域パラメータに、記述子に対応するデータセグメントの周波数領域情報を配置すること、記述子アドレスパラメータに、次の記述子のオンチップメモリデバイスにおける記述子記憶情報を配置すること、その他のパラメータに、対応する情報を配置することである。

【0060】

本開示の実施例ではどのように記述子を構築するかについて特に限定しない。選択可能な実施形態として、記述子はユーザによりシステムの実際の状況に基づいて設計、構築することができ、これによりＯ－ＤＵとＯ－ＲＵとの通信過程におけるオンチップメモリデバイスへのアクセスの柔軟性及び拡張可能性を向上させる。

【0061】

なお、本開示の実施例において、記述子を構築するとは、記述子におけるデータアドレスパラメータ、フレームフォーマットパラメータ、時間領域パラメータ、周波数領域パラメータ、記述子アドレスパラメータなどのパラメータの数、タイプなどを特定することである。

【0062】

第二態様では、図１０に示すように、本開示の実施例はデータ処理方法を提供し、ステップＳ２１０とステップＳ２２０とを含む。

【0063】

ステップＳ２１０において、受信した制御データに基づいて、制御データに対応する伝送対象データに対応する複数の記述子を生成する。

【0064】

ステップＳ２２０において、複数の記述子に基づいて伝送対象データをローカルのオンチップメモリデバイスに書き込む。

【0065】

記述子は、伝送対象データのオンチップメモリデバイスにおける記憶形態、及び伝送対象データ伝送時の伝送対象データの伝送リンクにおける存在形態を限定するためのものである。

【0066】

本開示の実施例において、記述子はＯ－ＲＵにおいてオンチップメモリデバイス内のデータを伝送する中間パラメータである。記述子は伝送対象データに対応し、各記述子はそれに対応する伝送対象データの大きさ、コンテンツ、記憶形態などを定義しており、ハードウェアロジックは記述子を解析することにより、記述子に対応する伝送対象データのオンチップメモリデバイスにおける記憶位置を特定することができ、これにより伝送対象データをオンチップメモリデバイスに書き込んで、オンチップメモリデバイスから記述子に対応する伝送対象ユーザデータを読み取り、ＤＭＡを実現している。記述子は伝送対象データのＯ－ＤＵとＯ－ＲＵとの間のリンクにおける存在形態をさらに定義しており、ハードウェアロジックは記述子を解析することにより、リンクを介して伝送対象データを伝送することができる。Ｏ－ＲＵ側はＯ－ＤＵ側から送信された情報を解析することにより、ローカルのデータキャッシュ及びフレーム化を完了し、リモートダイレクトメモリアクセス（Ｒｅｍｏｔｅ Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ、ＲＤＭＡ）を実現している。

【0067】

なお、本開示の実施例において、Ｏ－ＤＵとＯ－ＲＵとの間のリンクは、Ｏ－ＤＵからＯ－ＲＵへの方向が下りリンクであり、Ｏ－ＲＵからＯ－ＤＵへの方向が上りリンクである。

【0068】

Ｏ－ＤＵとＯ－ＲＵとの間は、制御データ、ユーザデータ、時間データなどを通信する。下りリンクにおいて、Ｏ－ＤＵは制御チャネルを介してＯ－ＲＵに制御データを送信し、Ｏ－ＲＵが新たなデータの受信準備を完了した後、対応するユーザデータを再び順次送信する。上りリンクにおいて、Ｏ－ＤＵは制御チャネルを介してＯ－ＲＵに制御データを送信し、Ｏ－ＲＵは受信した制御データに基づいてユーザデータをフレーム化してＯ－ＤＵに送信する。制御データは当該制御データに対応するユーザデータのフレーム構成情報、周波数領域情報、時間領域情報などを定義しており、ステップＳ２１０は、Ｏ－ＲＵ側のハードウェアロジックが制御データを受信した後、制御データにおいて定義されたフレーム構成情報、周波数領域情報、時間領域情報などを記述子にマッピングする過程である。

【0069】

本開示の実施例において、伝送対象データはＯ－ＤＵが下りリンクを介してＯ－ＲＵに送信するユーザデータであってよく、Ｏ－ＲＵが上りリンクを介してＯ－ＤＵに送信する必要があるユーザデータであってもよく、その他のデータであってもよい。本開示の実施例ではこれについて特に限定しない。

【0070】

本開示の実施例が提供するデータ処理方法では、受信した制御データに基づいて記述子を構築して、ハードウェアロジックがオンチップメモリデバイスに直接アクセスできるようにし、伝送対象データをオンチップメモリデバイスに書き込み、Ｏ－ＤＵとＯ－ＲＵとの通信過程において、汎用プロセッサ又は加速器とオンチップメモリデバイスとが直接やり取りする頻度を低減しており、これによりバス占有時間を減らし、データ読み書き効率を向上させている。記述子は伝送対象データのオンチップメモリデバイスにおける記憶形態をさらに定義しており、これによりオンチップメモリデバイスの利用率及び柔軟性を向上させることができる。本開示の実施例における記述子はユーザにより構築することもでき、これによりＯ－ＤＵとＯ－ＲＵとの通信過程におけるオンチップメモリデバイスへのアクセスの柔軟性及び拡張可能性をさらに向上させている。

【0071】

本開示の実施例において、記述子は具体的に、ソフトウェア層により配置された少なくとも１つのパラメータの集合である。記述子を構成するパラメータは、伝送対象データのオンチップメモリデバイスにおける記憶形態を定義したパラメータを含み、ステップＳ２１０において、制御データに基づいて、記述子において伝送対象データのオンチップメモリデバイスにおける記憶形態を定義したパラメータに、伝送対象データのオンチップメモリデバイスにおける記憶情報を配置し、さらにステップＳ２２０により伝送対象データをオンチップメモリデバイスに書き込む。

【0072】

本開示の実施例では複数の記述子がどのように伝送対象データに対応するかについて特に限定しない。選択可能な実施形態として、伝送対象データをセグメント化して複数のデータセグメントを取得して、１つの記述子毎に１つのデータセグメントに対応させる。ここで、各記述子はいずれもこれに対応するデータセグメントのオンチップメモリデバイスにおける記憶形態、リンクにおける存在形態などの情報を定義している。伝送対象データセグメントをオンチップメモリデバイスに記憶することにより、オンチップメモリデバイスにおけるデータ記憶及びアクセスの柔軟性をさらに向上させることができる。さらに、ステップＳ２１０により記述子を生成する過程において、記述子において伝送対象データのオンチップメモリデバイスにおける記憶形態を定義したパラメータに、記述子に対応するデータセグメントのオンチップメモリデバイスにおける記憶情報が配置される。

【0073】

これに応じて、選択可能な実施形態として、伝送対象データは複数のデータセグメントを含み、１つの記述子毎に１つのデータセグメントに対応し、記述子はデータアドレスパラメータを含み、図１１に示すように、ステップＳ２１０はステップＳ２１１を含む。

【0074】

ステップＳ２１１において、制御データに基づいて、データアドレスパラメータに、オンチップメモリデバイスにおいて記述子に対応するデータセグメントを記憶するためのデータ記憶情報を配置する。

【0075】

本開示の実施例ではデータ記憶情報の具体的な内容について特に限定しない。例えば、データ記憶情報は、オンチップメモリデバイスにおいて、記述子に対応するデータセグメントを記憶する記憶空間の開始アドレス、記憶空間の大きさなどを含む。

【0076】

本開示の実施例において、伝送対象データがユーザデータである場合、伝送対象データは下りリンクを介してＯ－ＤＵによりＯ－ＲＵに送信されるユーザデータであってよく、Ｏ－ＲＵが上りリンクを介してＯ－ＤＵに送信する必要があるユーザデータであってもよい。

【0077】

本開示の実施例において、記述子を構成するパラメータは伝送対象データのリンクにおける存在形態を定義したパラメータをさらに含む。ハードウェアロジックは、記述子において伝送対象データのリンクにおける存在形態を定義したパラメータを解析し、伝送対象データの下りリンクにおける存在形態を特定することにより、Ｏ－ＤＵがＯ－ＲＵに送信するユーザデータと記述子とのマッピング関係を確立するか、又は伝送対象データの上りリンクにおける存在形態を特定することにより、Ｏ－ＲＵが上りリンクを介してＯ－ＤＵに送信する必要があるユーザデータと記述子とのマッピング関係を確立する。さらに、ステップＳ２１０により記述子を生成する過程において、記述子において伝送対象データのリンクにおける存在形態を定義したパラメータに、記述子に対応するデータセグメントのリンクにおける存在形態情報を配置する。選択可能な実施形態として、データセグメントのリンクにおける存在形態情報はフレームフォーマット情報と、時間領域情報と、周波数領域情報とを含むがこれらに限定されない。

【0078】

これに応じて、選択可能な実施形態として、記述子はフレームフォーマットパラメータと、時間領域パラメータと、周波数領域パラメータとをさらに含み、図１１に示すように、ステップＳ２１０はステップＳ２１２と、ステップＳ２１３と、ステップＳ２１４とをさらに含む。

【0079】

ステップＳ２１２において、制御データに基づいて、フレームフォーマットパラメータに、記述子に対応するデータセグメントのフレームフォーマット情報を配置する。

【0080】

ステップＳ２１３において、制御データに基づいて、時間領域パラメータに、記述子に対応するデータセグメントの時間領域情報を配置する。

【0081】

ステップＳ２１４において、制御データに基づいて、周波数領域パラメータに、記述子に対応するデータセグメントの周波数領域情報を配置する。

【0082】

本開示の実施例において、伝送対象データが上り伝送対象データである場合、ステップＳ２１０で生成した記述子に、上り伝送対象データのオンチップメモリデバイスにおける記憶情報が配置されていることで、記憶情報に基づいて、上り伝送対象データセグメントをオンチップメモリデバイスに記憶する際の、各データセグメントの大きさを特定することができる。選択可能な実施形態として、記述子に基づいて上り伝送対象データをセグメント化し、記述子に対応するデータセグメントを取得する。さらに、ステップＳ２２０により各データセグメントをオンチップメモリデバイスに書き込む。

【0083】

これに応じて、選択可能な実施形態として、伝送対象データは上り伝送対象データを含み、図１２に示すように、ステップＳ２２０の前に、データ処理方法はステップＳ２３０をさらに含む。

【0084】

ステップＳ２３０において、記述子に配置された記憶アドレス情報に基づいて上り伝送対象データをセグメント化し、記述子に対応するデータセグメントを取得する。

【0085】

本開示の実施例において、伝送対象データが下り伝送対象データである場合、ステップＳ２１０で生成した記述子に、下り伝送対象データが、下り伝送対象データの下りリンクにおける存在形態を示す情報が配置されていることで、記述子に配置された、下り伝送対象データが、下り伝送対象データの下りリンクにおける存在形態を示す情報により、記述子に対応するデータセグメントを特定することができる。

【0086】

これに応じて、選択可能な実施形態として、伝送対象データは下り伝送対象データを含み、図１３に示すように、ステップＳ２２０の前に、データ処理方法はステップＳ２４０をさらに含む。

【0087】

ステップＳ２４０において、フレームフォーマットパラメータに配置されたフレームフォーマット情報と、時間領域パラメータに配置された時間領域情報と、周波数領域パラメータに配置された周波数領域情報とに基づいて、下り伝送対象データを処理し、複数の記述子に対応する複数のデータセグメントを取得する。

【0088】

本開示の実施例において、Ｏ－ＲＵはＯ－ＤＵが送信した制御データを受信した後、各データセグメントに記憶空間を割り当て、ステップＳ２１０において、各データセグメントに割り当てた記憶空間のアドレス情報を、データセグメントに対応する記述子に配置する。ステップＳ２２０により伝送対象データをオンチップメモリデバイスに書き込む際は、データセグメントに対応する記述子に配置されたアドレス情報に基づいて、データセグメントを予め割り当てられた記憶空間に書き込む。

【0089】

これに応じて、図１４に示すように、選択可能な実施形態として、ステップＳ２２０はステップＳ２２１を含む。ステップＳ２２１において、データセグメントに対応する記述子におけるデータアドレスパラメータに配置されたデータ記憶情報に基づいて、データセグメントをオンチップメモリデバイスに書き込む。

【0090】

本開示の実施例において、ステップＳ２１０により生成した記述子もオンチップメモリデバイスに記憶される。本開示の実施例では記述子のオンチップメモリデバイスにおける記憶形態について特に限定しない。選択可能な実施形態として、記述子はオンチップメモリデバイスに離散的に記憶することができる。例えば、次の記述子の記憶アドレスを目下の記述子のパラメータの１つとして、記述子の連結式記憶を実現し、ハードウェアロジックは目下の記述子におけるパラメータを解析することにより、次の記述子の記憶位置を取得し、これにより全ての記述子の読み書きを完了する。

【0091】

これに応じて、選択可能な実施形態として、記述子は記述子アドレスパラメータをさらに含み、図１５に示すように、ステップＳ２１０はステップＳ２１５とステップＳ２１６とをさらに含む。

【0092】

ステップＳ２１５において、複数の記述子のオンチップメモリデバイスにおける記述子記憶情報を特定する。

【0093】

ステップＳ２１６において、記述子アドレスパラメータに、次の記述子のオンチップメモリデバイスにおける記述子記憶情報を配置する。

【0094】

本開示の実施例において、Ｏ－ＲＵは伝送対象データをオンチップメモリデバイスに書き込んだ後に、さらに、Ｏ－ＤＵが下りリンクを介してＯ－ＲＵに送信したユーザデータを後段のモジュールに送信するか、又はＯ－ＲＵが上りリンクを介してＯ－ＤＵに送信する必要があるユーザデータをＯ－ＤＵに送信する。

【0095】

これに応じて、図１６に示すように、選択可能な実施形態として、データ処理方法はステップＳ２５０とステップＳ２６０とをさらに含む。

【0096】

ステップＳ２５０において、複数の記述子に基づいて、オンチップメモリデバイスに記憶された複数の記述子に対応する伝送対象データを読み取る。

【0097】

ステップＳ２６０において、複数の記述子に基づいて伝送対象データを伝送する。

【0098】

本開示の実施例において、伝送対象データが上り伝送対象データである場合、ステップＳ２６０は、各記述子におけるフレームフォーマットパラメータに配置されたフレームフォーマット情報と、時間領域パラメータに配置された時間領域情報と、周波数領域パラメータに配置された周波数領域情報とに基づいて、伝送対象データをフレーム化してＯ－ＤＵに送信することを含む。

【0099】

伝送対象データが下り伝送対象データである場合、ステップＳ２６０は、伝送対象データを後段モジュールに送信することを含む。

【0100】

これに応じて、図１７に示すように、選択可能な実施形態として、ステップＳ２５０はステップＳ２５１を含む。ステップＳ２５１において、記述子におけるデータアドレスパラメータに配置されたデータ記憶情報に基づいて、オンチップメモリデバイスから記述子に対応するデータセグメントを読み取る。

【0101】

本開示の実施例において、記述子もオンチップメモリデバイスに記憶される。ハードウェアロジックはオンチップメモリデバイスに直接アクセスすることができ、記述子を読み取ってから、記述子に基づいてステップＳ２５０からステップＳ２６０によりオンチップメモリデバイスに記憶された伝送対象データを読み取って伝送する。

【0102】

これに応じて、図１６に示すように、選択可能な実施形態として、ステップＳ２５０の前に、データ処理方法はステップＳ２７０をさらに含む。ステップＳ２７０において、オンチップメモリデバイスから複数の記述子を読み取る。

【0103】

本開示の実施例ではステップＳ２７０をどのように実行するかについて特に限定しない。選択可能な実施形態として、ハードウェアロジックは記述子のオンチップメモリデバイスにおける記憶位置情報に基づいて、決まった時間にオンチップメモリデバイスから記述子を読み取る。

【0104】

これに応じて、図１８に示すように、選択可能な実施形態として、ステップＳ２７０において、周期的にオンチップメモリデバイスから複数の記述子を読み取る。

【0105】

第三態様では、図１９に示すように、本開示の実施例は、１つ又は複数のプロセッサ１０１と、１つ又は複数のプログラムが記憶され、１つ又は複数のプログラムが１つ又は複数のプロセッサ１０１により実行されると、１つ又は複数のプロセッサ１０１に本開示の実施例が提供するデータ伝送方法を実現させるメモリ１０２と、プロセッサ１０１とメモリ１０２との間に接続され、プロセッサ１０１とメモリ１０２の情報のやり取りを実現するように構成される１つ又は複数のＩ／Ｏインタフェース（読み書きインタフェース）１０３と、を含む、分散型ユニットを提供する。

【0106】

プロセッサ１０１はデータ処理能力を有する装置であり、ＣＰＵなどを含むがこれらに限定されない。メモリ１０２はデータ記憶能力を有する装置であり、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭ、より具体的にはＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ－ａｃｃｅｓｓ Ｍｅｍｏｒｙ、シンクロナスダイナミックランダムアクセスメモリ）、読み取り専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）、電気的に消去可能なプログラム可能な読み取り専用メモリ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ、ＥＥＰＲＯＭ）、フラッシュメモリ（ＦＬＡＳＨ）を含むがこれらに限定されない。Ｉ／Ｏインタフェース１０３はプロセッサ１０１とメモリ１０２との間に接続され、プロセッサ１０１とメモリ１０２の情報のやり取りを実現することができ、データバス（Ｂｕｓ）などを含むがこれらに限定されない。

【0107】

選択可能な実施形態として、プロセッサ１０１と、メモリ１０２と、Ｉ／Ｏインタフェース１０３はバス１０４により互いに接続され、さらには分散型ユニットのその他のコンポーネントに接続される。

【0108】

第四態様では、図２０に示すように、本開示の実施例は、１つ又は複数のプロセッサ２０１と、１つ又は複数のプログラムが記憶され、１つ又は複数のプログラムが１つ又は複数のプロセッサ２０１により実行されると、１つ又は複数のプロセッサ２０１に本開示の実施例が提供するデータ処理方法を実現させるメモリ２０２と、プロセッサ２０１とメモリ２０２との間に接続され、プロセッサ２０１とメモリ２０２の情報のやり取りを実現するように構成される１つ又は複数のＩ／Ｏインタフェース２０３と、を含む、無線ユニットを提供する。

【0109】

ここで、プロセッサ２０１はデータ処理能力を有する装置であり、ＣＰＵなどを含むがこれらに限定されない。メモリ２０２はデータ記憶能力を有する装置であり、ランダムアクセスメモリ（ＲＡＭ、より具体的にはＳＤＲＡＭ、ＤＤＲなど）、読み取り専用メモリ（ＲＯＭ）、電気的に消去可能なプログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ（ＦＬＡＳＨ）を含むがこれらに限定されない。Ｉ／Ｏインタフェース２０３はプロセッサ２０１とメモリ２０２との間に接続され、プロセッサ２０１とメモリ２０２の情報のやり取りを実現することができ、データバスなどを含むがこれらに限定されない。

【0110】

選択可能な実施形態として、プロセッサ２０１と、メモリ２０２と、Ｉ／Ｏインタフェース２０３はバス２０４により互いに接続され、さらには無線ユニットのその他のコンポーネントに接続される。

【0111】

第五態様では、図２１に示すように、本開示の実施例は、コンピュータプログラムが記憶され、プログラムがプロセッサによって実行される時に、本開示の実施例が提供するデータ伝送方法と、本開示の実施例が提供するデータ処理方法と、のうちの少なくとも１つを実現する、コンピュータ読み取り可能な記憶媒体を提供する。

【0112】

本開示の実施例が提供する技術案を当業者がより明確に理解できるように、以下に具体的な実施例により、本開示の実施例が提供する技術案について詳細に説明する。

【0113】

（実施例１）
図２２に示すように、本実施例１において、伝送対象データはデータセグメントＦｒａｇ ０、データセグメントＦｒａｇ １、データセグメントＦｒａｇ ２、……を含み、データセグメントＦｒａｇ ０は記述子ｄｃｓｃｒｉｐｔｏｒ ０に対応し、データセグメントＦｒａｇ ２は記述子ｄｃｓｃｒｉｐｔｏｒ ２に対応し、……というように、１つのデータセグメント毎に１つの記述子に対応する。伝送対象データは制御データであってよく、ユーザデータであってもよく、時間情報であってもよく、記述子はフレーム構造パラメータと、周波数領域パラメータと、時間領域パラメータと、データアドレスパラメータと、記述子アドレスパラメータとを含む。

【0114】

本実施例１において、記述子はオンチップメモリデバイスに離散的に記憶することができる。図２３に示すように、次の記述子の記憶アドレスを目下の記述子のパラメータの１つとして、記述子の連結式記憶を実現し、ハードウェアロジックは目下の記述子におけるパラメータを解析することにより、次の記述子の記憶位置を取得し、これにより全ての記述子の読み書きを完了する。

【0115】

記述子はオンチップメモリデバイスに連続記憶してもよい。図２４に示すように、予め設計されたアドレス空間を記述子の専用記憶空間とし、記述子の各パラメータのアドレスはいずれも固定かつ既知であり、汎用プロセッサ、加速器又はハードウェアロジックなどが当該記憶空間において記述子を循環的に読み書きする。

【0116】

図２３及び図２４において、ｄａｔａ＿ｓｔａｒｔ＿ａｄｄｒは目下のデータセグメントが格納された開始アドレスを示し、ｌｅｎｇｔｈは格納されたデータ長を示し、ｆｒａｍｅ＿ｉｄは格納されたデータセグメントの１０ ｍｓフレーム番号を示し、ｓｔａｒｔ＿ｐｒｂはＰＲＢの開始番号を示し、ｎｕｍ＿ｐｒｂは使用されたＰＲＢ数を示し、ｎｅｘｔ＿ｄｅｓｃｒｉｐｔｏｒ＿ｓｔａｒｔ＿ａｄｄｒは次の記述子の開始アドレスを示す。

【0117】

（実施例２）
図２５はＯ－ＤＵとＯ－ＲＵとが下りリンクを介して通信を行う模式図である。

【0118】

Ｏ－ＤＵとＯ－ＲＵとが下りリンクを介して通信することには以下の過程を含んでよい。

【0119】

下りＯ－ＤＵ側：汎用プロセッサ又は加速器が目下の一定時間内のデータをセグメント化して、記述子のオンチップメモリデバイスにおける開始位置と各データセグメントに対応する記述子パラメータを配置してから、記述子及びデータセグメントをオンチップメモリデバイスに書き込む。セグメントはシンボルを単位とすることができ、各シンボルは１セグメントであり、対応する記憶空間を各データセグメントに割り当てる。１つのデータセグメント毎に１つの記述子に対応し、データセグメントの関連情報は記述子のパラメータに翻訳され、オンチップメモリデバイスに書き込まれる。データセグメントの記憶形態は記述子におけるパラメータにより定義され、例えばデータ記憶先頭アドレス、バッファ空間の大きさなどである。記述子の記憶形態は記述子内部のパラメータにより定義してよく、予め設計してもよい。セグメント化されたデータ及び記述子はオンチップメモリデバイスに記憶される。記述子におけるパラメータは記述子自体及びデータセグメントのオンチップメモリデバイスにおけるアドレスを定義しており、汎用プロセッサ又はハードウェアロジックはオンチップメモリデバイスにおいて正確にデータを読み取ることができる。ハードウェアロジックは汎用プロセッサが配置した記述子の開始位置及び記述子におけるパラメータが定義した次の記述子の位置に基づいて、オンチップメモリデバイスにおける記述子を決まった時間に読み取る。その後、読み取った記述子に基づいて、指定されたアドレスにおいて、対応するデータセグメントを読み取り、Ｏ－ＲＵに送信する。

【0120】

下りＯ－ＲＵ側：Ｏ－ＲＵ側のハードウェアロジックは受信した制御データに基づいて、マッピングして記述子を生成するとともに、記述子の開始位置を初期化する。ハードウェアロジックは記述子に基づいて、受信したデータを処理して、記述子及び対応するデータセグメントをオンチップメモリデバイスに書き込む。Ｏ－ＤＵから送信された制御データはユーザデータのフォーマット及び大きさを定義しており、例えばリソースブロックの開始位置、リソースブロックの数及び各リソースブロックがいずれも使用されるか否かなどである。Ｏ－ＲＵ側のハードウェアロジックはこれらのパラメータを制御データから抽出して記述子におけるパラメータにマッピングする必要があり、データセグメント番号、データセグメント記憶空間の開始位置、データセグメント記憶空間の大きさなどである。記述子及びデータはセグメント化されてオンチップメモリデバイスに記憶される。

【0121】

（実施例３）
図２６はＯ－ＤＵとＯ－ＲＵとが上りリンクを介して通信を行う模式図である。

【0122】

Ｏ－ＤＵとＯ－ＲＵとが上りリンクを介して通信することには以下の過程を含んでよい。

【0123】

上りＯ－ＤＵ側：上りＯ－ＤＵは制御情報のみを送信し、Ｏ－ＲＵは受信した制御情報に基づいてＯ－ＤＵにユーザデータを送信する。汎用プロセッサ又は加速器が目下の一定時間内のデータをセグメント化して、記述子のオンチップメモリデバイスにおける開始位置と各データセグメントに対応する記述子パラメータを配置してから、記述子及びデータセグメントをオンチップメモリデバイスに書き込む。セグメント化されたデータ及び記述子はオンチップメモリデバイスに記憶される。記述子におけるパラメータは記述子自体及びデータセグメントのオンチップメモリデバイスにおけるアドレスを定義しており、汎用プロセッサ又はハードウェアロジックはオンチップメモリデバイスにおいて正確にデータを読み取ることができる。ハードウェアロジックは汎用プロセッサが配置した記述子の開始位置及び記述子におけるパラメータが定義した次の記述子の位置に基づいて、オンチップメモリデバイスにおける記述子を決まった時間に読み取る。その後、読み取った記述子に基づいて、指定されたアドレスにおいて、対応するデータセグメントを読み取り、Ｏ－ＲＵに送信する。

【0124】

上りリンクＯ－ＲＵ側：Ｏ－ＲＵ側のハードウェアロジックは受信した制御データに基づいて、マッピングして記述子を生成するとともに、記述子の開始位置を初期化する。ハードウェアロジックは記述子に基づいて、受信したデータを処理して、記述子及び対応するデータセグメントをオンチップメモリデバイスに書き込む。Ｏ－ＤＵから送信された制御データはユーザデータのフォーマット及び大きさを定義しており、例えばリソースブロックの開始位置、リソースブロックの数及び各リソースブロックがいずれも使用されるか否かなどである。Ｏ－ＲＵ側のハードウェアロジックはこれらのパラメータを制御データから抽出して記述子におけるパラメータにマッピングする必要があり、データセグメント番号、データセグメント記憶空間の開始位置、データセグメント記憶空間の大きさなどである。記述子及びデータは、セグメント化されてオンチップメモリデバイスに記憶される。ハードウェアロジックは記述子の開始位置及び記述子におけるパラメータが定義した次の記述子位置に基づいて、オンチップメモリデバイスにおける記述子を決まった時間に読み取る。次に、読み取った記述子に基づいて、データを読み取って、フレーム化してＯ－ＤＵ又は下位モジュールに送信する。

【0125】

本明細書にて開示した方法のうちの全て又はいくつかのステップ、システム、装置における機能モジュール／ユニットはソフトウェア、ファームウェア、ハードウェア及びその適切な組み合わせとして実施されてよいと当業者は理解できる。ハードウェアの実施形態において、以上の説明で言及した機能モジュール／ユニットの間の区分は必ずしも物理的なコンポーネントの区分に対応せず、例えば、１つの物理的コンポーネントは複数の機能を有してよく、又は１つの機能又はステップは複数の物理的コンポーネントが連携して実行することができる。ある物理モジュール又は全ての物理モジュールは、中央処理装置、デジタル信号プロセッサ又はマイクロプロセッサのようなプロセッサにより実行されるソフトウェアとして実施されてよく、又はハードウェアとして、あるいは専用集積回路のような集積回路として実施されてもよい。このようなソフトウェアはコンピュータ読み取り可能な媒体に配置することができ、コンピュータ読み取り可能な媒体はコンピュータ記憶媒体（又は非一時的な媒体）及び通信媒体（又は一時的な媒体）を含んでよい。当業者に知られているように、コンピュータ記憶媒体という技術用語は（コンピュータ読み取り可能な命令、データ構造、プログラムモジュール又はその他のデータのような）情報を記憶するための任意の方法又は技術において実施される揮発性及び不揮発性、リムーバブルな及び非リムーバブルな媒体を含む。コンピュータ記憶媒体はＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ又はその他のメモリ技術、ＣＤ－ＲＯＭ、デジタル多機能ディスク（ＤＶＤ）又はその他の光ディスクメモリ、磁気ボックス、磁気テープ、磁気ディスクメモリ又はその他の磁気記憶装置、又は所望の情報を記憶しかつコンピュータによりアクセス可能な任意のその他の媒体を含むがこれらに限定されない。また、当業者であれば、通信媒体は一般的にコンピュータ読み取り可能な命令、データ構造、プログラムモジュール又は搬送波あるいはその他の伝送機構のような変調データ信号におけるその他のデータを含み、また任意の情報伝送媒体を含むことができるということは公知の事項である。

【0126】

本明細書では実施例を開示し、かつ具体的な用語を採用しているが、これらは単に一般的な例示的な意味としてのみ使用され、またそのように解釈されるべきであり、制限の目的に用いられない。いくつかの実施例において、別途明示しない限り、特定の実施例と組み合わせて説明された特徴、特性及び／又は要素を単独で使用することができ、又はその他の実施例と組み合わせて説明された特徴、特性及び／又は要素と組み合わせて使用することができるということは当業者にとって自明である。したがって、添付の請求項により説明された本開示の範囲から逸脱しなければ、様々な形式及び詳細において変更を加えることができると当業者は理解できる。

【図1a】

【図1b】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【手続補正書】

【提出日】2023-04-12

【手続補正1】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正の内容】

【図4】

【国際調査報告】