特表2023-544214３次元（３Ｄ）ダイスタッキングのために表側バックエンドオブライン（ＦＳ－ＢＥＯＬ）と裏側バックエンドオブライン（ＢＳ－ＢＥＯＬ）のスタッキングを採用する集積回路（ＩＣ）パッケージ、および関連する製作方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-10-20
(54)【発明の名称】３次元（３Ｄ）ダイスタッキングのために表側バックエンドオブライン（ＦＳ－ＢＥＯＬ）と裏側バックエンドオブライン（ＢＳ－ＢＥＯＬ）のスタッキングを採用する集積回路（ＩＣ）パッケージ、および関連する製作方法
(51)【国際特許分類】
H01L 25/07 20060101AFI20231013BHJP
H01L 23/12 20060101ALI20231013BHJP
【ＦＩ】
H01L25/08 H
H01L23/12 501P
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023527077
(86)(22)【出願日】2021-10-18
(85)【翻訳文提出日】2023-05-02
(86)【国際出願番号】 US2021071915
(87)【国際公開番号】W WO2022109513
(87)【国際公開日】2022-05-27
(31)【優先権主張番号】17/100,060
(32)【優先日】2020-11-20
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507364838
【氏名又は名称】クアルコム，インコーポレイテッド
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100163522
【弁理士】
【氏名又は名称】黒田 晋平
(72)【発明者】
【氏名】スタンリー・スンチュル・ソン
(72)【発明者】
【氏名】バーラニー・チャヴァ
(57)【要約】
３次元（３Ｄ）ダイスタッキングのために表側バックエンド（ＦＳ－ＢＥＯＬ）と裏側バックエンドオブライン（ＢＳ－ＢＥＯＬ）のスタッキングを採用する集積回路（ＩＣ）パッケージ。ＩＣパッケージに積み重ねられたＩＣダイの間のダイ間相互接続のための追加の電気ルーティング経路を設けることを容易にするために、ＩＣパッケージの積み重ねられたＩＣダイの第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体が、積み重ねられたＩＣダイの第２のダイのＦＳ－ＢＥＯＬメタライゼーション構造体に隣接して積み重ねられる。積み重ねられたＩＣダイの間のダイ間相互接続のための電気ルーティング経路は、第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体から第２のダイのＦＳ－ＢＥＯＬメタライゼーション構造体に設けられる。ＩＣダイにおける半導体デバイスの性能をより高速かつ／または適合性があるものにするために、より低い抵抗のかつ／またはより低いキャパシタンスのダイ間相互接続のために、ＦＳ－ＢＥＯＬメタライゼーション構造体よりも、より薄いＢＳ－ＢＥＯＬメタライゼーション構造体に、より短い電気ルーティング経路を形成することがより適している可能性がある。
【特許請求の範囲】
【請求項1】
集積回路（ＩＣ）パッケージであって、第１の表側（ＦＳ）－バックエンドオブライン（ＢＥＯＬ）（ＦＳ－ＢＥＯＬ）メタライゼーション構造体、
第１の裏側（ＢＳ）－ＢＥＯＬ（ＢＳ－ＢＥＯＬ）メタライゼーション構造体、および
前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体と前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第１の半導体層
を含む、第１のＩＣダイと、
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体、および
前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体と前記第２のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第２の半導体層
を含む、第２のＩＣダイと
を含む、ＩＣパッケージ。
【請求項2】
ＩＣパッケージをさらに含み、前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体がパッケージ基板に隣接している、
請求項１に記載のＩＣパッケージ。
【請求項3】
前記第２のＩＣダイが、垂直方向に前記第１のＩＣダイの上方に配設される、請求項１に記載のＩＣパッケージ。
【請求項4】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第２の半導体層に電気的に結合された１つまたは複数の第２のダイ相互接続部を含む第２の金属相互接続層を含み、
１つまたは複数の第１のダイ相互接続部の少なくとも１つが、前記１つまたは複数の第２のダイ相互接続部の少なくとも１つに結合される、
請求項１に記載のＩＣパッケージ。
【請求項5】
前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、請求項４に記載のＩＣパッケージ。
【請求項6】
１つまたは複数の基板相互接続部を含むパッケージ基板と、前記パッケージ基板に隣接した前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体と、
前記１つまたは複数の第１のダイ相互接続部の中の少なくとも１つの第１のダイ相互接続部に電気的に結合された、前記１つまたは複数の基板相互接続部の中の少なくとも１つの基板相互接続部と
をさらに含み、
前記１つまたは複数の基板相互接続部に電気的に結合された１つまたは複数の導電性バンプをさらに含む、
請求項５に記載のＩＣパッケージ。
【請求項7】
前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、請求項１に記載のＩＣパッケージ。
【請求項8】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、前記１つまたは複数の第１のダイ相互接続部および前記第１の半導体層に電気的に結合された１つまたは複数の第１の垂直相互接続アクセス（ビア）をさらに含み、前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記１つまたは複数の第２のダイ相互接続部および前記第２の半導体層に電気的に結合された１つまたは複数の第２のビアをさらに含む、
請求項４に記載のＩＣパッケージ。
【請求項9】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体と前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション構造体をさらに含む、請求項１に記載のＩＣパッケージ。
【請求項10】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第２の半導体層に電気的に結合された１つまたは複数の第２のダイ相互接続部を含む第２の金属相互接続層を含み、
前記中間メタライゼーション構造体が、１つまたは複数の中間相互接続部を含む少なくとも１つの中間金属相互接続層を含み、
前記１つまたは複数の第１のダイ相互接続部の少なくとも１つが、前記１つまたは複数の中間相互接続部の少なくとも１つに結合され、
前記１つまたは複数の第２のダイ相互接続部の少なくとも１つが、前記１つまたは複数の第１のダイ相互接続部の前記少なくとも１つを前記１つまたは複数の第２のダイ相互接続部の前記少なくとも１つに電気的に結合するために、前記１つまたは複数の中間相互接続部の少なくとも１つに結合される、
請求項９に記載のＩＣパッケージ。
【請求項11】
前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、請求項１０に記載のＩＣパッケージ。
【請求項12】
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第３のＦＳ－ＢＥＯＬメタライゼーション構造体と、第３のＢＳ－ＢＥＯＬメタライゼーション構造体と、
前記第３のＦＳ－ＢＥＯＬメタライゼーション構造体と前記第３のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第３の半導体層と
を含む、第３のＩＣダイ
をさらに含み、
前記第３のＩＣダイが、前記第２のＩＣダイに横方向に隣接して配設され、前記第２のＩＣダイと前記第３のＩＣダイとの間にボイド領域を形成するために間隙距離だけ前記第２のＩＣダイから分離され、
前記中間メタライゼーション構造体が、１つまたは複数の中間相互接続部を含む少なくとも１つの中間メタライゼーション層を含む、請求項９に記載のＩＣパッケージ。
【請求項13】
前記ボイド領域に配設され、前記中間メタライゼーション構造体の前記１つまたは複数の中間相互接続部の少なくとも１つに電気的に結合されたビアをさらに含む、請求項１２に記載のＩＣパッケージ。
【請求項14】
第４の半導体層を含む第４のＩＣダイをさらに含み、前記第４のＩＣダイが前記第２のＩＣダイに隣接して配設され、前記ビアが前記第４の半導体層に電気的に結合される、
請求項１３に記載のＩＣパッケージ。
【請求項15】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、前記１つまたは複数の第１のダイ相互接続部の少なくとも１つが、前記中間相互接続部の前記１つまたは複数の少なくとも１つに結合される、
請求項１２に記載のＩＣパッケージ。
【請求項16】
前記中間メタライゼーション構造体が、１つまたは複数の再配線層（ＲＤＬ）を含む、請求項９に記載のＩＣパッケージ。
【請求項17】
セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全地球測位システム（ＧＰＳ）デバイス、モバイルフォン、セルラーフォン、スマートフォン、セッション開始プロトコル（ＳＩＰ）フォン、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、装着型コンピューティングデバイス、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナー、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、アビオニクスシステム、ドローン、およびマルチコプターからなるグループから選択されたデバイスに組み込まれた、請求項１に記載のＩＣパッケージ。
【請求項18】
集積回路（ＩＣ）パッケージを製作する方法であって、第１の裏側（ＢＳ）バックエンドオブライン（ＢＥＯＬ）（ＢＳ－ＢＥＯＬ）メタライゼーション構造体を形成するステップ、
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第１の半導体層を形成するステップ、および
前記第１の半導体層に隣接した第１の表側（ＦＳ）－ＢＥＯＬ（ＦＳ－ＢＥＯＬ）メタライゼーション構造体を形成するステップであって、前記第１の半導体層が、前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体と前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設される、形成するステップ
を含む、第１のＩＣダイを形成するステップと、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体を形成するステップ、
前記第２のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２の半導体層を形成するステップ、および
前記第２の半導体層に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップであって、前記第２の半導体層が、前記第２のＢＳ－ＢＥＯＬメタライゼーション構造体と前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設される、形成するステップ
を含む、第２のＩＣダイを形成するステップと
を含む、方法。
【請求項19】
前記第２のＩＣダイを前記第１のＩＣダイに接合するステップをさらに含む、請求項１８に記載の方法。
【請求項20】
前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接した中間メタライゼーション構造体を形成するステップと、前記中間メタライゼーション構造体の中間金属相互接続層の１つまたは複数の中間相互接続部の中の少なくとも１つの中間相互接続部を、前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体の１つまたは複数の第１のダイ相互接続部の中の少なくとも１つの第１のダイ相互接続部に結合するステップと
をさらに含む、請求項１９に記載の方法。
【請求項21】
少なくとも１つのビアを、前記１つまたは複数の中間相互接続部の中の前記少なくとも１つの中間相互接続部に結合するステップと、前記少なくとも１つのビアの上面を露出するために前記第１のＩＣダイ上のモールドコンパウンドを取り除くステップと
をさらに含む、請求項２０に記載の方法。
【請求項22】
前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接したパッケージ基板を形成するステップと、前記第１の半導体層に結合された前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体の第１の金属相互接続層の１つまたは複数の第１の基板相互接続部の中の少なくとも１つの第１の基板相互接続部を、前記パッケージ基板に電気的に結合するステップと
をさらに含む、請求項２０に記載の方法。
【請求項23】
前記第１のＩＣダイを形成するステップが、前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の表面が基板の第１の表面に隣接して配設されるように、前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体を前記基板上に形成するステップ
を含み、
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体の前記第１の表面の反対側の前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第２の表面にキャリアウエハを形成するステップと、
前記基板の前記第１の表面の反対側の前記基板の第２の表面に前記第１の半導体層を形成するステップと、
前記第１の半導体層に隣接した前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップと、
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体から前記キャリアウエハを取り除くステップと
をさらに含む、請求項１８に記載の方法。
【請求項24】
前記基板の前記第１の表面の反対側の前記基板の前記第２の表面に前記第１の半導体層を形成する前に、薄くするステップをさらに含む、請求項２３に記載の方法。
【請求項25】
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の金属相互接続層の１つまたは複数の第１の基板相互接続部に結合された前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接した１つまたは複数の導電性バンプを形成するステップをさらに含む、請求項２３に記載の方法。
【請求項26】
第３のＩＣダイを前記少なくとも１つのビアに結合するステップをさらに含む、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
優先権出願
本出願は、その全体が参照により本明細書に組み込まれる、２０２０年１１月２０日に出願された、「ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ （ＩＣ） ＰＡＣＫＡＧＥＳ ＥＭＰＬＯＹＩＮＧ ＦＲＯＮＴ ＳＩＤＥ ＢＡＣＫ－ＥＮＤ－ＯＦ－ＬＩＮＥ （ＦＳ－ＢＥＯＬ） ＴＯ ＢＡＣＫ ＳＩＤＥ ＢＡＣＫ－ＥＮＤ－ＯＦ－ＬＩＮＥ （ＢＳ－ＢＥＯＬ） ＳＴＡＣＫＩＮＧ ＦＯＲ ＴＨＲＥＥ－ＤＩＭＥＮＳＩＯＮＡＬ （３Ｄ） ＤＩＥ ＳＴＡＣＫＩＮＧ， ＡＮＤ ＲＥＬＡＴＥＤ ＦＡＢＲＩＣＡＴＩＯＮ ＭＥＴＨＯＤＳ」という名称の米国特許出願第１７／１００，０６０号の優先権を主張する。
本出願は、その全体が参照により本明細書に組み込まれる、２０２０年１１月２０日に出願された、「ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ （ＩＣ） ＰＡＣＫＡＧＥＳ ＥＭＰＬＯＹＩＮＧ ＦＲＯＮＴ ＳＩＤＥ ＢＡＣＫ－ＥＮＤ－ＯＦ－ＬＩＮＥ （ＦＳ－ＢＥＯＬ） ＴＯ ＢＡＣＫ ＳＩＤＥ ＢＡＣＫ－ＥＮＤ－ＯＦ－ＬＩＮＥ （ＢＳ－ＢＥＯＬ） ＳＴＡＣＫＩＮＧ ＦＯＲ ＴＨＲＥＥ－ＤＩＭＥＮＳＩＯＮＡＬ （３Ｄ） ＤＩＥ ＳＴＡＣＫＩＮＧ， ＡＮＤ ＲＥＬＡＴＥＤ ＦＡＢＲＩＣＡＴＩＯＮ ＭＥＴＨＯＤＳ」という名称の米国特許出願第１７／１００，０６０号の優先権を主張する。
【0002】
本開示の分野は、半導体ダイに電気的インターフェースを提供するパッケージ基板に結合された、積み重ねられた半導体ダイを採用するダイモジュールを含む集積回路（ＩＣ）パッケージに関する。
【背景技術】
【0003】
集積回路（ＩＣ）は、電子デバイスの基礎である。ＩＣは、「半導体パッケージ」または「チップパッケージ」とも呼ばれるＩＣパッケージにパッケージングされる。ＩＣパッケージは、半導体ダイに物理的支持および電気的インターフェースを提供するためにパッケージ基板に取り付けられ、電気的に結合された１つまたは複数の半導体ダイをＩＣとして含む。ＩＣパッケージはまた、パッケージ基板に結合されたダイモジュールに、３次元（３Ｄ）の積み重ねられた半導体ダイを含む場合がある。パッケージ基板は、たとえば、１つまたは複数の誘電体層の埋め込み型電気トレースと、半導体ダイ間の電気的インターフェースを提供するために電気トレースを互いに結合する垂直相互接続アクセス（ビア）とを含む、埋め込み型基板（ｅｍｂｅｄｄｅｄ ｔｒａｃｅ ｓｕｂｓｔｒａｔｅ： ＥＴＳ）であることがある。パッケージ基板はまた、再配線層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ： ＲＤＬ）として形成されることもある。半導体ダイは、パッケージ基板の電気トレースに半導体ダイを電気的に結合するために、パッケージ基板の最上層に露出した相互接続部に取り付けられ、電気的にインターフェースされる。
【0004】
半導体ダイおよびパッケージ基板は、成形コンパウンドなどのパッケージ材料に封入されて、ＩＣパッケージを形成する。ＩＣパッケージはまた、ボールグリッドアレイ（ＢＧＡ）では外部はんだバンプを含む場合があり、これらはパッケージ基板の最下層に露出した相互接続部に電気的に結合されて、パッケージ基板の電気トレースにはんだバンプを電気的に結合する。はんだバンプは、ＩＣパッケージにおいて半導体ダイに外部電気的インターフェースを提供する。ＩＣパッケージがプリント回路板（ＰＣＢ）に取り付けられるとき、はんだバンプは、ＰＣＢ上の金属接点に電気的に結合されて、ＩＣパッケージのパッケージ基板を通してＩＣチップにＰＣＢの電気トレース間の電気的インターフェースを提供する。
【発明の概要】
【課題を解決するための手段】
【0005】
本明細書で開示する態様は、３次元（３Ｄ）ダイスタッキングのために表側バックエンドオブライン（ｆｒｏｎｔ ｓｉｄｅ ｂａｃｋ－ｅｎｄ－ｏｆ－ｌｉｎｅ： ＦＳ－ＢＥＯＬ）と裏側バックエンドオブライン（ｂａｃｋ ｓｉｄｅ ｂａｃｋ－ｅｎｄ－ｏｆ－ｌｉｎｅ： ＢＳ－ＢＥＯＬ）のスタッキングを採用する集積回路（ＩＣ）パッケージを含む。関連するチップパッケージ、およびＩＣパッケージを製作する方法もまた開示される。ＩＣパッケージは、少なくとも２つ（２）の、３次元（３Ｄ）の積み重ねられた半導体ダイ（個々に「ＩＣダイ」または「ダイ」とも呼ばれる）を含むダイモジュールを含む。ＦＳ－ＢＥＯＬおよびＢＳ－ＢＥＯＬメタライゼーション構造体は、ダイ相互接続のために半導体層に電気信号をルーティングするための電気的相互接続部を含む１つまたは複数の金属層を含むメタライゼーション構造体である。ＦＳ－ＢＥＯＬは、ＩＣダイの半導体層の表側に隣接して配設されるメタライゼーション構造体である。ＢＳ－ＢＥＯＬは、ＩＣダイの半導体層の裏側に隣接して配設される別のメタライゼーション構造体である。ＩＣダイモジュールはまた、ＩＣダイへの外部電気ルーティングならびにＩＣダイ間の内部ダイ間ルーティングを提供することができるメタライゼーション構造体（たとえば、埋め込み型基板（ＥＴＳ）または再配線層（ＲＤＬ））に結合される。電気ルーティング経路は、積み重ねられたダイの間にダイ間相互接続をもたらすためにパッケージ基板を通して形成され得る。
【0006】
積み重ねられたＩＣダイの間のダイ間相互接続のために主要なおよび／または追加の電気ルーティング経路を設けることを容易にするために、例示的な態様では、ＩＣパッケージの積み重ねられたＩＣダイの第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体が、積み重ねられたＩＣダイの第２のダイのＦＳ－ＢＥＯＬメタライゼーション構造体に隣接して積み重ねられる。積み重ねられたＩＣダイの間のダイ間相互接続のための電気ルーティング経路は、第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体から第２のダイのＦＳ－ＢＥＯＬメタライゼーション構造体に設けられる。ＢＳ－ＢＥＯＬメタライゼーション構造体は、一般にＦＳ－ＢＥＯＬメタライゼーション構造体よりも薄い構造体である。したがって、ＦＳ－ＢＥＯＬメタライゼーション構造体よりもＢＳ－ＢＥＯＬメタライゼーション構造体に電気ルーティング構造体（たとえば、シリコン貫通ビア（ＴＳＶ））を形成することがより適している可能性がある。また第１のダイのより薄いＢＳ－ＢＥＯＬメタライゼーション構造体から第２のダイへの電気ルーティングが、ダイ間相互接続のために第１および第２のＩＣダイ間により短い電気ルーティング経路を設けることを可能にする。ダイ間相互接続により短い電気ルーティング経路を設けると、より低い抵抗のかつ／またはより低いキャパシタンスのダイ間相互接続をもたらして、ＩＣダイにおける半導体デバイスの性能をより高速かつ／または適合性があるものにすることができる。
【0007】
別の例示的な態様では、ＩＣパッケージにおいてさらなる電気ルーティングの柔軟性を与えるために、ＩＣモジュールは、第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体と第２のダイのＦＳ－ＢＥＯＬメタライゼーション構造体との間に形成された中間メタライゼーション構造体をさらに含むことができる。中間メタライゼーション構造体は、たとえば１つまたは複数のＲＤＬを含んでもよい。中間メタライゼーション構造体は、第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体と第２のＩＣダイのＦＳ－ＢＥＯＬメタライゼーション構造体との間のダイ間相互接続の再配置を容易にして、ダイ間の電気ルーティングの柔軟性およびダイ接続密度をより大きくする。中間メタライゼーション構造体はまた、積み重ねられたＩＣダイのＩＣダイに隣接し、中間メタライゼーション構造体を通る、追加の電気ルーティング経路の形成を容易にすることができる。たとえば、積み重ねられたＩＣダイのＩＣダイに隣接したＩＣパッケージに利用可能な空白または間隙空間があってもよく、それは、ＩＣパッケージに追加の電気ルーティング経路を設けるために追加の電気ルーティング構造体を支持することができる。これらの追加の電気ルーティング構造体は、積み重ねられたダイのダイに対する追加のダイ相互接続を容易にするために、中間メタライゼーション構造体を通してルーティングされ得る。
【0008】
この点について、例示的な一態様では、ＩＣパッケージが提供される。ＩＣパッケージは、第１のＩＣダイを含む。第１のＩＣダイは、第１のＦＳ－ＢＥＯＬメタライゼーション構造体を含む。第１のＩＣダイはまた、第１のＢＳ－ＢＥＯＬメタライゼーション構造体を含む。第１のＩＣダイはまた、第１のＦＳ－ＢＥＯＬメタライゼーション構造体と第１のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第１の半導体層を含む。ＩＣパッケージはまた、第２のＩＣダイを含む。第２のＩＣダイは、第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体を含む。第２のＩＣダイはまた、第２のＢＳ－ＢＥＯＬメタライゼーション構造体を含む。第２のＩＣダイはまた、第２のＦＳ－ＢＥＯＬメタライゼーション構造体と第２のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第２の半導体層を含む。
【0009】
別の例示的な態様では、ＩＣパッケージを製作する方法が提供される。この方法は、第１のＢＳ－ＢＥＯＬメタライゼーション構造体を形成するステップと、第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第１の半導体層を形成するステップと、第１の半導体層が第１のＢＳ－ＢＥＯＬメタライゼーション構造体と第１のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設されるように、第１の半導体層に隣接した第１のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップとを含む、第１のＩＣダイを形成するステップを含む。この方法はまた、第２のＢＳ－ＢＥＯＬメタライゼーション構造体を形成するステップと、第２のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２の半導体層を形成するステップと、第２の半導体層が第２のＢＳ－ＢＥＯＬメタライゼーション構造体と第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設されるように、第２の半導体層に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップとを含む、第２のＩＣダイを形成するステップを含む。
【図面の簡単な説明】
【0010】
【図1】ダイ間相互接続を容易にするために３次元（３Ｄ）ダイスタッキングのために表側（ＦＳ）バックエンドオブライン（ＢＥＯＬ）（ＦＳ－ＢＥＯＬ）メタライゼーション構造体と裏側（ＢＳ）ＢＥＯＬ（ＢＳ－ＢＥＯＬ）メタライゼーション構造体のスタッキングを採用する半導体ダイ（「ＩＣダイ」）モジュールを採用する例示的な集積回路（ＩＣ）パッケージの側面図である。
【図3】３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用する別の例示的なＩＣパッケージの側面図である。
【図4】限定はしないが、図１および図２のＩＣパッケージを含む、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージを製作する例示的なプロセスを示すフローチャートである。
【図5A】３Ｄダイスタッキングを提供するためにＩＣパッケージにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを容易にすることができるＩＣダイを製作する別の例示的なプロセスを示すフローチャートである。
【図5B】３Ｄダイスタッキングを提供するためにＩＣパッケージにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを容易にすることができるＩＣダイを製作する別の例示的なプロセスを示すフローチャートである。
【図5C】３Ｄダイスタッキングを提供するためにＩＣパッケージにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを容易にすることができるＩＣダイを製作する別の例示的なプロセスを示すフローチャートである。
【図7】３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用する別の例示的なＩＣパッケージの側面図であって、ＩＣダイモジュールが、ダイ間相互接続を容易にするためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション層もまた含む、図である。
【図8】３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用する別の例示的なＩＣパッケージの側面図であって、ＩＣダイモジュールが、ダイ間相互接続および隣接するＩＣダイ間の空白空間相互接続を容易にするためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション層もまた含む、図である。
【図9A】限定はしないが、図７および図８のＩＣパッケージを含む、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージを製作する別の例示的なプロセスを示すフローチャートであって、ＩＣダイモジュールが、ダイ間相互接続を容易にするためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション層もまた含む、フローチャートである。
【図9B】限定はしないが、図７および図８のＩＣパッケージを含む、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージを製作する別の例示的なプロセスを示すフローチャートであって、ＩＣダイモジュールが、ダイ間相互接続を容易にするためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション層もまた含む、フローチャートである。
【図9C】限定はしないが、図７および図８のＩＣパッケージを含む、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージを製作する別の例示的なプロセスを示すフローチャートであって、ＩＣダイモジュールが、ダイ間相互接続を容易にするためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション層もまた含む、フローチャートである。
【図9D】限定はしないが、図７および図８のＩＣパッケージを含む、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージを製作する別の例示的なプロセスを示すフローチャートであって、ＩＣダイモジュールが、ダイ間相互接続を容易にするためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション層もまた含む、フローチャートである。
【図9E】限定はしないが、図７および図８のＩＣパッケージを含む、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージを製作する別の例示的なプロセスを示すフローチャートであって、ＩＣダイモジュールが、ダイ間相互接続を容易にするためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション層もまた含む、フローチャートである。
【図10A】図９Ａのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10B】図９Ａのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10C】図９Ａのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10D】図９Ｂのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10E】図９Ｂのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10F】図９Ｃのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10G】図９Ｃのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10H】図９Ｄのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10I】図９Ｄのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10J】図９Ｄのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10K】図９Ｅのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10L】図９Ｅのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【図10M】図９Ｅのプロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作中の例示的な製作段階を示す図である。
【発明を実施するための形態】
【0011】
次に図面を参照しながら、本開示のいくつかの例示的な態様について説明する。「例示的」という語は、本明細書では「例、事例、または例示として機能すること」を意味するために使用される。本明細書で「例示的」として説明するいかなる態様も、必ずしも他の態様よりも好ましいまたは有利なものと解釈されるべきではない。
【0012】
本明細書で開示する態様は、３次元（３Ｄ）ダイスタッキングのために表側バックエンドオブライン（ｆｒｏｎｔ ｓｉｄｅ ｂａｃｋ－ｅｎｄ－ｏｆ－ｌｉｎｅ： ＦＳ－ＢＥＯＬ）と裏側バックエンドオブライン（ｂａｃｋ ｓｉｄｅ ｂａｃｋ－ｅｎｄ－ｏｆ－ｌｉｎｅ： ＢＳ－ＢＥＯＬ）のスタッキングを採用する集積回路（ＩＣ）パッケージを含む。関連するチップパッケージ、およびＩＣパッケージを製作する方法もまた開示される。ＩＣパッケージは、少なくとも２つ（２）の、３次元（３Ｄ）の積み重ねられた半導体ダイ（個々に「ＩＣダイ」または「ダイ」とも呼ばれる）を含むダイモジュールを含む。ＦＳ－ＢＥＯＬおよびＢＳ－ＢＥＯＬメタライゼーション構造体は、ダイ相互接続のために半導体層に電気信号をルーティングするための電気的相互接続部を含む１つまたは複数の金属層を含むメタライゼーション構造体である。ＦＳ－ＢＥＯＬは、ＩＣダイの半導体層の表側に隣接して配設されるメタライゼーション構造体である。ＢＳ－ＢＥＯＬは、ＩＣダイの半導体層の裏側に隣接して配設される別のメタライゼーション構造体である。ＩＣダイモジュールはまた、ＩＣダイへの外部電気ルーティングならびにＩＣダイ間の内部ダイ間ルーティングを提供することができるメタライゼーション構造体（たとえば、埋め込み型基板（ＥＴＳ）または再配線層（ＲＤＬ））に結合される。電気ルーティング経路は、積み重ねられたダイの間にダイ間相互接続をもたらすためにパッケージ基板を通して形成され得る。
【0013】
積み重ねられたＩＣダイの間のダイ間相互接続のために主要なおよび／または追加の電気ルーティング経路を設けることを容易にするために、例示的な態様では、ＩＣパッケージの積み重ねられたＩＣダイの第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体が、積み重ねられたＩＣダイの第２のダイのＦＳ－ＢＥＯＬメタライゼーション構造体に隣接して積み重ねられる。積み重ねられたＩＣダイの間のダイ間相互接続のための電気ルーティング経路は、第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体から第２のダイのＦＳ－ＢＥＯＬメタライゼーション構造体に設けられる。ＢＳ－ＢＥＯＬメタライゼーション構造体は、一般にＦＳ－ＢＥＯＬメタライゼーション構造体よりも薄い構造体である。したがって、ＦＳ－ＢＥＯＬメタライゼーション構造体よりもＢＳ－ＢＥＯＬメタライゼーション構造体に電気ルーティング構造体（たとえば、シリコン貫通ビア（ＴＳＶ））を形成することがより適している可能性がある。また第１のダイのより薄いＢＳ－ＢＥＯＬメタライゼーション構造体から第２のダイへの電気ルーティングが、ダイ間相互接続のために第１および第２のＩＣダイ間により短い電気ルーティング経路を設けることを可能にする。ダイ間相互接続により短い電気ルーティング経路を設けると、より低い抵抗のかつ／またはより低いキャパシタンスのダイ間相互接続をもたらして、ＩＣダイにおける半導体デバイスの性能をより高速かつ／または適合性があるものにすることができる。
【0014】
別の例示的な態様では、ＩＣパッケージにおいてさらなる電気ルーティングの柔軟性を与えるために、ＩＣモジュールは、第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体と第２のダイのＦＳ－ＢＥＯＬメタライゼーション構造体との間に形成された中間メタライゼーション構造体をさらに含むことができる。中間メタライゼーション構造体は、たとえば１つまたは複数のＲＤＬを含んでもよい。中間メタライゼーション構造体は、第１のダイのＢＳ－ＢＥＯＬメタライゼーション構造体と第２のＩＣダイのＦＳ－ＢＥＯＬメタライゼーション構造体との間のダイ間相互接続の再配置を容易にして、ダイ間の電気ルーティングの柔軟性およびダイ接続密度をより大きくする。中間メタライゼーション構造体はまた、積み重ねられたＩＣダイのＩＣダイに隣接し、中間メタライゼーション構造体を通る、追加の電気ルーティング経路の形成を容易にすることができる。たとえば、積み重ねられたＩＣダイのＩＣダイに隣接したＩＣパッケージに利用可能な空白または間隙空間があってもよく、それは、ＩＣパッケージに追加の電気ルーティング経路を設けるために追加の電気ルーティング構造体を支持することができる。これらの追加の電気ルーティング構造体は、積み重ねられたダイのダイに対する追加のダイ相互接続を容易にするために、中間メタライゼーション構造体を通してルーティングされ得る。
【0015】
この点について、図１は、半導体ダイモジュール１０２（本明細書では「ＩＣダイモジュール１０２」とも呼ぶ）を採用する例示的なＩＣパッケージ１００の側面図である。図１に示すように、ＩＣダイモジュール１０２は、３ＤスタッキングのためにＺ軸または垂直方向に複数の積み重ねられたＩＣダイ１０４（１）～１０４（３）を含む。ＩＣダイモジュール１０２は、水平面のＸ軸およびＹ軸方向に配設される。ＩＣダイモジュール１０２は、ＩＣダイ１０４（１）～１０４（３）に外部相互接続を与えるために、メタライゼーション構造体であるパッケージ基板１０６上に配設される。パッケージ基板１０６は、例として積層基板、または再配線層（ＲＤＬ）基板であってもよい。パッケージ基板１０６は、ＩＣダイ１０４（１）～１０４（３）間のダイ間相互接続を与えることを容易にすることもできる。パッケージ基板１０６は、例として埋め込み型基板（ＥＴＳ）であってもよく、または再配線層（ＲＤＬ）として形成されてもよい。パッケージ基板１０６は、信号ルーティング、および異なる層間の電気トレースを互いに結合するための垂直相互接続アクセス（ビア）のための相互接続を形成する、電気トレースの１つまたは複数の金属相互接続層１０８（１）～１０８（３）を含む。パッケージ基板１０６は、その上にＩＣダイモジュール１０２を配設し、支持することができる、支持構造としての機能も果たす。ＩＣダイ１０４（１）～１０４（３）に外部電気的インターフェースを提供するために、導電性バンプ１１０（たとえば、はんだバンプ、ボールグリッドアレイ（ＢＧＡ））が、パッケージ基板１０６の最下金属相互接続層１０８（３）の相互接続部と接触して形成される。パッケージ基板１０６は、導電性バンプ１１０とＩＣダイ１０４（１）～１０４（３）との間に導電性ルーティング経路を設けるために、外部導電性バンプ１１０を通してプリント回路板（ＰＣＢ）に取り付けることができる。
【0016】
ＩＣダイ１０４（１）～１０４（３）までパッケージ基板１０６を通る電気ルーティング経路を設けるために、パッケージ基板１０６の最上金属相互接続層１０８（３）に電気的に結合されるビア１１２もまた、ＩＣパッケージ１００に形成される。
【0017】
図１の例示的なＩＣパッケージ１００では、ＩＣダイ１０４（１）は、例として汎用プロセッサなど、特定用途向けダイとすることができる。ＩＣダイ１０４（２）、１０４（３）の１つは、別の例として、ＩＣダイ１０４（１）への電力を管理するための電力管理機能を制御する電力管理ＩＣ（ＰＭＩＣ）とすることができる。ＩＣダイ１０４（２）、１０４（３）の別の１つは、別の例として、モデムまたはベースバンドプロセッサなど、特定のプロセッサとすることができる。図１のＩＣパッケージ１００では、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュール１１６の形態のダイ１１４が提供され、ビア１１２を通してパッケージ基板１０６に電気的に結合される。ＤＲＡＭモジュール１１６は、ビア１１２を通してＤＲＡＭモジュール１１６に電気的に結合されたパッケージ基板１０６の金属相互接続層１０８（１）～１０８（３）の電気ルーティング経路を通してＩＣダイ１０４（１）にアクセス可能であるメモリを提供する。ＩＣダイ１０４（１）は、ダイ相互接続部１１８を通してパッケージ基板１０６の金属相互接続層１０８（１）～１０８（３）に結合される。積み重ねられたＩＣダイ１０４（１）～１０４（３）間では、ＩＣダイ１０４（１）～１０４（３）がともに接合されるとき、互いに接触するダイ相互接続部１２０（１）～１２０（３）の間で、ダイ間相互接続が行われ得る。
【0018】
図２は、図１のＩＣパッケージ１００の側面図である。以下で説明するように、ＩＣパッケージ１００は、改善されたダイ間相互接続を容易にするためのＩＣダイ１０４（１）～１０４（３）の３Ｄダイスタッキングを提供するために、ＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを含む。この点について、図２に示すように、ＩＣダイモジュール１０２の第１の、最下ＩＣダイ１０４（１）は、ＦＳ－ＢＥＯＬメタライゼーション構造体２００と、ＢＳ－ＢＥＯＬメタライゼーション構造体２０２とを含む。ＩＣダイ１０４（１）は、ＩＣダイ１０４（１）のＦＳ－ＢＥＯＬメタライゼーション構造体２００とＢＳ－ＢＥＯＬメタライゼーション構造体２０２との間に配設された半導体層２０４を含む。半導体層２０４は、ＩＣダイ１０４（１）においてアクティブ半導体デバイスが形成される場所である。たとえば、半導体層２０４に形成されるアクティブ半導体デバイスは、電界効果トランジスタ（ＦＥＴ）であってもよい。ＦＥＴは、たとえば正（Ｐ）型ＦＥＴ（ＰＦＥＴ）および負（Ｎ）型ＦＥＴ（ＮＦＥＴ）として半導体層２０４に形成される、相補型金属酸化物半導体（ＣＭＯＳ）回路の一部であってもよい。ＩＣダイ１０４（１）のＦＳ－ＢＥＯＬメタライゼーション構造体２００は、この例では電気的インターフェーシングおよび機械的支持を提供するためにパッケージ基板１０６に隣接して、その上に配設される。ＦＳ－ＢＥＯＬメタライゼーション構造体２００は、ＩＣダイ１０４（１）の表側ＦＳ１に位置するメタライゼーション構造体である。この例では、ＦＳ－ＢＥＯＬメタライゼーション構造体２００は、半導体層２０４の表側ＦＳ１に隣接して配設される。ＦＳ－ＢＥＯＬメタライゼーション構造体２００は、導電性バンプ１１０とＩＣダイ１０４（１）の半導体層２０４のデバイスとの間で電気信号（たとえば、入力／出力（Ｉ／Ｏ）信号、電力信号）を運ぶための金属線を含む金属相互接続層２０６を含む。ＢＥＯＬは、通常、半導体層２０４に形成された個々のアクティブデバイスが、ダイ接続インターフェーシングを提供するために金属相互接続層２０６の金属線に相互接続される、ＩＣ製作の第２の部分である。半導体層２０４の表側ＦＳ１に配設されたＦＳ－ＢＥＯＬメタライゼーション構造体２００は、ＩＣダイ１０４（１）のフロントエンドオブライン（ｆｒｏｎｔ－ｅｎｄ－ｏｆ－ｌｉｎｅ： ＦＥＯＬ）プロセスにおいて形成される。
【0019】
この例では、ＦＳ－ＢＥＯＬメタライゼーション構造体２００は、パッケージ基板１０６の最上金属相互接続層１０８（１）に電気的に結合されたダイ相互接続部２０８を含む。ダイ相互接続部２０８は、ＩＣダイ１０４（１）にダイ相互接続を与えるために半導体層２０４のアクティブ半導体デバイスにも電気的に結合される。ＦＳ－ＢＥＯＬメタライゼーション構造体２００のダイ相互接続部２０８は、パッケージ基板１０６の金属相互接続層１０８（１）～１０８（３）の金属トレースを通して、ＩＣダイ１０４（１）への外部相互接続を容易にするために導電性バンプ１１０に電気的に結合され得る。この点について、パッケージ基板１０６は、導電性バンプ１１０と金属相互接続層１０８（１）～１０８（３）との間に電気的接続経路を形成するために、最下金属相互接続層１０８（３）および導電性バンプ１１０に電気的に結合された基板相互接続部２１０を含む。
【0020】
引き続き図２を参照すると、ＩＣダイモジュール１０２の最下ＩＣダイ１０４（１）は、ＩＣダイ１０４（１）の裏側ＢＳ１にＢＳ－ＢＥＯＬメタライゼーション構造体２０２もまた含む。この例では、ＢＳ－ＢＥＯＬメタライゼーション構造体２０２は、半導体層２０４の裏側ＢＳ１に隣接して配設される。ＢＳ－ＢＥＯＬメタライゼーション構造体２０２はまた、ＩＣダイ１０４（１）のＦＥＯＬプロセスで形成される。ＢＳ－ＢＥＯＬメタライゼーション構造体２０２は、ＩＣダイ１０４（１）の半導体層２０４の半導体デバイスに電気信号（たとえば、入力／出力（Ｉ／Ｏ）信号、電力信号）を運ぶための金属線を含む金属相互接続層２１２を含む。この例では、ＢＳ－ＢＥＯＬメタライゼーション構造体２０２は、ＩＣダイ１０４（１）の裏側ＢＳ１からＩＣダイ１０４（１）にダイ相互接続を与えるために半導体層２０４のアクティブ半導体デバイスに電気的に結合されたダイ相互接続部２１４を含む。
【0021】
図２のＩＣパッケージ１００のＩＣダイ１０４（１）は、ＦＳ－ＢＥＯＬメタライゼーション構造体２００が、この例ではＺ軸方向に、半導体層２０４の表側ＦＳ１の下に、それに隣接して配設されるように、ひっくり返されていることに留意されたい。ＢＳ－ＢＥＯＬメタライゼーション構造体２０２は、この例ではＺ軸方向に、半導体層２０４の裏側ＢＳ１の上に、それに隣接して配設される。
【0022】
引き続き図２を参照すると、ＩＣパッケージ１００のＩＣダイモジュール１０２は、ＩＣダイ１０４（２）およびＩＣダイ１０４（３）である、２つの他のＩＣダイを含む。ＩＣダイ１０４（２）および１０４（３）は、３Ｄスタッキング配置のために、垂直の、Ｚ軸方向に、ＩＣダイ１０４（１）の上に積み重ねられる。またＩＣダイ１０４（２）、１０４（３）に電気的インターフェースを提供することが望ましい。これらの電気的インターフェースは、パッケージ基板１０６および導電性バンプ１１０を通して外部電気的インターフェーシングを含むことができる。これらの電気的インターフェースはまた、他のＩＣダイ１０４（１）～１０４（３）との、およびこれらの間での、ダイ間相互接続を含むことができる。
【0023】
この点について、図２のＩＣダイモジュール１０２の第２のＩＣダイ１０４（２）は、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６と、ＢＳ－ＢＥＯＬメタライゼーション構造体２１８とを含む。ＩＣダイ１０４（２）はまた、ＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６とＢＳ－ＢＥＯＬメタライゼーション構造体２１８との間に配設された半導体層２２０を含む。半導体層２２０は、ＩＣダイ１０４（２）においてアクティブ半導体デバイスが形成される場所である。ＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、この例では積み重ねられた構成で、ＩＣダイ１０４（１）に隣接して、その上に配設される。たとえば、ＩＣダイ１０４（２）は、たとえば熱圧着などの接合で、ＩＣダイ１０４（１）に接合され得る。ＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、ＩＣダイ１０４（２）の表側ＦＳ２に位置するメタライゼーション構造体である。この例では、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、半導体層２２０の表側ＦＳ２に隣接して配設される。ＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、ＩＣダイ１０４（２）の半導体層２２０の半導体デバイスに電気信号（たとえば、入力／出力（Ｉ／Ｏ）信号、電力信号）を運ぶための金属線を含む金属相互接続層２２２を含む。この例では、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、ＩＣダイ１０４（１）とＩＣダイ１０４（２）との間のダイ間相互接続部を設けるために、ＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２のダイ相互接続部２１４に電気的に結合されたダイ相互接続部２２４を含む。
【0024】
この例では、第１および第２のＩＣダイ１０４（１）および１０４（２）は、ＢＳ－ＢＥＯＬメタライゼーション構造体とＦＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを設けるために、第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２が第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６に隣接して位置するように配置される。ＩＣダイ１０４（１）、１０４（２）は、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６とＢＳ－ＢＥＯＬメタライゼーション構造体２０２のスタッキングで積み重ねられる。これは、たとえば、最下ＩＣダイ３０４のＦＳ－ＢＥＯＬメタライゼーション構造体３０２に隣接して積み重ねられたＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６の代替配置を示す、図３のＩＣパッケージ３００とは反対である。また図２を参照すると、積み重ねられたＩＣダイ１０４（１）、１０４（２）間のダイ間相互接続のための電気ルーティング経路は、ＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２から第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６に設けられる。第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を含む、ＢＳ－ＢＥＯＬメタライゼーション構造体は、第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６を含む、ＦＳ－ＢＥＯＬメタライゼーション構造体よりも、一般的には（この例ではＺ軸の、垂直方向において）より薄い構造体である。たとえば、Ｄ１として示すＢＳ－ＢＥＯＬメタライゼーション構造体２０２の厚さは、５００ナノメートル（ｎｍ）である場合があるが、Ｄ２として示すＦＳ－ＢＥＯＬメタライゼーション構造体２１６の厚さは、１５００～２０００ｎｍである場合がある。これは、ＦＳ－ＢＥＯＬメタライゼーション構造体が一般的に、半導体層の表側に位置しているデバイス接点を通して、それのＩＣダイの同じ半導体層の半導体デバイス間に相互接続を提供するために金属相互接続層を含むためである。したがって、より多くの金属相互接続層が、ＢＳ－ＢＥＯＬメタライゼーション構造体においてよりも、ＦＳ－ＢＥＯＬメタライゼーション構造体において必要とされる可能性があり、したがってより厚いＦＳ－ＢＥＯＬメタライゼーション構造体を生じる。たとえば半導体層のためのパワーレールの電気ルーティング、または半導体層の表側へのアクセスを必要としない半導体層への他の接続のみを含む場合があるＢＳ－ＢＥＯＬメタライゼーション構造体では、たとえばより少ない金属相互接続層が必要とされる場合がある。
【0025】
したがって、この例では第１のＩＣダイ１０４（１）のより薄いＢＳ－ＢＥＯＬメタライゼーション構造体２０２から第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６への電気ルーティングは、ダイ間相互接続のために第１および第２のＩＣダイ１０４（１）、１０４（２）間により短い電気ルーティング経路を設けることを可能にする。ＩＣダイ１０４（１）、１０４（２）間のダイ間相互接続のためにより短い電気ルーティング経路を設けると、より低い抵抗のかつ／またはより低いキャパシタンスのこれらのダイ間相互接続をもたらして、ＩＣダイ１０４（１）、１０４（２）における半導体デバイスの性能をより高速かつ／または適合性があるものにすることができる。それらの間にダイ間相互接続を設けるために第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６に隣接して第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を積み重ねる別の利点は、製作上の考慮事項による場合がある。ＦＳ－ＢＥＯＬメタライゼーション構造体２１６などのより厚いメタライゼーション構造体よりも、ＢＳ－ＢＥＯＬメタライゼーション構造体２０２などのより薄いメタライゼーション構造体に電気ルーティング構造体（たとえば、ＴＳＶ）を形成することが、より適している場合がある。たとえば、アスペクト比技術は１：１０に制限するので、ＢＳ－ＢＥＯＬメタライゼーション構造体２０２に密なＴＳＶ構造を形成することが、より容易である可能性がある。したがって、たとえば、ＢＳ－ＢＥＯＬメタライゼーション構造体の厚さが５００ｎｍであった場合、５０ｎｍ径のＴＳＶ電気ルーティング構造体が可能であり得る。これは、ＩＣダイ１０４（１）へのより大きい密度のダイ相互接続を支持するために、たとえば第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２により大きい密度の電気ルーティング構造体が形成されることを可能にし得る。技術が進歩するにつれて、所与のダイ面積に対してより多数の半導体デバイスが、ＩＣダイに製作されている。
【0026】
引き続き図２を参照すると、ＩＣダイモジュール１０２のＩＣダイ１０４（２）もまた、ＩＣダイ１０４（２）の裏側ＢＳ２にＢＳ－ＢＥＯＬメタライゼーション構造体２１８を含む。この例では、ＢＳ－ＢＥＯＬメタライゼーション構造体２１８は、半導体層２２０の裏側ＢＳ２に隣接して配設される。ＢＳ－ＢＥＯＬメタライゼーション構造体２１８はまた、ＩＣダイ１０４（２）のＦＥＯＬプロセスで形成される。ＢＳ－ＢＥＯＬメタライゼーション構造体２１８は、ＩＣダイ１０４（２）の半導体層２２０の半導体デバイスに電気信号（たとえば、入力／出力（Ｉ／Ｏ）信号、電力信号）を運ぶための金属線を含む金属相互接続層２２６を含む。この例では、ＢＳ－ＢＥＯＬメタライゼーション構造体２１８はまた、ＩＣダイ１０４（２）の裏側ＢＳ２からＩＣダイ１０４（２）にダイ相互接続を与えるために半導体層２２０のアクティブ半導体デバイスに、および別のメタライゼーション構造体２３０に、電気的に結合されたダイ相互接続部２２８を含む。たとえば、図１に示すように、メタライゼーション構造体２３０は、ＤＲＡＭモジュール１１６などの別のＩＣダイが、ＩＣダイモジュール１０２に電気的に結合されること、およびＩＣダイ１０４（１）～１０４（３）に電気的相互接続を与えることを容易にすることができる。メタライゼーション構造体２３０は、たとえばＥＴＳまたはＲＤＬなどのパッケージ基板であることがある。メタライゼーション構造体２３０は、電気信号をルーティングするように構成された金属トレースを含む１つまたは複数の金属相互接続層２３２（１）～２３２（２）を含む。したがって、メタライゼーション構造体２３０とＩＣダイ１０４（２）との間のダイ相互接続部を設けるために、メタライゼーション構造体２３０は、金属相互接続層２３２（１）～２３２（２）の金属相互接続部を、第２のＩＣダイ１０４（２）のダイ相互接続部２２８に接続するように、ＩＣダイモジュール１０２に接合され得る。
【0027】
引き続き図２を参照すると、図２のＩＣダイモジュール１０２の第２のＩＣダイ１０４（２）は、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６と、ＢＳ－ＢＥＯＬメタライゼーション構造体２１８とを含む。ＩＣダイ１０４（２）はまた、ＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６とＢＳ－ＢＥＯＬメタライゼーション構造体２１８との間に配設された半導体層２２０を含む。半導体層２２０は、ＩＣダイ１０４（２）においてアクティブ半導体デバイスが形成される場所である。ＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、この例では積み重ねられた構成で、ＩＣダイ１０４（１）に隣接して、その上に配設される。たとえば、ＩＣダイ１０４（２）は、たとえば熱圧着などの接合で、ＩＣダイ１０４（１）に接合され得る。ＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、ＩＣダイ１０４（２）の表側ＦＳ２に位置するメタライゼーション構造体である。この例では、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、半導体層２２０の表側ＦＳ２に隣接して配設される。ＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、ＩＣダイ１０４（２）の半導体層２２０の半導体デバイスに電気信号（たとえば、入力／出力（Ｉ／Ｏ）信号、電力信号）を運ぶための金属線を含む金属相互接続層２２２を含む。この例では、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６は、ＩＣダイ１０４（１）とＩＣダイ１０４（２）との間のダイ間相互接続部を設けるために、ＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２のダイ相互接続部２１４に電気的に結合されたダイ相互接続部２２４を含む。
【0028】
この例では、第１および第２のＩＣダイ１０４（１）および１０４（２）は、ＦＳ －ＢＥＯＬメタライゼーション構造体２１６とＢＳ－ＢＥＯＬメタライゼーション構造体２０２のスタッキングを設けるために、第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２が第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６に隣接して位置するように配置される。積み重ねられたＩＣダイ１０４（１）、１０４（２）間のダイ間相互接続のための電気ルーティング経路は、第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２から第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６に設けられる。第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を含む、ＢＳ－ＢＥＯＬメタライゼーション構造体は、第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６を含む、ＦＳ－ＢＥＯＬメタライゼーション構造体よりも、一般的には（この例ではＺ軸の、垂直方向において）より薄い構造体である。たとえば、Ｄ１として示すＢＳ－ＢＥＯＬメタライゼーション構造体２０２の厚さは、５００ｎｍである場合があるが、Ｄ２として示すＦＳ－ＢＥＯＬメタライゼーション構造体２１６の厚さは、１５００～２０００ｎｍである場合がある。これは、ＦＳ－ＢＥＯＬメタライゼーション構造体が一般的に、半導体層の表側に位置しているデバイス接点を通して、それのＩＣダイの同じ半導体層の半導体デバイス間に相互接続を提供するために金属相互接続層を含むためである。したがって、より多くの金属相互接続層が、ＢＳ－ＢＥＯＬメタライゼーション構造体においてよりも、ＦＳ－ＢＥＯＬメタライゼーション構造体において必要とされる可能性があり、したがってより厚いＦＳ－ＢＥＯＬメタライゼーション構造体を生じる。たとえば半導体層のパワーレールの電気ルーティング、または半導体層の表側へのアクセスを必要としない半導体層への他の接続しか含まないＢＳ－ＢＥＯＬメタライゼーション構造体では、たとえばより少ない金属相互接続層が必要とされる場合がある。
【0029】
したがって、この例では第１のＩＣダイ１０４（１）のより薄いＢＳ－ＢＥＯＬメタライゼーション構造体２０２から第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６への電気ルーティングは、ダイ間相互接続のために第１および第２のＩＣダイ１０４（１）、１０４（２）間により短い電気ルーティング経路を設けることを可能にする。ＩＣダイ１０４（１）、１０４（２）間のダイ間相互接続のためにより短い電気ルーティング経路を設けると、より低い抵抗のかつ／またはより低いキャパシタンスのこれらのダイ間相互接続をもたらして、ＩＣダイ１０４（１）、１０４（２）における半導体デバイスの性能をより高速かつ／または適合性があるものにすることができる。それらの間にダイ間相互接続を設けるために第２のＩＣダイ１０４（２）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６に隣接して第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を積み重ねる別の利点は、製作上の考慮事項による場合がある。たとえば、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６などのより厚いメタライゼーション構造体よりも、ＢＳ－ＢＥＯＬメタライゼーション構造体２０２などのより薄いメタライゼーション構造体に電気ルーティング構造体（たとえば、ＴＳＶ）を形成することが、より適している場合がある。これは、ＩＣダイ１０４（１）へのより大きい密度のダイ相互接続を支持するために、たとえば第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２により大きい密度の電気ルーティング構造体が形成されることを可能にし得る。技術の進歩として、所与のダイ面積についてより多数の半導体デバイスが、ＩＣダイに製作されている。
【0030】
引き続き図２を参照すると、ＩＣダイモジュール１０２のＩＣダイ１０４（２）は、ＩＣダイ１０４（２）の裏側ＢＳ２にＢＳ－ＢＥＯＬメタライゼーション構造体２１８もまた含む。この例では、ＢＳ－ＢＥＯＬメタライゼーション構造体２１８は、半導体層２２０の裏側ＢＳ２に隣接して配設される。ＢＳ－ＢＥＯＬメタライゼーション構造体２１８はまた、ＩＣダイ１０４（２）のＦＥＯＬプロセスで形成される。ＢＳ－ＢＥＯＬメタライゼーション構造体２１８は、ＩＣダイ１０４（２）の半導体層２２０の半導体デバイスに電気信号（たとえば、入力／出力（Ｉ／Ｏ）信号、電力信号）を運ぶための金属線を含む金属相互接続層２２６を含む。この例では、ＢＳ－ＢＥＯＬメタライゼーション構造体２１８はまた、ＩＣダイ１０４（２）の裏側ＢＳ２からＩＣダイ１０４（２）にダイ相互接続を与えるために半導体層２０４のアクティブ半導体デバイスに、および別のメタライゼーション構造体２３０に、電気的に結合されたダイ相互接続部２２８を含む。たとえば、図２に示すように、メタライゼーション構造体２３０は、ＤＲＡＭモジュール１１６などの別のＩＣダイが、ＩＣダイモジュール１０２に電気的に結合されること、およびＩＣダイ１０４（１）～１０４（３）に電気的相互接続を与えることを容易にすることができる。メタライゼーション構造体２３０は、たとえばＥＴＳまたはＲＤＬなどのパッケージ基板であることがある。メタライゼーション構造体２３０は、電気信号をルーティングするように構成された金属トレースを含む１つまたは複数の金属相互接続層２３２（１）～２３２（２）を含む。したがって、メタライゼーション構造体２３０とＩＣダイ１０４（２）との間のダイ相互接続部を設けるために、メタライゼーション構造体２３０は、メタライゼーション構造体２３０の金属相互接続層２３２（１）～２３２（２）の金属相互接続部を、第２のＩＣダイ１０４（２）のダイ相互接続部２２８に接続するように、ＩＣダイモジュール１０２に接合され得る。
【0031】
引き続き図２を参照すると、図２のＩＣダイモジュール１０２の第３のＩＣダイ１０４（３）は、ＦＳ－ＢＥＯＬメタライゼーション構造体２３４と、ＢＳ－ＢＥＯＬメタライゼーション構造体２３６とを含む。ＩＣダイ１０４（３）はまた、ＩＣダイ１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２３４とＢＳ－ＢＥＯＬメタライゼーション構造体２３６との間に配設された半導体層２３８を含む。半導体層２３８は、ＩＣダイ１０４（３）においてアクティブ半導体デバイスが形成される場所である。ＩＣダイ１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２３４は、この例では積み重ねられた構成で、ＩＣダイ１０４（１）に隣接して、その上に配設される。たとえば、ＩＣダイ１０４（３）は、たとえば熱圧着などの接合で、ＩＣダイ１０４（１）に接合され得る。ＦＳ－ＢＥＯＬメタライゼーション構造体２３４は、ＩＣダイ１０４（３）の表側ＦＳ２に位置するメタライゼーション構造体である。この例では、ＦＳ－ＢＥＯＬメタライゼーション構造体２３４は、半導体層２３８の表側ＦＳ２に隣接して配設される。ＦＳ－ＢＥＯＬメタライゼーション構造体２３４は、ＩＣダイ１０４（３）の半導体層２３８の半導体デバイスに電気信号（たとえば、入力／出力（Ｉ／Ｏ）信号、電力信号）を運ぶための金属線を含む金属相互接続層２４０を含む。この例では、ＦＳ－ＢＥＯＬメタライゼーション構造体２３４は、ＩＣダイ１０４（１）とＩＣダイ１０４（３）との間のダイ間相互接続部を設けるために、ＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２のダイ相互接続部２１４に電気的に結合されたダイ相互接続部２４２を含む。
【0032】
この例では、第１および第３のＩＣダイ１０４（１）および１０４（３）は、ＦＳ－ＢＥＯＬメタライゼーション構造体２３４とＢＳ－ＢＥＯＬメタライゼーション構造体２０２のスタッキングを設けるために、第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２が第３のＩＣダイ１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２３４に隣接して位置するように配置される。積み重ねられたＩＣダイ１０４（１）、１０４（３）間のダイ間相互接続のための電気ルーティング経路は、ＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２から第３のＩＣダイ１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２３４に設けられる。第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を含む、ＢＳ－ＢＥＯＬメタライゼーション構造体もまた、この例では第３のＩＣダイ１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２３４よりも、（この例ではＺ軸の、垂直方向において）より薄い構造体である。たとえば、Ｄ１として示すＢＳ－ＢＥＯＬメタライゼーション構造体２０２の厚さは、５００ｎｍである場合があるが、この例で同じくＤ２として示すＦＳ－ＢＥＯＬメタライゼーション構造体２３４の厚さは、１５００～２０００ｎｍである場合がある。
【0033】
したがって、この例では第１のＩＣダイ１０４（１）のより薄いＢＳ－ＢＥＯＬメタライゼーション構造体２０２から第３のＩＣダイ１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２３４への電気ルーティングは、ダイ間相互接続のために第１および第３のＩＣダイ１０４（１）、１０４（３）間により短い電気ルーティング経路を設けることを可能にする。ＩＣダイ１０４（１）、１０４（３）間のダイ間相互接続のためにより短い電気ルーティング経路を設けると、より低い抵抗のかつ／またはより低いキャパシタンスのこれらのダイ間相互接続をもたらして、ＩＣダイ１０４（１）、１０４（３）における半導体デバイスの性能をより高速かつ／または適合性があるものにすることができる。それらの間にダイ間相互接続を設けるために第３のＩＣダイ１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２３４に隣接して第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を積み重ねる別の利点は、製作上の考慮事項による場合がある。たとえば、ＦＳ－ＢＥＯＬメタライゼーション構造体２３４などのより厚いメタライゼーション構造体よりも、ＢＳ－ＢＥＯＬメタライゼーション構造体２０２などのより薄いメタライゼーション構造体に電気ルーティング構造体（たとえば、ＴＳＶ）を形成することが、より適している場合がある。これは、ＩＣダイ１０４（１）へのより大きい密度のダイ相互接続を支持するために、たとえば第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２により大きい密度の電気ルーティング構造体が形成されることを可能にし得る。技術が進歩するにつれて、所与のダイ面積に対してより多数の半導体デバイスが、ＩＣダイに製作されている。
【0034】
引き続き図２を参照すると、ＩＣダイモジュール１０２のＩＣダイ１０４（３）は、ＩＣダイ１０４（３）の裏側ＢＳ２にＢＳ－ＢＥＯＬメタライゼーション構造体２３６もまた含む。この例では、ＢＳ－ＢＥＯＬメタライゼーション構造体２３６は、半導体層２３８の裏側ＢＳ２に隣接して配設される。ＢＳ－ＢＥＯＬメタライゼーション構造体２３６はまた、ＩＣダイ１０４（３）のＦＥＯＬプロセスで形成される。ＢＳ－ＢＥＯＬメタライゼーション構造体２３６は、ＩＣダイ１０４（３）の半導体層２３８の半導体デバイスに電気信号（たとえば、入力／出力（Ｉ／Ｏ）信号、電力信号）を運ぶための金属線を含む金属相互接続層２４４を含む。この例では、ＢＳ－ＢＥＯＬメタライゼーション構造体２３６はまた、ＩＣダイ１０４（３）の裏側ＢＳ２からＩＣダイ１０４（３）にダイ相互接続を与えるために半導体層２３８のアクティブ半導体デバイスに、およびメタライゼーション構造体２３０に、電気的に結合されたダイ相互接続部２４６を含む。したがって、メタライゼーション構造体２３０とＩＣダイ１０４（３）との間のダイ相互接続部を設けるために、メタライゼーション構造体２３０は、メタライゼーション構造体２３０の金属相互接続層２３２（１）～２３２（２）の金属相互接続部を、第３のＩＣダイ１０４（３）のダイ相互接続部２４６に接続するように、ＩＣダイモジュール１０２に接合され得る。
【0035】
ＩＣパッケージ１００のＩＣダイ１０４（１）～１０４（３）間のダイ間相互接続は、パッケージ基板１０６および／またはメタライゼーション構造体２３０を通して与えられることもあることに、同じく留意されたい。これらのダイ間相互接続は、第２および／または第３のＩＣダイ１０４（２）、１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４間以外の相互接続を通して、第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２に与えられることがある。たとえば、図１のＩＣパッケージ１００に示すように、ＩＣダイモジュール１０２に、ＩＣダイ１０４（１）～１０４（３）に隣接してビア１１２が設けられることがある。ビア１１２は、メタライゼーション構造体２３０および／またはパッケージ基板１０６の金属相互接続層２３２（１）、１０８（１）の金属線に相互接続され得る。このようにして、メタライゼーション構造体２３０および／またはパッケージ基板１０６との間に電気信号ルーティングがもたらされ得る。メタライゼーション構造体２３０および／またはパッケージ基板１０６の間にもたらされる電気ルーティングは、第１のＩＣダイ１０４（１）と第２および／または第３のＩＣダイ１０４（２）、１０４（３）との間のダイ間相互接続が、第２および／または第３のＩＣダイ１０４（２）、１０４（３）のＢＳ－ＢＥＯＬメタライゼーション構造体２１８、２３６を通して第１のＩＣダイ１０４（１）のＦＳ－ＢＥＯＬメタライゼーション構造体２００を通ってもたらされることを可能にする。第１のＩＣダイ１０４（１）へのこの電気ルーティングは、パッケージ基板１０６を通して金属相互接続層１０８（１）へおよび第１のＩＣダイ１０４（１）のダイ相互接続部２０８へルーティングされる。図２に示すように、第２および／または第３のＩＣダイ１０４（２）、１０４（３）へのこの電気ルーティングは、メタライゼーション構造体２３０を通して金属相互接続層２３２（１）へおよび第２および／または第３のＩＣダイ１０４（２）、１０４（３）のダイ相互接続部２２８、２４６へルーティングされる。
【0036】
「最上」および「最下」という用語は、Ｚ軸または垂直方向に向けられているときの、図２のメタライゼーション構造体に対する相対的な用語であることに留意されたい。しかしまた、ＩＣパッケージ１００は、上記のように、すなわち別のメタライゼーション構造体の上部に示すメタライゼーション構造体が、他のメタライゼーション構造体の下になる、図２に示すものから１８０度回転して配向していることもあることに留意されたい。したがって、「最上」および「最下」という用語は、相対的な用語であり、１つのメタライゼーション構造体の別のメタライゼーション構造体に対する向きについて厳密な限定を含むよう意図されていない。
【0037】
図４は、限定はしないが、図１および図２のＩＣパッケージ１００を含む、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージを製作する例示的なプロセス４００を示すフローチャートである。図４のプロセス４００について、図１および図２の例示的なＩＣパッケージ１００に関して説明する。
【0038】
この点について、プロセス４００は、第１のＩＣダイ１０４（１）を形成することを含む（図４のブロック４０２）。第１のＩＣダイ１０４（１）は、第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を形成することによって形成される（図４のブロック４０４）。第１のＩＣダイ１０４（１）はまた、第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２に隣接した第１の半導体層２０４を形成することによって形成される（図４のブロック４０６）。第１のＩＣダイ１０４（１）はまた、第１の半導体層２０４に隣接したＦＳ－ＢＥＯＬメタライゼーション構造体２００を形成することによって形成され、第１の半導体層２０４は、第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２と第１のＦＳ－ＢＥＯＬメタライゼーション構造体２００との間に配設される（図４のブロック４０８）。プロセス４００はまた、第２のＩＣダイ１０４（２）、１０４（３）を形成することを含む（図４のブロック４１０）。第２のＩＣダイ１０４（２）、１０４（３）は、第２のＢＳ－ＢＥＯＬメタライゼーション構造体２１８、２３６を形成することによって形成される（図４のブロック４１２）。第２のＩＣダイ１０４（２）、１０４（３）はまた、第２のＢＳ－ＢＥＯＬメタライゼーション構造体２１８、２３６に隣接した第２の半導体層２２０、２３８を形成することによって形成される（図４のブロック４１４）。第２のＩＣダイ１０４（２）、１０４（３）はまた、第２の半導体層２２０、２３８に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４を形成することによって形成され、第２の半導体層２２０、２３８は、第２のＢＳ－ＢＥＯＬメタライゼーション構造体２１８、２３６と第２のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４との間に配設される（図４のブロック４１６）。
【0039】
図５Ａ～図５Ｃは、ＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを支持するＩＣダイを製作するための例示的な製作プロセス５００を示すフローチャートである。図６Ａ～図６Ｆは、図５Ａ～図５Ｃの製作プロセス５００に従ったＩＣダイの例示的な製作段階を示す。図５Ａ～図５ＣのＩＣダイを製作するための製作プロセス５００は、たとえば図１および図２のＩＣパッケージ１００のＩＣダイ１０４（１）～１０４（３）のいずれかを製作するために使用される場合がある。図５Ａ～図５Ｃの製作プロセス５００について、例としてＩＣパッケージ１００のＩＣダイ１０４（１）を使用して図６Ａ～図６Ｆの製作段階と併せて以下で説明する。
【0040】
図６Ａの例示的な製作段階６００Ａに示すように、プロセス５００は、第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２の第１の表面６０４が、基板の第１の表面６０６に隣接して配設されるように、基板６０２上に第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を形成することを含む（図５Ａのブロック５０２）。第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２は、例としてＲＤＬプロセスにおいてＲＤＬ層として形成されてもよい。基板６０２は、第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を形成するための支持構造および／または誘電体層としての絶縁を提供する。基板６０２は、図６Ａに示すようにＺ軸方向の高さＨ１を有する。基板６０２は、たとえば誘電材料であってもよい。図６Ｂの例示的な製作段階６００Ｂに示すように、プロセス５００の次のステップは、第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２の第１の表面６０４の反対側の第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２の第２の表面６１０にキャリアウエハ６０８を形成することである（図５Ａのブロック５０４）。キャリアウエハ６０８は、さらなる処理のために、第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２および基板６０２にハンドルを与えるために使用される。図６Ｃの例示的な製作段階６００Ｃに示すように、プロセス５００の次のステップは、基板６０２を薄くすることである（図５Ａのブロック５０６）。図６Ｃの例示的な製作段階６００Ｃでは、基板６０２の高さは、図６Ａおよび図６Ｂの製作段階６００Ａおよび６００Ｂにおける基板６０２の高さＨ１から削減された高さであるＺ軸方向の高さＨ２まで薄くされる。
【0041】
図６Ｄの例示的な製作段階６００Ｄに示すように、プロセス５００の次のステップは、基板６０２の第１の表面６０６の反対側の薄くされた基板６０２の第２の表面６１２に第１の半導体層２０４を形成することである（図５Ｂのブロック５０８）。次いで、アクティブ半導体デバイスが、たとえばＦＥＴなどの第１の半導体層２０４に形成され得る。第１の半導体層２０４に形成されたアクティブ半導体デバイスと接触して、接点もまた形成される。第１の半導体層２０４に隣接して、その上に、第１のＦＳ－ＢＥＯＬメタライゼーション構造体２００もまた形成されて、第１のＩＣダイ１０４（１）を形成する。前に説明したように、第１のＦＳ－ＢＥＯＬメタライゼーション構造体２００は、第１のＦＳ－ＢＥＯＬメタライゼーション構造体２００の金属線と第１の半導体層２０４に形成されたアクティブ半導体デバイスとの間に電気信号ルーティングをもたらす。図６Ｅの例示的な製作段階６００Ｅに示すように、プロセス５００の次のステップは、図６Ｅに示すように第１のＦＳ－ＢＥＯＬメタライゼーション構造体２００のダイ相互接続部と接触して、はんだバンプなどの導電性バンプ１１０を形成することとすることができる（図５のブロック５１０）。代替的に、追加の支持および電気信号ルーティングをもたらすために、図１および図２のパッケージ基板１０６などのパッケージ基板が、第１のＦＳ－ＢＥＯＬメタライゼーション構造体２００に形成されることがある。
【0042】
図６Ｆの例示的な製作段階６００Ｆに示すように、プロセス５００の次のステップは、第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２の第２の表面６１０からキャリアウエハ６０８を取り除き、第２のＩＣダイ１０４（２）、１０４（３）の第２のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４を、第１のＩＣダイ１０４（１）の第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２に積み重ねることである（図５Ｃのブロック５１２）。第２のＩＣダイ１０４（２）、１０４（３）は、図５Ａ～図５Ｂに関して上記で説明した第１のＩＣダイ１０４（１）を製作するために使用された同じ製作プロセス、および図６Ａ～図６Ｅの製作段階６００Ａ～６００Ｅによって作成され得る。
【0043】
図１および図２のＩＣパッケージ１００に示すように、第２および第３のＩＣダイ１０４（２）、１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４は、第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２に直接取り付けられる。これは、第２および第３のＩＣダイ１０４（２）、１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４のダイ相互接続部２２４、２４２が、第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２のダイ相互接続部２１４と位置合わせされることを必要とする。これは、製作プロセスにおいて遂行することおよび／またはダイ相互接続部２１４、２２４、２４２の位置合わせ不良の危険を冒すことなく遂行することが困難である場合があり、ＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４およびＢＳ－ＢＥＯＬメタライゼーション構造体２０２を通して作られるダイ間相互接続の抵抗を増やす可能性がある。ＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４およびＢＳ－ＢＥＯＬメタライゼーション構造体２０２のダイ相互接続部２１４、２２４、２４２間に相互接続を提供する際により柔軟性を与えることがより望ましい可能性がある。
【0044】
この点について、図７は、図１および図２のＩＣパッケージ１００のＩＣダイ１０４（１）～１０４（３）を採用するＩＣダイモジュール７０２を採用する別の例示的なＩＣパッケージ７００の側面図である。図７のＩＣパッケージ７００と図１および図２のＩＣパッケージ１００との間の共通の構成要素は、図１および図２と図７との間で共通の要素番号を用いて示し、改めて説明しない。しかしながら、図７に示すように、第１のＩＣダイ１０４（１）と第２および第３のＩＣダイ１０４（２）、１０４（３）との間のより柔軟なダイ間相互接続を容易にするために、ＩＣパッケージ７００は、第１のＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２と、第２および第３のＩＣダイ１０４（２）、１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４との間に配設された中間メタライゼーション構造体７０４を含む。中間メタライゼーション構造体７０４は、一例として、ＲＤＬから形成されてもよい。
【0045】
図７を参照すると、中間メタライゼーション構造体７０４は、１つまたは複数の中間相互接続部７０８（１）、７０８（２）を各々含む、１つまたは複数の中間金属相互接続層７０６（１）、７０６（２）を含む。第１のＩＣダイ１０４（１）の第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２の第１のダイ相互接続部２１４の少なくとも１つは、最下中間金属相互接続層７０６（１）の中間相互接続部７０８（１）の少なくとも１つに結合される。さらに、第２および／または第３のＩＣダイ１０４（２）、１０４（３）の第２および／または第３のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４の第２および／または第３のダイ相互接続部２２４、２３６の少なくとも１つは、最上中間金属相互接続層７０６（２）の中間相互接続部７０８（２）の少なくとも１つに結合される。第１のＩＣダイ１０４（１）の第１のＢＳ－ＢＥＯＬメタライゼーション構造体２０２と、第２および／または第３のＩＣダイ１０４（２）、１０４（３）の第２および／または第３のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４との間の望ましい電気信号ルーティングをもたらすために、中間金属相互接続層７０６（１）、７０６（２）は、それらの間に電気的接続およびルーティングをもたらし、望ましいダイ間相互接続をもたらす。
【0046】
同じく図７に示すように、ＩＣダイ１０４（２）、１０４（３）をＩＣダイ１０４（１）に接合した結果としてＩＣパッケージ７００においてＸ軸方向に隣接したＩＣダイ１０４（２）、１０４（３）間に、電気ルーティング構造体に利用可能な空きスペース７１０が設けられる。中間メタライゼーション構造体７０４が設けられると、これは、さらなる電気信号ルーティング能力のために、ＩＣダイ１０４（２）、１０４（３）間に、中間メタライゼーション構造体７０４まで、追加の電気ルーティング経路が形成されることを可能にする。たとえば、第１のＩＣダイ１０４（１）への追加の電気信号ルーティングを与えるために、追加のメタライゼーション構造体２３０と中間メタライゼーション構造体７０４との間に結合された１つまたは複数のビア７１２が、空きスペース７１０に形成され得る。中間メタライゼーション構造体７０４からのこの電気信号ルーティングは、次いで追加のメタライゼーション構造体２３０を通して他のＩＣダイ１０４（２）、１０４（３）の一方または両方にルーティングされ得る。追加のメタライゼーション構造体２３０を通した中間メタライゼーション構造体７０４からの電気信号ルーティングは、図８に示すようにビア１１２を通してパッケージ基板１０６にルーティングされることもある。
【0047】
したがって、図７のＩＣパッケージ７００では、少なくとも３つ（３）の電気信号ルーティング経路が、ダイ相互接続のために設けられる。１つの電気信号ルーティング経路は、中間メタライゼーション構造体７０４を通したＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２とＩＣダイ１０４（２）、１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４との間のダイ間相互接続用である。別の電気信号ルーティング経路は、中間メタライゼーション構造体７０４と追加のメタライゼーション構造体２３０との間であり、その場合、第２および第３のＩＣダイ１０４（２）、１０４（３）のＢＳ－ＢＥＯＬメタライゼーション構造体２１８、２３６を通したルーティングを提供することができる。別の電気信号ルーティング経路は、追加のメタライゼーション構造体２３０とパッケージ基板１０６との間であり、追加のメタライゼーション構造体２３０およびパッケージ基板１０６を通して第１のＩＣダイ１０４（１）のＦＳ－ＢＥＯＬメタライゼーション構造体２００に、第２および第３のＩＣダイ１０４（２）、１０４（３）のＢＳ－ＢＥＯＬメタライゼーション構造体２１８、２３６からの電気信号ルーティングを提供することができる。図８に示すＤＲＡＭモジュール１１６など、追加のＩＣダイが、追加のメタライゼーション構造体２３０に取り付けられる場合、中間メタライゼーション構造体７０４から空きスペース７１０を通って、および追加のメタライゼーション構造体２３０を通って追加のＩＣダイまで、電気信号ルーティングが提供され得ることに、同じく留意されたい。
【0048】
図９Ａ～図９Ｅは、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージの製作の例示的なプロセス９００を示すフローチャートであって、ＩＣダイモジュールが、ダイ間相互接続を容易にするためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション層もまた含む。たとえば、図９Ａ～図９Ｅのプロセス９００は、図７および図８のＩＣパッケージ７００を製作するために使用され得る。図１０Ａ～図１０Ｍは、図９Ａ～図９Ｅのプロセス９００に従ったＩＣパッケージの製作中の例示的な製作段階を示す。図９Ａ～図９Ｅのプロセス９００について、図１０Ａ～図１０Ｍの製作段階と併せて、例として図７および図８のＩＣパッケージ７００の構成要素を参照しながら、以下で説明する。
【0049】
この点について、図１０Ａの例示的な製作段階１０００Ａに示すように、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣパッケージを形成するための製作プロセス９００のステップは、示される第１のＩＣダイ１０４（１）のような製作されたＩＣダイを個片化することである。第１のＩＣダイ１０４（１）は、さらなる製作ステップにおいて、第１のＩＣダイ１０４（１）を支持するキャリアウエハ１００２に付けられる（図９Ａのブロック９０２）。必要に応じて、直接的にダイ間相互接続ではない電気ルーティング経路を形成するために、ビア１１２（１）もまた形成される（図９Ａのブロック９０２）。図１０Ｂの例示的な製作段階１０００Ｂに示すように、製作プロセス９００の別のステップは、ＩＣダイ１０４（１）およびビア１１２（１）を分離するために、キャリアウエハ１００２に取り付けられたＩＣダイ１０４（１）の上に、ビア１１２（１）を取り囲んで、モールドコンパウンド１００４を塗布することである（図９Ａのブロック９０４）。図１０Ｃの例示的な製作段階１０００Ｃに示すように、製作プロセス９００の別のステップは、キャリアウエハ１００２を取り除くことである（図９Ａのブロック９０６）。ステップ９０２～９０６は、次に説明する、後の製作ステップでの他のＩＣダイとのスタッキングのために第１のＩＣダイ１０４（１）を準備する。
【0050】
図１０Ｄの例示的な製作段階１０００Ｄに示すように、製作プロセス９００の別のステップは、第２および第３のＩＣダイ１０４（２）、１０４（３）を準備することである。第２および第３のＩＣダイ１０４（２）、１０４（３）は、さらなる製作ステップにおいて、第２および第３のＩＣダイ１０４（２）、１０４（３）を支持するためにキャリアウエハ１００６に付けられる（図９Ｂのブロック９０８）。必要に応じて、直接的にダイ間相互接続ではない電気ルーティング経路を形成するために、ビア１１２（２）もまた形成される（図９Ａのブロック９０８）。図１０Ｅの例示的な製作段階１０００Ｅに示すように、製作プロセス９００の別のステップは、ＩＣダイ１０４（２）、１０４（３）およびビア１１２（２）を分離するために、キャリアウエハ１００６に取り付けられたＩＣダイ１０４（２）、１０４（３）の上に、ビア１１２（２）を取り囲んで、モールドコンパウンド１００８を塗布することである（図９Ｂのブロック９１０）。
【0051】
図１０Ｆの例示的な製作段階１０００Ｆに示すように、製作プロセス９００の別のステップは、ビア１１２（２）の上面１０１０（２）を見せるようにモールドコンパウンド１００８を取り除く（たとえば、研磨する）ことである（図９Ｃのブロック９１２）。上面１０１０（２）を設けるために、ビア１１２（２）もまた研磨される（図９Ｃのブロック９１２）。これは、ＩＣダイ１０４（１）～１０４（３）が後の製作ステップにおいてＩＣパッケージ７００を形成するために積み重ねられるとき、ビア１１２（２）が、図１０Ｃの第１のＩＣダイ１０４（１）で形成されたビア１１２（１）に接続できるようにするためである。図１０Ｇの例示的な製作段階１０００Ｇに示すように、製作プロセス９００の別のステップは、ＩＣダイ１０４（２）、１０４（３）のＦＳ－ＢＥＯＬメタライゼーション構造体２１６、２３４の上に中間メタライゼーション構造体７０４を形成することである（図９Ｃのブロック９１４）。この例では、中間メタライゼーション構造体７０４は、中間金属相互接続層７０６（２）の中間相互接続部７０８（２）が上記で説明したようにＩＣダイ１０４（２）、１０４（３）のダイ相互接続部２２４、２４２と接触して形成されるように形成される。中間メタライゼーション構造体７０４は、一例として、ＲＤＬとして形成されてもよい。
【0052】
図１０Ｈの例示的な製作段階１０００Ｈに示すように、製作プロセス９００の別のステップは、ＩＣダイ１０４（１）のＢＳ－ＢＥＯＬメタライゼーション構造体２０２を、ＩＣパッケージ７００の一部として中間メタライゼーション構造体７０４に接合することである（図９Ｄのブロック９１６）。ＩＣダイ１０４（１）のダイ相互接続部２１４は、上記で説明したように中間メタライゼーション構造体７０４の中間金属相互接続層７０６（１）の中間相互接続部７０８（１）と接触して置かれる。ＩＣダイ１０４（１）は、２つの間に熱圧着を形成するために熱圧着を使用して中間メタライゼーション構造体７０４に接合されてもよい。ＩＣダイ１０４（１）を中間メタライゼーション構造体７０４に接合した結果として、ビア１１２（１）、１１２（２）もまた、互いに接合される。図１０Ｉの例示的な製作段階１０００Ｉに示すように、製作プロセス９００の別のステップは、ビア１１２（１）の上面１０１０（１）を見せるようにモールドコンパウンド１００４を取り除く（たとえば、研磨する）ことである（図９Ｄのブロック９１８）。図１０Ｊの例示的な製作段階１０００Ｊに示すように、製作プロセス９００の別のステップは、ＩＣダイ１０４（１）のＦＳ－ＢＥＯＬメタライゼーション構造体２００の上にパッケージ基板１０６を形成することである（図９Ｄのブロック９２０）。パッケージ基板１０６は、たとえばＲＤＬとして形成されてもよい。
【0053】
図１０Ｋの例示的な製作段階１０００Ｋに示すように、製作プロセス９００の別のステップは、パッケージ基板１０６の基板相互接続部２１０に導電性バンプ１１０を形成し、付けることである（図９Ｅのブロック９２２）。図１０Ｌの例示的な製作段階１０００Ｌに示すように、製作プロセス９００の別のステップは、ＩＣパッケージ７００からキャリアウエハ１００６を剥離することである（図９Ｅのブロック９２４）。図１０Ｍの例示的な製作段階１０００Ｍに示すように、製作プロセス９００の別のステップは、追加のＩＣダイ２３０／ＤＲＡＭモジュール１１６をＩＣパッケージ７００に接合し、それをビア１１２（２）に結合して、パッケージ基板１０６への導電接続を形成することである（図９Ｅのブロック９２６）。
【0054】
「最上」および「最下」という用語は、Ｚ軸または垂直方向に向けられているときの、相対的な用語であることに留意されたい。しかしまた、開示するＩＣパッケージのいずれもここでは、上記のように、または別のメタライゼーション構造体の上部に示されたそれらのメタライゼーション構造体が、他のメタライゼーション構造体の下にある、図示から１８０度回転された向きであることもあることに留意されたい。したがって、「最上」および「最下」という用語は相対的な用語であり、１つのメタライゼーション構造体の別のメタライゼーション構造体に対する向きについて厳密な限定を含むことを意図されていない。
【0055】
限定はしないが、図１、図２、図７、および図８のＩＣパッケージを含む、図５Ａ～図６Ｆおよび図９Ａ～図１０Ｍの製作プロセスによる、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージが、いずれかのプロセッサベースのデバイスに設けられる、または組み込まれてもよい。例には、限定はしないが、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全地球測位システム（ＧＰＳ）デバイス、モバイルフォン、セルラーフォン、スマートフォン、セッション開始プロトコル（ＳＩＰ）フォン、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、装着型コンピューティングデバイス（たとえば、スマートウォッチ、ヘルスまたはフィットネストラッカー、アイウェアなど）、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナー、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、アビオニクスシステム、ドローン、およびマルチコプターが含まれる。
【0056】
この点について、図１１は、限定はしないが、図１、図２、図７、および図８のＩＣパッケージを含む、図５Ａ～図６Ｆおよび図９Ａ～図１０Ｍの製作プロセスによる、および本明細書で開示するいずれかの態様による、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージ１１０２で提供され得る回路を含むプロセッサベースのシステム１１００の一例を示す。この例では、プロセッサベースのシステム１１００は、ＩＣパッケージ１１０２のＩＣ１１０４として、およびシステムオンチップ（ＳｏＣ）１１０６として形成されてもよい。プロセッサベースのシステム１１００は、ＣＰＵコアまたはプロセッサコアとも呼ばれることもある、１つまたは複数のプロセッサ１１１０を含むＣＰＵ１１０８を含む。ＣＰＵ１１０８は、一時的に記憶されたデータに迅速にアクセスするためにＣＰＵ１１０８に結合されたキャッシュメモリ１１１２を有してもよい。ＣＰＵ１１０８は、システムバス１１１４に結合され、プロセッサベースのシステム１１００内に含まれるマスターデバイスとスレーブデバイスとを相互結合することができる。よく知られているように、ＣＰＵ１１０８は、システムバス１１１４を介してアドレス情報、制御情報、およびデータ情報を交換することによって、これらの他のデバイスと通信する。たとえば、ＣＰＵ１１０８は、スレーブデバイスの一例として、メモリコントローラ１１１６にバストランザクション要求を通信することができる。図１１には示さないが、複数のシステムバス１１１４が設けられてよく、各システムバス１１１４は異なるファブリックを構成する。
【0057】
他のマスターデバイスおよびスレーブデバイスをシステムバス１１１４に接続することができる。図１１に示すように、これらのデバイスは、例として、メモリコントローラ１１１６およびメモリアレイ１１１８を含むメモリシステム１１２０と、１つまたは複数の入力デバイス１１２２と、１つまたは複数の出力デバイス１１２４と、１つまたは複数のネットワークインターフェースデバイス１１２６と、１つまたは複数のディスプレイコントローラ１１２８とを含むことができる。メモリシステム１１２０、１つまたは複数の入力デバイス１１２２、１つまたは複数の出力デバイス１１２４、１つまたは複数のネットワークインターフェースデバイス１１２６、および１つまたは複数のディスプレイコントローラ１１２８の各々は、同じまたは異なるＩＣパッケージ１１０２で提供されることがある。入力デバイス１１２２は、限定はしないが、入力キー、スイッチ、ボイスプロセッサなどを含む任意のタイプの入力デバイスを含むことができる。出力デバイス１１２４は、限定はしないが、オーディオ、ビデオ、他の視覚的標識などを含む任意のタイプの出力デバイスを含むことができる。ネットワークインターフェースデバイス１１２６は、ネットワーク１１３０へのデータ、およびネットワーク１１３０からのデータの交換を可能にするように構成された任意のデバイスとすることができる。ネットワーク１１３０は、限定はしないが、有線ネットワークまたはワイヤレスネットワーク、プライベートネットワークまたは公衆ネットワーク、ローカルエリアネットワーク（ＬＡＮ）、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、ＢＬＵＥＴＯＯＴＨ（登録商標）ネットワーク、およびインターネットを含む、任意のタイプのネットワークとすることができる。ネットワークインターフェースデバイス１１２６は、任意のタイプの所望の通信プロトコルをサポートするように構成され得る。
【0058】
ＣＰＵ１１０８はまた、システムバス１１１４を通じてディスプレイコントローラ１１２８にアクセスして、１つまたは複数のディスプレイ１１３２に送られる情報を制御するように構成され得る。ディスプレイコントローラ１１２８は、１つまたは複数のビデオプロセッサ１１３４を介して表示されるように情報をディスプレイ１１３２へ送り、ビデオプロセッサ１１３４は、表示されるべき情報を処理してディスプレイ１１３２に適したフォーマットにする。ディスプレイコントローラ１１２８およびビデオプロセッサ１１３４は、同じまたは異なるＩＣパッケージ１１０２に、一例としてＣＰＵ１１０８を含む同じまたは異なるＩＣパッケージ１１０２に、ＩＣとして含まれることもある。ディスプレイ１１３２は、限定はしないが、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、発光ダイオード（ＬＥＤ）ディスプレイなどを含む、任意のタイプのディスプレイを含むことができる。
【0059】
図１２は、１つまたは複数のＩＣ１２０２から形成された無線周波数（ＲＦ）構成要素を含む例示的なワイヤレス通信デバイス１２００を示し、ＩＣ１２０２のいずれも、限定はしないが、図１、図２、図７、および図８のＩＣパッケージを含む、図５Ａ～図６Ｆおよび図９Ａ～図１０Ｍの製作プロセスによる、および本明細書で開示するいずれかの態様による、３Ｄダイスタッキングを提供するためにＦＳ－ＢＥＯＬメタライゼーション構造体とＢＳ－ＢＥＯＬメタライゼーション構造体のスタッキングを採用するＩＣダイモジュールを採用するＩＣパッケージ１２０３に含まれ得る。ワイヤレス通信デバイス１２００は、例として、上記のデバイスのうちのいずれかを含んでもよく、またはその中に設けられてもよい。図１２に示すように、ワイヤレス通信デバイス１２００は、トランシーバ１２０４およびデータプロセッサ１２０６を含む。データプロセッサ１２０６は、データおよびプログラムコードを記憶するためのメモリを含み得る。トランシーバ１２０４は、双方向通信をサポートする送信機１２０８と受信機１２１０とを含む。一般に、ワイヤレス通信デバイス１２００は、任意の数の通信システム向けおよび周波数帯域向けに、任意の数の送信機１２０８および／または受信機１２１０を含んでもよい。トランシーバ１２０４の全部または一部は、１つまたは複数のアナログＩＣ、ＲＦ ＩＣ（ＲＦＩＣ）、混成信号ＩＣなどの上に実装され得る。
【0060】
送信機１２０８または受信機１２１０は、スーパーヘテロダインアーキテクチャまたはダイレクトコンバージョンアーキテクチャで実装することができる。スーパーヘテロダインアーキテクチャでは、信号は、受信機１２１０に関して、複数のステージにおいてＲＦとベースバンドとの間で、たとえば、１つのステージにおいてＲＦから中間周波数（ＩＦ）に、次いで、別のステージにおいてＩＦからベースバンドに周波数変換される。ダイレクトコンバージョンアーキテクチャでは、信号は、１つのステージにおいて、ＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダインアーキテクチャおよびダイレクトコンバージョンアーキテクチャは、異なる回路ブロックを使用すること、および／または異なる要件を有することがある。図１２におけるワイヤレス通信デバイス１２００では、送信機１２０８および受信機１２１０は、直接変換アーキテクチャで実装される。
【0061】
送信経路では、データプロセッサ１２０６は、送信されるべきデータを処理し、ＩおよびＱアナログ出力信号を送信機１２０８に提供する。例示的なワイヤレス通信デバイス１２００では、データプロセッサ１２０６は、データプロセッサ１２０６により生成されるデジタル信号を、さらなる処理のために、ＩおよびＱアナログ出力信号、たとえばＩおよびＱ出力電流へと変換するため、デジタルアナログ変換器（ＤＡＣ）１２１２（１）および１２１２（２）を含む。
【0062】
送信機１２０８内では、ローバスフィルタ１２１４（１）および１２１４（２）が、それぞれ、ＩおよびＱアナログ出力信号をフィルタ処理して、前のデジタルアナログ変換によって引き起こされた不要な信号を除去する。増幅器（ＡＭＰ）１２１６（１）、１２１６（２）は、それぞれ、ローバスフィルタ１２１４（１）、１２１４（２）からの信号を増幅し、ＩおよびＱベースバンド信号を供給する。アップコンバータ１２１８は、送信（ＴＸ）局部発振器（ＬＯ）信号発生器１２２２から混合器１２２０（１）、１２２０（２）を通るＩおよびＱ ＴＸ ＬＯ信号で、ＩおよびＱベースバンド信号をアップコンバートして、アップコンバートされた信号１２２４を提供する。フィルタ１２２６は、アップコンバートされた信号１２２４をフィルタ処理して、周波数アップコンバージョンにより引き起こされる不要な信号ならびに受信周波数帯域中の雑音を除去する。電力増幅器（ＰＡ）１２２８は、所望の出力電力レベルを取得するために、フィルタ１２２６からのアップコンバートされた信号１２２４を増幅して、送信ＲＦ信号を提供する。送信ＲＦ信号は、デュプレクサまたはスイッチ１２３０を通してルーティングされ、アンテナ１２３２を介して送信される。
【0063】
受信経路では、アンテナ１２３２は、基地局によって送信された信号を受信し、受信したＲＦ信号を提供し、ＲＦ信号は、デュプレクサまたはスイッチ１２３０を通してルーティングされ、低雑音増幅器（ＬＮＡ）１２３４に提供される。デュプレクサまたはスイッチ１２３０は、受信（ＲＸ）信号がＴＸ信号から分離されるように、特定のＲＸからＴＸへのデュプレクサ周波数分離で動作するように設計される。受信されたＲＦ信号は、ＬＮＡ１２３４によって増幅され、フィルタ１２３６によってフィルタリングされて、望ましいＲＦ入力信号を取得する。ダウンコンバージョン混合器１２３８（１）、１２３８（２）が、フィルタ１２３６の出力を、ＲＸ ＬＯ信号発生器１２４０からのＩおよびＱ ＲＸ ＬＯ信号（すなわち、ＬＯ＿ＩおよびＬＯ＿Ｑ）と混合して、ＩおよびＱベースバンド信号を生成する。ＩおよびＱベースバンド信号は、ＡＭＰ１２４２（１）、１２４２（２）によって増幅され、さらにローパスフィルタ１２４４（１）、１２４４（２）によってフィルタリングされて、ＩおよびＱアナログ入力信号を取得し、これらがデータプロセッサ１２０６に提供される。この例では、データプロセッサ１２０６は、データプロセッサ１２０６によってさらに処理されるようにアナログ入力信号をデジタル信号に変換するためにアナログデジタル変換器（ＡＤＣ）１２４６（１）、１２４６（２）を含む。
【0064】
図１２のワイヤレス通信デバイス１２００では、ＴＸ ＬＯ信号発生器１２２２が、周波数アップコンバージョンに使用するためのＩおよびＱ ＴＸ ＬＯ信号を生成し、ＲＸ ＬＯ信号発生器１２４０が、周波数ダウンコンバージョンに使用するためのＩおよびＱ ＲＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数を有する周期信号である。ＴＸ位相ロックループ（ＰＬＬ）回路１２４８は、データプロセッサ１２０６からタイミング情報を受け取り、ＴＸ ＬＯ信号発生器１２２２からのＴＸ ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。同様に、ＲＸ ＰＬＬ回路１２５０は、データプロセッサ１２０６からタイミング情報を受け取り、ＲＸ ＬＯ信号発生器１２４０からのＲＸ ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。
【0065】
本明細書で開示する態様に関して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムが、電子ハードウェア、メモリの中もしくは別のコンピュータ可読媒体の中に記憶されるとともにプロセッサもしくは他の処理デバイスによって実行される命令、または両方の組合せとして実装され得ることを、当業者はさらに諒解されよう。本明細書で説明するマスターデバイスおよびスレーブデバイスは、例として、任意の回路、ハードウェア構成要素、集積回路（ＩＣ）、またはＩＣチップにおいて採用され得る。本明細書で開示するメモリは、任意のタイプおよびサイズのメモリであってよく、任意のタイプの所望の情報を記憶するように構成され得る。この互換性を明確に示すために、上記では、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、それらの機能に関して概略的に説明した。そのような機能がどのように実装されるのかは、特定の適用例、設計選択、および／またはシステム全体に課される設計制約によって決まる。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装してもよいが、そのような実装の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【0066】
本明細書で開示する態様に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。プロセッサは、マイクロプロセッサであってよいが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサはまた、コンピューティングデバイスの組合せ（たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成）としても実装され得る。
【0067】
本明細書で開示する態様は、ハードウェアにおいて具現化されてもよく、かつハードウェア内に記憶され、たとえば、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、または当技術分野において知られている任意の他の形態のコンピュータ可読媒体の中に存在し得る命令において具現化されてもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサと一体であってもよい。プロセッサおよび記憶媒体は、ＡＳＩＣの中に存在し得る。ＡＳＩＣは、リモート局内に存在してもよい。代替として、プロセッサおよび記憶媒体は、個別構成要素としてリモート局、基地局、またはサーバの中に存在してもよい。
【0068】
本明細書の例示的な態様のいずれかに記載されている動作ステップは、例示および説明のために記載されていることにも留意されたい。説明する動作は、図示のシーケンス以外の多数の異なるシーケンスにおいて実行される場合がある。さらに、単一の動作ステップにおいて説明する動作は、実際にはいくつかの異なるステップにおいて実行される場合がある。さらに、例示的な態様において説明する１つまたは複数の動作ステップは、組み合わせられる場合がある。当業者には容易に明らかになるように、流れ図に示される動作ステップが数多くの異なる変更を受ける場合があることを理解されたい。情報および信号が様々な異なる技術および技法のいずれかを使用して表される場合があることも当業者は理解されよう。たとえば、上記の説明全体にわたって参照される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表されてもよい。
【0069】
本開示の以上の説明は、いかなる当業者も本開示を作成または使用することが可能となるように提供される。本開示に対する様々な変更は当業者には容易に明らかであり、本明細書で定義される一般原理は他の例に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものでなく、本明細書で開示した原理および新規の特徴と一致する最も広い範囲を与えられるべきである。
【0070】
実装例について、以下の番号付き態様において説明する。
１． 集積回路（ＩＣ）パッケージであって、
第１の表側（ＦＳ）バックエンドオブライン（ＢＥＯＬ）（ＦＳ－ＢＥＯＬ）メタライゼーション構造体、
第１の裏側（ＢＳ）ＢＥＯＬ（ＢＳ－ＢＥＯＬ）メタライゼーション構造体、および
第１のＦＳ－ＢＥＯＬメタライゼーション構造体と第１のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第１の半導体層
を含む、第１のＩＣダイと、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体、および
第２のＦＳ－ＢＥＯＬメタライゼーション構造体と第２のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第２の半導体層
を含む、第２のＩＣダイと
を含む、ＩＣ。
２． ＩＣパッケージをさらに含み、
第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体がパッケージ基板に隣接している、態様１のＩＣパッケージ。
３． 第２のＩＣダイが、垂直方向に第１のＩＣダイの上方に配設される、態様１および２のいずれか１つのＩＣパッケージ。
４． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、
第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、第２の半導体層に電気的に結合された１つまたは複数の第２のダイ相互接続部を含む第２の金属相互接続層を含み、
１つまたは複数の第１のダイ相互接続部の少なくとも１つが、１つまたは複数の第２のダイ相互接続部の少なくとも１つに結合される、
態様１から３のいずれか１つのＩＣパッケージ。
５． 第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、態様４のＩＣパッケージ。
６． １つまたは複数の基板相互接続部を含むパッケージ基板と、
パッケージ基板に隣接した第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体と、
１つまたは複数の第１のダイ相互接続部の中の少なくとも１つの第１のダイ相互接続部に電気的に結合された、１つまたは複数の基板相互接続部の中の少なくとも１つの基板相互接続部と
をさらに含み、
１つまたは複数の基板相互接続部に電気的に結合された１つまたは複数の導電性バンプをさらに含む、
態様４から５のいずれか１つのＩＣパッケージ。
７． 第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、態様１から６のいずれか１つのＩＣパッケージ。
８． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、１つまたは複数の第１のダイ相互接続部および第１の半導体層に電気的に結合された１つまたは複数の第１の垂直相互接続アクセス（ビア）をさらに含み、
第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、１つまたは複数の第２のダイ相互接続部および第２の半導体層に電気的に結合された１つまたは複数の第２のビアをさらに含む、
態様４のＩＣパッケージ。
９． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体と第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション構造体をさらに含む、態様１から８のいずれか１つのＩＣパッケージ。
１０． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、
第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、第２の半導体層に電気的に結合された１つまたは複数の第２のダイ相互接続部を含む第２の金属相互接続層を含み、
中間メタライゼーション構造体が、１つまたは複数の中間相互接続部を含む少なくとも１つの中間金属相互接続層を含み、
１つまたは複数の第１のダイ相互接続部の少なくとも１つが、１つまたは複数の中間相互接続部の少なくとも１つに結合され、
１つまたは複数の第２のダイ相互接続部の少なくとも１つが、１つまたは複数の第１のダイ相互接続部の少なくとも１つを１つまたは複数の第２のダイ相互接続部の少なくとも１つに電気的に結合するために、１つまたは複数の中間相互接続部の少なくとも１つに結合される、
態様９のＩＣパッケージ。
１１． 第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、態様１０のＩＣパッケージ。
１２． 第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第３のＦＳ－ＢＥＯＬメタライゼーション構造体と、
第３のＢＳ－ＢＥＯＬメタライゼーション構造体と、
第３のＦＳ－ＢＥＯＬメタライゼーション構造体と第３のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第３の半導体層と
を含む、第３のＩＣダイ
をさらに含み、
第３のＩＣダイが、第２のＩＣダイに横方向に隣接して配設され、第２のＩＣダイと第３のＩＣダイとの間にボイド領域を形成するために間隙距離だけ第２のＩＣダイから分離され、
中間メタライゼーション構造体が、１つまたは複数の中間相互接続部を含む少なくとも１つの中間メタライゼーション層を含む、態様９から１１のいずれか１つのＩＣパッケージ。
１３． ボイド領域に配設され、中間メタライゼーション構造体の１つまたは複数の中間相互接続部の少なくとも１つに電気的に結合されたビアをさらに含む、態様１２のＩＣパッケージ。
１４． 第４の半導体層を含む第４のＩＣダイをさらに含み、第４のＩＣダイが第２のＩＣダイに隣接して配設され、
ビアが第４の半導体層に電気的に結合される、
態様１３のＩＣパッケージ。
１５． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、
１つまたは複数の第１のダイ相互接続部の少なくとも１つが、中間相互接続部の１つまたは複数の少なくとも１つに結合される、
態様１２から１３のいずれか１つのＩＣパッケージ。
１６． 中間メタライゼーション構造体が、１つまたは複数の再配線層（ＲＤＬ）を含む、態様１０から１１のいずれか１つのＩＣパッケージ。
１７． セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全地球測位システム（ＧＰＳ）デバイス、モバイルフォン、セルラーフォン、スマートフォン、セッション開始プロトコル（ＳＩＰ）フォン、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、装着型コンピューティングデバイス、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナー、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、アビオニクスシステム、ドローン、およびマルチコプターからなるグループから選択されたデバイスに組み込まれた、態様１から１６のいずれか１つのＩＣパッケージ。
１８． 集積回路（ＩＣ）パッケージを製作する方法であって、
第１の裏側（ＢＳ）バックエンドオブライン（ＢＥＯＬ）（ＢＳ－ＢＥＯＬ）メタライゼーション構造体を形成するステップ、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第１の半導体層を形成するステップ、および
第１の半導体層に隣接した第１の表側（ＦＳ）－ＢＥＯＬ（ＦＳ－ＢＥＯＬ）メタライゼーション構造体を形成するステップであって、第１の半導体層が、第１のＢＳ－ＢＥＯＬメタライゼーション構造体と第１のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設される、形成するステップ
を含む、第１のＩＣダイを形成するステップと、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体を形成するステップ、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２の半導体層を形成するステップ、および
第２の半導体層に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップであって、第２の半導体層が、第２のＢＳ－ＢＥＯＬメタライゼーション構造体と第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設される、形成するステップ
を含む、第２のＩＣダイを形成するステップと
を含む、方法。
１９． 第２のＩＣダイを第１のＩＣダイに接合するステップをさらに含む、態様１８の方法。
２０． 第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接した中間メタライゼーション構造体を形成するステップと、
中間メタライゼーション構造体の中間金属相互接続層の１つまたは複数の中間相互接続部の中の少なくとも１つの中間相互接続部を、第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体の１つまたは複数の第１のダイ相互接続部の中の少なくとも１つの第１のダイ相互接続部に結合するステップと
をさらに含む、態様１９の方法。
２１． 少なくとも１つのビアを、１つまたは複数の中間相互接続部の中の少なくとも１つの中間相互接続部に結合するステップと、
少なくとも１つのビアの上面を露出するために第１のＩＣダイ上のモールドコンパウンドを取り除くステップと
をさらに含む、態様２０の方法。
２２． 第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接したパッケージ基板を形成するステップと、
第１の半導体層に結合された第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体の第１の金属相互接続層の１つまたは複数の第１の基板相互接続部の中の少なくとも１つの第１の基板相互接続部を、パッケージ基板に電気的に結合するステップと
をさらに含む、態様２０から２１のいずれか１つの方法。
２３． 第１のＩＣダイを形成するステップが、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の表面が基板の第１の表面に隣接して配設されるように、第１のＢＳ－ＢＥＯＬメタライゼーション構造体を基板上に形成するステップ
を含み、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の表面の反対側の第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第２の表面にキャリアウエハを形成するステップと、
基板の第１の表面の反対側の基板の第２の表面に第１の半導体層を形成するステップと、
第１の半導体層に隣接した第１のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップと、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体からキャリアウエハを取り除くステップと
をさらに含む、態様１８から２２のいずれか１つの方法。
２４． 基板の第１の表面の反対側の基板の第２の表面に第１の半導体層を形成する前に、薄くするステップをさらに含む、態様２３の方法。
２５． 第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の金属相互接続層の１つまたは複数の第１の基板相互接続部に結合された第１のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接した１つまたは複数の導電性バンプを形成するステップをさらに含む、態様２３から２４のいずれか１つの方法。
２６． 第３のＩＣダイを少なくとも１つのビアに結合するステップをさらに含む、態様２１から２２のいずれか１つの方法。
１． 集積回路（ＩＣ）パッケージであって、
第１の表側（ＦＳ）バックエンドオブライン（ＢＥＯＬ）（ＦＳ－ＢＥＯＬ）メタライゼーション構造体、
第１の裏側（ＢＳ）ＢＥＯＬ（ＢＳ－ＢＥＯＬ）メタライゼーション構造体、および
第１のＦＳ－ＢＥＯＬメタライゼーション構造体と第１のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第１の半導体層
を含む、第１のＩＣダイと、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体、および
第２のＦＳ－ＢＥＯＬメタライゼーション構造体と第２のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第２の半導体層
を含む、第２のＩＣダイと
を含む、ＩＣ。
２． ＩＣパッケージをさらに含み、
第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体がパッケージ基板に隣接している、態様１のＩＣパッケージ。
３． 第２のＩＣダイが、垂直方向に第１のＩＣダイの上方に配設される、態様１および２のいずれか１つのＩＣパッケージ。
４． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、
第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、第２の半導体層に電気的に結合された１つまたは複数の第２のダイ相互接続部を含む第２の金属相互接続層を含み、
１つまたは複数の第１のダイ相互接続部の少なくとも１つが、１つまたは複数の第２のダイ相互接続部の少なくとも１つに結合される、
態様１から３のいずれか１つのＩＣパッケージ。
５． 第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、態様４のＩＣパッケージ。
６． １つまたは複数の基板相互接続部を含むパッケージ基板と、
パッケージ基板に隣接した第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体と、
１つまたは複数の第１のダイ相互接続部の中の少なくとも１つの第１のダイ相互接続部に電気的に結合された、１つまたは複数の基板相互接続部の中の少なくとも１つの基板相互接続部と
をさらに含み、
１つまたは複数の基板相互接続部に電気的に結合された１つまたは複数の導電性バンプをさらに含む、
態様４から５のいずれか１つのＩＣパッケージ。
７． 第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、態様１から６のいずれか１つのＩＣパッケージ。
８． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、１つまたは複数の第１のダイ相互接続部および第１の半導体層に電気的に結合された１つまたは複数の第１の垂直相互接続アクセス（ビア）をさらに含み、
第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、１つまたは複数の第２のダイ相互接続部および第２の半導体層に電気的に結合された１つまたは複数の第２のビアをさらに含む、
態様４のＩＣパッケージ。
９． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体と第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション構造体をさらに含む、態様１から８のいずれか１つのＩＣパッケージ。
１０． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、
第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、第２の半導体層に電気的に結合された１つまたは複数の第２のダイ相互接続部を含む第２の金属相互接続層を含み、
中間メタライゼーション構造体が、１つまたは複数の中間相互接続部を含む少なくとも１つの中間金属相互接続層を含み、
１つまたは複数の第１のダイ相互接続部の少なくとも１つが、１つまたは複数の中間相互接続部の少なくとも１つに結合され、
１つまたは複数の第２のダイ相互接続部の少なくとも１つが、１つまたは複数の第１のダイ相互接続部の少なくとも１つを１つまたは複数の第２のダイ相互接続部の少なくとも１つに電気的に結合するために、１つまたは複数の中間相互接続部の少なくとも１つに結合される、
態様９のＩＣパッケージ。
１１． 第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、態様１０のＩＣパッケージ。
１２． 第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第３のＦＳ－ＢＥＯＬメタライゼーション構造体と、
第３のＢＳ－ＢＥＯＬメタライゼーション構造体と、
第３のＦＳ－ＢＥＯＬメタライゼーション構造体と第３のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第３の半導体層と
を含む、第３のＩＣダイ
をさらに含み、
第３のＩＣダイが、第２のＩＣダイに横方向に隣接して配設され、第２のＩＣダイと第３のＩＣダイとの間にボイド領域を形成するために間隙距離だけ第２のＩＣダイから分離され、
中間メタライゼーション構造体が、１つまたは複数の中間相互接続部を含む少なくとも１つの中間メタライゼーション層を含む、態様９から１１のいずれか１つのＩＣパッケージ。
１３． ボイド領域に配設され、中間メタライゼーション構造体の１つまたは複数の中間相互接続部の少なくとも１つに電気的に結合されたビアをさらに含む、態様１２のＩＣパッケージ。
１４． 第４の半導体層を含む第４のＩＣダイをさらに含み、第４のＩＣダイが第２のＩＣダイに隣接して配設され、
ビアが第４の半導体層に電気的に結合される、
態様１３のＩＣパッケージ。
１５． 第１のＩＣダイの第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、
１つまたは複数の第１のダイ相互接続部の少なくとも１つが、中間相互接続部の１つまたは複数の少なくとも１つに結合される、
態様１２から１３のいずれか１つのＩＣパッケージ。
１６． 中間メタライゼーション構造体が、１つまたは複数の再配線層（ＲＤＬ）を含む、態様１０から１１のいずれか１つのＩＣパッケージ。
１７． セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全地球測位システム（ＧＰＳ）デバイス、モバイルフォン、セルラーフォン、スマートフォン、セッション開始プロトコル（ＳＩＰ）フォン、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、装着型コンピューティングデバイス、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナー、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、アビオニクスシステム、ドローン、およびマルチコプターからなるグループから選択されたデバイスに組み込まれた、態様１から１６のいずれか１つのＩＣパッケージ。
１８． 集積回路（ＩＣ）パッケージを製作する方法であって、
第１の裏側（ＢＳ）バックエンドオブライン（ＢＥＯＬ）（ＢＳ－ＢＥＯＬ）メタライゼーション構造体を形成するステップ、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第１の半導体層を形成するステップ、および
第１の半導体層に隣接した第１の表側（ＦＳ）－ＢＥＯＬ（ＦＳ－ＢＥＯＬ）メタライゼーション構造体を形成するステップであって、第１の半導体層が、第１のＢＳ－ＢＥＯＬメタライゼーション構造体と第１のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設される、形成するステップ
を含む、第１のＩＣダイを形成するステップと、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体を形成するステップ、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２の半導体層を形成するステップ、および
第２の半導体層に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップであって、第２の半導体層が、第２のＢＳ－ＢＥＯＬメタライゼーション構造体と第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設される、形成するステップ
を含む、第２のＩＣダイを形成するステップと
を含む、方法。
１９． 第２のＩＣダイを第１のＩＣダイに接合するステップをさらに含む、態様１８の方法。
２０． 第２のＩＣダイの第２のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接した中間メタライゼーション構造体を形成するステップと、
中間メタライゼーション構造体の中間金属相互接続層の１つまたは複数の中間相互接続部の中の少なくとも１つの中間相互接続部を、第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体の１つまたは複数の第１のダイ相互接続部の中の少なくとも１つの第１のダイ相互接続部に結合するステップと
をさらに含む、態様１９の方法。
２１． 少なくとも１つのビアを、１つまたは複数の中間相互接続部の中の少なくとも１つの中間相互接続部に結合するステップと、
少なくとも１つのビアの上面を露出するために第１のＩＣダイ上のモールドコンパウンドを取り除くステップと
をさらに含む、態様２０の方法。
２２． 第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接したパッケージ基板を形成するステップと、
第１の半導体層に結合された第１のＩＣダイの第１のＦＳ－ＢＥＯＬメタライゼーション構造体の第１の金属相互接続層の１つまたは複数の第１の基板相互接続部の中の少なくとも１つの第１の基板相互接続部を、パッケージ基板に電気的に結合するステップと
をさらに含む、態様２０から２１のいずれか１つの方法。
２３． 第１のＩＣダイを形成するステップが、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の表面が基板の第１の表面に隣接して配設されるように、第１のＢＳ－ＢＥＯＬメタライゼーション構造体を基板上に形成するステップ
を含み、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の表面の反対側の第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第２の表面にキャリアウエハを形成するステップと、
基板の第１の表面の反対側の基板の第２の表面に第１の半導体層を形成するステップと、
第１の半導体層に隣接した第１のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップと、
第１のＢＳ－ＢＥＯＬメタライゼーション構造体からキャリアウエハを取り除くステップと
をさらに含む、態様１８から２２のいずれか１つの方法。
２４． 基板の第１の表面の反対側の基板の第２の表面に第１の半導体層を形成する前に、薄くするステップをさらに含む、態様２３の方法。
２５． 第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の金属相互接続層の１つまたは複数の第１の基板相互接続部に結合された第１のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接した１つまたは複数の導電性バンプを形成するステップをさらに含む、態様２３から２４のいずれか１つの方法。
２６． 第３のＩＣダイを少なくとも１つのビアに結合するステップをさらに含む、態様２１から２２のいずれか１つの方法。
【符号の説明】
【0071】
１００ ＩＣパッケージ
１０２ 半導体ダイモジュール、ＩＣダイモジュール
１０４ ＩＣダイ
１０６ パッケージ基板
１０８ 金属相互接続層
１１０ 導電性バンプ
１１２ ビア
１１４ ダイ
１１６ ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュール
１１８ ダイ相互接続部
１２０ ダイ相互接続部
２００ ＦＳ－ＢＥＯＬメタライゼーション構造体
２０２ ＢＳ－ＢＥＯＬメタライゼーション構造体
２０４ 半導体層
２０６ 金属相互接続層
２０８ ダイ相互接続部
２１０ 基板相互接続部
２１２ 金属相互接続層
２１４ ダイ相互接続部
２１６ ＦＳ－ＢＥＯＬメタライゼーション構造体
２１８ ＢＳ－ＢＥＯＬメタライゼーション構造体
２２０ 半導体層
２２２ 金属相互接続層
２２４ ダイ相互接続部
２２６ 金属相互接続層
２２８ ダイ相互接続部
２３０ メタライゼーション構造体
２３２ 金属相互接続層
２３４ ＦＳ－ＢＥＯＬメタライゼーション構造体
２３６ ＢＳ－ＢＥＯＬメタライゼーション構造体
２３８ 半導体層
２４０ 金属相互接続層
２４２ ダイ相互接続部
２４４ 金属相互接続層
２４６ ダイ相互接続部
６０２ 基板
６０４ 表面
６０６ 表面
６０８ キャリアウエハ
６１０ 表面
６１２ 表面
７００ ＩＣパッケージ
７０２ ＩＣダイモジュール
７０４ 中間メタライゼーション構造体
７０６ 中間金属相互接続層
７０８ 中間相互接続部
７１０ 空きスペース
７１２ ビア
１１００ プロセッサベースのシステム
１１０２ ＩＣパッケージ
１１０４ ＩＣ
１１０６ システムオンチップ（ＳｏＣ）
１１０８ ＣＰＵ
１１１０ プロセッサ
１１１２ キャッシュメモリ
１１１４ システムバス
１１１６ メモリコントローラ
１１１８ メモリアレイ
１１２０ メモリシステム
１１２２ 入力デバイス
１１２４ 出力デバイス
１１２６ ネットワークインターフェースデバイス
１１２８ ディスプレイコントローラ
１１３０ ネットワーク
１１３２ ディスプレイ
１１３４ ビデオプロセッサ
１２３６ フィルタ
１２３８ ダウンコンバージョン混合器
１２４０ ＲＸ ＬＯ信号発生器
１２４２ ＡＭＰ
１２４４ ローパスフィルタ
１２４６ アナログデジタル変換器（ＡＤＣ）
１２４８ ＴＸ位相ロックループ（ＰＬＬ）回路
１２５０ ＲＸ ＰＬＬ回路
１０２ 半導体ダイモジュール、ＩＣダイモジュール
１０４ ＩＣダイ
１０６ パッケージ基板
１０８ 金属相互接続層
１１０ 導電性バンプ
１１２ ビア
１１４ ダイ
１１６ ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュール
１１８ ダイ相互接続部
１２０ ダイ相互接続部
２００ ＦＳ－ＢＥＯＬメタライゼーション構造体
２０２ ＢＳ－ＢＥＯＬメタライゼーション構造体
２０４ 半導体層
２０６ 金属相互接続層
２０８ ダイ相互接続部
２１０ 基板相互接続部
２１２ 金属相互接続層
２１４ ダイ相互接続部
２１６ ＦＳ－ＢＥＯＬメタライゼーション構造体
２１８ ＢＳ－ＢＥＯＬメタライゼーション構造体
２２０ 半導体層
２２２ 金属相互接続層
２２４ ダイ相互接続部
２２６ 金属相互接続層
２２８ ダイ相互接続部
２３０ メタライゼーション構造体
２３２ 金属相互接続層
２３４ ＦＳ－ＢＥＯＬメタライゼーション構造体
２３６ ＢＳ－ＢＥＯＬメタライゼーション構造体
２３８ 半導体層
２４０ 金属相互接続層
２４２ ダイ相互接続部
２４４ 金属相互接続層
２４６ ダイ相互接続部
６０２ 基板
６０４ 表面
６０６ 表面
６０８ キャリアウエハ
６１０ 表面
６１２ 表面
７００ ＩＣパッケージ
７０２ ＩＣダイモジュール
７０４ 中間メタライゼーション構造体
７０６ 中間金属相互接続層
７０８ 中間相互接続部
７１０ 空きスペース
７１２ ビア
１１００ プロセッサベースのシステム
１１０２ ＩＣパッケージ
１１０４ ＩＣ
１１０６ システムオンチップ（ＳｏＣ）
１１０８ ＣＰＵ
１１１０ プロセッサ
１１１２ キャッシュメモリ
１１１４ システムバス
１１１６ メモリコントローラ
１１１８ メモリアレイ
１１２０ メモリシステム
１１２２ 入力デバイス
１１２４ 出力デバイス
１１２６ ネットワークインターフェースデバイス
１１２８ ディスプレイコントローラ
１１３０ ネットワーク
１１３２ ディスプレイ
１１３４ ビデオプロセッサ
１２３６ フィルタ
１２３８ ダウンコンバージョン混合器
１２４０ ＲＸ ＬＯ信号発生器
１２４２ ＡＭＰ
１２４４ ローパスフィルタ
１２４６ アナログデジタル変換器（ＡＤＣ）
１２４８ ＴＸ位相ロックループ（ＰＬＬ）回路
１２５０ ＲＸ ＰＬＬ回路
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図10G】
【図10H】
【図10I】
【図10J】
【図10K】
【図10L】
【図10M】
【図11】
【図12】
【手続補正書】
【提出日】2023-05-02
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
集積回路（ＩＣ）パッケージであって、第１の表側（ＦＳ）－バックエンドオブライン（ＢＥＯＬ）（ＦＳ－ＢＥＯＬ）メタライゼーション構造体、
第１の裏側（ＢＳ）－ＢＥＯＬ（ＢＳ－ＢＥＯＬ）メタライゼーション構造体、および
前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体と前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第１の半導体層
を含む、第１のＩＣダイと、
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体、および
前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体と前記第２のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第２の半導体層
を含む、第２のＩＣダイと
を含む、ＩＣパッケージ。
【請求項2】
ＩＣパッケージをさらに含み、前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体がパッケージ基板に隣接している、
請求項１に記載のＩＣパッケージ。
【請求項3】
前記第２のＩＣダイが、垂直方向に前記第１のＩＣダイの上方に配設される、請求項１に記載のＩＣパッケージ。
【請求項4】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第２の半導体層に電気的に結合された１つまたは複数の第２のダイ相互接続部を含む第２の金属相互接続層を含み、
１つまたは複数の第１のダイ相互接続部の少なくとも１つが、前記１つまたは複数の第２のダイ相互接続部の少なくとも１つに結合される、
請求項１に記載のＩＣパッケージ。
【請求項5】
前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、請求項４に記載のＩＣパッケージ。
【請求項6】
１つまたは複数の基板相互接続部を含むパッケージ基板と、前記パッケージ基板に隣接した前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体と、
前記１つまたは複数の第１のダイ相互接続部の中の少なくとも１つの第１のダイ相互接続部に電気的に結合された、前記１つまたは複数の基板相互接続部の中の少なくとも１つの基板相互接続部と
をさらに含み、
前記１つまたは複数の基板相互接続部に電気的に結合された１つまたは複数の導電性バンプをさらに含む、
請求項５に記載のＩＣパッケージ。
【請求項7】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、前記１つまたは複数の第１のダイ相互接続部および前記第１の半導体層に電気的に結合された１つまたは複数の第１の垂直相互接続アクセス（ビア）をさらに含み、前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記１つまたは複数の第２のダイ相互接続部および前記第２の半導体層に電気的に結合された１つまたは複数の第２のビアをさらに含む、
請求項４に記載のＩＣパッケージ。
【請求項8】
前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、請求項１に記載のＩＣパッケージ。
【請求項9】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体と前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設された中間メタライゼーション構造体をさらに含む、請求項１に記載のＩＣパッケージ。
【請求項10】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第２の半導体層に電気的に結合された１つまたは複数の第２のダイ相互接続部を含む第２の金属相互接続層を含み、
前記中間メタライゼーション構造体が、１つまたは複数の中間相互接続部を含む少なくとも１つの中間金属相互接続層を含み、
前記１つまたは複数の第１のダイ相互接続部の少なくとも１つが、前記１つまたは複数の中間相互接続部の少なくとも１つに結合され、
前記１つまたは複数の第２のダイ相互接続部の少なくとも１つが、前記１つまたは複数の第１のダイ相互接続部の前記少なくとも１つを前記１つまたは複数の第２のダイ相互接続部の前記少なくとも１つに電気的に結合するために、前記１つまたは複数の中間相互接続部の少なくとも１つに結合される、
請求項９に記載のＩＣパッケージ。
【請求項11】
前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第３のダイ相互接続部を含む第３の金属相互接続層を含む、請求項１０に記載のＩＣパッケージ。
【請求項12】
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第３のＦＳ－ＢＥＯＬメタライゼーション構造体と、第３のＢＳ－ＢＥＯＬメタライゼーション構造体と、
前記第３のＦＳ－ＢＥＯＬメタライゼーション構造体と前記第３のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第３の半導体層と
を含む、第３のＩＣダイ
をさらに含み、
前記第３のＩＣダイが、前記第２のＩＣダイに横方向に隣接して配設され、前記第２のＩＣダイと前記第３のＩＣダイとの間にボイド領域を形成するために間隙距離だけ前記第２のＩＣダイから分離され、
前記中間メタライゼーション構造体が、１つまたは複数の中間相互接続部を含む少なくとも１つの中間メタライゼーション層を含む、請求項９に記載のＩＣパッケージ。
【請求項13】
前記ボイド領域に配設され、前記中間メタライゼーション構造体の前記１つまたは複数の中間相互接続部の少なくとも１つに電気的に結合されたビアをさらに含む、請求項１２に記載のＩＣパッケージ。
【請求項14】
第４の半導体層を含む第４のＩＣダイをさらに含み、前記第４のＩＣダイが前記第２のＩＣダイに隣接して配設され、前記ビアが前記第４の半導体層に電気的に結合される、
請求項１３に記載のＩＣパッケージ。
【請求項15】
前記第１のＩＣダイの前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の半導体層に電気的に結合された１つまたは複数の第１のダイ相互接続部を含む第１の金属相互接続層を含み、前記１つまたは複数の第１のダイ相互接続部の少なくとも１つが、前記中間相互接続部の前記１つまたは複数の少なくとも１つに結合される、
請求項１２に記載のＩＣパッケージ。
【請求項16】
前記中間メタライゼーション構造体が、１つまたは複数の再配線層（ＲＤＬ）を含む、請求項９に記載のＩＣパッケージ。
【請求項17】
セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全地球測位システム（ＧＰＳ）デバイス、モバイルフォン、セルラーフォン、スマートフォン、セッション開始プロトコル（ＳＩＰ）フォン、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、装着型コンピューティングデバイス、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナー、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、アビオニクスシステム、ドローン、およびマルチコプターからなるグループから選択されたデバイスに組み込まれた、請求項１に記載のＩＣパッケージ。
【請求項18】
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、第１の金属相互接続層を含み、
前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、前記第１の金属相互接続層に結合された第２の金属相互接続層を含む、
請求項１に記載のＩＣパッケージ。
【請求項19】
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体が、複数の第１の金属相互接続層を含み、
前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体が、複数の第２の金属相互接続層を含み、
前記複数の第１の金属相互接続層の少なくとも１つの第１の金属相互接続層が、前記複数の第２の金属相互接続層の少なくとも１つの第２の金属相互接続層に結合される、
請求項１８に記載のＩＣパッケージ。
【請求項20】
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第３のＦＳ－ＢＥＯＬメタライゼーション構造体と、
第３のＢＳ－ＢＥＯＬメタライゼーション構造体と、
前記第３のＦＳ－ＢＥＯＬメタライゼーション構造体と前記第３のＢＳ－ＢＥＯＬメタライゼーション構造体との間に配設された第３の半導体層と
を含む、第３のＩＣダイ
をさらに含み、
前記第３のＩＣダイが、前記第２のＩＣダイに横方向に隣接して配設され、前記第２のＩＣダイと前記第３のＩＣダイとの間にボイド領域を形成するために間隙距離だけ前記第２のＩＣダイから分離される、請求項１に記載のＩＣパッケージ。
【請求項21】
前記ボイド領域に配設され、第１のＢＳ－ＢＥＯＬメタライゼーション構造体に電気的に結合されたビアをさらに含む、請求項２０に記載のＩＣパッケージ。
【請求項22】
集積回路（ＩＣ）パッケージを製作する方法であって、第１の裏側（ＢＳ）バックエンドオブライン（ＢＥＯＬ）（ＢＳ－ＢＥＯＬ）メタライゼーション構造体を形成するステップ、
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第１の半導体層を形成するステップ、および
前記第１の半導体層に隣接した第１の表側（ＦＳ）－ＢＥＯＬ（ＦＳ－ＢＥＯＬ）メタライゼーション構造体を形成するステップであって、前記第１の半導体層が、前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体と前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設される、形成するステップ
を含む、第１のＩＣダイを形成するステップと、
第２のＢＳ－ＢＥＯＬメタライゼーション構造体を形成するステップ、
前記第２のＢＳ－ＢＥＯＬメタライゼーション構造体に隣接した第２の半導体層を形成するステップ、および
前記第２の半導体層に隣接した第２のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップであって、前記第２の半導体層が、前記第２のＢＳ－ＢＥＯＬメタライゼーション構造体と前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体との間に配設される、形成するステップ
を含む、第２のＩＣダイを形成するステップと
を含む、方法。
【請求項23】
前記第２のＩＣダイを前記第１のＩＣダイに接合するステップをさらに含む、請求項２２に記載の方法。
【請求項24】
前記第２のＩＣダイの前記第２のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接した中間メタライゼーション構造体を形成するステップと、前記中間メタライゼーション構造体の中間金属相互接続層の１つまたは複数の中間相互接続部の中の少なくとも１つの中間相互接続部を、前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体の１つまたは複数の第１のダイ相互接続部の中の少なくとも１つの第１のダイ相互接続部に結合するステップと
をさらに含む、請求項２３に記載の方法。
【請求項25】
少なくとも１つのビアを、前記１つまたは複数の中間相互接続部の中の前記少なくとも１つの中間相互接続部に結合するステップと、前記少なくとも１つのビアの上面を露出するために前記第１のＩＣダイ上のモールドコンパウンドを取り除くステップと
をさらに含む、請求項２４に記載の方法。
【請求項26】
第３のＩＣダイを前記少なくとも１つのビアに結合するステップをさらに含む、請求項２５に記載の方法。
【請求項27】
前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接したパッケージ基板を形成するステップと、前記第１の半導体層に結合された前記第１のＩＣダイの前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体の第１の金属相互接続層の１つまたは複数の第１の基板相互接続部の中の少なくとも１つの第１の基板相互接続部を、前記パッケージ基板に電気的に結合するステップと
をさらに含む、請求項２４に記載の方法。
【請求項28】
前記第１のＩＣダイを形成するステップが、前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の表面が基板の第１の表面に隣接して配設されるように、前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体を前記基板上に形成するステップ
を含み、
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体の前記第１の表面の反対側の前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第２の表面にキャリアウエハを形成するステップと、
前記基板の前記第１の表面の反対側の前記基板の第２の表面に前記第１の半導体層を形成するステップと、
前記第１の半導体層に隣接した前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体を形成するステップと、
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体から前記キャリアウエハを取り除くステップと
をさらに含む、請求項２２に記載の方法。
【請求項29】
前記基板の前記第１の表面の反対側の前記基板の前記第２の表面に前記第１の半導体層を形成する前に、薄くするステップをさらに含む、請求項２８に記載の方法。
【請求項30】
前記第１のＢＳ－ＢＥＯＬメタライゼーション構造体の第１の金属相互接続層の１つまたは複数の第１の基板相互接続部に結合された前記第１のＦＳ－ＢＥＯＬメタライゼーション構造体に隣接した１つまたは複数の導電性バンプを形成するステップをさらに含む、請求項２８に記載の方法。
【国際調査報告】