特表 2023-544222 絶縁トレンチゲート電極を有するパワー半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-20

(54)【発明の名称】絶縁トレンチゲート電極を有するパワー半導体デバイス

(51)【国際特許分類】

   H01L 29/78 20060101AFI20231013BHJP

   H01L 29/739 20060101ALI20231013BHJP

   H01L 29/12 20060101ALI20231013BHJP

【ＦＩ】

H01L29/78 652C

H01L29/78 653A

H01L29/78 655A

H01L29/78 652F

H01L29/78 652T

H01L29/78 652K

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023530012

(86)(22)【出願日】2021-11-30

(85)【翻訳文提出日】2023-05-17

(86)【国際出願番号】 EP2021083558

(87)【国際公開番号】W WO2022117560

(87)【国際公開日】2022-06-09

(31)【優先権主張番号】20211584.6

(32)【優先日】2020-12-03

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】519431812

【氏名又は名称】ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＳＷＩＴＺＥＲＬＡＮＤ ＡＧ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ベリーニ，マルコ

(72)【発明者】

【氏名】ノール，ラーズ

(72)【発明者】

【氏名】ロマーノ，ジャンパオロ

(57)【要約】

第１の主面（２１）と第２の主面（２２）との間を垂直方向に延在する半導体本体（２）と、第１の主面（２１）から半導体本体（２）内へと垂直方向に延在するトレンチ（４）と、第１の主面（２１）上に形成され、トレンチ（４）内へと延在する絶縁トレンチゲート電極（３）と、を備えるパワー半導体デバイス（１）が指定され、トレンチ（４）は、トレンチ（４）の主延在方向において複数のセグメント（４１）に細分化され、絶縁トレンチゲート電極（３）は、複数のセグメント（４１）にわたって連続的に延在する。

【特許請求の範囲】

【請求項1】

・第１の主面（２１）と第２の主面（２２）との間を垂直方向に延在する半導体本体（２）と、
・前記第１の主面（２１）から前記半導体本体（２）内へと前記垂直方向に延在するトレンチ（４）と、
・前記第１の主面（２１）上に形成され、前記トレンチ（４）内へと延在する絶縁トレンチゲート電極（３）と
を備え、
・前記トレンチ（４）は、前記トレンチ（４）が前記第１の主面（２１）上を連続的に延在することがないように、前記トレンチの主延在方向において複数のセグメント（４１）に細分化され、
・前記絶縁トレンチゲート電極（３）は、前記複数のセグメント（４１）の上方に連続的に延在し、
・前記半導体本体（２）は、前記第１の主面（２１）に隣接して配置された第１の導電型のソース領域（５）を備え、
・前記半導体本体（２）は、前記第１の導電型のドリフト層（６）を備え、
・前記半導体本体（２）は、前記第１の導電型とは異なる第２の導電型のドープ領域（７）を備え、前記ドープ領域（７）は、前記ソース領域（５）と前記ドリフト層（６）との間の前記垂直方向における複数の領域に配置され、
・前記ドープ領域のサブ領域（７１）が、前記主延在方向に沿って前記複数のセグメントのうちの２つの隣り合うセグメント（４１）の間に延在し、
・前記サブ領域（７１）は、前記ドープ領域（７）のうちの前記ソース領域（５）の下方に延在する領域よりも高濃度にドープされ、
・前記２つの隣り合うセグメント（４１）の間で、前記ドープ領域（７）は、前記垂直方向に前記トレンチ（４）よりも深くまで前記半導体本体（２）内に延在する、
パワー半導体デバイス（１）。

【請求項2】

前記トレンチ（４）は、前記第１の主面（２１）から前記ドリフト層（６）内へと延在する、
請求項１に記載のパワー半導体デバイス（１）。

【請求項3】

前記サブ領域（７１）は、前記第１の主面（２１）に直接隣接する、
請求項１または２に記載のパワー半導体デバイス（１）。

【請求項4】

前記２つの隣り合うセグメント（４１）の間で、前記ドープ領域（７）は、前記垂直方向に前記トレンチよりも少なくとも０．３μｍだけ深くまで前記半導体本体内に延在する、
先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項5】

前記２つの隣り合うセグメント（４１）の間で、前記ドープ領域（７）は、前記垂直方向に前記トレンチ（４）よりと０．５μｍ～１μｍだけ深くまで前記半導体本体（２）内に延在する、
先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項6】

前記ソース領域（５）は、前記トレンチ（４）の２つの隣り合うセグメント（４１）の間で、前記トレンチ（４）の前記主延在方向に平行な方向において中断されている、
先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項7】

前記ソース領域（５）は、前記トレンチ（４）の前記主延在方向に対して垂直に延びる横断方向に沿って見たときの前記トレンチ（４）の両側に配置されている、
先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項8】

前記垂直方向の前記トレンチ（４）の深さ（Ｖ１）は、０．５μｍ以上１μｍ以下である、
先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項9】

前記トレンチ（４）の前記主延在方向に沿った前記複数のセグメント（４１）のうちの一セグメント（４１）の延在（Ｌ１）は、２μｍ以上２０μｍ以下である、
先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項10】

前記トレンチ（４）の前記主延在方向に対して垂直な前記パワー半導体デバイス（１）の幅（Ｗ１）は、１μｍ以上６μｍ以下である、先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項11】

前記主延在方向に沿った隣り合うセグメント（４１）の間のエッジ間距離（Ｄ１）は、１μｍ以上５μｍ以下である、
先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項12】

前記半導体本体（２）はＳｉＣ系である、
先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【発明の詳細な説明】

【技術分野】

【0001】

説明
本発明は、絶縁トレンチゲート電極を有するパワー半導体デバイスに関する。

【背景技術】

【0002】

プレーナ型パワー半導体デバイスと比較して、絶縁トレンチゲート電極を有する半導体デバイスは、より高いチャネル密度を提供することができる。隣接するトレンチ間のピッチを減少させることにより、単位面積当たりの多数のチャネルの並列化ゆえに、オン状態損失を小さくすることができる。

【0003】

しかしながら、トレンチは、ピーク電界に対して脆弱である。トレンチの底部のゲート酸化物を保護するための１つの選択肢は、ｎソース領域とは反対側のトレンチの側面に配置されたｐ^＋領域を設けることである。しかしながら、このｐ^＋領域は、伝導に使用することができず、ピッチのスケーリングを制限し、したがってＲ_ＤＳｏｎとも呼ばれるオン状態において得られるドレイン－ソース抵抗を制限する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

解決すべき課題は、トレンチ底部におけるトレンチの保護および狭いピッチを提供するトレンチパワー半導体デバイスを特定することである。

【課題を解決するための手段】

【0005】

この目的は、とりわけ、請求項１に記載のパワー半導体デバイスによって達成される。発展および適正化が、さらなる請求項の主題である。

【0006】

パワー半導体デバイスの少なくとも１つの実施形態によれば、パワー半導体デバイスは、第１の主面と第２の主面との間を垂直方向に延在する半導体本体を備える。パワー半導体デバイスは、第１の主面から半導体本体内へと垂直方向に延在するトレンチと、第１の主面上に形成され、トレンチ内へと延在する絶縁トレンチゲート電極とをさらに備える。トレンチは、トレンチの主延在方向において複数のセグメントに細分化され、絶縁トレンチゲート電極は、複数のセグメントにわたって連続的に延在する。

【0007】

例えば、半導体本体は、第１の主面に隣接して配置された第１の導電型のソース領域と、第１の導電型のドリフト層と、第１の導電型とは異なる第２の導電型のドープ領域とを備え、ドープ領域は、ソース領域とドリフト層との間の垂直方向における複数の領域に配置される。ドープ領域のサブ領域が、主延在方向に沿って複数のセグメントのうちの２つの隣り合うセグメントの間に延在する。サブ領域は、ドープ領域のうちのソース領域の下方に延在する領域よりも高濃度にドープされる。２つの隣り合うセグメントの間で、ドープ領域は、垂直方向にトレンチよりも深くまで半導体本体内に延在する。

【0008】

したがって、トレンチは、第１の主面上で、トレンチの主延在方向に沿って連続的には延在していない。トレンチのセグメント間の領域を、トレンチの底部を保護するために使用することができる。したがって、トレンチを保護するために設けられる横断方向におけるトレンチの傍の領域を、省くことが可能である。結果として、隣接するトレンチ間のピッチを低減することができる。

【0009】

「横断方向」とは、第１の主面に平行かつトレンチの主延在方向に垂直に延びる方向を意味する。

【0010】

例示的に、第２の主面は、垂直方向における第１の主面の反対側である。
例えば、パワー半導体デバイスは、例えば少なくとも数百アンペアの大電流および／または少なくとも５００Ｖの電圧で動作するように構成される。例えば、電圧は、６００Ｖまたは７５０Ｖ、あるいはそれ以上であってもよい。

【0011】

パワー半導体デバイスの少なくとも１つの実施形態によれば、半導体本体は、第１の主面に隣接して配置された第１の導電型のソース領域と、第１の導電型のドリフト層と、第１の導電型とは異なる第２の導電型のドープ領域とを備え、ドープ領域は、ソース領域とドリフト層との間の垂直方向における複数の領域に配置される。

【0012】

第１の導電型はｎ型であってよく、第２の導電型はｐ型であってよい。この場合、ドリフト層およびソース領域が、ｎドープの層または領域である一方で、第２の導電型のドープ領域は、ｐ型である。あるいは、第１の導電型がｐ型であり、第２の導電型がｎ型である。

【0013】

「層」という用語は、下方の材料上に例えばコーティングまたは堆積プロセスによって形成された要素に限定されず、或る要素のサブ領域であって、その要素の１つ以上の隣接するサブ領域から例えば材料の組成およびドーピング濃度の少なくとも一方に関して相違するサブ領域も含む。例えば、半導体ウェハまたは半導体ウェハから形成された半導体本体のドーピングが異なるサブ領域も、層と呼ばれる。

【0014】

例えば、第２の導電型のドープ領域またはその少なくともサブ領域は、少なくとも１×１０^１６ｃｍ^－３または少なくとも５×１０^１６ｃｍ^－３の最大ドーピング濃度を有する。

【0015】

パワー半導体デバイスの少なくとも１つの実施形態によれば、トレンチは、第１の主面からドリフト層内へと延在する。例えば、絶縁トレンチゲート電極の一部分が、第２の導電型のドープ領域の一部分と同じ平面内に配置される。例えば、絶縁トレンチゲート電極の導電性ゲート層と第２の導電型の領域とが、ゲート絶縁層によって互いに分離される。さらに、ゲート絶縁層は、ゲート層をドリフト層およびソース領域の少なくとも一方から分離させることができる。例示的には、ゲート絶縁層は、ゲート層の上にも配置される。

【0016】

例えば、パワー半導体デバイスは、トレンチ型のＭＯＳＦＥＴである。
トレンチ型のＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）は、ソース側に、第１の導電型のソース領域と、第１の導電型とは異なる第２の導電型のチャネル層（あるいは、チャネルインプラントまたはインプラント層）とを備える。例えば、第１の主面はソース側に位置する。チャネル層を第２の導電型のドープ領域によって形成することができる。ソース電極の形態のコンタクトが、ソース層およびチャネル層に接触する。絶縁トレンチゲート電極が、ソース層およびチャネル層の側方の第１の主面上に配置される。

【0017】

例えば、パワー半導体デバイスは、トレンチ型のＩＧＢＴである。
トレンチ型のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）は、ソース側（エミッタ側とも呼ばれる）に、第１の導電型のソース領域（エミッタ層とも呼ばれる）と、第１の導電型とは異なる第２の導電型のベース層（チャネルインプラントまたはチャネル層とも呼ばれる）とを備える。例えば、第１の主面はソース側に位置する。ベース層を第２の導電型のドープ領域によって形成することができる。ソース電極（エミッタ電極とも呼ばれる）の形態のコンタクトが、ソース層およびチャネル層に接触する。絶縁トレンチゲート電極が、ソース層およびチャネルインプラントの側方のソース側に配置される。

【0018】

パワー半導体デバイスの少なくとも１つの実施形態によれば、第２の導電型のドープ領域のサブ領域が、主延在方向における複数のセグメントのうちの２つの隣り合うセグメントの間に延在する。したがって、ドープ領域は、主延在方向に沿ってセグメントの側方に配置される。

【0019】

例えば、サブ領域は、第１の主面に直接隣接する。例えば、サブ領域は、ソース領域の側方に配置される。

【0020】

トレンチの隣り合うセグメント間のサブ領域によって、ソース領域とは反対の導電型を有する層を使用したトレンチの底部の保護を、得ることができる。したがって、サブ領域は、トレンチの底部に沿った電界を遮蔽することができる。横断方向におけるトレンチの側方に配置される保護領域を、省くことができる。これは、ゲート絶縁層の信頼性を損なうことなく、隣接するトレンチ間のピッチを小さくし、きわめて高いチャネル密度を得るのに役立つ。

【0021】

例えば、第２の導電型のドープ領域は、少なくとも１×１０^１７ｃｍ^－３または少なくとも２×１０^１７ｃｍ^－３の最大ドーピング濃度を有する。

【0022】

パワー半導体デバイスの少なくとも１つの実施形態によれば、サブ領域は、ドープ領域のうちのソース領域の下方に延在する領域よりも高濃度にドープされる。例えば、サブ領域は、係数２または係数５または係数１０によってより高濃度にドープされる。サブ領域の高いドーピング濃度は、トレンチの底部の保護を促進する。

【0023】

パワー半導体デバイスの少なくとも１つの実施形態によれば、隣り合うセグメントの間で、第２の導電型のドープ領域は、垂直方向にトレンチよりも深くまで半導体本体内に延在する。ドープ領域およびトレンチのこの相対的な配置は、ゲート絶縁層保護の信頼性をさらに向上させるのに役立つことが分かっている。例えば、ドープ領域は、垂直方向にトレンチよりも少なくとも０．３μｍ深くまで半導体本体内に延在する。例えばドーパントのインプラントテールに起因して、ドープ領域のドーピング濃度が垂直方向において急激には減少しない場合、隣り合うセグメント間のドープ領域の深さを、第２の導電型のドープ領域のドーピング濃度がドリフト層内の第１の導電型のドーパントのドーピング濃度まで減少する垂直位置を使用して決定することができる。

【0024】

パワー半導体デバイスの少なくとも１つの実施形態によれば、隣り合うセグメントの間で、第２の導電型のドープ領域は、垂直方向にトレンチよりも０．５μｍ～１μｍ深くまで半導体本体に延在する。

【0025】

パワー半導体デバイスの少なくとも１つの実施形態によれば、ソース領域は、トレンチの２つの隣り合うセグメントの間で、トレンチの主延在方向に平行な方向において中断されている。換言すると、ソース領域は、トレンチの主延在方向に沿ってトレンチの２つの隣り合うセグメントにわたって連続的に延在してはいない。例えば、ソース領域は、トレンチの主延在方向に沿って延在するトレンチの側面に沿ってのみ延在する。

【0026】

パワー半導体デバイスの少なくとも１つの実施形態によれば、ソース領域は、横断方向に沿って見たときのトレンチの両側に配置される。この場合、トレンチの両側をソース領域に使用することができる。

【0027】

パワー半導体デバイスの少なくとも１つの実施形態によれば、垂直方向のトレンチの深さは、０．５μｍ以上１μｍ以下である。

【0028】

パワー半導体デバイスの少なくとも１つの実施形態によれば、トレンチの主延在方向に沿った複数のセグメントのうちの一セグメントの延在は、２μｍ以上２０μｍ以下であり、例えば１０μｍ以上１５μｍ以下である。この範囲内のトレンチのセグメントの長さは、トレンチの底部の保護を促進する。

【0029】

パワー半導体デバイスの少なくとも１つの実施形態によれば、主延在方向に沿った隣り合うセグメントの間のエッジ間距離は、１μｍ以上５μｍ以下である。

【0030】

パワー半導体デバイスの少なくとも１つの実施形態によれば、トレンチの主延在方向に対して垂直なパワー半導体デバイスの幅は、１μｍ以上６μｍ以下である。結果として、きわめて高いチャネル密度を得ることができる。

【0031】

パワー半導体デバイスの少なくとも１つの実施形態によれば、半導体本体は炭化ケイ素（ＳｉＣ）系である。

【0032】

「ＳｉＣ系」とは、半導体本体の結晶の格子サイトが、主に、例えば少なくとも９０％まで、ケイ素原子および炭素原子によって占められていることを意味する。しかしながら、半導体本体は、ドーパントまたは不純物などのさらなる構成要素を含む。

【0033】

炭化ケイ素は、シリコンよりも１桁程度大きい最大破壊電界を有するワイドバンドギャップ材料である。ＳｉＣは、ＭＯＳＦＥＴまたはＩＧＢＴなどのパワー半導体デバイスの製造に使用するための好都合な材料と考えられる。しかしながら、シリコンなどの他の半導体材料、あるいは窒化ガリウム（ＧａＮ）などの他のワイドバンドギャップ材料も、使用することが可能である。

【0034】

例示的な実施形態および図において、同様の構成部分または同様に作用する構成部分には、同じ参照符号が付されている。一般に、個々の実施形態に関する相違点のみが説明される。とくに明記しない限り、一実施形態における或る部分または態様の説明は、別の実施形態における対応する部分または態様にも当てはまる。

【0035】

図面において、以下のとおりである。

【図面の簡単な説明】

【0036】

【図1A】パワー半導体デバイスの例示的な実施形態を、概略の側面図にて示している。

【図1B】パワー半導体デバイスの例示的な実施形態を、斜視図にて示している。

【図1C】パワー半導体デバイスの例示的な実施形態を、トレンチの主延在方向に沿った断面図にて示している。

【図1D】パワー半導体デバイスの例示的な実施形態を、絶縁ゲート電極を省略して斜視図にて示している。

【図2A】トレンチの主延在方向に沿ったパワー半導体デバイスの例示的な実施形態のドーピング濃度Ｃの分布を示している。

【図2B】図２Ａのドーピング濃度分布を有するパワー半導体デバイスについて、トレンチの主延在方向に沿った電界分布のシミュレーション結果を示している。

【発明を実施するための形態】

【0037】

図中に示されている要素およびそれらの互いのサイズ関係は、必ずしも縮尺どおりではない。むしろ、個々の要素または層の厚さは、表現をより良好にし、さらには／あるいは理解をより良好にするために、誇張されたサイズで表されているかもしれない。

【0038】

パワー半導体デバイスの例示的な実施形態が、図１Ａ～図１Ｄに概略的に示されている。パワー半導体デバイス１は、第１の主面２１と、第１の主面２１の反対側の第２の主面２２との間に垂直方向に延在する半導体本体２を備える。半導体本体２に、第１の主面２１から半導体本体２内へと垂直方向に延在するトレンチ４が形成されている。導電性ゲート層３０とゲート絶縁層３１とを備える絶縁トレンチゲート電極３が、第１の主面２１上に形成され、トレンチ４内へと延在する。ゲート絶縁層３１は、ゲート層３０を半導体本体２から電気的に絶縁する。

【0039】

トレンチ４は、その主延在方向において、複数のセグメント４１に細分化されている。主延在方向において、セグメント４１は互いに間隔を空けて位置している。

【0040】

絶縁トレンチゲート電極（３）は、複数のセグメント（４１）にわたって連続的に延在する。

【0041】

主延在方向に沿って、セグメント４１を有するトレンチ４は、主延在方向においてパワー半導体デバイスを境界付けている一方の側面から、パワー半導体デバイス１の反対側の側面まで延在する。

【0042】

半導体本体２は、第１の導電型のソース領域５と、第１の導電型のドリフト層６と、第１の導電型とは異なる第２の導電型のドープ領域７とを備える。例えば、ソース領域５およびドリフト層６はｎ型であり、ドープ領域７はｐ型である。

【0043】

半導体本体２は、第２の主面２２（図１Ａ）に隣接する底部層８をさらに備える。第２の主面２２に、下部電極９が配置されている。表現をより容易にするために、底部層８および下部電極９は、図１Ａにのみ示されている。

【0044】

パワー半導体デバイス１は、例えばＭＯＳＦＥＴまたはＩＧＢＴであってよい。ＭＯＳＦＥＴにおいて、底部層８は、第１の導電型であり、ドレイン層として作用する。ＩＧＢＴにおいて、底部層８は、第２の導電型であり、コレクタ層として作用する。

【0045】

トレンチ４のセグメント４１を、絶縁トレンチゲート電極３を省略した図１Ｄの斜視図において見ることができる。

【0046】

トレンチ４のセグメント４１は、第２の導電型のドープ領域７を通ってドリフト層６内へと延在する。

【0047】

ソース領域５は、トレンチ４の主延在方向と直交する横断方向に沿って見たときに、トレンチ４のセグメント４１の両側に配置されている。したがって、セグメント４１の両側をｎソース領域５に用いることができる。

【0048】

しかしながら、そこからの発展として、ソース領域５をセグメント４１の片側のみに設けてもよい。

【0049】

セル状の設計とは異なり、トレンチ４の主延在方向においてパワー半導体デバイスを境界付けているパワー半導体デバイス１の側面には、ソース領域５が存在しない。

【0050】

隣接するセグメント４１の間で、ソース領域５は、トレンチ４の主延在方向に沿って隣接するセグメント４１の間に連続的に延在することがないように、中断されている。

【0051】

第２の導電型のドープ領域７は、トレンチ４の２つの隣り合うセグメント４１の間に延在するサブ領域７１を含む。サブ領域７１は、半導体本体の第１の主面２１に直接隣接している。したがって、サブ領域７１は、複数の領域においてソース領域５の側方に配置される。例えば、サブ領域は、横方向においてソース領域５に直接隣接する。

【0052】

サブ領域７１は、ソース領域５よりも下方に延在する領域において、第２の導電型のドープ領域７よりも高濃度にドープされる。トレンチ４の隣接するセグメント４１間の比較的高いドーピング濃度によって、ゲート絶縁層３１を、トレンチ底部４０において、遮断状態における電界の過剰な値から保護することができる。これが、図２Ａに示されるドーピング濃度分布、および結果として生じる図２Ｂに示される遮断状態における電界分布によって示されている。

【0053】

図２Ａの例示的な実施形態において、トレンチは０．７μｍの深さＶ１を有し、ドープ領域７は１μｍの深さＶ２を有し、したがってドープ領域７は、トレンチ４よりも０．３μｍだけ深く半導体本体２の中へと延在する。したがって、ドープ領域７は、トレンチ４のセグメント４１よりも深く半導体本体２の中へと延在する。

【0054】

ドープ領域７のサブ領域７１のドーピング濃度Ｃは、この例においては、約１×１０^１７ｃｍ^－３になる。ドリフト層６のドーピング濃度は、この例においては、約１×１０^１６ｃｍ^－３になる。図２Ａの目盛りにおける負の値は、ｐドーピングの濃度を表し、正の値は、ｎドーピングの濃度を表す。

【0055】

半導体本体２は、この例示的な実施形態においては、炭化ケイ素に基づく。しかしながら、他の半導体材料も使用可能であり、例えば他のワイドバンドギャップ材料またはシリコンを使用することが可能である。

【0056】

図２Ａにおいて、トレンチ４のセグメント４１は、トレンチの主延在方向Ｌ１に沿った延在が１５μｍである。

【0057】

図２Ｂのシミュレーション結果が、トレンチ底部４０の直下の電界が、最大電界よりも著しく低いことを示している。したがって、電界が効率的に遮蔽され、その結果、トレンチ４のセグメント４１の底部４０のゲート絶縁層３１が保護される。

【0058】

当然ながら、デバイスのパラメータはさまざまであってよく、上記の例示的な実施形態で説明したパラメータに一致する必要はない。

【0059】

例えば、トレンチ４の垂直方向の深さＶ１が、０．５μｍ以上１μｍ以下である。
トレンチ４の主延在方向に沿ったセグメント４１の延在Ｌ１は、２μｍ以上２０μｍ以下であってよく、例えば１０μｍ以上１５μｍ以下であってよい。

【0060】

主延在方向に沿った隣り合うセグメント４１間のエッジ間距離Ｄ１は、例えば、１μｍ以上５μｍ以下である。

【0061】

トレンチ４の主延在方向に垂直なパワー半導体デバイス１の幅Ｗ１は、例えば、１μｍ以上６μｍ以下であってよい。

【0062】

上述の構成を使用して、きわめて高いチャネル密度およびゲート絶縁層３１の高い信頼性を、同時に得ることができる。

【0063】

本特許出願は、欧州特許出願第２０２１１５８４．６号の優先権を主張し、その開示内容は、参照により本明細書に組み込まれる。

【0064】

本明細書に記載される発明は、例示的な実施形態を参照して提示した説明によって限定されるものではない。むしろ、本発明は、とくには特許請求の範囲における特徴の任意の組み合わせを含む任意の新規な特徴および特徴の任意の組み合わせを、たとえこの特徴またはこの組み合わせ自体が特許請求の範囲または例示的な実施形態に明示的には示されていなくても包含する。
参照符号のリスト

【符号の説明】

【0065】

１ パワー半導体デバイス
２ 半導体本体
２１ 第１の主面
２２ 第２の主面
３ 絶縁トレンチゲート電極
３０ ゲート層
３１ ゲート絶縁層
４ トレンチ
４０ トレンチ底部
４１ セグメント
５ ソース領域
６ ドリフト層
７ ドープ領域
７１ サブ領域
８ 底部層
９ 下部電極
Ｌ１ 主延在方向に沿ったセグメントの延在
Ｄ１ セグメントの間のエッジ間距離
Ｖ１ トレンチの垂直方向の深さ
Ｖ２ ドープ領域の深さ
Ｗ１ パワー半導体デバイスの幅

【図1A】

【図1B】

【図1C】

【図1D】

【図2A】

【図2B】

【国際調査報告】