特表 2023-544376 調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-23

(54)【発明の名称】調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタ

(51)【国際特許分類】

   H01L 29/78 20060101AFI20231016BHJP

   H01L 29/12 20060101ALI20231016BHJP

【ＦＩ】

H01L29/78 656B

H01L29/78 652K

H01L29/78 653A

H01L29/78 652D

H01L29/78 652F

H01L29/78 652T

H01L29/78 654Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023520213

(86)(22)【出願日】2021-09-28

(85)【翻訳文提出日】2023-05-22

(86)【国際出願番号】 US2021052376

(87)【国際公開番号】W WO2022076199

(87)【国際公開日】2022-04-14

(31)【優先権主張番号】63/087,433

(32)【優先日】2020-10-05

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【代理人】

【識別番号】100125818

【弁理士】

【氏名又は名称】立原 聡

(72)【発明者】

【氏名】クオ－チャン ロバート ヤング

(72)【発明者】

【氏名】ソリン エス ジョーゼスク

(57)【要約】

調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタが本明細書において説明されている。横型表面ゲート縦型電界効果トランジスタは横型ゲートとトレンチゲートとの両方を含む。横型ゲートは表面チャネルを調節し、トレンチゲートは制御可能な深さを含む。制御可能な深さは出力静電容量を有益に調節するために変えられ得る。
【選択図】図２

【特許請求の範囲】

【請求項1】

縦型電界効果トランジスタであって、前記縦型電界効果トランジスタが、
基材と、
前記基材上に形成されたドリフト領域と、
少なくとも１つのアクティブセルと、
を備え、
前記少なくとも１つのアクティブセルが、
前記ドリフト領域の伝導率を調節するように構成されたトレンチゲートであって、前記トレンチゲートが、前記少なくとも１つのアクティブセルの出力静電容量を少なくとも部分的に決定するために調節された制御可能な深さをもつ、前記トレンチゲートと、
前記少なくとも１つのアクティブセルの表面チャネルを調節するように構成された横型ゲートと、
を備える、
縦型電界効果トランジスタ。

【請求項2】

前記トレンチゲートが前記ドリフト領域内に延びた、
請求項１に記載の縦型電界効果トランジスタ。

【請求項3】

前記トレンチゲートが前記基材内に延びた、
請求項１に記載の縦型電界効果トランジスタ。

【請求項4】

前記少なくとも１つのアクティブセルがクローズドセルパターンを含む、
請求項１に記載の縦型電界効果トランジスタ。

【請求項5】

前記ドリフト領域の前記伝導率を調節するように構成された第２のトレンチゲートを更に備える、
請求項１に記載の縦型電界効果トランジスタ。

【請求項6】

前記トレンチゲートと前記横型ゲートとが電気的に結合されている、
請求項１に記載の縦型電界効果トランジスタ。

【請求項7】

トレンチゲート酸化物厚さが横型ゲート酸化物厚さより大きい、
請求項１に記載の縦型電界効果トランジスタ。

【請求項8】

前記横型ゲートが反転領域を生じさせるように構成された、
請求項１に記載の縦型電界効果トランジスタ。

【請求項9】

前記トレンチゲートが蓄積領域を生じさせるように構成された、
請求項１に記載の縦型電界効果トランジスタ。

【請求項10】

前記基材が高濃度にドープされたＮ型物質を含み、
前記ドリフト領域が低濃度にドープされたＮ型物質を含む、
請求項１に記載の縦型電界効果トランジスタ。

【請求項11】

前記低濃度にドープされたＮ型物質が勾配をつけられている、
請求項１０に記載の縦型電界効果トランジスタ。

【請求項12】

基材とアクティブセルの表面との間に積層されたドリフト領域と、
前記表面に拡散されたボディと、
前記ボディ内に拡散されたソースと、
前記ドリフト領域内に延びた、および、前記ドリフト領域の伝導率を調節するように構成された、トレンチゲートであって、前記トレンチゲートが調節可能な深さをもつ、前記トレンチゲートと、
前記表面において前記ボディの上方に位置する、および、前記ソースと前記トレンチゲートとの間において横方向に延びた、横型ゲートと、
を備える、電界効果トランジスタ。

【請求項13】

前記横型ゲートと前記トレンチゲートとが電気的に結合されている、
請求項１２に記載の電界効果トランジスタ。

【請求項14】

前記調節可能な深さが、前記調節可能な深さの関数として前記アクティブセルの出力静電容量を変えるように構成された、
請求項１２に記載の電界効果トランジスタ。

【請求項15】

前記トレンチゲートが前記基材内に延びている、
請求項１２に記載の電界効果トランジスタ。

【請求項16】

前記電界効果トランジスタがＮチャネル電界効果トランジスタである、
請求項１２に記載の電界効果トランジスタ。

【請求項17】

前記電界効果トランジスタがＰチャネル電界効果トランジスタである、
請求項１２に記載の電界効果トランジスタ。

【請求項18】

前記電界効果トランジスタがシリコン電界効果トランジスタである、
請求項１２に記載の電界効果トランジスタ。

【請求項19】

カスコードデバイスであって、前記カスコードデバイスが、
高電圧デプレッション型デバイスと、
前記高電圧デプレッション型デバイスに電気的にカスコード結合された低電圧金属－酸化物電界効果トランジスタと、
を備え、
前記低電圧金属－酸化物電界効果トランジスタが、
制御可能な深さをもつ少なくとも１つのトレンチゲートであって、前記制御可能な深さが前記低電圧金属－酸化物電界効果トランジスタの出力静電容量を調節するために変えられる、前記少なくとも１つのトレンチゲートと、
前記低電圧金属－酸化物電界効果トランジスタの表面チャネルを調節するように構成された少なくとも１つの横型ゲートと、
を備える、
カスコードデバイス。

【請求項20】

前記高電圧デプレッション型デバイスが窒化ガリウム高電子移動度トランジスタである、
請求項１９に記載のカスコードデバイス。

【請求項21】

前記高電圧デプレッション型デバイスが炭化ケイ素電界効果トランジスタである、
請求項１９に記載のカスコードデバイス。

【請求項22】

前記高電圧デプレッション型デバイスが炭化ケイ素接合型電界効果トランジスタである、
請求項１９に記載のカスコードデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は２０２０年１０月５日に出願された米国仮特許出願第６３／０８７，４３３号の利益を主張し、同出願は参照により全体として本明細書に組み込まれる。

【0002】

本開示は概して縦型電界効果トランジスタに関し、特に、トレンチを含む縦型電界効果トランジスタに関する。

【背景技術】

【0003】

電界効果トランジスタはチャネルを通る多数キャリアの流れ、すなわち多数キャリア電流を可能にする。チャネルの伝導率はゲートバイアスにより調節される。順バイアス状態のもとで、チャネルは電流を伝導し、逆バイアス状態のもとで、チャネルは電流を遮断する。横型電界効果トランジスタでは、チャネルは表面に形成され、電流は横方向に流れる。

【0004】

縦型トレンチゲート電界効果トランジスタでは、活性領域内にトレンチをエッチングすることにより電界効果トランジスタにトレンチゲートが製造される。ゲートチャネル領域は、縦方向に電流をゲーティングするためにトレンチの壁に沿って縦方向に形成される。ゲートチャネルは、逆バイアス印加ゲート電位のもとでは電流を遮断し、順バイアス印加ゲート電位のもとでは電流を促進する。縦型トレンチゲートの利点は、縦方向への電流の閉じ込め（ｃｏｎｆｉｎｅｍｅｎｔ）である。

【0005】

電界効果トランジスタは、入力静電容量、出力静電容量、および逆伝達静電容量（ｒｅｖｅｒｓｅ ｔｒａｎｓｆｅｒ ｃａｐａｃｉｔａｎｃｅ）により特徴付けられ得る。入力静電容量はゲート対ドレイン静電容量およびゲート対ソース静電容量により決定される。出力静電容量はドレイン対ソース静電容量およびゲート対ドレイン静電容量により決定され、逆伝達静電容量はゲート対ドレイン静電容量により決定される。

【発明の概要】

【0006】

調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタの非限定的かつ非網羅的な実施形態が以下の図を参照しながら説明され、異なる図の中の同様の参照符号は別段の指定がない限り同様の部分を示す。

【図面の簡単な説明】

【0007】

【図1】図１は、本明細書における教示による調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタを備えるカスコードデバイスの概略図を示す。

【図2】図２は、実施形態による調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタのアクティブセルの断面を示す。

【図3】図３は、図２の横型表面ゲート縦型電界効果トランジスタの実施形態による部分的ストライプセルレイアウトの平面図を示す。

【図4A】図４Ａは、図２の横型表面ゲート縦型電界効果トランジスタの実施形態によるクローズドセルレイアウトの平面図を示す。

【図4B】図４Ｂは、図４Ａのクローズドセルレイアウトのセル配置パターンを示す平面図を示す。

【図5A】図５Ａは、図２の横型表面ゲート縦型電界効果トランジスタの別の実施形態によるクローズドセルレイアウトの平面図を示す。

【図5B】図５Ｂは、図５Ａのクローズドセルレイアウトのセル配置パターンを示す平面図を示す。

【図6】図６は、別の実施形態による調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタのアクティブセルの断面を示す。

【図7A】図７Ａは、図６の横型表面ゲート縦型電界効果トランジスタの実施形態によるクローズドセルレイアウトの平面図を示す。

【図7B】図７Ｂは、図７Ａのクローズドセルレイアウトのセル配置パターンを示す平面図を示す。

【図7C】図７Ｃは、図６の横型表面ゲート縦型電界効果トランジスタの実施形態による部分的ストライプセルレイアウトの平面図を示す。

【図8】図８は、実施形態による横型表面ゲート縦型電界効果トランジスタのシミュレーションによるアクティブセルを示す。

【図9】図９は、図８の実施形態のシミュレーション結果を示す。

【図10A】図１０Ａは、第１の実施形態によるシミュレーションによるアクティブセルを示す。

【図10B】図１０Ｂは、第２の実施形態によるシミュレーションによるアクティブセルを示す。

【図10C】図１０Ｃは、第３の実施形態によるシミュレーションによるアクティブセルを示す。

【図10D】図１０Ｄは、図１０Ａ～図１０Ｃの実施形態によるシミュレーションによる出力静電容量対電圧を示す。

【図11】図１１は、トレンチ深さ実施形態によるシミュレーションによる逆回復特性対時間を示す。

【発明を実施するための形態】

【0008】

図面中の複数の図にわたり、対応する参照符号が対応するコンポーネントを示す。当業者は、図中の要素が簡潔かつ明確であるように描かれること、および、一定の縮尺で描かれているとは限らないことを理解する。例えば、図中の要素および層のうちの幾つかの寸法は、本明細書における教示の様々な実施形態をより理解しやすくするために他の要素より誇張される場合がある。更に、市販に適した実施形態において有用なまたは必要な、一般的だが良く理解される要素、層、および／または工程ステップは多くの場合、調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタのこれらの様々な実施形態の図が見づらくならないように図示されていない。

【0009】

以下の説明では、調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタの十分な理解を提供するために多くの具体的な詳細事項が記載される。しかし、本明細書における教示を実施するために特定の詳細事項が使用されるとは限らないことが当業者に明らかである。他の例において、本開示を不明瞭にしないために、よく知られた材料または方法は詳細には説明されていない。

【0010】

本明細書中での、「一実施形態」、「実施形態」、「一例」、または「例」についての言及は、実施形態または例と関連して説明される特定の特徴、構造物、方法、処理、および／または特徴が、調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタの少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書中の様々な場所における「一実施形態において」、「実施形態において」、「一例」、または「例」といった表現の使用は、すべてが同じ実施形態または例に関連するとは限らない。更に、特定の特徴、構造物、方法、工程、および／または特徴が、１つまたは複数の実施形態または例において任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされてもよい。加えて、本明細書とともに提供される図が当業者への説明を目的としていること、および図面が一定の縮尺で描かれているとは限らないことが理解される。

【0011】

本出願の文脈では、電界効果トランジスタを包含するトランジスタが「オフ状態」または「オフ」であるとき、トランジスタは電流を遮断し、および／または実質的に電流を流さない。逆に、トランジスタが「オン状態」または「オン」であるとき、トランジスタは実質的に電流を流すことができる。更に、本開示の目的において、「グランド」または「グランド電位」は基準電圧または基準電位を表し、この基準電圧または基準電位に対して、電子回路、デバイス、または集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の全ての他の電圧または電位が規定され、または測定される。

【0012】

電界効果トランジスタは、電界効果トランジスタが動作し得る、および電流を遮断し得る最大電圧により更にカテゴリ分けされ得る。例えば、（例えば何百ボルトもの）高電圧で遮断するように、および／または動作するように設計された電界効果トランジスタは、高電圧電界効果トランジスタと分類され得るのに対し、低電圧（例えば３０ボルトから５０ボルト）で遮蔽するように、および／または動作するように設計された電界効果トランジスタは、低電圧電界効果トランジスタとして分類され得る。

【0013】

更に、電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）は、エンハンスメント型またはデプレッション型であり得る。エンハンスメント型デバイスは、ゲートバイアスが印加されていないとき（すなわちゲート対ソースバイアスがゼロであるとき）に電流を遮断する（すなわちオフである）トランジスタ（例えば電界効果トランジスタ）を表し得る。対照的に、デプレッション型デバイスは、ゲート対ソースバイアスがゼロであるときに電流を通す（すなわちオンである）トランジスタを表し得る。

【0014】

更に、本出願の文脈では、電界効果トランジスタは、金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）として実現され得る。低電圧ＭＯＳＦＥＴを包含する電界効果トランジスタおよびＭＯＳＦＥＴは、高電圧カスコードデバイスを生成するために高電圧デプレッション型窒化ガリウム（ＧａＮ）または炭化ケイ素（ＳｉＣ）デバイスと組み合わされ得る。例えば、高電圧カスコードデバイスは、低電圧エンハンスメント型ＭＯＳＦＥＴとカスコードされた高電圧デプレッション型ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ－ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）を備え得る。

【0015】

ディスクリート型高電圧電界効果トランジスタに比べて、高電圧カスコードデバイスは、改善された逆回復特性を有益にもち得る。例えば、低電圧エンハンスメント型電界効果トランジスタおよび／またはＭＯＳＦＥＴを含むカスコードデバイスは、低電圧ＭＯＳＦＥＴ（すなわち低電圧電界効果トランジスタ）におけるボディダイオードに役立つ。低電圧ＭＯＳＦＥＴのボディダイオードは、１つのディスクリート型高電圧電界効果トランジスタからであれば実現不可能な、超低逆回復チャージＱｒｒおよび優れた逆回復特性に役立ち得る。

【0016】

更に、高電圧カスコードデバイスの低電圧電界効果トランジスタにおいて、オン抵抗Ｒｄｓｏｎを小さくすること、および出力静電容量Ｃｏｓｓを制御することが望ましい。例えば、低電圧電界効果トランジスタのオン抵抗を小さくすることは、高電圧カスコードデバイスの総オン状態特性を改善する。

【0017】

更に、出力静電容量Ｃｏｓｓの制御をすることは、スイッチングパフォーマンスを向上させ得る。例えば、出力静電容量Ｃｏｓｓは、高電圧デプレッション型ＧａＮまたはＳｉＣデバイスのドレイン対ソース静電容量Ｃｄｓと一緒にスイッチングに影響を与える。出力静電容量Ｃｏｓｓの制御をすることは、高電圧カスコードデバイスのソースにおける電圧偏位の制御に有益に役立ち得る。

【0018】

現代の高電圧カスコードデバイスは、横型低電圧エンハンスメント型電界効果トランジスタを使用する。残念ながら、横型低電圧エンハンスメント型電界効果トランジスタは典型的には、非スケーリングバックエンド金属抵抗に起因して金属制限される。例えば、典型的な横型低電圧エンハンスメント型電界効果トランジスタは、金属抵抗に起因して約１５ミリオーム（１５ｍｏｈｍ）の最小オン抵抗に制限され得る。

【0019】

更に、横型低電圧エンハンスメント型電界効果トランジスタは、出力静電容量Ｃｏｓｓの制御を可能にしない。したがって、より低いオン抵抗、および出力静電容量Ｃｏｓｓの制御に役立つ改善された低電圧エンハンスメント型電界効果トランジスタが必要とされる。

【0020】

調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタが本明細書において説明されている。横型表面ゲート縦型電界効果トランジスタは横型ゲートとトレンチゲートとの両方を含む。横型ゲートは表面チャネルを調節し、トレンチゲートは制御可能な深さを含む。制御可能な深さは、出力静電容量を有益に調節するために変えられ得る。

【0021】

図１は、本明細書における教示による調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタ１０２を備えるカスコードデバイス１００の概略図を示す。カスコードデバイス１００は高電圧デバイス１０１を更に備える。高電圧デバイス１０１は、デプレッション型窒化ガリウム高電子移動度トランジスタであり得る。代替的に、高電圧デバイス１０１は、デプレッション型炭化ケイ素電界効果トランジスタまたは炭化ケイ素接合型電界効果トランジスタであり得る。

【0022】

上述のように、高電圧カスコードデバイス１００の利点は、横型表面ゲート縦型電界効果トランジスタ１０２のボディダイオードにより提供される低または超低逆回復チャージＱｒｒおよび優れた逆回復特性を含み得る。更に本明細書において説明されているように、別の重要なパラメータは横型表面ゲート縦型電界効果トランジスタ１０２の出力静電容量Ｃｏｓｓである。出力静電容量Ｃｏｓｓは高電圧デバイス１０１のドレイン対ソース静電容量Ｃｄｓと一緒に、スイッチング中に高電圧デバイス１０１のソース電圧がどれほど高く上昇するかを決定し得る。

【0023】

本明細書における教示によると、横型表面ゲート縦型電界効果トランジスタ１０２は、横型低電圧金属－酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）に比べて、より良いオン抵抗Ｒｄｓｏｎに役立ち得る。例えば、オン抵抗Ｒｄｓｏｎは、１５ミリオーム（１５ｍｏｈｍ）未満であり得る。他の用途ではオン抵抗Ｒｄｓｏｎは、１０ミリオーム（１０ｍｏｈｍ）未満であり得る。

【0024】

図２は、実施形態による調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタ１０２のアクティブセル２００の断面を示す。アクティブセル２００は、高濃度にドープされたＮ型（Ｎ＋）基材２２２、Ｎ型エピタキシャル（Ｎ－ＥＰＩ）層２２０、Ｐ型ボディ（ＰＢＯＤＹ）拡散部２０６、高濃度にドープされたＰ型（Ｐ＋）ボディ接点拡散部２０２、および高濃度にドープされたＮ型（Ｎ＋）ソース拡散部２０４を含む。Ｎ－ＥＰＩ層２２０は、基材２２２に段階的なまたは一定のドーピング分布で成長させられ得る。

【0025】

アクティブセル２００は、Ｎ－ＥＰＩ層２２０を通ってＮ＋基材２２２内に延びたトレンチ２１１ａ～ｂを含む。トレンチ２１１ａは酸化物２１４ａとトレンチゲート２１２ａとを含み、トレンチ２１１ｂは酸化物２１４ｂとトレンチゲート２１２ｂとを含む。更に、酸化物２１４ａ～ｂは厚さｔｏｘ２をもち得、トレンチゲート２１２ａ～ｂはＮ－ＥＰＩ層２２０を通って深さｄぶん延び得る。アクティブセル２００の実施形態によると、トレンチ２１１ａ～ｂはＮ－ＥＰＩ層２２０を通ってＮ＋基材２２２内に深さｄぶん延びている。

【0026】

アクティブセル２００は、厚さｔｏｘ１の表面ゲート酸化物２１０上に位置する横型ゲート２０８を更に含む。横型ゲート２０８は表面ゲート酸化物２１０上で横方向に延びており、界面２１６におけるフィールド制御に役立つ。実施形態によると、横型ゲート２０８およびトレンチゲート２１２ａ～ｂは多結晶シリコン（例えばＮ型多結晶シリコン）を含み得る。別の実施形態では、ゲート酸化物２１０および酸化物２１４ａ～ｂは、同じ材料のものおよび同じ厚さのものであり得る（すなわち、厚さｔｏｘ１は厚さｔｏｘ２に等しいか、または実質的に等しいものであり得る）。

【0027】

ゲート電圧は、Ｎ型ソース拡散部２０４とＮ－ＥＰＩ層２２０との間の界面２１６に形成されるチャネル（すなわち表面チャネル）を調節するために横型ゲート２０８に印加され得る。本明細書における教示によると、アクティブセル２００は、エンハンスメント型として動作する横型表面ゲート縦型電界効果トランジスタ１０２におけるアクティブセルであり得る。したがって、エンハンスメント閾値より高いゲート対ソース電圧（例えば正の２ボルト）に対して、界面２１６におけるチャネルに沿って電流が流れ得、逆に、エンハンスメント閾値未満のゲート対ソース電圧に対して、電流が遮断され得る。

【0028】

半導体デバイス物理学によると、横型表面ゲート縦型電界効果トランジスタ１０２のドレインは、Ｎ－ＥＰＩ層２２０とＮ＋基材２２２とを備え得る。Ｎ－ＥＰＩ層２２０およびＮ＋基材２２２における電流の流れは縦方向であり得る。更に、横型ゲート２０８に印加される電圧がトレンチゲート２１２ａ～ｂに印加される電圧に実質的に等しくなるように、トレンチ２１１ａ～ｂは横型ゲート２０８に電気的に結合され得る。この手法により、トレンチ界面２１８ａ～ｂにおける伝導率調節を実現することにより、オン抵抗Ｒｄｓｏｎの改善が実現され得る。例えば、正のゲート電位がトレンチゲート２１２ａ～ｂに印加されたとき、低抵抗蓄積領域がトレンチ界面２１８ａ～ｂに沿って形成され得る。

【0029】

更に半導体デバイス物理学およびデバイス設計によると、アクティブセル２００は、低電圧のために（すなわち低ドレイン対ソース電圧のために）設計され得る。例えば、典型的な最大ドレイン対ソース電圧は、４０ボルトであり得る。幾つかの用途では、ドレイン対ソースの最大絶縁破壊電圧は、５０ボルトから６０ボルトであり得る。

【0030】

図３は、横型表面ゲート縦型電界効果トランジスタ１０２の実施形態による部分的ストライプセルレイアウト３００の平面図を示す。部分的ストライプセルレイアウト３００はＮ－ＥＰＩ層２２０に対して描かれたトレンチ２１１ａ～ｂとＰＢＯＤＹ拡散部２０６とを含む。参考のために、点Ｘから点Ｙまでを描写した断面は、図２に示されているアクティブセル２００の断面に対応し得る。図示されているように、トレンチ２１１ａ～ｂはＰＢＯＤＹ拡散部２０６とともに距離ＬＳにわたって全域に延びており、トレンチ２１１ａは幅Ｗをもち得る。幾つかの実施形態では、幅Ｗは３００ナノメートル（３００ｎｍ）から１．２マイクロメートル（１．２ｕｍ）の間であり得る。例えば１つの実施形態において幅Ｗは７５０ナノメートル（７５０ｎｍ）であり得る。

【0031】

図４Ａは、横型表面ゲート縦型電界効果トランジスタ１０２の実施形態によるクローズドセルレイアウト４００の平面図を示す。クローズドセルレイアウト４００はＮ－ＥＰＩ層２２０に対して描かれたトレンチ２１１ａ～ｂとＰＢＯＤＹ拡散部２０６とを含む。参考のために、点Ｘから点Ｙまでを描写した断面が、図２に示されているアクティブセル２００の断面に対応し得る。図示されているように、トレンチ２１１ａは、幅Ｗ（例えば３００ｎｍから１．２ｕｍの間の幅Ｗ）をもち得る。

【0032】

図４Ｂは、図４Ａのクローズドセルレイアウト４００のセル配置パターン４５０を示す平面図を示す。セル配置パターン４５０はセルレイアウト４００を複製したクローズドセルレイアウトインスタンス４００ａ～ｆを含む。楕円４６０および４６２により示されるように、６つのインスタンス４００ａ～ｆより多く存在してもよい。当業者が理解し得るように、最大の指定されたドレイン・ソース電流および／または最大の指定されたオン抵抗Ｒｄｓｏｎに少なくとも部分的に基づいて、６つのインスタンス４００ａ～ｆより多くまたは少なく存在してもよい。

【0033】

図５Ａは、図２の横型表面ゲート縦型電界効果トランジスタの別の実施形態によるクローズドセルレイアウト５００の平面図を示す。クローズドセルレイアウト４００の場合と異なり、クローズドセルレイアウト５００では、ＰＢＯＤＹ２２０およびトレンチ２１１ｂがトレンチ２１１ａの周囲に形成される。完全を期すために、幅Ｗがトレンチ２１１ａに対して描かれており、点Ｘと点Ｙとの間を描写した断面はトレンチ２１１ａの中点から描かれている。

【0034】

図５Ｂは、図５Ａのクローズドセルレイアウト５００のセル配置パターン５５０を示す平面図を示す。セル配置パターン５５０はセルレイアウト５００を複製したクローズドセルレイアウトインスタンス５００ａ～ｆを含む。楕円５６０および５６２により示されるように、６つのインスタンス５００ａ～ｆより多く存在してもよい。当業者が理解し得るように、最大の指定されたドレイン・ソース電流および／または最大の指定されたオン抵抗Ｒｄｓｏｎに少なくとも部分的に基づいて、６つのインスタンス５００ａ～ｆより多くまたは少なく存在してもよい。

【0035】

図６は、別の実施形態による横型表面ゲート縦型電界効果トランジスタ１０２のアクティブセル６００の断面を示す。アクティブセル６００がトレンチ２１１ｂを含まないことを除いて、アクティブセル６００はアクティブセル２００と同様である。

【0036】

図７Ａは、図６の横型表面ゲート縦型電界効果トランジスタの実施形態によるクローズドセルレイアウト７００の平面図を示す。クローズドセルレイアウト４００は、Ｎ－ＥＰＩ層２２０に対して描かれた幅Ｗのトレンチ２１１ａおよびＰＢＯＤＹ拡散部２０６を含む。参考のために、点Ｚから点Ｙまでを描写した断面は、アクティブセル６００の断面に対応し得る。

【0037】

図７Ｂは、クローズドセルレイアウト７００のセル配置パターン７５０を示す平面図を示す。セル配置パターン７５０はセルレイアウト７００を複製したクローズドセルレイアウトインスタンス７００ａ～ｆを含む。楕円７７０および７６２により示されるように、６つのインスタンス７００ａ～ｆより多く存在してもよい。当業者が理解し得るように、最大の指定されたドレイン・ソース電流および／または最大の指定されたオン抵抗Ｒｄｓｏｎに少なくとも部分的に基づいて、６つのインスタンス７００ａ～ｆより多くまたは少なく存在してもよい。

【0038】

図７Ｃは、横型表面ゲート縦型電界効果トランジスタ１０２の実施形態による部分的ストライプセルレイアウト７７０の平面図を示す。部分的ストライプセルレイアウト７７０は、Ｎ－ＥＰＩ層２２０に対して描かれたトレンチ２１１ａ～ｂとＰＢＯＤＹ拡散部２０６とを含む。参考のために、点Ｚから点Ｙまでを描写した断面は、図６に示されているアクティブセル６００の断面に対応し得る。図示されているように、トレンチ２１１ａ～ｂはＰＢＯＤＹ拡散部２０６とともに距離ＬＳにわたって全域に延びており、トレンチ２１１ａは幅Ｗをもち得る。幾つかの実施形態では、幅Ｗは３００ナノメートル（３００ｎｍ）から１．２マイクロメートル（１．２ｕｍ）の間であり得る。例えば、１つの実施形態において、幅Ｗは７５０ナノメートル（７５０ｎｍ）であり得る。

【0039】

図８は、実施形態による横型表面ゲート縦型電界効果トランジスタのシミュレーションによるアクティブセル２００を示す。シミュレーションによるアクティブセル２００は表面多結晶シリコンゲート（例えば横型ゲート２０８および厚さｔｏｘ１のゲート酸化物２１０）を備える。ゲート酸化物厚さ（すなわち厚さｔｏｘ１）は、１００オングストロームから２５０オングストロームの間の値（例えば１４０オングストローム）をもち得、酸化物２１４ａ～ｂの酸化物厚さｔｏｘ２は、０．２マイクロメートルから０．３マイクロメートルの間であり得る。アクティブセル２００は４０ボルト動作（すなわち、４０ボルトの最大ドレイン対ソース電圧）のために構成され得る。

【0040】

図９は、図８の実施形態のシミュレーション結果９００を示す。シミュレーション結果９００は、ボルト（Ｖ）で表された印加されたゲート対ソース電圧の関数として、アンペア毎マイクロメートル（Ａ／ｕｍ）で表された総ドレイン電流のプロット９１０および９１２を含む。更に、シミュレーションによるドレイン対ソース電圧が一定であり得るのに対し、ゲート対ソース電圧は変えられる。

【0041】

プロット９１０は、ゲート対ソース電圧が横型ゲート２０８とトレンチゲート２１２ａ～ｂとの両方に印加されるように、横型ゲート２０８およびトレンチゲート２１２ａ～ｂが電気的に結合された実施形態に対応する。プロット９１２は、トレンチゲート２１２ａ～ｂが印加されたゲート対ソース電圧に依存しないグランド（すなわち０ボルト）に等しいまたは実質的に等しい一定の電位をもつ実施形態に対応する。

【0042】

シミュレーション結果９００に示されるように、プロット９１０の実施形態は、プロット９１２の実施形態に比べて多くの電流を提供し得る。代替的に、および追加的に、プロット９１０は改善されたオン抵抗Ｒｄｓｏｎを示し得る。例えば、プロット９１０および９１２の比較は、横型ゲート２０８がトレンチゲート２１２ａ～ｂに電気的に結合されたときの、約３０パーセントのシミュレーションによるオン抵抗Ｒｄｓｏｎの改善（すなわち低減）を示し得る。

【0043】

図１０Ａは、第１の実施形態によるシミュレーションによるアクティブセル２００を示す。第１の実施形態は、トレンチゲート２１２ａ～ｂがＮ－ＥＰＩ層２２０内に１．５マイクロメートル（１．５ｕｍ）の深さｄぶん延びた、アクティブセル２００に対応し得る。

【0044】

図１０Ｂは、第２の実施形態によるシミュレーションによるアクティブセル２００を示す。第２の実施形態は、トレンチゲート２１２ａ～ｂがＮ－ＥＰＩ層２２０内にＮ＋基材２２２まで３マイクロメートル（３ｕｍ）の深さｄぶん延びた、アクティブセル２００に対応し得る。

【0045】

図１０Ｃは、第３の実施形態によるシミュレーションによるアクティブセルを示す。第３の実施形態は、トレンチゲート２１２ａ～ｂがＮ－ＥＰＩ層２２０内に、および更にＮ＋基材２２２内に５マイクロメートル（５ｕｍ）の深さｄぶん延びた、アクティブセル２００に対応し得る。

【0046】

図１０Ｄは、図１０Ａ～図１０Ｃの実施形態によるシミュレーションによる出力静電容量Ｃｏｓｓ対ドレイン電圧Ｖｄを示す。プロット１０６４、１０６２、および１０６０は、それぞれ、図１０Ａ、図１０Ｂ、および図１０Ｃの第１の実施形態、第２の実施形態、および第３の実施形態に対応し得る。プロット１０６０、１０６２、および１０６４は、深さｄを変えることによりファラッド毎マイクロメートル（Ｆ／ｕｍ）で表された出力静電容量Ｃｏｓｓが調節され得ることを示す。例えば、ドレイン電圧Ｖｄが１０ボルトであるとき、出力静電容量Ｃｏｓｓは、５マイクロメートルに等しくなるように深さｄを変化させることにより、約１．０Ｅ－１５ファラッド毎マイクロメートルに調節され得る。代替的に、Ｃｏｓｓは、１．５マイクロメートルに等しくなるように深さｄを変化させることにより、５．０Ｅ－１６ファラッド毎マイクロメートルよりはるかに小さく調節され得る。

【0047】

完全を期すために図１０Ｄは、横型電界効果トランジスタおよび縦型電界効果トランジスタにそれぞれ対応したプロット１０７０および１０７２を更に含む。

【0048】

図１１は、図１０Ａ～図１０Ｃの実施形態による電流対時間のシミュレーションによる逆回復特性を示す。プロット１１６２、１１６４、および１１６６は、それぞれ、図１０Ａ、図１０Ｂ、および図１０Ｃの第１の実施形態、第２の実施形態、および第３の実施形態に対応し得る。

【0049】

完全を期すために、図１１は縦型電界効果トランジスタおよび横型電界効果トランジスタにそれぞれ対応したプロット１１６０および１１６８を更に含む。

【0050】

要約で説明される事項を含む本開示の示される例の上述の説明は、網羅的であることを意図したものではなく、開示される形態そのものへの限定であることを意図したものでもない。調節可能な出力静電容量をもつ横型表面ゲート縦型電界効果トランジスタの特定の実施形態が本明細書において例示を目的として説明されるが、本開示のより広い趣旨および範囲から逸脱せずに様々な同等な変更が可能である。実際、特定の例示的なデバイス断面が説明のために提示されていること、および、本明細書の教示により他の実施形態、物質、Ｎチャネル工程とＰチャネル工程との両方が使用されてもよいことが理解される。

【0051】

一態様において、縦型電界効果トランジスタ（例えば横型表面ゲート縦型電界効果トランジスタ１０２）は、基材（例えばＮ＋基材２２２）、ドリフト領域（例えばＮ－ＥＰＩ層２２０）、少なくとも１つのアクティブセル（例えば少なくとも１つのアクティブセル２００および／または６００）を備える。ドリフト領域は、Ｎ－ＥＰＩ層２２０であり得る。Ｎ－ＥＰＩ層２２０は、基材（例えばＮ＋基材２２２）上に形成されている。

【0052】

少なくとも１つのアクティブセルは、トレンチゲート（例えばトレンチゲート２１２ａおよび／またはトレンチゲート２１２ｂ）および横型ゲート（例えば横型ゲート２０８）を備える。トレンチゲートは、ドリフト領域の伝導率を調節するように構成される。例えば、トレンチゲート２１２ａは、トレンチ界面２１８ａにおけるＮ－ＥＰＩ層２２０の伝導率を調節し得る。トレンチゲートは、出力静電容量を少なくとも部分的に決定するために調節され得る制御可能な深さ（例えば深さｄ）をもつ（例えば図１０Ａ～図１０Ｄを参照されたい）。横型ゲート２０８は、表面チャネル（すなわちＰＢＯＤＹ拡散部２０６における界面２１６に形成された表面チャネル）を調節するように構成される。

【0053】

図１０Ａ～図１０Ｃに関連して説明されているように、トレンチゲートは、ドリフト領域内に（すなわちＮ－ＥＰＩ層２２０内に）延び得る。例えば、深さｄは、図１０Ａに示されているように１．５マイクロメートルであり得、および／または、図１０Ｃに示されているように５マイクロメートルであり得る。更に、トレンチゲートは、少なくとも図１０Ｃに示されるように基材（すなわちＮ＋基材２２２）内に更に延び得る。

【0054】

少なくとも１つのアクティブセルは、クローズドセルパターン（例えばクローズドセルレイアウト４００、５００、７００のうちの任意の１つ）を備え得る。縦型電界効果トランジスタは、第２のトレンチゲート２１２ｂを備え得る。第２のトレンチゲートは、トレンチ界面２１８ｂにおけるドリフト領域（Ｎ－ＥＰＩ層２２０）の伝導率を更に調節し得る。

【0055】

トレンチゲートと横型ゲートとは電気的に結合され得る。

【0056】

トレンチゲート酸化物厚さ（すなわち酸化物厚さｔｏｘ２）は、横型ゲート酸化物厚さ（すなわちゲート酸化物厚さｔｏｘ１）より大きいものであり得る。

【0057】

横型ゲートは、界面２１６に形成された表面チャネルに反転領域を生じさせるように構成され得る。トレンチゲートは、Ｎ－ＥＰＩ層２２０に蓄積領域を生じさせるように構成され得る。

【0058】

基材（すなわちＮ＋基材２２２）は、高濃度にドープされたＮ型物質を含み得る。ドリフト領域（すなわちＮ－ＥＰＩ層２２０）は、低濃度にドープされたＮ型物質を含み得る。低濃度にドープされたＮ型物質は勾配をつけられ得る。Ｎ－ＥＰＩ層２２０は勾配のあるドーピング分布をもち得る。

【0059】

別の一態様において、電界効果トランジスタ（すなわち横型表面ゲート縦型電界効果トランジスタ１０２）は、ドリフト領域（例えばＮ－ＥＰＩ層２２０）、ボディ（例えばＰＢＯＤＹ拡散部２０６）、ソース（例えばＮ型ソース拡散部２０４）、トレンチゲート２１２ａ、横型ゲート２０８を備える。ドリフト領域（すなわちＮ－ＥＰＩ層２２０）は、基材（例えばＮ＋基材２２２）とアクティブセルの表面（例えばアクティブセル２００、６００の表面）との間に積層される。ボディは表面に拡散されたものである。ソースはボディ内に拡散されたものである。トレンチゲートはドリフト領域内に延びており、ドリフト領域の伝導率を調節するように構成されている。トレンチゲートは調節可能な深さｄをもつ。横型ゲートは表面におけるボディの上方に位置し、ソースとトレンチゲート２１２ａとの間において横方向に延びている。

【0060】

調節可能な深さｄは、深さｄの関数として出力静電容量Ｃｏｓｓを変えるように構成され得る（例えばプロット１０６０、１０６２、１０６４）。

【0061】

電界効果トランジスタ（すなわち横型表面ゲート縦型電界効果トランジスタ１０２）は、Ｎチャネル電界効果トランジスタであり得る。当業者が理解し得るように、本概念は相補的なＰチャネル工程に適用され得、電界効果トランジスタは、代替的に、Ｐチャネル電界効果トランジスタであり得る。電界効果トランジスタは、シリコン電界効果トランジスタであり得る。

【0062】

別の態様において、カスコードデバイス１００は、高電圧デプレッション型デバイス（すなわち高電圧デバイス１０１）および低電圧金属－酸化物電界効果トランジスタ（すなわち横型表面ゲート縦型電界効果トランジスタ１０２）を備える。低電圧金属－酸化物電界効果トランジスタは、高電圧デプレッション型デバイスと電気的にカスコード結合される。低電圧金属－酸化物電界効果トランジスタは、少なくとも１つのトレンチゲート２１２ａと少なくとも１つの横型ゲート２０８とを備える。少なくとも１つのトレンチゲートは制御可能な深さ（すなわち深さｄ）をもつ。深さｄは、出力静電容量Ｃｏｓｓを調節するために変えられる。少なくとも１つの横型ゲートは界面２１６に形成された表面チャネルを調節するように構成されている。

【0063】

高電圧デプレッション型デバイスは、窒化ガリウム高電子移動度トランジスタであり得る。高電圧デプレッション型デバイスは、炭化ケイ素電界効果トランジスタであり得る。高電圧デプレッション型デバイスは、炭化ケイ素接合型電界効果トランジスタであり得る。

【0064】

本発明は請求項において規定されるが、本発明が代替的に以下の例により規定され得ることが理解されなければならない。

【0065】

例１．基材と、基材上に形成されたドリフト領域と、少なくとも１つのアクティブセルとを備える、縦型電界効果トランジスタ。少なくとも１つのアクティブセルは、トレンチゲートと横型ゲートとを備える。トレンチゲートは、ドリフト領域の伝導率を調節するように構成され、トレンチゲートは、少なくとも１つのアクティブセルの出力静電容量を少なくとも部分的に決定するために調節された制御可能な深さをもつ。横型ゲートは、少なくとも１つのアクティブセルの表面チャネルを調節するように構成されている。

【0066】

例２．トレンチゲートがドリフト領域内に延びた、例１に記載の縦型電界効果トランジスタ。

【0067】

例３．トレンチゲートが基材内に延びた、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0068】

例４．少なくとも１つのアクティブセルがクローズドセルパターンを備える、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0069】

例５．ドリフト領域の伝導率を調節するように構成された第２のトレンチゲートを更に備える、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0070】

例６．トレンチゲートと横型ゲートとが電気的に結合された、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0071】

例７．トレンチゲート酸化物厚さが横型ゲート酸化物厚さより大きい、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0072】

例８．横型ゲートが反転領域を生じさせるように構成された、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0073】

例９．トレンチゲートが蓄積領域を生じさせるように構成された、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0074】

例１０．基材が高濃度にドープされたＮ型物質を含み、ドリフト領域が低濃度にドープされたＮ型物質を含む、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0075】

例１１．低濃度にドープされたＮ型物質が勾配をつけられている、前述の例のうちのいずれか１つに記載の縦型電界効果トランジスタ。

【0076】

例１２．基材とアクティブセルの表面との間に積層されたドリフト領域と、表面に拡散されたボディと、ボディ内に拡散されたソースと、ドリフト領域内に延びたトレンチゲートと、表面においてボディの上方に位置する、およびソースとトレンチゲートとの間において横方向に延びた横型ゲートとを備える、電界効果トランジスタ。トレンチゲートが、ドリフト領域の伝導率を調節するように構成されており、トレンチゲートが、調節可能な深さをもつ。

【0077】

例１３．横型ゲートとトレンチゲートとが電気的に結合された、前述の例のうちのいずれか１つに記載の電界効果トランジスタ。

【0078】

例１４．調節可能な深さが、調節可能な深さの関数としてアクティブセルの出力静電容量を変えるように構成された、前述の例のうちのいずれか１つに記載の電界効果トランジスタ。

【0079】

例１５．トレンチゲートが基材内に延びた、前述の例のうちのいずれか１つに記載の電界効果トランジスタ。

【0080】

例１６．電界効果トランジスタがＮチャネル電界効果トランジスタである、前述の例のうちのいずれか１つに記載の電界効果トランジスタ。

【0081】

例１７．電界効果トランジスタがＰチャネル電界効果トランジスタである、前述の例のうちのいずれか１つに記載の電界効果トランジスタ。

【0082】

例１８．電界効果トランジスタがシリコン電界効果トランジスタである、前述の例のうちのいずれか１つに記載の電界効果トランジスタ。

【0083】

例１９．高電圧デプレッション型デバイスと、高電圧デプレッション型デバイスに電気的にカスコード結合された低電圧金属－酸化物電界効果トランジスタとを備える、カスコードデバイス。低電圧金属－酸化物電界効果トランジスタが、少なくとも１つのトレンチゲートと少なくとも１つの横型ゲートとを備える。少なくとも１つのトレンチゲートが、低電圧金属－酸化物電界効果トランジスタの出力静電容量を調節するために変えられた制御可能な深さをもつ。少なくとも１つの横型ゲートが、低電圧金属－酸化物電界効果トランジスタの表面チャネルを調節するように構成される。

【0084】

例２０．高電圧デプレッション型デバイスが窒化ガリウム高電子移動度トランジスタである、前述の例のうちのいずれか１つに記載のカスコードデバイス。

【0085】

例２１．高電圧デプレッション型デバイスが炭化ケイ素電界効果トランジスタである、前述の例のうちのいずれか１つに記載のカスコードデバイス。

【0086】

例２２．高電圧デプレッション型デバイスが炭化ケイ素接合型電界効果トランジスタである、前述の例のうちのいずれか１つに記載のカスコードデバイス。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【図7A】

【図7B】

【図7C】

【図8】

【図9】

【図10A】

【図10B】

【図10C】

【図10D】

【図11】

【国際調査報告】