▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-10-26
(54)【発明の名称】適応性ゼロ追跡を備えるＤＣ‐ＤＣコンバータ
(51)【国際特許分類】
H02M 3/155 20060101AFI20231019BHJP
【ＦＩ】
H02M3/155 H
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023521462
(86)(22)【出願日】2021-10-07
(85)【翻訳文提出日】2023-06-07
(86)【国際出願番号】 US2021053881
(87)【国際公開番号】W WO2022076635
(87)【国際公開日】2022-04-14
(31)【優先権主張番号】63/088,773
(32)【優先日】2020-10-07
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/490,764
(32)【優先日】2021-09-30
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】ナラヤナン シーサラマン
(72)【発明者】
【氏名】ジュリアン レオンハルト ベッカー フェレイラ
(72)【発明者】
【氏名】プニート サレーン
(72)【発明者】
【氏名】ステファン ディートリッヒ
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS04
5H730AS05
5H730BB13
5H730BB14
5H730BB57
5H730DD04
5H730EE07
5H730FD01
5H730FF01
5H730FF05
5H730FG07
(57)【要約】
ＤＣ‐ＤＣコンバータが、出力端子と、基準電圧源（３０３）と、誤差増幅器（３０２）と、補償回路とを含む。誤差増幅器（３０２）は、出力端子及び基準電圧源（３０３）に結合される。誤差増幅器（３０２）は、出力端子における電圧と基準電圧源（３０３）によって提供される基準電圧との間の差を表す誤差信号を生成するように構成される。補償回路は誤差増幅器に結合される。補償回路は、抵抗器（３０８）と、コンデンサ（３０６）と、スイッチ制御回路（３０１）とを含む。抵抗器（３０８）は、誤差増幅器（３０２）に結合される。コンデンサ（３０６）は抵抗器に結合される。スイッチ制御回路（３０１）は、ＤＣ‐ＤＣコンバータのスイッチング周波数に基づいて、コンデンサ（３０６）への抵抗器（３０８）の接続を変調するように構成される。
【特許請求の範囲】
【請求項1】
ＤＣ‐ＤＣコンバータであって、出力を含む誤差増幅器と、
補償回路と、
を含み、前記補償回路が、
第１の抵抗器であって、前記誤差増幅器の前記出力に結合される第１の端子と、第２の端子とを含む、前記第１の抵抗器と、
第１のスイッチであって、前記第１の抵抗器の前記第２の端子に結合される第１の端子と、第２の端子とを含む、前記第１のスイッチと、
第２の抵抗器であって、前記誤差増幅器の前記出力に結合される第１の端子と、第２の端子とを含む、前記第２の抵抗器と、
第２のスイッチであって、前記第２の抵抗器の前記第２の端子に結合される第１の端子と、前記第１のスイッチの前記第２の端子に結合される第２の端子とを含む、前記第２のスイッチと、
コンデンサであって、前記第１のスイッチの前記第２の端子に結合される第１の端子と、接地に結合される第２の端子とを含む、前記コンデンサと、
を含む、ＤＣ‐ＤＣコンバータ。
【請求項2】
請求項１に記載のＤＣ‐ＤＣコンバータであって、前記補償回路がバッファ増幅器を含み、
前記バッファ増幅器が、前記コンデンサの前記第１の端子に結合される入力と、前記第１のスイッチの前記第１の端子に結合される出力とを含む、
ＤＣ‐ＤＣコンバータ。
【請求項3】
請求項２に記載のＤＣ‐ＤＣコンバータであって、前記補償回路が第３のスイッチを含み、
前記第３のスイッチが、前記バッファ増幅器の前記出力に結合される第１の端子と、前記第１のスイッチの前記第１の端子に結合される第２の端子とを含む、
ＤＣ‐ＤＣコンバータ。
【請求項4】
請求項１に記載のＤＣ‐ＤＣコンバータであって、前記第１のスイッチが制御端子を含み、
前記第２のスイッチが制御端子を含み、
前記補償回路がスイッチ制御回路を含み、前記スイッチ制御回路が、
前記第１のスイッチの前記制御端子に結合される第１の位相出力と、
前記第２のスイッチの前記制御端子に結合される第２の位相出力とを含む、
ＤＣ‐ＤＣコンバータ。
【請求項5】
請求項４に記載のＤＣ‐ＤＣコンバータであって、前記スイッチ制御回路が、入力端子と、
論理ゲートであって、
前記入力端子に結合される第１の入力と、
第２の入力と、
出力と、
を含む、前記論理ゲートと、
遅延回路であって、
前記入力端子に結合される入力と、
前記論理ゲートの前記第２の入力に結合される出力と、
を含む、前記遅延回路と、
第１のインバータであって、
前記論理ゲートの前記出力に結合される入力と、
前記第１の位相出力に結合される出力と、
を含む、前記第１のインバータと、
第２のインバータであって、
前記第１のインバータの前記出力に結合される入力と、
前記第２の位相出力に結合される出力と、
を含む、前記第２のインバータと、
を含む、ＤＣ‐ＤＣコンバータ。
【請求項6】
請求項５に記載のＤＣ‐ＤＣコンバータであって、前記遅延回路が、第３の抵抗器であって、
前記論理ゲートの前記第１の入力に結合される第１の端子と、
第２の端子と、
を含む、前記第３の抵抗器と、
シュミットトリガであって、
前記第３の抵抗器の前記第２の端子に結合される入力と、
前記論理ゲートの前記第２の入力に結合される出力と、
を含む、前記シュミットトリガと、
第３のコンデンサであって、
前記第３の抵抗器の前記第２の端子に結合される第１の端子と、
接地に結合される第２の端子と、
を含む、前記第３のコンデンサと、
を含む、ＤＣ‐ＤＣコンバータ。
【請求項7】
請求項６に記載のＤＣ‐ＤＣコンバータであって、前記遅延回路が、第３のスイッチであって、
前記第３の抵抗器の前記第２の端子に結合される第１の端子と、
接地に結合される第２の端子と、
制御端子と
を含む、前記第３のスイッチと、
第３のインバータであって、
前記第３の抵抗器の前記第１の端子に結合される入力と、
前記第３のスイッチの前記制御端子に結合される出力と、
を含む、前記第３のインバータと、
を含む、ＤＣ‐ＤＣコンバータ。
【請求項8】
ＤＣ‐ＤＣコンバータであって、出力端子と、
基準電圧源と、
誤差増幅器であって、前記出力端子及び前記基準電圧源に結合され、前記出力端子における電圧と前記基準電圧源によって提供される基準電圧との間の差を表す誤差信号を生成するように構成される、前記誤差増幅器と、
前記誤差増幅器に結合される補償回路と、
を含み、
前記補償回路が、
前記誤差増幅器に結合される抵抗器と、
前記抵抗器に結合されるコンデンサと、
前記ＤＣ‐ＤＣコンバータのスイッチング周波数に基づいて、前記抵抗器の前記コンデンサへの接続を変調するように構成されるスイッチ制御回路と、
を含む、ＤＣ‐ＤＣコンバータ。
【請求項9】
請求項８に記載のＤＣ‐ＤＣコンバータであって、前記補償回路が、前記抵抗器を前記コンデンサに結合するように構成されるスイッチを含み、
前記スイッチが、前記抵抗器の前記コンデンサへの前記接続を変調するために前記スイッチ制御回路に結合される、ＤＣ‐ＤＣコンバータ。
【請求項10】
請求項９に記載のＤＣ‐ＤＣコンバータであって、前記抵抗器が第１の抵抗器であり、
前記スイッチが第１のスイッチであり、
前記補償回路が、
前記誤差増幅器に結合される第２の抵抗器と、
前記第２の抵抗器を前記コンデンサに結合するように構成される第２のスイッチと、
を含み、
前記第２のスイッチが、前記第２の抵抗器の前記コンデンサへの前記接続を変調するように前記スイッチ制御回路に結合される、
ＤＣ‐ＤＣコンバータ。
【請求項11】
請求項１０に記載のＤＣ‐ＤＣコンバータであって、前記スイッチ制御回路が、前記第１の抵抗と前記第２の抵抗とを前記コンデンサに相補的に結合するように構成され、
前記第１の抵抗の前記コンデンサへの接続の時間が、前記ＤＣ‐ＤＣコンバータの前記スイッチング周波数の増大に伴って増大する、
ＤＣ‐ＤＣコンバータ。
【請求項12】
請求項１０に記載のＤＣ‐ＤＣコンバータであって、前記第２の抵抗器の抵抗値が前記第１の抵抗器の抵抗値よりも大きい、ＤＣ‐ＤＣコンバータ。
【請求項13】
請求項１０に記載のＤＣ‐ＤＣコンバータであって、前記スイッチ制御回路が、
前記第１のスイッチを変調するための第１のスイッチ制御信号を生成し、
前記第２のスイッチを変調するための第２のスイッチ制御信号を生成する、
ように構成され、
前記第２のスイッチ制御信号が、前記第１のスイッチ制御信号を反転したものである、ＤＣ‐ＤＣコンバータ。
【請求項14】
請求項１３に記載のＤＣ‐ＤＣコンバータであって、前記補償回路が静電容量乗算器回路を含み、
前記静電容量乗算器回路が、
バッファ増幅器であって、前記コンデンサの端子に結合される入力と、出力とを含む、前記バッファ増幅器と、
第３のスイッチであって、前記バッファ増幅器の前記出力と前記第１のスイッチとの間に結合される前記第３のスイッチと、
を含み、
前記第２のスイッチ制御信号が前記第３のスイッチを変調する、
ＤＣ‐ＤＣコンバータ。
【請求項15】
反転昇降圧コンバータであって、出力端子と、
ハイサイドトランジスタと、
ローサイドトランジスタと、
コントローラであって、前記出力端子と、前記ハイサイドトランジスタと、前記ローサイドトランジスタとに接続される、前記コントローラと、
を含み、
前記コントローラが、
基準電圧源と、
前記出力端子及び前記基準電圧源に結合される誤差増幅器であって、前記出力端子における電圧と前記基準電圧源によって提供される基準電圧との間の差を表す誤差信号を生成するように構成される、前記誤差増幅器と、
前記誤差増幅器に結合される補償回路と、
を含み、前記補償回路が、
前記誤差増幅器に結合される第１の抵抗器と、
前記第１の抵抗器に結合されるコンデンサと、
前記第１の抵抗器を前記コンデンサに結合するように構成される第１のスイッチと、
前記誤差増幅器に結合される第２の抵抗器と、
前記第２の抵抗器を前記コンデンサに結合するように構成される第２のスイッチと、
前記ハイサイドトランジスタ及び前記ローサイドトランジスタのスイッチング周波数に基づいて、前記第１のスイッチ及び前記第２のスイッチを変調するように構成されるスイッチ制御回路と、
を含む、
反転昇降圧コンバータ。
【請求項16】
請求項１５に記載の反転昇降圧コンバータであって、前記スイッチ制御回路が、前記スイッチング周波数が増大するにつれて、前記第１の抵抗器の前記コンデンサへの接続の時間を増加させ、
前記スイッチング周波数が減少するにつれて、前記第２の抵抗器の前記コンデンサへの接続の時間を増加させる、
ように構成される、
反転昇降圧コンバータ。
【請求項17】
請求項１５に記載の反転昇降圧コンバータであって、前記第２の抵抗器の抵抗値が前記第１の抵抗器の抵抗値よりも大きい、反転昇降圧コンバータ。
【請求項18】
請求項１５に記載の反転昇降圧コンバータであって、前記補償回路が静電容量乗算器回路を含み、
前記静電容量乗算器回路がバッファ増幅器を含み、
前記バッファ増幅器が、前記第１のスイッチの第１の端子に結合される入力と、前記第１のスイッチの第２の端子に結合される出力とを含む、
反転昇降圧コンバータ。
【請求項19】
請求項１５に記載の反転昇降圧コンバータであって、前記スイッチ制御回路が、
前記第１のスイッチを変調するための第１のスイッチ制御信号を生成し、
前記第２のスイッチを変調するための第２のスイッチ制御信号を生成する、
ように構成され、
前記第２のスイッチ制御信号が第１のスイッチ制御信号を反転したものである、
反転昇降圧コンバータ。
【請求項20】
請求項１９に記載の反転昇降圧コンバータであって、前記静電容量乗算器回路が、前記バッファ増幅器の前記出力と前記第１のスイッチの前記第２の端子との間に結合される第３のスイッチを含み、
前記第２のスイッチ制御信号が第３のスイッチを変調する、
反転昇降圧コンバータ。
【発明の詳細な説明】
【背景技術】
【0001】
スイッチモード電源は、入力直流（ＤＣ）供給電圧を、入力直流供給電圧よりも高いか又は低い一つ又は複数の直流出力電圧に変換する電子回路である。入力電圧よりも低い出力電圧を生成するスイッチモード電源は、バックコンバータ又は降圧コンバータと呼ばれる。入力電圧よりも高い出力電圧を生成するスイッチモード電源は、ブーストコンバータ又は昇圧コンバータと呼ばれる。スイッチモード電源の安定性は、電源の制御ループに導入される利得及び位相シフトによって損なわれる可能性がある。そういった利得及び位相シフトを相殺するために、スイッチモード電源において補償が適用され得る。
【発明の概要】
【0002】
一例において、ＤＣ‐ＤＣコンバータが、誤差増幅器と補償回路とを含む。誤差増幅器は出力を含む。補償回路は、第１の抵抗器と、第１のスイッチと、第２の抵抗器と、第２のスイッチと、コンデンサとを含む。第１の抵抗器は、第１の端子及び第２の端子を含む。第１の端子は、誤差増幅器の出力に結合される。第１のスイッチは、第１の端子及び第２の端子を含む。第１のスイッチの第１の端子は、第１の抵抗器の第２の端子に結合される。第２の抵抗器は、第１の端子及び第２の端子を含む。第２の抵抗器の第１の端子は、誤差増幅器の出力に結合される。第２のスイッチは、第１の端子及び第２の端子を含む。第２のスイッチの第１の端子は、第２の抵抗器の第２の端子に結合される。第２のスイッチの第２の端子は、第１のスイッチの第２の端子に結合される。コンデンサは、第１の端子及び第２の端子を含む。コンデンサの第１の端子は、第１スイッチの第２の端子に結合される。コンデンサの第２の端子は接地に結合される。
【0003】
別の例において、ＤＣ‐ＤＣコンバータが、出力端子と、基準電圧源と、誤差増幅器と、補償回路とを含む。誤差増幅器は、出力端子及び基準電圧源に結合される。誤差増幅器は、出力端子における電圧と基準電圧源によって提供される基準電圧との間の差を表す誤差信号を生成するように構成される。補償回路は誤差増幅器に結合される。補償回路は、抵抗器と、コンデンサと、スイッチ制御回路とを含む。抵抗器は誤差増幅器に結合される。コンデンサは抵抗器に結合される。スイッチ制御回路は、ＤＣ‐ＤＣコンバータのスイッチング周波数に基づいて、コンデンサへの抵抗器の接続を変調するように構成される。
【0004】
更なる例において、反転昇降圧コンバータが、出力端子と、ハイサイドトランジスタと、ローサイドトランジスタと、コントローラとを含む。コントローラは、出力端子と、ハイサイドトランジスタと、ローサイドトランジスタとに結合される。コントローラは、基準電圧源と、誤差増幅器と、補償回路とを含む。誤差増幅器は、出力端子及び基準電圧源に結合される。誤差増幅器は、出力端子における電圧と基準電圧源によって提供される基準電圧との間の差を表す誤差信号を生成するように構成される。補償回路は、誤差増幅器に結合される。補償回路は、第１の抵抗器と、コンデンサと、第１のスイッチと、第２の抵抗器と、第２のスイッチと、スイッチ制御回路とを含む。第１の抵抗器は誤差増幅器に結合される。コンデンサは第１の抵抗器に結合される。第１のスイッチは、第１の抵抗器をコンデンサに結合するように構成される。第２の抵抗器は誤差増幅器に結合される。第２のスイッチは、第２の抵抗器をコンデンサに結合するように構成される。スイッチ制御回路は、ハイサイドトランジスタ及びローサイドトランジスタのスイッチング周波数に基づいて、第１のスイッチ及び第２のスイッチを変調するように構成される。
【図面の簡単な説明】
【0005】
【図1】パルス周波数モード（ＰＦＭ）動作におけるパルスグループ化を示すＤＣ‐ＤＣコンバータにおける信号のグラフである。
【0006】
【図2】スイッチング周波数に基づく補償ゼロ追跡を含む例示のＤＣ‐ＤＣコンバータのためのブロック図である。
【0007】
【図3】スイッチング周波数に基づく補償ゼロ追跡を含む例示の補償回路のための概略図である。
【0008】
【0009】
【0010】
【0011】
【図7】スイッチング周波数に基づく補償ゼロ追跡を含む例示の補償回路の概略図である。
【0012】
【0013】
【0014】
【発明を実施するための形態】
【0015】
補償回路は、ＤＣ‐ＤＣコンバータ及び他のフィードバックループ制御回路における制御ループを安定化するために用いられる。用いられる補償回路のタイプ（例えば、タイプ１、タイプ２、又はタイプ３）は、制御されている回路の様々なパラメータ（例えば、出力フィルタ構成要素のタイプ及び寸法、スイッチング周波数、帯域幅など）に基づいて選択される。タイプ２補償は、ＤＣ‐ＤＣコンバータにおいて広く用いられている。例えば、タイプ２補償は、回路出力コンデンサ及びその等価直列抵抗によって引き起こされるゼロの周波数が制御ループの閉ループ帯域幅よりも小さい応用例において用いられ得る。
【0016】
軽負荷条件で電圧制御発振器（ＶＣＯ）ベースのパルス周波数モード（ＰＦＭ）を用いるＤＣ‐ＤＣコンバータは、スイッチング周波数の極に起因する位相マージン劣化を被る。パルススキップモード（ＰＳＭ）動作を実装するパルス幅変調（ＰＷＭ）ベースのＤＣ‐ＤＣコンバータは同様の位相マージン劣化を示す。位相マージン劣化が逆位相マージンをもたらすと、パルスグループ化の形態が不安定となる。
【0017】
図１は、パルス周波数モード（ＰＦＭ）動作におけるパルスグループ化を示す、ＤＣ‐ＤＣコンバータにおける信号を示す。この例では、ＤＣ‐ＤＣコンバータは、タイプ２補償を有する反転昇降圧コンバータである。ＤＣ‐ＤＣコンバータに適用される負荷は経時的に減少する。ＤＣ‐ＤＣコンバータのスイッチング周波数は、負荷が減少するにつれて減少するので、スイッチングにおいてパルスグループ化又はバーストが生じる（領域１０２参照）。いくつかのＤＣ‐ＤＣコンバータは、ＤＣ‐ＤＣコンバータのスイッチング周波数を制限するためにダミー負荷を用いることによってこの挙動を回避しようと試み、これにより、コンバータの帯域幅が制限され、軽負荷での効率が低下する。
【0018】
本明細書に記載されるＤＣ‐ＤＣコンバータは、コンバータスイッチング周波数を用いてタイプ２補償回路のゼロを追跡して、ＤＣ‐ＤＣコンバータのスイッチング周波数範囲全体にわたって位相マージンを維持する。位相マージンを維持することによって、ＤＣ‐ＤＣコンバータは軽負荷でのパルスグループ化を回避する。
【0019】
図２は、スイッチング周波数に基づく補償ゼロ追跡を含む、例示のＤＣ‐ＤＣコンバータ２００のためのブロック図である。ＤＣ‐ＤＣコンバータ２００は、ハイサイドトランジスタ２０２と、ローサイドトランジスタ２０４と、インダクタ２０６と、出力コンデンサ２０８と、分圧器２１０と、コントローラ２１２とを含む。ＤＣ‐ＤＣコンバータ２００は、反転昇降圧コンバータとして構成される。ＤＣ‐ＤＣコンバータ２００のいくつかの例は、バックコンバータ、ブーストコンバータ、昇降圧コンバータ、又は他のタイプのＤＣ‐ＤＣコンバータとして構成され得る。
【0020】
コントローラ２１２は、ハイサイドトランジスタ２０２及びローサイドトランジスタ２０４のスイッチングを制御して、選択された出力電圧（ＶＯＵＴ）を出力２１８に提供する。分圧器２１０は、出力電圧フィードバック２１６をコントローラ２１２に提供するためにコントローラ２１２に結合される。コントローラ２１２は、分圧器２１０から受け取った出力電圧フィードバック２１６に基づいて、ハイサイドトランジスタ２０２及びローサイドトランジスタ２０４のスイッチングを制御する。コントローラ２１２は、ＶＯＵＴ生成の制御を安定化させるための補償回路２１４を含む。補償回路２１４は、ＤＣ‐ＤＣコンバータ２００のスイッチング周波数範囲全体にわたって位相マージンを維持するために、コンバータスイッチング周波数を用いて補償回路２１４のゼロを追跡する。
【0021】
図３は、スイッチング周波数に基づく補償ゼロ追跡を含む例示の補償回路３００の概略レベル図である。補償回路３００は、補償回路２１４の一例である。補償回路３００は、誤差増幅器を含む３０２、コンデンサ３０４と、コンデンサ３０６と、抵抗器３０８と、抵抗器３１０と、スイッチ３１２と、スイッチ３１４と、スイッチ制御回路３０１とを含む。誤差増幅器３０２は、出力電圧フィードバック２１６を受け取るために分圧器２１０に結合される入力と、電圧基準回路３０３に結合される入力とを含む。誤差増幅器３０２は、出力電圧フィードバック２１６と電圧基準回路３０３から受け取った基準電圧との間の差を表す誤差信号を生成する。
【0022】
コンデンサ３０４は、誤差増幅器３０２の出力に結合される。抵抗器３０８は、誤差増幅器３０２の出力に結合される第１の端子と、スイッチ３１２の第１の端子に結合される第２の端子とを含む。スイッチ３１２の第２の端子が、コンデンサ３０６の第１の端子に結合される。コンデンサ３０６の第２の端子が接地に結合される。抵抗器３１０は、誤差増幅器３０２の出力に結合される第１の端子と、スイッチ３１４の第１の端子に結合される第２の端子とを含む。スイッチ３１４の第２の端子が、コンデンサ３０６の第１の端子に結合される。スイッチ３１２及びスイッチ３１４は、補償回路３００のいくつかの実装において電界効果トランジスタ（ＦＥＴ）を用いて実装され得る。抵抗器３１０の抵抗は抵抗器３０８の抵抗よりも大きく（例えば、１０倍大きく）し得る。
【0023】
スイッチ制御回路３０１は、スイッチ３１２及びスイッチ３１４のスイッチングを制御して、誤差増幅器３０２の出力をコンデンサ３０６に結合する抵抗を変化させ、抵抗に対応するゼロの位置を変化させる。スイッチ制御回路３０１は、スイッチ３１２の制御端子に結合される位相出力３０１Ｂと、スイッチ３１４の制御端子に結合される位相出力３０１Ｃとを含む。スイッチ制御回路３０１によって生成される信号Φ１（スイッチ制御信号）が、スイッチ３１２のスイッチングを制御し、スイッチ制御回路３０１によって生成される信号Φ２（スイッチ制御信号）が、スイッチ３１４のスイッチングを制御する。信号Φ１及びΦ２は相補的であり得る。したがって、信号Φ２は、信号Φ１に対して反転され得る（信号Φ１を反転したものであり得る）。したがって、スイッチ３１２はスイッチ３１４が開であるときに閉であり、スイッチ３１２はスイッチ３１４が閉であるときに開であり、スイッチ制御回路３０１は抵抗器３０８及び３１０をコンデンサ３０６に相補的に結合する。
【0024】
スイッチ制御回路３０１は入力端子３０１Ａを含み、入力端子３０１Ａは、ハイサイドトランジスタ２０２の制御端子又はローサイドトランジスタ２０４の制御端子に接続される。スイッチ制御回路３０１は、論理ゲート３２８と、インバータ３３０と、インバータ３３２と、遅延回路３０５とを含む。論理ゲート３２８の第１の入力が、入力端子３０１Ａに結合され、論理ゲート３２８の第２の入力が、遅延回路３０５の出力に結合される。論理ゲート３２８は、入力端子３０１Ａにおける信号と、遅延回路３０５によって出力された遅延信号とを合成して、スイッチ３１２及びスイッチ３１４を制御するための制御信号を生成する。論理ゲート３２８の出力はインバータ３３０の入力に結合され、インバータ３３０の出力（位相出力３０１Ｂ）が、インバータ３３２の入力に結合される。インバータ３３２の出力は、位相出力３０１Ｃに結合される。
【0025】
遅延回路３０５は、インバータ３１６と、スイッチ３１８と、抵抗器３２０と、コンデンサ３２２と、シュミットトリガ３２６とを含む。抵抗器３２０の第１の端子が、入力端子３０１Ａと及びインバータ３１６の入力とに結合される。抵抗器３２０の第２の端子が、シュミットトリガ３２６の入力と、スイッチ３１８の第１の端子と、コンデンサ３２２の第１の端子とに結合される。インバータ３１６の出力は、スイッチ３１８の制御端子に結合される。スイッチ３１８の第２の端子及びコンデンサ３２２の第２の端子が、接地に結合される。スイッチ３１８は入力端子３０１Ａの信号が低であるとき、コンデンサ３２２を放電する。スイッチ３１８は、遅延回路３０５のいくつかの実装においてＦＥＴを用いて実装され得る。スイッチ制御回路３０１によって生成される信号Φ１、Φ２のデューティーサイクルは、入力端子３０１Ａに入力されるスイッチング制御信号の周波数と共に変化する。誤差増幅器３０２の出力とコンデンサ３０６との間の抵抗は、信号Φ１、Φ２のデューティーサイクルと共に変化する。抵抗は、スイッチング周波数が増大するにつれて減少し、スイッチング周波数が減少するにつれて増大する。
【0026】
図４は、補償回路３００の一例のボード線図である。曲線４０２及び４０４は信号２が常にオンであるときの大きさ及び位相（より低いスイッチング周波数）を表し、より低い周波数領域（例えば、２～１００キロヘルツ）における位相ブーストを示す。曲線４０６及び４０８は、信号Φ１が常にオン（より高いスイッチング周波数）であるときの大きさ及び位相を表し、より高い周波数領域（２０キロヘルツ～１メガヘルツ）における位相ブーストを示す。信号Φ１及びΦ２のデューティーサイクルをスイッチング周波数を用いて変調することによって、補償回路３００に印加される実効抵抗は、実効位相曲線が曲線４０４と４０８との間にあるように変化する。
【0027】
図５は、補償回路３００を含むＤＣ‐ＤＣコンバータ２００の一実装における信号のグラフである。図５において、ＤＣ‐ＤＣコンバータ２００に適用される負荷は、経時的に線形に減少する。図５には、インダクタ２０６における出力電位、電流、誤差増幅器３０２の出力が示されている。負荷の低減は、ＤＣ‐ＤＣコンバータ２００のスイッチング周波数を低下させる。ＤＣ‐ＤＣコンバータ２００のスイッチング周波数が低下すると、補償回路３００は、図１に示すパルスグループ化を回避するために補償抵抗を変化させる。
【0028】
図６は、負荷が減少する場合に補償回路３００に適用されるデューティーサイクルの変化を示す図である。負荷が減少するにつれて、ＤＣ‐ＤＣコンバータ２００のインダクタ電流及びスイッチング周波数も減少し、信号Φ２のデューティーサイクルは滑らかに増大する（間隔６０２）。出力電圧に望ましくない摂動は存在しない。
【0029】
図７は、スイッチング周波数に基づく補償ゼロ追跡を含む、例示の補償回路７００の概略図である。補償回路７００は、補償回路３００と同様であり、静電容量乗算回路が付加されている。補償回路７００は、補償回路３００に関して説明したように、誤差増幅器３０２と、コンデンサ３０６と、抵抗３０８と、抵抗３１０と、スイッチ３１２と、スイッチ３１４と、スイッチ制御回路３０１（図示せず）とを含む。
【0030】
補償回路７００は、増幅器７０２及びスイッチ７０４をさらに含む。増幅器７０２はバッファ増幅器（例えば、ユニティゲインバッファ）である。増幅器７０２の端子が、コンデンサ３０６の第１の端子に結合される。増幅器７０２の出力は、増幅器７０２の第２の入力と、スイッチ７０４の第１の端子とに結合される。スイッチ７０４の第２の端子が、スイッチ３１２の第１の端子に結合される。スイッチ７０４の制御端子が、スイッチ３１２の制御端子に結合される。スイッチ３１４とスイッチ７０４が閉であるとき、増幅器７０２を用いて静電容量乗算回路が形成される。スイッチ７０４はＦＥＴを用いて実装され得る。
【0031】
図８は、補償回路７００の一例のボード線図である。曲線８０２及び８０４は、信号Φ２が常にオン（より低いスイッチング周波数）であるときの大きさ及び位相を表し、より低い周波数領域（例えば、２０キロヘルツ～１メガヘルツ）における位相ブーストを示す。曲線８０６及び８０８は、信号Φ１が常にオン（より高いスイッチング周波数）であるときの大きさ及び位相を表し、より高い周波数領域（２０キロヘルツ～１メガヘルツ）における位相ブーストを示す。信号Φ１及びΦ２のデューティーサイクルをスイッチング周波数を用いて変調することによって、補償回路の実効容量が制御され、位相ブースト８１０の領域がスイッチング周波数を用いて拡張される。位相ブースト８１０の領域における利得は、比較的一定のままである。
【0032】
図９は、補償回路７００の一例を含むＤＣ‐ＤＣコンバータにおける信号のグラフである。図９において、負荷電流は、約１００マイクロアンペア（時間Ａ）から約４ミリアンペア（時間Ｃ）まで経時的に増大する。負荷の変化は出力電圧にほとんど影響を与えず、インダクタ電流及び出力電圧は、パルスグループ化が存在しないことを示す。
【0033】
図１０Ａ～図１０Ｃは、図９のグラフからの拡大信号のグラフである。図１０Ａは、時間Ａ（約１００マイクロアンペアの負荷電流）における図９のグラフの信号についてクローズアップしている。ＤＣ‐ＤＣコンバータのスイッチング周波数は約２キロヘルツである。信号Φ２は、遅延を伴う各スイッチング動作の後に活性化される。スイッチング周波数が低いため、信号Φ２はハイであり、補償回路７００の静電容量乗算器は、位相ブーストを提供するためにほとんどの時間、活性である。
【0034】
図１０Ｂは、時間Ｂ（約１．８ｍＡの負荷電流）における図９のグラフの信号についてクローズアップしている。ＤＣ‐ＤＣコンバータのスイッチング周波数は約３３キロヘルツである。信号Φ２は、遅延を伴う各スイッチング動作の後に活性化される。信号Φ２はハイであり、補償回路７００の静電容量乗算器は、約半分の時間、活性である。
【0035】
図１０Ｃは、時間Ｃ（約４ｍＡの負荷電流）における図９のグラフの信号についてクローズアップしている。ＤＣ‐ＤＣコンバータのスイッチング周波数は約７７キロヘルツである。信号Φ２は活性化されず（信号Φ１は常に活性化され）、補償回路７００の静電容量乗算器はオフである。スイッチング周波数がより高いため、より低い周波数範囲における位相ブーストは必要とされない。
【0036】
本記載において「結合する」という用語は、本記載と一貫する機能的関係を可能にする、接続、通信、又は信号経路を網羅し得る。例えば、デバイスＡがデバイスＢを制御して或る動作を行なうための信号を生成する場合、（ａ）第１の例において、デバイスＡはデバイスＢに直接結合され、又は（ｂ）第２の例において、介在構成要素ＣがデバイスＡとデバイスＢとの間の機能的関係を実質的に変更しない場合に、デバイスＡは介在構成要素Ｃを介してデバイスＢに間接的に結合され、したがって、デバイスＢはデバイスＡによって生成された制御信号を介してデバイスＡによって制御される。
【0037】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【国際調査報告】