特表 2023-545230 複数のビアを備えるビア接続構造及びそれを備える基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-27

(54)【発明の名称】複数のビアを備えるビア接続構造及びそれを備える基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20231020BHJP

   H05K 3/46 20060101ALI20231020BHJP

【ＦＩ】

H01L23/12 N

H01L23/12 501P

H05K3/46 N

H05K3/46 B

H05K3/46 T

H05K3/46 Q

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022574747

(86)(22)【出願日】2022-09-09

(85)【翻訳文提出日】2023-02-06

(86)【国際出願番号】 US2022042982

(87)【国際公開番号】W WO2023039118

(87)【国際公開日】2023-03-16

(31)【優先権主張番号】63/242,625

(32)【優先日】2021-09-10

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】521560126

【氏名又は名称】アブソリックス インコーポレイテッド

【氏名又は名称原語表記】Ａｂｓｏｌｉｃｓ Ｉｎｃ．

【住所又は居所原語表記】３０００ ＳＫＣ Ｄｒｉｖｅ，Ｃｏｖｉｎｇｔｏｎ，ＧＡ ３００１４，ＵＳＡ

(74)【代理人】

【識別番号】110001139

【氏名又は名称】ＳＫ弁理士法人

(74)【代理人】

【識別番号】100130328

【弁理士】

【氏名又は名称】奥野 彰彦

(74)【代理人】

【識別番号】100130672

【弁理士】

【氏名又は名称】伊藤 寛之

(72)【発明者】

【氏名】キム、ソンジン

(72)【発明者】

【氏名】キム、ジンチョル

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA32

5E316AA35

5E316AA38

5E316AA43

5E316BB13

5E316CC09

5E316CC10

5E316CC13

5E316CC16

5E316CC17

5E316CC18

5E316CC32

5E316DD23

5E316DD24

5E316EE31

5E316FF07

5E316GG15

5E316GG17

5E316GG28

5E316HH07

5E316HH11

5E316JJ02

5E316JJ03

5E316JJ13

(57)【要約】

【要約】
本発明は、ビアの接続構造であって、絶縁層内に配置される複数のビアを備え、前記複数のビアは、互いに縦方向に積層されて配置される第１ビア及び第２ビアを備え、前記第１ビア及び前記第２ビアは、同一表面において接するように構成され、前記第２ビア及び前記第１ビアは、それぞれ異なる数で配置される、ことを特徴とするビアの接続構造を提供する。

【特許請求の範囲】

【請求項1】

ビアの接続構造であって、
絶縁層内に配置される複数のビアを備え、前記複数のビアは、互いに縦方向に積層されて配置される第１ビア及び第２ビアを備え、
前記第１ビア及び前記第２ビアは、同一表面において接するように構成され、
前記第２ビア及び前記第１ビアは、それぞれ異なる数で配置される、ことを特徴とするビアの接続構造。

【請求項2】

前記複数のビアは、上下方向に電気的信号を伝送するように構成される、ことを特徴とする請求項１に記載の接続構造。

【請求項3】

基板であって、
前記基板を厚さ方向に貫通する貫通孔と、
前記貫通孔が配置されるコア基板と、
前記コア基板の第１面に形成される再配線層と、を備え、
前記基板は、所定の形状に配置される電気伝導性層を備え、
前記電気伝導性層は、コア伝導性層及び再配線伝導性層を備え、
前記コア伝導性層は、前記コア基板の第１面に接して配置される第１伝導性層と、前記貫通孔内に配置される貫通伝導性層と、前記コア基板の第２面に接して配置される第２伝導性層とを備え、
前記再配線伝導性層は、前記再配線層内に埋め込まれ、
前記コア伝導性層及び前記再配線伝導性層は、互いに電気的に接続され、
前記再配線伝導性層は、絶縁層及びビアの接続構造を備え、
前記ビアの接続構造は、請求項１に記載されたものであることを特徴とする、基板。

【請求項4】

前記第２ビアは、前記第１ビアの上に配置され、
前記第１ビアは、互いに接続する第１ビアボール及び第１ビアパッドを備え、
前記第２ビアと前記第１ビアホールとは、前記第１ビアパッドを介して接続され、
前記第１ビアパッドに接触する１つの第１ビア当たりに、２つ以上の第２ビアが配置される、ことを特徴とする請求項３に記載の基板。

【請求項5】

前記第１ビアパッドと接する前記第２ビア間の間隔は、０.２μｍ以上である、ことを特徴とする請求項４に記載の基板。

【請求項6】

前記第１ビアパッドと接する前記第２ビアの大きさは、１０μｍ～１００μｍである、ことを特徴とする請求項４に記載の基板。

【請求項7】

前記第２ビアは、前記第１ビア上に一列に配置される複数のビアを備える、ことを特徴とする請求項４に記載の基板。

【請求項8】

前記第２ビアは、前記第１ビアパッド上に３つ以上配置され、
前記第２ビアは、ビアパッドの中心を取り囲むように多角形形状に配置されるビアを備える、ことを特徴とする請求項４に記載の基板。

【請求項9】

前記コア基板は、シリコン系セラミック基板、ガラス系セラミック基板、ガラス基板又はこれらの組み合わせのうちのいずれかの１つである、ことを特徴とする請求項３に記載の基板。

【請求項10】

請求項３に記載の基板と、前記基板に装着される半導体素子とを備える、ことを特徴とする半導体。

【請求項11】

電子装置基板であって、
前記基板を厚さ方向に貫通する貫通孔と、
前記貫通孔が配置されるコア基板と、
前記コア基板の第１面に配置される上部再配線層と、を備え、
前記基板は、所定の形状に配置され、電気的信号を伝送するように構成される電気伝導性層を備え、
前記電気伝導性層は、前記貫通孔の少なくとも一部を介して前記コア基板の上部と前記コア基板の下部とを電気的に接続するように構成され、
前記電気伝導性層の再配線伝導性層は、上下方向に電気的信号を伝送するように構成される複数のビアを備え、
前記複数のビアは、互いに縦方向に積層されて配置される第１ビア及び第２ビアを備え、
前記第１ビア及び前記第２ビアは、同一表面において接するように構成され、
前記第２ビア及び前記第１ビアは、それぞれ異なる数で配置される、ことを特徴とする電子装置基板。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）本出願は、２０２１年９月１０日に出願された米国特許出願第６３／２４２，６２５号の優先権を主張し、その開示内容全体は、あらゆる目的のために参照により本明細書に組み込まれる。

【0002】

本開示は、複数のビアを備えるビア接続構造及びそれを備える基板に関するものである。

【背景技術】

【0003】

半導体のパッケージングにおいて高い効率と性能を実現するためには、半導体チップとメインボード間の電気伝導性が重要である。一般的な半導体パッケージング工程では、基板にビアを形成し、ビアに銅等の伝導性金属を充填して伝導性層を形成し、通信のためのチャネルを形成する。

【0004】

近年、板ガラスのような無機基板をパッケージ基板として適用する取り組みが行われている。特に、板ガラスの例では、ガラス基板の剛性を適正に保ちつつ、反りの発生を防止することが望まれている。そのため、ガラス基板等の機械的な不具合を防止しつつ、優れた導電性を確保することができる解決策が望まれている。

【発明の概要】

【0005】

本概要は、発明の詳細な説明で後述する概念の一部を簡略化して紹介するために提供されるものである。本概要は、請求対象の重要な特徴又は必須の特徴を特定することを意図するものではなく、請求対象の範囲を決定する際の補助として使用することを意図するものでもない。

【0006】

本発明は、ビアの接続構造であって、絶縁層内に配置される複数のビアを備え、前記複数のビアは、互いに縦方向に積層されて配置される第１ビア及び第２ビアを備え、前記第１ビア及び前記第２ビアは、同一表面において接するように構成され、前記第２ビア及び前記第１ビアは、それぞれ異なる数で配置される、ことを特徴とするビアの接続構造を提供する。

【0007】

前記複数のビアは、上下方向に電気的信号を伝送するように構成される。

【0008】

本発明は、基板であって、前記基板を厚さ方向に貫通する貫通孔と、前記貫通孔が配置されるコア基板と、 前記コア基板の第１面に形成される再配線層と、を備え、前記基板は、所定の形状に配置される電気伝導性層を備え、前記電気伝導性層は、コア伝導性層及び再配線伝導性層を備え、 前記コア伝導性層は、前記コア基板の第１面に接して配置される第１伝導性層と、前記貫通孔内に配置される貫通伝導性層と、前記コア基板の第２面に接して配置される第２伝導性層とを備え、前記再配線伝導性層は、前記再配線層内に埋め込まれ、前記コア伝導性層及び前記再配線伝導性層は、互いに電気的に接続され、前記再配線伝導性層は、絶縁層及びビアの接続構造を備える、基板を提供する.

【0009】

前記第２ビアは、前記第１ビアの上に配置され、 前記第１ビアは、互いに接続する第１ビアボール及び第１ビアパッドを備え、前記第２ビアは、前記第１ビアホール及び前記第１ビアパッドを介して前記第１ビアに接続され、前記第１ビアパッドに接触する１つの第１ビア当たりに、２つ以上の第２ビアが配置される

【0010】

前記第１ビアパッドと接する前記第２ビア間の間隔は、０.２μｍ以上である。

【0011】

前記第１ビアパッドと接する前記第２ビアの大きさは、１０μｍ～１００μｍである
。

【0012】

前記第２ビアは、前記第１ビア上に一列に配置される複数のビアを備える。

【0013】

前記第２ビアは、前記第１ビアパッド上に３つ以上配置され、
前記第２ビアは、ビアパッドの中心を取り囲むように多角形形状に配置されるビアを備える。.

【0014】

前記コア基板は、シリコン系セラミック基板、ガラス系セラミック基板、ガラス基板又はこれらの組み合わせのうちのいずれかの１つである。

【0015】

本発明は、電子装置基板であって、前記基板を厚さ方向に貫通する貫通孔と、 前記貫通孔が配置されるコア基板と、 前記コア基板の第１面に配置される上部再配線層と、を備え、前記基板は、所定の形状に配置され、電気的信号を伝送するように構成される電気伝導性層を備え、前記電気伝導性層は、前記貫通孔の少なくとも一部を介して前記コア基板の上部と前記コア基板の下部とを電気的に接続するように構成され、前記上部再配線伝導性層は、上部再配線層内に配置される電気伝導性層であり、前記電気伝導性層の再配線伝導性層は、上下方向に電気的信号を伝送するように構成される複数のビアを備え、前記複数のビアは、互いに縦方向に積層されて配置される第１ビア及び第２ビアを備え、前記第１ビア及び前記第２ビアは、同一表面において接するように構成され、前記第２ビア及び前記第１ビアは、それぞれ異なる数で配置される、ことを特徴とする電子装置基板を提供する。

【0016】

他の特徴及び態様は、以下の詳細な説明、図面、及び特許請求の範囲から明らかになるであろう。

【図面の簡単な説明】

【0017】

【図1A】１つ以上の実施例に係る基板の一例を示すものである。

【図1B】１つ以上の実施例に係る半導体パッケージの一例を示すものである。

【図2】図１のＵ部分を拡大して示すものである。

【図3A】１つ以上の実施例に係る複数のビアの一例を示すものである（図２のＡ―Ａ'断面図）。

【図3B】１つ以上の実施例に係る複数のビアの一例を示すものである（図２のＡ―Ａ'断面図）。

【図4A】１つ以上の実施例に係る複数のビアの一例を示すものである（図２のＡ―Ａ'断面図）。

【図4B】１つ以上の実施例に係る複数のビアの一例を示すものである（図２のＡ―Ａ'断面図）。

【図4C】１つ以上の実施例に係る複数のビアの一例を示すものである（図２のＡ―Ａ'断面図）。

【図5】１つ以上の実施例に係る複数のビアの一例を示すものである（図２のＡ―Ａ'断面図）。

【図6】１つ以上の実施例に係る半導体パッケージの一例を示す斜視図である。

【図7】１つ以上の実施例に係るパッケージング基板の一例を示す斜視図である。

【図8】１つ以上の実施例に係るパッケージング基板の断面の一例を示すものである。

【図9】図８のＵ部分の再配線層の一例を拡大して示すものである。

【図10】１つ以上の実施例に係るパッケージング基板の微細層の断面の一例を示すものである。

【図11】１つ以上の実施例に係る複数のビアの断面の一例を示すものである。

【図12】１つ以上の実施例に係る複数のビアの断面の一例を示すものである。

【図13】１つ以上の実施例に係る複数のビアの一例を示すものである。

【図14】１つ以上の実施例に係る複数のビアの一例を示すものである。

【図15】１つ以上の実施例に係る複数のビアの一例を示すものである。

【図16】１つ以上の実施例に係るパッケージング基板の一部を示す斜視図である。

【図17】１つ以上の実施例に係るパッケージング基板の断面を示すものである。

【0018】

図面及び詳細な説明において、同一の符号は同一の要素を指す。図面は一定の縮尺ではない場合があり、図面中の要素の相対的な縮尺、比率、及び説明は、明確さ、図示及び便宜のために誇張されている場合がある。

【発明を実施するための形態】

【0019】

以下の詳細な説明は、読者が本明細書に記載された方法、装置、及び／又はシステムを包括的に理解することを支援するために提供されるものである。しかしながら、本開示を理解すれば、本明細書に記載された方法、装置、及び／又はシステムの様々な変更、修正、及び等価物は明らかになるであろう。例えば、本明細書に記載された動作の順序は単なる例示であり、本明細書に記載されたものに限定されるものではなく、動作が必ず一定の順序で行われる場合を除き、本開示を理解すれば明らかになるように変更してもよい。また、本開示の内容を理解すれば、公知である特徴の説明は、明瞭性及び簡潔性を高めるために省略することができるが、特徴の省略及びそれらの説明も、それらの一般的な知識を認めることを意図したものではないことに留意されたい。

【0020】

本明細書に記載される特徴は、異なる形態で具現化することができ、本明細書に記載の例に限定されると解釈されるべきではない。むしろ、本明細書に記載された例は、本開示を理解した後に明らかになる本明細書に記載の方法、装置、及び／又はシステムを実現する多くの可能な方法のいくつかを単に説明するために提供されるものである。

【0021】

本明細書では、「第１」、「第２」及び「第３」等の用語を使用して様々な部材、構成要素、領域、層、又はセクションを説明するが、これらの部材、構成要素、領域、層、又はセクションは限定されない。むしろ、これらの用語は、ある部材、構成要素、領域、層、又はセクションを他の部材、構成要素、領域、層、又はセクションから区別するためにのみ使用される。従って、本明細書に記載された実施例で言及された第１の部材、構成要素、領域、層、又はセクションは、実施例の教示から逸脱することなく、第２の部材、構成要素、領域、層、又はセクションと呼ばれる場合もある。

【0022】

明細書において、層、領域、又は基板等の要素が、別の要素の「上」にあるか、別の要素に「接続」又は「結合」されると記載されている場合、それは直接「上」にあるか、「接続」されるか、又は他の要素に「結合」されるか、又はそれらの間に１つ以上の他の要素が介在している。一方、ある要素が別の要素の「直接上にある」、別の要素に「直接接続される」、又は「直接結合される」と記載されている場合、その間に他の要素が介在することはない。同様に、例えば、「間」、「ちょうど間」、「に隣接する」及び「に直接隣接する」等表現も、前述のように解釈することができる。

【0023】

本明細書で使用される用語は、特定の例を説明することのみを目的としており、本開示を限定するために使用されるものではない。本明細書で使用される単数形は、文脈が明確に別段の指示をしない限り、複数形も含むことを意図する。本明細書で使用される「及び／又は」という用語は、関連する列挙項目の任意の１つ及び任意の２つ以上の任意の組み合わせを含む。 本明細書で使用される用語「含む」、「備える」、及び「有する」は、記載された特徴、数、操作、要素、構成要素、及び／又はそれらの組み合わせの存在を特定するが、１つ以上の他の特徴、数、操作、要素、構成要素、及び／又はそれらの組み合わせの存在又は追加を排除するものではない。本明細書において、実施例又は実施形態（例えば、実施例又は実施形態が何を含み得るか、又は実施し得るかに関して）における用語「もよい」は、そのような特徴が含まれるか又は実施される少なくとも１つの実施例又は実施形態が存在することを意味する。ただし、すべての例がこれに限定されるものではない。

【0024】

本明細書において、「Ａ上にＢが位置する」という意味は、Ａ上に直接接触してＢが位置するか、又はそれらの間に別の層が位置しながらＡ上にＢが位置することを意味し、明細書に明確に説明していない限り、Ａに直接接触してＢが位置することに限定されて解釈されるべきではない。

【0025】

別段の定義がない限り、本明細書で使用される技術用語及び科学用語を含むすべての用語は、本開示の理解後に一貫して本開示が属する技術分野における通常の当業者によって一般的に理解されるものと同じ意味を有する。一般的に使用される辞書で定義されるような用語は、関連する技術及び本開示の文脈における意味と一致する意味を有すると解釈され、本明細書で明示的にそのように定義されない限り、理想化された又は過度に形式的な意味で解釈されるべきではない。

【0026】

１つ以上の例において、「Ａ及び／又はＢ」の記載は、「Ａ、Ｂ、又は、Ａ及びＢ」を意味する。

【0027】

１つ以上の例において、「第１」、「第２」又は「Ａ」、「Ｂ」のような用語は、特に説明がない限り、同一の用語を互いに区別するために使用される。

【0028】

１つ以上の例において、単数の表現は、特に説明がなければ、文脈上解釈される単数又は複数を含む意味で解釈される。

【0029】

１つ以上の例は、複数のビアを備えるビア接続構造により、基板の機械的特性を維持しながら伝導効率を向上させることによって、半導体パッケージングに適用される高性能の基板を提供することができる。

【0030】

一例において、複数のビアが適用されたビア接続構造及び基板は、基板の伝導効率を向上さえ、めっき工程中ビア内に発生する可能性のある欠陥を最小限に抑えることができる。更に、接続構造を複数のビアに任意に適用することによって、効率的な半導体パッケージ基板を提供することができる。

【0031】

図１Ａは、１つ以上の実施例に係る基板の一例を断面で示し、図１Ｂは、１つ以上の実施例に係る半導体パッケージの一例を示す。図２は、図１におけるＵ部分の拡大図であり、図３Ａ及び図３Ｂは、それぞれ１つ以上の実施例に係る複数のビアの一例を示す。図４Ａ、４Ｂ及び４Ｃは、それぞれ他の例を示し、図５は、１つ以上の実施例に係る複数のビアの一例を示す。

【0032】

以下、図１Ａ～図５を参照して１つ以上の例を詳細に説明する。

【0033】

ビアの接続構造
図２に示すように、１つ以上の実施例に係るビア構造は、複数のビア１００を備える。

【0034】

前記複数のビア１００は、絶縁層３内に配置され、電気的信号を上下方向に伝送する。前記複数のビア１００は、互いに上方向及び下方向に、又は互いに縦関係に配置される第１ビア１２０及び第２ビア１４０を備えてもよく、前記第１ビア１２０及び前記第２ビア１４０は、一面において接してもよい。

【0035】

１つの特徴として、複数のビア１００において、一面において互いに対向する前記第２ビア１４０及び前記第１ビア１２０は、それぞれ異なる数で配置されてもよい（図２参照）。

【0036】

例では、前記第２ビア１４０は、第１ビア１２０の上に配置されてもよく、第１ビア１２０の下に配置されてもよい。

【0037】

以下では、例えば、前記第２ビア１４０が前記第１ビア１２０の上に配置されている場合を参考として説明する。

【0038】

前記第１ビア１２０は、互いに接続される第１ビアホール１２０ａ及び第１ビアパッド１２０ｂを備えてもよい。

【0039】

前記第２ビア１４０は、前記第１ビアホール１２０ａ及び前記第１ビアパッド１２０ｂに接続されてもよい。具体的に、前記第２ビア１４０は、第１ビアパッド１２０ｂと接触する第１ビアホール１２０ａ内に配置される再配線伝導性層と、第１ビアパッド１２０ｂに接触する前記第２ビア１４０の再配線伝導性層との導通を可能にする構造であってもよい。

【0040】

第１ビアパッド１２０ｂに接触する１つの第１ビア１２０当たりの前記第２ビア１４０の数は、例えば、２つ以上、３つ以上、又は４つ以上であってもよい。前記第２ビア１４０の数は、例えば、１５０個以下でもよく、１００以下でも良い。前記第２ビア１４０の数は、例えば、１つの第１ビア１２０当たり１５個以下であってもよく、８個以下であってよい。

【0041】

１つの第１ビア１２０当たりに複数の第２ビア１４０を適用する場合、より緻密に設計された再配線層のデザインを所定のスペースに具現化することができ、高周波の電力を印加しながら効率的な電流の流れを提供することが可能になる。

【0042】

前記第１ビアホール１２０ａ及び前記第２ビアホールには、それぞれ独立して配置される再配線伝導性層を有してもよく、前記再配線伝導性層は、ビアホールの内部領域の一部にのみ配置されてもよく（図３Ａ、図４Ａ及び図４Ｂ参照）、ビアホールの内部領域全体を充填するように配置されてもよい（図３Ｂ及び図４Ｃ参照)。前記再配線伝導性層がビアホール１２０又は１４０の一部のみに配置されている場合、絶縁層は、ビアホール１２０又は１４０の一部にのみ配置されてもよい。

【0043】

前記第２ビア１４０は、複数の第２ビアホールを形成した後、必要な箇所に位置されたビアホールに選択的に電気伝導性層を形成し、他のビアホールを絶縁層で充填することにより形成しても良い。更に、前記第２ビア１４０は、必要な箇所に第２ビアホールを選択的に形成し、その後、電気伝導性層を形成してもよい。

【0044】

第１ビアパッド１２０ｂに接触する前記第２ビア１４０間の間隔は、例えば、０.２μｍ以上であってもよく、０.５μｍ以上であってもよく、０.７μｍ以上であっても良い。前記間隔は、例えば、２μｍ以下であってもよく、１μｍ以下であってもよく、０.８μｍ以下であっても良い。

【0045】

第１ビアパッド１２０ｂに接触する前記第２ビア１４０の大きさは、１０μｍ以上であってもよく、１５μｍ以上であってもよく、２０μｍ以上であってもよく、２５μｍ以上であってもよい。前記大きさは、例えば、１００μｍ以下であってもよく、８０μｍ以下であってもよく、７０μｍ以下であってもよい。このような例では、高周波の電力を印加しながら効率的な電流の流れを提供することができる。

【0046】

前記第２ビア１４０の断面が円形である場合、前記大きさは直径であり得る。

【0047】

前記第２ビア１４０の断面が多角形である場合、前記大きさは各辺の長さの平均値であってもよい。

【0048】

前記第２ビア１４０は、前記第１ビアパッド１２０ｂ上に一列に配置されてもよい（図３Ａ及び図３Ｂ参照）。図３Ａ及び図３Ｂにおいて、前記第１ビアパッド１２０ｂは、例えば、長四角形の形状を有していてもよい。しかし、前記第１ビアパッド１２０ｂの形状は、これに限定されるものではない。更に、図３Ａ及び図３Ｂの例のように、前記第２ビア１４０に別途の導線が接続されていなくてもよい。しかし、図５に示すように、導線に接続されている第２ビア１４０を適用してもよく、実施形態に応じて、一部のビアは導線に接続され、その他のビアは導線に接続されないようにしてもよい。

【0049】

一例として、前記第２ビア１４０は、３つ以上配置され、第１ビアパッド１２０ｂ上に多角形を構成する頂点に配置されてもよい（図４Ａ参照）。更に、第２ビア１４０は、必要に応じて多角形内に更に配置されてもよい（図４Ｂ及び図４Ｃ参照）。図４Ａ、図４Ｂ及び図４Ｃは、 円形の第１ビアパッド１２０ｂを示す。しかし、前記第１ビアパッド１２０ｂの形状はこれに限定されない。更に、図４Ａ、図４Ｂ及び図４Ｃにおいて、第２ビア１４０は、別途の導線に接続されていないが、図５に示すように、第２ビア１４０は、導線に接続されてもよい。実施形態に応じて、一部のビア１４０は導線に接続され、その他のビア１４０は導線に接続されないようにしてもよい。

【0050】

例の複数のビアは、基板の再配線層等に適用することができ、電気的信号を上下方向に効率的に伝送する上でより有用である。

【0051】

１つ以上の例のビアの接続構造を適用した基板は、半導体パッケージングの用途として適用するのにより有利である。実施例において、基板に適用される複数の段差有する典型的なインターポーザーを、再配線層が配置された単一のパッケージング基板として組み合わせ、体積を最小化しつつ、パッケージングの上部及び下部で必要となる再配線層のスケール変化の調整を支援することができる。

【0052】

更に、実施例のビアの接続構造は、基板の上部又は下部の再配線層に適用されてもよく、高周波の交流によって生じやすい表皮効果の影響を最小限に抑えることができる。

【0053】

基板８００及びパッケージ基板としての基板８００の使用
図１Ａに示すように、１つ以上の実施例に係る基板８００は、基板を厚さ方向に貫通する孔である貫通孔１と、前記貫通孔が配置されるコア基板５と、前記コア基板の一面に形成される再配線層４００を備えてもよい。

【0054】

前記基板８００は、所定の形状に配置される伝導性層１０を備え、前記伝導性層１０ は、コア伝導性層５１０及び再配線伝導性層４１０を備える。

【0055】

前記コア伝導性層５１０は、前記コア基板の一面に接して配置される伝導性層であり、基板とコア伝導性層との間に他の伝導性層を介在させない場合を意味する。

【0056】

前記コア伝導性層５１０は、前記コア基板の第１面に接して配置される第１面伝導性層５１０ａと、貫通孔内に配置される貫通伝導性層５１０ｂと、基板８００の下面に配置されて前記コア基板の第２面に接触する第２面伝導性層５１０ｃとを備える。

【0057】

例えば、前記貫通伝導性層５１０ｂは、前記コア基板を貫通する貫通孔の内部領域に形成されてもよい。具体的に、前記貫通伝導性層は、前記貫通孔の内径面に配置されてもよい。具体的に、前記貫通伝導性層は、前記貫通孔の内径面を充填するように配置されてもよい。前記貫通孔の内径面と前記貫通伝導性層との間に、これらの接着やメッキ工程を容易にするためのバッファ層を備えてもよい。前記貫通孔の空いた部分には、絶縁層が充填されてもよい。

【0058】

前記再配線伝導性層４１０は、再配線層４００内に埋め込まれて配置されてもよい。

【0059】

前記再配線層は、再配線伝導性層を覆う絶縁層を備えてもよい。

【0060】

前記絶縁層及び前記再配線層は、製造工程において多層に形成されてもよいが、上部及び下部に同一材料を適用するため、境界が観察されないこともある。

【0061】

前記コア伝導性層５１０及び前記再配線伝導性層４１０は、一部において電気的に接続される。

【0062】

複数のビア及びビアの接続構造の詳細な説明は、上記の説明と重複するため、これ以上の説明は省略する。

【0063】

前記コア基板５は、セラミック基板であってもよい。

【0064】

前記コア基板５は、シリコン系セラミック基板、ガラス系セラミック基板、ガラス基板及びこれらの組み合わせからなる群より選択されるいずれか１つであってもよい。

【0065】

前記セラミック基板は、例えば、シリコン系セラミック基板又はガラス系セラミック基板であってもよい。前記シリコン系セラミック基板は、その一部又は全体がシリコン基板、炭化ケイ素基板等を備える基板であってもよい。前記ガラス系セラミック基板は、その一部又は全体が石英基板、サファイア基板等を備える基板であってもよい。

【0066】

前記ガラス基板としては、例えば、アルカリホウケイ酸板ガラス、無アルカリホウケイ酸板ガラス、無アルカリアルカリ土類ホウケイ酸板ガラス等が挙げられ、電子部品として適用可能な任意の板ガラスを適用してもよい。

【0067】

前記コア基板５の厚さは、例えば、５０μｍ以上であってもよく、１００μｍ以上であってもよく、２５０μｍ以上であってもよく、４００μｍ以上であってもよく、５００μｍ以上であってもよい。前記コア基板の厚さは、例えば、３０００μｍ以下であってもよく、１０００μｍ以下であってもよい。このような厚さ範囲の前記コア基板を適用すると、半導体パッケージ用基板として大きな活用が期待できる。

【0068】

実施例の半導体パッケージング基板としての基板は、基板を厚さ方向に貫通する孔である貫通孔と、前記貫通孔が配置されるコア基板と、前記コア基板の一面に形成される上部再配線層とを備える半導体パッケージング基板である。電子装置用基板は、電気的信号を伝送するために所定の形状に配置される電気伝導性層を備え、前記電気伝導性層は、貫通孔を介して前記コア基板の上部と下部とを接続し、上部再配線伝導性層は、上部再配線層に埋め込まれて配置される電気伝導性層であって、前記再配線伝導性層は、電気的信号を上下方向に伝送する複数のビアを備え、前記複数のビアは、互いに上下に配置される第１ビア及び第２ビアを備え、前記第１ビア及び前記第２ビアは一面において接し、互いに接触面において対向する前記第２ビア及び前記第１ビアはそれぞれ異なる数で配置される。

【0069】

複数のビア及び基板の詳細な説明は、上記の説明と重複するため、これ以上の説明は省略する。

【0070】

半導体パッケージ９２０
一般的な一態様では、１つ以上の実施例に係る半導体パッケージ９２０は、前述の基板８００と、基板に装着される半導体素子２０を備える（図１Ｂ参照）。基板の詳細な説明は、上記の説明と重複するため、これ以上の説明は省略する。

【0071】

前記半導体素子２０は、例えば、図１Ｂに示すように、基板の上に配置されてもよいが、これに限定されない。複数の半導体素子は、基板の上、基板のキャビティ（図示せず）内、基板の下、又はこれらの組み合わせに配置されてもよい。

【0072】

前記半導体は、能動素子であってもよく、受動素子であってもよい。

【0073】

例えば、ＣＰＵやＧＰＵ等の演算素子、メモリチップ等のメモリ素子等を適用してもよく、これらを並べて、又は積層して適用してもよい。

【0074】

前記半導体素子は、高周波の半導体素子であってもよい。高周波の半導体素子の場合、コア基板としてガラス基板又はガラス系セラミック基板を適用することが好ましい。このような例では、シリコン又は炭化珪素からなるセラミック基板とは異なり、高周波で寄生素子の現象が発生せず、電気力や熱等の散逸が少なくなる可能性がある。

【0075】

図１Ｂにおいて、半導体素子２０と前記基板８００とを接続するために、バンプ７００を例示したが、接続方法はバンプを適用することに限定されない。

【0076】

図６は、１つ以上の実施例に係る半導体パッケージの一例の斜視図であり、図７は、１つ以上の実施例に係るパッケージング基板の斜視図の一例である。図８は、１つ以上の実施例に係るパッケージング基板の断面の一例の示し、図９は、図８における再配線層のＵ部分を拡大して示すものである。図１０は、１つ以上の実施例に係るパッケージング基板の微細層の断面の一例を示すものであり、図１１は、１つ以上の実施例に係る複数のビアの断面の一例を示すものである。図１２は、１つ以上の実施例に係る複数のビアの断面の一例を示すものであり、図１３は、１つ以上の実施例に係る複数のビアの一例を示すものである。図１４は、１つ以上の実施例に係る複数のビアの一例を示すものであり、図１５は、１つ以上の実施例に係る複数のビアの一例を示すものである。図１６は、１つ以上の実施例に係るパッケージング基板の一部を示す斜視図であり、図１７は、１つ以上の実施例に係るパッケージング基板の断面を示すものである。 以下、図６～図１７を参照して本開示を説明する。

【0077】

ビア構造
１つ以上の実施例に係るビア構造は、パッケージング基板２００の再分配層の内部から上下方向に電気的信号を伝送し、前記パッケージング基板は、ガラス基板を備えてもよく、前記ビア構造は、複数のビア２５５を備えてもよく、前記複数のビア２５５は、互いに隣接する少なくとも２つ以上の小型ビア２５５ａ備えてもよい。

【0078】

前記パッケージング基板２００及び複数のビア２５５は、上記の説明と同一であるため、重複する説明は省略する。

【0079】

前記パッケージング基板２００は、このようなビア構造を適用することによって、伝導効率を向上させ、ガラス基板の機械的特性を維持しながら、メッキ工程で発生する欠陥問題を最小化することができる。

【0080】

パッケージング基板２００
図８を参照すると、一般的な一態様では、１つ以上の実施例に係るパッケージング基板は、貫通孔２３を含む備えるコア基板２１と、前記コア基板の第１面２１３に形成される再分配層２５０と、前記コア基板の第１面２１３の一部、第２面２１５の一部及び前記貫通孔に形成される伝導性層を有するコア伝導性層と、再分配層内に形成される再分配伝導性層とを備えてもよく、前記コア基板２１は、ガラス基板を含み、前記コア伝導性層と再分配伝導性層は、その少なくとも一部において電気的に接続されてもよい。前記再分配伝導性層は、上下方向に電気的信号を伝送する複数のビア２５５備え、前記複数のビア２５５は、互いに隣接する２つ以上の小型ビア２５５ａを備えてもよい。

【0081】

更に、一般的な一態様では、実施例に係るパッケージング基板は、貫通孔２３を備えるコア基板２１と、前記コア基板の第１面２１３に形成される再分配層２５０とを備えてもよい。前記コア基板は、ガラス基板を備えもよく、パッケージング基板は、多層構造を有してもよく、多層構造は、互いに上下方向に配置される微細層２５３及び粗大層２５７を備えてもよい。前記粗大層は、上下方向に電気的信号を伝送する粗大層ビア２５７ｂと、粗大層ビア内に形成される粗大層ビア伝導性層と、粗大層ビアの上部に配置される粗大層上部パッド２５７ｃを備えてもよい。前記微細層は、上下方向に電気的信号を伝送する微細層ビア２５３ｂと、微細層内に形成される微細層ビア伝導性層を備えてもよい。前記粗大層上部パッド及び前記微細層ビア伝導性層は、互いに電気的に接続され、前記微細層微差の大きさは、前記粗大層上部パッドの大きさより小さくてもよい。前記微細層ビアは、小型ビアを備えてもよく、前記小型ビアは、１つの粗大層上部パッドに２つ以上配置されてもよい。

【0082】

粗大層ビア２５７ｂ及び微細層ビア２５３ｂのうちのいずれの１つ以上のビアは、複数のビア２５５を備えてもよく、複数のビア２５５は、２つ以上の小型ビア２５５ａを備えてもよい。

【0083】

前記コア基板２１としては、半導体分野で適用可能な任意のガラス基板を使用することができ、例えば、ホウケイ酸ガラス基板、無アルカリガラス基板等を適用することができるが、これに限定されない。前記コア基板は、市販品でもよく、ＣＯＲＮＩＮＧ、ＳＣＨＯＴＴ、ＡＧＣ等のメーカーの製品を適用してもよい。

【0084】

図８を参照すると、前記貫通孔２２は、前記コア基板２１の前記第１面２１３及び前記第２面２１５を貫通し、ＴＧＶ（ｔｈｒｏｕｇｈ ｇｌａｓｓ ｖｉａ）等に呼ばれ、エッチング等の方法によりコア基板の所定の位置に形成されてもよい。

【0085】

前記貫通孔２２は、コア基板の支持の役割を維持しつつ、第１面２１３に装着されてよい半導体素子を第２面２１５に効率的に接続する。「接続」とは、導線を介する電気的接続を意味することがある。

【0086】

前記コア基板２１は、更に所定の位置にキャビティ（図示せず）を選択的に備えてもよい。例えば、受動素子はキャビティ内に配置されてもよい。

【0087】

前記再分配層２５０は、所定のパターンを有する導線２４と、絶縁材料２２とを備え、前記導線は、絶縁材料の内部に配置されてもよい。

【0088】

図９を参照すると、図８におけるＵ部分を拡大したものであり、前記再分配層２５０は、互いに上下に配置される微細層２５３及び粗大層２５７を備えてもよい。「上下に配置される」とは、前記微細層が上部に配置され、前記粗大層が下部に配置されることを意味し得る。

【0089】

前記微細層２５３及び前記粗大層２５７は、導線、ビア、複数のビアの直径等の大きさが互いに異なってもよい。

【0090】

粗大層２５７の厚さの比率は、微細層２５３に対して約０.８倍～５倍、又は約１～３倍であってもよい。このような例では、再分配層をより効率的に実装することができる。

【0091】

前記微細層２５３は、所定のパターンを有し、且つ厚さｄ１ｕを有する微細層導線２５３ａ及び導線を上側と下側に接続する微細層ビア２５３ｂを備えてもよい。

【0092】

前記粗大層２５７は、粗大層導線２５７ａ及び導線を上側と下側に接続する粗大層ビア２５７ｂを備えてもよい。図９に示す粗大層導線は、粗大層ビアパッドであってもよい。

【0093】

前記微細層ビア２５３ｂ及び前記粗大層ビア２５７ｂは、貫通孔ビア、ブラインドビア、埋め込みビア等に細分化されてもよい。

【0094】

前記微細層２５３は、図１０に示すように、一端が塞がれた微細層ビア（微細層ブラインドビア）２５３ｂと、両端が塞がれた微細層埋め込みビア２５３ｂ′と、両端が開放された微細層貫通孔ビア２５３ｂ′′等を備えてもよい。

【0095】

前記微細層２５３及び前記粗大層２５７内の導線を除いた部分は、絶縁材料で充填されていてもよく、この絶縁材料は、断面において明確に区別されていなくてもよい。

【0096】

前記微細層２５３は、更にパッシベーション層を上部に備えてもよい。

【0097】

前記微細層導線２５３ａの厚さｄ１ｕは、前記粗大層導線２５７ａの厚さｄ２ｕよりも小さい値を有してもよい。

【0098】

ｄ１ｕの前記粗大層導線２５７ａの厚さｄ２ｕに対する比率は、約０.７以下、又は０.１以上であってもよい。

【0099】

前記微細層導線２５３ａの厚さｄ１ｕは、前記微細層２５３に形成されてもよい導線パターンの幅であってもよく、前記粗大層導線２５７ａの厚さｄ２ｕは、粗大層２５７に形成されてもよい伝導性パターンの幅であってもよい。

【0100】

前記微細層２５３ａの厚さｄ１ｕは、約５μｍ以下、又は１μｍ以上であってもよい。

【0101】

前記再分配層２５０から電気的信号を上下方向に伝送する複数のビア２５５は、粗大層ビア２５７ｂに備えられてもよく、微細層ビア２５３ｂに備えられてもよい。前記粗大層ビア及び前記微細層ビアの代わりに複数のビアにしてもよい。

【0102】

図１２及び図１３を参照すると、前記複数のビア２５５は、単なる例として、少なくとも２個以上、又は９個以上、又は１００個以上の小型ビア２５５ａが一定の間隔で集まっていてもよく、一定の間隔を有するのであれば、前記複数のビア２５５は、総数の制限なく適用することができる。前記複数のビア２５５の小型ビア２５５ａのうち、１つの小型ビアと他の小型ビアは、約０.５μｍ～２５μｍ、又は約１μｍ～１５μｍの最小間隔を有してもよい。このような間隔を有することによって、ビアの内部を良好にめっきし、欠陥の発生を低減するすることができる。小型ビアが間隔なく集まって１つの孔を形成する場合、めっき工程における伝導性金属の充填時に凹状のディンプルやボイドが発生する恐れがあり、電気的特性が悪化する可能性が高くなる。

【0103】

例えば、図１２に示すように、複数の小型ビア２５５ａは一方向に配置されてもよく、図１３に示すように、複数の小型ビア又はその中心が最密面として集まっていてもよい。前記最密面は、原子結晶構造の六方最密構造の０００１面と類似又は同一の形状を有してもよい。一例では、前記小型ビアは、互いに１μｍ～３μｍの最小間隔で集まっていてもよく、１つの小型ビアに３～８の小型ビアが隣接していてもよい。

【0104】

更に、前記複数の小型ビア２５５ａは、単なる例として、三角形、正三角形、四角形、ひし形、五角形~八角形等の形状に集まったモノマーを有し、それによって複数のビア２５５を形成する。

【0105】

前記複数のビア２５５は、小型ビア２５５ａの１つの高さに配置される複数のビアパッド２５５を備えてもよい。小型ビアの内部に配置される小型ビア伝導性層は、複数のビアパッドに電気的に接続されてもよく、前記伝導性ビアパッドは、同一層に配置される類似の高さを有する再分配伝導性層に接続されてもよい。

【0106】

複数のビアパッド２５５ｂの大きさは、約１０μｍ～２００μｍであってもよく、約１５μｍ～１５０μｍであってもよい。このような大きさを有することにより、複数のビア２５５の小型ビア２５５ａ内部の小型ビア伝導性層が複数のビアパッドを介して容易に他の部品と電気的に接続することができる。

【0107】

複数のビアパッド２５５ｂの上方から見た断面は、例えば四角形形状、円形形状、又は楕円形 形状であってもよい。複数のビアパッドの断面が矩形形状である場合、小型ビア２５５ａは、長手方向に沿って配置されてもよい。前記複数のビアパッドが円形形状である場合、１つの小型ビアに隣接する小型ビアは、３~８個集まって配置されてもよい。例えば、小型ビアは、図１４に示すように、複数のビアを矩形形状の複数のビアパッドに形成するように配置してもよく、複数のビアを正方形形状の複数のビアパッドに形成するように配置してもよい。

【0108】

図１３に示すように、小型ビア２５５が端部に小型ビアパッドを備えてそれぞれ別途の小型ビア配線２５５ｃに電気的に接続される場合、複数のビアパッドは、伝導性であってもよく、又は非伝導性のビアパッド２５５ｂ′で構成されてもよい。

【0109】

前記複数のビア２５５の小型ビア２５５ａの内部には、内径面に沿って伝導性層が形成され、その後、空いた空間に絶縁材料２２等が充填され、全ての内部空間に伝導性金属、伝導性層等が充填されてもよい。これによって、前記複数のビア及び小型ビアが電気的信号を上下方向に伝送してもよい。

【0110】

前記小型ビア２５５ａは、小型ビア伝導性層を備えてもよい。前記小型ビア伝導性層は、再分配伝導性層に接続されてもよく、又は複数のビアの種類に応じて他の部品に接続されてもよい。

【0111】

図１６に示すように、前記複数のビア２５５の小型ビア２５５ａは、内部が伝導性層で完全に充填された第１セット（例えば、第１行）と、内面に伝導性層が形成され、残りの空間が絶縁材料等で充填された第２セット（例えば、中間行）と、内面に伝導性層のみが形成された第３セット（例えば、 第３行）を含んでもよい。

【0112】

一例では、前記小型ビア２５５ａの大きさは、約３μｍ～２０μｍ、又は約５μｍ～ １５μｍ、又は約８μｍ～１４μｍであってもよい。小型ビアがこのような大きさを有することによって、めっき工程における凹状のディンプルやボイド等の欠陥の発生を防止することが可能になり、効果的に伝導性を実現することができる。

【0113】

前記小型ビア２５５ａの上方からみた断面形状は、円形、楕円形、湾曲した辺を有する三角形~八角形等の多角形、単純閉曲線の形状であってもよい。前記小型ビアの周縁は、弧、楕円弧、曲線等を含んでもよいが、角度のある辺を含まなくてもよい。角度のある辺が含まれている場合、シームボイドが発生する恐れがある。

【0114】

上方からみた小型ビア２５５ａの断面の直径の大きさと断面の深さの比率は、０.０１～１:１、又は０.０２～０.５:１であってもよい。

【0115】

前記小型ビア２５５ａの側方から見た断面形状は、下側開口部と同じかそれよりも大きい上側開口部を有していてもよい。

【0116】

図１７は複数のビア２５５の側方から見た断面を示し、前記複数のビアの一部は、再分配層２５０の内部に備えられてもよく、下部再分配層等に備えられるか又は備えられなくてもよい。

【0117】

更に、前記複数のビア２５５は、中型ビアを備えてもよい。

【0118】

前記中型ビアの大きさは、例えば、７５μｍ～２００μｍ、又は１００μｍ～１２５μｍであってもよい。

【0119】

前記中型ビア２５５ａの上方位置から見た断面形状は、例えば、円形、楕円形、湾曲した辺を有する三角形~八角形等の多角形、単純閉曲線の形状であってもよい。前記中型ビアの周縁は、例えば、上記の大きさ範囲を満たす弧、楕円弧、曲線等を含んでもよいが、角度のある辺を含まなくてもよい。角度のある辺が含まれている場合、シームボイドが発生する恐れがある。

【0120】

前記中型ビアが角度のある辺を有する場合、その辺は、一定の曲率半径を有していてもよく、例えば、曲率半径は１５μｍ以上、４０μｍ以下であってもよい。このような例では、シームボイドの発生を実質的に抑制することができる

【0121】

前記コア基板２１の貫通孔２３複数のビア２５５等に充填されてもよい絶縁材料２２は、ポリマー樹脂及び無機粒子を含んでもよい。無機粒子は、例えば、シリカ粒子を含んでもよいが、必ずしもそれに限定されない。例えば、無機粒子は、平均粒径が１００ｎｍ以下、又は２０ｎｍ以上であってよく、平均粒径の差が１０ｎｍ～２０ｎｍである無機粒子群が混在していてもよい。

【0122】

前記ポリマー樹脂は、ＵＶ硬化が適用可能なエポキシ樹脂であってもよいが、これに限定されるものではない。一例では、前記エポキシ樹脂は、エポキシ樹脂にフェノール系硬化剤が適用されたもの、又はエポキシ樹脂にシアネートエステルが適用されたもの、又はエポキシ樹脂にフェノールエステル系硬化剤が適用されたものであってもよい。

【0123】

前記絶縁材料２２は、未硬化又は半硬化のポリマー樹脂に無機粒子を分散させた状態で適用してもよい。前記絶縁材料は、十分な絶縁効果を得るために、粒径の異なる無機粒子を通常の比率で含む。絶縁材料は、微細な隙間でも良好に流動し、再分配層２５０において実質的に空隙を形成しないように配置され、その後、ポリマー樹脂の硬化によって固定することができる。

【0124】

前記絶縁材料２２としては、味の素社製のビルドアップフィルムＡＢＦを適用してもよいが、再分配層の形成に適用される絶縁材料であれば、特に限定されない。

【0125】

前記絶縁材料２２は、形成された導線にビルドアップフィルムを配置し、減圧ラミネートする方法で適用してもよいが、これに限定されない。

【0126】

前記パッケージング基板２００は、第２面２１５の下に下部再分配層２９０を更に備えてもよい。前記下部再分配層２９０は、下部分配線（図示せず）を備えてもよい。下部再分配線は、所定のパターン及び所定の厚さを有する下部導線（図示せず）と、導線を上下に接続する下部ビア（図示せず）を備えてもよい。

【0127】

前記下部ビアは、前述の複数のビア２５５を含むか、又はそれらに代わってもよい。

【0128】

前記パッケージング基板２００は、下部再分配層 ２９０の下に位置する下部パッシベーション層を更に備えてもよい。前記下部パッシベーション層は、半田等を含んでもよく、これにより、メインボード等に電気的に接続されてもよい。

【0129】

前記パッケージング基板２００は、再分配層２５０の上面に位置するパッシベーション層を更に備えてもよい。前記パッシベーション層は、バンプ等を更に備えてもよく、これにより、信号を素子３０に伝送してもよい。

【0130】

図７を参照すると、前記パッケージング基板２００は、再分配層２５０の上面に位置する更に蓋７０を備えてもよい。前記蓋は、素子又は基板からの熱を外部環境に放出し、コア基板２１を外部衝撃から保護する役割を果たすことができる。蓋の片側には、ピンと組み合わせ可能な孔又はスロットが形成されてよく、製造工程又は製造後にパッケージング基板を固定する際の利便性を向上させることができる。

【0131】

前記パッケージング基板２００は、その表面又は内部に電力伝送素子３５を備えてもよい。前記電力伝送素子は、例えば、受動素子であってもよいが、必ずしもこれに限定されるものではない。前記電力伝送素子は、コンデンサであってもよく、例えば積層セラミックコンデンサ（ＭＬＣＣ）が適用されてもよい。

【0132】

前記電力伝送素子３５は、再分配層２５０上に配置されてもよく、コア基板２１内に形成されるキャビティ内に配置されてもよい。また、電力伝送素子は、再分配層内に形成されるキャビティ内に配置されてもよい。

【0133】

半導体パッケージ９００
一般的な一態様では、実施例に係るパッケージ基板８００は、パッケージング基板２００と、前記パッケージング基板に装着される素子３０とを備えてもよい。

【0134】

図６は、半導体パッケージ９００を概略的に示す。

【0135】

前記素子３０は、例えば、中央処理装置（ＣＰＵ）やグラフィック処理装置（ＧＰＵ）等の演算素子であってもよく、又はメモリチップなどのメモリ素子であってもよく、これらを並べて又は積層して組み合わせて適用してもよい。

【0136】

前記素子３０は、高周波半導体素子であってもよい。高周波半導体素子をパッケージング基板とともに適用する場合、シリコン基板等とは異なり、高周波環境下で寄生素子等が実質的に発生しないため、効率を向上させることができる。この例では、プリプレグ基板とは異なるコンパクトな大きさの再分配層を実現することができる。

【0137】

パッケージング基板２００の説明は、上記の説明と同様であるため、これ以上の説明は省略する。

【0138】

パッケージング基板２００の製造方法
一般的な一態様では、実施例に係るパッケージング基板の製造方法は、貫通孔２３が形成されるガラス基板としてのコア基板を準備するステップＡと、粗大層２５７を前記コア基板に形成するステップＢと、微細層２５３を粗大層に形成するステップＣとを含む。

【0139】

前記ステップＢは、粗大層ビア２５７ｂを形成する工程と、粗大層ビア内に伝導性層を形成する工程とを含んでもよい。

【0140】

粗大層ビア２５７ｂ内に伝導性層を形成する工程は、粗大層ビア内に伝導性層を形成すると同時に粗大層上部パッド２５７ｃを形成してもよく、又はそれぞれ形成してもよい。粗大層上部パッドを形成する工程は、粗大層上部パッドと同一の高さに配置されるように、伝導性層とともに粗大層導線を形成してもよい。

【0141】

粗大層ビア２５７ｂ内に伝導性層を形成する工程は、伝導性金属をビア内部に充填することで行ってもよく、又は一部の伝導性層を形成した後に絶縁材料を充填することで行ってもよい。実施形態に応じて、ビアの内部に伝導性層を形成せず絶縁材料を充填してもよい。

【0142】

前記ステップ Ｃは、微細層ビア２５３ｂを形成する工程と、微細層ビア内に伝導性層を形成する工程とを含んでもよい。

【0143】

伝導性層を微細層ビア２５７ｂ内に形成する工程は、微細層上部パッドを形成すると同時に伝導性層を微細層ビア内に形成してもよく、又はそれぞれ形成してもよい。微細層上部パッドを形成する工程は、微細層上部パッドと同一の高さに配置されるように、伝導性層とともに微細層導線を形成してもよい。

【0144】

伝導性層を微細層ビア２５３ｂ内に形成する工程は、ビア内部に伝導性金属を充填することで行ってよく、又は一部の伝導性層を形成した後に絶縁材料を充填することで行ってもよい。

【0145】

前記微細層２５３は、所定のパターン及び厚さｄ１ｕを有する微細層導線２５３ａを備えてもよい。

【0146】

前記粗大層２５７は、所定のパターン及び厚さｄ２ｕを有する粗大層導線２５７ａを備えてもよい。

【0147】

前記ステップＢは、コア基板２１上の絶縁材料の第１層の所定の位置に粗大層ビアとしての複数のビア２５５を形成するステップＢ－１と、コア基板２１上の絶縁材料の第１層に所定のパターン及び厚さｄ２ｕを有する粗大層導線２５７ａを形成するステップＢ－２と、所望の積層数に応じて、ステップＢ－１及び／又はＢ－２を繰り返し行うことにより、絶縁材料層を積層するステップＢ－３を含んでもよい。

【0148】

更に、前記ステップＢは、ステップＢ－２及び／又はＢ－３後に、更に粗大層貫通孔ビアを粗大層ビアとして絶縁材料の所定の位置に形成するステップを含んでもよい。

【0149】

前記ステップ Ｃは、粗大層２５７上の絶縁材料の第１層の所定の位置に微細層ビア２５３ｂを形成するステップＣ－１と、前記絶縁材料の第１層にめっき法を用いて所定のパターン有し且つ厚さｄ１ｕを有する微細層導線２５３を形成するステップＣ－２と、ステップ Ｃ－１及び／又はＣ－２を繰り返し行うことにより、絶縁材料層を積層するステップＢ－３を含んでもよい。

【0150】

更に、前記ステップＣは、ステップＣ－２及び／又はＣ－３後に、更に微細層貫通孔ビアを微細層ビアとして絶縁材料の所定の位置に形成するステップを含んでもよい。

【0151】

前記ステップＢ－１の複数のビア形成は、レーザーエッチング及び／又はプラズマエッチングの方法により行ってもよい。複数のビアの形成は、小型ビアの位置及び間隔を調整することで行い、この時、具体的形状や間隔は前述した通りである。

【0152】

前記ステップＢ－１の複数のビアの形成は、ステップＣと同時に、又は独立に行ってもよい。

【0153】

前記ステップＣ－１の微細層ビア２５３ｂの形成は、レーザーエッチング及び／又はプラズマエッチングの方法により行ってもよく、前記微細層ビアの形成の代わりに、複数のビアの形成にしてもよい。

【0154】

前記ステップＢ－２及びＣ－２は、めっきを形成する前に、更にバリ取り及びデスミア処理の工程を更に含んでもよい。前記デスミア処理は、乾式又は湿式で処理してもよく、残留スミアをプラズマで除去する方法、又は膨潤剤、過マンガン酸塩、中和剤の順で化学処理を行ってもよい。

【0155】

前記ステップＢ－２及びＣ－２は、めっきを形成する前に、更に対象の表面にプライマー処理を行う工程を含んでもよい。前記プライマー処理は、シラン化合物又はイミダゾール化合物を適用してもよい。前記シラン化合物は、シランカップリング剤として使用可能なものであってもよく、前者に官能基が付加されたものであってもよい。例えば、前記シラン化合物は、片末端にメトキシ基及び／又はエトキシ基等の加水分解酵素官能基を有していてもよい。また、前記シラン化合物は、アミノ基、ビニル基、エポキシ基、メタクリロキシ基、アクリロキシ基、ウレイド基、メルカプト基、スルフィド基、又はイソシアネート基を有していてもよい。例えば、前記プライマーは、イミダゾール、３－グリシドキシ－プロピルトリメトキシシラン、又はオルトケイ酸テトラメチルを含んでもよい。

【0156】

前記プライマー処理は、具体的に塗布、硬化により行うことができる。

【0157】

ステップＢ－２及びＣ－２におけるめっきの形成において、粗大層導線２５７ａ及び微細層導線２５３ａは、通常の露光・現像によるパターン形成法、銅めっき法で行ってもよい。

【0158】

ステップＢ－２及びＣ－２におけるめっきの形成において、粗大層ビア（複数のビア）及び微細層ビアのビア充填は、無電解銅めっき及び／又は電解銅めっきにより行ってもよい。例えば、実施形態に応じて、複数のビアのうちの一部の小型ビアを絶縁材料等で早期に充填してもよい。

【0159】

前記無電解銅めっきは、めっき対象物の表面に伝導性コロイド溶液を用いてビア内面にコロイドを吸着させて行ってもよく、又は表面にイオンを形成し、触媒金属錯体を形成する前処理をすることによっても行う。その後、銅イオン及び還元剤を含む溶液を添加して伝導性層を形成又は充填してもよい。

【0160】

前記電解銅めっきは、めっき対象の表面を電気めっき液に浸し、電極を介して電気めっき液に電流を印加することによって行ってもよい。前記電解めっき液は、水溶性銅塩、硫酸、塩素イオン、促進剤、抑制剤、レベラー、湿潤剤及び光沢剤等を含んでもよい。前記レベラーは、例えば、ポリビニルイミダゾール含有化合物、ポリビニルピロリドン含有化合物、ポリエチレンイミン及びイミダゾール系化合物、３－ジエチルアミノ－７－（４－ジメチルアミノフェニルアゾ）－５－フェニルフェナジニウムクロライド等を含んでもよく、濃度は、めっき液全体を基準に０.０１ｇ／Ｌ～３ｇ／Ｌ、又は０.０２ｇ／Ｌ～０.８ｇ／Ｌであってもよい。

【0161】

光沢剤は、例えば、３-メルカプト-１-プロパンスルホン酸ナトリウム、ビピリジンを含んでもよく、濃度は、０.０１ｇ／Ｌ～３ｇ／Ｌ、又は０．０２ｇ／Ｌ～０．５ｇ／Ｌであってもよい。

【0162】

光沢剤、促進剤、抑制剤、レベラー等の濃度を適切に調整することで、めっきにめっき液を物理的にブロックしたり、化学結合を乱したりするメカニズムによってめっき速度を制御し、複数のビアを所望の形状に充填することができる。

【0163】

電解銅めっきの電流密度は、３ｍＡ／ｃｍ^２～５０ｍＡ／ｃｍ^２であってもよく、処理時間は、５００秒～２０００秒であってもよい。

【0164】

複数のビアの銅めっきによるビア充填は、小型ビアが所定の間隔で一定以下のサイズを有することを可能にし、ディンプル又はボイドの発生を最小限に抑えることができる。

【0165】

更に、前記電解銅めっきは、めっき対象の表面及び複数のビアの内面にバリアを形成し、複数のビアの外面を覆うように銅めっきを行い、その後、化学機械研磨によるエッチングを実施することで行ってもよい。

【0166】

本開示は特定の実施例を含むが、本願の開示内容を理解した後、当業者であれば、請求項及びその均等物の精神及び範囲から逸脱することなく、これらの実施例において形態及び詳細における種々の変更を行うことができることは明らかであろう。 本明細書に記載された実施例は、説明的な意味でのみ考慮されるべきであり、限定を目的とするものではない。 各実施例における特徴又は態様の説明は、他の実施例における同様の特徴又は態様に適用可能であるとみなされるものとする。記載された技術が異なる順序で実行される場合、及び／又は記載されたシステム、アーキテクチャ、デバイス、又は回路における構成要素が異なる方法で組み合わされる場合、及び／又は他の構成要素又はそれらの同等物で置き換え又は補足される場合、適切な結果が達成される可能性がある。

【0167】

従って、本開示の範囲は、詳細な説明ではなく、特許請求の範囲及びその均等物によって定められ、特許請求の範囲及びその均等物の範囲内でのすべての変更は、本開示に含まれると解釈されるべきである。

【図1A】

【図1B】

【図2】

【図3A】

【図3B】

【図4A】

【図4B】

【図4C】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【国際調査報告】