特表 2023-545548 アナログイコライザの補正方法、制御チップ、受信機及び記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-30

(54)【発明の名称】アナログイコライザの補正方法、制御チップ、受信機及び記憶媒体

(51)【国際特許分類】

   H04L 25/03 20060101AFI20231023BHJP

   H04L 7/033 20060101ALI20231023BHJP

   H04L 25/02 20060101ALI20231023BHJP

【ＦＩ】

H04L25/03 C

H04L7/033 700

H04L25/02 302B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023523303

(86)(22)【出願日】2021-10-08

(85)【翻訳文提出日】2023-04-17

(86)【国際出願番号】 CN2021122631

(87)【国際公開番号】W WO2022105468

(87)【国際公開日】2022-05-27

(31)【優先権主張番号】202011289876.4

(32)【優先日】2020-11-17

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＪＡＶＡ

２．ＳＭＡＬＬＴＡＬＫ

(71)【出願人】

【識別番号】516010548

【氏名又は名称】セインチップス テクノロジー カンパニーリミテッド

(74)【代理人】

【識別番号】100112656

【弁理士】

【氏名又は名称】宮田 英毅

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(72)【発明者】

【氏名】党涛

【テーマコード（参考）】

5K029

5K047

【Ｆターム（参考）】

5K029AA03

5K029HH05

5K029HH08

5K029KK25

5K047AA01

5K047GG11

5K047MM38

(57)【要約】

本願によれば、アナログイコライザの補正方法、装置、受信機及び記憶媒体が提供される。この方法によれば、少なくとも１段のアナログイコライザを含むアナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視し、監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成し、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正する。
【選択図】図１

【特許請求の範囲】

【請求項1】

アナログイコライザの補正方法であって、少なくとも１段のアナログイコライザを含むアナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視することと、
監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成することと、
監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することと
を含むアナログイコライザの補正方法。

【請求項2】

前記補正命令は、補償機能オン命令を含み、
前記補償機能オン命令は、前記アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることを指示するために利用される
請求項１に記載の方法。

【請求項3】

前記補正命令は、ゲイン調整命令を含み、
前記ゲイン調整命令は、
第１のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
第２のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることと
のうちの少なくとも一つを指示するために利用される
請求項１に記載の方法。

【請求項4】

アナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視することは、
第１の決定回路とクロックデータリカバリ回路とにより前記出力信号をサンプリングして、第１のデータ信号、エッジ信号、及び前記第１のデータ信号と前記エッジ信号とに対応する二相クロックを得ることと、
第２の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第２のデータ信号を得ることと、
前記第２のデータ信号を前記第１のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定することと
を含む請求項１から請求項３の何れか一項に記載の方法。

【請求項5】

前記第２のデータ信号を前記第１のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定することは、
クロックロック信号が検出された場合、同じ長さの第２のデータ信号と第１のデータ信号を読み取ることと、
前記第１のデータ信号内の値が１であるビットと前記第２のデータ信号の対応するビットの値との排他的論理和演算を実行し、各ビットの排他的論理和の結果を累計することと、
累計の結果が０である場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達していると判定することと、
累計の結果が０でない場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値より低いか、又は前記出力信号の順方向アイパターンが閉じていると判定することと
を含む請求項４に記載の方法。

【請求項6】

前記第２のデータ信号に対応するサンプリングクロックと前記第１のデータ信号に対応するクロックとは同期しており、且つエッジが揃っている
請求項４又は請求項５に記載の方法。

【請求項7】

監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成することは、
監視される順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、前記第１のデータ信号、前記第２のデータ信号、及びクロックロック信号に基づいて、前記アナログフロントエンド回路内の各前記アナログイコライザの補償機能のオンオフ状態、及びアナログイコライザに対するゲイン調整ポリシーを決定することと、
前記オンオフ状態及び前記ゲイン調整ポリシーに基づいて、前記補正命令を生成することと
を含む請求項４から請求項６の何れか一項に記載の方法。

【請求項8】

前記第２のデータ信号に基づいて、前記出力信号の振幅と振幅閾値との関係を判定することと、
前記出力信号の振幅と振幅閾値との関係に基づいて、前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインが下限値まで減少したか否かを判定することと
をさらに含む請求項４から請求項７の何れか一項に記載の方法。

【請求項9】

前記第２のデータ信号に基づいて、前記出力信号の振幅と振幅閾値との関係を判定することは、
クロックロック信号が検出された場合、設定長さの第２のデータ信号を読み取ることと、
前記第２のデータ信号内の値が１であるビットの数を統計し、又は前記第２のデータ信号内の各ビットの値を累計することと、
値が１であるビットの数が設定値以上である場合、又は累計の結果が設定値以上である場合、前記出力信号の振幅が前記振幅閾値に達していると判定することと、
値が１であるビットの数、又は累計の結果が設定値より小さい場合、前記出力信号の振幅が前記振幅閾値より低いと判定することと
を含む請求項８に記載の方法。

【請求項10】

監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することは、
前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることと、
開始状態に基づいて、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、第１のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
アナログイコライザの高周波ゲインが上限値まで増大した後に監視される順方向アイパターンの高さが依然として前記アイパターンの高さ閾値に達していない場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、少なくとも１段のオン状態ではないアナログイコライザの補償機能をオンにして高周波ゲインを増大させる動作を繰り返して実行するか、又は第２のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることと
を含む請求項１から請求項９の何れか一項に記載の方法。

【請求項11】

監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することは、
前記出力信号の振幅が振幅閾値以上であり、且つ、アナログイコライザの低周波ゲインが下限値以上である場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、第２のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させること
を含む請求項１から請求項９の何れか一項に記載の方法。

【請求項12】

前記開始状態は、アナログイコライザの低周波ゲインが最大値に設定され、アナログイコライザの高周波ゲインが最小値に設定されていることを含む
請求項１０に記載の方法。

【請求項13】

メモリと、プロセッサと、メモリに記憶されて且つプロセッサ上で実行できるコンピュータプログラムとを含む制御チップであって、
前記プログラムが前記プロセッサにより実行された場合、請求項１から請求項１２の何れか一項に記載のアナログイコライザの補正方法を実現する
制御チップ。

【請求項14】

アナログフロントエンド回路と、監視回路と、請求項１３に記載の制御チップとを含む受信機であって、
前記アナログフロントエンド回路の出力側は前記監視回路の入力側に接続されており、
前記監視回路の出力側は前記制御チップの入力側に接続されており、
前記制御チップは、前記監視回路の監視結果に応じて前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている
受信機。

【請求項15】

前記監視回路は、第１の決定回路と、クロックデータリカバリ回路と、第２の決定回路とを含み、
前記第１の決定回路は、前記クロックデータリカバリ回路から供給される二相クロックに従って前記アナログフロントエンド回路の出力信号をサンプリングして、第１のデータ信号とエッジ信号とを得るように構成されており、
前記第２の決定回路は、サンプリングクロックに従って前記出力信号をサンプリングして、第２のデータ信号を得るように構成されている
請求項１４に記載の受信機。

【請求項16】

プロセッサによって実行された場合、請求項１から請求項１２の何れか一項に記載のアナログイコライザの補正方法を実現するコンピュータプログラムが記憶されている
コンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本願は出願番号が「２０２０１１２８９８７６．４」で、出願日が２０２０年１１月１７日である中国特許出願に基づいて提出され、その中国特許出願の優先権を主張し、その中国特許出願の全文を援用により本願に組み入れる。

【0002】

本発明は、デジタル信号通信に関し、例えば、アナログイコライザの補正方法、制御チップ、受信機及び記憶媒体に関する。

【背景技術】

【0003】

連続時間リニアイコライザ（Ｃｏｎｔｉｎｕｏｕｓ Ｔｉｍｅ Ｌｉｎｅａｒ Ｅｑｕａｌｉｚａｔｉｏｎ，ＣＴＬＥ）は、信号受信側のアナログフィルタであり、アナログイコライザとも呼ばれる。高速デジタル信号が損失性チャネルを介して伝送される場合、ＣＴＬＥは、信号の高周波成分を増幅させて高周波チャネルの損失を補償し、受信機の性能と受信信号の品質を改善するのに利用できる。信号伝送レートの向上につれて、長いバックプレーンなどのチャネルによる信号の減衰がより深刻になり、符号間干渉も更に深刻になるため、信号に対するイコライゼーション処理もより複雑になり、補償が過ぎても不足しても信号の歪みを生じさせ、後続の検出と処理に不利になる。そのため、受信側でＣＴＬＥに対して調整及び補正をすることで、高周波チャンネルの損失を適度に補償し、受信回路が最適な性能を達成できることが求められる。

【0004】

補正の原理は主に、ＣＴＬＥの高周波ゲインを調整することにより、高速シリアル信号内の高周波信号振幅を増大させ、高周波信号の振幅と低周波信号の振幅が等しくなった時に補正が完了することであるが、この方法によれば、整流器回路を設計する必要がある。
アナログ回路を用いてＣＴＬＥに対して補正するいくつかの方法もあるが、複雑なハイパスフィルタ又はローパスフィルタを設計する必要があり、補正プロセスはチャネル品質及びデータレートの影響を受けやすい。
ビット誤り率を統計することにより、ＣＴＬＥに対して補正して、誤り率が最小になったときに、補正が完了したと考えてもよいが、この方法によれば、ビット誤り率を統計するために、伝送データを予め知る必要がある。
可変ステップ最小平均二乗（Ｓｉｇｎ－Ｓｉｇｎ Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ，ＬＭＳ）ＬＭＳアルゴリズムやゼロフォーシング最小平均二乗誤差アルゴリズムなどを用いてＣＴＬＥに対して補正してもよいが、補正プロセスの計算は複雑である。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本願の実施例によれば、以下のステップを含むアナログイコライザの補正方法が提供される。

【課題を解決するための手段】

【0006】

アナログフロントエンド（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ，ＡＦＥ）回路の出力信号の順方向アイパターンの高さを監視し、前記アナログフロントエンド回路は少なくとも１段のアナログイコライザを含む。

【0007】

監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成する。

【0008】

監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正する。

【0009】

本願の実施例によれば、制御チップがさらに提供される。前記制御チップは、メモリと、プロセッサと、メモリに記憶され且つプロセッサ上で実行できるコンピュータプログラムとを含み、前記プログラムが前記プロセッサにより実行された場合、上記のアナログイコライザの補正方法を実現する。

【0010】

本願の実施例によれば、受信機がさらに提供される。前記受信機は、アナログフロントエンド回路と、監視回路と、上記の制御チップとを含む。

【0011】

前記アナログフロントエンド回路の出力側は、前記監視回路の入力側に接続されている。

【0012】

前記監視回路の出力側は前記制御チップの入力側に接続されている。

【0013】

前記制御チップは、前記監視回路の監視結果に応じて前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている。

【0014】

本願の実施例によれば、コンピュータ可読記憶媒体がさらに提供される。コンピュータ可読記憶媒体には、プロセッサにより実行された場合、上記のアナログイコライザの補正方法を実現するコンピュータプログラムが記憶されている。

【図面の簡単な説明】

【0015】

【図1】一実施例により提供されるアナログイコライザの補正方法のフローチャートである。

【図2】別の実施例により提供されるアナログイコライザの補正方法のフローチャートである。

【図3】一実施例により提供されるアナログイコライザのための補正装置の構成模式図である。

【図4】一実施例により提供される制御チップのハードウェア構成模式図である。

【図5】一実施例により提供される受信機の構成模式図である。

【図6】一実施例により提供される受信機の動作原理の模式図である。

【発明を実施するための形態】

【0016】

以下では、図面と実施例を組み合わせて本願を説明する。ここで説明される具体的な実施例は本願を解釈するためのものだけであって、本願に対する限定ではないことは、理解できるであろう。矛盾しない限り、本願における実施例及び実施例における特徴は互いと任意に組み合わせてもよいことは、説明しておく必要がある。なお、説明の便宜上、図面には、構造全体ではなく、本願に関連する部分のみが示されている。

【0017】

図１は一実施例により提供されるアナログイコライザの補正方法のフローチャートである。この方法は、受信機の制御チップに適用することができる。図１に示すように、本実施例により提供される方法は、ステップ１１０からステップ１３０を含む。

【0018】

ステップ１１０において、アナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視し、前記アナログフロントエンド回路は少なくとも１段のアナログイコライザを含む。

【0019】

本実施例において、発信機から受信機へ高速シリアルデータ信号が送信され、チャネル減衰を経て、符号間干渉が非常に深刻になり、受信機においてアナログフロントエンド回路を用いてチャネル減衰を補償することにより、符号間干渉を低減させることができる。アナログフロントエンド回路には、デジタル回路デバイス及びアナログ回路デバイスが含まれるとともに、少なくとも１段のＣＴＬＥが含まれてもよい。ＣＴＬＥは高周波成分を増幅させて高周波チャネルの損失を補償し、受信機の性能と受信信号の品質を改善するのに利用できる。

【0020】

アイパターンとは、一連のデジタル信号がオシロスコープに重ね合わせられて表示される図形で、デジタル信号の特徴を分析し、符号間クロストークとノイズの影響を分析することで、受信されるデジタル信号の品質の良し悪しを推定するのに利用される。順方向アイパターンの高さは、アイパターンの「目」の開き具合を表し、符号間クロストークの強弱を反映するのに利用される。順方向アイパターンの高さが大きく、且つアイパターンが整っているほど、符号間クロストークが小さく、
逆の場合、符号間クロストークが大きくなる。本実施例において、順方向アイパターンの高さに基づいて、ＣＴＬＥの補償能力を調整することで、符号間クロストークを低減させ、受信機の性能を改善する。制御チップは、アナログフロントエンド回路の出力信号の順方向アイパターンの高さをリアルタイムに監視することにより、ＣＴＬＥに対して補正する必要性の有無と、各段のＣＴＬＥの補償機能をオンにするか否か、高周波ゲイン又は低周波ゲインを調整する必要があるか否かなど、ＣＴＬＥに対して補正するポリシーとを決定する。

【0021】

ステップ１２０において、監視される順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、補正命令を生成する。

【0022】

本実施例において、アイパターンの高さ閾値を設定することにより、ＣＴＬＥの回路イコライゼーション効果を評価する。順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、符号間クロストークが比較的大きく、現在のアナログフロントエンド回路では、高周波チャネルの損失を効果的に補償することができないことを示す。この場合、ＣＴＬＥに対して補正する必要がある。
順方向アイパターンの高さがアイパターンの高さ閾値に達している場合、符号間クロストークが比較的小さく、需要を満たすことができるため、さらにＣＴＬＥに対して補正する必要はない。補正命令は、ＣＴＬＥの補償能力を制御及び調整するのに利用できる。順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補償機能がオンにされるＣＴＬＥの段数を変更し、且つＣＴＬＥの高周波ゲイン又は低周波ゲインを調整することにより、要求が満たされるように順方向アイパターンの高さを大きくすることができる。

【0023】

一実施例において、アイパターンの高さ閾値は、固定値としてもよく、調整可能な動的値として、信号伝送のチャネルのタイプ、バックプレーンの長さ、チャネルの減衰度合、ＣＴＬＥの段数などに応じて設定又は調整できるようにしてもよい。例えば、チャンネルの減衰度合が大きければ、受信信号の品質が悪いため、アイパターンの高さ閾値を適度に下げることで、実際のニーズを満足できるイコライゼーション後の信号を得ることができる。一方、チャンネルの減衰度合が小さければ、アイパターンの高さ閾値を適度に上げることで、より高品質なイコライゼーション後の信号を得ることができる。また、ＣＴＬＥの段数が多いほど、アナログフロントエンド回路の補償能力が強くなるため、アイパターンの高さ閾値を適度に上げることで、より高品質なイコライゼーション後の信号を得ることができる。

【0024】

ステップ１３０において、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正する。

【0025】

本実施例において、ＣＴＬＥに対する補正は、各段のＣＴＬＥの補償機能のオンオフ制御、及び／又は各段のＣＴＬＥのゲインの調整を含み、補正プロセスは、階層的に行われてもよい。例えば、まず、各段のＣＴＬＥの補償機能がオフになっている状態で、現在監視されている順方向アイパターンの高さがアイパターンの高さ閾値より小さいか否かを判断し、ＹＥＳの場合、１段のＣＴＬＥの補償機能をオンにすることができる。
１段のＣＴＬＥの補償機能をオンにした状態で、ＣＴＬＥの高周波ゲインを徐々に増大させ、上限値まで増大させた後に監視される順方向アイパターンの高さが依然としてアイパターンの高さ閾値より低ければ、２段のＣＴＬＥの補償機能をオンにしてから、順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、ＣＴＬＥの高周波ゲインを徐々に増大させることができる。このように、同様な処理により、最多でＡＦＥ回路内の全てのＣＴＬＥの補償機能をオンにすることができる。また、高周波ゲインの増大だけでは、順方向アイパターンの高さがアイパターンの高さ閾値に達せない場合、これに加えて、低周波ゲインを小さくすることで、ＣＴＬＥ全体の補償能力をさらに増大させて、受信機の最適な性能を実現することも可能である。

【0026】

本実施例の方法によれば、符号パターンを予め設定し、ビット誤り率を統計する必要も無ければ、複雑な数学的アルゴリズムも必要とせず、あらゆるチャネル減衰の場面に適用でき、回路構成が簡単で、実現が容易である。順方向アイパターンの高さを補正の基準とし、信号の順方向アイパターンの高さが十分に高くなるようにアナログイコライザに対して補正することにより、アイパターンの品質とアナログフロントエンド回路の出力信号の品質を向上させるため、アナログイコライザの適応的な補正を実現する。

【0027】

一実施例において、補正命令は、補償機能オン命令を含み、
補償機能オン命令は、アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることを指示するために利用される。

【0028】

本実施例において、補償機能オン命令は、ＡＦＥ回路内の任意の段のＣＴＬＥの補償機能をオンにすることを指示するために利用され、補償機能がオンにされるＣＴＬＥの段数が多いほど、高周波減衰に対するＡＦＥ回路の補償能力が高くなる。例えば、アナログフロントエンド回路には、それぞれＣＴＬＥ １、ＣＴＬＥ ２、及びＣＴＬＥ ３である３段のＣＴＬＥが含まれるとすると、補正プロセスの初期段階では、ＣＴＬＥ １の補償機能のみをオンにすることができる。
この状態でゲインの調整により要求を満たす順方向アイマップ高さを得ることができない場合、ＣＴＬＥ １及びＣＴＬＥ ２の補正機能をオンにすることを指示するように、補正機能オン命令を更新する。
同様に、この状態でゲインの調整により要求を満たす順方向アイマップ高さを得ることができない場合、ＣＴＬＥ １、ＣＴＬＥ ２及びＣＴＬＥ ３の補正機能をオンにすることを指示するように、補正機能オン命令を更新する。補償機能オン命令は、CTLE_BOOST_EN<x:0>として表すことができる。ここで、ｘは制御コードのビット数を表す。例えば、補償機能がオンにされるＣＴＬＥの段数を２ビットの制御コードを用いて指示することができ、最大段数は４である。ＣＴＬＥの補償機能を一段ずつオンにすることにより、１回の調整幅が過大になることを回避して、最小限のＣＴＬＥで実際の需要を満たす高周波減衰補償を実現することができる。

【0029】

一実施例において、補正命令は、ゲイン調整命令を含み、
ゲイン調整命令は、第１のステップサイズでアナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
第２のステップサイズでアナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることとのうちの少なくとも一つを指示するために利用される。

【0030】

本実施例において、ゲイン調整命令は、ＣＴＬＥの補償機能を徐々に調整することを指示するために利用される。例えば、補正プロセスの初期段階では、優先的に第１のステップサイズで高周波ゲインを増大させ、高周波ゲインの増大だけでは要求を満たす順方向アイパターンの高さが得られない場合、ゲイン調整命令を更新し、第２のステップサイズで低周波ゲインを減少させることをさらに指示することができる。例えば、ゲイン調整命令がLFG<y1:0>である場合、ＣＴＬＥの低周波ゲインを減少させることを示し、ｙ１は制御コードのビット数を示す。
ゲイン調整命令がHFG<y1:0>である場合、ＣＴＬＥの高周波ゲインを増大させることを示し、ｙ２は制御コードのビット数を示す。ＬＦＧ、ＨＦＧ制御コードの増大に伴い、低周波ゲインと高周波ゲインとがそれぞれ増大する。

【0031】

なお、補正命令は、補償機能オン命令とゲイン調整命令とを同時に含むことができる。

【0032】

一実施例において、より高いトータルゲインを得て、受信信号の信号対雑音比を向上させ、受信信号に対する後続の処理を容易にするために、補正プロセスにおいて、優先的に高周波ゲインを増大させることができる。いくつかの実施例において、補正プロセスにおいて、高周波ゲインを増大させると同時に低周波ゲインを減少させてもよく、あるいは、優先的に低周波ゲインを減少させ、需要を満たせなければ高周波ゲインをさらに増大させることによっても、ＣＴＬＥの補正は実現できるが、信号のトータルゲインはある程度減少することになる。

【0033】

一実施例において、第１のステップサイズと第２のステップサイズとは、固定値でもよく、動的値でもよい。信号伝送のチャネルのタイプ、バックプレーンの長さ、チャネルの減衰度合、ＣＴＬＥの段数、順方向アイパターンの高さとアイパターンの高さ閾値との差などに応じて設定又は調整できる。第１のステップサイズを例にとると、第１のステップサイズは、予め設定された値でもよく、高周波ゲインの上限値に応じて決定されてもよく、例えば、高周波ゲインの範囲が[0,A]であれば、第１のステップサイズを[0,A]/Bとしてもよく、Ｂは正の整数である。
また、補正プロセスの初期段階では、監視される順方向アイパターンの高さとアイパターンの高さ閾値との差が比較的大きいため、第１のステップサイズを比較的大きい値に設定することができる。補正プロセスが進むにつれて、監視される順方向アイパターンの高さとアイパターンの高さ閾値との差が徐々に減少するため、第１のステップサイズを線形的又は非線形的な方法で徐々に減少させることにより、調整幅が過大になることを回避することができる。

【0034】

一実施例において、ステップ１１０は、以下のステップを含む。

【0035】

ステップ１１１０において、第１の決定回路とクロックデータリカバリ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ，ＣＤＲ）回路とにより前記出力信号をサンプリングして、第１のデータ信号、エッジ信号、及び前記第１のデータ信号と前記エッジ信号とに対応する二相クロックを得る。

【0036】

ステップ１１２０において、第２の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第２のデータ信号を得る。

【0037】

ステップ１１３０において、前記第２のデータ信号を前記第１のデータ信号と比較して、監視される順方向アイパターンの高さとアイパターンの高さ閾値との関係を判定する。

【0038】

本実施例において、第１の決定回路は、ＡＦＥ回路の出力信号をサンプリングして、第１のデータ信号及びエッジ信号を得るように構成されている。受信機には、第１のデータ信号とエッジ信号をそれぞれ出力するように構成された２つの第１の決定回路があってもよい。第１のデータ信号とエッジ信号とをＣＤＲ回路に入力することで、二相クロックをリカバリし、第１の決定回路のサンプリングクロックとする。高速シリアル通信の場面においては、チャネル上ではシリアルデータのみが伝送され、クロック信号は伝送されず、受信されるシリアルデータをＣＤＲ回路によりクロックリカバリを行うことで、正確で信頼性の高い受信データを得ることができる。ここで、第１のデータ信号に対応するクロックと、エッジ信号に対応するクロックとは、逆位相のクロックである。

【0039】

また、第２の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第２のデータ信号を得る。第２のデータ信号の各ビットが０であるか１であるかは、それぞれ、そのビットに対応する順方向アイパターンの高さが決定閾値より低いか否かを示す。ここで、決定閾値はすなわちアイパターンの高さ閾値であり、閾値電圧（Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ）回路を用いてアイパターンの高さ閾値を設定することができる。第１のデータ信号と第２のデータ信号とを比較することにより、符号間クロストークの程度を分析することで、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定し、さらに、ＣＴＬＥに対する補正ポリシーを決定することができる。

【0040】

一実施例において、第２のデータ信号に対応するサンプリングクロックと第１のデータ信号に対応するクロックとは同期しており、且つエッジが揃っている。

【0041】

本実施例において、第２の決定回路のサンプリングクロックと第１のデータ信号を得るための第１の決定回路のサンプリングクロックとが同期しており且つエッジが揃っているため、第２の決定回路から出力される第２のデータ信号と第１の決定回路から出力される第１のデータ信号とが同じビートのデータであることが保証される。

【0042】

一実施例において、ステップ１１０３は、

【0043】

クロックロック信号が検出された場合、同じ長さの第１のデータ信号と第２のデータ信号を読み取ることと、
第１のデータ信号内の値が１であるビットと第２のデータ信号の対応するビットの値との排他的論理和演算を実行し、各ビットの排他的論理和の結果を累計することと、
累計の結果が０である場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達していると判定することと、
累計の結果が０でない場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値より低いか、又は出力信号の順方向アイパターンが閉じていると判定することとを含む。

【0044】

本実施例において、第２の決定回路の決定閾値、すなわち、アイパターンの高さ閾値をＶＴＨ１とし、クロックロック信号が検出される（すなわち、CDR_LOCK=1である）と、同じ長さの第１のデータ信号と第２のデータ信号とを読み取り、第１のデータ信号内の値が１であるビットと第２のデータ信号の対応するビットと排他的論理和演算を実行し、排他的論理和の結果を累計し、累計の結果が第１のデータ信号と第２のデータ信号との一致を示す。累計の結果が０である場合、第１のデータ信号と第２のデータ信号とが完全に一致していることを示すため、出力信号のアイパターンが開いており且つ順方向アイパターンの高さがＶＴＨ１以上であり、ＣＴＬＥに対して補正する必要がないことを示す指示信号Eyeopen=1を出力することができる。
累計の結果が０でない場合、第１のデータ信号と第２のデータ信号とが完全一致していないことを示すため、順方向アイパターンの高さがＶＴＨ１より低いか、又はアイパターンが閉じており、ＣＴＬＥに対して補正する必要があることを示す指示信号Eyeopen=0を出力することができる。

【0045】

一実施例において、ステップ１２０は、以下のステップを含む。

【0046】

ステップ１２１０において、監視される順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、第１のデータ信号、第２のデータ信号、及びクロックロック信号に基づいて、アナログフロントエンド回路内の各アナログイコライザの補償機能のオンオフ状態、及びアナログイコライザに対するゲイン調整ポリシーを決定する。

【0047】

ステップ１２２０において、オンオフ状態及びゲイン調整ポリシーに基づいて、補正命令を生成する。

【0048】

本実施例において、クロックロック信号が検出される（すなわち、CDR_LOCK=1である）と、第１のデータ信号と第２のデータ信号とに基づいて、ＣＴＬＥの異なるオンオフ状態及び／又はゲイン調整ポリシーを決定し、異なる補正命令を生成することができる。例えば、クロックロック信号が検出される（すなわち、CDR_LOCK=1である）と、同じ長さのＥＳＤＡＴＡとＤＡＴＡとを読み取り、累計の結果が０であれば、ＣＴＬＥに対して補正する必要がない。
累計の結果が０でない場合は、ＣＴＬＥに対して補正する必要がある。累計の結果が大きいほど、第１のデータ信号と第２のデータ信号とが一致しないビット数が多くないため、この場合、補償機能をオンにする必要のあるＣＴＬＥが多くなるか、又はゲイン調整の幅（すなわち、ステップサイズ）が大きくなる。

【0049】

一実施例において、さらに以下のステップを含む。

【0050】

ステップ１４０において、第２のデータ信号に基づいて、出力信号の振幅と振幅閾値との関係を判定する。

【0051】

ステップ１５０において、出力信号の振幅と振幅閾値との関係に基づいて、アナログフロントエンド回路内のアナログイコライザの低周波ゲインが下限値まで減少したか否かを判定する。

【0052】

本実施例において、アナログイコライザの低周波ゲインが過小にならないことを保証し、受信信号の振幅が過小になり後続の処理に影響することを回避するために、さらに出力信号の振幅を監視する。

【0053】

一実施例において、出力信号の振幅を監視する必要がある場合、第２の決定回路を一つ又は複数設けてもよい。第１の決定回路は、補正プロセス全体にわたってアイパターンの高さ閾値（ＶＴＨ１）に基づいてサンプリングして第１のデータ信号を得ることができる。第１のデータ信号の各ビットが０であるか１であるかは、それぞれ、そのビットに対応する順方向アイパターンの高さがアイパターンの高さ閾値より低いか否かを示す。これに基づいて、制御チップは、監視される順方向アイパターンの高さとアイパターンの高さ閾値との関係を判定し、それによって、ＣＴＬＥに対して補正する必要があるか否かを判定することができる。一方、第２の決定回路は主に、低周波ゲインを減少させる補正プロセスにおいて、振幅閾値（ＶＴＨ２）に基づいてサンプリングして第２のデータ信号を得るのに利用される。この場合、第２のデータ信号の各ビットが０であるか１であるかは、それぞれ、そのビットの振幅が振幅閾値以上であるか否かを示す。これに基づいて、制御チップは、出力信号の振幅と振幅閾値との関係を判定して、さらに、低周波ゲインが下限値まで減少したか否かを判定することができる。ＹＥＳの場合、補正を終了し、そうでない場合、低周波ゲインを引き続き減少させて順方向アイパターンの高さを高めることができる。第２の決定回路が１つしか設けられていない場合、この第２の決定回路は、第１のデータ信号の取得と第２のデータ信号の取得に交互に利用されてもよい。第２の決定回路が２つ設けられている場合、そのうちの一方をアイパターンの高さ閾値に基づいて第１のデータ信号を得るために利用し、他方を振幅閾値に基づいて第２のデータ信号を得るために利用することができる。

【0054】

一実施例において、ステップ１４０は、

【0055】

クロックロック信号が検出された場合、設定長さの第２のデータ信号を読み取ることと、
前記第２のデータ信号内の値が１であるビットの数を統計し、又は前記第２のデータ信号内の各ビットの値を累計することと、
値が１であるビットの数が設定値以上である場合、又は累計の結果が設定値以上である場合、出力信号の振幅が振幅閾値に達していると判定することと、
値が１であるビットの数、又は累計の結果が設定値より小さい場合、出力信号の振幅が振幅閾値より低いと判定することとを含む。

【0056】

本実施例において、第２の決定回路の決定閾値、すなわち、振幅閾値をＶＴＨ２とし、クロックロック信号が検出される（すなわち、CDR_LOCK=1である）と、設定長さの第２のデータ信号を読み取り、第２のデータ信号内の値が１であるビットの数を統計し、又は第２のデータ信号内の各部の値を累計し、得られるビット数又は累計結果が出力信号の振幅の大きさを反映する。得られるビット数又は累計結果が設定値（例えば、１）以上である場合、出力信号振幅がＶＴＨ２以上であり、低周波ゲインを引き続き減少させてもよいことを示す出力指示信号Vamp_valid＝1を出力する。
得られるビット数又は累計結果が設定値より小さい場合、出力信号振幅がＶＴＨ２より小さく、低周波ゲインが既に下限値まで減少したことを示す出力指示信号Vamp_valid=0を出力する。

【0057】

一実施例において、ステップ１３０は、以下のステップを含む。

【0058】

ステップ１３１０において、補正命令に従って、アナログフロントエンド回路内のアナログイコライザの補償機能をオンにする。

【0059】

ステップ１３２０において、開始状態に基づいて、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、第１のステップサイズでアナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させる。

【0060】

ステップ１３３０において、アナログイコライザの高周波ゲインが上限値まで増大した後に監視される順方向アイパターンの高さが依然としてアイパターンの高さ閾値に達していない場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、少なくとも１段のオン状態ではないアナログイコライザの補償機能をオンにして高周波ゲインを増大させる動作を繰り返して実行するか、又は第２のステップサイズでアナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させる。

【0061】

本実施例において、ＣＴＬＥに対する補正を階層的に行うことは、各段のＣＴＬＥの補正機能を一段ずつオンにすることと、
優先的にＣＴＬＥの高周波ゲインを徐々に増大させることと、
高周波ゲインが上限値まで増大しても、監視される順方向アイパターンの高さが依然としてアイパターンの高さ閾値に達していない場合、より多くの段のＣＴＬＥの補償機能をオンにするか、又はＣＴＬＥの低周波ゲインを徐々に減少させることとを含む。ＡＦＥ回路に３段のＣＴＬＥが含まれていることを例に説明する。ＡＦＥ回路の出力信号の順方向アイパターンの高さをリアルタイムに監視し、まず、監視される順方向アイパターンの高さがアイパターンの高さ閾値よりも低い場合に、補正命令CTLE_BOOST_EN<2:0>＝000を生成し、即ち、３段のＣＴＬＥの補正機能を全てオフにし、このとき、ＣＴＬＥはバッファに相当する。

【0062】

そして、現在の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否か（Eyeopen＝1であるか否か）を監視し、ＹＥＳの場合、ＣＴＬＥ構成を維持し、適応的補正プロセスを終了し、そうでなければ、ＣＴＬＥ １の補償機能をオンにするとともに、３段のＣＴＬＥの低周波ゲインを最大値に、高周波ゲインを最小値０に設定する。

【0063】

次に、現在の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否か（Eyeopen＝1であるか否か）を監視し、ＹＥＳの場合、ＣＴＬＥ構成を維持し、適応的補正プロセスを終了し、そうでなければ、高周波ゲインが上限値に達していない状態で、Eyeopen＝1になるまで、高周波ゲインを１ずつ増大させ、
高周波ゲインが上限値に達しても、Eyeopen=0である場合、ＣＴＬＥ １とＣＴＬＥ ２の補償機能をオンにするとともに、３段のＣＴＬＥの低周波ゲインを最大値に、高周波ゲインを最小値０に設定する。

【0064】

そして再び、現在の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否か（Eyeopen＝1であるか否か）を監視し、ＹＥＳの場合、ＣＴＬＥ構成を維持し、適応的補正プロセスを終了し、そうでなければ、高周波ゲインが上限値に達していない状態で、Eyeopen＝1になるまで、高周波ゲインを１ずつ増大させ、高周波ゲインが上限値に達しても、Eyeopen=0である場合、ＣＴＬＥ １、ＣＴＬＥ ２及びＣＴＬＥ ３の補償機能をオンにするとともに、３段のＣＴＬＥの低周波ゲインを最大値に、高周波ゲインを最小値０に設定する。

【0065】

最後に、各段のＣＴＬＥの補償機能が全てオンになっている状態で、現在の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否か（Eyeopen＝1であるか否か）を監視し、ＹＥＳの場合、ＣＴＬＥ構成を維持し、適応的補正プロセスを終了し、そうでなければ、高周波ゲインが上限値に達していない状態で、Eyeopen＝1になるまで、高周波ゲインを１ずつ増大させる。高周波ゲインが上限値に達しても、Eyeopen＝0である場合、低周波ゲインを減少させることもできる。

【0066】

一実施例において、ステップ１３０は、以下のステップを含む。

【0067】

ステップ１３４０において、出力信号の振幅が振幅閾値以上であり、且つ、アナログイコライザの低周波ゲインが下限値以上である場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、第２のステップサイズでアナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させる。

【0068】

本実施例において、低周波ゲインを減少させることにより、順方向アイパターンの高さを高めることもできる。例えば、ＣＴＬＥ １、ＣＴＬＥ ２、及びＣＴＬＥ ３の補償機能が全てオンになっており、高周波ゲインが既に上限値に達していても、順方向アイパターンの高さが依然としてアイパターンの高さ閾値に達していない場合、低周波ゲインが下限値より高く且つ低周波ゲインが０でないか否かを判定することができる。ＹＥＳの場合、Eyeopen＝1になるまで、低周波ゲインを１ずつ減少させ、そうでない場合、補正プロセスを停止し、最終的に、順方向アイパターンの高さがアイパターンの高さ閾値に達せず、Eyeopen＝0となる。

【0069】

一実施例において、開始状態は、アナログイコライザの低周波ゲインが最大値に設定され、アナログイコライザの高周波ゲインが最小値に設定されていることを含む。

【0070】

本実施例において、開始状態に基づいて、高周波ゲインを最小値から徐々に増大させたり、低周波ゲインを最大値から徐々に減少させたりすることで、受信機の性能が最適になるように、調整幅が過大になることを回避することができる。

【0071】

図２は別の実施例により提供されるアナログイコライザの補正方法のフローチャートである。本実施例において、ＣＴＬＥの補償機能を一段ずつオンにして且つ優先的に高周波ゲインを増大させる場合を例に挙げて、階層的な補正プロセスについて説明する。なお、本実施例では詳しく説明されていない技術的詳細については、上記任意の実施例を参照できる。

【0072】

図２に示すように、当該方法は以下のステップを含む。

【0073】

ａ． 第１の決定回路（ＳＬＩＣＥＲと記す）及びＣＤＲ回路により出力信号をサンプリングして、第１のデータ信号（ＤＡＴＡと記す）、エッジ信号（ＥＤＧＥと記す）、及び第１のデータ信号とエッジ信号とに対応する二相クロック（それぞれＣＬＫ０とＣＬＫ１８０と記す）を得る。ここで、ＣＬＫ０とＣＬＫ１８０とは逆位相のクロックである。

【0074】

ｂ． 第２の決定回路（ＥＳＳＬＩＣＥＲと記す）により、サンプリングクロック（ＥＣＬＫ０と記す）に従って出力信号をサンプリングして、第２のデータ信号（ＥＳＤＡＴＡと記す）を得る。ここで、ＥＣＬＫ０はＣＬＫ０とが同期しており且つエッジが揃っている。

【0075】

ｃ． 第１のデータ信号を第２のデータ信号と比較して、監視される順方向アイパターンの高さとアイパターンの高さ閾値との関係を判定する。なお、上述した実施例における第１のデータ信号と第２のデータとに対する排他的論理和及び累計の演算を用いて、監視される順方向アイパターンの高さとアイパターンの高さ閾値との関係を判定することができる。

【0076】

ｄ． 監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さいか否かを判定し、ＹＥＳの場合、ｅを実行し、
そうでない場合、アナログイコライザの補正が完了する。

【0077】

ｅ． 補正命令を生成し、補正命令に従って、アナログフロントエンド回路内のアナログイコライザの補償機能をオンにして、開始状態に入る。ここで、１段又は複数段のＣＴＬＥの補償機能をオンにするように指示してもよく、各段のＣＴＬＥの補償機能を全てオンにしないように指示してもよい。

【0078】

ｆ． 監視される順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定し、ＹＥＳの場合、アナログイコライザの補正が完了し、
そうでない場合、ｇを実行する。

【0079】

ｇ． 第１のステップサイズでアナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させる。

【0080】

ｈ． 監視される順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定し、ＹＥＳの場合、アナログイコライザの補正が完了し、
そうでない場合、ｉを実行する。

【0081】

ｉ． アナログイコライザの高周波ゲインが上限値まで増大したか否かを判定し、ＹＥＳの場合、ｊを実行し、そうでない場合、戻ってｇを実行する。

【0082】

ｊ． アナログフロントエンド回路内のアナログイコライザの補償機能が全てオンになっているか否かを判定し、ＹＥＳの場合、ｌを実行し、
そうでない場合、ｋを実行する。

【0083】

ｋ． 少なくとも１段のオン状態ではないアナログイコライザの補償機能をオンにして、開始状態に入る。

【0084】

ｍ． 監視される順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定し、ＹＥＳの場合、アナログイコライザの補正が完了し、
そうでない場合、ｎを実行する。

【0085】

ｎ． 出力信号の振幅が振幅閾値より高く且つアナログイコライザの低周波ゲインが０より大きいか否かを判定し、ＹＥＳの場合、戻ってｌを実行し、
そうでない場合、アナログイコライザの補正が完了する。

【0086】

なお、低周波ゲインを減少させる前に、出力信号の振幅が振幅閾値より高いか否か、及び低周波ゲインが０より大きい（すなわち、ゲイン調整命令内のＬＦＧが０より大きい）か否かを判定することで、受信信号のトータルゲインが過小になり受信信号の品質が低下することを回避するために、低周波ゲインを引き続き減少させることができるか否かを判定することができる。上述した実施例における第２のデータ信号に対する統計又は累計の演算を用いて、出力信号の振幅と振幅閾値との関係を判定することができる。

【0087】

本実施例の方法によれば、第１の決定回路を用いてアイパターンの高さ閾値に基づいて第１のデータ信号とエッジ信号とを得て、さらにクロックリカバリを行い、正確で信頼性の高い受信データを得て、
そして、第２の決定回路を用いて第２のデータ信号を得て、それに基づいて、ＣＤＲクロックロック後の第１の決定回路のデータパス（すなわち、第１のデータ信号）と正常なデータパス（すなわち、第２のデータ信号）との数値の相異に基づいて、出力信号の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定することができ、第２のデータ信号に基づいて、出力信号の振幅が振幅閾値に達しているか否かを判定することができるため、効果的な補正決定を行うことができる。
ＣＴＬＥの補償機能を一段ずつオンにすることにより、徐々に高周波ゲインを増大させ、又は低周波ゲインを減少させて、細かい適応的補正を実現するとともに、効率が高く、適用範囲が広く、複雑なアルゴリズムを必要とせず、制御ロジックが簡単である。

【0088】

本願の実施例によれば、アナログイコライザの補正装置がさらに提供される。図３は一実施例により提供されるアナログイコライザのための補正装置の構成模式図である。図３に示すように、前記アナログイコライザの補正装置は、監視モジュール２１０と、制御モジュール２２０と、伝送モジュール補正モジュール２３０とを含む。

【0089】

監視モジュール２１０は、少なくとも１段のアナログイコライザを含むアナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視するように構成されている。

【0090】

制御モジュール２２０は、監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成するように構成されている。

【0091】

補正モジュール２３０は、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている。

【0092】

本実施例のアナログイコライザの補正装置によれば、順方向アイパターンの高さを補正の基準とし、信号の順方向アイパターンの高さが十分に高くなるようにアナログイコライザに対して補正することにより、アイパターンの品質とアナログフロントエンド回路の出力信号の品質を向上させるため、アナログイコライザの適応的な補正を実現し、あらゆるチャネル減衰の場面に適用でき、回路構成が簡単で、実現が容易である。

【0093】

一実施例において、前記補正命令は、補償機能オン命令を含む。

【0094】

前記補償機能オン命令は、前記アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることを指示するために利用される。

【0095】

一実施例において、前記補正命令は、ゲイン調整命令を含み、
前記ゲイン調整命令は、第１のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
第２のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることとのうちの少なくとも一つを指示するために利用される。

【0096】

一実施例において、監視モジュールは、

【0097】

第１の決定回路とクロックデータリカバリ回路とにより前記出力信号をサンプリングして、第１のデータ信号、エッジ信号、及び前記第１のデータ信号と前記エッジ信号とに対応する二相クロックを得るように構成されている第１の決定ユニットと、

【0098】

第２の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第２のデータ信号を得るように構成されている第２の決定ユニットと、

【0099】

前記第２のデータ信号を前記第１のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定するように構成されている第１の監視ユニットとを含む。

【0100】

一実施例において、第１の監視ユニットは、具体的には、

【0101】

クロックロック信号が検出された場合、同じ長さの第１のデータ信号と第２のデータ信号を読み取り、

【0102】

前記第１のデータ信号内の値が１であるビットと前記第２のデータ信号の対応するビットの値との排他的論理和演算を実行し、各ビットの排他的論理和の結果を累計し、

【0103】

累計の結果が０である場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達していると判定し、

【0104】

累計の結果が０でない場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値より低いか、又は前記出力信号の順方向アイパターンが閉じていると判定するように構成されている。

【0105】

一実施例において、前記第２のデータ信号に対応するサンプリングクロックと前記第１のデータ信号に対応するクロックとは同期しており、且つエッジが揃っている。

【0106】

一実施例において、制御モジュール２２０は、

【0107】

監視される順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、前記第１のデータ信号、前記第２のデータ信号、及びクロックロック信号に基づいて、前記アナログフロントエンド回路内の各前記アナログイコライザの補償機能のオンオフ状態、及びアナログイコライザに対するゲイン調整ポリシーを決定し、

【0108】

前記オンオフ状態及び前記ゲイン調整ポリシーに基づいて、前記補正命令を生成するように構成されている。

【0109】

一実施例において、監視モジュール２１０は、

【0110】

前記第２のデータ信号に基づいて、前記出力信号の振幅と振幅閾値との関係を判定し、

【0111】

前記出力信号の振幅と振幅閾値との関係に基づいて、前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインが下限値まで減少したか否かを判定するように構成されている第２の監視ユニットをさらに含む。

【0112】

一実施例において、第２の監視ユニットは、具体的には、

【0113】

クロックロック信号が検出された場合、設定長さの第２のデータ信号を読み取り、

【0114】

前記第２のデータ信号内の値が１であるビットの数を統計し、又は前記第２のデータ信号内の各ビットの値を累計し、

【0115】

値が１であるビットの数が設定値以上である場合、又は累計の結果が設定値以上である場合、前記出力信号の振幅が前記振幅閾値に達していると判定し、

【0116】

値が１であるビットの数、又は累計の結果が設定値より小さい場合、前記出力信号の振幅が前記振幅閾値より低いと判定するように構成されているように構成されている。

【0117】

一実施例において、補正モジュール２３０は、

【0118】

前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザの補償機能をオンにし、

【0119】

開始状態に基づいて、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、第１のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させ、

【0120】

アナログイコライザの高周波ゲインが上限値まで増大した後に監視される順方向アイパターンの高さが依然として前記アイパターンの高さ閾値に達していない場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、少なくとも１段のオン状態ではないアナログイコライザの補償機能をオンにして高周波ゲインを増大させる動作を繰り返して実行するか、又は第２のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させるように構成されている。

【0121】

一実施例において、補正モジュール２３０は、

【0122】

前記出力信号の振幅が振幅閾値以上であり、且つ、アナログイコライザの低周波ゲインが下限値以上である場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、第２のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させるように構成されている。

【0123】

一実施例において、前記開始状態は、アナログイコライザの低周波ゲインが最大値に設定され、アナログイコライザの高周波ゲインが最小値に設定されていることを含む。

【0124】

本実施例で提案されたアナログイコライザの補正装置は、上記実施例で提案された補正方法と同じ発明構想に属するので、本実施例では詳しく説明されていない技術的詳細は、上記任意の実施例を参照することができ、本実施例は、アナログイコライザの補正方法を実行する場合と同様の有益な効果を有する。

【0125】

本願の実施例によれば、制御チップがさらに提供される。図４は一実施例により提供される制御チップのハードウェア構成模式図である。図４に示すように、本願により提供される制御チップは、メモリ３２と、プロセッサ３１と、メモリに記憶され且つプロセッサ上で実行可能なコンピュータプログラムとを含み、前記プログラムがプロセッサ３１により実行された場合、上記の補正方法を実行する。

【0126】

制御チップは、メモリ３２をさらに含むことができ、
該制御チップ内のプロセッサ３１は、一つ又は複数とすることができ、図４には、一つのプロセッサ３１を例として示しており、
メモリ３２は一つ又は複数のプログラムを記憶するように構成されており、
前記一つ又は複数のプログラムが前記一つ又は複数のプロセッサ３１により実行された場合、前記一つ又は複数のプロセッサ３１に本願の実施例に記載のアナログイコライザの補正方法を実現させる。

【0127】

制御チップは、通信装置３３と、入力装置３４と出力装置３５とをさらに含む。

【0128】

制御チップ内のプロセッサ３１、メモリ３２、通信装置３３、入力装置３４及び出力装置３５はバス又はその他の方法で接続することができ、図４ではバスで接続されている例が示されている。

【0129】

入力装置３４は、入力される数字や文字情報を受け取ったり、制御チップのユーザ設定や機能制御に関する押しキー信号入力を生成したりするために使用できる。出力装置３５は、ディスプレイなどの表示機器を含むことができる。

【0130】

通信装置３３は、受信機及び送信機を含むことができる。通信装置３３は、プロセッサ３１の制御に従って情報の送受信通信を行うように構成されている。

【0131】

メモリ３２は、コンピュータ可読記憶媒体として、ソフトウェアプログラム、コンピュータ実行可能なプログラム及びモジュール、例えば本願の実施例に記載のアナログイコライザの補正方法に対応するプログラム命令／モジュール（例えば、アナログイコライザの補正装置内の監視モジュール２１０、制御モジュール２２０、及び伝送モジュール補正モジュール２３０）を記憶するように構成することが可能である。メモリ３２は、プログラム記憶領域とデータ記憶領域とを含むことができ、プログラム記憶領域はオペレーティングシステム、少なくとも１つの機能に必要なアプリケーションプログラムを記憶することができ、
データ記憶領域には、制御チップの使用によって作成されたデータなどを記憶することができる。さらに、メモリ３２は、高速ランダムアクセスメモリを含むことができ、又は不揮発性のメモリ、例えば少なくとも一つの磁気ディスクメモリ装置、フラッシュメモリ装置、又は他の不揮発性のソリッドステートメモリ装置を含むことができる。いくつかの実例において、メモリ３２はさらに、プロセッサ３１に対して遠隔地に配置されたメモリを含んでもよく、これらの遠隔メモリは、ネットワークを介して制御チップに接続することができる。上記のネットワークの実例は、インターネット、社内イントラネット、ローカルエリアネットワーク、移動通信ネットワーク、及びこれらの組み合わせを含むが、これらに限定されない。

【0132】

本願の実施例によれば、受信機がさらに提供される。図５は一実施例により提供される受信機の構成模式図である。図５に示すように、このシステムは、アナログフロントエンド回路と、監視回路と、上記実施例に記載の制御チップとを含み、
前記アナログフロントエンド回路の出力側は前記監視回路の入力側に接続されており、
前記監視回路の出力側は前記制御チップの入力側に接続されており、
前記制御チップは、前記監視回路の監視結果に応じて前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている。

【0133】

本実施例の受信機によれば、順方向アイパターンの高さを補正の基準とし、信号の順方向アイパターンの高さが十分に高くなるようにアナログイコライザに対して補正することにより、アイパターンの品質とアナログフロントエンド回路の出力信号の品質を向上させるため、アナログイコライザの適応的な補正を実現し、あらゆるチャネル減衰の場面に適用でき、回路構成が簡単で、実現が容易である。

【0134】

一実施例において、監視回路は、第１の決定回路と、クロックデータリカバリ回路と、第２の決定回路とを含む。

【0135】

本実施例において、第１の決定回路とクロックデータリカバリ回路とにより前記出力信号をサンプリングして、第１のデータ信号、エッジ信号、及び前記第１のデータ信号と前記エッジ信号とに対応する二相クロックを得て、
第２の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第２のデータ信号を得て、
前記第２のデータ信号を前記第１のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定する。

【0136】

図６は一実施例により提供される受信機の動作原理の模式図である。図６に示すように、受信機により受信された信号は、信号の反射を弱めるためのオンダイターミネーション抵抗（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ，ＯＤＴ）、３段のＣＴＬＥ、２つのＳＬＩＣＥＲ回路、ＣＤＲ回路、ＥＳＳＬＩＣＥＲ回路、ＶＴＨ回路、データデマルチプレクサ（Ｄａｔａ Ｄｅｍｕｌｔｉｐｌｅｘｅｒ，ＤＭＵＸ）回路及び制御チップを順に通過し、ＡＦＥ回路は、オンダイＯＤＴ及びＣＴＬＥを含む。発信機（Ｔｒａｎｓｍｉｔ，ＴＸ）により送信される高速シリアルデータ信号は、チャネル減衰及び干渉を経て受信機（Ｒｅｃｅｐｔｉｏｎ，ＲＸ）の入力側に着き、アイパターンは閉じているか、又は予め設定された程度まで開くことができない可能性があり、３段のＣＴＬＥの補償機能オンオフ状態及び／又はゲインを調整することにより、ＡＦＥ回路の出力信号アイパターンを予め設定された程度まで開き、データの正確な伝送を実現することができる。

【0137】

制御チップにより生成される補正命令は、補償機能オン命令、例えば３段のＣＴＬＥの補償機能のオンオフ状態を制御するためのCTLE_BOOST_EN<2:0>を含む。
補正命令は、ゲイン調整命令、例えば、３段のＣＴＬＥの全体の低周波ゲインを制御するためのLFG<4:0>、３段のＣＴＬＥの全体の高周波ゲインを制御するためのHFG<4:0>をさらに含んでもよく、ＬＦＧ又はＨＦＧ命令の制御コードが大きいほど、低周波ゲイン又は高周波ゲインの調整幅はそれに応じて大きくなる。

【0138】

図６において、ＡＦＥ回路の出力信号は２つのＳＬＩＣＥＲ回路に入力され、それぞれサンプリングされて第１のデータ信号及びエッジ信号が得られ、
ＣＤＲから出力される二相クロックＣＬＫ０及びＣＬＫ１８０は、それぞれ２つのＳＬＩＣＥＲ回路のサンプリング決定に使用され、
第１のデータ信号とエッジ信号とをＣＤＲ回路に入力することで、クロックリカバリを行う。ＶＴＨ回路は、ＥＳＳＬＩＣＥＲ回路の決定閾値（ＶＴＨ１及び／又はＶＴＨ２）を設定するのに利用できる。
ＥＳＳＬＩＣＥＲのサンプリングクロック ＥＣＬＫ０は、サンプリングして第１のデータ信号を得るのに利用されるＳＬＩＣＥＲのサンプリングクロック ＣＬＫ０とは同期しており、且つエッジが揃っている。制御チップは、第１のデータ信号、第２のデータ信号、及びクロックロック信号に基づいてＣＴＬＥに対して補正し、補正が完了するとリカバリされた正しいデータは、ＤＭＵＸを介して物理符号化副層（Ｐｈｙｓｉｃａｌ Ｃｏｄｉｎｇ Ｓｕｂｌａｙｅｒ，ＰＣＳ）に出力することができる。

【0139】

なお、本実施例では、ＣＴＬＥの段数、補正命令内の制御コードのビット数、ＥＳＳＬＩＣＥＲ及びＶＴＨの個数について限定しない。第１の決定回路と第２の決定回路とに対応する決定閾値は、いずれも固定値でもよく、動的値でもよい。

【0140】

本実施例で提案された受信機は、上記実施例で提案された補正方法と同じ発明構想に属するので、本実施例では詳しく説明されていない技術的詳細は、上記任意の実施例を参照することができ、本実施例は、アナログイコライザの補正方法を実行する場合と同様の有益な効果を有する。

【0141】

本願の実施例によれば、記憶媒体がさらに提供される。前記記憶媒体にはコンピュータプログラムが記憶されており、前記コンピュータプログラムがプロセッサにより実行された場合、本願の実施例の何れか一つの前記アナログイコライザの補正方法を実現する。この方法は、少なくとも１段のアナログイコライザを含むアナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視することと、
監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成することと、
監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することとを含む。

【0142】

本願の実施例のコンピュータ記憶媒体は、一つ又は複数のコンピュータ可読媒体の任意の組合せを使用することができる。コンピュータ可読媒体は、コンピュータ可読信号媒体又はコンピュータ可読記憶媒体とすることができる。コンピュータ可読記憶媒体は、電気、磁気、光学、電磁気、赤外線、又は半導体システム、装置、又はデバイス、あるいはこれらの任意の組み合わせとすることができるが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例（非網羅的リスト）は、一つ又は複数の導線を有する電気接続、ポータブルコンピュータディスク、ハードディスク、ランダムアクセスメモリ（：Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ：Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ）、フラッシュメモリ、光ファイバ、ポータブルＣＤ－ＲＯＭ、光学メモリデバイス、磁気メモリデバイス、又は上記の任意の適切な組み合わせを含む。コンピュータ可読記憶媒体は、命令実行システム、装置、又はデバイスによって使用する、又はこれらと組み合わせて使用することができるプログラムを含むか又は記憶している任意の有形媒体とすることができる。

【0143】

コンピュータ可読媒体に含まれるプログラムコードは、無線、電線、光ケーブル、無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）等、又は上記の任意の適切な組み合わせを含むが、これらに限定されない任意の適切な媒体を用いて伝送することができる。

【0144】

１つ又は複数のプログラミング言語又はそれらの組み合わせを使用して、本願の動作を実行するためのコンピュータプログラムコードを作成することができるが、前記プログラミング言語は、Ｊａｖａ、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」言語又は類似のプログラミング言語などの従来の手続き型プログラミング言語を含む。プログラムコードは、完全にユーザのコンピュータ上で実行されてもよいし、部分的にユーザのコンピュータ上で実行されてもよいし、一つの独立したソフトウェアパッケージとして実行されてもよいし、部分的にユーザのコンピュータ上で且つ部分的にリモートコンピュータ上で実行されてもよいし、又は完全にリモートコンピュータ又はサーバ上で実行されてもよい。リモートコンピュータが関与する場合、リモートコンピュータは、ローカルエリアネットワーク（ＬＡＮ）又はワイドエリアネットワーク（ＷＡＮ）を含む任意の種類のネットワークを介してユーザのコンピュータに接続されてもよく、又は外部のコンピュータに接続されてもよい（例えば、インターネットサービスプロバイダを利用してインターネットを介して接続される）。

【0145】

上記は本願の例示的な実施例にすぎず、本願の保護範囲を限定するためのものではない。

【0146】

当業者であれば、ユーザ端末という用語は、例えば携帯電話、携帯データ処理装置、携帯ウェブブラウザ、又は車載用移動局など、あらゆる適切なタイプの無線ユーザ機器をカバーすることは理解されるだろう。

【0147】

一般的に、本願の様々な実施例は、ハードウェア又は専用回路、ソフトウェア、論理又はそれらの任意の組合せ内で実現できる。例えば、本願はそれに限定されないが、いくつかの態様はハードウェア内で実現でき、一方、他の態様はコントローラ、マイクロプロセッサ又はその他のコンピューティング装置によって実行可能なファームウェア又はソフトウェア内で実現できる。

【0148】

本願の実施例は、例えば、プロセッサの実体内で、又はハードウェアによって、あるいはソフトウェアとハードウェアの組み合わせによって、モバイル装置のデータプロセッサがコンピュータプログラム命令を実行することによって実現されることができる。コンピュータプログラム命令は、アセンブリ命令、命令セットアーキテクチャ（Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ａｒｃｈｉｔｅｃｔｕｒｅ，ＩＳＡ）命令、機械命令、機械関連命令、マイクロコード、ファームウェア命令、状態設定データ、又は一つ又は複数のプログラミング言語の任意の組み合わせで作成されたソースコード又はターゲットコードであってもよい。

【0149】

例示的かつ非限定的な例として、上記では本願の例示的な実施例の詳細な説明を提供した。しかし、添付図面及び特許請求の範囲と合わせて考えると、本願の範囲から逸脱することなく、上記実施例に対する様々な修正及び調整は当業者には自明である。したがって、本願の適切な範囲は、特許請求の範囲に基づいて確定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】