▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-11-02
(54)【発明の名称】ＭＴＪベースのアナログ・メモリ・デバイス
(51)【国際特許分類】
H10B 61/00 20230101AFI20231026BHJP
H10N 50/10 20230101ALI20231026BHJP
【ＦＩ】
H10B61/00
H10N50/10 Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023518397
(86)(22)【出願日】2021-10-14
(85)【翻訳文提出日】2023-03-22
(86)【国際出願番号】 EP2021078493
(87)【国際公開番号】W WO2022089953
(87)【国際公開日】2022-05-05
(31)【優先権主張番号】17/081,515
(32)【優先日】2020-10-27
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】ハウッサメッディン、ディミトリ
(72)【発明者】
【氏名】フロウギアー、ジュリアン
(72)【発明者】
【氏名】チョン、カングオ
(72)【発明者】
【氏名】シエ、ルイロン
【テーマコード（参考）】
4M119
5F092
【Ｆターム（参考）】
4M119AA01
4M119AA20
4M119BB01
4M119CC10
4M119DD32
4M119EE03
4M119FF05
4M119FF14
4M119JJ03
4M119JJ04
4M119JJ13
4M119KK14
5F092AA20
5F092AB08
5F092AC12
5F092AD26
5F092BB23
5F092BB35
5F092BB36
5F092BB43
5F092BC03
5F092CA02
5F092CA03
5F092CA08
5F092CA09
5F092EA06
(57)【要約】
磁気トンネル接合（ＭＴＪ）ピラーの磁気自由層（すなわちストレージ層）が、ＭＴＪピラーの下に配設されている導電書込み線に密に近接している磁区デバイスが提供される。磁区デバイスは、導電書込み線の下に互いに離れて配置された底部電極の対と、ＭＴＪピラー上に配置されている頂部電極と、を更に含む。磁区デバイスはアナログ・メモリにおいて使用することができ、これには人工知能（ＡＩ）用途のためのマルチ・ビット記憶アナログ・メモリが含まれる。
【特許請求の範囲】
【請求項1】
導電書込み線上に配置されている磁気トンネル接合（ＭＴＪ）ピラーを備える、磁区デバイス。
【請求項2】
前記ＭＴＪピラーは、底部から頂部へと磁気自由層、トンネル・バリア層、および磁気参照層を備える、頂部ピン止めＭＴＪピラーである、請求項１に記載の磁区デバイス。
【請求項3】
前記ＭＴＪピラーの前記磁気自由層は前記導電書込み線との直接接合部を形成している、請求項２に記載の磁区デバイス。
【請求項4】
前記ＭＴＪピラーの前記磁気自由層は前記導電書込み線から１つまたは複数の材料層の厚さだけ離隔されている、請求項２に記載の磁区デバイス。
【請求項5】
前記１つまたは複数の材料層は、電流閉じ込め層、導電ビア構造体、または電流閉じ込め層と導電ビア構造体を組み合わせたものを備える、請求項４に記載の磁区デバイス。
【請求項6】
前記ＭＴＪピラーは、底部から頂部へと磁気参照層、トンネル・バリア層、および磁気自由層を備える、底部ピン止めＭＴＪピラーである、請求項１に記載の磁区デバイス。
【請求項7】
前記ＭＴＪピラーの前記磁気自由層は、少なくとも前記磁気参照層と前記トンネル・バリア層とを組み合わせた厚さだけ前記導電書込み線から離隔されている、請求項６に記載の磁区デバイス。
【請求項8】
前記組み合わされた厚さは１つまたは複数の材料層の厚さを更に含む、請求項７に記載の磁区デバイス。
【請求項9】
前記１つまたは複数の材料層は、電流閉じ込め層、導電ビア構造体、または電流閉じ込め層と導電ビア構造体を組み合わせたものを備える、請求項８に記載の磁区デバイス。
【請求項10】
前記導電書込み線の下に配置されこれと接触している離隔された底部電極の対を更に備える、請求項１ないし９のいずれかに記載の磁区デバイス。
【請求項11】
前記離隔された底部電極の対の各底部電極は第１の導電性構造体の表面上に配置されている、請求項１０に記載の磁区デバイス。
【請求項12】
各第１の導電性構造体はアクセス・デバイスに接続されている、請求項１１に記載の磁区デバイス。
【請求項13】
前記ＭＴＪピラー上に配置されている頂部電極を更に備える、請求項１０に記載の磁区デバイス。
【請求項14】
前記頂部電極は、前記ＭＴＪピラーおよび前記導電性書込みの各々の最も外側の側壁と垂直方向に整列されている最も外側の側壁を有する、請求項１３に記載の磁区デバイス。
【請求項15】
頂部電極の最頂面上に、ならびに前記頂部電極、前記ＭＴＪピラー、および前記導電性書込みの各々の最も外側の側壁に沿って配置されている、誘電体ライナを更に備える、請求項１３に記載の磁区デバイス。
【請求項16】
前記頂部電極の最頂面の一部に接触している導電性構造体を更に備える、請求項１３に記載の磁区デバイス。
【請求項17】
磁気自由層を備えかつ導電書込み線上に配置されている磁気トンネル接合（ＭＴＪ）ピラーであって、前記磁気自由層は前記導電書込み線に密に近接して配置されている、磁気トンネル接合（ＭＴＪ）ピラーと、前記導電書込み線の下に配置されこれと接触している離隔された底部電極の対と、
前記ＭＴＪピラー上に配置されている頂部電極と、
を備える、磁区デバイス。
【請求項18】
磁区デバイスのプログラミングの方法であって、導電書込み線上に配置される磁気トンネル接合（ＭＴＪ）ピラーを備える磁区デバイスを提供することと、
前記導電書込み線に電流を流すことであり、前記導電書込み線における前記電流は前記ＭＴＪピラーの磁気自由層内に磁区核を形成する磁場を生成する、前記電流を流すことと、を含む、方法。
【請求項19】
前記ＭＴＪピラーはトンネル・バリア層と磁気参照層とを更に備え、前記トンネル・バリア層は前記磁気自由層と前記磁気参照層との間に配置されており、前記導電書込み線は前記磁気自由層から１ｎｍ～１００ｎｍの距離だけ離隔されている、請求項１８に記載の方法。
【請求項20】
磁区デバイスの抵抗状態を読み取る方法であって、導電書込み線上に配置されている磁気トンネル接合（ＭＴＪ）ピラーを備える磁区デバイスを提供することであり、前記導電書込み線の下には離隔された底部電極の対が配置されており、前記ＭＴＪピラー上には頂部電極が配置されている、前記提供することと、
前記底部電極のうちの少なくとも一方および前記頂部電極に読取り電圧を印加することと、
前記読取り電圧によってもたらされるデバイス抵抗を測定することと、を含む、方法。
【請求項21】
前記デバイス抵抗は前記ＭＴＪピラーの磁気参照層の磁化に沿って／逆らって整列された磁区の面積に比例する、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本願は磁気メモリに関し、より詳細には、導電書込み線上に配置されている磁気トンネル接合（ＭＴＪ）ピラーを含む磁区デバイスに関する。
【背景技術】
【0002】
フラッシュ・メモリの代替となる次世代の不揮発性磁気メモリとして、抵抗可変素子を使用することによってデータが記憶される抵抗変化メモリ、例えば磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）、抵抗ランダム・アクセス・メモリ（ＲｅＲＡＭ）、および相変化ランダム・アクセス・メモリ（ＰＣＲＡＭ）などが注目されている。
【0003】
磁壁駆動型（または磁壁移動型）は比較的新しく開発されたＭＲＡＭのタイプの１つである。磁壁駆動型ＭＲＡＭは、磁壁駆動層（すなわち磁気自由層）の面内方向に電流を流れさせ、スピン偏極電子のスピン・トランスファー効果によって磁壁を移動させ、書込み電流の方向に従って強磁性膜の磁化方向を反転させ、およびデータを書き込む。
【0004】
アナログ・メモリにおいて使用可能な改善されたＭＲＡＭデバイスが現在求められている。
【発明の概要】
【0005】
本発明の実施形態では、磁気トンネル接合（ＭＴＪ）ピラーの磁気自由層（すなわちストレージ層）がＭＴＪピラーの下に配設されている導電書込み線に密に近接している磁区デバイスが提供される。磁区デバイスは、導電書込み線の下に互いに離れて配置された底部電極の対と、ＭＴＪピラー上に配置されている頂部電極と、を更に含む。磁区デバイスはアナログ・メモリにおいて使用することができ、これには人工知能（ＡＩ）用途のためのマルチ・ビット記憶アナログ・メモリが含まれる。
【0006】
本願の一態様は、導電書込み線上に配置されている磁気トンネル接合（ＭＴＪ）ピラーを含む磁区デバイスに関する。
【0007】
いくつかの実施形態では、磁区デバイスのＭＴＪピラーは、底部から頂部へと磁気自由層、トンネル・バリア層、および磁気参照層を含む、頂部ピン止めＭＴＪピラーである。頂部ピン止めＭＴＪピラーが使用されるそのような実施形態では、頂部ピン止めＭＴＪピラーの磁気自由層は導電書込み線との直接接合面を形成し得る。また、頂部ピン止めＭＴＪピラーが使用されるそのような実施形態では、頂部ピン止めＭＴＪピラーの磁気自由層は導電書込み線から１つまたは複数の材料層の厚さだけ離隔され得る。いくつかの実施形態では、１つまたは複数の材料層は、電流閉じ込め層、導電ビア構造体、または電流閉じ込め層と導電ビア構造体を組み合わせたものを含む。
【0008】
いくつかの実施形態では、磁区デバイスのＭＴＪピラーは、底部から頂部へと磁気参照層、トンネル・バリア層、および磁気自由層を備える、底部ピン止めＭＴＪピラーである。底部ピン止めＭＴＪピラーが使用されるそのような実施形態では、底部ピン止めＭＴＪピラーの磁気自由層は、少なくとも磁気参照層とトンネル・バリア層とを組み合わせた厚さだけ、導電書込み線から離隔されている。いくつかの場合には、組み合わされた厚さは、１つまたは複数の材料層の厚さを更に含み得る。いくつかの実施形態では、１つまたは複数の材料層は、電流閉じ込め層、導電ビア構造体、または電流閉じ込め層と導電ビア構造体を組み合わせたものを含む。
【0009】
磁区デバイスは、導電書込み線の下に配置されこれと接触している離隔された底部電極の対を更に含み得る。離隔された底部電極の対の各底部電極は、第１の導電性構造体の表面上に配置されている。各第１の導電性構造体は、電界効果トランジスタなどのアクセス・デバイスに接続されている。
【0010】
磁区デバイスは、ＭＴＪピラー上に配置されている頂部電極を更に含み得る。いくつかの実施形態では、頂部電極は、ＭＴＪピラーおよび導電性書込み層の各々の最も外側の側壁と垂直方向に整列されている、最も外側の側壁を有する。誘電体ライナは、頂部電極の最頂面上に、ならびに頂部電極、ＭＴＪピラー、および導電性書込み層の各々の最も外側の側壁に沿って、配置され得る。頂部電極の最頂面の一部に接触する導電性構造体が存在し得る。
【0011】
本願の別の態様では、上で開示したこの進歩性を備えた磁区デバイスのプログラミング（すなわち書込み動作）の方法が提供される。一実施形態では、方法は、導電書込み線上に配置されている磁気トンネル接合（ＭＴＪ）ピラーを含む磁区デバイスを提供することと、その後導電書込み線に電流を流すことと、を含み、導電書込み線における電流はＭＴＪピラーの磁気自由層内に磁区核を形成する磁場を生成する。
【0012】
プログラミングのいくつかの実施形態では、ＭＴＪピラーは磁気自由層に加えて、トンネル・バリア層と、磁気参照層と、磁気自由層から１ｎｍ～１００ｎｍの距離だけ離隔されている導電書込み線と、を更に含む。いくつかの実施形態では、電流によって生成される磁場はＩ／ｄの大きさを有し、ここでＩは導電書込み線における電流の強度であり、ｄは導電書込み線が磁気自由層から離隔される距離である。
【0013】
本願の別の態様では、上で開示したこの進歩性を備えた磁区デバイスの抵抗状態を読み取る方法が提供される。一実施形態では、方法は、導電書込み線上に配置されている磁気トンネル接合（ＭＴＪ）ピラーを備える磁区デバイスを提供することを含み、導電書込み線の下には離隔された底部電極の対が配置されており、ＭＴＪピラー上には頂部電極が配置されている。次に、底部電極の少なくとも一方および頂部電極に読取り電圧が印加され、その後読取り電圧によってもたらされるデバイス抵抗が測定される。本願では、デバイス抵抗は、ＭＴＪピラーの磁気参照層の磁化に沿って／逆らって整列された磁区の面積に比例する。いくつかの実施形態では、底部電極の対と頂部電極との間に電圧を印加することができる。
【図面の簡単な説明】
【0014】
【図1】先行技術の磁壁ベースのデバイスの断面図である。
【図2A】本願の様々な実施形態に係る磁区デバイスの断面図である。
【図2B】本願の様々な実施形態に係る磁区デバイスの断面図である。
【図2C】本願の様々な実施形態に係る磁区デバイスの断面図である。
【図2D】本願の様々な実施形態に係る磁区デバイスの断面図である。
【図5】本願の実施形態に係る、４つの磁区デバイスを含む構造体の様々な断面を示す上面図であり、それら磁区デバイスのうちの２つにはデバイスＡおよびデバイスＢと標示されている。
【図6A】本願の実施形態に係る磁区デバイスの形成において使用され得る、図５に示すＸ－Ｘに沿った初期構造体の断面図であり、初期構造体は、第１の層間誘電体（ＩＬＤ）材料に埋め込まれた複数の第１の導電性構造体を含む、バック・エンド（ＢＥＯＬ：ｂａｃｋ－ｅｎｄ－ｏｆ－ｔｈｅ－ｌｉｎｅ）の構造体である。
【図7A】より低い相互接続レベル上に複数の開口部を含む第２のＩＬＤ材料を形成した後の、図６Ａに示す（および図５に示すＸ－Ｘに沿った）初期構造体の断面図であり、各開口部は、下にある第１のＩＬＤ材料に存在する第１の導電性構造体のうちの１つの表面を物理的に露出させている。
【発明を実施するための形態】
【0015】
ここで本願について以下の考察および本願に付属する図面を参照してより詳細に記載する。本願の図面は単に例示の目的で提供されており、したがってそれらの図面は正確な縮尺では描かれていないことに留意されたい。類似の対応する要素は類似の参照符号で言及されることにも留意されたい。
【0016】
以下の説明では、本願の様々な実施形態の理解をもたらすために、特定の構造、構成要素、材料、寸法、処理のステップおよび技術などの、多数の具体的な詳細が明記される。しかしながら、当業者には、これらの具体的な詳細がなくても本願の様々な実施形態を実施できることが諒解されるであろう。その他の事例では、本願を曖昧にするのを避けるために、よく知られている構造または処理ステップは詳細には記載していない。
【0017】
ある要素、例えば層、領域、または基板が別の要素「上に（ｏｎ）」またはその「上に（ｏｖｅｒ）」存在すると言及される場合、そのある要素はその別の要素上にじかに存在し得るか、または介在する要素が存在してもよいことが理解されよう。対照的に、ある要素が別の要素「上にじかに（ｄｉｒｅｃｔｌｙ ｏｎ）」またはその「上にじかに（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」存在すると言及される場合、介在する要素は存在しない。また、ある要素が別の要素の「下に（ｂｅｎｅａｔｈ）」または「下方に（ｕｎｄｅｒ）」存在すると言及される場合、そのある要素はその別の要素の下もしくは下方にじかに存在し得るか、または介在する要素が存在してもよいことも理解されよう。対照的に、ある要素が別の要素の「下にじかに（ｄｉｒｅｃｔｌｙ ｂｅｎｅａｔｈ）」またはその「下方にじかに（ｄｉｒｅｃｔｌｙ ｕｎｄｅｒ）」存在すると言及される場合、介在する要素は存在しない。
【0018】
最初に図１を参照すると、先行技術の磁壁ベースのデバイスが図示されている。図１に図示されている先行技術の磁壁ベースのデバイスは、底部電極１０の対を含む。各底部電極１０はアクセス・デバイスに、例えば電界効果トランジスタ（ＦＥＴ）、すなわちＦＥＴ１およびＦＥＴ２に、接続されている。底部電極１０の上方には、（ストレージ層の役割を果たす）磁気自由層１４が配置されている。磁気自由層１４の上には、トンネル・バリア層１６と、磁気参照層１８と、頂部電極２０とが存在する。図１に図示されている先行技術の磁壁ベースのデバイスでは、スピン・トルクによって誘起された磁壁の動きによって書込みが行われ、トンネル磁気抵抗（ＴＭＲ）測定によって読取りが行われる。
【0019】
ここで図２Ａを参照すると、本願の実施形態に係る磁区デバイスが図示されている。図２に図示されている磁区デバイスはまた、底部電極５８の対も含む。各底部電極５８はアクセス・デバイスに、例えば電界効果トランジスタ（ＦＥＴ）、すなわちＦＥＴ１およびＦＥＴ２に、接続されている。図２Ａに図示されているこの進歩性を備えた磁区デバイスでは、底部電極５８の対の上方に、導電書込み線６２と、電流閉じ込め層６４と、磁気自由層６６と、トンネル・バリア層６８と、磁気参照層７０と、頂部電極７２と、を含む、ＭＴＪを含む構造体が配置されている。本願では、磁気自由層６６、トンネル・バリア層６８、および磁気参照層７０によって、ＭＴＪピラー（すなわちメモリ素子）が提供される。いくつかの実施形態では、電流閉じ込め層６４は存在せず、ＭＴＪピラーは導電書込み線６２との直接接合面を形成し得る。電流閉じ込め層６４は、存在する場合、導電書込み線６２よりも高い抵抗率を有し、書込み電流が主として導電書込み線６２を流れることを可能にする。
【0020】
本願では、ＭＴＪピラー（６６／６８／７０）の磁気自由層６６は、導電書込み線６２に密に近接している。「密に近接して」とは、ＭＴＪピラー（６６／６８／７０）の磁気自由層６６が導電書込み線６２と直接物理的に接触しているか、または、ＭＴＪピラー（６６／６８／７０）の磁気自由層６６が導電書込み線６２から１ｎｍ～１００ｎｍの距離だけ分離されているか、のいずれかであることを意味する。言い方を変えれば、用語「密に近接して」は、ＭＴＪピラーの磁気自由層６６が導電書込み線６２から１００ｎｍ以下の距離に配置されていることを表す。図示されている実施形態では、ＭＴＪピラー（６６／６８／７０）の磁気自由層６６は、電流閉じ込め層６４の厚さによって表される距離だけ、導電書込み線６２から分離されている。他の実施形態では、ＭＴＪピラーが磁気自由層６６が磁気参照層７０およびトンネル・バリア層６８の両方の上方に配置される構成を有するとき、ＭＴＪピラー（６６／６８／７０）の磁気自由層６６は、電流閉じ込め層６４と磁気参照層７０とトンネル・バリア層６８とを組み合わせた厚さによって表される距離だけ、導電書込み線６２から分離される。存在する場合、電流閉じ込め層６４はその抵抗－面積の積がトンネル・バリア層６８の場合よりも顕著に小さく（１０分の１）、したがって、電流閉じ込め層６４によって導入される直列抵抗は、ＭＴＪを含むデバイスの磁気抵抗を大きく低減することがない。
【0021】
ここで図２Ｂ～図２Ｄを参照すると、本願の他の実施形態に係る他の磁区デバイスが図示されている。特に、図２Ｂには、電流閉じ込め層６４が導電ビア構造体ＶＳに置き換わっている点を除いては図２Ａに示されているデバイスと類似の磁区デバイスが図示されている（導電ビア構造体ＶＳは、第１の導電性構造体５２について本明細書で以下に述べる導電性材料のうちの１つを含み得る）。アクセス・デバイス、すなわちＦＥＴ１およびＦＥＴ２は、明確にするために図２Ｂには示されていない。図２Ｂでは、磁気自由層６６は導電書込み線６２から導電ビア構造体ＶＳの厚さだけ離隔されている。
【0022】
図２Ｃには、導電ビア構造体ＶＳが電流閉じ込め層６４と共に使用され、その結果磁気自由層６６が電流閉じ込め層６４と導電ビア構造体ＶＳとを組み合わせた厚さだけ導電書込み線６２から離隔されている点を除いては、図２Ａに示されているデバイスと類似の、磁区デバイスが図示されている。アクセス・デバイス、すなわちＦＥＴ１およびＦＥＴ２は、明確にするために図２Ｃには示されていない。
【0023】
図２Ｄには、導電ビア構造体ＶＳがパターニングされた電流閉じ込め層６４と共に使用され、その結果磁気自由層６６がパターニングされた電流閉じ込め層６４と導電ビア構造体ＶＳとを組み合わせた厚さだけ導電書込み線６２から離隔されている点を除いては、図２Ａに示されているデバイスと類似の、磁区デバイスが図示されている。アクセス・デバイス、すなわちＦＥＴ１およびＦＥＴ２は、明確にするために図２Ｄには示されていない。
【0024】
図２Ａ～図２Ｄに示す図示されている実施形態のいずれにおいても、磁気参照層７０がトンネル・バリア層６８の下に配置され、磁気自由層６６がトンネル・バリア層６８の上方に配置されるように、磁気自由層６６と磁気参照層７０の場所を入れ換えることのできることが強調される。
【0025】
ここで図３Ａを参照すると、デバイス書込み（すなわちプログラミング）動作中の図２Ａの磁区デバイスが示されている。デバイス書込み動作は導電書込み線６２に電流を流すことを含む（図３Ａの矢印はこの電流の方向を示す）。この電流は、磁気自由層６６（すなわちストレージ層）内に磁区核を形成する磁場（図３Ａにおいて円で示す）を生成する。磁気参照層７０は、中に磁区が形成されるのを防止するような高い保磁力を有する。磁場の強度および方向によって各磁区配向の相対面積が決定される。この例において生成される磁場の大きさは約Ｉ／ｄであり得、ここでＩは導電書込み線６２における電流の強度であり、ｄは磁気自由層６６（すなわちストレージ層）からの距離である。図４は、上記した書込み動作に関するデバイス抵抗対流れる書込み電流を示すグラフである。大きい正／負電流では、磁気自由層６６（すなわちストレージ層）の磁化は磁気参照層７０と反平行／平行に完全に飽和し、デバイスの抵抗レベルの最大値／最小値を定める。デバイスは、異なる磁化方向を有する複数の磁区が共存する飽和していない領域で動作することになる。デバイスは、大まかに面積の５０％が磁気参照層の磁化に沿って整列された磁化成分を有することになり、面積の５０％が磁気参照層の磁化に逆らって整列された磁化成分を有することになる状態で、初期化され得る。そのような初期化プロセスは消磁プロセスとも呼ばれ、振幅が減少する正および負の磁界を交互に印加することによって実行され得る。この初期状態は、図４において流れる電流がゼロの場合で表されており、高抵抗状態と低抵抗状態との間の中間の抵抗を有する。正／負電流を更に流すことによって、磁気参照層の磁化方向に逆らって／沿って整列された磁区を有する面積が大きくなり、デバイスの抵抗が次第に大きく／小さくなる。
【0026】
ここで図３Ｂを参照すると、デバイス読取り動作中の図２Ａの磁区デバイスが示されている。デバイス読取り動作は、底部電極５８と頂部電極７２との間に読取り電圧を印加することと、次いで印加された読取り電圧によってもたらされるデバイス抵抗を測定することと、を含む。測定することは、センス増幅器読取り回路を使用して、デバイスを流れる電流を感知することによって行われ得る。デバイス抵抗は、磁気参照層７０の磁化に沿って／逆らって整列された磁区の面積に比例する。
【0027】
本願の磁区デバイスを含む構造体を形成する方法について、図６Ａ～図１３Ｃを参照して以下で詳細に記載する。ただしこれらの図面を最もよく理解するために、最初に図５を参照する。図５は本願の実施形態に係る、４つの磁区デバイスを含む構造体の様々な断面を示す上面図であり、それら磁区デバイスのうちの２つにはデバイスＡおよびデバイスＢと標示されている。Ｘ－ＸはデバイスＡおよびデバイスＢの両方を含む軸線に沿った断面であり、Ｙ１－Ｙ１は、デバイスＢおよびデバイスＣ（図５には示されていないが、Ｙ１－Ｙ１断面には示されている、例えば図６Ｂ、図７Ｂ等を参照されたい）を通る、Ｘ－Ｘに対して垂直な断面であり、Ｙ２－Ｙ２は、２つの隣り合ったデバイスＢと２つの隣り合ったデバイスＣとの間の、Ｘ－Ｘに対して垂直な断面である。
【0028】
ここで図６Ａ～図６Ｃを参照すると、本願の実施形態に係る磁区デバイスの形成において使用され得る初期構造体（５０／５２）の様々な断面図が示されている。採用され得る初期構造体は、第１の層間誘電体（ＩＬＤ）材料５０に埋め込まれた複数の第１の導電性構造体５２を含む、バック・エンド（ＢＥＯＬ）の構造体（５２／５０）である。各第１の導電性構造体５２は典型的には、第１のＩＬＤ材料５０の最頂面と同一表面上にある最頂面を有する。
【0029】
図６Ａ～図６Ｃに図示されているＢＥＯＬの構造体は、例えば１つまたは複数のトランジスタなどの１つまたは複数のアクセス・デバイスを含むフロント・エンド（ＦＥＯＬ：ｆｒｏｎｔ－ｅｎｄ－ｏｆ－ｔｈｅ－ｌｉｎｅ）・レベル（明確には示されていない）の上方に配置されることに留意されたい。図６Ａ～図６Ｃには、ＦＥＯＬ中に存在し得るトランジスタの一例として、デバイスＡのＦＥＴ１およびＦＥＴ２とデバイスＢのＦＥＴ１およびＦＥＴ２とが示されている。いくつかの実施形態では、図６Ａ～図６Ｃに図示されているＢＥＯＬ構造体は、ミドル（ＭＯＬ：ｍｉｄｄｌｅ－ｏｆ－ｔｈｅ－ｌｉｎｅ）・レベルである。他の実施形態では、図６Ａ～図６Ｃに図示されているＢＥＯＬ構造体は、多層化ＢＥＯＬ相互接続構造体の相互接続レベルである。
【0030】
第１のＩＬＤ材料５０は、例えば二酸化ケイ素、シルセスキオキサン、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含むＣドープ酸化物（すなわち有機ケイ酸塩）、熱硬化性ポリアリーレン・エーテル、またはこれらの多層を含む、任意の誘電体材料で構成され得る。用語「ポリアリーレン」は本願において、結合、縮合環、または例えば酸素、硫黄、スルホン、スルホキシド、カルボニルなどの不活性連結基によって互いに連結されたアリール部位または不活性置換アリール部位を表すために使用される。
【0031】
第１のＩＬＤ材料５０は、４．０以下である誘電率を有し得る（特に断らない限り、本明細書で述べられる全ての誘電率は真空に対して測定される）。一実施形態では、第１のＩＬＤ材料５０は２．８以下の誘電率を有する（すなわち、超低ｋ（ＵＬＫ）誘電体材料が使用される）。これらのＵＬＫ誘電体材料は一般に、誘電率が４．０よりも大きい誘電体材料と比較して、寄生クロス・トークがより低い。第１のＩＬＤ材料５０として採用され得るＵＬＫ誘電体材料の例としては、限定するものではないが、ＯＭＣＴＳ（オクタメチルシクロテトラシロキサン）およびＳｉＮＣＨが挙げられる。
【0032】
第１のＩＬＤ材料５０は、例えば化学気相成長法（ＣＶＤ）、プラズマ促進化学蒸気成長法（ＰＥＣＶＤ）、またはスピン・オン・コーティングなどの堆積プロセスによって形成され得る。誘電体材料層１０は５０ｎｍ～２５０ｎｍの厚さを有し得る。本願では、５０ｎｍよりも小さいおよび２５０ｎｍよりも大きい他の厚さも採用され得る。
【0033】
第１のＩＬＤ材料５０に存在する各第１の導電性構造体５２は、導電性金属または導電性金属合金で構成される。本願において使用され得る導電性金属の例としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、またはタングステン（Ｗ）が挙げられ、一方で導電性金属合金の例はＣｕ－Ａｌ合金である。導電性金属または導電性金属合金層は、例えばＣＶＤ、ＰＥＣＶＤ、スパッタリング、化学溶液成長法、またはめっきなどの堆積プロセスを利用して形成され得る。一実施形態では、導電性金属または導電性金属合金層を形成する際に、ボトム・アップめっきプロセスが採用される。
【0034】
いくつかの実施形態では、第１の導電性構造体５２の各々の側壁および底壁に沿って拡散バリア・ライナが形成される。いくつかの実施形態では、拡散バリア・ライナは存在しない。拡散バリア・ライナは、拡散バリア材料（すなわち、銅などの導電性材料がその中に拡散するのを防止するためのバリアの役割を果たす材料）で構成される。拡散バリア・ライナの提供において使用され得る拡散バリア材料の例としては、限定するものではないが、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｗ、またはＷＮが挙げられる。いくつかの実施形態では、拡散バリア材料は拡散バリア材料の材料スタックを含み得る。一例では、拡散バリア材料はＴａ／ＴａＮのスタックで構成され得る。拡散バリア材料層は、例えばＣＶＤ、ＰＥＣＶＤ、原子層成長法（ＡＬＤ）、物理気相成長法（ＰＶＤ）、スパッタリング、化学溶液成長法、またはめっきを含む、堆積プロセスによって形成され得る。
【0035】
第１のＩＬＤ材料５０、第１の導電性構造体５２、および存在する場合は拡散バリア・ライナを含む構造体は、例えばダマシン・プロセスを含む、当業者によく知られている従来のプロセスを利用して形成され得る。ダマシン・プロセスは、リソグラフィ・パターニングによって第１のＩＬＤ材料５０に開口部を形成することと、存在する場合は、開口部内におよび第１のＩＬＤ材料５０上に拡散バリア材料を形成することと、各開口部に上で定めたような導電性材料を充填することと、を含む。開口部の外側で第１のＩＬＤ材料５０上に存在する何らかの材料（拡散バリア材料および導電性材料を含む）を除去するために、例えば化学機械研磨（ＣＭＰ）などの平面化プロセスが使用され得る。
【0036】
ここで図７Ａ～図７Ｃを参照すると、より低い相互接続レベル（５０／５２）上に複数の開口部５６を含む第２のＩＬＤ材料５４を形成した後の、図６Ａ～図６Ｃに示す初期構造体の様々な断面図が示されており、各開口部５６は、下にある第１のＩＬＤ材料５０に存在する第１の導電性構造体５２のうちの１つの表面を物理的に露出させている。
【0037】
第２のＩＬＤ材料５４は、第１のＩＬＤ材料５０に関して上述した誘電体材料のうちの１つを含み得る。本願のいくつかの実施形態では、第２のＩＬＤ材料５４は、第１のＩＬＤ材料５０を提供する誘電体材料と同じ組成の誘電体材料で構成される。更に他の実施形態では、第２のＩＬＤ材料５４は、第１のＩＬＤ材料５０を提供する誘電体材料とは組成の異なる誘電体材料で構成される。第２のＩＬＤ材料５４は、第１のＩＬＤ材料５０の形成における上述した堆積プロセスのうちの１つを利用して形成され得る。
【0038】
第２のＩＬＤ材料に形成される開口部５６の各々は、リソグラフィおよびエッチングによって形成され得る。第２のＩＬＤ材料５４に形成されている各開口部５６が有する限界寸法（ＣＤ）は、典型的には下にある第１の導電性構造体５２のＣＤよりも小さい。
【0039】
いくつかの実施形態（図示せず）では、第２のＩＬＤ材料５４の形成前に、より低い相互接続レベル（５０／５２）上に誘電体キャップ層を形成することができる。採用される場合、誘電体キャップ層は、第１のＩＬＤ材料５０または第２のＩＬＤ材料５４あるいはその両方を提供する誘電体材料と必ずしも常にではないが通常は組成の異なる、誘電体材料で構成される。誘電体キャップ層として使用され得る誘電体材料の例示的な例としては、限定するものではないが、ＳｉＮ、ＳｉＣ、Ｓｉ３Ｎ４、ＳｉＯ２、ＡｌＯｘ、炭素ドープ酸化物、窒素および水素ドープされた炭化ケイ素ＳｉＣ（Ｎ，Ｈ）、またはこれらの多層が挙げられる。誘電体キャップ層は、例えばＣＶＤ、ＰＥＣＶＤ、化学溶液成長、蒸着、またはＡＬＤなどの堆積プロセスを利用して形成され得る。誘電体キャップ層は５ｎｍ～５０ｎｍの厚さを有し得るが、本願では誘電体キャップ層の他の厚さが可能でありかつ使用され得る。存在する場合、誘電体キャップ層は、第２のＩＬＤ材料５４に開口部を形成するのに使用されるものと同じまたは異なるエッチを利用して「開かれる（ｏｐｅｎｅｄ）」。
【0040】
ここで図８Ａ～図８Ｃを参照すると、第２のＩＬＤ材料５４に存在する複数の開口部５６の各々の中に底部電極５８を形成した後の、図７Ａ～図７Ｃに示す初期構造体の様々な断面図が示されている。第２のＩＬＤ材料５４に形成されている各底部電極５８が有する限界寸法（ＣＤ）は、典型的には下にある第１の導電性構造体５２のＣＤよりも小さい。各底部電極５８は、第２のＩＬＤ材料５４の最頂面と同一表面上にある最頂面を有する。
【0041】
各底部電極５８は、下にある第１の導電性構造体５２のうちの１つの表面上に存在し、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｃｏ、ＣｏＷＰ、ＣｏＮ、Ｗ、ＷＮ、またはこれらの任意の組合せなどの、導電性材料で構成され得る。各底部電極５８は、例えばスパッタリング、ＡＬＤ、ＣＶＤ、ＰＥＣＶＤ、またはＰＶＤなどの堆積プロセスによって形成され得る。各底部電極５８を提供する導電性材料の堆積に続いて、（例えば化学機械研磨などの）平面化プロセスを行うことができる。
【0042】
ここで図９Ａ～図９Ｃを参照すると、第２のＩＬＤ材料５４の上方にＭＴＪを含む材料のスタック６０を形成した後の、図８Ａ～図８Ｃに示す初期構造体の様々な断面図が示されている。いくつかの実施形態では、図９Ａ～図９Ｃに図示されているように、ＭＴＪを含む材料のスタック６０は、低抵抗金属層６２Ｌと、電流閉じ込め材料の層６４Ｌと、磁気自由材料の層６６Ｌと、トンネル・バリア材料の層６８Ｌと、磁気参照層材料の層７０Ｌと、金属ハード・マスク層７２Ｌと、を含む、頂部ピン止め型のＭＴＪを含む材料のスタックである。デバイスの導電書込み線６２を提供するために、低抵抗金属層６２Ｌが使用されることになり、金属ハード・マスク層７２Ｌはデバイスの頂部電極７２として機能することに留意されたい。
【0043】
例えば、磁気参照層７０Ｌが磁気自由層６６Ｌの下に配置されている底部ピン止めされたＭＴＪを含む材料のスタック（図示せず）などの、他のＭＴＪを含む材料のスタック構成が可能である。いくつかの実施形態（図示せず）では、磁気自由材料の層６６Ｌは、非磁性スペーサによって分離されている磁気自由材料の第１の層と磁気自由材料の第２の層とを含む。
【0044】
材料スタック６０の様々な材料層は、例えばめっき、スパッタリング、プラズマ増強原子層堆積（ＰＥＡＬＤ）、ＰＥＣＶＤ、またはＰＶＤなどの、１つまたは複数の堆積プロセスを利用することによって形成され得る。
【0045】
低抵抗金属層６２Ｌは、１Ｅ－５オーム・ｃｍ以下である抵抗率を有する任意の金属を含み得る。低抵抗金属層６２Ｌとして使用され得る金属の例としては、限定するものではないが、タングステン（Ｗ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、銀（Ａｇ）、および金（Ａｕ）が挙げられる。上述したように、低抵抗金属層６２Ｌは、本願のデバイスにおける導電書込み線６２を提供することになる。低抵抗金属層６２Ｌは典型的には２０ｎｍ～８０ｎｍの厚さを有するが、低抵抗金属層６２Ｌの厚さとして低抵抗金属層６２Ｌの他の厚さが可能でありかつ使用され得る。
【0046】
いくつかの実施形態では、電流閉じ込め材料の層６４Ｌは、例えばＴｉ、ＴｉＮ、Ｔａ、またはＴａＮ、あるいはこれらの組合せなどの、拡散バリア材料で構成され得る。電流閉じ込め材料の層６４Ｌが拡散バリア材料である実施形態では、電流閉じ込め材料の層６４Ｌは典型的には１ｎｍ～１００ｎｍの厚さを有する。他の実施形態では、電流閉じ込め材料の層６４Ｌは、例えばＭｇＯ、ＡｌＯ、ＴｉＯ、またはＴａＯ、あるいはこれらの組合せなどの、金属酸化物で構成され得る。電流閉じ込め材料の層６４Ｌが金属酸化物で構成されている実施形態では、電流閉じ込め層６４Ｌは２ｎｍ未満の厚さを有し得る。更に他の実施形態では、電流閉じ込め材料の層６４Ｌを材料スタック６０から省略してもよい。
【0047】
磁気自由材料の層６６Ｌは、磁気参照材料の層７０Ｌの磁化配向に対する配向を変更可能な磁化を有する磁性材料（または磁性材料のスタック）で構成され得る。磁気自由材料の層６６Ｌ用の例示的な磁性材料としては、コバルト、鉄、コバルト－鉄の合金、ニッケル、ニッケル－鉄の合金、およびコバルト－鉄－ホウ素の合金の、合金または多層あるいはその両方が挙げられる。
【0048】
存在する場合、非磁性金属スペーサ層は、そこを通して磁気情報を伝達可能であり、また平衡状態において磁気自由材料の第１および第２の層が常に平行になるように磁気自由材料の２つの層が磁気的に１つに結合することも可能にする、非磁性の金属または金属合金で構成される。非磁性金属スペーサ層は、磁気自由材料の第１の層と第２の層との間のスピン・トルク・スイッチングを可能にする。存在する場合、磁気自由材料の第２の層は、磁気自由材料の層６６Ｌに関して上述した磁性材料のうちの１つを含み得る。一実施形態では、磁気自由材料の第２の層は、磁気自由材料の層６６Ｌと同じ磁性材料で構成される。別の実施形態では、磁気自由材料の第２の層は、磁気自由材料の層６６Ｌとは組成の異なる磁性材料で構成される。
【0049】
トンネル・バリア材料の層６８Ｌは絶縁体材料で構成されており、適切なトンネル抵抗が提供されるような厚さで形成されている。トンネル・バリア材料の層６８Ｌ用の例示的な材料としては、酸化マグネシウム、酸化アルミニウム、および酸化チタン、または半導体もしくは低バンドギャップ絶縁体などの、電気トンネル・コンダクタンスのより高い材料が挙げられる。
【0050】
磁気参照材料の層７０Ｌは固定された磁化を有する。磁気参照材料の層７０Ｌは、金属、または１種もしくは複数種の金属を含む金属合金（またはそれらのスタック）で構成され得る。代替の実施形態では、磁気参照材料の層７０Ｌを形成するための例示的な金属としては、鉄、ニッケル、コバルト、クロム、ホウ素、プラチナ、イリジウム、またはマンガンが挙げられる。例示的な金属合金は上で例示した金属を含み得る。一実施形態では、これらの材料および領域の組合せも採用され得る。
【0051】
金属ハード・マスク層７２Ｌは、底部電極５８に関して上述した導電性材料のうちの１つで構成され得る。一実施形態では、金属ハード・マスク層７２Ｌを提供する導電性材料は底部電極５８とは組成が異なる。別の実施形態では、金属ハード・マスク層７２Ｌを提供する導電性材料は底部電極５８と組成が同じである。
【0052】
ここで図１０Ａ～図１０Ｃを参照すると、ＭＴＪを含む構造体６１を提供するべくＭＴＪを含む材料のスタック６０をパターニングした後の、図９Ａ～図９Ｃに示す初期構造体の様々な断面図が示されている。ＭＴＪを含む構造体６１の数は、本願の図１０Ａ～図１０Ｃに示されるような２つに限定されず、いくつかの実施形態では、単一のＭＴＪを含む構造体６１が形成され得、一方他の実施形態では、２つ以上のＭＴＪを含む構造体６１が形成され得る。ＭＴＪを含む材料のスタック６０のパターニングはフォトリソグラフィおよびエッチングを含む。エッチングはイオン・ビーム・エッチング（ＩＢＥ）を含み得る。ＭＴＪを含む構造体６１は典型的には円筒形の形状である。ただし本願では、ＭＴＪを含む構造体６１の形状として他の非対称な形状が可能でありかつ利用され得る。各ＭＴＪを含む構造体６１は下にある底部電極５８の対を含む。
【0053】
各ＭＴＪを含む構造体６１は、ＭＴＪを含む材料のスタック６０の残留している、すなわちエッチングされていない部分を含む。図示されている本願の実施形態では、各ＭＴＪを含む構造体６１は、低抵抗金属層６２Ｌ（以降「導電書込み線６２」）、電流閉じ込め材料の層６４Ｌ（以降「電流閉じ込め層６４」）、磁気自由材料の層６６Ｌ（以降「磁気自由層６６」）、トンネル・バリア材料の層６８Ｌ（以降「トンネル・バリア層６８」）、磁気参照材料の層７０Ｌ（以降「磁気参照層７０」）、および金属ハード・マスク層７２Ｌ（以降「頂部電極７２」）の、残留している部分を含む。各ＭＴＪを含む構造体６１は、磁気自由層６６、トンネル・バリア層６８、および磁気参照層７０で構成されているＭＴＪピラーと、頂部電極７２と、を含む。ＭＴＪピラーの磁気自由層６６は、導電書込み線６２に（上で定義したように）密に近接しており、図示されている実施形態では、ＭＴＪピラーの磁気自由層６６は、電流閉じ込め層６４の厚さだけ導電書込み線６２から分離されている。
【0054】
本願では例えば、ＭＴＪピラーの磁気自由層６６が導電書込み線６２との直接接合面を形成する磁区デバイス、または、ＭＴＪピラーの磁気自由層６６が１つもしくは複数の材料層の厚さもしくは組み合わされた厚さだけ導電書込み線６２から分離されている磁区デバイスを含む、磁区デバイスが企図されている。１つまたは複数の材料層は、底部ピン止めＭＴＪスタックのトンネル・バリア層および磁気参照層の両方、電流閉じ込め層、導電ビア構造体、またはこれらの任意の組合せを含み得る。
【0055】
ＭＴＪを含む構造体６１の各素子は、ＭＴＪを含む構造体６１中のその他の素子の最も外側の側壁と典型的には垂直方向に整列されている、最も外側の側壁を有する。各ＭＴＪを含む構造体６１は、各底部電極５８のＣＤよりも大きいＣＤを有する。
【0056】
本願のいくつかの実施形態では、ＭＴＪを含む材料のスタック６０のエッチング中に、第２のＩＬＤ材料５４の一部もエッチングすることができる。そのような実施形態では、各ＭＴＪを含む構造体６１の下に配置されている第２のＩＬＤ材料５４は、底部電極５８の最頂面と同一表面上にある最頂面を有し、エッチングされた第２のＩＬＤ材料５４は、垂直方向にオフセットされ各ＭＴＪを含む構造体６１の下に配置されている第２のＩＬＤ材料５４の最頂面の下に配置されている、窪んだ表面を有する。どの底部電極５８のどの部分も、このエッチに物理的に曝露されることはない。
【0057】
ここで図１１Ａ～図１１Ｃを参照すると、ＭＴＪを含む構造体６１上に誘電体ライナ７４を形成した後の、図１０Ａ～図１０Ｃに示す初期構造体の様々な断面図が示されている。示されているように、誘電体ライナ７４は、ＭＴＪ構造体６１の側壁および最頂面上に配置されている。誘電体ライナ７４はまた、第２のＩＬＤ材料５４の物理的に露出した表面上へと延びている。
【0058】
誘電体ライナ７４は誘電体材料で構成されており、これはいくつかの実施形態では、各ＭＴＪ構造体６１に（空気または水分あるいはその両方に対する）パッシベーションをもたらし得る。一例では、誘電体ライナ７４は窒化ケイ素で構成される。別の例では、誘電体ライナ７４は、ケイ素、炭素、および水素の原子を含む誘電体材料で構成される。いくつかの実施形態では、炭素および水素の原子に加えて、誘電体ライナ７４を提供する誘電体材料は、窒素および酸素の少なくとも一方の原子を含み得る。他の実施形態では、ケイ素、窒素、炭素、および水素の原子に加えて、誘電体ライナ７４を提供する誘電体材料は、ホウ素の原子を含み得る。一例では、誘電体ライナ７４は、ケイ素、炭素、水素、窒素、および酸素の原子を含むｎＢＬＯＫ誘電体材料で構成され得る。代替の例では、誘電体ライナ７４は、ケイ素、ホウ素、炭素、水素、および窒素の原子を含むＳｉＢＣＮ誘電体材料で構成され得る。
【0059】
誘電体ライナ７４は、例えばＰＥＣＶＤ、ＰＶＤ、またはＰＥＡＬＤなどの堆積プロセスを利用して形成され得る。誘電体ライナ７４は１０ｎｍ～２００ｎｍの厚さを有し得る。誘電体ライナ７４の厚さとして他の厚さが可能でありかつ採用され得る。いくつかの実施形態では、誘電体ライナ７４はコンフォーマルな厚さを有する。用語「コンフォーマル」は、材料層の水平表面に沿った垂直方向の厚さが、垂直表面に沿った横方向の厚さと実質的に同じ（すなわち±５％以内）であることを表す。
【0060】
【0061】
第３のＩＬＤ材料７６は、第１のＩＬＤ材料５０に関して上述した誘電体材料のうちの１つを含み得る。本願のいくつかの実施形態では、第３のＩＬＤ材料７６は、第１のＩＬＤ材料５０または第２のＩＬＤ材料５４あるいはその両方を提供する誘電体材料と同じ組成の誘電体材料で構成される。更に他の実施形態では、第３のＩＬＤ材料７６は、第１のＩＬＤ材料５０または第２のＩＬＤ材料５４あるいはその両方を提供する誘電体材料とは組成の異なる誘電体材料で構成される。第３のＩＬＤ材料７６は、第１のＩＬＤ材料５０の形成における上述した堆積プロセスのうちの１つを利用して形成され得る。
【0062】
ここで図１３Ａ～図１３Ｃを参照すると、第３のＩＬＤ材料７６に第２の導電性構造体７８を形成した後の図１２Ａ～図１２Ｃに示す初期構造体の様々な断面図が示されており、各第２の導電性構造体７８は、下にあるＭＴＪを含む構造体６１の表面に直接接触している。
【0063】
第２の導電性構造体７８は、最初に第３のＩＬＤ材料７６および誘電体ライナ７４に開口部（明確には示されていない）を形成することによって形成され得る。開口部はリソグラフィおよびエッチングによって形成され得る。第３の誘電体材料７６に開口部を形成した後で、任意選択的な平面化プロセスに続いて導電性金属または導電性金属合金を堆積させることによって、第２の導電性構造体７８が形成される。
【0064】
各第２の導電性構造体７８を提供する導電性金属または導電性金属合金は、第１の導電性構造体５２に関して上述した導電性金属または導電性金属合金のうちの１つを含み得る。いくつかの実施形態では、第２の導電性構造体７８は、第１の導電性構造体５２と同じ組成の導電性材料で構成される。他の実施形態では、第２の導電性構造体７８は、第１の導電性構造体５２とは組成の異なる導電性材料で構成される。各第２の導電性構造体７８を提供する導電性金属または導電性金属合金層は、各第１の導電性構造体５２を提供する導電性金属または導電性金属合金層の形成に関して上述した堆積処理のうちの１つを利用して形成され得る。各第２の導電性構造体７８は、第３のＩＬＤ材料７６の最頂面と同一表面上にある最頂面を有する。
【0065】
いくつかの実施形態では、拡散バリア・ライナは、第２の導電性構造体７８の各々の側壁および底壁に沿って形成されている。いくつかの実施形態では、拡散バリア・ライナは存在しない。拡散バリア・ライナは、上で定めたような拡散バリア材料（すなわち、銅などの導電性材料がその中に拡散するのを防止するためのバリアの役割を果たす材料）で構成される。拡散バリア材料層は、例えばＣＶＤ、ＰＥＣＶＤ、原子層成長法（ＡＬＤ）、物理気相成長法（ＰＶＤ）、スパッタリング、化学溶液成長法、またはめっきを含む、堆積プロセスによって形成され得る。存在する場合、拡散バリア・ライナは、第２の導電性構造体７８の最頂面および第３のＩＬＤ材料７６の最頂面と同一表面上にある最頂面を有する。
【0066】
図６Ａ～図１３Ｃには、図２Ｂに示されているデバイスを提供する際に使用され得る方法が説明されていることに留意されたい。図６Ａ～図１３Ｃに図示されている方法は、図２Ｂ、図２Ｃ、および図２Ｄに示されているその他のタイプのデバイスを形成するための、当技術分野でよく知られている処理技術を使用して修正され得る。
【0067】
本願についてその好ましい実施形態を参照して詳細に示し記載してきたが、本願の範囲から逸脱することなく、形態および詳細の上記のおよび他の変更を行ってもよいことが、当業者には理解されよう。したがって、本願が記載され図示されている厳密な形態および詳細に限定されず、付属の特許請求の範囲内にあることが、更に意図されている。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図11A】
【図11B】
【図11C】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図13C】
【国際調査報告】