特表 2023-547049 仮想製造環境内で変形および応力解析モデリングを実行するシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-11-09

(54)【発明の名称】仮想製造環境内で変形および応力解析モデリングを実行するシステムおよび方法

(51)【国際特許分類】

   G06F 30/398 20200101AFI20231101BHJP

   G06F 111/10 20200101ALN20231101BHJP

   G06F 119/14 20200101ALN20231101BHJP

【ＦＩ】

G06F30/398

G06F111:10

G06F119:14

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023521472

(86)(22)【出願日】2021-10-14

(85)【翻訳文提出日】2023-05-30

(86)【国際出願番号】 US2021054977

(87)【国際公開番号】W WO2022081840

(87)【国際公開日】2022-04-21

(31)【優先権主張番号】63/091,822

(32)【優先日】2020-10-14

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】518216467

【氏名又は名称】コベンター・インコーポレーテッド

【氏名又は名称原語表記】ＣＯＶＥＮＴＯＲ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110000028

【氏名又は名称】弁理士法人明成国際特許事務所

(72)【発明者】

【氏名】フェイジョー・ゴンザーロ

(72)【発明者】

【氏名】ヤン・イガン

(72)【発明者】

【氏名】ファケン・ダニエル

(72)【発明者】

【氏名】グライナー・ケネス・ビー．

【テーマコード（参考）】

5B146

【Ｆターム（参考）】

5B146AA22

5B146DJ02

5B146DJ07

5B146DJ14

(57)【要約】

【解決手段】
本発明の実施形態は、仮想製造環境内で変形および応力解析モデリングを実行する能力を提供する。より詳細には、実施形態により、界面適合メッシュを生成する必要がなく、ボクセルベースのモデルから直接、変形および応力解析を、モデル化できる仮想製造環境が可能となる。半導体デバイス構造の応力場は、半導体デバイスを製造するために使用されるプロセスシーケンスに指定されたポイントにおいて決定されてもよい。
【選択図】図１

【特許請求の範囲】

【請求項1】

仮想製造環境内で変形および応力解析モデリングを実行するためのコンピュータ実行可能な命令を保持する非一時的な媒体であって、前記命令は、実行されると、少なくとも１つのコンピューティングデバイスに、
仮想製造される半導体デバイス構造に関してプロセスエディタ内のプロセスシーケンスの選択を受信させ、
前記プロセスシーケンス内に挿入されるユーザ指定の変形および応力解析モデリングステップを受信させ、前記変形および応力解析モデリングステップが、実行される変形および応力解析モデリングのための前記プロセスシーケンスの期間中に指定されたポイントを示し、
前記半導体デバイス構造を物理的に製造するために実行されるパターニング、材料添加、および／または材料除去ステップをシミュレーションするために、前記プロセスシーケンスおよび２Ｄ設計データを使用することによって、前記半導体デバイス構造を物理的に製造するために使用される統合されたプロセスフローをモデル化する仮想製造実行を前記コンピューティングデバイスで実行させ、前記仮想製造実行が、
前記変形および応力解析モデリングステップまでの前記プロセスシーケンスを実行し、前記実行により、前記半導体デバイス構造の３Ｄ構造モデルが構築され、前記３Ｄ構造モデルが、前記半導体デバイス構造の物理的な製造の結果を予測するものであり、
前記変形および応力解析モデリングステップを行い、前記変形および応力解析モデリングステップが、結果データを生成し、
前記変形および応力解析モデリングステップから生成された前記結果データを出力させる、媒体。

【請求項2】

請求項１に記載の媒体であって、
前記結果データは、前記３Ｄ構造モデルの３Ｄグラフィカルビューに表示される、媒体。

【請求項3】

請求項１に記載の媒体であって、
前記命令は、実行されると、前記少なくとも１つのコンピューティングデバイスに、
複数の変形および応力解析ステップを前記プロセスシーケンスの指定場所で受信させ、
前記複数の変形および応力解析ステップに関する複数の結果データを生成させる、媒体。

【請求項4】

請求項３に記載の媒体であって、
前記複数の結果データは、前記３Ｄ構造モデルの３Ｄグラフィカルビューに表示される、媒体。

【請求項5】

請求項１に記載の媒体であって、
前記３Ｄ構造モデルは、ボクセルグリッドに配置された複数のボクセルを含む暗黙的幾何学表現を使用するボクセルベースのモデルであり、前記変形および応力解析モデリングステップは、
各ボクセルの体積分率データに基づいて、前記複数のボクセルにおける異なる材料間の界面の識別を行う、媒体。

【請求項6】

請求項５に記載の媒体であって、
前記変形および応力解析モデリングステップは、前記ボクセルグリッド上で粗化動作を行う、媒体。

【請求項7】

請求項６に記載の媒体であって、
前記粗化動作は、前記ボクセルグリッドが材料界面から離れて粗化される適応粗化動作である、媒体。

【請求項8】

仮想製造環境内で変形および応力解析モデリングを実行するコンピューティングデバイス実装方法であって、
仮想製造される半導体デバイス構造に関してプロセスエディタ内のプロセスシーケンスの選択を受信することであって、前記プロセスシーケンスが、ユーザ指定の変形および応力解析モデリングステップを含み、前記変形および応力解析モデリングステップが、実行される変形および応力解析モデリングのための前記プロセスシーケンスの期間中にポイントを示すことと、
前記半導体デバイス構造を物理的に製造するために実行されるパターニング、材料添加、および／または材料除去ステップをシミュレーションするために、前記プロセスシーケンスおよび２Ｄ設計データを使用することによって、前記半導体デバイス構造を物理的に製造するために使用される統合されたプロセスフローをモデル化する仮想製造実行を前記コンピューティングデバイスで実行することであって、前記仮想製造実行が、
前記変形および応力解析モデリングステップまでの前記プロセスシーケンスを実行し、前記実行により、前記半導体デバイス構造の３Ｄ構造モデルが構築され、前記３Ｄ構造モデルが、前記半導体デバイス構造の物理的な製造の結果を予測するものであり、
前記変形および応力解析モデリングステップを行い、前記変形および応力解析モデリングステップが、結果データを生成することと、
前記変形および応力解析モデリングステップから生成された前記結果データを出力することと
を含む、方法。

【請求項9】

請求項８に記載の方法であって、
前記結果データは、前記３Ｄ構造モデルの３Ｄグラフィカルビューに表示される、方法。

【請求項10】

請求項８に記載の方法であって、
複数の変形および応力解析ステップを前記プロセスシーケンスの指定場所で受信することと、
前記複数の変形および応力解析ステップに関する複数の結果データを生成することと
をさらに含む、方法。

【請求項11】

請求項８に記載の方法であって、
前記複数の結果データは、前記３Ｄ構造モデルの３Ｄグラフィカルビューに表示される、方法。

【請求項12】

請求項８に記載の方法であって、
前記３Ｄ構造モデルは、ボクセルグリッドに配置された複数のボクセルを含む暗黙的幾何学表現を使用するボクセルベースのモデルであり、前記方法は、
各ボクセルの体積分率データに基づいて、前記複数のボクセルにおける異なる材料間の界面を識別することをさらに含む、方法。

【請求項13】

請求項１２に記載の方法であって、
前記変形および応力解析モデリングステップは、前記ボクセルグリッド上で粗化動作を行う、方法。

【請求項14】

請求項１３に記載の方法であって、
前記粗化動作は、前記ボクセルグリッドが材料界面から離れて粗化される適応粗化動作である、方法。

【請求項15】

仮想製造環境内で変形および応力解析モデリングを実行するシステムであって、
１つまたは複数のプロセッサを備え、変形および応力解析モデリングモジュールを含む仮想製造環境を生成するように構成された少なくとも１つのコンピューティングデバイスであって、前記変形および応力解析モデリングモジュールが、実行時に、
仮想製造される半導体デバイス構造に関してプロセスエディタ内のプロセスシーケンスの選択を受信し、前記プロセスシーケンスが、ユーザ指定の変形および応力解析モデリングステップを含み、前記変形および応力解析モデリングステップが、実行される変形および応力解析モデリングのための前記プロセスシーケンスの期間中にポイントを示し、
前記半導体デバイス構造を物理的に製造するために実行されるパターニング、材料添加、および／または材料除去ステップをシミュレーションするために、前記プロセスシーケンスおよび２Ｄ設計データを使用することによって、前記半導体デバイス構造を物理的に製造するために使用される統合されたプロセスフローをモデル化する仮想製造実行を前記コンピューティングデバイスで実行し、前記仮想製造実行が、
前記変形および応力解析モデリングステップまでの前記プロセスシーケンスを実行し、前記実行により、前記半導体デバイス構造の３Ｄ構造モデルが構築され、前記３Ｄ構造モデルが、前記半導体デバイス構造の物理的な製造の結果を予測するものであり、
前記変形および応力解析モデリングステップを行い、前記変形および応力解析モデリングステップが、結果データを生成する、少なくとも１つのコンピューティングデバイスと、
前記少なくとも１つのコンピューティングデバイスと通信するディスプレイであって、前記ディスプレイが、前記変形および応力解析モデリングステップからの前記結果データを表示するように構成されるディスプレイと
を備える、システム。

【請求項16】

請求項１５に記載のシステムであって、
前記結果データは、前記３Ｄ構造モデルの３Ｄグラフィカルビューに表示される、システム。

【請求項17】

請求項１５に記載のシステムであって、
前記変形および応力解析モデリングモジュールは、
複数の変形および応力解析ステップを前記プロセスシーケンスの指定場所で受信し、
前記複数の変形および応力解析ステップに関する複数の結果データを生成する、システム。

【請求項18】

請求項１７に記載のシステムであって、
前記複数の結果データは、前記３Ｄ構造モデルの３Ｄグラフィカルビューに表示される、システム。

【請求項19】

請求項１５に記載のシステムであって、
前記３Ｄ構造モデルは、ボクセルグリッドに配置された複数のボクセルを含む暗黙的幾何学表現を使用するボクセルベースのモデルであり、
前記変形および応力解析モデリングステップは、各ボクセルの体積分率データに基づいて、前記複数のボクセルにおける異なる材料間の界面の識別を行う、システム。

【請求項20】

請求項１９に記載のシステムであって、
前記変形および応力解析モデリングステップは、前記ボクセルグリッド上で粗化動作を行う、システム。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願］
本出願は、２０２０年１０月１４日に出願された、米国仮出願番号第６３／０９１，８２２号に対する優先権を主張し、上記出願の全内容が、参照により本明細書に組み込まれる。

【背景技術】

【0002】

垂直統合型デバイスメーカー（ＩＤＭｓ）および独立ファウンドリにおける半導体開発組織は、ウエハ（「ウエハ」は、半導体材料の薄片であり、シリコン結晶で構成されることが多いが、必ずしもそうではない）から販売するチップ（集積回路（ＩＣｓ））を製造するために使用されるプロセス動作の統合されたシーケンスの開発に多大なリソースを費やしている。リソースの大部分は、実験用ウエハの製造、ならびにそれに関連する測定、計測（「計測」とは、半導体産業で行われる特殊なタイプの計測を指す）、および特性構造評価に費やされ、これらはすべて、統合されたプロセスによって確実に所望の半導体デバイス構造を生成できるようにするものである。これらの実験用ウエハは、デバイス構造の製造のために個別のプロセスを開発するため、また、総合的な、統合されたプロセスフローを開発するために、試行錯誤スキームに使用される。先端技術ノードのプロセスフローは複雑さを増しているため、実験用製造実行の大部分は、否定的または無効な特性評価結果となる。このような実験用の実行期間は長く、「ファブ」（製造環境）では数週間から数ヶ月に及び、費用もかさむ。ＦｉｎＦＥＴ、ＴｒｉＧａｔｅ、Ｈｉｇｈ－Ｋ／Ｍｅｔａｌ－Ｇａｔｅ、埋め込みメモリ、および高度なパターニングを含む、最近の半導体技術の進歩により、統合された半導体製造プロセスの複雑さは劇的に増している。この試行錯誤の実験手法を用いた技術開発のコストおよび期間は、同時に増加している。

【0003】

半導体デバイス構造の仮想製造環境は、従来の試行錯誤の物理的な実験で可能なものよりも低コストかつ高速で半導体プロセス開発を行うプラットフォームを提供する。従来のＣＡＤおよびＴＣＡＤ環境とは対照的に、仮想製造環境は、統合されたプロセスフローを仮想的にモデリングし、全技術スイートを構成するすべてのデバイスおよび回路の完全な３Ｄ構造を予測することが可能である。仮想製造は、その最も単純な形で、統合されたプロセスシーケンスの記述と対象設計とを２Ｄ設計データ（マスクまたはレイアウト）の形で組み合わせ、実際の／物理的な製造実行から予想される結果を予測する３Ｄ構造モデルを生成するものと言える。３Ｄ構造モデルには、チップまたはチップの一部を構成する複数の材料層、インプラント、拡散などの幾何学的に正確な３Ｄ形状が含まれる。仮想製造は、主に幾何学的な方法で行われる。しかしながら、関係する幾何学は、製造プロセスの物理によって指示される。（物理ベースのシミュレーションではなく）抽象化された構造レベルでモデリングを実行することによって、構造モデルの構築が劇的に加速し、回路レベルの面積規模で、全技術のモデリングが実現可能である。このように、仮想製造環境を使用することにより、プロセスの仮定の迅速な検証、および統合されたプロセスシーケンスと２Ｄ設計データとの間の複雑な相互関係の可視化が提供される。

【発明の概要】

【0004】

本発明の実施形態は、仮想製造環境内で変形および応力解析モデリングを実行する能力を提供する。より具体的には、実施形態により、インターフェース整合メッシュの生成を必要とせずに、ボクセルベースのモデルから直接、変形および応力解析をモデル化できる仮想製造環境が可能となる。半導体デバイス構造の応力場は、半導体デバイスを製造するために使用されるプロセスシーケンスに指定されたポイントにおいて決定され得る。いくつかの実施形態では、応力場は、各ステップの応力場が前のステップから生じる応力場を考慮して、プロセスステップのシーケンスにわたって発展し得る。

【0005】

一実施形態では、仮想製造環境内で変形および応力解析モデリングを実行するために実装されるコンピューティングデバイスは、仮想製造される半導体デバイス構造に関してプロセスエディタ内のプロセスシーケンスの選択を受信するステップを含み、プロセスシーケンスは、ユーザ指定の変形および応力解析モデリングステップを含む。変形および応力解析モデリングステップは、実行される変形および応力解析モデリングのためのプロセスシーケンスの期間中にポイントを示す。前記方法はさらに、半導体デバイス構造を物理的に製造するために実行されるパターニング、材料添加、および／または材料除去ステップをシミュレーションするために、プロセスシーケンスおよび２Ｄ設計データを使用することによって、半導体デバイス構造を物理的に製造するために使用される統合されたプロセスフローをモデル化する仮想製造実行をコンピューティングデバイスで実行する。仮想製造実行は、変形および応力解析モデリングステップまでのプロセスシーケンスを実行し、半導体デバイス構造の３Ｄ構造モデルを構築する。３Ｄ構造モデルは、ボクセルグリッドに配置された複数のボクセルを含む暗黙的幾何学表現を使用するボクセルベースのモデルであり、半導体デバイス構造の物理的な製造の結果を予測するものである。仮想製造実行はさらに、変形および応力解析モデリングを実行し、結果データを生成する。前記方法は、変形および応力解析モデリングステップから生成された結果データを出力することをさらに含む。

【0006】

別の実施形態では、仮想製造環境内で変形および応力解析モデリングを実行するシステムは、仮想製造環境を生成するように構成される１つまたは複数のプロセッサを備えた少なくとも１つのコンピューティングデバイスを含む。仮想製造環境は、変形および応力解析モデリングモジュールを含む。変形および応力解析モデリングモジュールは、実行時に、仮想製造される半導体デバイス構造に関してプロセスエディタ内のプロセスシーケンスの選択を受信する。プロセスシーケンスは、実行される変形および応力解析モデリングのためのプロセスシーケンスの期間中にポイントを示すユーザ指定の変形および応力解析モデリングステップを含む。変形および応力解析モデリングモジュールはさらに、実行時に、半導体デバイス構造を物理的に製造するために実行されるパターニング、材料添加、および／または材料除去ステップをシミュレーションするために、プロセスシーケンスおよび２Ｄ設計データを使用することによって、半導体デバイス構造を物理的に製造するために使用される統合されたプロセスフローをモデル化する仮想製造実行をコンピューティングデバイスで実行する。仮想製造実行は、変形および応力解析モデリングステップまでのプロセスシーケンスを実行する。プロセスシーケンスの実行により、半導体デバイス構造の３Ｄ構造モデルが構築される。３Ｄ構造モデルは、ボクセルグリッドに配置された複数のボクセルを含む暗黙的幾何学表現を使用するボクセルベースのモデルであり、半導体デバイス構造の物理的な製造の結果を予測するものである。仮想製造実行はさらに、変形および応力解析モデリングステップを実行し、結果データを生成する。システムは、変形および応力解析ステップからの結果データを表示するように構成される少なくとも１つのコンピューティングデバイスと通信するディスプレイをさらに含む。

【図面の簡単な説明】

【0007】

本明細書に組み込まれ、本明細書の一部を構成する、添付の図面は、本発明の１つまたは複数の実施形態を示し、本明細書とともに、本発明を説明するのに役立つ。

【0008】

【図1】図１は、本発明の実施形態を実施するのに適した例示的な仮想製造環境を示す。

【0009】

【図2】図２は、仮想製造環境によって提供される例示的な仮想製造コンソールを示す。

【0010】

【図3】図３は、仮想製造環境によって提供される例示的なレイアウトエディタを示す。

【0011】

【図4】図４は、仮想製造環境によって提供される例示的なプロセスエディタを示す。

【0012】

【図5】図５は、仮想製造環境によって提供される例示的な３Ｄビューアを示す。

【0013】

【図6】図６は、複数の半導体デバイス構造モデルに関する仮想計測測定データを生成する仮想実験をセットアップし実行するために、仮想製造環境内で実行されるステップの例示的なシーケンスを示す。

【0014】

【図7】図７は、仮想製造環境によって提供される仮想実験用のプロセスパラメータを提供するために使用される例示的なパラメータエクスプローラビューを示す。

【0015】

【図8】図８は、仮想製造環境によって提供される仮想実験にて生成された仮想計測データの例示的な表形式のディスプレイを示す。

【0016】

【図9】図９は、仮想製造環境によって提供される仮想実験にて生成された仮想計測データの例示的なグラフ表示を示す。

【0017】

【図10A】図１０Ａは、円の境界の例示的なボクセルベースの表現を示す。

【0018】

【図10B】図１０Ｂは、ボクセルサイズを調整することによって対処される例示的な階段効果を示す。

【0019】

【図11A】図１１Ａ（先行技術）は、ＳＴＩフィーチャの３Ｄ構造モデルから生成されたコンフォーマルメッシュを示す。

【0020】

【図11B】図１１Ｂは、ボクセルグリッドから生成された応力解析モデルを示す。

【0021】

【図12】図１２は、例示的な実施形態において、変形および応力解析モデリングを実行するために仮想製造環境にて実行されるステップのシーケンスを示す。

【0022】

【図13】図１３は、例示的な実施形態において、応力解析ステップの結果を表示するグラフィカルユーザインターフェースを示す。

【0023】

【図14A】図１４Ａは、例示的な実施形態において、変形および応力解析ステップをプロセスシーケンス内に挿入するための例示的なグラフィカルユーザインターフェースを示す。

【図14B】図１４Ｂは、例示的な実施形態において、変形および応力解析ステップをプロセスシーケンス内に挿入するための例示的なグラフィカルユーザインターフェースを示す。

【図14C】図１４Ｃは、例示的な実施形態において、変形および応力解析ステップをプロセスシーケンス内に挿入するための例示的なグラフィカルユーザインターフェースを示す。

【0024】

【図15A】図１５Ａは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15B】図１５Ｂは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15C】図１５Ｃは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15D】図１５Ｄは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15E】図１５Ｅは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15F】図１５Ｆは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15G】図１５Ｇは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15H】図１５Ｈは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15I】図１５Ｉは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15J】図１５Ｊは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【図15K】図１５Ｋは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発展を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。

【0025】

【図16】図１６は、例示的な実施形態において、ＳＴＩフィーチャの製造のための最終スペーサステップ後に、単一の応力解析結果および発展した応力場を並べて表示した図を示す。

【発明を実施するための形態】

【0026】

本発明の実施形態は、プロセスシーケンスの一部として変形および応力解析モデリングを可能にする仮想製造環境を提供する。ただし、実施形態によって提供される変形および応力解析モデリングをより詳細に述べる前に、実施形態を実施するために利用され得る例示的な３Ｄ仮想製造環境を最初に説明する。
例示的な仮想製造環境

【0027】

図１は、本発明の実施形態を実施するのに適した例示的な仮想製造環境１を示す。仮想製造環境１は、ユーザ２によってアクセスされるコンピューティングデバイス１０を含む。コンピューティングデバイス１０は、ディスプレイ１２０と通信する。ディスプレイ１２０は、コンピューティングデバイス１０の一部であるディスプレイスクリーンであってもよいし、コンピューティングデバイス１０と通信する別々のディスプレイデバイスまたはディスプレイ表面であってもよい。コンピューティングデバイス１０は、ＰＣ、ラップトップコンピュータ、タブレットコンピューティングデバイス、サーバ、またはプロセッサ１１を備え、３Ｄモデリングエンジン７５（以下でさらに説明する）の動作を支持可能ないくつかの他のタイプのコンピューティングデバイスであってもよい。プロセッサは、１つまたは複数のコアを有してもよい。また、コンピューティングデバイス１０は、ランダムアクセスメモリ（ＲＡＭ）１２、リードオンリーメモリ（ＲＯＭ）１３、およびハードドライブ１４などの揮発性および不揮発性のストレージを含んでもよいが、これらに限定されない。また、コンピューティングデバイス１０は、他のコンピューティングデバイスと通信できるように、ネットワークインターフェース１５を備えてもよい。

【0028】

コンピューティングデバイス１０は、３Ｄモデリングエンジン７５を含む仮想製造アプリケーション７０を格納し実行してもよい。３Ｄモデリングエンジン７５は、半導体デバイス構造を仮想製造する際に使用されるアルゴリズム１（７６）、アルゴリズム２（７７）、およびアルゴリズム３（７８）などの１つまたは複数のアルゴリズムを含んでもよい。また、仮想製造アプリケーション７０は、変形および応力解析動作をモデル化するために実行可能な命令を含む変形および応力解析モデリングモジュール７９を含んでもよい。３Ｄモデリングエンジン７５は、半導体デバイス構造モデルデータ９０を生成する仮想製造「実行」を行うために、入力データ２０を受け取ってもよい。仮想製造アプリケーション７０および３Ｄモデリングエンジン７５は、仮想製造実行の結果を作成および表示するために使用される複数のユーザインターフェースおよびビューを生成してもよい。例えば、仮想製造アプリケーション７０および３Ｄモデリングエンジン７５は、仮想製造実行を作成するために使用されるレイアウトエディタ１２１、プロセスエディタ１２２、および仮想製造コンソール１２３を表示してもよい。また、仮想製造アプリケーション７０および３Ｄモデリングエンジン７５は、半導体デバイス構造の仮想製造中に３Ｄモデリングエンジン７５によって生成された仮想製造実行の結果および３Ｄ構造モデルをそれぞれ表示するために表形式およびグラフ形式の計測結果ビュー１２４および３Ｄビュー１２５を表示してもよい。

【0029】

入力データ２０は、２Ｄ設計データ３０およびプロセスシーケンス４０の両方を含む。プロセスシーケンス４０は、複数のプロセスステップ４３、４４、４７、および４８で構成されてもよい。本明細書でさらに説明するように、プロセスシーケンス４０は、１つまたは複数の仮想計測測定プロセスステップ４５および４９を含んでもよい。プロセスシーケンス４０は、プロセスステップまたは仮想計測測定プロセスステップの１つまたは複数を含む１つまたは複数のサブシーケンス４６をさらに含んでもよい。２Ｄ設計データ３０は、レイヤー１（３２）、レイヤー２（３４）、およびレイヤー３（３６）などの１つまたは複数のレイヤーを含み、一般的には、ＧＤＳＩＩ（グラフィカル設計システムバージョン２）またはＯＡＳＩＳ（オープンアートワークシステムインターチェンジスタンダード）などの業界標準レイアウトフォーマットで提供される。

【0030】

また、入力データ２０は、材料タイプ１（６２）および材料タイプ２（６４）などの材料タイプの記録と、各材料タイプに関する特定の材料の記録とを含む材料データベース６０を含んでもよい。プロセスシーケンス内のプロセスステップの多くは、材料データベース内の１つまたは複数の材料を参照してもよい。各材料は、名前と、演色などのいくつかの属性とを有する。材料データベースは、別々のデータ構造に格納されてもよい。材料データベースは階層構造を有してもよく、材料は、タイプおよびサブタイプによってグループ化されてもよい。プロセスシーケンス内の個々のステップは、個々の材料または親材料タイプを参照してもよい。材料データベースの階層化により、材料データベースを参照するプロセスシーケンスをより容易に修正できる。例えば、半導体デバイス構造の仮想製造において、プロセスシーケンスの過程で、複数のタイプの酸化物材料を構造モデルに追加する場合がある。特定の酸化物を追加した後、後続のステップでその材料を変更してもよい。また、材料データベースに階層構造がなく、既存のプロセスシーケンスに新しいタイプの酸化物材料を追加するステップを挿入した場合、酸化物材料に影響を与える可能性のある後続のステップは、すべて新しいタイプの酸化物材料を含むように修正する必要がある。階層構造を支持する材料データベースによって、酸化物などの特定の類の材料上で動作するステップは、同じタイプの材料のリストではなく、親タイプのみを参照してもよい。次に、新しいタイプの酸化物材料を追加するステップをプロセスシーケンスに挿入する場合、酸化物の親タイプのみを参照する後続のステップを修正する必要がない。このように、階層化された材料により、プロセスシーケンスが修正に対してより弾力性を有するようになる。階層化された材料のさらなる利点は、親材料タイプのみを参照するストックプロセスステップおよびシーケンスを作成し、再利用できることである。

【0031】

３Ｄモデリングエンジン７５は、入力データ２０を使用して、プロセスシーケンス４０によって指定された動作／ステップのシーケンスを実行する。以下でさらに説明するように、プロセスシーケンス４０は、構造要素の測定が必要である仮想製造実行中に、プロセスシーケンスにポイントを示す１つまたは複数の仮想計測ステップ４５、４９を含んでもよい。測定は、２Ｄ設計データ３０内のレイヤーに予め追加されたロケータ形状を使用して行われてもよい。代替実施形態では、測定場所は、ロケータ形状の使用の代わりに、２Ｄ設計データ内の（ｘ、ｙ）座標または２Ｄ設計データ３０内の場所を指定するいくつかの他の手段などの代替手段によって指定されてもよい。また、プロセスシーケンスは、変形モデリングおよび／または応力解析モデリング動作を実行する必要がある仮想製造実行中に、プロセスシーケンスにポイントを示す１つまたは複数の変形および応力解析モデリングステップ５０を含んでもよい。仮想製造実行中、プロセスシーケンス４０の実行により、仮想計測データ８０および３Ｄ構造モデルデータ９０が生成される。３Ｄ構造モデルデータ９０を使用して、３Ｄビューア１２５に表示され得る半導体デバイス構造の構造モデルの３Ｄビューを生成してもよい。仮想計測データ８０は、処理され、表形式およびグラフ形式の計測結果ビュー１２４においてユーザ２に提示されてもよい。

【0032】

図２は、仮想製造実行をセットアップするために仮想製造環境によって提供される例示的な仮想製造コンソール１２３を示す。仮想製造コンソール１２３により、ユーザは、仮想製造されている半導体デバイス構造に関するプロセスシーケンス２０２およびレイアウト（２Ｄ設計データ）２０４を指定できる。ただし、仮想製造コンソールは、必要な入力を指定し、構造モデルの構築を開始するスクリプトコマンドを入力する手段、またはプロセスシーケンス内の特定のステップに対するパラメータ値の範囲に対応する構造モデルのセットを構築する手段をユーザに提供するテキストベースのスクリプトコンソールであってもよいことを理解されたい。後者の場合は、仮想実験とみなされる（さらに後述する）。

【0033】

図３は、仮想製造環境によって提供される例示的なレイアウトエディタを示す。レイアウトエディタ１２１は、ユーザによって指定された２Ｄ設計レイアウトを仮想製造コンソール１２３に表示する。レイアウトエディタでは、色を使用して、設計データ内の異なるレイヤーを描写してもよい。各レイヤー上の図形または多角形で囲まれた領域は、統合されたプロセスフロー内のフォトリソグラフィステップ中に、ウエハ上のフォトレジストコーティングが光に露光されるか、または光から保護されるかのいずれかであってもよい領域を表す。１つまたは複数のレイヤー上の図形を組み合わせて（ブール演算）、フォトリソグラフィステップにて使用されるマスクを形成してもよい。レイアウトエディタ１２１は、任意のレイヤー上のポリゴンを挿入、削除、および修正する手段、ならびに２Ｄ設計データ内のレイヤーを挿入、削除、または修正する手段を提供する。レイヤーは、仮想計測測定の場所を示す図形または多角形を含むことのみを目的として挿入され得る。長方形３０２、３０４、３０６は、挿入されたレイヤーに追加されており（異なる色で示され）、仮想計測測定の場所を示している。上述のように、ロケータ形状の使用以外に、仮想計測測定の場所を指定する他のアプローチも、本発明の範囲内であるとみなされるべきである。設計データは、プロセスデータおよび材料データベースと組み合わせて、３Ｄ構造モデルを構築する際に使用される。

【0034】

レイアウトエディタ１２１に表示される設計データに挿入されたレイヤーは、挿入されたロケータ形状を含んでもよい。例えば、ロケータ形状は、長方形であってもよく、その長辺は、３Ｄ構造モデルにおける測定の方向を示す。例えば、図３では、第１のロケータ形状３０２は、仮想計測測定用にダブルパターニングマンドレルを示し、第２のロケータ形状３０４は、仮想計測測定用にゲートスタックを示し、第３のロケータ形状３０６は、仮想計測測定用にトランジスタ源またはドレイン接点を示してもよい。

【0035】

図４は、仮想製造環境によって提供される例示的なプロセスエディタ１２２を示す。ユーザは、プロセスエディタにおいてプロセスシーケンスを定める。プロセスシーケンスは、ユーザが選択した構造を仮想製造するために実施されるプロセスステップの順序付けられたリストである。プロセスエディタは、各行または行のグループがプロセスステップに対応するような、テキストエディタであってもよいし、図４に示されているような特殊なグラフィカルユーザインターフェースであってもよい。プロセスシーケンスは、階層的であってもよく、プロセスステップがサブシーケンスおよびサブシーケンスのサブシーケンスなどにグループ化されることを意味する。一般に、プロセスシーケンス内の各ステップは、ファブにおける実際のステップに対応する。例えば、反応性イオンエッチング動作に関するサブシーケンスには、フォトレジストをスピンするステップ、レジストをパターニングするステップ、およびエッチング動作を実行するステップが含まれてもよい。ユーザは、動作のタイプに適した各ステップまたはサブステップのパラメータを指定する。パラメータのいくつかは、材料データベース内の材料および２Ｄ設計データ内のレイヤーへの参照である。例えば、堆積動作プリミティブに関するパラメータは、堆積される材料、堆積物の公称厚さ、および異方性または横方向対縦方向の成長比である。この堆積動作プリミティブを使用して、化学気相堆積（ＣＶＤ）などの実際のプロセスをモデル化できる。同様に、エッチング動作プリミティブに関するパラメータは、マスク名（設計データから）、動作によって影響を受ける材料のリスト、および異方性である。

【0036】

プロセスシーケンス内には数百のステップが存在する場合があり、プロセスシーケンスにはサブシーケンスが含まれる場合がある。例えば、図４に示すように、プロセスシーケンス４１０は、選択されたステップ４１３などの複数のプロセスステップで構成されるサブシーケンス４１２を含んでもよい。プロセスステップは、利用可能なプロセスステップのライブラリ４０２から選択されてもよい。選択されたステップ４１３に関して、プロセスエディタ１２２は、ユーザがすべての必要なパラメータ４２０を指定できるようにする。例えば、ユーザは、材料データベース４０４内の材料のリストから材料を選択し、プロセスステップ４１３における材料の使用に関するプロセスパラメータ４０６を指定可能であってもよい。

【0037】

プロセスシーケンス内の１つまたは複数のステップは、ユーザによって挿入された仮想計測ステップであってもよい。例えば、プロセスシーケンス４１２に、ＣＤが限界寸法を示す、ステップ４．１７「ＣＤを測定する」（４１４）を挿入すると、仮想製造実行では、２Ｄ設計データ内の１つまたは複数のレイヤー上に以前に挿入されていた１つまたは複数のロケータ形状を使用して、そのポイントにおいて仮想計測が行われるようになる。仮想計測ステップを製造シーケンスに直接挿入することによって、本発明の実施形態では、製造プロセス中に、臨界点において仮想計測を実施できる。仮想製造において多くのステップが最終構造の作成において相互作用するため、断面寸法および表面積など、構造の幾何学的特性を、統合されたプロセスフローの異なるポイントにおいて決定できる能力は、プロセス開発者および構造設計者にとって大きな関心事である。

【0038】

図５は、仮想製造環境によって提供される例示的な３Ｄビューア１２５を示す。３Ｄビューア１２５は、３Ｄモデリングエンジン７５によって生成された３Ｄモデルを表示するための３Ｄビューキャンバス５０２を含んでもよい。３Ｄビューア１２５は、プロセスシーケンス内に保存された状態５０４を表示し、特定の状態を選択５０６し、３Ｄビューキャンバスで見えるようにしてもよい。３Ｄビューア１２５は、ズームイン／アウト、回転、変換、断面などの機能性を提供する。任意で、ユーザは、３Ｄビューキャンバス５０２で断面図をアクティブにし、ミニチュアトップビュー５０８を使用して断面の位置を操作してもよい。

【0039】

単一の構造モデルを構築することに価値がある場合がある。一方で、多数のモデルを構築する仮想製造の価値が高まっている。仮想製造環境では、ユーザが仮想実験を作成し、実行できる。本発明の仮想実験では、プロセスパラメータの値域を閲覧できる。仮想実験は、全プロセスシーケンスにおいて、（パラメータごとに単一値ではなく）個々のプロセスに適用されるパラメータ値のセットを指定することによってセットアップ可能である。単一のプロセスシーケンスまたは複数のプロセスシーケンスが、このように指定可能である。次に、仮想実験モードで実行する、３Ｄモデリングエンジン７５は、プロセスパラメータセットに及ぶ複数のモデルを構築し、その間は終始、上述の仮想計測測定動作を利用して、各変動に対する計測測定データを抽出する。本発明の実施形態によって提供されるこの能力を使用して、物理的なファブ環境において通常実行される２つの基本的なタイプの実験が模倣可能である。第１に、製造プロセスは、確率論的（非決定論的）な様式で自然に変化する。それにもかかわらず、本明細書で説明するように、本発明の実施形態は基本的に、複数の実行を行うことによって統計的結果を予測できる各仮想製造実行に対して決定論的アプローチを使用する。本発明の実施形態によって提供される仮想実験モードにより、仮想製造環境は、各プロセスパラメータの統計的な変動範囲全体、および多数／全プロセスパラメータの変動の組み合わせを通じてモデル化できる。第２に、物理的なファブで実行される実験は、異なるウエハを製造する際に意図的に変化させるパラメータのセットを指定する場合がある。本発明の仮想実験モードでは、パラメータセットの特定の変動に基づいて複数の仮想製造実行を行うことによって、仮想製造環境はこのタイプの実験も模倣できる。

【0040】

製造シーケンス内の各プロセスは、その固有の変動を有する。複雑なフローにおいて集約されたプロセス変動の影響をすべて理解することは非常に難しく、変動の組み合わせの統計的確率を考慮する場合、特に困難である。仮想実験が作成されると、プロセスシーケンスは、本質的にプロセス記述に含まれる数値プロセスパラメータの組み合わせによって記述される。これらのパラメータの各々は、その総変動によって（標準偏差またはシグマ値の観点から）特徴付けられ得る。したがって、ガウス分布またはその他の適切な確率分布上の複数のポイントによって特徴付けられ得る。仮想実験がプロセス変動のすべての組み合わせ（各ガウス上の複数のポイント、例えば、各パラメータの±３シグマ、±２シグマ、±１シグマ、および公称値）を調査するように設計および実行される場合、次にシーケンス内の仮想計測ステップから得られたグラフおよび数値出力は、その技術の総変動空間を網羅する。この実験研究では、各ケースが仮想製造システムによって決定論的にモデル化される。ただし、仮想計測結果の集計には、統計的分布が含まれる。統計的に相関のないパラメータの二乗和平方根（ＲＳＳ）計算など、簡単な統計解析を使用して、総変動メトリックを実験の各ケースに帰属させ得る。次に、数値およびグラフ形式の両方を含むすべての仮想計測出力を、総変動メトリックに関連して解析可能である。

【0041】

物理的なファブにおける一般的な試行錯誤の実験実践では、公称プロセスから得られる構造測定値が目標とされ、プロセス変動は、後続のプロセスにて予測が必要な構造測定値の総変動（総構造マージン）に過度に大きな（保守的な）マージンを指定することによって計算される。対照的に、本発明の仮想実験の実施形態は、統合されたプロセスフロー内の任意の時点における構造測定値に総変動包絡線の定量予測を提供できる。次に、構造測定値の公称値ではなく、総変動包絡線が開発目標になり得る。このアプローチにより、重要な構造設計の目標を犠牲にすることなく、統合されたプロセスフロー全体を通して、許容可能な総構造マージンを確保できる。このアプローチでは、総変動を目標とすることにより、公称プロセスを目標として製造されたであろう公称構造よりも最適ではない（または審美的ではない）公称中間構造または最終構造が生じる場合がある。しかしながら、総プロセス変動包絡線が計算されており、この包絡線が統合されたプロセスフローの堅牢性と歩留まりとを判断する上でより重要であるため、最適下限の公称プロセスは重要ではない。このアプローチは、半導体技術開発において公称プロセス重視から、総プロセス変動の包絡線重視への発想の転換である。

【0042】

図６は、複数の半導体デバイス構造モデルに関する仮想計測測定データを生成する仮想実験をセットアップし実行するために、仮想製造環境内で実行され得るステップの例示的なシーケンスを示す。シーケンスは、ユーザがプロセスシーケンス（結果をより構造的に予測できるように以前に較正されている場合がある）を選択し（ステップ６０２ａ）、２Ｄ設計データを識別／作成する（ステップ６０２ｂ）ことから始まる。ユーザは、解析するためにプロセスパラメータ変動を選択（ステップ６０４ａ）、および／または解析するために設計パラメータ変動を選択（ステップ６０４ｂ）してもよい。ユーザは、上記のようにプロセスシーケンスに１つまたは複数の仮想計測ステップを挿入し（ステップ６０６ａ）、２Ｄ設計データに測定ロケータ形状を追加する（ステップ６０６ｂ）。ユーザは、特定のユーザインターフェースである自動パラメータエクスプローラ１２６の助けを借りて、仮想実験をセットアップしてもよい（ステップ６０８）。例示的な自動パラメータエクスプローラが図７に示されており、これは、変化させるプロセスパラメータ７０２、７０４、７０６と、それらに対応する異なるパラメータ値７０８で構築される３Ｄモデルのリストとを表示し、ユーザがそれらを変更可能であってもよい。仮想実験のパラメータ範囲は、表形式で指定できる。３Ｄモデリングエンジン７５は、３Ｄモデルを構築し、精査するために仮想計量測定データをエクスポートする（ステップ６１０）。仮想実験モードは、すべての仮想測定／計測動作から処理する出力データを提供する。仮想計測測定からの出力データは、解析され、有用な形態に組み立てられてもよい（ステップ６１２）。

【0043】

この解析および組み立てにより、後続の定量分析および統計解析を実施できる。別々の出力データコレクタモジュール１１０を使用して、仮想実験を構成する仮想製造実行のシーケンスから得られた３Ｄモデルデータおよび仮想計測測定結果を収集し、それらをグラフ形式および表形式で提示してもよい。図８は、仮想実験によって生成された仮想計測データの例示的な表形式のディスプレイを示す。表形式のディスプレイでは、仮想実験８０２中に収集された仮想計測データ、および仮想製造実行８０４のリストが表示され得る。

【0044】

図９は、仮想実験によって生成された仮想計測データの例示的な２Ｄ Ｘ－Ｙグラフィカルプロット表示を示す。図７に示す例では、プロセスシーケンスの先行ステップにて３つのパラメータを変化させたことに起因するシャロ―トレンチ分離（ＳＴＩ）ステップ高さにおける総変動が示されている。各ダイヤモンド９０２は、仮想製造実行を表す。変動包絡線９０４も表示され、６シグマの入射変動によって堅牢性を達成するために、下流のプロセスモジュールが総変動の約１０．５ｎｍのＳＴＩステップ高さを支持する必要があるという結論９０６も示されている。仮想実験結果は、多次元グラフィックフォーマットでも表示可能である。

【0045】

仮想実験の結果が組み立てられると、ユーザは、３Ｄビューアに生成されている３Ｄモデルを精査し（ステップ６１４ａ）、各仮想製造実行に対して提示された仮想計測測定データおよびメトリックを精査できる（ステップ６１４ｂ）。仮想実験の目的に応じて、ユーザは、所望の公称構造モデルを達成するプロセスシーケンスを開発する目的、プロセスステップ入力パラメータをさらに較正する目的、または所望のプロセスウィンドウを達成するためにプロセスシーケンスを最適化する目的で、３Ｄモデリングエンジンからの出力を解析できる。

【0046】

広範囲のパラメータ値に対して複数の構造モデルを構築する（仮想実験を構成する）３Ｄモデリングエンジン７５の作業は、非常に計算負荷が高く、したがって単一のコンピューティングデバイスで実行すると非常に長い時間（累日または何週間も）がかかる可能性がある。仮想製造の意図する価値を提供するために、仮想実験のためのモデル構築が、物理的な実験よりも何倍も速く行われる必要がある。現在のコンピュータを用いてこの目標を達成するには、並列処理のためにあらゆるすべての機会を利用する必要がある。本発明の３Ｄモデリングエンジン７５は、個々のモデリングステップを実行する複数のコアおよび／またはプロセッサを使用する。さらに、セット内の異なるパラメータ値に対する構造モデルは完全に独立しており、したがって、複数のコア、複数のプロセッサ、または複数のシステムを使用して並列して構築できる。

【0047】

３Ｄモデリングエンジン７５は、ボクセルベースの暗黙的幾何学表現を使用して、基礎となる構造モデルを表してもよい。ボクセルは、２Ｄ画素、またはピクセルの３Ｄ等価物である。各ボクセルが立方体であり、そのすべてが同じ横方向寸法を有し、１つまたは複数の材料を含むか、または材料を含まない場合がある。暗黙的幾何学表現とは、３Ｄ構造モデルの材料間の界面が、その界面の（ｘ、ｙ、ｚ）座標位置の明示的表現がなく画定されるものである。３Ｄモデリングエンジンによって実行される動作の多くは、ボクセルモデリング動作である。デジタルボクセル表現に基づくモデリング動作は、従来のソリッドモデリングカーネル（例えば、空間領域構成法（ＣＳＧ）ベースのソリッドモデリングカーネル）に対応する動作よりもはるかに堅牢性を有する。このようなＣＳＧソリッドモデリング動作は一般に、堆積プロセスによって生成される非常に薄い層、および表面の合体および／またはソリッドモデルの断片化を含むトポロジー変化を生じ得るエッチングフロントの伝播を含む半導体構造モデリングの多くの側面をモデル化するのに適していない。

【0048】

いくつかのシミュレーションツールは、ある種の明示的境界表現から生成される体積メッシュを必要とし、表面メッシュからＢ－ｒｅｐジオメトリ、Ｂ－ｒｅｐジオメトリから体積メッシュを作成する以前の解法が存在する。有限要素または有限体積シミュレーション技法のためのこのような体積メッシュは、材料間の界面の位置を高い精度で保持する。このような体積メッシュは、境界適合メッシュ、または単にコンフォーマルメッシュと呼ばれる。このようなメッシュの主な特徴は、どの要素も材料間の境界を越えないということである。つまり、四面体要素の体積メッシュでは、各要素は完全に１つの材料内にあり、したがって四面体に２つ以上の材料が含まれない。しかしながら、Ｂ－ｒｅｐおよび類似のソリッドモデリングカーネルも、表面メッシュ表現も、仮想製造には最適ではない。例えば、ソリッドモデリングカーネルは、界面の移動または堆積した材料の成長などの一般的な仮想製造動作を表現するためのセットアップがない。その代わり、暗黙的に境界を表現する幾何学表現では、このような問題は発生しない。したがって、暗黙的表現のみを使用する仮想製造システムは、そのモデリング動作が実際の製造プロセスを表現する数式に根ざしているため、大きな利点を有する。

【0049】

ボクセルとそれらの充填率は、材料間の界面を暗黙的に表現できる。図１０Ａは、この概念をディスクの２次元で示している。二次元のボクセルに相当するものがピクセルである。しかしながら、比較を示すために、代わりにボクセルという用語を使用する。Ｂ－ｒｅｐ表現１０１２は、ディスクを、半径Ｒの円の方程式として、円の内側に材料１、外側に材料２を有するように表現してもよい。これに対して、ディスク１０１１のボクセル表現は、正方形の配列であり、各正方形は、その中に材料識別番号と、各材料の相対量とを格納する。１０１１の正方形の相対的な暗さは、材料１対材料２の相対的な割合を示す。黒は材料１が１００％、材料２が０％、白は材料１が０％、材料２が１００％であることを示す。円はその経路に沿っていくつかのボクセルを通過するため、ディスクの境界上のこれらのボクセルは、それらの充填率を示す灰色の濃淡を有する。部分的に塗りつぶされたボクセルは、境界がこのボクセルを横切っていることを示す。ただし、その場所と向きは示していない。境界ボクセルとその近傍にある他のボクセルの充填率を使用して、境界を明示的に判断し得る。

【0050】

幾何学内の場所における材料特性は、各ボクセル内の過半数の材料の特性を使用して近似され得る。例えば、電気抵抗を決定する動作において、境界ボクセルが円１０１１内の材料２の５０％を超える場合、材料２のバルク抵抗率がこのボクセルに割り当てられ、同様に材料１の５０％以上のボクセルには材料１のバルク抵抗率が割り当てられてもよい。これは、図１０Ｂの円１０２１に示すように、各ボクセルをその過半数または多数を占める材料で塗りつぶすことに相当する。このアプローチにより、境界の表現において「階段状」誤差と呼ばれるものが生じる。階段状誤差を補償する１つの方法は、境界ボクセルの体積を減少させる３Ｄモデルの仮想製造を行う際に、各ボクセルのサイズを減少させることである。例えば、円部分１０２２は１０１１のボクセル表現の円の一部であり、円部分１０２３は各寸法の２分の１の大きさのボクセルで構築された円の同じ部分である。境界ボクセルが占める体積は、ボクセルサイズとともに減少するため、誤差が生じる。
変形および応力解析モデリング

【0051】

半導体デバイスのナノメートルスケールからウエハの巨視的スケールまで、集積回路の製造中に形成される構造上の変形および応力を予測することは、半導体産業にとって非常に重要である。変形および応力解析モデリングは、応力効果によるデバイス性能の予測、膜のパターニングおよび熱履歴からの応力の判断、堆積物のパターニング中の応力蓄積および緩和の判断、プロセス条件による高アスペクト比構造の変形の管理、ならびにプロセスによるオーバーレイ誤差の修正などに使用し得る。

【0052】

半導体製造における構造の変形および応力は、熱弾性理論を使用してシミュレーションできる。残留応力の影響を理論に組み込むことも可能である。応力解析を実行するためには、有限要素法（ＦＥＭ）が最も一般的なアプローチとなっている。ＦＥＭにより、変位および応力場の両方を正確に計算できる。しかしながら、ＦＥＭには、デバイスモデルから材料界面に適合するメッシュ（「コンフォーマルメッシュ」）を生成する必要がある。数値計算の要件である、生成された要素の形状を最適に保証する堅牢性のある自動メッシュの生成を達成することは、時として困難な場合がある。さらに、メッシュ生成も計算コストが高く、仮想デバイスモデルの生成よりもはるかに遅くなる可能性がある。

【0053】

応力解析を実行する従来のアプローチの例は、シャロ―トレンチ分離（ＳＴＩ）フィーチャの例示的な３Ｄ構造モデル１１０２と、モデルから生成された対応するメッシュ１１０４とを示す図１１（先行技術）に見られる。この例では、３Ｄ構造モデルは、完了まで２００秒かかる可能性がある２１のプロセスステップを仮想製造環境内でシミュレーションすることによって生成され得る。しかしながら、３Ｄ構造モデル１１０２からコンフォーマルメッシュ１１０４を生成するには、５００万個のノードを有するメッシュを生成するためにさらに２５００秒、またはモデルを作成するのにかかった時間の１２．５倍の時間を要する可能性がある。メッシュが生成されると、このメッシュを使用して、応力解析のためにＦＥＭを実行してもよい。この例は、従来の手法による２つの難点を強調する。メッシュの生成は、プロセスシーケンスに単一点であっても、計算コストが高く、解析を完了するのに時間がかかる場合がある。さらに、半導体デバイス構造の製造に一般的なプロセスシーケンスは、幾何学が大きく修正される数百ものステップを含む可能性がある。このような構造の修正は、プロセスエンジニアが対象とする応力場の変化に繋がる。したがって、メッシュの生成、解析、および新しいプロセスステップへの解法の組み込みは、解析者にとってセットアップに手間がかかり、実行には計算コストがかかるものである。

【0054】

本発明の実施形態は、３次元構造モデルの変形および応力場を正確にモデル化し計算する仮想製造環境を可能にすることによって、これらの問題に対処する。これは、ユーザが最初に、考案する製造プロセスのモデルを構築して、プロセスにおいて異なる材料が占める空間の詳細な表現を作成し、第２に、このモデルを直接操作して、変形および応力場を算出できるようにする２本柱のアプローチを用いて達成され得る。以下にさらに説明するように、実施形態では、変形および応力場の算出を、最初にモデルのコンフォーマルメッシュを生成することなく、かつ仮想製造環境から出る必要がなく実行可能である。したがって、仮想製造環境内で応力解析を統合することにより、仮想製造環境内で感度解析／パラメトリック研究を実施でき、ひいては製作プロセスを最適化するための情報をプロセス統合技術者に提供できる。

【0055】

上述のように、仮想製造環境は、仮想製造されている半導体デバイス構造の３Ｄモデルを作成するために、ボクセルベースのモデリングアプローチを使用してもよい。モデルに関連するボクセルは１つまたは複数の材料を識別し、各ボクセル内の材料の充填率を含む。材料界面位置は、暗黙的でのみ知らされる。ただし、デバイス構造を表すボクセルグリッドの一部として再構築されてもよい。例えば、一実施形態では、異なる材料間の界面は、ボクセルグリッド内のボクセルの体積分率データに基づいて識別され得る。

【0056】

本発明の実施形態は、最初にコンフォーマルメッシュを作成する必要がなく、かつ仮想製造環境を離れる必要がなく、ボクセルグリッド内の情報を直接使用して、変形および応力解析を実行する。例えば、グリッド上の各ボクセルには、ボクセルに存在する材料がそれらの体積率とともに含まれる。その近傍のボクセルを解析することにより、界面に関する情報を得ることができる。この情報は、界面に局所的な近似を作成するのに十分であり、ここから、解法アルゴリズムの最適な特性を保証する、基礎となる数値スキームによって使用される近似関数が作成される。このようにボクセルグリッド情報を直接使用することにより、大幅に時間短縮ができ、ユーザにとっての操作性が向上することになる。例えば、図１１Ｂに示すように、図１１ＡのＳＴＩモデル１１０２について、ボクセルグリッド情報を直接使用する応力解析の性能により、コンフォーマルメッシュを作成することに対して３０％の時間短縮（２５００秒に対して１７５０秒）で、２０００万個のノード（コンフォーマルメッシュの４倍のノード）を有する応力解析モデルの作成が可能となる。さらに、この応力解析は仮想製造環境内で行われ、変形および応力解析を仮想製造環境内に統合することにより、解析結果を迅速かつ正確に使用して、対象の半導体デバイス構造を製造するために使用される追加のプロセス設計を最適化できる。

【0057】

図１２は、例示的な実施形態において、変形および応力解析モデリングを実行するために仮想製造環境内で実行されるステップの例示的なシーケンスを示す。シーケンスは、仮想製造環境内でプロセスシーケンスの選択を受信することによって開始する（ステップ１２０２）。プロセスシーケンス内へのユーザ指定の変形および応力解析モデリングステップの挿入の指示も、仮想製造環境内のグラフィカルユーザインターフェースを介して受信される（ステップ１２０４）。本明細書で使用する場合、「変形および応力解析ステップ」という用語は、仮想製造環境内で実行されるときに、応力解析、変形解析または測定、あるいはその両方を実行する、プロセスシーケンス内に挿入されたステップを意味する。例えば、変形および応力解析ステップは、ある温度に保持された複雑な構造上の材料層の堆積と、後続のクールオフ動作とに対応してもよい。異なる係数、熱膨張係数、および温度変化により、応力場が再配列され、平衡が満たされる。仮想製造実行は、プロセスシーケンスを使用して実行され、プロセスシーケンスの実行に基づく３次元構造モデルを生成する（ステップ１２０６）。変形および応力解析モデリングステップは、プロセスシーケンスの指定場所で実行され、結果データを生成する（ステップ１２０８）。結果データは、エクスポートまたは表示される（ステップ１２１０）。

【0058】

変形および応力解析ステップの結果は、仮想製造環境によって提供される構造モデルの３次元ビューを介してユーザに表示されてもよい。例えば、図１３は、例示的な実施形態において、ＳＴＩ構造モデル１３０４を作成するために使用されるプロセスシーケンス１３０２の最後に実行される応力解析ステップ１３０８の結果を示すグラフィカルユーザインターフェースを表示する。より詳細には、応力解析ステップ１３０８は、ＳＴＩフィーチャの製造における最終スペーサステップ２．４．３（１３０６）の後に行われるようにユーザによって要求されている。プロセスシーケンス１３０２内の最終スペーサステップ２．４．３（１３０６）の後の応力解析ステップ１３０８の色分けされた結果（フォンミーゼ応力場を示す）は、３Ｄモデルのビュー１３１０においてグラフ形式で示されてもよい。

【0059】

プロセスシーケンスにおける単一点での応力解析の性能は有用である。ただし、前のステップが後のステップに影響を与えるように、応力場がプロセスシーケンスの期間中にどのように発達するかを予測できる方が、より適切、および／またはより正確である場合がある。実施形態により、ユーザがプロセスシーケンスの複数の時点において複数の応力解析および変形測定（応力計測）ステップを挿入できる。応力解析ステップにより、ユーザが半導体構造の変形のシミュレーションを実行し、プロセスの動作温度、材料パラメータ、および変形の前の状態などのパラメータによる変形および応力場の両方を計算できる。

【0060】

図１４Ａ～１４Ｃは、プロセスシーケンスに変形および応力解析モデリングステップを追加し、変形および応力解析モデリング動作に関連するパラメータを選択するのに適した例示的な実施形態における例示的なユーザインターフェースを示す。図１４Ａは、例示的な実施形態において、プロセスシーケンスの様々な場所にユーザによって追加された１５個の別々の応力解析ステップのリスト１４０２を表示するグラフィカルユーザインターフェースを示す。リスト１４０２は、応力解析全体の共通特性を含む初期応力セットアップステップ１４０４と、解析のためにユーザが選択した境界条件１４０６とを含む。一実施形態では、ユーザは、初期応力セットアップステップ１４０４の一部として、適応粗化パラメータを選択してもよい。適応粗化によって、均一である代わりに、ボクセルグリッドが界面から離れて粗化され、ボクセルのサイズが増大し、計算要件が軽減する。

【0061】

図１４Ｂは、例示的な実施形態において、プロセスシーケンスに挿入されたユーザ変形測定（「応力計測」）ステップ１４１０を表示するグラフィカルユーザインターフェースを示す。応力計測ステップ１４１０は、変形した構造の仮想計測測定を行うための構造モデル内の位置１４１２を含むユーザが選択可能なパラメータを含む。

【0062】

図１４Ｃは、例示的な実施形態において、解析シーケンスに挿入された応力解析ステップ１４２０を表示するグラフィカルユーザインターフェースを示す。応力解析ステップ１４２０は、解析を実施するために必要な動作温度１４２２を含むユーザが選択可能なパラメータを含む。

【0063】

図１５Ａ～図１５Ｋは、例示的な実施形態において、対象のＳＴＩフィーチャの応力場の発達を示す仮想製造環境によって提供される例示的なグラフィカルユーザインターフェースを示す。より詳細には、図１５Ａ～図１５Ｋの左側は、プロセスシーケンスの実行中の３Ｄ構造モデル１５００～１５１０の発達の３Ｄビューを示し、一方、図１５Ａ～図１５Ｋの右側は、ＳＴＩフィーチャの応力場１５５０～１５６０の対応する発達の３Ｄビューを示す。

【0064】

図１６は、例示的な実施形態において、ＳＴＩフィーチャの製造のために最終スペーサステップの後に単一の応力解析結果１６０２および発達した応力場１６０４を並べて表示した図を示す。

【0065】

本発明の実施形態の一部または全部は、１つまたは複数の非一時的な媒体上または媒体内に具現化された１つまたは複数のコンピュータ可読プログラムまたはコードとして提供され得る。媒体は、ハードディスク、コンパクトディスク、デジタルバーサタイルディスク、フラッシュメモリ、ＰＲＯＭ、ＲＡＭ、ＲＯＭ、または磁気テープであってもよいが、これらに限定されない。一般に、コンピュータ可読プログラムまたはコードは、任意のコンピューティング言語で実装されてもよい。

【0066】

本発明の範囲から逸脱することなく特定の変更を行ってもよいため、上記の説明に含まれる、または添付の図面に示されるすべての事柄は、文字通りの意味ではなく、例示として解釈されることが意図される。当業者であれば、図面に示されたステップのシーケンスおよびアーキテクチャが、本発明の範囲から逸脱することなく変更可能であり、本明細書に含まれる例示が、本発明の多数の可能な描写のただ１つの例であることを認識するであろう。

【0067】

本発明の例示的な実施形態の前述の説明は、例示および説明を提供している。ただし、網羅的であること、または開示された正確な形態に本発明を限定することを意図していない。上記の教示を考慮して修正および変形が可能であり、あるいは本発明の実施から修正および変形を取得できる。例えば、一連の動作が説明されているが、動作の順序は、本発明の原理と一致する他の実施態様において変更可能である。さらに、非依存性の動作を同時に実行可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図11A】

【図11B】

【図12】

【図13】

【図14A】

【図14B】

【図14C】

【図15A】

【図15B】

【図15C】

【図15D】

【図15E】

【図15F】

【図15G】

【図15H】

【図15I】

【図15J】

【図15K】

【図16】

【国際調査報告】