特表 2023-547456 高出力電子デバイス及びそれを製造するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-11-10

(54)【発明の名称】高出力電子デバイス及びそれを製造するための方法

(51)【国際特許分類】

   H01L 23/48 20060101AFI20231102BHJP

【ＦＩ】

H01L23/48 G

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023526053

(86)(22)【出願日】2021-12-03

(85)【翻訳文提出日】2023-04-27

(86)【国際出願番号】 IB2021061333

(87)【国際公開番号】W WO2022118288

(87)【国際公開日】2022-06-09

(31)【優先権主張番号】63/121,524

(32)【優先日】2020-12-04

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】591043064

【氏名又は名称】モレックス エルエルシー

(74)【代理人】

【識別番号】100116207

【弁理士】

【氏名又は名称】青木 俊明

(74)【代理人】

【識別番号】100096426

【弁理士】

【氏名又は名称】川合 誠

(72)【発明者】

【氏名】ヴィクター ザデレジュ

(72)【発明者】

【氏名】リチャード フィッツパトリック

(72)【発明者】

【氏名】アラン ハン

(72)【発明者】

【氏名】リリー イェン

(72)【発明者】

【氏名】ロナルド ホッジ

(72)【発明者】

【氏名】ゲーリー オコナー

(57)【要約】

【解決手段】高出力電子デバイス及びそれを形成する方法が開示される。高出力電子デバイスは、成形コンパウンド、プリント回路基板、導電性の接点、少なくとも１つの電子部品、及び成形コンパウンドを含む複数の層で形成される。一実施形態では、誘電性のキャリアの層も設けられる。
【選択図】図１

【特許請求の範囲】

【請求項1】

高出力電子デバイスを形成する方法であって、
厚い導電性の材料のシートからスタンピングを形成することであって、該スタンピングは、リードフレーム部分と、フィンガによって前記リードフレーム部分に結合された少なくとも第１及び第２の電子部品取り付け接点とを含む、形成することと、
アセンブリを形成するために、前記第１及び第２の電子部品取り付け接点に電子部品を着装することであって、該電子部品は複数の端子を有し、前記電子部品の複数の端子のうちの１つは、前記第１及び第２の電子部品取り付け接点に着装されない、着装することと、を含む、方法。

【請求項2】

前記シートは銅で形成されている、請求項１に記載の方法。

【請求項3】

前記シートは約１００ミクロン～約３，０００ミクロンの厚さを有する、請求項１に記載の方法。

【請求項4】

前記シートは約５００ミクロン～約８００ミクロンの厚さを有する、請求項３に記載の方法。

【請求項5】

前記電子部品は電界効果トランジスタである、請求項１に記載の方法。

【請求項6】

前記アセンブリをプリント回路基板に取り付けることと、
前記接点を前記プリント回路基板と結合することと、
を更に含む、請求項１に記載の方法。

【請求項7】

前記接点は、はんだ、締結具、及びワイヤ又はリボンボンドのうちの１つ以上によって前記プリント回路基板と結合される、請求項６に記載の方法。

【請求項8】

前記プリント回路基板は、前記接点と結合する前に固定具上に取り付けられる、請求項６に記載の方法。

【請求項9】

前記プリント回路基板は、前記接点に近接している、請求項６に記載の方法。

【請求項10】

前記プリント回路基板は、前記接点の上に部分的に置かれる、請求項６に記載の方法。

【請求項11】

前記電子部品の複数の端子のうちの１つを前記プリント回路基板に結合することを更に含む、請求項６に記載の方法。

【請求項12】

前記電子部品の複数の端子のうちの１つは、はんだ及びワイヤ又はリボンボンドのうちの１つによって前記プリント回路基板と結合される、請求項１１に記載の方法。

【請求項13】

前記アセンブリが前記プリント回路基板に取り付けられた後に前記リードフレーム部分及びフィンガを除去して第２のアセンブリを形成することと、
該第２のアセンブリをオーバーモールドすることと、
を更に含む、請求項１１に記載の方法。

【請求項14】

前記電子部品を前記第１及び第２の電子部品取り付け接点に着装する前に、前記方法は、
前記スタンピングに誘電性のキャリアをインサート成形することと、
その後、前記リードフレーム部分及びフィンガを除去することと、を更に含む、請求項１に記載の方法。

【請求項15】

前記キャリアにプリント回路基板を取り付けることと、
前記接点を前記プリント回路基板と結合することと、
を更に含む、請求項１４に記載の方法。

【請求項16】

前記接点は、はんだ、締結具、及びワイヤ又はリボンボンドのうちの１つ以上によって前記プリント回路基板と結合される、請求項１５に記載の方法。

【請求項17】

前記電子部品の複数の端子のうちの１つを前記プリント回路基板に結合することを更に含む、請求項１５に記載の方法。

【請求項18】

前記電子部品の複数の端子のうちの１つは、はんだ及びワイヤ又はリボンボンドのうちの１つによって前記プリント回路基板と結合される、請求項１７に記載の方法。

【請求項19】

前記接点を前記プリント回路基板と結合することを更に含む、請求項１７に記載の方法。

【請求項20】

高出力電子デバイスであって
成形コンパウンドの第１の層と、
プリント回路基板を備える、前記第１の層の上の第２の層と、
導電性の接点で形成された、前記第２の層の上の第３の層と、
少なくとも１つの電子部品で形成された、前記第３の層の上の第４の層と、
成形コンパウンドで形成された、前記第４の層の上の第５の層と、を備える、高出力電子デバイス。

【請求項21】

前記第１の層と第２の層との間に第６の層を更に備え、該第６の層は誘電性のキャリアを備える、請求項２０に記載の高出力電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願）
本出願は、２０２０年１２月４日に出願され、参照によって本明細書に組み込まれる米国特許仮出願第６３／１２１，５２４号に対する優先権を主張する。

【0002】

本開示は、高出力電子デバイス及びそれを製造する方法を対象とする。より具体的には、本開示は、ソリッドステートデバイス及びそれを製造する方法に関する。

【背景技術】

【0003】

「移動車両」、工業、商業、及び消費者の市場が電化するにつれて、より信頼性があり、より小型で、より軽量で、より低コストの電子機器の必要性が高まっている。この傾向とともに、電気機器を確実かつインテリジェントに調整するために使用される制御装置及びスイッチが必要とされている。

【0004】

過去においては、この機能を提供するためにリレーが使用されていたが、リレーは、限定された寿命及び性能を有する大型の電気機械デバイスであり、増大する要件を満たすことができない。リレーは、次世代電子機器の実用的な代替手段ではない。

【0005】

ＭＯＳＦＥＴ（Metal Oxide Field Effect Transistor 、金属酸化物電界効果トランジスタ）を使用するソリッドステートスイッチは、過去に使用されてきたリレーに対して、より信頼性があり、より小型で、より軽量で、より費用効率の良い代替物である。ＭＯＳＦＥＴは、数百アンペアの電流を搬送するために、このレベルの電力を必要とする用途で、個々に使用するか、又は並列に配置することができる。

【0006】

高電力（高電流）を伝送することに関連する課題の１つは、電流経路内で生成される熱（Ｉ² ×Ｒ）である。熱が増加すると、電子機器の寿命及び性能が低下する。電流経路内で発生する熱を最小化する鍵は、システム内の抵抗を低減することである。

【0007】

従来のプリント回路基板（printed circuit board 、ＰＣＢ）パッケージング方法では、高電流を搬送する能力は、銅トレースの厚さによって限定される。高電流用途では、ＰＣＢを製造するために使用されるプロセスに起因する実用上の限界は、４オンス（１４４ミクロン厚）の銅層を有する回路基板である。場合によっては、より高い電流を搬送すること及び熱を除去することができるようにするために、複数の層が電気ビア及び熱ビアを用いて相互接続される。これは、ＰＣＢが非常に高価になる、熱を内層から除去することが困難になる、及び高電流層を信号層と混合することが非常に困難になる、といういくつかの問題を引き起こす。

【0008】

出願人は、ＡＳＥＰ技術と称される独自の技術を有し、それは、高電流導電性金属スタンピング、高温誘電体材料、及び誘電体材料の表面上の選択的に金属化された回路パターンの利点を統合して、多くの場合、より小型で、より軽量で、より信頼性があり、費用効率の良いシステムを作製する。ＡＳＥＰ技術は、設計者が、スタンピング及び成形などの従来の製造方法を使用して高電流搬送スイッチ又はモジュールを作製することを可能にし、高価な（厚い銅の）ＰＣＢの必要性を排除し、システムのサイズを低減し、最終的に非常に費用効率の良い製品を生産する。

【0009】

ＡＳＥＰ技術は、過去に可能でなかったかもしれない高出力電子デバイスの設計及び製造を可能にするが、プロセスは、追加の資本及びツーリングを必要とする。より低量の用途では、追加コストは、妥当とするには困難な場合がある。更に、より従来的な製造方法を使用して生産され得るいくつかの用途が存在し得る。

【0010】

したがって、改善された高出力電子デバイス及びそれを製造する改善された方法が必要とされている。

【発明の概要】

【0011】

したがって、一実施形態では、本開示は、成形コンパウンドの第１の層と、プリント回路基板を備える、第１の層の上の第２の層と、導電性の接点で形成された、第２の層の上の第３の層と、少なくとも１つの電子部品で形成された、第３の層の上の第４の層と、成形コンパウンドで形成された、第４の層の上の第５の層と、で形成された高出力電子デバイスを提供する。

【0012】

一実施形態では、本開示は、成形コンパウンドの第１の層と、プリント回路基板を備える、第１の層の上の第２の層と、導電性の接点で形成された、第２の層の上の第３の層と、少なくとも１つの電子部品で形成された、第３の層の上の第４の層と、成形コンパウンドで形成された、第４の層の上の第５の層と、で形成された高出力電子デバイスを提供する。

【0013】

一実施形態では、本開示は、高出力電子デバイスを形成する方法であって、厚い導電性材料のシートからスタンピングを形成することであって、スタンピングは、リードフレーム部分と、フィンガによってリードフレーム部分に結合された少なくとも第１及び第２の電子部品取り付け接点とを含む、形成することと、アセンブリを形成するために、第１及び第２の電子部品取り付け接点に電子部品を着装することであって、電子部品は複数の端子を有し、電子部品の複数の端子のうちの１つは第１及び第２の電子部品取り付け接点に着装されない、着装することと、を含む方法を提供する。

【図面の簡単な説明】

【0014】

本開示は、例として示され、添付図に限定されるものではなく、図において、同様の参照番号は類似の要素を示す。

【0015】

【図1】高出力電子デバイスの斜視図を示す。

【図2】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図3】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図4】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図5】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図6】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図7】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図8】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図9】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図10】高出力電子デバイスを形成する第１の方法に使用される部品の上面図を示す。

【図11】高出力電子デバイスを形成する第２の方法に使用される部品の上面図を示す。

【図12】高出力電子デバイスを形成する第２の方法に使用される部品の上面図を示す。

【図13】高出力電子デバイスを形成する第２の方法に使用される部品の上面図を示す。

【図14】高出力電子デバイスを形成する第２の方法に使用される部品の上面図を示す。

【図15】高出力電子デバイスを形成する第２の方法に使用される部品の上面図を示す。

【図16】高出力電子デバイスを形成する第２の方法に使用される部品の上面図を示す。

【発明を実施するための形態】

【0016】

添付の図面は、本開示の実施形態を示し、開示される実施形態は、様々な形態で具現化され得る本開示の単なる例にすぎないことが理解される。したがって、本明細書に開示される具体的な詳細は、限定として解釈されるべきではなく、単に特許請求の範囲の基礎として、及び本開示を様々に採用するために当業者に教示するための代表的な基礎として解釈されるべきである。

【0017】

高出力電子デバイス２０及びそれを製造する改善された方法が本明細書で提供される。１つのタイプの高出力電子デバイス２０は、５０アンペア未満の電力を切り替えるために１つのＦＥＴ（Field Effect Transistor 、電界効果トランジスタ）を必要とするソリッドステートスイッチなどのソリッドステートデバイスである。一実施形態では、ＦＥＴは、ＭＯＳＦＥＴ（金属酸化物電界効果トランジスタ）である。

【0018】

第１の製造方法を図１～図１０に示し、第２の製造方法を図１、図２及び図１１～図１６に示す。

【0019】

以下のステップによって実行される図１～図１０に示された第１の製造方法に注意を向けて頂きたい。

【0020】

図２に示されたように、スタンピング２２が、厚い導電性材料のシートで形成されている。一実施形態では、材料は銅である。別の実施形態では、材料はアルミニウムである。材料は、約２００ミクロン～約３，０００ミクロンの厚さを有し、好ましくは約５００ミクロン～約８００ミクロンの厚さを有し、これは、上述したような現在のプリント回路基板上に設けられる従来のトレースよりもはるかに厚い。スタンピング２２は大きな厚さを有するので、スタンピング２２は、複数のスタンピングを互いの上に積み重ねる必要なくして、高電流を搬送することができる。スタンピング２２は、リールツーリール（連続フロー）製造プロセスで形成され得る。

【0021】

図２及び図３に示されるように、スタンピング２２は、複数の接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄを含み、これらの各々は、リードフレームセクション２６と、複数の接点２８ａ、２８ｂ、２８ｃ、２８ｄ及び３２、３４、３６、３８、４０、４２、４４、４６と、を含み、複数の接点のうちのいくつかはリードフレーム接続フィンガ４８によってリードフレームセクションに結合され、いくつかは接点接続フィンガ５０によって互いに接続されている。接点２８ｂ、２８ｄなどの接点をリードフレーム接続フィンガ４８に接続するために、フィンガ接続フィンガ５２が設けられ得る。各接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄは、回路基板接点５４、５６を更に含み、回路基板接点５４、５６は、フィンガ５０のうちの１つから延在してもよいし、又はリードフレーム２６から延在してもよい。示されたような実施形態では、各リードフレームセクション２６は、接点及びフィンガが設けられる内部空間６６を画定する第１、第２、第３、及び第４のリードフレーム部分５８、６０、６２、６４を有する。３つのリードフレーム部分５８、６０、６２のみが設けられる場合には、内部空間６６は、隣接する接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄの第１のリードフレーム部分５８によって更に画定される。接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄの第１のリードフレーム部分５８及び第２のリードフレーム部分６０は互いに平行であり、接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄの第２のリードフレーム部分６２及び第３のリードフレーム部分６４は互いに連続し、第１のリードフレーム部分５８及び第２のリードフレーム部分６０に対して垂直である。各接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄの接点は、接点２８ａ、２８ｂとして示された少なくとも第１及び第２の電子部品取り付け接点を含む。示されたように、リードフレームセクション２６のうちの１つから延在する他の接点が設けられてもよい。

【0022】

第１の電子部品取り付け接点２８ａは、電子部品取り付け接点２８ｂの第２の取り付け部分６８ｂに隣接し、それに平行で、それから離間した第１の取り付け部分６８ａを有する。第１の取り付け部分６８ａと第２の取り付け部分６８ｂとの間には、空間７０が画定されている。取り付け部分６８ａのうちの一方は、他方の取り付け部分６８ｂの長さよりも大きい長さを有し、したがって、空隙７２が設けられる。回路基板接点５４は、空隙７２内に延在する。図２及び図３に示される構成は、接点サブアセンブリ内の接点及びフィンガの一例を表しており、他の構成も本開示の範囲内である。

【0023】

図４及び図５に示されるように、ＦＥＴなどの電子部品７６の信号端子７４は、例えば、はんだ、ワイヤ又はリボンボンドなどによって回路基板接点５４に電気的に結合され、電子部品７６の残りの接点７８は、例えば、はんだ、ワイヤ又はリボンボンドなどによって第１の取り付け部分６８ａ及び第２の取り付け部分６８ｂに電気的に結合される。電子部品７６は、第１の取り付け部分６８ａと第２の取り付け部分６８ｂとの間の空間７０に跨っている。更に、電子部品取り付け接点２８ｃ、２８ｄ及び第２の回路基板接点５６は、スタンピング２２の一部として形成され、ＦＥＴなどの第２の電子部品７６が同様に電気的に結合される。この構成は、結果として生じるスイッチを、バッテリ電圧が逆転されることから切り替えられることから保護する。逆バッテリ保護が必要とされない場合、第２の電子部品７６、取り付け接点２８ｃ、２８ｄ、及び第２の回路基板接点５６は必要でなくなるが、当業者には理解されるように、小さな改変、例えば、ゼロオーム抵抗器又はストラップの追加が、回路を完成させるために必要になる。図５を参照すると、電流の測定を可能にするために、第２の電子部品取り付け接点２８ｂ、２８ｄの間に、分流器８０が電気的に結合され得る。

【0024】

その後、図６に示されるように、接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄは、電子部品７６がその上に取り付けられた状態で個々のサブアセンブリ８２ａ、８２ｂ、８２ｃ、８２ｄを形成するように単体化される。

【0025】

部品装着された従来のプリント回路基板（ＰＣＢ）８４が、図７のＰＣＢパネル８６内に設けられ、図８に示されるように、個々のサブアセンブリ８２ａ、８２ｂ、８２ｃ、８２ｄが、ＰＣＢ８４の上に置かれる。次いで、各サブアセンブリ８２ａ、８２ｂ、８２ｃ、８２ｄの接点２８ａ、２８ｂ、２８ｃ、２８ｄ、３２、３４、３６、３８、４０、４２、４４、４６は、例えば、はんだ、タッピングねじなどの締結具、ワイヤ又はリボンボンドなどのうちの１つ以上によって、ＰＣＢ８４上のトレースに電気的に結合される。結合のための他の手段も設けられ得る。

【0026】

次に、図１０に示されるように、各サブアセンブリ８２ａ、８２ｂ、８２ｃ、８２ｄのリードフレームセクション２６及びフィンガ４８、５０、５２を除去して、各ＰＣＢ８４に電気的に結合された接点２８ａ、２８ｂ、３２、３４、３６、３８、４０、４２、４４、４６、５４及び電子部品７６（並びに、設けられている場合には、接点２８ｃ、２８ｄ、第２の回路基板接点５６、第２の電子部品７６、分流器８０）のみを残し、それによって、個別のアセンブリ９０を形成する。次いで、各個別アセンブリ９０が、ＰＣＢパネル８６から取り外される。

【0027】

最後に、図１に示されるように、各個別アセンブリ９０は、成形コンパウンド９２でオーバーモールドされて、小型ソリッドステートスイッチが作製される。低圧成形コンパウンドが使用され得る。

【0028】

図７に示されたステップは、図８に示されたステップの前の任意の時点に実行することができる。

【0029】

一実施形態では、回路基板接点５４（及び回路基板接点５６）が排除され、電子部品７６の信号端子７４は、ＰＣＢ８４に直接、電気的に結合される。

【0030】

図１～図１０に示される第１の製造方法は、以下の層を有する高出力電子デバイス２０のサンドイッチ構造を作製する：成形コンパウンド９２で形成された第１の最下層、ＰＣＢ８４で形成された、第１の層の上の第２の層、接点２８ａ、２８ｂ、３２、３４、３６、３８、４０、４２、４４、４６、５４（及び、設けられている場合には、接点２８ｃ、２８ｄ、第２の回路基板接点５６）で形成された、第２の層の上の第３の層、電子部品７６（及び、設けられている場合には、第２の電子部品７６、分流器８０）で形成された、第３の層の上の第４の層、並びに成形コンパウンド９２で形成された、第４の層の上の第５の層。第５の層はまた、第３の層によって覆われていない第２の層の部分の上にもある。接点２８ａ、３２、３４、３６、３８、４０、４２、４４、４６は、別の電気デバイス（図示せず）に接続するために成形コンパウンド９２から外向きに延在する。

【0031】

２つのＦＥＴ７６を有する実施形態が提供される場合、接点はピンを形成する。１つのピンは、電流感知ピンであり得、ピンは（故障が検出された場合にデバイス２０をシャットダウンするために使用される）故障検出ピンであってもよく、ピンは（電流をオン／オフにする）イネーブルピンであってもよく、ピンは接地されていてもよく、ピンはバッテリ（電源）に接続するように構成されていてもよく、ピンは負荷に接続する（アイテムが駆動される）ように構成される。一実施形態では、一方のＦＥＴ７６はバッテリピンに接続され、他方のＦＥＴ７６は負荷ピンに接続され、分流器８０はバッテリピン及び負荷ピンの各々に接続される。したがって、デバイス２０は、本質的にスマートソリッドステートリレーを形成する。

【0032】

以下のステップによって実行される図１、図２及び図１１～図１６に示される第２の製造方法に注意を向けて頂きたい。

【0033】

スタンピング２２は、図２に示されるように形成され、詳細はここでは繰り返さない。

【0034】

その後、図１１を参照すると、接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄは、個々のサブアセンブリを形成するために単体化される。この実施形態では、電子部品７６（及び、設けられている場合には、第２の電子部品７６、分流器８０）は、単体化の前にスタンピング２２上に組み立てられない。

【0035】

図１２に示されるように、接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄは、誘電性のキャリア９２内にインサート成形される。次に、図１３に示されるように、各接点サブアセンブリ２４ａ、２４ｂ、２４ｃ、２４ｄのリードフレームセクション２６及びフィンガ４８、５０、５２を除去して、キャリア９２上に接点２８ａ、２８ｂ、３２、３４、３６、３８、４０、４２、４４、４６、５４（及び、設けられている場合には、接点２８ｃ、２８ｄ、第２の回路基板接点５６）のみを残す。

【0036】

その後、図１４を参照すると、ＰＣＢ８４の縁部９６が接点２８ａ、２８ｂ、３２、３４、３６、３８、４０、４２、４４、４６、５４（及び、設けられている場合には、接点５６）に近接するように、ＰＣＢ８４がキャリア９２の上に置かれるか、又はキャリア９２の開口９４を通して挿入される。ＰＣＢ８４がキャリア９２の上に置かれる場合、ＰＣＢ８４は、接点のうちの少なくともいくつかの上に部分的に置かれてもよい。ＰＣＢ８４は、キャリア９２上のその位置を維持するためにキャリア９２に結合される。いくつかの実施形態では、ＰＣＢ８４は、熱かしめによってキャリア９２に結合される。

【0037】

図１５に示されるように、電子部品７６（及び、設けられている場合には、第２の電子部品７６、分流器８０）は、接点２８ａ、２８ｂ、３２、３４、３６、３８、４０、４２、４４、４６、５４（及び、設けられている場合には、接点５６）に電気的に結合される。上記に示し述べたように、電子部品７６の信号端子７４は、例えば、はんだ、ワイヤ又はリボンボンドなどによって回路基板接点５４に電気的に結合され、電子部品７６の残りの接点７８は、例えば、はんだ、ワイヤ又はリボンボンドなどによって第１の取り付け部分６８ａ及び第２の取り付け部分６８ｂに電気的に結合される。電子部品７６は、第１の取り付け部分６８ａと第２の取り付け部分６８ｂとの間の空間７０に跨っている。更に、電子部品取り付け接点２８ｃ、２８ｄ及び第２の回路基板接点５６は、スタンピング２２の一部として形成され、ＦＥＴなどの第２の電子部品７６が同様に電気的に結合される。この構成は、結果として生じるスイッチを、バッテリ電圧が逆転されることから切り替えられることから保護する。逆バッテリ保護が必要とされない場合、第２の電子部品７６、取り付け接点２８ｃ、２８ｄ、及び第２の回路基板接点５６は必要でなくなるが、当業者には理解されるように、回路を完成させるために、小さな改変、例えば、ゼロオーム抵抗器又はストラップの追加が必要になる。図５を参照すると、電流の測定を可能にするために、第２の電子部品取り付け接点２８ｂ、２８ｄの間に、分流器８０が電気的に結合され得る。

【0038】

あるいは、図１５に示されるステップは、図１４に示されるステップの前に実行することができる。

【0039】

次いで、接点２８ａ、２８ｂ、３２、３４、３６、３８、４０、４２、４４、４６、５４（及び、設けられている場合には、接点２８ｃ、２８ｄ、第２の回路基板接点５６）は、例えば、はんだ、タッピングねじなどの締結具、ワイヤ又はリボンボンドなどのうちの１つ以上によって、ＰＣＢ８４に電気的に結合される。結合のための他の手段も設けられ得る。

【0040】

一実施形態では、回路基板接点５４（及び、設けられている場合には、回路基板接点５６）が排除され、電子部品７６の信号端子７４は、ＰＣＢ８４に直接、電気的に結合される。

【0041】

最後に、図１に示されるように、キャリア９２、ＰＣＢ８４、及び接点２８ａ、２８ｂ、３２、３４、３６、３８、４０、４２、４４、４６、５４（並びに、設けられている場合には、接点２８ｃ、２８ｄ、第２の回路基板接点５６）が、成形コンパウンド９２でオーバーモールドされて、小型ソリッドステートスイッチが作製される。低圧成形コンパウンドが使用され得る。

【0042】

図１、図２、及び図１１～図１６に示される第２の製造方法は、以下の層を有する高出力電子デバイス２０のサンドイッチ構造を作製する：成形コンパウンド９２で形成された第１の最下層、キャリア９２で形成された、第１の層の上の第２の層、ＰＣＢ８４で形成された、第２の層の上の第３の層、接点２８ａ、２８ｂ、３２、３４、３６、３８、４０、４２、４４、４６、５４（及び、設けられている場合には、接点２８ｃ、２８ｄ、第２の回路基板接点５６）で形成された、第３の層の上の第４の層、電子部品７６（及び、設けられている場合には、第２の電子部品７６、分流器８０）で形成された、第４の層の上の第５の層、並びに成形コンパウンド９２で形成された、第５の層の上の第６の層。第６の層はまた、第４の層によって覆われていない第２及び第３の層の部分の上にもある。接点２８ａ、３２、３４、３６、３８、４０、４２、４４、４６は、別の電気デバイス（図示せず）に接続するために成形コンパウンド９２から外向きに延在する。

【0043】

この第２の実施形態は、ソリッドステートデバイスが、その中に使用されている集積回路の低い接合温度に苛まれていることを認識している。これらのデバイスの多くは、動作中に自身の熱を発生するＦＥＴ及び絶縁ゲートバイポーラトランジスタ（Insulated-Gate Bipolar Transistor 、ＩＧＢＴ）を使用している。この自己発生熱に加えて、それらの環境において提供される高温は、接合温度に到達しないように、熱をＦＥＴから遠くに伝達させるための熱管理を必要とする。現在の解決策は、熱を排除するためのヒートシンクへの密接な熱接触を有するベアダイを使用する。この第２の実施形態は、パッケージ化ＦＥＴ／ＩＣを厚い熱伝導性接触端子ブレード上にはんだ付けして、熱をデバイス２０から外へ伝達する。ＰＣＢ８４は、ワイヤ又はリボンボンドを使用してパッケージ化ＩＣ端子に結合されてもよいし、ＰＣＢ８４は、ワイヤ又はリボンボンドを使用して信号端子７４に結合されてもよい。上述のソリッドステートデバイスの製造を以下に説明及び示す。

【0044】

特定の実施形態が、図面に関して示され、説明されているが、当業者は、添付の特許請求の範囲の趣旨及び範囲から逸脱することなく、様々な改変を考案し得ることが想定される。したがって、開示及び添付の特許請求の範囲は、図面に示され、図面に関して検討された特定の実施形態に限定されるものではなく、改変物及び他の実施形態が、開示及び添付図面の範囲内に含まれることが意図されることが理解されるであろう。更に、前述の説明及び関連する図面は、要素及び／又は機能の特定の例示的組み合わせのコンテクストおいて例示的な実施形態を説明しているが、開示及び添付の特許請求の範囲から逸脱することなく、要素及び／又は機能の異なる組み合わせが、代替的な実施形態によって提供され得ることを理解されたい。更に、前述の説明は、いくつかのステップの性能を列挙する方法を説明する。特段の記載がない限り、方法内の１つ以上のステップは必要とされない場合があり、１つ以上のステップは、記載されたものとは異なる順序で実行されてもよく、１つ以上のステップは、実質的に同時に形成されてもよい。最後に、図面は必ずしも原寸に比例して描かれていない。

【0045】

本明細書で提供される開示は、その好ましい実施形態及び例示的な実施形態の観点から特徴を説明する。当業者には、添付の特許請求の範囲及び趣旨内での多くの他の実施形態、改変、及び変形が、本開示を検討することにより想起されるであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【国際調査報告】