特表 2023-547553 スイッチング可能バイパスデバイスを備えるモジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-11-10

(54)【発明の名称】スイッチング可能バイパスデバイスを備えるモジュール

(51)【国際特許分類】

   H02M 7/48 20070101AFI20231102BHJP

   H01L 29/747 20060101ALI20231102BHJP

【ＦＩ】

H02M7/48 M

H01L29/747

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023531669

(86)(22)【出願日】2021-11-19

(85)【翻訳文提出日】2023-07-07

(86)【国際出願番号】 EP2021082298

(87)【国際公開番号】W WO2022112127

(87)【国際公開日】2022-06-02

(31)【優先権主張番号】20209823.2

(32)【優先日】2020-11-25

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】519431812

【氏名又は名称】ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＳＷＩＴＺＥＲＬＡＮＤ ＡＧ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ボベッキー，ヤン

(72)【発明者】

【氏名】ハーフナー，イン－ジアン

【テーマコード（参考）】

5F005

5H770

【Ｆターム（参考）】

5F005AD01

5F005AE03

5F005EA00

5F005EA01

5H770AA04

5H770AA13

5H770DA23

5H770DA41

5H770DA44

5H770JA03X

5H770JA11X

5H770JA17X

5H770LA01X

(57)【要約】

モジュール（１００）が規定され、モジュール（１００）は、第１のモジュール接続部（１０８）と、第２のモジュール接続部（１０９）と、エネルギー貯蔵部（１０５）と、第１の電気スイッチ（１０１）と、第２の電気スイッチ（１０２）とを備え、スイッチング可能バイパスデバイス（１）が、第１のモジュール接続部（１０８）と第２のモジュール接続部（１０９）との間に配置され、スイッチング可能バイパスデバイス（１）は、単一のトリガパルスに応答して双方向の通電状態を維持するように構成される。

【特許請求の範囲】

【請求項1】

第１のモジュール接続部（１０８）および第２のモジュール接続部（１０９）と、
エネルギー貯蔵部（１０５）と、
第１の電気スイッチ（１０１）および第２の電気スイッチ（１０２）と
を備えるモジュール（１００）であって、
スイッチング可能バイパスデバイス（１）が、前記第１のモジュール接続部（１０８）と前記第２のモジュール接続部（１０９）との間に配置され、
前記スイッチング可能バイパスデバイス（１）は、単一のトリガパルスに応答して双方向の通電状態を維持するように構成され、
前記スイッチング可能バイパスデバイス（１）は、第１の主面（２１）と第２の主面（２２）との間に延在する半導体本体（２）を備え、
前記スイッチング可能バイパスデバイス（１）は、前記第１の主面（２１）上に配置された第１の主電極（３１）と、前記第２の主面（２２）上に配置された第２の主電極（３２）とを備え、
前記半導体本体（２）は、第１の導電型の第１のベース層（５１）と、前記第１の導電型の第２のベース層（５２）と、前記第１のベース層（５１）と前記第２のベース層（５２）との間に配置された、前記第１の導電型とは異なる第２の導電型の第３のベース層（５３）とを備え、
前記第１の主電極（３１）は、前記スイッチング可能バイパスデバイス（１）の第１のサイリスタ機能要素（１１）のためのカソードとして、および第２のサイリスタ機能要素（１２）のためのアノードとして作用し、
前記半導体本体（２）は、前記スイッチング可能バイパスデバイス（１）が電圧転流に応答してオフにならないような電荷キャリア再結合寿命に関して構成され、
前記スイッチング可能バイパスデバイス（１）がその保持電流を下回る場合に、前記スイッチング可能バイパスデバイス（１）のターンオフが発生する、モジュール（１００）。

【請求項2】

前記第１の主電極（３１）は、前記第２の導電型の少なくとも１つの第１のエミッタ領域（６１）および前記第１の導電型の少なくとも１つの第１のエミッタ短領域（７１）に隣接し、
前記第１の主電極（３１）は、前記第１のエミッタ領域（６１）を介して前記第１のサイリスタ機能要素（１１）のための前記カソードとして、および前記第１のエミッタ短領域（７１）を介して前記第２のサイリスタ機能要素（１２）のための前記アノードとして作用する、
請求項１に記載のモジュール（１００）。

【請求項3】

前記第１のサイリスタ機能要素（１１）および前記第２のサイリスタ機能要素（１２）の各々は、前記第１のベース層（５１）と前記第３のベース層（５３）との間に形成されるｐ－ｎ接合の全エリアを使用する、
請求項１または２に記載のモジュール（１００）。

【請求項4】

前記第２の主電極（３１）は、前記第２の導電型の少なくとも１つの第２のエミッタ領域（６２）および前記第１の導電型の少なくとも１つの第２のエミッタ短領域（７２）に隣接する、
請求項１～３のいずれかに記載のモジュール（１００）。

【請求項5】

少なくとも１つの第１のエミッタ領域（６１）は、前記第１の主面に向かって見たときに第２のエミッタ短領域（７２）と重なる、
請求項４に記載のモジュール（１００）。

【請求項6】

前記第１の主面（２１）上の第１のエミッタ領域（６１）および第１のエミッタ短領域（７１）の配置は、前記第２の主面（２２）上の第２のエミッタ領域（６２）および第２のエミッタ短領域（７２）の配置とは異なる、
請求項１～５のいずれかに記載のモジュール（１００）。

【請求項7】

前記スイッチング可能バイパスデバイス（１）は、前記第１の主面（２１）上に第１のゲート電極（４１）を備え、前記第１の主電極（３１）は、互いに離間した複数の第１のセグメント（３１０）を備え、前記第１のセグメント（３１０）のうちの少なくともいくつかは、前記第１の主面（２１）に向かって見て前記第１のゲート電極（４１）によって完全に囲まれる、
請求項１～６のいずれかに記載のモジュール（１００）。

【請求項8】

前記第２の主電極（３２）は、互いに離間した複数の第２のセグメント（３２０）を備え、前記第２のセグメント（３２０）のうちの少なくともいくつかは、前記第２の主面（２２）に向かって見て前記第２のゲート電極（４２）によって完全に囲まれる、
請求項７に記載のモジュール（１００）。

【請求項9】

前記モジュール（１００）は、ハーフブリッジ配置として、またはフルブリッジ配置として構成される、
先行する請求項のいずれかに記載のモジュール（１００）。

【請求項10】

前記モジュール（１００）は、モジュール式マルチレベル変換器のために構成される、
先行する請求項のいずれかに記載のモジュール（１００）。

【請求項11】

前記モジュール（１００）は、前記スイッチング可能バイパスデバイス（１）に並列に接続されたさらなるスイッチング可能バイパスデバイス（１０）を備える、
先行する請求項のいずれかに記載のモジュール（１００）。

【請求項12】

前記モジュール（１００）は、電気的または光学的にトリガされるように構成される、
先行する請求項のいずれかに記載のモジュール（１００）。

【請求項13】

前記スイッチング可能バイパスデバイスは、前記モジュール（１００）内の障害、または所定値を超える前記モジュール（１００）に印加される電圧を引き起こす外部障害の場合にトリガされるように構成される、
先行する請求項のいずれかに記載のモジュール（１００）。

【発明の詳細な説明】

【技術分野】

【0001】

スイッチング可能バイパスデバイスを備えるモジュールが規定される。

【背景技術】

【0002】

モジュラーマルチレベル変換器（ＭＭＣ）は、高電圧直流伝送（ＨＶＤＣ）および静的同期補償器（ＳＴＡＴＣＯＭ）用途に広く使用されている。

【0003】

そのようなＭＭＣ変換器の典型的なサブモジュールは、ハーフブリッジまたはフルブリッジセル内のセルキャパシタを備え、多数のそのようなサブモジュールが電気的に直列に接続される。キャパシタの電圧は、アクティブスイッチによってセルの出力に接続される。これらのスイッチは、典型的には、逆並列接続された高速リカバリダイオードを有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。ダイオードは高いサージ電流に耐えることができないため、ダイオードを保護するためにバイパスデバイスが使用されている。スイッチングデバイスが、逆並列接続された高速ダイオードを有する金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である場合、同様の状況が現れる。

【0004】

これらのサブモジュールの要素が、例えばスイッチングデバイスの故障または通信エラーに起因して故障した場合、セルエネルギー貯蔵部の充電の制御されない状態が発生する可能性があり、これはサブモジュールまたはＭＭＣ変換器全体に対する潜在的なリスクである。

【0005】

国際公開第２０１１／１０７３６３Ａ１号は、直列に接続された１つまたは複数のモジュールが故障した場合にＭＭＣが機能し続けることを保証するための機械的バイパスを記載している。

【0006】

しかしながら、機械的バイパススイッチは、その機械的構成要素の慣性のために、それが導電状態になり、故障の場合に電流を安全に引き継ぐまでに一定期間を必要とする。この期間中、電流はモジュールに流れ続け、電気エネルギー貯蔵部を充電し続け、それによってエネルギー貯蔵部を損傷する可能性がある。一方、その後、エネルギー貯蔵部が機械的バイパススイッチを介して放電されると、拡大された貯蔵量のエネルギーが爆発的に熱に変換される可能性がある。さらに、モジュールの構成要素における電流方向の突然の反転により、モジュールのさらなる破壊または損傷が発生する可能性がある。

【0007】

中国特許第１１０８２９８１１号は、２つの逆並列サイリスタと並列に機械的バイパススイッチを使用することを提案している。しかしながら、例えば５０Ｈｚ～数百Ｈｚの周波数を有するＡＣ電流が逆並列サイリスタを介してバイパスされる場合、逆並列サイリスタがオンになる前にサイリスタのうちの最初のサイリスタがオフにされなければならない。これは、バイパスの信頼性の低下をもたらす複雑なトリガプロセスを必要とする。

【発明の概要】

【発明が解決しようとする課題】

【0008】

したがって、本発明の目的は、障害時に信頼性の高い保護を提供するモジュールを規定することである。

【課題を解決するための手段】

【0009】

この目的は、とりわけ、請求項１に記載のモジュールによって達成される。開発および便宜は、さらなる請求項の主題である。

【0010】

少なくとも１つの実施形態によれば、モジュールは、
第１のモジュール接続部および第２のモジュール接続部を備える。モジュールは、エネルギー貯蔵部と、第１の電気スイッチおよび第２の電気スイッチとをさらに備え、スイッチング可能バイパスデバイスが、第１のモジュール接続部と第２のモジュール接続部との間に配置される。スイッチング可能バイパスデバイスは、単一のトリガパルスに応答して双方向の通電状態を維持するように構成される。

【0011】

障害時に、スイッチング可能バイパスデバイスは導通状態にされ、それによって第１のモジュール接続部から第２のモジュール接続部への電気的バイパスを提供することができる。例えば、スイッチング可能バイパスデバイスは、電気的または光学的にトリガされるように構成される。

【0012】

例えば、少なくとも５０Ｈｚの周波数を有する少なくとも交流電流が、単一のトリガパルスに応答してスイッチング可能バイパスデバイスを介して双方向に伝導されてもよい。換言すれば、スイッチング可能バイパスデバイスは、通電状態（またはオン状態）になると、第１の主電極と第２の主電極との間の電圧の極性が変化しても導通状態のままである。したがって、印加電圧の極性が変化するたびにスイッチング可能バイパスデバイスを作動させる必要がない。例えば、スイッチング可能バイパスデバイスは、単一のパワー半導体デバイスである。

【0013】

少なくとも１つの実施形態によれば、スイッチング可能バイパスデバイスは、第１の主面と第２の主面との間に延在する半導体本体と、第１の主面上に配置された第１の主電極と、第２の主面上に配置された第２の主電極とを備える。例示的には、第１の主面および第２の主面は、スイッチング可能バイパスデバイスの両側に配置される。半導体本体は、第１の導電型の第１のベース層と、第１の導電型の第２のベース層と、第１のベース層と第２のベース層との間に配置された、第１の導電型とは異なる第２の導電型の第３のベース層とを備える。第１の主電極は、スイッチング可能バイパスデバイスの第１のサイリスタ機能要素のためのカソードとして、および第２のサイリスタ機能要素のためのアノードとして作用する。

【0014】

阻止方向に対して、第１のサイリスタ機能要素および第２のサイリスタ機能要素は、例えば逆並列に配置される。

【0015】

例えば、第１の導電型はｐ型であり、第２の導電型はｎ型であり、またはその逆である。

【0016】

モジュールの少なくとも１つの実施形態によれば、第１の主電極は、第２の導電型の少なくとも１つの第１のエミッタ領域および第１の導電型の少なくとも１つの第１のエミッタ短領域に隣接する。例えば、第１の主電極は、第１のエミッタ領域を介して第１のサイリスタ機能要素のためのカソードとして、および第１のエミッタ短領域を介して第２のサイリスタ機能要素のためのアノードとして作用する。換言すれば、１つのサイリスタ機能要素のカソード短領域は、同時に逆並列サイリスタ機能要素のアノード領域として作用する。

【0017】

モジュールの少なくとも１つの実施形態によれば、第１のサイリスタ機能要素および第２のサイリスタ機能要素の各々は、第１のベース層と第３のベース層との間に形成されるｐ－ｎ接合の全エリアを使用する。例えば、第１のサイリスタ機能要素および第２のサイリスタ機能要素の各々は、第２のベース層と第３のベース層との間に形成されるｐ－ｎ接合の全エリアを使用する。例えば、第１の導電型がｐ型であり、第２の導電型がｎ型である場合、第１のサイリスタ機能要素および第２のサイリスタ機能要素は、共通のｐ－ｎ－ｐベース層シーケンスを使用することができる。２つの逆並列サイリスタ間の分離領域は省略されてもよい。第１、第２および第３のベース層は、横方向、すなわち第１の主面に平行に延びる方向に完全に構造化されていなくてもよい。さらに、スイッチング可能バイパスデバイスの同じ側に２つの別個の電極を設ける必要はなく、一方の電極は一方のサイリスタのためのアノードとして作用し、他方の電極は他方のサイリスタのためのカソードとして作用する。

【0018】

同じサイズの単一サイリスタに近い非常に高いサージ電流能力が、スイッチング可能バイパスデバイスに対して得られ得る。

【0019】

モジュールの少なくとも１つの実施形態によれば、半導体本体は、スイッチング可能バイパスデバイスが電圧転流に応答してオフにならないような電荷キャリア再結合寿命に関して構成される。したがって、第１の主電極と第２の主電極との間の電圧の極性の変化は、スイッチング可能バイパスデバイスを非導通状態に切り替えることはない。例えば、スイッチング可能バイパスデバイスがその保持電流を下回る場合に、ターンオフが発生する。

【0020】

双方向サイリスタ装置の従来の用途では、サイリスタが電圧転流に応答してオフになることができることを確実にするために、ｎ型およびｐ型ベース層内の過剰キャリアの寿命がｐ－ｎ接合付近の電子照射またはイオン注入によって意図的に短縮される。陽子照射による局所寿命制御のこの方法は、例えば国際公開第２０１９／１５８５９４Ａ１号に記載されている。

【0021】

対照的に、本バイパスデバイスでは、過剰な電荷キャリアの寿命は、オン状態で生成された電子正孔プラズマが転流中に非常にゆっくりと再結合するように意図的に大きく保たれ得る。高い寿命は、製造中に半導体本体を未照射のままにすること、すなわち、半導体本体の陽子または電子照射がないことによって得ることができる。ゼロ電流レベルの交差中に電子正孔プラズマの濃度が十分に高ければ、空間電荷領域（ＳＣＲ）の形成が防止される。したがって、第１および第２の主電極間の電圧の極性が変化した場合、スイッチング可能バイパスデバイスはオン状態のままである。転流ターンオフはない。スイッチング可能バイパスデバイスがその保持電流を下回る場合にのみ、ターンオフが発生し得る。したがって、例えばゲート電極を介して、または光学的に、極性の一方についてオン状態に切り替えるための単一のトリガパルスは、両方の電流方向についてオン状態を維持するのに十分である。したがって、スイッチング可能バイパスデバイスは、ＡＣスイッチとなり得る。

【0022】

モジュールの少なくとも１つの実施形態によれば、モジュールはハーフブリッジ配置として構成される。ハーフブリッジ配置は、第１のモジュール接続部と第２のモジュール接続部との間に２つの異なる電圧レベルを提供することができる。ハーフブリッジ配置では、スイッチなどの必要な構成要素の数が最小化される。

【0023】

モジュールの少なくとも１つの実施形態によれば、モジュールはフルブリッジ配置として構成される。フルブリッジ配置は、第１のモジュール接続部と第２のモジュール接続部との間に３つの異なる電圧レベルを提供することができる。例えば、フルブリッジ配置は、４つのスイッチを備える。

【0024】

モジュールの少なくとも１つの実施形態によれば、モジュールは、モジュール式マルチレベル変換器のために構成される。例えば、モジュールは、モジュール式マルチレベル変換器のセルのうちの１つとなる。例えば、各セルは電気的に直列に接続される。スイッチング可能バイパスデバイスを使用すると、モジュール式マルチレベル変換器内の故障の場合に、例えば１ｋＡを超えるまたは１０ｋＡを超える高故障電流を確実に処理することができる。障害が発生している間、モジュールの絶縁ゲートバイポーラトランジスタのようなアクティブスイッチはオフに切り替えられることができ、モジュール式マルチレベル変換器は数マイクロ秒以内にブロックされ得る。ＩＧＢＴに逆並列に接続された転流ダイオードは高いサージ電流に耐えることができないので、スイッチング可能バイパスデバイスをトリガすることによってダイオードが保護される。

【0025】

しかしながら、スイッチング可能バイパスデバイスは、他の用途、例えば１００Ａ以上の大電流を処理することができるスイッチング可能保護デバイスを必要とする電力用途にも適している。

【0026】

モジュールの少なくとも１つの実施形態によれば、モジュールは、スイッチング可能バイパスデバイスに並列に接続されたさらなるバイパスデバイスを備える。

【0027】

さらなるバイパスデバイスは、例えば、機械的スイッチである。さらなるバイパスデバイスを使用して、例えば長すぎる故障事象のために、スイッチング可能バイパスデバイスを過度に重い負荷から解放することができる。例えば、スイッチング可能バイパスデバイスは、さらなるバイパスデバイスよりも速くオン状態に切り替わる。さらなるバイパスデバイスもオン状態になると、バイパスされる電流の少なくとも一部は、さらなるバイパスデバイスを介して伝導され得る。

【0028】

モジュールの少なくとも１つの実施形態によれば、スイッチング可能バイパスデバイスは、モジュール内の障害、または所定値を超えるモジュールに印加される電圧を引き起こす外部障害の場合にトリガされるように構成される。したがって、モジュールは、内部障害および外部障害の両方によって引き起こされる損傷から保護することができる。

【0029】

モジュールの少なくとも１つの実施形態によれば、第２の主電極は、第２の導電型の少なくとも１つの第２のエミッタ領域および第１の導電型の少なくとも１つの第２のエミッタ短領域に隣接する。

【0030】

モジュールの少なくとも１つの実施形態によれば、第１の主面上の第１のエミッタ領域および第１のエミッタ短領域の配置は、第２の主面上の第２のエミッタ領域および第２のエミッタ短領域の配置とは異なる。例えば、領域の位置および横方向範囲の少なくとも一方が異なる。換言すれば、スイッチング可能バイパスデバイスは、第１および第２の主面上のエミッタ領域およびエミッタ短領域の配置に関して非対称である。異なる配置によって、スイッチング可能バイパスデバイスは、スイッチング可能バイパスデバイスの特性が電圧極性に関して異なるように構成されてもよい。例えば、アノード－カソード電圧の１つの極性について、スイッチング可能バイパスデバイスのサージ電流能力は低下し、その結果、デバイスは保護短絡として作用することができない。電圧の極性が反対の場合、デバイスは電流障害をバイパスし続け、潜在的な過電圧を制限する（クロウバー動作）。

【0031】

モジュールの少なくとも１つの実施形態によれば、少なくとも１つの第１のエミッタ領域は、第１の主面に向かって見たときに第２のエミッタ短領域と重なる。この配置を使用して、第１の主電極と第２の主電極との間の半導体本体内の電流経路の長さを短縮して、スイッチング可能バイパスデバイスのオン状態電圧降下を最小化することができる。

【0032】

モジュールの少なくとも１つの実施形態によれば、スイッチング可能バイパスデバイスは、高々１つのゲート電極を備える。例えば、第１のゲート電極が第１の主面上に形成される。ゲート電極を使用して、スイッチング可能バイパスデバイスをオン状態にすることができる。第２の主面は、ゲート電極を有していなくてもよい。スイッチング可能バイパスデバイスはまた、光学的にトリガされるように構成されてもよい。この場合、ゲート電極は、光ケーブル（ライトガイド）を介して光学的にトリガされ得る感光性トリガ領域に置き換えられる。

【0033】

モジュールの少なくとも１つの実施形態によれば、スイッチング可能バイパスデバイスは、第１の主面上に第１のゲート電極を備え、第１の主電極は、互いに離間した複数の第１のセグメントを備え、第１のセグメントのうちの少なくともいくつかは、第１の主面に向かって見て第１のゲート電極によって完全に囲まれる。第１の主電極のセグメントを囲む第１のゲート電極は、非常に速くオンになるスイッチング可能バイパスデバイスを得ることを可能にする。例えば、第１のゲート電極は、第１の主面の全体に分布していてもよい。したがって、ゲート－カソード境界の長さが増加し、高速ターンオンのための増強されたｄｉ／ｄｔ能力をもたらし得る。同時に、ｄＶ／ｄｔ能力は変化しないままであり得る。

【0034】

例えば、第１の主電極の第１のセグメントの各々は、第２の導電型の少なくとも１つの第１のエミッタ領域および第１の導電型の少なくとも１つの第１のエミッタ短領域に隣接する。

【0035】

モジュールの少なくとも１つの実施形態によれば、スイッチング可能バイパスデバイスは、第２の主面上に第２のゲート電極を備える。この場合、スイッチング可能バイパスデバイスは、第１および第２のゲート電極を介して両方の電流方向に電気的にトリガされてもよい。

【0036】

モジュールの少なくとも１つの実施形態によれば、第２の主電極は、互いに離間した複数の第２のセグメントを備え、第２のセグメントのうちの少なくともいくつかは、第２の主面に向かって見て第２のゲート電極によって完全に囲まれる。第１の主電極のセグメントを囲む第２のゲート電極は、両方の電流方向において非常に速くオンになるスイッチング可能バイパスデバイスを得ることを可能にする。例えば、第２のゲート電極は、第２の主面の全体に分布していてもよい。

【0037】

スイッチング可能バイパスデバイスの少なくとも１つの実施形態によれば、第１のゲート電極は、第１のベース層とオーミックコンタクトを形成する。これは、例えば、第１のゲート電極と第１のベース層との間にｐ－ｎ接合が存在しないことを意味する。これに応じて、第２のゲート電極は、第２のベース層とオーミックコンタクトを形成してもよい。

【0038】

例えば、スイッチング可能バイパスデバイスは、同じデバイス内の２つの逆並列接続サイリスタ構造（第１のサイリスタ機能要素および第２のサイリスタ機能要素）にアノード領域とカソード領域との交互嵌合を提供して、２つの逆並列サイリスタ間の分離領域の必要性を回避することができる。さらに、ゲート領域の交互嵌合は、第１および第２の主面の少なくとも一方に設けられてもよい。

【0039】

スイッチング可能バイパスデバイスの少なくとも１つの実施形態によれば、第１のゲート電極は、複数の第１のセルを有する第１のグリッド構造を備える。第１のセルは、第１の主面に向かって見て多角形形状を有してもよい。例えば、第１のセルは、六角形、八角形または四角形の形状を有することができる。例えば、スイッチング可能バイパスデバイスは、２０～２０００個の第１のセルを備える。セルの数は、スイッチング可能バイパスデバイスの特定の要件に応じて広範囲で変化させることができる。

【0040】

スイッチング可能バイパスデバイスの少なくとも１つの実施形態によれば、第１のグリッド構造は、少なくとも複数の領域でハニカムパターンを形成する。例えば、ハニカムパターンは、正六角形によって形成される。

【0041】

スイッチング可能バイパスデバイスの少なくとも１つの実施形態によれば、複数の第１のエミッタ短領域が、第１のセルのうちの１つの中に配置される。例えば、第１のセルのうちの１つの中の第１のエミッタ短領域の数は、２以上１００以下である。しかしながら、１つの第１のエミッタ短領域のみでも十分であり得る。

【0042】

スイッチング可能バイパスデバイスの少なくとも１つの実施形態によれば、増幅ゲート構造が、第１のゲート電極および第２のゲート電極の少なくとも一方に統合される。増幅ゲート構造は、大きなウェハ領域にわたるトリガ電流の迅速な横方向分布によって短いターンオン時間を得るのに役立つ。増幅ゲート構造を使用することにより、第１のゲート電極および第２の電極の両方に対して短いターンオン時間を両方の電流方向において得ることができる。

【0043】

スイッチング可能バイパスデバイスの少なくとも１つの実施形態によれば、第１のゲート電極および第２のゲート電極は、同じベース形状を有する。換言すれば、第２のゲート電極は、第１のゲート電極のコピーまたは少なくとも相似のコピーを表す。

【0044】

このようにして、両方の電流方向に対するスイッチング可能バイパスデバイスの対称的な挙動が容易になる。

【0045】

例示的な実施形態および図において、同様の、または同様に作用する構成部品には同じ参照符号が付されている。一般に、個々の実施形態に関する相違点のみを説明する。特に明記しない限り、一実施形態における部分または態様の説明は、別の実施形態における対応する部分または態様にも適用される。

【図面の簡単な説明】

【0046】

【図1】モジュールの例示的な実施形態を示す図である。

【図2】モジュールのさらなる例示的な実施形態を示す図である。

【図3】スイッチング可能バイパスデバイスの例示的な実施形態を示す図である。

【図4A】スイッチング可能バイパスデバイスの例示的な実施形態に対する時間の関数としての電流および電圧の測定値を示す図である。

【図4B】図４Ａの３つの異なる段階におけるスイッチング可能バイパスデバイス内の電荷キャリア分布の概略図である。

【図4C】図４Ａの３つの異なる段階におけるスイッチング可能バイパスデバイス内の電荷キャリア分布の概略図である。

【図4D】図４Ａの３つの異なる段階におけるスイッチング可能バイパスデバイス内の電荷キャリア分布の概略図である。

【図5A】スイッチング可能バイパスデバイスの例示的な実施形態の詳細を示す上面図である。

【図5B】図５Ａのスイッチング可能バイパスデバイスの断面図である。

【図6】スイッチング可能バイパスデバイスのさらなる例示的な実施形態の詳細を示す断面図である。

【発明を実施するための形態】

【0047】

図に示されている要素およびそれらの互いのサイズ関係は、必ずしも縮尺通りではない。むしろ、個々の要素または層の厚さは、より良い表現可能性のために、および／またはより良い理解のために、誇張されたサイズで表され得る。

【0048】

モジュール１００の例示的な実施形態が図１に示される。
モジュール１００は、例えばＭＭＣのハーフブリッジセルとして構成される。モジュール１００は、エネルギー貯蔵部１０５と、第１のスイッチ１０１と、第２のスイッチ１０２とを備える。モジュール１００は、第１のモジュール接続部１０８および第２のモジュール接続部１０９をさらに備える。

【0049】

第１および第２のスイッチの少なくとも一方は、例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を備えることができる。

【0050】

モジュール１００は、第１のモジュール接続部１０８と第２のモジュール接続部１０９との間に配置されたスイッチング可能バイパスデバイス１をさらに備える。モジュール１００の通常動作中、スイッチング可能バイパスデバイス１は非導通オフ状態にあり、その結果、スイッチング可能バイパスデバイス１を通る電流はない。第１のモジュール接続部１０８と第２のモジュール接続部１０９との間の電圧は、第１のスイッチ１０１および第２のスイッチ１０２の状態に依存する。第１のスイッチ１０１が開いており、第２のスイッチ１０２が閉じている場合、第１のモジュール接続部１０８と第２のモジュール接続部１０９との間の電圧差は、エネルギー貯蔵部１０５の電圧に対応する。第１のスイッチ１０１が閉じており、第２のスイッチ１０２が開いている場合、第１のモジュール接続部１０８と第２のモジュール接続部１０９との間に電圧差はないか、または少なくとも有意な電圧差はない。

【0051】

障害の場合、スイッチング可能バイパスデバイス１は、第１のモジュール接続部１０８と第２のモジュール接続部１０９との間にエネルギー貯蔵部１０５ならびに第１および第２のスイッチ１０１、１０２を回避する電気的バイパスが存在するようにオン状態に切り替えられ得る。

【0052】

例えば、スイッチング可能バイパスデバイス１は、逆並列に配置され、共通の半導体本体に一体化された第１のサイリスタ機能要素１１および第２のサイリスタ機能要素１２を含む。スイッチング可能バイパスデバイス１の例示的な実施形態は、図３～図６に関連してより詳細に説明される。

【0053】

モジュール１００は、例えば機械的スイッチであってもよいさらなるバイパス１０をさらに備えてもよい。機械的スイッチを使用して、例えば長すぎる故障事象中に、スイッチング可能バイパスデバイス１を過度に重い負荷から解放することができる。例えば、スイッチング可能バイパスデバイス１およびさらなるバイパスデバイス１０は、同時にトリガされてもよい。機械的スイッチはまた、ＭＭＣシステムの電源電圧が０の条件での保護に用いることもできる。

【0054】

スイッチング可能バイパスデバイス１の高い信頼性のために、例えば、ＭＭＣで電圧がゼロの場合が他の手段によって回避される場合、機械的スイッチは不要になり得る。例えば、スイッチング可能バイパスデバイスは、所定量の過負荷の場合に不可逆的に永久短絡状態に切り替わるように構成されてもよい。例えば、所定量の過負荷に達すると、スイッチング可能バイパスデバイス内の伝導経路が溶融によって形成される。

【0055】

単一のトリガパルスは、スイッチング可能バイパスデバイス１がさらなるバイパスデバイス１０によって短絡されるまで、または障害がクリアされるまで、スイッチング可能バイパスデバイス１が恒久的にオン状態に留まるのに十分である。これは、図４Ａ～図４Ｃに関連してより詳細に説明される。

【0056】

トリガは、電気信号を介して実行されてもよい。しかしながら、光トリガを使用することもできる。スイッチング可能バイパスデバイスのゲート電極を介した電気的トリガの場合、故障の場合のターンオン順序は、アノードとカソードとの間の電圧の極性がスイッチング可能バイパスデバイスの対応するサイリスタ機能の順方向遮断の極性に対応するゲート電極にトリガパルスが提供されるように与えられ得る。

【0057】

トリガはまた、同時に２つのゲートにもたらされる電気信号または光信号を介して実行されてもよい。したがって、モジュールを制御する制御システムは、アノード－カソード電圧の極性を考慮する必要がない。すべてのトリガオプションについて、保護を作動させるためには単一のゲートトリガパルスのみが必要である。これは、従来技術と比較して実質的に単純化されている。

【0058】

重大な内部障害のさらなる例は、ＭＭＣ内のバルブＡＣ端子の地絡障害であり、その結果、セルの一部が過剰な充電に起因して異常に高い電圧を受ける可能性がある。この場合、セルのさらなる充電を防止するターンオン命令がスイッチング可能バイパスデバイス１に送信されてもよい。したがって、セルの過電圧が防止される。ＭＭＣの内部障害により、ＭＭＣ全体がシャットダウンされ、その結果、スイッチング可能バイパスデバイス１を通る電流は最終的に０になる。これにより、モジュールが次に通電されたときにモジュールが正常に機能するように、スイッチング可能バイパスデバイス１がオフ（または開放）状態に切り替わる。

【0059】

図２に示す例示的な実施形態は、図１に関連して説明したものに本質的に対応する。そこから出発すると、モジュール１００は、２つの追加のスイッチ、すなわち第３のスイッチ１０３および第４のスイッチ１０４を有するフルブリッジ配置として構成される。フルブリッジ配置を使用して、第１のモジュール接続部１０８と第２のモジュール接続部１０９との間の３つの異なる電圧レベルを得ることができる。しかしながら、ハーフブリッジ配置と比較して、これは追加のスイッチという犠牲を払っている。

【0060】

第１のスイッチ１０１および第３のスイッチ１０３が閉じている場合、第１と第２のモジュール接続部１０８、１０９の間の電圧は、エネルギー貯蔵部１０５の正電圧に対応する。

【0061】

一方、第２のスイッチ１０２および第４のスイッチ１０４が閉じている場合、電圧はエネルギー貯蔵部１０５の負電圧に対応する。第２のスイッチ１０２および第３のスイッチ１０３または第１のスイッチ１０１および第４のスイッチ１０４が閉じている場合、第１および第２のモジュール接続部の電圧はゼロである。

【0062】

スイッチング可能バイパスデバイス１は、バイパス保護を必要とする他のモジュールにも適している。

【0063】

図３は、スイッチング可能バイパスデバイス１の例示的な実施形態を概略破断図で示す。スイッチング可能バイパスデバイス１は、第１の主面２１と第２の主面２２との間に延在する半導体本体２を備える。

【0064】

半導体本体は、第１の導電型の第１のベース層５１と、第１の導電型の第２のベース層５２と、鉛直方向において第１のベース層５１と第２のベース層５２との間に配置された、第１の導電型とは異なる第２の導電型の第３のベース層５３とを備える。第１の主電極３１が第１の主面２１上に配置され、第２の主電極３２が第２の主面２２上に配置される。例えば、第１の導電型はｐ型であり、第２の導電型はｎ型であり、またはその逆である。

【0065】

第１の主電極３１は、第１のサイリスタ機能要素１１のためのカソードとして、および第２のサイリスタ機能要素１２のためのアノードとして作用する。第２のサイリスタ機能要素１２では、第１の主電極３１は第１のエミッタ短領域７１を介してアノードとして作用する。第１のサイリスタ機能要素１１および第２のサイリスタ機能要素１２は、矢印を使用して図３に示されている。これらの機能要素は、同じ半導体本体２内に配置された２つの逆並列接続サイリスタ構造を表す。

【0066】

第１の主電極３１は、第２の導電型の少なくとも１つの第１のエミッタ領域６１および第１の導電型の複数の第１のエミッタ短領域７１に隣接する。

【0067】

第２の主電極は、第２の導電型の少なくとも１つの第２のエミッタ領域６２および第１の導電型の複数の第２のエミッタ短領域７２に隣接する。第１のサイリスタ機能要素１１は、この実施形態では、アノードとして作用する第２のエミッタ短領域７２、第２のベース層５２、第３のベース層５３、第１のベース層５１および第１のエミッタ領域６１によって形成される。

【0068】

これに応じて、第２のサイリスタ機能要素１２は、アノードとして作用する第１のエミッタ短領域７１、第１のベース層５１、第３のベース層５３、第２のベース層５２および第２のエミッタ領域６２によって形成される。その結果、エミッタ短領域７１、７２はまた、関連する逆並列サイリスタ機能要素のアノードの機能を果たす。

【0069】

第１のベース層５１と第３のベース層５３との間、および、第３のベース層５３と第２のベース層５２との間には、半導体本体２の全エリアにわたって延在するｐ－ｎ接合が形成される。したがって、第１のサイリスタ機能要素１１および第２のサイリスタ機能要素１２の両方がこれらのｐ－ｎ接合の全エリアを使用し得る。このようにして、同じサイズの単一サイリスタに近い高いサージ電流能力が得られ得る。

【0070】

半導体本体２は、例えば、シリコンを含む。しかしながら、他の半導体材料、例えばＳｉＣ（炭化ケイ素）を使用することもできる。

【0071】

スイッチング可能バイパスデバイス１は、第１の主面２１上の第１のゲート電極４１と、第２の主面２２上の第２のゲート電極４２とをさらに備える。２つのゲート電極を有するスイッチング可能バイパスデバイス１は、両方の電流方向に対してオンにすることができる。

【0072】

しかし、第１および第２のゲート電極４１、４２の一方を省略してもよい。
第１のゲート電極４１は、第１の主面２１に隣接する半導体本体２の第１のゲートコンタクト領域９１を介して、第１のベース層５１とオーミックコンタクトを形成する。第２のゲート電極４２は、第２の主面２２に隣接する半導体本体２の第２のゲートコンタクト領域９２を介して、第２のベース層５２とオーミックコンタクトを形成する。第１のゲートコンタクト領域９１および第２のゲートコンタクト領域９２は、第１のベース層５１と同じ導電型である。

【0073】

図示の例示的な実施形態では、増幅ゲート構造８は、第１のゲート電極４１および第２のゲート電極４２に一体化されている。増幅ゲート構造８は、第１のゲート電極４１のセクション８０を備える。セクション８０は、例えば、第１のゲート電極パッドの周囲に延在するリング状に形成される。第１のゲート電極パッドは、第１のゲート電極４１に外部トリガ電流を印加するための外部コンタクトとして構成される。セクション８０は、第１の導電型の第１の部分領域８１および第２の導電型の第２の部分領域８２と重なる。これにより、第１のゲート電極パッドを介して第１のゲート電極４１に印加される電流パルスが増幅される。原則として、これは、サイリスタ本体内に集積された２つのバイポーラトランジスタのダーリントン構成である。

【0074】

半導体本体２は、スイッチング可能バイパスデバイス１が電圧転流に応答してオフにならないような電荷キャリア再結合寿命に関して構成される。これは、図４Ａ～図４Ｄに関連して説明される。

【0075】

図４Ａは、電流Ｉのほぼ線形減少中のゼロ電圧（または電流）交差点付近の時間の関数として、測定された電圧Ｖおよび電流Ｉを例示的に示す。図４Ｂ～図４Ｄは、図４Ａにおいて４Ｂ、４Ｃ、および４Ｄとラベル付けされた３つの異なる段階に対する第１の主電極３１と第２の主電極３２との間の電荷キャリア分布を示す。

【0076】

段階４Ｂでは、第１の主電極３１はアノードとして作用し、第２の主電極３２はカソードとして作用する。図４Ｂに概略的に示すように、多数の電子および正孔が半導体本体２内で利用可能である。

【0077】

図４Ａにおいて４Ｃとラベル付けされたゼロ電圧交差点において、利用可能な電荷キャリアの数は減少するが、電荷キャリアの寿命は非常に長いため、空間電荷領域の形成が防止される（図４Ｃ）。スイッチング可能バイパスデバイス１は、自由電荷キャリアが完全に空乏化していないため、電流の極性を変更するだけでオン状態に戻ることができる（図４Ｄに示す段階４Ｄ）。段階４Ｄにおいて、第１の主電極３１はカソードとして作用し、第２の主電極３２は逆並列サイリスタ機能要素のアノードとして作用する。

【0078】

これは、スイッチング可能バイパスデバイス１が、第１および第２の主電極３１、３２間の電圧の極性が変化した場合にオン状態のままであるＡＣスイッチとなることを意味する。例えば、周波数は少なくとも５０Ｈｚである。したがって、１つのゲート電極を介した単一のトリガパルスは、両方の極性についてスイッチング可能バイパスデバイス１をオン状態に切り替えるのに十分である。このため、第１および第２のゲート電極の一方を省略してもよい。

【0079】

スイッチング可能バイパスデバイスが代わりに２つの個別のサイリスタ要素を備えていたとすれば、サイリスタ要素は、電圧の極性が変化するたびにトリガされなければならない。これは、ターンオン工程中に広がる横方向プラズマ（導電領域）の速度が制限されているために、ターンオンが比較的遅い大面積サイリスタにとって特に問題である。

【0080】

第１のゲート電極４１および第２のゲート電極４２の少なくとも一方は、スイッチング可能バイパスデバイス１のエリアにわたるゲートパルスの分布を改善するために、いくつかの分枝を備えることができる。例えば、分枝によって雪片に似た構造が形成されてもよい。第１および第２の主電極３１、３２は、いずれの場合も連続した要素として構成されている。

【0081】

半導体本体２は、フルウェハであってもよい。しかしながら、半導体本体２は、ウェハの一部であってもよく、その場合、スイッチング可能バイパスデバイス１は、処理されたウェハを個々のデバイスに個片化したチップである。この場合、スイッチング可能バイパスデバイスは、例えばガードリングまたは可変横方向ドーピング（ＶＬＤ）を使用して、平面ｐｎ接合終端を備えることができる。同時に、逆阻止能力のために深いｐ型シンクを設けることができる。

【0082】

図５Ａおよび図５Ｂに示すスイッチング可能バイパスデバイスの例示的な実施形態は、図３に関連して説明したものに本質的に対応する。

【0083】

そこから出発すると、第１の主電極３１は、互いに離間した複数の第１のセグメント３１０を備える。第１のセグメント３１０の少なくとも一部、例えば第１のセグメントの少なくとも５０％、または少なくとも９０％、または全部は、第１の主面２１に向かって見て、第１のゲート電極４１によって完全に囲まれる。

【0084】

第１のゲート電極４１は、第１のゲート電極パッド（図示せず）に接続された第１のグリッド構造４１１を備える。

【0085】

第１の主電極３１の第１のセグメント３１０の各々は、第２の導電型の少なくとも１つの第１のエミッタ領域６１および第１の導電型の少なくとも１つの第１のエミッタ短領域７１に隣接する。

【0086】

図５Ａに示す例示的な実施形態では、第１のグリッド構造４１１は六角形の複数の第１のセル４１１０を含み、それによってハニカム構造を形成する。しかしながら、他の多角形の第１のセル、例えば四角形または八角形も第１のグリッド構造４１１に適用され得る。

【0087】

図５Ｂの断面図に示すように、第２の主電極３２および第２のゲート電極４２は、半導体本体の第２の主面２２上に配置される。第２の主電極３２は、第１の主電極３１と同様に、複数の第２のセグメント３２０に分割される。第２のセグメント３２０の少なくとも一部、例えば第２のセグメント３２０の少なくとも５０％、または少なくとも９０％、または全部は、第２の主面２２に向かって見て、第２のゲート電極４２によって完全に囲まれる。

【0088】

第２の主電極３２の第２のセグメント３２０の各々は、第２の導電型の少なくとも１つの第２のエミッタ領域６２および第１の導電型の少なくとも１つの第２のエミッタ短領域７２に隣接する。

【0089】

スイッチング可能バイパスデバイス１の動作中、第１の主電極３１の第１のセグメント３１０は、例えば導電性プレートまたは導電性ウェハを第１の主電極３１に押し付けることによって、同じ電位に電気的に接触することができる。図５Ｂに示すように、第１のグリッド構造４１１内の第１のゲート電極４１の厚さは、第１の主電極３１の厚さよりも小さい。したがって、第１のグリッド構造４１１はプレートまたはウェハと電気的接触を形成しない。第２の主電極３２についても同様である。

【0090】

セルの数は、スイッチング可能バイパスデバイスの意図された用途に応じて、例えば１０から５０００の間で広い範囲で変化し得る。例えば、１００ｍｍの直径を有するデバイスは、第１のグリッド構造４１１によって形成された数百の第１のセルを備えてもよい。

【0091】

第１の主面２１に向かって見た図は、第２の主面２２に向かって見た図に対応してもよい。したがって、第２の主面２２に向かって見た図は、図面に明示的に示されていない。例えば、第１の主電極３１、第１のゲート電極４１、第１のグリッド構造４１１、第１のセル４１１０、第１のエミッタ領域６１および第１のエミッタ短領域７１に関連して、第１の主面２１上の構成に関連して説明した特徴およびパラメータは、同様に、例えば、第２の主電極３２、第２のゲート電極４２、第２のグリッド構造４２１、第２のセル４２１０、第２のエミッタ領域６２および第２のエミッタ短領域７２それぞれについて、第２の主面２２上の対応する要素にも適用され得る。

【0092】

第１のセル４１１０の１辺４１１１の長さＬ１は、例えば、５００μｍ以上５０００μｍ以下、または、９００μｍ以上３０００μｍ以下である。長さＬ１が大きいほど、第１の主電極３１の第１のセグメント３１０の連続エリアが大きくなる。

【0093】

第１のセル４１１０のうちの少なくとも１つの１辺の幅Ｗ１は、１００μｍ以上２０００μｍ以下、例えば１００μｍ以上５００μｍ以下である。辺の幅は、それらの厚さとともに、第１のグリッド構造４１１の断面を画定する。第１のグリッド構造４１１の厚さは、例えば、３μｍ以上３０μｍ以下または５μｍ以上１２μｍ以下である。例えば、これらのパラメータを使用して、第１のグリッド構造４１１の断面は、第１のゲート電極パッドから第１のグリッド構造４１１の最外エリアまでのゲート経路に沿った著しい電圧降下を回避するのに十分な大きさである。

【0094】

「長さ」および「幅」という用語は、横方向の延長を指す。厚さは、鉛直方向、すなわち第１の主面に垂直な範囲を指す。

【0095】

第１のエミッタ短領域７１の最大横方向範囲Ｅ１は、例えば、５０μｍ以上１０００μｍ以下、または１００μｍ以上５００μｍ以下である。

【0096】

同じ第１のセル内の２つのエミッタ短領域７１間のエッジ間距離Ｄ１は、例えば、２００μｍ以上１０００μｍ以下、または３００μｍ以上５００μｍ以下である。エミッタ短領域間の距離は、十分に高いｄＶ／ｄｔを提供するように適切に選択することができる。

【0097】

第１のグリッド構造４１１と、第１のグリッド構造に最も近く配置された第１のエミッタ短領域との間のエッジ間距離Ｄ２は、例えば、５０μｍ以上４００μｍ以下、または１００μｍ以上２００μｍ以下である。

【0098】

上記のパラメータは、既存のデバイス概念に適用されない設計規則を考慮に入れることができる。例えば、これは、１つのサイリスタ機能要素のカソード側のエミッタ短領域が、同時に逆並列サイリスタ機能要素のアノード領域として作用するためである。

【0099】

例えば、図５Ａとは異なり、１つの第１のセル内に配置された第１のエミッタ短領域７１はまた、最大横方向範囲について異なる値を有してもよい。例えば、第１のセグメントのエッジの近くに配置されたエミッタ短領域は、それぞれの第１のセグメントの中心の近くに配置された第１のエミッタ短領域の最大横方向範囲よりも小さくてもよい。

【0100】

代替的または追加的に、中央の第１のエミッタ短領域７１は、いくつかのより小さい第１のエミッタ短領域７１に置き換えられてもよい。

【0101】

例えば、第１のセルのエッジに近接して配置された第１のエミッタ短領域７１は、１００μｍ以上２５０μｍ以下の直径を有してもよく、セルの中心に近接して配置された第１のエミッタ短領域７１は、１５０μｍ以上５００μｍ以下の直径を有してもよい。

【0102】

図５Ｂに示す例では、各第１のセグメント３１０は、複数の第１のエミッタ短領域７１と重なり、１つの第１のエミッタ短領域７１は第１のセグメント３１０の中心に配置され、さらなる第１のエミッタ短領域７１は第１のセグメント３１０の周囲に沿って配置される。しかしながら、１つのエミッタ短領域７１もまた十分であり得る。

【0103】

記載されたデバイス構造は、第１および第２の主面上のゲート電極と主電極との間の界面面積が大幅に増加するため、高いｄｉ／ｄｔ能力を提供する。従来のデバイスと比較して、ゲート電流パルスの印加後の短いターンオン時間を得ることができる。

【0104】

従来のデバイスでは、主電極エッジからの短領域の距離は、ｄＶ／ｄｔ能力に反比例するため、低く保たれている。これにより、ｄｉ／ｄｔ能力が低下する。対照的に、ｄＶ／ｄｔおよびｄｉ／ｄｔの高い値が、例えばゲート－カソード面積の大幅な増加に起因して、記載されたバイパスデバイスについて同時に得ることができる。

【0105】

図６の例示的な実施形態は、図３に関連して説明したものに本質的に対応する。
そこから出発すると、第１の主面２１上の第１のエミッタ領域６１および第１のエミッタ短領域７１の配置は、第２の主面上の第２のエミッタ領域６２および第２のエミッタ短領域７２の配置とは異なる。

【0106】

第１の主面に向かって見ると、第１のエミッタ領域６１の少なくとも一部または全部は、第２のエミッタ短領域７２の１つまたは複数と重なる。この配置を使用して、第１のサイリスタ機能要素１１と第２のサイリスタ機能要素１２との間の第１の主電極３１および第２の主電極３２の直流経路の長さは、第１のエミッタ領域６１が第２のエミッタ領域６２と同じサイズおよび位置を有する配置と比較して短縮され得る。したがって、スイッチング可能バイパスデバイスは、より薄いデバイス本体を有するかのように動作することができ、その結果、より低いオン状態電圧降下およびより低い電気損失をもたらす。

【0107】

さらに、異なる極性に対して異なる特性を意図的に得るために、異なる主面２１、２２上のエミッタ領域６１、６２およびエミッタ短領域７１、７２の非対称配置を使用することができる。

【0108】

例えば、異なる極性に対して異なる保護限界を得ることができる。例えば、異なる最大サージ電流の大きさを得ることができる。例えば、それらのうちの１つは低サージ電流で故障する可能性があり、第２のものは高サージ電流で故障する可能性がある。したがって、２つの異なる逆並列機能要素を単一のデバイスに組み込むことができる。これは、コストを削減し、かつ／またはより小さい設置面積を得るのに役立ち得る。

【0109】

スイッチング可能バイパスデバイス１の上述の非対称構成は、図５Ａおよび図５Ｂの例示的な実施形態にも使用することができる。

【0110】

図３ならびに図５Ａおよび図５Ｂの例示的な実施形態のように、スイッチング可能バイパスデバイス１は、１つのゲート電極のみまたは２つのゲート電極を備えることができる。

【0111】

本特許出願は、欧州特許出願第２０２０９８２３．２号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。

【0112】

なお、ここで説明する発明は、例示的な実施形態を参照して与えられた説明に限定されるものではない。むしろ、本発明は、この特徴またはこの組合せ自体が請求項または例示的な実施形態において明示的に示されていなくても、特に請求項における特徴の任意の組合せを含む、任意の新規な特徴および特徴の任意の組合せを包含する。

【符号の説明】

【0113】

参照符号のリスト
１ スイッチング可能バイパスデバイス
１０ さらなるバイパスデバイス
１００ モジュール
１０１ 第１のスイッチ
１０２ 第２のスイッチ
１０３ 第３のスイッチ
１０４ 第４のスイッチ
１０５ エネルギー貯蔵部
１０８ 第１のモジュール接続部
１０９ 第２のモジュール接続部
１１ 第１のサイリスタ機能要素
１２ 第２のサイリスタ機能要素
２ 半導体本体
２１ 第１の主面
２２ 第２の主面
３１ 第１の主電極
３１０ 第１のセグメント
３２ 第２の主電極
３２０ 第２のセグメント
４１ 第１のゲート電極
４１１ 第１のグリッド構造
４１１０ 第１のセル
４１１１ 辺
４２ 第２のゲート電極
４２１ 第２のグリッド構造
４２１０ 第２のセル
５１ 第１のベース層
５２ 第２のベース層
５３ 第３のベース層
６１ 第１のエミッタ領域
６２ 第２のエミッタ領域
７１ 第１のエミッタ短領域
７２ 第２のエミッタ短領域
８ 増幅ゲート構造
８０ セクション
８１ 第１の部分領域
８２ 第２の部分領域
９１ 第１のゲートコンタクト領域
９２ 第２のゲートコンタクト領域
Ｌ１ 辺の長さ
Ｗ１ 辺の幅
Ｅ１ 第１のエミッタ短領域の最大横方向範囲
Ｄ１ エッジ間距離
Ｄ２ エッジ間距離

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図5A】

【図5B】

【図6】

【手続補正書】

【提出日】2023-07-07

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第１のモジュール接続部（１０８）および第２のモジュール接続部（１０９）と、
エネルギー貯蔵部（１０５）と、
第１の電気スイッチ（１０１）および第２の電気スイッチ（１０２）と
を備えるモジュール（１００）であって、
スイッチング可能バイパスデバイス（１）が、前記第１のモジュール接続部（１０８）と前記第２のモジュール接続部（１０９）との間に配置され、
前記スイッチング可能バイパスデバイス（１）は、単一のトリガパルスに応答して双方向の通電状態を維持するように構成され、
前記双方向の通電状態にある前記スイッチング可能バイパスデバイス（１）は、前記エネルギー貯蔵部（１０５）と、前記第１の電気スイッチ（１０１）および前記第２の電気スイッチ（１０２）とをバイパスする前記第１のモジュール接続部（１０８）および前記第２のモジュール接続部（１０９）の間の電気的バイパスを形成し、
前記スイッチング可能バイパスデバイス（１）は、第１の主面（２１）と第２の主面（２２）との間に延在する半導体本体（２）を備え、
前記スイッチング可能バイパスデバイス（１）は、前記第１の主面（２１）上に配置された第１の主電極（３１）と、前記第２の主面（２２）上に配置された第２の主電極（３２）とを備え、
前記半導体本体（２）は、第１の導電型の第１のベース層（５１）と、前記第１の導電型の第２のベース層（５２）と、前記第１のベース層（５１）と前記第２のベース層（５２）との間に配置された、前記第１の導電型とは異なる第２の導電型の第３のベース層（５３）とを備え、
前記第１の主電極（３１）は、前記スイッチング可能バイパスデバイス（１）の第１のサイリスタ機能要素（１１）のためのカソードとして、および第２のサイリスタ機能要素（１２）のためのアノードとして作用し、
前記半導体本体（２）は、前記スイッチング可能バイパスデバイス（１）が前記第１の主電極（３１）と前記第２の主電極（３２）との間の電圧極性の変化に応答してオフにならないような電荷キャリア再結合寿命に関して構成され、
前記スイッチング可能バイパスデバイス（１）がその保持電流を下回る場合に、前記スイッチング可能バイパスデバイス（１）のターンオフが発生する、モジュール（１００）。

【請求項2】

前記第１の主電極（３１）は、前記第２の導電型の少なくとも１つの第１のエミッタ領域（６１）および前記第１の導電型の少なくとも１つの第１のエミッタ短領域（７１）に隣接し、
前記第１の主電極（３１）は、前記第１のエミッタ領域（６１）を介して前記第１のサイリスタ機能要素（１１）のための前記カソードとして、および前記第１のエミッタ短領域（７１）を介して前記第２のサイリスタ機能要素（１２）のための前記アノードとして作用する、
請求項１に記載のモジュール（１００）。

【請求項3】

前記第１のサイリスタ機能要素（１１）および前記第２のサイリスタ機能要素（１２）の各々は、前記第１のベース層（５１）と前記第３のベース層（５３）との間に形成されるｐ－ｎ接合の全エリアを使用する、
請求項１または２に記載のモジュール（１００）。

【請求項4】

前記第２の主電極（３２）は、前記第２の導電型の少なくとも１つの第２のエミッタ領域（６２）および前記第１の導電型の少なくとも１つの第２のエミッタ短領域（７２）に隣接する、
請求項１～３のいずれかに記載のモジュール（１００）。

【請求項5】

少なくとも１つの第１のエミッタ領域（６１）は、前記第１の主面に向かって見たときに第２のエミッタ短領域（７２）と重なる、
請求項２に従属する場合の請求項４に記載のモジュール（１００）。

【請求項6】

前記第１の主面（２１）上の第１のエミッタ領域（６１）および第１のエミッタ短領域（７１）の配置は、前記第２の主面（２２）上の第２のエミッタ領域（６２）および第２のエミッタ短領域（７２）の配置とは異なる、
請求項２に従属する場合の請求項４に記載のモジュール（１００）。

【請求項7】

前記スイッチング可能バイパスデバイス（１）は、前記第１の主面（２１）上に第１のゲート電極（４１）を備え、前記第１の主電極（３１）は、互いに離間した複数の第１のセグメント（３１０）を備え、前記第１のセグメント（３１０）のうちの少なくともいくつかは、前記第１の主面（２１）に向かって見て前記第１のゲート電極（４１）によって完全に囲まれる、
請求項１～６のいずれかに記載のモジュール（１００）。

【請求項8】

前記スイッチング可能バイパスデバイス（１）は、前記第２の主面（２２）上に第２のゲート電極（４２）を備え、前記第２の主電極（３２）は、互いに離間した複数の第２のセグメント（３２０）を備え、前記第２のセグメント（３２０）のうちの少なくともいくつかは、前記第２の主面（２２）に向かって見て前記第２のゲート電極（４２）によって完全に囲まれる、
請求項７に記載のモジュール（１００）。

【請求項9】

前記モジュール（１００）は、ハーフブリッジ配置として、またはフルブリッジ配置として構成される、
請求項１～８のいずれかに記載のモジュール（１００）。

【請求項10】

前記モジュール（１００）は、モジュール式マルチレベル変換器のために構成される、
請求項１～９のいずれかに記載のモジュール（１００）。

【請求項11】

前記モジュール（１００）は、前記スイッチング可能バイパスデバイス（１）に並列に接続されたさらなるスイッチング可能バイパスデバイス（１０）を備える、
請求項１～１０のいずれかに記載のモジュール（１００）。

【請求項12】

前記モジュール（１００）は、電気的または光学的にトリガされるように構成される、
請求項１～１１のいずれかに記載のモジュール（１００）。

【請求項13】

前記スイッチング可能バイパスデバイスは、前記モジュール（１００）内の障害、または所定値を超える前記モジュール（１００）に印加される電圧を引き起こす外部障害の場合にトリガされるように構成される、
請求項１～１２のいずれかに記載のモジュール（１００）。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正の内容】

【0036】

モジュールの少なくとも１つの実施形態によれば、第２の主電極は、互いに離間した複数の第２のセグメントを備え、第２のセグメントのうちの少なくともいくつかは、第２の主面に向かって見て第２のゲート電極によって完全に囲まれる。第２の主電極のセグメントを囲む第２のゲート電極は、両方の電流方向において非常に速くオンになるスイッチング可能バイパスデバイスを得ることを可能にする。例えば、第２のゲート電極は、第２の主面の全体に分布していてもよい。

【国際調査報告】