特表 2023-547774 高速データチャネルのための非線形ニューラルネットワーク等化器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-11-14

(54)【発明の名称】高速データチャネルのための非線形ニューラルネットワーク等化器

(51)【国際特許分類】

   H04L 25/03 20060101AFI20231107BHJP

   H04B 3/06 20060101ALI20231107BHJP

【ＦＩ】

H04L25/03 C

H04B3/06 A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023519485

(86)(22)【出願日】2021-02-02

(85)【翻訳文提出日】2023-05-25

(86)【国際出願番号】 US2021016141

(87)【国際公開番号】W WO2022103422

(87)【国際公開日】2022-05-19

(31)【優先権主張番号】63/112,504

(32)【優先日】2020-11-11

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】520078248

【氏名又は名称】マーベル アジア ピーティーイー、リミテッド

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ナンガレ、ニティン

【テーマコード（参考）】

5K029

5K046

【Ｆターム（参考）】

5K029AA03

5K029CC01

5K029CC04

5K029FF02

5K029HH08

5K029KK24

5K046AA01

5K046BB05

5K046EE10

5K046EE14

5K046EE47

(57)【要約】

集積回路デバイス上のデータチャネルにおける使用のためのレシーバは、前記データチャネル上の信号のデジタル化されたサンプルを入力として有する非線形等化器、前記非線形等化器の出力から、前記信号の各々のそれぞれの値を判断するよう構成された決定回路、及び前記値のそれぞれに基づいて、前記非線形等化器のパラメータを適応させるよう構成された適応回路を含む。前記非線形等化器は、多層パーセプトロンニューラルネットワーク等化器又は低複雑多層パーセプトロンニューラルネットワーク等化器などのニューラルネットワーク等化器であり得る。集積回路デバイス上のデータチャネル上でデータを検出するための方法は、前記データチャネル上の入力信号のデジタル化されたサンプルの非線形等化を実行する段階、前記非線形等化の出力信号から、前記出力信号の各々のそれぞれの値を判断する段階、及び前記値のそれぞれに基づいて、前記非線形等化のパラメータを適応させる段階を含む。

【特許請求の範囲】

【請求項1】

集積回路デバイス上のデータチャネルにおける使用のためのレシーバ、ここで前記レシーバが：
前記データチャネル上の信号のデジタル化されたサンプルを入力として有する非線形等化器；
前記非線形等化器の出力から、前記信号の各々のそれぞれの値を判断するよう構成された決定回路；及び
前記値のそれぞれに基づいて、前記非線形等化器のパラメータを適応させるよう構成された適応回路
を備える、レシーバ。

【請求項2】

前記非線形等化器の入力に対して、前記決定回路により出力された値をフィードバックして符号間干渉を軽減するよう構成されたフィードバック回路をさらに備える、請求項１に記載のレシーバ。

【請求項3】

前記フィードバック回路が決定フィードバック等化器を有する、請求項２に記載のレシーバ。

【請求項4】

前記非線形等化器がニューラルネットワーク等化器である、請求項１から３のいずれか一項に記載のレシーバ。

【請求項5】

前記ニューラルネットワーク等化器が多層パーセプトロンニューラルネットワーク等化器である、請求項４に記載のレシーバ。

【請求項6】

前記多層パーセプトロンニューラルネットワーク等化器が低複雑多層パーセプトロンニューラルネットワーク等化器である、請求項５に記載のレシーバ。

【請求項7】

前記決定回路が閾値回路を有する、請求項１から６のいずれか一項に記載のレシーバ。

【請求項8】

前記決定回路が符号に対して動作し、
前記閾値回路が複数の閾値を有し、前記複数の閾値に対する前記非線形等化器の出力の値に基づいて、複数の符号から符号を選択する
請求項７に記載のレシーバ。

【請求項9】

前記決定回路がビットに対して動作し、
前記非線形等化器が各ビットについての確立予測を出力し、
前記閾値回路が、前記確立予測の０．５に対する比較に基づいて、各ビットに値を割り当てる、
請求項７に記載のレシーバ。

【請求項10】

前記適応回路が、平均二乗誤差に基づいて前記非線形等化器のパラメータを適応させる、請求項１から９のいずれか一項に記載のレシーバ。

【請求項11】

前記適応回路が、交差エントロピーに基づいて前記非線形等化器のパラメータを適応させる、請求項１から９のいずれか一項に記載のレシーバ。

【請求項12】

前記非線形等化器が線形フィルタ及び非線形活性化関数を有する、請求項１から１１のいずれか一項に記載のレシーバ。

【請求項13】

前記非線形活性化関数が双曲線正接関数である、請求項１２に記載のレシーバ。

【請求項14】

前記非線形活性化関数がシグモイド関数である、請求項１２に記載のレシーバ。

【請求項15】

集積回路デバイス上のデータチャネル上でデータを検出するための方法であって、前記方法が：
前記データチャネル上の入力信号のデジタル化されたサンプルの非線形等化を実行する段階；
前記非線形等化の出力信号から、前記出力信号の各々のそれぞれの値を判断する段階；及び
前記値のそれぞれに基づいて、前記非線形等化のパラメータを適応させる段階
を備える、方法。

【請求項16】

前記判断する段階によって出力された前記それぞれの値のうちの１つを前記非線形等化の入力にフィードバックして、符号間干渉を軽減する段階をさらに備える、請求項１５に記載の方法。

【請求項17】

前記非線形等化を実行する段階が：
線形等化を実行する段階；及び
前記線形等化によって出力された信号に非線形活性化関数を適用する段階
を有する、請求項１５又は１６に記載の方法。

【請求項18】

前記判断する段階によって出力された各それぞれの値がそれぞれの候補符号を表し、
前記適応させる段階が、前記それぞれの候補符号及び目標符号の間の平均二乗誤差を最小化する段階を有する
請求項１５から１７のいずれか一項に記載の方法。

【請求項19】

前記判断する段階によって出力された各それぞれの値がそれぞれの候補符号を表し、
前記適応させる段階が：
前記それぞれの候補符号から、出力符号及び前記出力符号の対数尤度比を判断する段階；及び
前記出力符号及び前記出力符号の前記対数尤度比の間の交差エントロピーを最小化する段階
を有する、請求項１５から１７のいずれか一項に記載の方法。

【請求項20】

前記判断する段階によって出力された各それぞれの値が出力符号のそれぞれの候補ビットを表し、
前記適応させる段階が：
各それぞれの候補ビットから、それぞれの出力ビット及び前記それぞれの出力ビットの対数尤度比を判断する段階；及び
各それぞれの候補ビット及び前記それぞれの出力ビットの前記対数尤度比の間の交差エントロピーを最小化する段階
を有する、請求項１５から１７のいずれか一項に記載の方法。

【請求項21】

集積回路デバイス上のデータチャネル上でデータを検出するための装置であって、前記装置が：
前記データチャネル上の入力信号のデジタル化されたサンプルの非線形等化を実行するための手段；
前記非線形等化を実行するための手段の出力信号から、前記出力信号の各々のそれぞれの値を判断するための手段；及び
前記値のそれぞれに基づいて、前記非線形等化のパラメータを適応させるための手段
を備える、装置。

【請求項22】

前記判断するための手段によって出力された前記それぞれの値のうちの１つを、前記非線形等化を実行するための手段の入力にフィードバックして、符号間干渉を軽減するための手段をさらに備える、請求項２１に記載の装置。

【請求項23】

前記非線形等化を実行するための手段が：
線形等化を実行するための手段；及び
前記線形等化を実行するための手段によって出力された信号に非線形活性化関数を適用するための手段
を有する、請求項２１又は２２に記載の装置。

【請求項24】

前記判断するための手段によって出力された各それぞれの値がそれぞれの候補符号を表し、
前記適応させるための手段が、前記それぞれの候補符号及び目標符号の間の平均二乗誤差を最小化するための手段を有する
請求項２１から２３のいずれか一項に記載の装置。

【請求項25】

前記判断するための手段によって出力された各それぞれの値がそれぞれの候補符号を表し、
前記適応させるための手段が：
前記それぞれの候補符号から、出力符号及び前記出力符号の対数尤度比を判断するための手段；及び
前記出力符号及び前記出力符号の前記対数尤度比の間の交差エントロピーを最小化するための手段
を有する、請求項２１から２３のいずれか一項に記載の装置。

【請求項26】

前記判断するための手段によって出力された各それぞれの値が出力符号のそれぞれの候補ビットを表し、
前記適応させるための手段が：
各それぞれの候補ビットから、それぞれの出力ビット及び前記それぞれの出力ビットの対数尤度比を判断するための手段；及び
各それぞれの候補ビット及び前記それぞれの出力ビットの前記対数尤度比の間の交差エントロピーを最小化するための手段
を有する、請求項２１から２３のいずれか一項に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本開示は、本発明の譲受人に譲渡された同時係属中の、２０２０年１１月１１日に出願された米国仮特許出願第６３／１１２，５０４号の利益を主張し、これは、その全体が参照により本明細書に組み込まれている。

【0002】

本開示は、高速データチャネルのレシーバ側における非線形等化器の使用に関する。より具体的には、本開示は、集積回路デバイス上の高速ＳＥＲＤＥＳ（シリアアライザ・デシリアライザ）チャネルのレシーバ側における非線形ニューラルネットワーク等化器の使用に関する。

【背景技術】

【0003】

本明細書において提供される背景説明は、本開示の文脈を全般的に提供することを目的とする。本明細書の考案者の研究は、その研究がこの背景セクションに記載されている限り、出願時に先行技術として認められ得ない説明の態様と同様に、本開示の主題に対する先行技術であると明示的にも黙示的にも認められない。

【0004】

多くの集積回路デバイス、特に「システムオンチップ」（ＳｏＣ）は、様々なデバイスコンポーネント（例えば、ＳｏＣにおける個々のシリコンダイス）間に高速シリアルリンクを含む。「ＳＥＲＤＥＳ」（シリアライザ／デシリアライザ）として一般的に知られているそのタイプの典型的な高速シリアルリンクは、例えば挿入損失、符号間干渉（ＩＳＩ）などの結果として、信号経路における著しい非直線性又はチャネル障害、及び、光学系における散乱損失などの非直線性、又は銅（すなわち、配線）システムにおけるクロストーク、ジッタを被り得る。そのようなチャネル障害の軽減を試みるために、そのようなリンクのレシーバ端において様々な形態の線形等化が典型的に使用されている。しかしながら、特に、区別すべきデータレベルが互いに近い場合に、線形等化はそのような非直線性を補償するのに十分でない場合がある。

【発明の概要】

【0005】

本開示の主題のいくつかの実装形態によれば、集積回路デバイス上のデータチャネルにおける使用のためのレシーバは、前記データチャネル上の信号のデジタル化されたサンプルを入力として有する非線形等化器、前記非線形等化器の出力から、前記信号の各々のそれぞれの値を判断するよう構成された決定回路、及び前記値のそれぞれに基づいて、前記非線形等化器のパラメータを適応させるよう構成された適応回路を含む。

【0006】

そのようなレシーバの第１の実装形態は、前記非線形等化器の入力に対して、前記決定回路により出力された値をフィードバックして符号間干渉を軽減するよう構成されたフィードバック回路をさらに含み得る。

【0007】

その第１の実装形態の第１の例において、前記フィードバック回路は決定フィードバック等化器を含み得る。

【0008】

その第１の実装形態の第２の例において、前記非線形等化器はニューラルネットワーク等化器であり得る。その第１の例の第１の変形例において、前記ニューラルネットワーク等化器は多層パーセプトロンニューラルネットワーク等化器であり得る。そのような変形例において、前記多層パーセプトロンニューラルネットワーク等化器は低複雑多層パーセプトロンニューラルネットワーク等化器であり得る。

【0009】

そのようなレシーバの第２の実装形態において、前記決定回路は閾値回路を含み得る。

【0010】

その第２の実装形態の第１の例において、前記決定回路が符号に対して動作し得、前記閾値回路が複数の閾値を有し得、前記複数の閾値に対する前記非線形等化器の出力の値に基づいて、複数の符号から符号を選択し得る。

【0011】

その第２の実装形態の第２の例において、前記決定回路がビットに対して動作し得、前記非線形等化器が各ビットについての確立予測を出力し得、前記閾値回路が、前記確立予測の０．５に対する比較に基づいて、各ビットに値を割り当て得る。

【0012】

そのようなレシーバの第３の実装形態において、前記適応回路は、平均二乗誤差に基づいて前記非線形等化器のパラメータを適応させ得る。

【0013】

そのようなレシーバの第４の実装形態において、前記適応回路は、交差エントロピーに基づいて前記非線形等化器のパラメータを適応させる。

【0014】

そのようなレシーバの第５の実装形態において、前記非線形等化器は、線形フィルタ及び非線形活性化関数を含み得る。

【0015】

その第５の実装形態の第１の例において、前記非線形活性化関数は双曲線正接関数であり得る。その第５の実装形態の第２の例において、前記非線形活性化関数はシグモイド関数であり得る。

【0016】

本開示の主題の他の実装形態によれば、集積回路デバイス上のデータチャネル上でデータを検出するための方法は、前記データチャネル上の入力信号のデジタル化されたサンプルの非線形等化を実行する段階、前記非線形等化の出力信号から、前記出力信号の各々のそれぞれの値を判断する段階、及び前記値のそれぞれに基づいて、前記非線形等化のパラメータを適応させる段階を含む。

【0017】

そのような方法の第１の実装形態は、前記判断する段階によって出力された前記それぞれの値のうちの１つを前記非線形等化の入力にフィードバックして、符号間干渉を軽減する段階をさらに含み得る。

【0018】

そのような方法の第２の実装形態において、前記非線形等化を実行する段階は、線形等化を実行する段階、及び前記線形等化によって出力された信号に非線形活性化関数を適用する段階を含み得る。

【0019】

そのような方法の第３の実装形態において、前記判断する段階によって出力された各それぞれの値がそれぞれの候補符号を表し、前記適応させる段階が、前記それぞれの候補符号及び目標符号の間の平均二乗誤差を最小化する段階を含み得る。

【0020】

そのような方法の第４の実装形態において、前記判断する段階によって出力された各それぞれの値がそれぞれの候補符号を表し、前記適応させる段階が、前記それぞれの候補符号から、出力符号及び前記出力符号の対数尤度比を判断する段階、及び前記出力符号及び前記出力符号の前記対数尤度比の間の交差エントロピーを最小化する段階を含み得る。

【0021】

そのような方法の第５の実装形態において、前記判断する段階によって出力された各それぞれの値が出力符号のそれぞれの候補ビットを表し、前記適応させる段階が、各それぞれの候補ビットから、それぞれの出力ビット及び前記それぞれの出力ビットの対数尤度比を判断する段階、及び各それぞれの候補ビット及び前記それぞれの出力ビットの前記対数尤度比の間の交差エントロピーを最小化する段階を含み得る。

【0022】

本開示の主題のなお他の実装形態によれば、集積回路デバイス上のデータチャネル上でデータを検出するための装置は、前記データチャネル上の入力信号のデジタル化されたサンプルの非線形等化を実行するための手段、前記非線形等化を実行するための手段の出力信号から、前記出力信号の各々のそれぞれの値を判断するための手段、及び前記値のそれぞれに基づいて、前記非線形等化のパラメータを適応させるための手段を含み得る。

【0023】

そのような装置の第１の実装形態は、前記判断するための手段によって出力された前記それぞれの値のうちの１つを、前記非線形等化を実行するための手段の入力にフィードバックして、符号間干渉を軽減するための手段をさらに含み得る。

【0024】

そのような装置の第２の実装形態において、前記非線形等化を実行するための手段が、線形等化を実行するための手段、及び前記線形等化を実行するための手段によって出力された信号に非線形活性化関数を適用するための手段を含み得る。

【0025】

そのような装置の第３の実装形態において、前記判断するための手段によって出力された各それぞれの値がそれぞれの候補符号を表し、前記適応させるための手段が、前記それぞれの候補符号及び目標符号の間の平均二乗誤差を最小化するための手段を含み得る。

【0026】

そのような装置の第４の実装形態において、前記判断するための手段によって出力された各それぞれの値がそれぞれの候補符号を表し、前記適応させるための手段が、前記それぞれの候補符号から、出力符号及び前記出力符号の対数尤度比を判断するための手段、及び前記出力符号及び前記出力符号の前記対数尤度比の間の交差エントロピーを最小化するための手段を含み得る。

【0027】

そのような装置の第５の実装形態において、前記判断するための手段によって出力された各それぞれの値が出力符号のそれぞれの候補ビットを表し、前記適応させるための手段が、各それぞれの候補ビットから、それぞれの出力ビット及び前記それぞれの出力ビットの対数尤度比を判断するための手段、及び各それぞれの候補ビット及び前記それぞれの出力ビットの前記対数尤度比の間の交差エントロピーを最小化するための手段を含み得る。

【図面の簡単な説明】

【0028】

本開示のさらなる特徴、その性質、及び様々な利点は、同様の参照符号が全体を通して同様の部分を指す、添付の図面と併せて解釈される以下の詳細な説明を考慮すると明らかになるであろう。

【0029】

【図1】本開示の主題の実装形態に従って処理され得る例示的な信号の２つの異なるグラフ表現を示す。

【0030】

【図2】本開示の主題の実装形態が共に使用され得るＳＥＲＤＥＳチャネルの概略的表現である。

【0031】

【図3】本開示の主題の実装形態によって解決される問題を示す、デカルト座標空間における排他的ＯＲ関数のプロットである。

【0032】

【図4】本開示の主題の実装形態に基づく解決策を示す、図３の排他的ＯＲ関数の異なる座標空間への変換のプロットである。

【0033】

【図5】本開示の主題を組み込んだレシーバの第１の実装形態の図である。

【0034】

【図6】本開示の主題を組み込んだレシーバの第２の実装形態の図である。

【0035】

【図7】本開示の主題を組み込んだレシーバの第３の実装形態の図である。

【0036】

【図8】本開示の主題を組み込んだレシーバの第４の実装形態の図である。

【0037】

【図9】本開示の主題を組み込んだレシーバの第５の実装形態の図である。

【0038】

【図10】本開示の主題を組み込んだレシーバの第６の実装形態の図である。

【0039】

【図11】本開示の主題の実装形態による方法を示すフロー図である。

【発明を実施するための形態】

【0040】

上記のように、集積回路デバイスは、様々なデバイスコンポーネント間に高速ＳＥＲＤＥＳリンクを含み得る。典型的なＳＥＲＤＥＳリンクは、例えば挿入損失、符号間干渉（ＩＳＩ）などの結果として、信号経路における著しい非直線性又はチャネル障害、及び、光学系における散乱損失などの非直線性、又は銅（すなわち、配線）システムにおけるクロストーク、ジッタを被り得る。そのようなチャネル障害への対処を試みるために、そのようなリンクのレシーバ端において様々な形態の線形等化が典型的に使用されている。

【0041】

しかしながら、特に、区別すべきデータレベルが互いに近い場合に、線形等化はそのような非直線性を補償するのに十分でない場合がある。例えば、２レベルを使用して「０」及び「１」を表す典型的な非ゼロ復帰（ＮＲＺ）シグナリングとは対照的に、ＳｏＣデバイスにおけるＳＥＲＤＥＳは、４つの電圧レベルを有するが最大電圧振幅がＮＲＺシグナリングと同じである４レベルパルス振幅変調（ＰＡＭ４）シグナリングを使用して４つの可能な２ビット符号（「００」、「０１」、「１０」、「１１」）を表し得る。そのため、その電圧範囲内の１つの閾値が２つの信号レベル間を分割するのではなく、４つの信号レベル間を分割する３つの閾値が電圧範囲内にある。いくつかの場合では、信号レベルが互いにさらにより近い、８レベルパルス振幅変調（ＰＡＭ８）又は１６レベルパルス振幅変調（ＰＡＭ１６）などのより高次のシグナリングが使用される。閾値が互いに近い場合、線形等化は、レベル間の閾値に近いサンプルを閾値の正しい側に正確に割り当てるのに十分でない場合がある。

【0042】

本開示の主題の実装形態によれば、非線形等化は、ＳＥＲＤＥＳチャネルにおける非直線性を補償し、それにより、ビット誤り率（ＢＥＲ）を低減するために使用される。異なる実装形態では、異なるタイプの非線形等化器が使用され得る。

【0043】

概念的に、線形等化器は、二次元（例えば、（ｘ，ｙ））空間にプロットされたサンプルのグループ間に実質的に直線を描くことによって、１つレベル又は別のレベルへの割り当てのためのサンプルの分離を実行する。直線性が不十分なチャネルにおいて、又はレベルが互いに近すぎる場合には、そのようなプロット上で異なるレベルからのサンプル間に描かれ得る直線がない場合がある。非線形等化器は、サンプルを、異なるレベルからのサンプルが直線又は他の滑らかな曲線によって分離され得る異なる空間に実質的に再マッピングする。

【0044】

本開示の主題の実装形態による非線形等化器は、多少複雑であり得る。例えば、非線形等化器は、より多い又はより少ない変数又はタップを有し得、複雑性は変数の数に比例する。加えて、ビットレベルで動作する、すなわち、符号全体に対してではなく各符号のビット（例えば、ＰＡＭ４シグナリングでは２ビット／符号）に対して別個に動作する非線形等化器は、符号レベルで動作する非線形等化器よりも複雑性がより小さい場合がある。いずれにせよ、他の全ての検討事項が同等である場合、より大きい複雑性はより良い性能をもたらす。しかしながら、より大きい複雑性はまた、より大きいデバイス面積及び／又は電力消費を必要とし得る。

【0045】

本開示の主題に従って使用され得る非線形等化器のタイプは、多層パーセプトロンニューラルネットワーク（ＭＬＰＮＮ）等化器及び低複雑多層パーセプトロンニューラルネットワーク（ＲＣ－ＭＬＰＮＮ）等化器を含み得る。非線形等化器は、以前の結果の寄与をフィルタリングにより除外して符号間干渉を軽減するために決定フィードバック等化器を組み込み得る、又はそれにより補完され得る。

【0046】

非線形等化器の性能は、等化器の適応のために使用されるコスト関数によって影響を受け得る。例えば、本開示の主題の実装形態によれば、非線形等化器は、最小平均二乗誤差（ＭＭＳＥ又はＭＳＥ）コスト関数又は交差エントロピー（ＣＥ）ベースのコスト関数のいずれかを含む、適応のための様々な異なるコスト関数のうちの１つを使用し得る。ＣＥベースのコスト関数はＭＭＳＥコスト関数よりも良好な結果をもたらし得るが、ＣＥベースのコスト関数はＭＭＳＥコスト関数よりも複雑である。

【0047】

したがって、本開示の主題の実装形態によれば、どの形態の非線形等化器を使用するか及びどのコスト関数を使用するかの選択は、コスト対性能のトレードオフであり得る。

【0048】

本開示の主題は、図１から図１１を参照することによってよりよく理解され得る。

【0049】

図１及び図２は、本開示の主題の実装形態が共に使用され得るＳＥＲＤＥＳチャネル２００上で生じ得る、ＰＡＭ４信号の送受信／検出を示す。６個の２ビット符号１１１のセット１０１（「００」）、１２１（「１０」）、１３１（「０１」）、１４１（「１０」、１５１（「１１」）、１６１（「１０」）が、物理的トポロジーの特定の実装形態ではコネクタ２０３によってチャネル媒体２０４に結合された送信器プリント回路板（ＰＣＢ）２０２上に搭載され得るチャネル２００の送信端２０１に送信される。チャネル媒体２０４は、光学（例えば、ファイバ）チャネルであり得るか、又は有線チャネル（例えば、銅ワイヤ又はＰＣＢトレース）であり得る。チャネル２００の受信端では、ＰＡＭ４レシーバ２１１は、コネクタ２１３によってチャネル媒体２０４に結合されたレシーバＰＣＢ２１２上に搭載され得る。

【0050】

アイダイアグラム１０２は、理想化された受信信号１１１～１１６を、はっきりと定義されたデータアイ１１２、１２２、１３２と共に表す。はっきりとした点線１４２、１５２、１６２、１７２はそれぞれ、４つのデータ符号値「００」、「０１」、「１０」、及び「１１」に対する実際の電圧レベルを表す。細かい点線１１０、１２０、１３０は、４つのデータ符号値「００」、「０１」、「１０」、及び「１１」を分ける閾値の検出を表す。いくつかの実装形態では、符号値は、閾値１１０未満の任意の信号を「００」として、閾値１１０以上かつ閾値１２０未満の任意の信号を「０１」として、閾値１２０以上かつ閾値１３０未満の任意の信号を「１０」として、及び閾値１３０以上の任意の信号を「１１」として指定するスライサ（すなわち、マルチレベルコンパレータ；図１又は図２では図示せず）によって判断される。

【0051】

しかしながら、現実世界の理想化されていない状況では、チャネルには非直線性があり、特定の符号値を表すサンプルは、理想化されたチャネルにおいて予期され得るように閾値間にうまく含まれない場合がある。「００」及び「０１」符号のみを例示として用い、非線形チャネルにおいて、ほとんどの「００」サンプルが閾値１１０未満となり、ほとんどの「０１」サンプルが閾値１１０以上（かつ閾値１２０未満）となる一方、閾値１１０以上となる「００」サンプル及び閾値１１０未満（かつ閾値１２０以上）となる「０１」サンプルがあり得る。

【0052】

チャネルに対して等化を実装する目的は、上で言及した様々な干渉源に対して修正を行い、それにより、閾値の誤った側にあるサンプルを閾値の正しい側に実質的に移動させることである。線形等化は、実質的に、二次元（ｘ，ｙ）空間におけるサンプルのプロットを取り、サンプルを通じて閾値が存在すべきところに直線を描く。しかしながら、非直線性を有するチャネルにおいて、その二次元プロット上に描くことができる、サンプルを正確に分ける直線が存在しない場合がある。そのような場合、非線形等化が使用され得る。非線形等化は、実質的に、サンプリングを、サンプリングを正確に分ける直線が実際に存在する異なる空間に再マッピングし得る。

【0053】

代替的に、非線形等化関数は、サンプルを、サンプルを正確に分ける直線以外の何らかの滑らかな曲線が存在する空間に再マッピングし得る。例えば、非線形等化関数は、サンプルを、円又は楕円によって分けられ得る円状又は環状バンドにサンプルがグループ化されている極座標又は放射状空間に再マッピングし得る。

【0054】

非線形チャネルにおける、線形等化に対する非線形等化の利点は、図３及び図４に示されるような簡略化された例示において見ることができ、ここで、等化されるべき信号は、排他的ＯＲ（ＸＯＲ又は

【数1】

）関数により特徴づけられている。図３は、（ｘ_１，ｘ_２）空間における

【数2】

のプロットであり、ここで、開いたドット３０１、３０２はｙ＝０を表し、斜線のドット３０３、３０４はｙ＝１を表している。開いたドットを斜線のドットから分けるために描かれ得る直線がないことは明らかである。

【0055】

しかしながら、放射基底関数

【数3】

を使用して、以下のように、線形デカルト（ｘ_１，ｘ_２）空間から非線形放射状

【数4】

空間へとＸＯＲ関数を変換することができる。

【表1】

これは図４に図式化されている。ここで見ることができるように、非線形放射状

【数5】

空間にマッピングされると、ＸＯＲ関数４００の値４０１、４０２、４０３（ここで見ることができるように、（ｘ_１，ｘ_２）空間における２つのｙ＝１の点３０１、３０２はいずれも、

【数6】

空間において同じ点４０１にマッピングされる）は直線４０４によって分けられ得る。

【0056】

以下で論じられるように、様々なタイプの非線形等化器が利用可能である。どのタイプの非線形等化器が使用されるかは、チャネル状態の変化に対応するために適応可能であり得る。様々な形態の適応が使用され得る。

【0057】

使用され得る１つのタイプの適応関数は、最小平均二乗誤差（ＭＭＳＥ）であり、ここで、平均二乗誤差（ＭＳＥ）は、等化された信号（Ｙ）及び理想的な信号

【数7】

の間の差の標準の二乗として定義される。等化器は、最初に、理想的な信号の値が利用可能となるトレーニングモードにおいて適応され得る。後で、ランタイム動作中に、等化されたチャネルの検出された出力値は、適応のために使用されるために理想的な値に十分に近いべきである。

【0058】

使用され得る別のタイプの適応関数は、トレーニングビット及びその対数尤度比（ＬＬＲ）の間の交差エントロピー（ＣＥ）である。特に、コスト関数回路は、ＬＬＲ信号の確率分布及びトレーニングビット値の確率分布の間の差を示す交差エントロピー値を計算するよう構成され得る。その後、コスト関数回路は、チャネルのビット誤り率を低下させるために、等化器のパラメータ（例えば、等化器のフィルタタップの１又は複数の係数）を、計算された交差エントロピー値及び１又は複数の以前に計算された交差エントロピー値からの、最小交差エントロピー値に対応する値に設定することによって、等化器を適応させる。ＭＳＥ等化の場合と同様に、等化器は、最初に、理想的な信号の値が利用可能となるトレーニングモードにおいて適応され得る。後で、ランタイム動作中に、等化されたチャネルの検出された出力値は、適応のために使用されるために理想的な値に十分に近いべきである。具体的には、等化器の後に任意の前方誤り訂正コード（ＦＥＣ）デコーダ（例えば、リードソロモン（ＲＳ）デコーダ又は低密度パリティ検査（ＬＤＰＣ）デコーダ）が利用可能である場合、ＦＥＣデコーダの出力からの首尾良くデコードされたフレームが適応のために使用され得る。

【0059】

ＬＬＲは、ビットが「０」である確率（Ｐ_０）及びビットが「１」である確率（Ｐ_１）の間の関係として定義され得る。

【数8】

トレーニングビット及びそのＬＬＲの間の交差エントロピーは以下のように計算され得る。

【0060】

【数9】

真のビットが論理「０」であるが、ＬＬＲによって表される検出されたビットの確率がＰ_０＝０を示す場合、又は真のビットが論理「１」であるが、ＬＬＲによって表される検出されたビットの確率がＰ_１＝０を示す場合、真の値は、予期された値の正反対であり、これは、コスト（クロスエントロピー）が無限に近づくことを意味する。他方で、ＬＬＲによって示される検出されたビット値の確率が真のビット値と一致する場合、交差エントロピーはゼロに等しい。ほとんどの場合において両方の確率Ｐ_０及びＰ_１が０より高くかつ１より低い限り、交差エントロピーは有限の非ゼロ値となる。そうして、このコスト関数は適応のために使用されることができ、交差エントロピーを最小化する目的で、検出されるビットの品質を反映する。

【0061】

ＬＬＲに関する交差エントロピーの勾配は、交差エントロピーの等式においてＰ_０及びＰ_１について代入することによって計算され得る。

【数10】

【0062】

ＬＬＲは、交差エントロピー（すなわち、

【数11】

）を以下のように最小化するように適応され得る。

【数12】

【0063】

負のＬＬＲは、ビット＝０がビット＝１より高い確率を有することを意味し、一方で、正のＬＬＲは、ビット＝１がビット＝０より高い確率を有することを意味する。これらの等式において、Ｐ_０及びＰ_１は確率であり、したがって、正の値であり、αは適応帯域幅であり、これも正である。したがって、真のビット＝０である場合、交差エントロピーを使用する適応は負のＬＬＲをより負にさせることになり、真のビット＝１である場合、交差エントロピーを使用する適応は正のＬＬＲをより正にさせることになる。したがって、交差エントロピーベースの適応は、ＬＬＲの規模を最大化し、そのため最大尤度適応であり、これはＢＥＲを低減させる。そうして、交差エントロピーを最小化するための等化器の適応はまた、ＢＥＲを最小化させる。

【0064】

パラメータＸが出力Ｙの値に影響を及ぼし、これがＬＬＲに影響を及ぼし、そこから交差エントロピーが計算され得るように、パラメータＸ→Ｙ→ＬＬＲ→ＣＥからの一般的な計算グラフがあると想定した場合、交差エントロピーの勾配は、他のパラメータに関して表され得る：

【数13】

したがって、交差エントロピーを最小化するために任意のパラメータが適応され得る。

【0065】

図５は、本開示の主題によるレシーバ２１１の実装形態５００を示す。レシーバ５００は、５３１において遅延され、多層パーセプトロンニューラルネットワーク５４１において組み合わされる、入力されたデジタル化サンプル５２１から等化された信号（Ｙ）５１１を提供する多層パーセプトロンニューラルネットワーク５４１の形態にある非線形等化器５０１を含む。スライサ５０２は、以前の符号からの符号間干渉を軽減するために多層パーセプトロンニューラルネットワーク５４１にフィードバックされる出力決定５１２を提供する。

【0066】

図５に見られるように、多層パーセプトロンニューラルネットワーク５４１は、隠れノード５５１の少なくとも１つの隠れ層５５０を含む。この図面では１つの隠れ層５５０のみが示されているが、本開示の主題の実装形態による多層パーセプトロンニューラルネットワーク等化器は複数の隠れ層（図示せず）を有し得る。同様に、図５は隠れ層５５０において４つの隠れノード５５１を示している一方、本開示の主題の実装形態による多層パーセプトロンニューラルネットワーク等化器における各隠れ層は、パラメータ（フィルタタップ係数）の数を反映して、より多い又はより少ない隠れノード５５１を有し得る。

【0067】

各隠れノード５５１は、遅延サンプル（図面における混雑を回避するために、１つの遅延５３１のみがノード５５１に結合されているものとして示されている；しかしながら、各遅延５３１がノード５５１に結合されている）を、パラメータ（フィルタタップ係数；図示せず）で乗算し、その後、フィルタタップを合計する（Σ）。各隠れノード５５１はその後、その計算された合計に対して非線形活性化関数（例えば、双曲線正接活性化関数

【数14】

であるが、他の非線形活性化関数が使用されてもよい）を適用して、ノード出力を生成し、これはその後、次の層などに渡される。最終層５５２は非線形活性化関数を有しないが、単にその入力を合計する。

【0068】

隠れノード５５１は、符号間干渉を軽減するために、フィードフォワード遅延５３１からのみではなく、フィードバックされた以前の符号決定５６０のサンプルを表すフィードバック遅延５６１からも入力を受け取る。

【0069】

非線形等化器５０１の前述のパラメータは、出力Ｙに基づいて適応される。非線形等化器５０１のパラメータを適応させる１つの手法は、５７２において、後に５７０においてそれぞれの理想的な電圧にマッピング（例えば、「００」に対して－１、「０１」に対して－１／３、「１０」に対して＋１／３、及び「１１」に対して＋１）されるＰＡＭ４トレーニング符号５６９から導出された理想的なサンプル

【数15】

に関する誤差（ｅ）を計算することである。５７３における平均二乗誤差の最小化は、その後、５７１に示されるようなノード５５１におけるフィルタタップ係数に適応されために、コスト関数として使用され得る。

【0070】

多層パーセプトロンニューラルネットワーク５４１の大体として、本開示の主題によるレシーバ２１１の実装形態６００（図６）は、決定フィードバック等化器６４４と結合された低複雑多層パーセプトロンニューラルネットワーク６４１を含み得る。レシーバ６００は、入力されたデジタル化サンプリング６２１から等化された信号（Ｙ）６１１を提供する。低複雑多層パーセプトロンニューラルネットワーク６４１は、２つのフィードフォワードフィルタ６４２、６４３を含み、これらは例えば、有限インパルス応答（ＦＩＲ）フィルタであり得る。スライサ６０２は、以前の符号からの符号間干渉を軽減するために、決定フィードバック等化器（ＤＦＥ）６４４を通じてフィードバックされて第２のフィードフォワードフィルタ６４３の出力と組み合わされる出力決定６１２を提供する。レシーバ６００は、非線形活性化関数６４５（例えば、双曲線正接活性化関数

【数16】

であるが、他の非線形活性化関数が使用されてもよい）が適用された追加のフィードフォワードフィルタ６４２の出力を入力として有する、線形等化されたレシーバ６６０（ＦＩＲフィルタ６４３、ＤＦＥ６４４、及びスライサ６０２を含む）に似ている。

【0071】

レシーバ５００における非線形等化器５０１の場合と同様に、非線形等化器６０１のパラメータは、出力Ｙに基づいて適応される。非線形等化器６０１のパラメータを適応させる１つの手法は、後に６７０においてそれぞれの理想的な電圧にマッピング（例えば、「００」に対して－１、「０１」に対して－１／３、「１０」に対して＋１／３、及び「１１」に対して＋１）されるＰＡＭ４トレーニング符号６６９から導出された理想的なサンプル

【数17】

に関する誤差（ｅ）を計算することである。６７３における平均二乗誤差の最小化は、その後、６７１に示されるようなＦＩＲフィルタ６４２、６４３のフィルタタップ係数に適応されために、コスト関数として使用され得る。

【0072】

しかしながら、上記のように、交差エントロピーは、ＢＥＲを最小化するために非線形等化器のパラメータを適応させるためのより効果的なコスト関数として機能し得る。

【0073】

図７は、本開示の主題によるレシーバ２１１の実装形態７００を示す。レシーバ７００は、７３１において遅延され、多層パーセプトロンニューラルネットワーク７４１において組み合わされる、入力されたデジタル化サンプル７２１から４つの別個の等化された信号（Ｙ_ｉｊ；ｉ＝０，１；ｊ＝０，１）７１１を提供する多層パーセプトロンニューラルネットワーク７４１の形態にある非線形等化器７０１を含む。回路７０２に実装されるソフトマックス関数：

【数18】

は、以前の符号からの符号間干渉を軽減するために、（７４８における電圧、例えば、「００」に対して－１、「０１」に対して－１／３、「１０」に対して＋１／３、及び「１１」に対して＋１への変換の後に）多層パーセプトロンニューラルネットワーク７４１にフィードバックされる出力決定（ｓｙｍ）７１２、及び出力対数尤度比（ＬＬＲ_ｓｙｍ）７２２を提供する。

【0074】

図５の場合のように、多層パーセプトロンニューラルネットワーク７４１は、隠れノード７５１の少なくとも１つの隠れ層７５０を含む。この図面では１つの隠れ層７５０のみが示されているが、本開示の主題の実装形態による多層パーセプトロンニューラルネットワーク等化器は複数の隠れ層（図示せず）を有し得る。同様に、図７は隠れ層７５０において４つの隠れノード７５１を示している一方、本開示の主題の実装形態による多層パーセプトロンニューラルネットワーク等化器における各隠れ層は、パラメータ（フィルタタップ係数）の数を反映して、より多い又はより少ない隠れノード７５１を有し得る。

【0075】

各隠れノード７５１は、遅延サンプル（図面における混雑を回避するために、１つの遅延７３１のみがノード７５１に結合されているものとして示されている；しかしながら、各遅延７３１がノード７５１に結合されている）を、パラメータ（フィルタタップ係数；図示せず）で乗算し、その後、フィルタタップを合計する（Σ）。各隠れノード７５１はその後、その計算された合計に対して非線形活性化関数（例えば、双曲線正接活性化関数

【数19】

であるが、他の非線形活性化関数が使用されてもよい）を適用して、ノード出力を生成し、これはその後、次の層などに渡される。最終層７５２は非線形活性化関数を有しないが、単に、４つの符号の各々に対して別個にその入力を合計する。

【0076】

隠れノード７５１は、符号間干渉を軽減するために、フィードフォワード遅延７３１からのみではなく、フィードバックされた以前の符号決定７６０のサンプルを表すフィードバック遅延７６１からも入力を受け取る。

【0077】

等化器７０１はＬＬＲの形態のソフト出力を提供するため、出力は、低密度パリティ検査（ＬＤＰＣ）デコーダ又はリードソロモンデコーダなどの前方誤り訂正（ＦＥＣ）デコーダであり得るさらなる外部デコーダ（図示せず）と共に使用され得る。

【0078】

非線形等化器７０１の前述のパラメータは、トレーニングビット７７１をグループ化することによって取得されるトレーニング符号（

【数20】

）、及び出力対数尤度比（ＬＬＲ_ｓｙｍ）７２２の間で、交差エントロピー適応回路７７０を使用して交差エントロピーを最小化するために適応され得る。交差エントロピー適応回路７７０は、７８０において非線形等化器７０１のパラメータを調整して、トレーニング符号（

【数21】

）、及び、ＬＬＲ_ｓｙｍ７２２により表される検出された符号の確率の間の交差エントロピーを最小化することができる。ランタイムの間、首尾良くデコードされたフレームのみからの、外部デコーダ（例えば、前方誤り訂正又はＦＥＣデコーダ；図示せず）の出力ビット７９０が、トレーニングビット７７１の代わりに使用され得る。

【0079】

図８は、決定フィードバック等化器８４２、及び対数尤度比回路８４３に結合された低複雑多層パーセプトロンニューラルネットワーク８４１を含む、本開示の主題によるレシーバ２１１の実装形態８００を示しており、対数尤度比回路８４３は、入力されたデジタル化サンプル８２１から導出された等化された信号（Ｙ）８１１を入力し、目標符号値

【数22】

に基づいて、符号決定（ｓｙｍ）８４４及びその符号決定の対数尤度比（ＬＬＲ_ｓｙｍ）８４５を出力する。

【0080】

低複雑多層パーセプトロンニューラルネットワーク８４１は、２つのフィードフォワードフィルタ８４６、８４７を含み、これらは例えば、有限インパルス応答（ＦＩＲ）フィルタであり得る。非線形活性化関数８４８（例えば、双曲線正接活性化関数

【数23】

であるが、他の非線形活性化関数が使用されてもよい）は、フィードフォワードフィルタ８４６の出力に適用され、これはその後、フィードフォワードフィルタ８４７に入力される。符号決定８４４は８４９において、決定フィードバック等化器８４２への入力のために電圧に変換され、その出力は８５０において、以前の符号からの符号間干渉を軽減するためにフィードフォワードフィルタ８４７の出力と組み合わされて、等化された信号（Ｙ）８１１が得られる。

【0081】

フィードフォワードフィルタ８４６、８４７のパラメータは、出力対数尤度比（ＬＬＲ_ｓｙｍ）８４５、及びトレーニングビットであり得る、又はランタイム中はさらなる外部デコーダ（図示せず）の出力であり得る真のビットから取得された「真の」符号の間の交差エントロピーを最小化するために適応され得る。交差エントロピー適応回路８６０は、入力として、出力対数尤度比（ＬＬＲ_ｓｙｍ）８４５を有する。トレーニングモードにおいて、交差エントロピー適応回路８６０はまた、入力として既知のトレーニングビット８６１をし、これは、その後、真の符号を取得するためにグループ化される「真の」ビットとして機能する。交差エントロピー適応回路８６０は８７０において、トレーニングビット（

【数24】

）をグループ化することによって取得されたトレーニング符号、及び、出力対数尤度比（ＬＬＲ_ｓｙｍ）８４５により表される検出された符号の確率の間の交差エントロピーを最小化することによって、フィードフォワードフィルタ８４６、８４７のパラメータを調整することができる。ランタイムにおいて、首尾良くデコードされたフレームのみからの、外部デコーダ（例えば、ＦＥＣデコーダ；図示せず）の出力ビット８９０が、トレーニングビット８６１の代わりに使用され得る。

【0082】

ニューラルネットワーク等化器はＰＡＭ４符号における２つのビットの相関を失わせることができるため、本開示の主題の実装形態によるレシーバ２１１のさらなる実装形態９００が提供され得る（図９）。レシーバ９００は、９３１において遅延されたサンプル（図面における混雑を回避するために、１つの遅延９３１のみがノード９５１に結合されているものとして示されている；しかしながら、各遅延９３１がノード９５１に結合されている）がパラメータ（フィルタタップ係数；図示せず）で乗算され、その後、フィルタタップが合計される（Σ）、隠れノード９５１の少なくとも１つの隠れ層９５０を含むという点でＭＬＰＮＮ等化器５４１と類似しているＭＬＰＮＮ等化器９４１を含む。各隠れノード９５１はその後、その計算された合計に対して非線形活性化関数（例えば、双曲線正接活性化関数

【数25】

であるが、他の非線形活性化関数が使用されてもよい）を適用して、ノード出力を生成し、これはその後、次の層などに渡される。

【0083】

ＭＬＰＮＮ９４１は、最終層９５２が２つのノード９５３、９５４を含むという点でＭＬＰＮＮ５４１とは異なり、入力は、ＭＬＰＮＮ５４１の層５５２のように単に合計されるのではなく、合計した後にノード９５１の非線形活性化関数とは異なる、各符号の２つのビットの相関を失わせる非線形活性化関数も適用され、各ノード９５３、９５４が２つのビットのうちの１つを提供する。各ノード９５３、９５４の非線形活性化関数は、双曲線正接活性化関数の代わりに、

【数26】

と類似するプロファイルを有するが、－１～＋１ではなく０～＋１の範囲であるシグモイド関数であり得る。

【0084】

ノード９５３は、符号における２つのビットのうちの最上位ビットのための確立予測９６３（ｐ（ｂｉｔ_ｍｓｂ））を提供し、ノード９５４は、符号の２つのビットのうちの最下位ビットのための確立予測９６４（ｐ（ｂｉｔ_ｌｓｂ））を提供する。２つの確率予測９６３、９６４はその後、スライサ９５５において、符号における各ビットについて、ビット予測（例えば、ｐ＜０．５の場合はビット＝０、及びｐ≧０．５の場合はビット＝１）を取得するために閾値の０．５と比較される。

【0085】

９５６において、別個のビットがグループ化されて符号に戻され、その後、９５７においてフィードバックされ、９５８において、符号間干渉を軽減するために、フィードフォワード遅延９３１からの次の入力に対してフィードバックされた以前の符号決定のサンプルを表すフィードバック遅延９６１への入力のために対応する電圧（例えば、「００」に対して－１、「０１」に対して－１／３、「１０」に対して＋１／３、及び「１１」に対して＋１）に変換される。

【0086】

実装形態９００は符号レベルではなくビットレベルで動作するため、交差エントロピー適応回路９７０もビットレベルで動作し、別個のビットレベルの確率９６３、９６４及びトレーニングビット９７１、又はランタイムにおいては外部デコーダ（例えば、ＦＥＣデコーダ；図示せず）の出力９９０になどに基づいて交差エントロピーを判断する。

【0087】

ビットレベルにおいて、交差エントロピーは、まず、上記のように確立予測から対数尤度比を判断することによって判断され得る。Ｐ_０がｐ（ｂｉｔ_{ｍｓｂ＝０}）であり、Ｐ_１がｐ（ｂｉｔ_{ｍｓｂ＝１}）である最上位ビットから開始し、ＬＬＲ（ｂｉｔ_ｍｓｂ）を計算することができる。その後、ＬＬＲ（ｂｉｔ_ｍｓｂ）及びトレーニングビット又は外部デコーダビットのうちの最上位ビットから、ＣＥ（ｂｉｔ_ｍｓｂ）を計算することができる。その後、ｐ（ｂｉｔ_{ｌｓｂ＝０}）をＰ_０として、及びｐ（ｂｉｔ_{ｌｓｂ＝１}）をＰ_１として使用して、ＬＬＲ（ｂｉｔ_ｌｓｂ）を計算することができる。その後、ＬＬＲ（ｂｉｔ_ｌｓｂ）、及びトレーニングビット又は外部デコーダビットのうちの最下位ビットから、ＣＥ（ｂｉｔ_ｌｓｂ）を計算することができる。ビットレベルの交差エントロピーは、ＣＥ（ｂｉｔ_ｍｓｂ）＋ＣＥ（ｂｉｔ_ｌｓｂ）の合計である。

【0088】

図１０は、ＰＡＭ４符号における２つのビットの相関を失わせる、各それぞれのビットについてそれぞれの決定フィードバック等化器１０４２、１０５２に結合された低複雑多層パーセプトロンニューラルネットワーク１０４１を含む、本開示の主題によるレシーバ２１１の実装形態１０００を示す。

【0089】

低複雑多層パーセプトロンニューラルネットワーク１０４１は、第１のフィードフォワードフィルタ１０４６を含み、これらは例えば、有限インパルス応答（ＦＩＲ）フィルタであり得る。非線形活性化関数１０４５（例えば、双曲線正接活性化関数

【数27】

であるが、他の非線形活性化関数が使用されてもよい）は、フィードフォワードフィルタ１０４６の出力に適用され、これはその後、第２のフィードフォワードフィルタ１０４７、及び並行して第３のフィードフォワードフィルタ１０５７に入力される。フィードフォワードフィルタ１０４７、１０５７の各々は、それぞれの等化されたビット出力Ｙ_ｍｓｂ１０４４及びＹ_ｌｓｂ１０５４を生成する。

【0090】

非線形活性化関数１０４５とは異なるそれぞれの非線形活性化関数１０６１、１０６２は、各それぞれの等化されたビット出力Ｙ_ｍｓｂ１０４４及びＹ_ｌｓｂ１０５４に適用される。非線形活性化関数１０６１、１０６２は、双曲線正接活性化関数の代わりに、

【数28】

と類似するプロファイルを有するが、－１～＋１ではなく０～＋１の範囲であるシグモイド関数であり得る。

【0091】

非線形活性化関数１０６１は、符号における２つのビットのうちの最上位ビットのための確立予測（ｐ（ｂｉｔ_ｍｓｂ））を提供し、非線形活性化関数１０６２は、符号の２つのビットのうちの最下位ビットのための確立予測（ｐ（ｂｉｔ_ｌｓｂ））を提供する。２つの確率予測の各々はその後、それぞれのスライサ１０５５、１０５６において、符号における各ビットについて、ビット予測（例えば、ｐ＜０．５の場合はビット＝０、及びｐ≧０．５の場合はビット＝１）を取得するために閾値の０．５と比較される。

【0092】

１０７０において、２つのビットは符号１０７１にグループ化され、その後、１０７２において、最上位ビット経路における決定フィードバック等化器１０４２への入力、及び最下位ビット経路における決定フィードバック等化器１０５２への入力のために対応する電圧（例えば、「００」に対して－１、「０１」に対して－１／３、「１０」に対して＋１／３、及び「１１」に対して＋１）に変換される。以前の符号からの符号間干渉を軽減するために、各それぞれの決定フィードバック等化器１０４２、１０５２の出力はそれぞれ、１０４３、１０５３において、それぞれのフィードフォワードフィルタ１０４７、１０５７の出力と組み合わされて、それぞれの等化されたビット出力Ｙ_ｍｓｂ１０４４及びＹ_ｌｓｂ１０５４、すなわち、上記のように、非線形活性化関数１０６１、１０６２への入力が得られる。

【0093】

交差エントロピーは、実装形態９００の場合におけるように、まず、上記のように確立予測から対数尤度比を判断することによって、ｐ（ｂｉｔ_ｍｓｂ）、ｐ（ｂｉｔ_ｍｓｂ）、及び交差エントロピー適応回路１０８０におけるトレーニングビット１０８１又は外部デコーダ出力１０９０から判断され得る。Ｐ_０がｐ（ｂｉｔ_{ｍｓｂ＝０}）であり、Ｐ_１がｐ（ｂｉｔ_{ｍｓｂ＝１}）である最上位ビットから開始し、ＬＬＲ（ｂｉｔ_ｍｓｂ）を計算することができる。その後、ＬＬＲ（ｂｉｔ_ｍｓｂ）及びトレーニングビット又は外部デコーダビットのうちの最上位ビットから、ＣＥ（ｂｉｔ_ｍｓｂ）を計算することができる。その後、ｐ（ｂｉｔ_{ｌｓｂ＝０}）をＰ_０として、及びｐ（ｂｉｔ_{ｌｓｂ＝１}）をＰ_１として使用して、ＬＬＲ（ｂｉｔ_ｌｓｂ）を計算することができる。その後、ＬＬＲ（ｂｉｔ_ｌｓｂ）、及びトレーニングビット又は外部デコーダビットのうちの最下位ビットから、ＣＥ（ｂｉｔ_ｌｓｂ）を計算することができる。ビットレベルの交差エントロピーは、ＣＥ（ｂｉｔ_ｍｓｂ）＋ＣＥ（ｂｉｔ_ｌｓｂ）の合計である。

【0094】

本開示の主題の実装形態による方法１１００が図１１において図式化されている。

【0095】

方法１１００は、１１０１で始まり、ここで、データチャネル上の入力信号のデジタル化されたサンプルに対して非線形等化が実行される。１１０２において、非線形等化の出力信号の各々のそれぞれの値が判断される。１１０３において、値のそれぞれに基づいて非線形等化のパラメータが適応される。上記のように、適応は、平均二乗誤差（例えば、出力値及び目標値の間の）の最小化、又は交差エントロピー（例えば、出力値及びその対数尤度比の間の）の最小化に基づき得る。適応の後、方法１１００は、終了し得るか、又は任意に、１１０４において、次の符号の処理の間の符号間干渉を軽減するために、それぞれの値のうちの１つが非線形等化の入力にフィードバックされ得、その後、方法１１００が終了する。

【0096】

このように、非線形等化器を使用する高速データチャネルが提供することが分かる。

【0097】

本明細書及び以下の特許請求の範囲で使用される場合、「Ａ及びＢのうちの１つ」という解釈は、「Ａ又はＢ」を意味するものとする。

【0098】

上記は本発明の原理の例示にすぎず、本発明は、限定ではなく説明の目的で提示された、説明される実施形態以外によっても実施でき、本発明は、以下の特許請求の範囲によってのみ限定されることに留意されたい。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【国際調査報告】