知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-11-17
(54)【発明の名称】外部発振器の制御及び較正
(51)【国際特許分類】
H03L 7/099 20060101AFI20231110BHJP
【ＦＩ】
H03L7/099
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023527078
(86)(22)【出願日】2021-12-07
(85)【翻訳文提出日】2023-05-02
(86)【国際出願番号】 US2021072775
(87)【国際公開番号】W WO2022126097
(87)【国際公開日】2022-06-16
(31)【優先権主張番号】63/122,575
(32)【優先日】2020-12-08
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】520490417
【氏名又は名称】アナログ ディヴァイスィズ インク
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ハイマン・シャナン
(72)【発明者】
【氏名】ジョン・ケニー
【テーマコード（参考）】
5J106
【Ｆターム（参考）】
5J106AA04
5J106CC01
5J106EE09
5J106GG01
5J106HH01
5J106JJ01
5J106KK32
(57)【要約】
本明細書では、外部発振器の制御及び較正のための装置及び方法が提供される。特定の実施形態では、電子発振器システムは、半導体ダイと、半導体ダイの外部にある制御可能発振器とを含む。制御可能発振器の発振周波数は、第１のバラクタ及び第２のバラクタによって調整される。半導体ダイは、第１のバラクタを制御することによって制御可能発振器に微調整を提供する位相ロックループ（ＰＬＬ）と、第２のバラクタを制御することによって制御可能発振器に粗調整を提供する較正回路とを含む。
【特許請求の範囲】
【請求項1】
電子発振器システムであって、半導体ダイと、
前記半導体ダイの外部にある制御可能発振器と、
前記制御可能発振器の発振周波数を調整するように構成された第１のバラクタと、
前記制御可能発振器の前記発振周波数を調整するように構成された第２のバラクタと、を備え、
前記半導体ダイは、前記第１のバラクタを制御することによって前記制御可能発振器に微調整を提供するように構成された位相ロックループ（ＰＬＬ）と、前記第２のバラクタを制御することによって前記制御可能発振器に粗調整を提供するように構成された較正回路と、を備える、電子発振器システム。
【請求項2】
前記半導体ダイは、粗制御電圧を出力するように構成された粗調整電圧ピンを更に含み、前記電子発振器システムは、前記第２のバラクタのためのバラクタ制御電圧を生成するように前記粗制御電圧をスケーリングするように構成された粗調電圧スケーリング回路を更に備える、請求項１に記載の電子発振器システム。
【請求項3】
前記半導体ダイは、前記第２のバラクタを制御するための粗制御電圧を出力するように構成された粗調整電圧ピンと、較正デジタル－アナログ変換器（ＤＡＣ）と、較正充電ポンプとを備え、前記較正回路は、前記較正ＤＡＣが前記粗調整電圧ピンの電圧レベルを設定する第１モードと、前記較正充電ポンプが前記粗制御電圧の前記電圧レベルを設定する第２モードとで動作する、請求項１に記載の電子発振器システム。
【請求項4】
前記半導体ダイは、第１の相互コンダクタンス段及び第２の相互コンダクタンス段を更に備え、前記第１のモードでは、前記第１の相互コンダクタンス段及び前記第２の相互コンダクタンス段は直列に動作して、前記較正ＤＡＣによって設定された後の、前記粗調整電圧ピンの前記電圧レベルを調節し、前記第２のモードでは、前記第１の相互コンダクタンス段は、前記較正充電ポンプによって設定された後の、前記粗調整電圧ピンの前記電圧レベルを調節する、請求項３に記載の電子発振器システム。
【請求項5】
前記第１のモードでは、前記第１の相互コンダクタンス段は、前記第１のバラクタを制御するために、基準信号を、感知された微調電圧と比較することに基づいて、電流を生成し、前記第２の相互コンダクタンス段は、前記電流を受け取り、前記粗調整電圧ピンを駆動する、請求項４に記載の電子発振器システム。
【請求項6】
前記半導体ダイは、前記第２のバラクタを制御するための粗調整電圧ピンと、前記較正回路からデジタルデータを受信する入力及び前記粗調整電圧ピンに接続された出力を有するデジタル－アナログ変換器（ＤＡＣ）と、を更に含む、請求項１に記載の電子発振器システム。
【請求項7】
前記半導体ダイは、前記第２のバラクタを制御するための粗調整電圧ピンと、プロセス電圧温度（ＰＶＴ）コードに基づいて前記粗調整電圧ピンを制御するための第１のＤＡＣと、前記較正回路によって感知された発振器電圧範囲に基づいて前記粗調整電圧ピンを制御するための第２のＤＡＣと、を更に含む、請求項１に記載の電子発振器システム。
【請求項8】
前記較正回路は、前記制御可能発振器のバイアスを制御することと、前記制御可能発振器の出力発振器信号を観察することとに基づいて、前記制御可能発振器の振幅を較正するように構成されている、請求項１に記載の電子発振器システム。
【請求項9】
前記較正回路は、前記ＰＬＬによって設定された調整電圧を上限閾値信号及び下限閾値信号と比較するように構成されている、請求項１に記載の電子発振器システム。
【請求項10】
前記較正回路は、前記調整電圧を前記上限閾値信号と比較するための第１の比較器と、前記調整電圧を前記下限閾値信号と比較するための第２の比較器と、前記第１の比較器の出力及び前記第２の比較器の出力に基づいて制御されるカウンタと、前記比較器の出力を積分するように構成された積分器と、を更に含む、請求項９に記載の電子発振器システム。
【請求項11】
外部温度センサを更に備え、前記較正回路は、前記外部温度センサから受信した温度データに基づいて動作する、請求項１に記載の電子発振器システム。
【請求項12】
前記第２のバラクタは、前記第１のバラクタよりも高い周波数対電圧ゲインを提供する、請求項１に記載の電子発振器システム。
【請求項13】
電子発振器制御の方法であって、第１のバラクタを使用して制御可能発振器の発振周波数を調整することであって、前記制御可能発振器は半導体ダイの外部にある、調整することと、
第２のバラクタを使用して前記制御可能発振器の前記発振周波数を調整することと、
前記半導体ダイ上の位相ロックループ（ＰＬＬ）を使用して前記制御可能発振器に微調整を提供するように前記第１のバラクタを制御することと、
前記半導体ダイの較正回路を使用して前記制御可能発振器に粗調整を提供するように前記第２のバラクタを制御することと、を含む、方法。
【請求項14】
前記半導体ダイの粗調整電圧ピンから粗制御電圧を出力することと、増幅器を使用して、前記第２のバラクタのためのバラクタ制御電圧を生成するように前記粗制御電圧をスケーリングすることと、を更に含む、請求項１３に記載の方法。
【請求項15】
較正ＤＡＣが前記粗調整電圧ピンの電圧レベルを設定する第１のモード、又は較正充電ポンプが前記粗制御電圧の前記電圧レベルを設定する第２のモードのうちの一方で、前記半導体ダイを動作させることを更に含む、請求項１４に記載の方法。
【請求項16】
デジタル－アナログ変換器（ＤＡＣ）への入力として前記較正回路からデジタルデータを受信することと、前記ＤＡＣの出力からの粗制御電圧を前記半導体ダイの粗調整電圧ピンに提供することと、を更に含む、請求項１３に記載の方法。
【請求項17】
前記ＰＬＬによって設定された調整電圧を上限閾値信号及び下限閾値信号と比較することを更に含む、請求項１３に記載の方法。
【請求項18】
無線周波数通信システムであって、発振器信号によって制御されるミクサと、
ローカル発振器であって、
半導体ダイ、
前記半導体ダイの外部にあって、前記発振器信号を出力するように構成された制御可能発振器、
前記制御可能発振器の発振周波数を調整するように構成された第１のバラクタ、及び
前記制御可能発振器の前記発振周波数を調整するように構成された第２のバラクタ、を備えるローカル発振器と、を備え、
前記半導体ダイは、前記第１のバラクタを制御することによって前記制御可能発振器に微調整を提供するように構成された位相ロックループ（ＰＬＬ）と、前記第２のバラクタを制御することによって前記制御可能発振器に粗調整を提供するように構成された較正回路とを備える、無線周波数通信システム。
【請求項19】
前記較正回路は、前記ＰＬＬによって設定された調整電圧を上限閾値信号及び下限閾値信号と比較するように構成されている、請求項１８に記載の無線周波数通信システム。
【請求項20】
前記第２のバラクタは、前記第１のバラクタよりも高い周波数対電圧ゲインを提供する、請求項１８に記載の無線周波数通信システム。
【発明の詳細な説明】
【技術分野】
【0001】
発明の実施形態は、電子システムに関し、より具体的には、外部発振器の制御及び較正に関する。
【背景技術】
【0002】
電圧制御発振器（ＶＣＯ）は、クロック生成及び分配、搬送波合成、及びデータ復旧などの電子及び通信用途で広く使用されている。ＶＣＯは、発振出力信号を生成する発振器コアと、発振器コアに、容量及び／又はインダクタンスなどの可変電気特性を呈する共振器（例えば、インダクタ－コンデンサタンク）と、を含むことができる。発振の周波数は、可変電気特性の値に少なくとも部分的に依存し、したがって、共振器を調整することが、出力信号の発振の周波数を制御する方法を提供する。
【0003】
ＶＣＯは、位相ロックループ（ＰＬＬ）などの制御ループに含まれることができる。そのような制御ループは、ＶＣＯの入力制御電圧を所望の値に設定するためにフィードバックを使用することができる。
【発明の概要】
【0004】
外部発振器の制御及び較正のための装置及び方法が提供される。特定の実施形態では、電子発振器システムは、半導体ダイと、半導体ダイの外部にある制御可能発振器と、を含む。制御可能発振器の発振周波数は、第１のバラクタ及び第２のバラクタによって調整される。半導体ダイは、第１のバラクタを制御することによって制御可能発振器に微調整を提供する位相ロックループ（ＰＬＬ）と、第２のバラクタを制御することによって制御可能発振器に粗調整を提供する較正回路と、を含む。
【0005】
１つの態様では、電子発振器システムは、半導体ダイと、半導体ダイの外部にある制御可能発振器と、制御可能発振器の発振周波数を調整するように構成された第１のバラクタと、制御可能発振器の発振周波数を調整するように構成された第２のバラクタと、を含む。半導体ダイは、第１のバラクタを制御することによって制御可能発振器に微調整を提供するように構成された位相ロックループ（ＰＬＬ）と、第２のバラクタを制御することによって制御可能発振器に粗調整を提供するように構成された較正回路と、を含む。
【0006】
別の態様では、電子発振器制御の方法が提供される。方法は、第１のバラクタを使用して制御可能発振器の発振周波数を調整することであって、制御可能発振器は半導体ダイの外部にある、調整すること、を含む。方法は、第２のバラクタを使用して制御可能発振器の発振周波数を調整することと、半導体ダイ上の位相ロックループ（ＰＬＬ）を使用して制御可能発振器に微調整を提供するように第１のバラクタを制御することと、半導体ダイの較正回路を使用して制御可能発振器に粗調整を提供するように第２のバラクタを制御することと、を更に含む。
【0007】
別の態様では、無線周波数通信システムが提供される。無線周波数通信システムは、発振器信号によって制御されるミクサと、半導体ダイ、半導体ダイの外部にあって、発振器信号を出力するように構成された制御可能発振器、制御可能発振器の発振周波数を調整するように構成された第１のバラクタ、及び制御可能発振器の発振周波数を調整するように構成された第２のバラクタを含むローカル発振器と、を含む。半導体ダイは、第１のバラクタを制御することによって制御可能発振器に微調整を提供するように構成された位相ロックループ（ＰＬＬ）と、第２のバラクタを制御することによって制御可能発振器に粗調整を提供するように構成された較正回路と、を含む。
【図面の簡単な説明】
【0008】
【図1】無線周波数（ＲＦ）通信システムの１つの実施形態の概略図である。
【図2A】外部電圧制御可能発振器（ＶＣＯ）の調整の１つの実施例の概略図である。
【図2B】外部ＶＣＯの調整の別の実施例の概略図である。
【図3A】１つの実施形態による電子発振器システムの概略図である。
【図3B】別の実施形態による電子発振器システムの概略図である。
【図4】１つの実施形態による外部ＶＣＯ追跡ループの概略図である。
【図5A】別の実施形態による外部ＶＣＯ追跡ループの概略図である。
【図5B】別の実施形態による外部ＶＣＯ追跡ループの概略図である。
【図6】別の実施形態による電子発振器システムの概略図である。
【図7】第１の粗較正モードで動作する半導体ダイを含む電子発振器システムの別の実施形態の概略図である。
【図8】第２の粗較正モードで動作する半導体ダイを含む電子発振器システムの別の実施形態の概略図である。
【発明を実施するための形態】
【0009】
以下の実施形態の詳細な説明は、発明の特定の実施形態の様々な説明を提示する。しかしながら、発明は、数多くの異なる方法で具現化することができる。この説明では、図面が参照され、そこでは、同様の参照番号は、同一又は機能的に類似の要素を示し得る。図に示された要素は、必ずしも縮尺通りに描かれていないことが理解されよう。更に、特定の実施形態は、図面に示されたよりも多くの要素及び／又は図面に示された要素のサブセットを含むことができることが理解されよう。更に、いくつかの実施形態は、２つ以上の図面からの特徴の任意の好適な組み合わせを組み込むことができる。
【0010】
外部制御可能発振器の制御及び較正が本明細書に提供される。特定の実施形態では、電子発振器システムは、半導体ダイと、半導体ダイの外部にある制御可能発振器（例えば、ＶＣＯ）と、を含む。制御可能発振器の発振周波数は、第１のバラクタ及び第２のバラクタによって調整される。半導体ダイは、第１のバラクタを制御することによって制御可能発振器に微調整を提供する位相ロックループ（ＰＬＬ）と、第２のバラクタを制御することによって制御可能発振器に粗調整を提供する較正回路と、を含む。
【0011】
したがって、制御可能発振器は、低ゲインの第１のループと、第２のループよりも高いゲインの第２のループとを使用して制御することができる。これにより、ひいては、低ノイズ、広い調整範囲、及び典型的な半導体ダイ製造プロセスに関連する供給電圧制限内で動作しながら半導体ダイ上にＰＬＬを実装できることが達成される。
【0012】
本明細書の教示は、広範囲の電子システム及び用途に適用可能である。例えば、陸上自動車無線送受信機などの送受信機は、ローカル発振器（ＬＯ）として外部ＶＣＯを使用することができる。
【0013】
図１は、ＲＦ通信システム３０の１つの実施形態の概略図である。ＲＦ通信システム３０は、送受信機１、フロントエンドシステム２、及びアンテナ３を含む。図１の送受信機１は、本明細書の教示による、調整及び較正ループを用いて実装される１つ以上のローカル発振器（ＬＯ）を含むことができる。しかしながら、本明細書の教示は、電子サーキットリの他の構成に適用可能である。
【0014】
示された実施形態では、送受信機１は、送信機５及び受信機６を含む。図１には示されていないが、送受信機１は、他のサーキットリ、例えば、観察受信機、制御回路、並びに／又は追加の送信機及び／若しくは受信機を含むこともできる。
【0015】
図１は、１つの送信機及び１つの受信機を含むとして送受信機１を示しているが、送受信機は、追加の送信機、受信機、及び／又は観察受信機を含むことができる。
【0016】
示された実施形態では、送信機５は、ＩパスＤＡＣ１１ａ、Ｉパス増幅器１２ａ、Ｉパスミクサ１３ａ、ＱパスＤＡＣ１１ｂ、Ｑパス増幅器１２ｂ、Ｑパスミクサ１３ｂ、及び送信ローカル発振器（ＬＯ）１４を含む。送信機サーキットリの１つの実施例が示されているが、送信機は、他の方式で実装されることができる。
【0017】
信号送信に関して、ＩパスＤＡＣ１１ａは、デジタルＩ信号をアナログＩ信号に変換し、アナログＩ信号は、Ｉパス増幅器１２ａによって増幅される。加えて、ＱパスＤＡＣ１１ｂは、デジタルＱ信号をアナログＱ信号に変換し、アナログＱ信号は、Ｑパス増幅器１２ｂによって増幅される。送信ＬＯ１４は、Ｉパスクロック信号をＩパスミクサ１３ａに提供し、Ｉパスミクサ１３ａは、増幅されたアナログＩ信号を上方変換する。送信ＬＯ１４は更に、Ｑパスクロック信号をＱパスミクサ１３ｂに提供し、Ｑパスミクサ１３ｂは、増幅されたアナログＱ信号を上方変換する。Ｉパスミクサ１３ａ及びＱパスミクサ１３ｂの出力は、組み合わされて、フロントエンドシステム２に提供されるＲＦ送信信号ＴＸを生成する。
【0018】
図１を引き続き参照すると、受信機６は、ＩパスＡＤＣ２１ａ、Ｉパス増幅器２２ａ、Ｉパスミクサ２３ａ、ＱパスＡＤＣ２１ｂ、Ｑパス増幅器２２ｂ、Ｑパスミクサ２３ｂ、及び受信ＬＯ２４を含む。受信機サーキットリの１つの実施例が示されているが、受信機は、他の方式で実装することができる。
【0019】
信号受信に関して、受信機６は、フロントエンドシステム２からＲＦ受信信号ＲＸを受信する。受信ＬＯ２４は、Ｉパスクロック信号をＩパスミクサ２３ａに提供し、Ｑパスクロック信号をＱパスミクサ２３ｂに提供する。Ｉパスミクサ２３ａは、Ｉパスクロック信号を使用してＲＦ受信信号ＲＸを下方変換して、アナログＩ信号を生成する。アナログＩ信号は、Ｉパス増幅器２２ａによって増幅され、ＩパスＡＤＣ２１ａによってデジタル化されて、デジタルＩ信号が生成される。Ｑパスミクサ２３ｂは、Ｑパスクロック信号を使用してＲＦ受信信号ＲＸを下方変換して、アナログＱ信号を生成する。アナログＱ信号は、Ｑパス増幅器２２ｂによって増幅され、ＱパスＡＤＣ２１ｂによってデジタル化されて、デジタルＱ信号が生成される。
【0020】
送受信機１は、本明細書の実施形態のうちのいずれかに従って実装することができる。
【0021】
図１に示されたように、フロントエンドシステム２は、アンテナ３での送信のためにＲＦ送信信号ＴＸを増幅する電力増幅器２７と、アンテナ３からの受信信号を増幅することに基づいてＲＦ受信信号ＲＸを生成する低ノイズ増幅器２８と、を含む。電力増幅器２７及び低ノイズ増幅器２８のみが示されているが、フロントエンドシステム２は、これらに限定されないが、フィルタ、スイッチ、デュプレクサ、ダイプレクサ、カプラ、及び／又は他のコンポーネントを含む、他のコンポーネントを含むことができる。更に、送信チャンネルと受信チャンネルとは、アンテナを共有する必要はなく、むしろ別々のアンテナを使用することができる。
【0022】
送受信機１は、３０ＭＨｚ～７ＧＨｚのＲＦ信号だけでなく、Ｘ帯域（約７ＧＨｚ～１２ＧＨｚ）、Ｋｕ帯域（約１２ＧＨｚ～１８ＧＨｚ）、Ｋ帯域（約１８ＧＨｚ～２７ＧＨｚ）、Ｋａ帯域（約２７ＧＨｚ～４０ＧＨｚ）、Ｖ帯域（約４０ＧＨｚ～７５ＧＨｚ）、及び／又はＷ帯域（約７５ＧＨｚ～１１０ＧＨｚ）のものなど、より高い周波数の信号も含む、様々な周波数の信号を扱うことができる。したがって、本明細書の教示は、マイクロ波システムを含む広範の様々なＲＦ通信システムに適用可能である。
【0023】
図２Ａは、外部ＶＣＯの調整の１つの実施例の概略図である。この実施例では、外部ＶＣＯは、１１ＭＨｚ／ボルトの周波数対電圧ゲイン（ＫＶＣＯ）を有する１つのループを使用して調整される。９Ｖの調整範囲（０．５Ｖ～９．５Ｖ）を使用する場合、外部ＶＣＯは、所望の調整範囲並びにプロセス、電圧、及び／又は温度（ＰＶＴ）の変動を考慮すべく１００ＭＨｚの周波数範囲を有する。
【0024】
図２Ｂは、外部ＶＣＯの調整の別の実施例の概略図である。この実施例では、外部ＶＣＯは、１ＭＨｚ／ボルトのＫＶＣＯ１を有する微調整のための第１のループと、１１ＭＨｚ／ボルトのＫＶＣＯ２を有する粗調整のための第２のループとを使用して調整される。第１のループは、１Ｖの相対的に小さな電圧調整範囲で動作し、半導体ダイ製造プロセスに関連する典型的な供給電圧制限内で動作しながら、第１のループが半導体ダイ上に実装されることを可能にする。第１のループはまた低ゲインを有し、それはノイズにはより良い。第２のループは、９Ｖ（０．５Ｖ～９．５Ｖ）の広い電圧調整範囲で動作し、ＰＶＴを考慮すべく１００ＭＨｚの広い周波数範囲を提供する。
【0025】
【0026】
図３Ａは、１つの実施形態による電子発振器システム５０の概略図である。電子発振器システム５０は、半導体ダイ４１と、半導体ダイ４１の外部にある制御可能発振器４２と、を含む。電子発振器システム５０は、半導体ダイ４１からの微制御信号ＦＩＮＥによって制御される第１のバラクタ４３と、半導体ダイ４１からの粗制御信号ＣＯＡＲＳＥによって制御される第２のバラクタ４４と、を更に含む。
【0027】
図３Ａに示されたように、制御可能発振器４２は、微制御信号ＦＩＮＥによって及び粗制御信号ＣＯＡＲＳＥによって制御される発振周波数を有する発振信号ＯＳＣを出力する。
【0028】
したがって、制御可能発振器４２の発振周波数は、第１のバラクタ４３及び第２のバラクタ４４によって調整される。
【0029】
図３Ａを引き続き参照すると、半導体ダイ４１は、第１のバラクタ４３に提供される微制御信号ＦＩＮＥを制御することによって制御可能発振器４２に微調整を提供する位相ロックループ（ＰＬＬ）４５を含む。加えて、半導体ダイ４１は、第２のバラクタ４４に提供される粗制御信号ＣＯＡＲＳＥを制御することによって制御可能発振器４２に粗調整を提供する較正回路４６を更に含む。発振信号ＯＳＣは、半導体ダイ４１に提供されて、微制御信号ＦＩＮＥ及び粗制御信号ＣＯＡＲＳＥを調節するためのフィードバックを提供する。
【0030】
このようにして電子発振器システム５０を実装することによって、制御可能発振器４２は、低ゲインの第１のループ（ＬＯＷ ＧＡＩＮループ）と、より高いゲインの第２のループ（ＨＩＧＨ ＧＡＩＮループ）とを使用して制御することができる。これにより、ひいては、低ノイズ、広い調整範囲、及び典型的な半導体ダイ製造プロセスに関連する供給電圧制限内で動作しながら半導体ダイ４１上にＰＬＬ４５を実装できることが達成される。
【0031】
図３Ｂは、別の実施形態による電子発振器システム１３０の概略図である。電子発振器システム１３０は、回路基板上に、半導体ダイ１０１と、半導体ダイ１０１の外部の様々なコンポーネントと、を含む。
【0032】
示された実施形態では、外部コンポーネントは、外部ＶＣＯ１０２、第１のバラクタ１０３、第２のバラクタ１０４、第１の増幅器１０５、第２の増幅器１０６、温度センサ１０７、ＶＣＯ入力コンデンサ１０８、ＶＣＯ出力コンデンサ１０９、ＶＣＯバイアスインダクタ１１０、第１のバラクタ直列コンデンサ１１１ａ、第２のバラクタ直列コンデンサ１１１ｂ、第１のバラクタバイアスインダクタ１１２ａ、第２のバラクタバイアスインダクタ１１２ｂ、粗調抵抗器バイパススイッチ１１３ａ、バイアス抵抗器バイパススイッチ１１３ｂ、粗調抵抗器１１４ａ、バイアス抵抗器１１４ｂ、第１の分圧抵抗器１１５ａ／１１５ｂ、第２の分圧抵抗器１１６ａ／１１６ｂ、第１の増幅器入力抵抗器１１７ａ、第２の増幅器入力抵抗器１１７ｂ、バイアスコンデンサ１１８、微調コンデンサ１１９ａ、感知コンデンサ１１９ｂ、及び粗調コンデンサ１２０を含む。
【0033】
図３Ｂの半導体ダイ１０１は、ＰＬＬ１２１、粗調整及び較正回路１２２、補助アナログ－デジタル変換器（ＡＤＣ）１２３、ＰＶＴ及び粗調整デジタル－アナログ変換器（ＤＡＣ）１２４、振幅ＤＡＣ１２５、並びに切り替え可能抵抗器ネットワーク１２６を含む。切り替え可能抵抗器ネットワーク１２６は、固定抵抗器１２７、切り替え可能抵抗器１２８、及び抵抗器バイパススイッチ１２９を含む。半導体ダイ１０１はまた、粗調整ピンＶｃｏａｒｓｅ、微調整ピンＶｆｉｎｅ、範囲感知ピンＶＺ、ＶＣＯ感知ピンＶｖｃｏ、及びＶＣＯバイアスピンＶｂｉａｓを含む様々なピン又はパッドも含む。
【0034】
外部ＶＣＯ１０２は、第１のバラクタ１０３及び第２のバラクタ１０４の両方によって調整される。第１のバラクタ１０３は、（例えば、１Ｖ充電ポンプ１３２を使用して）低電圧で動作することができるＰＬＬ１２１によって設定される微調整ピンＶｆｉｎｅの電圧によって制御される。図３Ｂに示されたように、ＰＬＬ１２１は、ＰＬＬの検出器のためのフィードバッククロック信号を生成するために使用することができる、ＶＣＯ感知ピンＶｖｃｏ上のＶＣＯのクロック信号を受信する。例えば、ＰＬＬ１２１は、フィードバッククロック信号を基準クロック信号と比較する位相及び／又は周波数検出器（ＰＦＤ）１３３を含むことができ、ＰＦＤの出力が、ＰＬＬの充電ポンプ１３２を制御するために使用される。
【0035】
第２のバラクタ１０４は、ＰＶＴ、温度係数（ＴＣ）、及び／又は振幅制御のための調整サーキットリ１３１を含むことができる粗調整及び較正回路１２２によって制御される。粗調整及び較正回路１２２は、デジタル粗制御信号をＤＡＣ１２４に提供し、ＤＡＣ１２４は、粗調整ピンＶｃｏａｒｓｅに電流を出力する。ＰＶＴ及び粗調整を提供するための単一のＤＡＣ１２４として示されているが、複数のＤＡＣを使用することができる。
【0036】
電流は、ＤＡＣ１２４から抵抗器１１７ａを通って流れ、増幅器１０５によってスケーリングされる粗調整電圧を生成し、第２のバラクタ１０４を調整するスケーリングされた粗調整電圧を生成する。電流ＤＡＣを流れ抵抗器を通る電流によって粗調整電圧が生成される一実施例であるが、電圧ＤＡＣが粗調整電圧を生成する構成などの他の実装態様が可能である。外部増幅器１０５は、Ｖｃｏａｒｓｅの電圧を、バラクタ制御に好適な電圧レベルに、例えば約２０Ｖまで増幅するために使用される。外部増幅器１０５は、そのような電圧レベルを生成するのに好適なバラクタ電圧源ＶＶＡＲによって電力供給される。増幅器１０５からのノイズは、（例えば、較正中に）選択的にバイパスさせることができる低周波ＲＣフィルタによってフィルタリングされる。
【0037】
この実施例では、粗調整及び較正回路１２２は、ＡＤＣ１２３を介して温度センサ１０７から温度情報、並びにＶＣＯ感知ピンＶｖｃｏからＶＣＯの出力クロック信号、及び範囲感知ピンＶＺから調整範囲情報を受信する。
【0038】
特定の実装態様では、粗調整及び較正回路１２２は、最初に、ＶＣＯバイアスピンＶｂｉａｓを使用して（及び、スケーリングを提供するためのバイアス供給電圧ＶＤＤＢによって電力供給される第２の増幅器１０６を使用して）外部ＶＣＯ１０２をバイアスすることに基づいて、並びにＶＣＯ感知ピンＶｖｃｏからのＶＣＯ出力クロック信号の観察に基づいて、ＶＣＯ振幅較正を実行する。最初の振幅較正の後、粗調整及び較正回路１２２は、第２のバラクタ１０４を使用して外部ＶＣＯ１０２を粗調整することができる。
【0039】
振幅較正及び粗調整後の通常動作中、ＰＬＬ１２１は、第１のバラクタ１０３を制御することによって、外部ＶＣＯ１０２に微調整を提供する役割を果たす。加えて、粗調整及び較正回路１２２は、範囲感知ピンＶＺを使用してＰＬＬ１２１の調整電圧を監視し、調整電圧が上限閾値を超えるか又は下限閾値を下回るときに、粗調節を実行することができる。したがって、粗調節は、上限閾値及び下限閾値によって設定された所望の調整電圧範囲内に調整電圧を維持する役割を果たすことができる。
【0040】
ＶＣＯ振幅スケーリングを伴う一実施例を説明したが、そのような振幅スケーリングは省略することができる。例えば、振幅ＤＡＣ１２５及び第２の増幅器１０６は、外部ＶＣＯ１０２を所望の目標振幅にするために含まれる必要はない。
【0041】
図４は、１つの実施形態による外部ＶＣＯ追跡ループ２１０の概略図である。外部ＶＣＯ追跡ループ２１０は、基板上の粗制御抵抗器２０１と、基板に取り付けられた半導体ダイ上に形成されたローパスフィルタ２０２及び制御ループコア２０３と、を含む。
【0042】
特定のコンポーネントが基板上又は半導体ダイ上に存在するとして示されているが、他の構成が可能である。
【0043】
制御ループコア２０３は、アナログループ又はデジタルループとすることができる。制御ループコア２０３は、（微調バラクタを制御するために使用される微調電圧を感知することによって生成される）範囲感知信号Ｖｚを、信号Ｖｚを上限閾値（Ｖｔｕｎｅ＿ｕｐ）及び下限閾値（Ｖｔｕｎｅ＿ｄｎ）と比較することによって、監視する。外部ＶＣＯ追跡ループ２１０は、信号Ｖｚの値（したがって、図３Ｂの微調整電圧Ｖｆｉｎｅ）が２つの閾値の間に保持されるように、信号Ｖｃｏａｒｓｅの値を設定する。いくつかの実装態様では、外部ＶＣＯ追跡ループは、温度情報２０４（ＴＢＯＡＲＤ）を受信することができる。
【0044】
示された実施形態では、ローパスフィルタ２０２は、信号Ｖｚをフィルタリングするために含まれている。ローパスフィルタ２０２は、この実施例では、直列抵抗器２０７及び分路コンデンサ２０８を含む。
【0045】
図５Ａは、別の実施形態による外部ＶＣＯ追跡ループ２３０の概略図である。外部ＶＣＯ追跡ループ２３０は、基板上の粗制御抵抗器２０１と、ボードに取り付けられた半導体ダイ上に形成されたローパスフィルタ２０２、第１の比較器２１１、第２の比較器２１２、比較器処理回路２１３、加算器２１９、及びＰＶＴ／ＴＣ ＤＡＣ２２０と、を含む。
【0046】
この実施形態では、アナログヒステリシス比較器２１１／２１２を使用して、（ローパスフィルタ２０２によるローパスフィルタリング後の）感知電圧Ｖｚを上限閾値Ｖｔｕｎｅ＿ｕｐ及び下限閾値Ｖｔｕｎｅ＿ｄｎと比較する。加えて、比較器の出力は、加算型／減算型カウンタ２１５、（クロック信号ＣＬＫによって制御される）フリップフロップ２１６、積分器２１７、及び変調器２１８を含む比較器処理回路２１３によって処理される。比較器処理回路２１３の出力は、デジタルドメインにおいて、ＰＶＴ較正ループによって設定されたＰＶＴコード２２１に加算され、その後、ＰＶＴ／ＴＣ ＤＡＣ２２０に提供される。
【0047】
図５Ｂは、別の実施形態による外部ＶＣＯ追跡ループ２４０の概略図である。
【0048】
図５Ｂの外部ＶＣＯ追跡ループ２４０は、ＰＶＴ及びＴＣに別個のＤＡＣ２３１が使用されていることを除き、図５Ａの外部ＶＣＯ追跡ループ２３０のものと同様である。したがって、ＴＣ ＤＡＣ２３２は温度制御のために含まれ、ＰＶＴ ＤＡＣ２３３はＰＶＴ制御のために提供され、ＤＡＣの出力が組み合わされる。このようにシステムを実装すると、ＤＡＣ動的範囲の仕様を低減することができる。
【0049】
図６は、別の実施形態による電子発振器システム４３０の概略図である。電子発振器システム４３０は、回路基板上に、半導体ダイ４０１と、半導体ダイ４０１の外部の様々なコンポーネントと、を含む。
【0050】
示された実施形態では、外部コンポーネントは、（バラクタ供給電圧ＶＣＣ＿ＶＣＯによって電力供給される）外部ＶＣＯ４０２、第１のバラクタ１０３、第２のバラクタ１０４、第１の増幅器１０５、第２の増幅器１０６、温度センサ１０７、ＶＣＯ入力コンデンサ１０８、ＶＣＯ出力コンデンサ１０９、第１のバラクタ直列コンデンサ１１１ａ、第２のバラクタ直列コンデンサ１１１ｂ、第１のバラクタバイアスインダクタ１１２ａ、第２のバラクタバイアスインダクタ１１２ｂ、粗調抵抗器バイパススイッチ１１３ａ、粗調抵抗器１１４ａ、バイアスコンデンサ１１８、微調コンデンサ１１９ａ、感知コンデンサ１１９ｂ、粗調コンデンサ１２０、ＶＣＯクロックバッファ４０３、及び粗調電圧スケーリング回路４０４を含む。
【0051】
図６の半導体ダイ４０１は、ＰＬＬ４２１、（粗周波数調整及びＴＣ較正ループとも呼ばれる）粗周波数調整及び温度補償（ＴＣ）較正回路４２２、補助アナログ－デジタル変換器（ＡＤＣ）１２３、切り替え可能抵抗器ネットワーク１２６、及びアナログ／デジタルインターフェース４２３を含む。切り替え可能抵抗器ネットワーク１２６は、固定抵抗器１２７、切り替え可能抵抗器１２８、及び抵抗器バイパススイッチ１２９を含む。半導体ダイ４０１はまた、粗調整ピンＶｃｏａｒｓｅ、微調整ピンＶｆｉｎｅ、範囲感知ピンＶＺ、及びＶＣＯ感知ピンＶｖｃｏを含む様々なピン又はパッドも含む。
【0052】
外部ＶＣＯ４０２は、第１のバラクタ１０３（微調バラクタ）及び第２のバラクタ１０４（粗調バラクタ）の両方によって調整される。第１のバラクタ１０３は、低電圧（この実施例では、１Ｖ以下）の充電ポンプで動作するＰＬＬ４２１によって設定される微調整ピンＶｆｉｎｅの電圧によって制御される。図６に示されたように、ＰＬＬ４２１は、ＶＣＯ感知ピンＶｖｃｏ上のＶＣＯのクロック信号を（この実施例では、クロックドライバ４０３を通して）受信する。
【0053】
第２のバラクタ１０４（粗調バラクタ）は、アナログ／デジタルインターフェース４２３によって粗調電圧ピンＶｃｏａｒｓｅの値を制御する粗周波数調整及びＴＣ較正ループ４２２によって制御される。粗調電圧ピンＶｃｏａｒｓｅの電圧レベルは、第２のバラクタ１０４（粗調バラクタ）のバイアス電圧を設定するための粗調電圧スケーリング回路４０４によって逓増される。粗調電圧スケーリング回路４０４は、レベルシフタ、増幅器、充電ポンプ、及び／又は、粗調バラクタ１０４のバイアス電圧を、半導体ダイ４０１に関連する低電圧ドメインから外部ＶＣＯ４０２に関連する高電圧ドメインまで逓増する役割を果たす他の好適な回路を含むことができる。
【0054】
図７は、第１の粗較正モードで動作する半導体ダイ４３１を含む電子発振器システム４６０の別の実施形態の概略図である。
【0055】
電子発振器システム４６０は、半導体ダイ４３１と、半導体ダイ４３１に対する様々な外部コンポーネントを含む回路基板と、を含む。外部コンポーネントは、（この実施例では、５Ｖ電源によって電力供給される）外部ＶＣＯ４０２、第１のバラクタ１０３、第２のバラクタ１０４、温度センサ１０７、ＶＣＯ入力コンデンサ１０８、ＶＣＯ出力コンデンサ１０９、第１のバラクタ直列コンデンサ１１１ａ、第２のバラクタ直列コンデンサ１１１ｂ、第１のバラクタバイアスインダクタ１１２ａ、第２のバラクタバイアスインダクタ１１２ｂ、微調コンデンサ１１９ａ、感知コンデンサ１１９ｂ、ＶＣＯクロックバッファ４０３、第１の電流ミラートランジスタ４３３、第２の電流ミラートランジスタ４３４、（この実施例では、２０Ｖ電源に結合された）電流ミラー負荷抵抗器４３５、粗調バイアス抵抗器４３６、第１の電流ミラー負荷コンデンサ４３７、第２の電流ミラー負荷コンデンサ４３８、第１の較正スイッチＳｃａｌ１、粗調集積コンデンサＣｉ、及び感知抵抗器Ｒｚを含む。
【0056】
図７の半導体ダイ４３１は、ＰＬＬ４５１、粗周波数調整／スイッチ制御較正回路４５２、補助ＡＤＣ１２３、補助スイッチＳａｕｘ、較正ＤＡＣ４５３、較正ＤＡＣ基準電流源Ｉｒｅｆ、（いくつかの実装では、ＤＡＣ４５３を較正するためにＩｒｅｆと組み合わせて使用される）較正ＤＡＣ基準電流スイッチＳｒｅｆ、第２の較正スイッチＳｃａｌ２、第３の較正スイッチＳｃａｌ３、上方較正スイッチＳｃａｌｕｐ、下方較正スイッチＳｃａｌｄｎ、電流アップ源Ｉｕｐ、電流ダウン源Ｉｄｎ、第１の充電スイッチＳｃｈｇ１、第２の充電スイッチＳｃｈｇ２、第３の充電スイッチＳｃｈｇ３、（Ｓｃｈｇ１が閉じられたときに１．８Ｖ電源と接地との間に接続される）充電抵抗器Ｒｃｈｇ、（基準電圧Ｖｒｅｆを受け取る）第１の制御可能相互コンダクタンス回路Ｇｍ１、及び（基準電圧Ｖｒｅｆを受け取る）第２の制御可能相互コンダクタンス回路Ｇｍ２を含む。半導体ダイ４３１はまた、粗調整ピンＶｃｏａｒｓｅ、微調整ピンＶｆｉｎｅ、範囲感知ピンＶＺ、粗調積分ピンＶｃｏａｒｓｅ＿ｉｎｔ、ＶＣＯ感知ピンＶｖｃｏを含む様々なピン又はパッドも含む。
【0057】
外部ＶＣＯ４０２は、第１のバラクタ１０３（微調バラクタ）及び第２のバラクタ１０４（粗調バラクタ）の両方によって調整される。第１のバラクタ１０３は、（基準クロック信号ＣＬＫｒｅｆ及びフィードバッククロック信号を受信する）ＰＦＤ４５５、充電ポンプ４５６、及びフィードバック分割器４５７を含むＰＬＬ４５１によって設定される微調整ピンＶｆｉｎｅの電圧によって制御される。
【0058】
第２のバラクタ１０４（粗調バラクタ）は、較正ＤＡＣ４５３並びに示されたスイッチの状態を制御する粗周波数調整／スイッチ制御較正回路４５２によって制御される。粗周波数調整／スイッチ制御較正回路４５２は、補助ＡＤＣ１２３から温度信号Ｄｔｅｍｐを受信し、較正ＤＡＣコードＤｃａｌを較正ＤＡＣ４５３に提供する。
【0059】
半導体ダイ４３１は、粗調電圧ピンＶｃｏａｒｓｅを制御するために複数のモードで動作可能である。モードには、較正ＤＡＣ４５３並びに相互コンダクタンス回路Ｇｍ１及びＧｍ２が粗較正に使用される第１のモード（ＤＡＣ／Ｇｍ－Ｃモード）と、較正充電ポンプ（Ｓｃａｌｕｐ、Ｉｕｐ、Ｉｄｎ、及びＳｃａｌｄｎ）及び第１の相互コンダクタンス回路Ｇｍ１が粗較正に使用される第２のモード（充電ポンプ／Ｇｍ－Ｃモード）とが含まれる。
【0060】
電子発振器システムは、特定の用途に所望される基板コンポーネントの選択によって実装することができ、半導体ダイ４３１は、その用途のために選択された基板コンポーネントに基づいて第１のモード（ＤＡＣ／Ｇｍ－Ｃモード）又は第２のモード（充電ポンプ／Ｇｍ－Ｃモード）を使用して粗較正を提供することができる。例えば、第１のモード（ＤＡＣ／Ｇｍ－Ｃモード）は、より低い基板の複雑さで、より低い性能を提供することができ、一方、第２のモード（充電ポンプ／Ｇｍ－Ｃモード）は、基板コンポーネントの複雑さの増大を犠牲にして、より高い性能を提供することができる。
【0061】
図７の電子発振器システム４６０は、第１のモード（ＤＡＣ／Ｇｍ－Ｃモード）で動作するのに好適な外部コンポーネントを用いて実装されている。以下の表１は、第１のモード（ＤＡＣ／Ｇｍ－Ｃモード）の３つの状態の動作を示し、ここでは、ＯＮ＝１及びＯＦＦ＝０である。状態は、リセット状態から開始し、その後、較正状態に遷移し、追跡状態で終了するという順序で動作する。リセット状態は、ノードの電圧レベルをリセットするために使用され、一方で、較正状態は、電圧レベルを好適な値に較正するために使用される。その後、相互コンダクタンス回路Ｇｍ１／Ｇｍ２が粗調電圧ピンＶｃｏａｒｓｅを測距感知ピンＶｚに基づいて制御する追跡状態に入る。この実施例では、積分コンデンサＣｉによって電流積分が提供され、追跡モードでは、第２の相互コンダクタンス段Ｇｍ２が、粗調電圧ピンＶｃｏａｒｓｅを制御するための積分コンデンサの電圧をバッファリングする。この実施例では、粗調電圧ピンＶｃｏａｒｓｅによって電流ミラーが制御され、それによって、粗調バラクタ１０４のバイアスを制御する。
【0062】
【表1】
【0063】
ここで、図７を参照して、第１のモードの１つの実施形態を説明する。この実施形態では、粗周波数調整／スイッチ制御較正回路４５２は、リセット状態で始まる有限状態機械（ＦＳＭ）として動作する。加えて、リセット中、ＰＬＬブロックは、ＰＬＬ内に存在するローカルシリアル周辺インターフェース（ＳＰＩ）からの別個の電源投入信号によって電源投入される（ファームウェアによって開始することができる）。加えて、外部ＶＣＯ、シンセ、及び外部回路が電源投入され、較正の準備が整う（ファームウェアによって開始することができる）。
【0064】
新しい周波数が半導体ダイ４３１に書き込まれると、ＦＳＭはリセット状態から較正状態に遷移する。較正状態では、ＰＬＬループは開かれ、ＰＦＤはリセットされることができる。加えて、ＦＳＭは、較正ＤＡＣコードＤｃａｌの検索（例えば、バイナリ検索又は線形検索）を実行することができる。例えば、バイナリ検索は、最上位ビット（ＭＳＢ）の高さから開始することができ、ＤＡＣからの電流は、外部バイポーラトランジスタ及びＲＣコンポーネントを使用して外部ＶＣＯのための粗調電圧を生成する。各ＤＡＣビットトライアル後、ＤＡＣが落ち着くまでのプログラム可能な時間だけ持ってから、周波数測定を開始する。外部ＶＣＯの測定された周波数は、ＰＬＬ基準周波数若しくはＰＬＬ基準周波数から導出される周波数、又は所定の目標値と比較することができる。更に、いったん較正ＤＡＣ４５３の全てのビットが使われると、ＦＳＭは、追跡状態に移行する。
【0065】
追跡状態では、充電ポンプトライステートが（ＰＦＤの制御を通して）発出され、その後、相互コンダクタンス回路Ｇｍ１及びＧｍ２並びに積分コンデンサＣｉによるＶＣＯ較正ループのロックによって追跡が提供され、第１の相互コンダクタンス回路Ｇｍ１が微調電圧を感知し、それを基準値と比較し、第２の相互コンダクタンス回路Ｇｍ２を駆動するための電流を生成する。加えて、第２の相互コンダクタンスは、出力を基準値と比較し、更に、粗調整電圧ピンＶｃｏａｒｓｅを駆動する。
【0066】
図８は、第２の粗較正モードで動作する半導体ダイを含む電子発振器システム４７０の別の実施形態の概略図である。
【0067】
電子発振器システム４７０は、半導体ダイ４３１と、半導体ダイ４３１に対する様々な外部コンポーネントを含む回路基板とを含む。外部コンポーネントは、（この実施例では、５Ｖ電源によって電力供給される）外部ＶＣＯ４０２、第１のバラクタ１０３、第２のバラクタ１０４、温度センサ１０７、ＶＣＯ入力コンデンサ１０８、ＶＣＯ出力コンデンサ１０９、第１のバラクタ直列コンデンサ１１１ａ、第２のバラクタ直列コンデンサ１１１ｂ、第１のバラクタバイアスインダクタ１１２ａ、第２のバラクタバイアスインダクタ１１２ｂ、微調コンデンサ１１９ａ、感知コンデンサ１１９ｂ、ＶＣＯクロックバッファ４０３、増幅器４６１、フィードバック積分コンデンサ４６２、及び感知抵抗器Ｒｚを含む。
【0068】
図８の半導体ダイ４３１は、ＰＬＬ４５１、粗周波数調整／スイッチ制御較正回路４５２、補助ＡＤＣ１２３、補助スイッチＳａｕｘ、較正ＤＡＣ４５３、較正ＤＡＣ基準電流源Ｉｒｅｆ、較正ＤＡＣ基準電流スイッチＳｒｅｆ、第２の較正スイッチＳｃａｌ２、第３の較正スイッチＳｃａｌ３、上方較正スイッチＳｃａｌｕｐ、下方較正スイッチＳｃａｌｄｎ、電流アップ源Ｉｕｐ、電流ダウン源Ｉｄｎ、第１の充電スイッチＳｃｈｇ１、第２の充電スイッチＳｃｈｇ２、第３の充電スイッチＳｃｈｇ３、（Ｓｃｈｇ１が閉じられたときに１．８Ｖ電源と接地との間に接続される）充電抵抗器Ｒｃｈｇ、（基準電圧Ｖｒｅｆを受け取る）第１の制御可能相互コンダクタンス回路Ｇｍ１、及び（基準電圧Ｖｒｅｆを受け取る）第２の制御可能相互コンダクタンス回路Ｇｍ２を含む。半導体ダイ４３１はまた、粗調整ピンＶｃｏａｒｓｅ、微調整ピンＶｆｉｎｅ、範囲感知ピンＶＺ、粗調積分ピンＶｃｏａｒｓｅ＿ｉｎ、ＶＣＯ感知ピンＶｖｃｏを含む様々なピン又はパッドも含む。
【0069】
外部ＶＣＯ４０２は、第１のバラクタ１０３（微調バラクタ）及び第２のバラクタ１０４（粗調バラクタ）の両方によって調整される。第１のバラクタ１０３は、（基準クロック信号ＣＬＫｒｅｆ及びフィードバッククロック信号を受信する）ＰＦＤ４５５、充電ポンプ４５６、及びフィードバック分割器４５７を含むＰＬＬ４５１によって設定される微調整ピンＶｆｉｎｅの電圧によって制御される。
【0070】
図７を参照して先に説明したように、半導体ダイ４３１は、粗調電圧ピンＶｃｏａｒｓｅを制御するために、複数のモードで動作可能である。モードには、較正ＤＡＣ４５３並びに相互コンダクタンス回路Ｇｍ１及びＧｍ２が粗較正に使用される第１のモード（ＤＡＣ／Ｇｍ－Ｃモード）と、較正充電ポンプ（Ｓｃａｌｕｐ、Ｉｕｐ、Ｉｄｎ、及びＳｃａｌｄｎ）並びに相互コンダクタンス回路Ｇｍ１が粗較正に使用される第２のモード（充電ポンプ／Ｇｍ－Ｃモード）とが含まれる。
【0071】
図８の電子発振器システム４７０は、第２のモード（充電ポンプ／Ｇｍ－Ｃモード）で動作するのに好適な外部コンポーネントを用いて実装されている。以下の表２は、第２のモード（充電ポンプ／Ｇｍ－Ｃモード）の３つの状態の動作を示し、ここでは、ＯＮ＝１及びＯＦＦ＝０である。状態は、リセット状態から開始し、その後、較正状態に遷移し、追跡状態で終了するという順序で動作する。リセット状態は、ノードの電圧レベルをリセットするために使用され、較正状態は、電圧レベルを好適な値に較正するために使用される。その後、相互コンダクタンス段Ｇｍ１が測距送信ピンＶｚに基づいて粗調電圧ピンＶｃｏａｒｓｅを制御する追跡状態に入る。この実施例では、増幅器４６１及びフィードバック積分コンデンサ４６２によって、粗調電圧の積分が外部的に提供される。（この実施例では、２０Ｖドメイン内の）増幅器４６１の出力が粗調バラクタ１０４のバイアスを制御する。
【0072】
【表2】
【0073】
ここで、図８を参照して、第２のモードの１つの実施形態を説明する。この実施形態では、粗周波数調整／スイッチ制御較正回路４５２は、リセット状態で開始するＦＳＭとして動作する。リセット状態では、ＰＬＬブロックは、ＰＬＬ内に存在するローカルＳＰＩからの別個の電源投入信号によって電源投入される（ファームウェアによって開始することができる）。加えて、外部ＶＣＯ、シンセ、及び外部回路が電源投入され、較正の準備が整う（ファームウェアによって開始することができる）。
【0074】
新しい周波数が半導体ダイ４３１に書き込まれると、ＦＳＭはリセット状態から較正状態に遷移する。較正状態では、ＰＬＬループが開かれ、ＰＦＤはリセットされることができる。加えて、ＦＳＭは、較正充電ポンプ（Ｓｃａｌｕｐ及びＳｃａｌｄｎ）の上方制御及び下方制御を設定し、較正充電ポンプからの電流が、（Ｓｃａｌｕｐがオンのときの）ソース電流、又は（Ｓｃａｌｄｎがオンのときの）シンク電流のいずれかである、較正充電ポンプからの電流の極性に従って、外部コンデンサ４６２で積分される。落ち着くまでのプログラム可能な時間だけ待った後、外部ＶＣＯ４０２の周波数が測定される。加えて、ＰＬＬ基準周波数に対する測定されたＶＣＯ周波数が、ＰＬＬ基準周波数から導出される周波数又は所定の目標値と比較される。
【0075】
いったんＶＣＯ周波数が目標周波数に近づくと、ＦＳＭは追跡状態に移行する。追跡状態では、充電ポンプのトライステートがＰＦＤを通して発出され、その後、追跡ループがロックを実行し、第１の相互コンダクタンス回路Ｇｍ１が微調電圧を感知し、それを基準値と比較し、外部増幅器及び積分コンデンサを駆動するための電流を生成する。
【0076】
結論
前述の説明は、要素又は特徴を、合わせて「接続」又は「結合」されているとして言及している場合がある。本明細書で使用される場合、明示的に別段の記載がない限り、「接続された」とは、１つの要素／特徴が別の要素／特徴に直接的又は間接的に接続されており、必ずしも機械的に接続されているとは限らないことを意味する。同様に、明示的に別段の記載がない限り、「結合された」とは、１つの要素／特徴が別の要素／特徴に直接的又は間接的に結合されており、必ずしも機械的に結合されているとは限らないことを意味する。このように、図に示された様々な概略は、要素及びコンポーネントの例示的な構成を描いているが、追加の介在要素、デバイス、特徴、又はコンポーネントが、（描かれた回路の機能性が悪影響を受けないと仮定して）実際の実施形態に存在し得る。
前述の説明は、要素又は特徴を、合わせて「接続」又は「結合」されているとして言及している場合がある。本明細書で使用される場合、明示的に別段の記載がない限り、「接続された」とは、１つの要素／特徴が別の要素／特徴に直接的又は間接的に接続されており、必ずしも機械的に接続されているとは限らないことを意味する。同様に、明示的に別段の記載がない限り、「結合された」とは、１つの要素／特徴が別の要素／特徴に直接的又は間接的に結合されており、必ずしも機械的に結合されているとは限らないことを意味する。このように、図に示された様々な概略は、要素及びコンポーネントの例示的な構成を描いているが、追加の介在要素、デバイス、特徴、又はコンポーネントが、（描かれた回路の機能性が悪影響を受けないと仮定して）実際の実施形態に存在し得る。
【0077】
特定の実施形態が説明されたが、これらの実施形態は、単なる例として提示されており、開示の範囲を限定するようには意図されない。実際、本明細書で説明された新規の装置、方法、及びシステムは、様々な他の形態で具現化され得、更に、本明細書で説明された方法及びシステムの形態における様々な省略、置換、及び変更が、開示の主旨から逸脱することなく、行い得る。例えば、開示された実施形態は、所与の構成で提示されているが、代替実施形態は、異なるコンポーネント及び／又は回路トポロジを用いて同様の機能性を実行し得るし、いくつかの要素は、削除、移動、追加、細分化、組み合わせ、及び／又は改変され得る。これらの要素の各々は、様々な異なる方式で実装され得る。上で説明した様々な実施形態の要素及び行為の任意の好適な組み合わせを組み合わせて、更なる実施形態を提供することができる。したがって、本発明の範囲は、添付の特許請求の範囲を参照することによってのみ規定される。
【0078】
ここに提示される特許請求の範囲は、ＵＳＰＴＯに出願するための単一従属形式であるが、いずれの請求項も、明らかに技術的に実現可能でない場合を除き、同じ種類のいずれかの先行請求項に従属し得ることが理解されるべきである。
【符号の説明】
【0079】
１ 送受信機
２ フロントエンドシステム
３ アンテナ
５ 送信機
６ 受信機
１２ａ Ｉパス増幅器
１２ｂ Ｑパス増幅器
１３ａ Ｉパスミクサ
１３ｂ Ｑパスミクサ
１４ 送信ローカル発振器（ＬＯ）
２２ａ Ｉパス増幅器
２２ｂ Ｑパス増幅器
２３ａ Ｉパスミクサ
２３ｂ Ｑパスミクサ
２７ 電力増幅器
２８ 低ノイズ増幅器
３０ ＲＦ通信システム
４１ 半導体ダイ
４２ 制御可能発振器
４３ 第１のバラクタ
４４ 第２のバラクタ
４５ 位相ロックループ（ＰＬＬ）
４６ 較正回路
５０ 電子発振器システム
１０１ 半導体ダイ
１０３ 第１のバラクタ
１０４ 第２のバラクタ
１０４ 粗調バラクタ
１０５ 第１の増幅器
１０６ 第２の増幅器
１０７ 温度センサ
１０８ ＶＣＯ入力コンデンサ
１０９ ＶＣＯ出力コンデンサ
１１０ ＶＣＯバイアスインダクタ
１１１ａ 第１のバラクタ直列コンデンサ
１１１ｂ 第２のバラクタ直列コンデンサ
１１２ａ 第１のバラクタバイアスインダクタ
１１２ｂ 第２のバラクタバイアスインダクタ
１１３ａ 粗調抵抗器バイパススイッチ
１１３ｂ バイアス抵抗器バイパススイッチ
１１４ａ 粗調抵抗器
１１４ｂ バイアス抵抗器
１１５ａ 第１の分圧抵抗器
１１６ａ 第２の分圧抵抗器
１１７ａ 第１の増幅器入力抵抗器
１１７ａ 抵抗器
１１７ｂ 第２の増幅器入力抵抗器
１１８ バイアスコンデンサ
１１９ａ 微調コンデンサ
１１９ｂ 感知コンデンサ
１２０ 粗調コンデンサ
１２２ 較正回路
１２３ 補助アナログ－デジタル変換器（ＡＤＣ）
１２４ 粗調整デジタル－アナログ変換器（ＤＡＣ）
１２６ 可能抵抗器ネットワーク
１２７ 固定抵抗器
１２８ 可能抵抗器
１２９ 抵抗器バイパススイッチ
１３０ 電子発振器システム
１３１ 調整サーキットリ
１３２ 充電ポンプ
１３２ Ｖ充電ポンプ
１３３ 周波数検出器（ＰＦＤ）
２０１ 粗制御抵抗器
２０２ ローパスフィルタ
２０３ 制御ループコア
２０４ 温度情報
２０７ 直列抵抗器
２０８ 分路コンデンサ
２１０ 外部ＶＣＯ追跡ループ
２１１ 第１の比較器
２１２ 第２の比較器
２１３ 比較器処理回路
２１５ 減算型カウンタ
２１６ （クロック信号ＣＬＫによって制御される）フリップフロップ
２１７ 積分器
２１８ 変調器
２１９ 加算器
２２０ ＴＣ ＤＡＣ
２２１ ＰＶＴコード
２３０ 外部ＶＣＯ追跡ループ
２３２ ＴＣ ＤＡＣ
２３３ ＰＶＴ ＤＡＣ
２４０ 外部ＶＣＯ追跡ループ
４０１ 半導体ダイ
４０３ ＶＣＯクロックバッファ
４０４ 粗調電圧スケーリング回路
４２２ 較正回路
４２３ デジタルインターフェース
４３０ 電子発振器システム
４３１ 半導体ダイ
４３３ 第１の電流ミラートランジスタ
４３４ 第２の電流ミラートランジスタ
４３５ （この実施例では、２０Ｖ電源に結合された）電流ミラー負荷抵抗器
４３６ 粗調バイアス抵抗器
４３７ 第１の電流ミラー負荷コンデンサ
４３８ 第２の電流ミラー負荷コンデンサ
４５２ スイッチ制御較正回路
４５６ 充電ポンプ
４５７ フィードバック分割器
４６０ 電子発振器システム
４６１ 増幅器
４６２ フィードバック積分コンデンサ
４７０ 電子発振器システム
２ フロントエンドシステム
３ アンテナ
５ 送信機
６ 受信機
１２ａ Ｉパス増幅器
１２ｂ Ｑパス増幅器
１３ａ Ｉパスミクサ
１３ｂ Ｑパスミクサ
１４ 送信ローカル発振器（ＬＯ）
２２ａ Ｉパス増幅器
２２ｂ Ｑパス増幅器
２３ａ Ｉパスミクサ
２３ｂ Ｑパスミクサ
２７ 電力増幅器
２８ 低ノイズ増幅器
３０ ＲＦ通信システム
４１ 半導体ダイ
４２ 制御可能発振器
４３ 第１のバラクタ
４４ 第２のバラクタ
４５ 位相ロックループ（ＰＬＬ）
４６ 較正回路
５０ 電子発振器システム
１０１ 半導体ダイ
１０３ 第１のバラクタ
１０４ 第２のバラクタ
１０４ 粗調バラクタ
１０５ 第１の増幅器
１０６ 第２の増幅器
１０７ 温度センサ
１０８ ＶＣＯ入力コンデンサ
１０９ ＶＣＯ出力コンデンサ
１１０ ＶＣＯバイアスインダクタ
１１１ａ 第１のバラクタ直列コンデンサ
１１１ｂ 第２のバラクタ直列コンデンサ
１１２ａ 第１のバラクタバイアスインダクタ
１１２ｂ 第２のバラクタバイアスインダクタ
１１３ａ 粗調抵抗器バイパススイッチ
１１３ｂ バイアス抵抗器バイパススイッチ
１１４ａ 粗調抵抗器
１１４ｂ バイアス抵抗器
１１５ａ 第１の分圧抵抗器
１１６ａ 第２の分圧抵抗器
１１７ａ 第１の増幅器入力抵抗器
１１７ａ 抵抗器
１１７ｂ 第２の増幅器入力抵抗器
１１８ バイアスコンデンサ
１１９ａ 微調コンデンサ
１１９ｂ 感知コンデンサ
１２０ 粗調コンデンサ
１２２ 較正回路
１２３ 補助アナログ－デジタル変換器（ＡＤＣ）
１２４ 粗調整デジタル－アナログ変換器（ＤＡＣ）
１２６ 可能抵抗器ネットワーク
１２７ 固定抵抗器
１２８ 可能抵抗器
１２９ 抵抗器バイパススイッチ
１３０ 電子発振器システム
１３１ 調整サーキットリ
１３２ 充電ポンプ
１３２ Ｖ充電ポンプ
１３３ 周波数検出器（ＰＦＤ）
２０１ 粗制御抵抗器
２０２ ローパスフィルタ
２０３ 制御ループコア
２０４ 温度情報
２０７ 直列抵抗器
２０８ 分路コンデンサ
２１０ 外部ＶＣＯ追跡ループ
２１１ 第１の比較器
２１２ 第２の比較器
２１３ 比較器処理回路
２１５ 減算型カウンタ
２１６ （クロック信号ＣＬＫによって制御される）フリップフロップ
２１７ 積分器
２１８ 変調器
２１９ 加算器
２２０ ＴＣ ＤＡＣ
２２１ ＰＶＴコード
２３０ 外部ＶＣＯ追跡ループ
２３２ ＴＣ ＤＡＣ
２３３ ＰＶＴ ＤＡＣ
２４０ 外部ＶＣＯ追跡ループ
４０１ 半導体ダイ
４０３ ＶＣＯクロックバッファ
４０４ 粗調電圧スケーリング回路
４２２ 較正回路
４２３ デジタルインターフェース
４３０ 電子発振器システム
４３１ 半導体ダイ
４３３ 第１の電流ミラートランジスタ
４３４ 第２の電流ミラートランジスタ
４３５ （この実施例では、２０Ｖ電源に結合された）電流ミラー負荷抵抗器
４３６ 粗調バイアス抵抗器
４３７ 第１の電流ミラー負荷コンデンサ
４３８ 第２の電流ミラー負荷コンデンサ
４５２ スイッチ制御較正回路
４５６ 充電ポンプ
４５７ フィードバック分割器
４６０ 電子発振器システム
４６１ 増幅器
４６２ フィードバック積分コンデンサ
４７０ 電子発振器システム
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【国際調査報告】