特表 2023-548757 ジョセフソン接合を作製するための方法、装置、およびデバイス、ならびに超伝導デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-11-21

(54)【発明の名称】ジョセフソン接合を作製するための方法、装置、およびデバイス、ならびに超伝導デバイス

(51)【国際特許分類】

   H10N 60/01 20230101AFI20231114BHJP

   G06F 7/38 20060101ALI20231114BHJP

【ＦＩ】

H10N60/01 J

G06F7/38 610

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023521560

(86)(22)【出願日】2021-10-21

(85)【翻訳文提出日】2023-05-31

(86)【国際出願番号】 US2021055996

(87)【国際公開番号】W WO2022093618

(87)【国際公開日】2022-05-05

(31)【優先権主張番号】202011187173.0

(32)【優先日】2020-10-29

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

(71)【出願人】

【識別番号】511050697

【氏名又は名称】アリババ グループ ホウルディング リミテッド

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】ガオ，ラン

(72)【発明者】

【氏名】キン，ジン

(72)【発明者】

【氏名】デン，チャンキン

【テーマコード（参考）】

4M113

【Ｆターム（参考）】

4M113AA03

4M113AA13

4M113AA23

4M113AC45

4M113BA04

4M113CA12

4M113CA16

(57)【要約】

ジョセフソン接合作製のための方法、装置、およびデバイスは、第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得ることと、情報伝送を実施するための第１の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させることと、第１の電極層の上に絶縁層を形成することであって、絶縁層が、材料に対応する化合物を含む、絶縁層を形成することと、情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させることと、第１のジョセフソン接合および複数の第２のジョセフソン接合を形成することと、を含む。

【特許請求の範囲】

【請求項1】

ジョセフソン接合を作製するための方法であって、
第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得るステップであって、前記第１のジョセフソン接合の接合面積が、前記複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得るステップと、
情報伝送を実施するための第１の電極層を生成するために、材料を前記第１のパターン構造および前記複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させるステップであって、前記第１の蒸着方向が、前記第１のパターン構造の縁部および前記複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させるステップと、
前記第１の電極層の上に絶縁層を形成するステップであって、前記絶縁層が、前記材料に対応する化合物を含む、絶縁層を形成するステップと、
情報伝送を実施するための第２の電極層を生成するために、前記材料を前記第１のパターン構造および前記複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させるステップであって、前記第２の蒸着方向が、前記第１のパターン構造の前記縁部および前記複数の第２のパターン構造のうちの前記少なくとも１つの前記縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させるステップと、
前記第１のパターン構造上に生成された前記第１の電極層と、前記絶縁層と、前記第１のパターン構造上に生成された前記第２の電極層とに基づいて、前記第１のジョセフソン接合を形成し、前記複数の第２のパターン構造上に生成された前記第１の電極層と、前記絶縁層と、前記複数の第２のパターン構造上に生成された前記第２の電極層とに基づいて、前記複数の第２のジョセフソン接合を形成するステップと、を含む方法。

【請求項2】

前記第１のジョセフソン接合の前記接合面積が、事前に設定された面積以下であり、前記複数の第２のジョセフソン接合のうちの前記少なくとも１つの前記接合面積が、前記事前に設定された面積よりも大きい、請求項１に記載の方法。

【請求項3】

前記第１のタイプの前記第１のジョセフソン接合を生成するための前記第１のパターン構造、および前記第２のタイプの前記複数の第２のジョセフソン接合を生成するための前記複数の第２のパターン構造を得るステップが、
ウエハレベルのジョセフソン接合を作製するためのマスクプレートを得るステップであって、前記マスクプレートが、前記第１のジョセフソン接合を作製するための第１のマスク領域、および前記複数の第２のジョセフソン接合を作製するための複数の第２のマスク領域を含む、マスクプレートを得るステップと、
前記第１のマスク領域を通じて前記第１のパターン構造を得るとともに、前記複数の第２のマスク領域を通じて前記複数の第２のパターン構造を得るステップと、を含む、請求項１に記載の方法。

【請求項4】

前記第１のマスク領域を通じて前記第１のパターン構造を得るとともに、前記複数の第２のマスク領域を通じて前記複数の第２のパターン構造を得るステップが、
基板構造を得るステップと、
前記基板構造上にフォトレジスト層を形成するステップと、
前記マスクプレートを通じて前記フォトレジスト層にエッチングを行って、前記第１のパターン構造および前記複数の第２のパターン構造を得るステップと、を含む、請求項３に記載の方法。

【請求項5】

前記フォトレジスト層が、上部フォトレジスト層および下部フォトレジスト層を備えている、請求項４に記載の方法。

【請求項6】

前記上部フォトレジスト層の厚みが、前記下部フォトレジスト層の厚みよりも大きい、請求項５に記載の方法。

【請求項7】

前記第１のジョセフソン接合を定義するための電気的パラメータを得るステップと、
前記電気的パラメータに基づいて前記第１のジョセフソン接合の接合面積を決定するステップと、をさらに含む、請求項１に記載の方法。

【請求項8】

前記電気的パラメータが、電磁場エネルギー密度、キャパシタンス、またはインダクタンスの少なくとも１つを含む、請求項７に記載の方法。

【請求項9】

前記複数の第２のジョセフソン接合を作製するための蒸着角度を得るステップであって、前記蒸着角度が、前記第１の蒸着方向または前記第２の蒸着方向の少なくとも一方に対応する、蒸着角度を得るステップと、
前記蒸着角度に基づいて、前記複数の第２のジョセフソン接合に関連する設計接合面積を決定するステップと、をさらに含む、請求項１に記載の方法。

【請求項10】

前記蒸着角度に基づいて、前記複数の第２のジョセフソン接合に関連する前記設計接合面積を決定するステップが、
前記複数の第２のジョセフソン接合を作製するためのフォトレジスト層の厚み情報を得るステップと、
前記厚み情報および前記蒸着角度に基づいて前記設計接合面積を決定するステップであって、前記設計接合面積は、前記複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積以上である、設計接合面積を決定するステップと、を含む、請求項９に記載の方法。

【請求項11】

前記厚み情報および前記蒸着角度に基づいて前記設計接合面積を決定するステップが、
前記蒸着角度に対応するコサイン値を得るステップと、
前記コサイン値と前記厚み情報との積値を決定するステップと、
前記積値に基づいて前記設計接合面積を決定するステップと、を含む、請求項１０に記載の方法。

【請求項12】

前記蒸着角度が、前記第１の蒸着方向に対応する第１の蒸着角度または前記第２の蒸着方向に対応する第２の蒸着角度を含む、請求項９に記載の方法。

【請求項13】

前記第１の蒸着方向と重力方向との間に形成される角度が１０°以上６０°以下である、請求項１に記載の方法。

【請求項14】

前記第１の蒸着方向が前記第２の蒸着方向に対して垂直である、請求項１に記載の方法。

【請求項15】

前記複数の第２のジョセフソン接合が直列接続され、前記第１のジョセフソン接合が前記複数の第２のジョセフソン接合に並列接続される、請求項１に記載の方法。

【請求項16】

前記材料が、アルミニウム、二元窒化物、三元窒化物、または複合酸化物の少なくとも１つを含む、請求項１に記載の方法。

【請求項17】

ジョセフソン接合を作製するための装置であって、少なくとも１つの回路を備え、前記少なくとも１つの回路が、
第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得ることであって、前記第１のジョセフソン接合の接合面積は、前記複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得ることと、
前記装置に、情報伝送を実現するための第１の電極層を生成するために、材料を前記第１のパターン構造および前記複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させることであって、前記第１の蒸着方向が、前記第１のパターン構造の縁部および前記複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させることと、
前記装置に、前記第１の電極層の上に絶縁層を形成させることであって、前記絶縁層が、前記材料に対応する化合物を含む、絶縁層を形成させることと、
前記装置に、情報伝送を実施するための第２の電極層を生成するために、前記材料を前記第１のパターン構造および前記複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させることであって、前記第２の蒸着方向が、前記第１のパターン構造の前記縁部および前記複数の第２のパターン構造のうち前記少なくとも１つの前記縁部と実質的に平行である、第２の蒸着方向に基づいて前記材料を蒸着させることと、
前記装置に、前記第１のパターン構造上に生成された前記第１の電極層と、前記絶縁層と、前記第１のパターン構造上に生成された前記第２の電極層とに基づいて、前記第１のジョセフソン接合を形成させるとともに、前記複数の第２のパターン構造上に生成された前記第１の電極層と、前記絶縁層と、前記複数の第２のパターン構造上に生成された前記第２の電極層とに基づいて、前記複数の第２のジョセフソン接合を形成させることと、
のために構成されている、装置。

【請求項18】

ジョセフソン接合を作製するためのデバイスであって、
少なくとも１つのプロセッサと、
命令の組を記憶するように構成されたメモリと
を備え、前記命令の組は、前記デバイスに、
第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得ることであって、前記第１のジョセフソン接合の接合面積は、前記複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得ることと、
情報伝送を実施するための第１の電極層を生成するために、材料を前記第１のパターン構造および前記複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させることであって、前記第１の蒸着方向は、前記第１のパターン構造の縁部および前記複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させることと、
前記第１の電極層の上に絶縁層を形成することであって、前記絶縁層が、前記材料に対応する化合物を含む、絶縁層を形成することと、
情報伝送を実施するための第２の電極層を生成するために、前記材料を前記第１のパターン構造および前記複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させることであって、前記第２の蒸着方向は、前記第１のパターン構造の前記縁部および前記複数の第２のパターン構造のうちの前記少なくとも１つの前記縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させることと、
前記第１のパターン構造上に生成された前記第１の電極層と、前記絶縁層と、前記第１のパターン構造上に生成された前記第２の電極層とに基づいて、前記第１のジョセフソン接合を形成し、前記複数の第２のパターン構造上に生成された前記第１の電極層と、前記絶縁層と、前記複数の第２のパターン構造上に生成された前記第２の電極層とに基づいて、前記複数の第２のジョセフソン接合を形成することと、
を行わせるために、前記少なくとも１つのプロセッサにより実行可能である、デバイス。

【請求項19】

第２のタイプの複数の第２のジョセフソン接合に並列接続されている第１のタイプの第１のジョセフソン接合を含む超伝導回路であって、前記複数の第２のジョセフソン接合が直列接続され、前記第１のジョセフソン接合および前記複数の第２のジョセフソン接合が、方法によって生成され、前記方法が、
第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得るステップであって、前記第１のジョセフソン接合の接合面積が、前記複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得るステップと、
情報伝送を実施するための第１の電極層を生成するために、材料を前記第１のパターン構造および前記複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させるステップであって、前記第１の蒸着方向が、前記第１のパターン構造の縁部および前記複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させるステップと、
前記第１の電極層の上に絶縁層を形成するステップであって、前記絶縁層が、前記材料に対応する化合物を含む、絶縁層を形成するステップと、
情報伝送を実施するための第２の電極層を生成するために、前記材料を前記第１のパターン構造および前記複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させるステップであって、前記第２の蒸着方向が、前記第１のパターン構造の前記縁部および前記複数の第２のパターン構造のうちの前記少なくとも１つの前記縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させるステップと、
前記第１のパターン構造上に生成された前記第１の電極層と、前記絶縁層と、前記第１のパターン構造上に生成された前記第２の電極層とに基づいて、前記第１のジョセフソン接合を形成し、前記複数の第２のパターン構造上に生成された前記第１の電極層と、前記絶縁層と、前記複数の第２のパターン構造上に生成された前記第２の電極層とに基づいて、前記複数の第２のジョセフソン接合を形成するステップと、を含む、超伝導回路。

【請求項20】

前記超伝導回路の磁束が制御可能である、請求項１９に記載の超伝導回路。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本開示は、２０２０年１０月２９日に出願された中国特許出願第２０２０１１１８７１７３．０号の利益およびそれに対する優先権を主張し、同出願の内容は全体が参照により本明細書に組み込まれる。

【0002】

本開示は、超伝導回路の技術分野、特に、ジョセフソン接合を作製するための方法、装置、およびデバイス、ならびに超伝導デバイスに関する。

【背景技術】

【0003】

ジョセフソン接合は、超伝導トンネル接合とも呼ばれ、一般には、ＳＩＳと呼ばれる超伝導体（Ｓ）－絶縁体（Ｉ）－超伝導体（Ｓ）構造によって形成されるジョセフソン接合などの、非常に薄いバリア層を挟んだ２つの超伝導体を含む構造である。上記のジョセフソン接合は、現代の量子コンピューティングの実現および応用にとって主要な構成要素である。具体的には、超伝導量子コンピュータにおいて、論理演算を行う超伝導量子ビット（qubit）は、１つまたは複数のジョセフソン接合を作り、同時に何らかの他の追加的な回路要素（キャパシタンス要素およびインダクタンス要素など）を追加することにより、構築することができる。したがって、ジョセフソン接合の作製品質は、超伝導量子ビットの生成の鍵となる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

現在、ジョセフソン接合の作製方法は、通常、マスクプレートを使用してシャドー蒸着を行う。しかし、上記の方法を使用してジョセフソン接合を作製する場合、ジョセフソン接合の品質は、フォトレジストの厚みと蒸着方向とに対する精密な制御に大きく依存する。蒸着方向が変化する、またはフォトレジストの厚みが変化すると、ジョセフソン接合の接合品質が変化する。したがって、ジョセフソン接合の作製品質を保証することができない。

【課題を解決するための手段】

【0005】

本開示の実施形態は、ジョセフソン接合作製のための方法、装置、およびデバイス、ならびに超伝導回路を提供する。一態様において、ジョセフソン接合を作製するための方法は、第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得るステップであって、第１のジョセフソン接合の接合面積が、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得るステップと、情報伝送を実施するための第１の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させるステップであって、第１の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させるステップと、第１の電極層の上に絶縁層を形成するステップであって、絶縁層が、材料に対応する化合物を含む、絶縁層を形成するステップと、情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させるステップであって、第２の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させるステップと、第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成し、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて、複数の第２のジョセフソン接合を形成するステップと、を含む。

【0006】

別の態様において、ジョセフソン接合を作製するための装置は、少なくとも１つの回路を備え、この少なくとも１つの回路は、第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得ることであって、第１のジョセフソン接合の接合面積が、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得ることと、上記装置に、情報伝送を実現するための第１の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させることであって、第１の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させることと、上記装置に、第１の電極層の上に絶縁層を形成させることであって、絶縁層が材料に対応する化合物を含む、絶縁層を形成させることと、上記装置に、情報伝送を実施するための第２の電極層を生成するために、第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて材料を蒸着させることであって、第２の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうち少なくとも１つの縁部と実質的に平行である、第２の蒸着方向に基づいて材料を蒸着させることと、上記装置に、第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成させるとともに、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて、複数の第２のジョセフソン接合を形成させることと、のために構成されている。

【0007】

さらに別の態様において、ジョセフソン接合を作製するためのデバイスは、少なくとも１つのプロセッサと、命令の組を記憶するように構成されたメモリとを備え、命令の組は、デバイスに、第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得ることであって、第１のジョセフソン接合の接合面積は、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得ることと、情報伝送を実施するための第１の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させることであって、第１の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させることと、第１の電極層の上に絶縁層を形成することであって、絶縁層が、材料に対応する化合物を含む、絶縁層を形成することと、情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させることであって、第２の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させることと、第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成し、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて、複数の第２のジョセフソン接合を形成することと、を行わせるために、少なくとも１つのプロセッサにより実行可能である。

【0008】

さらに別の態様において、超伝導回路は、第２のタイプの複数の第２のジョセフソン接合に並列接続されている第１のタイプの第１のジョセフソン接合を含み、複数の第２のジョセフソン接合が直列接続され、第１のジョセフソン接合および複数の第２のジョセフソン接合が、方法によって生成される。方法は、第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得るステップであって、第１のジョセフソン接合の接合面積が、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得るステップと、情報伝送を実施するための第１の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させるステップであって、第１の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させるステップと、第１の電極層の上に絶縁層を形成するステップであって、絶縁層が、材料に対応する化合物を含む、絶縁層を形成するステップと、情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させるステップであって、第２の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させるステップと、第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成し、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて、複数の第２のジョセフソン接合を形成するステップと、を含む。

【0009】

本開示の実施形態における技術的解決法をより明確に説明するために、実施形態を説明するために必要とされる添付図面が以下で簡単に紹介される。以下で説明される添付図面は本開示のいくつかの実施形態に過ぎず、当業者は、創造のための労力を伴わずにそれら添付図面から他の図面を導くことができることは明らかである。

【図面の簡単な説明】

【0010】

【図1】ジョセフソン接合を作製するプロセスを説明する概略図である。

【図2】ジョセフソン接合を作製するプロセスを説明する概略図である。

【図3】ジョセフソン接合を作製するプロセスを説明する概略図である。

【図4A】第１の射出角を使用してジョセフソン接合を作製するプロセスを説明する概略図である。

【図4B】第２の射出角を使用してジョセフソン接合を作製するプロセスを説明する概略図である。

【図5A】第１の厚みをもつフォトレジストを使用してジョセフソン接合を作製するプロセスを説明する概略図である。

【図5B】第２の厚みをもつフォトレジストを使用してジョセフソン接合を作製するプロセスを説明する概略図である。

【図6】本開示の一部の実施形態に従う、ジョセフソン接合を作製するための方法を説明するフローチャートである。

【図7】本開示の一部の実施形態に従う、第１のパターン構造および複数の第２のパターン構造を得る方法を説明するフローチャートである。

【図8】本開示の一部の実施形態に従う、マスクプレートの概略構造図である。

【図9】本開示の一部の実施形態に従う、ジョセフソン接合を作製するための別の方法のフローチャートである。

【図10】本開示の一部の実施形態に従う、ジョセフソン接合を作製するためのさらに別の方法のフローチャートである。

【図11】本開示の一部の実施形態に従う、ジョセフソン接合を作製するプロセスを説明する概略図である。

【図12】本開示の一部の実施形態に従う、ジョセフソン接合を作製するための装置を示す概略構造図である。

【図13A】本開示の一部の実施形態に従う、ジョセフソン接合を作製するための電子デバイスを示す概略構造図である。

【図13B】本開示の一部の実施形態に従う、量子回路を動作させるための例示的なシステムのブロック図である。

【図13C】本開示の一部の実施形態に従う、量子回路を動作させるための例示的な量子コントローラを示す概略図である。

【図14】本開示の一部の実施形態に従う、超伝導デバイスを示す概略図である。

【発明を実施するための形態】

【0011】

次いで、例示的な実施形態を詳細に参照することができ、その例は添付図面に示されている。以下の説明は添付図面を参照し、添付図面では、異なる図面中の同じ番号は、異なるように表されない限り、同じまたは同様の要素を表す。以下の例示的な実施形態の説明において述べられる実装は、本開示によるすべての実装を表すものではない。そうではなく、それらは、添付の特許請求の範囲に記載される本開示に関係する態様に従った装置および方法の例に過ぎない。本開示の特定の態様が、以下により詳細に記載される。参照により組み込まれる用語または定義と矛盾する場合は、本明細書に提供される用語および定義が考慮される。

【0012】

本開示の実施形態において使用される用語は、単に特定の実施形態を説明する目的であり、本開示を制限することは意図されない。本開示の実施形態および添付の特許請求の範囲において使用される単数形の「ａ」、「ｓａｉｄ」および「ｔｈｅ」は、他の意味が明らかに文脈に示されない限り、複数形も含むことが意図され、また「複数の」は、一般には少なくとも２つを含むが、少なくとも１つを含む場合を除外しない。

【0013】

本明細書における「第１の」および「第２の」などの関係を表す語は、あるエンティティまたは動作を別のエンティティまたは動作から区別するためだけに使用され、それらのエンティティまたは動作の間の実際の関係または順序を必要としたり示唆したりするものではないことが留意されるべきである。さらに、語「～を備える」、「～を有する」、「～を含んでいる」、および「～を含む」ならびに他の同様の形は、同等の意味であり、また、これらの単語のいずれかの後に続く項目がそのような項目の完全な列挙であることは意図されず、また列挙された項目のみに限定されることも意図されないという点で、オープンエンドであることが意図される。

【0014】

本明細書で使用される場合、特に断らない限り、用語「または」は、実現不可能である場合を除き、あらゆる可能な組み合わせを包含する。例えば、ある構成要素がＡまたはＢを含み得ると述べられる場合は、明確に指定されない限りまたは実現不可能でない限り、その構成要素は、Ａ、またはＢ、またはＡおよびＢを含み得る。第２の例として、ある構成要素がＡ、Ｂ、またはＣを含み得ると述べられる場合は、明確に指定されない限りまたは実現不可能でない限り、その構成要素は、Ａ、またはＢ、またはＣ、またはＡおよびＢ、またはＡおよびＣ、またはＢおよびＣ、またはＡおよびＢおよびＣを含み得る。

【0015】

文脈に応じて、本明細書において使用される語「～の場合」および「～する場合」は、「～の時」または「～する時」または「判定に応答して」または「検出に応答して」と解釈され得る。同様に、文脈に応じて、表現「判定した場合」または「（述べられた条件または事象を）検出した場合」は、「判定されたとき」または「判定に応答して」または「（述べられた条件または事象を）検出したとき」または「（述べられた条件または事象の）検出に応答して」と解釈され得る。

【0016】

さらに、用語「～を含む」、「～を備える」またはそれらの他の変形は、非排他的な包含をカバーすることが意図され、よって、一連の要素を含む商品またはシステムはそれらの要素を含むだけでなく、明示的に列挙されない他の要素も含み、またはさらには、その商品またはシステムに本質的に備わる要素も含むことが留意されるべきである。さらなる制限がない場合、「一つの．．．を含む」によって定義される要素は、その要素を含む商品またはシステムが他の同一の要素をさらに含むことを除外しない。また、以下の方法実施形態におけるステップの順序は例に過ぎず、厳格な限定ではない。

【0017】

本明細書において使用される場合、ジョセフソン接合（「超伝導トンネル接合」とも称される）は、薄いバリア層を挟んだ２つの超伝導体を含む構造を指すことがある。例として、ジョセフソン接合は、超伝導体－絶縁体－超伝導体構造（または「Ｓ－Ｉ－Ｓ」構造と称される）によって形成され得る。ジョセフソン接合は、現代の量子コンピューティングの実現および応用にとって主要な構成要素であり得る。一部の用途では、超伝導量子コンピュータは、高精度のデータ操作を実現するために多数（例えば約１００万）の超伝導量子ビット（「量子ビット」）を利用することがある。論理演算を行う超伝導量子ビットは、１つまたは複数のジョセフソン接合を作り、追加的な回路要素（例えば、キャパシタンス要素またはインダクタンス要素）を追加することにより、構築することができる。したがって、均一な構造の多数の超伝導量子ビットを作製することは、超伝導量子コンピュータにとって非常に重要でありうる。超伝導量子ビットを作製する鍵の一つは、ジョセフソン接合の作製品質である（例えば、ジョセフソン接合の面積、ジョセフソン接合の臨界電流、ジョセフソン接合の非超伝導常伝導状態抵抗、またはジョセフソン接合の任意の他の特性）。

【0018】

ジョセフソン接合を作製するための既存の技術は、通例、マスクプレートを用いたシャドー蒸着を含む。図１～図３は、ジョセフソン接合を作製する従来のプロセスを説明する概略図である。図１に示すように、マスクプレート１０２は、第１のマスクパターン１０４および第２のマスクパターン１０６を含むことができ、第１のマスクパターン１０４と第２のマスクパターン１０６の間にブリッジ構造１０８が配置される。ブリッジ構造１０８を有するマスクプレート１０２に基づいて、第１のマスクパターン１０４を通じて材料をベアシリコンウエハ１１０上に成長させて、第１の構造（図１には図示せず）を生成することができる。

【0019】

図２に示すように、第１の構造２０４を生成するプロセスは、第１の材料２０２をマスクプレート１０２の上に第１の射出角θ１で成長させることを含むことができる。第１の材料２０２は、同じマスクにある第１のマスクパターン１０４および第２のマスクパターン１０６を通じてベアシリコンウエハ１１０上に成長させることができ、それにより第１の構造２０４を生成することができる。

【0020】

図３に示すように、第２の構造３０４を生成するプロセスは、第２の材料３０２を第１の材料２０２の上に第２の射出角θ２で成長させることを含むことができる。第２の材料３０２は、同じマスクにある第１のマスクパターン１０４および第２のマスクパターン１０６を通じてベアシリコンウエハ１１０上に成長させることができ、それにより第２の構造３０４（塗りつぶしたパターンによって表される）を生成することができる。第２の射出角θ２は、第１の射出角θ１と異なり得る（図２に示されるように）。したがって、ベアシリコンウエハ１１０上の第１の構造２０４の位置と第２の構造３０４の位置は異なり得、それにより、重複構造が、第１の構造２０４と第２の構造３０４との間に形成され得る。そのような重複構造がジョセフソン接合３０６を形成することができる（図３で、破線の円で囲まれた構造によって表される）。

【0021】

図１～図３との関連で説明された従来のプロセスを使用してジョセフソン接合を作製する場合、ジョセフソン接合の品質は、フォトレジストの厚みの精密な制御および蒸着方向の精密な制御に大きく依存し得る。蒸着方向が変化すると、ジョセフソン接合の品質は変化の影響を受け得る（例えば、ジョセフソン接合の面積、ジョセフソン接合の臨界電流、ジョセフソン接合の非超伝導常伝導状態抵抗、またはジョセフソン接合の任意の他の特性）。

【0022】

図４Ａは、第１の射出角４０２を使用してジョセフソン接合を作製する従来のプロセスを説明する概略図である。図４Ａに示すように、同じフォトレジスト構造および蒸着材料に対して、第１の射出角４０２を使用して材料を蒸着させると、電極層がフォトレジスト層上に幅４０４で形成され得る。図４Ｂは、第２の射出角４０６を使用してジョセフソン接合を作製する従来のプロセスを説明する概略図である。図４Ｂに示すように、第２の射出角４０６を使用して材料を蒸着させると、電極層がフォトレジスト層上に幅４０８で形成され得る。第１の射出角４０２と第２の射出角４０６が異なるとき、幅４０４と幅４０８は異なり得る。したがって、複数のジョセフソン接合の作製中に、複数のジョセフソン接合の品質（例えば、ジョセフソン接合の面積）が射出角の変化の影響を受けることがあり、そのため、ジョセフソン接合の作製品質を保証することが難しくなり得る。

【0023】

同様に、ジョセフソン接合の接合品質は、ジョセフソン接合を作製するためのフォトレジストの厚みに応じて変化することがある。図５Ａは、第１の厚みをもつフォトレジストを使用してジョセフソン接合を作製する従来のプロセスを説明する概略図である。図５Ａに示すように、同じ射出角および蒸着材料に対して、ある射出角を使用してフォトレジスト厚み５０２のフォトレジスト構造上に材料を蒸着させると、電極層がフォトレジスト層上に幅４０４で形成され得る。図５Ｂは、第２の厚みをもつフォトレジストを使用してジョセフソン接合を作製する従来のプロセスを説明する概略図である。図５Ｂに示すように、同じ射出角を使用してフォトレジスト厚み５０４のフォトレジスト構造上に材料を蒸着させると、電極層がフォトレジスト層上に幅４０８で形成され得る。フォトレジストの厚み５０２がフォトレジスト厚み５０４と異なるとき、幅４０４と幅４０８も異なり得る。そのため、複数のジョセフソン接合が異なるフォトレジスト厚みを使用して作製される場合、複数のジョセフソン接合の接合品質（例えば、ジョセフソン接合の面積）は、フォトレジスト厚みの変化の影響を受けることがあり、そのため、ジョセフソン接合の作製品質を保証することが難しくなり得る。

【0024】

上記で説明したように、ジョセフソン接合を作製する際、蒸着角度およびフォトレジスト厚みが、ジョセフソン接合の品質に多大な影響を及ぼす。具体的には、複数のジョセフソン接合のウエハ規模の製造では、蒸着角度およびウエハ全体におけるフォトレジスト厚みの分散が、ジョセフソン接合の品質に影響することがあり、場合によってはジョセフソン接合の作製歩留まりを大幅に下げることがある。

【0025】

ジョセフソン接合の品質に対する蒸着方向またはフォトレジスト厚みの変化の影響を低減し、ウエハ規模のジョセフソン接合の均一性および作製歩留まりを向上させるために、ジョセフソン接合を作製するための方法、装置、デバイス、超伝導デバイスが本開示に提供される。本開示の実施形態は、多くの技術的利益を提供することができる。第１のジョセフソン接合と複数の第２のジョセフソン接合を同時に作製することができる。さらに、第１の電極層および第２の電極層が生成される際、第１の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行であり得る。第２の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行であり得る。そのようにすることにより、ジョセフソン接合の品質に対する蒸着方向またはフォトレジストの厚みの影響を有効に低減することができる。したがって、第１のジョセフソン接合および複数の第２のジョセフソン接合の品質を保証することができ、ジョセフソン接合を作製する均一性および歩留まりを向上させることができる。

【0026】

本開示のいくつかの実装が、添付図面を参照して以下で詳細に説明される。実施形態間で矛盾がなければ、以下の実施形態およびそれら実施形態における特徴は、互いと組み合わせることができる。

【0027】

図６は、本開示の一部の実施形態に従う、ジョセフソン接合を作製するための方法６００を説明するフローチャートである。方法６００は、ウエハレベルのジョセフソン接合を作製するために使用され得る。また、方法６００を行うことが可能な任意の装置が、ウエハレベルのジョセフソン接合を作製するために使用され得る。ジョセフソン接合を作製するための装置は、ソフトウェア、ハードウェア、またはソフトウェアとハードウェアの組み合わせとして実装され得ることが理解できる。一部の実施形態では、方法６００は、装置の少なくとも１つの回路によって実装され得る。

【0028】

ステップ６０２で、第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造が得られる。第１のジョセフソン接合の接合面積は、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なり得る。

【0029】

一部の実施形態では、異なるジョセフソン接合は、異なる接合面積に対応し得る。ジョセフソン接合の均一性および作製歩留まりを保証しながらジョセフソン接合の作製を容易にするために、ジョセフソン接合を、第１のジョセフソン接合と複数の第２のジョセフソン接合に分類することができ、第１のジョセフソン接合の接合面積は、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なり得る。

【0030】

例として、第１のジョセフソン接合の接合面積は、事前に設定された面積以下であり得、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積は、事前に設定された面積よりも大きいものであり得る。そのような場合、第１のジョセフソン接合は「小さい接合」と称することができ、複数の第２のジョセフソン接合は「大きい接合」と称することができる。

【0031】

別の例では、第１のジョセフソン接合の接合面積が、事前に設定された面積より大きいものであり得、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積が、事前に設定された面積以下であり得る。そのような場合、第１のジョセフソン接合を「大きい接合」と称することができ、複数の第２のジョセフソン接合は「小さい接合」と称することができる。

【0032】

曖昧さを生じさせることなく説明を容易にするために、以下の説明は、例として、第１のジョセフソン接合を「小さい接合」とし、複数の第２のジョセフソン接合を「大きい接合」とする。そのような場合、第１のジョセフソン接合を複数の第２のジョセフソン接合から区別するための事前に設定された面積は、あらかじめ設定することができる。例えば、事前に設定された面積は、第１のジョセフソン接合によって実現されることが可能な最も大きい面積であり得る。事前に設定された面積の具体的な数値範囲は、本開示の例示的実施形態において限定されず、当業者は、本明細書では詳細に述べられない特定の用途要件および設計要件に従ってそれを設定できることに留意すべきである。

【0033】

一部の実施形態では、第１のジョセフソン接合と複数の第２のジョセフソン接合を同時に作製するために、第１のパターン構造および複数の第２のパターン構造を事前に作製することができ、それにより、第１のジョセフソン接合は、第１のパターン構造に基づいて生成することができ、複数の第２のジョセフソン接合は、複数の第２のパターン構造に基づいて生成することができる。第１のパターン構造と複数の第２のパターン構造は、同じであっても異なってもよいことが理解できる。例えば、第１のパターン構造は対称構造であり得、複数の第２のパターン構造の少なくとも１つは非対称構造であり得る。一部の実施形態では、本明細書に記載される第１のパターン構造および複数の第２のパターン構造は、マスクプレートを通したエッチングによって得ることができる。

【0034】

一部の実施形態では、複数の第２のジョセフソン接合は、直列接続され得る。第１のジョセフソン接合は、複数の第２のジョセフソン接合に並列接続され得る。そのような場合、複数の第２のジョセフソン接合および第１のジョセフソン接合は、超伝導デバイスを生成するために使用することができ、それにより、作製されたジョセフソン接合の実用性を向上させることができる。

【0035】

引き続き図６を参照すると、ステップ６０４で、情報伝送を実施するための第１の電極層を生成するために、第１のパターン構造および複数の第２のパターン構造上に、第１の蒸着方向に基づいて材料を蒸着させる。第１の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行（例えば、±２°の誤差範囲内）であり得る。

【0036】

一部の実施形態では、ステップ６０２の後、材料を第１の蒸着方向に基づいて第１のパターン構造および複数の第２のパターン構造上に同時に蒸着させることができる。一部の実施形態では、材料は、アルミニウム、二元窒化物、三元窒化物、複合酸化物、または任意の他の超伝導材料（例えば、タンタル、モリブデン、バナジウム等の少なくとも１つ）の少なくとも１つを含み得る。材料は本明細書に記載される例に限定されないことが理解できる。当業者は、特定の用途要件および設計要件に従って材料を選択することもできる。

【0037】

一部の実施形態では、情報伝送を実施するための第１の電極層は、第１のパターン構造および複数の第２のパターン構造上に蒸着した材料によって生成され得る。例えば、第１のパターン構造に生成された第１の電極層は、第１のジョセフソン接合を生成するために使用することができ、複数の第２のパターン構造に生成された第１の電極層は、複数の第２のジョセフソン接合を生成するために使用することができる。

【0038】

一部の実施形態では、第１の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行（例えば、±２°の誤差範囲内）であり得る。そのようにすることにより、ジョセフソン接合の作製品質に対する蒸着角度およびフォトレジスト厚みの影響を、第１のジョセフソン接合および複数の第２のジョセフソン接合を作製するプロセスにおいて低減することができる。例として、第１の蒸着方向と重力方向との間に形成される角度は、１０°以上６０°以下であり得る。第１の蒸着方向は、本明細書に記載される例示的実施形態に限定されず、第１のジョセフソン接合および複数の第２のジョセフソン接合の均一性および作製歩留まりを保証することができる限り、当業者によって特定の用途要件および設計要件に従って設定できることが留意される。

【0039】

引き続き図６を参照すると、ステップ６０６で、絶縁層が第１の電極層の上に形成される。絶縁層は、材料に対応する化合物を含み得る。

【0040】

ステップ６０８で、情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させる。第２の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行（例えば、±２°の誤差範囲内）であり得る。

【0041】

一部の実施形態では、材料を第２の蒸着方向に基づいて第１のパターン構造および複数の第２のパターン構造上に同時に蒸着させて、第２の電極層を生成することができる。一部の実施形態では、第１のパターン構造に生成された第２の電極層は、第１のジョセフソン接合を生成するために使用することができ、複数の第２のパターン構造に生成された第２の電極層は、複数の第２のジョセフソン接合を生成するために使用することができる。

【0042】

一部の実施形態では、第２の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行であり得る。そのようにすることにより、ジョセフソン接合の作製品質に対する蒸着角度およびフォトレジスト厚みの影響を、第１のジョセフソン接合および複数の第２のジョセフソン接合を作製するプロセスにおいて低減することができる。第２の蒸着方向は、本明細書に記載される例示的実施形態に限定されず、第１のジョセフソン接合および複数の第２のジョセフソン接合を作製する均一性および作製歩留まりを保証することができる限り、当業者によって特定の用途要件および設計要件に従って選択できることが留意されるべきである。一部の実施形態では、第１の蒸着方向は、第２の蒸着方向に対して垂直であり得る。一部の実施形態では、第２の蒸着方向は、第１の蒸着方向に対しておよそ垂直であり得る（例えば、１°、２°、５°、１０°の誤差範囲、または任意の事前に設定された角度範囲内）。

【0043】

引き続き図６を参照すると、ステップ６１０で、第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合が形成される。複数の第２のジョセフソン接合は、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて形成される。

【0044】

一部の実施形態では、第１のジョセフソン接合は、第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とを含む、重複構造として形成することができる。同様に、複数の第２のジョセフソン接合は重複構造として形成することができ、各重複構造は、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とを含む。そのようにすることにより、ジョセフソン接合に対する正確で効果的な作製動作を効果的に実施することができる。

【0045】

上記で説明したように、方法６００を行うことにより、第１のジョセフソン接合と複数の第２のジョセフソン接合を同時に作製することができる。さらに、第１の電極層および第２の電極層が生成される際、第１の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行であり得、第２の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行であり得る。そのようにすることにより、ジョセフソン接合の品質に対する蒸着方向またはフォトレジストの厚みの影響を有効に低減することができる。したがって、第１のジョセフソン接合および複数の第２のジョセフソン接合の品質を保証することができ、ジョセフソン接合を作製する均一性および歩留まりを向上させることができる。

【0046】

図７は、本開示の一部の実施形態に従う、第１のパターン構造および複数の第２のパターン構造を得る方法７００を説明するフローチャートである。第１のパターン構造は、方法６００で説明されたように第１のタイプの第１のジョセフソン接合を生成するために使用することができ、複数の第２のパターン構造は、方法６００で説明されたように第２のタイプの複数の第２のジョセフソン接合を生成するために使用することができる。

【0047】

ステップ７０２で、ウエハレベルのジョセフソン接合を作製するためのマスクプレートが得られる。マスクプレートは、第１のジョセフソン接合を作製するための第１のマスク領域、および複数の第２のジョセフソン接合を作製するための複数の第２のマスク領域を含むことができる。ステップ７０４で、第１のマスク領域を通じて第１のパターン構造が得られ、複数の第２のマスク領域を通じて複数の第２のパターン構造が得られる。

【0048】

図８は、本開示の一部の実施形態に従う、マスクプレート８００の概略構造図である。マスクプレート８００は、ウエハレベルのジョセフソン接合を作製するために使用することができ、事前に設定され得る。図８に示すように、マスクプレート８００は、第１のジョセフソン接合を作製するための第１のマスク領域８０２、および複数の第２のジョセフソン接合を作製するための第２のマスク領域８０４を含むことができる。第１のマスク領域８０２および第２のマスク領域８０４の具体的な数は、特定の応用シナリオおよび設計要件に基づいて調節・設定され得ることが理解できる。一部の実施形態では、本明細書に記載される複数の第２のジョセフソン接合を直列接続されたものとして作製するために、第２のマスク領域８０４同士は直列接続することができる。一部の実施形態では、複数の第２のジョセフソン接合を第１のジョセフソン接合に並列接続されたものとして作製するために、第２のマスク領域８０４は、第１のマスク領域８０２に並列接続することができる。

【0049】

例として、第１のパターン構造は、第１のマスク領域８０２を通じて得ることができ、複数の第２のパターン構造は、第２のマスク領域８０４を通じて得ることができる。一部の実施形態では、第１のパターン構造および複数の第２のパターン構造を得るために、基板構造を得ることができる。基板構造上にフォトレジスト層を形成することができる。そして、マスクプレート８００を通じてフォトレジスト層にエッチングを行って、第１のパターン構造および複数の第２のパターン構造を得ることができる。

【0050】

一部の実施形態では、ジョセフソン接合を作製するための安定した動作を実現するために、ジョセフソン接合を生成するための事前に設定された基板構造を得ることができる。例えば、基板構造は、事前に設定されたベアシリコンウエハであり得る。基板構造が得られた後、フォトレジスト層を基板構造上に形成することができる。エッチング動作によって生成されるパターン構造の品質を保証するために、一部の実施形態では、基板構造上に生成されるフォトレジスト層は、二重層構造であり得る。例えば、フォトレジスト層は、上部フォトレジスト層および下部フォトレジスト層を含むことができ、上部フォトレジスト層の厚みは、下部フォトレジスト層の厚みよりも大きいものであり得る。フォトレジスト層が生成された後、マスクプレート（例えば、マスクプレート８００）を通じてフォトレジスト層にエッチングを行って、第１のパターン構造および複数の第２のパターン構造を得ることができる。そのようにすることにより、第１のパターン構造および複数の第２のパターン構造を得る精度および信頼性を保証することができる。

【0051】

図９は、本開示の一部の実施形態に従う、ジョセフソン接合を作製するための方法９００のフローチャートである。一部の実施形態では、方法９００は、ジョセフソン接合を作製するための方法６００に加えて行われ得る。ステップ９０２で、第１のジョセフソン接合を定義するための電気的パラメータが得られる。ステップ９０４で、第１のジョセフソン接合の接合面積が、電気的パラメータに基づいて定義される。方法９００を行うことにより、異なるユーザの設計要件および用途要件を満たすように、異なる電気的パラメータに対応して、それぞれ異なる接合面積サイズを有する第１のタイプのジョセフソン接合を作製し、それにより、第１のジョセフソン接合を作製する柔軟性および信頼性をさらに向上させることができる。

【0052】

一部の実施形態では、第１のジョセフソン接合の接合面積は、電気的パラメータに関係し得る。電気的パラメータを得ることは、作製された第１のジョセフソン接合が、設計要件および使用要件を満たせることを保証することができる。一部の実施形態では、電気的パラメータは、電磁場エネルギー密度、キャパシタンス、またはインダクタンスの少なくとも１つを含み得る。一部の実施形態では、電気的パラメータは、ユーザによって事前に入力される、または特定の応用シナリオおよび設計要件に従って決定され得る。例として、ユーザは、方法９００を実施するための装置に（例えば、ユーザインターフェースを通じて）電気的パラメータを直接入力することができる。電気的パラメータが得られた後、第１のジョセフソン接合の接合面積が、電気的パラメータに基づいて決定され得る。

【0053】

一部の実施形態では、電気的パラメータに基づいて第１のジョセフソン接合の接合面積を決定するために、様々な電気的パラメータと様々な接合面積との間のマッピング関係が予め決定され得る。電気的パラメータを得た後、そのマッピング関係を使用して第１のジョセフソン接合の接合面積を決定することができる。

【0054】

図１０は、本開示の一部の実施形態に従う、ジョセフソン接合を作製するための方法１０００のフローチャートである。一部の実施形態では、方法１０００は、ジョセフソン接合を作製するための方法６００に加えて行われ得る。ステップ１００２で、複数の第２のジョセフソン接合を作製するための蒸着角度が得られる。蒸着角度は、第１の蒸着方向または第２の蒸着方向の少なくとも一方に対応し得る。ステップ１００４で、複数の第２のジョセフソン接合に関連する設計接合面積が、蒸着角度に基づいて決定される。

【0055】

一部の実施形態では、複数の第２のジョセフソン接合は、設計接合面積およびある接合面積（例えば、実際の接合面積）に対応し得る。例として、設計接合面積は、複数の第２のジョセフソン接合によって実装されるべき理論的接合面積であり得、設計接合面積と接合面積とは、同じであっても異なってもよい。

【0056】

一部の実施形態では、複数の第２のジョセフソン接合に関連する設計接合面積は、複数の第２のジョセフソン接合を作製するための蒸着角度に関係し得る。一部の実施形態では、蒸着角度は、第１の蒸着方向に対応する第１の蒸着角度または第２の蒸着方向に対応する第２の蒸着角度を含み得る。

【0057】

一部の実施形態では、得られた後、蒸着角度を分析および処理して、複数の第２のジョセフソン接合に関連する設計接合面積を決定することができる。例えば、複数の第２のジョセフソン接合に関連する設計接合面積を決定するために、複数の第２のジョセフソン接合を作製するためのフォトレジスト層の厚み情報を得ることができる。そして、厚み情報および蒸着角度に基づいて設計接合面積を決定することができる。設計接合面積は、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積以上であり得る。

【0058】

一部の実施形態では、厚み情報および蒸着角度に基づいて設計接合面積を決定するために、蒸着角度に対応するコサイン値を得ることができる（例えば、蒸着角度が得られた後に）。コサイン値と厚み情報との積値が決定され得る。例えば、積値は、設計接合面積に対応するエリアライン（area line）として使用され得る。そして、積値に基づいて設計接合面積を決定することができる。例えば、設計接合面積は、積値の平方値として決定され得る。

【0059】

図１１は、本開示の一部の実施形態に従う、ジョセフソン接合を作製するプロセス１１００を説明する概略図である。プロセス１１００は、ウエハレベルでの複数のジョセフソン接合の同時の作製を実現することができ、複数のジョセフソン接合は、本明細書に記載されるように、第１のジョセフソン接合および複数の第２のジョセフソン接合を含むことができる。例えば、第１のジョセフソン接合は、接合面積が事前に設定された面積以下である小さい接合と称することができ、複数の第２のジョセフソン接合は、接合面積が事前に設定された面積よりも大きい、大きい接合と称することができる。

【0060】

図１１に示すように、ステップ１１０２で、基板材料１１１６が得られ、二重層フォトレジスト層１１１８が基板材料１１１６上に形成される。一部の実施形態では、二重層フォトレジスト層１１１８は、頂部フォトレジスト層および底部フォトレジスト層（図１１には図示せず）を含むことができ、頂部フォトレジスト層の厚みは、底部フォトレジスト層の厚みよりも大きいものであり得る。そのようにすることにより、第１のパターン構造および複数の第２のパターン構造を生成する品質および効率を保証することができる。

【0061】

図１１に示すように、ステップ１１０４で、マスクプレート１１２２を通じて二重層フォトレジスト層１１１８にエッチング動作１１２０を行って、第１のタイプの第１のジョセフソン接合１１２６（図１１では破線の楕円形で囲まれた重複エリアによって表される）を生成するための第１のパターン構造１１２４、および第２のタイプの複数の第２のジョセフソン接合１１３０（図１１では破線の楕円形で囲まれた重複エリアによって表される）を生成するための複数の第２のパターン構造１１２８を得る。図１１に示すように、第１のパターン構造１１２４は、４つの対称的に配置されたフォトレジスト構造ブロックによって形成されるパターンエリアを含むことができ、各フォトレジスト構造ブロックのサイズおよび形状は同じである。第１のパターン構造１１２４を形成する２つの隣接するフォトレジスト構造ブロックの間に所定の距離があり得、第１のパターン構造１１２４の全体は、十字型構造を形成することができる。

【0062】

図１１に示すように、第２のパターン構造１１２８は、２つのフォトレジスト構造ブロックによって形成されるパターンエリアを含むことができ、２つのフォトレジスト構造ブロックのサイズおよび形状は異なる。具体的には、フォトレジスト構造ブロックの一方は、Ｌ字型構造を有し、もう一方のフォトレジスト構造ブロックは、逆さになったＬ字型構造を有し、２つのフォトレジスト構造ブロックの間には所定の距離がある。

【0063】

一部の実施形態では、第１のジョセフソン接合１１２６と第２のジョセフソン接合１１３０を同時に作製することができるように、基板材料１１１６上への第１のパターン構造１１２４の配置方向と第２のパターン構造１１２８の配置方向が同じであり得る。例えば、図１１に示すように、第１のジョセフソン接合１１２６を生成するための第１の電極層１１３４の第１の蒸着方向１１３２は、第２のジョセフソン接合１１３０を生成するための第１の電極層１１３８の第１の蒸着方向１１３６と同じであり得る。第１のジョセフソン接合１１２６を生成するための第２の電極層１１４２の第２の蒸着方向１１４０は、第２のジョセフソン接合１１３０を生成するための第２の電極層１１４６の第２の蒸着方向１１４４と同じであり得る。

【0064】

ステップ１１０６（図１１には図示せず）で、材料が蒸着器具に充填される。蒸着器具を使用して、材料を第１の第１のパターン構造１１２４上に蒸着方向１１３２に蒸着させて第１の電極層１１３４を生成し、同時に、材料を第２のパターン構造１１２８上に第１の蒸着方向１１３６（第１の蒸着方向１１３２と同じ）に蒸着させて、第１の電極層１１３８を生成することができる。第１の蒸着方向１１３２（第１の蒸着方向１１３６と同じ）は、第１のパターン構造１１２４の縁部および第２のパターン構造１１２８のうちの少なくとも１つの縁部と実質的に平行（例えば、±２°の誤差範囲内）であり得る。

【0065】

ステップ１１０８（図１１には図示せず）で、絶縁層が、第１の電極層１１３４および第１の電極層１１３８上に形成される。

【0066】

ステップ１１１０（図１１には図示せず）で、蒸着器具を使用して、材料を第２の蒸着方向１１４０に基づいて第１のパターン構造１１２４上に蒸着させて第２の電極層１１４２を形成し、材料を第２の蒸着方向１１４４（第２の蒸着方向１１４０と同じ）に基づいて第２のパターン構造１１２８上に蒸着させて第２の電極層１１４６を生成する。第２の蒸着方向１１４４（第２の蒸着方向１１４０と同じ）は、第１のパターン構造１１２４の別の縁部、および第２のパターン構造１１２８のうちの少なくとも１つの別の縁部と実質的に平行例えば、±２°の誤差範囲内）であり得る。

【0067】

一部の実施形態では、生成されたジョセフソン接合のサイズ情報が事前に設定された要件を満たすことを保証し、また生成されたジョセフソン接合の線幅サイズが細くなるのを防止するために、第１の蒸着方向１１３２（第１の蒸着方向１１３６と同じ）は、第２の蒸着方向１１４０（第２の蒸着方向１１４６と同じ）に対して垂直であり得る。

【0068】

ステップ１１１２（図１１には図示せず）で、二重層フォトレジスト層１１１８を除去して、第１のジョセフソン接合１１２６および第２のジョセフソン接合１１３０を含むジョセフソン接合を得る。第１のジョセフソン接合１１２６は、第１の電極層１１３４、絶縁層、および第２の電極層１１４２を含むことができる。第２のジョセフソン接合１１３０は、第１の電極層１１３８、絶縁層、および第２の電極層１１４６を含むことができる。

【0069】

第１のジョセフソン接合１１２６の接合面積と電気的特徴（例えば、電磁場エネルギー密度、キャパシタンス、またはインダクタンス）とが対応しているため、第１のジョセフソン接合１１２６がプロセス１１００によって作製されるとき、第１のジョセフソン接合１１２６に対するフォトレジスト厚みの変化および蒸着角度の変化の影響を効果的に低減できることが留意されるべきである。そのような場合、ジョセフソン接合の接合面積は、第１のパターン構造１１２４に対応する線幅のみに関係し得、よって、ジョセフソン接合の高品質の作製動作を有効に保証する。

【0070】

ジョセフソン接合が生成された後、マスクプレート１１２２を除去することができる。一部の実施形態では、マスクプレート１１２２は、有機溶剤または高周波気相エッチング法を使用して除去することができる。当業者は、その方法がマスクプレート１１２２を安定かつ効果的に除去できることを保証する限り、マスクプレート１１２２を除去するために、ここでは詳細に説明されない他の方法を使用することができる。

【0071】

ステップ１１１４（図１１には図示せず）で、第１のジョセフソン接合１１２６および第２のジョセフソン接合１１３０が得られた後、第１のジョセフソン接合１１２６および第２のジョセフソン接合１１３０を使用して超伝導デバイスを作製することができる。例として、第２のジョセフソン接合１１３０同士は直列接続することができ、第２のジョセフソン接合１１３０は、第１のジョセフソン接合１１２６に並列接続することができ、それにより、調節可能な磁束を有する超伝導デバイスを生成することができる。超伝導デバイスは、長い相関時間を有し得る。

【0072】

図１１との関連で説明された技術的解決法は、第１のジョセフソン接合１１２６および第２のジョセフソン接合１１３０が同時に作製されることを保証することができる。さらに、第１の電極層（例えば、第１の電極層１１３４または第１の電極層１１３８）および第２の電極層（例えば、第２の電極層１１４２または第２の電極層１１４６）の生成中、第１の蒸着方向（例えば、第１の蒸着方向１１３２または第１の蒸着方向１１３６）は、第１のパターン構造１１２４の縁部および第２のパターン構造１１２８のうちの少なくとも１つの縁部と実質的に平行（例えば、±２°の誤差範囲内）であり得る。また、第１の電極層および第２の電極層の生成中、第２の蒸着方向（例えば、第２の蒸着方向１１４０または第２の蒸着方向１１４４）は、第１のパターン構造１１２４の別の縁部および第２のパターン構造１１２８のうちの少なくとも１つの別の縁部と実質的に平行（例えば、±２°の誤差範囲内）であり得る。そのようにすることにより、ジョセフソン接合の品質（例えば、ジョセフソン接合の面積、ジョセフソン接合の臨界電流、またはジョセフソン接合の非超伝導常伝導状態抵抗）に対する蒸着方向の影響またはフォトレジストの厚みの影響を低減することができる。したがって、第１のジョセフソン接合１１２６および第２のジョセフソン接合１１３０の品質を保証することができ、ジョセフソン接合を作製する均一性および歩留まりを向上させることができる。

【0073】

図１２は、本開示の一部の実施形態に従う、ジョセフソン接合を作製するための装置１２００を示す概略構造図である。装置１２００は、ウエハレベルのジョセフソン接合を作製するために使用され得る。一部の実施形態では、装置１２００は、図６～図７および図９～図１０との関連で説明された方法６００、７００、９００、または１０００のいずれをも行うことができる。図１２に示すように、装置１２００は、取得モジュール１２０２、蒸着モジュール１２０４、生成モジュール１２０６、および作製モジュール１２０８を含むことができる。取得モジュール１２０２、蒸着モジュール１２０４、生成モジュール１２０６、および作製モジュール１２０８は、ソフトウェアモジュール、ハードウェアモジュール（例えば、回路を含む）、またはソフトウェアモジュールとハードウェアモジュールの組み合わせとして実装され得ることが留意されるべきである。

【0074】

取得モジュール１２０２は、第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造、を得るように構成され得る。第１のジョセフソン接合の接合面積は、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なり得る。

【0075】

蒸着モジュール１２０４は、情報伝送を実現するための第１の電極層を生成するために、装置１２００に、第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて材料を蒸着させるように構成され得る。第１の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行（例えば、±２°の誤差範囲内）であり得る。

【0076】

生成モジュール１２０６は、装置１２００に、第１の電極層上に絶縁層を形成させるように構成され得る。絶縁層は、材料に対応する化合物を含み得る。

【0077】

蒸着モジュール１２０４は、情報伝送を実現するための第２の電極層を生成するために、装置１２００に、第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて材料を蒸着させるようにさらに構成され得る。第２の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行（例えば、±２°の誤差範囲内）であり得る。

【0078】

作製モジュール１２０８は、装置１２００に、第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成させるとともに、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて複数の第２のジョセフソン接合を形成させるように構成され得る。

【0079】

一部の実施形態では、第１のジョセフソン接合の接合面積は、事前に設定された面積以下であり得、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積は、当該事前に設定された面積よりも大きいものであり得る。

【0080】

一部の実施形態では、第１のパターン構造および複数の第２のパターン構造を得るために、取得モジュール１２０２は、装置１２００に、ウエハレベルのジョセフソン接合を作製するためのマスクプレートを得させるように構成され得る。マスクプレートは、第１のジョセフソン接合を作製するための第１のマスク領域、および複数の第２のジョセフソン接合を作製するための複数の第２のマスク領域を含むことができる。取得モジュール１２０２は、装置１２００に、第１のマスク領域を通じて第１のパターン構造を得させるとともに、複数の第２のマスク領域を通じて複数の第２のパターン構造を得させるようにさらに構成され得る。

【0081】

一部の実施形態では、第１のパターン構造および複数の第２のパターン構造を得るために、取得モジュール１２０２は、装置１２００に、基板構造を得させ、基板構造上にフォトレジスト層を形成させ、そしてマスクプレートを通じてフォトレジスト層にエッチングを行わせて、第１のパターン構造および複数の第２のパターン構造を得るようにさらに構成され得る。

【0082】

一部の実施形態では、取得モジュール１２０２は、装置１２００に、第１のジョセフソン接合を定義するための電気的パラメータを得させるように構成され得る。蒸着モジュール１２０４は、電気的パラメータに基づいて第１のジョセフソン接合の接合面積を決定するように構成され得る。例として、電気的パラメータは、電磁場エネルギー密度、キャパシタンス、またはインダクタンスの少なくとも１つを含み得る。

【0083】

一部の実施形態では、取得モジュール１２０２は、装置１２００に、複数の第２のジョセフソン接合を作製するための蒸着角度を得させるように構成され得る。蒸着角度は、第１の蒸着方向または第２の蒸着方向の少なくとも一方に対応することができる。蒸着モジュール１２０４は、蒸着角度に基づいて、複数の第２のジョセフソン接合に関連する設計接合面積を決定するように構成され得る。

【0084】

一部の実施形態では、設計接合面積を決定するために、蒸着モジュール１２０４は、装置１２００に、複数の第２のジョセフソン接合を作製するためのフォトレジスト層の厚み情報を得させ、厚み情報および蒸着角度に基づいて設計接合面積を決定させるようにさらに構成され得る。設計接合面積は、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積以上であり得る。

【0085】

一部の実施形態では、設計接合面積を決定するために、蒸着モジュール１２０４は、蒸着角度に対応するコサイン値を得、コサイン値と厚み情報との積値を決定し、積値に基づいて設計接合面積を決定するようにさらに構成され得る。

【0086】

一部の実施形態では、第１の蒸着方向と重力方向との間に形成される角度は、１０°以上６０°以下である。一部の実施形態では、第１の蒸着方向は、第２の蒸着方向に対して垂直である。一部の実施形態では、複数の第２のジョセフソン接合は直列接続され、第１のジョセフソン接合は、複数の第２のジョセフソン接合に並列接続される。一部の実施形態では、材料は、アルミニウム、二元窒化物、三元窒化物、または複合酸化物の少なくとも１つを含む。

【0087】

本開示の一部の実施形態に従い、図１２の装置１２００の構造は、電子デバイスとして実装され得る。電子デバイスは、携帯電話、タブレットコンピュータ、またはサーバなどの様々なデバイスを含み得る。図１３Ａは、本開示の一部の実施形態に従う、ジョセフソン接合を作製するための電子デバイス１３００Ａを示す概略構造図である。図１３Ａに示すように、電子デバイス１３００Ａは、プロセッサ１３０２およびメモリ１３０４を含み得る。メモリ１３０４は、電子デバイス１３００Ａが、図６～図７および図９～図１０との関連で説明された方法６００、７００、９００、または１０００などの、ジョセフソン接合を作製するための方法を行うためのプログラム（例えば、１つまたは複数のコンピュータ命令を含む）を記憶するために使用され得る。プロセッサ１３０２は、メモリ１３０４に記憶されたプログラムを実行するように構成され得る。電子デバイス１３００Ａは、電子デバイス１３００Ａが別のデバイスまたは通信ネットワークと通信するための通信インターフェース１３０６も含み得る。

【0088】

本開示の一部の実施形態に従い、図１３Ｂは、本開示の一部の実施形態に従う量子回路を動作させるための例示的なシステム１３００Ｂのブロック図である。一部の実施形態では、システム１３００Ｂは、図６～図１２との関連で説明されたように量子回路を動作させるための動作を実行するように構成されたコンピュータ（例えば、伝統的なコンピュータ）を含み得る。図１３Ｂに描かれるように、システム１３００Ｂは、メモリ１３１０と、入出力（Ｉ／Ｏ）モジュール１３１２と、ネットワークインターフェースコントローラ（ＮＩＣ）１３１６とに対して動作可能に接続された状態であり得るプロセッサ１３０８を含む。

【0089】

プロセッサ１３０８が本明細書に記載される命令を実行すると、システム１３００Ｂは、ジョセフソン接合を作製するための特化した機械になることができる。プロセッサ１３０８は、情報の操作または処理が可能な任意種類の回路であり得る。例えば、プロセッサ１３０８は、中央演算処理装置（または「ＣＰＵ」）、グラフィック処理装置（または「ＧＰＵ」）、ニューラル処理装置（「ＮＰＵ」）、マイクロコントローラユニット（「ＭＣＵ」）、光学プロセッサ、プログラム可能論理コントローラ、マイクロコントローラ、マイクロプロセッサ、デジタル信号プロセッサ、知的財産（ＩＰ）コア、プログラマブル・ロジック・アレイ（ＰＬＡ）、プログラマブル・アレイ・ロジック（ＰＡＬ）、汎用アレイロジック（ＧＡＬ）、コンプレックス・プログラマブル・ロジック・デバイス（ＣＰＬＤ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、システム・オン・チップ（ＳｏＣ）、特定用途集積回路（ＡＳＩＣ）等の任意の数の任意の組み合わせを含み得る。一部の実施形態では、プロセッサ１３０８はまた、単一の論理コンポーネントとしてグループ化されたプロセッサの組（図１３Ｂには図示せず）であり得る。

【0090】

メモリ１３１０は、データ１３１２（例えば、命令の組、コンピュータコード、中間データ、または出力するデータ）を記憶するように構成され得る単一のメモリまたは複数のメモリを含むことができる。メモリ１３１０は、高速ランダムアクセス記憶装置または不揮発性記憶装置を含み得る。一部の実施形態では、メモリ１３１０は、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、光学ディスク、磁気ディスク、ハードドライブ、ソリッドステートドライブ、フラッシュドライブ、セキュリティデジタル（ＳＤ）カード、メモリスティック、コンパクトフラッシュ（登録商標）（ＣＦ）カード等の任意の数の任意の組み合わせを含み得る。メモリ１３１０はまた、単一の論理コンポーネントとしてグループ化されたメモリの群（図１３Ｂには図示せず）であり得る。プロセッサ１３０８は、プログラム命令およびデータ１３１２にアクセスし、そのプログラム命令を実行して、データ１３１２に対する動作または操作を行うことができる。図１３Ｂに描かれるように、メモリ１３１０は、オペレーティングシステム１３１８およびジョセフソン接合作製プログラム（Josephson junction preparer）１３２０を記憶することができる。例えば、ジョセフソン接合作製プログラム１３２０は、ジョセフソン接合を作製するための、図６～図１２との関連で説明された方法を実施する命令を含むことができる。

【0091】

曖昧さを生じさせることなく説明を容易にするために、プロセッサ１３０８と他のデータ処理回路は、本開示では「データ処理回路」と総称される。データ処理回路は、完全にハードウェアとして、またはソフトウェア、ハードウェア、もしくはファームウェアの組み合わせとして、実装され得る。また、データ処理回路は、単一の独立したモジュールであり得、または全体もしくは一部がシステム１３００Ｂの他の構成要素に組み込まれ得る。

【0092】

入出力モジュール（Ｉ／Ｏ）１３１４は、データベース１３２２にデータを記憶し、取り出すことができる。例えば、データベース１３２２は、量子回路を記述するデータ構造および量子ゲートを記述するデータ構造を含み得る。ＮＩＣ１３１６は、システム１３００Ｂとネットワーク（例えば、インターネット１３２４、イントラネット、ローカルエリアネットワーク、移動通信網等）との間の有線または無線通信を提供することができる。システム１３００Ｂは、ＮＩＣ１３１６を使用してネットワークを通じてデータおよび命令を受信することができ、ＮＩＣ１３１６を使用してネットワークを通じてデータおよび命令を送信することができる。一部の実施形態では、ＮＩＣ１３１６は、無線周波（ＲＦ）モジュール、トランスポンダ、トランシーバ、モデム、ルータ、ゲートウェイ、有線ネットワークアダプタ、ワイヤレスネットワークアダプタ、Ｂｌｕｅｔｏｏｔｈアダプタ、赤外線アダプタ、近距離通信（「ＮＦＣ」）アダプタ、またはセルラーネットワークチップの任意の組み合わせを含み得る。

【0093】

図１３Ｂに描かれるように、システム１３００Ｂはまた、量子コンピューティングデバイス１３２６と（例えば、Ｉ／Ｏ１３１４またはＮＩＣ１３１６を介して）通信的に結合することができる。一部の実施形態では、システム１３００Ｂは、量子コンピューティングデバイス１３２６とは別個の伝統的なコンピュータ（例えば、デスクトップコンピュータ、ラップトップコンピュータ、またはタブレットコンピュータ）であり得る。一部の実施形態では、システム１３００Ｂは、伝統的なコンピューティングデバイス（例えば、プロセッサ１３０８、メモリ１３１０、Ｉ／Ｏ１３１４、ＮＩＣ１３１６、またはデータベース１３２２）、および量子コンピューティングデバイス（例えば、量子コンピューティングデバイス１３２６を含む）を含み得る。量子コンピューティングデバイス１３２６は、量子ビットに作用するための任意数の任意種類の量子回路（量子ゲートを含む）と、量子回路を維持し、支援するための周辺デバイス（例えば、クライオスタット、レーザ発生器、電気発振器）とを含み得る。一部の実施形態では、量子コンピューティングデバイス１３２６は、量子ビットを作成・記憶するための量子データプレーン、量子ビットに対する動作を実行し、その結果生じる量子ビットを測定するための制御・測定プレーン、および、アルゴリズムまたは測定結果に基づいて動作および測定の順序を決定するための制御プロセッサプレーン、として機能するハードウェア構成要素を含むことができる。システム１３００Ｂが伝統的なコンピュータである場合、それは、ネットワークアクセス（例えばＮＩＣ１３１６を介する）、大容量記憶（例えばデータベース１３１６を使用する）、およびユーザとのインタラクション（例えばＩ／Ｏ１３１４を介する）に関して、量子コンピューティングデバイス１３２６を支援することができる。

【0094】

本開示の一部の実施形態に従い、図１３Ｃは、量子回路（例えば、図示されるように量子回路１３３０）を動作させる（例えば、量子ビットを演算のために制御する、量子ビットをコンパイルのために制御する、または量子ビットの任意の操作）ための例示的な量子コントローラ１３２８を示す概略図である。量子回路１３３０は、１つまたは複数の量子ビットを含むことができる。図１３Ｃに描かれる非制限的な例では、量子回路１３３０は、量子ビット１３３２および１３３４を含むことができる。例えば、量子ビット１３３２および１３３４は、フルキソニウム（fluxonium）量子ビットであり得る。この例を続けると、量子ビット１３３２および１３３４の各々は、キャパシタ（例えば、キャパシタ１３４０または１３４２）およびインダクタ（例えば、インダクタ１３４４または１３４６）によって分流されたジョセフソン接合（例えば、ジョセフソン接合１３３６または１３３８）を使用して実装され得る。インダクタ１３４４および１３４６の各々は、ジョセフソン接合の配列（図１３Ｃには図示せず）によって実現され得る。量子ビット１３３４および１３３４の各々は、バイアス磁束に対して極小値の周波数で動作するように構築することができる。この非制限的な例では、量子ビット１３３２と１３３４とは、キャパシタ１３４８を使用して結合して、量子ビット１３３４と１３３４との間に横方向の共振結合（例えば、電荷結合等）を実装することができる。そのような結合は、量子ビット周波数の整合を必要とし得る。量子回路１３３０が動作していないとき、量子ビット１３３２および１３３４は、それぞれ異なる周波数に維持され得る。

【0095】

一部の実施形態では、量子回路１３３０は、量子ビット１３３２および１３３４ならびにその間の両者の結合を含んでいるチップを使用して実現され得る。一部の実施形態では、量子回路１３３０は、図１３Ｂの量子コンピューティングデバイス１３２６内のチップとして実装され得る。

【0096】

一部の実施形態では、チップは、量子コントローラ１３２８との１つまたは複数の結合を含むことができる。量子コントローラ１３２８は、デジタルコンピューティングデバイス（例えば、中央演算処理装置、グラフィック処理装置、特定用途集積回路、フィールド・プログラマブル・ゲート・アレイ、または他の適切なプロセッサを含むコンピューティングデバイス）であり得る。量子コントローラ１３２８は、演算（例えば、量子ビット１３３２および１３３４を操作することによる）のために量子回路１３３０を構成し、演算ゲートを提供し、または量子回路１３３０から状態情報を読み出すことができる。

【0097】

本開示の一部の実施形態に従い、量子コントローラ１３２８は、量子回路１３３０の１つまたは複数の量子ビット（例えば、量子ビット１３３２および１３３４を含む）に対してゲート動作が行われることを可能にすることにより、量子回路１３３０を構成することができる。一部の実施形態では、量子回路１３３０は、２つの量子ビットを移動させて共振状態にするための１つまたは複数のバイアスドライブを与えることによって構成され得る。量子コントローラ１３２８は、１つまたは複数のバイアスドライブを回路１３３０に直接与えることができ、または、バイアスドライブ源（例えば、波形生成器等）に命令を与えて、バイアスドライブ源から回路１３３０にバイアスドライブを与えさせることができる。一部の実施形態では、バイアスドライブを与えることは、回路１３３０にとって外部のコイルに電流を流すことを含み得る。様々な実施形態において、バイアスドライブを与えることは、チップ上のコイルに電流を流すことを含み得る。開示される実施形態は、バイアスドライブを与える特定の方法、または量子ビットをバイアスする特定の方法に限定されない。

【0098】

本開示の一部の実施形態に従い、量子コントローラ１３２８は、回路１３３０上で演算ゲートを実装することができる。量子コントローラ１３２８は、回路１３３０内の対応する量子ビットに１つまたは複数の演算ドライブを与えることにより、または、演算ドライブ源（例えば、波形生成器等）に命令を与えて、演算ドライブ源から回路１３３０に１つまたは複数の演算ドライブを与えさせることにより、そのようなゲートを実装することができる。そのような演算ドライブは、マイクロ波ドライブを含み得る。演算ドライブは、量子ビット上で量子ゲートを実装するために量子コントローラ１３２８によって選択されたパラメータを有する、正弦波、矩形波、パルス列、または他の量子ゲートドライブを含み得る。１つまたは複数の演算ドライブは、対応する量子ビットに結合された１つまたは複数のコイルを使用して対応する量子ビットに与えることができる。コイルは、回路１３３０の外部に、または回路１３３０を含んでいるチップ上に、あり得る。

【0099】

本開示の一部の実施形態に従い、量子コントローラ１３２８は、量子回路１３３０の状態情報を決定するように構成され得る。一部の実施形態では、量子コントローラ１３２８は、回路１３３０の１つまたは複数の量子ビットの状態を測定することができる。状態は、一続きの１つまたは複数の量子動作が完了した時に測定され得る。一部の実施形態では、量子コントローラ１３２８は、結合されている回路１３３０の共振器にプローブ信号（例えば、マイクロ波プローブトーン）を与える、またはプローブ信号の提供元である読出しデバイス（例えば、任意の波形生成器）に命令を与えることができる。様々な実施形態において、量子コントローラ１３２８は、マイクロ波プローブトーンを与えるのに応答して結合された共振器から受け取られた出力信号の振幅および位相を判定するように構成された検出器を含むか、または検出器からの情報を受け取るように構成され得る。出力信号の振幅および位相は、調査された量子ビットの状態を判定するために使用され得る。開示される実施形態は、量子ビットの状態を測定するどの特定の方法にも限定されない。

【0100】

開示される実施形態は、量子コントローラ１３２８が１つの量子回路のみを制御する実施形態に限定されない。一部の実施形態では、量子コントローラ１３２８は、複数の量子回路（実装が同一であっても、または実装が異なってもよい）を制御することができる。例えば、量子コントローラ１３２８は、第１のトランズモン（transmon）量子ビットに基づく量子回路および第２のフルキソニウム量子ビットに基づく量子回路を制御することができる。一部の実施形態では、量子コントローラ１３２８は、複数の量子回路をそれぞれ独立して制御することが可能であり得る。一部の例では、例えば、複数の量子回路の各々が、それぞれ異なる同時の演算を行っていることがあり得る。様々な事例において、複数の量子回路は、同じ演算に関与し得る（例えば並列演算等）。

【0101】

本開示の一部の実施形態に従い、量子コントローラ１３２８は、量子回路１３３０を構成することができ、得られた状態情報に少なくとも部分的に基づいて回路１３３０に演算ゲートを与えることができる。一部の実施形態では、量子コントローラ１３２８は、図１３Ｂのコンピューティングデバイス１３２６の一部として含まれ得る。

【0102】

図１４は、本開示の一部の実施形態に従う超伝導デバイス１４００を示す概略図である。一部の実施形態では、超伝導デバイス１４００の磁束は、制御可能であり得る。図１４に示すように、超伝導デバイス１４００は、第２のタイプの複数の第２のジョセフソン接合１４０４に並列接続された第１のタイプの第１のジョセフソン接合１４０２を含むことができる。第２のジョセフソン接合１４０４同士は直列接続される。例として、第１のジョセフソン接合１４０２および第２のジョセフソン接合１４０４は、図６～図７および図９～図１０との関連で説明された方法６００、７００、９００、または１０００の少なくとも１つを行うことにより生成することができる。

【0103】

本開示の一部の実施形態に従い、装置によって使用されるコンピュータソフトウェア命令を記憶するための非一時的なコンピュータ可読記憶媒体が本明細書において提供される。非一時的なコンピュータ可読記憶媒体は、本明細書に開示されるジョセフソン接合を作製するための方法またはプロセス（例えば、図６～図７および図９～図１０との関連で説明された方法６００、７００、９００、または１０００）を行うためのプログラムを含むことができる。

【0104】

実施形態は、以下の節を使用してさらに説明され得る。
１．ジョセフソン接合を作製するための方法であって、
第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得るステップであって、第１のジョセフソン接合の接合面積が、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得るステップと、
情報伝送を実施するための第１の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させるステップであって、第１の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させるステップと、
第１の電極層の上に絶縁層を形成するステップであって、絶縁層が、材料に対応する化合物を含む、絶縁層を形成するステップと、
情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させるステップであって、第２の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させるステップと、
第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成し、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて、複数の第２のジョセフソン接合を形成するステップと、を含む方法。
２．節１の方法であって、第１のジョセフソン接合の接合面積が、事前に設定された面積以下であり、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積が、当該事前に設定された面積よりも大きい。
３．節１または２の方法であって、第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得るステップが、
ウエハレベルのジョセフソン接合を作製するためのマスクプレートを得るステップであって、マスクプレートが、第１のジョセフソン接合を作製するための第１のマスク領域、および複数の第２のジョセフソン接合を作製するための複数の第２のマスク領域を含む、マスクプレートを得るステップと、
第１のマスク領域を通じて第１のパターン構造を得るとともに、複数の第２のマスク領域を通じて複数の第２のパターン構造を得るステップと、を含む。
４．節３の方法であって、第１のマスク領域を通じて第１のパターン構造を得るとともに、複数の第２のマスク領域を通じて複数の第２のパターン構造を得るステップが、
基板構造を得るステップと、
基板構造上にフォトレジスト層を形成するステップと、
マスクプレートを通じてフォトレジスト層にエッチングを行って、第１のパターン構造および複数の第２のパターン構造を得るステップと、を含む。
５．節４の方法であって、フォトレジスト層が、上部フォトレジスト層および下部フォトレジスト層を備えている。
６．節５の方法であって、上部フォトレジスト層の厚みが、下部フォトレジスト層の厚みよりも大きい。
７．節１～６のいずれかの方法であって、
第１のジョセフソン接合を定義するための電気的パラメータを得るステップと、
電気的パラメータに基づいて第１のジョセフソン接合の接合面積を決定するステップと、をさらに含む。
８．節７の方法であって、電気的パラメータが、電磁場エネルギー密度、キャパシタンス、またはインダクタンスの少なくとも１つを含む。
９．節１～８のいずれかの方法であって、
複数の第２のジョセフソン接合を作製するための蒸着角度を得るステップであって、蒸着角度が、第１の蒸着方向または第２の蒸着方向の少なくとも一方に対応する、蒸着角度を得るステップと、
蒸着角度に基づいて、複数の第２のジョセフソン接合に関連する設計接合面積を決定するステップと、をさらに含む。
１０．節９の方法であって、蒸着角度に基づいて、複数の第２のジョセフソン接合に関連する設計接合面積を決定するステップが、
複数の第２のジョセフソン接合を作製するためのフォトレジスト層の厚み情報を得るステップと、
厚み情報および蒸着角度に基づいて設計接合面積を決定するステップであって、設計接合面積が、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積以上である、設計接合面積を決定するステップと、を含む。
１１．節１０の方法であって、厚み情報および蒸着角度に基づいて設計接合面積を決定するステップが、
蒸着角度に対応するコサイン値を得るステップと、
コサイン値と厚み情報との積値を決定するステップと、
積値に基づいて設計接合面積を決定するステップと、を含む。
１２．節９～１１のいずれかの方法であって、蒸着角度が、第１の蒸着方向に対応する第１の蒸着角度または第２の蒸着方向に対応する第２の蒸着角度を含む。
１３．節１～１２のいずれかの方法であって、第１の蒸着方向と重力方向との間に形成される角度が１０°以上６０°以下である。
１４．節１～１３のいずれかの方法であって、第１の蒸着方向が第２の蒸着方向に対して垂直である。
１５．節１～１４のいずれかの方法であって、複数の第２のジョセフソン接合が直列接続され、第１のジョセフソン接合が、複数の第２のジョセフソン接合に並列接続される。
１６．節１～１５のいずれかの方法であって、材料が、アルミニウム、二元窒化物、三元窒化物、または複合酸化物の少なくとも１つを含む。
１７．ジョセフソン接合を作製するための装置であって、少なくとも１つの回路を備え、この少なくとも１つの回路が、
第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得ることであって、第１のジョセフソン接合の接合面積が、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得ることと、
情報伝送を実現するための第１の電極層を生成するために、上記装置に、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させることであって、第１の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させることと、
上記装置に、第１の電極層の上に絶縁層を形成させることであって、絶縁層が、材料に対応する化合物を含む、絶縁層を形成させることと、
上記装置に、情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させることであって、第２の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうち少なくとも１つの縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させることと、
上記装置に、第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成させるとともに、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて、複数の第２のジョセフソン接合を形成させることと、のために構成されている。
１８．ジョセフソン接合を作製するためのデバイスであって、
少なくとも１つのプロセッサと、
１つまたは複数の命令を記憶するように構成されたメモリと
を備え、前記１つまたは複数の命令は、デバイスに、
第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得ることであって、第１のジョセフソン接合の接合面積は、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得ることと、
情報伝送を実施するための第１の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させることであって、第１の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させることと、
第１の電極層の上に絶縁層を形成することであって、絶縁層が、材料に対応する化合物を含む、絶縁層を形成することと、
情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させることであって、第２の蒸着方向は、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させることと、
第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成し、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて、複数の第２のジョセフソン接合を形成することと、
を行わせるために、少なくとも１つのプロセッサにより実行可能である、デバイス。
１９．第２のタイプの複数の第２のジョセフソン接合に並列接続されている第１のタイプの第１のジョセフソン接合を含む超伝導回路であって、複数の第２のジョセフソン接合が直列接続され、第１のジョセフソン接合および複数の第２のジョセフソン接合が、方法によって生成され、方法が、
第１のタイプの第１のジョセフソン接合を生成するための第１のパターン構造、および第２のタイプの複数の第２のジョセフソン接合を生成するための複数の第２のパターン構造を得るステップであって、第１のジョセフソン接合の接合面積が、複数の第２のジョセフソン接合のうちの少なくとも１つの接合面積と異なる、パターン構造を得るステップと、
情報伝送を実施するための第１の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第１の蒸着方向に基づいて蒸着させるステップであって、第１の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第１の蒸着方向に基づいて蒸着させるステップと、
第１の電極層の上に絶縁層を形成するステップであって、絶縁層が、材料に対応する化合物を含む、絶縁層を形成するステップと、
情報伝送を実施するための第２の電極層を生成するために、材料を第１のパターン構造および複数の第２のパターン構造上に第２の蒸着方向に基づいて蒸着させるステップであって、第２の蒸着方向が、第１のパターン構造の縁部および複数の第２のパターン構造のうちの少なくとも１つの縁部と実質的に平行である、第２の蒸着方向に基づいて蒸着させるステップと、
第１のパターン構造上に生成された第１の電極層と、絶縁層と、第１のパターン構造上に生成された第２の電極層とに基づいて、第１のジョセフソン接合を形成し、複数の第２のパターン構造上に生成された第１の電極層と、絶縁層と、複数の第２のパターン構造上に生成された第２の電極層とに基づいて、複数の第２のジョセフソン接合を形成するステップと、を含む、超伝導回路。
２０．節１９の超伝導回路であって、超伝導回路の磁束が制御可能である。

【0105】

本明細書に記載される例示的な装置およびデバイスは概略的なものに過ぎず、別個の構成要素として説明されたユニットは、物理的に分離している場合もそうでない場合もあり、ユニットとして表示された構成要素は、物理的ユニットである場合もそうでない場合もある（例えば、一箇所に位置し得る、または複数のネットワークユニットに分散され得る）ことが理解されるべきである。モジュールの一部またはすべては、本実施形態の解決法の目的を実現するための実際のニーズに従って選択され得る。当業者は、創造のための労力を伴わずに、本実施形態の解決法を理解し、実施することができる。

【0106】

上記の実施の説明から、当業者は、様々な実装は、ソフトウェアに必要なハードウェアプラットフォームを足すことによって実施することができ、またハードウェアとソフトウェアの組み合わせによって実施することも可能であることを明確に理解することができる。そのような理解に基づいて、上記の技術的解決法は基本的に、または従来技術に寄与する部分は、コンピュータ製品の形態で具現化することができる。本開示は、コンピュータ使用可能プログラムコードを含む１つまたは複数のコンピュータ使用可能記憶媒体（これらに限定されないが、磁気ディスクメモリ、ＣＤ－ＲＯＭ、光学メモリ等を含む）上に実施されたコンピュータプログラム製品の形態であり得る。

【0107】

本開示は、本発明の実施形態に従った方法、デバイス、システム、およびコンピュータプログラム製品のフローチャートまたはブロック図を参照して記載される。フローチャートまたはブロック図中の各フローまたはブロック、およびフローチャートまたはブロック図中のフローまたはブロックの組み合わせは、コンピュータプログラム命令によって実施され得ることが理解されるべきである。これらのコンピュータプログラム命令は、機械を作成すべく、汎用コンピュータのプロセッサ、特殊目的コンピュータ、埋め込みプロセッサ、別のプログラム可能デバイスに提供され得、その結果、コンピュータのプロセッサまたは他のプログラム可能デバイスによって実行される命令が、フローチャートの１つまたは複数のフローあるいはブロック図の１つまたは複数のブロックで特定される機能を実現するための装置を作り出す。

【0108】

これらのコンピュータプログラム命令は、非一時的なコンピュータ可読メモリに記憶されることができ、当該命令は、コンピュータまたは別のプログラム可能デバイスに特定の様態で機能するように指示することができ、その結果、フローチャートの１つまたは複数のフローあるいはブロック図の１つまたは複数のブロックで特定される機能を実施する命令装置を含む製造品を作り出す。

【0109】

これらのコンピュータプログラム命令は、コンピュータまたは別のプログラム可能デバイスに読み込まれてもよく、その結果、コンピュータによって実施される処理を作り出すために一連の動作ステップがコンピュータまたは別のプログラム可能デバイスで行われて、それにより、コンピュータまたは別のプログラム可能デバイス上で実行された命令が、フローチャートの１つまたは複数のフローあるいはブロック図の１つまたは複数のブロックに指定される機能を実施するステップを提供する。

【0110】

典型的な構成において、コンピューティングデバイスは、１つまたは複数のプロセッサ（ＣＰＵ）、入出力インターフェース、ネットワークインターフェース、およびメモリを備える。メモリは、揮発性メモリ、ランダムアクセスメモリ（ＲＡＭ）、またはコンピュータ可読媒体内の不揮発性メモリ、例えば読出し専用メモリ（ＲＯＭ）またはフラッシュＲＡＭ、を含み得る。メモリは、コンピュータ可読媒体の例である。

【0111】

非一時的なコンピュータ可読媒体は、恒久的または非恒久的、取り外し可能または取り外し不能な媒体を含み得、これらは、任意の方法または技術を使用することによって情報の記憶を実装することができる。情報は、コンピュータ可読命令、データパターン、プログラムモジュール、または他のデータであり得る。コンピュータ記憶媒体の例には、これらに限定されないが、位相変化メモリ（ＰＲＡＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、動的ランダムアクセスメモリ（ＤＲＡＭ）、他の種類のランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、電気的に消去可能なプログラム可能読出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリまたは他のメモリ技術、コンパクトディスク読出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）もしくは他の光学記憶、カセット磁気テープ、テープおよびディスク記憶もしくは他の磁気記憶装置、またはコンピューティングデバイスによってアクセス可能な情報を記憶するために構成できる任意の他の非伝送媒体が含まれる。本明細書において定義されるとき、非一時的なコンピュータ可読媒体は、変調データ信号や搬送波などのコンピュータ可読一時的媒体は含まない。

【0112】

最後に、上記の実施形態は、本開示の技術的解決法を説明するためだけに使用され、本開示を制限する意図はないことが留意されるべきである。本開示は、上記の実施形態を参照して詳細に説明されたが、当業者は、上記の様々な実施形態に記録された技術的解決法は依然として変更を加えられることが可能である、またはその技術的特徴の一部は等価に置き換えられ得ることを理解すべきである。そのような変更や置き換えは、対応する技術的解決法の本質を、本開示の実施形態の技術的解決法の主旨および範囲から逸脱させることはない。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13A】

【図13B】

【図13C】

【図14】

【国際調査報告】