知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-11-21
(54)【発明の名称】トポロジカル半金属相互接続
(51)【国際特許分類】
H01L 21/3205 20060101AFI20231114BHJP
【ＦＩ】
H01L21/88 M
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023528261
(86)(22)【出願日】2021-11-09
(85)【翻訳文提出日】2023-05-11
(86)【国際出願番号】 CN2021129432
(87)【国際公開番号】W WO2022105639
(87)【国際公開日】2022-05-27
(31)【優先権主張番号】16/950,453
(32)【優先日】2020-11-17
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】100104880
【弁理士】
【氏名又は名称】古部 次郎
(74)【復代理人】
【識別番号】100118108
【弁理士】
【氏名又は名称】久保 洋之
(72)【発明者】
【氏名】チェン、チンツー
(72)【発明者】
【氏名】ランジーロ、ニコラス、アンソニー
(72)【発明者】
【氏名】ナラヤナン、ヴィジャイ
(72)【発明者】
【氏名】ノガミ タケシ
【テーマコード（参考）】
5F033
【Ｆターム（参考）】
5F033JJ07
5F033JJ32
5F033JJ33
5F033KK07
5F033KK32
5F033KK33
5F033NN19
5F033PP06
5F033PP14
5F033QQ08
5F033QQ09
5F033QQ11
5F033QQ12
5F033QQ13
5F033QQ14
5F033QQ19
5F033QQ25
5F033QQ48
5F033RR01
5F033RR06
5F033SS07
5F033SS11
5F033SS15
(57)【要約】
相互接続を製造するための方法を提供する。本方法は、トポロジカル半金属層を形成することを含む。本方法は、トポロジカル半金属層をパターニングして１つまたは複数の相互接続を形成することをさらに含む。本方法は、１つまたは複数の相互接続の間に誘電体層を形成することをさらに含む。本方法は、１つまたは複数の相互接続および誘電体層の上に密閉誘電体キャップ層を形成することをさらに含む。
【特許請求の範囲】
【請求項1】
トポロジカル半金属層を形成することと、１つまたは複数の相互接続を形成するために、前記トポロジカル半金属層をパターニングすることと、
前記１つまたは複数の相互接続の間に誘電体層を形成することと、
前記１つまたは複数の相互接続と前記誘電体層の上に、密閉誘電体キャップ層を形成することと、含む方法。
【請求項2】
前記トポロジカル半金属層はＮｂＡｓである、請求項１に記載の方法。
【請求項3】
エッチングによって、前記パターニングされたトポロジカル半金属層から酸化トポロジカル半金属の領域を除去することと、前記酸化トポロジカル半金属の領域を除去した後、保護層を堆積することと、をさらに含む請求項１に記載の方法。
【請求項4】
前記保護層は、誘電体、
金属および
グラフェンを含むグループから選択される１つまたは複数を含む、請求項３に記載の方法。
【請求項5】
前記１つまたは複数の相互接続の間に前記誘電体層を形成することは、前記１つまたは複数の相互接続を互いに電気的に絶縁する、請求項１に記載の方法。
【請求項6】
前記１つまたは複数の相互接続の間に前記誘電体層を形成することは、誘電体材料を前記１つまたは複数の相互接続の上に堆積させることと、
前記１つまたは複数の相互接続の上面を露出させる深さに化学機械研磨（ＣＭＰ）を行うことと、をさらに含む請求項１に記載の方法。
【請求項7】
前記誘電体層はｌｏｗ－ｋ誘電体を含む、請求項１に記載の方法。
【請求項8】
前記１つまたは複数の相互接続の厚さは、１ｎｍ以上１００ｎｍ以下である、請求項１に記載の方法。
【請求項9】
前記トポロジカル半金属層は、トポロジカル半金属のワイルノードのエネルギーの２５ｍｅＶ以内であるフェルミエネルギーを有する前記トポロジカル半金属を含む、請求項１に記載の方法。
【請求項10】
トポロジカル半金属導体を含む１つまたは複数のバックエンドオブライン相互接続を含む半導体装置。
【請求項11】
前記トポロジカル半金属導体は、非磁性、非中心対称のワイル半金属を含む、請求項１０に記載の半導体装置。
【請求項12】
前記トポロジカル半金属導体は、磁性ワイル半金属を含む、請求項１０に記載の半導体装置。
【請求項13】
前記トポロジカル半金属導体は、マルチフォールドフェルミオン半金属を含む、請求項１０に記載の半導体装置。
【請求項14】
前記トポロジカル半金属導体は、クレーマーワイル半金属を含む、請求項１０に記載の半導体装置。
【請求項15】
前記１つまたは複数のバックエンドオブライン相互接続は、１つまたは複数の集積回路を形成するために個々の半導体装置に接続する、請求項１０に記載の半導体装置。
【請求項16】
トポロジカル半金属材料を含む相互接続。
【請求項17】
前記トポロジカル半金属材料のフェルミエネルギーは、そのワイルノードのエネルギーの２５ｍｅＶ以内である、請求項１６に記載の相互接続。
【請求項18】
前記トポロジカル半金属材料の厚さは１ｎｍ以上１００ｎｍ以下である、請求項１６に記載の相互接続。
【請求項19】
前記トポロジカル半金属材料の厚さは３ｎｍ以上１０ｎｍ以下である、請求項１６に記載の相互接続。
【請求項20】
前記相互接続は、ワイヤ及びビアを含むグループのうちの１つである、請求項１６に記載の相互接続。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電気、電子、及びコンピュータの分野に関するものである。特に、本開示は、トポロジカル半金属相互接続及びその製造方法に関する。
【背景技術】
【0002】
半導体製造では、半導体装置を作成した後、それらを接続し、目的の電気回路を形成する。これは、バックエンドオブライン（ＢＥＯＬ）プロセスと総称される一連のステップで行われる。ＢＥＯＬプロセスでは、誘電体層で互いに絶縁されたさまざまな金属相互接続（ワイヤやビアなど）を形成して、半導体装置同士を接続する。
【発明の概要】
【0003】
本開示の実施形態は、相互接続を製造するための方法を含む。本方法は、トポロジカル半金属層を形成することを含む。本方法は、トポロジカル半金属層をパターニングして１つまたは複数の相互接続を形成することをさらに含む。本方法は、１つまたは複数の相互接続の間に誘電体層を形成することをさらに含む。本方法は、１つまたは複数の相互接続および誘電体層の上に密閉誘電体キャップ層を形成することをさらに含む。
【0004】
本開示の追加の実施形態は、半導体装置を含む。半導体装置は、１つまたは複数のバックエンドオブライン相互接続を含む。１つまたは複数のバックエンドオブライン相互接続は、トポロジカル半金属導体を含む。
【0005】
本開示の追加の実施形態は、相互接続を含む。相互接続は、トポロジカル半金属材料からなる。
【0006】
上記の概要は、本開示の図示された各実施形態またはすべての実施態様を説明することを意図するものではない。
【0007】
本開示に含まれる図面は、本明細書に組み込まれ、本明細書の一部を構成する。それらは、本開示の実施形態を例示し、説明とともに、本開示の原理を説明するのに役立つ。図面は、典型的な実施形態を例示するものに過ぎず、本開示を限定するものではない。
【図面の簡単な説明】
【0008】
【図1A】本開示の実施形態による、製造プロセスの中間段階におけるトポロジカル相互接続を示す断面図である。
【図7A】本開示の実施形態による、製造プロセスの中間段階におけるトポロジカル相互接続を示す断面図である。
【図13A】本開示の実施形態による、様々な線厚におけるＣｏＳｉの全コンダクタンスに対する表面状態の寄与及びバルク状態の寄与を示すグラフである。
【図13B】本開示の実施形態による、ＣｏＳｉの表面状態のキャリア伝導を説明する図である。
【図14A】本開示の実施形態による、様々なスラブ厚さにおける［００１］方向に沿ったＣｕ及びＣｏＳｉの抵抗－面積の積スケーリングを例示するグラフである。
【図14B】本開示の実施形態による、様々なスラブ厚さにおける［０１０］方向に沿ったＣｕ及びＣｏＳｉの抵抗－面積の積スケーリングを例示するグラフである。
【図15】本開示の実施形態による、様々なスラブ厚さにおける［００１］方向に沿ったＴａＡｓの抵抗－面積の積スケーリングを例示するグラフである。
【図16】本開示の実施形態による、銅相互接続と比較したトポロジカル半金属相互接続を用いた５ｎｍ技術ノードの相対的線路抵抗の予測を示すグラフである。
【図17】本開示の実施形態による、銅相互接続と比較したトポロジカル半金属相互接続を用いた３ｎｍ技術ノードの相対的線路抵抗の予測を示すグラフである。
【図18】本開示の実施形態による、線路抵抗、線路容量、およびビア抵抗の、全バックエンドオブライン（ＢＥＯＬ）負荷に対する相対的な寄与を示すグラフである。
【図19】本開示の実施形態による、線路抵抗の低減が最大周波数および電力使用量に及ぼす影響を示すグラフである。
【図20】本開示の実施形態による、銅相互接続と比較してトポロジカル半金属相互接続を用いて達成可能な相対的な最大周波数を示すグラフである。
【0009】
本明細書に記載された実施形態は、様々な変更および代替形態に従うことができるが、その具体的な内容は、図面において例として示されており、詳細に説明されるであろう。しかしながら、説明された特定の実施形態は、限定的な意味でとられるものではないことを理解されたい。それどころか、その意図は、本発明の範囲内に入るすべての変更、等価物、および代替物をカバーすることである。
【発明を実施するための形態】
【0010】
本開示の態様は、一般に、電気、電子、及びコンピュータの分野に関し、特に、トポロジカル半金属相互接続及びその製造方法に関するものである。本開示は、必ずしもそのような用途に限定されないが、本開示の様々な側面は、この文脈を用いた様々な例の議論を通じて理解され得る。
【0011】
本開示の様々な実施形態が、関連する図面を参照して本明細書に記載されている。代替の実施形態は、本開示の範囲から逸脱することなく考案され得る。以下の説明及び図面において、要素間に様々な接続及び位置関係（例えば、上、下、隣接、等）が定められていることに留意されたい。これらの接続もしくは位置関係またはその両方は、特に指定しない限り、直接的又は間接的であり得、本開示は、この点に関して限定することを意図していない。したがって、エンティティの結合は、直接的または間接的な結合のいずれかを指すことができ、エンティティ間の位置関係は、直接的または間接的な位置関係であり得る。間接的な位置関係の例として、本明細書における層「Ｂ」上に層「Ａ」を形成することへの言及は、層「Ａ」及び層「Ｂ」の関連する特性及び機能性が中間層によって実質的に変化しない限り、１又は複数の中間層（例えば、層「Ｃ」）が層「Ａ」と層「Ｂ」の間にある状況も含まれる。
【0012】
以下の定義および略語は、特許請求の範囲および明細書の解釈のために使用されるものとする。本明細書で使用される場合、用語「含む（comprises）」、「含む（comprising）」、「含む（includes）」、「含む（including）」、「含む（has）」、「含む（having）」、「含む（contains）」、または「含む（containing）」、またはその他の変形は、非排他的な含有をカバーすることを意図している。例えば、要素のリストからなる組成物、混合物、プロセス、方法、製品、または装置は、必ずしもそれらの要素のみに限定されず、明示的にリストされていない他の要素またはかかる組成物、混合物、プロセス、方法、製品、または装置に固有の要素を含むことができる。
【0013】
以下の説明のために、用語「上（upper）」、「下（lower）」、「右（right）」、「左（left）」、「垂直（vertical）」、「水平（horizontal）」、「上（top）」、「下（bottom）」、およびそれらの派生語は、図面図において方向付けられるように、記載された構造および方法に関するものであるものとする。用語「重ねる（overlying）」、「上に（atop）」、「上に（on top）」、「上に位置する（positioned on）」または「上に位置する（positioned atop）」は、第１の構造などの第１の要素が、第２の構造などの第２の要素上に存在することを意味し、インターフェース構造などの介在要素が第１の要素と第２の要素との間に存在することが可能である。「直接接触」という用語は、第１の構造体などの第１の要素と第２の構造体などの第２の要素とが、２つの要素の界面に中間的な導電層、絶縁層、または半導体層なしに接続されることを意味する。注意すべきは、例えば「第２の要素に選択的な第１の要素（a first element selective to a second element）」のような「～に選択的（selective to）」という用語は、第１の要素がエッチングされ、第２の要素がエッチングストップとして機能することができることを意味することである。
【0014】
簡潔さのために、半導体装置及び集積回路（ＩＣ）製造に関連する従来の技術は、本明細書において詳細に説明されてもされなくてもよい。さらに、本明細書に記載される様々な作業及びプロセスステップは、本明細書に詳細に記載されない追加のステップ又は機能を有するより包括的な手順又はプロセスに組み込むことができる。特に、半導体装置及び半導体ベースのＩＣの製造における様々なステップはよく知られているので、簡潔さのために、多くの従来のステップは、本明細書において簡潔に言及されるだけであり、又は周知のプロセスの詳細を提供することなく完全に省略されるであろう。
【0015】
一般に、ＩＣに搭載されるマイクロチップを形成するためのさまざまなプロセスは、成膜、除去／エッチング、半導体ドーピング、パターニング／リソグラフィの４つに大別される。
【0016】
堆積は、材料をウェハ上に成長させたり、コーティングしたり、その他の方法で転写するあらゆるプロセスである。物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、電気化学堆積（ＥＣＤ）、分子線エピタキシー（ＭＢＥ）、さらに最近では原子層堆積（ＡＬＤ）などがある。また、プラズマ増強化学気相成長（ＰＥＣＶＤ）は、従来のＣＶＤでは高温を必要とするウェハ表面での反応をプラズマのエネルギーで誘発するプロセスである。また、ＰＥＣＶＤ堆積時に高エネルギーイオンを照射することで、膜の電気的および機械的特性を向上させることができる。
【0017】
除去／エッチングは、ウェハから材料を除去するあらゆるプロセスである。例としては、エッチングプロセス（ウェットまたはドライのいずれか）、化学機械研磨（ＣＭＰ）などがある。除去プロセスの一例は、イオンビームエッチング（ＩＢＥ）である。一般に、ＩＢＥ（またはミリング）は、物理的な不活性ガスもしくは化学的な反応ガス手段またはその両方によって基板材料を除去するために遠隔ブロードビームイオン／プラズマ源を利用するドライプラズマエッチング方法を指す。他のドライプラズマエッチング技術と同様に、ＩＢＥは、エッチング速度、異方性、選択性、均一性、アスペクト比、および基板ダメージの最小化などの利点を有する。ドライ除去プロセスの他の例として、反応性イオンエッチング（ＲＩＥ）がある。一般に、ＲＩＥは化学反応性のプラズマを使用して、ウェハ上に堆積した材料を除去する。ＲＩＥでは、低圧（真空）下で電磁場によりプラズマを発生させる。ＲＩＥプラズマからの高エネルギーイオンがウェハ表面を攻撃して反応し、材料を除去する。
【0018】
半導体ドーピングとは、トランジスタのソースやドレインなどに、拡散もしくはイオン注入またはその両方などの方法でドーピングを行い、電気的特性を変化させることである。これらのドーピングプロセスの後、ファーネスアニールまたは急速熱処理（ＲＴＡ）が行われる。アニーリングは、注入されたドーパントを活性化させる役割を果たす。導電体（ポリシリコン、アルミニウム、銅など）と絶縁体（二酸化ケイ素、窒化ケイ素など）の膜は、トランジスタとその部品を接続したり分離したりするために使用される。半導体基板の様々な領域に選択的にドーピングすることで、電圧の印加によって基板の導電性を変化させることができる。このようなさまざまな部品の構造を作ることで、何百万ものトランジスタを作り、配線して、現代のマイクロエレクトロニクス装置の複雑な回路を形成することができる。
【0019】
半導体リソグラフィとは、半導体基板上に３次元の浮き彫り画像やパターンを形成し、その後、そのパターンを基板に転写することである。半導体リソグラフィでは、フォトレジストと呼ばれる感光性ポリマーによってパターンが形成される。トランジスタを構成する複雑な構造と、回路の何百万ものトランジスタをつなぐ多くの配線を作るために、リソグラフィとエッチングのパターン転写工程が何度も繰り返される。ウェハ上に印刷される各パターンは、以前に形成されたパターンと位置合わせされ、徐々に導体、絶縁体、選択的にドープされた領域が構築され、最終装置が形成される。
【0020】
半導体製造では、半導体装置（トランジスタ、コンデンサ、抵抗など）を作成した後、それらを互いに接続して所望の電気回路を形成する。これは、バックエンドオブライン（ＢＥＯＬ）プロセスと総称される一連の工程で行われる。ＢＥＯＬプロセスでは、誘電体層で互いに絶縁されたさまざまな金属相互接続（ワイヤやビアなど）を作成して、半導体装置同士を接続する。歴史的には、ＢＥＯＬ相互接続はアルミニウムで作られていた。しかし、最近のマイクロプロセッサの多くは、導電性が高く、配線のタイミング遅延を低減できるため、銅（Ｃｕ）を（新しいｌｏｗ－ｋ誘電体とともに）配線材料として使用している。
【0021】
相互接続の寸法が、７ｎｍノードを超える微細化が進む中、トランジスタ技術の進歩にもかかわらず、線路抵抗の大幅な増大は回路全体の性能を著しく低下させる。特に、Ｃｕは厚いバリア層や接着層を必要とするため、Ｃｕの体積が減少し、抵抗が増加するため、Ｃｕ相互接続の拡張性に疑問が持たれている。さらに、粒界散乱と表面粗さ散乱の悪影響は、Ｃｕの線幅が小さくなるほど大きくなり、結果として抵抗率が多項式に増加する。
【0022】
そのため、代替導体が研究されてきた。例えば、ＣｏやＲｕといった従来の金属もかなり研究されているが、これらもＣｕと同様の理由で抵抗率の上昇に悩まされている。一方、トポロジカル絶縁体のような代替材料は、抵抗率のサイズ効果をほとんど、あるいは全く示さない。しかし、キャリア密度は低く、現実的な集積化は困難である。
【0023】
より小さなノードにスケールダウンできる導電性材料の必要性を認識し、現在研究されている材料がＣｕを上回らないかもしれないことを認識し、本開示の実施形態は、バルクトポロジカル半金属材料に基づくトポロジカル相互接続のための構造、及びその製造方法を含んでいる。本発明者らによって発見されたように、バルクトポロジカル半金属材料は、現在の相互接続材料と比較して、特に小さな（例えば、５ｎｍ及び３ｎｍ）ノードで、改善された抵抗サイズ効果を示す。場合によっては、トポロジカル半金属材料は、正の抵抗率サイズ効果を示す（例えば、ノードが小さくなるにつれて、金属の抵抗率が減少する）。
【0024】
すなわち、本発明者らは、材料固有の量子輸送シミュレーションを用いて、トポロジカル半金属の抵抗－面積スケーリングがＣｕなどの従来金属と質的に異なることを初めて発見し、ここに開示した。つまり、厚さが減少するＣｕ薄膜では、無秩序が存在すると抵抗－面積積がバルク値よりも上昇する。一方、トポロジカル半金属の代表格であるＣｏＳｉなどでは、例えば、無秩序があっても抵抗面積は膜厚とともに減少する。このようなトポロジカル半金属の意外な特性は、従来、当業者には知られていなかった。さらに、本発明者らは、この半金属材料がフェルミ準位において十分に高いキャリア密度を有することを発見し、提案する用途に実用化できることを明らかにした。これらの知見は、以下の図１３～図２０に関してより詳細に示され、議論される。
【0025】
トポロジカル半金属は、伝導帯と価電子帯がフェルミエネルギー近傍の第１ブリルアンゾーン内の離散的な節点またはループに沿って接触する新しいクラスの物質である。このようなバンドクロス点は、反転対称性あるいは時間反転対称性が破れた３Ｄ物質、すなわち３Ｄ非中心対称あるいは３Ｄ磁性体において強固である。バンドクロス点の位置はブリルアンゾーンでシフトする可能性があるが、材料パラメータの摂動によって除去することはできない。
【0026】
これらのバンドクロス点は、一般にワイルノードと呼ばれる。各ワイルノードの整数値の位相不変量（チャーン数）は、その「ベリー曲率」のフラックスとして定義することができ、ベリー曲率とは磁場の運動量空間アナログのことである。このように、ワイルノードは、運動量空間磁気単極子、すなわちベリー曲率のソースまたはシンクに相当する。磁束線が閉じたループを形成しなければならないのと同じように、ブリルアンゾーンでは、反対のチャーン数を持つワイルノードがペアになって現れなければならない。さらに、それらは互いに消滅することによってのみ取り除くことができる。
【0027】
トポロジカル半金属のもう一つの特徴は、２つのワイルノードをペアで結ぶトポロジカル表面状態が存在し、フェルミエネルギーで開いたフェルミアークを形成していることである。一方のワイルノードから他方のワイルノードに向かう表面バンドの数は、ワイルノードに付随するチャーン数に等しい。また、構造または材料パラメータの摂動は、ワイルノードのペアが互いに消滅しない限り、フェルミアークを除去することはできず、このことは、材料のバンド構造のトポロジーがこのために変化しなければならないことを意味する。したがって、ワイルノードとフェルミアークの両方は、トポロジー的に保護されていると言える。
【0028】
トポロジカル半金属には多くの種類がある。ノードにおけるバンドクロスやバンド縮退の次元性によって大別される。
【0029】
０Ｄバンドクロスを持つものとして、ワイル半金属とマルチフォールドフェルミオン半金属がある。前者は２回、後者は３回、４回、６回、８回のバンド縮退をノードに持つ。非磁性、非中心対称のワイル半金属としては、ＴａＡｓ、ＴａＰ、ＮｂＡｓ、ＮｂＰファミリー、（Ｍｏ，Ｗ）Ｔｅ２、ＬａＡｌＧｅ、ＴａＩｒＴｅ４がある。磁性ワイル半金属には：Ｃｏ３Ｓｎ２Ｓ２、Ｍｎ３＋ｘＳｎ１－ｘ、ＥｕＣｄ２Ａｓ２、ＲＡｌＧｅ（Ｒは希土類金属）、およびＰｒＡｌＧｅを含む。マルチフォールドフェルミオン半金属としては、ＣｏＳｉ、ＲｈＳｉ、ＣｏＧｅ、ＲｈＧｅ、およびＡｌＰｔが挙げられる。ダブル－ワイルフェルミオンも、いくつかの実施形態において使用され得る。
【0030】
ワイルノードとフェルミアークは、スピン軌道結合のある非磁性カイラル結晶にも存在する。これらのいわゆるクレーマーワイルフェルミオントポロジカル半金属の候補としては：Ａｇ３ＢＯ３（ＳＧ－１５６）、ＴｌＴｅ２Ｏ６（ＳＧ－１５０）、Ａｇ２Ｓｅ（ＳＧ－１９）などを含み、ＳＧ＝空間群である。
【0031】
１Ｄのバンドクロスを持つトポロジカル半金属は、トポロジカル節線半金属と呼ばれる。これらの半金属は：Ｃｏ２ＭｎＧａおよびＸＹ４結晶（Ｘ＝Ｉｒ、Ｔａ、Ｒｅ；Ｙ＝Ｆ、Ｃｌ、Ｂｒ、Ｉ）は、ＩｒＦ４と同様に八面体からなる格子を有している。
【0032】
上記のトポロジカル半金属の他に、もう一つの特徴的なタイプのトポロジカル導電材料、すなわち３点トポロジカル金属がある。この材料は、トポロジカルに保護された３つのバンドからなるワイルノードを持ち、そのうちの２つはブリルアンゾーンにおいて対称性の高い方向に沿って縮退しているのが特徴である。伝導帯と価電子帯の間のバンドギャップがこの対称性の高い線に沿って閉じている点で、トポロジカル半金属と区別される。３点トポロジカル金属の例としては、ＷＣ、ＭｏＣ、ＭｏＰ、ＭｏＮ、ＺｒＴｅなどがある。
【0033】
トポロジカル半金属は、トポロジカル絶縁体とは異なり、フェルミ準位でのキャリア密度が非常に高く、キャリア移動度も高いため、高い通電容量が実現できる。トポロジカル半金属スケールの寸法が～１０ｎｍ以下になると、フェルミアーク状態を経由したキャリア輸送が顕著になり、バルク状態の輸送を圧倒する可能性がある。不純物散乱の種類とトポロジカル半金属の種類によっては、顕著な表面状態輸送が～１００μｍまで持続する可能性がある。
【0034】
フェルミアーク状態を介した電子伝送は、膜厚が材料に依存する閾値（例えばＣｏＳｉでは～２．５ｎｍ）を超えれば欠陥や不純物に強く、膜厚が非常に小さくてもフェルミアーク表面電子の高い移動度を確保することができる。さらに、ワイルノードを横切る複数のバンドが互いに直交しているため、バルク電子の散乱が一般に抑制され、ワイルノード近傍のバルク状態電子の高い移動度が確保される。これらのことから、（１）高いチャーン数、（２）多数のワイルノードのペア、（３）フェルミ準位近傍のトポロジカルトリビアルバンドの数が非常に少ない、あるいは全くないトポロジカル半金属は、スケーリングＢＥＯＬ相互接続用途に好ましい材料であることがわかる。
【0035】
例えば、ウェイル半金属であるＮｂＡｓは、サブミクロンスケールでバルク抵抗（～３５μΩ－ｃｍ）よりも低い抵抗率（１～５μΩ－ｃｍ）を示し、５ｎｍノード寸法で抵抗－容量積（ＲＣ）を５０％以上低減できる可能性がある。トポロジカル金属ＭｏＰでも極めて低い抵抗率が観測されている（２Ｋで～９ｎΩ－ｃｍ、３００Ｋで８．２μΩ－ｃｍ）。比較として、Ｃｕのバルク抵抗は～２μΩ－ｃｍで、１５～１８ｎｍスケールでは～１５μΩ－ｃｍに増加する。
【0036】
本開示の実施形態は、トポロジカル半金属のブランケット堆積に基づくシングルダマシン及びビアラスト集積スキームの両方に対するプロセスフローを含む。本明細書で議論するように、トポロジカル半金属およびトポロジカル金属の実施形態は、（これらに限定されない）ワイル半金属ＮｂＡｓ、ＴａＡｓ、ＮｂＰ、ＴａＰ、（Ｍｏ、Ｗ）Ｔｅ２など；マルチフォールドフェルミオン系ＲｈＳｉ、ＣｏＳｉなど、磁性ワイル半金属Ｃｏ３Ｓｎ２Ｓ２、Ｍｎ３＋ｘＳｎ１－ｘ、ＰｒＡｌＧｅなど；クレーマーワイルフェルミオンＡｇ２Ｓｅなど、および３点トポロジカル金属ＭｏＰ、ＷＣなどを含む。
【0037】
本開示の実施形態は、個々の半導体装置（例えば、トランジスタ、コンデンサ、抵抗器など）間のＢＥＯＬ相互接続（例えば、ワイヤ及びビア）の材料としてトポロジカル半金属を利用する方法及び構造を含む。トポロジカル半金属は薄膜として堆積される。その後、トポロジカル半金属を減算的にパターニングし、線もしくはビアまたはその両方を形成する。これは、任意の適切な製造プロセス（例えば、エッチングプロセス）を使用して行うことができる。露出した、酸化トポロジカル半金属もしくはトポロジカル金属またはその両方の領域は、次に、エッチングによって除去される。
【0038】
いくつかの実施形態において、酸化トポロジカル半金属を除去した後、薄い保護材料を堆積させてもよい。前記保護層の実施形態は、例えば、誘電体（ＳｉＣＮ、ＳｉＮ、ＳｉＣ）、金属（ＡＬＤ＝ＴａＮ、ＴｉＮ）、グラフェンなどを含んでもよい。次に、保護層を有する相互接続線およびビアの上に誘電体材料を堆積させる。誘電体材料を化学機械研磨（ＣＭＰ）して、配線もしくはビアまたはその両方の上面を露出させる。配線もしくはビアまたはその両方の上面が露出したら、密閉誘電体キャップ層を堆積する。
【0039】
いくつかの実施形態において、トポロジカル半金属は、各ワイルノードについて定義された反対の電子キラリティー±Ｃを有する非ゼロのトポロジカル不変のチャーン数（Ｃ）を有するバルクバンドクロスのペア（ワイルノードと呼ばれる）を含んでいる。さらに、トポロジカル半金属は、ワイルノードから発せられるロバストギャップレス表面バンド（フェルミアークと呼ばれる）を有し、フェルミアークの数は、関連する各ワイルノードのチャーン数に等しい。いくつかの実施形態では、トポロジカル半金属のフェルミエネルギーは、そのワイルノードのエネルギーから～２５ｍｅＶの範囲内にある。
【0040】
いくつかの実施形態では、トポロジカル半金属は、バンド直交性によるワイルノード付近の抑制されたバルクキャリア散乱と、表面フェルミアーク状態からの大きな寄与による高い伝導性を示し、寸法が小さくなるにつれて抵抗率の減少を生じさせる。トポロジカル半金属は大きなスピン軌道相互作用を持ち、非自明なスピン構造を持つバルクバンドとフェルミアークをもたらす可能性がある。
【0041】
トポロジカル半金属の代表的な実施形態としては、ワイル半金属ＮｂＡｓ、ＴａＡｓ、ＮｂＰ、ＴａＰ、（Ｍｏ、Ｗ）Ｔｅ２；ディラック半金属ＣｄＡｓ；マルチフォールドフェルミオンＣｏＳｉ、ＲｈＳｉ、磁気ワイル半金属Ｃｏ３Ｓｎ２Ｓ２、Ｍｎ３＋ｘＳｎ１－ｘ、クレーマーワイルフェルミオンＡｇ３ＢＯ３、Ａｇ２Ｓｅが含まれる。トポロジカル金属の代表的な実施形態は、３点トポロジカル金属ＭｏＰ、ＷＣなどを含む。トポロジカル半金属の厚さは、２～１００ｎｍの範囲であってよく、いくつかの実施形態では、３～１０ｎｍの間の厚さが好ましい範囲である。
【0042】
ここで図に目を向けると、図１Ａ～６Ｃは、本開示の実施形態に従って、製造プロセスの様々な段階においてトポロジカル半金属を使用して単一ダマシンを作成するプロセスを描いている。特に、図１Ａは、製造プロセスの中間段階におけるトポロジカル相互接続１００（シングルダマシン）を描いた断面図である。図１Ａは、基板又は誘電体１０２の上にトポロジカル半金属１０４を最初に形成した後のトポロジカル相互接続１００を示す。
【0043】
トポロジカル半金属１０４は、本明細書で議論するように、任意の適切なトポロジカル半金属であってよい。例えば、トポロジカル半金属１０４は、ＮｂＡｓであってもよい。さらに、基板または誘電体１０２上にトポロジカル半金属１０４を形成することは、半導体上に半金属を堆積させるための任意の適切な製造プロセスを用いて行われてもよい。例えば、ブランケット堆積技術（例えば、ＰＶＤ又はＣＶＤ）を使用して、基板又は誘電体１０２上にＮｂＡｓを堆積させてもよい。
【0044】
ここで図１Ｂを参照すると、本開示の実施形態による、図１Ａのトポロジカル相互接続を示す平面（トップダウン）図が示されている。図１Ｂに示すように、トポロジカル半金属１０４は、ダマシン（例えば、トポロジカル相互接続１００）が形成されているトポロジカル半金属１０４に最初はギャップがないように、基板または誘電体１０２の領域上に堆積される。
【0045】
次に図２Ａ～２Ｃを参照すると、減算的ラインパターニングは、トポロジカル半金属１０４の１つまたは複数の線をそれらの間にギャップを有するように作成するために実行される。サブトラクティブラインパターニングは、トポロジカル半金属１０４の一部を除去するための任意の適切な製造プロセスを利用してもよい。例えば、トポロジカル半金属１０４の一部を除去するために、エッチングが使用されてもよい。エッチングは、基板又は誘電体１０２に至るまで、ギャップ内の部分を除去してもよい。これは、トポロジカル半金属１０４の間の基板又は誘電体１０２の間隙を示す図２Ｂの平面図、及びトポロジカル相互接続１００の側面図（例えば、図２Ａを右から見て）を示す図２Ｃに最もよく示されている。
【0046】
ここで図３Ａ～３Ｃを参照すると、トポロジカル半金属１０４の酸化部分が除去され、トポロジカル半金属１０４の頂部及び側面、並びにトポロジカル半金属１０４の線間の基板又は誘電体１０２の頂部に保護層１０６が形成される。保護層１０６は、トポロジカル半金属１０４を酸化から保護する任意の適切な層であってよい。例えば、保護層１０６は、誘電体（例えば、ＳｉＣＮ、ＳｉＮ、ＳｉＣ）又は金属（例えば、ＡＬＤ＝ＴａＮ、ＴｉＮ）であってもよい。トポロジカル半金属１０４の酸化層は、任意の適切な製造プロセス（例えば、ＣＭＰ研磨プロセス）を用いて除去することができる。同様に、保護層１０６は、任意の適切な製造プロセスを用いて、トポロジカル半金属１０４及び基板／誘電体上に形成されてもよい。例えば、プロアクティブメタル層は、堆積技術を使用して形成されてもよい。
【0047】
図３Ｂ及び３Ｃに示すように、保護層は、トポロジカル半金属１０４と、基板又は誘電体１０２の以前に露出した部分の上部との両方を覆っている。しかしながら、保護層は、トポロジカル半金属１０４の個々の層間のギャップ１０７が残るほど十分に薄い。
【0048】
ここで図４Ａ～４Ｃを参照すると、保護層１０６の上に誘電体層１０８が形成されている。誘電体層１０８は、任意の適切な誘電体材料及び製造技術を使用して形成されてもよい。図４Ｃに示すように、誘電体層１０８は、トポロジカル半金属１０４の線間のギャップ１０７を埋める。さらに、誘電体層１０８は、保護層１０６の上に形成される。
【0049】
ここで図５Ａ～５Ｃを参照すると、誘電体層１０８は、研磨プロセス（例えば、誘電体ＣＭＰプロセス）を受けている。誘電体層１０８は、トポロジカル半金属１０４の線間のギャップ１０７を埋めるだけのように除去されてもよい。例えば、図５Ｂ及び５Ｃに示すように、誘電体層１０８は、誘電体層１０８の上部が保護層１０６の最上部（すなわち、基板又は誘電体１０２ではなくトポロジカル半金属１０４の上にある部分）と同一平面となるように除去される。
【0050】
ここで図６Ａ～６Ｃを参照すると、誘電体キャップ１１０が、保護層１０６及び誘電体層１０８の露出部分の上に形成されている。誘電体キャップ１１０は、任意の適切な製造プロセスを用いて形成されてもよい。例えば、誘電体キャップ１１０を形成することは、保護層１０６及び誘電体層１０８の上に誘電体（例えば、ｌｏｗ－ｋ）材料を堆積させることを含んでもよい。
【0051】
図７Ａ～１２Ｂは、本開示の実施形態による、製造プロセスの様々な段階におけるトポロジカル半金属を用いたビアの作成プロセスを示す図である。特に、図７Ａは、製造プロセスの中間段階におけるトポロジカル相互接続７００（ビアのセットを含む）を描写する断面図である。図７Ａは、基板又は誘電体７０２の上にトポロジカル半金属７０４を最初に形成した後のトポロジカル相互接続７００を示す。
【0052】
トポロジカル半金属７０４は、本明細書で論じるように、任意の適切なトポロジカル半金属であってよい。例えば、トポロジカル半金属７０４は、ＮｂＡｓであってもよい。さらに、基板または誘電体７０２上にトポロジカル半金属７０４を形成することは、半導体上に半金属を堆積させるための任意の適切な製造プロセスを用いて行われてもよい。例えば、ブランケット堆積技術（例えば、ＰＶＤまたはＣＶＤ）を使用して、基板または誘電体７０２上にＮｂＡｓを堆積させてもよい。
【0053】
ここで図７Ｂを参照すると、本開示の実施形態による、図７Ａのトポロジカル相互接続を示す平面（トップダウン）図が示されている。図７Ｂに示すように、トポロジカル半金属７０４は、ビア（例えば、トポロジカル相互接続７００）が形成されているトポロジカル半金属７０４に最初はギャップがないように、基板または誘電体７０２の領域上に堆積される。
【0054】
ここで図８Ａ～８Ｂを参照すると、サブトラクティブラインパターニングは、トポロジカル半金属７０４の１つまたは複数の線をそれらの間にギャップを有するように作成するために実行される。サブトラクティブラインパターニングは、トポロジカル半金属７０４の一部を除去するための任意の適切な製造プロセスを利用してもよい。例えば、トポロジカル半金属７０４の一部を除去するために、エッチングが使用されてもよい。エッチングは、基板または誘電体７０２に至るまで、ギャップ内の部分を除去してもよい。これは、トポロジカル半金属７０４の間の基板または誘電体７０２のギャップを示す図８Ｂの平面図に最もよく示されている。
【0055】
さらに、複数のビア７０５（例えば、トポロジカル半金属７０４の押し出し）を作成するために、ビアパターニングが行われる。ビアパターニングのための任意の適切な製造工程が実行されてもよい。例えば、ビア７０５が形成されるべきトポロジカル半金属７０４をエッチング（又は実質的にエッチング）しないように、エッチングプロセス中にマスクを用いてもよい。
【0056】
ここで図９Ａ～９Ｂを参照すると、トポロジカル半金属７０４の酸化部分が除去され、保護層７０６がトポロジカル半金属７０４の頂部及び側面に形成される。いくつかの実施形態（図示せず）において、保護層７０６は、トポロジカル半金属７０４の線間の基板又は誘電体７０２の上にも形成されてもよい。保護層７０６は、トポロジカル半金属７０４を酸化から保護する任意の適切な層であってよい。例えば、保護層７０６は、誘電体（例えば、ＳｉＣＮ、ＳｉＮ、ＳｉＣ）又は金属（例えば、ＡＬＤ＝ＴａＮ、ＴｉＮ）であってもよい。トポロジカル半金属７０４の酸化層は、任意の適切な製造プロセス（例えば、ＣＭＰ研磨プロセス）を用いて除去することができる。同様に、保護層７０６は、任意の適切な製造プロセスを用いて、トポロジカル半金属７０４及び基板／誘電体上に形成されてもよい。例えば、プロアクティブメタル層は、堆積技術を使用して形成されてもよい。
【0057】
図９Ｂに示すように、保護層７０６は、トポロジカル半金属７０４の上にのみ堆積されてもよい。保護層７０６は、ビア７０５の上だけでなく、トポロジカル半金属７０４の全体の上に堆積されてもよい。さらに、保護層７０６は、図９Ａに示すように、ビア７０５の側面上に堆積されてもよい。いくつかの実施形態では、保護層７０６は、基板または誘電体７０２の以前に露出した部分の上にも堆積される。しかしながら、保護層は十分に薄く、トポロジカル半金属７０４の個々の層間のギャップが残っていてもよい。
【0058】
ここで図１０Ａ～１０Ｂを参照すると、誘電体層７０８が保護層７０６の上に形成されている。誘電体層７０８は、任意の適切な誘電体材料及び製造技術を使用して形成されてもよい。図１０Ｂに示すように、誘電体層７０８は、トポロジカル半金属７０４の線間のギャップを埋める。さらに、誘電体層７０８は、ビア７０５の上に形成される。
【0059】
ここで図１１Ａ～１１Ｂを参照すると、誘電体層７０８は、研磨プロセス（例えば、誘電体ＣＭＰプロセス）を受ける。誘電体層７０８は、ビア７０５の間のギャップを埋めるように除去されてもよい。例えば、図１１Ｂに示すように、誘電体層７０８は、誘電体層７０８の最上部が保護層７０６の最上部（すなわち、ビア７０５の上にあり、トポロジカル半金属７０４の残りの部分ではない部分）と同一平面となるように除去される。この結果、ビア７０５の上にある保護層７０６が露出することになる。
【0060】
ここで図１２Ａ～１２Ｂを参照すると、保護層７０６及び誘電体層７０８の露出部分の上に誘電体キャップ７１０が形成されている。誘電体キャップ７１０は、任意の適切な製造プロセスを用いて形成されてもよい。例えば、誘電体キャップ７１０を形成することは、保護層７０６及び誘電体層７０８の上に誘電体（例えば、ｌｏｗ－ｋ）材料を堆積させることを含んでもよい。
【0061】
ここで図１３Ａを参照すると、本開示の実施形態による、様々な線厚におけるＣｏＳｉの全コンダクタンスへの表面状態寄与１３０２及びバルク状態寄与１３０４を示すグラフ１３００が示されている。特に、図１３Ａに示される表面状態寄与１３０２及びバルク状態寄与１３０４は、２つの寄与の組み合わせが単位長さ当たりの全コンダクタンス（Ｇ／Ｌ）の１００％に加算されるように正規化される。
【0062】
図１３Ａに示すように、２０～４５原子層厚（Å）のＣｏＳｉスラブまたはフィルムでは、表面状態がＣｏＳｉスラブのコンダクタンスの大部分を担っている。さらに、スラブの厚さが薄くなるにつれて、コンダクタンス全体に対する表面状態の寄与が大きくなる。例えば、スラブの厚さが４０Åの場合、表面状態は全コンダクタンスの８０％強を担っている。スラブの厚さが２２Åまで減少すると、この寄与率は９０％以上に増加する。
【0063】
ここで図１３Ｂを参照すると、本開示の実施形態による、ＣｏＳｉの表面状態のキャリア伝導を説明する図１３５０が示されている。具体的には、図１３Ｂは、上面及び下面にノッチ１３５４を有するスラブ１３５２における表面状態伝送のトポロジカル保護の模式図を示している。線１及び線２は、電子がほとんど抵抗を加えることなく、ノッチ１３５４の周りを移動することができることを示す。
【0064】
図１３Ｂに示すように、表面状態のキャリア伝導は、ロスレス伝送の少なくとも１つの量子を維持する。ノッチ１３５４のような表面欠陥が存在する場合、表面状態の電子は、後方散乱するのではなく、ノッチ１３５４の周りに曲がるであろう。これは、図１４Ａ及び１４Ｂに示される、無秩序が存在する場合でさえ、抵抗－面積（ＲＡ）積が厚さの減少に伴って低下する傾向を示す理由を説明するものである。
【0065】
図１４Ａは、本開示の実施形態による、様々なスラブ厚さでの［００１］方向に沿ったＣｕ及びＣｏＳｉの抵抗－面積（ＲＡ）積のスケーリングを示すグラフ１４００である。具体的には、グラフ１４００は、強い表面障害をシミュレートするための表面ノッチを有する、及び有しない、ＣｏＳｉスラブ及びＣｕスラブのＲＡ積を示す。
【0066】
８～４０原子層（ＡＬ）ＣｏＳｉスラブでは、（ＲＡ）ｓｌａｂは（ＲＡ）ｂｕｌｋより著しく低く、Ｃｕとは対照的に、～２ｎｍまで低下し続ける。これは、スラブがノッチを含んでいるかどうかに関係なく、当てはまる。特に、ノッチ１４０８を有しないＣｏＳｉスラブは、ノッチ１４０６を有するＣｏＳｉスラブよりも（ＲＡ）ｓｌａｂ／（ＲＡ）ｂｕｌｋ比が幾分小さくなっている。しかしながら、ノッチ１４０６を有するＣｏＳｉスラブ及びノッチ１４０８を有しないＣｏＳｉスラブは、ノッチ１４０２を有するＣｕスラブ又はノッチ１４０４を有しないＣｕスラブよりもかなり小さい（ＲＡ）ｓｌａｂ／（ＲＡ）ｂｕｌｋ比を有する。
【0067】
このスラブＲＡとバルクＲＡとの関係は、図１４Ｂのグラフ１４５０に示すように、［０１０］に沿ったような他の搬送方向においても成立する。
【0068】
図１５は、本開示の実施形態による、様々なスラブ厚さにおける［００１］方向に沿った、ノッチを有する及び有しないＴａＡｓの抵抗－面積の積スケーリングを示すグラフ１５００である。図１５に示すように、ワイル半金属であるＴａＡｓは、小さなスラブ厚さでＣｕ（図１４Ａ及び１４Ｂに示す）と比較して改善された特性を示し、ＴａＡｓの（ＲＡ）ｓｌａｂ／（ＲＡ）ｂｕｌｋ比は概してＣｏＳｉとＣｕとの間に収まる。これは、データポイント１５０４で示されるように、ノッチを有さないＴａＡｓに特に当てはまる。ノッチがあっても（データポイント１５０２で示すように）、ＴａＡｓは、より小さなスラブ厚さでＣｕと同等、時にはより良い（ＲＡ）ｓｌａｂ／（ＲＡ）ｂｕｌｋ比を示す。
【0069】
図１３～図１５に関して説明した半金属の異なる特性の結果として、トポロジカルセミメタル相互接続は、従来のＣｕ相互接続と比較して、線路抵抗が減少している。これは、図１６及び図１７に示されている。最初に図１６を参照すると、本開示の実施形態に従って、銅相互接続と比較してトポロジカル半金属ＮｂＡｓ相互接続を使用する５ｎｍ技術ノードの相対的線路抵抗の予測を示すグラフ１６００が図示されている。図１６は、３０ｎｍのＢＥＯＬピッチを有する５ｎｍのノード寸法を想定している。また、図１６は、Ｃｕについて、２ｎｍのＰＶＤ ＴａＮ障壁層と２ｎｍのＣＶＤ Ｃｏ濡れ層が存在し、Ｃｕの線路抵抗はほぼ１に正規化されると仮定している。
【0070】
また、グラフ１６００は、様々な条件下でのトポロジカル半金属（この場合、ＮｂＡｓ）の相対的線路抵抗の予測を含む。具体的には、グラフ１６００は、１μΩ－ｃｍ～５μΩ－ｃｍの範囲の抵抗率（ρ）を有するトポロジカル半金属の予測線路抵抗を示す。この範囲は、ＮｂＡｓトポロジカルセミメタルの実験値と一致する。さらに、グラフ１６００は、０ｎｍの濡れ層から２ｎｍの濡れ層までの様々な濡れ層要件でのこれらの予測線路抵抗を示しており、これは、予想される要件と一致するものである。特定の濡れ層要件は、例えば、どの特定のトポロジカル半金属が使用されるかを含む、所定の実装の様々な態様に依存し得る。
【0071】
図１６に示すように、ノード寸法が５ｎｍの場合、Ｃｕの代わりにＮｂＡｓを相互接続に使用すると、線ＲＣを５ｎｍのＣｕワイヤの線路抵抗の約１０％（ρ＝１μΩ－ｃｍ、濡れ層０ｎｍあり）から６０％（保守的にρ＝５μΩ－ｃｍ、濡れ層２ｎｍあり）に低減させることができる。
【0072】
次に図１７を参照すると、本開示の実施形態による、銅相互接続と比較したトポロジカルセミメタルＮｂＡｓ相互接続を使用した３ｎｍ技術ノードの相対的線路抵抗予測を示すグラフ１７００が図示されている。グラフ１７００は、図１６のグラフ１６００と同じ仮定を含む。図１７に示すように、３ｎｍのノード寸法について、Ｃｕの代わりに相互接続にＮｂＡｓを使用すると、線路抵抗を３ｎｍのＣｕワイヤの線路抵抗の約６％（ρ＝１μΩ－ｃｍ、０ｎｍの濡れ層あり）と４７％（保守的に、ρ＝５μΩ－ｃｍ、２ｎｍの濡れ層あり）の間に低減させることができる。
【0073】
図１８は、本開示の実施形態による、線路抵抗、線路容量、およびビア抵抗の、総バックエンドオブライン（ＢＥＯＬ）負荷に対する相対的寄与を示すグラフ１８００である。図１８に示すように、ＢＥＯＬ寄生負荷には、最終的にチップ性能を制限する３つの寄与因子：線路抵抗、ラインキャパシタンス、ビア抵抗が存在する。性能（周波数で定量化）は、線路抵抗に最も敏感であり、線路容量がそれに続き、最後にビア抵抗がそれに続く。従って、線路抵抗を除去または低減することで、チップの周波数を２倍以上に高めることができる。一方、ラインキャパシタンスとビア抵抗を除去した場合、チップの周波数はそれぞれ～２４％と～１０％程度しか増加しない。
【0074】
線路抵抗の３０％、５０％、９０％低減が有する効果を図１９及び図２０に示す。特に、図１９および図２０は、線路抵抗がＢＥＯＬの寄生負荷の主な要因であること（図１８）と共に、セミメタルを使用して達成可能な線路抵抗の３０％、５０％、および９０％の低減が、いかに大幅な性能向上となるかを示している。
【0075】
最初に図１９を参照すると、本開示の実施形態による、最大周波数および電力使用量に対する線路抵抗の低減の効果を示すグラフ１９００が図示されている。特に、電力対周波数の線は、Ｃｕ基準１９０２、３０％の線路抵抗低減１９０４、５０％の線路抵抗低減１９０６、および９０％の線路抵抗低減１９０８について示されている。グラフは、最大動作電力におけるＣｕの周波数が１であり、Ｃｕの最大動作電力も１であるように、正規化されている。
【0076】
次に図２０を参照すると、本開示の実施形態による、銅配線と比較してトポロジカル半金属相互接続を使用して達成可能な相対的最大周波数を示すグラフ２０００が図示されている。特に、グラフ２０００は、正規化されたＣｕ基準と比較して、３０％の線路抵抗低減、５０％の線路抵抗低減、及び９０％の線路抵抗低減の最大周波数上昇を示す。
【0077】
図１９、図２０に示すように、５ｎｍで線路抵抗を３０～５０％削減した場合の性能影響は、アイソパワーで（つまりチップ消費電力を固定値で比較した場合）１０～１８％の周波数上昇となる。一方、５ｎｍで線路抵抗を９０％低減した場合、アイソパワーで３７％の周波数上昇となる。従って、ＢＥＯＬ相互接続にＣｕの代わりにトポロジカル半金属を用いると、半導体チップの性能を大幅に向上させることができる。
【0078】
本明細書で使用される用語は、特定の実施形態を説明する目的のみのものであり、様々な実施形態を限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数形も含むことが意図される。本明細書で使用される場合、用語「含む（includes）」もしくは「含む（including）」またはその両方は、記載された特徴、整数、ステップ、操作、要素、もしくは構成要素またはこれらの組み合わせの存在を規定するが、１つまたは複数の他の特徴、整数、ステップ、操作、要素、構成要素、もしくはそれらの群またはこれらの組み合わせの存在又は追加を排除しないことがさらに理解されるであろう。様々な実施形態の例示的な実施形態のこれまでの詳細な説明において、本書の一部を構成し、様々な実施形態が実施され得る特定の例示的な実施形態が図示の方法で示されている添付図面（ここで、同数の数字は同種の要素を表す）が参照された。これらの実施形態は、当業者が実施形態を実践できるように十分詳細に説明されたが、他の実施形態を用いてもよく、様々な実施形態の範囲から逸脱することなく、論理的、機械的、電気的、及び他の変更を行うことができる。これまでの説明では、様々な実施形態を徹底的に理解するために、多数の具体的な詳細が示された。しかし、様々な実施形態は、これらの具体的な詳細がなくても実施することができる。他の例では、実施形態を不明瞭にしないために、よく知られた回路、構造、及び技術は詳細に示されていない。
【0079】
本明細書で使用される場合、項目に関して使用される「多数の」は、１つまたは複数の項目を意味する。例えば、「多数の異なるタイプのネットワーク」は、１つまたは複数の異なるタイプのネットワークである。
【0080】
異なる参照番号が、共通の番号の後に異なる文字（例えば、１００ａ、１００ｂ、１００ｃ）または句読点の後に異なる番号（例えば、１００－１、１００－２、または１００．１、１００．２）が続く場合、文字または次の番号（例えば、１００）を含まない参照文字のみの使用は、全体としての要素群、群の任意のサブセット、または群の例示的な標本を指すことができる。
【0081】
さらに、フレーズ「少なくとも１つの」は、項目のリストと共に使用される場合、リストされた項目の１つまたは複数の異なる組み合わせを使用することができ、リスト内の各項目の１つだけが必要である場合があることを意味する。言い換えれば、「少なくとも１つの」は、リストから任意の組み合わせの項目と数を使用することができるが、リスト内のすべての項目が必要なわけではないことを意味する。項目は、特定の物、事、カテゴリーでもよい。
【0082】
例えば、限定されないが、「項目Ａ、項目Ｂ、または項目Ｃの少なくとも１つ」は、項目Ａ、項目Ａおよび項目Ｂ、または項目Ｂを含み得る。この例はまた、項目Ａ、項目Ｂ、および項目Ｃまたは項目Ｂおよび項目Ｃを含み得る。もちろん、これらの項目の任意の組み合わせが存在することができる。いくつかの例示的な例では、「少なくとも１つの」は、例えば、限定されないが、項目Ａの２つ；項目Ｂの１つ；および項目Ｃの１０個；項目Ｂの４つおよび項目Ｃの７つ；または他の適切な組合せであり得る。
【0083】
前述において、様々な実施形態が参照される。しかしながら、本開示は、具体的に説明された実施形態に限定されないことが理解されるべきである。その代わりに、異なる実施形態に関連するか否かにかかわらず、記載された特徴及び要素の任意の組み合わせが、本開示を実施及び実践するために企図される。多くの修正、変更、及び変形が、記載された実施形態の範囲から逸脱することなく、当業者にとって明らかであろう。さらに、本開示の実施形態は、他の可能な解決策に対する、または先行技術に対する利点を達成することができるが、特定の利点が所定の実施形態によって達成されるか否かは、本開示を限定するものではない。したがって、記載された態様、特徴、実施形態、および利点は、単に例示であり、請求項に明示的に記載されている場合を除き、添付の請求項の要素または制限とは見なされない。さらに、以下の請求項は、本発明の真の範囲に含まれるすべての変更および修正をカバーするものと解釈されることが意図される。
【図1A】
【図1B】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【国際調査報告】