(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-11-22
(54)【発明の名称】光子計数用フロントエンド電子回路
(51)【国際特許分類】
G01T 1/17 20060101AFI20231115BHJP
A61B 6/03 20060101ALI20231115BHJP
【ＦＩ】
G01T1/17 G
G01T1/17 H
G01T1/17 A
A61B6/03 320R
A61B6/03 373
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023525534
(86)(22)【出願日】2021-11-03
(85)【翻訳文提出日】2023-06-16
(86)【国際出願番号】 EP2021080506
(87)【国際公開番号】W WO2022101071
(87)【国際公開日】2022-05-19
(31)【優先権主張番号】102020129875.7
(32)【優先日】2020-11-12
(33)【優先権主張国・地域又は機関】DE
(81)【指定国・地域】
(71)【出願人】
【識別番号】521548733
【氏名又は名称】アーエムエス インターナショナル アーゲー
【氏名又は名称原語表記】ＡＭＳ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＡＧ
【住所又は居所原語表記】Ｅｉｃｈｗｉｅｓｓｔｒａｓｓｅ １８ｂ， Ｊｏｎａ， Ｓｗｉｔｚｅｒｌａｎｄ
(74)【代理人】
【識別番号】110002952
【氏名又は名称】弁理士法人鷲田国際特許事務所
(72)【発明者】
【氏名】マイケル フリドリン
(72)【発明者】
【氏名】アンドレウ ハラランボス
(72)【発明者】
【氏名】リゴ マッシモ
(72)【発明者】
【氏名】シュタイナー マティアス
(72)【発明者】
【氏名】ガヴィレロ ホアン ミゲル
【テーマコード（参考）】
2G188
4C093
【Ｆターム（参考）】
2G188AA02
2G188AA27
2G188BB02
2G188BB15
2G188CC22
2G188CC28
2G188CC29
2G188EE06
2G188EE07
2G188EE08
2G188EE12
2G188EE14
2G188EE17
4C093AA22
4C093CA04
4C093CA13
4C093EA07
4C093EB13
4C093EB20
4C093EC30
(57)【要約】
光子計数用フロントエンド電子回路（１０ａ、１０ｂ）は、増幅器回路（１１０）と、増幅器回路（１１０）の入力側と出力側との間のフィードバック経路に配置されるコンデンサ（１２０）とを備える電荷感応性増幅器（１００）を備える。コンデンサ（１２０）に並列に制御可能スイッチ（２００）が配置される。回路（１０ａ、１０ｂ）は、電荷感応性増幅器出力信号（ＣＳ）の時間遅延表現である遅延回路出力信号（ＤＳ）を供給する遅延回路（３００）を備える。出力信号生成回路（４００）は、電荷感応性増幅器出力信号（ＣＳ）から遅延回路出力信号（ＤＳ）を減算することによって出力信号（ＯＳ）を発生するように構成される。
【選択図】 図２Ｂ
【選択図】 図２Ｂ
【特許請求の範囲】
【請求項1】
出力信号（ＯＳ）を供給する出力ノード（Ｏ１０）と、入力信号（ＩＳ）を受信する入力ノード（Ｉ１０）と、
前記入力ノード（Ｉ１０）に接続される入力側と電荷感応性増幅器出力信号（ＣＳ）を供給する出力側とを有する増幅器回路（１１０）と、前記増幅器回路（１１０）の入力側と出力側との間のフィードバック経路に配置されるコンデンサ（１２０）とを備える電荷感応性増幅器（１００）と、
前記コンデンサ（１２０）に並列に配置される制御可能スイッチ（２００）と、
前記電荷感応性増幅器出力信号（ＣＳ）の時間遅延表現である遅延回路出力信号（ＤＳ）を供給する遅延回路（３００）と、
前記出力ノード（Ｏ１０）に接続され、前記出力信号（ＯＳ）を供給する出力信号生成回路（４００）と、を備え、
前記出力信号生成回路（４００）は、前記電荷感応性増幅器出力信号（ＣＳ）から前記遅延回路出力信号（ＤＳ）を減算することにより、前記出力信号（ＯＳ）を生成するように構成される、
光子計数用フロントエンド電子回路。
【請求項2】
前記遅延回路（３００）は、前記電荷感応性増幅器出力信号（ＣＳ）を受信する入力側を有し、前記遅延回路（３００）は、前記遅延回路（３００）の入力側で前記電荷感応性増幅器出力信号（ＣＳ）を受信した後、第１遅延時間（ＤＴ１）で前記遅延回路出力信号（ＤＳ）を生成するように構成される、
請求項１に記載のフロントエンド電子回路。
【請求項3】
前記電荷感応性増幅器（１１０）および前記コンデンサ（１２０）は、前記入力信号（ＩＳ）が電流パルスとして形成されるとき、前記入力信号（ＩＳ）の前記電流パルスに依存する電荷が前記コンデンサ（１２０）に蓄積されるように配置される、請求項１または２に記載のフロントエンド電子回路。
【請求項4】
前記制御可能スイッチ（２００）は、非導通状態および導通状態で動作し、前記制御可能スイッチ（２００）および前記コンデンサ（１２０）は、前記制御可能スイッチ（２００）が前記非導通状態で動作するときに、前記コンデンサ（１２０）が充電され、前記制御可能スイッチ（２００）が前記導通状態で動作するときに、前記コンデンサ（１２０）が放電されるように配置される、
請求項１～３のいずれかに記載のフロントエンド電子回路。
【請求項5】
前記コンデンサ（１２０）に蓄積された電荷を監視し、前記コンデンサ（１２０）に蓄積された電荷に応じて前記制御可能スイッチ（２００）を制御するように構成される制御回路（５００）を備える、請求項１～４のいずれかに記載のフロントエンド電子回路。
【請求項6】
前記制御回路（５００）は、前記コンデンサ（１２０）に蓄積された電荷が閾値を超えたことを前記制御回路（５００）が検出したときに、遅延後に、前記制御可能スイッチ（２００）を非導通状態から導通状態に切り替えるように構成される、請求項５に記載のフロントエンド電子回路。
【請求項7】
前記制御回路（５００）は、前記制御可能スイッチ（２００）を非導通状態から導通状態に切り替えるための制御信号（Ｓ１）を生成するための第２遅延回路（５１０）を備え、前記第２遅延回路（５１０）は、前記制御回路（５００）が前記コンデンサ（１２０）に蓄積された電荷が閾値（Ｖｔｈ）を超えたことを検出した後に、第２遅延時間（ＤＴ２）で前記制御信号（Ｓ１）を生成するように構成される、
請求項５または６に記載のフロントエンド電子回路。
【請求項8】
前記遅延回路（３００）および前記第２遅延回路（５１０）は、前記第２遅延時間（ＤＴ２）が第１遅延時間（ＤＴ１）よりも短いか等しくなるように構成される、請求項７に記載のフロントエンド電子回路。
【請求項9】
前記出力信号生成回路（４００）から前記遅延回路（３００）を切断する第２制御可能スイッチ（６００）を備え、前記出力信号生成回路（４００）は、前記第２制御可能スイッチ（６００）に接続された第１入力（Ｉ４００ａ）と、前記電荷感応性増幅器回路（１１０）の出力側に接続された第２入力（Ｉ４００ｂ）とを有する、
請求項１～８のいずれかに記載のフロントエンド電子回路。
【請求項10】
前記第２制御可能スイッチ（６００）は、前記第２制御可能スイッチ（６００）が、前記遅延回路（３００）を前記出力信号生成回路（４００）の前記第１入力（Ｉ４００ａ）に接続する第１状態と、前記第２制御可能スイッチ（６００）が、前記出力信号生成回路（４００）の前記第１入力ノード（Ｉ４００ａ）から前記遅延回路（３００）を切断し、前記出力信号生成回路（４００）の前記第１入力ノード（Ｉ４００ａ）を基準電位（ＶＳＳ）に接続する第２状態とにおいて動作するように構成される、請求項９に記載のフロントエンド電子回路。
【請求項11】
制御回路（５００）は、前記第１状態から前記第２状態へ前記第２制御可能スイッチ（６００）を切り替える第１レベルと、前記第２状態から前記第１状態へ前記第２制御可能スイッチ（６００）を切り替える第２レベルとを有する第２制御信号（Ｓ２）を生成する制御段（５２０）を備え、前記制御段（５２０）は、前記第２制御信号（Ｓ２）の第２レベルを生成した後、第３遅延時間（ＤＴ３）で前記第２制御信号（Ｓ２）の第１レベルを生成するように構成される、
請求項９または１０に記載のフロントエンド電子回路。
【請求項12】
前記第３遅延回路（５２０）は、前記第３遅延時間（ＤＴ３）が前記第２遅延時間（ＤＴ２）以上であるように構成される、請求項１１に記載のフロントエンド電子回路。
【請求項13】
前記積分回路（１００）は、前記コンデンサ（１２０）に並列に接続された抵抗（１３０）を備える、請求項１から請求項１２のいずれかに記載のフロントエンド電子回路。
【請求項14】
請求項１～１３のいずれかに記載のフロントエンド電子回路（１０）と、光子感応性領域（２１）を有し、光子が前記光子感応性領域（２１）に入射したときに、電流パルス（Ｉｐｕｌｓｅ）を生成するように構成される、光子検出器（２０）と、
前記フロントエンド電子回路（１０）の出力ノード（Ａ１０）に接続されたエネルギー弁別器（３０）と、を備え、
前記光子検出器（２０）は、前記光子が前記光子検出器（２０）の前記光子感応性領域（２１）に入射すると、前記光子検出器回路（２０）によって生成された電流パルス（Ｉｐｕｌｓｅ）が前記フロントエンド電子回路（１０）の入力ノード（Ｉ１０）に印加されるように、前記フロントエンド電子回路（１０）の入力ノード（Ｉ１０）に接続されており、
前記フロントエンド電子回路（１０）は、電流パルス（Ｉｐｕｌｓｅ）が前記フロントエンド電子回路（１０）の入力ノード（Ｉ１０）に印加されると、前記フロントエンド電子回路（１０）の出力ノード（Ａ１０）において、電圧パルス（Ｖｐｕｌｓｅ）を生成するように構成され、
前記エネルギー弁別器（３０）は、前記電圧パルス（Ｖｐｕｌｓｅ）のレベルに応じて、デジタル信号を生成するように構成される、
光子計数回路。
【請求項15】
医療診断装置であって、請求項１４に記載の光子計数回路（２）備え、
前記装置（１）は、Ｘ線装置またはコンピューター断層撮影装置として構成される、
医療診断装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、マルチエネルギースペクトルＣＴ（ＣＯＭＰＵＴＥＤ ＴＯＭＯＧＲＡＰＨＹ；コンピューター断層撮影）等の光子計数用に使用可能なフロントエンド電子回路に関する。さらに、本開示は、光子計数回路、および医療診断装置に関する。
【背景技術】
【0002】
従来のＣＴでは、間接検出の原理を使用して、患者の身体の軟組織を容易に通過する光子を検出する。間接検出器は、Ｘ線を可視光線に変換するシンチレーターを備え、この可視光線は、光検出器またはフォトダイオードによって取り込まれ、シンチレーターの材質に入射するＸ線に応答して電気信号を供給する。間接検出の原理を用いる従来のＣＴとは対照的に、光子計数ＣＴは、直接変換センサーを利用する。直接変換センサーは、例えば、ＣｄＴｅ、ＣｄＺｎＴｅ、Ｓｉ、ＧａＡｓ、ＴｌＢｒ等の特定の材料を使用して、バルク内のＸ線光子の相互作用に応答して電子－正孔ペアクラウドを生成する。電荷の量は入射する光子のエネルギーに比例する。
【0003】
電子は、例えば、ＣｄＴｅ／ＣＺＴの材料の場合、それらの集電極（アノード）上に過渡電流信号を誘起し、その後、フロントエンド電子装置でさらに処理を行う。フロントエンド装置は、入射する光子のエネルギーに比例する振幅を有する電圧パルスを生成する。次に、電圧パルスの振幅を複数のエネルギー弁別器と比較する。パルス振幅より低いエネルギー閾値を有する弁別器は、トグルし、対応するカウンターをインクリメントする。エネルギーあたりの光子数は、時間間隔（画像投影）内で、弁別器にカウントされる。
【0004】
図１は、フロントエンド電子回路１０と、光子検出器２０と、エネルギー弁別器３０とを備える光子計数回路２のブロック図を示す。光子検出器２０は、光子が光子検出器２０の感光領域２１に入射することで生じる過渡電流パルスＩＰＵＬＳＥを生成する。フロントエンド電子回路１０は、通常、電荷感応性増幅器およびシェーパー段を備える。シェーパー段は、入射するＸ線光子のエネルギー（電荷）に比例する電圧パルス振幅を生成する。電流パルスＩＰＵＬＳＥによって供給される電荷は、時間的にランダムな次の相互作用に対応するために、シェーパー段によって可能な限り速く積分され、再度除去される。シェーパー段によって生成された電圧パルスＶパルスの振幅を、エネルギー弁別器３０の多数のエネルギー閾値と比較して、そのエネルギーに従って各光子を数え、分類する。
【0005】
ＣＴの場合、Ｘ線束は１＊１０９光子／ｍｍ２を超えることがある。このため、非常に高い計数率が要求され、非常に高弾道欠損条件で動作するフロントエンド電子回路１０の設計が推進される。
【0006】
弾道欠損は、フロントエンド電子回路１０の電荷感応性増幅器のフィードバックコンデンサの連続放電に関連する、理想的なフルコレクションと比較してパルス振幅が失われることである。結論として、電圧パルスＶｐｕｌｓｅの最大値は、電荷感応性増幅器のフィードバックコンデンサに並列に接続された抵抗を介した同時放電により、理論上のＣ／Ｑ値に達しない。後続のパルスをできるだけ速く処理できるようにするために、パルスを整形し、電圧を基準に戻すためのフィードバック抵抗（または他の放電機構）が必要である。
【0007】
弾道欠損は、光子計数検出器のエネルギー分解能において重要な役割を果たす。同じ入射Ｘ線エネルギーを有する事象でも、事象の位置（画素の中心や相互作用の深さとの相対関係）に応じて、検出器の過渡応答がわずかに異なる場合がある。非常に高い計数率を可能にするための電子機器は、通常、高弾道欠損条件で動作しなければならない。
【0008】
そのような条件下では、フロントエンド電子回路が、同じエネルギーで相互作用の位置が異なる事象に対して、電圧信号Ｖｐｕｌｓｅのパルス振幅をわずかに異ならせて送出することになる。これは、記録されるエネルギーの不確実性に寄与し、エネルギー分解能の悪化につながる。
【0009】
無視できる程度の弾道欠損を示しつつ非常に高い計数率で動作し、より良好な性能をもたらすことができる光子計数用フロントエンド電子回路が求められている。さらに、計数率およびエネルギー分解能に関して高い性能を有する光子計数回路が望まれている。さらに、非常に高い計数率で動作可能な医療診断装置が望まれている。
【発明の概要】
【0010】
弾道欠損が低減され、高い光子計数率を可能にする光子計数用フロントエンド電子回路が請求項１に記載されている。
【0011】
フロントエンド電子回路は、出力信号を供給する出力ノードと、入力信号を受信する入力ノードと、前記入力ノードに接続される入力側と電荷感応性増幅器出力信号を供給する出力側とを有する増幅器回路と、前記増幅器回路の入力側と出力側との間のフィードバック経路に配置されるコンデンサとを備える電荷感応性増幅器と、を備える。さらに、フロントエンド電子回路は、前記コンデンサに並列に配置される制御可能スイッチと、遅延回路出力信号を供給する遅延回路と、を備える。遅延回路出力信号は、前記電荷感応性増幅器出力信号の時間遅延表現である。フロントエンド電子回路は、前記出力ノードに接続され、前記出力信号を供給する出力信号生成回路を備える。前記出力信号生成回路は、前記電荷感応性増幅器出力信号から前記遅延回路出力信号を減算することにより、前記出力信号を生成するように構成される。
【0012】
フロントエンド電子回路の実施可能な実施形態によれば、前記遅延回路は、前記電荷感応性増幅器出力信号を受信する入力側を有する。前記遅延回路は、前記遅延回路の入力側で前記電荷感応性増幅器出力信号を受信した後、第１遅延時間で前記遅延回路出力信号を生成するように構成される。
【0013】
フロントエンド電子回路の実施可能な実施形態によれば、前記増幅器回路および前記コンデンサは、前記入力信号が電流パルスとして形成されるとき、電荷が前記コンデンサに蓄積されるように配置される。電荷は入力信号の電流パルスに依存する。
【0014】
フロントエンド電子回路の実施可能な実施形態によれば、前記制御可能スイッチは、非導通状態および導通状態で動作する。前記制御可能スイッチおよび前記コンデンサは、前記制御可能スイッチが前記非導通状態で動作するときに、前記コンデンサが充電され、前記制御可能スイッチが前記導通状態で動作するときに、前記コンデンサが放電されるように配置される。
【0015】
この構成により、フロントエンド電子回路にリセットトポロジーを設けることができる。リセットトポロジーにより、高抵抗フィードバック経路を使用することが可能になり、ひいては高計数率能力を維持しつつ、弾道欠損を低減することが可能になる。入力信号の各パルスが入力ノードで受信された後、および入力事象の全電荷をフィードバック経路のコンデンサに回収させた後、電荷感応性増幅器は制御可能スイッチによってリセットされる。フロントエンド電子回路は、パルスパイルアップ以外のフラックス依存のエネルギー歪みがなく、無視できる程度の弾道欠損を示す。
【0016】
フロントエンド電子回路の実施可能な実施形態によれば、回路は、前記コンデンサに蓄積された電荷を監視し、前記コンデンサに蓄積された電荷に応じて前記制御可能スイッチを制御するように構成される制御回路をさらに備える。すなわち、前記制御回路は、前記コンデンサに蓄積された電荷が閾値を超えたことを前記制御回路が検出したときに、遅延後に、前記制御可能スイッチを前記非導通状態から前記導通状態に切り替えるように構成される。
【0017】
フロントエンド電子回路の実施可能な実施形態によれば、前記制御回路は、前記制御可能スイッチを前記非導通状態から前記導通状態に切り替えるための制御信号を生成するための第２遅延回路を備える。前記第２遅延回路は、前記制御回路が前記コンデンサに蓄積された電荷が閾値を超えたことを検出した後に、第２遅延時間で前記制御信号を生成するように構成される。
【0018】
結論として、閾値を超えるエネルギーを有する入力電流パルスが検出された後、遅延がトリガーされる。遅延が経過すると、（フィードバック）コンデンサがリセットされる。
【0019】
フロントエンド電子回路の実施可能な実施形態によれば、前記遅延回路および前記第２遅延回路は、前記第２遅延時間が前記第１遅延時間よりも短いか等しくなるように構成される。第２遅延時間は、最悪の場合の電荷収集時間が考慮されるように選択される。（過渡）遅延回路の第１遅延時間により、（フィードバック）コンデンサ内の全電荷の回収が保証される。
【0020】
フロントエンド電子回路の実施可能な実施形態は、前記出力信号生成回路から前記遅延回路を切断する第２制御可能スイッチをさらに備える。前記出力信号生成回路は、前記第２制御可能スイッチに接続された第１入力と、前記電荷感応性増幅器回路の出力側に接続された第２入力とを有する。
【0021】
前記第２制御可能スイッチは、前記第２制御可能スイッチが、前記遅延回路を前記出力信号生成回路の前記第１入力に接続する第１状態と、前記第２制御可能スイッチが、前記出力信号生成回路の前記第１入力ノードから前記遅延回路を切断し、前記出力信号生成回路の前記第１入力ノードを基準電位に接続する第２状態とにおいて動作するように構成される。
【0022】
第２制御可能スイッチは、利点として、出力信号生成回路の第１入力ノードを基準電位に接続することによって、出力信号生成回路から遅延回路出力信号を切断するために使用され得る。特に、第２制御可能スイッチは、利点として、電荷感応性増幅器の（フィードバック）コンデンサのリセットのために供給される。第２制御可能スイッチは、信号生成回路への遅延回路出力信号の伝搬が中断されることを保証し、結果として、フロントエンド電子回路の出力ノードにおける出力信号の追加アンダーシュートをなくす。
【0023】
フロントエンド電子回路の実施可能な実施形態によれば、前記制御回路は、前記第１状態から前記第２状態へ前記第２制御可能スイッチを切り替える第１レベルと、前記第２状態から前記第１状態へ前記第２制御可能スイッチを切り替える第２レベルとを有する第２制御信号を生成する制御段を備える。第３遅延回路は、前記第２制御信号の第２レベルを生成した後、第３遅延時間で前記第２制御信号の第１レベルを生成するように構成される。
【0024】
フロントエンド電子回路の実施可能な実施形態によれば、前記第３遅延回路は、前記第３遅延時間が前記第２遅延時間以上であるように構成される。この場合、フロントエンド電子回路の出力ノードにおける出力信号は、アンダーシュートのない電子回路の積分器の（フィードバック）コンデンサのリセットに追従することになる。
【0025】
提案するフロントエンド電子回路の構成は、臨床用途のＣＴに非常に重要な、計数率とエネルギー分解能のトレードオフを解決する。入力過渡応答の変化に対する耐性があるため、信号全体の安定性も向上する。
【0026】
光子検出器に入射する多数の光子の検出を可能にする光子計数回路が、請求項１４に記載されている。
【0027】
光子計数回路は、上記実施形態のいずれかに記載のフロントエンド電子回路と、光子感応性領域を有する光子検出器とを備える。光子検出器は、光子が前記光子感応性領域に入射したときに、電流パルスを生成するように構成される。
【0028】
光子計数回路は、前記フロントエンド電子回路の出力ノードに接続されたエネルギー弁別器をさらに備える。前記光子検出器は、前記光子が前記光子検出器の前記光子感応性領域に入射すると、前記光子検出器回路によって生成された電流パルスが前記フロントエンド電子回路の入力ノードに印加されるように、前記フロントエンド電子回路の入力ノードに接続されている。
【0029】
前記フロントエンド電子回路は、電流パルスが前記フロントエンド電子回路の入力ノードに印加されると、前記フロントエンド電子回路の出力ノードにおいて、電圧パルスを生成するように構成される。前記エネルギー弁別器は、前記電圧パルスのレベルに応じて、デジタル信号を生成するように構成される。
【0030】
光子計数の原理を使用する医療診断装置が、請求項１５に記載されている。上述したように、当該装置は光子計数回路を備える。当該装置は、Ｘ線装置またはコンピューター断層撮影装置として構成され得る。
【0031】
以下の詳細な説明において、フロントエンド電子回路のさらなる特徴および利点について示す。前述の全体的な説明と以下の詳細な説明は、ともに単なる例示であり、特許請求の範囲の性質および特徴を理解するための概要または枠組みを提供することを目的としていることを理解されたい。
【図面の簡単な説明】
【0032】
添付の図面は、さらなる理解を提供するために含まれ、本明細書に組み込まれ、本明細書の一部を構成する。そのため、本開示は、添付の図面を参照した、以下の詳細な説明から、より完全に理解される。
【図1】光子計数回路のブロック図を示す。
【図2A】低減された弾道欠損および高計数率能力を有する光子計数用フロントエンド電子回路の第１の実施形態を示す。
【図2B】低減された弾道欠損および高計数率能力を有する光子計数用フロントエンド電子回路の第２の改良された実施形態を示す。
【図3】光子計数用フロントエンド電子回路の第２の（改良された）実施形態の機能を示す。
【図4】パルス閾値以下およびパルス閾値以上の入射光子に対する、フロントエンド電子回路の第１の実施形態の応答を示す。
【図5】医療診断装置のブロック図を示す。
【発明を実施するための形態】
【0033】
図２Ａは、入力過渡電流、例えば図１に示す光子検出器２０によって生成された電流パルスに応答して、電圧パルスとして構成された出力信号ＯＳを生成するためのフロントエンド電子回路１０ａの一実施形態を示す。フロントエンド電子回路１０ａは、出力信号ＯＳを供給するための出力ノードＯ１０と、入力信号ＩＳを受信するための入力ノードＩ１０とを備える。フロントエンド電子回路は、入力ノードＩ１０に接続される入力側と、電荷感応性増幅器出力信号ＣＳを供給する出力側とを有する増幅器回路１１０を備える電荷感応性増幅器１００をさらに備える。電荷感応性増幅器１００は、増幅器回路１１０の入力側と出力側との間のフィードバック経路に配置された（フィードバック）コンデンサ１２０をさらに備える。電荷感応性増幅器１００は、必要に応じて、コンデンサ１２０に並列に接続された（フィードバック）抵抗１３０を有してもよい。
【0034】
フロントエンド電子回路１０ａは、コンデンサ１２０に並列に配置された制御可能スイッチ２００をさらに備える。また、フロントエンド電子回路１０ａは、遅延回路出力信号ＤＳを供給するための遅延回路３００を備える。遅延回路出力信号ＤＳは、電荷感応性増幅器出力信号ＣＳの時間遅延表現である。フロントエンド電子回路１０ａは、出力信号ＯＳを供給するための出力ノードＯ１０に接続される出力信号生成回路４００を備える。出力信号生成回路４００は、電荷感応性増幅器出力信号ＣＳから遅延回路出力信号ＤＳを減算して出力信号ＯＳを生成するように構成される。実施可能な実施形態によれば、出力信号生成回路４００は、信号加算器として構成される。
【0035】
図２Ａに示すように、増幅器回路１１０およびコンデンサ１２０は、入力信号ＩＳが電流パルスとして、例えば図１に示す光子検出器２０で生成された電流パルスＩＰＵＬＳＥとして形成され、制御可能スイッチ２００が非導通状態にある場合に、電荷がコンデンサ１２０に蓄積されるように構成されている。コンデンサ１２０に蓄積された電荷は、入力信号ＩＳの電流パルスに依存する。
【0036】
制御可能スイッチ２００は、非導通状態および導通状態で動作するように構成される。制御可能スイッチ２００およびコンデンサ１２０は、制御可能スイッチ２００が非導通状態で操作された場合にコンデンサ１２０が充電され、制御可能スイッチ２００が導通状態で操作された場合にコンデンサ１２０が放電されるように配置される。
【0037】
フロントエンド電子回路１０ａは、コンデンサ１２０に蓄積された電荷を監視し、コンデンサ１２０に蓄積された電荷に応じて制御可能スイッチ２００を制御するように構成された制御回路５００を備える。フロントエンド電子回路の実施可能な実施形態によれば、制御回路５００は、制御回路５００がコンデンサ１２０に蓄積された電荷が閾値Ｖｔｈを超えたことを検出した場合に、制御可能スイッチ２００を非導通状態から導通状態に切り替えるように構成される。
【0038】
遅延回路３００は、電荷感応性増幅器出力信号ＣＳを受け取る入力側を有する。遅延回路３００は、遅延回路３００の入力側で電荷感応性増幅器出力信号ＣＳを受け取った後、第１遅延時間ＤＴ１で遅延回路出力信号ＤＳを生成するように構成される。
【0039】
図２Ａは、制御回路５００の実施可能な態様を示す。制御回路５００は、第２遅延回路５１０を備え、制御信号ｓ１を生成して、制御可能スイッチ２００を非導通状態から導通状態、およびその逆に切り替える。第２遅延回路５１０は、制御回路５００がコンデンサ１２０に蓄積された電荷が閾値Ｖｔｈを超えたことを検出した後、第２遅延時間ＤＴ２で制御信号ｓ１を生成するように構成される。
【0040】
フロントエンド電子回路１０ａは遅延線シェーパーとして機能するように構成される。すなわち、電荷感応性増幅器出力信号を時間的に遅延させたもの、すなわち遅延回路出力信号ＤＳが、電荷感応性増幅器出力信号ＣＳから減算されることにより、低周波成分、例えば、入力段の１／ｆノイズおよびリークを除去する。遅延時間ＤＴ１としては、コンデンサ１２０において入力信号ＩＳに起因する電荷のフルコレクションが確保されるように、十分に長く選択される。信号ＩＳは、直接変換器として構成され得る光子検出器２０から生成されてもよい。電荷感応性増幅器出力信号ＣＳから遅延回路出力信号ＤＳを減算すると、狭パルスを有する出力信号ＯＳが得られる。このように、フロントエンド電子回路１０ａは、電流パルスである入力信号ＩＳに応答して狭電圧パルスを生成する。
【0041】
遅延時間ＤＴ１が、最悪な場合の過渡反応に対応するのに十分な長さに設定される場合、回路１０ａは、低い弾道欠損を示す。また、減算により、回路１０ａは、本質的にリーク電流の影響を受けず、動的成分に対するベースラインの復元を必要としない。
【0042】
また、フロントエンド電子回路１０ａは、制御回路５００によって制御される制御可能スイッチ２００によって実現されるリセットトポロジーを備える。制御回路５００は、コンデンサ１２０の電圧を閾値Ｖｔｈと比較するように構成された比較回路５３０を備える。コンデンサ１２０の電圧が閾値Ｖｔｈを超えると、比較回路５３０の出力信号の状態が変化し、遅延が開始される。
【0043】
つまり、閾値Ｖｔｈによって決定されるパルス閾値レベルを上回るエネルギーを有する入力パルスＩＳが検出され、比較回路５３０の出力の状態が変化した後、遅延が遅延回路５１０によってトリガーされる。その結果、制御信号ｓ１は、制御可能スイッチ２００を導通状態に切り替えるように比較回路５３０の出力値が変化した後、遅延時間ＤＴ２で遅延回路５１０によって生成される。
【0044】
結論として、遅延時間ＤＴ２の経過後、フィードバックコンデンサ１２０は、コンデンサ１２０が導通状態で動作する制御可能スイッチ２００を介して放電されることでリセットされる。遅延回路５１０のためのトリガーがベースラインを上回る閾値であるので、パルスのオンセットが開始されたとき、計数率性能を最大にするために、遅延時間ＤＴ２は、過渡遅延時間ＤＴ１よりも短いか等しくなるように選択されてもよい。
【0045】
フロントエンド電子回路１０ａは、入力電流パルスＩＳに応答した、例えば電圧パルスのようなパルス状の出力信号ＯＳの生成を可能にする。制御可能スイッチ２００は、最初、非導通／開放状態で操作され、これにより、コンデンサ１２０は、入力ノードＩ１０に印加された電流パルスＩＳに応答して充電される。したがって、出力信号ＯＳは立ち上がりエッジを有する。遅延時間ＤＴ１の経過後、遅延回路３００は遅延回路出力信号ＤＳを生成する。ここで、遅延回路出力信号ＤＳの振幅が電荷感応性増幅器出力信号ＣＳから減算されることにより、出力信号パルスＯＳは、立ち下がりエッジを示す。
【0046】
コンデンサ１２０に蓄積された電荷が閾値Ｖｔｈを超え、遅延時間ＤＴ２が経過するとすぐに、制御回路５００によって制御可能スイッチ２００が導通状態に切り換えられ、その結果、コンデンサ１２０が突然放電され、出力信号ＯＳがゼロレベルに低下する。
【0047】
図２Ｂは、図２Ａの構成の改良された変形例であるフロントエンド電子回路１０ｂの一実施形態を示す。図２Ｂに示すように、図２Ａの回路は、第２制御可能スイッチ６００によって拡張され、遅延回路３００を出力信号生成回路４００から切断する。出力信号生成回路４００は、第２制御可能スイッチ６００に接続された第１入力Ｉ４００ａと、増幅器回路１１０の出力側に接続された第２入力Ｉ４００ｂとを有する。第２制御可能スイッチ６００は、第２制御可能スイッチ６００が遅延回路３００を出力信号生成回路４００の第１入力Ｉ４００ａに接続する第１状態と、第２制御可能スイッチ６００が遅延回路３００を出力信号生成回路４００の第１入力ノードＩ４００ａから切断し、かわりに第１入力ノードＩ４００ａを例えばグランド電位の基準電位ＶＳＳに接続する第２状態とで動作するように構成される。
【0048】
第２制御可能スイッチ６００の第１および第２状態を制御するために、制御回路５００は、第３遅延回路５２１およびフリップフロップ５２２を備える制御段５２０によって拡張される。制御段５２０は、第２制御可能スイッチ６００を第１状態から第２状態に切り換えるための第１レベルと、第２制御可能スイッチ６００を第２状態から第１状態に切り換えるための第２レベルとを有する第２制御信号ｓ２を生成するように構成される。さらに、制御段５２０は、第２制御信号ｓ２の第２レベルを生成した後に、第３遅延時間ＤＴ３で第２制御信号ｓ２の第１レベルを生成するように構成される。
【0049】
特に、フリップフロップ５２２は、制御信号ｓ１の状態を受け取った後、第２制御信号ｓ２の第１レベルを生成して、導通状態の第１制御可能スイッチ２００を切り替える。結果として、第２の制御スイッチ６００は、基準電位に切り換えられる。第２制御信号ｓ２の第１レベルを受信した後、遅延回路５２１は、遅延時間ＤＴ３後に出力信号を生成し、これによりフリップフロップ５２２がトリガーされ、第２制御信号ｓ２の第１レベルが生成される。第２制御信号ｓ２の第１レベルによって、第２制御可能スイッチ６００は、第２制御可能スイッチ６００が遅延回路３００を出力信号生成回路４００に接続する第１状態に切り戻される。
【0050】
図３は、図２Ｂのフロントエンド電子回路１０ｂのトポロジーの機能を示す。光子検出器２０に入射する光子は、回路１０ｂの入力信号ＩＳとして電流パルスの発生を引き起こす。コンデンサ１２０は最大値まで充電され、電荷感応性増幅器出力信号ＣＳおよび出力信号ＯＳは立ち上がりエッジを伴って生成される。遅延時間ＤＴ１経過後に、遅延回路出力信号ＤＳは出力信号生成回路４００により電荷感応性増幅器出力信号ＣＳから減算され、その結果、出力信号ＯＳは立ち下がりエッジを示す。コンデンサ１２０に蓄積された電荷が閾値Ｖｔｈによって規定されるパルス閾値を超えた後、遅延回路５１０は、制御可能スイッチ２００が導通状態に切り替えられるように、制御信号ｓ１を生成する。この結果、コンデンサ１２０が突然放電され、電荷感応性増幅器出力信号ＣＳがゼロレベルに低下する。
【0051】
フロントエンド電子回路１０ｂの改良された構成によれば、電荷感応性増幅器出力信号を遅延させたもの、すなわち遅延回路出力信号ＤＳは、遅延時間ＤＴ３に等しい期間、制御可能スイッチ６００により出力信号生成回路４００から切断される。フィードバックコンデンサ１２０のリセットにより制御可能スイッチ６００が供給される。上述のように、リセットは、電荷感応性増幅器出力信号ＣＳをゼロレベルに低下させる。信号生成回路４００による電荷感応性増幅器出力信号ＣＳからの遅延回路出力信号ＤＳの減算は、電荷感応性増幅器出力信号を遅延したものがリセット前の信号をまだ伝播しているため、大きな追加のアンダーシュートを引き起こすことになる。第２制御可能スイッチ６００は、伝搬が考慮されないよう保証し、追加のアンダーシュートを解消する。
【0052】
好適な実施形態によれば、第２制御可能スイッチ６００は、遅延時間ＤＴ２と同じ時間、すなわち、遅延時間ＤＴ２が遅延時間ＤＴ３に等しい時間、基準電位、例えば接地に保たれる。この場合、回路１０ｂの出力信号ＯＳは、アンダーシュートなく、電荷感応性増幅器１００のリセットに追従する。第２制御可能スイッチ６００が強制的に基準電位ＶＳＳとなる遅延時間ＤＴ３は、図３では「ブランク」として示されている。
【0053】
ブランク期間は、パイルアップの挙動を妨げない。リセット後、電荷感応性増幅器１００は、次のパルスを受ける準備が整った状態となる。遅延線がブランクされることは、過渡遅延時間ＤＴ１自体に干渉しない限り、いかなる役割も果たさない。
【0054】
特に興味深いのは、入射光子のエネルギー、ひいては入力信号ＩＳの入力電流パルスが非常に低く、リセットがトリガーされないという効果である。しかしながら、フロントエンド電子回路１０ａおよび１０ｂは、そのような事象が依然として遅延線トポロジーによって処理されることを保証する。すなわち、出力信号ＯＳは、非常に狭い小さなパルスとなり、このパルスは、非常に狭く、パイルアップの確率による以外に、エネルギードリフトに寄与しない。
【0055】
図４は、そのような２つのより高いエネルギー事象の間の事象を示す。例えば、図４に示す約６ｋｅＶ程度の２番目の光子の入射事象は、閾値Ｖｔｈで規定されるパルス閾値を超えないため、リセットをトリガーしない。しかしながら、フロントエンド電子回路１０ａおよび１０ｂにより実現される遅延線減算は、パルスが非常に狭い間隔に限定されることを保証する。遅延線トポロジーがない場合、電荷感応性増幅器１００は、コンデンサ１２０内に電荷を蓄積し、エネルギーペデスタルを引き起こす。このため、閾値Ｖｔｈを超える次のパルスは、エネルギーペデスタルにより間違ったエネルギーを示すことになる。
【0056】
図２Ａおよび図２Ｂに示すように、フロントエンド電子回路がフィードバック抵抗１３０を備える場合、小さな残留アンダーシュートが低エネルギー事象に追従することがある。したがって、第２の高いエネルギー事象は、ごくわずかな誤差を示す。ただし、この残留アンダーシュートは、第２のパルスを超えて伝播しない。残留アンダーシュートはエネルギーに依存する。これはパルス閾値を下回るパルスに対してのみ発生するため、誤差は、非常に低いレベルのエネルギーに抑制される。しかし、上記で説明したように、フィードバック抵抗１３０は任意のものであるため、フィードバック抵抗が設けられない場合、残留アンダーシュートは存在しないことになる。
【0057】
結論として、フロントエンド電子回路１０ａおよび１０ｂのそれぞれの実施形態は、パルスパイルアップ以外のフラックス依存のエネルギー歪みがなく、無視できる程度の弾道欠損を示す。リセット機構を用いることにより、遅延線シェーパー特有のアンダーシュートを抑制することができる。また、遅延線シェーパートポロジーを用いることにより、リセット事象に起因するエネルギーペデスタルを防止することができる。
【0058】
フロントエンド電子回路１０ａおよび１０ｂによって生成される出力信号ＯＳは、過渡遅延よりも大幅に大きな時定数を持つ漏れ成分や低周波成分に対して本質的に影響を受けない。提案するフロントエンド電子回路１０ａおよび１０ｂの構成はリセット機構を備えるので、電荷感応性増幅器１１０の飽和は問題にならない。漏れおよび／または低周波成分によって生じる電荷感応性増幅器の出力における任意の電圧スイングは、パルス閾値によって抑制される。電荷感応性増幅器出力信号ＣＳのレベルがそれを上回ると、回路は自己リセットする。したがって、電荷感応性増幅器１００は、フィードバック抵抗１３０を厳密に必要としない。
【0059】
ただし、リセット機構に起因するｋＴ／Ｃノイズも、最終的には電荷感応性増幅器出力信号ＣＳとその遅延バージョンＤＳとの減算によって除去されるため、補償される。
【0060】
フロントエンド電子回路１０ａおよび１０ｂの、結果として得られる計数率性能は、本質的に無力化されない。リセット動作と遅延線減算はともに、無力化されない特性のベースラインへの復帰を実現する。
【0061】
提案するフロントエンド電子回路１０ａおよび１０ｂの構成は、優れた弾道欠損性能を示す。特に、同じ電荷を有するものの、第２パルスが時間的に１０％短くなる２つの入力パルスの場合、フロントエンド電子回路１０ａおよび１０ｂによって生成される出力信号ＯＳは、両方の入力パルスに応答して同じ出力振幅を送出するのに対して、弾道欠損を示すフロントエンド電子回路は、同じ電荷を有するにもかかわらず、入力に応答して異なるパルス振幅を送出する。
【0062】
遅延回路３００は、例えば、位相シフトを有するカスケード増幅器、遅延ロックループ回路などの異なるタイプの回路によって実現されてもよい。過渡遅延時間ＤＴ１は、通常、５ナノ秒から２５ナノ秒であってもよく、好ましくは７ナノ秒から１２ナノ秒である。過渡遅延時間ＤＴ１は、常に、規則的に動作するダイレクトコンバータピクセルの最悪の過渡応答よりも長い。
【0063】
閾値Ｖｔｈによって規定されるパルス閾値は、通常、電子機器のノイズの３～５倍の間で、誤トリガーを防止するためのノイズレベルを上回る入射光子の最低可能エネルギーレベルである。あるいは、通常２０～３０ｋｅＶの間の比較システムの最低閾値も、入射する光子を検出し、リセット信号をトリガーする目的のために使用されてもよい。
【0064】
提案するフロントエンド電子回路１０ａおよび１０ｂの構成は、ＣＴ、セキュリティ、手荷物検査、ならびに高い光子計数率および信号の安定性を必要とする他の任意の用途など、様々な光子計数の用途に使用され得る。
【0065】
図５は、フロントエンド電子回路１０ａまたは１０ｂを備える光子計数回路２が、医療診断装置１に設けられた場合の応用例を示す。この装置は、例えば、Ｘ線装置またはＣＴスキャナとして構成されてもよい。
【0066】
以上、本明細書に開示される光子計数用フロントエンド電子回路の実施形態について、フロントエンド電子回路の設計の新規な態様を読者が理解できるよう説明した。以上、好適な実施形態について説明したが、開示された概念の様々な変更、修正、等価物、および置換が、特許請求の範囲から不必要に逸脱することなく、当業者によって行われ得る。
【0067】
特に、光子計数用フロントエンド電子回路の設計は、開示された実施形態に限定されず、説明された実施形態に含まれる特徴について可能な限り多くの代替例を与える。しかしながら、開示された概念の任意の修正、等価物、および置換は、本明細書に添付される特許請求の範囲内に含まれることが意図される。
【0068】
個々の従属請求項に記載された特徴は、有利に組み合わせることができる。さらに、特許請求の範囲で使用される参照符号は、特許請求の範囲を限定するものとして解釈されるべきではない。
【0069】
さらに、本明細書において、「備える」という用語は、他の要素を除外しない。また、本明細書において、冠詞である「ａ」は、１つまたは２つ以上の構成部または要素を含むことを意味し、１つのみを意味すると解釈されることに限定されない。
【0070】
本特許出願は、その開示内容が参照により本明細書に組み込まれる、出願番号１０２０２０１２９８７５．７を有するドイツ特許出願の優先権を主張する。
【符号の説明】
【0071】
１ 医療診断装置
２ 光子計数回路
１０ フロントエンド電子回路
２０ 光子検出器
２１ 光子感応性領域
３０ エネルギー弁別器
１００ 電荷感応性増幅器
１１０ 増幅器回路
１２０ コンデンサ
１３０ 抵抗
２００ 制御可能スイッチ
３００ 遅延回路
４００ 出力信号生成回路
５００ 制御回路
５１０ 遅延回路
５２０ 制御段
５２１ 遅延回路
５２２ フリップフロップ
５３０ 比較回路
６００ 制御可能スイッチ
２ 光子計数回路
１０ フロントエンド電子回路
２０ 光子検出器
２１ 光子感応性領域
３０ エネルギー弁別器
１００ 電荷感応性増幅器
１１０ 増幅器回路
１２０ コンデンサ
１３０ 抵抗
２００ 制御可能スイッチ
３００ 遅延回路
４００ 出力信号生成回路
５００ 制御回路
５１０ 遅延回路
５２０ 制御段
５２１ 遅延回路
５２２ フリップフロップ
５３０ 比較回路
６００ 制御可能スイッチ
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【国際調査報告】