(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-12-05
(54)【発明の名称】コモン・モード・フィルタ及び端末デバイス
(51)【国際特許分類】
H01P 1/205 20060101AFI20231128BHJP
【ＦＩ】
H01P1/205 D
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023532128
(86)(22)【出願日】2021-06-11
(85)【翻訳文提出日】2023-07-04
(86)【国際出願番号】 CN2021099641
(87)【国際公開番号】W WO2022110762
(87)【国際公開日】2022-06-02
(31)【優先権主張番号】202011356034.6
(32)【優先日】2020-11-26
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＨＤＭＩ
(71)【出願人】
【識別番号】503433420
【氏名又は名称】華為技術有限公司
【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】チェン，カイカイ
(72)【発明者】
【氏名】リィウ，チェンジュン
(72)【発明者】
【氏名】チェン，ウエイチャン
(72)【発明者】
【氏名】ウ，ロォン
(72)【発明者】
【氏名】ディ，ウエイ
(72)【発明者】
【氏名】ジョウ，ジエンジュン
【テーマコード（参考）】
5J006
【Ｆターム（参考）】
5J006JA01
5J006JA15
5J006JA17
5J006LA01
5J006LA02
(57)【要約】
この出願は、フィルタ技術の分野に関し、コモン・モード・フィルタ及び端末デバイスを提供する。コモン・モード・フィルタは、第１の巻線と第２の巻線と、を含む。第１の巻線の一部及び第２の巻線の一部は、第１のコイル層において、同じ軸の周りに回転することによって形成されている。第１の巻線の他の部分及び第２の巻線の他の部分は、第１のコイル層と積層された第２のコイル層において、別の同じ軸の周りに回転することによって形成されている。第１のコイル層及び第２のコイル層において、第１の巻線の各２つの隣接するターンの間に第２の巻線の１つのターンが存在する。第１のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンの巻線を囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。第２のコイル層における第１の巻線及び第２の巻線の囲み方向は、第１のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。
【特許請求の範囲】
【請求項1】
コモン・モード・フィルタであって第１の巻線と、
第２の巻線と、
前記第１の巻線の一部及び前記第２の巻線の一部は、第１のコイル層において、同じの軸の周りに回転することによって形成されており、前記第１の巻線の他の部分及び前記第２の巻線の他の部分は、前記第１のコイル層と積層された第２のコイル層において、別の同じ軸の周りに回転することによって形成されており、前記第１のコイル層及び前記第２のコイル層において、前記第１の巻線の各２つの隣接するターン間に前記第２の巻線の１つのターンが存在し、
前記第１のコイル層において、前記第１の巻線及び前記第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、前記第２の巻線は、前記第１の巻線に対して前記外側のターンに位置し、
前記第２のコイル層において、前記第１の巻線及び前記第２の巻線は、内側のターンから外側のターンにかけて囲むように配設されており、前記第２の巻線は、前記第１の巻線に対して前記内側のターンに位置し、
前記第２のコイル層における前記第１の巻線及び前記第２の巻線の囲み方向は、前記第１のコイル層における前記第１の巻線及び前記第２の巻線の囲み方向と同じである、コモン・モード・フィルタ。
【請求項2】
前記第１の巻線及び前記第２の巻線は、前記第１のコイル層及び前記第２のコイル層の積層方向と直交する方向に互い違いに配置されている、請求項１に記載のコモン・モード・フィルタ。
【請求項3】
前記第１のコイル層及び前記第２のコイル層のいずれかにおいて、前記第１の巻線の各２つの隣接するターンが、それぞれ前記第１の巻線の第１のターン及び前記第１の巻線の第２のターンであり、前記第１の巻線の前記第１のターンと前記第１の巻線の前記第２のターンとの間に位置する前記第２の巻線のターンが、前記第２の巻線の中間ターンであり、前記第２の巻線の前記中間ターンと前記第１の巻線の前記第１のターンとの間隔が、前記第２の巻線の前記中間ターンと前記第１の巻線の前記第２のターンとの間隔よりも小さい、請求項１又は２に記載のコモン・モード・フィルタ。
【請求項4】
前記第１のコイル層及び前記第２のコイル層は、誘電体層内に配設され、前記誘電体層によって間隔を空けて配置され、前記積層方向に沿った導電チャネルが前記誘電体層を通過し、前記第１のコイル層における前記第１の巻線は、前記導電チャネルを介して前記第２のコイル層における前記第１の巻線に電気的に接続され、前記第１のコイル層における前記第２の巻線は、前記導電チャネルを介して前記第２のコイル層における前記第２の巻線に電気的に接続され、前記第１のコイル層における前記第２の巻線の前記導電チャネルに近い部分は、前記積層方向の直交方向において、前記第２のコイル層における前記第１の巻線の前記導電チャネルに近い部分と交差している、請求項１～３のいずれか一項に記載のコモン・モード・フィルタ。
【請求項5】
前記第１の巻線及び前記第２の巻線は、各々、スパイラルの外側に延びる接続端を有し、前記接続端は、入口端子又は出口端子に接続するように構成されており、前記接続端の線幅は、前記スパイラルの巻線の線幅よりも大きい、請求項１～４のいずれか一項に記載のコモン・モード・フィルタ。
【請求項6】
前記コモン・モード・フィルタは、さらに、基板であって、前記第２のコイル層は、前記基板の表面に配設され、前記第１のコイル層は、前記第２のコイル層に位置する、基板と、
両方とも、前記第１のコイル層の前記第２のコイル層から離れた側に配設された前記入口端子及び前記出口端子と、を含む、請求項１～５のいずれか一項に記載のコモン・モード・フィルタ。
【請求項7】
コモン・モード・フィルタであって第１の巻線と、
第２の巻線であって、前記第１の巻線の一部及び前記第２の巻線の一部は、２線コイル層において、同じの軸の周りに回転することによって形成されており、前記第１の巻線の他の部分及び前記第２の巻線の他の部分は、別の２線コイル層において、別の同じ軸の周りに回転することによって形成されており、前記２線コイル層のうちのいずれか１つにおいて、前記第１の巻線の各２つの隣接するターン間に前記第２の巻線の１つのターンが存在する、第２の巻線と、
第３の巻線であって、前記第３の巻線の一部は、単線コイル層に形成され、前記第３の巻線の他の部分は、別の他の単線コイル層に形成された、第３の巻線と、
前記単線コイル層と、前記単線コイル層に隣接する２線コイル層との間で、積層方向の直交方向において、前記第３の巻線、前記第１の巻線、及び前記第２の巻線は、互い違いに配置され、互いに独立した複数の三角形結合構造を形成しており、前記第１の巻線の任意のターン又は前記第２の巻線の任意のターンも独立した三角形結合構造に属する、コモン・モード・フィルタ。
【請求項8】
前記２線コイル層のいずれかにおいて、前記第１の巻線の各２つの隣接するターンは、それぞれ前記第１の巻線の第１のターン及び前記第１の巻線の第２のターンであり、前記第１の巻線の前記第１のターンと前記第１の巻線の前記第２のターンとの間に位置する前記第２の巻線のターンは、前記第２の巻線の中間ターンであり、前記第２の巻線の前記中間ターンと前記第１の巻線の前記第１のターンとの間隔は、Ｓ１であり、前記第２の巻線の前記中間ターンと前記第１の巻線の前記第２のターンとの間隔は、Ｓ２であり、Ｓ１は、Ｓ２よりも小さく、前記第３の巻線、前記第２の巻線の前記中間ターン、及び前記第１の巻線の第１のターンは、独立した三角形結合構造を形成している、請求項７に記載のコモン・モード・フィルタ。
【請求項9】
前記積層方向において、２つの隣接する三角形結合構造の間隔は、ｄ１であり、各三角形結合構造において、互いに隣接する前記２線コイル層と前記単線コイル層との間隔は、ｄ２であり、ｄ２は、ｄ１よりも大きい、請求項７又は８に記載のコモン・モード・フィルタ。
【請求項10】
前記２線コイル層及び前記単線コイル層は、誘電体層内に配設され、前記誘電体層によって間隔を空けて配置され、前記積層方向に一致する第１の導電チャネル、第２の導電チャネル及び第３の導電チャネルは、前記誘電体層を通過し、２つの隣接する２線コイル層における第１の巻線は、前記第１の導電チャネルを介して電気的に接続され、前記２つの隣接する２線コイル層における第２の巻線は、前記第２の導電チャネルを介して電気的に接続され、前記２つの隣接する２線コイル層における第３の巻線は、前記第３の導電チャネルを介して電気的に接続されており、前記積層方向の前記直交方向において、前記第１の導電チャネル、前記第２の導電チャネル及び前記第３の導電チャネルは、互い違いに配置され、三角形結合構造を形成している、請求項７～９のいずれか一項に記載のコモン・モード・フィルタ。
【請求項11】
前記２つの隣接する２線コイル層の一方は、第１の２線コイル層であり、他方は、第２の２線コイル層であり、前記第１のコイル層において、前記第１の巻線及び前記第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、前記第２の巻線は、前記第１の巻線に対して前記外側のターンに位置し、
前記第２のコイル層において、前記第１の巻線及び前記第２の巻線は、内側のターンから外側のターンにかけて囲むように配設されており、前記第２の巻線は、前記第１の巻線に対して前記内側のターンに位置し、前記第２のコイル層における前記第１の巻線及び前記第２の巻線の囲み方向は、前記第１のコイル層における前記第１の巻線及び前記第２の巻線の囲み方向と同じである、請求項７～１０のいずれか一項に記載のコモン・モード・フィルタ。
【請求項12】
前記第１の２線コイル層における前記第２の巻線の前記第２の導電チャネルに近い部分は、前記積層方向の直交方向において、前記第２の２線コイル層における前記第１の巻線の前記第１の導電チャネルに近い部分と交差している、請求項１１に記載のコモン・モード・フィルタ。
【請求項13】
第１の単線コイル層と第２の単線コイル層の２つの単線コイル層が存在し、前記第１の２線コイル層と前記第２の２線コイル層の２つの２線コイル層が存在する、請求項７～１２のいずれか一項に記載のコモン・モード・フィルタ。
【請求項14】
前記コモン・モード・フィルタは、基板であって、前記基板は、互いに対向する第１の表面及び第２の表面を有し、前記基板は、前記第１の表面から前記第２の表面まで通過する導電チャネルを有する、基板と、
前記第１の表面に、前記第１の単線コイル層及び前記第１の２線コイル層が配設され、前記第２の表面に、前記第２の単線コイル層及び前記第２の２線コイル層が配設され、
前記基板から離れた前記第１の単線コイル層及び前記第１の２線コイル層の表面にそれぞれ配設された入口端子及び出口端子と、をさらに含む、請求項１３に記載のコモン・モード・フィルタ。
【請求項15】
端末デバイスであって、プリント回路基板と、
請求項１～１４のいずれか一項に記載のコモン・モード・フィルタと、を含み、
前記コモン・モード・フィルタは、前記プリント回路基板に電気的に接続されている、端末デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
この出願は、２０２０年１１月２６日に中国国家知識産権局に出願され、「ＣＯＭＭＯＮ ＭＯＤＥ ＦＩＬＴＥＲ ＡＮＤ ＴＥＲＭＩＮＡＬ ＤＥＶＩＣＥ」と題された、中国特許出願第２０２０１１３５６０３４．６号に対する優先権を主張し、その全体が参照により本明細書に組み込まれる。
【0002】
この出願は、フィルタ技術の分野に関係し、特に、コモン・モード・フィルタ及び端末デバイスに関係する。
【背景技術】
【0003】
モバイル通信端末デバイスでは、プロセッサとマルチメディア・デバイス（ディスプレイ、カメラなど）を接続するためのデータ伝送規格として、モバイル・デバイス産業用プロセッサ・インターフェース（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｅｒ Ｉｎｔｅｒｆｅｒｅｎｃｅ、ＭＩＰＩ）のためのＤ－ＰＨＹ及びＣ－ＰＨＹプロトコルが業界で広く使用されている。
【0004】
ディスプレイ及びカメラに伝送される高速信号への干渉を抑制するために、これらの端末デバイスは、コモン・モード・フィルタ（Ｃｏｍｍｏｎ Ｍｏｄｅ Ｆｉｌｔｅｒｓ、ＣＭＦ）をさらに含む。第５世代のモバイル通信技術（５ｔｈ ｇｅｎｅｒａｔｉｏｎ ｍｏｂｉｌｅ ｎｅｔｗｏｒｋｓ、５Ｇ）の発展に伴い、より広い周波数帯域を有するアンテナが導入されている。５Ｇ高周波高速適用シナリオでは、高速信号のパワースペクトルとアンテナ周波数帯との重なりが広くなる。ノイズ周波数が増加するにつれて、コモン・モード・フィルタのモード変換は増大するインパクトを引き起こす。より一般的なモード・ノイズは、差動モード・ノイズに変換され、差動信号に重畳される。これは、高速信号の伝送品質を大きく劣化させる。例えば、コモン・モード・フィルタのモード変換は、ディスプレイ、カメラなどの構造物に結合されたアンテナの高速インターフェース上で、モード変換を介して高速信号上に電流を重畳させ、大量のビットエラーを発生させる。これにより、カメラ、ディスプレイなどのモジュールに、表示の乱れや縞などの干渉が生じることがある。
【0005】
追加的に、従来のコモン・モード・フィルタは、抑制帯域幅（抑制中心周波数とも呼ばれる）が低いため、５Ｇの高周波帯域におけるコモン・モード・ノイズに対する抑制効果は乏しく、５Ｇの周波数帯域における端末デバイス内の各インターフェース回路に対する反干渉効果は顕著ではない。
【0006】
追加的に、伝送速度が上昇すると、従来のコモン・モード・フィルタにより生じる高周波信号上の挿入損失が大きくなる。これはリンク帯域幅の向上を大きく制限し、高速信号品質に影響を与える。
【発明の概要】
【0007】
本発明は、モード変換損失を低減し、高周波挿入損失を低減し、コモン・モード抑制帯域幅を拡大することができるコモン・モード・フィルタを主に提供するコモン・モード・フィルタ及び端末デバイスを提供する。
【0008】
この出願では、以下の技術的解決策を使用する。
【0009】
第１の態様によれば、この出願はコモン・モード・フィルタを提供する。コモン・モード・フィルタは、第１の巻線と第２の巻線と、を含む。第１の巻線の一部及び第２の巻線の一部は、第１のコイル層において、同じ軸の周りに回転することによって形成されている。第１の巻線の他の部分及び第２の巻線の他の部分は、第１のコイル層と積層された第２のコイル層において、別の同じ軸の周りに回転することによって形成されている。第１のコイル層及び第２のコイル層において、第１の巻線の各２つの隣接するターンの間に第２の巻線の１つのターンが存在する。第１のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンの巻線を囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。第２のコイル層における第１の巻線及び第２の巻線の囲み方向は、第１のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。
【0010】
この出願で提供されるコモン・モード・フィルタによれば、各コイル層における第１の巻線及び第２の巻線は同じ軸の周りに回転し、第１の巻線の２つの隣接するターンは、第２の巻線の１ターン分間隔を空けて配置される。このように、いずれのコイル層においても、第１の巻線及び第２の巻線がスパイラルの半径方向に沿って間隔を空けるように配設されていることにより、第１の巻線と第２の巻線との間のコモン・モード結合インダクタンスを強化し、第１の巻線と第２の巻線との間のコモン・モード磁気結合のバランスが良くなる。
【0011】
追加的に、第１のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置している。第２のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。第２のコイル層における第１の巻線及び第２の巻線の囲み方向は、第１のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。このように、全てのコイル層における第１の巻線の長さの合計は、全てのコイル層における第２の巻線の長さの合計と基本的に等しい。これにより、第１の巻線及び第２の巻線における信号伝送のレイテンシ差を解消し、差動モード信号とコモン・モード信号との変換を低減し、それにより、コモン・モード・フィルタのモード変換損失を低減し、高周波挿入損失を低減し、コモン・モード抑制帯域幅を広げる。
【0012】
第１の態様の可能な実装では、第１の巻線及び第２の巻線は、第１のコイル層及び第２のコイル層の積層方向と直交する方向に互い違いに配置されている。第１の巻線と第２の巻線を積層方向と直交する方向に互い違いに配設されているときに、２つの隣接するコイル層間の寄生分布容量を低減することができ、それにより、コモン・モード・フィルタの抑制帯域幅をさらに向上し、モード変換損失を低減することができる。
【0013】
第１の態様の可能な実装では、第１のコイル層及び第２のコイル層のいずれか１つにおいて、第１の巻線の各２つの隣接する巻線は、それぞれ第１の巻線の第１のターン及び第１の巻線の第２のターンである。第１の巻線の第１のターンと第１の巻線の第２のターンとの間に位置する第２の巻線のターンは、第２の巻線の中間ターンである。第２の巻線の中間ターンと第１の巻線の第１のターンとの間隔は、第２の巻線の中間ターンと第１の巻線の第２のターンとの間隔よりも小さい。このように、第２の巻線の中間ターンと第１の巻線の第１のターンとの磁気結合量が第１の巻線の第２のターンによって大きく妨害されることがなく、コモン・モード・フィルタのバランスが向上する。
【0014】
第１の態様の可能な実装では、第１のコイル層及び第２のコイル層は、誘電体層内に配設され、誘電体層によって間隔を空けて配置される。積層方向と一致する導電チャネルが、誘電体層を通過する。第１のコイル層における第１の巻線は、導電チャネルを介して第２のコイル層における第１の巻線に電気的に接続される。第１のコイル層における第２の巻線は、導電チャネルを介して第２のコイル層における第２の巻線に電気的に接続される。第１のコイル層における第２の巻線の導電チャネルに近い部分は、積層方向の直交方向において、第２のコイル層における第１の巻線の導電チャネルに近い部分と交差している。第１の巻線と第２の巻線を接続するこのような構造では、全てのコイル層における第１の巻線の長さの和と全てのコイル層における第２の巻線の長さの和とが基本的に等しいことを前提として、導電チャネルが積層方向に沿って通過することができ、処理や製造が容易になる。
【0015】
第１の態様の可能な実装では、第１の巻線及び第２の巻線は、各々、スパイラルの外側に延びる接続端を有する。接続端は、入口端子又は出口端子に接続するように構成されており、接続端の線幅は、スパイラルの巻線の線幅よりも大きい。接続端の線幅を大きくすることにより、入出力配線の特性インピーダンスが向上し、コモン・モード・フィルタのリターン損失が低減される。
【0016】
第１の態様の可能な実装では、コモン・モード・フィルタは、基板であって、第２のコイル層は、基板の表面に配設され、第１のコイル層は、第２のコイル層に位置する、基板と、両方とも、第１のコイル層の第２のコイル層から離れた側に配設された入口端子及び出口端子と、をさらに含む。
【0017】
第１の態様の可能な実装では、基板は、非磁性材料で作製される。このように、半導体プロセスを使用してコモン・モード・フィルタを製造してもよく、巻線の線幅をより柔軟に設計し、インピーダンス制御を容易に実装し、誘電材料損失が低く、２線コモン・モード・フィルタが高い適用帯域幅を有することができる。
【0018】
第１の態様の可能な実装では、コモン・モード・フィルタは、第３のコイル層と、第４のコイル層と、をさらに含む。第１のコイル層、第２のコイル層、第３のコイル層及び第４のコイル層は、順次積層されている。第３のコイル層及び第４のコイル層において、第１の巻線の各２つの隣接するターンの間に第２の巻線の１つのターンが存在する。第３のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第４のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設されている。第３のコイル層における第１の巻線及び第２の巻線の囲み方向は、第４のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。このように、高周波挿入損失が極めて低く、コモン・モード抑制帯域幅が大きく、モード変換損失が極めて低い２線コモン・モード・フィルタを形成することができる。
【0019】
第１の態様の可能な実装では、コモン・モード・フィルタは、第１の基板と第２の基板と、をさらに含む。第１の基板及び第２の基板のうちの少なくとも１つは、磁性材料から作製される。第１の基板と第２の基板とは対向して配設され、第１の基板と第２の基板との間にコイル層が配設されている。第１の基板及び第２の基板うちの少なくとも１つは、磁性材料から作製され、その結果、バランスに影響を与えることなく低周波干渉適用シナリオを満たすことができる。
【0020】
第２の態様によれば、この出願は、コモン・モード・フィルタを提供する。コモン・モード・フィルタは、第１の巻線、第２の巻線、及び第３の巻線を含む。第１の巻線の一部及び第２の巻線の一部は、２線コイル層において、同じ軸の周りに回転することによって形成されている。第１の巻線の他の部分及び第２の巻線の他の部分は、別の２線コイル層において、別の同じ軸の周りに回転することによって形成されている。任意の２線コイル層において、第１の巻線の各２つの隣接するターンの間に第２の巻線の１つのターンが存在する。第３の巻線の一部は、単線コイル層に形成され、第３の巻線の他の部分は、別の他の単線コイル層に形成されている。単線コイル層と、単線コイル層に隣接する２線コイル層との間で、積層方向の直交方向において、第３の巻線、第１の巻線、及び第２の巻線は、互い違いに配置され、互いに独立した複数の三角形結合構造を形成している。第１の巻線の任意のターンまたは第２の巻線の任意のターンは、独立した三角形結合構造に属する。
【0021】
この出願で提供されるコモン・モード・フィルタによれば、各２線コイル層における第１の巻線及び第２の巻線は同じ軸の周りに回転し、第１の巻線の２つの隣接するターンは、第２の巻線の１ターン分間隔を空けて配置されている。このように、いずれの２線コイル層においても、第１の巻線及び第２の巻線がスパイラルの半径方向に沿って間隔を空けるように配設されていることにより、第１の巻線と第２の巻線との間のコモン・モード結合インダクタンスを強化し、第１の巻線と第２の巻線との間のコモン・モード磁気結合のバランスが良くなる。
【0022】
追加的に、積層方向の直交方向において、第３の巻線、第１の巻線及び第２の巻線は、互い違いに配設され、互いに独立した複数の三角形結合構造を形成している。このように、第１の巻線、第２の巻線及び第３の巻線が整合したインピーダンス及び整合した結合インダクタンスを有し、その結果、３つの巻線によって形成される各差動モード挿入損失が整合し、コモン・モード・フィルタ全体のリターン損失が小さい。
【0023】
第２の態様の可能な実装では、任意の２線コイル層において、第１の巻線の各２つの隣接するターンは、それぞれ、第１の巻線の第１のターンと第１の巻線の第２のターンである。第１の巻線の第１のターンと第１の巻線の第２のターンとの間に位置する第２の巻線のターンは、第２の巻線の中間ターンである。第２の巻線の中間ターンと第１の巻線の第１のターンとの間隔は、Ｓ１である。第２の巻線の中間ターンと第１の巻線の第２のターンとの間隔は、Ｓ２であり、Ｓ１は、Ｓ２よりも小さい。第３の巻線、第２の巻線の中間ターン、及び第１の巻線の第１のターンは、独立した三角形結合構造を形成している。このように、積層方向の直交方向において、隣接する三角形結合構造を水平方向に互いから離間させることができ、それにより特性インピーダンス変動及び分布容量を低減し、挿入損失Ｓｄｄ２１、リターン損失Ｓｄｄ１１、及びバランス性能Ｓｃｄ２１が向上する。
【0024】
第２の態様の可能な実装では、積層方向において、２つの隣接する三角形結合構造の間隔は、ｄ１であり、各三角形結合構造において、互いに隣接する２線コイル層と単線コイル層との間隔は、ｄ２であり、ｄ２は、ｄ１よりも大きい。このように、積層方向において、２つの隣接する三角形結合構造は、互いに離間され分離される。同様に、特性インピーダンス変動及び分布容量が低減され、挿入損失Ｓｄｄ２１、リターン損失Ｓｄｄ１１、及びバランス性能Ｓｃｄ２１が向上する。
【0025】
第２の態様の可能な実装では、２線コイル層及び単線コイル層は、誘電体層内に配設され、誘電体層によって間隔を空けて配置されている。積層方向に一致する第１の導電チャネル、第２の導電チャネル、及び第３の導電チャネルは、誘電体層を通過する。２つの隣接する２線コイル層における第１の巻線は、第１の導電チャネルを介して電気的に接続される。２つの隣接する２線コイル層における第２の巻線は、第２の導電チャネルを介して電気的に接続される。２つの隣接する単線コイル層における第３の巻線は、第３の導電チャネルを介して電気的に接続される。積層方向の直交方向において、第１の導電チャネル、第２の導電チャネル及び第３の導電チャネルは、互い違いに配置され、三角形結合構造を形成している。第１の導電チャネル、第２の導電チャネル及び第３の導電チャネルを使用して三角形結合構造を形成することにより、コモン・モード・フィルタのバランスがさらに向上することができる。
【0026】
第２の態様の可能な実装では、２つの隣接する２線コイル層の一方は、第１の２線コイル層であり、他方は、第２の２線コイル層である。第１のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンの巻線を囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。第２のコイル層における第１の巻線及び第２の巻線の囲み方向は、第１のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。したがって、全ての２線コイル層における第１の巻線の長さの合計は、全ての２線コイル層における第２の巻線の長さの合計と基本的に等しい。これにより、第１の巻線及び第２の巻線における信号伝送のレイテンシ差を解消し、差動モード信号からコモン・モード信号への変換を生じさせず、それにより、コモン・モード・フィルタのモード変換損失を低減し、高周波挿入損失を低減し、コモン・モード抑制帯域幅を広げる。
【0027】
第２の態様の可能な実装では、第１の２線コイル層における第２の巻線の第２の導電チャネルに近い部分は、積層方向の直交方向において、第２の２線コイル層における第１の巻線の第１の導電チャネルに近い部分と交差している。第１の巻線と第２の巻線を接続するこのような構造では、全ての２線コイル層における第１の巻線の長さの和と全ての２線コイル層における第２の巻線の長さの和とが基本的に等しいことを前提として、導電チャネルが積層方向に沿って通過することができ、処理や製造が容易になる。
【0028】
第２の態様の可能な実装では、第１の単線コイル層と第２の単線コイル層の２つの単線コイル層が存在し、前記第１の２線コイル層と前記第２の２線コイル層の２つの２線コイル層が存在する。このように形成された３線コモン・モード・フィルタは、４層構造である。３線コモン・モード・フィルタは、６層より多い層を有する従来の３線コモン・モード・フィルタと比較して、巻線層の数を低減し、３線コモン・モード・フィルタ全体の小型化を実装する。
【0029】
第２の態様の可能な実装では、第１の単線コイル層、第１の２線コイル層、第２の２線コイル層、及び第２の単線コイル層が順次積層されている。
【0030】
第２の態様の可能な実装では、第１の単線コイル層、第１の２線コイル層、第２の単線コイル層、及び第２の２線コイル層が順次積層されている。
【0031】
第２の態様の可能な実装では、第１の２線コイル層、第１の単線コイル層、第２の単線コイル層、及び第２の２線コイル層が順次積層されている。
【0032】
第２の態様の可能な実装では、第１の２線コイル層、第１の単線コイル層、第２の２線コイル層、及び第２の単線コイル層が順次積層されている。
【0033】
第２の態様の可能な実装では、第１の２線コイル層、第２の２線コイル層、第１の単線コイル層、及び第２の単線コイル層が、各々、スパイラルの外側に延びる接続端を有する。接続端は、入口端子又は出口端子に接続するように構成されており、接続端の線幅は、スパイラルの巻線の線幅よりも大きい。接続端の線幅を大きくすることにより、入出力配線の特性インピーダンスが向上し、コモン・モード・フィルタのリターン損失が低減される。
【0034】
第２の態様の可能な実装では、コモン・モード・フィルタは、基板であって、基板は、互いに対向する第１の表面及び第２の表面を有し、基板は、第１の表面から第２の表面まで通過する導電チャネルを有する、基板と、第１の表面に、第１の単線コイル層及び第１の２線コイル層が配設され、第２の表面に、第２の単線コイル層及び第２の２線コイル層が配設され、基板から離れた第１の単線コイル層及び第１の２線コイル層の表面にそれぞれ配設された入口端子及び出口端子と、をさらに含む、基板の第１の表面に、第１の単線コイル層及び第１の２線コイル層が配設され、基板の第２の表面に、第２の単線コイル層及び第２の２線コイル層が配設されている。このように、基板を使用して積層方向に複数の三角形結合構造を互いに分離して離間させることができる。
【0035】
第２の態様の可能な実装では、基板は、非磁性材料で作製される。このように、半導体プロセスを使用してコモン・モード・フィルタを製造してもよく、巻線の線幅をより柔軟に設計し、インピーダンス制御を容易に実装し、誘電材料損失が低く、２線コモン・モード・フィルタが高い適用帯域幅を有することができる。
【0036】
第２の態様の可能な実装では、コモン・モード・フィルタは、第１の基板と、第２の基板と、をさらに含む。第１の基板及び第２の基板のうちの少なくとも１つは、磁性材料から作製される。第１の基板と第２の基板とは対向して配設され、第１の基板と第２の基板との間に２線コイル層及び単線コイル層が各々配設されている。第１の基板及び第２の基板うちの少なくとも１つは、磁性材料から作製され、その結果、バランスに影響を与えることなく低周波干渉適用シナリオを満たすことができる。
【0037】
第３の観点によれば、この出願は、プリント回路基板と、第１の態様の実装のいずれか１つによるコモン・モード・フィルタと、を含む端末デバイスをさらに提供する。コモン・モード・フィルタは、プリント回路基板に電気的に接続される。
【0038】
この出願のこの実施形態で提供される端末デバイスは、第１の実施形態におけるコモン・モード・フィルタを含む。したがって、この出願のこの実施形態で提供される端末デバイス及び前述の技術的解決手段におけるコモン・モード・フィルタは、同じ技術的課題を解決し、同じ予期される効果を達成することができる。
【図面の簡単な説明】
【0039】
【図1】この発明の一実施形態による、端末デバイスの構成の一部を示す概略図である。
【0040】
【図2】この出願の一実施形態による、２線コモン・モード・フィルタの断面図である。
【0041】
【図3】この出願の一実施形態による、２線コモン・モード・フィルタの２つの隣接するコイル層の配線の概略図である。
【0042】
【図4】この出願の一実施形態による、２つの隣接するコイル層の間の接続関係の３次元概略図である。
【0043】
【図5】この出願の一実施形態による、２つの隣接するコイル層の間の接続関係を示す２次元概略図である。
【0044】
【図6】この出願の一実施形態による、別の２線コモン・モード・フィルタの断面図である。
【0045】
【0046】
【0047】
【0048】
【図10】この出願の一実施形態による、さらに別の２線コモン・モード・フィルタの断面図である。
【0049】
【図11】この出願の一実施形態による、さらに別の２線コモン・モード・フィルタの断面図である。
【0050】
【図12】この出願の一実施形態による、またさらに別の２線コモン・モード・フィルタの断面図である。
【0051】
【0052】
【0053】
【0054】
【0055】
【図14】この出願の一実施形態による、２線コモン・モード・フィルタを製造するための方法における各ステップが完了した後の対応する構造の概略図である。
【0056】
【図15】この出願の一実施形態による、さらなる２線コモン・モード・フィルタの断面図である。
【0057】
【0058】
【0059】
【0060】
【0061】
【図17】この出願の一実施形態による、２線コモン・モード・フィルタを製造するための方法における各ステップが完了した後の対応する構造の概略図である。
【0062】
【図18】この出願の一実施形態による、３線コモン・モード・フィルタの断面図である。
【0063】
【図19】この出願の一実施形態による、３線コモン・モード・フィルタの各コイル層の配線の概略図である。
【0064】
【図20】この出願の一実施形態による、３線コモン・モード・フィルタの各コイル層の配線の概略図である。
【0065】
【図21】この出願の一実施形態による、隣接するコイル層の間の接続関係の２次元概略図である。
【0066】
【図22】この出願の一実施形態による、別の３線コモン・モード・フィルタの断面図である。
【0067】
【図23】この出願の一実施形態による、さらに別の３線コモン・モード・フィルタの断面図である。
【0068】
【図24】この出願の一実施形態による、さらに別の３線コモン・モード・フィルタの断面図である。
【0069】
【図25】この出願の一実施形態による、またさらに別の３線コモン・モード・フィルタの断面図である。
【0070】
【図26】従来技術における３線コモン・モード・フィルタの部分断面図である。
【0071】
【図27】この出願の一実施形態による、３線コモン・モード・フィルタにおける三角形結合構造の構造の概略図である。
【0072】
【図28】この出願の一実施形態による、さらなる３線コモン・モード・フィルタの断面図である。
【0073】
【図29】この出願の一実施形態による、またさらなる３線コモン・モード・フィルタの断面図である。
【0074】
【図30】この出願の一実施形態による、別の３線コモン・モード・フィルタの３次元図である。
【0075】
【0076】
【0077】
【0078】
【0079】
【図32】この出願の一実施形態による、３線コモン・モード・フィルタを製造するための方法における各ステップが完了した後の対応する構造の概略図である。
【0080】
【図33】この出願の一実施形態による、さらに別の３線コモン・モード・フィルタの３次元図である。
【0081】
【図34】この出願の一実施形態による、またさらなる３線コモン・モード・フィルタの断面図である。
【0082】
【図35】この出願の一実施形態による、３線コモン・モード・フィルタを製造するための方法における各ステップが完了した後の対応する構成を示す概略図である。
【0083】
符号：０１－ＰＣＢ、０２－電気接続構造、０３－コモン・モード・フィルタ、１－第１の巻線、１０１－第１の巻線の第１のターン、１０２－第１の巻線の第２のターン、２－第２の巻線、２０１－第２の巻線の第１のターン、２０２－第２の巻線の第２のターン、３－第３の巻線、４－誘電体層、５－導電チャネル、５１－第１の導電チャネル、５２－第２の導電チャネル、５３－第３の導電チャネル、６－接続端、７－入口端子、７１－第１の入口端子、７２－第２の入口端子、７３－第３の入口端子、８－出口端子、８１－第１の出口端子、８２－第２の出口端子、８３－第３の出口端子、９－基板、９１－第１の基板、９２－第２の基板、１０－支持板、１１－三角形結合構造、１１１－第１の三角形結合構造、１１２－第２の三角形結合構造、１１３－第３の三角形結合構造、Ｌ１－第１のコイル層、Ｌ２－第２のコイル層、Ｌ３－第３のコイル層、Ｌ４－第４のコイル層、Ｌ２１－第１の２線コイル層、Ｌ２２－第２の２線コイル層、Ｌ ３１－第１の単線コイル層、Ｌ３２－第２の単線コイル層
【発明を実施するための形態】
【0084】
技術的解決策の理解を容易にするために、以下、この出願における技術的用語について説明する。
【0085】
差動モード挿入損失Ｓパラメータは、信号伝送において重要なパラメータである。Ｓｉｊは、ポートｊから注入され、かつポートｉで測定されるエネルギーを示す。差動モード挿入損失パラメータは、Ｓｄｄ２１パラメータとも呼ばれ、ポート１から入力される差動モード信号のエネルギーに対するポート２から出力される差動モード信号のエネルギーの比を表す。０ｄＢに近いＳｄｄ２１値が好ましい。
【0086】
コモン・モード挿入損失Ｓパラメータは、Ｓｃｃ２１パラメータとも呼ばれ、ポート１からのコモン・モード・ノイズエネルギーに対するポート２からのコモン・モード・ノイズ・エネルギーの比を表す。Ｓｃｃ２１の値が小さいほど、コモン・モード・ノイズ抑制能力が強く、周波数帯域が広いほど抑制帯域幅が大きくなることを示す。
【0087】
モード変換損失Ｓパラメータは、Ｓｃｄ２１パラメータとも呼ばれ、ポート１から入力される差動モード信号のエネルギーが、ポート２から出力されるコモン・モード・ノイズ・エネルギーにどれだけ変換されるかを表す。Ｓｃｄ２１が小さいほど、フィルタのバランスが良好になり、モード損失が小さくなることを示す。
【0088】
リターン損失Ｓパラメータは、Ｓｄｄ１１パラメータとも呼ばれ、ポート１から入力された差動モード信号のエネルギーがどれだけ反射してポート１に戻るかを表す。よりも小さいＳｄｄ１１値が、好ましい。
【0089】
以下、添付図面を参照して、この出願の実施形態における技術的解決策を詳細に説明する。
【0090】
この出願の一実施形態は、端末デバイスを提供する。端末デバイスは、携帯電話（ｍｏｂｉｌｅ ｐｈｏｎｅ）、タブレット・コンピュータ（ｐａｄ）、インテリジェント・ウェアラブル製品（例えば、スマート・ウォッチ又はスマートバンド）、仮想現実（ｖｉｒｔｕａｌ ｒｅａｌｉｔｙ、ＶＲ）デバイス、拡張現実（ａｒｇｍｅｎｔｅｄ ｒｅａｌｉｔｙ、ＡＲ）デバイスなどのデバイスを含んでもよい。この出願の実施形態では、端末デバイスの具体的な形態は特に限定されない。
【0091】
これらの端末デバイスは、一般に、カメラ・モジュール、ディスプレイ・モジュールなどを含み、アンテナも含む。プロセッサからカメラ・モジュール又はディスプレイ・モジュールに伝送される信号に対するアンテナ信号によって生じる干渉を抑制するために、端末デバイスは、コモン・モード・フィルタをさらに含む。コモン・モード・フィルタは、コモン・モード・ノイズを抑制し、差動データ信号を伝送するように構成されている。
【0092】
第５世代モバイル通信技術（５ｔｈ ｇｅｎｅｒａｔｉｏｎ ｗｉｒｅｌｅｓｓ ｓｙｓｔｅｍｓ、５Ｇ）の発展に伴い、これらの端末デバイス内のアンテナも５Ｇの周波数帯をカバーしている。この場合、コモン・モード・フィルタの性能をさらに最適化する必要がある。例えば、モード変換損失が極めて小さく、コモン・モード抑制帯域幅がより大きく、及び高周波挿入損失極めて小さいことが要求される。これらの端末デバイスの５Ｇ高周波高速適用シナリオでは、高速インターフェースに結合されたアンテナの電流がモード変換により高速信号に重畳され、カメラ及びディスプレイに表示の乱れや縞が発生することを防止することができる。
【0093】
図１は、前述の端末デバイスの構造の一部を示す図である。端末デバイスは、プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）０１と、コモン・モード・フィルタ０３と、を含む。コモン・モード・フィルタ０３は、ＰＣＢ０１上に統合され、電気接続構造０２を介してＰＣＢ０１に電気的に接続される。例えば、ＰＣＢ０１上に差動信号線が配設され、コモン・モード・フィルタ０３が、電気接続構造０２を介して差動信号線に電気的に接続される。
【0094】
端末デバイスでは、通常、データ伝送規格としてＤ－ＰＨＹプロトコル及びＣ－ＰＨＹプロトコルが使用される。Ｄ－ＰＨＹプロトコル規格では、信号は、２つの差動線を介して伝送される。Ｃ－ＰＨＹプロトコル規格では、送信側において３つの配線を介して異なるレベルが伝送され、受信側において差動出力が行われる。
【0095】
言い換えれば、Ｄ－ＰＨＹプロトコル規格では、２線コモン・モード・フィルタが使用され、すなわち、２つの巻線が存在する。Ｃ－ＰＨＹプロトコル規格では、３線コモン・モード・フィルタが使用され、すなわち、３つの巻線が存在する。
【0096】
したがって、この出願は、２つのコモン・モード・フィルタ、すなわち、２線コモン・モード・フィルタ及び３線コモン・モード・フィルタを提供する。以下、２線コモン・モード・フィルタと３線コモン・モード・フィルタについて詳細に説明する。
【0097】
以下、２線コモン・モード・フィルタの構成について詳細に説明する。
【0098】
図２及び図３は、２線コモン・モード・フィルタの構造の図である。コモン・モード・フィルタは、第１の巻線１と、第２の巻線２と、を含む。第１の巻線１の一部及び第２の巻線２の一部は、第１のコイル層Ｌ１において、同じ軸（図３に示す軸Ｐ１）の周りに回転することによって形成されている。第１の巻線１の他の部分及び第２の巻線２の他の部分は、第１のコイル層Ｌ１と積層された第２のコイル層Ｌ２において、別の同じ軸（図３に示す軸Ｐ２）の周りに回転することによって形成されている。第１のコイル層Ｌ１及び第２のコイル層Ｌ２は、図２のＰ方向に沿って積層されており、第１のコイル層Ｌ１及び第２のコイル層Ｌ２は、誘電体層４によって間隔を空けて配置されている。
【0099】
２つの隣接するコイル層の間の電気的接続を実装するために、導電チャネル５が誘電体層４を通過し、導電チャネル５は、第１のコイル層及び第２のコイル層において同じ名前を有する巻線に電気的に接続される。言い換えれば、第１のコイル層における第１の巻線は、導電チャネルを介して第２のコイル層における第１の巻線と電気的に接続され、第１のコイル層における第２の巻線も導電チャネルを介して第２のコイル層における第２の巻線と電気的に接続される。
【0100】
図３は、図２の第１のコイル層Ｌ１及び第２のコイル層Ｌ２の配線構造を示す。第１のコイル層Ｌ１及び第２のコイル層Ｌ２において、第１の巻線１の２つの隣接するターンの間に第２の巻線２の１つのターンが存在する。
【0101】
第１のコイル層Ｌ１における第１の巻線１は、第２のコイル層Ｌ２における第１の巻線１に電気的に接続され（図３の破線Ｗ１によって）、第１のコイル層Ｌ１における第２の巻線２は、第２のコイル層Ｌ２における第２の巻線２に電気的に接続される（図３の破線Ｗ２によって）。
【0102】
このように、第１のコイル層Ｌ１及び第２のコイル層Ｌ２のいずれかにおいて、スパイラルの半径方向（図３に示すＤ方向）に沿って第１の巻線１及び第２の巻線２が間隔を空けるように配設されている。このため、各コイル層において、第１の巻線１と第２の巻線２との間のコモン・モード結合インダクタンスを強化し、コモン・モード抑制を向上させることができる。各コイル層を差動信号が通過するときに、第１の巻線と第２の巻線で差動モード電流を反転させることによって発生する磁束が打ち消し合って、それにより、差動信号の伝送損失を低減し、差動信号の品質が向上する。
【0103】
第１のコイル層Ｌ１における配線と第２のコイル層Ｌ２における配線との違いは 以下のように、図３を参照する。第１のコイル層Ｌ１において、内側のターンから外側のターンにかけて、第１の巻線１は、第２の巻線２に対して内側のターンに位置し、すなわち、第１の巻線１は、軸Ｐ１に近い内側のターンに位置する。しかしながら、第１のコイル層Ｌ２において、内側のターンから外側のターンにかけて、第２の巻線２は、第１の巻線１に対して内側のターンに位置し、すなわち、第２の巻線２は、軸Ｐ２に近い内側のターンに位置する。
【0104】
このように、第１のコイル層Ｌ１におけるターンの数と第２のコイル層Ｌ２におけるターンの数とが同じであるときに、２つのコイル層における第１の巻線１の長さの和は、第２の巻線２の長さの和と基本的に等しくなる。第１のコイル層Ｌ１及び第２のコイル層Ｌ２を通して差動信号が伝送された後、信号伝送のレイテンシ差が解消され、差動モード信号とコモン・モード信号との変換が低減され、それにより、Ｓｃｄ２１を低減し、コモン・モード・フィルタのバランスを向上させる。
【0105】
図３に示すように、２つの隣接するコイル層における第１の巻線及び第２の巻線は、導電チャネルを介して別々に電気的に接続される必要がある。図３に示す配線構造は、 以下のようである。すなわち、第１のコイル層Ｌ１において、外側のターンから内側のターンにかけて、第１の巻線１及び第２の巻線２が反時計回り（ｃｏｕｎｔｅｒｃｌｏｃｋｗｉｓｅ）に囲むように配設される。第１のコイル層Ｌ２において、内側のターンから外側のターンにかけて、第１の巻線１及び第２の巻線２がまた、反時計回り（ｃｏｕｎｔｅｒｃｌｏｃｋｗｉｓｅ）に囲むように配設される。図４は、図３に示す第１のコイル層Ｌ１と第２のコイル層Ｌ２との間の第１の巻線１の接続構造及び第２の巻線２の接続構造の図である。
【0106】
図４を参照する。誘電体層を通過する第１の導電チャネル５１は、２つの隣接するコイル層において第１の巻線１に電気的に接続され、誘電体層を通過する第２の導電チャネル５２は、２つの隣接するコイル層において第２の巻線２に電気的に接続される。追加的に、第１のコイル層Ｌ１における第２の巻線２の第２の導電チャネル５２に近い部分は、積層方向の直交方向（図５に示すＱ方向）において、第２のコイル層Ｌ２における第１の巻線１の第１の導電チャネル５１に近い部分と交差している。層間クロス構造を介して巻線を電気的に接続するときに、図４に示すように、第１の導電チャネル５１及び第２の導電チャネル５２は共に積層方向と平行な方向に通過する。
【0107】
図６は、４つのコイル層、すなわち、第１のコイル層Ｌ１、第２のコイル層Ｌ２、第３コイル層Ｌ３、及び第４コイル層Ｌ４を有する別の２線コモン・モード・フィルタの断面図である。第１のコイル層Ｌ１、第２のコイル層Ｌ２、第３のコイル層Ｌ３及び第４のコイル層Ｌ４は、積層方向Ｐに沿って順次積層されている。
【0108】
図６は、２線コモン・モード・フィルタの一実施形態にすぎず、代替的には、より多くのコイル層を含んでもよい。結論として、２線コモン・モード・フィルタにおいて、Ｎ個のコイル層が存在し、Ｎは、２以上の偶数である。
【0109】
図７は、図６の各コイル層の配線構造を示す。第１のコイル層Ｌ１及び第２のコイル層Ｌ２の巻き方は、図３に示したものと同じであり、第３のコイル層Ｌ３の巻き方は、第１のコイル層Ｌ１の巻き方と同じであり、第４コイル層Ｌ４の巻き方は、第２のコイル層Ｌ２の巻き方と同じである。
【0110】
追加的に、第１のコイル層Ｌ１における第１の巻線１は、第２のコイル層Ｌ２における第１の巻線１に電気的に接続され（図３の破線で示すように）、第１のコイル層Ｌ１における第２の巻線２は、第２のコイル層Ｌ２における第２の巻線２に電気的に接続されて（図７の破線で示すように）、第１のコイル層Ｌ１と第２のコイル層Ｌ２の電気的接続を実装する。
【0111】
第２のコイル層Ｌ２における第１の巻線１は、第３のコイル層Ｌ３における第１の巻線１に電気的に接続され（図７の破線で示すように）、第２のコイル層Ｌ２における第２の巻線２は、第３のコイル層Ｌ３における第２の巻線２に電気的に接続されて（図７の破線で示すように）、第２のコイル層Ｌ２と第３のコイル層Ｌ３との電気的な接続を実装する。
【0112】
第３のコイル層Ｌ３における第１の巻線１は、第４のコイル層Ｌ４における第１の巻線１に電気的に接続され（図７の破線で示すように）、第３のコイル層Ｌ３における第２の巻線２は、第４のコイル層Ｌ４における第２の巻線２に電気的に接続されて（図７の破線で示すように）、第３のコイル層Ｌ３と第４のコイル層Ｌ４との間の電気的接続を実装する。
【0113】
【0114】
図７に示す２線コモン・モード・フィルタでは、第１の巻線１及び第２の巻線２が両方ともスパイラルの半径方向に沿って囲むように配設されているため、第１の巻線１及び第２の巻線２が間隔を空けて配置されて、各コイル層において第１の巻線と第２の巻線とのコモン・モード磁界結合を強化し、コモン・モード・インダクタンスを向上し、コモン・モード抑制を向上する。
【0115】
追加的に、２つの隣接するコイル層の間で、第１の巻線と第２の巻線とを交差させて交換する。例えば、第１のコイル層Ｌ１において、第１の巻線１が内側にあり、第２の巻線１が外側にあり、第２のコイル層Ｌ２において、第１の巻線１が外側にあり、第２の巻線１が内側にあり、第３のコイル層Ｌ３において、第１の巻線１が内側にあり、第２の巻線１が外側にあり、第４のコイル層Ｌ４において、第１の巻線１が外側にあり、第２の巻線１が内側にある。これにより、信号のモード変換損失を大幅に低減することができ、基本的にレイテンシ差０を達成することができる。
【0116】
図７において、各コイル層に形成される楕円に近似したスパイラルの構造は一実施形態にすぎず、代替的には、矩形スパイラルや円形スパイラルなどであってもよいことに留意されたい。
【0117】
図８は、図７の積層方向Ｐの直交面に投影された第１のコイル層Ｌ１、第２のコイル層Ｌ２、第３のコイル層Ｌ３、及び第４のコイル層Ｌ４の構造の図である。図９は、図８のＡ－Ａ断面図である。図９では、積層方向Ｐの直交方向Ｑには、各２つの隣接するコイル層間の第１の巻線１と第２の巻線２とが対向配設されている。
【0118】
図９では、２つの隣接するコイル層の間に大きな分布容量が存在する。分布容量を低減し、損失を低減し、コモン・モード抑制帯域幅を増加させて、バランスをさらに向上させるために、この出願は、さらに２線コモン・モード・フィルタを提供する。図１０に示すように、２線コモン・モード・フィルタでは、積層方向Ｐの直交方向Ｑでは、第１の巻線１と第２の巻線２とが互い違いに配置されている。隣接するコイル層を互い違いに配設することにより、２層の間の寄生分布容量を大幅に低減することができ、コモン・モード・フィルタのコモン・モード抑制帯域幅やモード変換性能をさらに向上することができることにも理解されたい。
【0119】
図８を参照する。複数のコイル層が存在するときに、第１の巻線及び第２の巻線は、各々、スパイラルの外側に延びる接続端を有する。接続端６は、入口端子又は出口端子に接続するように構成されている。上部コイル層と下部コイル層では巻き方が異なるため、図７に示すように、第１のコイル層Ｌ１において、第１の巻線１及び第２の巻線２は、内側のターンから外側のターンにかけて時計回りに囲むように配設されている。第２のコイル層Ｌ２において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて時計回りに囲むように配設されている。このように、第１の巻線１に接続された接続端６と第２の巻線２に接続された接続端６とは逆方向に延びており、スパイラルの巻線ではない。第１の巻線と第２の巻線は、軸を中心に平行に囲むように配設されている。このように、２つの接続端６の間に高いインピーダンスが存在する。図８を参照する。インピーダンスを低減し、無結合による急激なインピーダンス変化を緩和し、リターン損失を低減するためには、接続端を広げてもよく、すなわち接続端６の線幅がスパイラルの巻線の線幅よりも大きい。
【0120】
図１１を参照する。２線コモン・モード・フィルタのバランスをさらに向上させるために、任意のコイル層において、第１の巻線の各２つの隣接する巻線は、それぞれ第１の巻線の第１のターン１０１及び第１の巻線の第２のターン１０２である。第１の巻線の第１のターン１０１と第１の巻線の第２のターン１０２との間に位置する第２の巻線のターンは、第２の巻線の中間ターン２０１である。第２の巻線の中間ターン２０１と第１の巻線の第１のターン１０１との間隔Ｓ１は、第２の巻線の中間ターン２０１と第１の巻線の第２のターン１０２との間隔Ｓ２よりも小さい。このように、第２の巻線の中間ターン２０１、及び第１の巻線の第１のターン１０１は、独立した結合構造Ｔ１を形成している。第２の巻線の中間ターン２０２、及び第１の巻線の第２のターン１０２は、別の独立した結合構造Ｔ２を形成している。結合構造Ｔ１と結合構造Ｔ２との間の磁気結合衝撃は小さく、それにより、モード変換性能とバランスがさらに向上する。
【0121】
図１２は、基板９を有する２線コモン・モード・フィルタを示している。コモン・モード・フィルタは、基板９を含む。複数のコイル層は、基板９の同じ表面上に配設され、積層方向Ｐに沿って積層されている。このように、入口端子７及び出口端子８は、複数のコイル層の基板９から離れた表面上に配設されている。
【0122】
入口端子７は、第１の巻線１に電気的に接続された第１の入口端子と、第２の巻線に電気的に接続された第２の入口端子と、を含む。
【0123】
出口端子８は、第１の巻線１に電気的に接続された第１の出口端子と、第２の巻線に電気的に接続された第２の出口端子と、を含む。
【0124】
一般に、第１の入口端子及び第２の入口端子は、導電チャネルを介して上部に位置するコイル層に対応する第１の巻線及び第２の巻線に電気的に接続されている。第１の出口端子及び第２の出口端子は、別の導電チャネルを介して底部に位置するコイル層に対応する第１の巻線及び第２の巻線に電気的に接続されている。例えば、図１２に示すように、第１のコイル層Ｌ１、第２のコイル層Ｌ２、第３のコイル層Ｌ３、及び第４のコイル層Ｌ４が基板９に向かう方向に沿って順次積層されている。このように、第１の入口端子及び第２の入口端子は、導電チャネルを介して第１のコイル層Ｌ１に対応する第１の巻線及び第２の巻線に電気的に接続され、第１の出口端子及び第２の出口端子は、別の導電チャネルを介して第４コイル層Ｌ４に対応する第１の巻線及び第２の巻線に電気的に接続される。
【0125】
図１２に示す構造では、基板９は、磁性材料で作製されていてもよいし、シリコン、ガラス、樹脂、セラミック、フェライトなどの非磁性材料で作製されていてもよい。
【0126】
【0127】
図１３（ａ）は、コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１の曲線図である。この曲線から、２線コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１が－４ｄＢよりも大きいときに、対応する帯域幅が２０ＧＨｚに達することが分かる。
【0128】
図１３（ｂ）は、コモン・モード・フィルタのコモン・モード挿入損失Ｓｃｃ２１の曲線図である。この曲線から、２線コモン・モード・フィルタのＳｃｃ２１が－１５ｄＢよりも小さいときに、対応するコモン・モード抑制帯域幅が１．５ＧＨｚ～６ＧＨｚであり、合計５ＧＨｚよりも大きいことが分かる。
【0129】
図１３（ｃ）は、コモン・モード・フィルタのモード変換損失Ｓｃｄ２１の曲線図である。この曲線から、２線コモン・モード・フィルタのＳｃｄ２１が８ＧＨｚ以内で－４０ ｄＢよりも小さいことが分かる。これにより、５Ｇ干渉周波数帯のノイズを効果的に抑制し、信号伝送への影響を最小限に抑えることができる。
【0130】
図１３ｄは、コモン・モード・フィルタのリターン損失Ｓｄｄ１１の曲線図である。この曲線から、リターン損失Ｓｄｄ１１が８ＧＨｚ内で－２０ｄＢよりも小さいことが分かる。
【0131】
基板９がシリコン、ガラスなどの非磁性材料で作製されているときに、従来の半導体プロセスを使用して２線コモン・モード・フィルタが製造されてもよい。以下、半導体プロセスを使用した２線コモン・モード・フィルタを製造するための方法について詳細に説明する。
【0132】
図１４に示すように、コモン・モード・フィルタを製造するための方法は、以下のステップを含む。
【0133】
図１４の（ａ）及び（ｂ）に示すように、非磁性材料から作製された基板９の表面上に誘電体層４を形成する。
【0134】
図１４の（ｃ）に示すように、誘電体層４をパターニングして、基板９上にパターン層を形成する。
【0135】
図１４の（ｄ）に示すように、パターン層が形成された基板上に第１の巻線及び第２の巻線を配設し、第１の巻線及び第２の巻線が同じ軸の周りに回転してスパイラルの第１のコイル層Ｌ１を形成する。第１のコイル層Ｌ１において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0136】
追加的に、第１のコイル層Ｌ１を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0137】
図１４の（ｅ）に示すように、第１のコイル層Ｌ１の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。
【0138】
【0139】
第２のコイル層Ｌ２において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0140】
第３のコイル層Ｌ３において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0141】
第４のコイル層Ｌ４において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0142】
第２のコイル層Ｌ２を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0143】
第１のコイル層Ｌ３を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0144】
第４のコイル層Ｌ４を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0145】
図１４の（ｇ）に示すように、入口端子７及び出口端子８を形成する。入口端子７は、第４コイル層Ｌ４における第１の巻線及び第２の巻線に電気的に接続され、出口端子８は、第１のコイル層Ｌ１における第１の巻線及び第２の巻線に電気的に接続されている。
【0146】
半導体プロセスを使用してコモン・モード・フィルタを製造するときに、巻線の線幅をより柔軟に設計し、インピーダンス制御を容易に実装し、誘電材料損失が低く、２線コモン・モード・フィルタが高い適用帯域幅を有することができる。
【0147】
図１５は、基板を有する別の２線コモン・モード・フィルタを示している。コモン・モード・フィルタは、第１の基板９１と第２の基板９２とを含む。第１の基板９１と第２の基板９２とは対向して配設され、第１の基板９１と第２の基板９２との間には、積層方向Ｐに沿って複数のコイル層が積層されている。コモン・モード・フィルタの両側には、入口端子７と出口端子８が位置する。追加的に、入口端子７は、第４コイル層Ｌ４における第１の巻線及び第２の巻線に電気的に接続され、出口端子８は、第１のコイル層Ｌ１における第１の巻線及び第２の巻線に電気的に接続されている。
【0148】
図１５に示す２線コモン・モード・フィルタでは、第１の基板９１及び第２の基板９２は、各々、非磁性材料から作製される。代替的には、第１の基板９１及び第２の基板９２の１つは、非磁性材料から作製される。代替的には、第１の基板９１及び第２の基板９２は、各々磁性材料から作製される。
【0149】
図１５に示すように、第１の基板９１及び第２の基板９２が各々非磁性材料から作製されるとき、又は図１４で製造される２線コモン・モード・フィルタにおける基板９も非磁性材料から作製され、かつコモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１が３ｄＢであるときに、対応する帯域幅は、２０ＧＨｚに達する。したがって、コモン・モード・フィルタの高周波性能が優れていることから、超高速適用シナリオ、例えば、２線差動インターフェース規格を使用し、伝送速度が１６ Ｇｂｐｓ以上であるすべての５Ｇ超高速シナリオに好適なコモン・モード・フィルタとなっている。具体的な製品としては、カメラ（Ｃａｍｅｒａ）、携帯電話の液晶ディスプレイ（ＬＣＤ）、ＰＡＤ ＬＣＤ、ＰＣ ＬＣＤ、及び高精細マルチメディア・インターフェース（ＨＤＭＩ）を含む。
【0150】
いくつかの低周波適用シナリオに適合するために、図１５の第１の基板９１及び第２の基板９２のうちの少なくとも１つは、磁性材料から作製されてもよい。これにより、バランスを変更することなく巻線間の磁界結合を強化し、コモン・モード・インダクタンスが向上し、コモン・モード抑制周波数を低減することができる。
【0151】
【0152】
図１６（ａ）に示すように、黒の実線は、コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１の曲線であり、破線は、従来技術における差動モード挿入損失Ｓｄｄ２１の曲線である。２つの曲線から、２線コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１が明らかに低減されていることが分かる。
【0153】
図１６（ａ）に示すように、黒の実線は、コモン・モード・フィルタのコモン・モード挿入損失Ｓｃｃ２１の曲線であり、破線は、従来技術におけるコモン・モード挿入損失Ｓｃｃ２１の曲線である。２つの曲線から、Ｓｃｃ２１の中心周波数は、約２ＧＨｚに移動しており、Ｓｃｃ２１が－１５ ｄＢよりも小さいときに、対応するコモン・モード抑制帯域幅は９００ＭＨｚ～５ＧＨｚをカバーしてもよい。このため、コモン・モード・フィルタの性能は、５Ｇ通信周波数帯及びグローバル・システム・フォー・モバイル通信（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、ＧＳＭ）規格に適合し、伝送速度１０Ｇｂｐｓ未満の５Ｇ高速高周波シナリオを満足する。
【0154】
図１６ｃに示すように、黒の実線は、コモン・モード・フィルタのモード変換損失Ｓｄｄ２１の曲線であり、破線は、従来技術におけるモード変換損失Ｓｃｄ２１の曲線である。２つの曲線から、コモン・モード・フィルタのモード変換損失が従来技術より明らかに好ましいことが分かる。
【0155】
図１６ｄに示すように、黒の実線は、コモン・モード・フィルタのリターン損失Ｓｄｄ１１の曲線であり、破線は、従来技術におけるリターン損失Ｓｄｄ１１の曲線である。コモン・モード・フィルタのリターン損失は、従来技術のリターン損失よりも好ましい。
【0156】
図１５に示す構造は、磁気デバイス薄膜プロセスを使用して製造されてもよい。以下、磁気デバイス薄膜プロセスを使用して２線コモン・モード・フィルタを製造するための方法について詳細に説明する。
【0157】
図１７に示すように、コモン・モード・フィルタを製造するための方法は、以下のステップを含む。
【0158】
図１７（ａ）及び（ｂ）に示すように、支持板１０の表面上に誘電体層４を形成する。
【0159】
図１７（ｃ）に示すように、誘電体層４上に第１の巻線及び第２の巻線をセットし、その結果、第１の巻線及び第２の巻線が誘電体層４上に配設され、第１の巻線及び第２の巻線が同じ軸の周りに回転するスパイラルの第１のコイル層Ｌ１を形成する。第１のコイル層Ｌ１において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0160】
追加的に、第１のコイル層Ｌ１を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0161】
図１７の（ｄ）に示すように、第１のコイル層Ｌ１の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。
【0162】
【0163】
第２のコイル層Ｌ２において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0164】
第３のコイル層Ｌ３において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0165】
第４のコイル層Ｌ４において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0166】
第２のコイル層Ｌ２を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0167】
第１のコイル層Ｌ３を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0168】
第４のコイル層Ｌ４を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0169】
図１７の（ｆ）に示すように、支持板１０を除去する。
【0170】
図１７の（ｇ）に示すように、第１の基板９１と第２の基板９２とを配設し、その結果第１の基板９１と第２の基板９２との間に４層のコイル層をロードする。
【0171】
図１７の（ｈ）に示すように、第１の基板９１、第２の基板９２及び４つのコイル層を含む側面に、入口端子７及び出口端子８をそれぞれ配設する。
【0172】
追加的に、図１７に従って２線コモン・モード・フィルタを製造するときに、複数のコイル層を形成した後、入口端子及び出口端子を配設する前に、本方法は、コモン・モード・フィルタを積層方向と平行な方向に沿って切断することと、次いで、入口端子及び出口端子を配設することと、をさらに含む。
【0173】
以上、４つのコイル層を有する２線コモン・モード・フィルタを製造するための方法が提供される。より多くのコイル層が存在する場合、前述の方法に従って類推によって２線コモン・モード・フィルタを製造してもよく、詳細は、ここでは再度説明しない。
【0174】
以下、３線コモン・モード・フィルタの構成について詳細に説明する。
【0175】
【0176】
図１８に示すように、この出願で提供される３線コモン・モード・フィルタにおける２線コイル層は、２つの層、すなわち、第１の２線コイル層Ｌ２１と、第２の２線コイル層Ｌ２２と、を含む。単線コイル層は、２つの層、すなわち、第１の単線コイル層Ｌ３１と、第２の単線コイル層Ｌ３２と、を含む。
【0177】
このように、２線コイル層は第１の巻線と、第２の巻線と、を含むため、形成される３線コモン・モード・フィルタは、４つのコイル層を有する。従来の６つのコイル層と比較して配線層の数が低減され、それにより、３線コモン・モード・フィルタ全体の積層方向の厚さを低減し、３線コモン・モード・フィルタの小型化を実装する。
【0178】
確かに、いくつかの実装では、２つより多くの２線コイル層が存在してもよいし、２つより多くの単線コイル層が存在してもよい。
【0179】
図１９を参照する。第１の巻線１の一部と第２の巻線２の一部は、第１のコイル層において、同じ軸の周りに回転することによって形成されている。第１の巻線１の他の部分及び第２の巻線２の他の部分は、別の２線コイル層において、別の同じ軸の周りに回転することによって形成されている。第３の巻線３の一部は、単線コイル層に形成され、第３の巻線の他の部分は、別の他の単線コイル層に形成されている。
【0180】
第１の２線コイル層Ｌ２１における第１の巻線１は、第２の２線コイル層Ｌ２２における第１の巻線１に電気的に接続され（図１９の破線で示すように）、第１の２線コイル層Ｌ２１における第２の巻線２は、第２の２線コイル層Ｌ２２における第２の巻線２に電気的に接続されて（図１９の破線で示すように）、第１の２線コイル層Ｌ２１と第２の２線コイル層Ｌ２２の電気的接続を実装する。
【0181】
第１の単線コイル層Ｌ３１における第３の巻線３は、第２の単線コイル層Ｌ３２における第３の巻線３に電気的に接続され（図１９の破線で示すように）、第１の単線コイル層Ｌ３１と第２の単線コイル層Ｌ３２との間の電気的接続を実装する。
【0182】
さらに、図１９に示すように、第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２において、第１の巻線１の各２つの隣接するターンの間に第２の巻線２の１つのターンが存在する。
【0183】
図２０は、図１８の各コイル層の別の配線構造を示す。図２０と図１９の違いは、図１９の第１の２線コイル層Ｌ２１において、第１の巻線及び第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２の２線コイル層Ｌ２２において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。図２０に示す第１の２線コイル層Ｌ２１において、第１の巻線及び前記第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２の２線コイル層Ｌ２２において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、依然として第１の巻線に対して内側のターンに位置する。
【0184】
図２０に示す構造と比較して図１９に示す構造では、第１の２線コイル層Ｌ２１におけるターンの数と第２の２線コイル層Ｌ２２におけるターンの数とが同じであるときに、２つの２線コイル層における第１の巻線１の長さの和は、第２の巻線２の長さの和と基本的に等しくなる。第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２を通して差動信号が伝送された後、信号伝送のレイテンシ差が解消され、差動モード信号からコモン・モード信号への変換が生じず、それにより、Ｓｃｄ２１を低減し、コモン・モード・フィルタのバランスを向上させる。
【0185】
第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２を図１９に示すようにルーティングするときに、図４及び図５に示す接続構造は、第１の巻線と第２の巻線とを接続するように構成されてもよい。具体的には、第１の２線コイル層Ｌ２１における第２の巻線２の導電チャネルに近い部分は、積層方向の直交平面において、第２の２線コイル層Ｌ２２における第１の巻線１の導電チャネルに近い部分と交差している。
【0186】
第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２を図２０に示すようにルーティングするときに、２つの２線コイル層の間で第１の巻線と第２の巻線が交換されないため、図４及び図５に示す層間クロス構造は、巻線と電気的に接続される必要がない。図２１に示す接続構造は、使用されてもよい。具体的には、第１の２線コイル層Ｌ２１における第２の巻線２の導電チャネルに近い部分は、積層方向の直交平面において、第２の２線コイル層Ｌ２２における第１の巻線１の導電チャネルに近い部分と交差しない。
【0187】
【0188】
図１９及び図２０を参照する。第１の巻線及び第２の巻線は各々、スパイラルの外側に延びる接続端６を有し、第３の巻線もスパイラルの外側に延びる接続端６を有する。接続端６は、入口端子又は出口端子に接続するように構成されている。図１９を参照すると、第１の２線コイル層Ｌ２１と第２の２線コイル層Ｌ２とにおいて、接続端６が互いから離間されている。スパイラルの巻線の違いは、第１の巻線と第２の巻線が軸を中心に平行に囲むように配設されていることである。このように、２つの接続端の間に高いインピーダンスが存在する。図１９を参照する。インピーダンスを低減し、無結合による急激なインピーダンス変化を緩和し、リターン損失を低減するためには、接続端を広げてもよく、すなわち接続端６の線幅がスパイラルの巻線の線幅よりも大きい。同様に、第１の単線コイル層Ｌ３１及び第２の単線コイル層Ｌ３２における接続端の幅もよりも大きくてもよい。
【0189】
２つの２線コイル層及び２つの単線コイル層は、複数の積層方式を有する。
【0190】
図２２は、積層方式を示す。第１の単線コイル層Ｌ３１、第１の２線コイル層Ｌ２１、第２の２線コイル層Ｌ２２、及び第２の単線コイル層Ｌ３２が順次積層されている。
【0191】
図２３は、別の積層方式を示す。第１の単線コイル層Ｌ３１、第１の２線コイル層Ｌ２１、第２の単線コイル層Ｌ３２、及び第２の２線コイル層Ｌ２２が順次積層されている。
【0192】
図２４は、別の積層方式を示す。第１の２線コイル層Ｌ２１、第１の単線コイル層Ｌ３１、第２の単線コイル層Ｌ３２、及び第２の２線コイル層Ｌ２２が順次積層されている。
【0193】
図２５は、別の積層方式を示す。第１の２線コイル層Ｌ２１、第１の単線コイル層Ｌ３１、第２の２線コイル層Ｌ２２、及び第２の単線コイル層Ｌ３２が順次積層されている。
【0194】
図２２～図２５に示すように、互いに隣接する隣接する２線コイル層と単線コイル層との間で、積層方向の直交方向において、第３の巻線３、第１の巻線１、及び第２の巻線２が、互い違いに配置され、互いに独立した複数の三角形結合構造１１を形成しており、第１の巻線１の任意のターン又は第２の巻線２の任意のターンも独立した三角形結合構造１１に属する。
【0195】
第１の巻線の任意のターン又は第２の巻線の任意のターンも独立した三角形結合構造１１に属することに留意されたい。例えば、図２５に示すように、第１の巻線の第１のターン１０１は、第２の三角形結合構造１１２のみに属する。
【0196】
【0197】
図２６に示す従来の３線コモン・モード・フィルタと比較して、図２５のこの出願のこの実施形態で提供される３線コモン・モード・フィルタでは、互いに独立した複数の三角形結合構造が形成されている。このように、３線のインピーダンスと結合インダクタンスを基本的に整合させ、別の三角形結合構造の３線の影響を受けないようにすることができ、信号のモード変換損失を低減し、バランスを向上することを保証し得る。また、４層配線構造の３線コモン・モード・フィルタは、寄生容量がより小さく、抑制帯域幅がより大きいことを有する。
【0198】
図２７は、この出願による、三角形結合構造を示す。具体的な実装では、第３の巻線３と第１の巻線１との間の間隔１ａ、第３の巻線３と第２の巻線２との間の間隔１ｂ、及び第２の巻線２と第１の巻線１との間の間隔１ｃは、３つの巻線が等しいインピーダンス及び等しい結合を実装する限り、必ずしも正三角形を形成しない。
【0199】
図２２及び図２４に示すように、第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２は、中間面Ｍに対して対称に配設されており、第１の単線コイル層Ｌ３１及び第２の単線コイル層Ｌ３２も中間面Ｍに対して対称に配設されている。
【0200】
図２３及び図２５に示すように、第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２は、中間面Ｍに対して非対称に配設されており、第１の単線コイル層Ｌ３１及び第２の単線コイル層Ｌ３２も中間面Ｍに対して非対称に配設されている。
【0201】
第１の２線コイル層Ｌ２１、第１の単線コイル層Ｌ３１、第２の２線コイル層Ｌ２２、及び第２の単線コイル層Ｌ３２を、図２２及び図２４に示す中間面Ｍに対して対称に配設することにより、バランスをさらに向上させることができる。
【0202】
ここでの中間面Ｍは、図２２に示すように、積層方向Ｐに直交する面であり、中間面Ｍとコモン・モード・フィルタの第１の面との距離Ｘ１は、中間面Ｍとコモン・モード・フィルタの第２の面との距離Ｘ２に等しいか又はそれに近いことに留意されたい。
【0203】
一般に、図２８に示すように、第１の導電チャネル５１、第２の導電チャネル５２及び第３の導電チャネル５３は、誘電体層４を通過する。
【0204】
第１の２線コイル層Ｌ２１における第１の巻線は、導電チャネル５１を介して第２の２線コイル層における第１の巻線に電気的に接続される。
【0205】
第１の２線コイル層Ｌ２１における第２の巻線は、導電チャネル５２を介して第２のコイル層における第２の巻線に電気的に接続される。
【0206】
第１の単線コイル層Ｌ３１における第３の巻線は、第３の導電チャネル５３を介して第２の単線コイル層Ｌ３２の第３の巻線と電気的に接続される。
【0207】
図２８を参照する。さらにバランスを向上するために、積層方向Ｐの直交方向Ｑにおいて、第１の導電チャネル５１、第２の導電チャネル５２及び第３の導電チャネル５３は、同じ直線上に位置しないが、図２８に示すように、第１の導電チャネル５１、第２の導電チャネル５２及び第３の導電チャネル５３は、互い違いに配置され、三角形結合構造１１を形成している。
【0208】
３線コモン・モード・フィルタのバランスをさらに向上させるために、２つの隣接する三角形結合構造が、積層方向と交差する方向に互いに分離され離間される。図２８を参照すると、任意の２線コイル層において、第１の巻線の各２つの隣接するターンは、それぞれ、第１の巻線の第１のターン１０１と第１の巻線の第２のターン１０２である。第１の巻線の第１のターン１０１と第１の巻線の第２のターン１０２との間に位置する第２の巻線のターンは、第２の巻線の中間ターン２である。第２の巻線の中間ターン２と第１の巻線の第１のターン１０１との間隔Ｓ１は、第２の巻線の中間ターン２と第１の巻線の第２のターン１０２との間隔Ｓ２よりも小さい。第３の巻線３、第２の巻線の中間ターン２、及び第１の巻線の第１のターン１０１は、独立した三角形結合構造を形成している。このように、第１の三角形結合構造１１１と第２の三角形結合構造１１２とを積層方向の直交方向（水平方向とも呼ばれる）に離間させ、それにより特性インピーダンス変動及び分布容量を低減し、挿入損失Ｓｄｄ２１、リターン損失Ｓｄｄ１１、バランス性能Ｓｃｄ２１を向上させる。Ｓ２及びＳ１の設計では、バランス性能要件とコモン・モード・フィルタ全体の長さ（図２８のＱ方向に沿ったサイズ）要件の両方をＳ２の設計とＳ１の設計で考慮する必要がある。
【0209】
図２８を参照する。追加的に、積層方向において、２つの隣接する三角形結合構造の間隔は、ｄ１であり、各三角形結合構造において、互いに隣接する２線コイル層と単線コイル層との間隔は、ｄ２であり、ｄ２は、ｄ１よりも大きい。このように、積層方向において、２つの隣接する三角形結合構造が互いに離間され分離され、特性インピーダンス変動及び分布容量が低減され、挿入損失Ｓｄｄ２１、リターン損失Ｓｄｄ１１及びバランス性能Ｓｃｄ２１が向上する。しかしながら、２つの隣接する三角形結合構造を互いに分離して離間させることは、共通モードインダクタンスを低減し、低周波干渉抑制能力を弱める。したがって、ｄ１及びｄ２の設計では、ｄ１の設計及びｄ２の設計において、コモン・モード・フィルタ全体に対するバランス性能要件及び高さ要件の両方を考慮する必要がある。
【0210】
例えば、図２５に示すように、本明細書における２つの隣接する三角形結合構造の間隔ｄ１とは、隣接する第２の三角形結合構造１１２と第３の三角形結合構造１１３との間で、第１の単線コイル層Ｌ３１が第２の２線コイル層Ｌ２２に隣接しているので、隣接する第２の三角形結合構造１１２と第３の三角形結合構造１１３との間隔ｄ１は、第１の単線コイル層Ｌ３１と第２の２線コイル層Ｌ２２との間隔であると留意されたい。別の例では、図２８に示すように、第１の２線コイル層Ｌ２１は、隣接する第２の三角形結合構造１１２と第３の三角形結合構造１１３との間で第２の２線コイル層Ｌ２２に隣接しているため、隣接する第２の三角形結合構造１１２と第３の三角形結合構造１１３との間隔ｄ１は、第１の２線コイル層Ｌ２１と第２の２線コイル層Ｌ２２との間隔である。
【0211】
図２９及び図３０は、基板を有する３線コモン・モード・フィルタを示す。３線コモン・モード・フィルタは、第１の基板９１と、第２の基板９２と、を含む。第１の基板９１と第２の基板９２とは対向して配設され、第１の基板９１と第２の基板９２との間には、積層方向Ｐに沿って複数のコイル層が積層されている。コモン・モード・フィルタの両側には、入口端子７と出口端子８が位置する。
【0212】
入口端子７は、第１の入口端子７１と、第２の入口端子７２と、第３の入口端子７３と、を含む。第１の入口端子７１は、第１の２線コイル層において第１の巻線に電気的に接続され、第２の入口端子７２は、第１の２線コイル層において第２の巻線に電気的に接続され、第３の入口端子７３は、第１の単線コイル層において第３の巻線に電気的に接続される。
【0213】
出口端子８は、第１の出口端子８１と、第２の出口端子８２と、第３の出口端子８３と、を含む。第１の出口端子８１は、第２の２線コイル層において第１の巻線に電気的に接続され、第２の出口端子８２は、第２の２線コイル層において第２の巻線に電気的に接続され、第３の出口端子８３は、第２の単線コイル層において第３の巻線に電気的に接続されている。
【0214】
図２８及び図２９に示す３線コモン・モード・フィルタでは、第１の基板９１及び第２の基板９２は、各々、非磁性材料から作製される。代替的には、第１の基板９１及び第２の基板９２の１つは、非磁性材料から作製される。代替的には、第１の基板９１及び第２の基板９２は、各々磁性材料から作製される。
【0215】
第１の基板９１及び第２の基板９２のうちの少なくとも１つが磁性材料であるときに、巻線間のコモン・モード磁界結合が強化され、コモン・モード・インダクタンスが向上し、コモン・モード抑制周波数は主に約３．３ＧＨｚであり、５Ｇ ＲＦ干渉の主周波数帯域に適合し、現在の５Ｇ携帯電話におけるカメラＣ－ＰＨＹ高速インターフェースの適用シナリオに好適である。
【0216】
【0217】
図１６（ａ）に示すように、黒の実線は、３線コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１の曲線であり、破線は、従来技術における差動モード挿入損失Ｓｄｄ２１の曲線である。２つの曲線から、３線コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１が明らかに低減されていることが分かる。
【0218】
図１６（ａ）に示すように、黒の実線は、３線コモン・モード・フィルタのコモン・モード挿入損失Ｓｃｃ２１の曲線であり、破線は、従来技術におけるコモン・モード挿入損失Ｓｃｃ２１の曲線であるこの２つの曲線から、３線コモン・モード・フィルタは寄生容量が小さく、抑制帯域幅が大きいことが分かる。
【0219】
図３１ｃに示すように、黒の実線は、コモン・モード・フィルタのモード変換損失Ｓｄｄ２１の曲線であり、破線は、従来技術におけるモード変換損失Ｓｃｄ２１の曲線である。この２つの曲線から、３線コモン・モード・フィルタが信号のモード変換損失を低減していることが分かる。
【0220】
図３１ｄに示すように、黒の実線は、コモン・モード・フィルタのリターン損失Ｓｄｄ１１の曲線であり、破線は、従来技術におけるリターン損失Ｓｄｄ１１の曲線である。３線コモン・モード・フィルタの挿入損失差がより小さく、３線のインピーダンス整合性が高い。
【0221】
【0222】
図３２に示すように、３線コモン・モード・フィルタを製造するための方法は、以下のステップを含む。
【0223】
図３２の（ａ）及び（ｂ）に示すように、支持板１０の表面上に誘電体層４を形成する。
【0224】
図３２の（ｃ）に示すように、誘電体層４において第３の巻線を配設し、第３の巻線が軸の周りに回転して、スパイラルの第１の単線コイル層Ｌ３１を形成する。
【0225】
第１の単線コイル層Ｌ３１を形成するときに、第３の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0226】
図３２の（ｄ）に示すように、第１の単線コイル層Ｌ３１の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。
【0227】
【0228】
第１の２線コイル層Ｌ２１において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0229】
第２の２線コイル層Ｌ２２において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0230】
第１の２線コイル層Ｌ２１を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0231】
第２の２線コイル層Ｌ２２を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0232】
第２の単線コイル層Ｌ３２を形成するときに、第３の巻線を、内側から外側にかけて反時計回りに囲むように配設する。
【0233】
図３２の（ｆ）に示すように、支持板１０を除去する。
【0234】
図３２の（ｇ）に示すように、第１の基板９１と第２の基板９２とを配設し、その結果第１の基板９１と第２の基板９２との間に４層のコイル層をロードする。
【0235】
図３２の（ｈ）に示すように、入口端子７及び出口端子８を配設する。
【0236】
図３３及び図３４は、基板を有する別の３線コモン・モード・フィルタを示す。３線コモン・モード・フィルタは、基板９を有する。基板９は、互いに対向する第１の表面及び第２の表面を有する。第１の表面に、第１の２線コイル層２１及び第１の単線コイル層３１が配設され、第２の表面に、第２の２線コイル層２２及び第２の単線コイル層３２が配置されている。このように、基板９を使用して積層方向に一致した三角形結合構造を互いに離間させて分離することができる。
【0237】
図３３及び図３４の構造では、導電チャネルが基板９を通過して、第１の２線コイル層２１と第２の２線コイル層２２との間の電気的接続を実装し、さらに第１の単線コイル層３１と第２の単線コイル層３２との間の電気的接続を実装する。
【0238】
図３３及び図３４の基板は、磁性材料で作製されてもよいし、非磁性材料、例えば、フェライト、樹脂、セラミック、シリコン、ガラスなどであってもよい。基板がシリコンから作製されるときに、基板に形成される導電チャネルは、スルー・シリコン・ビア（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）である。基板がガラスから作製されるときに、基板に形成される導電チャネルは、スルー・ガラス・ビア（Ｔｈｒｏｕｇｈ Ｇｌａｓｓ Ｖｉａ、ＴＧＶ）である。
【0239】
図３３及び図３４の３線コモン・モード・フィルタの基板が磁性材料から作製されないときに、高さが低下せず、それにより、上部コイル層と下部コイル層との分離距離がさらに大きくなる。したがって、３線コモン・モード・フィルタは優れた高周波性能を有し、コモン・モード抑制共振周波数は８ＧＨｚ以上であり、その結果、将来のミリ波帯通信やＣ－ＰＨＹ超高速レートの適用シナリオにより好適である。
【0240】
図３３及び図３４の構造における基板９が非磁性基板であるときに、３線コモン・モード・フィルタは、従来の半導体プロセスを使用して製造されてもよい。以下、半導体プロセスを使用した３線コモン・モード・フィルタを製造するための方法について詳細に説明する。
【0241】
図３５に示すように、３線コモン・モード・フィルタを製造するための方法は、以下のステップを含む。
【0242】
図３５の（ａ）に示すように、非磁性材料から作製された基板９には、第１の表面Ａ１から第２の表面Ａ２まで通過する導電チャネル５が形成されている。
【0243】
図３５の（ｂ）に示すように、第１の表面Ａ１上に誘電体層４を形成する。
【0244】
図３５の（ｃ）に示すように、誘電体層４をパターニングして、基板９上にパターン層を形成する。
【0245】
図３５の（ｄ）に示すように、パターン層が形成された基板上に第３の巻線を配設し、第３の巻線が軸の周りに回転してスパイラルの第１の単線コイル層Ｌ３１を形成する。
【0246】
第１の単線コイル層Ｌ３１を形成するときに、第３の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0247】
図３５の（ｅ）に示すように、第１の単線コイル層Ｌ３１の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。
【0248】
【0249】
第１の２線コイル層Ｌ２１において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0250】
第１の２線コイル層Ｌ２１を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0251】
図３５の（ｇ）に示すように、第１の２線コイル層Ｌ２１及び第１の単線コイル層Ｌ３１が形成された基板９を、基板の第２の面Ａ２が上側となるように反転で配設する。
【0252】
図３５の（ｈ）に示すように、第１の表面Ａ２上に誘電体層４を形成する。
【0253】
図３５の（ｉ）に示すように、誘電体層４をパターニングして、基板９上にパターン層を形成する。
【0254】
図３５の（ｊ）に示すように、パターン層が形成された基板上に第１の巻線及び第２の巻線を配設し、第１の巻線及び第２の巻線が同じ軸の周りに回転してスパイラルの第２の２線コイル層Ｌ２２を形成する。
【0255】
第２の２線コイル層Ｌ２２において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0256】
第２の２線コイル層Ｌ２２を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0257】
図３５の（ｋ）に示すように、第２の２線コイル層Ｌ２２の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。誘電体層４をパターニングして、基板９上にパターン層を形成する。パターン層において第３の巻線を配設し、第２の単線コイル層Ｌ３２が形成する。
【0258】
第２の単線コイル層Ｌ３２を形成するときに、第３の巻線を、内側から外側にかけて反時計回りに囲むように配設する。
【0259】
図３５の（ｌ）に示すように、入口端子７及び出口端子８を配設する。
【0260】
この明細書の説明において、説明された特定の特徴、構造、材料、または特性は、実施形態または例のいずれか１つ以上において適切に組み合わせられてもよい。
【0261】
前述の説明は、この出願の単に具体的な実装に過ぎないが、この出願の保護範囲を制限することを意図したものではない。この出願に開示された技術的範囲内で、当業者によって容易に理解することができる変更又は代替は、この出願の保護範囲に含まれるものとする。したがって、この出願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13(a)】
【図13(b)】
【図13(c)】
【図13(d)】
【図14】
【図15】
【図16(a)】
【図16(b)】
【図16(c)】
【図16(d)】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31(a)】
【図31(b)】
【図31(c)】
【図31(d)】
【図32】
【図33】
【図34】
【図35】
【手続補正書】
【提出日】2023-07-10
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
コモン・モード・フィルタであって第１の巻線と、
第２の巻線と、
前記第１の巻線の一部及び前記第２の巻線の一部は、第１のコイル層において、同じの軸の周りに回転することによって形成されており、前記第１の巻線の他の部分及び前記第２の巻線の他の部分は、前記第１のコイル層と積層された第２のコイル層において、別の同じ軸の周りに回転することによって形成されており、前記第１のコイル層及び前記第２のコイル層において、前記第１の巻線の各２つの隣接するターン間に前記第２の巻線の１つのターンが存在し、
前記第１のコイル層において、前記第１の巻線及び前記第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、前記第２の巻線は、前記第１の巻線に対して前記外側のターンに位置し、
前記第２のコイル層において、前記第１の巻線及び前記第２の巻線は、内側のターンから外側のターンにかけて囲むように配設されており、前記第２の巻線は、前記第１の巻線に対して前記内側のターンに位置し、
前記第２のコイル層における前記第１の巻線及び前記第２の巻線の囲み方向は、前記第１のコイル層における前記第１の巻線及び前記第２の巻線の囲み方向と同じである、コモン・モード・フィルタ。
【請求項2】
前記第１の巻線及び前記第２の巻線は、前記第１のコイル層及び前記第２のコイル層の積層方向と直交する方向に互い違いに配置されている、請求項１に記載のコモン・モード・フィルタ。
【請求項3】
前記第１のコイル層及び前記第２のコイル層のいずれかにおいて、前記第１の巻線の各２つの隣接するターンが、それぞれ前記第１の巻線の第１のターン及び前記第１の巻線の第２のターンであり、前記第１の巻線の前記第１のターンと前記第１の巻線の前記第２のターンとの間に位置する前記第２の巻線のターンが、前記第２の巻線の中間ターンであり、前記第２の巻線の前記中間ターンと前記第１の巻線の前記第１のターンとの間隔が、前記第２の巻線の前記中間ターンと前記第１の巻線の前記第２のターンとの間隔よりも小さい、請求項１又は２に記載のコモン・モード・フィルタ。
【請求項4】
前記第１のコイル層及び前記第２のコイル層は、誘電体層内に配設され、前記誘電体層によって間隔を空けて配置され、前記積層方向に沿った導電チャネルが前記誘電体層を通過し、前記第１のコイル層における前記第１の巻線は、前記導電チャネルを介して前記第２のコイル層における前記第１の巻線に電気的に接続され、前記第１のコイル層における前記第２の巻線は、前記導電チャネルを介して前記第２のコイル層における前記第２の巻線に電気的に接続され、前記第１のコイル層における前記第２の巻線の前記導電チャネルに近い部分は、前記積層方向の直交方向において、前記第２のコイル層における前記第１の巻線の前記導電チャネルに近い部分と交差している、請求項１～３のいずれか一項に記載のコモン・モード・フィルタ。
【請求項5】
前記第１の巻線及び前記第２の巻線は、各々、スパイラルの外側に延びる接続端を有し、前記接続端は、入口端子又は出口端子に接続するように構成されており、前記接続端の線幅は、前記スパイラルの巻線の線幅よりも大きい、請求項１～４のいずれか一項に記載のコモン・モード・フィルタ。
【請求項6】
前記コモン・モード・フィルタは、さらに、基板であって、前記第２のコイル層は、前記基板の表面に配設され、前記第１のコイル層は、前記第２のコイル層に位置する、基板と、
両方とも、前記第１のコイル層の前記第２のコイル層から離れた側に配設された前記入口端子及び前記出口端子と、を含む、請求項５に記載のコモン・モード・フィルタ。
【請求項7】
コモン・モード・フィルタであって第１の巻線と、
第２の巻線であって、前記第１の巻線の一部及び前記第２の巻線の一部は、２線コイル層において、同じの軸の周りに回転することによって形成されており、前記第１の巻線の他の部分及び前記第２の巻線の他の部分は、別の２線コイル層において、別の同じ軸の周りに回転することによって形成されており、前記２線コイル層のうちのいずれか１つにおいて、前記第１の巻線の各２つの隣接するターン間に前記第２の巻線の１つのターンが存在する、第２の巻線と、
第３の巻線であって、前記第３の巻線の一部は、単線コイル層に形成され、前記第３の巻線の他の部分は、別の他の単線コイル層に形成された、第３の巻線と、
前記単線コイル層と、前記単線コイル層に隣接する２線コイル層との間で、積層方向の直交方向において、前記第３の巻線、前記第１の巻線、及び前記第２の巻線は、互い違いに配置され、互いに独立した複数の三角形結合構造を形成しており、前記第１の巻線の任意のターン又は前記第２の巻線の任意のターンも独立した三角形結合構造に属する、コモン・モード・フィルタ。
【請求項8】
前記２線コイル層のいずれかにおいて、前記第１の巻線の各２つの隣接するターンは、それぞれ前記第１の巻線の第１のターン及び前記第１の巻線の第２のターンであり、前記第１の巻線の前記第１のターンと前記第１の巻線の前記第２のターンとの間に位置する前記第２の巻線のターンは、前記第２の巻線の中間ターンであり、前記第２の巻線の前記中間ターンと前記第１の巻線の前記第１のターンとの間隔は、Ｓ１であり、前記第２の巻線の前記中間ターンと前記第１の巻線の前記第２のターンとの間隔は、Ｓ２であり、Ｓ１は、Ｓ２よりも小さく、前記第３の巻線、前記第２の巻線の前記中間ターン、及び前記第１の巻線の第１のターンは、独立した三角形結合構造を形成している、請求項７に記載のコモン・モード・フィルタ。
【請求項9】
前記積層方向において、２つの隣接する三角形結合構造の間隔は、ｄ１であり、各三角形結合構造において、互いに隣接する前記２線コイル層と前記単線コイル層との間隔は、ｄ２であり、ｄ２は、ｄ１よりも大きい、請求項７又は８に記載のコモン・モード・フィルタ。
【請求項10】
前記２線コイル層及び前記単線コイル層は、誘電体層内に配設され、前記誘電体層によって間隔を空けて配置され、前記積層方向に一致する第１の導電チャネル、第２の導電チャネル及び第３の導電チャネルは、前記誘電体層を通過し、２つの隣接する２線コイル層における第１の巻線は、前記第１の導電チャネルを介して電気的に接続され、前記２つの隣接する２線コイル層における第２の巻線は、前記第２の導電チャネルを介して電気的に接続され、前記２つの隣接する２線コイル層における第３の巻線は、前記第３の導電チャネルを介して電気的に接続されており、前記積層方向の前記直交方向において、前記第１の導電チャネル、前記第２の導電チャネル及び前記第３の導電チャネルは、互い違いに配置され、三角形結合構造を形成している、請求項７～９のいずれか一項に記載のコモン・モード・フィルタ。
【請求項11】
前記２つの隣接する２線コイル層の一方は、第１の２線コイル層であり、他方は、第２の２線コイル層であり、前記第１の２線コイル層において、前記第１の巻線及び前記第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、前記第２の巻線は、前記第１の巻線に対して前記外側のターンに位置し、
前記第２の２線コイル層において、前記第１の巻線及び前記第２の巻線は、内側のターンから外側のターンにかけて囲むように配設されており、前記第２の巻線は、前記第１の巻線に対して前記内側のターンに位置し、前記第２のコイル層における前記第１の巻線及び前記第２の巻線の囲み方向は、前記第１のコイル層における前記第１の巻線及び前記第２の巻線の囲み方向と同じである、請求項１０に記載のコモン・モード・フィルタ。
【請求項12】
前記第１の２線コイル層における前記第２の巻線の前記第２の導電チャネルに近い部分は、前記積層方向の直交方向において、前記第２の２線コイル層における前記第１の巻線の前記第１の導電チャネルに近い部分と交差している、請求項１１に記載のコモン・モード・フィルタ。
【請求項13】
第１の単線コイル層と第２の単線コイル層の２つの単線コイル層が存在し、前記第１の２線コイル層と前記第２の２線コイル層の２つの２線コイル層が存在する、請求項７～１２のいずれか一項に記載のコモン・モード・フィルタ。
【請求項14】
前記コモン・モード・フィルタは、基板であって、前記基板は、互いに対向する第１の表面及び第２の表面を有し、前記基板は、前記第１の表面から前記第２の表面まで通過する導電チャネルを有する、基板と、
前記第１の表面に、前記第１の単線コイル層及び前記第１の２線コイル層が配設され、前記第２の表面に、前記第２の単線コイル層及び前記第２の２線コイル層が配設され、
前記基板から離れた前記第１の単線コイル層及び前記第１の２線コイル層の表面にそれぞれ配設された入口端子及び出口端子と、をさらに含む、請求項１３に記載のコモン・モード・フィルタ。
【請求項15】
端末デバイスであって、プリント回路基板と、
請求項１～１４のいずれか一項に記載のコモン・モード・フィルタと、を含み、
前記コモン・モード・フィルタは、前記プリント回路基板に電気的に接続されている、端末デバイス。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【0001】
この出願は、フィルタ技術の分野に関係し、特に、コモン・モード・フィルタ及び端末デバイスに関係する。
【背景技術】
【0002】
モバイル通信端末デバイスでは、プロセッサとマルチメディア・デバイス（ディスプレイ、カメラなど）を接続するためのデータ伝送規格として、モバイル・デバイス産業用プロセッサ・インターフェース（ＭＩＰＩ）のためのＤ－ＰＨＹ及びＣ－ＰＨＹプロトコルが業界で広く使用されている。
【0003】
ディスプレイ及びカメラに伝送される高速信号への干渉を抑制するために、これらの端末デバイスは、コモン・モード・フィルタ（ＣＭＦ）をさらに含む。第５世代のモバイル通信技術（５Ｇ）の発展に伴い、より広い周波数帯域を有するアンテナが導入されている。５Ｇ高周波高速適用シナリオでは、高速信号のパワースペクトルとアンテナ周波数帯との重なりが広くなる。ノイズ周波数が増加するにつれて、コモン・モード・フィルタのモード変換は増大するインパクトを引き起こす。より一般的なモード・ノイズは、差動モード・ノイズに変換され、差動信号に重畳される。これは、高速信号の伝送品質を大きく劣化させる。例えば、コモン・モード・フィルタのモード変換は、ディスプレイ、カメラなどの構造物に結合されたアンテナの高速インターフェース上の電流を、モード変換を介して高速信号上に重畳する。結果として、大量のビットエラーが発生する。これにより、カメラ、ディスプレイなどのモジュールに、表示の乱れや縞などの干渉が生じることがある。
【0004】
追加的に、従来のコモン・モード・フィルタは、抑制帯域幅（抑制中心周波数とも呼ばれる）が低いため、５Ｇの高周波帯域におけるコモン・モード・ノイズに対する抑制効果は乏しく、５Ｇの周波数帯域における端末デバイス内の各インターフェース回路に対する反干渉効果は顕著ではない。
【0005】
追加的に、伝送速度が上昇すると、従来のコモン・モード・フィルタにより生じる高周波信号上の挿入損失が大きくなる。これはリンク帯域幅の向上を大きく制限し、高速信号品質に影響を与える。
【発明の概要】
【0006】
本発明は、モード変換損失を低減し、高周波挿入損失を低減し、コモン・モード抑制帯域幅を拡大することができるコモン・モード・フィルタを主に提供するコモン・モード・フィルタ及び端末デバイスを提供する。
【0007】
この出願では、以下の技術的解決策を使用する。
【0008】
第１の態様によれば、この出願はコモン・モード・フィルタを提供する。コモン・モード・フィルタは、第１の巻線と第２の巻線と、を含む。第１の巻線の一部及び第２の巻線の一部は、第１のコイル層において、同じ軸の周りに回転することによって形成されている。第１の巻線の他の部分及び第２の巻線の他の部分は、第１のコイル層と積層された第２のコイル層において、別の同じ軸の周りに回転することによって形成されている。第１のコイル層及び第２のコイル層において、第１の巻線の各２つの隣接するターンの間に第２の巻線の１つのターンが存在する。第１のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンの巻線を囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。第２のコイル層における第１の巻線及び第２の巻線の囲み方向は、第１のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。
【0009】
この出願で提供されるコモン・モード・フィルタによれば、各コイル層における第１の巻線及び第２の巻線は同じ軸の周りに回転し、第１の巻線の２つの隣接するターンは、第２の巻線の１ターン分間隔を空けて配置される。このように、いずれのコイル層においても、第１の巻線及び第２の巻線がスパイラルの半径方向に沿って間隔を空けるように配置されていることにより、第１の巻線と第２の巻線との間のコモン・モード結合インダクタンスを強化し、第１の巻線と第２の巻線との間のコモン・モード磁気結合のバランスが良くなる。
【0010】
追加的に、第１のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置している。第２のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。第２のコイル層における第１の巻線及び第２の巻線の囲み方向は、第１のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。このように、全てのコイル層における第１の巻線の長さの合計は、全てのコイル層における第２の巻線の長さの合計と基本的に等しい。これにより、第１の巻線及び第２の巻線における信号伝送のレイテンシ差を解消し、差動モード信号とコモン・モード信号との変換を低減し、それにより、コモン・モード・フィルタのモード変換損失を低減し、高周波挿入損失を低減し、コモン・モード抑制帯域幅を広げる。
【0011】
第１の態様の可能な実装では、第１の巻線及び第２の巻線は、第１のコイル層及び第２のコイル層の積層方向と直交する方向に互い違いに配置されている。第１の巻線と第２の巻線を積層方向と直交する方向に互い違いに配置されているときに、２つの隣接するコイル層間の寄生分布容量を低減することができ、それにより、コモン・モード・フィルタの抑制帯域幅をさらに向上し、モード変換損失を低減することができる。
【0012】
第１の態様の可能な実装では、第１のコイル層及び第２のコイル層のいずれか１つにおいて、第１の巻線の各２つの隣接する巻線は、それぞれ第１の巻線の第１のターン及び第１の巻線の第２のターンである。第１の巻線の第１のターンと第１の巻線の第２のターンとの間に位置する第２の巻線のターンは、第２の巻線の中間ターンである。第２の巻線の中間ターンと第１の巻線の第１のターンとの間隔は、第２の巻線の中間ターンと第１の巻線の第２のターンとの間隔よりも小さい。このように、第２の巻線の中間ターンと第１の巻線の第１のターンとの磁気結合量が第１の巻線の第２のターンによって大きく妨害されることがなく、コモン・モード・フィルタのバランスが向上する。
【0013】
第１の態様の可能な実装では、第１のコイル層及び第２のコイル層は、誘電体層内に配設され、誘電体層によって間隔を空けて配置される。積層方向と一致する導電チャネルが、誘電体層を通過する。第１のコイル層における第１の巻線は、導電チャネルを介して第２のコイル層における第１の巻線に電気的に接続される。第１のコイル層における第２の巻線は、導電チャネルを介して第２のコイル層における第２の巻線に電気的に接続される。第１のコイル層における第２の巻線の導電チャネルに近い部分は、積層方向の直交方向において、第２のコイル層における第１の巻線の導電チャネルに近い部分と交差している。第１の巻線と第２の巻線を接続するこのような構造では、全てのコイル層における第１の巻線の長さの和と全てのコイル層における第２の巻線の長さの和とが基本的に等しいことを前提として、導電チャネルが積層方向に沿って通過することができ、処理や製造が容易になる。
【0014】
第１の態様の可能な実装では、第１の巻線及び第２の巻線は、各々、スパイラルの外側に延びる接続端を有する。接続端は、入口端子又は出口端子に接続するように構成されており、接続端の線幅は、スパイラルの巻線の線幅よりも大きい。接続端の線幅を大きくすることにより、入出力配線の特性インピーダンスが向上し、コモン・モード・フィルタのリターン損失が低減される。
【0015】
第１の態様の可能な実装では、コモン・モード・フィルタは、基板であって、第２のコイル層は、基板の表面に配設され、第１のコイル層は、第２のコイル層に位置する、基板と、両方とも、第１のコイル層の第２のコイル層から離れた側に配設された入口端子及び出口端子と、をさらに含む。
【0016】
第１の態様の可能な実装では、基板は、非磁性材料で作製される。このように、半導体プロセスを使用してコモン・モード・フィルタを製造してもよく、巻線の線幅をより柔軟に設計し、インピーダンス制御を容易に実装し、誘電材料損失が低く、２線コモン・モード・フィルタが高い適用帯域幅を有することができる。
【0017】
第１の態様の可能な実装では、コモン・モード・フィルタは、第３のコイル層と、第４のコイル層と、をさらに含む。第１のコイル層、第２のコイル層、第３のコイル層及び第４のコイル層は、順次積層されている。第３のコイル層及び第４のコイル層において、第１の巻線の各２つの隣接するターンの間に第２の巻線の１つのターンが存在する。第３のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第４のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設されている。第３のコイル層における第１の巻線及び第２の巻線の囲み方向は、第４のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。このように、高周波挿入損失が極めて低く、コモン・モード抑制帯域幅が大きく、モード変換損失が極めて低い２線コモン・モード・フィルタを形成することができる。
【0018】
第１の態様の可能な実装では、コモン・モード・フィルタは、第１の基板と第２の基板と、をさらに含む。第１の基板及び第２の基板のうちの少なくとも１つは、磁性材料から作製される。第１の基板と第２の基板とは対向して配設され、第１の基板と第２の基板との間にコイル層が配設されている。第１の基板及び第２の基板うちの少なくとも１つは、磁性材料から作製され、その結果、バランスに影響を与えることなく低周波干渉適用シナリオを満たすことができる。
【0019】
第２の態様によれば、この出願は、コモン・モード・フィルタを提供する。コモン・モード・フィルタは、第１の巻線、第２の巻線、及び第３の巻線を含む。第１の巻線の一部及び第２の巻線の一部は、２線コイル層において、同じ軸の周りに回転することによって形成されている。第１の巻線の他の部分及び第２の巻線の他の部分は、別の２線コイル層において、別の同じ軸の周りに回転することによって形成されている。任意の２線コイル層において、第１の巻線の各２つの隣接するターンの間に第２の巻線の１つのターンが存在する。第３の巻線の一部は、単線コイル層に形成され、第３の巻線の他の部分は、別の他の単線コイル層に形成されている。単線コイル層と、単線コイル層に隣接する２線コイル層との間で、積層方向の直交方向において、第３の巻線、第１の巻線、及び第２の巻線は、互い違いに配置され、互いに独立した複数の三角形結合構造を形成している。第１の巻線の任意のターンまたは第２の巻線の任意のターンは、独立した三角形結合構造に属する。
【0020】
この出願で提供されるコモン・モード・フィルタによれば、各２線コイル層における第１の巻線及び第２の巻線は同じ軸の周りに回転し、第１の巻線の２つの隣接するターンは、第２の巻線の１ターン分間隔を空けて配置されている。このように、いずれの２線コイル層においても、第１の巻線及び第２の巻線がスパイラルの半径方向に沿って間隔を空けるように配置されていることにより、第１の巻線と第２の巻線との間のコモン・モード結合インダクタンスを強化し、第１の巻線と第２の巻線との間のコモン・モード磁気結合のバランスが良くなる。
【0021】
追加的に、積層方向の直交方向において、第３の巻線、第１の巻線及び第２の巻線は、互い違いに配置され、互いに独立した複数の三角形結合構造を形成している。このように、第１の巻線、第２の巻線及び第３の巻線が整合したインピーダンス及び整合した結合インダクタンスを有し、その結果、３つの巻線によって形成される各差動モード挿入損失が整合し、コモン・モード・フィルタ全体のリターン損失が小さい。
【0022】
第２の態様の可能な実装では、任意の２線コイル層において、第１の巻線の各２つの隣接するターンは、それぞれ、第１の巻線の第１のターンと第１の巻線の第２のターンである。第１の巻線の第１のターンと第１の巻線の第２のターンとの間に位置する第２の巻線のターンは、第２の巻線の中間ターンである。第２の巻線の中間ターンと第１の巻線の第１のターンとの間隔は、Ｓ１である。第２の巻線の中間ターンと第１の巻線の第２のターンとの間隔は、Ｓ２であり、Ｓ１は、Ｓ２よりも小さい。第３の巻線、第２の巻線の中間ターン、及び第１の巻線の第１のターンは、独立した三角形結合構造を形成している。このように、積層方向の直交方向において、隣接する三角形結合構造を水平方向に互いから離間させることができ、それにより特性インピーダンス変動及び分布容量を低減し、挿入損失Ｓｄｄ２１、リターン損失Ｓｄｄ１１、及びバランス性能Ｓｃｄ２１が向上する。
【0023】
第２の態様の可能な実装では、積層方向において、２つの隣接する三角形結合構造の間隔は、ｄ１であり、各三角形結合構造において、互いに隣接する２線コイル層と単線コイル層との間隔は、ｄ２であり、ｄ２は、ｄ１よりも大きい。このように、積層方向において、２つの隣接する三角形結合構造は、互いに離間され分離される。同様に、特性インピーダンス変動及び分布容量が低減され、挿入損失Ｓｄｄ２１、リターン損失Ｓｄｄ１１、及びバランス性能Ｓｃｄ２１が向上する。
【0024】
第２の態様の可能な実装では、２線コイル層及び単線コイル層は、誘電体層内に配設され、誘電体層によって間隔を空けて配置されている。積層方向に一致する第１の導電チャネル、第２の導電チャネル、及び第３の導電チャネルは、誘電体層を通過する。２つの隣接する２線コイル層における第１の巻線は、第１の導電チャネルを介して電気的に接続される。２つの隣接する２線コイル層における第２の巻線は、第２の導電チャネルを介して電気的に接続される。２つの隣接する単線コイル層における第３の巻線は、第３の導電チャネルを介して電気的に接続される。積層方向の直交方向において、第１の導電チャネル、第２の導電チャネル及び第３の導電チャネルは、互い違いに配置され、三角形結合構造を形成している。第１の導電チャネル、第２の導電チャネル及び第３の導電チャネルを使用して三角形結合構造を形成することにより、コモン・モード・フィルタのバランスがさらに向上することができる。
【0025】
第２の態様の可能な実装では、２つの隣接する２線コイル層の一方は、第１の２線コイル層であり、他方は、第２の２線コイル層である。第１のコイル層において、第１の巻線及び第２の巻線は、外側のターンから内側のターンの巻線を囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２のコイル層において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。第２のコイル層における第１の巻線及び第２の巻線の囲み方向は、第１のコイル層における第１の巻線及び第２の巻線の囲み方向と同じである。したがって、全ての２線コイル層における第１の巻線の長さの合計は、全ての２線コイル層における第２の巻線の長さの合計と基本的に等しい。これにより、第１の巻線及び第２の巻線における信号伝送のレイテンシ差を解消し、差動モード信号からコモン・モード信号への変換を生じさせず、それにより、コモン・モード・フィルタのモード変換損失を低減し、高周波挿入損失を低減し、コモン・モード抑制帯域幅を広げる。
【0026】
第２の態様の可能な実装では、第１の２線コイル層における第２の巻線の第２の導電チャネルに近い部分は、積層方向の直交方向において、第２の２線コイル層における第１の巻線の第１の導電チャネルに近い部分と交差している。第１の巻線と第２の巻線を接続するこのような構造では、全ての２線コイル層における第１の巻線の長さの和と全ての２線コイル層における第２の巻線の長さの和とが基本的に等しいことを前提として、導電チャネルが積層方向に沿って通過することができ、処理や製造が容易になる。
【0027】
第２の態様の可能な実装では、第１の単線コイル層と第２の単線コイル層の２つの単線コイル層が存在し、前記第１の２線コイル層と前記第２の２線コイル層の２つの２線コイル層が存在する。このように形成された３線コモン・モード・フィルタは、４層構造である。３線コモン・モード・フィルタは、６層より多い層を有する従来の３線コモン・モード・フィルタと比較して、巻線層の数を低減し、３線コモン・モード・フィルタ全体の小型化を実装する。
【0028】
第２の態様の可能な実装では、第１の単線コイル層、第１の２線コイル層、第２の２線コイル層、及び第２の単線コイル層が順次積層されている。
【0029】
第２の態様の可能な実装では、第１の単線コイル層、第１の２線コイル層、第２の単線コイル層、及び第２の２線コイル層が順次積層されている。
【0030】
第２の態様の可能な実装では、第１の２線コイル層、第１の単線コイル層、第２の単線コイル層、及び第２の２線コイル層が順次積層されている。
【0031】
第２の態様の可能な実装では、第１の２線コイル層、第１の単線コイル層、第２の２線コイル層、及び第２の単線コイル層が順次積層されている。
【0032】
第２の態様の可能な実装では、第１の２線コイル層、第２の２線コイル層、第１の単線コイル層、及び第２の単線コイル層が、各々、スパイラルの外側に延びる接続端を有する。接続端は、入口端子又は出口端子に接続するように構成されており、接続端の線幅は、スパイラルの巻線の線幅よりも大きい。接続端の線幅を大きくすることにより、入出力配線の特性インピーダンスが向上し、コモン・モード・フィルタのリターン損失が低減される。
【0033】
第２の態様の可能な実装では、コモン・モード・フィルタは、基板であって、基板は、互いに対向する第１の表面及び第２の表面を有し、基板は、第１の表面から第２の表面まで通過する導電チャネルを有する、基板と、第１の表面に、第１の単線コイル層及び第１の２線コイル層が配設され、第２の表面に、第２の単線コイル層及び第２の２線コイル層が配設され、基板から離れた第１の単線コイル層及び第１の２線コイル層の表面にそれぞれ配設された入口端子及び出口端子と、をさらに含む、基板の第１の表面に、第１の単線コイル層及び第１の２線コイル層が配設され、基板の第２の表面に、第２の単線コイル層及び第２の２線コイル層が配設されている。このように、基板を使用して積層方向に複数の三角形結合構造を互いに分離して離間させることができる。
【0034】
第２の態様の可能な実装では、基板は、非磁性材料で作製される。このように、半導体プロセスを使用してコモン・モード・フィルタを製造してもよく、巻線の線幅をより柔軟に設計し、インピーダンス制御を容易に実装し、誘電材料損失が低く、２線コモン・モード・フィルタが高い適用帯域幅を有することができる。
【0035】
第２の態様の可能な実装では、コモン・モード・フィルタは、第１の基板と、第２の基板と、をさらに含む。第１の基板及び第２の基板のうちの少なくとも１つは、磁性材料から作製される。第１の基板と第２の基板とは対向して配設され、第１の基板と第２の基板との間に２線コイル層及び単線コイル層が各々配設されている。第１の基板及び第２の基板うちの少なくとも１つは、磁性材料から作製され、その結果、バランスに影響を与えることなく低周波干渉適用シナリオを満たすことができる。
【0036】
第３の観点によれば、この出願は、プリント回路基板と、第１の態様の実装のいずれか１つによるコモン・モード・フィルタと、を含む端末デバイスをさらに提供する。コモン・モード・フィルタは、プリント回路基板に電気的に接続される。
【0037】
この出願のこの実施形態で提供される端末デバイスは、第１の実施形態におけるコモン・モード・フィルタを含む。したがって、この出願のこの実施形態で提供される端末デバイス及び前述の技術的解決手段におけるコモン・モード・フィルタは、同じ技術的課題を解決し、同じ予期される効果を達成することができる。
【図面の簡単な説明】
【0038】
【図1】この発明の一実施形態による、端末デバイスの構成の一部を示す概略図である。
【0039】
【図2】この出願の一実施形態による、２線コモン・モード・フィルタの断面図である。
【0040】
【図3】この出願の一実施形態による、２線コモン・モード・フィルタの２つの隣接するコイル層の配線の概略図である。
【0041】
【図4】この出願の一実施形態による、２つの隣接するコイル層の間の接続関係の３次元概略図である。
【0042】
【図5】この出願の一実施形態による、２つの隣接するコイル層の間の接続関係を示す２次元概略図である。
【0043】
【図6】この出願の一実施形態による、別の２線コモン・モード・フィルタの断面図である。
【0044】
【0045】
【0046】
【0047】
【図10】この出願の一実施形態による、さらに別の２線コモン・モード・フィルタの断面図である。
【0048】
【図11】この出願の一実施形態による、さらに別の２線コモン・モード・フィルタの断面図である。
【0049】
【図12】この出願の一実施形態による、またさらに別の２線コモン・モード・フィルタの断面図である。
【0050】
【0051】
【0052】
【0053】
【0054】
【図14】この出願の一実施形態による、２線コモン・モード・フィルタを製造するための方法における各ステップが完了した後の対応する構造の概略図である。
【0055】
【図15】この出願の一実施形態による、さらなる２線コモン・モード・フィルタの断面図である。
【0056】
【0057】
【0058】
【0059】
【0060】
【図17】この出願の一実施形態による、２線コモン・モード・フィルタを製造するための方法における各ステップが完了した後の対応する構造の概略図である。
【0061】
【図18】この出願の一実施形態による、３線コモン・モード・フィルタの断面図である。
【0062】
【図19】この出願の一実施形態による、３線コモン・モード・フィルタの各コイル層の配線の概略図である。
【0063】
【図20】この出願の一実施形態による、３線コモン・モード・フィルタの各コイル層の配線の概略図である。
【0064】
【図21】この出願の一実施形態による、隣接するコイル層の間の接続関係の２次元概略図である。
【0065】
【図22】この出願の一実施形態による、別の３線コモン・モード・フィルタの断面図である。
【0066】
【図23】この出願の一実施形態による、さらに別の３線コモン・モード・フィルタの断面図である。
【0067】
【図24】この出願の一実施形態による、さらに別の３線コモン・モード・フィルタの断面図である。
【0068】
【図25】この出願の一実施形態による、またさらに別の３線コモン・モード・フィルタの断面図である。
【0069】
【図26】従来技術における３線コモン・モード・フィルタの部分断面図である。
【0070】
【図27】この出願の一実施形態による、３線コモン・モード・フィルタにおける三角形結合構造の構造の概略図である。
【0071】
【図28】この出願の一実施形態による、さらなる３線コモン・モード・フィルタの断面図である。
【0072】
【図29】この出願の一実施形態による、またさらなる３線コモン・モード・フィルタの断面図である。
【0073】
【図30】この出願の一実施形態による、別の３線コモン・モード・フィルタの３次元図である。
【0074】
【0075】
【0076】
【0077】
【0078】
【図32】この出願の一実施形態による、３線コモン・モード・フィルタを製造するための方法における各ステップが完了した後の対応する構造の概略図である。
【0079】
【図33】この出願の一実施形態による、さらに別の３線コモン・モード・フィルタの３次元図である。
【0080】
【図34】この出願の一実施形態による、またさらなる３線コモン・モード・フィルタの断面図である。
【0081】
【図35】この出願の一実施形態による、３線コモン・モード・フィルタを製造するための方法における各ステップが完了した後の対応する構成を示す概略図である。
【0082】
符号：０１－ＰＣＢ、０２－電気接続構造、０３－コモン・モード・フィルタ、１－第１の巻線、１０１－第１の巻線の第１のターン、１０２－第１の巻線の第２のターン、２－第２の巻線、２０１－第２の巻線の第１のターン、２０２－第２の巻線の第２のターン、３－第３の巻線、４－誘電体層、５－導電チャネル、５１－第１の導電チャネル、５２－第２の導電チャネル、５３－第３の導電チャネル、６－接続端、７－入口端子、７１－第１の入口端子、７２－第２の入口端子、７３－第３の入口端子、８－出口端子、８１－第１の出口端子、８２－第２の出口端子、８３－第３の出口端子、９－基板、９１－第１の基板、９２－第２の基板、１０－支持板、１１－三角形結合構造、１１１－第１の三角形結合構造、１１２－第２の三角形結合構造、１１３－第３の三角形結合構造、Ｌ１－第１のコイル層、Ｌ２－第２のコイル層、Ｌ３－第３のコイル層、Ｌ４－第４のコイル層、Ｌ２１－第１の２線コイル層、Ｌ２２－第２の２線コイル層、Ｌ ３１－第１の単線コイル層、Ｌ３２－第２の単線コイル層
【発明を実施するための形態】
【0083】
技術的解決策の理解を容易にするために、以下、この出願における技術的用語について説明する。
【0084】
差動モード挿入損失Ｓパラメータは、信号伝送において重要なパラメータである。Ｓｉｊは、ポートｊから注入され、かつポートｉで測定されるエネルギーを示す。差動モード挿入損失パラメータは、Ｓｄｄ２１パラメータとも呼ばれ、ポート１から入力される差動モード信号のエネルギーに対するポート２から出力される差動モード信号のエネルギーの比を表す。０ｄＢに近いＳｄｄ２１値が好ましい。
【0085】
コモン・モード挿入損失Ｓパラメータは、Ｓｃｃ２１パラメータとも呼ばれ、ポート１からのコモン・モード・ノイズエネルギーに対するポート２からのコモン・モード・ノイズ・エネルギーの比を表す。Ｓｃｃ２１の値が小さいほど、コモン・モード・ノイズ抑制能力が強く、周波数帯域が広いほど抑制帯域幅が大きくなることを示す。
【0086】
モード変換損失Ｓパラメータは、Ｓｃｄ２１パラメータとも呼ばれ、ポート１から入力される差動モード信号のエネルギーが、ポート２から出力されるコモン・モード・ノイズ・エネルギーにどれだけ変換されるかを表す。Ｓｃｄ２１が小さいほど、フィルタのバランスが良好になり、モード損失が小さくなることを示す。
【0087】
リターン損失Ｓパラメータは、Ｓｄｄ１１パラメータとも呼ばれ、ポート１から入力された差動モード信号のエネルギーがどれだけ反射してポート１に戻るかを表す。よりも小さいＳｄｄ１１値が、好ましい。
【0088】
以下、添付図面を参照して、この出願の実施形態における技術的解決策を詳細に説明する。
【0089】
この出願の一実施形態は、端末デバイスを提供する。端末デバイスは、携帯電話、タブレット・コンピュータ（ｐａｄ）、インテリジェント・ウェアラブル製品（例えば、スマート・ウォッチ又はスマートバンド）、仮想現実（ＶＲ）デバイス、拡張現実（ＡＲ）デバイスなどのデバイスを含んでもよい。この出願の実施形態では、端末デバイスの具体的な形態は特に限定されない。
【0090】
これらの端末デバイスは、一般に、カメラ・モジュール、ディスプレイ・モジュールなどを含み、アンテナも含む。プロセッサからカメラ・モジュール又はディスプレイ・モジュールに伝送される信号に対するアンテナ信号によって生じる干渉を抑制するために、端末デバイスは、コモン・モード・フィルタをさらに含む。コモン・モード・フィルタは、コモン・モード・ノイズを抑制し、差動データ信号を伝送するように構成されている。
【0091】
第５世代モバイル通信技術（５Ｇ）の発展に伴い、これらの端末デバイス内のアンテナも５Ｇの周波数帯をカバーしている。この場合、コモン・モード・フィルタの性能をさらに最適化する必要がある。例えば、モード変換損失が極めて小さく、コモン・モード抑制帯域幅がより大きく、及び高周波挿入損失極めて小さいことが要求される。これらの端末デバイスの５Ｇ高周波高速適用シナリオでは、高速インターフェースに結合されたアンテナの電流がモード変換により高速信号に重畳され、カメラ及びディスプレイ・モジュールに表示の乱れや縞が発生することを防止することができる。
【0092】
図１は、前述の端末デバイスの構造の一部を示す図である。端末デバイスは、プリント回路基板（ＰＣＢ）０１と、コモン・モード・フィルタ０３と、を含む。コモン・モード・フィルタ０３は、ＰＣＢ０１上に統合され、電気接続構造０２を介してＰＣＢ０１に電気的に接続される。例えば、ＰＣＢ０１上に差動信号線が配設され、コモン・モード・フィルタ０３が、電気接続構造０２を介して差動信号線に電気的に接続される。
【0093】
端末デバイスでは、通常、データ伝送規格としてＤ－ＰＨＹプロトコル及びＣ－ＰＨＹプロトコルが使用される。Ｄ－ＰＨＹプロトコル規格では、信号は、２つの差動線を介して伝送される。Ｃ－ＰＨＹプロトコル規格では、送信側において３つの配線を介して異なるレベルが伝送され、受信側において差動出力が行われる。
【0094】
言い換えれば、Ｄ－ＰＨＹプロトコル規格では、２線コモン・モード・フィルタが使用され、すなわち、２つの巻線が存在する。Ｃ－ＰＨＹプロトコル規格では、３線コモン・モード・フィルタが使用され、すなわち、３つの巻線が存在する。
【0095】
したがって、この出願は、２つのコモン・モード・フィルタ、すなわち、２線コモン・モード・フィルタ及び３線コモン・モード・フィルタを提供する。以下、２線コモン・モード・フィルタと３線コモン・モード・フィルタについて詳細に説明する。
【0096】
以下、２線コモン・モード・フィルタの構成について詳細に説明する。
【0097】
図２及び図３は、２線コモン・モード・フィルタの構造の図である。コモン・モード・フィルタは、第１の巻線１と、第２の巻線２と、を含む。第１の巻線１の一部及び第２の巻線２の一部は、第１のコイル層Ｌ１において、同じ軸（図３に示す軸Ｐ１）の周りに回転することによって形成されている。第１の巻線１の他の部分及び第２の巻線２の他の部分は、第１のコイル層Ｌ１と積層された第２のコイル層Ｌ２において、別の同じ軸（図３に示す軸Ｐ２）の周りに回転することによって形成されている。第１のコイル層Ｌ１及び第２のコイル層Ｌ２は、図２のＰ方向に沿って積層されており、第１のコイル層Ｌ１及び第２のコイル層Ｌ２は、誘電体層４によって間隔を空けて配置されている。
【0098】
２つの隣接するコイル層の間の電気的接続を実装するために、導電チャネル５が誘電体層４を通過し、導電チャネル５は、第１のコイル層及び第２のコイル層において同じ名前を有する巻線に電気的に接続される。言い換えれば、第１のコイル層における第１の巻線は、導電チャネルを介して第２のコイル層における第１の巻線と電気的に接続され、第１のコイル層における第２の巻線も導電チャネルを介して第２のコイル層における第２の巻線と電気的に接続される。
【0099】
図３は、図２の第１のコイル層Ｌ１及び第２のコイル層Ｌ２の配線構造を示す。第１のコイル層Ｌ１及び第２のコイル層Ｌ２において、第１の巻線１の２つの隣接するターンの間に第２の巻線２の１つのターンが存在する。
【0100】
第１のコイル層Ｌ１における第１の巻線１は、第２のコイル層Ｌ２における第１の巻線１に電気的に接続され（図３の破線Ｗ１によって）、第１のコイル層Ｌ１における第２の巻線２は、第２のコイル層Ｌ２における第２の巻線２に電気的に接続される（図３の破線Ｗ２によって）。
【0101】
このように、第１のコイル層Ｌ１及び第２のコイル層Ｌ２のいずれかにおいて、スパイラルの半径方向（図３に示すＤ方向）に沿って第１の巻線１及び第２の巻線２が間隔を空けるように配置されている。このため、各コイル層において、第１の巻線１と第２の巻線２との間のコモン・モード結合インダクタンスを強化し、コモン・モード抑制を向上させることができる。各コイル層を差動信号が通過するときに、第１の巻線と第２の巻線で差動モード電流を反転させることによって発生する磁束が打ち消し合って、それにより、差動信号の伝送損失を低減し、差動信号の品質が向上する。
【0102】
第１のコイル層Ｌ１における配線と第２のコイル層Ｌ２における配線との違いは 以下のように、図３を参照する。第１のコイル層Ｌ１において、内側のターンから外側のターンにかけて、第１の巻線１は、第２の巻線２に対して内側のターンに位置し、すなわち、第１の巻線１は、軸Ｐ１に近い内側のターンに位置する。しかしながら、第１のコイル層Ｌ２において、内側のターンから外側のターンにかけて、第２の巻線２は、第１の巻線１に対して内側のターンに位置し、すなわち、第２の巻線２は、軸Ｐ２に近い内側のターンに位置する。
【0103】
このように、第１のコイル層Ｌ１におけるターンの数と第２のコイル層Ｌ２におけるターンの数とが同じであるときに、２つのコイル層における第１の巻線１の長さの和は、第２の巻線２の長さの和と基本的に等しくなる。第１のコイル層Ｌ１及び第２のコイル層Ｌ２を通して差動信号が伝送された後、信号伝送のレイテンシ差が解消され、差動モード信号とコモン・モード信号との変換が低減され、それにより、Ｓｃｄ２１を低減し、コモン・モード・フィルタのバランスを向上させる。
【0104】
図３に示すように、２つの隣接するコイル層における第１の巻線及び第２の巻線は、導電チャネルを介して別々に電気的に接続される必要がある。図３に示す配線構造は、 以下のようである。すなわち、第１のコイル層Ｌ１において、外側のターンから内側のターンにかけて、第１の巻線１及び第２の巻線２が反時計回りに囲むように配設される。第１のコイル層Ｌ２において、内側のターンから外側のターンにかけて、第１の巻線１及び第２の巻線２がまた、反時計回りに囲むように配設される。図４は、図３に示す第１のコイル層Ｌ１と第２のコイル層Ｌ２との間の第１の巻線１の接続構造及び第２の巻線２の接続構造の図である。
【0105】
図４を参照する。誘電体層を通過する第１の導電チャネル５１は、２つの隣接するコイル層において第１の巻線１に電気的に接続され、誘電体層を通過する第２の導電チャネル５２は、２つの隣接するコイル層において第２の巻線２に電気的に接続される。追加的に、第１のコイル層Ｌ１における第２の巻線２の第２の導電チャネル５２に近い部分は、積層方向の直交方向（図５に示すＱ方向）において、第２のコイル層Ｌ２における第１の巻線１の第１の導電チャネル５１に近い部分と交差している。層間クロス構造を介して巻線を電気的に接続するときに、図４に示すように、第１の導電チャネル５１及び第２の導電チャネル５２は共に積層方向と平行な方向に通過する。
【0106】
図６は、４つのコイル層、すなわち、第１のコイル層Ｌ１、第２のコイル層Ｌ２、第３コイル層Ｌ３、及び第４コイル層Ｌ４を有する別の２線コモン・モード・フィルタの断面図である。第１のコイル層Ｌ１、第２のコイル層Ｌ２、第３のコイル層Ｌ３及び第４のコイル層Ｌ４は、積層方向Ｐに沿って順次積層されている。
【0107】
図６は、２線コモン・モード・フィルタの一実施形態にすぎず、代替的には、より多くのコイル層を含んでもよい。結論として、２線コモン・モード・フィルタにおいて、Ｎ個のコイル層が存在し、Ｎは、２以上の偶数である。
【0108】
図７は、図６の各コイル層の配線構造を示す。第１のコイル層Ｌ１及び第２のコイル層Ｌ２の巻き方は、図３に示したものと同じであり、第３のコイル層Ｌ３の巻き方は、第１のコイル層Ｌ１の巻き方と同じであり、第４コイル層Ｌ４の巻き方は、第２のコイル層Ｌ２の巻き方と同じである。
【0109】
追加的に、第１のコイル層Ｌ１における第１の巻線１は、第２のコイル層Ｌ２における第１の巻線１に電気的に接続され（図３の破線で示すように）、第１のコイル層Ｌ１における第２の巻線２は、第２のコイル層Ｌ２における第２の巻線２に電気的に接続されて（図７の破線で示すように）、第１のコイル層Ｌ１と第２のコイル層Ｌ２の電気的接続を実装する。
【0110】
第２のコイル層Ｌ２における第１の巻線１は、第３のコイル層Ｌ３における第１の巻線１に電気的に接続され（図７の破線で示すように）、第２のコイル層Ｌ２における第２の巻線２は、第３のコイル層Ｌ３における第２の巻線２に電気的に接続されて（図７の破線で示すように）、第２のコイル層Ｌ２と第３のコイル層Ｌ３との電気的な接続を実装する。
【0111】
第３のコイル層Ｌ３における第１の巻線１は、第４のコイル層Ｌ４における第１の巻線１に電気的に接続され（図７の破線で示すように）、第３のコイル層Ｌ３における第２の巻線２は、第４のコイル層Ｌ４における第２の巻線２に電気的に接続されて（図７の破線で示すように）、第３のコイル層Ｌ３と第４のコイル層Ｌ４との間の電気的接続を実装する。
【0112】
【0113】
図７に示す２線コモン・モード・フィルタでは、第１の巻線１及び第２の巻線２が両方ともスパイラルの半径方向に沿って囲むように配設されているため、第１の巻線１及び第２の巻線２が間隔を空けて配置されて、各コイル層において第１の巻線と第２の巻線とのコモン・モード磁界結合を強化し、コモン・モード・インダクタンスを向上し、コモン・モード抑制を向上する。
【0114】
追加的に、２つの隣接するコイル層の間で、第１の巻線と第２の巻線とを交差させて交換する。例えば、第１のコイル層Ｌ１において、第１の巻線１が内側にあり、第２の巻線１が外側にあり、第２のコイル層Ｌ２において、第１の巻線１が外側にあり、第２の巻線１が内側にあり、第３のコイル層Ｌ３において、第１の巻線１が内側にあり、第２の巻線１が外側にあり、第４のコイル層Ｌ４において、第１の巻線１が外側にあり、第２の巻線１が内側にある。これにより、信号のモード変換損失を大幅に低減することができ、基本的にレイテンシ差０を達成することができる。
【0115】
図７において、各コイル層に形成される楕円に近似したスパイラルの構造は一実施形態にすぎず、代替的には、矩形スパイラルや円形スパイラルなどであってもよいことに留意されたい。
【0116】
図８は、図７の積層方向Ｐの直交面に投影された第１のコイル層Ｌ１、第２のコイル層Ｌ２、第３のコイル層Ｌ３、及び第４のコイル層Ｌ４の構造の図である。図９は、図８のＡ－Ａ断面図である。図９では、積層方向Ｐの直交方向Ｑには、各２つの隣接するコイル層間の第１の巻線１と第２の巻線２とが対向配設されている。
【0117】
図９では、２つの隣接するコイル層の間に大きな分布容量が存在する。分布容量を低減し、損失を低減し、コモン・モード抑制帯域幅を増加させて、バランスをさらに向上させるために、この出願は、さらに２線コモン・モード・フィルタを提供する。図１０に示すように、２線コモン・モード・フィルタでは、積層方向Ｐの直交方向Ｑでは、第１の巻線１と第２の巻線２とが互い違いに配置されている。隣接するコイル層を互い違いに配設することにより、２層の間の寄生分布容量を大幅に低減することができ、コモン・モード・フィルタのコモン・モード抑制帯域幅やモード変換性能をさらに向上することができることにも理解されたい。
【0118】
図８を参照する。複数のコイル層が存在するときに、第１の巻線及び第２の巻線は、各々、スパイラルの外側に延びる接続端を有する。接続端６は、入口端子又は出口端子に接続するように構成されている。上部コイル層と下部コイル層では巻き方が異なるため、図７に示すように、第１のコイル層Ｌ１において、第１の巻線１及び第２の巻線２は、内側のターンから外側のターンにかけて時計回りに囲むように配設されている。第２のコイル層Ｌ２において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて時計回りに囲むように配設されている。このように、第１の巻線１に接続された接続端６と第２の巻線２に接続された接続端６とは逆方向に延びており、スパイラルの巻線ではない。第１の巻線と第２の巻線は、軸を中心に平行に囲むように配設されている。このように、２つの接続端６の間に高いインピーダンスが存在する。図８を参照する。インピーダンスを低減し、無結合による急激なインピーダンス変化を緩和し、リターン損失を低減するためには、接続端を広げてもよく、すなわち接続端６の線幅がスパイラルの巻線の線幅よりも大きい。
【0119】
図１１を参照する。２線コモン・モード・フィルタのバランスをさらに向上させるために、任意のコイル層において、第１の巻線の各２つの隣接する巻線は、それぞれ第１の巻線の第１のターン１０１及び第１の巻線の第２のターン１０２である。第１の巻線の第１のターン１０１と第１の巻線の第２のターン１０２との間に位置する第２の巻線のターンは、第２の巻線の中間ターン２０１である。第２の巻線の中間ターン２０１と第１の巻線の第１のターン１０１との間隔Ｓ１は、第２の巻線の中間ターン２０１と第１の巻線の第２のターン１０２との間隔Ｓ２よりも小さい。このように、第２の巻線の中間ターン２０１、及び第１の巻線の第１のターン１０１は、独立した結合構造Ｔ１を形成している。第２の巻線の中間ターン２０２、及び第１の巻線の第２のターン１０２は、別の独立した結合構造Ｔ２を形成している。結合構造Ｔ１と結合構造Ｔ２との間の磁気結合衝撃は小さく、それにより、モード変換性能とバランスがさらに向上する。
【0120】
図１２は、基板９を有する２線コモン・モード・フィルタを示している。コモン・モード・フィルタは、基板９を含む。複数のコイル層は、基板９の同じ表面上に配設され、積層方向Ｐに沿って積層されている。このように、入口端子７及び出口端子８は、複数のコイル層の基板９から離れた表面上に配設されている。
【0121】
入口端子７は、第１の巻線１に電気的に接続された第１の入口端子と、第２の巻線に電気的に接続された第２の入口端子と、を含む。
【0122】
出口端子８は、第１の巻線１に電気的に接続された第１の出口端子と、第２の巻線に電気的に接続された第２の出口端子と、を含む。
【0123】
一般に、第１の入口端子及び第２の入口端子は、導電チャネルを介して上部に位置するコイル層に対応する第１の巻線及び第２の巻線に電気的に接続されている。第１の出口端子及び第２の出口端子は、別の導電チャネルを介して底部に位置するコイル層に対応する第１の巻線及び第２の巻線に電気的に接続されている。例えば、図１２に示すように、第１のコイル層Ｌ１、第２のコイル層Ｌ２、第３のコイル層Ｌ３、及び第４のコイル層Ｌ４が基板９に向かう方向に沿って順次積層されている。このように、第１の入口端子及び第２の入口端子は、導電チャネルを介して第１のコイル層Ｌ１に対応する第１の巻線及び第２の巻線に電気的に接続され、第１の出口端子及び第２の出口端子は、別の導電チャネルを介して第４コイル層Ｌ４に対応する第１の巻線及び第２の巻線に電気的に接続される。
【0124】
図１２に示す構造では、基板９は、磁性材料で作製されていてもよいし、シリコン、ガラス、樹脂、セラミック、フェライトなどの非磁性材料で作製されていてもよい。
【0125】
【0126】
図１３（ａ）は、コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１の曲線図である。この曲線から、２線コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１が－４ｄＢよりも大きいときに、対応する帯域幅が２０ＧＨｚに達することが分かる。
【0127】
図１３（ｂ）は、コモン・モード・フィルタのコモン・モード挿入損失Ｓｃｃ２１の曲線図である。この曲線から、２線コモン・モード・フィルタのＳｃｃ２１が－１５ｄＢよりも小さいときに、対応するコモン・モード抑制帯域幅が１．５ＧＨｚ～６ＧＨｚであり、合計５ＧＨｚよりも大きいことが分かる。
【0128】
図１３（ｃ）は、コモン・モード・フィルタのモード変換損失Ｓｃｄ２１の曲線図である。この曲線から、２線コモン・モード・フィルタのＳｃｄ２１が８ＧＨｚ以内で－４０ ｄＢよりも小さいことが分かる。これにより、５Ｇ干渉周波数帯のノイズを効果的に抑制し、信号伝送への影響を最小限に抑えることができる。
【0129】
図１３ｄは、コモン・モード・フィルタのリターン損失Ｓｄｄ１１の曲線図である。この曲線から、リターン損失Ｓｄｄ１１が８ＧＨｚ内で－２０ｄＢよりも小さいことが分かる。
【0130】
基板９がシリコン、ガラスなどの非磁性材料で作製されているときに、従来の半導体プロセスを使用して２線コモン・モード・フィルタが製造されてもよい。以下、半導体プロセスを使用した２線コモン・モード・フィルタを製造するための方法について詳細に説明する。
【0131】
図１４に示すように、コモン・モード・フィルタを製造するための方法は、以下のステップを含む。
【0132】
図１４の（ａ）及び（ｂ）に示すように、非磁性材料から作製された基板９の表面上に誘電体層４を形成する。
【0133】
図１４の（ｃ）に示すように、誘電体層４をパターニングして、基板９上にパターン層を形成する。
【0134】
図１４の（ｄ）に示すように、パターン層が形成された基板上に第１の巻線及び第２の巻線を配設し、第１の巻線及び第２の巻線が同じ軸の周りに回転してスパイラルの第１のコイル層Ｌ１を形成する。第１のコイル層Ｌ１において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0135】
追加的に、第１のコイル層Ｌ１を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0136】
図１４の（ｅ）に示すように、第１のコイル層Ｌ１の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。
【0137】
【0138】
第２のコイル層Ｌ２において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0139】
第３のコイル層Ｌ３において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0140】
第４のコイル層Ｌ４において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0141】
第２のコイル層Ｌ２を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0142】
第１のコイル層Ｌ３を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0143】
第４のコイル層Ｌ４を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0144】
図１４の（ｇ）に示すように、入口端子７及び出口端子８を形成する。入口端子７は、第４コイル層Ｌ４における第１の巻線及び第２の巻線に電気的に接続され、出口端子８は、第１のコイル層Ｌ１における第１の巻線及び第２の巻線に電気的に接続されている。
【0145】
半導体プロセスを使用してコモン・モード・フィルタを製造するときに、巻線の線幅をより柔軟に設計し、インピーダンス制御を容易に実装し、誘電材料損失が低く、２線コモン・モード・フィルタが高い適用帯域幅を有することができる。
【0146】
図１５は、基板を有する別の２線コモン・モード・フィルタを示している。コモン・モード・フィルタは、第１の基板９１と第２の基板９２とを含む。第１の基板９１と第２の基板９２とは対向して配設され、第１の基板９１と第２の基板９２との間には、積層方向Ｐに沿って複数のコイル層が積層されている。コモン・モード・フィルタの両側には、入口端子７と出口端子８が位置する。追加的に、入口端子７は、第４コイル層Ｌ４における第１の巻線及び第２の巻線に電気的に接続され、出口端子８は、第１のコイル層Ｌ１における第１の巻線及び第２の巻線に電気的に接続されている。
【0147】
図１５に示す２線コモン・モード・フィルタでは、第１の基板９１及び第２の基板９２は、各々、非磁性材料から作製される。代替的には、第１の基板９１及び第２の基板９２の１つは、非磁性材料から作製される。代替的には、第１の基板９１及び第２の基板９２は、各々磁性材料から作製される。
【0148】
図１５に示すように、第１の基板９１及び第２の基板９２が各々非磁性材料から作製されるとき、又は図１４で製造される２線コモン・モード・フィルタにおける基板９も非磁性材料から作製され、かつコモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１が３ｄＢであるときに、対応する帯域幅は、２０ＧＨｚに達する。したがって、コモン・モード・フィルタの高周波性能が優れていることから、超高速適用シナリオ、例えば、２線差動インターフェース規格を使用し、伝送速度が１６ Ｇｂｐｓ以上であるすべての５Ｇ超高速シナリオに好適なコモン・モード・フィルタとなっている。具体的な製品としては、カメラ、携帯電話の液晶ディスプレイ（ＬＣＤ）、ＰＡＤ ＬＣＤ、ＰＣ ＬＣＤ、及び高精細マルチメディア・インターフェース（ＨＤＭＩ）を含む。
【0149】
いくつかの低周波適用シナリオに適合するために、図１５の第１の基板９１及び第２の基板９２のうちの少なくとも１つは、磁性材料から作製されてもよい。これにより、バランスを変更することなく巻線間の磁界結合を強化し、コモン・モード・インダクタンスが向上し、コモン・モード抑制周波数を低減することができる。
【0150】
【0151】
図１６（ａ）に示すように、黒の実線は、コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１の曲線であり、破線は、従来技術における差動モード挿入損失Ｓｄｄ２１の曲線である。２つの曲線から、２線コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１が明らかに低減されていることが分かる。
【0152】
図１６（ａ）に示すように、黒の実線は、コモン・モード・フィルタのコモン・モード挿入損失Ｓｃｃ２１の曲線であり、破線は、従来技術におけるコモン・モード挿入損失Ｓｃｃ２１の曲線である。２つの曲線から、Ｓｃｃ２１の中心周波数は、約２ＧＨｚに移動しており、Ｓｃｃ２１が－１５ ｄＢよりも小さいときに、対応するコモン・モード抑制帯域幅は９００ＭＨｚ～５ＧＨｚをカバーしてもよい。このため、コモン・モード・フィルタの性能は、５Ｇ通信周波数帯及びグローバル・システム・フォー・モバイル通信（ＧＳＭ）規格に適合し、伝送速度１０Ｇｂｐｓ未満の５Ｇ高速高周波シナリオを満足する。
【0153】
図１６ｃに示すように、黒の実線は、コモン・モード・フィルタのモード変換損失Ｓｄｄ２１の曲線であり、破線は、従来技術におけるモード変換損失Ｓｃｄ２１の曲線である。２つの曲線から、コモン・モード・フィルタのモード変換損失が従来技術より明らかに好ましいことが分かる。
【0154】
図１６ｄに示すように、黒の実線は、コモン・モード・フィルタのリターン損失Ｓｄｄ１１の曲線であり、破線は、従来技術におけるリターン損失Ｓｄｄ１１の曲線である。コモン・モード・フィルタのリターン損失は、従来技術のリターン損失よりも好ましい。
【0155】
図１５に示す構造は、磁気デバイス薄膜プロセスを使用して製造されてもよい。以下、磁気デバイス薄膜プロセスを使用して２線コモン・モード・フィルタを製造するための方法について詳細に説明する。
【0156】
図１７に示すように、コモン・モード・フィルタを製造するための方法は、以下のステップを含む。
【0157】
図１７（ａ）及び（ｂ）に示すように、支持板１０の表面上に誘電体層４を形成する。
【0158】
図１７（ｃ）に示すように、誘電体層４上に第１の巻線及び第２の巻線をセットし、その結果、第１の巻線及び第２の巻線が誘電体層４上に配設され、第１の巻線及び第２の巻線が同じ軸の周りに回転するスパイラルの第１のコイル層Ｌ１を形成する。第１のコイル層Ｌ１において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0159】
追加的に、第１のコイル層Ｌ１を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0160】
図１７の（ｄ）に示すように、第１のコイル層Ｌ１の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。
【0161】
【0162】
第２のコイル層Ｌ２において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0163】
第３のコイル層Ｌ３において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0164】
第４のコイル層Ｌ４において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0165】
第２のコイル層Ｌ２を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0166】
第１のコイル層Ｌ３を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0167】
第４のコイル層Ｌ４を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0168】
図１７の（ｆ）に示すように、支持板１０を除去する。
【0169】
図１７の（ｇ）に示すように、第１の基板９１と第２の基板９２とを配設し、その結果第１の基板９１と第２の基板９２との間に４層のコイル層をロードする。
【0170】
図１７の（ｈ）に示すように、第１の基板９１、第２の基板９２及び４つのコイル層を含む側面に、入口端子７及び出口端子８をそれぞれ配設する。
【0171】
追加的に、図１７に従って２線コモン・モード・フィルタを製造するときに、複数のコイル層を形成した後、入口端子及び出口端子を配設する前に、本方法は、コモン・モード・フィルタを積層方向と平行な方向に沿って切断することと、次いで、入口端子及び出口端子を配設することと、をさらに含む。
【0172】
以上、４つのコイル層を有する２線コモン・モード・フィルタを製造するための方法が提供される。より多くのコイル層が存在する場合、前述の方法に従って類推によって２線コモン・モード・フィルタを製造してもよく、詳細は、ここでは再度説明しない。
【0173】
以下、３線コモン・モード・フィルタの構成について詳細に説明する。
【0174】
【0175】
図１８に示すように、この出願で提供される３線コモン・モード・フィルタにおける２線コイル層は、２つの層、すなわち、第１の２線コイル層Ｌ２１と、第２の２線コイル層Ｌ２２と、を含む。単線コイル層は、２つの層、すなわち、第１の単線コイル層Ｌ３１と、第２の単線コイル層Ｌ３２と、を含む。
【0176】
このように、２線コイル層は第１の巻線と、第２の巻線と、を含むため、形成される３線コモン・モード・フィルタは、４つのコイル層を有する。従来の６つのコイル層と比較して配線層の数が低減され、それにより、３線コモン・モード・フィルタ全体の積層方向の厚さを低減し、３線コモン・モード・フィルタの小型化を実装する。
【0177】
確かに、いくつかの実装では、２つより多くの２線コイル層が存在してもよいし、２つより多くの単線コイル層が存在してもよい。
【0178】
図１９を参照する。第１の巻線１の一部と第２の巻線２の一部は、第１のコイル層において、同じ軸の周りに回転することによって形成されている。第１の巻線１の他の部分及び第２の巻線２の他の部分は、別の２線コイル層において、別の同じ軸の周りに回転することによって形成されている。第３の巻線３の一部は、単線コイル層に形成され、第３の巻線の他の部分は、別の他の単線コイル層に形成されている。
【0179】
第１の２線コイル層Ｌ２１における第１の巻線１は、第２の２線コイル層Ｌ２２における第１の巻線１に電気的に接続され（図１９の破線で示すように）、第１の２線コイル層Ｌ２１における第２の巻線２は、第２の２線コイル層Ｌ２２における第２の巻線２に電気的に接続されて（図１９の破線で示すように）、第１の２線コイル層Ｌ２１と第２の２線コイル層Ｌ２２の電気的接続を実装する。
【0180】
第１の単線コイル層Ｌ３１における第３の巻線３は、第２の単線コイル層Ｌ３２における第３の巻線３に電気的に接続され（図１９の破線で示すように）、第１の単線コイル層Ｌ３１と第２の単線コイル層Ｌ３２との間の電気的接続を実装する。
【0181】
さらに、図１９に示すように、第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２において、第１の巻線１の各２つの隣接するターンの間に第２の巻線２の１つのターンが存在する。
【0182】
図２０は、図１８の各コイル層の別の配線構造を示す。図２０と図１９の違いは、図１９の第１の２線コイル層Ｌ２１において、第１の巻線及び第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２の２線コイル層Ｌ２２において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、第１の巻線に対して内側のターンに位置する。図２０に示す第１の２線コイル層Ｌ２１において、第１の巻線及び前記第２の巻線は、外側のターンから内側のターンにかけて囲むように配設されており、第２の巻線は、第１の巻線に対して外側のターンに位置する。第２の２線コイル層Ｌ２２において、第１の巻線及び第２の巻線は、内側のターンから外側のターンにかけて囲むように配設され、第２の巻線は、依然として第１の巻線に対して内側のターンに位置する。
【0183】
図２０に示す構造と比較して図１９に示す構造では、第１の２線コイル層Ｌ２１におけるターンの数と第２の２線コイル層Ｌ２２におけるターンの数とが同じであるときに、２つの２線コイル層における第１の巻線１の長さの和は、第２の巻線２の長さの和と基本的に等しくなる。第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２を通して差動信号が伝送された後、信号伝送のレイテンシ差が解消され、差動モード信号からコモン・モード信号への変換が生じず、それにより、Ｓｃｄ２１を低減し、コモン・モード・フィルタのバランスを向上させる。
【0184】
第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２を図１９に示すようにルーティングするときに、図４及び図５に示す接続構造は、第１の巻線と第２の巻線とを接続するように構成されてもよい。具体的には、第１の２線コイル層Ｌ２１における第２の巻線２の導電チャネルに近い部分は、積層方向の直交平面において、第２の２線コイル層Ｌ２２における第１の巻線１の導電チャネルに近い部分と交差している。
【0185】
第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２を図２０に示すようにルーティングするときに、２つの２線コイル層の間で第１の巻線と第２の巻線が交換されないため、図４及び図５に示す層間クロス構造は、巻線と電気的に接続される必要がない。図２１に示す接続構造は、使用されてもよい。具体的には、第１の２線コイル層Ｌ２１における第２の巻線２の導電チャネルに近い部分は、積層方向の直交平面において、第２の２線コイル層Ｌ２２における第１の巻線１の導電チャネルに近い部分と交差しない。
【0186】
【0187】
図１９及び図２０を参照する。第１の巻線及び第２の巻線は各々、スパイラルの外側に延びる接続端６を有し、第３の巻線もスパイラルの外側に延びる接続端６を有する。接続端６は、入口端子又は出口端子に接続するように構成されている。図１９を参照すると、第１の２線コイル層Ｌ２１と第２の２線コイル層Ｌ２とにおいて、接続端６が互いから離間されている。スパイラルの巻線の違いは、第１の巻線と第２の巻線が軸を中心に平行に囲むように配設されていることである。このように、２つの接続端の間に高いインピーダンスが存在する。図１９を参照する。インピーダンスを低減し、無結合による急激なインピーダンス変化を緩和し、リターン損失を低減するためには、接続端を広げてもよく、すなわち接続端６の線幅がスパイラルの巻線の線幅よりも大きい。同様に、第１の単線コイル層Ｌ３１及び第２の単線コイル層Ｌ３２における接続端の幅もよりも大きくてもよい。
【0188】
２つの２線コイル層及び２つの単線コイル層は、複数の積層方式を有する。
【0189】
図２２は、積層方式を示す。第１の単線コイル層Ｌ３１、第１の２線コイル層Ｌ２１、第２の２線コイル層Ｌ２２、及び第２の単線コイル層Ｌ３２が順次積層されている。
【0190】
図２３は、別の積層方式を示す。第１の単線コイル層Ｌ３１、第１の２線コイル層Ｌ２１、第２の単線コイル層Ｌ３２、及び第２の２線コイル層Ｌ２２が順次積層されている。
【0191】
図２４は、別の積層方式を示す。第１の２線コイル層Ｌ２１、第１の単線コイル層Ｌ３１、第２の単線コイル層Ｌ３２、及び第２の２線コイル層Ｌ２２が順次積層されている。
【0192】
図２５は、別の積層方式を示す。第１の２線コイル層Ｌ２１、第１の単線コイル層Ｌ３１、第２の２線コイル層Ｌ２２、及び第２の単線コイル層Ｌ３２が順次積層されている。
【0193】
図２２～図２５に示すように、互いに隣接する隣接する２線コイル層と単線コイル層との間で、積層方向の直交方向において、第３の巻線３、第１の巻線１、及び第２の巻線２が、互い違いに配置され、互いに独立した複数の三角形結合構造１１を形成しており、第１の巻線１の任意のターン又は第２の巻線２の任意のターンも独立した三角形結合構造１１に属する。
【0194】
第１の巻線の任意のターン又は第２の巻線の任意のターンも独立した三角形結合構造１１に属することに留意されたい。例えば、図２５に示すように、第１の巻線の第１のターン１０１は、第２の三角形結合構造１１２のみに属する。
【0195】
【0196】
図２６に示す従来の３線コモン・モード・フィルタと比較して、図２５のこの出願のこの実施形態で提供される３線コモン・モード・フィルタでは、互いに独立した複数の三角形結合構造が形成されている。このように、３線のインピーダンスと結合インダクタンスを基本的に整合させ、別の三角形結合構造の３線の影響を受けないようにすることができ、信号のモード変換損失を低減し、バランスを向上することを保証し得る。また、４層配線構造の３線コモン・モード・フィルタは、寄生容量がより小さく、抑制帯域幅がより大きいことを有する。
【0197】
図２７は、この出願による、三角形結合構造を示す。具体的な実装では、第３の巻線３と第１の巻線１との間の間隔１ａ、第３の巻線３と第２の巻線２との間の間隔１ｂ、及び第２の巻線２と第１の巻線１との間の間隔１ｃは、３つの巻線が等しいインピーダンス及び等しい結合インダクタンスを実装する限り、必ずしも正三角形を形成しない。
【0198】
図２２及び図２４に示すように、第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２は、中間面Ｍに対して対称に配設されており、第１の単線コイル層Ｌ３１及び第２の単線コイル層Ｌ３２も中間面Ｍに対して対称に配設されている。
【0199】
図２３及び図２５に示すように、第１の２線コイル層Ｌ２１及び第２の２線コイル層Ｌ２２は、中間面Ｍに対して非対称に配設されており、第１の単線コイル層Ｌ３１及び第２の単線コイル層Ｌ３２も中間面Ｍに対して非対称に配設されている。
【0200】
第１の２線コイル層Ｌ２１、第１の単線コイル層Ｌ３１、第２の２線コイル層Ｌ２２、及び第２の単線コイル層Ｌ３２を、図２２及び図２４に示す中間面Ｍに対して対称に配設することにより、バランスをさらに向上させることができる。
【0201】
ここでの中間面Ｍは、図２２に示すように、積層方向Ｐに直交する面であり、中間面Ｍとコモン・モード・フィルタの第１の面との距離Ｘ１は、中間面Ｍとコモン・モード・フィルタの第２の面との距離Ｘ２に等しいか又はそれに近いことに留意されたい。
【0202】
一般に、図２８に示すように、第１の導電チャネル５１、第２の導電チャネル５２及び第３の導電チャネル５３は、誘電体層４を通過する。
【0203】
第１の２線コイル層Ｌ２１における第１の巻線は、導電チャネル５１を介して第２の２線コイル層における第１の巻線に電気的に接続される。
【0204】
第１の２線コイル層Ｌ２１における第２の巻線は、導電チャネル５２を介して第２のコイル層における第２の巻線に電気的に接続される。
【0205】
第１の単線コイル層Ｌ３１における第３の巻線は、第３の導電チャネル５３を介して第２の単線コイル層Ｌ３２の第３の巻線と電気的に接続される。
【0206】
図２８を参照する。さらにバランスを向上するために、積層方向Ｐの直交方向Ｑにおいて、第１の導電チャネル５１、第２の導電チャネル５２及び第３の導電チャネル５３は、同じ直線上に位置しないが、図２８に示すように、第１の導電チャネル５１、第２の導電チャネル５２及び第３の導電チャネル５３は、互い違いに配置され、三角形結合構造１１を形成している。
【0207】
３線コモン・モード・フィルタのバランスをさらに向上させるために、２つの隣接する三角形結合構造が、積層方向と交差する方向に互いに分離され離間される。図２８を参照すると、任意の２線コイル層において、第１の巻線の各２つの隣接するターンは、それぞれ、第１の巻線の第１のターン１０１と第１の巻線の第２のターン１０２である。第１の巻線の第１のターン１０１と第１の巻線の第２のターン１０２との間に位置する第２の巻線のターンは、第２の巻線の中間ターン２である。第２の巻線の中間ターン２と第１の巻線の第１のターン１０１との間隔Ｓ１は、第２の巻線の中間ターン２と第１の巻線の第２のターン１０２との間隔Ｓ２よりも小さい。第３の巻線３、第２の巻線の中間ターン２、及び第１の巻線の第１のターン１０１は、独立した三角形結合構造を形成している。このように、第１の三角形結合構造１１１と第２の三角形結合構造１１２とを積層方向の直交方向（水平方向とも呼ばれる）に離間させ、それにより特性インピーダンス変動及び分布容量を低減し、挿入損失Ｓｄｄ２１、リターン損失Ｓｄｄ１１、バランス性能Ｓｃｄ２１を向上させる。Ｓ２及びＳ１の設計では、バランス性能要件とコモン・モード・フィルタ全体の長さ（図２８のＱ方向に沿ったサイズ）要件の両方をＳ２の設計とＳ１の設計で考慮する必要がある。
【0208】
図２８を参照する。追加的に、積層方向において、２つの隣接する三角形結合構造の間隔は、ｄ１であり、各三角形結合構造において、互いに隣接する２線コイル層と単線コイル層との間隔は、ｄ２であり、ｄ２は、ｄ１よりも大きい。このように、積層方向において、２つの隣接する三角形結合構造が互いに離間され分離され、特性インピーダンス変動及び分布容量が低減され、挿入損失Ｓｄｄ２１、リターン損失Ｓｄｄ１１及びバランス性能Ｓｃｄ２１が向上する。しかしながら、２つの隣接する三角形結合構造を互いに分離して離間させることは、共通モードインダクタンスを低減し、低周波干渉抑制能力を弱める。したがって、ｄ１及びｄ２の設計では、ｄ１の設計及びｄ２の設計において、コモン・モード・フィルタ全体に対するバランス性能要件及び高さ要件の両方を考慮する必要がある。
【0209】
例えば、図２５に示すように、本明細書における２つの隣接する三角形結合構造の間隔ｄ１とは、隣接する第２の三角形結合構造１１２と第３の三角形結合構造１１３との間で、第１の単線コイル層Ｌ３１が第２の２線コイル層Ｌ２２に隣接しているので、隣接する第２の三角形結合構造１１２と第３の三角形結合構造１１３との間隔ｄ１は、第１の単線コイル層Ｌ３１と第２の２線コイル層Ｌ２２との間隔であると留意されたい。別の例では、図２８に示すように、第１の２線コイル層Ｌ２１は、隣接する第２の三角形結合構造１１２と第３の三角形結合構造１１３との間で第２の２線コイル層Ｌ２２に隣接しているため、隣接する第２の三角形結合構造１１２と第３の三角形結合構造１１３との間隔ｄ１は、第１の２線コイル層Ｌ２１と第２の２線コイル層Ｌ２２との間隔である。
【0210】
図２９及び図３０は、基板を有する３線コモン・モード・フィルタを示す。３線コモン・モード・フィルタは、第１の基板９１と、第２の基板９２と、を含む。第１の基板９１と第２の基板９２とは対向して配設され、第１の基板９１と第２の基板９２との間には、積層方向Ｐに沿って複数のコイル層が積層されている。コモン・モード・フィルタの両側には、入口端子７と出口端子８が位置する。
【0211】
入口端子７は、第１の入口端子７１と、第２の入口端子７２と、第３の入口端子７３と、を含む。第１の入口端子７１は、第１の２線コイル層において第１の巻線に電気的に接続され、第２の入口端子７２は、第１の２線コイル層において第２の巻線に電気的に接続され、第３の入口端子７３は、第１の単線コイル層において第３の巻線に電気的に接続される。
【0212】
出口端子８は、第１の出口端子８１と、第２の出口端子８２と、第３の出口端子８３と、を含む。第１の出口端子８１は、第２の２線コイル層において第１の巻線に電気的に接続され、第２の出口端子８２は、第２の２線コイル層において第２の巻線に電気的に接続され、第３の出口端子８３は、第２の単線コイル層において第３の巻線に電気的に接続されている。
【0213】
図２８及び図３０に示す３線コモン・モード・フィルタでは、第１の基板９１及び第２の基板９２は、各々、非磁性材料から作製される。代替的には、第１の基板９１及び第２の基板９２の１つは、非磁性材料から作製される。代替的には、第１の基板９１及び第２の基板９２は、各々磁性材料から作製される。
【0214】
第１の基板９１及び第２の基板９２のうちの少なくとも１つが磁性材料であるときに、巻線間のコモン・モード磁界結合が強化され、コモン・モード・インダクタンスが向上し、コモン・モード抑制周波数は主に約３．３ＧＨｚであり、５Ｇ ＲＦ干渉の主周波数帯域に適合し、現在の５Ｇ携帯電話におけるカメラＣ－ＰＨＹ高速インターフェースの適用シナリオに好適である。
【0215】
【0216】
図１６（ａ）に示すように、黒の実線は、３線コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１の曲線であり、破線は、従来技術における差動モード挿入損失Ｓｄｄ２１の曲線である。２つの曲線から、３線コモン・モード・フィルタの差動モード挿入損失Ｓｄｄ２１が明らかに低減されていることが分かる。
【0217】
図１６（ａ）に示すように、黒の実線は、３線コモン・モード・フィルタのコモン・モード挿入損失Ｓｃｃ２１の曲線であり、破線は、従来技術におけるコモン・モード挿入損失Ｓｃｃ２１の曲線であるこの２つの曲線から、３線コモン・モード・フィルタは寄生容量が小さく、抑制帯域幅が大きいことが分かる。
【0218】
図３１ｃに示すように、黒の実線は、コモン・モード・フィルタのモード変換損失Ｓｄｄ２１の曲線であり、破線は、従来技術におけるモード変換損失Ｓｃｄ２１の曲線である。この２つの曲線から、３線コモン・モード・フィルタが信号のモード変換損失を低減していることが分かる。
【0219】
図３１ｄに示すように、黒の実線は、コモン・モード・フィルタのリターン損失Ｓｄｄ１１の曲線であり、破線は、従来技術におけるリターン損失Ｓｄｄ１１の曲線である。３線コモン・モード・フィルタの挿入損失差がより小さく、３線のインピーダンス整合性が高い。
【0220】
【0221】
図３２に示すように、３線コモン・モード・フィルタを製造するための方法は、以下のステップを含む。
【0222】
図３２の（ａ）及び（ｂ）に示すように、支持板１０の表面上に誘電体層４を形成する。
【0223】
図３２の（ｃ）に示すように、誘電体層４において第３の巻線を配設し、第３の巻線が軸の周りに回転して、スパイラルの第１の単線コイル層Ｌ３１を形成する。
【0224】
第１の単線コイル層Ｌ３１を形成するときに、第３の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0225】
図３２の（ｄ）に示すように、第１の単線コイル層Ｌ３１の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。
【0226】
【0227】
第１の２線コイル層Ｌ２１において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0228】
第２の２線コイル層Ｌ２２において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0229】
第１の２線コイル層Ｌ２１を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0230】
第２の２線コイル層Ｌ２２を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0231】
第２の単線コイル層Ｌ３２を形成するときに、第３の巻線を、内側から外側にかけて反時計回りに囲むように配設する。
【0232】
図３２の（ｆ）に示すように、支持板１０を除去する。
【0233】
図３２の（ｇ）に示すように、第１の基板９１と第２の基板９２とを配設し、その結果第１の基板９１と第２の基板９２との間に４層のコイル層をロードする。
【0234】
図３２の（ｈ）に示すように、入口端子７及び出口端子８を配設する。
【0235】
図３３及び図３４は、基板を有する別の３線コモン・モード・フィルタを示す。３線コモン・モード・フィルタは、基板９を有する。基板９は、互いに対向する第１の表面及び第２の表面を有する。第１の表面に、第１の２線コイル層２１及び第１の単線コイル層３１が配設され、第２の表面に、第２の２線コイル層２２及び第２の単線コイル層３２が配置されている。このように、基板９を使用して積層方向に一致した三角形結合構造を互いに離間させて分離することができる。
【0236】
図３３及び図３４の構造では、導電チャネルが基板９を通過して、第１の２線コイル層２１と第２の２線コイル層２２との間の電気的接続を実装し、さらに第１の単線コイル層３１と第２の単線コイル層３２との間の電気的接続を実装する。
【0237】
図３３及び図３４の基板は、磁性材料で作製されてもよいし、非磁性材料、例えば、フェライト、樹脂、セラミック、シリコン、ガラスなどであってもよい。基板がシリコンから作製されるときに、基板に形成される導電チャネルは、スルー・シリコン・ビア（ＴＳＶ）である。基板がガラスから作製されるときに、基板に形成される導電チャネルは、スルー・ガラス・ビア（ＴＧＶ）である。
【0238】
図３３及び図３４の３線コモン・モード・フィルタの基板が磁性材料から作製されないときに、高さが低下せず、それにより、上部コイル層と下部コイル層との分離距離がさらに大きくなる。したがって、３線コモン・モード・フィルタは優れた高周波性能を有し、コモン・モード抑制共振周波数は８ＧＨｚ以上であり、その結果、将来のミリ波帯通信やＣ－ＰＨＹ超高速レートの適用シナリオにより好適である。
【0239】
図３３及び図３４の構造における基板９が非磁性基板であるときに、３線コモン・モード・フィルタは、従来の半導体プロセスを使用して製造されてもよい。以下、半導体プロセスを使用した３線コモン・モード・フィルタを製造するための方法について詳細に説明する。
【0240】
図３５に示すように、３線コモン・モード・フィルタを製造するための方法は、以下のステップを含む。
【0241】
図３５の（ａ）に示すように、非磁性材料から作製された基板９には、第１の表面Ａ１から第２の表面Ａ２まで通過する導電チャネル５が形成されている。
【0242】
図３５の（ｂ）に示すように、第１の表面Ａ１上に誘電体層４を形成する。
【0243】
図３５の（ｃ）に示すように、誘電体層４をパターニングして、基板９上にパターン層を形成する。
【0244】
図３５の（ｄ）に示すように、パターン層が形成された基板上に第３の巻線を配設し、第３の巻線が軸の周りに回転してスパイラルの第１の単線コイル層Ｌ３１を形成する。
【0245】
第１の単線コイル層Ｌ３１を形成するときに、第３の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0246】
図３５の（ｅ）に示すように、第１の単線コイル層Ｌ３１の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。
【0247】
【0248】
第１の２線コイル層Ｌ２１において、内側のターンから外側のターンにかけて、第２の巻線は、第１の巻線に対して内側のターンに位置する。
【0249】
第１の２線コイル層Ｌ２１を形成するときに、第１の巻線及び第２の巻線を、外側から内側にかけて反時計回りに囲むように配設する。
【0250】
図３５の（ｇ）に示すように、第１の２線コイル層Ｌ２１及び第１の単線コイル層Ｌ３１が形成された基板９を、基板の第２の面Ａ２が上側となるように反転で配設する。
【0251】
図３５の（ｈ）に示すように、第１の表面Ａ２上に誘電体層４を形成する。
【0252】
図３５の（ｉ）に示すように、誘電体層４をパターニングして、基板９上にパターン層を形成する。
【0253】
図３５の（ｊ）に示すように、パターン層が形成された基板上に第１の巻線及び第２の巻線を配設し、第１の巻線及び第２の巻線が同じ軸の周りに回転してスパイラルの第２の２線コイル層Ｌ２２を形成する。
【0254】
第２の２線コイル層Ｌ２２において、内側のターンから外側のターンにかけて、第１の巻線は、第２の巻線に対して内側のターンに位置する。
【0255】
第２の２線コイル層Ｌ２２を形成するときに、第１の巻線及び第２の巻線を、内側から外側へ反時計回りに囲むように配設する。
【0256】
図３５の（ｋ）に示すように、第２の２線コイル層Ｌ２２の上方に別の誘電体層４を形成し、この別の誘電体層４において導電チャネル５を形成する。誘電体層４をパターニングして、基板９上にパターン層を形成する。パターン層において第３の巻線を配設し、第２の単線コイル層Ｌ３２が形成する。
【0257】
第２の単線コイル層Ｌ３２を形成するときに、第３の巻線を、内側から外側にかけて反時計回りに囲むように配設する。
【0258】
図３５の（ｌ）に示すように、入口端子７及び出口端子８を配設する。
【0259】
この明細書の説明において、説明された特定の特徴、構造、材料、または特性は、実施形態または例のいずれか１つ以上において適切に組み合わせられてもよい。
【0260】
前述の説明は、この出願の単に具体的な実装に過ぎないが、この出願の保護範囲を制限することを意図したものではない。この出願に開示された技術的範囲内で、当業者によって容易に理解することができる変更又は代替は、この出願の保護範囲に含まれるものとする。したがって、この出願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。
【国際調査報告】