特表 2023-550919 低ドロップアウトレギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-12-06

(54)【発明の名称】低ドロップアウトレギュレータ

(51)【国際特許分類】

   G05F 1/56 20060101AFI20231129BHJP

【ＦＩ】

G05F1/56 310C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023530011

(86)(22)【出願日】2021-11-26

(85)【翻訳文提出日】2023-07-14

(86)【国際出願番号】 GB2021053082

(87)【国際公開番号】W WO2022112785

(87)【国際公開日】2022-06-02

(31)【優先権主張番号】2018605.2

(32)【優先日】2020-11-26

(33)【優先権主張国・地域又は機関】GB

(81)【指定国・地域】

(71)【出願人】

【識別番号】522343094

【氏名又は名称】アジャイル アナログ リミテッド

【氏名又は名称原語表記】ＡＧＩＬＥ ＡＮＡＬＯＧ ＬＴＤ

【住所又は居所原語表記】Ｒａｄｉｏ Ｈｏｕｓｅ， Ｓｔ． Ａｎｄｒｅｗｓ Ｒｏａｄ， Ｃａｍｂｒｉｄｇｅ ＣＢ４ １ＤＬ， Ｕｎｉｔｅｄ Ｋｉｎｇｄｏｍ

(74)【代理人】

【識別番号】100103872

【弁理士】

【氏名又は名称】粕川 敏夫

(74)【代理人】

【識別番号】100149456

【弁理士】

【氏名又は名称】清水 喜幹

(74)【代理人】

【識別番号】100194238

【弁理士】

【氏名又は名称】狩生 咲

(74)【代理人】

【識別番号】100205648

【弁理士】

【氏名又は名称】森田 真一

(72)【発明者】

【氏名】バナパゴル，マリカルジュン

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430EE06

5H430FF01

5H430FF13

5H430GG08

5H430HH03

5H430JJ04

(57)【要約】

第１ＯＴＡトランジスタのゲート領域は、レファレンス電圧を受け取るように構成され、第２ＯＴＡトランジスタのゲート領域は、負荷電圧を示す電圧を受け取るように構成されている。適応補償回路は、（ｉ）第１電極及び第２電極を有する第１補償キャパシタと、（ii）第１電極及び第２電極を有する第２補償キャパシタと、（iii）第１補償トランジスタと、を備え、第１補償キャパシタの第２電極は、第１補償トランジスタの第１領域と接続され、第２補償キャパシタの第１電極は、第１補償トランジスタの第２領域及びゲート領域の両方と接続されている。第２ＯＴＡトランジスタの第１領域は、（ｉ）電源電圧接続部、（ii）第１補償キャパシタの第１電極、（iii）バイアストランジスタのゲート領域と接続されている。第２補償キャパシタの第２電極は、バイアストランジスタの第１領域と接続されている。

【特許請求の範囲】

【請求項1】

電源電圧を受け取るための電源電圧接続部と、
負荷電圧を負荷に供給するための負荷電圧出力接続部と、
ゲート領域の電圧に基づいて前記負荷電圧を調整するように構成されたパストランジスタを備えた負荷電圧出力制御回路と、
適応バイアス回路と、
適応補償回路と、
を備え、
前記適応バイアス回路は、
ゲート領域に供給される電圧に基づいて、前記パストランジスタの前記ゲート領域に供給される電圧を調整するように構成されたバイアストランジスタと、
第１ＯＴＡトランジスタ及び第２ＯＴＡトランジスタを備えたオペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）回路と、
を備え、
前記第１ＯＴＡトランジスタのゲート領域は、レファレンス電圧を受け取るように構成され、前記第２ＯＴＡトランジスタのゲート領域は、前記負荷電圧を示す電圧を受け取るように構成され、
前記適応補償回路は、（ｉ）第１電極及び第２電極を有する第１補償キャパシタと、（ii）第１電極及び第２電極を有する第２補償キャパシタと、（iii）第１補償トランジスタと、を備え、前記第１補償キャパシタの前記第２電極は、前記第１補償トランジスタの第１領域と接続され、前記第２補償キャパシタの前記第１電極は、前記第１補償トランジスタの第２領域及びゲート領域の両方と接続され、
前記第２ＯＴＡトランジスタの第１領域は、（ｉ）前記電源電圧接続部、（ii）前記第１補償キャパシタの前記第１電極、（iii）前記バイアストランジスタの前記ゲート領域と接続され、
前記第２補償キャパシタの前記第２電極は、前記バイアストランジスタの第１領域と接続されている、
低ドロップアウトレギュレータ。

【請求項2】

請求項１に記載の低ドロップアウトレギュレータにおいて、
前記パストランジスタの第１領域は、前記電源電圧接続部と接続され、前記パストランジスタの第２領域は前記負荷電圧出力接続部と接続される、
低ドロップアウトレギュレータ。

【請求項3】

請求項２に記載の低ドロップアウトレギュレータにおいて、
センシング回路をさらに備え、
前記センシング回路は、前記パストランジスタの前記ゲート領域と接続されたゲート領域と、前記電源電圧接続部と接続された第１領域とを有するセンストランジスタを備えている、
低ドロップアウトレギュレータ。

【請求項4】

請求項３に記載の低ドロップアウトレギュレータにおいて、
前記センシング回路は、前記センストランジスタ及び前記適応補償回路の両方と接続された第１カレントミラーを備えている、
低ドロップアウトレギュレータ。

【請求項5】

請求項４に記載の低ドロップアウトレギュレータにおいて、
前記第１カレントミラーは、（ｉ）前記第２補償キャパシタの前記第１電極、（ii）前記第１補償トランジスタの前記ゲート領域、及び（iii）前記第１補償トランジスタの前記第２領域と接続された第１領域を有する第１ミラーリングトランジスタを備えている、
低ドロップアウトレギュレータ。

【請求項6】

請求項５に記載の低ドロップアウトレギュレータにおいて、
前記第１カレントミラーは、第１ミラートランジスタを備え、
前記センストランジスタの第２領域は、（ｉ）前記第１ミラートランジスタの第１領域、（ii）前記第１ミラートランジスタのゲート領域、及び（iii）前記第１ミラーリングトランジスタのゲート領域と接続されている、
低ドロップアウトレギュレータ。

【請求項7】

請求項１から６のいずれか１項に記載の低ドロップアウトレギュレータにおいて、
前記適応補償回路は、第２補償トランジスタを備え、
前記第１補償トランジスタの前記第１領域は、前記第２補償トランジスタを介して前記電源電圧接続部と接続されている、
低ドロップアウトレギュレータ。

【請求項8】

請求項７に記載の低ドロップアウトレギュレータにおいて、
前記第２補償トランジスタの第１領域は前記電源電圧接続部と接続され、前記第２補償トランジスタの第２領域及びゲート領域は短絡され、前記第１補償キャパシタの前記第２電極及び前記第１補償トランジスタの前記第１領域の両方と接続されている、
低ドロップアウトレギュレータ。

【請求項9】

請求項１から８のいずれか１項に記載の低ドロップアウトレギュレータにおいて、
前記適応補償回路は、前記第２補償キャパシタの前記第２電極と前記バイアストランジスタの前記第１領域との間に配置された補償抵抗器をさらに備えている、
低ドロップアウトレギュレータ。

【請求項10】

請求項１から９のいずれか１項に記載の低ドロップアウトレギュレータにおいて、
前記パストランジスタの前記ゲート領域は、１つ以上の抵抗器を介して前記電源電圧接続部と接続されている、
低ドロップアウトレギュレータ。

【請求項11】

請求項１０に記載の低ドロップアウトレギュレータにおいて、
前記バイアストランジスタの前記第１領域は、前記１つ以上の抵抗器を介して前記電源電圧接続部と接続されている、
低ドロップアウトレギュレータ。

【請求項12】

請求項１０又は１１に記載の低ドロップアウトレギュレータにおいて、
前記パストランジスタの前記ゲート領域と接続されたゲート領域と、前記電源電圧接続部と接続された第１及び第２領域とを有する抵抗トランジスタをさらに備え、
前記第１及び第２領域の少なくとも一方が、前記１つ以上の抵抗器の１つを介して前記電源電圧接続部と接続されている、
低ドロップアウトレギュレータ。

【請求項13】

請求項１２に記載の低ドロップアウトレギュレータにおいて、
前記抵抗トランジスタの前記ゲート領域及び前記第２領域は短絡されている、
低ドロップアウトレギュレータ。

【請求項14】

請求項１２又は１３に記載の低ドロップアウトレギュレータにおいて、
前記バイアストランジスタの前記第１領域は、前記抵抗トランジスタの前記第２領域と接続されている、
低ドロップアウトレギュレータ。

【請求項15】

請求項１から１４のいずれか１項に記載の低ドロップアウトレギュレータにおいて、
前記適応バイアス回路は、電流バッファを備え、
前記バイアストランジスタの前記ゲート領域は、前記電流バッファを介して前記電源電圧接続部、前記第１補償キャパシタの前記第１電極、及び前記第２ＯＴＡトランジスタの前記第１領域と接続されている、
低ドロップアウトレギュレータ。

【請求項16】

請求項１５に記載の低ドロップアウトレギュレータにおいて、
前記電流バッファは、（ｉ）前記電源電圧接続部、（ii）前記第１補償キャパシタの前記第１電極、及び（iii）前記第２ＯＴＡトランジスタの前記第１領域と接続された第１領域と、前記バイアストランジスタの前記ゲート領域と接続された第２領域とを有する第１トランジスタを備えている、
低ドロップアウトレギュレータ。

【請求項17】

請求項１６に記載の低ドロップアウトレギュレータにおいて、
前記電流バッファは、前記電源電圧接続部及び前記第１ＯＴＡトランジスタの第１領域の両方と接続された第１領域を有する第２トランジスタを備えている、
低ドロップアウトレギュレータ。

【請求項18】

請求項１７に記載の低ドロップアウトレギュレータにおいて、
前記電流バッファの前記第１トランジスタのゲート領域は、前記電流バッファの前記第２トランジスタのゲート領域と接続されている、
低ドロップアウトレギュレータ。

【請求項19】

請求項１７又は１８に記載の低ドロップアウトレギュレータにおいて、
前記電流バッファの前記第２トランジスタの第２領域は、第３補償キャパシタの第１電極と接続され、前記第３補償キャパシタの第２電極は、前記負荷電圧出力接続部と接続されている、
低ドロップアウトレギュレータ。

【請求項20】

請求項１から１９のいずれか１項に記載の低ドロップアウトレギュレータにおいて、
前記負荷電圧出力接続部は、（ｉ）前記低ドロップアウトレギュレータを前記負荷と接続するための接続ポート、及び（ii）出力キャパシタの第１電極と接続され、
例えば、前記出力キャパシタの第２電極は、グラウンドなどのレファレンス電圧と接続されている、
低ドロップアウトレギュレータ。

【請求項21】

請求項１５から２０のいずれか１項に記載の低ドロップアウトレギュレータにおいて、
第２カレントミラーを備え、
前記第２カレントミラーは、前記電流バッファ及び前記バイアストランジスタの前記ゲート領域と接続されている、
低ドロップアウトレギュレータ。

【請求項22】

請求項１９に従属する請求項２１に記載の低ドロップアウトレギュレータにおいて、
前記第２カレントミラーは、前記第３補償キャパシタの前記第１電極にも接続されている、
低ドロップアウトレギュレータ。

【請求項23】

請求項１から２２のいずれか１項に記載の低ドロップアウトレギュレータにおいて、
前記電源電圧接続部を前記第１及び前記第２のＯＴＡトランジスタの前記第１領域、前記第１補償キャパシタの前記第１電極、及び前記バイアストランジスタの前記ゲート領域と接続するように構成された制御電流源を備えている、
低ドロップアウトレギュレータ。

【請求項24】

請求項２３に記載の低ドロップアウトレギュレータにおいて、
前記制御電流源は、
前記電源電圧接続部と接続された第１領域と、前記第１ＯＴＡトランジスタの前記第１領域と接続された第２領域と、を有する第１トランジスタと、
前記電源電圧接続部と接続された第１領域と、前記補償キャパシタの前記第１電極、前記第２ＯＴＡトランジスタの前記第１領域、及び前記バイアストランジスタの前記ゲート領域と接続された第２領域と、を有する第２トランジスタと、
を備え、
前記制御電流源の前記第１トランジスタのゲート領域は、前記制御電流源の前記第２トランジスタのゲート領域と接続されている、
低ドロップアウトレギュレータ。

【請求項25】

負荷と、低ドロップアウトレギュレータと、を備え、
前記低ドロップアウトレギュレータは、前記負荷と接続され、前記負荷に供給される負荷電圧を調整するように構成され、
前記低ドロップアウトレギュレータは、
電源電圧を受け取るための電圧入力接続部と、
第１領域、第２領域、及びゲート領域を備えたパストランジスタを備えた負荷電圧出力回路と、
適応バイアス回路と、
適応補償回路と、
を備え、
前記パストランジスタの前記第２領域は、前記負荷と接続され、
前記パストランジスタは、前記パストランジスタの前記ゲート領域の電圧に基づいて前記負荷に供給される前記負荷電圧を調整するように構成され、
前記適応バイアス回路は、
ゲート領域に供給される電圧に基づいて、前記パストランジスタの前記ゲート領域に供給される電圧を調整するように構成されたバイアストランジスタと、
第１ＯＴＡトランジスタ及び第２ＯＴＡトランジスタを備えたオペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）回路と、
を備え、
前記第１ＯＴＡトランジスタのゲート領域は、レファレンス電圧を受け取るように構成され、前記第２ＯＴＡトランジスタのゲート領域は、前記負荷電圧を示す電圧を受け取るように構成され、
前記適応補償回路は、（ｉ）第１電極及び第２電極を有する第１補償キャパシタと、（ii）第１電極及び第２電極を有する第２補償キャパシタと、（iii）第１補償トランジスタと、を備え、前記第１補償キャパシタの前記第２電極は、前記補償トランジスタの第１領域と接続され、前記第２補償キャパシタの前記第１電極は、前記補償トランジスタの第２領域及び前記補償トランジスタのゲート領域の両方と接続され、
前記第２ＯＴＡトランジスタの第１領域は、（ｉ）前記電源電圧接続部、（ii）前記第１補償キャパシタの前記第１電極、（iii）前記バイアストランジスタの前記ゲート領域と接続され、
前記第２補償キャパシタの前記第２電極は、前記バイアストランジスタの第１領域と接続されている、
電気回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、レギュレータの分野に関し、特に、低ドロップアウトレギュレータの分野に関する。

【背景技術】

【0002】

電圧レギュレータを使用すると、より安定した電源電圧を提供することができる。例えば、バッテリ等の電源を負荷と接続して、負荷に電力を供給することができる。電源及び負荷の特性の変動により、電源から負荷に供給される電源電圧が変動する場合がある。変動する可能性のあるこれらの特性の例としては、負荷インピーダンス、温度、バッテリからの出力電圧等、両者が接続されてからの時間等が挙げられる。例えば、バッテリがほとんど放電しているときの出力電圧は、バッテリが完全に充電されているときの出力電圧の半分になることがある。電圧レギュレータは、電源から供給電圧を受け取り、負荷に負荷電圧を供給するように設計されており、その供給電圧は、時間の経過とともに比較的一定になるように意図されている。レギュレータからの負荷電圧が以前の低ドロップアウトレギュレータよりも安定している、改良された低ドロップアウトレギュレータを提供すること、すなわち、より優れた負荷電圧レギュレーションを提供することは有利であろう。

【発明の概要】

【課題を解決するための手段】

【0003】

本開示の態様は独立請求項に記載され、任意の特徴は従属請求項に記載される。本開示の態様は、互いに関連して提供されてもよく、１つの態様の特徴は、他の態様に適用されてもよい。

【0004】

一態様では、電源電圧を受け取るための電源電圧接続部と、負荷電圧を負荷に供給するための負荷電圧出力接続部と、ゲート領域の電圧に基づいて負荷電圧を調整するように構成されたパストランジスタを備えた負荷電圧出力制御回路と、適応バイアス回路と、適応補償回路と、を備える低ドロップアウトレギュレータが提供される。適応バイアス回路は、ゲート領域に供給される電圧に基づいて、パストランジスタのゲート領域に供給される電圧を調整するように構成されたバイアストランジスタと、第１ＯＴＡトランジスタ及び第２ＯＴＡトランジスタを備えたオペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）回路と、を備えている。第１ＯＴＡトランジスタのゲート領域は、レファレンス電圧を受け取るように構成され、第２ＯＴＡトランジスタのゲート領域は、負荷電圧を示す電圧を受け取るように構成されている。適応補償回路は、（ｉ）第１電極及び第２電極を有する第１補償キャパシタと、（ii）第１電極及び第２電極を有する第２補償キャパシタと、（iii）第１補償トランジスタと、を備え、第１補償キャパシタの第２電極は、第１補償トランジスタの第１領域と接続され、第２補償キャパシタの第１電極は、第１補償トランジスタの第２領域及びゲート領域の両方と接続されている。

【0005】

第２ＯＴＡトランジスタの第１領域は、（ｉ）電源電圧接続部、（ii）第１補償キャパシタの第１電極、（iii）バイアストランジスタのゲート領域と接続されている。第２補償キャパシタの第２電極は、バイアストランジスタの第１領域と接続されている。

【0006】

本開示の低ドロップアウトレギュレータがより大きな安定性を有することができるため、実施の形態は、改良された低ドロップアウトレギュレータの提供を可能にし得る。すなわち、本開示の低ドロップアウトレギュレータは、（レギュレータの伝達関数に対する）出力極が、レギュレータのゼロによって補償（例えば相殺）されることを可能にし得る。低ドロップアウトレギュレータは、すべての動作条件にわたって良好な位相マージンを有するように提供され得る。分割補償キャパシタは、レギュレータのＤＣ動作条件に影響を与えることなく、安定性の向上と良好な位相マージンとを可能にし得る。

【0007】

パストランジスタの第１領域が電源電圧接続部と接続され、パストランジスタの第２領域が負荷電圧出力接続部と接続されてもよい。レギュレータは、センシング回路をさらに備えてもよく、センシング回路は、パストランジスタのゲート領域と接続されたゲート領域と、電源電圧接続部と接続された第１領域とを有するセンストランジスタを備える。センシング回路は、センストランジスタと適応補償回路との両方と接続された第１カレントミラーを備えてもよい。第１カレントミラーは、（ｉ）第２補償キャパシタの第１電極、（ii）第１補償トランジスタのゲート領域、及び（iii）第１補償トランジスタの第２領域と接続された第１領域を有する第１ミラーリングトランジスタを備えてもよい。第１カレントミラーは、第１ミラートランジスタを備えてもよい。センストランジスタの第２領域は、（ｉ）第１ミラートランジスタの第１領域、（ii）第１ミラートランジスタのゲート領域、及び（iii）第１ミラーリングトランジスタのゲート領域と接続されてもよい。

【0008】

適応補償回路は、第２補償トランジスタ備えてもよい。第１補償トランジスタの第１領域は、第２補償トランジスタを介して電源電圧接続部と接続されてもよい。第２補償トランジスタの第１領域は電源電圧接続部に結合されてもよく、その第２領域とゲート領域とは短絡され、第１補償キャパシタの第２電極及び第１補償トランジスタの第１領域の両方と接続される。適応補償回路は、第２補償キャパシタの第２電極とバイアストランジスタの第１領域との間に配置された補償抵抗器をさらに備えてもよい。

【0009】

パストランジスタのゲート領域は、1つ以上の抵抗器を介して電源電圧接続部と接続されてもよい。バイアストランジスタの第１領域は、１つ以上の抵抗器を介して電源電圧接続部と接続されてもよい。レギュレータは、パストランジスタのゲート領域と接続されたゲート領域と、電源電圧接続部に結合された第１及び第２領域とを有する抵抗トランジスタをさらに備えてもよい。第１及び第２領域の少なくとも一方は、１つ以上の抵抗器の１つを介して電源電圧接続部と接続されてもよい。抵抗トランジスタのゲート領域と第２領域とが短絡されてもよい。バイアストランジスタの第１領域は、抵抗トランジスタの第２領域と接続されてもよい。

【0010】

適応バイアス回路は、電流バッファを含んでもよい。バイアストランジスタのゲート領域は、電流バッファを介して、電源電圧接続部、第１補償キャパシタの第１電極、及び第２ＯＴＡトランジスタの第１領域と接続されてもよい。電流バッファは、（ｉ）電源電圧接続部、（ii）第１補償キャパシタの第１電極、及び（iii）第２ＯＴＡトランジスタの第１領域と接続された第１領域と、バイアストランジスタのゲート領域と接続された第２領域とを有する第１トランジスタを備えてもよい。電流バッファの第１トランジスタのゲート領域は、電流バッファの第２トランジスタのゲート領域と接続されてもよい。電流バッファの第２トランジスタの第２領域は、第３補償キャパシタの第１電極と接続されてもよい。第３補償キャパシタの第２電極は、負荷電圧出力接続部と接続されてもよい。レギュレータはテールトランジスタを備えてもよい。第１及び第２ＯＴＡ領域の各々の第２領域は、テールトランジスタの第１領域と接続されてもよい。テールトランジスタのゲート領域は、バイアス電圧を受けるように構成されてもよい。

【0011】

負荷電圧出力接続部は、（ｉ）レギュレータを負荷と接続するための接続ポート、及び（ii）出力キャパシタの第１電極と接続されてもよい。出力キャパシタの第２電極は、グラウンド等のレファレンス電圧と接続されてもよい。レギュレータは、第２カレントミラーを備えてもよい。第２カレントミラーは、電流バッファ及びバイアストランジスタのゲート領域と接続されてもよい。第２カレントミラーは、第３補償キャパシタの第１電極にも接続されてもよい。レギュレータは、電源電圧接続部を第１及び第２ＯＴＡトランジスタの第１領域、第１補償キャパシタの第１電極、及びバイアストランジスタのゲート領域と接続するように構成された制御電流源を備えてもよい。制御電流源は、電源電圧接続部に結合された第１領域と、第１ＯＴＡトランジスタの第１領域と接続された第２領域とを有する第１トランジスタと、電源電圧接続部と接続された第１領域と、補償キャパシタの第１電極、第２ＯＴＡトランジスタの第１領域、及びバイアストランジスタのゲート領域と接続された第２領域とを有する第２トランジスタと、を備える。制御電流源の第１トランジスタのゲート領域は、制御電流源の第２トランジスタのゲート領域と接続されてもよい。

【0012】

一態様において、負荷と低ドロップアウトレギュレータとを含む電気回路が提供される。レギュレータは負荷と接続され、負荷に供給される負荷電圧を調整するように構成される。ドロップアウトレギュレータは、電源電圧を受け取るための電圧入力接続部と、第１領域、第２領域、及びゲート領域を備えたパストランジスタを備えた負荷電圧出力回路と、適応バイアス回路と、適応補償回路と、を備えている。パストランジスタの第２領域は、負荷と接続されている。パストランジスタは、パストランジスタのゲート領域の電圧に基づいて負荷に供給される負荷電圧を調整するように構成されている。適応バイアス回路は、ゲート領域に供給される電圧に基づいて、パストランジスタのゲート領域に供給される電圧を調整するように構成されたバイアストランジスタと、第１ＯＴＡトランジスタ及び第２ＯＴＡトランジスタを備えたオペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）回路と、を備えている。第１ＯＴＡトランジスタのゲート領域は、レファレンス電圧を受け取るように構成され、第２ＯＴＡトランジスタのゲート領域は、負荷電圧を示す電圧を受け取るように構成されている。適応補償回路は、（ｉ）第１電極及び第２電極を有する第１補償キャパシタと、（ii）第１電極及び第２電極を有する第２補償キャパシタと、（iii）第１補償トランジスタと、を備え、第１補償キャパシタの第２電極は、補償トランジスタの第１領域と接続され、第２補償キャパシタの第１電極は、補償トランジスタの第２領域及び補償トランジスタのゲート領域の両方と接続されている。第２ＯＴＡトランジスタの第１領域は、（ｉ）電源電圧接続部、（ii）第１補償キャパシタの第１電極、（iii）バイアストランジスタのゲート領域と接続されている。第２補償キャパシタの第２電極は、バイアストランジスタの第１領域と接続されている。

【図面の簡単な説明】

【0013】

【図1】例示的な低ドロップアウトレギュレータの概略回路図である。

【図2】例示的な低ドロップアウトレギュレータの異なる構成要素間の関係を示す概略図である。

【図3】例示的な低ドロップアウトレギュレータの概略回路図である。

【発明を実施するための形態】

【0014】

次に、本開示のいくつかの例を、単なる例として、図面を参照しながら説明する。図面では、同様の要素を示すために同様の符号が使用されている。

【0015】

＜概要＞
本明細書では、レギュレータの動作に可変時定数を提供する適応補償回路を含む低ドロップアウトレギュレータの例を開示する。適応補償回路は、第１補償抵抗を挟んで分割された第１及び第２補償キャパシタを備えている。第１補償トランジスタの第１領域は第１補償キャパシタと接続され、第１補償トランジスタのゲート領域及び第２領域の両方は、第２補償キャパシタと接続される。本開示のレギュレータは、レギュレータから出力される負荷電圧を調整するための負荷電圧出力制御回路も含む。電圧出力制御回路の動作を制御するために、適応バイアス回路が組み込まれている。適応補償回路の時定数を変化させるように機能し得るセンシング回路も含まれる。

【0016】

負荷電圧出力制御回路は、自身のゲート領域の電圧に依存してレギュレータから出力される負荷電圧を変化させるように機能するパストランジスタを含む。適応バイアス回路は、自身のゲート領域の電圧に依存してパストランジスタのゲート領域の電圧を変化させるように機能するバイアストランジスタを含む。バイアストランジスタのゲート領域に大きな電圧が印加されると、より多くの電流がバイアストランジスタを通ってパストランジスタから流れ、パストランジスタのゲート領域の電圧が低下する。これにより、パストランジスタにより多くの電流が流れ、レギュレータから出力される負荷電圧が上昇する。

【0017】

適応バイアス回路は、トランスコンダクタンスオペアンプ回路等の電圧制御電流源を含む。電圧制御電流源は、負荷電圧を受け取り、負荷電圧に依存して電圧制御電流源を流れる電流を制御するように構成される。負荷電圧が上昇すると、電圧制御電流源を流れる電流も増加する（逆も同様）。電圧制御電流源がバイアストランジスタのゲート領域と接続されているので、バイアストランジスタのゲート領域の電圧は、電圧制御電流源を流れる電流の流れに依存し、したがって負荷電圧に依存する。（負荷電圧が上昇するのに応じて）電圧制御電流源により多くの電流が流れると、バイアストランジスタのゲート領域に印加される電圧が低下し、これにより、パストランジスタのゲート領域に印加される電圧が低下し、したがって負荷電圧出力も低下する。

【0018】

センシング回路は、適応補償回路を通る電流の流れを制御するように構成されている。センシング回路は、パストランジスタのゲート領域と接続されたゲート領域を有するセンストランジスタを含む。したがって、センストランジスタを流れる電流量は、パストランジスタを流れる電流量に対応する。センシング回路は、センストランジスタを流れる電流に依存して、適応補償回路を流れる電流を変化させるように構成されている。

【0019】

適応補償回路は、適応バイアス回路及びセンシング回路と接続されるように構成される。第１補償キャパシタは、電圧制御電流源及びバイアストランジスタのゲート領域に結合される。第２補償コンデンサは、バイアストランジスタの第１領域と接続される。第２補償キャパシタと、第１補償トランジスタの第２領域及びゲート領域とは、センシング回路と接続されている。適応補償回路を流れる電流を制御するためのセンシング回路の動作は、バイアストランジスタに流れる電流に影響を与え、それによってレギュレータから出力される負荷電圧を変化させる。

【0020】

レギュレータに可変時定数を提供する適応補償回路を備えたこの構成により、レギュレータのすべての動作条件にわたって良好な位相マージンを実現することを可能にする。レギュレータは、負荷電圧出力制御回路及び適応バイアス回路を使用して適切な出力極のトラッキングを提供するように構成されているため、分割キャパシタを備えた適応補償回路は、レギュレータのＤＣ動作を損なうことなく、関連するゼロのトラッキングを実現する。したがって、実施の形態は、より安定した低ドロップアウトレギュレータを提供することができる。

【0021】

＜具体的説明＞
次に、低ドロップアウトレギュレータの一例を、図１を参照して説明する。このような低ドロップアウトレギュレータの機能と動作について、図２を参照して説明し、後で、このような低ドロップアウトレギュレータの追加的及び代替的な特徴について、図３を参照して説明する。

【0022】

図１は、低ドロップアウトレギュレータ１００を示している。レギュレータ１００は、適応補償回路１３０を備え、適応補償回路１３０は、第１補償キャパシタ１３１、第２補償キャパシタ１３２、第１補償トランジスタ１３３、補償抵抗器１３４、及び第２補償トランジスタ１３５を含む。

【0023】

レギュレータ１００は、電源電圧ＶＤＤを受けるための電源電圧接続部１０１を含む。また、レギュレータ１００は、負荷電圧出力制御回路１１０を含み、負荷電圧出力制御回路１１０は、負荷電圧出力接続部１１２、パストランジスタ１１１、第３補償キャパシタ１１３、出力キャパシタ１１４、及び負荷接続ポート１１５を含む。図１には、負荷１１６も示されている。レギュレータ１００は、第１抵抗器１７０も含む。

【0024】

レギュレータ１００は、センストランジスタ１４１を備えたセンシング回路１４０、第１カレントミラー１４５を含む。第１カレントミラー１４５は、第１ミラーリングトランジスタ１４６、第１ミラートランジスタ１４７を備えている。

【0025】

レギュレータ１００は適応バイアス回路を備えている。適応バイアス回路は、オペレーショナルトランスコンダクタンスアンプ（「ＯＴＡ」）回路１２０として示される電圧制御電流源を含む。ＯＴＡ回路１２０は、第１ＯＴＡトランジスタ１２１、第２ＯＴＡトランジスタ１２２、テールトランジスタ１２５を含む。また、適応バイアス回路は、バイアストランジスタ１５０、電流バッファ１６０を含む。電流バッファ１６０は、第１トランジスタ１６１、第２トランジスタ１６２を含む。また、適応バイアス回路は、第２ミラーリングトランジスタ１８１及び第２ミラートランジスタ１８２を含む第２カレントミラー１８０を含む。また、適応バイアス回路は、第１トランジスタ１９１、第２トランジスタ１９２を備えた制御電流源１９０を備えている。

【0026】

図１のレギュレータ１００において、各トランジスタは、金属酸化物半導体電界効果トランジスタ等の電界効果トランジスタである。図１トランジスタはすべて、トランジスタのソース領域と接続するためのソース接続部（矢印で識別）と、トランジスタのドレイン領域と接続するためのドレイン接続部と、トランジスタのゲート領域と接続するためのゲート接続部（ソース接続部とドレイン接続部との間）とを有する。図１のＮチャネルトランジスタは、ソース接続部の矢印がゲート領域から離れる方向に向けられた状態で示されており、図１のＰチャネルトランジスタは、ソース接続部の矢印がゲート領域に向けられた状態で示されている。導体間の接続は黒丸で示されている。

【0027】

図１に示す回路では、３つの領域で回路に電圧が供給される。これら３つの電圧は、電源電圧ＶＤＤ、レファレンス電圧Ｖｒｅｆ、バイアス電圧ＶＮｂｉａｓである。電源電圧ＶＤＤは、バッテリ等の直流電源から受け取ってもよい。電源電圧ＶＤＤは、電源電圧接続部１０１を介して回路の構成要素に供給され、電源電圧接続部１０１は、第１抵抗器１７０、制御電流源１９０の第１及び第２トランジスタ１９１，１９２、第２補償トランジスタ１３５、センストランジスタ１４１、及びパストランジスタ１１１の各々のソース領域と接続されている。第１ＯＴＡトランジスタ１２１のゲート接続は、レファレンス電圧を受け取るように構成されている。テールトランジスタ１２５のゲート接続は、バイアス電圧を受けるように構成されている。

【0028】

第１ＯＴＡトランジスタ１２１及び第２ＯＴＡトランジスタ１２２はＮチャネルトランジスタである。第１及び第２ＯＴＡトランジスタのそれぞれのドレイン領域は、制御電流源のトランジスタ１９１、１９２のいずれかを介して電源電圧接続部１０１にそれぞれ接続されている。第１ＯＴＡトランジスタ１２１のソース領域は、第２ＯＴＡトランジスタ１２２のソース領域と接続されている。２つのＯＴＡトランジスタのソース領域間の接続は、テールトランジスタ１２５のドレイン領域と接続されている。テールトランジスタ１２５のソース領域は接地にグラウンドと接続されている。

【0029】

第１ＯＴＡトランジスタ１２１は、制御電流源１９０の第１トランジスタ１９１を介して電源電圧接続部１０１と接続されている。第１ＯＴＡトランジスタ１２１のドレイン領域は、制御電流源１９０の第１トランジスタ１９１のドレイン領域と接続されている。制御電流源１９０の第１トランジスタ１９１及び第２トランジスタ１９２は、共にＰチャネルトランジスタである。制御電流源１９０の第１トランジスタ１９１のソース領域は、制御電流源１９０の第２トランジスタ１９２のソース領域と同様に、電源電圧接続部１０１と接続されている。制御電流源１９０の第１トランジスタ１９１のゲート領域は、制御電流源１９０の第２トランジスタ１９２のゲート領域と接続されている。第２ＯＴＡトランジスタ１２２は、制御電流源１９０の第２トランジスタ１９２を介して、制御電流源１９０の電源電圧接続部１０１と接続されている。第２ＯＴＡトランジスタ１２２のドレイン領域は、制御電流源１９０の第２トランジスタ１９２のドレイン領域と接続されている。

【0030】

制御電流源１９０の第１トランジスタ１９１も、電流バッファ１６０と接続されている。具体的には、制御電流源１９０の第１トランジスタ１９１のドレイン領域は、電流バッファ１６０の第２トランジスタ１６２のソース領域と接続されている。電流バッファ１６０の第１トランジスタ１６１及び第２トランジスタ１６２は、共にＰチャネルトランジスタである。制御電流源１９０の第１トランジスタ１９１も、第１ＯＴＡトランジスタ１２１と接続されているので、第１ＯＴＡトランジスタ１２１と制御電流源１９０の第１トランジスタ１９１との間の接続は、電流バッファ１６０の第２トランジスタ１６２と接続されている。言い換えれば、制御電流源１９０の第１トランジスタ１９１のドレイン領域から、第１ＯＴＡトランジスタ１２１のドレイン領域への１つの経路と、カレントミラーの第２トランジスタ１６２のソース領域への１つの経路との間で分岐するの導電経路が存在する。

【0031】

制御電流源１９０の第２トランジスタ１９２は、電流バッファ１６０、補償回路１３０、及びＯＴＡ回路１２０の各々にも接続されている。具体的には、制御電流源１９０の第２トランジスタ１９２のドレイン領域は、第１補償キャパシタ１３１の第１電極と接続され、電流バッファ１６０の第１トランジスタ１６１のソース領域と接続され、第２ＯＴＡトランジスタ１２２のドレイン領域と接続される。言い換えれば、制御電流源１９０の第２トランジスタ１９２のドレイン領域から、第１補償キャパシタ１３１の第１電極への第１経路と、第２ＯＴＡトランジスタ１２２のドレイン領域への第２経路と、電流バッファ１６０の第１トランジスタ１６１のソース領域への第３経路との間で分岐する導電経路が存在する。

【0032】

電流バッファ１６０の第１トランジスタ１６１は、バイアストランジスタ１５０及び第２カレントミラー１８０の各々とも接続されている。具体的には、電流バッファ１６０の第１トランジスタ１６１のドレイン領域は、第２ミラーリングトランジスタ１８１のドレイン領域及びバイアストランジスタ１５０のゲート領域の両方と接続されている。第２ミラーリングトランジスタ１８１及び第２ミラートランジスタ１８２は、いずれもＮチャネルトランジスタである。バイアストランジスタ１５０は、Ｎチャネルトランジスタである。

【0033】

電流バッファ１６０の第２トランジスタ１６２は、第３補償キャパシタ１１３及び第２カレントミラー１８０の各々とも接続されている。具体的には、電流バッファ１６０の第２トランジスタ１６２のドレイン領域は、第３補償キャパシタ１１３の第１電極、及び第２カレントミラー１８０の第２ミラートランジスタ１８２のドレイン領域の両方と接続されている。第２ミラートランジスタ１８２のゲート領域及びドレイン領域は、ダイオード接続トランジスタの要領で短絡されている。第２ミラートランジスタ１８２のゲート領域及び第２ミラーリングトランジスタ１８１のゲート領域も相互接続されている。したがって、電流バッファ１６０の第２トランジスタ１６２、第３補償キャパシタ１１３、第２ミラートランジスタ１８２のゲート領域及びドレイン領域の両方、及び第２ミラーリングトランジスタ１８１のゲート領域の間には接続部がある。第２ミラートランジスタ１８２及び第２ミラーリングトランジスタ１８１のそれぞれのソース領域は、それぞれグラウンドと接続されている。

【0034】

適応補償回路１３０は、電源電圧接続部１０１と接続されている。具体的には、第２補償トランジスタ１３５のソース領域は、電源電圧接続部１０１と接続されている。第２補償トランジスタ１３５は、ゲート領域がドレイン領域と短絡されたＰチャネルトランジスタからなる。第１補償キャパシタ１３１の第２電極は、第２補償トランジスタ１３５のゲート領域とドレイン領域との間の接続部と接続されている。第１補償トランジスタ１３３は、Ｐチャネルトランジスタからなる。第２補償トランジスタ１３５のドレイン領域及びゲート領域、及び第１補償キャパシタ１３１の第２電極は、第１補償トランジスタ１３３のソース領域と接続されている。第１補償トランジスタ１３３のゲート領域及びドレイン領域は互いに接続されている（例えば、ダイオード接続されている）。第１補償トランジスタ１３３の第２領域及びゲート領域は、第２補償キャパシタ１３２の第１電極とも接続されている。したがって、第１及び第２補償キャパシタは、実質的に、第１補償トランジスタ133を挟んで分割される結合補償キャパシタを表す。

【0035】

第１補償トランジスタ１３３のゲート領域及びドレイン領域は、第１ミラーリングトランジスタ１４６のドレイン領域にも接続されている。第１カレントミラー１４５の第１ミラーリングトランジスタ１４６及び第１ミラートランジスタ１４７は、いずれもＮチャネルトランジスタである。第２補償キャパシタ１３２の第２電極は、補償抵抗器１３４と接続されている。

【0036】

バイアストランジスタ１５０は、第１抵抗器１７０を介して電源電圧接続部１０１と接続されている。具体的には、バイアストランジスタ１５０のドレイン領域は、補償抵抗器１３４、センストランジスタ１４１のゲート領域、パストランジスタ１１１のゲート領域、及び第１抵抗器１７０のそれぞれと接続されている。パストランジスタ１１１及びセンストランジスタ１４１は、いずれもＰチャネルトランジスタであり、例えば、２つは同じであってもよい（例えば、これらは、幅と長さとの比率が同じであってもよい）。電源電圧接続部１０１は、第１抵抗器１７０を介してパストランジスタ１１１のゲート領域及びセンストランジスタ１４１のゲート領域と接続されている。言い換えれば、電源電圧接続部１０１から第１抵抗器１７０を通る導電経路があり、その経路は、センストランジスタ１４１及びパストランジスタ１１１のそれぞれのゲート領域に向けられた経路と、バイアストランジスタ１５０のドレイン領域及び補償抵抗器１３４に向けられた経路とに分かれる。バイアストランジスタ１５０のソース領域は、グラウンドと接続されている。

【0037】

センストランジスタ１４１のソース領域は、電源電圧接続部１０１と接続されている。センストランジスタ１４１のゲート領域は、パストランジスタ１１１のゲート領域と接続されている。センストランジスタ１４１は、第１カレントミラー１４５と接続されている。センストランジスタ１４１のドレイン領域は、第１カレントミラー１４５の第１ミラートランジスタ１４７のドレイン領域及びゲート領域と接続されている（第１ミラートランジスタ１４７のゲート領域及びドレイン領域はダイオード短絡されている）。第１ミラートランジスタ１４７のゲート領域及び第１ミラーリングトランジスタ１４６は相互接続されている。第１ミラートランジスタ１４７及び第１ミラーリングトランジスタ１４６のそれぞれのソース領域は、グラウンドに接続されている。

【0038】

パストランジスタ１１１のソース領域は、電源電圧接続部１０１と接続されている。パストランジスタ１１１のドレイン領域も、負荷電圧出力接続部と接続されている。負荷電圧出力接続部１１２は、第３補償キャパシタ１１３の第２電極、出力キャパシタ１１４の第１電極、及び負荷１１６と接続されている。出力キャパシタ１１４は、負荷１１６と並列に接続されている。電圧出力接続部１１２は、接続ポート１１５を介して負荷１１６と接続されている。出力キャパシタ１１４の第２電極は、グラウンドと接続されている。図１に示す例では、出力キャパシタ１１４の第２電極は、負荷１１６からの出力と接続され、両者間の接続はグラウンドと接続されている。図１には明示的に示されていないが、第２ＯＴＡトランジスタ１２２が負荷電圧又はその表示を受け取るために、第２ＯＴＡトランジスタ１２２のゲート領域と負荷電圧出力接続部１１２との間に接続部が設けられている。

【0039】

制御電流源１９０は、電源電圧ＶＤＤを受け取り、制御された電流出力を提供するように構成されている。制御電流源１９０のトランジスタ１９１，１９２は、一貫した電流出力を提供するようにゲート接続されている。制御電流源１９０の２つのトランジスタは、それぞれのトランジスタのドレイン領域からの電流出力が同じになるように、同じであってもよい。レギュレータ１００は、制御電流源１９０の第１トランジスタ１９１からの電流出力が、第１ＯＴＡトランジスタ１２１及び電流バッファ１６０の第２トランジスタ１６２の各々に流れることを可能にするように構成されている。レギュレータ１００は、制御電流源１９０の第２トランジスタ１９２からの電流出力が、第１補償キャパシタ１３１、第２ＯＴＡトランジスタ１２２、及び電流バッファ１６０の第１トランジスタ１６１の各々に流れることを可能にするように構成されている。

【0040】

第１ＯＴＡトランジスタ１２１に印加されるレファレンス電圧は一定、例えば、第１ＯＴＡトランジスタ１２１によって引き出される電流量が一定のままとなるように、一定であってもよい。第１ＯＴＡ抵抗器は、そのゲート領域に印加されるレファレンス電圧に比例する量の電流をそのドレイン領域を通して引き込むように構成されている。同様に、第２ＯＴＡ抵抗器は、そのゲート領域に印加される電圧に比例する、すなわち負荷電圧に比例する量の電流をそのドレイン領域を通して引き込むように構成されている。第２ＯＴＡ抵抗器は、負荷電圧が上昇する場合にはそのゲート領域を通してより多くの電流を引き込み、負荷電圧が低下する場合にはより少ない電流を引き込むように構成されている。このように、レギュレータ１００は、制御電流源１９０の第２トランジスタ１９２と、第１補償キャパシタ１３１の第１電極と、電流バッファ１６０の第２トランジスタ１６２との間の電流の流れが、負荷電圧に依存して変化するように構成されている。特に、レギュレータ１００は、制御電流源１９０の第２トランジスタ１９２からバイアストランジスタ１５０のゲート領域への電流の流れが、第２ＯＴＡトランジスタ１２２を通る電流の流れに依存して（したがって、負荷電圧に依存して）変化するように構成されている。テールトランジスタ１２５は、例えば、（グラウンドへの）一貫した電流出力を提供するために、一定のバイアス電圧を受け取ってもよい。

【0041】

電流バッファ１６０は、共通ゲート電流バッファ１６０として構成される（電流バッファ１６０の２つのトランジスタのゲートは互いに接続される）。電流バッファ１６０は、電流バッファ１６０の出力に接続された構成要素（例えば、第２カレントミラー１８０、第３補償キャパシタ１１３及び／又はバイアストランジスタ１５０）が、電流バッファ１６０への入力に接続された構成要素の動作に干渉するのを抑制する（例えば、出力が入力に負荷をかけることを防止する）ように構成される。したがって、電流バッファ１６０は、第３補償キャパシタ１１３／バイアストランジスタ１５０への電流の流れが、第１ＯＴＡトランジスタ１２１／第２ＯＴＡトランジスタ１２２への電流の流れと干渉することを抑制するように構成され得る。

【0042】

バイアストランジスタ１５０のゲート領域の電圧は、第２ＯＴＡトランジスタ１２２を介して引き出される電流量に依存する。言い換えれば、レギュレータ１００は、バイアストランジスタ１５０のゲート領域の電圧が負荷電圧に依存して変化するように構成されている。例えば、レギュレータ１００は、負荷電圧が上昇する場合にはバイアストランジスタ１５０のゲート領域に供給される電圧が低下し、負荷電圧が低下する場合にはバイアストランジスタ１５０のゲート領域に供給される電圧が上昇するように構成されている。

【0043】

第２カレントミラー１８０は、第２ミラーリングトランジスタ１８１からの（例えばそのソース領域からの）出力電流が第２ミラートランジスタ１８２からの出力電流に対応するように構成されている。例えば、第２カレントミラー１８０の２つのトランジスタは同じであってもよい（例えば、これらは、幅と長さとの比率が同じであってもよい）。したがって、電流バッファ１６０の第１トランジスタ１６１からバイアストランジスタ１５０のゲート領域へ向けられる電流量は、第２ミラートランジスタ１８２を通過する電流量にも依存する。なぜなら、電流バッファ１６０の第１トランジスタ１６１から第２ミラーリングトランジスタ１８１に流れる電流量は、第２ミラートランジスタ１８２を流れる電流量に対応するからである。また、第２ミラートランジスタ１８２を流れる電流量は、第３補償キャパシタ１１３の第１電極に流れる／第３補償キャパシタ１１３の第１電極から流れる電流量にも依存する。

【0044】

第２補償トランジスタ１３５は、電源電圧接続部１０１から第１補償トランジスタ１３３のソース領域及び第１補償キャパシタ１３１の第２電極への一方向の導電経路を提供するように構成されている。適応補償回路１３０は、第１補償トランジスタ１３３のソース領域に供給される電流が、電源電圧ＶＤＤ、及び第１補償キャパシタ１３１の電荷に依存して変化するように構成されている。例えば、第１補償キャパシタ１３１が充電している場合、すなわちその第１電極が負電荷を蓄積している場合、第１補償トランジスタ１３３に流れる電流は増加し、及び／又は、第１補償キャパシタ１３１が放電している場合、第１補償トランジスタ１３３に流れる電流は減少する。

【0045】

第１補償トランジスタ１３３は、第２補償キャパシタ１３２及び第１カレントミラー１４５の第１ミラーリングトランジスタ１４６のそれぞれに導電経路を提供するように構成されている。第２補償キャパシタ１３２は、ミラーリングトランジスタの動作状態に依存して充放電するように構成されている。第１ミラーリングトランジスタ１４６を流れる電流が増加する場合、第２補償キャパシタ１３２の第１電極よりも第１ミラーリングトランジスタ１４６に多くの電流が引き出されるため、第２補償キャパシタ１３２は、遅い速度で充電するか、速い速度で放電を開始する。第１ミラーリングトランジスタ１４６を通る電流の流れが減少する場合、第２補償キャパシタ１３２の第１電極は、より多くの電荷を蓄積するか、又はより遅い速度で電荷を失う。補償抵抗器１３４を流れる電流の大きさ及び方向は、第２補償キャパシタ１３２の状態、したがって第１ミラーリングトランジスタ１４６の動作状態に依存する。

【0046】

補償回路１３０は、分割キャパシタを提供するように構成されている。補償回路１３０は、分割コンデンサがレギュレータ１００のＤＣ動作条件に影響を与えることなく効果的に直列に作用するように構成されている。補償回路１３０は、レギュレータ伝達関数の出力極（ｗｐ２）をレギュレータ伝達関数のゼロ（ｗｚ２）で補償するように構成されている。補償回路１３０は、可変時定数を提供するように構成されてもよい。

【0047】

第１抵抗器１７０は、電源電圧ＶＤＤと、センストランジスタ１４１及びパストランジスタ１１１のそれぞれのゲート領域に供給される電圧との間に電圧降下を与えるように構成されている。

【0048】

センシング回路１４０は、第１カレントミラー１４５を介して、第１補償トランジスタ１３３及び第２補償キャパシタ１３２の第１プレートから離れる電流の流れを調整するように構成されている。センストランジスタ１４１は、そのゲート領域に印加される電圧に基づいて、電源電圧接続部１０１から第１カレントミラー１４５を通る電流の流れを制御するように構成されている。センストランジスタ１４１は、センストランジスタ１４１のゲート領域に印加される電圧が上昇する場合には、センストランジスタ１４１を介して第１カレントミラー１４５に流れる電流が減少し、そのゲート領域に印加される電圧が低下する場合には、センストランジスタ１４１を介して第１カレントミラー１４５に流れる電流が増加するように構成されている。センストランジスタ１４１は、電源電圧ＶＤＤを（例えばそのソース接続部で）受け取り、そのゲート領域の電圧に基づいて選択的に電流をスループットするように構成されている。センストランジスタ１４１は、電源電圧接続部１０１と第１カレントミラー１４５との間に選択的な導電経路を提供する。

【0049】

第１カレントミラー１４５は、第１ミラーリングトランジスタ１４６からの電流の流れが第１ミラートランジスタ１４７からの電流の流れに対応するように構成されている。第１ミラーリングトランジスタ146は、第１ミラートランジスタ１４７と同一（例えば、幅と長さとの比率が同じ）であってもよく、それぞれからの電流の流れは同一であってもよい。第１ミラートランジスタ１４７はダイオード短絡されており、センストランジスタ１４１から第１カレントミラー１４５を通過する電流が第１ミラートランジスタ１４７を通過して接地されるようになっている。その後、対応する（又は、２つのトランジスタが同じであれば同一の）電流が、第１ミラーリングトランジスタ１４６を通って流れ出す。第１ミラーリングトランジスタ１４６を流れる電流は、センストランジスタ１４１からの電流を反映するように構成されており、例えば、センストランジスタ１４１を流れる電流が増加する場合には、第１ミラーリングトランジスタ１４６を流れる電流も増加する。第１ミラーリングトランジスタ１４６は、この電流を第１補償トランジスタ１３３から引き出すように構成され、例えば、センストランジスタ１４１を流れる電流が増加するにつれて、より多くの電流が第１補償トランジスタ１３３のドレイン領域から引き出される（任意で、第２補償キャパシタ１３２の第１電極からも引き出され、あるいは、第１補償トランジスタ１３３から第２補償キャパシタ１３２の第１電極に供給される電流がより少なくてもよい）。

【0050】

レギュレータ１００は、第１補償トランジスタ１３３及び第２補償キャパシタ１３２の第１プレートから離れる電流の流れが、センストランジスタ１４１のゲート領域に印加される電圧に依存するように構成されている。センストランジスタ１４１のゲート領域に印加される電圧は、パストランジスタ１１１のゲート領域に印加される電圧に対応する（例えば、同じであってもよい）。レギュレータ１００は、これらのゲート領域に印加される電圧が適応補償回路１３０の動作状態及びバイアストランジスタ１５０の動作状態に依存するように構成されている。電流は、適応補償回路１３０との接続部に向かって流れることもあれば、接続部から離れることもある。この電流の流れの大きさと方向は、第２補償キャパシタ１３２の状態（例えば、充電しているか、充電されているか、放電しているか）に依存して変化し、この状態は、第１ミラーリングトランジスタ１４６を流れる電流の大きさに依存して変化する可能性がある。

【0051】

バイアストランジスタ１５０を流れる電流の大きさは、そのゲート領域に印加される電圧に依存して変化する。レギュレータ１００は、センストランジスタ及びパストランジスタの両方からの出力が、バイアストランジスタ１５０のゲート領域に印加される電圧に依存して変化するように構成される。バイアストランジスタ１５０のゲート領域に印加される電圧は、第２ＯＴＡトランジスタ１２２の動作（電流の引き込み量）に依存して変化し、第２ＯＴＡトランジスタ１２２の動作は負荷電圧に依存して変化する。したがって、レギュレータ１００は、負荷電圧に基づいてパストランジスタ１１１の出力（ひいては負荷電圧）を調整するように構成されている。例えば、レギュレータ１００は、負荷電圧が上昇する又は上昇し始めると、この上昇によってパストランジスタ１１１がより少ない電流を流すようになり、したがって負荷電圧が低下する（又は上昇を防ぐ）ように構成される。同様に、負荷電圧が低下する又は低下し始めると、この低下によりパストランジスタ１１１がより多くの電流を流すようになり、負荷電圧が上昇する（又は低下を防ぐ）ようになる。

【0052】

パストランジスタ１１１は、電源電圧接続部１０１と負荷電圧出力接続部１１２との間に選択的な導電経路を提供する。電源電圧接続部１０１から負荷電圧出力接続部１１２へのこの経路を通る導電は、パストランジスタ１１１のゲート領域の電圧に依存して（したがって、バイアストランジスタ１５０及び／又は適応補償回路１３０の動作状態に依存して）変化する。パストランジスタ１１１のゲート領域の電圧が上昇すると、パストランジスタ１１１は電流を少なくし、ゲート領域の電圧が低下すると、パストランジスタ１１１は、電流を多くする。

【0053】

負荷接続ポート１１５は、負荷１１６の接続部を提供するように構成されている。いくつかの例では、負荷１１６は、レギュレータ回路の一部として含まれてもよく、その場合、負荷接続ポート１１５は、負荷１１６用の入力に接続される導体を効果的に備えてもよい。他の例では、負荷１１６は、レギュレータ回路に対する別個の構成要素であってもよく、その場合、接続ポート１１５は、負荷１１６をレギュレータ１００に接続し、そこから負荷電圧を受け取ることを可能にする電気接続部を備えてもよい。負荷接続ポート１１５は、負荷１１６に負荷電圧を供給するように構成されている。負荷電圧出力制御回路１１０は、調整された負荷電圧を負荷１１６に供給するように構成されている。第３補償キャパシタ１１３の第２電極上の電荷（したがって、第２電極への／第２電極からの電流の流れ）は、第３補償キャパシタ１１３の第１電極に供給される電荷に依存して変化する。

【0054】

本開示の文脈において、レギュレータ１００の特徴は、負荷電圧に選択された値を与えるように選択され得ることが理解されるであろう。例えば、回路のトランジスタ、抵抗器及び／又はキャパシタは、負荷電圧に意図された値を与える関連動作特性を提供するように選択されてもよい。キャパシタの１つ以上の静電容量値は、そのキャパシタが意図する極補償に基づいて選択することができる。例えば、第１及び第２補償キャパシタ、並びに第３補償キャパシタ１１３のそれぞれの容量値（及び補償抵抗器１３４の抵抗値）は、負荷電流範囲にわたってレギュレータ１００の安定性を提供するように選択され得る。

【0055】

次に、例示的なレギュレータ１００の機能を、図２を参照して説明する。

【0056】

図２は、レギュレータ１００の異なる構成要素間の機能的関係を示すブロック図である。図２に示す図の各構成要素について、ある構成要素から出る（例えば離れる）矢印は出力を示す。ある構成要素への矢印は入力を示し、例えば、矢印が向けられている構成要素の出力が、この入力によって影響を受ける可能性があることを示している。

【0057】

図２は、適応バイアス回路（「ＡＢＣ」－例えば、図１のレギュレータ１００のＯＴＡ回路１２０、バイアストランジスタ１５０、電流バッファ１６０、第２カレントミラー１８０及び制御電流源１９０によって提供されるもの）、適応補償回路（「ＡＣＣ」－例えば、図１のレギュレータ１００の補償回路１３０によって提供されるもの）、負荷電圧出力制御回路（「ＬＶＯＣＣ」－例えば、図１のレギュレータ１００の出力制御回路１１０及び第１抵抗器１７０によって提供されるもの）、及びセンシング回路（「ＳＣ」－例えば、図１のレギュレータ１００のセンシング回路１４０及び第１抵抗器１７０によって提供される）を示す。

【0058】

図２には示されていないが、図２に示される構成要素には電源電圧ＶＤＤが供給される（例えば、図１のレギュレータ１００の電源電圧接続部１０１によって供給されるように）。電源電圧ＶＤＤは、ＡＢＣ、ＡＣＣ、ＬＶＯＣＣ、及びＳＣのそれぞれに供給されてもよい。これらの各構成要素の動作は、少なくとも部分的には電源電圧に依存する。さらに、理解されるように、これらの各構成要素の動作は、レギュレータ１００の他の構成要素の動作にも依存する。

【0059】

ＡＢＣ（特にＯＴＡ回路１２０）も負荷電圧を入力として受け取る。ＯＴＡ回路からの出力（第２ＯＴＡトランジスタ１２２を流れる電流）は、それが受け取る負荷電圧に依存し、したがってＡＢＣの動作は負荷電圧に依存する。ＡＢＣのこの動作は、ＡＣＣの第１補償キャパシタ１３１への／からの電流の流れに影響を与える（図２の矢印で示すように）。さらに、ＡＢＣの第２ＯＴＡトランジスタ１２２を流れる電流は、ＡＢＣのバイアストランジスタ１５０のゲート領域に印加される電圧に影響を与える。バイアストランジスタ１５０のゲート領域に印加される電圧は、補償抵抗器１３４への／からの電流の流れに影響を与える（図２に矢印で示す）。バイアストランジスタ１５０のゲート領域に印加される電圧は、ＳＣ及びＬＶＯＣＣの動作にも影響を及ぼす（図２の２つの矢印で示すように）。これは、バイアストランジスタ１５０のゲート領域に印加される電圧が、ＳＣ１４０のセンストランジスタ１４１のゲート領域に印加される電圧及びＬＶＯＣＣ１１０のパストランジスタ１１１のゲート領域に印加される電圧に影響を与えるためである。

【0060】

特に、負荷電圧が上昇すると、ＡＢＣの第２ＯＴＡトランジスタ１２２はより多くの電流を消費する。第１補償キャパシタ１３１に向けられる電流が少なくなり、バイアストランジスタ１５０のゲート電圧が低下する。その結果、バイアストランジスタ１５０を流れる電流が減少し、センストランジスタ１４１及びパストランジスタ１１１のそれぞれのゲート領域に印加される電圧が上昇する。

【0061】

ＳＣの動作は、ＡＣＣの動作に影響を与える。特に、ＳＣは、（図２の矢印で示すように）第１補償トランジスタ１３３及び第２補償キャパシタ１３２から離れる電流の流れの大きさに影響を及ぼす。より多くの電流がＳＣのセンストランジスタ１４１を通過するにつれて（例えば、センストランジスタ１４１のゲート電圧が低下するのに応じて）、ＳＣは、第１補償トランジスタ１３３及び第２補償キャパシタ１３２からより多くの電流を流出させることになる。その結果、補償抵抗器１３４を介して第２補償キャパシタ１３２の第２電極への／からの電流の流れ（したがって、センストランジスタ１４１及びパストランジスタ１１１のそれぞれのゲート領域に供給される電圧も同様である）が変化する。このように、ＳＣの動作は、（図２の矢印で示すように）ＬＶＯＣＣの動作に影響を与える。

【0062】

したがって、ＳＣの動作は、第１補償トランジスタ１３３のドレイン領域から離れる電流の流れに影響を与える。ＡＢＣの動作は、第１補償キャパシタ１３１及び補償抵抗器１３４への／からの電流の流れに影響を与える。ＡＣＣへのこれらの入力に基づいて、２つのキャパシタに蓄積される電荷は変化する。２つのキャパシタは直列に接続されているかのように動作するため、ＡＣＣに関連する総容量は、直列に接続された２つのキャパシタの容量になる。第１補償トランジスタ１３３は、第２補償キャパシタ１３２の動作に依存して可変抵抗を提供するように動作する。ＡＣＣに関連する電圧は、センストランジスタ１４１及びパストランジスタ１１１のそれぞれのゲート領域に印加される電圧に影響を与える。

【0063】

レギュレータ１００の機能をさらに説明するために、その動作のいくつかの例を、図１を参照して説明する。本開示の文脈において、低ドロップアウトレギュレータ１００が自己制御型であることを理解されたい。以下の動作例は、一連の事象として記載されているが、実際には、これらの事象は、レギュレータ１００が自己調節する際に同時に発生することが理解されるであろう。

【0064】

レギュレータ１００は、一貫した電圧出力を提供するように構成されている。したがって、負荷電圧出力の上昇及び低下に応答して、レギュレータ１００がどのように反応するかについて例を説明する。これらの例は、出力電圧の上昇／低下を引き起こすＶＤＤの変化を指す。電源電圧接続部１０１には複数の接続部があることが理解されるであろう。このため、電源電圧ＶＤＤの上昇又は低下は、多数の異なるコンポーネントに同時に影響を与える。しかし、簡単のため、以下の説明では、事象が順次発生するように記述している。これは、自己制御がどのように発生するかを説明するのに役立つはずだからである。また、出力電圧の上昇／低下には、負荷によって引き出される負荷電流に依存するなど、他の原因があることも理解されるであろう。

【0065】

電源電圧ＶＤＤが上昇すると、パストランジスタ１１１及びセンストランジスタ１４１のそれぞれのソース領域に供給される電圧も上昇する。第１抵抗器１７０に供給される電圧も増加し、第１抵抗器１７０の両端の対応する電圧降下も増加する。その結果、センストランジスタ１４１及びパストランジスタ１１１のそれぞれのソース領域の電圧の増加は、センストランジスタ１４１及びパストランジスタ１１１のそれぞれのゲート領域の電圧よりも大きくなる。したがって、パストランジスタ１１１及びセンストランジスタ１４１のそれぞれのゲート－ソース電圧は負に増加し、各トランジスタからの出力は増加する。これにより、負荷電圧が上昇し、第２ＯＴＡトランジスタ１２２のゲート電圧が上昇する。そのため、第２ＯＴＡトランジスタ１２２を流れる電流が増加し、バイアストランジスタ１５０のゲート領域の電圧が低下する。そうすると、バイアストランジスタ１５０を流れる電流が少なくなるため、パストランジスタ１１１及びセンストランジスタ１４１のそれぞれのゲート領域の電圧がそれぞれのソース電圧に対して上昇し、それによって負荷電圧が低下する（例えば、意図した値に戻る）。

【0066】

この調節中に、センシング回路１４０（第１カレントミラー１４５を含む）、第２カレントミラー１８０、及び適応補償回路１３０も、レギュレータ１００の動作を補償するように作用し得ることが理解されるであろう。センストランジスタ１４１からの出力は、パストランジスタ１１１からの出力に対応する。そのため、第１カレントミラー１４５はより大きな電流を出力し、したがって、第１補償トランジスタ１３３のドレイン領域及び第２補償キャパシタ１３２の第１電極からより多くの電流を引き離す。これにより、第２補償キャパシタ１３２が放電し、センストランジスタ１４１及びパストランジスタ１１１のゲート領域に供給される電圧に影響を与える可能性がある。より大きなＶＤＤに応答して、第２補償トランジスタ１３５及び／又は第１補償キャパシタ１３１は、第１補償トランジスタ１３３により大きな入力を提供するように動作する可能性がある。また、第３補償キャパシタ１１３の動作は、第２ミラートランジスタ１８２を通る電流の流れにも影響を及ぼす可能性がある。ひいては、このことは、第２ミラーリングトランジスタ１８１を通る電流の流れ、ひいてはバイアストランジスタ１５０のゲート領域の電圧にも影響する。

【0067】

電源電圧ＶＤＤが低下した場合には、上記とは逆の状態となる。すなわち、負荷電圧が低下する可能性があり、その結果、第２ＯＴＡトランジスタ１２２を流れる電流が減少する。そのため、バイアストランジスタ１５０のゲート領域の電圧が高くなり、バイアストランジスタ１５０を介してより多くの電流が流れることになる。ひいては、センストランジスタ及びパストランジスタのゲート電圧が、それらのソース電圧に対して低下し、その結果、負荷電圧が上昇する。

【0068】

実施の形態は、改善された低ドロップアウトレギュレータを提供することができる。特に、実施の形態は、改善された安定性（例えば、全ての動作条件にわたって良好な位相マージン）を有する低ドロップアウトレギュレータを提供し得る。これは、レギュレータの極及びゼロを参照すれば明らかであろう。特に、出力極（ｗｐ２）はゼロ（ｗｚ２）で補償されてもよい。例えば、ｗｐ２及びｗｚ２の方程式は次のように導かれる。

【0069】

【数1】

【0070】

上記ｗｐ２式よりｇｍＬは負荷電流に応じて変化し、ｗｚ２式ではｇｍＭＰＣは負荷に応じて変化するが、他の全てのパラメータは、両方の式で負荷電流に応じて一定である。従って、上述したレギュレータ１００のように、ＣＣ２、（ＣＣ１＿１||ＣＣ１＿２）、ＲＣを制御することにより、レギュレータ１００は、全負荷電流範囲にわたって安定であり得る。これを達成するために補償キャパシタを分割すると（ＣＣ１＿１及びＣＣ１＿２）、レギュレータ１００のＤＣ動作条件は影響を受けず、なおかつ安定性が向上する。電流バッファ１６０を設けることで、フィードフォワード経路の存在を抑制することができ、ゼロを右半平面ゼロから左半平面ゼロに変換することができる（例えば、極のキャンセルを容易にするため）。さらに、又は代替的に、第１補償トランジスタ１３３を含めることにより、ゼロから左半平面ゼロへのこの変換が容易になる場合がある。

【0071】

次に、低ドロップアウトレギュレータの追加的及び／又は代替的特徴について、図３を参照して説明する。

【0072】

図３の構成は図１の構成と同様であり、同様の符号は同様の要素を示し、これらの同様の要素については再度説明しない。その代わりに、以下の説明は、図１のレギュレータ１００と異なる図３の構成の特徴に焦点を当てる。

【0073】

図３は、レギュレータ３００を示す。図１のレギュレータ１００について上述した構成要素に加えて、図３のレギュレータ３００は、ドレイン抵抗器３７１、ソース抵抗器３７２、及び抵抗トランジスタ３７３を備えた抵抗アセンブリ３７０を含む。また、図１のレギュレータ１００と異なる図３のレギュレータ３００には、第２カレントミラーアセンブリ３８０及び負荷電圧出力制御回路３１０が示されている。カレントミラーアセンブリ３８０は、第１トランジスタ３８１、第２トランジスタ３８２、第３トランジスタ３８３及び第４トランジスタ３８４を備えている。出力制御回路は、第１出力抵抗器３１７１、第２出力抵抗器３１７２、第３出力抵抗器３１８１、第１出力トランジスタ３１８２、電流源３１９１及び第２出力トランジスタ３１９２を備えている。

【0074】

抵抗アセンブリ３７０は、図１のレギュレータ１００からの第１抵抗器１７０の代わりに配置される。抵抗トランジスタ３７３は、電源電圧接続部３０１、センストランジスタ３４１、パストランジスタ３１１、適応補償回路３３０、及びバイアストランジスタ３５０の各々と接続されている。抵抗トランジスタ３７３は、Ｐチャネル型トランジスタである。抵抗トランジスタのゲート領域は、センストランジスタ３４１のゲート領域及びパストランジスタ３１１のゲート領域と接続されている。抵抗トランジスタ３７３のソース領域は、電源電圧接続部３０１と接続されている。抵抗トランジスタ３７３のドレイン領域は、補償抵抗器３３４（したがって、第２補償コンデンサ３３２の第２電極）及びバイアストランジスタ３５０のドレイン領域と接続されている。さらに、抵抗トランジスタ３７３のドレイン領域は、電源電圧接続部３０１とも接続されている。抵抗トランジスタ３７３のソース領域は、ソース抵抗器３７２を介して電源電圧接続部３０１と接続され、抵抗トランジスタ３７３のドレイン領域は、ドレイン抵抗器３７１を介して電源電圧接続部３０１と接続されている。抵抗トランジスタ３７３のドレイン領域及びゲート領域は接続されている（ダイオード短絡トランジスタを提供する）。

【0075】

パストランジスタ３１１のゲート領域及びセンストランジスタ３４１のゲート領域は、共に抵抗トランジスタ３７３を介して電源電圧入力接続部３０１と接続されている。具体的には、センストランジスタ３４１及びパストランジスタ３１１のそれぞれのゲート領域は、抵抗トランジスタ３７３のゲート領域及びドレイン領域の両方と接続され、抵抗トランジスタ３７３のソース領域及びドレイン領域は、電源電圧接続部と接続されている。バイアストランジスタ３５０のドレイン領域及び補償抵抗器３３４は、両方とも、抵抗トランジスタ３７３のゲート及びドレイン領域の両方に（したがって、センストランジスタ３４１及びパストランジスタ３１１のそれぞれのゲート領域に）接続される。

【0076】

第２カレントミラーアセンブリ３８０は、図１のレギュレータ１００の第２カレントミラー１８０に使用されているトランジスタよりも２つ多いトランジスタで構成されている。第２カレントミラーアセンブリ３８０のトランジスタは、すべてＮチャネルトランジスタである。第２カレントミラーアセンブリ３８０は、電流バッファ３６０、バイアストランジスタ３５０、及び第３補償コンデンサ３１３と接続されている。具体的には、第２カレントミラーアセンブリ３８０の第１トランジスタ３８１のドレイン領域は、電流バッファ３６０の第２トランジスタ３６２のドレイン領域及び第３補償キャパシタ３１３の第１電極と接続されている。第２カレントミラーアセンブリ３８０の第２トランジスタ３８２のドレイン領域は、電流バッファ３６０の第１トランジスタ３６１のドレイン領域及びバイアストランジスタ３５０のゲート領域と接続されている。第２カレントミラーアセンブリ３８０の第２トランジスタ３８２のドレイン領域は、（図３に示すように）第２出力トランジスタ３１９２のゲート領域とも接続されてもよい。

【0077】

第２カレントミラーアセンブリ３８０の第１トランジスタ３８１のゲート領域は、第２カレントミラーアセンブリ３８０の第２トランジスタ３８２のゲート領域と接続されている。第２カレントミラーアセンブリ３８０の第１トランジスタ３８１のソース領域は、第２カレントミラーアセンブリ３８０の第３トランジスタ３８３のドレイン領域と接続されている。第２カレントミラーアセンブリ３８０の第２トランジスタ３８２のソース領域は、第２カレントミラーアセンブリ３８０の第４トランジスタ３８４のドレイン領域と接続されている。第２カレントミラーアセンブリ３８０の第３トランジスタ３８３のゲート領域は、第２カレントミラーアセンブリ３８０の第４トランジスタ３８４のゲート領域と接続されている。第２カレントミラーアセンブリ３８０の第１及び第２トランジスタ３８１、３８２のゲート領域は、いずれも第２カレントミラーアセンブリ３８０の第１トランジスタ３８１のドレイン領域とも接続されている。第２カレントミラーアセンブリ３８０の第１トランジスタ３８１のドレイン領域は、また、第２カレントミラーアセンブリ３８０の第３及び第４のトランジスタ３８３、３８４の両方のそれぞれのゲート領域と接続されてもよい（例えば、第２カレントミラーアセンブリ３８０の４つ全てのトランジスタのゲート領域が相互接続されてもよい）。

【0078】

負荷電圧出力接続部３１２は、互いに並列に配置された負荷３１６（接続ポート３１５を介して）、及び出力コンデンサ３１４と接続されている。負荷電圧出力接続部３１２は、電圧出力制御回路３１０の他の構成要素にも接続されている。例えば、負荷電圧出力接続部は、第１出力抵抗器３１７１と接続され、第１出力抵抗器３１７１を介して第２出力抵抗器３１７２と接続されている。負荷電圧出力接続部は、第３出力抵抗器３１８１と接続され、第３出力抵抗器３１８１を介して第１出力トランジスタ３１８２と接続されている。負荷電圧出力接続部は、また、電流源３１９１と接続され、電流源３１９１を介して第２出力トランジスタ３１９２と接続されている。第１及び第２出力トランジスタ３１８２，３１９２は、それぞれＮチャネルトランジスタである。負荷電圧出力接続部は、第３抵抗器３１８１を介して第１出力トランジスタ３１８２のドレイン領域と接続されている。第２出力トランジスタ３１９２のドレイン領域は、電流源３１９１を介して負荷電圧出力接続部と接続され、また、第１出力トランジスタ３１８２のゲート領域とも接続されている。各出力トランジスタのソース領域は、それぞれグラウンドに接続されている。

【0079】

また、図３に見られるように、負荷電圧出力接続部３１２は、第２ＯＴＡトランジスタ３２２のゲート領域と接続されている。具体的には、第１出力抵抗器と第２出力抵抗器３１７１との間から第２ＯＴＡトランジスタ３２２のゲート領域への接続部が提供される。出力制御回路３１０は、第２ＯＴＡトランジスタ３２２に供給される電圧を調整するように構成されてもよい、これは、第２ＯＴＡトランジスタ３２２に供給される電圧が負荷電圧に対して低下するように分圧器を設けることによって行われる。負荷電圧に提供されるスケーリング（例えば、低減）の量は、レギュレータ３００の動作条件の最大変動量を制御するように、例えば、パストランジスタ３１１のゲート領域における電圧の最大変化量を制限するように選択され得る。例えば、第１及び第２出力抵抗器３１７１，３１７２の値は適宜選択され得る。

【0080】

本開示の文脈において、本明細書に記載される実施の形態は、本開示の低ドロップアウトレギュレータの例であることを理解されたい。しかしながら、これらの例は、限定的であると見なされるものではない。例えば、トランジスタの特定の構成（及びそれぞれのチャネル構成）が限定的であると見なされる必要はないことが理解されるであろう。例えば、所望の機能を提供するために、Ｎ／Ｐチャネルトランジスタの異なる構成を使用してもよく、及び／又は異なるトランジスタ（例えば、非ＦＥＴ）を使用してもよい。同様に、キャパシタは、回路基板上の積層を示すために巻き線で示されている（例えば、巻き線は下層）。しかし、これらのキャパシタには他の構成が用いられてもよい。いくつかの例では、センシング回路１４０とそれが可能にするフィードバックは、代わりにパストランジスタ１１１と出力制御回路１１０によって提供されてもよい。あるいは、負荷電圧が第２ＯＴＡトランジスタ１２２を調整するために使用される場合、これは代わりに負荷電圧の指標であってもよく、例えばセンストランジスタ１４１の出力からのものであってもよい。

【0081】

本明細書で説明する例では、抵抗器を図示し、議論してきた。しかしながら、本開示の文脈において、これらの抵抗器のうちの１つ以上がゼロの実効抵抗を有してもよいことが理解されるであろう。例えば、図３において、第１抵抗器３１７１及び第２抵抗器３１７２は、第２ＯＴＡトランジスタ３２２のゲート領域に供給される電圧をスケーリングするように作用し得る。しかしながら、これらの抵抗のうちの１つ又は複数が電圧降下を提供しない場合がある（例えば、スケーリングを制御するため、又はユニティスケーリングを提供するために）。同様に、ドレイン抵抗器３７１及びソース抵抗器３７２の一方又は両方は、抵抗を有しない場合がある。

【0082】

上記の議論から、図に示された実施例は単なる例示であり、本明細書に記載され、特許請求の範囲に規定されるように、一般化され、除去され、または置換され得る特徴を含むことが理解されるであろう。一般的に図面を参照すると、本明細書に記載されるシステム及び装置の機能を示すために概略的な機能ブロック図が使用されることが理解されるであろう。しかしながら、機能性はこのように分割される必要はなく、以下に記載され特許請求されるもの以外のハードウェアの特定の構造を意味するものと捉えられるべきではないことが理解されるであろう。図面に示された１つ以上の要素の機能は、さらに細分化されてもよく、及び／又は本開示の装置全体に分散されてもよい。いくつかの例では、図面に示された１つ又は複数の要素の機能は、単一の機能ユニットに統合されてもよい。

【0083】

本開示の文脈において当業者に理解されるように、本明細書に記載される実施例の各々は、様々な異なる方法で実施され得る。本開示の任意の態様の任意の特徴は、本開示の他の態様のいずれかと組み合わされてもよい。例えば、方法の態様は、装置の態様と組み合わされてもよく、装置の特定の要素の動作を参照して記載された特徴は、それらの特定のタイプの装置を使用しない方法において提供されてもよい。さらに、各実施例の各特徴は、他の特徴がその動作に必須であると明示されていない限り、それと組み合わせて説明される特徴から分離可能であることが意図されている。これらの分離可能な特徴の各々は、もちろん、それが記載されている実施例の他の特徴のいずれかと組み合わせてもよいし、本明細書に記載されている他の実施例の他の特徴又は特徴の組み合わせのいずれかと組み合わせてもよい。さらに、本発明から逸脱することなく、上記に記載されていない均等物や変更も採用することができる。

【0084】

本開示の他の実施例及び変形例は、本開示の文脈において当業者には明らかであろう。

【図1】

【図2】

【図3】

【国際調査報告】