特表 2023-551095 プリント回路基板、バックプレーンアーキテクチャシステム、および、通信デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-12-07

(54)【発明の名称】プリント回路基板、バックプレーンアーキテクチャシステム、および、通信デバイス

(51)【国際特許分類】

   H05K 3/46 20060101AFI20231130BHJP

   H05K 9/00 20060101ALI20231130BHJP

   H01R 12/71 20110101ALN20231130BHJP

【ＦＩ】

H05K3/46 N

H05K9/00 R

H01R12/71

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023524290

(86)(22)【出願日】2021-10-28

(85)【翻訳文提出日】2023-05-25

(86)【国際出願番号】 CN2021127092

(87)【国際公開番号】W WO2022089542

(87)【国際公開日】2022-05-05

(31)【優先権主張番号】202011180015.2

(32)【優先日】2020-10-29

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】504161984

【氏名又は名称】ホアウェイ・テクノロジーズ・カンパニー・リミテッド

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】リ、ウェンリアン

(72)【発明者】

【氏名】チェン、ヨンウェイ

(72)【発明者】

【氏名】リウ、シュシェン

(72)【発明者】

【氏名】ヤン、ジョン

(72)【発明者】

【氏名】ワン、ゼウェン

【テーマコード（参考）】

5E223

5E316

5E321

【Ｆターム（参考）】

5E223AB58

5E223BA01

5E223BA07

5E223BB01

5E223BB12

5E223CD01

5E223DA13

5E223DB08

5E223DB09

5E223DB13

5E316AA42

5E316BB04

5E316HH03

5E321AA14

5E321BB25

5E321GG05

(57)【要約】

本願は、プリント回路基板、バックプレーンアーキテクチャシステム、および、通信デバイスを提供する。プリント回路基板は、積み重ねて配置された複数の層構造を備え、プリント回路基板は、配置面を有する。配置面に、差動対ユニット、および、差動対ユニットを遮蔽するための遮蔽構造が配置される。差動対ユニットは、２つの信号ビアホールを含み、各信号ビアホールは、複数の層構造を通過し、各信号ビアホールに対応するアンチパッドが、信号ビアホールが通過する接地層上に配置されて、信号ビアホールが接地されることが阻止される。接地層の金属の一部分が、２つのアンチパッドの間に存在する。各信号が１つのアンチパッドに対応し、接地層がアンチパッドの間に存在するので、トレースに対する、アンチパッドを通過した後での隣接層の信号ビアホールまたはトレースの信号の干渉が減らされ、プリント回路基板でのクロストークの問題が解決される。遮蔽構造を使用して、差動対ユニットおよび他の差動対ユニットの間のクロストークを減らし、プリント回路基板のクロストークの問題を解決するので、プリント回路基板上でのソケットの密集配列が容易になる。

【特許請求の範囲】

【請求項1】

積み重ねて配置された複数の層構造を備えるプリント回路基板であって、前記複数の層構造が、交互に配列された接地層および導体層を有し、前記複数の層構造のうちの最も外側の層に位置する層構造が、配置面を有し；
前記プリント回路基板が、前記配置面に配置された、差動対ユニット、および、前記差動対ユニットを遮蔽するための遮蔽構造をさらに備え；
前記差動対ユニットが、２つの信号ビアホールを有し、各信号ビアホールが、前記接地層および前記導体層のうちの少なくともいくつかを通過しており、前記導体層のうちの１つにおけるトレースに接続されており、各信号ビアホールに対応するアンチパッドが、前記信号ビアホールが通過している接地層上に配置されており、前記２つの信号ビアホールに対応するアンチパッドが、間隔を置いて配列されており；
前記遮蔽構造が、前記配置面に配置された、２つのプライマリ接地ホールおよび第１のセカンダリ接地ホールを有し、前記２つのプライマリ接地ホールが、前記差動対ユニットの２つの側に位置しており、前記第１のセカンダリ接地ホールが、前記２つの信号ビアホールの間に位置しており、前記プライマリ接地ホールおよび前記第１のセカンダリ接地ホールが別々に、前記導体層および前記接地層のうちのいくつかを通過しており、前記プライマリ接地ホールおよび前記第１のセカンダリ接地ホールが別々に、前記プライマリ接地ホールおよび前記第１のセカンダリ接地ホールが通過している接地層に接地されている、
プリント回路基板。

【請求項2】

第１の接地層の２つの側にある導体層のトレースが、前記第１の接地層のアンチパッドの外に位置し、前記第１の接地層が、各信号ビアホールが通過している接地層である、請求項１に記載のプリント回路基板。

【請求項3】

複数の差動対ユニットが存在しており、隣接し合う差動対ユニットが、プライマリ接地ホールを共有している、請求項１に記載のプリント回路基板。

【請求項4】

第１の方向での各プライマリ接地ホールの幅が、前記第１の方向での各信号ビアホールの幅よりも大きく；
前記第１の方向が、前記配置面に平行であり、前記２つの信号ビアホールの配列方向に垂直な方向である、請求項３に記載のプリント回路基板。

【請求項5】

各プライマリ接地ホールが、プライマリホール、および、前記プライマリホールを囲む少なくとも１つのセカンダリホールを含み、前記プライマリホールが、各セカンダリホールに連通しており、かつ、電気的に接続されている、請求項４に記載のプリント回路基板。

【請求項6】

各プライマリ接地ホールが、２つのプライマリホール、および、前記２つのプライマリホールの間に位置するセカンダリホールを含み、前記セカンダリホールが、前記２つのプライマリホールに別々に連通しており、かつ、電気的に接続されている、請求項４に記載のプリント回路基板。

【請求項7】

前記２つのプライマリ接地ホールおよび前記第１のセカンダリ接地ホールが、前記差動対ユニットを包み込むＣ字形の遮蔽構造を形成している、請求項１から６のうちのいずれか１項に記載のプリント回路基板。

【請求項8】

前記プライマリ接地ホールが、プライマリホールおよび前記プライマリホールを囲む少なくとも１つのセカンダリホールを含む際に、
前記２つのプライマリ接地ホールの中心点接続線が、前記２つの信号ビアホールの中心点接続線に重なっている、請求項７に記載のプリント回路基板。

【請求項9】

前記第１のセカンダリ接地ホールの中心点が、前記２つの信号ビアホールの前記中心点接続線の１つの側に位置している、請求項８に記載のプリント回路基板。

【請求項10】

２つの第１のセカンダリ接地ホールが存在し、前記２つの第１のセカンダリ接地ホールの中心点が、前記２つの信号ビアホールの前記中心点接続線の２つの側のそれぞれに位置する、請求項８に記載のプリント回路基板。

【請求項11】

前記遮蔽構造が、前記プライマリ接地ホールおよび隣接する信号ビアホールの間に配置された第２のセカンダリ接地ホールをさらに有する、請求項７から１０のうちのいずれか１項に記載のプリント回路基板。

【請求項12】

バックプレーンおよび前記バックプレーンに接続されたコネクタを備え、前記バックプレーンが、請求項１から１１のうちのいずれか１項に記載のプリント回路基板である、バックプレーンアーキテクチャシステム。

【請求項13】

キャビネットおよび請求項１から１１のうちのいずれか１項に記載のプリント回路基板を備え、前記プリント回路基板が、前記キャビネットに挿入されている、通信デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、通信技術の分野に関し、詳細には、プリント回路基板、バックプレーンアーキテクチャシステム、および、通信デバイスに関する。

【背景技術】

【0002】

現在の電子デバイスでは、プリント回路基板は、電子コンポーネントの支持体として通常は使用され、これらのコンポーネントは、プリント回路基板のトレースを通じて相互接続される。これらのコンポーネントは、圧入および溶接を通じて、プリント回路基板との安定した電気的接続および機械的接続を形成する。

【0003】

プリント回路基板に接続されることが必要な複数の信号をコンポーネントが有する場合、プリント回路基板は、その複数の信号に対応する複数のピンに接続される十分なパッドまたはビアホールを有する必要がある。典型的なシナリオでは、ボールグリッドアレイ（ＢＧＡ）パッケージ形態を有するチップのはんだボールピンが、プリント回路基板上のアレイ配置されたパッドに接続され、高速コネクタの圧入フィッシュアイピンが、プリント回路基板上のアレイ配置されたビアホールに接続される。

【0004】

複数の信号のマルチピンパッケージについては、基板上のチップの面積および基板上のコネクタの面積を可能な限り減らすために、ピンパッドの間の間隔が非常に小さくなっている。チップパッドについては、最小間隔は約０．４ｍｍであり得、コネクタの圧入ピンパッドについては、最小間隔は約１．１ｍｍであり得る。チップのシナリオおよびコネクタのシナリオの両方で、これらの信号のために、トレースのファンアウトが、限られたパッケージエリア内で実行される必要がある。このケースでは、基板上の各層におけるトレースにコンポーネントを接続するために、多量のビアホールが使用される必要がある。高密度パッケージ領域内の多量の信号ビアホールおよびトレースが互いに隣接し、これにより、クロストークの問題が引き起こされる。

【発明の概要】

【0005】

本願は、プリント回路基板、バックプレーンアーキテクチャシステム、および、通信デバイスを提供して、バックプレーンアーキテクチャシステムのクロストークの問題を解決し、信号伝送効果を改善する。

【0006】

第１の態様によれば、プリント回路基板が提供される。プリント回路基板は、バックプレーンアーキテクチャシステムに適用され、プリント回路基板は、積み重ねて配置された複数の層構造を含み、複数の層構造は、それぞれ異なる機能層である。例えば、複数の層構造は、交互に配列された接地層および導体層を含む。さらに、他のデバイスと協働するために、他のデバイスと協働する配置面が、プリント回路基板上に配置され、配置面は、複数の層構造のうちの最も外側の層に位置する層構造の表面である。配置面に、差動対ユニット、および、差動対ユニットを遮蔽するための遮蔽構造が配置される。差動対ユニットは、２つの信号ビアホールを含み、各信号ビアホールは、接地層および導体層のうちの少なくともいくつかを通過し、導体層のうちの１つにおけるトレースに接続される。さらに、各信号ビアホールに対応するアンチパッドが、信号ビアホールが通過する接地層上に配置されて、信号ビアホールが接地されることが阻止される。２つのアンチパッドが特定目的のために配置される場合、２つの信号ビアホールに対応するアンチパッドが間隔を置いて配列され、接地層の金属の一部分が、２つのアンチパッドの間に存在する。遮蔽構造は、配置面に配置された２つのプライマリ接地ホールおよび第１のセカンダリ接地ホールを含み、２つのプライマリ接地ホールは、差動対ユニットの２つの側に位置し、第１のセカンダリ接地ホールは、２つの信号ビアホールの間に位置する。プライマリ接地ホールおよび第１のセカンダリ接地ホールは別々に、導体層および接地層のうちのいくつかを通過し、プライマリ接地ホールおよび第１のセカンダリ接地ホールは別々に、プライマリ接地ホールおよび第１のセカンダリ接地ホールが通過する接地層に接地される。上述の技術的解決法では、各信号が１つのアンチパッドに対応し、接地層がアンチパッドの間に存在するので、トレースに対する、アンチパッドを通過した後での隣接層の信号ビアホールまたはトレースの信号の干渉が減らされ、プリント回路基板でのクロストークの問題が解決される。さらに、プライマリ接地ホールおよび第１のセカンダリ接地ホールが、遮蔽構造を形成して、差動対ユニットおよび他の差動対ユニットの間のクロストークを減らし、プリント回路基板のクロストークの問題を解決するので、プリント回路基板上でのソケットの密集配列が容易になる。

【0007】

実装可能な特定の一解決法では、第１の接地層の２つの側にある導体層のトレースが、第１の接地層のアンチパッドの外に位置し、第１の接地層は、各信号ビアホールが通過する接地層である。アンチパッドおよび隣接するプライマリ接地ビアホールおよびセカンダリ接地ビアホールの半ばで接地層の一部分同士を相互接続することにより、２つの側にある導体層のトレース間での相互結合干渉が最小限に抑えられ、プリント回路基板の効果が改善される。

【0008】

実装可能な特定の一解決法では、アンチパッドは、円、正方形、または、楕円などの様々な形状であり、こうすることで、様々なアンチパッドを使用して、トレース間のクロストークが改善される。

【0009】

実装可能な特定の一解決法では、アンチパッドが円形状であり、アンチパッドおよび対応する信号ビアホールが同軸であるので、アンチパッドの面積がさらに減らされ、これにより、信号ビアホールおよびトレースの間のクロストークが改善され、トレース間のクロストークも改善される。

【0010】

実装可能な特定の一解決法では、複数の差動対ユニットが存在し、隣接し合う差動対ユニットが、プライマリ接地ホールを共有する。プライマリ接地ホールの数量が減らされる。

【0011】

実装可能な特定の一解決法では、第１の方向での各プライマリ接地ホールの幅は、第１の方向での各信号ビアホールの幅よりも大きく、第１の方向は、配置面と平行であり、２つの信号ビアホールの配列方向と垂直な方向である。信号ビアホールへの遮蔽効果が改善される。

【0012】

実装可能な特定の一解決法では、各プライマリ接地ホールが、プライマリホール、および、プライマリホールを囲む少なくとも１つのセカンダリホールを含み、プライマリホールは、各セカンダリホールに連通し、かつ、電気的に接続される。信号ビアホールへの遮蔽効果が、プライマリホールおよびセカンダリホール間の協働を通じて改善される。

【0013】

実装可能な特定の一解決法では、各プライマリ接地ホールが、２つのプライマリホール、および、２つのプライマリホールの間に位置するセカンダリホールを含み、セカンダリホールは、２つのプライマリホールに別々に連通し、かつ、電気的に接続される。信号ビアホールへの遮蔽効果が、プライマリホールおよびセカンダリホール間の協働を通じて改善される。

【0014】

実装可能な特定の一解決法では、プライマリホールが、円、正方形、または、楕円などの様々な形状のビアホールであり得る。セカンダリホールは、円、正方形、または、楕円などの様々な形状のビアホールであり得る。

【0015】

実装可能な特定の一解決法では、２つのプライマリ接地ホールおよび第１のセカンダリ接地ホールが、差動対ユニットを包み込むＣ字形の遮蔽構造を形成する。プライマリ接地ホールおよび第１のセカンダリ接地ホールが、差動対ユニットを包み込むためのＣ字形形状を形成して、差動対ユニットへの遮蔽効果を改善する。

【0016】

実装可能な特定の一解決法では、プライマリ接地ホールが、プライマリホール、および、プライマリホールを囲む少なくとも１つのセカンダリホールを含む場合に、２つのプライマリ接地ホールの中心点接続線が、２つの信号ビアホールの中心点接続線に重なる。これにより、プライマリ接地ホールの配列が容易になる。

【0017】

実装可能な特定の一解決法では、第１のセカンダリ接地ホールの中心点が、２つの信号ビアホールの中心点接続線の１つの側に位置する。これにより、Ｃ字形の遮蔽構造の形成が容易になる。

【0018】

実装可能な特定の一解決法では、２つの第１のセカンダリ接地ホールが存在し、２つの第１のセカンダリ接地ホールの中心点が、２つの信号ビアホールの中心点接続線の２つの側のそれぞれに位置する。このようにして、差動対ユニットへの遮蔽効果が改善される。

【0019】

実装可能な特定の一解決法では、遮蔽構造が、プライマリ接地ホールおよび隣接する信号ビアホールの間に配置された第２のセカンダリ接地ホールをさらに含む。差動対ユニットへの形成された遮蔽構造の遮蔽効果が、さらに改善される。

【0020】

第２の態様によれば、バックプレーンアーキテクチャシステムが提供される。バックプレーンアーキテクチャシステムは、バックプレーン、および、バックプレーンに接続されるコネクタを含み、バックプレーンは、上述の実装可能な特定の解決法のうちのいずれか１つによるプリント回路基板である。上述の技術的解決法では、各信号が１つのアンチパッドに対応し、接地層がアンチパッドの間に存在するので、トレースに対する、アンチパッドを通過した後での隣接層の信号ビアホールまたはトレースの信号の干渉が減らされ、プリント回路基板でのクロストークの問題が解決される。さらに、プライマリ接地ホールおよび第１のセカンダリ接地ホールが、遮蔽構造を形成して、差動対ユニットおよび他の差動対ユニットの間のクロストークを減らし、プリント回路基板のクロストークの問題を解決するので、プリント回路基板上でのソケットの密集配列が容易になる。

【0021】

第３の態様によれば、通信デバイスが提供される。通信デバイスは、キャビネット、および、上述の実装可能な特定の解決法のうちのいずれか１つによるプリント回路基板を含み、プリント回路基板は、キャビネットに挿入される。上述の技術的解決法では、各信号が１つのアンチパッドに対応し、接地層がアンチパッドの間に存在するので、トレースに対する、アンチパッドを通過した後での隣接層の信号ビアホールまたはトレースの信号の干渉が減らされ、プリント回路基板でのクロストークの問題が解決される。さらに、プライマリ接地ホールおよび第１のセカンダリ接地ホールが、遮蔽構造を形成して、差動対ユニットおよび他の差動対ユニットの間のクロストークを減らし、プリント回路基板のクロストークの問題を解決するので、プリント回路基板上でのソケットの密集配列が容易になる。

【図面の簡単な説明】

【0022】

【図1】バックプレーンアーキテクチャシステムの概略分解図である。

【0023】

【図2】チップがプリント回路基板に接続されるシナリオの概略図である。

【0024】

【図3】本願の一実施形態によるプリント回路基板の構造の概略図である。

【0025】

【図4】プリント回路基板の配置面の概略図である。

【0026】

【図5】本願の一実施形態によるプライマリ接地ホールの構造の概略図である。

【0027】

【図6】本願の一実施形態による接地層のアンチパッドの配置の仕方を示す。

【0028】

【図7】本願の一実施形態によるプライマリ接地ホールおよびセカンダリ接地ホールにより形成される遮蔽構造を示す。

【0029】

【図8】本願の一実施形態による異なる差動対ユニット間でのクロストークの概略図である。

【0030】

【図9】本願の一実施形態による、ホール－トレース結合クロストークトおよびトレース－トレース結合クロストークが起こる位置の概略図である。

【0031】

【図10】本願の一実施形態によるプリント回路基板の構造の他の概略図である。

【0032】

【図11】本願の一実施形態による差動対ユニットの配列の概略図である。

【0033】

【図12】本願の一実施形態による差動対ユニットおよび対応する遮蔽構造を示す。

【0034】

【図13】本願の一実施形態による他の遮蔽構造の概略図である。

【0035】

【図14】チップと協働するプリント回路基板のビアホールおよび接地ホールの配列の概略図である。

【0036】

【図15】図１４に示されるプリント回路基板の３次元概略図である。

【発明を実施するための形態】

【0037】

以下ではさらに、添付の図面を参照して、本願の実施形態が詳細に説明される。

【0038】

初めに、本願の実施形態で説明されるいくつかの概念が説明される。

【0039】

クロストーク：クロストークは、攻撃信号が１つの回路網から他の回路網に送信された場合に起こる結合効果を意味する。

【0040】

アンチパッド：コネクタパッケージ領域では、信号トレースレイアウト層を除く、プリント回路基板の全ての層構造は通常、電源層および接地層である。これらの平面層は、実際には金属層である。縦方向のビアホール、ビアホールパッド、および、全ての層におけるパッケージパッドなどをバイパスするためには、金属平面層（電源層および接地層）を中空にして、異なる回路網同士の接触により引き起こされる短絡を避ける必要がある。これらの金属層において中空にされた領域はアンチパッドと称される。

【0041】

接地ホール：接地ホールは、信号リターン電流が通過するビアホールを示し、信号ビアホールの基準である（電流が閉ループを形成する）。

【0042】

信号ビアホール：信号ビアホールは、データ信号が通過するビアホールである。

【0043】

パッケージ：本願のこの実施形態でのパッケージは、プリント回路基板上のチップまたはコネクタなどのコンポーネントに対応するピンを整合させるのに使用されるパッドおよびビアホールの配列方式を示す。

【0044】

差動信号：シングルエンド信号は、送信器および受信器の間でワイヤを通じて送信される必要がある。シングルエンド信号とは異なり、差動信号は、２つのワイヤを通じて送信される必要がある。２つのワイヤ上のこれらの信号は、大きさが同じであり、反対の極性を有する。受信器によりサンプリングされる信号は、２つのワイヤ上のこれらの信号間の差の半分である。差動信号伝送路を形成するトレースまたはビアホールの対は、差動対と称される。

【0045】

ＳｅｒＤｅｓ：ＳｅｒＤｅｓは、ｓｅｒｉａｌｉｚｅｒ／ｄｅｓｅｒｉａｌｉｚｅｒ（シリアライザ／デシリアライザ）を略したものである。具体的に言うと、複数の低速並列信号が、送信側で高速直列信号に変換され、伝送媒体を通過した後に、高速直列信号は、受信側で低速並列信号に変換される。

【0046】

本願の実施形態で提供されるプリント回路基板の理解を容易にするために、本願の実施形態で提供されるプリント回路基板の一適用シナリオが初めに説明され、本願の実施形態で提供されるプリント回路基板は、通信システム内のデバイスに適用される。

【0047】

図１は、バックプレーンアーキテクチャシステムの概略分解図である。バックプレーンアーキテクチャシステムは、バックプレーン１０、雄型コネクタ３０、雌型コネクタ４０、および、基板２０を含む。バックプレーン１０には、雄型コネクタ３０に対応するパッケージ５０が設けられ、ここで、パッケージ５０は、バックプレーン１０の一部分であり、具体的には、規則正しく配列されたビアホールおよび対応するアンチパッドのグループにより形成される領域である。システム実装において、パッケージ５０のいくつかのビアホールは、コネクタ３０の圧入ピン７０を収容し、こうすることで、コネクタ３０が、バックプレーン１０に設置および固定され、電気的接続が提供される。基板２０には、雌型コネクタ４０に対応するパッケージ６０が設けられ、ここで、パッケージ６０は、基板２０の一部分であり、具体的には、パッケージ６０は、規則正しく配列されたビアホールおよび対応するアンチパッドのグループにより形成される領域である。システム実装において、パッケージ６０のいくつかのビアホールは、コネクタ４０の圧入ピン８０を収容し、こうすることで、コネクタ４０が、基板２０に設置および固定され、電気相互接続が提供される。本発明のこの実施形態で提供されるプリント回路基板は、バックプレーンアーキテクチャシステム内の基板であっても、又はバックプレーンであってもよい。

【0048】

図２は、チップ１００がプリント回路基板２００に接続されるシナリオの概略図である。チップ１００は、はんだボールピン１０１を有し、チップのはんだボールピン１０１に対応するパッケージ２０１が、プリント回路基板２００上に配置される。具体的には、パッケージ２０１は、チップのパッケージ内のはんだボールピンに対応する表面パッド、近傍領域での層の切替わり後にトレースのファンアウトを実装するために、対応して表面パッドに接続されたビアホールおよび内部層トレース、および、アンチパッドの組み合わせである。システム実装において、パッケージ２０１のいくつかの表面パッドは、チップ１００のはんだボールピン１０１に接続され、こうすることで、チップ１００が、プリント回路基板２００に設置および固定され、電気相互接続が提供される。

【0049】

図１および図２に示されるプリント回路基板の適用シナリオでは、信号データ速度が９０Ｇｂｐｓ＋に上げられる場合、信号に対してＰＡＭ４（４レベルパルス振幅変調）がたいていは使用され、次世代データセンタでの高速信号相互接続のための最新の信号伝送技術としての４レベルパルス振幅変調信号が、電気信号のレベル変調または２００Ｇ／４００Ｇインターフェースの光信号伝送のために広く使用されて、速度上昇を確実にし、また、相互接続帯域幅に対する課題、または、コストに対する課題さえも低減する。しかし、ＰＡＭ４符号化の信号電圧ステップは、ＮＲＺ（ノンリターンツーゼロ）信号の１／３であるが、９．５ｄＢの信号対雑音比損失をもたらす。したがって、ＰＡＭ４符号化を通じてデータが送信される場合、雑音性能についての要件は、より厳しい。ＮＲＺレベル変調がなお使用されるとしても、速度上昇により引き起こされる帯域幅の上昇により、より高い帯域幅内に雑音が制限されることがやはり要される。高速信号のインテグリティのパッシブな指標のうちの１つとしてのクロストークは、速度が高いケースであるほど、最適化が困難になる。さらに、ＳｅｒＤｅｓ能動回路についてのクロストーク抑制能力も非常に限定されるので、クロストーク最適化が通常では、高速設計での最優先事項である。しかし、従来式技術では、プリント回路基板がチップまたはコネクタに接続される場合、コンポーネントの高密度パッケージ領域において、信号伝送路上での転送が、プリント回路基板の内側の各層において信号ビアホールおよびトレースのファンアウトを通じて実行され、この密集したスペースでは、縦方向のビアホールおよび平面方向のトレースともに、互いに対する結合干渉を生成する。したがって、本願の実施形態は、プリント回路基板を提供し、このプリント回路基板が使用される際には、ビアホール間のクロストーク、または、ビアホールおよびトレース間のクロストークが改善される。

【0050】

図３は、本願の一実施形態によるプリント回路基板の構造の概略図である。本願のこの実施形態で提供されるプリント回路基板上の構造間の相対的な位置関係の理解を容易にするために、基準座標系ＸＹＺが設定され、ここで、Ｘ方向、Ｙ方向、および、Ｚ方向は互いに垂直である。プリント回路基板の隣接する３つ側縁はそれぞれ、１対１で対応するようにＸ方向、Ｙ方向、および、Ｚ方向と平行になっている。さらに、プリント回路基板の配置面が画定され、配置面は、ＸＹ平面と平行である。配置面は、対応して他のコンポーネントに接続されるように構成される。例えば、図１に示されるバックプレーンアーキテクチャシステムでは、配置面は、基板またはバックプレーンがコネクタと協働する表面であり、図２に示されるチップでは、配置面は、プリント回路基板がチップと協働する表面である。

【0051】

本願のこの実施形態で提供されるプリント回路基板５００は、複数の層構造を有し、複数の層構造は、Ｚ方向に沿って積み重ねて配列される。複数の層構造は、異なる機能を有する層構造であり得る。例えば、複数の層構造は、導体層および接地層５０５を含む。導体層は、プリント回路基板５００の内部トレースレイアウト層であり、導体層は、信号を転送するためのトレースを配列するように構成される。接地層５０５は、プリント回路基板５００の基準接地層として使用され、接地効果を実装するように構成される。接地層５０５は、積み重ねて配置されたプリント回路基板５００の層構造内でトレースをレイアウトするための基準接地層として使用され、接地層５０５は、信号の平坦なリターンパスを提供する。

【0052】

プリント回路基板５００の配置面は、複数の層構造のうちの最も外側の層に位置する表面である。例えば、最も外側の層が接地層５０５である場合、配置面は、接地層５０５の露出面であり、または、最も外側の層が導体層である場合、配置面は、導体層の露出面である。

【0053】

プリント回路基板５００および他のコンポーネント（チップまたはコネクタなど）の間に電気的接続を実装するために、差動対ユニットが、プリント回路基板５００の配置面に配置され、ここで、差動対ユニットは、差動信号を送信するための２つの信号ビアホール５０１を含む。例えば、２つの信号ビアホール５０１がコネクタと協働する場合、対にされた２つの圧入ピンが、コネクタ上に配置され、２つの信号ビアホール５０１が、１対１で対応するように２つの圧入ピンに挿入されるか、または、そこから取り出されて、対にされた信号が送信される。

【0054】

差動対ユニットの各信号ビアホール５０１の開口が、配置面に位置し、各信号ビアホール５０１は、Ｚ方向に沿ってプリント回路基板５００の内部層へと延びる。Ｚ方向に沿って延びる際、信号ビアホール５０１は、接地層５０５および導体層のうちの少なくともいくつかを通過し、導体層のうちの１つにおけるトレースに接続される。例えば、２つの信号ビアホール５０１が、同じ導体層における２つのトレースに、１対１で対応するようにそれぞれ接続される。信号ビアホール５０１およびトレースを使用して、信号ビアホールの縦方向に沿った状態から、プリント回路基板５００のトレース平面方向に沿った状態への遷移が実装される。

【0055】

信号ビアホール５０１の内側壁は、導電性を有するように金属化される。プリント回路基板５００がコネクタと協働する際、信号ビアホール５０１は、コネクタの圧入ピンを収容して、プリント回路基板５００およびコネクタの間での信頼性のある電気相互接続を完成させる必要があり、縦方向（Ｚ方向）の信号転送を担って、プリント回路基板５００の内部層トレースの転送についてコネクタの信号転送を実装する。プリント回路基板５００がチップと協働する際、信号ビアホール５０１は、縦方向の信号転送および層の切替わりを実装するために、プリント回路基板５００の内部層トレースとのチップパッドの相互接続を担う。信号ビアホール５０１が特定目的のために配置される場合、通常では信号ビアホール５０１の深さは、プリント回路基板５００の厚さより小さいか、または、それと等しく、対応して信号ビアホール５０１に接続される導体層が位置する層の深さよりも大きいことを理解されたい。信号ビアホール５０１が接地層５０５を通過する場合、各信号ビアホール５０１に対応するアンチパッド５０４（この図では示されていない）が、信号ビアホール５０１が通過する接地層５０５上に配置されて、信号ビアホール５０１が接地されることが阻止される。

【0056】

また、図４を参照されたい。図４は、プリント回路基板の配置面の概略図である。複数の差動対ユニットについて、通常は、基板上のチップの面積および基板上のコネクタの面積を可能な限り減らし、他のシステム仕様を考慮に入れるために、プリント回路基板上に配置される信号ビアホール５０１の間の間隔は、非常に小さい。チップに対応する信号ビアホール５０１については、最小間隔は約０．４ｍｍであり得、コネクタに対応する信号ビアホール５０１については、最小間隔は約１．１ｍｍであり得る。

【0057】

図４に示されるように、信号ビアホール５０１は、Ｘ方向およびＹ方向に沿ってアレイ状に配列される。信号ビアホール５０１が配列される際、多量の信号ビアホール５０１が互いに隣接し、これにより、クロストークの問題が引き起こされ得る。信号ビアホール５０１間のクロストークの問題を解決するために、本願のこの実施形態で提供されるプリント回路基板の配置面に、差動対ユニットを遮蔽するための遮蔽構造が配置される。遮蔽構造は、クロストークを避けるために、隣接し合う差動対ユニットを分離するように構成される。説明を容易にするために、以下では、干渉を引き起こし得る差動対ユニットを干渉対と称し、干渉され得る差動対ユニットを被干渉対と称する。

【0058】

遮蔽構造は、配置面上の２つのプライマリ接地ホール５０２および第１のセカンダリ接地ホール５０３を含み、２つのプライマリ接地ホール５０２は、差動対ユニットの２つの側に位置し、第１のセカンダリ接地ホール５０３は、２つの信号ビアホール５０１の間に位置する。図４に示されるように、各差動対ユニットに対応するプライマリ接地ホール５０２および差動対ユニットの２つの信号ビアホール５０１が行に（Ｘ方向に沿って）配列される。プライマリ接地ホール５０２が２つの信号ビアホール５０１の配列方向に沿って配置される際に、プライマリ接地ホール５０２は、差動対ユニットの２つの側に別々に配列される。第１のセカンダリ接地ホール５０３は、２つの信号ビアホール５０１の間に配置される。配置面にて、２つのプライマリ接地ホール５０２および第１のセカンダリ接地ホール５０３が、２つの信号ビアホール５０１を包み込む「Ｃ」字形の遮蔽構造を形成する。以下では、添付の図面を参照して、遮蔽構造が詳細に説明される。

【0059】

図３に示された層構造を参照すると、プライマリ接地ホール５０２および第１のセカンダリ接地ホール５０３は別々に、導体層および接地層５０５のうちのいくつかを通過しており、プライマリ接地ホール５０２および第１のセカンダリ接地ホール５０３は別々に、プライマリ接地ホールおよび第１のセカンダリ接地ホールが通過する接地層５０５に接地されている。信号ビアホール５０１が接地層５０５を通過する場合、各信号ビアホールに対応するアンチパッド５０４が接地層５０５上に配置される。

【0060】

複数の差動対ユニットが存在する場合、隣接し合う差動対ユニットは、プライマリ接地ホール５０２を共有する。具体的に言うと、同じ行の差動対ユニットでは、１つのプライマリ接地ホール５０２のみが、隣接し合う２つの差動対ユニットの間に配置されることが必要であり、このプライマリ接地ホール５０２は、２つの隣接し合う差動対ユニットの遮蔽構造内のものである。このようにして、配置されるプライマリ接地ホール５０２の数量が減らされる。

【0061】

また、図５を参照されたい。図５は、プライマリ接地ホール５０２の構造の概略図である。各プライマリ接地ホール５０２は、プライマリ－セカンダリ接地ホールであり、Ｚ方向に沿って、このプライマリ－セカンダリ接地ホールは、プリント回路基板の各層構造を通過し、プリント回路基板内でプライマリ接地ホール５０２が通過する各接地層を接続する。信号伝送中に、信号は、プリント回路基板内で、信号ビアホール、および、信号ビアホールに接続されたトレースを通じて転送される。プライマリ接地ホール５０２は、信号のリターン電流を転送するように構成され、信号伝搬路の重要な一コンポーネントである。

【0062】

プライマリ－セカンダリ接地ホールは、プリント回路基板上のいくつかの接続された接地ビアホールの組み合わせであり、各プライマリ－セカンダリ接地ホールは、少なくとも１つのプライマリホール５０２１および少なくとも１つのセカンダリホール５０２２を含み、プライマリホール５０２１は、各セカンダリホール５０２２に連通し、かつ、電気的に接続される。チップの一適用シナリオでは、プライマリ－セカンダリ接地ホールのプライマリホール５０２１が、コネクタの接地ピンを収容して、プリント回路基板およびコネクタ間での信頼性のある電気相互接続を完成させ、また、プリント回路基板内でプライマリホール５０２１が通過する接地層を接続する。プライマリ－セカンダリ接地ホールのセカンダリホール５０２２は、接地ピンを収容する必要はない。したがって、より小さなホール直径を通常は使用することでき、具体的に言うと、セカンダリホール５０２２の直径は、プライマリホール５０２１の直径よりも小さい。セカンダリホール５０２２は、プライマリホール５０２１に物理的に接続される必要があり、プリント回路基板内でセカンダリホール５０２２が通過する接地層を接続する。チップの一適用シナリオでは、プライマリ－セカンダリ接地ホールは、プリント回路基板内の接地基準層とのチップの接地パッドの相互接続を担う。接地パッドに接続されるホールが、プライマリホール５０２１であり、プライマリホールを中心として周りに分布されたホールが、セカンダリホール５０２２である。プライマリホール５０２１およびセカンダリホール５０２２は、プリント回路基板内でプライマリホール５０２１およびセカンダリホール５０２２が通過する接地層を接続する。上述の適用シナリオに関係なく、プライマリ－セカンダリ接地ホールの深さは、信号ビアホールの深さ以上であることに留意されたい。

【0063】

例えば、図５に示されるように、プライマリ接地ホール５０２は、少なくとも１つのプライマリホール５０２１、および、プライマリホール５０２１の近くにある４つのセカンダリホール５０２２を含み、４つのセカンダリホール５０２２は、プライマリホール５０２１の周りに配置され、これらは、「五点形」形状の構造に配列される。プライマリホール５０２１の側壁の一部分は、セカンダリホール５０２２の側壁の一部分である。具体的な実装においては、まず、Ｚ方向に沿ってプリント回路基板にホールが削孔されて、いくつかのセカンダリホール５０２２が形成され、銅がめっきされ、次いで、樹脂などの材料を使用してホールがふさがれ、次いで、いくつかのセカンダリホール５０２２の間の中心位置でホールが削孔され、電気めっき加工が実行されて、プライマリホール５０２１が形成される。

【0064】

任意選択の解決法では、プライマリホール５０２１が、円、正方形、または、楕円などの様々な形状のビアホールであり得る。同様に、セカンダリホール５０２２は、円、正方形、または、楕円などの様々な形状のビアホールであり得る。プライマリホール５０２１およびセカンダリホール５０２２が別々に配置される場合、任意の形状のホールを使用して組み合わせることができる。

【0065】

引き続き、図４を参照されたい。第１のセカンダリ接地ホール５０３は、プリント回路基板内で小さな直径を有するセカンダリホールであり、通常は、限定された条件の厚さ－直径比（基板の厚さ／ホール直径であり、具体的に言うと、ホール直径に対するプリント回路基板の厚さの比である）に基づいてプリント回路基板内で実装可能な最小ホール直径を有するビアホールである。第１のセカンダリ接地ホール５０３は、コネクタまたはチップのピンに直接的には接続されず、プリント回路基板内で第１のセカンダリ接地ホール５０３が通過する層のうちの接地層と相互接続する。使用中、第１のセカンダリ接地ホール５０３は、プライマリ接地ホール５０２と協働して、差動対ユニットを遮蔽する遮蔽構造を組み合わさって形成し、このことは、パッケージ領域内のクロストークを改善する助けになる。任意選択の解決法では、第１のセカンダリ接地ホール５０３の数量は、１に限定されず、その代わりに、２であってもよい。２つの第１のセカンダリ接地ホールが存在する場合、２つの第１のセカンダリ接地ホールの中心点が、２つの信号ビアホールの中心点接続線の２つの側のそれぞれに位置して、「Ｏ」字形の遮蔽構造が形成され、これにより、差動対ユニットへの遮蔽効果が改善される。

【0066】

図６は、接地層５０５のアンチパッド５０４の配置の仕方を示す。アンチパッド５０４は、信号ビアホール５０１が通過する接地層５０５上に配置され、信号ビアホール５０１に対応する中空領域であり、信号ビアホール５０１および接地層５０５の間の電気伝導を避けるためのものである。各差動対ユニットについて、差動対ユニットに含まれる２つの信号ビアホール５０１はそれぞれ、１つのアンチパッド５０４に対応する。２つの信号ビアホール５０１に対応するアンチパッド５０４が間隔を置いて配列され、接地層５０５の金属の一部分が、２つのアンチパッド５０４の間に存在する。アンチパッド５０４は、プリント回路基板の接地層５０５内の信号ビアホール５０１をバイパスするように設計された金属層の中空領域である。アンチパッド５０４は、信号ビアホール５０１が通過する任意の接地層５０５に対して設計される必要がある。本願のこの実施形態では、アンチパッド５０４は、ダブルアンチパッド５０４の形態に設計され、具体的に言うと、各差動対ユニットにおける１つの信号ビアホール５０１が、１つのアンチパッド５０４に対応する。

【0067】

任意選択の解決法では、信号ビアホール５０１および接地層５０５の間のガルバニック絶縁が実装されるという条件で、アンチパッド５０４は、円、正方形、または、楕円などの様々な形状である。任意選択の解決法では、アンチパッド５０４は円の形状であり、アンチパッド５０４および対応する信号ビアホール５０１は同軸であり、こうすることで、アンチパッド５０４のサイズを減らすことが可能になる。

【0068】

本願のこの実施形態では、プリント回路基板内のクロストークについて、本願のこの実施形態で提供されるプリント回路基板は、縦方向の接地ホールアレイ（プライマリ接地ホールおよび第１のセカンダリ接地ホールからなるもの）状に設計され、ダブルアンチパッド５０４と組み合わせられて、パッケージ領域内の３次元空間中の小サイズのグリッドが構築され、こうすることで、電磁場伝搬干渉が最大限制限され、低クロストーク性能が実装される。以下では、本願の実施形態におけるプリント回路基板内の構造がどのように信号を遮蔽するかが詳細に説明される。

【0069】

プリント回路基板のパッケージ領域内のクロストークは、ホール－ホール結合（差動対ユニットおよび他の差動対ユニットの信号ビアホール５０１間の結合）クロストーク、ホール－トレース結合（信号ビアホール５０１およびトレース間の結合）クロストーク、および、トレース－トレース結合（トレースおよび他のトレース間の結合）クロストークに分けることができる。パッケージ領域の本体は、信号ビアホール５０１および接地ホールにより決まるので、通常は、ホール－ホール結合クロストークが最も重要な考慮対象である。ホール－ホール結合は、電磁結合の原理の観点から見ると、電界結合および磁界結合に分けることができる。通常、電界結合は、２つの信号ビアホール５０１が互いに近くにある場合に明白になる。例えば、同じ行の信号ビアホール５０１においては、異なる差動対ユニットの隣接し合う信号ビアホール５０１間の電界結合により引き起こされる干渉は、信号ビアホール５０１間の相互キャパシタンスと正の相関を呈する。電磁結合でも共通であり、電磁結合により引き起こされる干渉は、信号ビアホール５０１間の相互インダクタンスと正の相関を呈する。

【0070】

干渉源から、電界結合は、相互キャパシタンスを減らすことにより抑制される必要がある。その主なやり方は、攻撃ホール（クロストーク信号を生成する信号ビアホール５０１）および犠牲ホール（クロストークを受ける信号ビアホール５０１）の重なりの面積を減らすか、または、攻撃ホールおよび犠牲ホール間の距離を延ばすというものである。電磁結合は、相互インダクタンスを減らすことにより抑制される必要がある。主な方法は、最も近い基準接地ホールを配置し、リターン電流が横断し、分割されることを阻止し、電磁場の分布を制限することにより、信号ビアホール５０１の逆流を改善するというものである。

【0071】

上述の動作原理に基づいて、図７に示されるように、本願のこの実施形態で提供されるプリント回路基板は、「Ｃ」字形の接地ホールアレイ（プライマリ接地ホール５０２および第１のセカンダリ接地ホール５０３からなるもの）を構築して、電界結合を緩和するように、異なる差動対ユニットの信号ビアホール５０１を分離し、信号ビアホール５０１同士の重なりの面積を減らす。さらに、接地ホールアレイを使用して信号ビアホール５０１の逆流が改善され、各差動対ユニットの信号ビアホール５０１の電磁場が、「Ｃ」字形の接地ホールアレイ内で制限されて、電磁結合が緩和され、最終的には、ホール－ホール結合が抑制される。

【0072】

図８は、異なる差動対ユニット間のクロストーク条件の一例を示す。説明を容易にするために、これらの差動対ユニットは、クロストーク条件に基づいて干渉対および被干渉対に分けられる。干渉対は、他の差動対ユニットを干渉する信号を送る差動対ユニットを意味し、被干渉対は、他の差動対ユニットの信号に干渉される差動対ユニットを意味する。

【0073】

同じ行の干渉対および被干渉対１については、干渉対の１つの信号ビアホールおよび被干渉対１の１つの信号ビアホール、例えば、干渉対の第１の信号ビアホール５０１１および被干渉対１の第２の信号ビアホール５０１２が、互いに近くになっている。通常の接地ホールが第１の信号ビアホール５０１１および第２の信号ビアホール５０１２の間に存在する場合、分離効果は不十分である。したがって、本願のこの実施形態では、「五点形」形状のプライマリ接地ホール５０２が使用され、単一のプライマリ接地ホール５０２の直径が、プライマリホール以外のセカンダリホールを使用して増大されている。２つの側にある信号ビアホール（第１の信号ビアホール５０１１および第２の信号ビアホール５０１２）から見ると、「五点形」形状のプライマリ接地ホール５０２は、リターンパスの面積を増大させ、プライマリ接地ホール５０２の２つの側にある信号ビアホールの直接的な電界結合に対して、面積がより大きな遮蔽が実装される。したがって、「五点形」形状のプライマリ接地ホール５０２は、干渉対が被干渉対１に対して引き起こすクロストークを著しく緩和する。

【0074】

次に、被干渉対２に対する干渉対のクロストークを考慮して、通常、ほとんどのパッケージは、隣接し合う行をシフトさせて、隣接し合う行の差動対の間でのクロストークを緩和するが、速度が５０Ｇｂｐｓ＋に上げられると、このシフトは、高い帯域幅での十分に低いパッケージクロストーク効果を確実にすることはできない。したがって、第１のセカンダリ接地ホール５０３が、差動対ユニットの２つの信号ビアホールの中間からの上向きのシフト後に得られる位置に配置され、干渉対により被干渉対２に引き起こされるクロストークは、第１のセカンダリ接地ホール５０３を使用して効果的に分離される。

【0075】

「五点形」形状のプライマリ接地ホール５０２および第１のセカンダリ接地ホール５０３は、クロストークを減らすという上述の機能を有するだけでなく、他の機能も有することに留意されたい。例えば、「五点形」形状のプライマリ接地ホール５０２は、差動対ユニットの逆流をさらに改善することができ、ほとんどのケースで、差動対ユニットの電磁場が、差動対ユニットの近くでは制限され、これにより、他の差動対ユニット近くの接地ホール（プライマリ接地ホール５０２または第１のセカンダリ接地ホール５０３）への参照が減らされる。したがって、別々の行の差動対ユニット間のクロストークを減らすことも可能である。

【0076】

本願のこの実施形態では、「五点形」形状のプライマリ接地ホール５０２および第１のセカンダリ接地ホール５０３は、全体として考慮される必要があり、複数の差動対ユニットを有するプリント回路基板では、例えば、図８に示される「五点形」形状のプライマリ接地ホール５０２および第１のセカンダリ接地ホール５０３の複数のグループにより形成される複数の「Ｃ」字形の遮蔽構造が、複数の差動対ユニットを別々に囲んで、プリント回路基板の配置面に垂直なホールの方向（Ｚ方向）に沿って信号が伝搬する際に、クロストークを分離するために、差動対ユニット間に良好な縦方向の遮蔽構造が存在することを確実にする。

【0077】

本願で提供される「Ｃ」字形の遮蔽構造が差動対ユニットを遮蔽する機能を有し、ホール－ホール結合クロストークを主に改善することができることを前述の説明から知ることができる。しかし、本願のこの実施形態でのプリント回路基板では、クロストークのホール－ホール結合部分が考慮されるだけでなく、ホール－トレース結合クロストークおよびトレース－トレース結合クロストークも改善することが可能である。

【0078】

図９は、ホール－トレース結合クロストークトおよびトレース－トレース結合クロストークが起こる位置の概略図である。信号ビアホールおよびトレース間のクロストークの表示および説明を容易にするために、干渉対５０５１および被干渉対５０５２が位置する行のビアホール（信号ビアホールおよび接地ホール）のみが示されており、説明を容易にするために、他の行のビアホールは非表示にされている。図９では、１つの干渉対５０５１および１つの被干渉対５０５２のみが説明のための例として使用されていることを理解されたい。複数の差動対ユニットがプリント回路基板内に存在する場合は、図９に示されるものと同様の複数の構造が存在し得る。ホール－トレース結合クロストークおよびトレース－トレース結合クロストークは、任意のプリント回路基板で起こる。信号速度が低い場合、有効帯域幅が相対的に低くなるのでホール－トレース結合およびトレース－トレース結合は相対的に小さくなる。しかし、速度が上げられ、クロストークの仕様要件が高くなった後では、ホール－トレース結合およびトレース－トレース結合の機能は無視することができなくなるか、または、主なボトルネックになりさえする場合もある。

【0079】

干渉対５０５１および被干渉対５０５２がプリント回路基板のトレースに接続されると、干渉対５０５１の信号ビアホールがトレース５０６２に接続され、被干渉対５０５２の信号ビアホールがトレース５０６１に接続される。接地層５０５が、トレース５０６２およびトレース５０６１の間に存在する。他の接地層と区別するために、接地層５０５を第１の接地層と称する。第１の接地層の２つの側にある導体層のトレース（５０６１および５０６２）は、第１の接地層のアンチパッド５０４の外に位置する。

【0080】

トレース５０６２は、干渉対５０５１の相対的に近くにレイアウトされている。最も激しい結合クロストークを伴う領域は、両者（干渉対５０５１およびトレース５０６２）の交差隣接位置に位置する。干渉対５０５１のうち最も強い干渉を伴う部分は、干渉対５０５１のうち、トレース５０６１が位置する層の近くの位置を通る部分である。トレース５０６１のうち最も激しく干渉される部分は、トレース５０６１のうち、干渉対５０５１の近くの位置を通る部分である。干渉を生み出す干渉対５０５１は、プリント回路基板の配置面と垂直であり、干渉されるトレース５０６１は、プリント回路基板内に位置し、配置面と平行である。したがって、干渉の移動方向は、主に３次元である。したがって、ホール－トレース結合クロストークを調整および改善するために接地ホールにより形成される遮蔽構造を要するだけでなく、縦方向に沿って送られる干渉の成分を分離するための接地層を要する。

【0081】

通常、接地層が中空にされた後に得られる領域は、信号ビアホールのアンチパッド５０４である。したがって、接地層による干渉分離効果は、アンチパッド５０４のサイズに依存する。アンチパッド５０４のサイズが大きいほど、接地層上の非金属領域が大きくなり、信号が接地層を通過する可能性が高くなり、接地層による干渉分離効果が悪くなる。一方、アンチパッド５０４のサイズが小さいほど、接地層上の金属領域が小さくなり、接地層による干渉分離効果が良好になる。しかし、本願のこの実施形態では、差動対ユニットの信号ビアホール対について、ダブルアンチパッド５０４が使用され、信号ビアホール対の間の接地層部分が、壊れることなく互いに相互接続および連通し、こうすることで、接地層が中空にされる領域が最小限になり、縦方向に送られる干渉成分の移動が最大限に抑制され、これにより、「Ｃ」字形の遮蔽構造の分離に基づいて、ホール－トレース結合クロストークの抑制がさらに改善される。

【0082】

トレース－トレース結合クロストークにおいては、干渉されるトレースがトレース５０６１であり、干渉トレースがトレース５０６２であると考えられ、これら２つのトレースは同じ層にはないが、接地層５０５を共有する。アンチパッド５０４が、接地層上の信号ビアホールについて対応して配置される必要があるので、接地層５０５は、開口が全くない状態で、完全に閉ざすことはできず、この結果、トレース５０６２のエネルギーが、アンチパッド５０４を通じて、隣接する層のトレース５０６１に結合され得る。したがって、アンチパッド５０４の開口の面積は、トレース－トレース結合に大きな影響を与える。本願のこの実施形態では、アンチパッド５０４は、信号ビアホールと１対１で対応し、これにより、アンチパッド５０４の開口は相対的に小さく、相対的に短い波長を有する信号のみがアンチパッド５０４を通過でき、相対的に長い波長を有する信号はアンチパッド５０４を通過できない。したがって、より多くのトレース－トレース結合干渉を抑制可能である。他の観点では、ダブルアンチパッド５０４が、信号ビアホールの対の間の接地層部分間の接続を維持するので、信号逆流へのアンチパッド５０４の干渉が小さくなり、トレース５０６１およびトレース５０６２は、相対的に大きな互いのリターンパスが相対的に強い相互インダクタンスを有するので相対的に小さな結合を生み出さない。

【0083】

干渉信号が伝搬されるのは、配置面に垂直な方向のみであるということはなく、配置面に平行な方向のみであることもないことを上述の説明から知ることができる。干渉信号の伝搬方向は３次元である。したがって、本願のこの実施形態で提供されるプリント回路基板では、ダブルアンチパッド５０４および接地ホールアレイは、縦方向の干渉および水平方向の干渉に別々には影響しない。代わりに、ダブルアンチパッド５０４および接地ホールアレイは、パッケージ領域内で３次元総合遮蔽構造を形成して、干渉信号の転送を抑制するように、限定された空間内の信号について、各方向での近傍逆流基準を提供する。プリント回路基板の多層空間内では、ダブルアンチパッド５０４により、接地層の分割が最適化され、かつ、平面逆流が改善され、接地ホールアレイにより、縦方向の逆流が改善される。接地ホールアレイ、および、ダブルアンチパッド５０４を使用する接地層は、プリント回路基板内の空間を、小サイズのグリッドユニットに分割し、各グリッドユニットを通過する信号について良好な逆流基準が存在するので、外への干渉移動が抑制される。

【0084】

図１０は、本願の一実施形態によるプリント回路基板の他の概略図である。プリント回路基板は、複数の差動対ユニットを備え、各差動対ユニットは、２つの信号ビアホール６０１を有し、信号ビアホール６０１は、Ｚ方向に沿ってプリント回路基板のいくつかの層構造を通過する。

【0085】

図１１は、差動対ユニットの配列の概略図である。複数の差動対ユニットが、アレイ状に配列されている。差動対ユニットの第１の行は、信号ビアホールＡ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１、および、Ｆ１を含み、差動対ユニットの第２の行は、信号ビアホールＡ２、Ｂ２、Ｃ２、Ｄ２、Ｅ２、および、Ｆ２を含み、差動対ユニットの第３の行は、信号ビアホールＡ３、Ｂ３、Ｃ３、Ｄ３、Ｅ３、および、Ｆ３を含む。図１１では、差動対ユニットの３つの行のみが説明のための例として使用されていることを理解されたい。実際のプリント回路基板では、様々な数量の行の差動対ユニットが、実際の必要性に応じて配置され得る。

【0086】

また、図１２を参照されたい。図１２は、差動対ユニットおよび対応する遮蔽構造を示す。各差動対ユニットは、２つの信号ビアホール６０１を含む。信号ビアホール６０１が通過する各接地層上に、対応して円形のアンチパッド６０４が配置される。遮蔽構造は、プライマリ接地ホール６０２および３つのセカンダリ接地ホール６０３を含む。３つのセカンダリ接地ホール６０３はそれぞれ、２つの信号ビアホール６０１の間に配置された第１のセカンダリ接地ホール、および、プライマリ接地ホール６０２および信号ビアホール６０１の間に配置された第２のセカンダリ接地ホールである。

【0087】

差動対ユニットの信号ビアホール６０１の配列方向は第２の方向（Ｘ方向）であり、信号ビアホール６０１の縦方向を第１の方向（Ｙ方向）と称し、具体的に言うと、第１の方向は、配置面と平行であり、２つの信号ビアホール６０１の配列方向に垂直な方向である。第２の方向に沿った信号ビアホール６０１の２つの側のそれぞれに、１つのプライマリ接地ホール６０２が存在する。プライマリ接地ホール６０２は、プライマリホールおよび４つのセカンダリホールを含む。セカンダリホールは、プライマリホールを中心として接地ホールの周りに分布し、いずれかのセカンダリホールが、そのセカンダリホールの金属化されたホール壁、または、そのセカンダリホールに接続された接地平面を使用してプライマリホールに電気的に接続される。いくつかの例では、単一のプライマリホールのセカンダリホールの数量は、この実施形態のものよりも少なくてもよいが、セカンダリホールの数量は１よりも少なくなるべきではないことを理解されたい。セカンダリホールが分布すると、第１の方向のプライマリ接地ホール６０２の全体幅が増大する必要があり、これにより、第１の方向の各プライマリ接地ホール６０２の幅が、第１の方向の各信号ビアホール６０１の幅よりも大きくなり、これにより、遮蔽効果が改善される。さらに、プライマリ接地ホール６０２が配置されると、２つのプライマリ接地ホール６０２の中心点接続線が、２つの信号ビアホール６０１の中心点接続線に重なって、より多くの差動対ユニット行の配列が容易になる。

【0088】

セカンダリ接地ホール６０３が配置されると、セカンダリ接地ホール６０３の中心点が、２つの信号ビアホール６０１の中心点接続線の一方側に位置し、こうすることで、セカンダリ接地ホール６０３がプライマリ接地ホール６０２と協働して、Ｃ字形の遮蔽構造を形成するようになる。図１２に示されるように、３つのセカンダリ接地ホール６０３は、信号ビアホール６０１の一方側で分布し、プライマリ接地ホール６０２とともにＣ字形の遮蔽構造を形成する。いくつかの実装形態では、セカンダリ接地ホール６０３の数量が、この実施形態でのセカンダリ接地ホールの数量よりも少なくてもよいが、１よりも少ないことはなく、少なくとも１つのセカンダリ接地ホール６０３が、差動対ユニットの２つの信号ビアホール６０１間に位置して、接地ホールとともに「Ｃ」字形の接地ホール遮蔽アレイを形成する。

【0089】

図１１および図１２をともに参照されたい。第２の方向に沿って配列された隣接し合う差動対ユニットが、１つのプライマリ接地ホール６０２を共有し、第２の方向に沿った差動対ユニット間の間隔は１．３ｍｍであり得る。ホールの中心を基準とすると、３つの差動対ユニットを、１０．８ｍｍ以内の１つの行に配列することができる。この実施形態では、隣接し合う行の間の間隔は１．８ｍｍである。信号ビアホールが第１の方向で、縦方向に互いに直接的に向き合う場合に引き起こされる強いクロストークを避けるために、第２の行は、第１の行に対して第２の方向へと左寄りにシフトされる。例えば、シフト距離は１ｍｍであり得る。行をずらして配置することを通じた異なる行の差動対ユニット間のクロストークを改善することに加えて、さらに、隣接し合う行の差動対ユニット間のクロストークがセカンダリ接地ホール６０３を配置することにより減らされる。第２の方向に沿って、異なるユニットの複数のセカンダリ接地ホール６０３および複数のプライマリ接地ホール６０２が、１つの行の接地ホールアレイを形成して、行間クロストークを効果的に遮蔽する。セカンダリ接地ホール６０３およびプライマリ接地ホール６０２が協働して、差動対ユニットのための「Ｃ」字形の遮蔽構造を形成し、トレースの配線が容易になるように、第１の方向に沿った側のみで信号ビアホールが開口されることを上述の説明から知ることができる。

【0090】

この実施形態では、信号ビアホール６０１の側壁が、金属を用いて電気めっきされて、信号を転送するための導電層が形成される。いくつかの実装形態では、信号ビアホール６０１の金属層は、プリント回路基板全体の厚みを覆っていても、ブラインドホールの形態またはバックドリルの工程で、プリント回路基板全体の厚みを覆っていなくてもよい。プリント回路基板の厚みに垂直な方向を第３の方向（Ｚ方向）と称し、これは、第２の方向および第１の方向が位置する平面と垂直である。プライマリ接地ホール６０２およびセカンダリ接地ホール６０３について、第１の方向でのプライマリ接地ホール６０２およびセカンダリ接地ホール６０３の側壁の金属層の長さは、第１の方向での信号ビアホール６０１の長さ以上である必要がある。ビアホールの側壁の金属は、銅、アルミニウム、および、銀などの導電金属材料を含むが、これに限定されず、金属の処理工程は、電気めっき加工、蒸着、スパッタリング、無電解めっき加工、または、気相成長を含むが、これらに限定されない。

【0091】

信号基準として使用される接地層が、プリント回路基板の内側に配置される。差動対ユニットについて、差動対ユニットの各信号ビアホールに対応するアンチパッド６０４が、差動対ユニットが通過する各接地層に適用され、すなわち、ダブルアンチパッド６０４が、差動対ユニットの信号ビアホール６０１に対応するように使用される。ダブルアンチパッド６０４は、基準信号をバイパスし、接地層によるビアホールのインピーダンスを制御するという従来型機能を実装するだけでなく、信号ビアホール間の接地層の相互接続を維持するので、単一のアンチパッド６０４が、接地層上に相対的に小さな開口を有し、上述の接地ホール遮蔽アレイとともに３次元の十字形接地相互接続グリッドを形成し、ホール－ホール結合クロストーク、ホール－トレース結合クロストーク、および、トレース－トレース結合クロストークへの抑制効果が改善される。他のいくつかの実装形態では、アンチパッドの形状には、円、矩形、正方形、および、楕円などが含まれるが、これらに限定されず、ただし、ダブルアンチパッドが、信号ビアホール間の接地層の相互接続を維持可能であることが確実になる必要がある。

【0092】

この実施形態では、プライマリ接地ホール６０２のプライマリホールは圧入ビアホールであり、セカンダリホールはプライマリホールの周りで分布する。セカンダリホールはコネクタのピンを収容する必要がないので、セカンダリホールのホール直径は、より小さくすることができ、通常、セカンダリホールのビアホールパッドは相対的に小さくされる。

【0093】

図１３は、本願の一実施形態による他の遮蔽構造の概略図である。プリント回路基板上のビアホールは、信号ビアホール６００１、プライマリ接地ホール６００２、および、セカンダリ接地ホール６００３を含む。プライマリ接地ホール６００２は、２つのプライマリホール６００２１および１つのセカンダリホール６００２２を含むプライマリ－セカンダリ接地ホールである。セカンダリホール６００２２は、２つのプライマリホール６００２１の間に位置し、これらのプライマリホール６００２１に別々に連通し、かつ、電気的に接続される。例えば、セカンダリホール６００２２は、２つのプライマリホール６００２１の間に位置し、これら３つのホールは、第１の方向に配列されるか、または、第１の方向に対して傾斜した方向に配列される。

【0094】

２つのプライマリホール６００２１は、コネクタの接地ピンに接続され、セカンダリホール６００２２は、コネクタのピンに直接的には接続されず、セカンダリホール６００２２内の側壁金属を使用して２つのプライマリホール６００２１に接続され、こうすることで、第１の方向でのプライマリ－セカンダリ接地ホール６００２全体の幅が、信号ビアホール６００１の第１の方向での幅よりも著しく大きくなり、これにより、第１の方向の同じ行の異なる差動対ユニット間の分離が改善される。さらに、セカンダリ接地ホールは、差動対ユニットの２つのビアホール６００１の中心の第１の方向に存在して、プライマリ接地ホール６００２とともに「Ｃ」字形の接地ホール遮蔽アレイを形成する。具体的には、「Ｃ」字形接地ホール遮蔽アレイと協働するために、ダブルアンチパッド６００４は、信号ビアホール６００１が通過する基準接地平面６００５に配置される必要がある。図１３では、アンチパッド６００４は矩形形状である。

【0095】

本願のこの実施形態で提供されるプリント回路基板の信号クロストークへの効果の理解を容易にするために、本願のこの実施形態で提供されるプリント回路基板および従来技術でのプリント回路基板に全波シミュレーションが実行される。シミュレーション結果について、表１を参照されたい。表１では、図１１のＣ２Ｄ２が干渉対として使用され、干渉対の周りの８個の差動対が近端クロストークまたは遠端クロストークを同時に引き起こす際の総合的クロストークが単独で考慮される。
［表１］

【表1】

【0096】

既存の従来型プリント回路基板と比較して、この実施形態で提供されるプリント回路基板は、ホール間の結合クロストークの効果がより低いことを表１から知ることができる。さらに、この実施形態で使用されるダブルアンチパッドは、層のシフトにより引き起こされる、ホール－トレース結合およびトレース－トレース結合の劣化を最大限に抑制する。

【0097】

プリント回路基板の作製中に、アンチパッドが、各層の作製中のずれに起因して７ミルだけ第２の方向からずれると、従来式の単一アンチパッド中空設計のものと比較して、円形ダブルアンチパッドが「Ｃ」字形の遮蔽接地ホールアレイと協働する後に得られるホール－トレース結合抑制ゲインは、１４ＧＨｚで３．６ｄＢ、２８ＧＨｚで４．１ｄＢのＭＤＮＥＸＴゲイン、および、１４ＧＨｚで３．６ｄＢ、２８ＧＨｚで４．８ｄＢのＭＤＦＥＸＴゲインに達する。

【0098】

層のシフトにより、アンチパッドが第２の方向に７ミルだけずらされると、従来式の単一円アンチパッド中空設計のものと比較して、円形ダブルアンチパッドが「Ｃ」字形の遮蔽接地ホールアレイと協働する後に得られるトレース－トレース結合抑制ゲインは、１４ＧＨｚで４．２ｄＢ、２８ＧＨｚで６．１ｄＢのＭＤＮＥＸＴゲイン、および、１４ＧＨｚで６．６ｄＢ、２８ＧＨｚで６．２ｄＢのＭＤＦＥＸＴゲインに達する。

【0099】

図１４は、チップと協働するプリント回路基板のビアホールおよび接地ホールの配列の概略図である。図１５は、図１４に対応する３次元構造の概略図である。

【0100】

プリント回路基板の一部分は、チップのピン全てのパッド、および、これらのパッドに対応するビアホール領域に対応し、プリント回路基板は、複数の差動対ユニットグループを有する。図１４に示されるように、この実施形態でのチップパッド２０１２は、等しく離隔された４×８マトリクス状で行および列に分布されている。他のいくつかの実装形態では、チップパッドは、特定の規則に応じて、等しく離隔または不等に離隔するように周期的に分布され得る。４×８チップパッド２０１２では、８対の差動対ユニットを高密度で配列することができ、信号インテグリティも良好である。割り当てられる様々な信号網属性に応じて、チップパッド２０１２は、チップの信号ピンに対応する信号パッド２０１２１、および、チップの接地ピンに対応する接地パッド２０１２２に分けられる。説明を容易にするために、信号パッド２０１２１の対が沿うように位置する直線が、第１の方向を示し、第１の方向に垂直で、プリント回路基板の平面に沿った方向が、第２の方向である。

【0101】

第１の方向に沿って、２つの隣接する信号パッド２０１２１が差動対ユニットグループとなり、信号パッド２０１２１の２つの側のそれぞれに接地パッド２０１２２が存在する。１つの接地パッド２０１２２が、２つの隣接する差動対ユニットグループの間に存在する。第２の方向に沿って、２つの最接近差動対ユニットグループが、第１の方向に間隔を取るチップパッドの長さだけ互い違いに配置されることで、隣接し合う行の２つの差動対ユニットグループが直接的に互いに向き合う場合に引き起こされる相対的に大きなクロストークが避けられる。

【0102】

上述の配列では、接地パッドを分離し、隣接し合う行の差動対ユニットを互い違いに配置する方法を使用してクロストークを可能な限り減らしているが、コンパクトな空間では、リンク性能を限定する、信号パッドおよびトレース間での相対的に明白なパッケージクロストークが依然存在する。

【0103】

プリント回路基板の様々な層のトレースへと、チップパッド上の信号をルーティングするために、信号パッド２０１２１間に信号ビアホール２０１３が配置され、ビアホール２０１３の直径は８ミルである。これは通常、ビアインパッド工程を使用して完了される。異なる差動対ユニットの信号ビアホール２０１３間のクロストークを分離し、また、信号ビアホール２０１３内で送信される信号の接地リターンパスを提供するために、接地パッド２０１２２の間にプライマリ接地ビアホール２０１４が配置される。プライマリ接地ビアホール２０１４は、第２の方向に分布された３つの接地ビアホールを含み、これらビアホールのそれぞれの直径は８ミルであり、第２の方向でのビアホール間の中心距離は７ミルである。接地パッド２０１２２上に位置するビアホールがプライマリホールであり、２つの側にあり、第２の方向に沿って分布されたビアホールがセカンダリホールであり、２つのセカンダリホールのそれぞれのホール壁金属が、プライマリホールのホール壁金属に電気的に接続され、こうすることで、３つのビアホールにより形成されるプライマリ接地ビアホール２０１４の第２の方向での長さが、信号ビアホール２０１３の第２の方向での長さよりも大きくなって、第１の方向に沿った隣接し合う差動対ユニット間のクロストークが効果的に分離される。

【0104】

さらに、いずれかの差動対ユニットの２つの信号パッド２０１２１の間では、第２の方向に沿って７ミル上向きの位置にセカンダリ接地ホール２０１５が配置され、セカンダリ接地ホール２０１５のドリルホール直径は８ミルである。セカンダリ接地ホール２０１５は、隣接し合う行の差動対ユニット間のクロストークを効果的に減らすことが可能である。差動対ユニットの対では、セカンダリ接地ホール２０１５が、２つの側にあるプライマリ接地ビアホール２０１４と協働して、「Ｃ」字形の接地ホール遮蔽構造を形成する。パッケージ全体で見ると、複数のこうした組み合わせが、パッケージ内で「Ｃ」字形の接地ホール遮蔽アレイを形成し、こうすることで、ホール－ホール結合クロストークが効果的に減らされる。

【0105】

この実施形態では、チップパッド２０１２が位置する頂部層には基準接地層が配置されないが、設計要件に応じて、プリント回路基板の内部層に複数の接地層２０１１が配置される。信号ビアホール２０１３をバイパスするために、信号ビアホール２０１３が通過する接地層２０１１上で、接地層２０１１が、信号ビアホールを中心として中空にされて、アンチパッド２０１６が形成され、この実施形態では、アンチパッド２０１６は円形状である。プライマリ接地ビアホール２０１４およびセカンダリ接地ホール２０１５は全て、基準接地層２０１１に接続される必要があることを理解されたい。ダブルアンチパッド２０１６は、「Ｃ」字形の接地ホール遮蔽アレイと協働することにより、パッケージ領域内でトレース－トレース結合クロストークおよびホール－トレース結合クロストークを効果的に改善することが可能である。

【0106】

本願の一実施形態では、バックプレーンアーキテクチャシステムがさらに提供される。バックプレーンアーキテクチャシステムは、バックプレーン、および、バックプレーンに接続されるコネクタを含む。具体的な接続方式については、図１の接続方式を参照されたい。バックプレーンは、上述の実装可能な特定の解決法のうちのいずれか１つによるプリント回路基板である。上述の技術的解決法では、各信号が１つのアンチパッドに対応し、接地層がアンチパッドの間に存在するので、トレースに対する、アンチパッドを通過した後での隣接層の信号ビアホールまたはトレースの信号の干渉が減らされ、プリント回路基板でのクロストークの問題が解決される。さらに、プライマリ接地ホールおよび第１のセカンダリ接地ホールが、遮蔽構造を形成して、差動対ユニットおよび他の差動対ユニットの間のクロストークを減らし、プリント回路基板のクロストークの問題を解決するので、プリント回路基板上でのソケットの密集配列が容易になる。

【0107】

本願の一実施形態では、通信デバイスがさらに提供される。通信デバイスは、機器室内のベースステーションまたはキャビネットなどの通信装置であり得る。通信デバイスは、キャビネットおよび上述の実装可能な特定の解決法のうちのいずれか１つによるプリント回路基板を含む。プリント回路基板はキャビネットに挿入される。上述の技術的解決法では、各信号が１つのアンチパッドに対応し、接地層がアンチパッドの間に存在するので、トレースに対する、アンチパッドを通過した後での隣接層の信号ビアホールまたはトレースの信号の干渉が減らされ、プリント回路基板でのクロストークの問題が解決される。さらに、プライマリ接地ホールおよび第１のセカンダリ接地ホールが、遮蔽構造を形成して、差動対ユニットおよび他の差動対ユニットの間のクロストークを減らし、プリント回路基板のクロストークの問題を解決するので、プリント回路基板上でのソケットの密集配列が容易になる。

【0108】

当業者が本願の範囲から逸脱せずに、本願に様々な修正および変形を加えることができることは明らかである。本願のこれらの修正および変形が、以下の特許請求の範囲およびその均等な技術により定義される保護範囲に含まれる限り、本願はこれらの修正および変形を包含することが意図されている。
［その他の可能な項目］
（項目１）
積み重ねて配置された複数の層構造を備えるプリント回路基板であって、前記複数の層構造が、交互に配列された接地層および導体層を有し、前記複数の層構造のうちの最も外側の層に位置する層構造が、配置面を有し；
前記プリント回路基板が、前記配置面に配置された、差動対ユニット、および、前記差動対ユニットを遮蔽するための遮蔽構造をさらに備え；
前記差動対ユニットが、２つの信号ビアホールを有し、各信号ビアホールが、少なくともいくつかの接地層および導体層を通過しており、前記導体層のうちの１つにおけるトレースに接続されており、各信号ビアホールに対応するアンチパッドが、前記信号ビアホールが通過している接地層上に配置されており、前記２つの信号ビアホールに対応する前記アンチパッドが、間隔を置いて配列されており；
前記遮蔽構造が、前記配置面に配置された、２つのプライマリ接地ホールおよび第１のセカンダリ接地ホールを有し、前記２つのプライマリ接地ホールが、前記差動対ユニットの２つの側に位置しており、前記第１のセカンダリ接地ホールが、前記２つの信号ビアホールの間に位置しており、前記プライマリ接地ホールおよび前記第１のセカンダリ接地ホールが別々に、前記導体層および前記接地層を通過しており、前記プライマリ接地ホールおよび前記第１のセカンダリ接地ホールが別々に、前記プライマリ接地ホールおよび前記第１のセカンダリ接地ホールが通過している接地層に接地されている、
プリント回路基板。
（項目２）
第１の接地層の２つの側にある導体層のトレースが、前記第１の接地層のアンチパッドの外に位置し、前記第１の接地層が、各信号ビアホールが通過している接地層である、項目１に記載のプリント回路基板。
（項目３）
複数の差動対ユニットが存在しており、隣接し合う差動対ユニットが、プライマリ接地ホールを共有している、項目１に記載のプリント回路基板。
（項目４）
第１の方向での各プライマリ接地ホールの幅が、前記第１の方向での各信号ビアホールの幅よりも大きく；
前記第１の方向が、前記配置面に平行であり、前記２つの信号ビアホールの配列方向に垂直な方向である、項目３に記載のプリント回路基板。
（項目５）
各プライマリ接地ホールが、プライマリホール、および、前記プライマリホールを囲む少なくとも１つのセカンダリホールを含み、前記プライマリホールが、各セカンダリホールに連通しており、かつ、電気的に接続されている、項目４に記載のプリント回路基板。
（項目６）
各プライマリ接地ホールが、２つのプライマリホール、および、前記２つのプライマリホールの間に位置するセカンダリホールを含み、前記セカンダリホールが、前記２つのプライマリホールに別々に連通しており、かつ、電気的に接続されている、項目４に記載のプリント回路基板。
（項目７）
前記２つのプライマリ接地ホールおよび前記第１のセカンダリ接地ホールが、前記差動対ユニットを包み込むＣ字形の遮蔽構造を形成している、項目１から６のうちのいずれか１項目に記載のプリント回路基板。
（項目８）
前記プライマリ接地ホールが、プライマリホールおよび前記プライマリホールを囲む少なくとも１つのセカンダリホールを含む際に、
前記２つのプライマリ接地ホールの中心点接続線が、前記２つの信号ビアホールの中心点接続線に重なっている、項目７に記載のプリント回路基板。
（項目９）
前記第１のセカンダリ接地ホールの中心点が、前記２つの信号ビアホールの中心点接続線の１つの側に位置している、項目７または８に記載のプリント回路基板。
（項目１０）
２つの第１のセカンダリ接地ホールが存在し、２つの第１のセカンダリ接地ホールの中心点が、前記２つの信号ビアホールの前記中心点接続線の２つの側のそれぞれに位置する、項目７または８に記載のプリント回路基板。
（項目１１）
前記遮蔽構造が、前記プライマリ接地ホールおよび隣接する信号ビアホールの間に配置された第２のセカンダリ接地ホールをさらに有する、項目７から１０のうちのいずれか１項目に記載のプリント回路基板。
（項目１２）
バックプレーンおよび前記バックプレーンに接続されたコネクタを備え、前記バックプレーンが、項目１から１１のうちのいずれか１項目に記載のプリント回路基板である、バックプレーンアーキテクチャシステム。
（項目１３）
キャビネットおよび項目１から１１のうちのいずれか１項目に記載のプリント回路基板を備え、前記プリント回路基板が、前記キャビネットに挿入されている、通信デバイス。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【国際調査報告】