特表 2023-551331 パッケージングモジュールおよび電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-12-07

(54)【発明の名称】パッケージングモジュールおよび電子デバイス

(51)【国際特許分類】

   H01L 25/04 20230101AFI20231130BHJP

   H01L 23/12 20060101ALI20231130BHJP

   H01L 25/07 20060101ALI20231130BHJP

【ＦＩ】

H01L25/04 Z

H01L23/12 N

H01L23/12 501B

H01L25/08 E

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023532830

(86)(22)【出願日】2021-06-02

(85)【翻訳文提出日】2023-07-11

(86)【国際出願番号】 CN2021097931

(87)【国際公開番号】W WO2022110746

(87)【国際公開日】2022-06-02

(31)【優先権主張番号】202011380744.2

(32)【優先日】2020-11-30

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133569

【弁理士】

【氏名又は名称】野村 進

(72)【発明者】

【氏名】▲姫▼ 忠礼

(72)【発明者】

【氏名】徐 ▲偉▼

(57)【要約】

本出願は、パッケージングモジュールおよび電子デバイスを提供する。パッケージングモジュールは、積層状に配置された基板層と、基板層上に積層された複数のチップ層とを含む。基板層は、複数のチップ層を支持する支持構造体として機能する。複数のチップ層は、最上チップ層を含み、最上チップ層は、複数のチップ層の中で基板層から最も遠いチップ層である。最上チップ層は第1のチップを含み、第1のチップの接続面は基板層に面し、第1のチップの接続面は、第1の導体を使用することによって隣接チップ層のチップに導電的に接続される。前述の技術的解決策では、使用される基板の数を低減し、パッケージングモジュールの厚さをさらに低減するために、すべてのチップが1枚の基板（基板層）によって支持される。加えて、第1のチップの接続面が基板層に面するので、第1のチップおよび別のチップに接続された第1の導体が追加の空間を占有せずに、パッケージングモジュールの厚さを低減し、パッケージングモジュールの小型化を容易にする。

【特許請求の範囲】

【請求項1】

基板層と、前記基板層上に積層された複数のチップ層とを含む、パッケージングモジュールであって、前記複数のチップ層は最上チップ層を含み、前記最上チップ層は前記基板層から最も遠いチップ層であり、
前記最上チップ層は第1のチップを含み、前記第1のチップの接続面は前記基板層に面し、前記第1のチップの前記接続面は、第1の導体を使用することによって、隣接チップ層のチップに導電的に接続されている、パッケージングモジュール。

【請求項2】

前記隣接チップ層の前記チップの接続面は前記基板層に面し、前記第1の導体の一端は前記第1のチップの前記接続面に接続されており、他端は前記隣接チップ層の前記チップの前記接続面に接続されている、請求項1に記載のパッケージングモジュール。

【請求項3】

前記第1の導体は、前記第1のチップの前記基板層に面する側に位置する、請求項1または2に記載のパッケージングモジュール。

【請求項4】

前記第1のチップの前記接続面に、前記隣接チップ層の前記チップの上面に対して露出した接続領域が設けられており、前記第1の導体の一端は前記露出した接続領域に接続されている、請求項1から3のいずれか一項に記載のパッケージングモジュール。

【請求項5】

前記隣接チップ層は1つまたは複数のチップを含み、前記1つまたは複数のチップの1つまたは複数の接続面は、前記基板層に面するか、またはすべて前記基板層に面し、前記基板層の回路層に導電的に接続されており、前記第1のチップの前記接続面は、1つの第1の導体を使用することによって、前記1つまたは複数のチップの前記1つまたは複数の接続面のいずれかに接続されている、請求項1から4のいずれか一項に記載のパッケージングモジュール。

【請求項6】

前記隣接チップ層は複数のチップを含み、前記複数のチップは第2のチップおよび第3のチップを含み、前記第2のチップの接続面および前記第3のチップの接続面は両方とも前記基板層に面し、前記第2のチップおよび前記第3のチップは、前記基板層の前記回路層に別々に導電的に接続されており、
前記第1のチップは、前記第1の導体を使用することによって前記第2のチップに導電的に接続されているか、または、
前記第1のチップは、1つの第1の導体を使用することによって前記第2のチップに導電的に接続されており、前記第1のチップは、別の第1の導体を使用することによって前記第3のチップに導電的に接続されている、請求項5に記載のパッケージングモジュール。

【請求項7】

前記隣接チップ層は複数のチップを含み、前記複数のチップは第4のチップおよび第5のチップを含み、前記第4のチップの接続面は前記基板層に面し、前記第1のチップの前記接続面は、前記第1の導体を使用することによって前記第4のチップの前記接続面に導電的に接続されており、
前記第5のチップの接続面は前記基板層から離れており、前記第5のチップの前記接続面は、第2の導体を使用することによって前記基板層の前記回路層に導電的に接続されている、請求項5に記載のパッケージングモジュール。

【請求項8】

前記基板層に、前記第1の導体を回避するための回避溝が設けられている、請求項6または7に記載のパッケージングモジュール。

【請求項9】

前記複数のチップ層は最下チップ層をさらに含み、前記最下チップ層は前記基板層に最も近いチップ層であり、前記隣接チップ層は前記最下チップ層と前記最上チップ層との間に位置し、
前記隣接チップ層に位置するチップは第6のチップを含み、前記第6のチップの接続面は前記基板層に面し、前記最下チップ層に位置するチップは第7のチップを含み、前記第7のチップの接続面は前記基板層に面し、前記基板層の回路層に導電的に接続されており、
前記第6のチップの前記接続面は、1つの第1の導体を使用することによって前記第1のチップの前記接続面に導電的に接続されており、別の第1の導体を使用することによって前記第7のチップの前記接続面に導電的に接続されている、請求項1から4のいずれか一項に記載のパッケージングモジュール。

【請求項10】

前記パッケージングモジュールは、前記基板層に配置された埋め込みチップをさらに含み、前記埋め込みチップは、前記基板層の前記回路層に導電的に接続されている、請求項1から9のいずれか一項に記載のパッケージングモジュール。

【請求項11】

前記複数のチップ層は最下チップ層をさらに含み、前記最下チップ層は前記基板層に最も近いチップ層であり、前記隣接チップ層は前記最下チップ層と前記最上チップ層との間に位置し、
前記隣接チップ層に位置するチップは第8のチップを含み、前記第7のチップの接続面は前記基板層に面し、前記最下チップ層に位置するチップは第9のチップを含み、前記第9のチップの接続面は前記基板層に面し、前記基板層の回路層に導電的に接続されており、
前記第1のチップの前記接続面は、前記第1の導体を使用することによって前記第8のチップの前記接続面に導電的に接続されており、
前記第9のチップの前記接続面は、第3の導体を使用することによって前記基板層の前記回路層に導電的に接続されている、請求項1から4のいずれか一項に記載のパッケージングモジュール。

【請求項12】

前記複数のチップ層の中の隣接チップ層は接合されている、請求項1から11のいずれか一項に記載のパッケージングモジュール。

【請求項13】

ハウジングと、前記ハウジング内に配置された請求項1から12のいずれか一項に記載のパッケージングモジュールとを含む、電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、2020年11月30日に中国国家知識産権局に出願された「パッケージングモジュールおよび電子デバイス」という名称の中国特許出願第202011380744．2号の優先権を主張し、その全体は参照により本明細書に組み込まれる。

【0002】

本出願は、チップパッケージング技術の分野に関し、特に、パッケージングモジュールおよび電子デバイスに関する。

【背景技術】

【0003】

半導体部品は、携帯電話やスマートウォッチなどの電子デバイスに広く使用されており、電子デバイスの主たる電子部品として使用されている。電子デバイスの薄型化の進展に伴い、パッケージングモジュールのサイズが、電子デバイスのさらなる薄型化を制限する主要因となっている。

【0004】

半導体産業の継続的な発展に伴い、半導体部品のサイズはより小型化し、半導体部品の内部電子部品の密度はより高くなりつつある。加えて、占有空間をさらに削減するために、複数の半導体部品が積層され、パッケージ化されてパッケージングモジュールを形成する。しかしながら、電子デバイス内のシステムレベルのパッケージングモジュールの場合、システムレベルのパッケージングモジュールは比較的多数のチップを保持する必要があり、チップが保持される場合に比較的多数の基板が使用されるので、パッケージングモジュールは、小型化をさらに実現することができず、既存の電子デバイスの小型化要件が満たされることができない。

【発明の概要】

【課題を解決するための手段】

【0005】

本出願は、パッケージングモジュールのサイズを改善し、パッケージングモジュールの小型化の進展を容易にするために、パッケージングモジュールおよび電子デバイスを提供する。

【0006】

第1の態様によれば、パッケージングモジュールが提供される。パッケージングモジュールは、積層状に配置された基板層と、基板層上に積層された複数のチップ層とを含む。基板層は、複数のチップ層を支持する支持構造体として機能する。加えて、基板層には、チップ層に導電的に接続される、回路層も設けられ、それによって、パッケージングモジュールの機能を実現する。複数のチップ層は、最上チップ層を含み、最上チップ層は、複数のチップ層の中で基板層から最も遠いチップ層である。最上チップ層は第1のチップを含み、第1のチップの接続面は基板層に面し、第1のチップの接続面は、第1の導体を使用することによって隣接チップ層のチップに導電的に接続される。前述の技術的解決策では、使用される基板の数を低減し、パッケージングモジュールの厚さをさらに低減するために、すべてのチップが1枚の基板（基板層）によって支持される。加えて、第1のチップの接続面が基板層に面するので、第1のチップおよび別のチップに接続された第1の導体が追加の空間を占有せずに、パッケージングモジュールの厚さを低減し、パッケージングモジュールの小型化を容易にする。

【0007】

特定の可能な実装形態では、隣接チップ層のチップの接続面は基板層に面し、第1の導体の一端は第1のチップの接続面に接続され、他端は隣接チップ層のチップの接続面に接続される。したがって、第1の導体の配置が容易になる。

【0008】

特定の可能な実装形態では、第1の導体は、第1のチップの基板層に面する側に位置する。これは、パッケージングモジュールの高さに対する第1の導体の影響を低減する。

【0009】

特定の可能な実装形態では、第1のチップの接続面には、隣接チップ層のチップの上面に対して露出した接続領域が設けられ、第1の導体の一端は露出した接続領域に接続される。したがって、第1の導体の配置が容易になる。

【0010】

特定の可能な実装形態では、第1のチップの接続領域は、第1のチップの接続面の縁部領域または中央領域に位置する。したがって、第1の導体の配置が容易になる。

【0011】

特定の可能な実装形態では、導体は、異なる層のチップ間の接続を容易にするために、ボンディングワイヤである。

【0012】

特定の可能な実装形態では、隣接チップ層は最上チップ層よりも基板層に近く、隣接チップ層は1つまたは複数のチップを含む。1つまたは複数のチップの1つまたは複数の接続面は、基板層に面するか、またはすべて基板層に面し、基板層の回路層に導電的に接続される。第1のチップの接続面は、1つの第1の導体を使用することによって、1つまたは複数のチップの1つまたは複数の接続面のいずれかに接続される。パッケージングモジュールの機能を実現するために2つのチップ層が使用される。

【0013】

特定の可能な実装形態では、隣接チップ層は複数のチップを含み、複数のチップは第2のチップおよび第3のチップを含む。第2のチップおよび第3のチップの接続面は両方とも基板層に面し、第2のチップおよび第3のチップは、基板層の回路層に別々に導電的に接続される。第1のチップは、第1の導体を使用することによって第2のチップに導電的に接続されるか、または、第1のチップは、1つの第1の導体を使用することによって第2のチップに導電的に接続され、第1のチップは、別の第1の導体を使用することによって第3のチップに導電的に接続される。パッケージングモジュールの機能を実現するために2つのチップ層が使用される。

【0014】

特定の可能な実装形態では、隣接チップ層は複数のチップを含み、複数のチップは第4のチップおよび第5のチップを含む。第4のチップの接続面は基板層に面し、第1のチップの接続面は、第1の導体を使用することによって第4のチップの接続面に導電的に接続される。第5のチップの接続面は基板層から離れており、第5のチップの接続面は、第2の導体を使用することによって基板層の回路層に導電的に接続される。パッケージングモジュールの機能を実現するために2つのチップ層が使用される。

【0015】

特定の可能な実装形態では、基板層には、第1の導体を回避するための回避溝が設けられる。パッケージングモジュールの厚さがさらに低減される。

【0016】

特定の可能な実装形態では、複数のチップ層は最下チップ層をさらに含み、最下チップ層は基板層に最も近いチップ層であり、隣接チップ層は最下チップ層と最上チップ層との間に位置する。

【0017】

隣接チップ層に位置するチップは第6のチップを含み、第6のチップの接続面は基板層に面する。最下チップ層に位置するチップは第7のチップを含み、第7のチップの接続面は基板層に面し、基板層の回路層に導電的に接続される。第6のチップの接続面は、1つの第1の導体を使用することによって第1のチップの接続面に導電的に接続され、別の第1の導体を使用することによって第7のチップの接続面に導電的に接続される。パッケージングモジュールの機能を実現するために3つのチップ層が使用される。

【0018】

特定の可能な実装形態では、パッケージングモジュールは、基板層に配置された埋め込みチップをさらに含み、埋め込みチップは、基板層の回路層に導電的に接続される。パッケージングモジュールの厚さがさらに低減される。

【0019】

特定の可能な実装形態では、複数のチップ層は最下チップ層をさらに含み、最下チップ層は基板層に最も近いチップ層であり、隣接チップ層は最下チップ層と最上チップ層との間に位置する。

【0020】

隣接チップ層に位置するチップは第8のチップを含み、第7のチップの接続面は基板層に面する。最下チップ層に位置するチップは第9のチップを含み、第9のチップの接続面は基板層に面し、基板層の回路層に導電的に接続される。第1のチップの接続面は、第1の導体を使用することによって第8のチップの接続面に導電的に接続され、第9のチップの接続面は、第3の導体を使用することによって基板層の回路層に導電的に接続される。パッケージングモジュールの機能を実現するために3つのチップ層が使用される。

【0021】

特定の可能な実装形態では、複数のチップ層の中の隣接チップ層が接合される。これは、チップ層間の固定を容易にする。

【0022】

特定の可能な実装形態では、パッケージングモジュールは、複数のチップ層をパッケージ化するパッケージング層をさらに含む。これは、チップの安全性を向上させる。

【0023】

第2の態様によれば、電子デバイスが提供され、電子デバイスは、ハウジングと、ハウジング内に配置された前述の実装形態のいずれか1つによるパッケージングモジュールとを含む。前述の技術的解決策では、使用される基板の数を低減し、パッケージングモジュールの厚さをさらに低減するために、すべてのチップが1枚の基板（基板層）によって支持される。加えて、第1のチップの接続面が基板層に面するので、第1のチップおよび別のチップに接続された第1の導体が追加の空間を占有せずに、パッケージングモジュールの厚さを低減し、パッケージングモジュールの小型化を容易にする。

【図面の簡単な説明】

【0024】

【図1】従来技術におけるパッケージングモジュールの適用シナリオの概略図である。

【図2】従来技術におけるパッケージングモジュールの概略構造図である。

【図3】本出願の一実施形態によるパッケージングモジュールの概略構造図である。

【図4a】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4b】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4c】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4d】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4e】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4f】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4g】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図5】本出願の一実施形態による別のパッケージングモジュールの概略構造図である。

【図6】本出願の一実施形態による別のパッケージングモジュールの概略構造図である。

【図7】本出願の一実施形態による別のパッケージングモジュールの概略構造図である。

【図8】本出願の一実施形態による別のパッケージングモジュールの概略構造図である。

【図9】本出願の一実施形態による別のパッケージングモジュールの概略構造図である。

【発明を実施するための形態】

【0025】

以下は、添付の図面を参照して本出願の実施形態をさらに説明する。

【0026】

本出願の実施形態で提供されるパッケージングモジュールの理解を容易にするために、パッケージングモジュールの適用シナリオがまず説明される。

【0027】

本出願の実施形態で提供されるパッケージングモジュールは、携帯電話やスマートウォッチなどの電子デバイスに適用される。図1は、電子デバイスに適用されているパッケージングモジュールの概略構造図である。電子デバイスは、ハウジング100と、ハウジング100内に配置されたメインプレート200とを含む。パッケージングモジュール300は、メインプレート200上に固定され、メインプレート200に導電的に接続されている。

【0028】

従来のシステムレベルのパッケージングモジュールが図2に示されている。パッケージングモジュールは、積層状に配置された第1の基板1と第2の基板2とを含み、第1の基板1と第2の基板2は、はんだボールを使用することによって接続されている。第1の基板1はチップ6を保持し、チップ6は、はんだボールを使用することによって第1の基板1に接続されており、第1の基板1と第2の基板2との間に位置する。第2の基板2は、積層されたチップ3およびチップ4と、チップ3およびチップ4をパッケージ化するパッケージング層5とを保持する。チップ3およびチップ4は、ポジティブマウント式に配置されている。具体的には、チップ3の接続面とチップ4の接続面は、チップの上面（チップの第2の基板2から離れた表面）に位置する。本出願のこの実施形態では、チップの接続面とは、チップに、別のチップまたは回路層への導電接続に使用されるはんだパッドまたは窓が設けられた表面を指す。チップ3およびチップ4が第2の基板2に接続される場合、チップ3の接続面およびチップ4の接続面は、ボンディングワイヤ7を使用することによって別々に第2の基板2に接続される。図2から、従来技術におけるパッケージングモジュールは、少なくとも2枚の基板（第1の基板1および第2の基板2）を含み、ボンディングワイヤ7の高さが、パッケージングモジュールの高さ方向に沿って確保される必要があることが分かる。電子デバイスの小型化の進展に伴い、電子デバイスの内部空間も徐々に縮小される。その結果、従来技術におけるパッケージングモジュールは、小型化された電子デバイスに適用できなくなり、電子デバイスのさらなる小型化を制限する主要因となる。したがって、本出願の一実施形態は、パッケージングモジュール内のチップの組み合わせ方を改善することによってパッケージングモジュールをさらに小型化するための、パッケージングモジュールを提供する。以下は、特定の添付の図面を参照して、本出願の実施形態で提供されるパッケージングモジュールを詳細に説明する。

【0029】

本出願の実施形態で提供されるパッケージングモジュールは、システムレベルのパッケージングモジュールであり、システムレベルのパッケージングモジュールは、CPU（central processing unit、中央処理装置）、SOC（System－on－a－Chip、システムオンチップ）、DRAM（Dynamic Random Access Memory、ダイナミックランダムアクセスメモリ）、およびNAND（NAND flash memory、コンピュータフラッシュメモリデバイス）などの異なる機能を有するチップを含む場合がある。

【0030】

図3は、本出願の一実施形態によるパッケージングモジュールの概略断面図である。パッケージングモジュールは、基板層10と複数のチップ層とを含み、パッケージングモジュールの層構造体は、説明を容易にするために命名されている。パッケージングモジュールの複数のチップ層は、最上チップ層30および最下チップ層20を含む。最上チップ層30は、複数のチップ層の中で基板層10から最も遠いチップ層であり、最下チップ層20は、複数のチップ層の中で基板層10から最も近いチップ層である。図3に示される構造体では、基板層10、最下チップ層20、および最上チップ層30は、垂直方向に積層されている（垂直方向は、パッケージングモジュールの厚さ方向と呼ばれてもよく、パッケージングモジュールの厚さ方向は、基板層10の厚さ方向と同じである）。最下チップ層20は、最上チップ層30の隣接チップ層である。加えて、最下チップ層20は、最上チップ層30よりも基板層10に近い。

【0031】

基板層10は、最上チップ層30および最下チップ層20を保持するための構造体として機能する。加えて、基板層10は、外部回路と最上チップ層30および最下チップ層20のチップとの間の導電接続を実現するためにさらに使用される。例えば、回路層が基板層10の表面上と基板層10の内部とに別々に配置され、基板層10の表面上の回路層と基板層10の内部の回路層とが、ビアを使用することによって電気的に接続されてもよい。

【0032】

任意選択の解決策では、基板層10内に埋め込みチップが配置され、埋め込みチップは、ビアまたは第1の導体aを使用することによって、基板層10の表面上の回路層または基板層10内に埋め込まれた回路層に電気的に接続される。図3は、2つの埋め込みチップ、第1の埋め込みチップ11および第2の埋め込みチップ12を示している。第1の埋め込みチップ11および第2の埋め込みチップ12は、ビアを使用することによって基板層10の回路層に導電的に接続されている。図3には2つの埋め込みチップが示されているが、埋め込みチップの数は、本出願のこの実施形態で提供されるパッケージングモジュールでは特に限定されず、埋め込みチップの数は1つ、3つなどであってもよいことを理解されたい。

【0033】

任意選択の解決策では、基板層10は、プリント回路基板であっても、別のタイプの回路基板であってもよい。

【0034】

最下チップ層20は、同じ層に配置されたチップによって形成された層構造体である。例えば、最下チップ層20のチップは1つまたは複数のチップを含む。1つまたは複数のチップは、最上チップ層の第1のチップ31に接続するために使用されるチップである。図3に示されるように、例えば、最下チップ層20は、第2のチップ21および第3のチップ22を含む。最下チップ層20のチップが配置されている場合、1つまたは複数のチップの1つまたは複数の接続面は、基板層10に面するか、またはすべて基板層10に面し、基板層10の回路層に導電的に接続されている。例えば、第2のチップ21の接続面は基板層10に面し、はんだボールを使用することによって基板層10の回路層に導電的に接続されている。第3のチップ22の接続面は基板層10に面し、第3のチップ22の接続面は、基板層10の回路層に導電的に接続されている。組み立て中に、第2のチップ21の接続面は、はんだボールを使用することによって基板層10の回路層に導電的に接続され、第3のチップ22の接続面は、はんだボールを使用することによって基板層10の回路層に導電的に接続される。第2のチップ21および第3のチップ22は、基板層10の回路層を使用することによって、埋め込みチップ（第1の埋め込みチップまたは第2の埋め込みチップ）に電気的に接続されてもよい。

【0035】

本出願のこの実施形態で提供されるパッケージングモジュールは、最下チップ層20のチップの数を制限せず、異なる数のチップが必要に応じて配置されてもよいことを理解されたい。例えば、最下チップ層20のチップの数は、1つ、2つ、3つなどである。

【0036】

最上チップ層30は、同じ層に配置されたチップによって形成された層構造体である。最上チップ層30は第1のチップ31を含む。図3では、例えば、最上チップ層30は第1のチップ31を含む。第1のチップ31、第2のチップ21、および第3のチップ22は、積層状に配置されている。第1のチップ31の接続面は基板層10に面し、第1のチップ31の接続面は、第1の導体aを使用することによって第2のチップ21の接続面に導電的に接続されている。具体的には、第1の導体aの一端は第1のチップ31の接続面に接続されており、他端は隣接チップ層のチップ（第2のチップ21）の接続面に接続されている。例えば、第1の導体aは、ボンディングワイヤであってもよいし、別の種類の導線であってもよい。

【0037】

さらに図3を参照すると、配置されているとき、第1の導体aは、第1のチップ31の基板層10に面する側に配置されており、第1の導体aの最高点は、第1のチップ31の上面（基板層10から離れた表面）よりも低い。

【0038】

第1のチップ31が第2のチップ21に接続されるとき、第1のチップ31の接続面は、接着剤を使用することによって、第2のチップ21の、接続面から離れた上面と、第3のチップ22の、接続面から離れた上面とに別々に接合される。第1のチップ31の接続面には、第2のチップ21および第3のチップ22に対して露出した接続領域311が設けられている。第1の導体aの一端は、接続領域311に接続されている。図3に示されるように、例えば、接続領域311は、第1のチップ31の接続面の縁部領域に位置する。したがって、第1の導体aの配置が容易になる。

【0039】

本出願のこの実施形態で提供されるパッケージングモジュールは、パッケージング層40をさらに含む。パッケージング層40は、最下チップ層20、最上チップ層30、最下チップ層20と最上チップ層30との間の第1の導体a、および最下チップ層20を基板層10に接続するために使用されるはんだボールを覆って、パッケージングモジュール内のチップなどの構成部品を保護する。

【0040】

本出願のこの実施形態で提供されるパッケージングモジュールの理解を容易にするために、以下は、パッケージングモジュールの作製ステップを詳細に説明する。

【0041】

ステップ1：第1のチップ31を保持プレート400に取り付ける。

【0042】

図4aを参照すると、保持プレート400は、金属、ガラス、またはシリコンなどの材料によって作製されてもよい。保持プレート400は、フィルム接着材料の層で覆われ、この材料の層は、第1のチップ31を固定するために使用される。フィルム接着材料は、感光性材料または感熱性材料であってもよい。紫外線によって照射されるか、または特定の加熱条件下に置かれた後、材料の接着力は大幅に低減されて、後の界面分離操作が容易になる。第1のチップ31が保持プレート400に固定されるとき、第1のチップ31の接続面は保持プレート400から離れている。第1のチップ31の厚さ範囲は、25μm～400μmであってもよい。例えば、第1のチップ31の厚さは、25μm、50μm、80μm、400μmなどであってもよい。

【0043】

ステップ2：第3のチップ22および第2のチップ21を第1のチップ31に取り付ける。

【0044】

図4bを参照すると、第3のチップ22の最下部および第2のチップ21の最下部で接着材料が提供され、第1のチップ31上に第3のチップ22および第2のチップ21を接合し、位置を固定するために使用される。第3のチップ22の表面および第2のチップ21の表面には各々、基板層の回路層に接続される、はんだパッド構造体（図示せず）が設けられている。第3のチップ22および第2のチップ21が第1のチップ31に固定されるとき、第3のチップ22のはんだパッド（接続面上の構造体）および第2のチップ21のはんだパッドは、第1のチップ31から離れている。第2のチップ21、第3のチップ22、および第1のチップ31は、積層チップを形成する。

【0045】

第3のチップ22および第2のチップ21と第1のチップ31との間の接合に使用される接合材料は、特定の温度または紫外線環境で硬化されてもよい。第1のチップ31の厚さは、第2のチップ21の厚さと同じである。例えば、第3のチップ22および第2のチップ21の各々の厚さ範囲は、25μm～400μmである。例えば、第2のチップ21の厚さおよび第3のチップ22の厚さは、各々、25μm、50μm、80μm、400μmなどである。

【0046】

ステップ3：ボンディングワイヤを使用することによって第1のチップ31と第2のチップ21とを接続する。

【0047】

図4cを参照すると、第1のチップ31の接続面および第2のチップ21のはんだパッドに対してボンディングワイヤ接続を実施するために、ワイヤボンディングプロセスが使用される。ワイヤボンディング（Wire Bonding）とは、熱、圧力、および超音波エネルギーにより、微細なボンディングワイヤを使用することによって、金属リード線と基板はんだパッドとを強固に溶接することを指す。前述のボンディングワイヤとして金、銅または合金のボンディングワイヤが使用されてもよく、ボンディングワイヤの直径は、18μm～30μmであってもよい。例えば、ボンディングワイヤの直径は、18μm、25μm、30μmなどである。

【0048】

ステップ4：保持プレート400から積層チップを取り外し、積層チップを上下逆さまに置く。

【0049】

図4dを参照すると、保持プレート400上のフィルム接着材料の接着力は、紫外線や加熱により大幅に低減され、次いで、第2のチップ21および第2のチップ21の上面は真空ゴム吸着ノズルによって吸着される。真空ゴム吸着ノズルは、第1のチップ31を保持プレート400から分離するために引き上げ装置によって上昇駆動され、積層チップ構造体は、仮の保持プレート500上に上下逆さまに置かれる。

【0050】

ステップ5：基板層10を製造し、基板層10の表面上に金属バンプ13を打ち込む。

【0051】

図4eを参照すると、基板層10は、ファンアウト（Fan－out）成形技術またはパネルレベルパッケージ（Penallevelpackage）技術を使用することによって実装される。基板層10は、第1の埋め込みチップ11および第2の埋め込みチップ12を埋め込まれ、第1の埋め込みチップ11および第2の埋め込みチップ12は、第1の埋め込みチップ11の接続端部および第2の埋め込みチップ12の接続端部をファンアウトするために、それぞれ回路層およびビアを使用することによって基板層10の表面上に再配線構造体を実装する。基板層10の表面上の回路層ははんだパッド構造体を含み、金属バンプ13は、メインプレートまたは別の回路構造体に接続するために、はんだパッド構造体に打ち込まれる。基板層10の表面上の回路層は銅材料から作られてもよく、はんだパッド構造体の材料は銅を使用してもよく、はんだパッド上のバンプの材料は銅またはスズを使用してもよい。

【0052】

金属バンプ13が基板層10上に作製されるとき、金属バンプ13は、印刷または電気めっきによってはんだパッド構造体に打ち込まれる。金属バンプ13の高さは、20μm～70μmであってもよい。例えば、金属バンプ13の高さは、20μm、40μm、70μmなどである。

【0053】

ステップ6：金属バンプによって積層チップ構造体を基板層10と接合する。

【0054】

図4fを参照すると、積層チップ構造体と基板層10とが合わせて置かれ、これにより金属バンプは、第3のチップ22に対応するパッドおよび第2のチップ21に対応するパッドと位置合わせされる。金属バンプは、リフローはんだ付けプロセスまたは熱圧入プロセスにより、第3のチップ22上のパッドおよび第2のチップ21上のパッドと金属接合される。前述の作製プロセスでは、リフローはんだ付けプロセスおよび熱圧入プロセスにより温度が上昇して、はんだを溶融させ、はんだを金属バンプの材料と溶融接合する。

【0055】

ステップ7：パッケージング構造体全体を塑性的にパッケージ化し、はんだボールを基板層10に打ち込む。

【0056】

図4gを参照すると、成形ツールおよび熱硬化性材料を使用することによってチップ構造体全体がパッケージ化されてもよく、パッケージング層40を形成するためにパッケージング材料が加熱によって硬化される。最後に、はんだボールが基板層10の下側面に打ち込まれ、はんだボールは、はんだ印刷およびリフローはんだ付けによって打ち込まれてもよい。

【0057】

前述の説明から、本出願のこの実施形態で提供されるパッケージングモジュールでは、第1のチップ31が反転される（第1のチップ31の接続面が基板層10に面する）ので、第1のチップ31を第2のチップ21に接続するための第1の導体aは、第2のチップ21の厚さの間に位置しうることになり、追加の高さは必要とされないことが分かる。したがって、パッケージングモジュールはより薄くてもよい。

【0058】

本出願のこの実施形態で提供されるパッケージングモジュールの薄型化効果の理解を容易にするために、本出願のこの実施形態で提供されるパッケージングモジュールは、図2に示される従来技術におけるパッケージングモジュールと比較される。

【0059】

本出願のこの実施形態では、図2に示されるチップはポジティブマウント式に配置され、チップ（チップ3およびチップ4）の接続面は、基板層から離れている。したがって、チップが第2の基板に接続されるとき、ボンディングワイヤはチップ4の最上部から引き出される必要がある。ボンディングワイヤが配線されるとき、必要な曲げラジアンが確保される必要があり、ボンディングワイヤを覆うために、パッケージング層5から最上部チップ（チップ4）までの厚さが少なくとも100μmに達する必要がある。しかしながら、本出願のこの実施形態で提供されるパッケージングモジュールでは、第1のチップの接続面が基板層に面するので、ボンディングワイヤは基板層に向かって配置される。ボンディングワイヤが最下チップ層のチップに接続されるときに曲げラジアンが確保される必要があるが、ボンディングワイヤの曲げによって占有される空間は、最下チップ層と基板層とを溶接するために使用されるはんだボールの空間と重複するので、追加の空間は必要とされない。本出願の図3から、チップ積層方向に沿ったボンディングワイヤの最高点（第1のチップの接続面に接続された点）が、第1のチップの上面よりも低く、パッケージング層から第1のチップの上面までの厚さに対する制限を効果的に低減することが分かる。したがって、パッケージングモジュールはより薄くてもよく、パッケージングモジュールのサイズは最小化される。

【0060】

加えて、従来技術におけるシステムレベルのパッケージングモジュールは、2枚の基板（第1の基板1および第2の基板2）を含むので、パッケージングモジュールのパッケージング厚さが増加する。本出願のこの実施形態では、一部のチップ（第1の埋め込みチップ11および第2の埋め込みチップ12）は埋め込み式に配置され、他のチップ（第1のチップ31、第2のチップ21、および第3のチップ22）は基板層10と直接接合される。これは、図2に示されるシステムレベルのパッケージングモジュールと比較して1つの基板構成部品の厚さを節減し、パッケージングモジュールの全体の厚さを低減する。加えて、チップと基板層との直接接合方式を使用することによって、従来のシステムレベルのパッケージングモジュールと比較してより多くのI／O（Input／Output、入力／出力）接続が実現されて、システムレベルのパッケージングモジュールのチップ間の接続帯域幅を増加させるか、または電力消費を削減しうる。

【0061】

前述の説明から、従来技術におけるパッケージングモジュールと比較して、本出願のこの実施形態で開示されるパッケージングモジュールは、パッケージング占有高さを大幅に低減しうることが分かる。例えば、従来技術では、携帯電話のプロセッサ・チップ積層パッケージングモジュールにおけるパッケージング層の占有高さは約1．2mmであり、スマートウォッチのプロセッサ積層パッケージングモジュールにおけるパッケージング層の占有高さは約0．8mmである。しかしながら、本出願のこの実施形態で提供されるパッケージングモジュールにおけるパッケージング層の厚さは、わずかに約0．5mmである。加えて、パッケージングモジュールが2枚の基板を使用する従来技術における解決策と比較して、本出願のこの実施形態で提供されるパッケージングモジュールでは、チップが基板層に直接接続される場合、パッケージングモジュールの内部のチップのI／O相互接続の数が増加しうる。例えば、従来技術では、積層パッケージングモジュール内のCPUと上層DRAMパッケージングとの間のI／Oの数は約200であり、本出願のこの実施形態で提供される基板層の、埋め込みチップと上層チップとの間のI／O接続の数は500よりも大きい。これは、I／Oの数を大幅に増加させ、接続帯域幅をさらに増加させるか、または消費電力を削減する。

【0062】

図5は、図3に示されるパッケージングモジュールに基づく変形構造体を示している。第2のチップ21および第3のチップ22は最下チップ層20に位置し、第1のチップ31は最上チップ層30に位置する。第2のチップ21および第3のチップ22と基板層10との接続方式については、図3の関連説明を参照されたい。ここでは詳細は再度説明されない。

【0063】

基板層10には、ボンディングワイヤを回避するための回避溝14が設けられてもよく、回避溝14は、基板層10の第2のチップに面する表面に位置する。回避溝14の配置位置、幅、深さは、第1のチップ31および第2のチップ21に接続されたボンディングワイヤaの曲げ構造体の位置およびサイズに基づいて合致されてもよい。これは、本出願のこの実施形態において特に限定されない。

【0064】

加えて、回避溝14の数も、本出願のこの実施形態では特に限定されず、その数はボンディングワイヤaの数と合致してもよいし、または回避溝14の数はボンディングワイヤaの数よりも少ない。構成時には、1つの回避溝14が1つのボンディングワイヤaの曲げ構造体を収容してもよいし、または1つの回避溝14は、複数のボンディングワイヤaの曲げ構造体を収容する。特定の配置時に、回避溝14の位置および回避溝14の数は、配置された回避溝14が回路層の金属配線に影響を及ぼすのを防ぐために、基板層10の表面上の回路層の金属配線に基づいて柔軟に構成されてもよい。

【0065】

図5から、回避溝14が配置される場合、パッケージングモジュールのサイズがさらに縮小されうるので、第2のチップ21および第3のチップ22を基板層10に接続するはんだボールは、パッケージングモジュールの高さをさらに低減するために、より小さいサイズであってもよいことが分かる。加えて、回避溝14が配置されているので、ボンディングワイヤは曲げのためのより大きい空間を有する。これは、曲げ加工後のボンディングワイヤの信頼性を確実にする。

【0066】

図6は、図3に示されるパッケージングモジュールに基づく別の変形構造体を示している。第2のチップ21および第3のチップ22は最下チップ層20に位置し、第1のチップ31は最上チップ層30に位置する。第2のチップ21および第3のチップ22と基板層10との接続方式については、図3の関連説明を参照されたい。ここでは詳細は再度説明されない。

【0067】

図6に示されるパッケージング構造体では、パッケージングモジュールの第2のチップ21および第3のチップ22は、第1のチップ31の中央領域に別々に接続されている。図6から分かるように、第1のチップ31の接続領域311は、第1のチップ31の接続面の中央領域に位置し、第2のチップ21と第3のチップ22とは間隔を置いて配置されており、接続領域311を露出させるための空間が、第2のチップ21と第3のチップ22との間に間隔を置いて配置されている。第1のチップ31が第2のチップ21および第3のチップ22に接続される場合、第1のチップ31は、1つの第1の導体を使用することによって第2のチップ21に導電的に接続され、第1のチップ31は、別の第1の導体を使用することによって第3のチップ22に導電的に接続される。

【0068】

第1の導体は、ボンディングワイヤを使用する。例えば、第2のチップ21と第3のチップ22との間の間隙にボンディングワイヤbおよびボンディングワイヤcが位置する。図6に示されるパッケージング構造体が使用される場合、ボンディングワイヤbおよびボンディングワイヤcを収容するための空間が、第1のチップ31のサイズと、第2のチップ21のサイズと、第3のチップ22のサイズとの差を利用することによって、第2のチップ21と第3のチップ22との間に形成される。したがって、ボンディングワイヤbおよびボンディングワイヤcは、パッケージングモジュールの水平方向（図6に示される方向B）のサイズに影響を及ぼさない。これは、パッケージングモジュールのサイズをさらに縮小し、パッケージングモジュールの小型化を容易にする。

【0069】

加えて、図6に示されるパッケージングモジュールは、図5に示される回避溝も使用してもよい。具体的には、パッケージングモジュールの高さをさらに低減するために、図6に示されるパッケージングモジュールの基板層10上に、ボンディングワイヤおよびボンディングワイヤと合致する回避溝も配置されてもよい。

【0070】

図7は、図3に示されるパッケージングモジュールに基づく変形例によって得られたパッケージングモジュールを示している。図7の一部の参照符号については、図3の同じ参照符号を参照されたい。第4のチップ23および第5のチップ24が最下チップ層20に位置し、第1のチップ31は最上チップ層30に位置する。

【0071】

図7に示されるパッケージングモジュールでは、最下チップ層20の一部のチップの引き出し面が基板層10に面している。図7に示されるように、第4のチップ23の引き出し面は、基板層10に面している。第4のチップ23と基板層10との接続方式については、図3の第2のチップ21および基板層10の関連説明を参照されたい。ここでは詳細は再度説明されない。第5のチップ24が配置される場合、第5のチップ24は基板層10と接合され、第5のチップ24の接続面は基板層10から離れている。第5のチップ24の接続面は、第2の導体を使用することによって基板層10の回路層に導電的に接続されている。例えば、第2の導体は、ボンディングワイヤdを使用してもよい。

【0072】

第1のチップ31および第5のチップ24が配置される場合、第5のチップ24と第1のチップ31とは互い違いに配置されるので、第5のチップ24の接続面は第1のチップ31の外側に露出し、ボンディングワイヤdは、第1のチップ31の外側に露出した第5のチップ24の接続面の一部に接続される。

【0073】

任意選択の解決策では、ボンディングワイヤdの高さは、配置されたボンディングワイヤdがパッケージングモジュールの高さに影響を及ぼすのを防ぐために、基板層10から離れた方に面する第1のチップ31の表面の高さよりも低い。

【0074】

図8は、図3に示されるパッケージングモジュールに基づく別の変形構造体を示している。図8の一部の参照符号については、図3の同じ参照符号を参照されたい。複数のチップ層は、最上チップ層30、中間チップ層50、および最下チップ層20を含む。最下チップ層20は、基板層に最も近いチップ層である。中間チップ層50は、最下チップ層20と最上チップ層30との間に位置するチップ層であり、中間チップ層50は、最上チップ層20に隣接するチップ層である。最上チップ層30は第1のチップ31を含み、中間チップ層は第6のチップ51を含む。第6のチップ51の接続面は基板層10に面し、最下チップ層20は、第7のチップ25および第10のチップ26を含む。第7のチップ25の接続面および第10のチップ26の接続面は、基板層10に面し、基板層10の回路層に導電的に接続されている。

【0075】

最下チップ層20の第7のチップ25および第10のチップ26と基板層10との接続方式については、図3に示される第2のチップ21および第3のチップ22と基板層10との接続方式を参照されたい。ここでは詳細は再度説明されない。

【0076】

第6のチップ51の接続面は、第1の導体を使用することによって、第1のチップ31の接続面と第7のチップ25の接続面とに別々に導電的に接続されている。図8に示されるように、第1の導体は、ボンディングワイヤeおよびボンディングワイヤfである。第1のチップ31と第6のチップ51とは、ボンディングラインeを使用することによって接続されており、第6のチップ51と第7のチップ25とは、ボンディングラインfを使用することによって接続されている。具体的な接続方式については、第1のチップ31と第7のチップ25とが図3のボンディングワイヤaを使用することによって接続される方式を参照されたい。ここでは詳細は再度説明されない。

【0077】

図9は、図3に示されるパッケージングモジュールに基づく別の変形構造体を示している。図9に示される構造体では、図3に示される基板層10の埋め込みチップが基板層の表面に配置されているものと理解されよう。

【0078】

図9では、複数のチップ層は、最上チップ層30、中間チップ層50、および最下チップ層20を含む。最下チップ層20は、基板層に最も近いチップ層である。中間チップ層50は、最下チップ層20と最上チップ層30との間に位置するチップ層であり、中間チップ層50は、最上チップ層20に隣接するチップ層である。最下チップ層20は第9のチップ27および第11のチップ28を含み、中間チップ層50は第8のチップ52および第12のチップ53を含み、最上チップ層30は第1のチップ31を含む。

【0079】

最下チップ層20の第9のチップ27および第11のチップ28と基板層10との接続方式については、図3に示される第2のチップ21および第3のチップ22と基板層10との接続方式を参照されたい。ここでは詳細は再度説明されない。

【0080】

第9のチップ27の接続面および第11のチップ28の接続面は両方とも基板層10に面している。第9のチップ27および第11のチップ28は、はんだパッドを使用することによって基板層10の回路層に導電的に接続されている。加えて、第9のチップ27および第11のチップ28は、別のチップと基板層10の回路層との間の導電接続のための配線空間を確保するために、間隔を置いて配置されている。

【0081】

中間チップ層50の第8のチップ52と第9のチップ27は、接着剤によって接合されている。第8のチップ52と第9のチップ27とは互い違いに配置されているので、第8のチップ52は、第9のチップ27の外部に部分的に露出している。第8のチップ52の接続面は基板層10に面し、第9のチップ27の外部に露出した第8のチップ52の接続面の一部は、導電部品hを使用することによって基板層10の回路層に導電的に接続されている。第12のチップ53は、接着剤によって第9のチップ27および第11のチップ28と接合されている。第12のチップ53と第11のチップ28とは互い違いに配置されているので、第12のチップ53は、第11のチップ28の外部に部分的に露出している。第12のチップ53の接続面は基板層10に面し、第9のチップ27および第11のチップ28の外部に露出した第12のチップ53の接続面の一部は、導電部品（第3の導体）使用することによって、基板層10の回路層に導電的に接続されている。図9に示されるように、第12のチップ53は、導電部品jおよび導電部品iを別々に使用することによって、基板層10の回路層に導電的に接続されている。図9に示される第12のチップ53と基板層10の回路層との導電接続方式は、単なる特定の方式例にすぎないことを理解されたい。実際の製造において、配線設計は、チップの特定の位置に基づいて実装されてもよい。

【0082】

最上チップ層30は第1のチップ31を含み、第1のチップ31は、接着剤によって、第8のチップ52および第12のチップ53と別々に接合されている。第1のチップ31と第8のチップ52とは互い違いに配置されているので、第1のチップ31は、第8のチップ52の外側に部分的に露出している。第1のチップ31の接続面は基板層10に面し、第8のチップ52の外部に露出した第1のチップ31の接続面の一部は、ボンディングワイヤg（第1の導体）を使用することによって、第8のチップ52の接続面に導電的に接続されている。

【0083】

前述の例は、異なるチップ層が1つまたは2つのチップを含むことを示しているが、本出願のこの実施形態では、各チップ層のチップの数は特に限定されず、異なる数のチップが実際の状況に基づいて選択されてもよいことを理解されたい。

【0084】

図9に示されるパッケージングモジュールの構造体から、本出願のこの実施形態で提供されるパッケージングモジュールでは、最上層のチップが反転されるので、最上層のチップと別の層のチップとの間の導電接続のための導体がパッケージングモジュールの空間を占有しないことが分かる。パッケージングモジュールのサイズが縮小される。加えて、図9に示されるパッケージングモジュールは埋め込みチップを使用しないが、図9に示されるパッケージングモジュールは、図2に示されるパッケージングモジュールと比較して、使用される基板の数を低減する。これもまた、パッケージングモジュールのサイズを縮小させる。

【0085】

本出願の一実施形態は、携帯電話やスマートウォッチなどの電子デバイスをさらに提供する。図1に示される電子デバイスの構造体が一例として使用される。電子デバイスは、ハウジング100と、ハウジング100内に配置されたメインプレート200とを含む。パッケージングモジュール300は、メインプレート200上に固定され、メインプレート200に導電的に接続されている。パッケージングモジュール300が前述の例におけるパッケージングモジュールである場合、使用される基板の数を低減し、パッケージングモジュールの厚さをさらに低減するために、すべてのチップが1枚の基板（基板層）によって支持される。加えて、第1のチップの接続面が基板層に面するので、第1のチップおよび別のチップに接続された第1の導体が追加の空間を占有せずに、パッケージングモジュールの厚さを低減し、パッケージングモジュールの小型化を容易にする。

【0086】

明らかに、当業者は、本出願の精神および範囲から逸脱することなく、本出願に対して様々な修正および変形を行うことができる。本出願は、本出願のそれらの修正および変形が以下の特許請求の範囲およびその均等な技術によって規定される保護範囲内にあるならば、それらの修正および変形を包含することを意図されている。

【符号の説明】

【0087】

1 第1の基板
2 第2の基板
3 チップ
4 チップ
5 パッケージング層
6 チップ
7 ボンディングワイヤ
10 基板層
11 第1の埋め込みチップ
12 第2の埋め込みチップ
13 金属バンプ
14 回避溝
20 最下チップ層
21 第2のチップ
22 第3のチップ
23 第4のチップ
24 第5のチップ
25 第7のチップ
26 第10のチップ
27 第9のチップ
28 第11のチップ
30 最上チップ層
31 第1のチップ
40 パッケージング層
50 中間チップ層
51 第6のチップ
52 第8のチップ
53 第12のチップ
100 ハウジング
200 メインプレート
300 パッケージングモジュール
311 接続領域
400 保持プレート
500 仮の保持プレート

【図1】

【図2】

【図3】

【図4a】

【図4b】

【図4c】

【図4d】

【図4e】

【図4f】

【図4g】

【図5】

【図6】

【図7】

【図8】

【図9】

【手続補正書】

【提出日】2023-07-11

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、チップパッケージング技術の分野に関し、特に、パッケージングモジュールおよび電子デバイスに関する。

【背景技術】

【0002】

半導体デバイスは、携帯電話やスマートウォッチなどの電子デバイスに広く使用されており、電子デバイスの主たる電子部品として使用されている。電子デバイスの薄型化の進展に伴い、パッケージングモジュールのサイズが、電子デバイスのさらなる薄型化を制限する主要因となっている。

【0003】

半導体産業の継続的な発展に伴い、半導体デバイスのサイズはより小型化し、半導体デバイスの内部電子部品の密度はより高くなりつつある。加えて、占有空間をさらに削減するために、複数の半導体デバイスが積層され、パッケージ化されてパッケージングモジュールを形成する。しかしながら、電子デバイス内のシステムレベルのパッケージングモジュールの場合、システムレベルのパッケージングモジュールは比較的多数のチップを保持する必要があり、チップが保持される場合に比較的多数の基板が使用されるので、パッケージングモジュールは、小型化をさらに実現することができず、既存の電子デバイスの小型化要件が満たされることができない。

【発明の概要】

【課題を解決するための手段】

【0004】

本出願は、パッケージングモジュールのサイズを改善し、パッケージングモジュールの小型化の進展を容易にするために、パッケージングモジュールおよび電子デバイスを提供する。

【0005】

第1の態様によれば、パッケージングモジュールが提供される。パッケージングモジュールは、積層状に配置された基板層と、基板層上に積層された複数のチップ層とを含む。基板層は、複数のチップ層を支持する支持構造体として機能する。加えて、基板層には、チップ層に導電的に接続される、回路層も設けられ、それによって、パッケージングモジュールの機能を実現する。複数のチップ層は、最上チップ層を含み、最上チップ層は、複数のチップ層の中で基板層から最も遠いチップ層である。最上チップ層は第1のチップを含み、第1のチップの接続面は基板層に面し、第1のチップの接続面は、第1の導体を使用することによって隣接チップ層のチップに導電的に接続される。前述の技術的解決策では、使用される基板の数を低減し、パッケージングモジュールの厚さをさらに低減するために、すべてのチップが1枚の基板（基板層）によって支持される。加えて、第1のチップの接続面が基板層に面するので、第1のチップおよび別のチップに接続された第1の導体が追加の空間を占有せずに、パッケージングモジュールの厚さを低減し、パッケージングモジュールの小型化を容易にする。

【0006】

特定の可能な実装形態では、隣接チップ層のチップの接続面は基板層に面し、第1の導体の一端は第1のチップの接続面に接続され、第1の導体の他端は隣接チップ層のチップの接続面に接続される。したがって、第1の導体の配置が容易になる。

【0007】

特定の可能な実装形態では、第1の導体は、第1のチップの基板層に面する側に位置する。これは、パッケージングモジュールの高さに対する第1の導体の影響を低減する。

【0008】

特定の可能な実装形態では、第1のチップの接続面には、隣接チップ層のチップの上面に対して露出した接続領域が設けられ、第1の導体の一端は露出した接続領域に接続される。したがって、第1の導体の配置が容易になる。

【0009】

特定の可能な実装形態では、第1のチップの接続領域は、第1のチップの接続面の縁部領域または中央領域に位置する。したがって、第1の導体の配置が容易になる。

【0010】

特定の可能な実装形態では、導体は、異なる層のチップ間の接続を容易にするために、ボンディングワイヤである。

【0011】

特定の可能な実装形態では、隣接チップ層は最上チップ層よりも基板層に近く、隣接チップ層は1つまたは複数のチップを含む。1つまたは複数のチップの1つまたは複数の接続面は、基板層に面するか、またはすべて基板層に面し、基板層の回路層に導電的に接続される。第1のチップの接続面は、1つの第1の導体を使用することによって、1つまたは複数のチップの1つまたは複数の接続面のいずれかに接続される。パッケージングモジュールの機能を実現するために2つのチップ層が使用される。

【0012】

特定の可能な実装形態では、隣接チップ層は複数のチップを含み、複数のチップは第2のチップおよび第3のチップを含む。第2のチップおよび第3のチップの接続面は両方とも基板層に面し、第2のチップおよび第3のチップは、基板層の回路層に別々に導電的に接続される。第1のチップは、第1の導体を使用することによって第2のチップに導電的に接続されるか、または、第1のチップは、1つの第1の導体を使用することによって第2のチップに導電的に接続され、第1のチップは、別の第1の導体を使用することによって第3のチップに導電的に接続される。パッケージングモジュールの機能を実現するために2つのチップ層が使用される。

【0013】

特定の可能な実装形態では、隣接チップ層は複数のチップを含み、複数のチップは第4のチップおよび第5のチップを含む。第4のチップの接続面は基板層に面し、第1のチップの接続面は、第1の導体を使用することによって第4のチップの接続面に導電的に接続される。第5のチップの接続面は基板層から離れた方に面し、第5のチップの接続面は、第2の導体を使用することによって基板層の回路層に導電的に接続される。パッケージングモジュールの機能を実現するために2つのチップ層が使用される。

【0014】

特定の可能な実装形態では、基板層には、第1の導体を回避するための回避溝が設けられる。パッケージングモジュールの厚さがさらに低減される。

【0015】

特定の可能な実装形態では、複数のチップ層は最下チップ層をさらに含み、最下チップ層は基板層に最も近いチップ層であり、隣接チップ層は最下チップ層と最上チップ層との間に位置する。

【0016】

隣接チップ層に位置するチップは第6のチップを含み、第6のチップの接続面は基板層に面する。最下チップ層に位置するチップは第7のチップを含み、第7のチップの接続面は基板層に面し、基板層の回路層に導電的に接続される。第6のチップの接続面は、1つの第1の導体を使用することによって第1のチップの接続面に導電的に接続され、別の第1の導体を使用することによって第7のチップの接続面に導電的に接続される。パッケージングモジュールの機能を実現するために3つのチップ層が使用される。

【0017】

特定の可能な実装形態では、パッケージングモジュールは、基板層に配置された埋め込みチップをさらに含み、埋め込みチップは、基板層の回路層に導電的に接続される。パッケージングモジュールの厚さがさらに低減される。

【0018】

特定の可能な実装形態では、複数のチップ層は最下チップ層をさらに含み、最下チップ層は基板層に最も近いチップ層であり、隣接チップ層は最下チップ層と最上チップ層との間に位置する。

【0019】

隣接チップ層に位置するチップは第8のチップを含み、第8のチップの接続面は基板層に面する。最下チップ層に位置するチップは第9のチップを含み、第9のチップの接続面は基板層に面し、基板層の回路層に導電的に接続される。第1のチップの接続面は、第1の導体を使用することによって第8のチップの接続面に導電的に接続され、第9のチップの接続面は、第3の導体を使用することによって基板層の回路層に導電的に接続される。パッケージングモジュールの機能を実現するために3つのチップ層が使用される。

【0020】

特定の可能な実装形態では、複数のチップ層の中の隣接チップ層が接合される。これは、チップ層間の固定を容易にする。

【0021】

特定の可能な実装形態では、パッケージングモジュールは、複数のチップ層をパッケージ化するパッケージング層をさらに含む。これは、チップの安全性を向上させる。

【0022】

第2の態様によれば、電子デバイスが提供され、電子デバイスは、ハウジングと、ハウジング内に配置された前述の実装形態のいずれか1つによるパッケージングモジュールとを含む。前述の技術的解決策では、使用される基板の数を低減し、パッケージングモジュールの厚さをさらに低減するために、すべてのチップが1枚の基板（基板層）によって支持される。加えて、第1のチップの接続面が基板層に面するので、第1のチップおよび別のチップに接続された第1の導体が追加の空間を占有せずに、パッケージングモジュールの厚さを低減し、パッケージングモジュールの小型化を容易にする。

【図面の簡単な説明】

【0023】

【図1】従来技術におけるパッケージングモジュールの適用シナリオの概略図である。

【図2】従来技術におけるパッケージングモジュールの構造体の概略図である。

【図3】本出願の一実施形態によるパッケージングモジュールの構造体の概略図である。

【図4a】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4b】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4c】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4d】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4e】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4f】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図4g】本出願の一実施形態によるパッケージングモジュールの製造フローチャートである。

【図5】本出願の一実施形態による別のパッケージングモジュールの構造体の概略図である。

【図6】本出願の一実施形態による別のパッケージングモジュールの構造体の概略図である。

【図7】本出願の一実施形態による別のパッケージングモジュールの構造体の概略図である。

【図8】本出願の一実施形態による別のパッケージングモジュールの構造体の概略図である。

【図9】本出願の一実施形態による別のパッケージングモジュールの構造体の概略図である。

【発明を実施するための形態】

【0024】

以下は、添付の図面を参照して本出願の実施形態をさらに説明する。

【0025】

本出願の実施形態で提供されるパッケージングモジュールの理解を容易にするために、パッケージングモジュールの適用シナリオがまず説明される。

【0026】

本出願の実施形態で提供されるパッケージングモジュールは、携帯電話やスマートウォッチなどの電子デバイスに適用される。図1は、電子デバイスに適用されたパッケージングモジュールの構造体の概略図である。電子デバイスは、ハウジング100と、ハウジング100内に配置されたメインボード200とを含む。パッケージングモジュール300は、メインボード200上に固定され、メインボード200に導電的に接続されている。

【0027】

従来のシステムレベルのパッケージングモジュールが図2に示されている。パッケージングモジュールは、積層された第1の基板1と第2の基板2とを含み、第1の基板1と第2の基板2は、はんだボールを使用することによって接続されている。第1の基板1はチップ6を保持し、チップ6は、はんだボールを使用することによって第1の基板1に接続されており、第1の基板1と第2の基板2との間に位置する。第2の基板2は、積層されたチップ3およびチップ4と、チップ3およびチップ4をパッケージ化するパッケージング層5とを保持する。チップ3およびチップ4は、ポジティブマウント式に配置されている。具体的には、チップ3の接続面とチップ4の接続面は、チップの上面（チップの第2の基板2から離れた方に面する表面）に位置する。本出願のこの実施形態では、チップの接続面とは、チップに、別のチップまたは回路層への導電接続に使用されるはんだパッドまたは窓が設けられた表面を指す。チップ3およびチップ4が第2の基板2に接続される場合、チップ3の接続面およびチップ4の接続面は、ボンディングワイヤ7を使用することによって別々に第2の基板2に接続される。図2から、従来技術におけるパッケージングモジュールは、少なくとも2枚の基板（第1の基板1および第2の基板2）を含み、ボンディングワイヤ7の高さが、パッケージングモジュールの高さ方向に沿って確保される必要があることが分かる。電子デバイスの小型化の進展に伴い、電子デバイスの内部空間も徐々に縮小される。その結果、従来技術におけるパッケージングモジュールは、小型化された電子デバイスに適用できなくなり、電子デバイスのさらなる小型化を制限する主要因となる。したがって、本出願の一実施形態は、パッケージングモジュール内のチップの組み合わせ方を改善することによってパッケージングモジュールをさらに小型化するための、パッケージングモジュールを提供する。以下は、特定の添付の図面を参照して、本出願の実施形態で提供されるパッケージングモジュールを詳細に説明する。

【0028】

本出願の実施形態で提供されるパッケージングモジュールは、システムレベルのパッケージングモジュールであり、システムレベルのパッケージングモジュールは、CPU（中央処理装置）、SOC（システム・オン・チップ）、DRAM（ダイナミックランダムアクセスメモリ）、およびNAND（NANDフラッシュメモリ）などの異なる機能を有するチップを含む場合がある。

【0029】

図3は、本出願の一実施形態によるパッケージングモジュールの断面の概略図である。パッケージングモジュールは、基板層10と複数のチップ層とを含み、パッケージングモジュールの層構造体は、説明を容易にするために命名されている。パッケージングモジュールの複数のチップ層は、最上チップ層30および最下チップ層20を含む。最上チップ層30は、複数のチップ層の中で基板層10から最も遠いチップ層であり、最下チップ層20は、複数のチップ層の中で基板層10から最も近いチップ層である。図3に示される構造体では、基板層10、最下チップ層20、および最上チップ層30は、垂直方向に積層されている（垂直方向は、パッケージングモジュールの厚さ方向と呼ばれてもよく、パッケージングモジュールの厚さ方向は、基板層10の厚さ方向と同じである）。最下チップ層20は、最上チップ層30の隣接チップ層である。加えて、最下チップ層20は、最上チップ層30よりも基板層10に近い。

【0030】

基板層10は、最上チップ層30および最下チップ層20を保持するための構造体として機能する。加えて、基板層10は、外部回路と最上チップ層30および最下チップ層20のチップとの間の導電接続を実現するためにさらに使用される。例えば、回路層が基板層10の表面上と基板層10の内部とに別々に配置され、基板層10の表面上の回路層と基板層10の内部の回路層とが、ビアを使用することによって電気的に接続されてもよい。

【0031】

任意選択の解決策では、基板層10内に埋め込みチップが配置され、埋め込みチップは、ビアまたは第1の導体aを使用することによって、基板層10の表面上の回路層または基板層10内に埋め込まれた回路層に電気的に接続される。図3は、2つの埋め込みチップ、第1の埋め込みチップ11および第2の埋め込みチップ12を示している。第1の埋め込みチップ11および第2の埋め込みチップ12は、ビアを使用することによって基板層10の回路層に導電的に接続されている。図3には2つの埋め込みチップが示されているが、埋め込みチップの数は、本出願のこの実施形態で提供されるパッケージングモジュールでは特に限定されず、埋め込みチップの数は1つ、3つなどであってもよいことを理解されたい。

【0032】

任意選択の解決策では、基板層10は、プリント回路基板であっても、別のタイプの回路基板であってもよい。

【0033】

最下チップ層20は、同じ層に配置されたチップによって形成された層構造体である。例えば、最下チップ層20のチップは1つまたは複数のチップを含む。1つまたは複数のチップは、最上チップ層の第1のチップ31に接続するために使用されるチップである。図3に示されるように、例えば、最下チップ層20は、第2のチップ21および第3のチップ22を含む。最下チップ層20のチップが配置されている場合、1つまたは複数のチップの1つまたは複数の接続面は、基板層10に面するか、またはすべて基板層10に面し、基板層10の回路層に導電的に接続されている。例えば、第2のチップ21の接続面は基板層10に面し、はんだボールを使用することによって基板層10の回路層に導電的に接続されている。第3のチップ22の接続面は基板層10に面し、第3のチップ22の接続面は、基板層10の回路層に導電的に接続されている。組み立て中に、第2のチップ21の接続面は、はんだボールを使用することによって基板層10の回路層に導電的に接続され、第3のチップ22の接続面は、はんだボールを使用することによって基板層10の回路層に導電的に接続される。第2のチップ21および第3のチップ22は、基板層10の回路層を使用することによって、埋め込みチップ（第1の埋め込みチップまたは第2の埋め込みチップ）に電気的に接続されてもよい。

【0034】

本出願のこの実施形態で提供されるパッケージングモジュールは、最下チップ層20のチップの数を制限せず、異なる数のチップが必要に応じて配置されてもよいことを理解されたい。例えば、最下チップ層20のチップの数は、1つ、2つ、または3つである。

【0035】

最上チップ層30は、同じ層に配置されたチップによって形成された層構造体である。最上チップ層30は第1のチップ31を含む。図3では、例えば、最上チップ層30は1つの第1のチップ31を含む。第1のチップ31、第2のチップ21、および第3のチップ22は、積層されている。第1のチップ31の接続面は基板層10に面し、第1のチップ31の接続面は、第1の導体aを使用することによって第2のチップ21の接続面に導電的に接続されている。具体的には、第1の導体aの一端は第1のチップ31の接続面に接続されており、第1の導体aの他端は隣接チップ層のチップ（第2のチップ21）の接続面に接続されている。例えば、第1の導体aは、ボンディングワイヤであってもよいし、別の種類の導線であってもよい。

【0036】

さらに図3を参照すると、配置されているとき、第1の導体aは、第1のチップ31の基板層10に面する側に配置されており、第1の導体aの最高点は、第1のチップ31の上面（基板層10から離れた方に面する表面）よりも低い。

【0037】

第1のチップ31が第2のチップ21に接続されるとき、第1のチップ31の接続面は、接着剤を使用することによって、第2のチップ21の、接続面から離れた方に面する上面と、第3のチップ22の、接続面から離れた方に面する上面とに別々に接合される。第1のチップ31の接続面には、第2のチップ21および第3のチップ22に対して露出した接続領域311が設けられている。第1の導体aの一端は、接続領域311に接続されている。図3に示されるように、例えば、接続領域311は、第1のチップ31の接続面の縁部領域に位置する。したがって、第1の導体aの配置が容易になる。

【0038】

本出願のこの実施形態で提供されるパッケージングモジュールは、パッケージング層40をさらに含む。パッケージング層40は、最下チップ層20、最上チップ層30、最下チップ層20と最上チップ層30との間の第1の導体a、および最下チップ層20を基板層10に接続するために使用されるはんだボールを包んで、パッケージングモジュール内のチップなどの構成部品を保護する。

【0039】

本出願のこの実施形態で提供されるパッケージングモジュールの理解を容易にするために、以下は、パッケージングモジュールの作製ステップを詳細に説明する。

【0040】

ステップ1：第1のチップ31を保持プレート400に取り付ける。

【0041】

図4aを参照すると、保持プレート400は、金属、ガラス、またはシリコンなどの材料を使用することによって作製されてもよい。保持プレート400は、フィルム接着材料の層で覆われ、この材料の層は、第1のチップ31を固定するために使用される。フィルム接着材料は、感光性材料または感熱性材料であってもよい。紫外線によって照射されるか、または特定の加熱条件下に置かれた後、材料の接着力は大幅に低減されて、後の界面分離操作が容易になる。第1のチップ31が保持プレート400に固定されるとき、第1のチップ31の接続面は保持プレート400から離れた方に面する。第1のチップ31の厚さ範囲は、25μm～400μmであってもよい。例えば、第1のチップ31の厚さは、25μm、50μm、80μm、または400μmであってもよい。

【0042】

ステップ2：第3のチップ22および第2のチップ21を第1のチップ31に取り付ける。

【0043】

図4bを参照すると、第3のチップ22の最下部および第2のチップ21の最下部で接着材料が提供され、第1のチップ31上に第3のチップ22および第2のチップ21を接合し、固定するために使用される。第3のチップ22の表面および第2のチップ21の表面には各々、基板層の回路層に接続される、はんだパッド構造体（図示せず）が設けられている。第3のチップ22および第2のチップ21が第1のチップ31に固定されるとき、第3のチップ22のはんだパッド（接続面上の構造体）および第2のチップ21のはんだパッドは、第1のチップ31から離れた方に面する。第2のチップ21、第3のチップ22、および第1のチップ31は、積層チップを形成する。

【0044】

第3のチップ22および第2のチップ21と第1のチップ31との間の接合に使用される接合材料は、特定の温度または紫外線環境で硬化されてもよい。第1のチップ31の厚さは、第2のチップ21の厚さと同じに設定される。例えば、第3のチップ22および第2のチップ21の各々の厚さ範囲は、25μm～400μmである。例えば、第2のチップ21の厚さおよび第3のチップ22の厚さは、各々、25μm、50μm、80μm、または400μmである。

【0045】

ステップ3：ボンディングワイヤを使用することによって第1のチップ31と第2のチップ21とを接続する。

【0046】

図4cを参照すると、第1のチップ31の接続面および第2のチップ21のはんだパッドに対してボンディングワイヤ接続を実施するために、ワイヤボンディングプロセスが使用される。ワイヤボンディングとは、熱、圧力、および超音波エネルギーにより、微細なボンディングワイヤを使用することによって、金属リード線と基板はんだパッドとを強固に溶接することを指す。前述のボンディングワイヤとして金、銅、または合金のボンディングワイヤが使用されてもよく、ボンディングワイヤの直径は、18μm～30μmであってもよい。例えば、ボンディングワイヤの直径は、18μm、25μm、または30μmである。

【0047】

ステップ4：保持プレート400から積層チップを取り外し、積層チップを上下逆さまに置く。

【0048】

図4dを参照すると、保持プレート400上のフィルム接着材料の接着力は、紫外線や加熱により大幅に低減され、次いで、第2のチップ21および第2のチップ21の上面は真空ゴム吸着ノズルによって吸着される。真空ゴム吸着ノズルは、第1のチップ31を保持プレート400から分離するために引き上げ装置によって上昇駆動され、積層チップ構造体は、仮の保持台500上に上下逆さまに置かれる。

【0049】

ステップ5：基板層10を製造し、基板層10の表面上に金属バンプ13を打ち込む。

【0050】

図4eを参照すると、基板層10は、ファンアウト成形技術またはパネルレベルパッケージ技術を使用することによって実装される。基板層10は、第1の埋め込みチップ11および第2の埋め込みチップ12を埋め込まれ、第1の埋め込みチップ11および第2の埋め込みチップ12は、第1の埋め込みチップ11の接続端部および第2の埋め込みチップ12の接続端部をファンアウトするために、それぞれ回路層およびビアを使用することによって基板層10の表面上に再配線構造体を実装する。基板層10の表面上の回路層ははんだパッド構造体を含み、金属バンプ13は、メインボードまたは別の回路構造体に接続するために、はんだパッド構造体に打ち込まれる。基板層10の表面上の回路層は銅材料から作られてもよく、はんだパッド構造体の材料は銅を使用してもよく、はんだパッド上のバンプの材料は銅またはスズを使用してもよい。

【0051】

金属バンプ13が基板層10上に作製されるとき、金属バンプ13は、印刷または電気めっきによってはんだパッド構造体に打ち込まれる。金属バンプ13の高さは、20μm～70μmであってもよい。例えば、金属バンプ13の高さは、20μm、40μm、または70μmである。

【0052】

ステップ6：金属バンプを使用することによって積層チップ構造体を基板層10と接合する。

【0053】

図4fを参照すると、積層チップ構造体と基板層10とが合わせて置かれ、これにより金属バンプは、第3のチップ22に対応するパッドおよび第2のチップ21に対応するパッドと位置合わせされる。金属バンプは、リフローはんだ付けプロセスまたは熱圧入プロセスにより、第3のチップ22上のパッドおよび第2のチップ21上のパッドと金属接合される。前述の作製プロセスでは、リフローはんだ付けプロセスおよび熱圧入プロセスにより温度が上昇して、はんだを溶融させ、はんだを金属バンプの材料と溶融接合する。

【0054】

ステップ7：パッケージング構造体全体を塑性的にパッケージ化し、はんだボールを基板層10に打ち込む。

【0055】

図4gを参照すると、成形ツールおよび熱硬化性材料を使用することによってチップ構造体全体がパッケージ化されてもよく、パッケージング層40を形成するためにパッケージング材料が加熱によって硬化される。最後に、はんだボールが基板層10の下面に打ち込まれ、はんだボールは、はんだ印刷およびリフローはんだ付けによって打ち込まれてもよい。

【0056】

前述の説明から、本出願のこの実施形態で提供されるパッケージングモジュールでは、第1のチップ31が反転される（第1のチップ31の接続面が基板層10に面する）ので、第1のチップ31を第2のチップ21に接続するための第1の導体aの高さ値は、第2のチップ21の厚さ範囲内にありうることになり、追加の高さは必要とされないことが分かる。したがって、パッケージングモジュールはより薄くすることができる。

【0057】

本出願のこの実施形態で提供されるパッケージングモジュールの薄型化効果の理解を容易にするために、本出願のこの実施形態で提供されるパッケージングモジュールは、図2に示される従来技術におけるパッケージングモジュールと比較される。

【0058】

本出願のこの実施形態では、図2に示されるチップはポジティブマウント式に配置され、チップ（チップ3およびチップ4）の接続面は、基板層から離れた方に面する。したがって、チップが第2の基板に接続されるとき、ボンディングワイヤはチップ4の最上部から引き出される必要がある。ボンディングワイヤが配線されるとき、必要な曲げラジアンが確保される必要があり、ボンディングワイヤを覆うために、パッケージング層5から最上部チップ（チップ4）までの厚さが少なくとも100μmに達する必要がある。しかしながら、本出願のこの実施形態で提供されるパッケージングモジュールでは、第1のチップの接続面が基板層に面するので、ボンディングワイヤは基板層に向かって配置される。ボンディングワイヤが最下チップ層のチップに接続されるときに曲げラジアンが確保される必要があるが、ボンディングワイヤの曲げによって占有される空間は、最下チップ層と基板層とを溶接するために使用されるはんだボールの空間と重複するので、追加の空間は必要とされない。本出願の図3から、チップ積層方向に沿ったボンディングワイヤの最高点（第1のチップの接続面に接続された点）が、第1のチップの上面よりも低く、パッケージング層から第1のチップの上面までの厚さに対する制限を効果的に低減することが分かる。したがって、パッケージングモジュールはより薄くすることができ、パッケージングモジュールのサイズは最小化される。

【0059】

加えて、従来技術におけるシステムレベルのパッケージングモジュールは、2枚の基板（第1の基板1および第2の基板2）を含むので、パッケージングモジュールのパッケージング厚さが増加する。しかしながら、本出願のこの実施形態では、一部のチップ（第1の埋め込みチップ11および第2の埋め込みチップ12）は埋め込み式に配置され、他のチップ（第1のチップ31、第2のチップ21、および第3のチップ22）は基板層10と直接接合される。これは、図2に示されるシステムレベルのパッケージングモジュールと比較して1つの基板構成部品の厚さを節減し、パッケージングモジュールの全体の厚さを低減する。加えて、チップと基板層との直接接合方式を使用することによって、従来のシステムレベルのパッケージングモジュールと比較してより多くのI／O（入力／出力）接続が実現されて、システムレベルのパッケージングモジュールのチップ間の接続帯域幅を増加させるか、または電力消費を削減することができる。

【0060】

前述の説明から、従来技術におけるパッケージングモジュールと比較して、本出願のこの実施形態で開示されるパッケージングモジュールは、パッケージング占有高さを大幅に低減することができることが分かる。例えば、従来技術では、携帯電話のプロセッサチップの積層パッケージングモジュールにおけるパッケージング層の占有高さは約1．2mmであり、スマートウォッチのプロセッサの積層パッケージングモジュールにおけるパッケージング層の占有高さは約0．8mmである。しかしながら、本出願のこの実施形態で提供されるパッケージングモジュールにおけるパッケージング層の厚さは、わずかに約0．5mmである。加えて、パッケージングモジュールが2枚の基板を使用する従来技術における解決策と比較して、本出願のこの実施形態で提供されるパッケージングモジュールでは、チップが基板層に直接接続される場合、パッケージングモジュールの内部のチップのI／O相互接続の数が増加されることができる。例えば、従来技術では、積層パッケージングモジュール内のCPUと上層DRAMパッケージングとの間のI／O接続の数は約200であり、本出願のこの実施形態で提供される基板層の、埋め込みチップと上層チップとの間のI／O接続の数は500よりも大きい。これは、I／O接続の数を大幅に増加させ、接続帯域幅をさらに増加させるか、または消費電力を削減する。

【0061】

図5は、図3に示されるパッケージングモジュールに基づく変形構造体を示している。第2のチップ21および第3のチップ22は最下チップ層20に位置し、第1のチップ31は最上チップ層30に位置する。第2のチップ21および第3のチップ22と基板層10との接続方式については、図3の関連説明を参照されたい。ここでは詳細は再度説明されない。

【0062】

基板層10には、ボンディングワイヤを回避するための回避溝14が設けられてもよく、回避溝14は、基板層10の第2のチップに面する表面に位置する。回避溝14の配置位置、幅、深さは、第1のチップ31および第2のチップ21に接続されたボンディングワイヤaの曲げ構造体の位置およびサイズに基づいて合致されてもよい。これは、本出願のこの実施形態において特に限定されない。

【0063】

加えて、回避溝14の数も、本出願のこの実施形態では特に限定されず、その数はボンディングワイヤaの数と合致してもよいし、または回避溝14の数はボンディングワイヤaの数よりも少ない。構成時には、1つの回避溝14が1つのボンディングワイヤaの曲げ構造体を収容してもよいし、または1つの回避溝14は、複数のボンディングワイヤaの曲げ構造体を収容する。特定の配置時に、回避溝14の位置および回避溝14の数は、配置された回避溝14が回路層の金属配線に影響を及ぼすのを防ぐために、基板層10の表面上の回路層の金属配線に基づいて柔軟に構成されてもよい。

【0064】

図5から、回避溝14が配置される場合、パッケージングモジュールのサイズがさらに縮小されることができるので、第2のチップ21および第3のチップ22を基板層10に接続するはんだボールは、パッケージングモジュールの高さをさらに低減するために、より小さいサイズを有することができることが分かる。加えて、回避溝14が配置されているので、ボンディングワイヤは曲げのためのより大きい空間を有する。これは、曲げ加工後のボンディングワイヤの信頼性を確実にする。

【0065】

図6は、図3に示されるパッケージングモジュールに基づく別の変形構造体を示している。第2のチップ21および第3のチップ22は最下チップ層20に位置し、第1のチップ31は最上チップ層30に位置する。第2のチップ21および第3のチップ22と基板層10との接続方式については、図3の関連説明を参照されたい。ここでは詳細は再度説明されない。

【0066】

図6に示されるパッケージング構造体では、パッケージングモジュールの第2のチップ21および第3のチップ22は、第1のチップ31の中央領域に別々に接続されている。図6から分かるように、第1のチップ31の接続領域311は、第1のチップ31の接続面の中央領域に位置し、第2のチップ21と第3のチップ22とは間隔を置いて配置されており、接続領域311を露出させるための空間が、第2のチップ21と第3のチップ22との間に間隔を置いて配置されている。第1のチップ31が第2のチップ21および第3のチップ22に接続される場合、第1のチップ31は、1つの第1の導体を使用することによって第2のチップ21に導電的に接続され、第1のチップ31は、別の第1の導体を使用することによって第3のチップ22に導電的に接続される。

【0067】

第1の導体は、ボンディングワイヤを使用する。例えば、第2のチップ21と第3のチップ22との間の間隙にボンディングワイヤbおよびボンディングワイヤcが位置する。図6に示されるパッケージング構造体が使用される場合、ボンディングワイヤbおよびボンディングワイヤcを収容するための空間が、第1のチップ31のサイズと、第2のチップ21のサイズと、第3のチップ22のサイズとの差を利用することによって、第2のチップ21と第3のチップ22との間に形成される。したがって、ボンディングワイヤbおよびボンディングワイヤcは、パッケージングモジュールの水平方向（図6に示される方向B）のサイズに影響を及ぼさない。これは、パッケージングモジュールのサイズをさらに縮小し、パッケージングモジュールの小型化を容易にする。

【0068】

加えて、図6に示されるパッケージングモジュールは、図5に示される回避溝も使用してもよい。具体的には、パッケージングモジュールの高さをさらに低減するために、図6に示されるパッケージングモジュールの基板層10上に、ボンディングワイヤbおよびボンディングワイヤcと合致する回避溝も配置されてもよい。

【0069】

図7は、図3に示されるパッケージングモジュールに基づく変形例によって得られたパッケージングモジュールを示している。図7の一部の参照符号については、図3の同じ参照符号を参照されたい。第4のチップ23および第5のチップ24が最下チップ層20に位置し、第1のチップ31は最上チップ層30に位置する。

【0070】

図7に示されるパッケージングモジュールでは、最下チップ層20の一部のチップの引き出し面が基板層10に面している。図7に示されるように、第4のチップ23の引き出し面は、基板層10に面している。第4のチップ23と基板層10との接続方式については、図3の第2のチップ21および基板層10の関連説明を参照されたい。ここでは詳細は再度説明されない。第5のチップ24が配置される場合、第5のチップ24は基板層10と接合され、第5のチップ24の接続面は基板層10から離れた方に面する。第5のチップ24の接続面は、第2の導体を使用することによって基板層10の回路層に導電的に接続されている。例えば、第2の導体は、ボンディングワイヤdを使用してもよい。

【0071】

第1のチップ31および第5のチップ24が配置される場合、第5のチップ24と第1のチップ31とは互い違いに配置されるので、第5のチップ24の接続面は第1のチップ31の外側に露出し、ボンディングワイヤdは、第1のチップ31の外側に露出した第5のチップ24の接続面の一部に接続される。

【0072】

任意選択の解決策では、ボンディングワイヤdの高さは、配置されたボンディングワイヤdがパッケージングモジュールの高さに影響を及ぼすのを防ぐために、基板層10から離れた方に面する第1のチップ31の表面の高さよりも低い。

【0073】

図8は、図3に示されるパッケージングモジュールに基づく別の変形構造体を示している。図8の一部の参照符号については、図3の同じ参照符号を参照されたい。複数のチップ層は、最上チップ層30、中間チップ層50、および最下チップ層20を含む。最下チップ層20は、基板層に最も近いチップ層である。中間チップ層50は、最下チップ層20と最上チップ層30との間に位置するチップ層であり、中間チップ層50は、最上チップ層30に隣接するチップ層である。最上チップ層30は第1のチップ31を含み、中間チップ層は第6のチップ51を含む。第6のチップ51の接続面は基板層10に面し、最下チップ層20は、第7のチップ25および第10のチップ26を含む。第7のチップ25の接続面および第10のチップ26の接続面は、基板層10に面し、基板層10の回路層に導電的に接続されている。

【0074】

最下チップ層20の第7のチップ25および第10のチップ26と基板層10との接続方式については、図3に示される第2のチップ21および第3のチップ22と基板層10との接続方式を参照されたい。ここでは詳細は再度説明されない。

【0075】

第6のチップ51の接続面は、第1の導体を使用することによって、第1のチップ31の接続面と第7のチップ25の接続面とに別々に導電的に接続されている。図8に示されるように、第1の導体は、ボンディングワイヤeおよびボンディングワイヤfである。第1のチップ31と第6のチップ51とは、ボンディングワイヤeを使用することによって接続されており、第6のチップ51と第7のチップ25とは、ボンディングワイヤfを使用することによって接続されている。具体的な接続方式については、第1のチップ31と第2のチップ21とが図3のボンディングワイヤaを使用することによって接続される方式を参照されたい。ここでは詳細は再度説明されない。

【0076】

図9は、図3に示されるパッケージングモジュールに基づく別の変形構造体を示している。図9に示される構造体では、図3に示される基板層10の埋め込みチップが基板層の表面に配置されているものと理解されよう。

【0077】

図9では、複数のチップ層は、最上チップ層30、中間チップ層50、および最下チップ層20を含む。最下チップ層20は、基板層に最も近いチップ層である。中間チップ層50は、最下チップ層20と最上チップ層30との間に位置するチップ層であり、中間チップ層50は、最上チップ層20に隣接するチップ層である。最下チップ層20は第9のチップ27および第11のチップ28を含み、中間チップ層50は第8のチップ52および第12のチップ53を含み、最上チップ層30は第1のチップ31を含む。

【0078】

最下チップ層20の第9のチップ27および第11のチップ28と基板層10との接続方式については、図3に示される第2のチップ21および第3のチップ22と基板層10との接続方式を参照されたい。ここでは詳細は再度説明されない。

【0079】

第9のチップ27の接続面および第11のチップ28の接続面は両方とも基板層10に面している。第9のチップ27および第11のチップ28は、はんだパッドを使用することによって基板層10の回路層に導電的に接続されている。加えて、第9のチップ27および第11のチップ28は、別のチップと基板層10の回路層との間の導電接続のための配線空間を確保するために、間隔を置いて配置されている。

【0080】

中間チップ層50の第8のチップ52と第9のチップ27は、接着剤によって接合されている。第8のチップ52と第9のチップ27とは互い違いに配置されているので、第8のチップ52は、第9のチップ27の外部に部分的に露出している。第8のチップ52の接続面は基板層10に面し、第9のチップ27の外部に露出した第8のチップ52の接続面の一部は、導電柱hを使用することによって基板層10の回路層に導電的に接続されている。第12のチップ53は、接着剤によって第9のチップ27および第11のチップ28と接合されている。第12のチップ53と第11のチップ28とは互い違いに配置されているので、第12のチップ53は、第11のチップ28の外部に部分的に露出している。第12のチップ53の接続面は基板層10に面し、第9のチップ27および第11のチップ28の外部に露出した第12のチップ53の接続面の一部は、導電柱（第3の導体）使用することによって、基板層10の回路層に導電的に接続されている。図9に示されるように、第12のチップ53は、導電柱jおよび導電柱iを別々に使用することによって、基板層10の回路層に導電的に接続されている。図9に示される第12のチップ53と基板層10の回路層との導電接続方式は、単なる特定の方式例にすぎないことを理解されたい。実際の製造において、配線設計は、チップの特定の位置に基づいて実装されてもよい。

【0081】

最上チップ層30は第1のチップ31を含み、第1のチップ31は、接着剤によって、第8のチップ52および第12のチップ53と別々に接合されている。加えて、第1のチップ31と第8のチップ52とは互い違いに配置されているので、第1のチップ31は、第8のチップ52の外側に部分的に露出している。第1のチップ31の接続面は基板層10に面し、第8のチップ52の外部に露出した第1のチップ31の接続面の一部は、ボンディングワイヤg（第1の導体）を使用することによって、第8のチップ52の接続面に導電的に接続されている。

【0082】

前述の例は、異なるチップ層が1つまたは2つのチップを含むことを示しているが、本出願のこの実施形態では、各チップ層のチップの数は特に限定されず、異なる数のチップが実際の状況に基づいて選択されてもよいことを理解されたい。

【0083】

図9に示されるパッケージングモジュールの構造体から、本出願のこの実施形態で提供されるパッケージングモジュールでは、最上層のチップが反転されるので、最上層のチップと別の層のチップとの間の導電接続のための導体がパッケージングモジュールの空間を占有しないことが分かる。パッケージングモジュールのサイズが縮小される。加えて、図9に示されるパッケージングモジュールは埋め込みチップを使用しないが、図9に示されるパッケージングモジュールは、図2に示されるパッケージングモジュールと比較して、使用される基板の数を低減する。これもまた、パッケージングモジュールのサイズを縮小させる。

【0084】

本出願の一実施形態は、携帯電話やスマートウォッチなどの電子デバイスをさらに提供する。図1に示される電子デバイスの構造体が一例として使用される。電子デバイスは、ハウジング100と、ハウジング100内に配置されたメインボード200とを含む。パッケージングモジュール300は、メインボード200上に固定され、メインボード200に導電的に接続されている。パッケージングモジュール300が前述の例におけるパッケージングモジュールを使用する場合、使用される基板の数を低減し、パッケージングモジュールの厚さをさらに低減するために、すべてのチップが1枚の基板（基板層）によって支持される。加えて、第1のチップの接続面が基板層に面するので、第1のチップおよび別のチップに接続された第1の導体が追加の空間を占有せずに、パッケージングモジュールの厚さを低減し、パッケージングモジュールの小型化を容易にする。

【0085】

明らかに、当業者は、本出願の範囲から逸脱することなく、本出願に対して様々な修正および変形を行うことができる。本出願は、本出願のそれらの修正および変形が以下の特許請求の範囲およびその均等な技術によって規定される保護範囲内にあるならば、それらの修正および変形を包含することを意図されている。

【符号の説明】

【0086】

1 第1の基板
2 第2の基板
3 チップ
4 チップ
5 パッケージング層
6 チップ
7 ボンディングワイヤ
10 基板層
11 第1の埋め込みチップ
12 第2の埋め込みチップ
13 金属バンプ
14 回避溝
20 最下チップ層
21 第2のチップ
22 第3のチップ
23 第4のチップ
24 第5のチップ
25 第7のチップ
26 第10のチップ
27 第9のチップ
28 第11のチップ
30 最上チップ層
31 第1のチップ
40 パッケージング層
50 中間チップ層
51 第6のチップ
52 第8のチップ
53 第12のチップ
100 ハウジング
200 メインプレート
300 パッケージングモジュール
311 接続領域
400 保持プレート
500 仮の保持プレート

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

基板層と、前記基板層上に積層された複数のチップ層とを含む、パッケージングモジュールであって、前記複数のチップ層は最上チップ層を含み、前記最上チップ層は前記基板層から最も遠いチップ層であり、
前記最上チップ層は第1のチップを含み、前記第1のチップの接続面は前記基板層に面し、前記第1のチップの前記接続面は、第1の導体を使用することによって、隣接チップ層のチップに導電的に接続されている、パッケージングモジュール。

【請求項2】

前記隣接チップ層の前記チップの接続面は前記基板層に面し、前記第1の導体の一端は前記第1のチップの前記接続面に接続されており、前記第1の導体の他端は前記隣接チップ層の前記チップの前記接続面に接続されている、請求項1に記載のパッケージングモジュール。

【請求項3】

前記第1の導体は、前記第1のチップの前記基板層に面する側に位置する、請求項1または2に記載のパッケージングモジュール。

【請求項4】

前記第1のチップの前記接続面に、前記隣接チップ層の前記チップの上面に対して露出した接続領域が設けられており、前記第1の導体の一端は前記露出した接続領域に接続されている、請求項1から3のいずれか一項に記載のパッケージングモジュール。

【請求項5】

前記隣接チップ層は1つまたは複数のチップを含み、前記1つまたは複数のチップの1つまたは複数の接続面は、前記基板層に面するか、またはすべて前記基板層に面し、前記基板層の回路層に導電的に接続されており、前記第1のチップの前記接続面は、1つの第1の導体を使用することによって、前記1つまたは複数のチップの前記1つまたは複数の接続面のいずれかに接続されている、請求項1から4のいずれか一項に記載のパッケージングモジュール。

【請求項6】

前記隣接チップ層は複数のチップを含み、前記複数のチップは第2のチップおよび第3のチップを含み、前記第2のチップの接続面および前記第3のチップの接続面は両方とも前記基板層に面し、前記第2のチップおよび前記第3のチップは、前記基板層の前記回路層に別々に導電的に接続されており、
前記第1のチップは、前記第1の導体を使用することによって前記第2のチップに導電的に接続されているか、または、
前記第1のチップは、1つの第1の導体を使用することによって前記第2のチップに導電的に接続されており、前記第1のチップは、別の第1の導体を使用することによって前記第3のチップに導電的に接続されている、請求項5に記載のパッケージングモジュール。

【請求項7】

前記隣接チップ層は複数のチップを含み、前記複数のチップは第4のチップおよび第5のチップを含み、前記第4のチップの接続面は前記基板層に面し、前記第1のチップの前記接続面は、前記第1の導体を使用することによって前記第4のチップの前記接続面に導電的に接続されており、
前記第5のチップの接続面は前記基板層から離れた方に面し、前記第5のチップの前記接続面は、第2の導体を使用することによって前記基板層の前記回路層に導電的に接続されている、請求項5に記載のパッケージングモジュール。

【請求項8】

前記基板層に、前記第1の導体を回避するための回避溝が設けられている、請求項6または7に記載のパッケージングモジュール。

【請求項9】

前記複数のチップ層は最下チップ層をさらに含み、前記最下チップ層は前記基板層に最も近いチップ層であり、前記隣接チップ層は前記最下チップ層と前記最上チップ層との間に位置し、
前記隣接チップ層に位置するチップは第6のチップを含み、前記第6のチップの接続面は前記基板層に面し、前記最下チップ層に位置するチップは第7のチップを含み、前記第7のチップの接続面は前記基板層に面し、前記基板層の回路層に導電的に接続されており、
前記第6のチップの前記接続面は、1つの第1の導体を使用することによって前記第1のチップの前記接続面に導電的に接続されており、別の第1の導体を使用することによって前記第7のチップの前記接続面に導電的に接続されている、請求項1から4のいずれか一項に記載のパッケージングモジュール。

【請求項10】

前記パッケージングモジュールは、前記基板層に配置された埋め込みチップをさらに含み、前記埋め込みチップは、前記基板層の前記回路層に導電的に接続されている、請求項1から9のいずれか一項に記載のパッケージングモジュール。

【請求項11】

前記複数のチップ層は最下チップ層をさらに含み、前記最下チップ層は前記基板層に最も近いチップ層であり、前記隣接チップ層は前記最下チップ層と前記最上チップ層との間に位置し、
前記隣接チップ層に位置するチップは第8のチップを含み、前記第8のチップの接続面は前記基板層に面し、前記最下チップ層に位置するチップは第9のチップを含み、前記第9のチップの接続面は前記基板層に面し、前記基板層の回路層に導電的に接続されており、
前記第1のチップの前記接続面は、前記第1の導体を使用することによって前記第8のチップの前記接続面に導電的に接続されており、
前記第9のチップの前記接続面は、第3の導体を使用することによって前記基板層の前記回路層に導電的に接続されている、請求項1から4のいずれか一項に記載のパッケージングモジュール。

【請求項12】

前記複数のチップ層の中の隣接チップ層は接合されている、請求項1から11のいずれか一項に記載のパッケージングモジュール。

【請求項13】

ハウジングと、前記ハウジング内に配置された請求項1から12のいずれか一項に記載のパッケージングモジュールとを含む、電子デバイス。

【国際調査報告】